電動式パワーステアリングシステムの小型化を 可能にする半導体技術

Automotive Semiconductor Technologies Contributing to Downsizing of Electric Power Steering Systems

義平 隆之 YOSHIHIRA Takayuki 鉾本 吉孝 HOKOMOTO Yoshitaka 辻村 俊博 TSUJIMURA Toshihiro

自動車のステアリング(ハンドル)操作を、モーターを使ってアシストする電動式パワーステアリング(EPS)は、ドライバー の負担軽減と高速走行時の安定性向上から普及が進んでいる。またEPSシステムは、油圧式に比べ燃費を約5%改善できる ことから、近年、地球温暖化の対策として大型車への搭載も加速している。一方、先進運転支援システム(ADAS)や完全 自動運転に対応するためのステアバイワイヤ方式は、機械的な接続がないことから、機能不全時のリスクを低減するため、 電子制御ユニット(ECU)の冗長性を確保しなければならず、部品点数の増加とECUの大型化により、搭載位置の制約や、 燃費改善効果の減少が懸念される。

東芝デバイス&ストレージ(株)は、EPSシステムの小型化ニーズに応えて、ブラシレスモーター駆動用に、最新のフィー ルドプレート(FP)構造を採用してオン抵抗を低減し、チップを両面放熱パッケージ"DSOP Advance"に搭載して効率的 な放熱を可能にしたとともに、車載用電子部品信頼性規格(AEC (Automotive Electronics Council)-Q101)に準拠 したパワー MOSFET (金属酸化膜半導体型電界効果トランジスター)を開発した。また、小型化に対応したドライバーや 保護素子の開発も進めている。

The dissemination of electric power steering (EPS) systems, which use electric motors to assist the driver of a vehicle in operating the steering wheel, has been expanding due to their ability to both reduce the burden on drivers and enhance the stability of automobiles running at high speed. Moreover, since the EPS system achieves an approximately 5% reduction in fuel consumption compared with traditional hydraulic power steering systems, the number of large-sized vehicles equipped with EPS systems has been increasing as a measure against global warming. In the fields of advanced driver-assistance systems (ADAS) and fully automated driving systems, the steer-by-wire system is attracting attention as a next-generation EPS system for steering control without a mechanical linkage between the steering wheel and steering gear. In particular, it is important to enhance the reliability of steer-by-wire systems so as to avoid the risk of failures by ensuring redundancy of the electronic control units (ECUs). This redundancy, however, leads to a reduction in fuel consumption improvement and constraints on ECU placement due to increases in the number of parts and the size of the ECUs.

To achieve the miniaturization of EPS systems, Toshiba Electronic Devices & Storage Corporation has developed a power metal-oxide-semiconductor field-effect transistor (MOSFET) for driving automotive brushless motors that achieves a reduction in on-resistance by means of a state-of-the-art field plate (FP) structure, as well as efficient heat dissipation through installation of the chip on a double-side-cooling DSOP Advance package. Furthermore, this product complies with the AEC (Automotive Electronics Council)-Q101 automotive reliability standard. We are also promoting the development of compact power MOSFET gate driver intelligent power devices (IPDs) and transient voltage suppressor (TVS) diodes for surge and electrostatic discharge (ESD) protection.

1. まえがき

1960年台に登場した油圧アシスト式パワーステアリング は、ステアリングアシストによる運転者の負担軽減と車速に 応じたアシスト力の制御によって、操作力軽減と高速走行時 の安定性を両立することで、実用化が進んだ。

その後,1980年代後半には,低燃費化のトレンドを受け,電動式パワーステアリング(EPS)が軽自動車に採用さ

れた。2000年代には、それまで主流であった小型車に適し たコラム式EPSに加え、アシスト機構をタイヤ車軸のラック 上に配置した、摩擦が小さく操舵(そうだ)性に優れるラッ ク式EPSも登場した⁽¹⁾。また、モーターは、従来のブラシ付 きモーターの欠点であったブラシと整流子を不要にし、寿 命や、メンテナンス・静音・制御性に優れるブラシレスモー ターが使用され、車両重量が大きい中型車以上への搭載 が加速した。



EHPS:電動油圧パワーステアリング

図1. EPSの普及率予測

約5%の燃費改善効果が得られるEPSの搭載率は、2017年の61%から、2025年には73%へ拡大すると予測される。

Trends in number of automobiles and automobiles equipped with EPS systems

そして、2010年代に入ると、全世界規模での地球温暖 化対策や燃費規制が厳しくなり、約5%の燃費改善効果が 得られるEPSの搭載率は、現状の6割程度から、更なる拡 大が見込まれている(図1)⁽²⁾。

更に,現在加速している先進運転支援システム(ADAS) 技術や自動運転レベルの進化に伴い,EPSは、ステアリング の操舵角度や車両挙動の制御機能追加などの高機能化が 進んでいる。加えて,駆動システムや、ブレーキシステム, あるいは車両統合システムと、ステアリングシステムとの協調 制御が重要となり、居住空間の拡大も可能な、リンクレス 制御のステアバイワイヤ方式の導入が進むと予想される⁽³⁾。

このように、高度なADASや自動運転が進むと、システム の電気的断線や誤作動によるアシスト不能は、甚大な被害 につながるリスクがある。自動車分野の機能安全規格である ISO 26262(国際標準化機構規格 26262)における安全 要求レベル(ASIL: Automotive Safety Integrity Level) の定義によると、EPSは過酷度がS3(生命を脅かす傷害), 発生頻度がE4(可能性が高い)、回避可能性がC3(回避 困難,又は回避不可)と評価され、その結果このリスクの ASILは最大のランクDに位置付けられた。

このリスクを回避するため、1系統のエラー発生時にもう 1系統が作動して走行性を維持し、安全に退避可能な、電 子制御ユニット(ECU)やブラシレスモーターの2系統冗長 システムが採用されている(図2)。更に、今後の完全自動 運転の実現に向けて、航空機で展開されている冗長システ ムの3重化などの検討も始まっている(表1)。





図2. EPSの冗長システム

片方のインバーターに不具合が生じた場合にも、もう一方のインバーターが動作するシステムによって走行性を維持することで、機能安全を確保している。 Configuration of EPS system with redundancy

表1. EPSシステムの進化の予測

Future outlook for EPS systems

項目			2015~ 2020年	2020~ 2025年	2025~ 2030年
環境	燃費 規制 (g/km)	欧州	130	95	70
		米国	146	101	89
		中国	159	116	93
		日本	136	114	\rightarrow
	EPS	アシストシステム	EPS		
		方式	コラム又はラック		
		モーター	ブラシ付き又は ブラシレス	ブラシレス	ブラシレス
安全	自動運転		レベル2(部分)	レベル3(条件付き)	レベル4(高度)
	EPS	冗長システム	インバーター×2 MCU×1*	インバーター×2 MCU×2	インバーター×N MCU×N

N: 冗長システムの台数

*ブラシレスモーターの場合

2. EPSシステムを支える半導体技術

モーターの大出力・大電流化,及び冗長システムによる 部品点数の増大によって,EPSシステムのECUは大型化す る。その一方で,パワートレインや車内外通信などの高度な カーエレクトロニクスシステムによって,車載電子機器は増 大し,EPSシステムの十分なスペース確保を困難にさせてい る。この二律背反を解決するため,EPSシステムでは,モー ターとECUとの機電一体化が進み,使用される半導体は,

^{*(}株)矢野経済研究所「電動パワーステアリングシステム市場の最新動向と将来展望 2017」²²を基に作成

高密度で小型の表面実装部品 (SMD: Surface Mount Device)の要求が強い。

今回,東芝デバイス&ストレージ(株)は,最大で22個が搭載される出力段のパワー MOSFET (金属酸化膜半導体型電界効果トランジスター)とプリドライバーについて,小型SMDを開発した。

2.1 MOSFETのチップ技術

出力段のスイッチ素子として使用されるパワー MOSFET は、オン状態の導通損失とスイッチング時の過渡損失の低 減が求められる。通常、パワー MOSFET のシリコンチップ は、縦型構造を採用しており、導通損失につながるオン抵抗 ($R_{on}A$)は、チップ表面 MOSFET 部のチャネル抵抗(R_{ch}) と、ドリフト抵抗(R_{d})、基板抵抗(R_{sub})から成る(**図3**)。

当社は、独自のトレンチ構造 MOSFET であるU-MOS VII -Hまでは、LSIやメモリーのプロセス技術を転用したトレン チゲート構造を微細化することで、R_{ch}の低減を図ってきた。 その後、U-MOS VIIからは、トレンチ底部の電界緩和効果 で、ドリフト層を高濃度化(低抵抗化)できるFP(フィール ドプレート)構造を採用し、R_dを大幅に低減させた。加え て、R_{sub}低減のために、チップ厚を従来の1/2以下である 50 µm 程度まで薄化することで、R_{on}AをU-MOS IVに比べ 39 %低減させた。最新世代のU-MOS IXでは、FP構造の 更なる微細化を推し進めるため、セルフアライン-トレンチコ ンタクト構造とタングステン埋め込み技術を適用し、複数の 設計因子(酸化膜厚や、ウエハー比抵抗、トレンチ深さな



p:p型半導体 n:n型半導体 *R_mAの値は、U-MOS IVの値を1として規格化

図3. MOSFETの構造と特性の変遷

最新世代のU-MOS IXは、FP構造の微細化と、設計因子の適正化、チップ厚の薄化を進め、RonAをU-MOS IVに比べ64%低減している。

Changes in structure and on-resistance of MOSFETs

ど)を最適化することで、U-MOS IVに比べ、R_{on}Aを64% 低減した(図3)。

一方, R_{on}Aの低減は,チップサイズの拡大や高集積化に より各接合容量の増大を招く。接合容量の増大は,EPSな どのモーターコントロール回路において,スイッチング損失 の悪化を招くことはもちろん,ブリッジ回路での上下短絡防 止のためにデッドタイムを長くすると,モーターのトルクリッ プルも発生させてしまう。つまり,デッドタイムの短縮化の ためには,R_{on}Aと背反する接合容量の低減が必須である。 更に,このスイッチング時の過渡的なサージ電圧や波形の 振動(リンギング)は,EMI(電磁干渉)を発生させ,ラジ オノイズなどを増加させる。U-MOS IXでは,設計因子の適 正化によって,スイッチング時のサージ電圧や波形振動の 減衰時間を抑制し,低ノイズ性を実現している(図4)。

2.2 MOSFETのパッケージング技術

当社は、パッケージのソース配線材料を、従来の超音波 接合によるアルミニウム(Al)リボンから、はんだ接合の低抵 抗率銅(Cu)コネクターに変更している。これにより、パッ ケージサイズが5×6mmのSOP(Small Outline Package)



図4. U-MOSIXのスイッチング特性

U-MOS WIC比べ, U-MOS IXは、スイッチング時のサージ電圧や波形振動の減衰時間を抑制し、低ノイズ性を実現している。

Switching characteristics of newly developed MOSFET

-8クラスで、パッケージ抵抗を従来に比べ0.35 m Ω低減し た製品を実現し、市場に投入している。更に今回、同クラ スのパッケージで、Cuコネクターを厚板構造としてパッケー ジ上面から露出させることで、パッケージ裏面からの実装基 板への放熱に加え、絶縁材を介して設置されるヒートシンク へもパッケージ上面から効率良く放熱できる、DSOP (Dou-





印加損失=2 W, 定常 周囲温度:Ta=25℃ 基板サイズ:100 (長さ)×70 (幅)×1.6 (厚さ) mm Cu配線数:4層(1層当たりの厚さは70 µm) DSOP Advanceは上面ヒートシンク (Al) あり 上面ヒートシンクサイズ:100 (長さ)×70 (幅)×5 (厚さ) mm パッケージ・上面ヒートシンクサイズギャップ:0.5 mm 放熱グリース:5 W/(m・K) *DSOP Advanceは、上面ヒートシンクと絶縁グリースともに非表示

(b) 発熱シミュレーション結果の比較

図 5. DSOP Advance パッケージの熱特性

過渡熱抵抗が約76%低減している。また、発熱シミュレーションでは、 △T_{chmax}が約21℃低減する効果も確認された。

Comparison of transient thermal impedance of SOP (Small Outline Package) Advance and DSOP Advance packages

ble-Side-Cooling SOP) Advanceを開発した。Cuコネク ターが,直接パッケージ外へ露出しているため,製造過程 でパッケージ内部に応力が掛かってチップにダメージを与え ないように,構造や工程を最適化した。

この効果により、EPSで想定される据え切り時間 (t_w) 3 sでの過渡熱抵抗を、約76%低減した (図5(a))。また、 EPSを想定した実装基板での発熱シミュレーションでは、定 常損失2Wの印加条件において、チャネル温度 (ΔT_{chmax}) の上昇を約21°C低減できる効果も確認した (図5(b))。

2.3 MOSFETの信頼性技術

ECUの搭載場所の拡大によりエンジンルーム内への搭載 も考慮して、半導体は、保存温度 (T_{stg}) で150 °C, ピーク 温度 (T_{ch}) で175 °Cを保証する必要がある。

そこで、この保証温度が求められる、米国の車載用電子 部品信頼性認定標準化団体AEC (Automotive Electronics Council)の規格 AEC-Q101 rev-D1 に適合するため、 ロバスト設計、規定量の妥当性確認、及び良品精査の対応 を実施している。

また,当社は,AEC-Q101以上のハイグレードな長期信頼 性も確認しているが,更に,信頼性ラップにおいてもチップ表 面の樹脂剝離レベルを規定化している。2.2節で述べた5× 6 mmサイズのパワー MOSFETでは,独自の樹脂密着構造 を採用することで,1,000サイクルの温度サイクル試験(TCT) 後において,チップ上の剝離抑制に成功した(図6)。

更に, 基板実装はんだ接合状態の自動光学検査装置 (AOI)に対応するため, リード端子は, 端面にメッキ処理 を施すウェッタブルフランク(WF)仕様とした。この仕様によっ てはんだ接合強度を向上させ, 基板実装TCT(2,500サイ クル,-40~125℃)で, はんだ接合性の改善結果も得た。

2.4 ドライバー

アプリケーションや要求仕様に応じたデバイス構造を選択 しており、バイポーラー+CMOS(相補型金属酸化膜半導 体)+LDMOS(横方向二重拡散型MOS)タイプのBiCD-0.13 μmと、CMOS+LDMOSタイプのCD-0.13 μmの2種 類のプロセスプラットフォームを用意している⁽⁴⁾。

今回, EPS用に開発したTPD7212Fは, BiCD-0.13 µm プロセスを採用し, 6チャネル出力で各種短絡保護と診断機 能を内蔵しながら, WQFN32パッケージに搭載して従来品 に対し約75%の小型化に成功するとともに, AEC-Q100に も準拠している。また, 機能安全に対し, BIST (Built-In Self-Test)機能など, ASIL-Dへの対応を考慮した, CD-0.13 µmプロセスで11チャネルタイプのTB9081FGも準備

項目	DSOP Advance	従来品	効果	
外観			_	
内部構造			パッケージ抵抗を 0.35 mΩ低減	
端子外観			WF橫诰	
実装例			⇒AOI対応	
TCT 1,000サイクル* ¹ 後のSAT像	チップ上剝離なし	部分剝離	剝離抑制	
TCT 2,500サイクル ^{*2} 後の接合状態	クラック率≒30%	クラック率 ≒80%	実装耐量向上	

SAT:超音波探傷映像装置

*1 : 単体TCTは, Ta=-55~150 ℃

*2: 基板実装TCTは, Ta=-40~125 °C

図 6. DSOP Advance パッケージの特長

Cuコネクターによる低接続抵抗や、WF構造、独自の樹脂密着構造などに よって、性能と高信頼性を両立している。

Comparison of features of conventional and DSOP Advance packages

し、機能に応じた選択を可能にしている。

今後は、負電圧サージなどの負電圧入力に対する寄生動 作対策や、DMOS(二重拡散型MOS)の低*R*onAプロセス による性能向上などを企画しており、自動車用途における 様々な環境や市場要求を満たすプロセスの開発を進めていく。

2.5 保護素子

精密な車載ECUを、ノイズやESD(静電気放電)から保 護し、システムの誤動作、並びにデバイスの破壊を抑制す るために、TVSダイオード(Transient Voltage Suppressor Diodes)が用いられる。このダイオードを用いる場合には、車 内LANにおけるCAN (Controller Area Network)や、LIN (Local Interconnect Network)、FlexRay通信、LVDS (Low Voltage Differential Signaling)通信などの通信 規格に対する素子の端子間容量(C_1)の最適化が必要であ るとともに、後段素子やシステムの保護として、素子の動的 抵抗 (R_{dyn} : ダイナミック抵抗)と静電耐量 (V_{ESD})とのトレー ドオフ低減が必要となる。特に,低容量素子においては, 当社独自のEAP (ESD Array Process)の世代を進化させ ることで,トレードオフ低減を実現させている。これにより, R_{dyn} を約70%低減 (第2世代EAP-IIの1.5 Ωから第5世 代EAP-Vで0.5 Ω)させ, V_{ESD} を約1.7倍アップ(EAP-IIの 12 kVからEAP-Vの20 kV)させることで,IEC 61000-4-2 レベル4以上の耐量を有する,高い保護性能と信号品質を 確保した。

3. あとがき

ADASや自動運転の推進に伴って進歩していくEPSシステムを支える技術として、パワーデバイスやIC系デバイスの進歩は重要で不可欠である。

また、48 VシステムやEVバッテリー電圧といった電源系 統の多様化が進むなど、今後も更に各種ECUとの協調が進 むトレンドを的確に捉え、タイムリーな技術を提供していく。

文 献

- 松岡浩史.ステアリングシステムの発展と今後の展望.JTEKT Engineering Journal. 2015, 1013, p.10-15.
- (2) 矢野経済研究所. 電動パワーステアリングシステム市場の最新動向と将 来展望 2017. 2017, 188p.
- (3) MARKLINES. "人とくるまのテクノロジー展 2017:電動パワーステ アリング(EPS)技術の進歩". 情報プラットフォーム. < https://www. marklines.com/ja/report/rep1602_201706>, (参照2018-07-13).
- (4) 山口正一、ほか.エネルギー利用率の向上に寄与する半導体デバイスの 歩みと今後の動向.東芝レビュー.2017,72,5,p.2-7.
 https://www.toshiba.co.jp/tech/review/2017/05/72_05pdf/a02.pdf>, (参照2018-07-13).



義平 隆之 YOSHIHIRA Takayuki 東芝デバイス&ストレージ(株) ディスクリート半導体事業部 ディスクリート応用技術センター Toshiba Electronic Devices & Storage Corp.

鉾本 吉孝 HOKOMOTO Yoshitaka 東芝デバイス&ストレージ(株) ディスクリート半導体事業部 パワー半導体開発技術部 Toshiba Electronic Devices & Storage Corp.

辻村 俊博 TSUJIMURA Toshihiro
東芝デバイス&ストレージ(株)
半導体研究開発センター
パッケージソリューション技術開発部
Toshiba Electronic Devices & Storage Corp.

