TMPM4G(1) Group Peripheral Driver User Manual
V1.0.0.0
- t -
T32A_CAPC0_MASK :
txz_t32a.h
T32A_CAPC1_MASK :
txz_t32a.h
T32A_CAPMx0_DISABLE :
txz_t32a.h
T32A_CAPMx0_INTRG :
txz_t32a.h
T32A_CAPMx0_INx0_RISING_EDGE :
txz_t32a.h
T32A_CAPMx0_INx0_TRAILING_EDGE :
txz_t32a.h
T32A_CAPMx0_INx1_RISING_EDGE :
txz_t32a.h
T32A_CAPMx0_INx1_TRAILING_EDGE :
txz_t32a.h
T32A_CAPMx0_TIM_RISING_EDGE :
txz_t32a.h
T32A_CAPMx0_TIM_TRAILING_EDGE :
txz_t32a.h
T32A_CAPMx1_DISABLE :
txz_t32a.h
T32A_CAPMx1_INTRG :
txz_t32a.h
T32A_CAPMx1_INx0_RISING_EDGE :
txz_t32a.h
T32A_CAPMx1_INx0_TRAILING_EDGE :
txz_t32a.h
T32A_CAPMx1_INx1_RISING_EDGE :
txz_t32a.h
T32A_CAPMx1_INx1_TRAILING_EDGE :
txz_t32a.h
T32A_CAPMx1_TIM_RISING_EDGE :
txz_t32a.h
T32A_CAPMx1_TIM_TRAILING_EDGE :
txz_t32a.h
T32A_CAPx0_MASK :
txz_t32a.h
T32A_CAPx1_MASK :
txz_t32a.h
T32A_CLKx_EXTTRG_RISING_EDGE :
txz_t32a.h
T32A_CLKx_EXTTRG_TRAILING_EDGE :
txz_t32a.h
T32A_CLKx_INTRG :
txz_t32a.h
T32A_CLKx_PRSCLx :
txz_t32a.h
T32A_CLKx_TIM_RISING_EDGE :
txz_t32a.h
T32A_CLKx_TIM_TRAILING_EDGE :
txz_t32a.h
T32A_COUNT_DONT_START :
txz_t32a.h
T32A_COUNT_DONT_STOP :
txz_t32a.h
T32A_COUNT_DOWN :
txz_t32a.h
T32A_COUNT_PLS :
txz_t32a.h
T32A_COUNT_START :
txz_t32a.h
T32A_COUNT_STOP :
txz_t32a.h
T32A_COUNT_UP :
txz_t32a.h
T32A_COUNT_UPDOWN :
txz_t32a.h
T32A_DBG_HALT_RUN :
txz_t32a.h
T32A_DBG_HALT_STOP :
txz_t32a.h
T32A_DMAENx0_DISABLE :
txz_t32a.h
T32A_DMAENx0_ENABLE :
txz_t32a.h
T32A_DMAENx1_DISABLE :
txz_t32a.h
T32A_DMAENx1_ENABLE :
txz_t32a.h
T32A_DMAENx2_DISABLE :
txz_t32a.h
T32A_DMAENx2_ENABLE :
txz_t32a.h
T32A_IMOFx_MASK_NOREQ :
txz_t32a.h
T32A_IMOFx_MASK_REQ :
txz_t32a.h
T32A_IMSTERR_MASK_NOREQ :
txz_t32a.h
T32A_IMSTERR_MASK_REQ :
txz_t32a.h
T32A_IMUFx_MASK_NOREQ :
txz_t32a.h
T32A_IMUFx_MASK_REQ :
txz_t32a.h
T32A_IMx0_MASK_NOREQ :
txz_t32a.h
T32A_IMx0_MASK_REQ :
txz_t32a.h
T32A_IMx1_MASK_NOREQ :
txz_t32a.h
T32A_IMx1_MASK_REQ :
txz_t32a.h
T32A_INTOFx_FLG_CLR :
txz_t32a.h
T32A_INTOFx_FLG_MASK :
txz_t32a.h
T32A_INTSTERR_FLG_CLR :
txz_t32a.h
T32A_INTSTERR_FLG_MASK :
txz_t32a.h
T32A_INTUFx_FLG_CLR :
txz_t32a.h
T32A_INTUFx_FLG_MASK :
txz_t32a.h
T32A_INTx0_FLG_CLR :
txz_t32a.h
T32A_INTx0_FLG_MASK :
txz_t32a.h
T32A_INTx1_FLG_CLR :
txz_t32a.h
T32A_INTx1_FLG_MASK :
txz_t32a.h
T32A_MODE_16 :
txz_t32a.h
T32A_MODE_32 :
txz_t32a.h
T32A_NF_2 :
txz_t32a.h
T32A_NF_4 :
txz_t32a.h
T32A_NF_8 :
txz_t32a.h
T32A_NF_NON :
txz_t32a.h
T32A_NULL :
txz_t32a.h
T32A_OCR_CLR :
txz_t32a.h
T32A_OCR_DISABLE :
txz_t32a.h
T32A_OCR_INVERSION :
txz_t32a.h
T32A_OCR_SET :
txz_t32a.h
T32A_OCRCAPx0_CLR :
txz_t32a.h
T32A_OCRCAPx0_DISABLE :
txz_t32a.h
T32A_OCRCAPx0_INVERSION :
txz_t32a.h
T32A_OCRCAPx0_SET :
txz_t32a.h
T32A_OCRCAPx1_CLR :
txz_t32a.h
T32A_OCRCAPx1_DISABLE :
txz_t32a.h
T32A_OCRCAPx1_INVERSION :
txz_t32a.h
T32A_OCRCAPx1_SET :
txz_t32a.h
T32A_OCRCMPx0_CLR :
txz_t32a.h
T32A_OCRCMPx0_DISABLE :
txz_t32a.h
T32A_OCRCMPx0_INVERSION :
txz_t32a.h
T32A_OCRCMPx0_SET :
txz_t32a.h
T32A_OCRCMPx1_CLR :
txz_t32a.h
T32A_OCRCMPx1_DISABLE :
txz_t32a.h
T32A_OCRCMPx1_INVERSION :
txz_t32a.h
T32A_OCRCMPx1_SET :
txz_t32a.h
T32A_PDIR_BACKWARD :
txz_t32a.h
T32A_PDIR_FORWARD :
txz_t32a.h
T32A_PDN_INC0_BOTH_EDGE :
txz_t32a.h
T32A_PDN_INC0_RISING_EDGE :
txz_t32a.h
T32A_PDN_INC0_TRAILING_EDGE :
txz_t32a.h
T32A_PDN_INC1_BOTH_EDGE :
txz_t32a.h
T32A_PDN_INC1_RISING_EDGE :
txz_t32a.h
T32A_PDN_INC1_TRAILING_EDGE :
txz_t32a.h
T32A_PDN_NON0 :
txz_t32a.h
T32A_PDN_NON1 :
txz_t32a.h
T32A_PMODE_PHASE_1 :
txz_t32a.h
T32A_PMODE_PHASE_2 :
txz_t32a.h
T32A_PRSCLx_1 :
txz_t32a.h
T32A_PRSCLx_1024 :
txz_t32a.h
T32A_PRSCLx_128 :
txz_t32a.h
T32A_PRSCLx_2 :
txz_t32a.h
T32A_PRSCLx_256 :
txz_t32a.h
T32A_PRSCLx_32 :
txz_t32a.h
T32A_PRSCLx_512 :
txz_t32a.h
T32A_PRSCLx_8 :
txz_t32a.h
T32A_PUP_INC0_BOTH_EDGE :
txz_t32a.h
T32A_PUP_INC0_RISING_EDGE :
txz_t32a.h
T32A_PUP_INC0_TRAILING_EDGE :
txz_t32a.h
T32A_PUP_INC1_BOTH_EDGE :
txz_t32a.h
T32A_PUP_INC1_RISING_EDGE :
txz_t32a.h
T32A_PUP_INC1_TRAILING_EDGE :
txz_t32a.h
T32A_PUP_NON0 :
txz_t32a.h
T32A_PUP_NON1 :
txz_t32a.h
T32A_READ_FAILURE :
txz_t32a.h
T32A_RELDC_MASK :
txz_t32a.h
T32A_RELDx_MASK :
txz_t32a.h
T32A_RELOAD_EXTTRG_RISING_EDGE :
txz_t32a.h
T32A_RELOAD_EXTTRG_TRAILING_EDGE :
txz_t32a.h
T32A_RELOAD_INTRG :
txz_t32a.h
T32A_RELOAD_NON :
txz_t32a.h
T32A_RELOAD_SYNC :
txz_t32a.h
T32A_RELOAD_TIM_RISING_EDGE :
txz_t32a.h
T32A_RELOAD_TIM_TRAILING_EDGE :
txz_t32a.h
T32A_RELOAD_TREGx :
txz_t32a.h
T32A_RESULT_FAILURE :
txz_t32a.h
T32A_RESULT_SUCCESS :
txz_t32a.h
T32A_RGC0_MASK :
txz_t32a.h
T32A_RGC1_MASK :
txz_t32a.h
T32A_RGx0_MASK :
txz_t32a.h
T32A_RGx1_MASK :
txz_t32a.h
T32A_RUN_DISABLE :
txz_t32a.h
T32A_RUN_ENABLE :
txz_t32a.h
T32A_RUNFLG_RUN :
txz_t32a.h
T32A_RUNFLG_STOP :
txz_t32a.h
T32A_START_EXTTRG_RISING_EDGE :
txz_t32a.h
T32A_START_EXTTRG_TRAILING_EDGE :
txz_t32a.h
T32A_START_INTRG :
txz_t32a.h
T32A_START_NON :
txz_t32a.h
T32A_START_Rsvd :
txz_t32a.h
T32A_START_SYNC :
txz_t32a.h
T32A_START_TIM_RISING_EDGE :
txz_t32a.h
T32A_START_TIM_TRAILING_EDGE :
txz_t32a.h
T32A_STOP_EXTTRG_RISING_EDGE :
txz_t32a.h
T32A_STOP_EXTTRG_TRAILING_EDGE :
txz_t32a.h
T32A_STOP_INTRG :
txz_t32a.h
T32A_STOP_NON :
txz_t32a.h
T32A_STOP_SYNC :
txz_t32a.h
T32A_STOP_TIM_RISING_EDGE :
txz_t32a.h
T32A_STOP_TIM_TRAILING_EDGE :
txz_t32a.h
T32A_STOP_TREGx :
txz_t32a.h
T32A_TMRC_MASK :
txz_t32a.h
T32A_TMRx_MASK :
txz_t32a.h
T32A_WBF_DISABLE :
txz_t32a.h
T32A_WBF_ENABLE :
txz_t32a.h
TIMEOUTERR :
txz_tspi.h
TIMER_NULL :
txz_smif_timer.c
TRANSMITMODEERR :
txz_tspi.h
TSPI_BR_CLOCK_0 :
txz_tspi.h
TSPI_BR_CLOCK_1 :
txz_tspi.h
TSPI_BR_CLOCK_128 :
txz_tspi.h
TSPI_BR_CLOCK_16 :
txz_tspi.h
TSPI_BR_CLOCK_2 :
txz_tspi.h
TSPI_BR_CLOCK_256 :
txz_tspi.h
TSPI_BR_CLOCK_32 :
txz_tspi.h
TSPI_BR_CLOCK_4 :
txz_tspi.h
TSPI_BR_CLOCK_64 :
txz_tspi.h
TSPI_BR_CLOCK_8 :
txz_tspi.h
TSPI_BR_DIVIDER_1 :
txz_tspi.h
TSPI_BR_DIVIDER_10 :
txz_tspi.h
TSPI_BR_DIVIDER_11 :
txz_tspi.h
TSPI_BR_DIVIDER_12 :
txz_tspi.h
TSPI_BR_DIVIDER_13 :
txz_tspi.h
TSPI_BR_DIVIDER_14 :
txz_tspi.h
TSPI_BR_DIVIDER_15 :
txz_tspi.h
TSPI_BR_DIVIDER_16 :
txz_tspi.h
TSPI_BR_DIVIDER_2 :
txz_tspi.h
TSPI_BR_DIVIDER_3 :
txz_tspi.h
TSPI_BR_DIVIDER_4 :
txz_tspi.h
TSPI_BR_DIVIDER_5 :
txz_tspi.h
TSPI_BR_DIVIDER_6 :
txz_tspi.h
TSPI_BR_DIVIDER_7 :
txz_tspi.h
TSPI_BR_DIVIDER_8 :
txz_tspi.h
TSPI_BR_DIVIDER_9 :
txz_tspi.h
TSPI_DATA_ALLIGN_16 :
txz_tspi.h
TSPI_DATA_ALLIGN_32 :
txz_tspi.h
TSPI_DATA_ALLIGN_8 :
txz_tspi.h
TSPI_DATA_DIRECTION_LSB :
txz_tspi.h
TSPI_DATA_DIRECTION_MSB :
txz_tspi.h
TSPI_DATA_LENGTH_10 :
txz_tspi.h
TSPI_DATA_LENGTH_11 :
txz_tspi.h
TSPI_DATA_LENGTH_12 :
txz_tspi.h
TSPI_DATA_LENGTH_13 :
txz_tspi.h
TSPI_DATA_LENGTH_14 :
txz_tspi.h
TSPI_DATA_LENGTH_15 :
txz_tspi.h
TSPI_DATA_LENGTH_16 :
txz_tspi.h
TSPI_DATA_LENGTH_17 :
txz_tspi.h
TSPI_DATA_LENGTH_18 :
txz_tspi.h
TSPI_DATA_LENGTH_19 :
txz_tspi.h
TSPI_DATA_LENGTH_20 :
txz_tspi.h
TSPI_DATA_LENGTH_21 :
txz_tspi.h
TSPI_DATA_LENGTH_22 :
txz_tspi.h
TSPI_DATA_LENGTH_23 :
txz_tspi.h
TSPI_DATA_LENGTH_24 :
txz_tspi.h
TSPI_DATA_LENGTH_25 :
txz_tspi.h
TSPI_DATA_LENGTH_26 :
txz_tspi.h
TSPI_DATA_LENGTH_27 :
txz_tspi.h
TSPI_DATA_LENGTH_28 :
txz_tspi.h
TSPI_DATA_LENGTH_29 :
txz_tspi.h
TSPI_DATA_LENGTH_30 :
txz_tspi.h
TSPI_DATA_LENGTH_31 :
txz_tspi.h
TSPI_DATA_LENGTH_32 :
txz_tspi.h
TSPI_DATA_LENGTH_8 :
txz_tspi.h
TSPI_DATA_LENGTH_9 :
txz_tspi.h
TSPI_DATA_LENGTH_MASK :
txz_tspi.h
TSPI_DISABLE :
txz_tspi.h
TSPI_DR_10BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_11BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_12BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_13BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_14BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_15BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_16BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_17BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_18BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_19BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_20BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_21BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_22BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_23BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_24BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_25BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_26BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_27BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_28BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_29BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_30BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_37BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_8BIT_MASK :
txz_tspi_hdma.h
TSPI_DR_9BIT_MASK :
txz_tspi_hdma.h
TSPI_ENABLE :
txz_tspi.h
TSPI_ERR_INT_DISABLE :
txz_tspi.h
TSPI_ERR_INT_ENABLE :
txz_tspi.h
TSPI_FIFO_MAX :
txz_tspi.h
TSPI_HDMA_TYPE_RX_USE :
txz_tspi_hdma.h
TSPI_HDMA_TYPE_TX_USE :
txz_tspi_hdma.h
TSPI_HDMA_TYPE_UNUSE :
txz_tspi_hdma.h
TSPI_INTERVAL_TIME_0 :
txz_tspi.h
TSPI_INTERVAL_TIME_1 :
txz_tspi.h
TSPI_INTERVAL_TIME_10 :
txz_tspi.h
TSPI_INTERVAL_TIME_11 :
txz_tspi.h
TSPI_INTERVAL_TIME_12 :
txz_tspi.h
TSPI_INTERVAL_TIME_13 :
txz_tspi.h
TSPI_INTERVAL_TIME_14 :
txz_tspi.h
TSPI_INTERVAL_TIME_15 :
txz_tspi.h
TSPI_INTERVAL_TIME_2 :
txz_tspi.h
TSPI_INTERVAL_TIME_3 :
txz_tspi.h
TSPI_INTERVAL_TIME_4 :
txz_tspi.h
TSPI_INTERVAL_TIME_5 :
txz_tspi.h
TSPI_INTERVAL_TIME_6 :
txz_tspi.h
TSPI_INTERVAL_TIME_7 :
txz_tspi.h
TSPI_INTERVAL_TIME_8 :
txz_tspi.h
TSPI_INTERVAL_TIME_9 :
txz_tspi.h
TSPI_MASTER_OPERATION :
txz_tspi.h
TSPI_MIN_IDLE_TIME_1 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_10 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_11 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_12 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_13 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_14 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_15 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_2 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_3 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_4 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_5 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_6 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_7 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_8 :
txz_tspi.h
TSPI_MIN_IDLE_TIME_9 :
txz_tspi.h
TSPI_NEGATE_1 :
txz_tspi.h
TSPI_NEGATE_10 :
txz_tspi.h
TSPI_NEGATE_11 :
txz_tspi.h
TSPI_NEGATE_12 :
txz_tspi.h
TSPI_NEGATE_13 :
txz_tspi.h
TSPI_NEGATE_14 :
txz_tspi.h
TSPI_NEGATE_15 :
txz_tspi.h
TSPI_NEGATE_16 :
txz_tspi.h
TSPI_NEGATE_2 :
txz_tspi.h
TSPI_NEGATE_3 :
txz_tspi.h
TSPI_NEGATE_4 :
txz_tspi.h
TSPI_NEGATE_5 :
txz_tspi.h
TSPI_NEGATE_6 :
txz_tspi.h
TSPI_NEGATE_7 :
txz_tspi.h
TSPI_NEGATE_8 :
txz_tspi.h
TSPI_NEGATE_9 :
txz_tspi.h
TSPI_NULL :
txz_tspi.h
TSPI_OVERRUN_ERR :
txz_tspi.h
TSPI_OVERRUN_MASK :
txz_tspi.h
TSPI_OVERRUN_NO_ERR :
txz_tspi.h
TSPI_PARAM_NG :
txz_tspi.h
TSPI_PARAM_OK :
txz_tspi.h
TSPI_PARITY_BIT_EVEN :
txz_tspi.h
TSPI_PARITY_BIT_ODD :
txz_tspi.h
TSPI_PARITY_DISABLE :
txz_tspi.h
TSPI_PARITY_ENABLE :
txz_tspi.h
TSPI_PARITY_ERR :
txz_tspi.h
TSPI_PARITY_MASK :
txz_tspi.h
TSPI_PARITY_NO_ERR :
txz_tspi.h
TSPI_RESET01 :
txz_tspi.h
TSPI_RESET10 :
txz_tspi.h
TSPI_RESULT_FAILURE :
txz_tspi.h
TSPI_RESULT_SUCCESS :
txz_tspi.h
TSPI_RX_BUFF_CLR_DISABLE :
txz_tspi.h
TSPI_RX_BUFF_CLR_DONE :
txz_tspi.h
TSPI_RX_DMA_INT_DISABLE :
txz_tspi.h
TSPI_RX_DMA_INT_ENABLE :
txz_tspi.h
TSPI_RX_DMA_INT_MASK :
txz_tspi.h
TSPI_RX_DONE :
txz_tspi.h
TSPI_RX_DONE_CLR :
txz_tspi.h
TSPI_RX_DONE_FLAG :
txz_tspi.h
TSPI_RX_FIFO_FULL :
txz_tspi.h
TSPI_RX_FIFO_INT_ACTIVE :
txz_tspi.h
TSPI_RX_FIFO_INT_CLR :
txz_tspi.h
TSPI_RX_FIFO_INT_DISABLE :
txz_tspi.h
TSPI_RX_FIFO_INT_ENABLE :
txz_tspi.h
TSPI_RX_FIFO_INT_STOP :
txz_tspi.h
TSPI_RX_FIFO_NOT_FULL :
txz_tspi.h
TSPI_RX_FILL_LEVEL_1 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_2 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_3 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_4 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_5 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_6 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_7 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_8 :
txz_tspi.h
TSPI_RX_FILL_LEVEL_MASK :
txz_tspi.h
TSPI_RX_FLAG_ACTIVE :
txz_tspi.h
TSPI_RX_FLAG_MASK :
txz_tspi.h
TSPI_RX_FLAG_STOP :
txz_tspi.h
TSPI_RX_INT_DISABLE :
txz_tspi.h
TSPI_RX_INT_ENABLE :
txz_tspi.h
TSPI_RX_ONLY :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_0 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_1 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_2 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_3 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_4 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_5 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_6 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_7 :
txz_tspi.h
TSPI_RX_REACH_FILL_LEVEL_MASK :
txz_tspi.h
TSPI_RXDLY_SET :
txz_tspi.h
TSPI_SERIAL_CK_1ST_EDGE :
txz_tspi.h
TSPI_SERIAL_CK_2ND_EDGE :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_1 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_10 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_11 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_12 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_13 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_14 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_15 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_16 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_2 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_3 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_4 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_5 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_6 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_7 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_8 :
txz_tspi.h
TSPI_SERIAL_CK_DELAY_9 :
txz_tspi.h
TSPI_SERIAL_CK_IDLE_HI :
txz_tspi.h
TSPI_SERIAL_CK_IDLE_LOW :
txz_tspi.h
TSPI_SIO_MODE :
txz_tspi.h
TSPI_SLAVE_OPERATION :
txz_tspi.h
TSPI_SPI_MODE :
txz_tspi.h
TSPI_STATUS_SETTING_DISABLE :
txz_tspi.h
TSPI_STATUS_SETTING_ENABLE :
txz_tspi.h
TSPI_TIDLE_HI :
txz_tspi.h
TSPI_TIDLE_Hiz :
txz_tspi.h
TSPI_TIDLE_LAST_DATA :
txz_tspi.h
TSPI_TIDLE_LOW :
txz_tspi.h
TSPI_TRANS_RANGE_CONTINUE :
txz_tspi.h
TSPI_TRANS_RANGE_MAX :
txz_tspi.h
TSPI_TRANS_RANGE_SINGLE :
txz_tspi.h
TSPI_Transfer_Mode_MASK :
txz_tspi.h
TSPI_TRGEN_DISABLE :
txz_tspi.h
TSPI_TRGEN_ENABLE :
txz_tspi.h
TSPI_TRGERR_ERR :
txz_tspi.h
TSPI_TRGERR_MASK :
txz_tspi.h
TSPI_TRGERR_NO_ERR :
txz_tspi.h
TSPI_TRXE_DISABLE :
txz_tspi.h
TSPI_TRXE_DISABLE_MASK :
txz_tspi.h
TSPI_TRXE_ENABLE :
txz_tspi.h
TSPI_TSPIxCS0_ENABLE :
txz_tspi.h
TSPI_TSPIxCS0_NEGATIVE :
txz_tspi.h
TSPI_TSPIxCS0_POSITIVE :
txz_tspi.h
TSPI_TSPIxCS1_ENABLE :
txz_tspi.h
TSPI_TSPIxCS1_NEGATIVE :
txz_tspi.h
TSPI_TSPIxCS1_POSITIVE :
txz_tspi.h
TSPI_TSPIxCS2_ENABLE :
txz_tspi.h
TSPI_TSPIxCS2_NEGATIVE :
txz_tspi.h
TSPI_TSPIxCS2_POSITIVE :
txz_tspi.h
TSPI_TSPIxCS3_ENABLE :
txz_tspi.h
TSPI_TSPIxCS3_NEGATIVE :
txz_tspi.h
TSPI_TSPIxCS3_POSITIVE :
txz_tspi.h
TSPI_TWO_WAY :
txz_tspi.h
TSPI_TX_BUFF_CLR_DISABLE :
txz_tspi.h
TSPI_TX_BUFF_CLR_DONE :
txz_tspi.h
TSPI_TX_DMA_INT_DISABLE :
txz_tspi.h
TSPI_TX_DMA_INT_ENABLE :
txz_tspi.h
TSPI_TX_DMA_INT_MASK :
txz_tspi.h
TSPI_TX_DONE :
txz_tspi.h
TSPI_TX_DONE_CLR :
txz_tspi.h
TSPI_TX_DONE_FLAG :
txz_tspi.h
TSPI_TX_FIFO_EMP :
txz_tspi.h
TSPI_TX_FIFO_INT_ACTIVE :
txz_tspi.h
TSPI_TX_FIFO_INT_CLR :
txz_tspi.h
TSPI_TX_FIFO_INT_DISABLE :
txz_tspi.h
TSPI_TX_FIFO_INT_ENABLE :
txz_tspi.h
TSPI_TX_FIFO_INT_STOP :
txz_tspi.h
TSPI_TX_FIFO_NOT_EMP :
txz_tspi.h
TSPI_TX_FILL_LEVEL_0 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_1 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_2 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_3 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_4 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_5 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_6 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_7 :
txz_tspi.h
TSPI_TX_FILL_LEVEL_MASK :
txz_tspi.h
TSPI_TX_FLAG_ACTIVE :
txz_tspi.h
TSPI_TX_FLAG_MASK :
txz_tspi.h
TSPI_TX_FLAG_STOP :
txz_tspi.h
TSPI_TX_INT_DISABLE :
txz_tspi.h
TSPI_TX_INT_ENABLE :
txz_tspi.h
TSPI_TX_ONLY :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_0 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_1 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_2 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_3 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_4 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_5 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_6 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_7 :
txz_tspi.h
TSPI_TX_REACH_FILL_LEVEL_MASK :
txz_tspi.h
TSPI_TXDEMP_HI :
txz_tspi.h
TSPI_TXDEMP_LOW :
txz_tspi.h
TSPI_UNDERRUN_ERR :
txz_tspi.h
TSPI_UNDERRUN_MASK :
txz_tspi.h
TSPI_UNDERRUN_NO_ERR :
txz_tspi.h
Generated by
1.8.12