Contact us

Une nouvelle fenêtre s'ouvre Une nouvelle fenêtre s'ouvre

Technologie d’assemblage de mémoire à grande largeur de bande

SoC empilés (SCS)

Le brasage de micro-perles autorise des connections de puce à puce avec un nombre élevé de broches, ce qui permet d’obtenir à la fois une largeur de bande élevée et une faible consommation de puissance.

  • Nombre élevé de broches : 625 perles/mm2 (pas de 40 μm)
  • Câblage à faible capacitance : ≤ 0,4 pF (fil de connexion : environ 2,5 pF)
  • DRAM 1 Go x 1024, DRAM 2 Go x 2048 2 Go (en production de masse)
Structure de puce

Structure de puce

Exemple d'application : SoC de processeur graphique

Diminution de 60 % de la consommation de puissance en comparaison de LDDR3
LPDDR3 SCS avec DRAM personnalisée
Puissance DRAM totale*[W] 3,84 1,50
Largeur de données [bit/unité] 32 2048
Nombre de composants DRAM 8 1
Débit d’interface [Mbps] 1600 200
Largeur de bande totale [GB/s] 50 50

* hors puissance SoC

Contacts

Pour toute question, cliquez sur l'un de ces liens :

Questions techniques
Questions concernant les achats, l'échantillonnage et la fiabilité des circuits intégrés
To Top
·Before creating and producing designs and using, customers must also refer to and comply with the latest versions of all relevant TOSHIBA information and the instructions for the application that Product will be used with or for.