TOSHIBA



株式会社 東芝 セミコンダクター社

はじめに

この度は弊社 32 ビットマイクロコントローラ TLCS-900/H1 シリーズ、 TMP92CF26A をご利用いただき、誠にありがとうございます。

本 LSI をご利用になる前に、「使用上の注意、制限事項」の章を参照されますことをお願い致します。



低電圧/低消費電力

CMOS 32 ビット マイクロコントローラ TMP92CF26AXBG

1. 概要と特長

TMP92CF26A は、低電圧/低消費電力動作が可能な高速・高機能 32 ビットマイクロコントローラです。TMP92CF26AXBG は 228 ピン BGA パッケージ製品です。

特長は次のとおりです。

- (1) オリジナル 32 ビット CPU (高速 900/H1_CPU 使用)
 - TLCS-900L1 と命令ニモニックで互換
 - 16M バイトのリニアアドレス空間
 - 汎用レジスタ&レジスタバンク方式
 - マイクロ DMA: 8 チャネル (62.5ns /4 バイト@fsys= 80MHz)
- (2) 最小命令実行時間: 12.5ns (@fsys=80MHz)
- (3) 内蔵 RAM: 144K バイト (プログラム、データ、表示メモリ用として使用可能) 内蔵 ROM: 8K バイト(Boot 専用メモリ) ユーザープログラムを USB、UART から内蔵 RAM へのロードが可能です。
- (4) 外部メモリ拡張
 - 3.1G バイト(プログラム,データ)まで拡張可能
 - 外部データバス 8/16 ビット幅共存可能 …ダイナミックデータバスサイジング
 - セパレートバスシステム
- (5) メモリコントローラ
 - チップセレクト出力: 4チャネル
 - 4 チャネルの内、1 チャネルは、詳細な AC 設定が可能
- (6) 8ビットタイマ:8チャネル
- (7) 16 ビットタイマ/イベントカウンタ: 2 チャネル
- (8) 汎用シリアルインタフェース:1 チャネル
 - UART/同期両モード対応
 - IrDA ver1.0 (115.2 kbps) 対応モード選択可能
 (ほかの機能との併用仕様の場合、設定できるボーレートに制約があります)
- (9) シリアルバスインタフェース:1チャネル
 - I²C バスモードのみ対応

- (10) USB コントローラ: 1 チャネル
 - USB(REV1.1)に対応
 - フル・スピード(12Mbps)対応(低速には非対応)
 - エンド・ポイント 0: コントロール 64 バイト× 1-FIFO
 エンド・ポイント 1: バルク出力 64 バイト× 2-FIFO
 エンド・ポイント 2: バルク入力 64 バイト× 2-FIFO
 エンド・ポイント 3: 割り込み 8 バイト× 1-FIFO
 - ディスクリプタ RAM: 384 バイト
- (11) I²S(Inter-IC Sound)インターフェース: 2 チャネル
 - I2Sバスモード(マスタ、送信のみに対応)
 - Data Format は Left/Right Justify 両対応
 - チャネルごとに、128 バイト(64 バイト×2)の FIFO バッファ内蔵
- (12)LCD コントローラ
 - STN はモノクロ、4, 16, 64 階調、256/4096/65536/262144 カラーに対応
 - TFT は、4096/65536/262144/16777216 カラーに対応
 - PIP (Picture In Picture Display)に対応
 - 各種 LCDM に対応するための、H/W Rotation 機能対応
- (13) SDRAM コントローラ:1 チャネル
 - 16M、64M、128M、256M および512M ビットの SDR(Single-data-rate)SDRAM に対応
 - LCD表示用RAM、データRAMとしてだけでなく、SDRAMからプログラムの動作が可能
- (14) RTC(リアルタイムクロック)
 - TC8521A を基本とした仕様
- (15)キーオンウェイクアップ(キー入力割込み)
- (16)10ビットAD コンバータ (サンプルホールド回路内蔵):6チャネル
- (17) タッチスクリーンインターフェースに対応
 - 低抵抗のスイッチを内蔵し、縦横切り替え用の外付け部品を削除可能
- (18) ウォッチドッグタイマ
- (19) メロディアラームジェネレータ
 - メロディ: 4~5461Hz のクロックを出力
 - アラーム: 8 種類のアラームパターンを出力
 - 5種類のインターバル割込みを出力
- (20) MMU
 - 3 ローカルエリア/8 バンク方式により 3.1G バイトまで拡張可能
 - 各々のローカルエリアごとにプログラム、リードデータ、ライトデータ、DMAC のソース、 デスティネーション(偶数チャネル/奇数チャネル)および LCD 表示データのバンク設定が可能

(21)割り込み機能: 56本

• CPU 9本 …… ソフトウエア割り込み命令、未定義命令実行違反

• 内部 38本 …… 7レベルの優先順位の設定が可能

• 外部 9本 …… 7レベルの優先順位の設定が可能

(8本はエッジの極性選択可能)

(22) DMAC 機能:6 チャネル

• マイクロ DMA 機能との切り替えによる制御で、より高速なデータ転送が可能

(23) 入出力ポート: 136 端子(データバス 16 ビット、アドレスバス 24 ビット、RD 端子を除く)

(24) NAND - Flash メモリのインターフェース:2 チャネル

- NAND Flash メモリへの接続が容易
- SLC、MLC 両タイプに対応
- Data Bus 8/16Bit、Page Size 512/2048Byte に対応
- 4-address 訂正、5-address 以上のエラー検出が可能な、Reed Solomon 演算回路内蔵

(25) SPI コントローラ: 1 チャネル

- SD カード、および MMC カードの SPI モード対応
- 入出力に各々32 バイトの FIFO バッファを内蔵

(26) 積和演算器 (Multiply and Accumulate Calculate unit): 1 チャネル

- 3種類の演算をサポート $64 + 32 \times 32 = 64$, $64 32 \times 32 = 64$, $32 \times 32 64 = 64$
- I/O 方式
- 符号付き計算対応

(27) スタンバイ機能

- 3種類の HALT モード …IDLE2(プログラマブル), IDLE1, STOP
- スタンバイモード時における各端子の状態をビット単位にて設定可能
- リーク(漏れ)電流を対策するための電源管理回路(PMC)を内蔵

(28) クロック制御機能

- クロック逓倍回路 (PLL) を 2 ブロック内蔵し、外付け 10MHz の発振子から USB クロック 48MHz と CPU へのクロック 80MHz の供給が可能
- クロックギア機能: 高周波クロック fc ~ fc/16 まで切り替え可能
- 時計用タロック (fs = 32.768 kHz)

(29)動作電圧

- 內部 V_{CC} = 1.5V、外部 I/O Vcc=3.0 ~ 3.6 V
- 2 電源対応(内部電源(1.4~1.6)、外部電源(3.0~3.6))

(30) パッケージ

• 228 ピン FBGA: FBGA228-P-1515-0.80A5

TOSHIBA TMP92CF26A **DVCC3A** [12] (AN0 to AN1)PG0 to PG1 DVCC3B [1] 10-bit 6ch (AN2, MX)PG2 DVCC1A [5] 900/H1 CPU AD (AN3, MY, ADTRG)PG3 DVCC1B[1] コンバータ (AN4 to AN5)PG4 to PG5 DVSSCOM DVCC1C [1] AVCC, AVSS PLI VREFH, VREFL W Α **XWA** X1 X2 H-OSC タッチ (PX, INT4)P96-**XBC** В C スクリーン l/F クロックギア (PY)P97 (TSI) **XDE** D Ε XT1 L-ØSC (TXD0)P90 ◄ XHL SERIAL I/O Н XT2 (RXD0)P91 RESET SIO₀ XIX IX (CTS0, SCLK0)P92 ◄ **DBGE** (I2S0CKO)PF0 -AM [1:0] XIY ΙY I^2S (I2S0DO)PF1 -PZ0 (EI PODDATA) (I²S0)XIZΙZ (I2S0WS)PF2 **◄** PZ1 (EI_SYNCLK) (I2S1CKO)PF3 -PZ2 (EI_PODREQ) I^2S XSP SP (I2S1DO)PF4 -PZ3(EI_REFCLK) (I²S1)PZ4(EI_TRGIN) 32bit (I2S1WS)PF5 ◄ DSU PZ5(EI_COMRESET) (SDA)PV6 < F SR ➤ PZ6(EO_MCUDATA) SBI(I²Cbus) (SCL)PV7 ➤ PZ7(EO_MCUREQ) D+ P C **USB** PM7 (PWE) >PMC Controller (X1USB) PX5 割り込み PC0 (INT0) **8BIT TIMER** WATCH-DOG TIMER (TA0IN, INT1)PC1 ◄ PC2 (INT2) (TMRA0) コントロー **8BIT TIMER** ➤ D0 to D7 (TA1OUT, MLDALM)PM1 ◀ (TMRA1) MMU PORT1 → P10 to P17 (D8 to D15) 8BIT TIMER (TA2IN, INT3)PC3 ◄ (TMRA2) → P40 to P47 (A0 to A7) PORT4 8BIT TIMER MAC (TA3OUT)PP1 ← → P50 to P57 (A8 to A15) (TMRA3) PORT5 **8BIT TIMER** P60 to P67 (A16 to A23) PORT6 (TMRA4) DMAC **8BIT TIMER** P70 (RD) (TA5OUT)PP2 ≺ (TMRA5) P73 (EA24) PORT7 P74 (EA25) **8BIT TIMER** (TMRA6) $P75(R/\overline{W}, NDR/\overline{B})$ **8BIT TIMER** P76 (WAIT) (TA7OUT, INT5)PP3 ◄ P80 (CS0) (TMRA7) (TB0IN0, INT6)PP4< **16BIT TIMER** P81 (CS1, SDCS) PORT8 P82 (CS2, CSZA, SDCS) (TMRB0) (TB0OUT0)PP6< 16BIT TIMER P83 (CS3, CSXA) (TB1IN0, INT7)PP5≺ (TMRB1) P84 (CSZB) (TB1OUT0)PP7≺ P85 (CSZC) (SPDI)PR0 SPI P71 (WRLL, NDRE) (SPDO)PR1≺ コントロ (SPCS) PR2≺ P72 (WRLU, NDWE) NAND-FLASH (SPCLK)PR3≺ 144KB RAM P86 (CSZD, ND0CE) P87 (CSXB, ND1CE) I/F(2ch) (LCP0)PK0< PJ5 (NDALE) (LLOAD)PK1< PJ6 (NDCLE) (LFR)PK2< PA0 to PA7 (KI0 to KI7) (LVSYNC)PK3< **KEY-BOARD** ➤ PN0 to PN7 (KO0 to KO7) LCD (LHSYNC)PK4~ I/F → PC7 (KO8) (LGOE2 to 0)PK7 to 5€ コントロ ラ (LD7 to 0)PL7 to 0< **BOOT ROM 8KB** ► PM2 (ALARM , MLDALM) **RTC** (LD15 to 8)PT7 to 0< (LD22 to 16)PU6 to 0< MELODY/ (LD23, EO_TRGOUT)PU7~ ALARM-OUT (CLKOUT, LDIV)PX4~ ►PV3 **PORTV →**PV4 (SDRAS, SRLLB)PJ0 (SDCAS, SRLUB)PJ1

図 1.1 TMP92CF26A ブロック図

SDRAM

コントローラ

(SDWE, SRWR)PJ2

(SDLLDQM)PJ3

(SDLUDQM)PJ4 <

(SDCKE)PJ7<

(SDCLK)PF7 <

►PV0 (SCLK0)

PC4 (EA26)

PC5 (EA27) PC6 (EA28)

→PV1

→PV2

➤ PW7 to 0

2. ピン配置とピン機能

TMP92CF26Aのピン配置図および入出力ピンの名称と概略機能を示します。

2.1 ピンの配置図 (Top View)

TMP92CF26Aピン配置図は、図 2.1.1のとおりです。

A1	A2	А3	A4	A5	A6	A7	A8	A9	A10	A11	A12	A13	A14	A15	A16	A17
B1	B2	ВЗ	B4	B5	B6	В7	B8	В9	B10	B11	B12	B13	B14	B15	B16	B17
C1	C2	C3	C4	C5	C6	C7	C8	C9	C10	C11	C12	C13	Ç14	C15	C16	C17
D1	D2	D3		D5	D6	D7	D8	D9	D10	D11	D12	D13))	D15	D16	D17
E1	E2	E3	E4										E14	E15	E16	E17
F1	F2	F3	F4		F6	F7	F8	F9	F10	F11		<u> </u>	F14	F15	F16	F17
G1	G2	G3	G4		G6	G7					G12	~	G14	G15	G16	G17
H1	H2	НЗ	H4		H6		$\overline{}$ \bigcirc (\bigcirc /			H12	4	H14	H15	H16	H17	
J1	J2	J3	J4		J6	7	MP9	92CI	726 A		J12		J14	J15	J16	J17
K1	K2	K3	K4		K6		FI	BGA22	28		K12	(K14	K15	K16	K17
L1	L2	L3	L4		L6		то	PVIE	₹W	7	L12		L14	1/15	L16	L17
M1	M2	МЗ	M4		M6	M7	M8	М9	M10	M11	M12	(//	M14	M15	M16	M17
N1	N2	N3	N4			<	4(N14	N15	N16	N17
P1	P2	P3		P5	P6	P7	P8	P9	P10	P11	P12	P13		P15	P16	P17
R1	R2	R3	R4	R5	R6	R7	R8	R9	R10	R11	R12	/R13	R14	R15	R16	R17
T1	T2	Т3	T4	T5	T6	TŻ	T8	Т9	T10	T11	T12	T13	T14	T15	T16	T17
U1	U2	U3	U4	U5	U6	U7	U8	U9	U10	U11	U12	U13	U14	U15	U16	U17

図 2.1.1 ピン配置図 (FBGA228)

本 BGA パッケージにおける、最外周の 4 隅の Ball(A1,A17,U1,U17)は Dummy Ball です。内部の LSI チップとは電気的に接続されていません。

A1 と U1、A17 と U17 がパッケージの内部でショートされています。本製品を、お客様のターゲット基板への実装する際に実装の OPEN チェックに利用することを推奨いたします。

例) ターゲット基板上で U1 と U17 をショートしておき、A1 から信号(または電圧)を印加し、A17 の電圧を確認すれば、A1-U1-U17-A17 を経由した信号(または電圧)を確認することが出来ます。

表 2.1.1ピン番号とピン名称

Ball No.	ピン名称	Ball No.	ピン名称	Ball No.	ピン名称	Ball No.	ピン名称
A1	Dummy1	D9	P73,EA24	J15	PT5,LD13	P15	PK4,LHSYNC
A2	PG2,AN2, MX	D10	PF4,I2S1DO	J16	P47,A7	P16	P13,D11
А3	PA6,KI6	D11	PF7,SDCLK	J17	P46,A6	P17	P14,D12
A4	PA5,KI5	D12	PJ4,SDLUDQM	K1	PN3,KO3	R1	X2
A5	PA3,KI3	D13	P85, CSZC	K2	PN4,KO4	R2	PC7,KO8
A6	PA1,KI1	D15	PU6,LD22	K3	PN5,KO5	R3	PC3,INT3,TA2IN
A7	DVCC1A5	D16	P61,A17	K4	PN6,KO6	R4	PX5,X1USB
A8	PF1,I2S0DO	D17	P60,A16	K6	DVCC3A2	R5	PP7,TB1OUT0
A9	PJ6,NDCLE	E1	P96,PX,INT4	K12	DVCC3A7 (V/)	R6	PP1,TA3OUT
A10	PJ1, SDCAS, SRLUB	E2	PW1	K14	PT4,LD12	R7	PP3,INT5,TA7OUT
A11	P87, CSXB, ND1CE	E3	PW2	K15	PT3,LD11	R8	PP5,INT7,TB1IN0
A12	P83, CS3, CSXA	E4	PW3	K16	P45,A5	R9	PR2, SPCS
A13	P81, CS1, SDCS	E14	PU7,LD23,EO_TRGOUT	K17	P44,A4	R10	PX7
A14	P72, WRLU, NDWE	E15	PU4,LD20	L1	PK2,LFR	R11	PZ0,EI_PODDATA
A15	P70, RD	E16	P57,A15	L2	PN7,KO7	R12	PZ2,EI_PODREQ
A16	P65,A21	E17	P56,A14	L3	PM1,MLDALM,TA1OUT	R13	PZ4,EI_TRGIN
A17	Dummy3	F1	DVCC1B1	L4 (PM7,PWE	R14	PZ6,EO_MCUDATA
B1	VREFH	F2	PW6	L6	DVSS3	R15	PZ7,EO_MCUREQ
B2	PG5,AN5	F3	PW5	L12	DVSS7	R16	P15,D13
В3	PG3,AN3,MY, ADTRG	F4	PW4	_L(14	PT2,LD10	R17	DVCC1A3
B4	PA7,KI7	F6	DVCC3A12	115	PT1,LD9	T1	X1
B5	PA2,KI2	F7	DVCC3A11	L16	P43,A3) T2	AM0
B6	PA0,KI0	F8	DVSS11	L17.	P42,A2	/T3	AM1
B7	PF2,I2S0WS	F9	DVCC3A10	M1	PK3,LVSYNC	T4	PP6,TB0OUT0
B8	PF0,I2S0CKO	F10	DVSS10	M2	PC0,INT0	T5	PL0,LD0
B9	PJ5,NDALE	F11	DVCC3A9	M3	PM2, ALARM, MLDALM	T6	PL2,LD2
B10	PJ2, SDWE , SRWR	F14	PU5,LD21	M4	P90,TXD0	T7	PL4,LD4
B11	PJ0, SDRAS, SRLLB	F15	PU2,LD18	M6	DVCC3A3	Т8	PL5,LD5
B12	P86. CSZD, ND0CE	F16	P55,A13	M7	DVSS4	T9	PR1,SPDO
B13	P82, CS2, CSZA, SDCS	F17	P54,A12	M8	DVCC3A4	T10	PL6,LD6
B14	P75,R/W,NDR/B	G1	DVCC3B1	M9	DVSS5	T11	PK1,LLOAD
B15	P71, WRLL, NDRE	G2	PW7	M10	DVCC3A5	T12	D0
B16	P64,A20	G3 /	PV0, SCLK0	M11	DVSS6	T13	D2
B17	DVCC1A4	G4 (PV1	M12	DVCC3A6	T14	D4
C1	AVCC	G6	DVSS1	M14	PK7,LGOE2	T15	D6
C2	VREFL	G7	DVSS12	M15	PT0,LD8	T16	P11,D9
C3	PG4,AN4	G12	DVSS9	M16	P41,A1	T17	P12,D10
		/	PU3,LD19		P40,A0		Dummy2
C4 C5	PG1,AN1 PA4,KI4	G14 G15	PU0,LD16	M17 > N1	DVCC1A1	U1 U2	RESET
C6	PC5,EA27	G16	P53,A11	N2	PC1,INT1,TA0IN	U3	D+
C7	P76, WAIT	G17	P52,A10	N3	P91,RXD0	U4	D-
C8	PF5,I2S1WS	H1	PV7,SCL	N4	DVSS1C	U5	DVCC1A2
C9	PF3,I2S1CKO	H2	PV6,SDA	N14	PK6,LGOE1	U6	PL1,LD1
C10	PJ7,SDCKE	H3	PV3	N15	PK5,LGOE0	U7	PL3,LD3
C11	PJ3,SDLLDQM	H4	PV2	N16	P17,D15	U8	XT1
C12	P84, CSZB	/ ₩6	DVCC3A1	N17	P16,D14	U9	XT2
C12	P80, CS0	H12	DVCC3A8	P1	DVCC1C	U10	PL7, LD7
C14	P67,A23	H14	PU1,LD17	P2	PC2,INT2	U11	PK0,LCP0
C15	P66,A22	H15	PT7,LD15	P3	P92,SCLK0, CTS0	U12	D1
C16	P63,A19	H16	P51,A9	P5	PX4,CLKOUT, LDIV	U13	D3
C17	P62,A18	H17	P50,A8	P6	PP2,TA5OUT	U14	D5
D1	P97,PY	J1	PN2,KO2	P7	PP4,INT6,TB0IN0	U15	D7
D2	AVSS	J2	PN1,KO1	P8	PR0,SPDI	U16	P10,D8
D3	PW0	J3	PN0,KO0	P9	PR3,SPCLK	U17	Dummy4
D5	PG0,AN0	J4	PV4	P10	DBGE	017	- willing 1
D6	PC6,EA28	J6	DVSS2	P11	PZ1,EI_SYNCLK		
D7	PC4,EA26	J12	DVSS8	P12	PZ3,EI_REFCLK		
D8	P74,EA25	J14	PT6,LD14	P13	PZ5,EI_COMRESET		
00	1 1 T,L/1LU	UIT	1 10,0017	1 10	· 20,EI_OOWINEOET		

注 1) P96,P97,PG0~PG5 は AVCC 電源で動作します。

92CF26A-6

注 2) PW0~PW7 および PV0~PV7 は DVCC3B 電源で動作します。

注 3) X1 および X2 は DVCC1C 電源で動作します。

2.2 ピン名称と機能

入出力ピンの名称と機能は次のとおりです。

表 2.2.1ピン名称と機能(1/6)

ピン名称	ピン数	入出力	機能
D0 ~ D7	8	入出力	データ: データバス D0~D7
P10 ~ P17		入出力	ポート 1: ビット単位で入出力の設定可能な入出力ポート
D8 ~ D15	8	入出力	データ: データバス D8~D15
P40 ~ P47		出力	ポート 4: 出力ポート
A0 ~ A7	8	出力	アドレス: アドレスバス A0~A7
P50 ~ P57		出力	ポート 5: 出力ポート
A8 ~ A15	8	出力	アドレス: アドレスバス A8~A15
P60 ~P67		入出力	ポート 6: ビット単位で入出力の設定可能な入出力ポート
A16 ~ A23	8	出力	アドレス: アドレスバス A16~A23
P70	4	出力	ポート 70:出力ポート
RD	1	出力	リード: 外部メモリをリードするためのストローブ信号
P71		入出力	ポート 71:入出力ポート
WRLL	1	出力	ライト: D0~D7 端子のデータをライトするためのストローブ信号
NDRE		出力	NAND-Flash リード: 外部 NAND-Flash をリードするためのストローブ信号
P72		入出力	ポート 72: 入出力ポート
WRLU	1	出力	上位ライト: D8~D15 端子のデータをライトするためのストローブ信号
NDWE		出力	NAND-Flash 用ライトイネーブル
P73	1	入出力	ポート 73: 入出力ポート
EA24	ļ	出力	拡張用アドレス EA24
P74	1	入出力	ポート 74: 入出力ポート
EA25	'	出力	拡張用アドレス EA25
P75		入出力	ポート 75: 入出力ポート
R/\overline{W}	1	出力	リード/ライト: 1 はリード,ダミーサイクルを、0 はライトサイクルを表す
NDR/B		入力	NAND-Flash Ready(1)/Busy(0)入力
P76	1	入出力	ポート76: 入出力 ポート
WAIT	ļ	入力	ウエイト:バスウェイトの要求入力.
P80	1	出力	ポート80:出力ポート
CS0	'	出力	チップセレクト 0: アドレスが指定したアドレス領域内なら"Low"を出力
P81		出力	ポート/81: 出力ポート
CS1	1 /	// 出力 ―	チップセレクト 1: アドレスが指定したアドレス領域内なら"Low"を出力
SDCS		出力	SDRAM チップセレクト: アドレスが SDRAM アドレス領域内なら "0" を出力
P82		出力	ポート 82: 出力ポート
CS2	1	出力	チップセレクト 2: アドレスが指定したアドレス領域内なら "Low" を出力
CSZA		出力	拡張チップセレクト ZA: アドレスが特定のアドレス領域内なら "0" を出力
SDCS		出力	SDRAM チップセレグト: アドレスが SDRAM アドレス領域内なら "0" を出力
P83		出力	ポート 83:出力ポート
CS3	((1)	出力	チップセレクト 3: アドレスが指定したアドレス領域内なら "Low" を出力
CSXA		出力	拡張チップセレクト XA: アドレスが特定のアドレス領域内なら "0" を出力
P84		出力	ポート 84: 出力ポート
CSZB		出为	' 拡張チップセレクト ZB: アドレスが特定のアドレス領域内なら "0" を出力
P85	1	出力〈/	ポート 85: 出力ポート
CSZC	\vee	出力	拡張チップセレクト ZC: アドレスが特定のアドレス領域内なら "0" を出力

92CF26A-7

表 2.2.1 ピン名称と機能(2/6)

P86	ピン名称	ピン数	入出力	機能
NAND-Flash0 チップセレクト: NAND-Flash0 が許可されるとき"0"を出力	P86		出力	ポート 86: 出力ポート
P87	CSZD	1	出力	拡張チップセレクト ZD: アドレスが特定のアドレス領域内なら "0" を出力
SSNB	ND0CE		出力	NAND-Flash0 チップセレクト : NAND-Flash0 が許可されるとき"0"を出力
NAND-Flash1 チップセレクト: NAND-Flash1 が許可されるときでを出力	P87		出力	ポート 87: 出力ポート
P90	CSXB	1	出力	拡張チップセレクト XB: アドレスが特定のアドレス領域内なら "0" を出力
TXDO	ND1CE		出力	
TXDO	P90	1	入出力	ポート 90: 入出力ポート
RXDO	TXD0	Į.	出力	シリアル 0 送信 データ: プログラマブルオープンドレイン 出力
RXDO	P91	1	入出力	ポート 91: 入出力ポート (シュミット入力)
SCLK0 CTS0 1 入出力 シリアル0ラータ 送信可能(送信 クリア) P96 INT4 1 入力 大力 別り込み要求端子 4:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 とブラス: タッチスクリーンパネル用 X+ 接続端子 P87 P97 P1 1 入力 ボート 97: 入力ポート (シュミット入力) PY PA0-PA7 KI0-KI7 8 入力 オート A0-A7 ボート 入力 ボート専門端子 (シュミット入力) PC0 INT0 1 入力 オート C0: 入出力ボート 入力 割り込み要求端子 0:レベル/立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 (シュミット入力) PC1 INT1 1 入力 カカ タイマ入力: 8 ピットタイマ 0の入力端子 トラスク 2、入出力ボート シュミット入力) PC2 A出力 INT2 1 入力 カカ タイマ入力: 8 ピットタイマ 0の入力端子 トラスク 2、入出力ボート シュミット入力) PC3 INT3 1 入力 カカ カカ カカ 大ート C3: 入出力ボート シュミット入力) INT3 INT3 1 入力 カカ カイマ入力: 8 ピットタイマ2の入力端子 トライマ入力: 8 ピットタイマ2の入力端子 トライマ入力: 8 ピットタイマ2の入力端子 トライマ入力: 8 ピットタイマ2の入力端子 トライマスカ: 8 ピットタイマ2の入力端子 ・ボート C6: 入出力ボート は張用アドレス EA26 カ 出力 ボート C6: 入出力ボート は張用アドレス EA28 PC6 EA27 1 出力 ボート C6: 入出力ボート は張用アドレス EA28 カ 出現 ボート C7: 入出力ボート PC7 1 入力 ボート C7: 入出力ボート	RXD0	Į.	入力	シリアル 0 受信 データ
CTSO 入力 シリアル 0 データ 送信可能 (送信 グリア) P96	P92		入出力	ポート 92: 入出力ポート (シュミット入力)
P96 1 入力 ボート 96: 入力ポート (シュミット入力, ブルダウン抵抗付き) INT4 入力 割り込み要求端子 4:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 P97 1 入力 ボート 97: 入力ポート (シュミット入力) P97 1 入力 ボート 97: 入力ポート (シュミット入力) PY・プラス: タッチスクリーンパネル用 Y+ 接続端子 ボート A0-A7 ボート 入力 ボート 接続端子 PA0-PA7 A) ボート A0-A7 ボート 入力 ボート 接続端子 PC0 1 入出力 ボート C0: 入出力ボート (シュミット入力) INT0 1 入力 割り込み要求端子 0: ンペル/立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC1 入出力 ボート C1: 入出力ボート (シュミット入力) INT1 1 入力 割り込み要求端子 1:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC2 1 入出力 ボート C2: 入出力ボート (シュミット入力) INT2 1 入力 割り込み要求端子 2:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC3 入出力 ボート C3: 入出力ボート (シュミット入力) INT3 1 入力 割り込み要求端子 2:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC4 1 出力 ボート C3: 入出力ボート BA26 1 出力 ボート C6: 入出カボー	SCLK0	1		
INT4	CTS0		入力	
PX 出力 X.プラス: タッチスクリーンパネル用 X+ 接続端子 P97 1 入力 ポート 97: 入力ポート (シュミット入力) PY 出力 パート 97: 入力ポート (シュミット入力) PAO-PA7 KIO-KI7 8 入力 ポート AO-A7 ポート 入力 ボート専用端子 トカ カーア: キーオンウェイクアップ 0-7 用端子 (シュミット入力, ブルアップ抵抗付き) PC0 1 入力 ボート C0: 入出力ボート (シュミット入力) (シュミット入力) INT0 1 入力 割り込み要求端子 (シュミット入力) INT1 1 入力 割り込み要求端子 (シュミット入力) INT2 1 入力 オート C2: 入出力ポート (シュミット入力) INT3 1 入力 割り込み要求端子 2:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC3 入出力 ボート C3: 入出力ポート (シュミット入力) INT3 1 入力 割り込み要求端子 3:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC4 1 入力 ボート C5: 入出力ボート EA26 1 出力 ボート C5: 入出カボート EA27 1 出力 ボート C6: 入出カボート EA28 1 出力 ボート C7: 入出カボート EA28 1 出力 ボート C7: 入出カポート	P96	1	入力	
P97 1 入力 ボート 97: 入力ボート (シュミット入力) PY 出力 Y-ブラス: タッチスクリーンパネル用 Y+ 接続端子 PA0-PA7 KI0-KI7 8 入力 ボート A0-A7 ボート: 入力 ボート専用端子 キー入力 0-7: キーオンウェイクアップ 0-7 用端子 (シュミット入力) ブルアップ抵抗付き) PC0 1NT0 入出力 ボート C0: 入出力ボート (シュミット入力) 割り込み要求端子 0・レベル/立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 1・立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 7 A0IN カカカカカカカカカカカカカカカカカカカカカカカカカカカカカカカカカカカカ	INT4		入力	
PY 出力 Y・プラス:タッチスクリーンパネル用 Y+ 接続端子 PAO-PA7 KIO-KI7 8 入力 ポート AO-A7 ポート・入力 ポート専用端子 キー入力 0・7: キーオンウェイクアップ 0・7 用端子 (シュミット入力, プルアップ抵抗付き) PC0 1 NT0 1 入力 割り込み要求端子 0・レベルウェトがり/立ち下がりエッジをプログラム可能な割込み要求端子 0・レベルウェトがり/立ち下がりエッジをプログラム可能な割込み要求端子 0・レベルウェトがり/立ち下がりエッジをプログラム可能な割込み要求端子 0・レベルウェトがり/立ち下がりエッジをプログラム可能な割込み要求端子 0・レベルウェトがり/立ち下がりエッジをプログラム可能な割込み要求端子 0・レベルウェール 0・シュミット入力) INT1 1 ハカ タイマ入力:8 ピットタイマ 0の入力端子 0・シュミット入力) カカ オート C2・入出力ポート (シュミット入力) INT2 1 入力 割り込み要求端子 2・立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 0・レス・アンカン カンク・アンカン 3・アントス・アントス・アンカン 3・アントス・アンカンカンカン・アントス・アンカンカン・アントス・アンカン 3・アントス・アンカン 3・アントス・アンカンカ 3・アントス・アンカンカンド・クログラム可能な割込み要求端子 2・アンカンカッド・クログラム可能な割込み要求端子 クイマカン・8・ビットタイマ 2の入力端子 カンカン・アントス・アンカンカンド・クログラム可能な割込み要求端子 か 1 出力 拡張用アドレス EA26 PC5 2 1 日力 ボート C6: 入出力ポート 拡張用アドレス EA27 1 PC6 2 1 日力 ボート C6: 入出力ポート 拡張用アドレス EA28 1 EA28 日か	PX		出力	
PAO-PA7 KIO-KI7 8 入力 ポート AO-A7 ポート: 入力 ボート専用端子 (シュミット入力, ブルアップ抵抗付き) PC0 INTO 1 入出力 ポート CO: 入出力ポート (シュミット入力) 割り込み要求端子 (シュミット入力) 別がて 2 1 入力 割り込み要求端子 (シュミット入力) カカ オート C3: 入出力ポート (シュミット入力) 割り込み要求端子 (シュミット入力) 割り込み要求端子 (シュミット入力) 割り込み要求端子 (シュミット入力) 割り込み要求端子 (シュミット入力) カカ (カカート C4: 入出力ポート は張用アドレス EA26 カカボート C4: 入出力ポート 拡張用アドレス EA26 カカボート 広張用アドレス EA27 上力 拡張用アドレス EA28。 アC7 人出力 ポート C6: 入出力ポート 拡張用アドレス EA28。 アC7 人出力ポート 拡張用アドレス EA28。 アC7 人出力 ポート C7: 入出力ポート	P97	1		
KIO-KI7 8 入力 キー入力 0-7: キーオンウェイクアップ 0-7 用端子 (シュミット入力, ブルアップ抵抗付き) PC0 1 入出力 ボート CO: 入出力ポート (シュミット入力) INT0 1 入力 割り込み要求端子 0:レベル/立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC1 入出力 ボート C1: 入出力ポート (シュミット入力) INT1 1 入力 割り込み要求端子 1:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 74つ入力: 8 ピットタイマ 0の入力端子 PC2 1 入出力 ポート C2: 入出力ポート (シュミット入力) INT2 1 入力 ポート C3: 入出力ポート (シュミット入力) INT3 1 入力 割り込み要求端子 2:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 74つ入力: 8 ピットタイマ 2の入力端子 74つ入力: 8 ピット 24の入力端子 74つ入力: 8 ピット 24の入力ボート 14の力ポート 14	PY		出力	Y-プラス: タッチスクリーンパネル用 Y+ 接続端子
RIO-KI7	PA0~PA7	8		
NATO	KI0~KI7	Ů	入力	
NTO	PC0	1	入出力	
INT1	INT0	'		
TAOIN 入力 タイマ入力: 8 ビットタイマ 0 の入力端子 PC2 1 入出力 ポート C2: 入出力ポート (シュミット入力) INT2 1 入力 割り込み要求端子 2:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC3 1 入出力 ポート C3: 入出力ポート (シュミット入力) INT3 1 入力 割り込み要求端子 3:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 7A2IN PC4 日本 1 大出力 EA26 1 出力 ポート C4: 入出力ポート	PC1			
PC2 1 入出力 ポート C2: 入出力ポート (シュミット入力) INT2 1 入力 割り込み要求端子 2:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC3 入出力 ポート C3: 入出力ポート (シュミット入力) INT3 1 入力 割り込み要求端子 3:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 TA2IN 入力 タイマ入力: 8 ビットタイマ 2 の入力端子 PC4 1 出力 ポート C4: 入出力ポート EA26 1 入出力 ポート C5: 入出力ポート EA27 1 入出力 ポート C6: 入出力ポート EA28 1 出力 ボート C6: 入出力ポート EA28 1 ルカ ボート C7: 入出力ポート 1 入出力 ポート C7: 入出力ポート		1		
INT2 入力 割り込み要求端子 2:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 PC3 入出力 ポート C3: 入出力ポート (シュミット入力) INT3 1 入力 割り込み要求端子 3:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 74マ入力: 8 ビットタイマ 2の入力端子 PC4 1 入出力 ポート C4: 入出力ポート EA26 1 出力 ボート C5: 入出力ポート EA27 1 入出力 ボート C5: 入出力ポート EA27 1 カート C6: 入出力ポート EA28 1 カート C6: 入出力ポート EA28 1 カート C7: 入出力ポート BC7 入出力 ポート C7: 入出力ポート	TA0IN			
INT2	PC2	1		
INT3 1 入力 割り込み要求端子 3:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子 タイマ入力: 8 ビットタイマ 2 の入力端子 PC4 1 入出力 ポート C4: 入出力ポート 出力 拡張用アドレス EA26 PC5 1 入出力 ポート C5: 入出力ポート 出張用アドレス EA27 PC6 1 入出力 ポート C6: 入出力ポート 出力 拡張用アドレス EA28 PC7 入出力 ポート C7: 入出力ポート	INT2	'		
TA2IN 入力 タイマ入力: 8 ビットタイマ 2 の入力端子 PC4 入出力 ポート C4: 入出力ポート EA26 1 本一ト C5: 入出力ポート PC5 1 カート C5: 入出力ポート EA27 1 カート C6: 入出力ポート PC6 入出力 ポート C6: 入出力ポート EA28 1 カート C7: 入出力ポート PC7 入出力 ポート C7: 入出力ポート	PC3			
PC4 1 入出力 ポート C4: 入出力ポート EA26 1 加力 拡張用アドレス EA26 PC5 1 入出力 ポート C5: 入出力ポート EA27 出力 ポート C6: 入出力ポート PC6 入出力 ポート C6: 入出力ポート EA28 出力 拡張用アドレス EA28 PC7 入出力 ポート C7: 入出力ポート		1	/	/ / / ^
EA26 1 出力 拡張用アドレス EA26 PC5 入出力 ポート C5: 入出力ポート EA27 出力 拡張用アドレス EA27 PC6 入出力 ポート C6: 入出力ポート EA28 出力 拡張用アドレス EA28 PC7 入出力 ポート C7: 入出力ポート				
EA26 出力 拡張用アドレス EA26 PC5 入出力 ポート C5: 入出力ポート EA27 出力 拡張用アドレス EA27 PC6 入出力 ポート C6: 入出力ポート EA28 出力 拡張用アドレス EA28 PC7 入出力 ポート C7: 入出力ポート	PC4	1	/ /)]	
EA27 出力 拡張用アドレス EA27 PC6 入出力 ポート C6: 入出力ポート EA28 出力 拡張用アドレス EA28 PC7 入出力 ポート C7: 入出力ポート	EA26	. <		
EA27 出力 拡張用アドレス EA27 PC6 入出力 ポート C6: 入出力ポート EA28 出力 拡張用アドレス EA28 PC7 入出力 ポート C7: 入出力ポート		1		
EA28 出力 拡張用アドレス EA28 PC7 入出力 ポート C7: 入出力ポート	EA27	'		
EA28 出力 拡張用アトレス EA28 PC7 入出力 ポート C7: 入出力ポート	PC6	4. ^		
1 1/7	EA28		_	
KO8 出力 キー出力 8 : キースキャンストローブ専用端子 (オープンドレイン出力 プログラム可能)	_	1	<u> </u>	, , , , , , , , , , , , , , , , , , , ,
	KO8		出力	キー出力 8 : キースキャンストローブ専用端子 (オープンドレイン出力 プログラム可能)

表 2.2.1 ピン名称と機能(3/6)

ピン名称	ピン数	入出力	機能
PF0	,	入出力	ポート F0: 入出力ポート
I2S0CKO	1	出力	l ² S0 クロック 出力
PF1	4	入出力	ポート F1: 入出力 ポート
I2S0DO	1	出力	12S0 データ 出力
PF2	1	入出力	ポート F2: 入出力 ポート
I2S0WS	ı	出力	i ² S0 ワードセレクト 出力
PF3	1	入出力	ポート F3: 入出力ポート
I2S1CKO	Į.	出力	l ² S1 クロック 出力
PF4	1	入出力	ポートF4: 入出力 ポート
I2S1DO	'	出力	l ² S1 データ 出力
PF5	1	入出力	ポート F5: 入出力 ポート
I2S1WS	'	出力	l ² S1 ワードセレクト 出力
PF7	1	出力	ポートF7: 出力 ポート
SDCLK	'	出力	SDRAM用クロック
PG0~PG1	2	入力	ポート G0~G1 :入力ポート専用端子
AN0~AN1	-	入力	アナログ入力 0~1: AD コンバータ 入力端子
PG2		入力	ポート G2 :入力 ポート専用端子
AN2	1	入力	アナログ入力 2: AD コンバータ 入力端子
MX		出力	X-マイナス:タッチパネル用 X-接続端子
PG3		入力	ポート G3 : 入力ポート専用端子
AN3	1	入力	アナログ入力 3: /Dコンバータ 入力端子
MY ———		出力	Y-マイナス: タッチパネル用 Y-接続端子
ADTRG		入力	AD トリガ: AD 起動リクエスト信号
PG4~PG5	2	入力	ポート G4 ~G5:入力ポート専用端子
AN4~AN5		入力	アナログ入力 4~5: AD コンバータ 入力端子
PJ0		出力	ポート JO: 出力ポート
SDRAS	1	出力	SDRAM用ロウアドレスストローブ
SRLLB		出力	D0~D7 端子の SRAM 用データイネーブル
PJ1		出力	ポート J1: 出力ポート
SDCAS	1	出力	SDRAM 用カラムアドレスストローブ D8~D15 端子の SRAM 用データイネーブル
SRLUB		出为	
PJ2	, (// 出力	ポート J2: 出力ポート
SDWE	1	出力	SDRAM 用ライトイネーブル
SRWR		出力	SRAM 用ライトイネーブル: ライトデータ用ストローブ信号 ポート J3: 出カポート
PJ3 SDLLDQM	1	出力	ハート J3: ロガバート D0~D7 端子の SDRAM 用データイネーブル
PJ4		出力	が一ト J4: 出力ポート
SDLUDQM	1	出力	ハート J4. 田ガバート D8~D15.端子の SDRAM 用データイネーブル
PJ5		入出力	ポートJ5: 入出カポート
NDALE	((1)	出力	NAND-Flash 用アドレスラッチイネーブル
PJ6		入出力	ポート 36: 入出カポート
NDCLE	71	出力	NAND-Flash 用コマンドラッチイネーブル
PJ7		出力	ポートJ7: 出カポート
SDCKE	1	出力	SDRAM 用クロックイネーブル
SDOIL		шл	OSSIGnativity Services (1971)

表 2.2.1 ピン名称と機能(4/6)

ピン名称	ピン数	入出力	機能
PK0		出力	ポート K0: 出力ポート
LCP0	1	出力	LCD ドライバ 出力端子
PK1		出力	ポート K1: 出力ポート
LLOAD	1	出力	LCD ドライバ データロード用出力端子
PK2	4	出力	ポート K2: 出力ポート
LFR	1	出力	LCD ドライバ 出力端子
PK3	4	出力	ポート K3: 出力ポート
LVSYNC	1	出力	LCD ドライバ 垂直同期出力端子
PK4	1	出力	ポート K4: 出力ポート
LHSYNC	ı	出力	LCD ドライバ 水平同期出力端子
PK5	1	出力	ポート K5: 出力ポート
LGOE0	ļ	出力	LCD ドライバ 出力端子
PK6	1	出力	ポート K6: 出力ポート
LGOE1	ı	出力	LCD ドライバ 出力端子
PK7	1	出力	ポート K7: 出力ポート
LGOE2	'	出力	LCD ドライバ 出力端子
PL0~PL7	8	出力	ポート L0~L7: 出力ポート
LD0~LD7		出力	LCD ドライバ用データバス
PM1		出力	ポート M1: 出力ポート
TA1OUT	1	出力	8 ビット タイマ 1 出力・ダイマ 1 出力
MLDALM		出力	メロディ/アラーム出力端子
PM2		出力	ポート M2: 出力ポート
ALARM	1	出力	RTCアラーム出力端子
MLDALM		出力	メロディ/アラーム 出力端子 (反転)
PM7		出力	ポート M7: 出力ポート
PWE	1	出力	外部電源制御出力:外部電源の ON/OFF を制御するための端子です。通常動作時は"H"レベル
			を出力し、スタンバイモード時には"L"レベルを出力します。
PN0~PN7	8	入出力	ポートN: 入出力ポート
KO0~KO7		出力	キーアウト端子(オープンドレイン設定可能)
PP1	1	入出力	ポートP1: ズ出カポート
TA3OUT		出力(8 ビット タイマ 3 出力: タイマ 3 出力
PP2	1	入出力 出力	ポートP2: 入出カポート 8 ビットタイス 5 出力: タイマ 5 出力
TA5OUT		入出力	ポート P3: 入出力ポート (シュミット入力)
PP3 INT5	4	入力	割り込み要求端子 5:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子
TA7OUT	I	出力	8ビットタイマ7出力:タイマ7出力
PP4	^ ^	入出力	ポート P4: 入出力ポート(シュミット入力)
INT6	1	入山力	割り込み要求端子 6:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子
TB0IN0)))	タイマ入力: 16 ビットタイマ 0 の入力端子
PP5		入出力	ポート P5: 入出力ポート(シュミット入力)
INT7	(()	入力	割り込み要求端子 7:立ち上がり/立ち下がりエッジをプログラム可能な割込み要求端子
TB1IN0		入力〉	タイマ入力: 16 ビットタイマ 1 の入力端子
PP6	7/	出力	ポート P6: 出力ポート
TB0OUT0	1	出力	タイマ B0 出力
PP7		出力	ポート P7: 出力ポート
TB1OUT0	1	出力	タイマ B1 出力
PR0		入出力	ポート R0: 入出カポート
SPDI	1	入力	SD カード用データ入力端子
PR1	4	入出力	ポート R1: 入出力ポート
SPDO	1	出力	SD カード用データ出力端子
PR2	4	入出力	ポート R2: 入出力ポート
SPCS	1	出力	SD カード用チップセレクト出力端子
PR3	4	入出力	ポート R3: 入出力ポート
SPCLK	1	出力	SD カード用クロック出力端子

表 2.2.1 ピン名称と機能 (5/6)

ピン名称	ピン数	入出力	機能
PT0~PT7	0	入出力	ポート T0~T7: 入出力ポート
LD8~LD15	8	出力	LCD ドライバ用データバス
PU0~PU4,PU6	6	入出力	ポート U0~U4,U6: 入出力ポート
LD16~LD20,LD22	0	出力	LCD ドライバ用データバス LD16~LD20,LD22
PU5	1	入出力	ポート U5: 入出力ポート
LD21	I	出力	LCD ドライバ用データバス LD21
PU7		入出力	ポート U7: 入出力ポート
LD23	1	出力	LCD ドライバ用データバス LD23
EO_TRGOUT		出力	デバッグモード出力端子
PV0	1	入出力	ポート V0: 入出力ポート
SCLK0	l	出力	シリアル 0 クロック 出力
PV1	1	入出力	ポート V1: 入出力ポート
PV2	1	入出力	ポート V2: 入出力ポート
PV3~PV4	2	出力	ポート V3~V4: 出力専用ポート
PV6	4	入出力	ポート V6: 入出力ポート
SDA	1	入出力	l ² C データ入出力
PV7		入出力	ポート V7: 入出力ポート
SCL	1	入出力	I ² C クロック入出力
PW0~PW7	8	入出力	ポート W0~W7: 入出力ポート
PX4		出力	ポート X4: 出力専用ポート
CLKOUT	1	出力	内部クロック出力端子
LDIV		出力	LCD ドライバ 出力端子
PX5	4	入出力	ポート X5: 入出力ポート
X1USB	1	入力	USB 用クロック入力端子
PX7	1	入出力	ポート X7: 入出力ポート
PZ0	4	入出力	ポート Z0: 入出力ポート (シュミット入力)
EI_PODDATA	1	入力	デバッグモード入力端子
PZ1		入出力	ポート Z1: 入出カポート (シュミット入力)
EI_SYNCLK	1	入力	デバッグモード入力端子
PZ2		入出力(ポート Z2: 入出カポート (シュミット入力)
EI_PODREQ	1	入力	デバッグモード入力端子
PZ3	4	/人出力	ポート Z3: 入出力ポート (シュミット入力)
EI_REFCLK	1 〈	入力	デバッグモード入力端子
PZ4	4	入出力	ポート Z4: 入出力ポート (シュミット入力)
EI_TRGIN	1	入力	デバッグモード入力端子
PZ5	$\langle \rangle \rangle$	入出力	ポート Z5: 入出力ポート (シュミット入力)
EI_COMRESET	1,	入力	デバッグモード入力端子
PZ6		入出力	ポート Z6: 入出力ポート (シュミット入力)
EO_MCUDATA		出力	デバッグモード出力端子
PZ7		入出力	ポート Z7: 入出力ポート (シュミット入力)
EO_MCUREQ		出力	デバッグモード出力端子

表 2.2.1 ピン名称と機能 (6/6)

ピン名称	ピン数	入出力	機能
D+, D-	2	入出力	USB データ接続端子 USB を使用しない場合は両端子とも貫通電流対策のため、プルアップ(DVCC3A)またはプルダウンしてください。
AM1,AM0	2	入力	起動モード入力端子: AM1= "0",AM0= "1" 固定 外部 16-ビットバススタート AM1="1",AM0="0" 固定 設定禁止 AM1="1",AM0="1" 固定 BOOT (32 ビット内部 MROM) スタート AM1="0",AM0="0" 固定 設定禁止
DBGE	1	入力	デバッグモード入力端子("0"入力でデバッグモードになります。)
X1/X2	2	入出力	高周波発振器接続入出力端子
XT1/XT2	2	入出力	低周波発振器接続入出力端子
RESET	1	入力	リセット: TMP92CF26A が初期化されます (シュミット入力,プルアップ抵抗付き)
VREFH	1	入力	AD コンバータ用基準電源入力端子 (H)
VREFL	1	入力	AD コンバータ用基準電源入力端子 (L)
AVCC	1	-	AD コンバータ用電源端子
AVSS	1	-	AD コンバータ用 GND 端子 (0 V)
DVCC3A	12	-	電源端子 周辺 I/O-A 用 (全 DVCC3A 端子を電源端子に接続してください)
DVCC3B	1	-	電源端子
DVCC1A	5	-	電源端子 内部ロジック-A 用 (全 DVCC1A 端子を電源端子に接続してください)
DVCC1B	1	ı	電源端子 内部ロジック-B 用 (DVCC1A の電位にしてください)
DVSSCOM	12	1	GND 端子(0 V) (全 DVSS 端子を GND(0 V)に接続してください)
DVCC1C	1	1	電源端子 高速発振器用 (DVCC1A の電位にしてください)
DVSS1C	1	_	GND 端子(0 V) (GND(0 V)に接続してください)
DUMMY4-1	4	_	DUMMY1 と DUMMY2、および DUMMY3 と DUMMY4 がパッケージ内でショートされています。 (内部の LSI チップには接続されていません)

電源供給端子の動作電圧範囲を、表 2.2.2に示します。

表 2.2.2 電源供給端子の動作電圧範囲

電源供給端子	動作電圧範囲
DVCC1A	
DVCC1B	1.4V~1.6V
DVCC1C	
DVCC3A	
DVCC3B	3.0V~3.6V
AVCC	

3. 動作説明

ここでは、TMP92CF26Aの機能、および基本動作についてブロックごとに説明します。

3.1 CPU

TMP92CF26A は高性能な高速 32 ビットの CPU(900/H1 CPU)が内蔵されています。

3.1.1 CPUの概要

「TLCS-900/H1 CPU」は「TLCS-900/L1 CPU」をベースに、より高速処理を可能にするために、内部のデータバス幅を 32 ビットに拡張した高速・高性能な CPU です。

概要を、表 3.1.1に示します。

表 3.1.1TMP92CF26A の概要

衣 3.1.11MP92GF26A U/帆安						
項目	TMP92	CF26A				
CPU アドレスバス幅	24.ビット					
CPU データバス幅	32 E	ニット				
内部動作周波数	最大 8	BOMHz O				
最小バスサイクル	1-クロックアクセス	ス(12.5ns@80MHz)				
内蔵 RAM	32-bit 2-1-1-1 ク	ロック アクセス				
内蔵 Boot ROM	32-bit 2 クロ	ック アクセス				
内蔵 I/O	8-bit,2 クロック アクセス	INTC,SDRAMC, MEMC,LCDC, TSI,PORT,PMC				
	16-bit,2 クロック アクセス	MMU,USB, NDFC,SPIC,DMAC				
	32-bit,2 クロック アクセス	I ² S				
	32-bit,1 クロック アクセス	MAC				
	8-bit, 5 ~ 6 クロック アクセス	TMRA,TMRB, SIO,RTC, MLD/ALM, SBI CGEAR,ADC,WDT				
外部 メモリ	8/16-bit 2-クロ	1ック アクセス				
(SRAM、MASKROM 等)	(ウェイト挿入可能)					
外部メモリ (SDRAM)	16-bit 1-クロ	ック アクセス				
外部メモリ	8/16-bit 2-クロック アクセス					
(NAND-Flash)	,	挿入可能)				
最小命令実行サイクル	1-クロック(12.5ns@80MHz)					
条件付分岐命令	,	i.0ns@80MHz)				
命令キューバッファ	12-バイト					
命令セット	TLCS-900/L1 命令コード					
	互換(但し、LDX 命令なし)					
マイクロ DMA		マネル				
ハードウェア DMA	6-チャネル					

3.1.2 リセット動作

TMP92CF26A にリセットをかけるには、電源電圧が動作範囲内であり、かつ、内部発振器の発振が安定した状態で、少なくとも 20 システムクロック($32\mu s$ @ X1=10MHz)、 \overline{RESET} 入力端子を "L"レベルにして下さい。

リセットで PLL0 は停止し PLL0 出力は非選択となり、クロックギアは 1/16 にセットされます。

よってシステムクロックは 625KHz(X1=10MHz)で動作します。 リセットが受け付けられると、CPU は下記の動作を行います。 なお、下記以外の CPU 内部のレジスタは変化しません。

- スタックポインタ XSP を 00000000H にセット
- ステータスレジスタ SR のビット<IFF2:0>を"111"にセット (割り込みレベルのマスクレジスタをレベル 7 にセット)
- ステータスレジスタ SR のビット<RFP1:0>を "00" にクリア (レジスタバンク 0 にセット)

リセットが解除されると、セットされたプログラムカウンタ "PC"に従い、命令のフェッチと実行を開始します。

• プログラムカウンタ "PC"を、メモリ FFFF00H 番地~FFFF02H 番地に格納されているリセットベクタに従い以下に示すようにセットします。

PC(7:0)

- FFFF00H 番地のデータ

PC(15:8)

FFFF01H 番地のデータ

PC(23:16)

FFFF02H 番地のデータ

またリセットが受け付けられると、内蔵 I/O および入出力ポートおよびその他の端子は、下記に示すように初期化されます。

内蔵 I/O のレジスタを初期化

(初期値は、第5章「特殊レジスター覧表」を参照して下さい。)

- 注 1) 本 LSI は RAM を内蔵していますが、リセット動作により内蔵 RAM のデータは保持されない場合があります。リセット後、内蔵 RAM のデータを初期化してください。
- 注 2) 本 LSIには、内部回路用の電源 (DVCC1A, DVCC1C)を遮断してスタンバイ電流を低減する機能 (PMC 機能)を持っていますが、(DVCC1A, DVCC1C)の電源を供給しない状態で、リセット動作を行うと内部に貫通電流を流すことがあります。リセットする場合は、まず(DVCC1A, DVCC1C)の電源を供給し、十分に電源が安定した後にリセットするようにしてください。

図 3.1.1にTMP92CF26Aのリセットタイミングチャート、図 3.1.2にTMP92CF26Aの電源投入順序とリセット解除の例を示します。

2009-06-08





図 3.1.1 TMP92CF26A リセットタイミングチャート

TMP92CF26A では、電源投入の順序に制約があります。外部の 3.3V 系電源の ON/OFF は必ず、内部 1.5V 系電源が供給された状態で行う必要があります。



- 注 1) 内部 1.5V 系と外部 3.3V 系電源を、同時に立ち上げ/立ち下げることも可能ですが、その場合、瞬間的に外部端子が不安定の状態になる可能性がありますので、周辺の LSI に接続の機器に影響を与える可能性がある場合には、上図の太線で示すように、内部 1.5V 系電源が確定・安定している間に、外部電源の立ち上げ/立ち下げを行ってください。
- 注 2) 立ち上げ時は 1.5V 系の電源より早く 3.3V 系電源を立ち上げないようにしてください。また、立ち下げ時は 1.5V 系の電源より後に 3.3V 系電源を立ち下げないようにしてください。

図 3.1.2 電源投入とリセットタイミング動作例

3.1.3 AM0, AM1 および DBGE の設定

AM1 および AM0 端子の設定は表 3.1.2のようになります。

表 3.1.2 動作モード セットアップ

₹	ード設定	入力端子	動作モード	
RESET	AM1	AM0	DBGE	到作モート
	0	1	0	デバッグモード
	U	I	1	16-ビット外部バススタート
	1	0	0	テストモード(設定禁止)
_	'	· ·	1	/ X L ((XX - X - L))
1			0	テストモード(設定禁止)
	1	1	1	BOOT (32-ビット内部-MROM)スタート (ブートモード)
	0	0	0	テストモード(設定禁止)

3.2 メモリマップ

図 3.2.1はTMP92CF26Aのメモリマップ図です。





図 3.2.1 メモリマップ

- 注 1) デバッグモードを使用する場合、16M バイト空間の任意の 64K バイトは、デバッグモード制御のために使用されるので、その空間を使用することができません。
- 注 2) 022000H~045FFFH の 144K バイトの空間と、最後の FFFFF0H~FFFFFH の 16 バイトの空間は、内部エリア空間として予約されているので、使用することができません。

3.3 クロック機能およびスタンバイ機能

TMP92CF26Aは(1)クロックギア、(2)クロック逓倍回路(PLL)、(3)スタンバイ制御、(4)ノイズ低減回路などの機能を内蔵しています。これらの機能は低電力かつ低ノイズのシステムになっています。

この章は下記に示すような構成になっています。



3.3.2 SFR 説明

3.3.3 システムクロック制御

3.3.4 プリスケーラクロック制御


3.3.5 ノイズ低減回路

3.3.7 スタンバイ制御



クロックの動作モードとしては、PLL-OFF モード (X1、 X2 端子のみ) と PLL-ON モード (X1、 X2 と PLL)の 2 モードがあります。

図 3.3.1に動作モード別状態遷移図を示します。



*注)

- · PLL-ON モードから PLL-OFF モードに切り替える場合、次の設定に従ってください。
 - 1) CPU クロックの切り替え (PLLCR0<FCSEL> <- "0")
 - 2) PLL 回路を停止 (PLLCR1<PLLON><-"0")
- PLL-ON モードから STOP モードへの直接切り替えは出来ません。
 必ず一度 PLL-OFF モードに設定してから STOP モードに切り替えてください。

X1、X2 端子より入力されるクロック周波数を fosch、 XT1、XT2 端子より入力されるクロック周波数を fs、 SYSCR1<GEAR2:0>で選択したクロックをシステムタロック fsys と定義します。また、この fsys の 1 周期を 1 ステートと定義します。

3.3.1 システムクロック系統ブロック図




図 3.3.2システムクロック系統ブロック図

TMP92CF26A では、CPU 専用(PLL0)と USB 専用(PLL1)の PLL 回路を 2 種類持っています。 各々の PLL は独立して制御することが可能です。

外部発振子の周波数は、6~10MHzです。10MHz以上の発振子を接続しないでください。 また、外部の発振器を使ってクロックを入力する場合も、入力周波数範囲は6~10MHzです。 10MHzを超えるクロックを入力しないでください。

表 3.3.1 f_{OSCH} 用設定例

	高周波発振: f _{OSCH}	システム クロック: fsys	システム クロック: f _{SYS}	USB クロック: f _{USB}
(a) USB 必要 PLL あり (PLL0 ON/PLL1ON)	10.0 MHz	最大 80 MHz	最大 60 MHz	48 MHz
(b) USB 不要 PLL あり (PLL0 ON/PLL1OFF)	最大 10.0 MHz	最大 80 MHz	最大 60 MHz	_
(c) USB 不要 PLL なし(PLL0 OFF/PLL1OFF)	最大 10.0 MHz	最大 10 MHz	最大 10 MHz	> -



3.3.2 SFR説明

		7	6	5	4	3	2	1	0
SYSCR0	bit Symbol		XTEN	USBCLK1	USBCLK0		WUEF		PRCK
(10E0H)	Read/write			R/W			R/W		R/W
	リセット後		1	0	0		0		0
	機能		低速発振器 (fs) 0: 停止 1: 動作	USB クロ (f _{USB}) 00: Disabl 01: Reserv 10: X1USI 11: f _{PLLUS}	e ved B		ウォームア ップタイト don't care 注イト シラート タート マート フェーム アップド ウォーム アップド ウォープ ウォープ		プリスケ ーラ クロック 選択 0: f _{SYS} /2 1: f _{SYS} /8
		7	6	5	4	(3)	2 🔷	(P)/	0
SYSCR1	bit Symbol				4		GEAR2	GEAR1	GEAR0
(10E1H)	Read/write				X			R/W	
	リセット後				F F		1	0	0
	機能						高周波のギ 000: fc 001: fc/2 010: fc/4 011: fc/8 100: fc/16 101: Reser 110: Reser	ved	
		7	6	5	4	3	2	1	0
SYSCR2	bit Symbol		CKOSEL	WUPTM1	WUPTM0	HALTM1	HALTM0		
(10E2H)	Read/write	//)			(R/W		Т		
	リセット後	0/	0	1/	(0)	1	1		
		"0"をライ	CLKOUT	ウォームア	ップタイマ	HALT €—	ド		
		トしてく	選択	00: Reserve		00: Reserve			
	機能	ださい。	0: f _{SYS}	10:2 ¹⁴ /入力周波数		01: STOP =			
			1: fs			10: IDLE1 =			
				/11:2 ¹⁶ /入力	周波数	11: IDLE2 =	モード		

注 1) SYSCR0<bit7><bit3><bit1>,SYSCR1<bit7:3>,SYSCR2<bit1:0>は不定値がリードされます。

注 2) 低速発振器はリセットにより発振許可となります。

注 3) ウォームアップ中に SYSCR0<WUEF>に "0"をライトすると、ウォームアップ終了フラグは立ちませんので、 ウォームアップ中は SYSCR0 レジスタはライトしないでください。(ウォームアップ中は SYSCR0 のリード モディファイライトは禁止です。)

図 3.3.3システムクロック関係 SFR

		7	6	5	4	3	2	1	0
EMCCR0	bit Symbol	PROTECT				=	EXTIN	DRVOSCH	DRVOSCL
(10E3H)	Read/Write	R					F	R/W	
	リセット後	0				0	0	1	1
		プロテクト				"0" を	1: fc 外部 🤇	fc 発振器	fs 発振器
		フラグ 0: OFF				ライトし	クロック	ドライブ	ドライブ
	機能	1: ON				てくださ		能力	能力
						い。		1: Normal	1: Normal
								0: Weak	0: Weak
EMCCR1	bit Symbol					<			
(10E4H)	Read/Write								
	リセット後		下記 1ST-	KEY,2 ND -KE	Yのライトに	よりプロティ	ト ON/OFF	切り替わり	
	機能		1	ST-KEY: EMO	CCR1=5AH,E	EMCCR2=A5	H を連続ライ	(
EMCCR2	bit symbol		21	ND-KEY: EM	CCR1=A5H,	EMCCR2=5	AHを連続ラ	11	
(10E5H)	Read/Write								
	リセット後								
	機能					$(\langle // \rangle)$	\wedge	(\bigcirc)	~

注) STOP モードから、発振を開始する時など、発振停止から発振を再起動する場合は、EMCCR0<DRVOSCH>, <DRVOSCL>を"1"に設定してください。

図 3.3.4 システムクロック関係 SFR

PLLCR0 (10E8H)

	7	6	5	4	3	2	1	0
bit symbol		FCSEL	LUPFG					
Read/Write		R/W	R					
リセット後		0	0					
機能		fc クロック 選択 0 : fosch 1 : f _{PLL}	ロック アップ タイマ 状態フラグ 0:not end 1:end			<		

注) PLLCR0<LUPFG>の論理は900/L1のDFMと異なるので注意してください。

PLLCR1 (10E9H)

	7	6	5	4	3	2	<u> </u>	0
bit symbol	PLL0	PLL1	LUPSEL			#		PLLTIMES
Read/Write		R/W	_		/ /	H		R/W
リセット後	0	0	0		4		7	Q
機能	CPU用 PLL0 0: Off 1: On	USB用 PLL1 0: Off 1: On	ロック アップ カウンタ 段数選択 0: 12 段 (PLL0 用) 1:13 段 (PLL1 用)					PLL 逓倍数 選択 0:×12 1:×16

図 3.3.5 PLL 関係 SFR

PxDR (xxxxH)

			2 1					
	7	6	5	4	4 3	2	1	0
bit symbol	Px7D	Px6D	Px5D	Px4D	Px3D	Px2D	Px1D	Px0D
Read/Write				R	w	\		_
システム リセット後	1	1 ((<u></u>	1 _	1	1	1	1
Hot リセット後	_	(7/1))			_	_	_
機能			タンバイモ-	- ドの入出力	バッファドラ	ライブレジス	タ	

(使用目的と使用方法)

- このレジスタはスタンバイモード時の、各々のピンの状態を設定します。
- すべてのポートはそれぞれ、上記フォーマットと同等のレジスタを持っています。("X"はポート 名を意味します。)
- 各レジスタの詳細については3.7章の「ポート機能」を参照してください。
- "HALT" 命令前に期待するピンの状態を各レジスタに設定してください。CPU が "HALT"命令を実 ● 行後にイネーブルとなります。
- 3 種類あるスタンバイモードの全てで有効になります。(IDLE2,IDLE1 または STOP モード)
- PMC機能仕様時も有効となります。詳細は PMC の章を参照してください。

入出力の状態を以下の表に示します。

	OE	PxnD	出力バッファ	入力バッファ
1	0	0	OFF	OFF
	0	1	OFF	ON
	1	0	OFF	OFF
	1	1	ON	OFF

注 1) OE はスタンバイモード前の出力イネー

ブル信号を意味しています。基本的に PxCR は OE として使用されます。

注 2) PxnD の"n" は PORTx のビット番号を意味しています。

図 3.3.6 ドライブレジスタ関係 SFR

3.3.3 システムクロック制御部

システムクロック制御部は、CPU コアおよび内蔵 I/O へ供給されるシステムクロック (f_{SYS}) を生成する回路です。SYSCR0<XTEN>で低速発振器の発振制御、fc クロックを入力として SYSCR1<GEAR2:0>で高速クロックのギアを 1、2、4、8、16 段 (f_{C} 、 f_{C}) (f_{C}) に切り替え、消費電力の低減を図ることができます。

リセットにより、PLL-OFF モードになり <XTEN>= "1"、<GEAR2:0> = "100" に初期化されますのでシステムクロック fsys は fc/16 となります。例えば、X1、X2 端子に 10MHz の発振子を接続していると、リセットにより fsys は 625KHz となります。

(1) クロックギアコントローラ

システムクロック f_{SYS} をクロックギア選択レジスタ SYSCR1<GEAR2:0> により f_{C} $f_{C}/2$ 、 $f_{C}/4$ 、 $f_{C}/6$ $f_{C}/6$ のいずれかに設定できます。クロックギアを使用して f_{SYS} を切り替えることにより、消費電力の低減が図れます。

下記に、クロックギアの切り替え例を示します。

(設定例)

高速クロックのギア切り替え

SYSCR1 EQU 10E1H

LD (SYSCR1),XXXXX001B

LD (DUMMY),00H

システムクロック f_{SYS} を fc/2 へ切り替え ダミー命令

X: don't care

(高速クロックギア切り替え時の注意点)

クロックギアの切り替えは、設定例のように SYSCR1<GEAR2:0>レジスタへ値を書き込むことにより実行されますが、書き込んだ後、すぐには切り替らず数クロックの実行時間が必要となります。よって、クロックギア切り替え命令の次の命令は、切り替え前のクロックギアで実行する場合があります。クロックギア切り替え命令の次の命令から切り替え後のクロックで実行すべき場合は、下記例のようなダミーの命令(ライトサイクルが実行される命令)を挿入してください。

(例)
SYSCR1 EQU 10E1H
LD (SYSCR1),XXXXXX010B ; f_{SYS}をfc/4へ切り替え
LD (DUMMY),00H ; ダミー命令

切り替え後のクロックギア で実行すべき命令

2009-06-08

3.3.4 クロック逓倍回路 (PLL)

PLL0 は fosch の 12 倍となる、fpll クロック信号を出力します。これにより発振器の周波数は低く、内部クロックは高速にすることが可能です。

リセットによりPLL0は停止状態に初期化されますのでPLL0を使用する場合はPLLCR0、PLLCR1レジスタへの設定が必要です。

この回路は発振器のように動作許可後に安定させる時間を必要とし、それをロックアップタイムといいます。この時間を確認するために 12 段のバイナリカウンタがあります。ロックアップタイムは fOSCH = 10MHz の場合で約 0.41ms です。また、USB 専用の PLL(PLL1)も内蔵しています。 PLL1 用には 13 段のバイナリカウンタが用意されており、ロックアップタイムは fOSCH = 10MHz の場合で約 0.82ms です。

注 1) PLL 用入力周波数の制限

PLL 用の入力周波数の限界(高速発振器)は次のとおりです。 f_{OSCH} = 6~10 MHz (Vcc = 1.4~ 1.6V)

注 2) PLLCR0<LUPFG>

PLLCRO<LUPFG>の論理は 900/L1 の DFM とは異なります。 ロックアップ終了の判断は注意してください。

注 3) PLLCR1<PLL0>, PLLCR1<PLL1>

PLL0 と PLL1 の ON は同時に行えません。

両方 ON する場合は、片方のロックアップ終了を確認後、もう片方の PLL を ON してください。


図 3.3.7はfoscH =10MHzの場合の、PLLとクロックギア使用によるfsys周波数です。

focall	four	fsys-周波数						
fosch	† _{PLL}	fc	fc/2	fc/4	fc/8	fc/16		
10MHz	f _{OSCH} 10MHz	10MHz	5MHz	2.5MHz	1.25MHz	625KHz		
	×12 120MHz	60MHz	30MHz	15MHz	7.5MHz	3.75MHz		
	×16 160MHz	80MHz	40MHz 🔨	20MHz	10MHz	5MHz		

図 3.3.7 fosch = 10MHz の場合の fsys 周波数



以下は PLL0 スタートと PLL0 ストップの設定例です。



PLL0 の使用制限

PLL0 使用中に PLL の動作を停止する場合、次の設定に従ってください。

(PLLCR0),X0XXXXXXB ; クロックf_{PLL}をf_{OSCH}に切り替えてください。

; PLLOを停止させてください。 LD (PLLCR1),0XXXXXXXB

X: Don't care

2. PLL 使用中に STOP モードに切り替える場合、次の設定に従ってください。

> ; STOP モードを設定 (SYSCR2),XXXX01XXB

; システムクロック fpll を foschに切り替え ΙD (PLLCR0), X0XXXXXXB

: PLL0 停止 LD (PLLCR1), 0XXXXXXXB

STOP モードに切り替え HALT

X: Don't care

設定例は以下のとおりです。

(1) スタートアップ/切り替えの コントロール

(OK) 高速発振器動作モード $(f_{OSCH}) \rightarrow PLL0$ スター → PLL0 使用モード (f_{PLL})

LD (PLLCR1), 1XXXXXXXB

PLLOスタートアップ/ロックアップ、スタートします。

LUP: BIT 5,(PLLCR0)

LD

JR Z,LUP (PLLCR0), X1XXXXXXB

ロックアップの終了のフラグをチェックします。 システムクロック fosch をfpll に切り替えます。

X: Don't care

(2) 切り替え/停止のコントロール

PLL0 使用モード (f_{PLL})) →高速発振器動作モード (f_{OSCH}) → PLL0 停止 (OK)

(PLLCR0),X0XXXXXXB クロック f_{PLL} を f_{OSCH}に切り替えてください。 LD

PLL0 を停止させてください。 (PLLCR1),0XXXXXXXB LD

X: Don't care

PLL0 使用モード (f_{PLL}) →STOP モードに設定

→高速発振器動作モード (fosch) → PLL 停止→ ホルト(高速発振器停止)

(SYSCR2),XXXX01XXB ; STOP モードを設定します。 LD

(この設定は PLLO 使用前に設定しておいても有効です)

ĽD (PLLCR0),X0XXXXXXB ; クロック fpll を foschに切り替えてください。

(PLLCR1),0XXXXXXXB ; PLLOを停止させてください。 : STOPモードに遷移します。 HALT

X: Don't care

PLL0 使用モード (f_{PLL}) $\rightarrow STOP$ モードに設定 \rightarrow ホルト(高速発振器停止) (NG)

LD (SYSCR2),XXXX01XXB ; STOP モードを設定します。

(この設定は PLL0 使用前に設定しておいても有効です)

HALT ; STOPモードに遷移します。

X: Don't care


3.3.5 ノイズ低減回路

EMI (不要輻射ノイズ) の低減、EMS (耐ノイズ対策) の強化を目的として、以下のような特長を実現する回路を内蔵しています。

- (1) 高速発振器のドライブ能力低減
- (2) 低速発振器のドライブ能力低減
- (3) 高速発振器のシングルドライブ化
- (4) SFR プロテクトレジスタによる暴走対策これらは、EMCCRO- EMCCR2 レジスタによる設定が必要です。以下に(1)~(4)について説明します。
- (1) 高速発振器のドライブ能力低減

(目 的)


外部に発振子を接続する場合に、発振器から出力される発振ノイズの抑制、発振器の低消費電力化を図ります。



(設定方法)

EMCCRO<DRVOSCH>に"0"をライトすることにより発振器のドライブ能力は低減します。リセットにより、<DRVOSCH>は"1"に初期化されますので、電源投入時はノーマルのドライブ能力で発振開始します。


注) この機能(EMCCR0<DRVODCH>="0")は、f_{OSCH} = 6~10MHz の状態で使用可能になります。



(2) 低速発振器のドライブ能力低減

(目的)

外部に発振子を接続する場合に、発振器から出力される発振ノイズの抑制、発振器の低消費電力化を図ります。




EMCCR0<DRVOSCL>に"0"をライトすることにより発振器のドライブ能力は低減します。リセットにより、<DRVOSCL>は"1"に初期化されますので、電源投入時はノーマルのドライブ能力で発振開始します。

(3) 高速発振器のシングルドライブ化

(目 的)

外部に発振器を接続する場合に、ツインドライブの不要化、X2端子解放時にノイズ混入による誤動作を防止します。



(設定方法)

EMCCR0<EXTIN>に"1"をライトすることにより、発振回路は発振禁止となり、バッファとして機能を開始します。X2端子は"1"を出力状態となります。

リセットにより、<EXTIN>は"0"に初期化されます。

(4) SFR プロテクトレジスタによる暴走対策

(目的)

ノイズ混入などによるプログラムの暴走時の対策です。

暴走時の対策プログラムがクロックの停止、メモリ制御レジスタ (メモリコントローラ、MMU) の変更などによりフェッチ不可能な状態になることを防止するため、プロテクトをかけると特定の SFR をライト動作禁止にします。

また、INTPO割込みにより暴走時のエラー処理を容易にします。

特定の SFR 一覧

1. メモリコントローラ

B0CSL/H 、 B1CSL/H 、 B2CSL/H 、 B3CSL/H 、 BECSL/H MSAR0、MSAR1、MSAR2、MSAR3、MAMR0、MAMR1、MAMR2、MAMR3、PMEMCR、MEMCR0、CSTMGCR、WRTMGCR、RDTMGCR0、RDTMGCR1、BROMCR

2. MMU

LOCALPX/PY/PZ、LOCALLX/LY/LZ、 LOCALRX/RY/RZ、LOCALWX/WY/WZ、 LOCALESX/ESY/ESZ、LOCALEDX/EDY/EDZ、 LOCALOSX/OSY/OSZ、LOCALODX/ODY/ODZ

3. クロックギア

SYSCRO, SYSCR1, SYSCR2, EMCCRO

4. PLL

PLLCR0, PLLCR1

5. PMC <

PMCCTL

(動作説明)

/ EMCCR1と EMCCR2 レジスタに2重の鍵を設定する事によりプロテクト(特定のSFR へのライト動作)の実行、解除が可能となります。

(2 重の鍵) △

1st-KEY:

EMCCR2 に 5AH、 EMCCR2 に A5H を連続ライト

(2nd-KEY:) EMCCR2 に A5H、 EMCCR2 に 5AH を連続ライト

プロテクトの状態は、EMCCRO<PROTECT>をリードすることにより確認できます。 リセットにより、プロテクト OFF 状態となります。

また、プロテクト ON 状態にて特定の SFR へのライト動作が実行された場合に INTPO 割込みを出力します。これにより暴走時のエラー処理を容易にします。

3.3.6 スタンバイ制御部

(1) HALT モードと ドライブレジスタモード

HALT 命令を実行すると、SYSCR2 <HALTM1:0>の設定により、IDLE2、IDLE1、STOP のいずれかの HALT モードになります。また、各ポート端子の状態はドライブレジスタ PxDR の内容に応じてセットされます。

PxDR (xxxxH)

	7	6	5	4	3	2	>1	0
bit symbol	Px7D	Px6D	Px5D	Px4D	Px3D	Px2D	Px1D	Px0D
Read/Write				R/	W			
システム リセット後	1	1	1	1	1 <	$\sqrt{\langle \langle \rangle \rangle}$	7 1	1
Hot リセット後	-	-	-	-	-		<u> </u>	-
機能		ス	タンバイモ-	 -ドの入出力	バッファドラ	イブレジス	タ	

(使用目的と使用方法)

- このレジスタはスタンバイモード時の、各々のピンの状態を設定します。
- すべてのポートはそれぞれ、上記フォーマットと同等のレジスタを持っています。("X"はポート名を意味します。)
- 各レジスタの詳細については3.7章の「ポート機能」を参照してください。
- "HALT" 命令前に期待するピンの状態を各レジスタに設定してください。CPUが "HALT" 命令を実 行後にイネーブルとなります。
- 3種類あるスタンバイモードの全てで有効になります。(IDLE2,IDLE1 または STOP モード)
- PMC 機能仕様時も有効となります。詳細は PMC の章を参照してください。

入出力の状態を以下の表に示します。

OE	PxnD	出力バッファ	入力バッファ
0	0	OFE	OFF
0	1	OFF	ON
1	0	OFF	OFF
1	1	(ON	OFF

注 1) OE はスタンバイモード前の出力イネーブル信号を意味しています。基本的に PxCR は OE として使用されます。 注 2) PxnD σ "n" は PORT x のビット番号を意味しています。

各モードで動作するブロックを以下に示します。

(a) IDLE2 : CPUのみ停止するモードです。

内蔵I/Oは、SFRの中にIDLE2 モード時の動作/停止設定レジスタを1ビット持ちIDLE2 モードでの動作設定が可能です。

表 3.3.2にIDLE2 設定レジスタの表を示します。

表 3.3.2 (DLE2 モードでの内蔵 I/O 設定レジスタ

内部 I/O	SFR
TMRA01	TA01RUN <i2ta01></i2ta01>
TMRA23	TA23RUN <i2ta23></i2ta23>
TMRA45	TA45RUN <i2ta45></i2ta45>
TMRA67	TA67RUN <i2ta67></i2ta67>
TMRB0	TB0RUN <i2tb0></i2tb0>
TMRB1	TB1RUN <i2tb1></i2tb1>
SIO0	SC0MOD1 <i2s0></i2s0>
SBI	SBIBR0 <i2sbi></i2sbi>
A/D converter	ADMOD1 <i2ad></i2ad>
WDT	WDMOD <i2wdt></i2wdt>

(b) IDLE1 : 内部発振器と RTC、MLD のみ動作します。

(c) STOP : すべての内部回路が停止します。

ホルト状態での各ブロックの動作を表 3.3.3 に示します。

HALT モード		IDLE2	IDLE1	STOP			
SYS	CR2 <haltm1:0> 11</haltm1:0>		10	01			
	CPU,MAC	1	亭止				
	I/O ポート	PxDR レジ	PxDR レジスタ設定に依存				
	TMRA、TMRB) >			
	SIO,SBI	動作するブロックを選択することに					
	A/D コンバータ	利用可能	$\sim ((// \wedge)$				
Block	WDT		停业				
	I2S, LCDC, SDRAMC,		1	•			
	割り込みコントローラ,						
	SPIC, DMAC, NDFC	動作					

表 3.3.3 I/O ホルト状態での各ブロックの動作

(2) ホルト状態からの解除

USBC

RTC, MLD

ホルト状態からの解除は、割り込み要求、または、リセットにより行うことができます。使用できるホルト解除ソースは、CPUのステータスレジスタSRに割り付けられている割り込みマスクレジスタ<IFF2:0>の状態と、HALTモードの組み合わせにより決まります。詳細を表3.3.4に示します。

動作

• 割り込み要求による解除

割り込み要求によるボルト状態からの解除動作は、割り込み許可状態により異なります。 "HALT" 命令実行前に設定されている割り込み要求レベルが割り込みマスクレジスタの 値以上であれば、ボルト解除後、その要因による割り込み処理を行い、 "HALT" 命令の 次の命令から処理をスタートします。割り込み要求レベルが割り込みマスクレジスタの値 より小さい場合はボルト解除を行いません (ノンマスカブル割り込みでは、マスクレジスタの値に関係なくボルト解除後、割り込み処理を行います)。

ただし、INTO~INT5、INT6、INT7(非同期割り込み設定時)、INTKEY、INTRTC、INTALM 割り込みに限り、割り込み要求レベルが割り込みマスクレジスタの値より小さい場合でも、ホルト状態からの解除を行うことができます。この場合、割り込み処理は行わず HALT 命令の次の命令から処理をスタートします (割り込み要求フラグは "1" を保持します)。

リセットによる解除

リセットにより、すべてのホルト状態からの解除を行うことができます。

ただし STOP モードの解除では、発振器動作が安定するための十分なリセット時間が必要です。

リセットによる解除では、内蔵 RAM のデータはホルト状態に入る直前の状態を保持できますが、その他の設定は初期化されます。(割り込みによる解除では、ホルト状態に入る直前の状態を保持します)

	割り込み受付状態			割り込み許可		割り込み禁止		
		司り込み文刊仏忠	(割り込み)	(割り込みレベル)≥(割り込みマスク)			ベル) < (割り込	みマスク)
		HALT モード	IDLE2	IDLE1	STOP	IDLE2	IDLE1	STOP
		INTWDT	0	×	×	-	_	-
		INT0~INT5 (注 1) INTKEY	©	©	⊚ ^{*1}	0	0	0*1
		INTUSB	0	⊚ ^{*2}	×	0	0*2	×
		INT6~INT7(PORT) (注 1)	©	0	⊚ ^{*1}	(\emptyset/\lozenge)	0	o ^{*1}
ホ		INT6 ~ INT7(TMRB)	©	×	×	(×)	×	×
ル	割	INTALM, INTRTC	©	0	×		0	×
ト解除ソース	り込み	INTTA0 ~ INTTA7, INTTP0 INTTB00 ~ INTTB01, INTTB10 ~ INTTB11 INTRX,INTTX, INTSBI INTI2S0 ~ INTI2S1, INTLCD, INTAD, INTADHP INTSPIRX,INTSPITX INTRSC, INTRDY INTDMA0 ~ INTDMA5	©	×	XX XX	> ×		> ×
	RE	SET			LSI を初期化	します。)	

表 3.3.4 ホルト解除ソースとホルト解除の動作

- ◎: ホルト解除後、割り込み処理を開始します。(RESET はマイクロコンドローラを初期化します。)
- O: ホルト解除後、HALT 命令の次の番地から処理を開始します。
- ×:ホルト解除に使うことができません。
- -: ノンマスカブル割り込みの優先順位レベル (割り込み要求レベル) は最優先の "7" に固定されているため、この組み合わせはありません。
- *1: ウォームアップ時間経過後にホルト解除を行います。
- *2: USB で準備されている、24 種類の割込みの内、(USBINTFR1)レジスタの 6 種類の割込みは、IDLE1 モードからホルト解除が可能です。そのため、より低消費電力のシステムを構築することが可能です。 ただし、その使用方法は以下に限られます。

IDLE1 へ移行 INT_SUS または INT_CLKSTOP フラグが "1" (SUSPEND 状態) の状態から、HALT 命令実行


IDLE1 から復帰 INT_RESUME または INT_CLKON 要求 (SUSPEND 解除要求)での、ホルト解除

INT_URST_STR または INT_URST_END 要求 (RESET 要求)での、ホルト解除

注)割り込み許可状態において、レベルモードの INTO 割り込みによるホルト解除を行う場合、割り込み処理が開始されるまで "H" レベルを保持してください。それ以前で "L" レベルにした場合は、正しい割り込み処理を開始できません。

(IDLE1 モードの解除例)

IDLE1 モードのホルト状態をエッジモードの INTO 割り込みにより解除する場合。



(3) 各モードの動作

(a) IDLE2 モード

IDLE2 モードでは、各内蔵 I/O の SFR 中にある IDLE2 設定レジスタで指定した 内蔵 I/O のみ動作し、CPU の命令実行動作は停止します。

IDLE2モードの割り込みによるホルト解除のタイミング例を図3.3.8に示します。




図 3.3.8 割り込みによるホルト解除のタイミング例 (IDLE2 モード時)

(b) IDLE1モード

IDLE1 モードでは、内部発振器と RTC、MLD のみ動作し、システムクロックは 停止します。

ホルト状態での、割り込み要求のサンプリングは、システムクロックと非同期に行われますが、解除(動作の再開)は同期して行われます。

IDLE1モードの割り込みによるホルト解除のタイミング例を図3.3.9に示します。




図 3.3.9 割り込みによるホルト解除のタイミング例 (IDLE1 モード時)

(c) STOPモード

STOPモードでは、内部発振器も含めて、すべての内部回路が停止します。

STOPモードを解除する場合は、内部発振器の安定化のため、ウォームアップ用カウンタによるウォームアップ時間経過後に、システムクロックの出力を開始します。 図 3.3.10 に割り込みによるSTOPモードホルト状態の解除のタイミング例を示します。




図 3.3.10 割り込みによるホルト解除のタイミング例 (STOP モード時)

表 3.3.5 ウォームアップ時間の設定例 (STOP モード解除時)

		@f _{OSCH} = 10 MHz
(SYS	SCR2 <wuptm1:0></wuptm1:0>	
01 (2 ⁸)	10 (2 ¹⁴)) 11 (2 ¹⁶)
25.6 us	1.6384 ms	6.5536 ms

表 3.3.6 入力バッファ状態表

			衣 3.3.0 人		バルム バッファ状態			
					HALT 中 (IDLE2/1/STOP)			
ポート名	入力 機能名		CPU §	動作中	<pre></pre>		NP>=0	
		リセット中 _	機能	入力ポート	機能	入力ポート	機能	入力ポート
			設定時	設定時	設定時	設定時	設定時	設定時
D0-D7	D0-D7	OFF		-	ii A	^-	ii A	-
		16bit Start OFF	外部リード		OFF		OFF	
P10-P17	D8-D15	Boot Start ON	でON					
P60-P67	_	16bit Start OFF	_		_		\\righta\right\right\right\right\right\right\right\right\right\right\rig	
		Boot Start ON	_		_		2	
P71-P74			_		_	(O/A)	_	
P75	NDR/B		ON		ON	$(\vee \angle)$	OFF	
P76	WAIT							
P90	-		_		- ((_	
P91	RXD0					J) "		
P92	CTS0 ,SCLK0		ON		ON		OFF	
P96 *1	INT4			ON	9	ON	41 /	
P97	-	ON	_					1
PA0-PA7 *1	KI0-KI7			((7/^	. (
PC0	INT0		_			0.6	2/2	
PC1	INT1,TA0IN		ON		ON		OFF	
PC2	INT2			7(\Diamond			
PC3	INT3,TA2IN			4			·	
PC4-PC7	-		_		_		_	
PF0-PF5	_				(7/^		
PG0-PG2 PG4,PG5 *2	-	OFF	- (Port リード	(\	()	_	
PG3 *2	ADTRG	OFF	ON	でON	ON	ØFF	ON	-
PJ5-PJ6	- -		OIV	_ /	OIV		OIV	OFF
PN0-PN7	_				_))		_	011
PP1-PP2	_		(())					
PP3	INT5			^				1
PP4	INT6,TB0IN0	((\sim					
PP5	INT7,TB1IN0		ΟŅ		ON		OFF	
PR0	SPDI				\rightarrow			
PR1-PR3	_				>			
PT0-PT7	- /			(0)				
PU0-PU4,	_			$(\vee/))$	_		_	
PU6,PU7	-							
PU5	_	QN		ON		ON		
PV0-PV2	_							
PV6-PV7	SDA,SCL/						OFF	
PW0-PW7	- >	\mathcal{L}		/				
PX5	X1USB				ON.			
PX7		<	ON		ON			
<	EI_PODDATA, EI_SYNCLK,							
570 575	EI_PODREQ,	$\langle \rangle$ ((
PZ0-PZ5	EI_REFCLK,						ON	
	EI_TRGIN,							
PZ6-PZ7	EI_COMRESET		_		_		_	1
DBGE	_	~		<u> </u>				
D+, D-	_	1						
	_				常時 ON			
RESET		ł						
AM0,AM1		ł				וחו במיפי	T1. ON	
X1,XT1	_	ON 1 T 1 7 T W 3				IDLE2/DL		

ON:常時 Buffer が ON しているため、入力端子がドライブされてないと入 *1: Pull-Up/Down 抵抗付きポートです。

カバッファに貫通電流が流れます。

OFF: 常時BufferがOFFしています

- :対象なし

*2: AIN 入力では貫通電流が流れません

表 3.3.7 出力バッファ状態表(1/2)

		i -	3.3.7 压刀	ハツノア状態	ンス(: / = /]バッファ状態			
	uu 		ODLI			HALT 中 (IDL	E2/1/STOP)	
ポート名	出力 機能名	リセット中	CPU !	CPU 動作中		R>=1	<pxd< td=""><td>R>=0</td></pxd<>	R>=0
	10X RE 11	りセット中	機能	出力ポート	機能	出力ポート	機能	出力ポート
D0-7	D0-D7	OFF	設定時	設定時	設定時	設定時	設定時	設定時
		16bit Start OFF	外部ライト	_	OFF	<u> </u>		_
P10-P17	D8-D15	Boot Start OFF	でON	ON		ON		
P40-P47	A0-A7	ON						
P50-P57	A8-A15)~	
P60-P67	A16-A23	16bit Start ON				$\bigcap \bigcap$	OFF	
P70	RD	Boot Start OFF ON				$(\vee/))$	OFF	
P71	WRLL , NDRE	OIV	ON		ON			
P72	WRLU , NDWE							
P73	EA24	OFF						
P74	EA25	011						
P75	R/ W				4/ 0		4 >>	OFF
P76 P80			_	ON (- (T.C.	ON A	-	UFF
P81	CS1 , SDCS	1			// \\ \ ` \			
P82	CS2, CSZA,					2/6	(//)	
	SDCS						70/	
P83	CS3 , CSXA	ON	ON		ON		OFF	
P84 P85	CSZB CSZC			9(1)				
P86	CSZD , ND0CE							
P87	CSXB , ND1CE				(()	$// \wedge$		
P90	TXD0							
P91	_	OFF	-<'\				_	
P92	SCLK0))			
P96	PX		ON	_	ON	_	OFF	_
P97 PC0-PC3	PY -						_	
PC4	EA26			\wedge	_		_	
PC5	EA27	()						
PC6	EA28							
PC7	KO8	OFF(//	\cap	71/				
PF0	I2S0CKO			ON		ON		OFF
PF1	I2S0DO			$(\vee /))$				
PF2 PF3	I2S0WS I2S1CKO							
PF4	12S1CKO			//				
PF5	I2S1WS	\searrow						
PF7	SDCLK//	ON						
PG2	MX	OFF	\wedge	_		=		_
PG3	MY		1					
PJ0 PJ1 〈	SDRAS , SRLLB							
PJ1 PJ2	SDWE, SRWR	ON (ON		ON		OFF	
PJ3	SDLLDQM))					
PJ4	SDLUDQM							
PJ5	NDALE	OFF						
PJ6	NDCLE	OFF						
PJ7	SDCKE			011		011		055
PK0	LCP0	ł		ON		ON		OFF
PK1 PK2	LLOAD LFR	1						
PK3	LVSYNC							
PK4	LHSYNC	ON						
PK5	LGOE0							
PK6	LGOE1							
PK7	LGOE2							
PL0-PL7	LD0-LD7							

表 3.3.8 出力バッファ状態表(2/2)

				出力	コバッファ状態			
	出力		0511	EL /L		HALT 中 (IDL	E2/1/STOP)	
ポート名	機能名	リセット中	CPU §	助作中	<pxdr>=1</pxdr>		<pxd< td=""><td>R>=0</td></pxd<>	R>=0
	De He Li	りとうド中	機能	出力ポート	機能	出力ポート	機能	出力ポート
			設定時	設定時	設定時	設定時	設定時	設定時
PM1	MLDALM,TA1OUT	ON						
PM2	MLDALM , ALARM	ON					>	
PM7	PWE		ON		ON		055	
PN0-PN7	KO0-KO7		ON		ON		OFF	
PP1	TA3OUT					(// 5)		
PP2	TA5OUT	OFF						
PP3	TA7OUT							
PP4-PP5	_		_		+(15	_	
PP6	TB0OUT0	ON	ON		ON		OFF	
PP7	TB1OUT0	J.,	_					
PR0	-		_		41 -/>	^		
PR1	SPDO							
PR2	SPCS							
PR3	SPCLK				Y 5)	\wedge (()	OFF	
PT0-PT7	LD8-LD15		ON		ON	1	(/))	
PU0-PU6	LD16-LD22	OFF	011	ON		ON		OFF
PU7	LD23							
107	EO_TRGOUT			$\mathcal{A}(\mathcal{N})$			ON	
PV0	SCLK0						OFF	
PV1	-					γ_{\wedge}		
PV2	_		/(- ((//	())	_	
PV3-PV4	-	ON		· /				
PV6	SDA		ON	\rightarrow //	ON		OFF	
PV7	SCL	OFF	OIV	,	OIV		OFF	
PW0-PW7	-				- //		_	
PX4	CLKOUT, LDIV	ON	ON]	ON/		OFF	
PX5	-			^				
PX7	-				_		_	
PZ0-PZ5	_	OFF \\						
PZ6-PZ7	EO_MCUDATA, EO_MCUREQ	(7)	ON		ON		ON	
D+, D-	- /	OFF)	US	_ BC 動作状態に(衣存し ON/OFF		ı
X2	- (((//)	- 2011 1001 - 1		IDLE2	/1:ON, utput "H"
XT2	-			常時 ON				/1:ON,

ON:常時バッファが ON しています。ただし、バス開放時は特定 *1: Pull-Up/Down 抵抗付きポートです。 の端子の出力バッファは OFF します。

OFF: 常時 Buffer が OFF しています

- :対象なし

3.4 ブートROM

ユーザプログラムをダウンロードするためのブート ROM を内蔵しています。 ダウンロードの方法として 2 種類に対応しています。

3.4.1 動作モード

本製品には MULTI、BOOT モードの 2 つの動作モードがあります。各モードは $\overline{\text{RESET}}$ が r サートされたときの AM1、AM0 端子の状態により設定されます。

- (1) MULTIモード: リセット後、CPUは外部メモリから命令をフェッチし、実行します。
- (2) BOOTモード: リセット後、CPUは内蔵ブートROMからの命令をフェッチし、実行します。内蔵ブートROMは、USB、またはUART通信によりユーザプログラムを内蔵RAMに転送した後、内蔵RAMに分岐します。この動作によって、ユーザプログラムはブートを開始します。

表 3.4.2 はブート動作の概要を示しています。

表 3.4.1 動作モー

モー	ド設定端	子	動作モード
RESET	AM1	AM0	MIL I
	0	1	MULTI 外部 16 ビットバスメモリから開始
	1	0	TEST (設定禁止)
	1	1	BOOT (内蔵ブート ROM から開始)
	0	0	TEST (設定禁止)

表 3.4.2 ブート動作の概要

名称	認識順		ロードへ		ロード後の動作	
10 11/1	心。政则	転送元	I/F	転送先	・ロート仮の割作	
(a)	1	PC等 UART	UART	入 内蔵 RAM	内蔵 RAM に	
(b)	2	PC等USB_HOST	USB	Park IVAIVI	分岐	


3.4.2 内蔵ブートROMのハードウエア仕様

(1) メモリマップ

図 3.4.1はBOOTモードのメモリマップを示します。

内蔵ブート ROM は、8 K バイト ROM で構成され、3FE000H~3FFFFFH アドレスにアサインされています。

MULTI モードでは、ブート ROM はアサインされなく上記エリアは外部エリアにアサインされます。



注) BROMCR<VACE> = "1": (B) Boot 時

BROMCR<VACE> = "0": (A) Multiモード時

図 3.4.1 BOOT モードのメモリマップ


(2) ブート ROM の排除機能

BOOT モードでブートシーケンス実行後、リセットをアサートすることなくアプリケーションシステムプログラムが動作を続けることがあります。この場合、Boot ROM の領域を外部領域に切り替えることも可能です。

3.4.3 ブート動作の概要

ブート動作の転送元として UART、USB の 2 つから選択可能です。

リセット後、内蔵ブートROM上のブートプログラムは、図 3.4.2のようなフローチャートで動作します。いずれも転送元から内蔵RAMへユーザプログラムを転送後、内蔵RAMへ分岐します。また、内蔵RAMの使用方法は転送元に関係なく共通であり 図 3.4.3に示します。




注 1)USB でダウンロードする場合、PG 上に専用の USB デバイスドライバ、アプリケーションソフトが必要となります。

注 2) UART でダウンロードする場合、PC上に専用のアプリケーションソフトが必要となります。

注 3) フローチャート中の(a)、(b)は外部ポート端子の設定を変更している部分を示します。

変更内容については表 3.4.3 を参照してください。

図 3.4.2 内蔵ブート ROM のフローチャート概要



(1) ポート設定、端子処理

ブートプログラムでは 表 3.4.3に示すようなポート設定をしています。また、表 3.4.4 にブートプログラムを使用する際のポート端子推奨処理一覧を示しますので、システム上 問題ないか確認の上、設計してください。

なお、他のポートは設定をしていません。リセット状態、もしくはブートプログラム起動時の状態になっています。

表 3.4.3 ブートプログラムでのポート設定

ポート名		機能名	I/O	ブートプログラムによる端子設定内容			
//\-	ホート名		1/0	(a)	(b)	(c)	
UART	P90	TXD0	出力	リセット後の入力ポート状態 を変更しません。	(a) から変更なし。	TXD0出力端子に設定します。	
	P91	RXD0 入力		RXD0 入力端子に設定します。		(b) から変更なし。	
USB		D+	入出力	事 田	端子のため、特に設定しません		
		D-	入出力	<i>₹/</i> п.	1二十のため、行に改定しよせん	v.	
	PU6	PUCTL	出力	リセット後の入力ポート状態 を変更しません。	出力ポートに設定します。	(b) から変更なし。	

表 3.4.4 推奨端子処理一覧

1. °	ト名	機能名	I/O	ブート方法別のボ	ード上の端子設定
//_	רם	1成形石	1/0	UART	USB
UART	P90	TXD0	出力	レベルシフタへ接続が必要で す。	USB からブートするための特別な処理は不要です。
	P91	RXD0	入力		UART 処理への移行を防止するため、プルアップ (推奨 100 kΩ) してください。
USB	_	D+	入出力	UART からブートするための 特別な処理は不要です。	ダンピング抵抗 (推奨 27Ω) と ON/OFF 制御可能なプルアップ抵抗 (推奨 1.5 kΩ) を設け USB コネクダへ接続が必要です。未アクセス時の貫通電流対策のため、抵抗でレベル固定してください。
	_	D-	入出力	USB を使用しない場合は、 D+/D-端子に貫通電流が流れ ないように、プルアップ/ダウ ンなどの処理をしてください。	ダンピング抵抗 (推奨 27Ω) を 設け USB コネクタへ接続が必 要です。未アクセス時の貫通電 流対策のため、抵抗でレベル固 定してください。
	PU6	PUCTL	出力		D+端子のプルアップ抵抗のON/OFF 制御端子として使用しています。"1"でON する様に外部にスイッチを設けてください。また、リセットにより入力ポートになりますのでプルダウン (推奨 100 kΩ) してください。

- 注 1) UART からブートする場合で、かつ システムとして USB を使用する場合は、USB の D+端子用のプルアップ 抵抗をブートモード時に ON にしないでください。
- 注 2) USB からブートする場合、PC 上で UART のアプリケーションソフトは起動しないでください。
- 注 3) UART からブートする場合、USB コネクタは接続しないでください。
- 注 4) USB を使用しない場合は、D+/D-端子に貫通電流が流れないように、プルアップ/ダウンなどの処理をしてく



(2) ブートプログラムの I/O レジスタ設定

ブートプログラムにて設定している内蔵I/Oレジスタを表3.4.5に示します。

ブートシーケンス実行後、リセットをアサートすることなくアプリケーションシステムプログラムが動作を続ける場合、これらの設定値を注意の上プログラムを作成してください。また、CPU内レジスタ、内蔵RAMもブートプログラム実行後の状態となっていますので同様に注意してください。

表 3	3.4.5	内蔵 I/C) レジス	ター	·
-----	-------	--------	-------	----	---

レジスタ 名称	設定値	設定内容				
WDMOD	00H	ウォッチドックタイマは停止しています。				
WDCR	B1H	ウォッチドックタイマは禁止状態です。				
SYSCR0	70H	高周波発振動作、低周波動作状態。				
SYSCR1	00H	クロックギアは 1/1 状態です。				
SYSCR2	2CH	初期状態のままの設定です。				
PLLCR0	00H	PLL クロックを使用しない設定をします。				
PLLCR1	00H	通常は PLLOFF の設定をします。				
	または	ただし、USB からのブートの場合のみ、USB 用の PLL				
	60H	が動作状態となります。				
INTEUSB	04H	USB割り込みレベルを設定します。				
INTETC01	44H	INTTC 割り込みレベルを設定します。				


注) UART、USB の各 I/O レジスタに対する設定値は省略しています。ユーザプログラム内でこれらの機能を使用する場合は、各 I/O レジスタを再設定してください。



3.4.4 UARTでのダウンロード

(1) 接続例

図 3.4.4はUARTの例 (16 ビットNORフラッシュはプログラムメモリを想定) を示しています。



注) USB を使用しない場合は、D+/D-端子に貫通電流が流れないように、プルアップ/ダウンなどの処理をしてください。

図 3.4.4 UART の例

(2) UART インタフェース仕様

SIO チャネル 0 がダウンロードに使用されます。

以下はBOOT モードのUARTでの通信フォーマットを示しています。

ブートの前に、PC側も同様にセットアップをしてください。

デフォルトボーレートは 9600bpsですが、表 3.4.8に示される他の値へ変更することが可能です。

シリアル転送モード

: UART (非同期通信) モード、全二重通信

データ長

: 8ビット

パリティビット

゛なし

ハリティビット

: なし

STOPビット

: 1ビット

ハンドシェーク /

なし

ボーレート (デフォルト)

: 9600 bps

(3) UARTデータ転送フォーマット

表 3.4.6~表 3.4.11は、対応周波数、データ転送フォーマット、ボーレート変更コマンド、動作コマンド、バージョン管理情報、周波数測定結果とその格納アドレスを示しています。 また、これらの表の他に後述のブートプログラム動作説明も参照してください。

表 3.4.6 対応周波数 (X1)

6.00 MHz	8.00 MHz	9.00 MHz	10.00 MHz
>>> 26.4E ED 34.84 4 - BI	P. C. L. + + -	511 /6 - 635	+

注) 発振周波数に関係なく、内蔵の PLL (クロック逓倍回路) は使用しません。

表 3.4.7 転送フォーマット

	キー・ソイ・ス・フェー 半し	DO L S TMDOOOFOOA . O	ار ردیـ	TANDOOGEOOA 4: 5: DO : O
	転送バイト数		ボーレート	TMP92CF26A から PC への
		転送データ		転送データ
ブート	1回目	マッチングデータ (5AH)	9600 bps	ー(周波数測定とボーレート自動設定)
ROM				OK: エコーバックデータ (5AH)
	2回目	_	(7/4)	Error: 送信なし
	3回目	-		バージョン管理情報
	~			(表 3.4.10 参照)
	6回目			
	7回目	_		周波数情報
	8回目	ボーレート変更コマンド (表 3.4.8)		
	9回目	-	> /	OK: エコーバックデータ
				Error: エラーコード×3
	10 回目	ユーザ プログラム	変更後	NG: チェックサムエラーにより動作停止
	~	Intel Hex フォーマット (バイナリ)	ボーレート	
	n – 4 回目))
	n-3回目	-		OK:SUM (High)
			^	((4)-c) の注意参照)
	n-2回目	- (()		OK:SUM (Low)
	n – 1 回目	ユーザ プログラム開始コマンド (C0H)	21	_
		(表 3.4.9参照)	7/	OK: データをエコーバック (C0H)
				Error: エラーコード×3
	n回目	-//))		
RAM	=	ユーザ プログラム開始アドレスに分岐	<u>/</u>	

"エラーコード×3" はエラーコードを3回送信することを意味します。

例えば、エラーコードが 62H のとき、62H を 3 回送信します。エラーコードについては (4)-b) を参照してください。



表 3.4.8 ボーレート変更コマンド

ボーレート (bps)	9600	19200	38400	57600	115200
変更コマンド	28H	18H	07H	06H	03H

注 1) f_{OSCH} (発振周波数) が 10.0MHz の場合、57600、115200 bps ボーレートは対応していません。

注 2) f_{OSCH} (発振周波数) が 6.00、8.00、9.00 MHz の場合、38400、57600、115200 bps ボーレートは対応していません。

表 3.4.9 動作コマンド

		\sim
動作コマンド	動作	$\langle 7/\zeta \rangle$
C0H	ユーザ プログラム開始	(

表 3.4.10 バージョン管理情報

バージョン情報	ASCII 🗕 — F
FRM1	46H, 52H, 4DH, 31H

表 3.4.11 周波数測定結果データ

発振子の周波数 (MHz) 6.00		8.000	9.000	10.000
	09H (0AH	08H	0BH

(4) UART ブートプログラム動作の説明

ブートプログラムは、PCから送信されるデータを UART にて受信し内蔵 RAM へ転送します。転送が正常に終了した場合、SUM を計算し、ユーザ プログラムの実行を開始する前に PC に結果を送信します。実行する開始アドレスは最初の受信アドレスです。このブートプログラムは、ユーザ独自のオンボードプログラミング制御を可能とします。

UART からのブートの場合も、最大のプログラム容量は拡張 Intel hex を使用し、最大 124K バイトとなります。(3000h~21FFFh)

a) 動作手順

- 1. 初めにシリアルケーブルを接続します。マイコンをリセットする前に接続を行ってください。
- 2. AM1、AM0 両端子を"1"に設定し、マイコンをリセットします。
- 3. 1st バイトの受信データはマッチングデータを意味します。ブートプログラムが BOOT モードで実行開始すると、マッチングデータの受信待ち状態になります。 マッチングデータを受信することでシリアルチャネルの初期ボーレートは 9600 bps に自動的になります。マッチングデータは 5AH です。
- 4. 2nd バイトは 1st バイトのボーレート自動設定が完了すると、PC にエコーバック送信 (5AH) をします。ボーレート自動設定でミスした場合、動作停止状態に移行します。
- 5. 3rdバイトから6thバイトはASCIIコードでブートプログラムのバージョン管理 情報を送信します。PC は正しいバージョンのブートプログラムであることを確 認してください。

- 6. 7th バイトは測定した周波数情報を送信します。PC は発振周波数が正しく測定されたかを確認してください。
- 7. 8thバイトの受信データはボーレート変更データです。5 種類のボーレート変更 データは表 3.4.8に示され、使用可能です。ボーレートを変更しない場合でも、 初期ボーレートデータ (28H; 9600 bps) を送信してください。ボーレートの変更 はエコーバック送信終了後、有効となります。
- 8. 9th バイトは8th バイトの受信データが動作周波数に対応するボーレート変更データのひとつであるとき、PC に受信データのエコーバック送信を行います。その後ボーレートの変更を行います。受信ボーレートデータが一致しなかった場合は、ボーレート変更エラーコード(62H)の3バイトを送信した後に動作停止状態に移行します。
- 9. 10th バイトから n-4 バイトの受信データは Intel Hex フォーマットのバイナリデータとして受信されます。またエコーバック送信は行いません。ブートプログラムは Intel Hex フォーマットのスタートマーク (3AH, ":") を受信するまで受信データを無視し、エラーコードの送信も行いません。スタートマークを受信後、データ長からチェックサムまでを受信します。受信したライトデータは逐次、内蔵 RAM の指定されたアドレスへライトします。受信エラーまたはチェックサムエラーが発生した場合、PC にエラーコードを戻すことなく動作停止状態に移行します。エンドレコードの検出で SUM 計算ルーチンを実行しますので、PC はエンドレコードを送信後に SUM の受信待ち状態にしてください。
- 10. n-3 バイトと n-2 バイトは SUM の値を上位バイト、下位バイトの順序で 2 バイトを PC に送信します。 SUM 計算方法の詳細は、後述の "SUM の注意点" を参照してください。 SUM の計算は、エンドレコードを検出し、受信エラー、あるいは Intel Hex フォーマットのチェックサムエラーがなかった場合のみ実行します。 そして SUM の計算後すぐに、 SUM データを PC へ送信します。 PC はエンドレコードの送信後に SUM の値が送信されるかどうかで RAM へのライトが正常に終了したかどうかを判断してください。
- 11. SUM の送信後、ユーザプログラム開始コードの受信状態に移行します。SUM の値が正しい場合、PC はユーザプログラム開始コマンドを n-1 バイトに送信してください。ユーザプログラム開始コマンドは COH です。
- 12. n バイトはユーザ プログラム開始コードをエコーバック送信します。エコーバック送信後、スタックポインタは 4A000H に設定され、Intel Hex フォーマットのデータとして最初に受信されたアドレスに分岐します。
- 13. ユーザ プログラム開始コードが間違っている場合や受信エラーが発生した場合、 3 バイトのエラーコードを PC に送信後に動作停止状態に移行します。



b) エラーコード

ブートプログラムの処理状況を各種コードでPCに送信します。エラーコードは以下の表3.4.12に示されます。

表 3.4.12 エラーコード

エラーコード	エラーコードの意味		
62H	未対応なボーレートである。		
64H	動作コマンドが不適である。		
A1H	受信データのフレーミングエラーが発生。		
АЗН	受信データのオーバランエラーが発生。		


*1: ユーザプログラム受信中に受信エラーが発生した場合、エラーコードを PC に送信しません。

*2: エラーコードの送信後、動作停止状態に移行します。

c) SUM の注意点

1. 計算方法

SUM はバイト+バイト......+バイトを計算し、結果としてワードで返します。 すなわちデータはバイトでリードされ、計算されワードで返します。



2. 計算対象データ

計算対象データは、最初に受信したアドレスから最後に受信したアドレスまでの データとなります。

また、受信アドレスが連続していない場合 (ライトしないエリアがある場合) も 計算されます。ユーザプログラムは不連続にならないようにしてください。



TOSHIBA TMP92CF26A

- d) Intel Hex フォーマット (バイナリ) の注意点
 - 1. レコードのチェックサム受信後、次のレコードのスタートマーク (3AH, ":") を 待ちます。レコード間で 3AH 以外のデータを受信してもそのデータを無視しま す。
 - 2. PC上のプログラムは、エンドレコードのチェックサム送信後は何も送信せずに 2 バイト分の受信データ (SUM の上位、下位のデータ) 待ち状態にしてください。 これはエンドレコードのチェックサム受信後、SUM の計算を行いその計算結果 を 2 バイトで返すためです。
 - 3. 内蔵 RAM エリア以外へのライトの動作は、誤動作の原因になります。レコード を転送する場合、パラグラフアドレスを 0000H に設定してください。
 - 4. アドレスポインタの初期値は 00H となっているため、最初に転送するレコード タイプはアドレスを示すレコードである必要はありません。
 - 5. アドレス 3000H から 21FFFH はロードするユーザ プログラムに割り当てられます。
 - 6. あらかじめ ASCII コードからバイナリフォーマットに Intel Hex フォーマット のユーザプログラムを変換してください。

以下に、バイナリフォーマットファイルの作成方法を、例を使用し説明します。

例) Intel HEX フォーマットファイルからバイナリフォーマットファイルへの変換方法

下記は Intel HEX フォーマットファイルをテキストエディタで表示した例を示しています。

: 103000000607F100030000F201030000B1F16010B7

: 0000001FF

実際には ASCII コードが使用されるため、以下のようになります。


3A313033303030303030363037463130303033330303046323031303330303030


423146313630313042370D0A3A30303030303030303146460D0A

以下の表の規則に従って、上記のデータを変換してください。


変換後 (バイナリ)	
3A (3A のみ変換しません)	
0~9	
(//)) A	
В	
C	
D	
ш	
F	
削除	

Intel HEX フォーマットを以下に示します。





エンドレコード



チェックサム

e) ユーザ プログラム受信時のエラー

ユーザ プログラム受信中に Intel Hex フォーマットで以下のエラーが発生した場合、動作停止状態に移行します。

レコードタイプが 00H、01H、02H 以外の場合

チェックサムエラーが発生した場合

f) 周波数測定とボーレート間のエラー

マッチングデータを受信するとき、発振周波数を測定します。 誤差が±3%以内の場合、その周波数であると測定できます。

各ボーレートは表3.4.13に示される設定誤差を含みます。

例えば $10.00\,\mathrm{MHz}$ 、 $9600\,\mathrm{bps}$ の場合、実際には 0.2%の誤差で $9615.38\,\mathrm{bps}$ に設定 されます。通信が確立するためには、表 3.4.13に示される設定誤差と、周波数の誤差 の合計が $\pm 3\%$ 以内である必要があります。

表 3.4.13 各ボーレートの設定誤差 (%)

	9600 bps	19200 bps 38400 bps	57600 bps	115200 bps
6.000 MHz	0.2	0.2	(C	<i>-</i>
8.000 MHz	0.2	0.2		-
9.000 MHz	0.2	-0.7		=
10.000 MHz	0.2	0.2 -1.4	((//)-)	=

-: 未対応



(5) その他注意点

a) ハンドシェーク機能について

TMP92CF26Aでは専用の $\overline{\text{CTS}}$ 端子を持っていますが、ブートプログラムでは $\overline{\text{CTS}}$ による送信制御を行っていません。

b) RS-232C コネクタについて

ブート中に RS-232C コネクタの抜き差しを行わないでください。


c) PC上のソフトウエアについて

PC 上に専用のアプリケーションソフトが必要となります

3.4.5 USBでのダウンロード

(1) 接続例

図 3.4.5 はUSB (16 ビットNORフラッシュはプログラムメモリを想定) の接続例を示しています。



- 注 1) プルアップ/プルダウン抵抗の値は推奨値です。
- 注 2) PU6,LD22 端子は USB の PUCTL (プルアップ制御) 出力として割り当てられているため、システムとして 24bit の TFT 表示機能を使用する際は注意してください。
- 注 3) D+,D-端子は未使用時(未アクセス時)にも常に入力ゲートが開放状態のため、貫通電流対策のためにレベル固定することが必要です。上記の図では省略していますが、USB の章を確認の上、レベル固定をするようにお願いいたします。

図 3.4.5 USB の接続例

(2) USB インタフェース仕様概要


USB でブートする場合、発振周波数は $10.00\,\mathrm{MHz}$ にしてください。転送スピードはフルスピード ($12\,\mathrm{Mbps}$) 固定です。

USB 仕様の 4つの転送タイプ中、下記 2 つの転送タイプを使用してブート機能を実現しています。

表 3.4.14 ブートプログラムが使用する転送タイプ

転送タイプ	用 途
コントロール転送	スタンダードリクエスト、ベンダーリクエストの送信を行います。
バルク転送	ベンダーリクエストでの要求物の返信、ユーザ プログラムの送信を行います。

全体フロー概要を以下に記述します。



ベンダーリクエストコマンド表を以下に記述します。

表 3.4.15ベンダーリクエストコマンド表

コマンド名称	ベンダー リクエスト	動作概要	備考
	の数値		
マイコン情報コマンド	00H	マイコン情報を 送信する。	マイコン情報データの送信はセット アップステージ終了後、バルク IN 転 送で行います。
ユーザ プログラム転送 開始コマンド	02H	ユーザ プログラムを 受信する。	windex にユーザ プログラムの転送サイズを入れてください。 ユーザ プログラムの受信はセットアップステージ終了後、バルク OUT 転送で行ってください。
ユーザプログラム 転送結果コマンド	04H	転送結果を 送信する。	転送結果データの送信はセットアップステージ終了後、バルク IN 転送で行います。

セットアップコマンドのデータ構造を以下に記述します。

表 3.4.16 セットアップコマンドのデータ構造

		7 / / / / /
フィールド名	値	意味
bmRequestType	40H	D7 0: ホスト~デバイス
		D6-D5 2: ベンダ
		D4-D0 0: デバイス
bRequest	00H, 02H, 04H	00H: マイコン情報
		02H: ユーザプログラム転送開始
		04H: ユーザプログラム転送結果
wValue	00H~EFFFH	固有データ番号
		(マイコン側では未使用)
wIndex	00H~FFFFH	ライトする長さ
		ューザプログラム転送開始時使用
(O/Δ)		(ユーザプログラム転送サイズ)
wLength	0000H	固定

スタンダードリクエストコマンド表を以下に記述します。

表 3.4.17 スタンダードリクエストコマンド表

スタンダードリクエスト	応答方法
GET_STATUS	ハード自動応答
CLEAR_FEATURE	ハード自動応答
SET_FEATURE	ハード自動応答
SET_ADDRESS	ハード自動応答
GET_DISCRIPTOR	ハード自動応答
SET_DISCRIPTOR	未対応
GET_CONFIGRATION	ハード自動応答
SET_CONFIGRATION	ハード自動応答
GET_INTERFACE	ハード自動応答
SET_INTERFACE	ハード自動応答
SYNCH_FRAME	無視

GET_DISCRIPTOR で返信する情報を以下に記述します。

表 3.4.18 GET_DISCRIPTOR で返信する情報

DeviceDescriptor

フィールド名	植	意味
Blength	12H	18バイト ())
BdescriptorType	Ø1H	デバイスディスクリプタ
BcdUSB	0110H	USB Version 1.1
BdeviceClass	00H	デバイスクラス未使用
BdeviceSubClass	00H	サブコマンド未使用
BdeviceProtocol /	00H	プロトコル未使用
BmaxPacketSize0	40H	EP0 最大パケットサイズ 64 バイト
IdVendor	0930H	ベンダ ID
IdProduct (//)	6504H	プロダクト ID (0)
BcdDevice	0001H	デバイスバージョン (v0.1)
Imanufacturer	00H	製造者名を示すストリングディスクリプタの インデックス値
Iproduct	00H	製品名を示すストリングディスクリプタの インデックス値
IserialNumber	00H	製造番号を示すストリングディスクリプタの インデックス値
BnumConfigurations	01H	構成は1つ

ConfigrationDescriptor

フィールド名	値	意味
bLength	09H	9バイト
bDescriptorType	02H	コンフィグレーションディスクリプタ
wTotalLength	0020H	コンフィグレーション + + エンドポイントの各ディスクリプタを合わせた長さ (32 バイト)
bNumInterfaces	01H	インタフェースは1つ
bConfigurationValue	01H	構成番号 1
iConfiguration	00H	このコンフィグレーション名を示すストリングディ スクリプタのインデックス値 (未使用)
bmAttributes	80H	バス電源
MaxPower	31H	最大消費電力 (49 mA)

InterfaceDescriptor

フィールド名	値(意味
bLength	09H	9/1/1
bDescriptorType	04H	インタフェースディスクリプタ
bInterfaceNumber	00H	インタフェース番号 0
bAlternateSetting	00H	代替設定番号 0
bNumEndpoints	02H	エンドポイントは2つ
bInterfaceClass	FFH	固有のデバイス
bInterfaceSubClass	00H	
bInterfaceProtocol	50H	BulkOnly プロトコル
ilinterface	00H	このインタフェース名を示すストリングディスクリ プタのインデックス値 (未使用)

EndpointDescriptor

フィールド名	値	意味
<endpoint1></endpoint1>		>
blength	07H	7バイト
bDescriptorType	05H	エンドポイントディスクリプタ
bEndpointAddress	01H	EP1 は OUT
bmAttributes	02H	バルク転送
wMaxPacketSize	0040H	ペイロード 64 バイト
binterval	00H	(バルク転送のため、無視される)
<endpoint2></endpoint2>		
bLength	07H	7バイト
bDescriptor	05H	エンドポイントディスクリプタ
bEndpointAddress	82H	EP2 は IN
bmAttributes	02H	バルク転送
wMaxPacketSize	0040H	ペイロード 64 バイト
bInterval	00H	(バルク転送のため、無視される)

マイコン情報コマンドで返信する情報を以下に記述します。

表 3.4.19 マイコン情報コマンドで返信する情報

マイコン情報	ASCII ⊐ — F		
TMP92CZ26	54H, 4DH, 50H, 39H, 32H, 43H, 5AH, 32H, 36H,20H, 20H, 20H, 20H, 20H		

注) 本製品は TMP92CF26A ですが、内蔵 ROM コードが共通のため、TMP92CZ26A と返します。ご注意ください。

転送結果コマンドで返信する情報を以下に記述します。

表 3.4.20 転送結果コマンドで返信する情報

転送結果	値	エラー条件
正常終了	00H	
ユーザ プログラム未受信	02H	ユーザプログラム転送開始が抜けて、ユーザ プログラム転送結果を受信した場合。
Intel HEX 形式以外のファイル受信	04H	ユーザプログラムの最初のデータが ' : ' (3AH) 以外だった場合。
規定以上のユーザプログラム容量受信	06H	ユーザプログラム転送開始コマンド受信時の windex 以上のデータを 受信した場合。
規定外アドレス受信	08H	ユーザプログラムダウンロード領域以外のアドレスにダウンロード要求された場合。
プロトコルエラーまたは上記以外のエラー	OAH	ユーザプログラム転送開始、ユーザプログラム転送結果を最初に受信した場合。 Intel HEX ファイル内のチェック SUM 異常を検出した場合。 Intel HEX ファイル内のレコードタイプ異常を検出した場合。 Intel HEX ファイル内のアドレスレコードのレングスが 3 以上の場合。 Intel HEX ファイル内のエンドレコードのレングスが 0 以外の場合。



(3) USB ブートプログラム動作説明

PCから Intel HEX フォーマットで送られてきたデータを内蔵 RAM へ転送します。転送が正常に終了するとユーザプログラムの実行を開始します。実行開始アドレスは、最初に受信したアドレスとなります。

この機能により、ユーザ独自のオンボードプログラミング制御を行うことができます。

a. 動作手順

- 1. USB ケーブルを接続してください。
- 2. AMO、AM1 端子を共に1に設定し、マイコンをリセットします。
- 3. PC は USB の接続を認識したら、GET_DISCRIPTOR ロマンドで接続先の情報を確認してください。
- 4. PC はマイコン情報コマンドをコマンド転送(ベンダーリクエスト)で送信しセットアップステージ終了後、バルク IN 転送でマイコン情報データを確認してください。
- 5. ブートプログラムはマイコン情報コマンドを受信すると、マイコン情報を ASCII コードで送信準備します。
- 6. PC は Intel HEX のファイルを後述のバイナリ形式に変換し、ユーザ プログラム を作成してください。
- 7. PC はユーザプログラム転送開始コマンドをコマンド転送 (ベンダーリクエスト) で送信し、セットアップステージ終了後、バルク OUT 転送でユーザ プログラム を転送してください。
- 8. PC はユーザ プログラム転送完了後、約2秒待ってユーザ プログラム転送結果コマンドをコマンド転送 (ベンダーリクエスト) で送信しセットアップステージ終了後、バルク IN 転送で転送結果を確認してください。
- 9. ブートプログラムは、ユーザプログラム転送結果コマンドを受信すると、転送結果の値を送信準備します。
- 10. 転送結果が正常終了以外の場合、ブートプログラムは異常処理に入り自然復旧しません。PC上のデバイスドライバを終了させ、2. からやり直してください。



TOSHIBA TMP92CF26A

- b. ユーザプログラムフォーマット (バイナリ) の注意点
 - 1. レコードのチェックサム受信後は、次のレコードのスタートマーク (3AH, ":") 待ち状態になりますので、レコード間に 3AH 以外のデータを送信しても、そのデータは無視します。
 - 2. 最初に転送するレコードタイプはアドレスレコードである必要はありません。アドレスポインタの初期値が 00H になっているためです。
 - 3. ユーザ プログラムの転送領域は 3000H 番地から 21FFFH 番地まで (124K バイト) が割り当てられています。この範囲内でユーザ プログラム作成してください。
 - 注) USB 転送においては、ライトサイズを wIndex で 0000-FFFFhex の範囲で設定するため、転送する Object サイズの最大値は 64k バイトになりますので注意してください。
 - 4. ユーザ プログラムは Intel HEX フォーマットファイル (通常 ASCII コードで記述されています) をバイナリ形式に変換して転送してください。変換方法を以下に記述します。(変換方法は UART ダウンロードと同様) なお、USB で使用するユーザ プログラムの 1 レコード当たりのデータ数は最大 250 バイトにしてください。
 - 例) Intel HEX フォーマットファイルでアドレス 3000H から 16 バイトのデータをライトする場合の転送データ

Intel HEX フォーマットファイルをテキストエディタで表示させると下記の様に表示されます。

: 10300000607F100030000F201030000B1F16010B7

: 0000001FF

しかし、Intel HEX フォーマットファイルは通常 ASCII コードで記述されていますので、上記ファイルは実際には下記のようなデータで構成されています。


3A31303330303030303036303746313030303333030304632303130333030304 423146313630313042370D0A3A303030303030303146460D0A

上記データを下記表の法則で変換して、実際の転送データを作成してください。

変換前 (ASCII)	変換後 (バイナリ)
((3A \)	3A (3A は変換後もそのまま 3A で残してください。)
30~39	0~9
41 or 61	A
42 or 62	В
43 or 63	((// \ c
44 or 64	D
45 or 65	E
46 or 66	F
0D0A	削除

変換後データおよびデータの意味を以下に記述します。





チェックサム

- (4) その他注意点
 - a) USB コネクタについて

ブート中に USB コネクタの抜き差しを行わないでください。

b) PC上のソフトウエアについて

PC 上に専用の USB デバイスドライバ、アプリケーションソフトが必要となります。

3.5 割り込み

TLCS-900/H1 の割り込みは、CPU の割り込みマスクレジスタ <IFF2:0> (ステータスレジスタの 12~14 ビット)と割り込みコントローラによって制御されます。

TMP92CF26Aの割り込み要因には、下記に示す合計56本があります。

CPUによって生成される割り込み:9本

- ソフトウエア割り込み:8本
- 未定義命令実行違反割り込み: 1 本

内部割り込み: 38本

- 内蔵 I/O 割り込み: 30 本
- ●マイクロ DMA 転送終了/ HDMA 転送終了共通割り込み: 6本
- ●マイクロ DMA 転送終了専用割り込み: 2本

外部割り込み: 9本

● 外部端子の割り込み (INT0~INT7, INTKEY)

割り込み要因ごとに、個別の割り込みベクタ番号(固定)が割り当てられており、マスカブル割り込みのそれぞれに、7レベルの優先順位(可変)を割り付ける事ができます。ノンマスカブル割り込みの優先順位は、最優先の"7"に固定されています。

割り込みが発生すると、割り込みコントローラは、その割り込み要因の優先順位を CPU に送ります。同時に複数の割り込みが発生した場合は、最も高い優先順位値(最高はノンマスカブル割り込みの"7") を CPU に送ります。

CPU は、その送られてきた優先順位値と、CPU の割り込みマスクレジスタ(IFF2:0)の値を比較し、送られてきた優先順位値が、割り込みマスクレジスタの値以上であれば、その割り込みを受け付けます。割り込みマスクレジスタ(IFF2:0)の値は EI 命令(EI num…IFF<2:0>の内容が num になります。)を使用して書き替えることができます。例えば、"EI 3"とプログラムすると、割り込みコントローラに設定された、優先順位値 3以上のマスカブル割り込みと、ノンマスカブル割り込みとが受け付け可能となります。また、DI 命令(IFF<2:0>が7になります。)は動作的には "EI 7"と同じですが、マスカブル割り込みの優先順位値が 0~6 であるため、マスカブル割り込みの受け付け禁止用として使用されます。なお、EI 命令は実行後直ちに有効となります。

TLCS-900/H1 の割り込みには、上記汎用割り込み処理モードに加えて、内部/外部メモリおよび内蔵 I/O に対するデータ転送を行うことが出来る「マイクロ DMA」及び「HDMA」処理モードがあります。マイクロ DMA は CPU が、HDMA は DMA コントローラが自動的にデータの転送(1/2/4 バイト)を行います。HDMA は、マイクロ DMA より高速な転送が可能です。マイクロ DMA 要求、および HDMA 要求は割り込み要因から与えられる以外に、ソフトウエアから要求を発行する"ソフトスタート機能"があります。

図 3.5.1 に割り込み処理全体のフローを示します。

TOSHIBA TMP92CF26A




図 3.5.1 割り込み処理全体のフロー

3.5.1 汎用割り込み処理

CPU が割り込みを受け付けると、下記の動作をします。ただしソフトウエア割り込みと未定義命令実行違反割り込みが CPU で生成される場合、CPU は 1 と 3 をスキップし、2、4、5 のみを実行します。

- 1. CPU は、割り込みコントローラから、割り込みベクタをリードします。割り込みコントローラは、同一レベルに設定された割り込みが同時に発生した場合、デフォルトプライオリティ(固定:ベクタ値が小さいほど優先順位が高い)にしたがって割り込みベクタを発生し、その割り込み要求をクリアします。
- 2. CPU は、プログラムカウンタ「PC」とステータスレジスタ「SR」を、スタック領域 (XSP が示す領域)へ PUSH します。
- 3. CPUの割り込みマスクレジスタ<IFF2:0>の値を、受け付けた割り込みレベルより"1" だけ高い値にセットします。ただし、値が"7"の時は、インクリメントせず"7"をセットします。
- 4. 割り込みネスティングカウンタ INTNEST を、+1 カウントアップします。
- 5. CPU は、「FFFF00H+割り込みベクタ」番地のデータで示される番地へジャンプし、 割り込み処理ルーチンを開始します。

割り込み処理が終了し、メインルーチンに戻る時は、通常「RETI」命令で行います。この命令を実行すると、スタックからプログラムカウンタ PC とステータスレジスタ SR の内容をリストアし、割り込みネスティングカウンタ INTNEST を-1します。

ノンマスカブル割り込みは、プログラムによって割り込み受け付けを禁止する事ができません。一方、マスカブル割り込みは、プログラムによって割り込みの許可/禁止が選択できるとともに、各割り込みソースごとに優先順位を設定する事ができます(0 か 7 の割り込みレベルの設定は割り込み要求が無効になります)。 CPU は、CPU 自身が持つ割り込みマスクレジスタ <IFF2:0>の値以上の、優先順位値を持つ割り込み要求があると、割り込みを受け付けます。 そして、CPU のマスクレジスタ <IFF2:0>に、受け付けた優先順位に"1"を加えた値をセットします。

したがって、割り込み処理中に、現在実行している割り込みよりも高いレベルの割り込みが 発生した場合には、その割り込み要求を受け付け、割り込み処理のネスティング状態になりま す。

なお、CPU が割り込みを受け付け、前記 1~5 までの処理をしている間に発生した別の割り 込み要求は、その割り込み処理ルーチンの先頭命令が実行された直後にサンプリングされます。 先頭命令を DI 命令にすると、マスカブル割り込みのネスティングを禁止する事ができます。

リセット後、CPU のマスクレジスタ<IFF2:0>は、"111"に初期化されているため、マスカブル割り込み禁止状態になっています。

TMP92CF26Aでは、メモリFFFF00H~FFFFFH番地(256 バイト)が、割り込みベクタ領域 に割り当てられています。表 3.5.1 に割り込みテーブルを示します。

表 3.5.1 TMP92CF26A の割り込みベクタとマイクロ DMA/HDMA スタートベクタ

デフォル トプライ オリティ	女 3.5.1	割り込み要因とマイクロ DMA 要求要因	ベクタ値	ベクタ参照 アドレス	マイクロ DMA /HDMA スタート ベクタ
1		リセットまたは [SWI0] 命令	0000H	FFFF00H	
2		[SWI1] 命令	0004H	FFFF04H	
3		未定義命令実行違反 または[SWI2] 命令	0008H	FFFF08H	
4		[SWI3] 命令	000CH	FFFF0CH	
5	ノン	[SWI4] 命令	0010H	FFFF10H	
6	マスカブル	[SWI5] 命令	0014H	FFFF14H	
7		[SWI6] 命令	0018H	FFFF18H	
8		[SWI7] 命令	001CH	FFFF1CH	
9		(Reserved)	0020H	FFFF20H	
10		INTWD: ウォッチドッグタイマ	0024H	FFFF24H	
-		マイクロ DMA (注 2)		- ^	_
11		INT0: INT0 端子 入力	0028H	FFFF28H	0AH (注 1)
12		INT1: INT1 端子入力	002CH	FFFF2CH	0BH
13		INT2: INT2 端子入力	0030H	FFFF30H	0CH
14		INT3: INT3 端子入力	0034H	FFFF34H	0DH
15		INT4: INT4 端子 入力(TSI)	0038H	FFFF38H	0EH
16		INTALM: ALM (8192Hz,512Hz,64Hz,2Hz,1Hz)	003CH	FFFF3CH	0FH
17		INTTA4: 8-ビットタイマ 4	0040H	₹FFF40H	10H
18		INTTA5: 8-ビットタイマ 5	0044H	FFFF44H	11H
19		INTTA6: 8-ビットタイマ 6	0048H	FFFF48H	12H
20		INTTA7: 8-ビットタイマ 7	004CH	FFFF4CH	13H
21		INTP0: Protect 0 (特定の SFR へのライト)	0050H	FFFF50H	14H
22		(Reserved)	0054H	FFFF54H	15H
23		INTTAO: 8-ビットタイマ 0	0058H	FFFF58H	16H
24		INTTA1: 8-ビットタイマイ	005CH	FFFF5CH	17H
25		INTTA2: 8-ビットタイマ 2	0060H	FFFF60H	18H
26		INTTA3: 8-ビットタイマ 3	0064H	FFFF64H	19H
27		INTTB00: 16-ビットタイマ 0	0068H	FFFF68H	1AH
28		JNTTB01: 16-ビットタイマ 0	006CH	FFFF6CH	1BH
29		INTKEY: キーウェイクアップ	0070H	FFFF70H	1CH
30	マスカブル	INTRTC: RTC(アラーム 割り込み)	0074H	FFFF74H	1DH
31		(Reserved)	0078H	FFFF78H	1EH
32		INTLCD: LCDC	007CH	FFFF7CH	1FH
33	~/7	INTRX: シリアル受信終了	0080H	FFFF80H	20H (注 1)
34	\\	INTTX: シリアル送信終了	0084H	FFFF84H	21H
35		INTTB10: 16-ビットタイマ 1	0088H	FFFF88H	22H
36		INTTB11: 16-ビットタイマ 1	008CH	FFFF8CH	23H
37		INT5: INT5 端子入力	0090H	FFFF90H	24H
38		INT6: INT6 端子入力	0094H	FFFF94H	25H
39		INT7: INT7 端子 入力	0098H	FFFF98H	26H
40		INTI2S0: I ² S(チャネル 0)	009CH	FFFF9CH	27H
41	~	INTI2S1: I ² S(チャネル 1)	00A0H	FFFFA0H	28H
42		INTADM: AD 監視機能	00A4H	FFFFA4H	29H
43		INTSBI: SBI	00A8H	FFFFA8H	2AH
44		INTSPIRX: SPIC 受信	00ACH	FFFFACH	2BH
45		INTSPITX: SPIC 送信	00B0H	FFFFB0H	2CH
46		INTRSC: NAND Flash コントローラ	00B4H	FFFFB4H	2DH
47		INTRDY: NAND Flash コントローラ	00B4H	FFFFB8H	2EH
48		INTUSB: USB	00BCH	FFFFBCH	2FH
49			00C0H		30H
		(Reserved)		FFFFC0H	
50		(Reserved)	00C4H	FFFFC4H	31H

デフォル トプライ オリティ	タイプ	割り込み要因とマイクロ DMA 要求要	因 ベクタ値	ベクタ参照 アドレス	マイクロ DMA /HDMA スタート ベクタ
51		INTADHP: AD 最優先変換終了	00C8H	FFFFC8H	32H
52		INTAD: AD 変換終了	00CCH 〈	FFFFCCH	33H
53		INTTC0/INTDMA0: マイクロ DMA0 / HDMA0 終了	00D0H	FEFFD0H	34H
54		INTTC1/INTDMA1: マイクロ DMA1 / HDMA1 終了	00D4H	FFFFD4H	35H
55		INTTC2/INTDMA2: マイクロ DMA2 / HDMA2 終了	00D8H	FFFED8H	36H
56		INTTC3/INTDMA3: マイクロ DMA3 / HDMA3 終了	00DCH	FFFFDCH	37H
57	マスカブル	INTTC4/INTDMA4: マイクロ DMA4 / HDMA4 終了	Q0E0H V	FFFFE0H	38H
58		INTTC5/INTDMA5: マイクロ DMA5 / HDMA5 終了	00E4H	FFFFE4H	39H
59		INTTC6 : マイクロ DMA6 終了	00E8H	FFFFE8H	3AH
60		INTTC7 : マイクロ DMA7 終了	00ECH	FFFFECH	3BH
to		(Reserved)	00F0H : 00FCH	FFFFFCH	to

注 1) マイクロ DMA / HDMA を起動するときは、エッジ検出モードに設定してください。

注 2) マイクロ DMA デフォルトプライオリティ

マイクロ DMA は他のマスカブル割り込みより優先され起動します。



3.5.2 マイクロ DMA

TMP92CF26Aには、マイクロ DMA 機能と HDMA 機能があります。ここではマイクロ DMA 機能について説明します。 HDMA 機能については DMA コントローラの章を参照してください。

マイクロ DMA 機能に設定された割込み要求は、設定された割込みレベルに関わらず、マスカブル割り込みの中で最も高い割り込みレベル(レベル 6)で処理を行います。

マイクロ DMA 機能は CPU の協調動作によって実現されているため、CPU が HALT 命令 を実行しスタンバイ状態(IDLE2,IDLE1,STOP)になると、マイクロ DMA の要求は無視(保留) されます。

マイクロ DMA は8チャネル用意されており、後述のバースト指定により、連続転送が可能です。

注)マイクロ DMA 終了割り込みを使う場合は、SIMC レジスタのビット アに常に "1"をライトしてください。

(1) マイクロ DMA の動作

マイクロ DMA は、マイクロ DMA/HDMA 起動ベクタレジスタで指定された割り込み要求が発生し、且つ、DMA 選択レジスタでマイクロ DMA 起動が指定されていると、割り込み要求元の割り込みレベルに関わらず、CPU に対しマスカブル割り込みの中で最も優先順位の高いレベルでデータ転送処理を行います。IFF=7 のときは、マイクロ DMAの要求は受けつけられません。

マイクロ DMA は8チャネル用意されており、同時に8種類までの割り込み要因に対して、マイクロ DMA を設定する事ができます。

マイクロ DMA が受け付けられると、そのチャネルに割り当てられている割り込み要求フラグをクリアし、コントロールレジスタに設定された、転送元アドレスから転送先アドレスに、データ転送が一回(1/2/4 バイト)行われ、転送数カウンタを1によってデクリメントします。デクリメントした結果が"0"ならば、以下のような動作をします。

- CPU はマイクロ DMA 転送終了を割り込みコントローラに伝えます。
- 割り込みコントローラはマイクロ DMA 転送終了割り込み(INTTC0~INTTC7)を発生 させます。
- マイクロ DMA/HDMA 起動ベクタレジスタの値を "0" クリアして、次のマイクロ DMA 起動を禁止します。
- マイクロ DMA 処理を終了します。

デクリメントした結果が"0"でない場合、後述のバースト指定がなければ、マイクロ DMA 処理は終了します。この場合、転送終了割り込み(INTTCn)は発生しません。

割り込み要因を汎用割り込み処理と兼用せずマイクロ DMA もしくは HDMA 起動のみに使用する場合は、割り込みレベルを"0"にしておく必要があります。これはマイクロ DMA/HDMA 起動ベクタに設定されるまでの間に、その割り込み要求が発生すると、割り込みレベルが 1~6 の場合、CPU は汎用割り込み処理を行うためです。

割り込み要因をマイクロ DMA と汎用割り込みの起動で兼用する場合は、その割り込み 要因の割り込みレベルを、他のすべての割り込み要因の割り込みレベルより低くする必要 があります(注 1)。

マイクロ DMA 転送終了割り込みは、他のマスカブル割り込みと同様に割り込みレベルとデフォルトプライオリティにより、優先順位が決まります。

また、複数チャネルのマイクロ DMA 要求が、同時に発生した場合の優先順位は、割り込みレベルに無関係で、チャネル番号の若い方が高くなります。(CH0(高)→CH7(低))

注 1) マイクロ DMA 要因の割り込みレベルを他の割り込みレベルより高くすると、下記のような動作 をする場合があります。

下記設定にてINTxxx割り込みが先に発生し、割り込み処理フロー(図 3.5.1参照)で、"マイクロDMA起動ベクタで指定された割り込み"の確認後で、"割り込みベクタVのリード"の間にINTyyyが発生した場合、INTyyyの割り込みレベルのほうが高いため、その時点ではベクタVはINTyyyのベクタVに変化してしまいます。割り込み処理フローでは、マイクロDMAの確認が終了しているため、割り込みベクタVがすり替わる形となり、CPUはそのままINTyyyのベクタVをリードしてしまい、マイクロDMAの転送カウンタにかかわらずINTyyyが発生してしまいます。

INTxxx: レベル1 DMA 設定なし INTyyy: レベル6 DMA 設定あり

注 2) 一つの割り込みで、複数のマイクロ DMA を起動しないでください。複数設定した場合、チャネル番号の大きい方 (優先順位が低いマイクロ DMA) が起動されません (優先順位の高いマイクロ DMA 起動で、割り込みフラグがクリアされてしまうため)。

転送元/転送先アドレスを設定するレジスタは、32 ビット幅のコントロールレジスタになっていますが、アドレスは24本しか出力されていないため、マイクロDMAで取り扱える空間は、16M バイトとなります。


転送モードとしては、1/2/4 バイト転送の3種類があり、それぞれの転送モードに対して、転送後、転送元/転送先アドレスをインクリメント、デクリメント、固定するモードを用意しています。このモードにより、メモリからメモリ、I/Oからメモリ、メモリからI/O、I/Oから I/Oのデータ転送を簡単に行えます。転送モードの詳細は、「(4)転送モードレジスタ詳細」を参照して下さい。

転送数カウンタは、16 ビット幅で構成されているため、一つの割り込み要因に対して、 最大 65536 回(転送カウンタの初期値が 0000H のとき最大)の、マイクロ DMA 処理を行 うことができます。

マイクロDMA処理を行うことの出来る割り込み要因は、表 3.5.1でマイクロDMA起動ベクタのある 47 種類の割り込みとソフトスタートによる計 48 種類です。

転送先アドレスINCモード(カウンタモード以外は同様)のマイクロDMAサイクルを注) srcおよびdstアドレスは内部RAMのアドレスのため、出力されません。

図 3.5.2に示します。(ソースメモリ、ディスティネーションメモリともに内部 RAM で、両アドレスは 4 の倍数の場合。)



注) src および dst アドレスは内部 RAM のアドレスのため、出力されません。

図 3.5.2 マイクロDMAサイクル図

ステート(1),(2):命令 フェッチサイクル(次の命令コードの先取り)

ステート(3) :マイクロ DMA リードサイクル

ステート(4) :マイクロ DMA ライトサイクル

ステート(5) :((1),(2)ステートに同じ)

(2) ソフトスタート機能

割り込み要因によるマイクロ DMA/HDMA の起動以外に、DMAR レジスタへのライトサイクルが発生した事により、マイクロ DMA もしくは HDMA を起動する "マイクロ DMA/HDMA ソフトスタート機能"があります。

DMAR レジスタの各ビットに "1"をライトする事により、マイクロ DMA もしくは HDMA を一回起動する事ができます("0"をライトしても変化しません)。転送が終了する と、終了したチャネルに対応する DMAR レジスタのビットが、自動的に "0"にクリアされます。

また、再度 DMAR レジスタに"1"をライトすると、マイクロ DMA 転送カウンタ (DMACn)、もしくは HDMA 転送カウンタ B(HDMACBn)が"0"でない限り、ソフトスタートを引き続き行う事ができます。

DMAB レジスタでバースト指定されている場合は、マイクロ DMA を起動するとマイクロ DMA 転送カウンタが"0"になるまで、連続的にデータ転送されます。


割り込み要因によるマイクロ DMA 転送の合間にソフトスタートを実行してもマイクロ DMA 転送カウンタは変化しません。他のビットへの誤書き込みを防ぐために、リードモディファイライト命令は使わないでください。

- 注 1) ソフトスタートの場合、複数チャネルの同時スタートはしないでください。
- 注 2) 連続して、動作させる場合、すべてのチャネルのマイクロ DMA が終了していることを確認の上(すべて"0" であることの確認)、再スタートしてください。

記号	名称	アドレス	7	64	5	4	3	2	1	0
			DREQ7	DREQ6	DREQ5	DREQ4	DREQ3	DREQ2	DREQ1	DREQ0
DMAR	DMA	109H				R	w //			
DIVIAR	request	(RMW 禁)	0	0	0	0	\ 0	0	0	0
				/		1: DMA の	ソフト要求			

(3) 転送制御レジスタ

転送元アドレス、転送先アドレスは、下記のレジスタで設定します。これらのレジスタは、「LDC cr,r」命令を使用して、データの設定を行います。



(4) 転送モードレジスタ詳細



DMAMn[4:0]	モード説明	実行時間
0 0 0 z z	転送先 INC モード	
	$(DMADn +) \leftarrow (DMASn)$	5ステート
	DMACn ← DMACn - 1	
	DMACn = 0 の場合 INTTCn	
0 0 1 z z	転送先 DEC モード	
	$(DMADn -) \leftarrow (DMASn)$	5ステート
	DMACn ← DMACn - 1	
	DMACn = 0 の場合 INTTCn	
0 1 0 z z	転送元 INC モード	
	(DMADn) ← (DMASn +)	5ステート
	DMACn ← DMACn - 1	
	DMACn = 0 の場合 INTTCn	
0 1 1 z z	転送元 DEC モード	\mathbb{S}^{2}
	(DMADn) ← (DMASn -)	5ステート
	DMACn ← DMACn − 1	
	DMACn = 0 の場合 INTTCn	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
1 0 0 z z	転送元および転送先 INC モード	/
	$(DMADn +) \leftarrow (DMASn +)$	6ステート
	DMACn ← DMACn − 1	
	DMACn = 0 の場合 INTTCn	
1 0 1 z z	転送元および転送先 DEC モード	
	$(DMADn -) \leftarrow (DMASn -)$	6ステート
	DMACn ← DMACh − 1	
110	DMACn = 0 の場合 INTTCn	
1 1 0 z z	転送元 および転送先 Fixed モード	
	(DMADn) ← (DMASn)	5ステート
	DMACn ← DMACn − 1 DMACn = 0.の場合 INTTCn	
1 1 1 00	カウンタモード	
11100	DMASn ← DMASn + 1	
4	DMASn ← DMASn + 1 DMACn ← DMACn − 1	5ステート
	DMACn ← DMACn − 1 DMACn = 0 の場合 INTTCn	

ZZ: 00 = 1-バイト 転送

01 = 2-バイト 転送

10 = 4-バイト 転送

11 = Reserved

注 1) n はマイクロ DMA チャネルナンバ(0~7)を表しています。

DMADn+/DMASn+: ポスト-インクリメント(レジスタ値は転送後にインクリメントします。)

DMADn-/DMASn-、ポスト-デクリメント(レジスタ値は転送後にデクリメントします。)

"I/O" は固定されたメモリアドレスを意味します; "メモリ" は増大あるいは減少するメモリアドレスを意味します。

注 2) 転送 モードレジスタは上にリストされた値以外は設定しないでください。

注 3) 上記の表の実行時間はベストケースを表しています。(1-ステート メモリアクセス)

3.5.3 割り込み コントローラ

図 3.5.3に、割り込み回路のブロック図を示します。この図の左半分は割り込みコントローラを示し、右半分はCPUの割り込み要求信号回路とホルト解除回路を示しています。

割り込みコントローラは、各割り込みチャネルごと(合計 59 チャネル)に、割り込み要求フラグ(フリップフロップ)、割り込み優先順位設定レジスタ、マイクロ DMA/HDMA 起動ベクタ設定レジスタを持っています。割り込み要求フラグは、周辺からの割り込み要求をラッチするためのものです。

このフラグは、以下の場合にクリアされます。

- リセット動作
- CPU が割り込みを受け付け、その割り込みのベクタを CPU がリードしたとき
- 割り込みをクリアする命令の実行(INTCLR レジスタに DMA 起動ベクタをライト)
- CPU がその割り込みでのマイクロ DMA 要求を受け付けた時
- DMAC がその割り込みでの HDMA 要求を受け付けた時
- その割り込みでのマイクロ DMA バースト転送が終了した時

割り込みの優先順位は、各割り込み要因ごとに準備されている割り込み優先順位設定レジスタ(INTE0AD、INTE12,・・・・等)にそれぞれの優先順位をライトすることで設定出来ます。設定出来る割り込みレベルは1から6までの6レベルです。ライト優先順位値を"0"(または"7")にする事により、該当する割り込み要求は禁止されます。

また、同時に同一レベルの割り込み要求が発生した場合には、デフォルトプライオリティ(プライオリティ値の小さいもの = ベクタの小さいもの)に従い、割り込みを受け付けます。なお、割り込み優先順位設定レジスタの3ビット目、7ビット目をリードすると、割り込み要求フラグの状態がリードされ、各チャネルの割り込み要求の有無がわかります。

割り込みコントローラは、同時に発生した割り込みの中で、最も優先順位の高い割り込みレベルと、そのベクタアドレスを CPU へ送ります。CPU は、ステータスレジスタ(SR)に設定された割り込みマスクレジスタ<IFF2:0>と割り込みレベルを比較し、割り込みのレベルが高ければ、この割り込みを受け付けます。そして、CPU 側の SR<IFF2:0>に、受け付けた割り込みレベル+1 の値をセットし、この値以上の割り込み要求だけが、多重に受け付けられる割り込み要因となります。割り込み処理の終了(RETI 命令の実行)により、CPU 側の SR<IFF2:0>には、スタックに退避されていた、割り込み発生以前の割り込みマスクレジスタの値をリストアします。

割り込みコントローラには、マイクロDMA/HDMAの起動ベクタを格納するレジスタ(8 チャネル)が用意されています。このレジスタに起動ベクタ(表 3.5.1参照)をライトする事により、該当する割り込み要求が発生する事によって、マイクロDMAもしくはHDMAが起動されます。なお、このマイクロDMAもしくはHDMA処理の前に、マイクロDMAパラメータ用レジスタ(DMAS, DMAD等)、もしくはHDMAパラメータ用レジスタ(HDMAS, HDMAD等)に値を設定しておく必要があります。





図 3.5.3 割り込み コントローラブロック図


(1) 割り込み レベル設定レジスタ

記号	名称	アドレス	7	6	5	4	3	2	1	0
						•		IN ⁻	T0	
IN ITEO	INT0	Foli	_	_	_	-	IOC	I0M2	I0M1	IOMO
INTE0	enable	F0H	_		_	•	R	^	R/W	
			"	"0"をライトしてください			0	Q	0	0
				IN	IT2			IN.	Ţ1	
INTE12	INT1 & INT2	D0H	I2C	I2M2	I2M1	I2M0	I1C	(MM2)) I1M1	I1M0
INTEIZ	enable	DUH	R		R/W		R		R/W	
			0	0	0	0 /	0((/	/ 0	0	0
				IN	IT4		7//	IN	Т3	
INTE34	INT3 & INT4	D1H	I4C	I4M2	I4M1	I4M0	I3C	I3M2	I3M1	I3M0
INTL34	enable		R		R/W		(R)	/	R/W	
			0	0	0	0	0	0	0	0
				IN	IT6	41		ÍN.	T5 \	,
INTE56	INT5 & INT6	D2H	I6C	I6M2	I6M1	16M0	I5C	15M2	15M1	I5M0
1111200	enable	DZII	R		R/W	$((// \le)$	R		R/W	Т
			0	0	0	(0)	0		//0	0
				T	(IN	t 7 //	T
INT7	INT7	D3H	_	-			I7C	17M2	I7M1	17M0
	enable	2011	_		(,F)	\rightarrow	R	<u>//)) </u>	R/W	
			"(0"をライト	してくださ	ر، ا	0	0	0	0
	INTTA0 &			INTTA1	(TMRA1)			NTTA0 ((TMRA0)	
INTETA01	INTTA1	D4H	ITA1C	ITA1M2	ITA1M1	ITA1M0	ITA0C	ITA0M2	ITA0M1	ITA0M0
	enable		R		R/W		R		R/W	1
			0 /	0	V 0	0) o	0	0	0
	INTTA2 &		\		(TMRA3)		Y /	INTTA2 (,	1
INTETA23	INTTA3	D5H	ITA3C	ITA3M2	ITA3M1	ITA3M0	TTA2C	ITA2M2	ITA2M1	ITA2M0
	enable		R))	R/W		R		R/W	1
			0	0	0 / 7	0	0	0	0	0
	INTTA4 &		//		(TMRA5)	4.).		INTTA4 (<i>'</i>	1
INTETA45	INTTA5	D6H	ITA5C	ITA5M2	ITA5M1	TA5M0	ITA4C	ITA4M2	ITA4M1	ITA4M0
	enable)	R		(R/W)		R		R/W	
		\vee	0	0		0	0	0	0	0
	INTTA6 &				(TMRA7)		ITA 60	INTTA6 (,	.
INTETA67	INTTA7	D7H	ITA7C	TA7M2	ITA7M1	ITA7M0	ITA6C	ITA6M2	ITA6M1	ITA6M0
	enable		R		R/W		R		R/W	
		<i>y</i>	0	0	0	0	0	0	0	0



lxxM2	lxxM1	lxxM0	機能(ライト)
0	0	0	割り込み要求を禁止に設定
0	0	1	割り込みレベルを"1"に設定
0	1	0	割り込みレベルを"2"に設定
0	1	1	割り込みレベルを"3"に設定
1	0	0	割り込みレベルを"4"に設定
1	0	1	割り込みレベルを"5"に設定
1	1	0	割り込みレベルを"6"に設定
1	1	1	割り込み要求を禁止に設定

記号	名称	アドレス	7	6	5	4	3	2	1	0
	INITTROOP			INTTB01	(TMRB0)			INTTB00	(TMRB0)	
INITETRO	INTTB00 &	Doll	ITB01C	ITB01M2	ITB01M1	ITB01M0	ITB00C	ITB00M2	ITB00M1	ITB00M0
INTETB0	INTTB01 enable	D8H	R		R/W		R		R/W	
	enable		0	0	0	0	0	0	0	0
	INITTD40.9			INTTB11	(TMRB1)		<	INT	TB10 (TMR	B1)
INTETB1	INTTB10 & INTTB11	D9H	ITB11C	ITB11M2	ITB11M1	ITB11M0	ITB10C	ITB10M2	ITB10M1	ITB10M0
INTERD	enable	Dail	R		R/W		R		R/W	
	Chable		0	0	0	0	0	0	0	0
	INTRVO 8			INT	TX0		$\sim (C$	/	INTRX0	
INTES0	INTRX0 & INTTX0	DBH	ITX0C	ITX0M2	ITX0M1	ITX0M0	IRX0C	JRX0M2	IRX0M1	IRX0M0
INTESU	enable	рын	R		R/W		R		R/W	
	Chabic		0	0	0	0	((0))	^{>} 0	0	0
	INTODLO			INT	ADM	6			INTSBI	
INTESBIADM	INTSBI & INTADM	E0H	IADM0C	IADMM2	IADMM1	IADMM0	ISBI0C	ISBIM2	ISBIM1	ISBIM0
INTESHADIVI	enable	EUH	R		R/W		R	\Diamond	R/W	
	Chabic		0	0	0	\bigcirc	0	0	0	0
				INTS	PITX	(INTSPIRX	
INTESPI	INTSPI	E1H	ISPITC	ISPITM2	ISPITM1	ISPITM0	ISPIRC	ISPIRM2	(ISPIRM1	ISPIRM0
INTESTT	enable	E1H	R		R/W		R //		R/W	
			0	0	40	0	0	(0)	0	0
									INTUSB	
INTEUSB	INTUSB	E3H		-1(<u> -</u> "	_	IUSBC	IUSBM2	IUSBM1	IUSBM0
IIVILOOD	enable	Lori	_				R		R/W	
			"()"をライト	してください	,\/ /	0	0	0	0
					>))		INTALM	
INTEALM	INTALM	E5H	- ((-))		-	JALMC	IALMM2	IALMM1	IALMM0
	enable	2011					R		R/W	
			(("("をライト	してくださし	///	0	0	0	0
				<u>// </u>	- (5	71/			INTRTC	
INTERTC	INTRTC	E8H (7/ ^	-	=	/ =	IRC	IRM2	IRM1	IRM0
	enable		(())_			\rightarrow	R		R/W	
	//	()) _ `)"をライト	してくださ	۸,	0	0	0	0
		\/ /	7			1		INT	KEY	
INTEKEY	INTKEY	E9H			_	-	IKC	IKM2	IKM1	IKM0
	enable	2311			/_		R		R/W	
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		"(0"をライト	してください	۸,	0	0	0	0



lxxM2	lxxM1	lxxM0	機能(ライト)
0	0	0	割り込み要求を禁止に設定
0	0	1	割り込みレベルを"1"に設定
0	1	0	割り込みレベルを"2"に設定
0	1	1	割り込みレベルを"3"に設定
1	0	0	割り込みレベルを"4"に設定
1	0	1	割り込みレベルを"5"に設定
1	1	0	割り込みレベルを"6"に設定
1	1	1	割り込み要求を禁止に設定

	T	1		ı	ı		1	1		
記号	名称	アドレス	7	6	5	4	3	2	1	0
				-				INTI	_CD	
INTELCD	INTLCD	EAH	-	-	_	_	ILCD1C	ILCDM2	ILCDM1	ILCDM0
	enable		-				R		R/W	
			"(0"をライト		,١	0	0	0	0
	INTI2S0 &			INT	ı				INTI2S0	
INTEI2S01	INTI2S1	EBH	II2S1C	II2S1M2		II2S1M0	I I2SOC	II2S0M2	II2S0M1	II2S0M0
	enable		R		R/W		R/W	(())	R/W	0
			0	0	0	0	0	0	0	0
	INTRSC &		IDCCC	IRSCM2	RSC	IRSCM0	IRDYC	INTE	IRDYM1	IRDYM0
INTENDFC	INTRDY	ECH	IRSCC R	IKSCIVIZ	R/W	IKSCIVIU	R	IRUTIVIZ	R/W	IKUTIVIU
	enable		0	0	0	0	(0)	0	0	0
					_				P0	U
	INTP0		_	_	_	A	IP0C	IP0M2	IP0M1	IP0M0
INTEP0	enable	EEH	=		=		R	^	R/W	
			"(してくださし	6070	0	0	0	0
INIT/					DHP	(, VINT	AD	
INITEAD	INTAD &		IADHPC	IADHPM2	IADHPM1	IADHPM0	IADC	IADM2	(IADM1	IADM0
INTEAD	INTADHP enable	EFH	R		R/W		R /		R/W	
	eriable		0	0	40) 0	0	(0)	0	0
		-								
				lxxM2	lxxM1	lxxM0		機能(ライト)	
				0	0	0	割り込み	要求を禁止	に設定	
				0	0	1	割り込み	・レベルを"1"	に設定	
				// o	1 (1/6		↓レベルを"2"		
5	割り込み要求フ	ラグ	7/^	0	4			・レベルを"3"		
	/		(\bigcirc)	1	0	0		・レベルを"4"		
		()		1	$\binom{0}{1}$	1 0		メ レベルを"5" メ レベルを"6"		
		V//	7	1		1		・レベルを b ・要求を禁止		
			<			<u>, '</u>	1,7,20	スポビ水土		
	\$2				>					

記号	名称	アドレス	7	6	5	4	3	2	1	0
				INTTC1/	INTDMA1	•		INTTC0/	/INTDMA0	•
INITETOOA	INTTC0/INTDMA0		ITC1C	ITC1M2	ITC1M1	ITC1M0	ITC0C	ITC0M2	ITC0M1	ITC0M0
	& 	F1H	/IDMA1C	/IDMA1M2	/IDMA1M1	/IDMA1M0	/IDMA0C	/IDMA0M2	/IDMA0M1	/IDMA0M0
/INTEDIMAUT	INTTC1/INTDMA1		R		R/W		R		R/W	
	enable		0	0	0	0	0 <	0	0	0
				INTTC3/	INTDMA3			INTTC2/	/INTDMA2	
INTETCOO	INTTC2/INTDMA2		ITC3C	ITC3M2	ITC3M1	ITC3M0	ITC2C	ITC2M2	> ITC2M1	ITC2M0
	& INTTC3/INTDMA3	F2H	/IDMA3C	/IDMA3M2	/IDMA3M1	/IDMA3M0	/IDMA2C	/IDMA2M2	/IDMA2M1	/IDMA2M0
/IIN I EDIVIAZS	Enable		R		R/W		R 🕜	7	R/W	
	Enable		0	0	0	0	0//))0	0	0
				INTTC5/	INTDMA5	,		INTTC4/	/INTDMA4	
INTETOAE	INTTC4/INTDMA4		ITC5C	ITC5M2	ITC5M1	ITC5M0	ITC4C	ITC4M2	ITC4M1	ITC4M0
INTETC45	& INTTC5/INTDMA5	F3H	/IDMA5C	/IDMA5M2	/IDMA5M1	/IDMA5M0	/IDMA4C	/IDMA4M2	/IDMA4M1	/IDMA4M0
/INTEDIVIA43	Enable		R		R/W		R		R/W	
	Lilable		0	0	0	0	0	0 <	0	0
				INTTC7	(DMA7)		>	INTTE	6 (DMA6)	
INTETC67	INTTC6 & INTTC7 enable	F4H	ITC7C	ITC7M2	ITC7M1	TC7M0	ITC6C	ITC6M2	ITC6M1	ITC6M0
			R		R/W		R	170	R/W	
			0	0	0	0	0	0	O	0
					-1		((ĬN	TWD	
INTWDT	INTWD	F7H	=	-		_	ITCWD	7	=	=
IINTWDT	enable	F/II	-	((1/-//		(R))		
				"0"をライト	してください	`	(vo)) –	-	_
				- 4				-		
			<u> </u>		> -		77			
				lxxM2	lxxM1 <	lxxM0		機能(ライト)	
)) o	0<	//0	割り込み	要求を禁止に	に設定	
				0	0		割り込み	レベルを"1"	に設定	
	\downarrow		(// 5)	0	1	0	割り込み	レベルを"2"	に設定	
	· · · · · · · · · · · · · · · · · · ·			0	(7)	1	割り込み	レベルを"3"	に設定	
	割り込み要求	フラグ		(1	(0 $)$	0	割り込み	レベルを"4"	に設定	
		$\leq <$		1	0	1		レベルを"5"		
			,		1	0		レベルを"6"		
	^ ^				1	1	割り込み	要求を禁止に	に設定	
					>					
		7)		>						
			d							
		\wedge		\ \						

(2) 外部割り込み制御

記号	名称	アドレス	7	6	5	4	3	2	1	0
			I5EDGE	I4EDGE	13EDGE	12EDGE	I1EDGE	10EDGE	IOLE	_
					V	V			R/	W
	Interrupt		0	0	0	0	0	0	0	0
IIMC0	input mode	F6H			INT3 エッジ 0:立ち	INT2 エッジ 0:立ち	INT1 エッジ 0:立ち	INT0 エッジ 0:立ち	0:INT0 エッジ	"0"をライト してくださ
	control 0	(RMW 禁)	上がり	上がり	上がり	上がり	上がり	上がり	モード	い。
			1: 立ち 下がり	1: 立ち 下がり	1: 立ち 下がり	1: 立ち 下がり	1: 立ち 下がり	1: 立ち 下がり	1:INT0 レベル モード	
							\(77/1	17EDGE	I6EDGE
										V
	Interrupt	E411					4		0	0
IIMC1	input mode	FAH (RMW 禁)) /	INT7 エッジ	INT6 エッジ
	control 1	(KIVIVV 示)							0:立ち 上がり	0:立ち 上がり
						4			1: 立ち	エかり 1/立ち
									下がり	下がり

注 1) INTO 端子のモードをレベルにしてからエッジに切り替える場合(<IOLE>を "1"から "0"へ)、INTO を禁止してから切り替えてください。

DI

LD (IIMC0), XXXXXX0-B ;レベルからエッジに切り替える

LD (INTCLR), 0AH ;割り込み要求フラグをクリア

NOP ;Elの実行をウェイト

NOP NOP

NOP

注: X = Don't care; "-" = No change.

注 2) 外部割り込みの入力パルス幅にはスペックがあります。「4.電気的特性」を参照して下さい。

注 3) ポートの設定において、16 ビットタイマ入力を選択しキャプチャー制御を行う場合、INT6,INT7 は、IIMC1 レジスタの設定ではなく、TBnMOD<TBnCPM1:0>の設定に従って動作します。

外部割り込み端子 機能

割り込み	端子名	₹ ¥	沙 設定方法
		立ち上がりエッジ	<i0le> = 0,<i0edge> = 0</i0edge></i0le>
INT0	PC0	立ち下がりエッジ	<i0le> = 0, <i0edge> = 1</i0edge></i0le>
		プ・レ High レベル	<10LE> = 1
INT1	DC4		<l1edge> = 0</l1edge>
IINTT	PC1	立ち下がり エッジ	<l1edge> = 1</l1edge>
INITO	DC2	立ち上がり エッジ	<l2edge> = 0</l2edge>
INT2	PC2	立ち下がりエッジ	<l2edge> = 1</l2edge>
INITO	PC3		<l3edge> = 0</l3edge>
INT3	PC3	──	<l3edge> = 1</l3edge>
INITA	Doc	立ち上がり エッジ	<i4edge> = 0</i4edge>
INT4	P96	立ち下がり エッジ	<i4edge> = 1</i4edge>
INITE	DDS	立ち上がりエッジ	<i5edge> = 0</i5edge>
INT5	PP3	立ち下がり エッジ	<i5edge> = 1</i5edge>
INITO	DD4	立ち上がりエッジ	<i6edge> = 0</i6edge>
INT6	PP4	立ち下がり エッジ	<i6edge> = 1</i6edge>
INITZ	DDE	立ち上がりエッジ	<i7edge> = 0</i7edge>
INT7	PP5	── ↓ 立ち下がり エッジ	<i7edge> = 1</i7edge>

(3) SIO 受信割り込み制御

記号	名称	アドレス	7	6	5	4	3	2	1	0
			-	ı						IR0LE
			V	V						W
	SIO		0	0						1
	Interrupt	F5H	"0"を	"0"を						0:INTRX
SIMC	mode	(RMW 禁)	ライト	ライト						エッジ
	control	(してくだ	してくだ) /	モード
			さい	さい			/			1:INTRX
			注)					(// 5)		レベル
										モード

注)マイクロ DMA 終了割り込みを使う場合は、常に "1"をライトしてください。

0	エッジ 検出 INTRX
1	"H"レベル INTRX

(4) 割り込み要求フラグクリアレジスタ

割り込み要求フラグのクリアは、INTCLR レジスタにマイクロ DMA/HDMA 起動ベクタをライトする事で行います。

例えば、INTO 割り込みフラグをクリアする場合、DI 命令後に下記のレジスタ操作を行います。

$INTCLR \leftarrow 0AH$	INTO割り込み要求フラグのクリア
-------------------------	-------------------

記号	名称	アドレス	7	6	5	4	3	(2)	· 1	0
			CLRV7	CLRV6	CLRV5	CLRV4	CLRV3	CLRV2	CLRV1	CLRV0
INITOLD	Interrupt	F8H	w ((// 5)							
INTCLR	clear control (RMW	(RMW 禁)	0	0	0	0	9)	0	0
				•	•	割り込み	ナベクタ	>		

(5) マイクロ DMA/HDMA スタートベクタレジスタ

マイクロ DMA/HDMA 処理をどの割り込み要因に割り当てるかを選択するレジスタです。このレジスタに設定されたベクタ値と一致するマイクロ DMA/HDMA 起動ベクタを持つ割り込み要因をマイクロ DMA/HDMA 起動要因として割り当てます。

マイクロ DMA 転送カウンタ (DMACn)、もしくは HDMA 転送カウンタ B(HDMACBn) が"0"になると、割り込みコントローラにそのチャネルに相当するマイクロ DMA/HDMA 転送終了割り込みが伝えられるとともに、このマイクロ DMA/HDMA 起動ベクタレジスタはクリアされ、そのチャネルのマイクロ DMA/HDMA 起動要因がクリアされますので、引き続きマイクロ DMA/HDMA 処理をさせたい場合は、マイクロ DMA/HDMA 転送終了割り込み処理の中で、再度このマイクロ DMA/HDMA 起動ベクタレジスタをセットする必要があります。

また、複数チャネルのマイクロ DMA/HDMA 起動ベクタレジスタに同一ベクタが設定されている場合は、チャネル番号の小さい方が優先されます。

したがって、2 チャネルのマイクロ DMA/HDMA 起動ベクタレジスタに同一ベクタが設定されている場合、チャネル番号の小さいチャネルがマイクロ DMA/HDMA 転送終了になるまで実行され、そのチャネルのマイクロ DMA/HDMA 起動ベクタを再度設定しなければ、その後のマイクロ DMA/HDMA 起動はチャネル番号の大きいチャネルに移行します。(マイクロ DMA/HDMA のチェーン)



記号	名 称	アドレス	7	6	5	4	3	2	1	0
					DMA0V5	DMA0V4	DMA0V3	DMA0V2	DMA0V1	DMA0V0
DMA0V	DMA0	100H					R/	W		
DIVIAUV	start vector	1001			0	0	0	0	0	0
							DMA0 起	動ベクタ		
					DMA1V5	DMA1V4	DMA1V3	DMA1V2	DMA1V1	DMA1V0
DMA1V	DMA1	101H					R/	w		
DIVIATV	start vector	10111			0	0	0	((0)	0	0
							DMA1 起	動ベクタ	/	
					DMA2V5	DMA2V4	DMA2V3	DMA2V2	DMA2V1	DMA2V0
DMA2V	DMA2	102H				r) R	w))		
DIVII (Z V	start vector	102H			0	0	0	0	0	0
						ı	DMA2 起	動ベクタ		
				DMA3V5	DMA3V4	DMA3V3	DMA3V2	DMA3V1	DMA3V0	
DMA3V	DMA3	103H				M	∖ R/	W	$\sqrt{}$	
DIVIAGV	start vector				0	0	0	0 🔿	Q	0
						$(0/\langle$	DMA3 起	動ベクタ		
					DMA4V5	DMA4V4	DMA4V3	DMA4V2	DMA4V1	DMA4V0
DMA4V	DMA4	104H			((1//	R/	w \	70/	
DIVII/ (4 V	start vector	10411			0	0	0 /	70	0	0
					4(DMA4 起	動ベクタ		
					DMA5V5	DMA5V4	DMA5V3	^	DMA5V1	DMA5V0
DMA5V	DMA5	105H		\rightarrow	()	· I	((//Ŕ/	Ŵ	1	
	start vector			\mathcal{A}	0	9	0	/ 0	0	0
							DMA5 起	動ベクタ	1	
					DMA6V5	DMA6V4	DMA6V3	DMA6V2	DMA6V1	DMA6V0
DMA6V	DMA6	106H						W	I	
	start vector		\nearrow	7	0	0	0	0	0	0
			+		/-		DMA6 起		i .	
					DMA7V5	DMA7V4	DMA7V3	l	DMA7V1	DMA7V0
DMA7V	DMA7	107H	47/4			71/ -		W	I	
	start vector				0	0	0	0	0	0
					(///)	DMA7 起	動ベクタ		

(6) マイクロ DMA/HDMA 選択レジスタ

マイクロ DMA 処理もしくは HDMA 処理のどちらを起動するかを選択するレジスタで

マイクロ DMA/HDMA 起動ベクタレジスタ(DMAnV)は、マイクロ DMA 及び HDMA 機能で兼用しています。マイクロ DMA/HDMA 起動ベクタレジスタに設定されたベクタ 値と一致する割り込み要因が発生した時にマイクロ DMA 及び HDMA 機能のどちらを起動するかを選択するレジスタです。

		/	A .								
記号	名 称	アドレス	7	6	5	4	3	2	1	0	
						DMASEL5	DMASEL4	DMASEL3	DMASEL2	DMASEL1	DMASEL0
	N 4"						R/	W			
DMASEL	Micro DMA/HDMA	10AH			0	0	0	0	0	0	
DIVIAGEL	select	TOATT			0:マイクロ	0:マイクロ	0:マイクロ	0:マイクロ	0:マイクロ	0:マイクロ	
	00.001				DMA5	DMA4	DMA3	DMA2	DMA1	DMA0	
					1:HDMA5	1:HDMA4	1:HDMA3	1:HDMA2	1:HDMA1	1:HDMA0	

(7) マイクロDMAのバースト指定

マイクロ DMA 処理はバースト指定を行うことにより、1 回のマイクロ DMA 起動で転送カウンタ・レジスタが"0"になるまで、連続転送を行う事が可能です。下記に示す DMAB レジスタのマイクロ DMA チャネルに対応するビットを"1"にすることで、バースト指定できます。

記	号	名	称	アドレス	7	6	5	4	3	(2)) 1	0
					DBST7	DBST6	DBST5	DBST4	DBST3	DBST2	DBST1	DBST0
DI	ИΑВ	DMA 108H				RW (7)						
DI	IAD	burst		100⊓	0	0	0	0	0 /	() ₀)	0	0
								1: DMA バ・	ースト要求			

(8) 注意事項

CPU は、命令実行ユニットとバスインタフェースユニットが分離されています。そのため、割り込みが発生する直前に、その割り込みコントローラの割り込み要求フラグをクリアする命令をフェッチした場合、CPU が割り込みを受け付けて、割り込みベクタをリードするまでの間に、その割り込み要求フラグをクリアする命令(注)を実行するということがあり得ます。この場合、CPU は要因消滅ベクタ "0004H"をリードし、FFFF04H 番地の割り込みベクタをリードします。

上記の現象を回避するため、割り込み要求フラグをクリアする時は、DI 命令の後にクリアする命令を置くようにして下さい。クリアする命令を実行した後、再び EI 命令で割り込みをイネーブルにするときは、クリア命令後必ず3命令(例: "NOP"が3回)以上間をおいてから EI 命令を実行してください。クリア命令後すぐに EI 命令を実行すると、割り込み要求フラグがクリアされる前に、割り込みイネーブルになることがあります。

また、POP SR 命令により割り込みマスクレベル (ステータスレジスタ SR の<IFF2:0>) を書き替えるときは、必ず DI 命令により割り込みを禁止した後に POP SR 命令を実行してください。

さらに、以下の2点は例外の回路になっていますので注意が必要です。

	エッジタイプの割り込みでないため、割り込み要求用フリップフロップ機能はキャンセルされ、周辺割り込み要求がそのままフリップフロップのS入力を素通りし、Q出力になります。 モード変更(エッジ→レベル)を行った場合、以前の割り込み要求フラグは、自動的にクリアされます。
	INTO を "0" から "1" にすることによって、CPU が割り込み応答シーケンスに入ったときは、その割り込み応答シーケンスが完了するまで INTO を "1" のままにしておく必要があります。また、INTO のレベルモードを HALT の解除に使用する場合も一度 "0" から "1" にした場合は、HALT が解除されるまで必ず "1" に保持しておく必要があります。(ノイズによって途中で "0" は 1 ステートがない ようにしてくだが
INTO の レベルモード	が入ることがないようにしてください。) レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り 込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンス
	でクリアしてください。 DI
	LD (IIMCO), 00H ; レベルからエッジへ切り替える LD (INTCLR), 0AH ; INTO 割り込み要求フラグをクリア NOP ; EI の実行をウェイト NOP
	NOP EI
INTRX	レベルモード時、割り込み要求用フリップフロップをクリアするには、リセット動作または シリアルチャネルの受信バッファをリードする必要があります。INTCLR レジスタライトによ るクリアはできません。
+=== A A 4 1 1 7 2 H	7 * U - 0 * * * * * * * * * * * * * * * * * *

注: 下記の命令および端子変化も、この割り込み要求フラグをクリアする命令に相当します。

INTO: エッジモードで割り込み要求発生後のレベルモードへの切り替え命令

レベルモードでの割り込み要求発生後の端子入力変化("H"→ "L")

INTRX: 受信バッファをリードする命令

3.6 DMAC (DMA Controller)

6 チャネルの DMAC を内蔵しています。この DMAC は 900/H1 CPU によるマイクロ DMA 機能よりも、高速にデータ転送を実現可能です。

下記に特長を示します。

- 1) 独立した 6 チャネルの DMA 設定が可能です。
- 2) 転送開始要求の種類

チャネルごとに INTC(割込みコントローラ)に接続された割込み要求シースのハード要求 またはソフト要求の2種類より選択可能です。

3) 転送デバイス

チャネルごとにメモリ \rightarrow メモリ, メモリ \rightarrow I/O, I/O \rightarrow メモリ, I/O \rightarrow I/O の 4 種類から選択可能です。

4) 転送時のアドレスモード デュアルアドレスモードのみ対応しています。

5) カウントレジスタの2重構造 および DMA 終了割込み 1回の要求で複数回の DMA を実行し、それを複数回実行可能な様にカウントレジスタを2 つ持っています。また、DMA 終了割込み: INTDMA0(INTDMA5 をアサートし汎用割込み 処理中で 次の処理準備などに対応できる様になっています。

6) チャネル間優先順位 (INTC のマイクロ DMA 受付仕様と同じ) 基本的に要求の順番に従って受付けます。ただし、同時に要求がアサートされた場合もしくは 他処理中のため待たされ 同時にアサートされたものとみなされる場合はチャネル番号の少ない方が優先されます。


7) DMAC バス占有回避機能 DMAC によるバス占有により、CPU または LCDC が停止してしまう事を回避可能な様に 内部に専用タイマを備えています。

8) HALT(IDLE2)状態も動作



TOSHIBA TMP92CF26A

3.6.1 ブロック図



7.....

図 3.6.1 全体ブロック図

3.6.2 SFR

DMAC の SFR を以下に説明します。 これらは 16 ビットデータバスで CPU に接続されています。

(1) HDMASn (DMA 転送元アドレス設定レジスタ)

DMA 転送元アドレスを設定するレジスタです。 DMA 実行により、転送元アドレスが 更新される場合、このレジスタも更新されます。

HDMAS0~HDMAS5 までありますがレジスタ構成は全て同じです。

バスサイジング機能もサポートしますが アドレスのアライメント機能はありませんので 2 バイトの際は偶数アドレス、4 バイト転送の際は、4 の整数倍のアドレスを設定するよう にしてください。

HDMASn レジスタ

HDMASn

	7	6	5	4	3	2	1	0
bit Symbol	DnSA7	DnSA6	DnSA5	DnSA4	DnSA3	DnSA2	DnSA1	DnSA0
Read/Write		R/W						
リセット後	0	0	0	0(0	0	9	// 0
機能		DMAn 用転送元アドレス 7~0 を設定						
	15	14	13	12	11	10	9	8
bit Symbol	DnSA15	DnSA14	DnSA13	DnSA12	DnSA11	DnSA10	DnSA9	DnSA8
Read/Write		_		R/	W	$(\vee/)$	_	
リセット後	0	0	0/	0	0		0	0
機能			DMAn	用転送元ア	ドレス 15~8	を設定		
	7	6	5	4	3	//2	1	0
bit Symbol	DnSA23	DnSA22	DnSA21	DnSA20	DnSA19	DnSA18	DnSA17	DnSA16
Read/Write	RW							
リセット後	0	0	0	0 (10	0	0	0
機能			DMAn	用転送元アト	・レス 23~16	を設定		

チャネルごとのレジスタ名。アドレス

7 1 1 1 1			
	転送元アドレス	転送元アドレス	転送元アドレス
	[23:16]	[15:8]	[7:0]
チャネル 0	^		HDMAS0
7 (1970)	(0902H)	(0901H)	(0900H)
エッフリイ		,	HDMAS1
チャネル1	(0912H)	(0911H)	(0910H)
			HDMAS2
チャネル2	(0922H)	(0921H)	(0920H)
チャネル3)	HDMAS3
テヤネル3	(0932H)	(0931H)	(0930H)
- L-> 11 4			HDMAS4
チャネル4	(0942H)	(0941H)	(0940H)
チャネル 5			HDMAS5
テヤイル 5	(0952H)	(0951H)	(0950H)

注) 全てのレジスタはリードモディファイライト可能です。

図 3.6.2 HDMASn レジスタ

(2) HDMADn (DMA 転送先アドレス設定レジスタ)

DMA 転送先アドレスを設定するレジスタです。 DMA 実行により、転送元アドレスが 更新される場合、このレジスタも更新されます。

HDMAD0~HDMAD5 までありますがレジスタ構成は全て同じです。

バスサイジング機能もサポートしますが アドレスのアライメント機能はありませんので 2 バイトの際は偶数アドレス、4 バイト転送の際は、4 の整数倍のアドレスを設定するよう にしてください。

HDMADn レジスタ

HDMADn

				ロロレンハ			< \	
	7	6	5	4	3	2	<i>))</i> 1	0
bit Symbol	DnDA7	DnDA6	DnDA5	DnDA4	DnDA3	DnDA2	DnDA1	DnDA0
Read/Write		R/W						
リセット後	0	0	0	0	9	0	0	0
機能		DMAn 用転送先アドレス 7~0 を設定						
	15	14	13	12	(1)) 10	9	8
bit Symbol	DnDA15	DnDA14	DnDA13	DnDA12	DnDA11	DnDA10	DnDA9	DnDA8
Read/Write		RW						
リセット後	0	0	0	0	0	0	10	0
機能			DMAn	用転送先アト	・レス 15∼8 を	·設定 (()		
	7	6	5	4	3	2	<i>J</i> /1	0
bit Symbol	DnDA23	DnDA22	DnDA21	DnDA20	DnDA19	DnDA18	DnDA17	DnDA16
Read/Write	R/W							
リセット後	0	0	0	0	//0	0	0	0
機能		DMAn 用転送先アドレス 23~16 を設定						

チャネルごとのレジスタ名、アドレス

	.00000000	, ,	A
	転送先アドレス	転送先アドレス	転送先アドレス
	[23: 16]	<i>)</i> [15: 8] 🦙	[7: 0]
チャネル 0	$(\bigcap \bigwedge$		HDMAD0
ナヤイルリ	(0906H)	(0905H)	(0904H)
チャネル 1		\sim $(7/4)$	HDMAD1
7 (4701	(0916H)	(0915H)	(0914H)
チャネル 2	~~		HDMAD2
7 (4702	(0926H)	(0925H)	(0924H)
チャネル3〉	~		HDMAD3
7 4 4003	(0936H)	(0935H)	(0934H)
チャネル 4	\simeq	>	HDMAD4
7 (3/7) 4	(0946H)	(0945H)	(0944H)
チャネル5			HDMAD5
1 4000	(0956H)	(0955H)	(0954H)

注) 全てのレジスタはリードモディファイライト可能です。

図 3.6.3 HDMADn レジスタ

(3) HDMACAn (DMA 転送カウント数 A 設定レジスタ)

1回の DMA 要求で転送する回数を設定するレジスタです。各レジスタは 16bit で構成され 1回~65536回(0001H 設定で 1回、FFFFH 設定で 65535回、0000H 設定で 65536回)まで 設定できます。DMA 実行により、転送カウント数 A が更新される場合でも、このレジスタ は更新されません。

HDMACA0~HDMACA5 までありますがレジスタ構成は全て同じです

HDMACAn レジスタ

HDMACAn

	7	6	5	4	3	2)	0
bit Symbol	DnCA7	DnCA6	DnCA5	DnCA4	DnCA3	DnCA2	DnCA1	DnCA0
Read/Write		R/W						
リセット後	0	0	0	0	0	0	0	0
機能		DMAn 用転送カウント数 A7~0 を設定						
	15	14	13	12	11(10	9	8
bit Symbol	DnCA15	DnCA14	DnCA13	DnCA12	DnCA11	DnCA10	DnCA9	DnCA8
Read/Write	R/W / \							
リセット後	0	0	0	0	((0))	0	9	0
機能	DMAn 用転送カウント数 A15~8 を設定							

チャネルごとのレジスタ名、アドレス

	転送カウント数 A	転送カウント数 A
	[15: 8]	[7: 0]
チャネル 0		HDMACA0
テャネルロ	(0909H)	(0908H)
チャネル 1	(HDMACA1
テヤベルコ	(0919H)	(0918H)
チャネル 2		HDMACA2
テヤベルと	(0929H)	(0928H)
チャネル 3		HDMACA3
テヤベルコ	(0939H)	(0938H)
チャネル 4		HDMACA4
テヤベル4	(0949H)	(0948H)
チャネル 5		HDMACA5
テャネル5	(0959H)	(0958H)

注) 全てのレジスタはリードモディファイライト可能です。

図 3.6.4 HDMACAn レジスタ

(4) HDMACBn (DMA 転送カウント数 B 設定レジスタ)

DMA 要求回数を設定するレジスタです。各レジスタは 16bit で構成され 1 回~65536 回 (0001H 設定で 1 回、FFFFH 設定で 65535 回、0000H 設定で 65536 回)まで設定できます。 DMA 実行により、転送カウント数 B が更新される場合、このレジスタは更新されます。

HDMACB0~HDMACB5 までありますがレジスタ構成は全て同じです。

HDMACBn レジスタ

HDMACBn

	7	6	5	4	3	2 (0			
bit Symbol	DnCB7	DnCB6	DnCB5	DnCB4	DnCB3	DnCB2	DnCB1	DnCB0			
Read/Write				R	/W	(7/	\wedge				
リセット後	0	0	0	0	0	0	0	0			
機能		DMAn 用転送カウント数 B7~0 を設定									
	15	14	13	12	11	10)	9	8			
bit Symbol	DnCB15	DnCB14	DnCB13	DnCB12	DnCB11	DnCB10	DnCB9	DnCB8			
Read/Write				R	w <		M				
リセット後	0	0	0	0	0	> 0	0	0			
機能			DMAn	用転送カウン	ント数 B15~8	を設定) <			

チャネルごとのレジスタ名、アドレス

	転送カウント数 B	転送カウント数 B
	[15: 8]	[7: 0]
チャネル 0		HDMACB0
7 (1,700	(090BH)	(090AH)
チャネル 1		HDMACB1
7 (91.70 1	(091BH)	(091AH)
チャネル 2		HDMACB2
7 (91.70 2	(092BH)	(092AH)
チャネル 3		HDMACB3
7 (917) 3	(093BH)	(093AH)
チャネル 4		HDMACB4
7 (17)04	(094BH)	(094AH)
チャネル 5		HDMACB5
7 (-1170 3	(095BH)	(095AH)

注)全てのレジスタはリードモディファイライト可能です。

図 3.6.5 HDMACBn レジスタ

(5) HDMAMn (DMA 転送モード設定レジスタ)

DMA 転送モードを設定するレジスタです。

HDMAM0~HDMAM5 までありますがレジスタ構成は全て同じです。

HDMAMn レジスタ

HDMAMn

	7	6	5	4	3	2 <	1	0	
bit Symbol				DnM4	DnM3	DnM2	DnM1	DnM0	
Read/Write						R/W	()>		
リセット後				0	0	0)	0	
				DMA 転送モ	一ド選択	(7/	転送データ	サイズ	
				000 : 転送券	EINC (I/O-	→ MEM)	00:1バイ	F	
				001:転送券	EDEC (I/O -	→ MEM)	01:2バイ	F	
				010 : 転送テ	TINC (MEN	(0/1 → 1	10:4バイ	F	
機能				011 : 転送え	DEC (MEN	N → 1/O)	11: Reser	ved	
				100 : 転送え	t/先 INC(ME	$M \rightarrow MEM)$	(
				110 : 転送え	ī/先固定 (I/O	→ I/O)	2		
				111 : Rese	rved/	注 2)		~	

チャネルごとのレジスタ名、アドレス

	転送モード
	[7: 0]
チャネル ()	HDMAM0
テヤイルリ	(090CH)
チャネル 1	HDMAM1
テヤイル((091CH)
チャネル 2	HDMAM2
ナヤイル 2	(092CH)
チャネル 3	HDMAM3
テヤイル3	(093CH)
エンナルイ	HDMAM4
チャネル 4	(094CH)//
エンナリア	HDMAM5
チャネル 5	(095CH)

注 1) 全てのレジスタはリードモディファイライト可能です。

注 2) INC: ポストインクリメント

DEC: ポストデクリメント

I/O: 固定されたメモリアドレス

MEM: インクリメントあるいはデクリメントするメモリアドレス

図 3.6.6 HDMAMn レジスタ

(6) HDMAE (DMA 動作許可レジスタ)

DMAC 動作の許可/禁止を設定するレジスタです。

チャネルごとに 1bit ずつ準備されています。未使用のチャネルは"0"に設定してください。

HDMAE レジスタ

HDMAE (097EH)

	7	6	5	4	3	2	1	0	
bit Symbol			DMAE5	DMAE4	DMAE3	DMAE2	DMAE1	DMAE0	
Read/Write			R/W						
リセット後			0	0	0	0(7/	0	0	
					DMA チャネ	い動作許可))		
機能			0: Disable						
					1: 🖹	nable			

注) 全てのレジスタはリードモディファイライト可能です。

図 3.6.7 HDMAE レジスタ

(7) HDMATR (DMA バス占有最長時間タイマレジスタ)

DMAC がバスを占有し続けてよい最長時間を設定するレジスタです。92CF26A のバス権には優先レベルがありませんので 一度 DMAC がバス権を取得するとその後に他のバスマスタ (LCDC など)からのバス開放要求がアサートされても DMAC が転送終了してバス権を開放するまで待たされる事になります。これにより、例えば LCDC の表示用 DMA が実行できずに LCD 表示が誤動作する事を回避するために DMAC はバス権の連続取得時間をカウントしこのレジスタへ設定された時間数分を実行すると、全転送が終了していなくてもいったんバス権を開放し、16 ステート後に再びバス開放要求をアサートして引き続き、残りの DMA の実行をします。この機能は DMA チャネル 0~5 に無関係に、どのチャネルがバスを占有しても機能します。設定する場合は、HDMAE レジスタが"00H"の状態で HDMATR<DMATE>に"1"、DMATR6:0>に値を設定してください。

注) DMAC 機能をソフトスタートする場合、DMAR レジスタに"1"を書いて起動しますが、転送終了の確認には、DMAR レジスタを使用しないでください。HDMATR を併用した場合、DMA 動作が完全に終了(B カウンタの値が"0")する前に、一旦バス権を開放するため、DMAR レジスタの値(ば"0"にクリアされています。ご注意ください。

HDMATR レジスタ

HDMATR (097FH)

	7	6	5	· 4	3	2	1	0
bit Symbol	DMATE	DMATR6	DMATR5	DMATR4	DMATR3	DMATR2	DMATR1	DMATR0
Read/Write		M		R/	W		-	_
リセット後)) o	0	0	0	0	0	0	0
	タイマ動作		/ ~	バス	占有最長時間	引設定		
機能	0: Disable		ズム占有最長	長時間 / (256/	f _{SYS}) で求め	た値を設定し	てください。)
	1: Enable		7	なお、C	0H は設定禁	止です。		

注) 全てのレジスタはリードモディファイライト可能です。


図 3.6.8 HDMATR レジスタ

3.6.3 動作説明

DMAC の動作を個別に説明します。

(1) 全体フロー

割込み(DMA)が要求された場合の DMAC の処理フローを以下に示します。



(2) バスアービトレーション

TMP92CF26Aでは、CPU以外でバスを使用するバスマスタはDMAコントローラ、LCDコントローラ、SDRAMコントローラの3つのコントローラが存在します。各々は独立に動作し必要に応じて、CPUにバス開放要求をアサートしバス開放応答を受けるとバスマスタとして動作します。この3つのコントローラでの優先順位は特になく、開放要求をアサートしたものから順番に処理されます。いったんバス権を取得するとバス権を開放するまで他のコントローラからのバス開放要求は待たされることになります。また、いずれかのバスマスタがバス権を取得している間は、ノンマスカブル割込み要求を含むCPUの処理も保留されます。

(3) 転送元/先メモリの設定

DMACがアクセスする転送元,転送先に設定されるメモリまたは I/O は TMP92CF26A の内部,外部メモリ共に設定可能です。外部メモリで MMU を使用する場合でも DMAC へのアドレス設定は、論理アドレスを設定してください。バス幅,ウエイト数はメモリコントローラへの設定値,外部メモリのバンク機能は MMU への設定値に従って、アクセスします。


また、バスサイジング機能もサポートしますがアドレスのアライメント機能はありませんので2バイトの際は偶数アドレス、4バイト転送の際は、4の整数倍のアドレスを設定するようにしてください。

	転送長 HDMA	マイクロ DMA						
	1byte 転送 特に制限無し							
Source address	2byte 転送 偶数アドレス							
	4byte 転送 4 の整数倍のアドレス	特に制限無し						
	1byte 転送 特に制限無し	1年1年前段無し						
Destination address	2byte 転送 偶数アドレス							
	4byte 転送 4 の整数倍のアドレス							

表 3.6.1 HDMA とマイクロ DMA のアドレス設定方法の違い

(4) 動作タイミング

以下に動作タイミング図の例を示します。これは、 $\overline{\text{CS2}}$ エリアに接続される 16bit メモリから $\overline{\text{CS1}}$ に接続される 8bit メモリへ 2 バイト転送を 1 回実行した例です。



3.6.4 設定例

DMAC の設定例を説明します。

(1) 内蔵 RAM 上の音楽データを I2S \sim DMA 転送する場合 (転送仕様)

内蔵 RAM: 2000H~9FFFH までに格納される 32KB のデータを INTI2S 要求がアサートされるごとに 64B(4B×16回)のデータを I2S の FIFO-RAM へ DMAC チャネル 0 を使用して転送します。ただし、INTI2S は I2S の FIFO エンプティ割込みであり 1 回目のデータ設定は事前に必要なため、最初の 64 バイトだけは DMA のソフト起動で転送します。また、32KB 転送終了後に INTDMA0 割込みルーチンにて次の処理の準備を設定します。

(a) メインルーチン

No	命令	コメント
1	ld xhl,2000H	,
2	ld (hdmas0), xhl	; 転送元アドレス = 2000H に設定します
3	ld xde,i2sbuf	$\langle \langle \rangle \rangle$
4	ld (hdmad0), xde	; 転送先アドレス = i2sbuf に設定します。
5	ldw (hdmaca0),16	; カウンタ A = 16 に設定します。
6	ldw (hdmacb0),512	; カウンタ B = 512 (32768/64) に設定します。
7	ldb (hdmam0),0AH	; 転送モード = 転送元 INC,4 バイトに設定します。
8	set 0,(hdmae)	; DMA チャネル 0 動作許可に設定します。
9	ld (dmar),01H	;最初の 64B をソフト起動で DMA 転送(最初の 1 回のみ)
	2()	に設定します。
10	nop	
11	ld (dma0v),i2s_vector	; INTI2S を DMA0 に設定します。
12	ld (intedma01),xxH	; INTDMA レベル=x に設定します。
13	ldw (i2sctl0),xxxxH	; I2S へ動作モード設定します。
14	ldw (i2sctl1),xxxxH	; I2S 送信開始します。
15	ei xx	; CPU 割込み許可します。

INTDMA0割込みルーチン

No	命令	コメント
1	res 0,(hdmae)	; DMA チャネル 0 動作を禁止します。
2		
⟨√3∕⟩	:	
4):	
5		
6		
7/		
8		
9		
10		
11	reti	;

3.6.5 使用上の注意

• ソフト起動時の注意点

DMAC 機能をソフトスタートする場合、DMAR レジスタに"1"を書いて起動しますが、転送終了の確認には、DMAR レジスタを使用しないでください。HDMATR を併用した場合、DMA動作が完全に終了(Bカウンタの値が"0")する前に、一旦バス権を開放するため、DMAR レジスタの値は"0"にクリアされています。転送終了の確認には、HDMACBn レジスタ(Bカウンタ)の値をご利用ください。



3.6.6 バス占有率の計算について

本 LSI には CPU 以外に LCD コントローラ、SDRAM コントローラ、および DMA コントローラがバスマスタとなる状態が存在します。そのため、各々の機能が円滑に動作するためには、使用時に注意が必要となります。

各々のバスマスタが行う DMA 動作をわかりやすく説明するために、DMAC 回路が行う DMA 転送を HDMA、LCD コントローラが行う表示 RAM からのリードを LDMA、さらに SDRAM コントローラが SDRAM に対し Auto Refresh 動作を行う動作を ARDMA と定義して 説明します。

(1) CPU+ HDMA の同時使用の場合

DMA コントローラは、CPU に対してバス開放要求を出し、バス権を得た後に DMA 転送 (HDMA)を行います。DMA コントローラは、CPU が HALT 状態(IDLE2 モードのみ)でも動作しますので、HALT 状態では CPU の動作を圧迫することはありませんが、CPU が動作中に同時に HDMA を起動した場合、HDMA 中は CPU の命令実行ができません。

このため、DMA コントローラを起動する際は、その転送時間と起動間隔、また同時に起動するチャネル数等の条件下において、CPU が停止する時間を(tstop (HDMA)と定義)事前に見積もっておく必要があります。

CPU バス停止率 = tSTOP (HDMA)[s] / HDMA 起動間隔 [周期:s]

HDMA 起動間隔 [周期:s] = HDMA 起動割込み周期 [周期:s]

注) HDMA 起動間隔は起動割込み要因の間隔となりますが、ソフトウェアでの起動も可能です。

tstop (HDMA) [s] = (Source リード時間 + Destination ライト時間) × 転送回数 + α

State / byte

対象メモリ	内蔵 RAM	外部 SDRAM	外部 SRAM	外部 SRAM
Read / Write	内似 KAIVI	16bit バス	16bit バス	8bit バス
Read	1/4 ^{注1}	バースト 1 / 2 ^{注 2} 1word 6 / 2 ^{注 2}	2/2 ^{注3}	2/1 ^{注3}
Write	1/4	バースト 1 / 2 ^{注 2} 1word 3 / 2 ^{注 2}	2/2 ^{注3}	2/1 ^{注3}

注 1) 2-1-1-1 アクセスとなります。連続したアドレスへのアクセスは 1state でアクセスできます

注 2) 組み合わせるソースおよびデスティネーションによってその転送スピードが変わります。

- a) 内蔵 RAM および内蔵 I/O(SFR)の場合はバーストアクセスが可能です。この場合、6-1-1-1 アクセスとなります。同一ページ内の連続したアドレスのみ 1state でアクセスできます。また、アクセス終了時に+4state かかります。
- b) 内蔵 RAM および内蔵 I/O 以外の場合は 1word アクセスとなります。

注 3) 0-wait の場合です。

State / byte

主な対象 I/O Read / Write	l ² S	NANDF	USB	SPI
Read	_	2/2	2/2	2/4
Write	2/4	2/2	2/2	2/4

Sample1: CPU + HDMA 同時使用時の計算例

条件 1:

CPU 動作スピード(fsys): 60MHz

I2S サンプリング周波数: 48KHz (60MHz / 25 / 50 = 48KHz)

I2Sデータ転送 bit 長: 16bit

DMAC 1ch 使用: Ch0: 内蔵 RAM から I2S

5kbyte

計算例 1:

DMAC ソースデータリード時間:

内蔵 RAM データリード時間 = 1state / 4byte (ただし最初の 1byte は 2state)

DMAC デスティネーションライト時間:

I2S レジスタライト時間 = 2state / 4byte

転送回数

5k byte のデータを 4byte ずつ転送すると、5k byte / 4byte = 1280 [回] 転送が必要です。 I2S は 64byte のごとに割込みが発生しますので、DMA コントローラの A カウンタに 64byte / 4byte = 16 回、DMAC の B カウンタに 80 回の設定をします。

注) 80 回の割込みが発生するため、内蔵 RAM への 1'st リード(+1state)は 80 回発生し(+80state)、また、 BUSREQ 要求からバス開放までに、割り込み要求ごとに 2State(160state)オーバーヘッド時間が必要に なります。

 t_{STOP} (HDMA) = (((1 + 2) × 16) × 80) + 80 + 160) / f_{SYS} [S] = 68 [μ S]

HDMA 起動間隔 [周期:s] = 1/I2S サンプリング周波数 [Hz] × (64 / 16)

 $\pm 83.33 \, [mS]$

CPUバス停止率

= tSTOP (HDMA) [s] / HDMA 起動間隔 [周期:s]

 $= 68 [\mu S] / 83.33 [mS] = 0.08 [\%]$

(2) CPU + LDMA の同時使用の場合

LCD コントローラは、CPU \sim バス開放要求しバス権を得てから、DMA 転送(LDMA)を行います。

LDMA が正常に行われない場合、正常な表示が出来ませんので、LDMA は優先させる必要があります。また、CPU は LDMA の処理が終了するまでは、命令実行が出来ません。

そのため、内蔵 LCD コントローラを使用して、LCD 表示する場合は、表示 RAM の種類、表示 RAM のバス幅、LCDD の種類、表示画素数、表示のクオリティなどを考慮して CPU がどの程度自由に動作できるかを事前に見積もっておく必要があります。

LCD コントローラが 1 行分のデータ転送の際に、CPU が停止する時間を tstop (LDMA)と 定義すると、各表示モードにおける tstop(LDMA) は下記計算式で表現されます。

 t_{STOP} (LDMA) = (SegNum × K / 8) × t_{LRD}

外部 16bit SRAM: t_{LRD} = (2 + wait 数) / f_{SYS} [Hz] / 2

内蔵 RAM: t_{LRD} = 1 / f_{SYS} [Hz] / 4

外部 16bit SDRAM:tLRD = 1 / fsys [Hz] / 2

SegNum: 表示セグメント数

K: 1 画素の表示に必要な表示 bit 数

モノクロ表示の時 K=1

4Gray 表示の時 K = 2

16Gray 表示の時 K = 4

256 カラー表示の時 K=8

4096 色表示の時 K = 12

65536 色表示の時 K=16

262144/16777216 色表示の時 K = 24

注 1) SDRAM 使用時には、オーバーヘッド時間が追加され上記計算式は

 $t_{STOP}[s] = (SegNum \times K/8) \times t_{LRD} + ((1/f_{SYS}) \times 8)$

注 2) 内蔵 RAM 使用時には、オーバーヘッド時間が追加され上記計算式は

 $t_{STOP}[s] = (SegNum \times K/8) \times t_{LRD} + (1/f_{SYS})$

CPU のバス停止率は 1 行のデータ更新時間 t_{LP} のうちの、 $t_{STOP}(LDMA)$ の閉める割合を示しますので、

CPUバス停止率 = t_{STOP} (LDMA) [S] / LHSYNC [S: 周期]

で表現することが出来ます。

TOSHIBA TMP92CF26A

Sample2: CPU + LDMA 同時使用時の計算例

条件 1:

CPU 動作スピード(fsys): 60MHz 表示 RAM: 内蔵 RAM

表示サイズ: QVGA(320seg×240com)

表示クオリティ: 65536 色(TFT)

リフレッシュレート: 70Hz (ダミーサイクル 20 クロック含む)

計算例 1:

 t_{STOP} (LDMA) = ((SegNum × K / 8) × t_{LRD}) + (1 $\sqrt{f_{SYS}}$ [Hz])

 $= ((320 \times 16 / 8) \times 1 / f_{SYS} [Hz] / 4) + (1 / f_{SYS} [Hz])$

 $= ((640) \times 16.67 [ns] / 4) + 16.67 [ns]$

 $= 2.68 [\mu s]$

LHSYNC [周期 s] = 1/70 [Hz] /(COM+20=260) = 54.95 [μs]

CPU バス停止率 = tSTOP (LCD)[s] / LHSYNC [周期:s]

 $= 2.68 [\mu s] / 54.95 [\mu s] = 4.88 [\%]$

条件 2:

CPU 動作スピード(fSYS): 10MHz

表示 RAM:

外部 16bit SRAM (+ 0wait)

表示サイズ:

 $QVGA(240seg \times 320com)$

表示クオリティ

4096 色(STN)

リフレッシュレート

100Hz(ダミーサイクル無し)

計算例 2:

 t_{STOP} (LDMA) = (SegNum × K / 8) × tLRD

 $= (240 \times 12 / 8) \times (2 + \text{wait 数}) / f_{SYS} [Hz] / 2$

 $= (360) \times 200 [ns] / 2$

= 36 [µs]

LHSYNC [周期:s] = 1/100 [Hz] / (COM = 240) = 41.67 [μs]

CPU バス停止率 = t_{STOP} (LCD)[s] / LHSYNC [周期:s] = 36 [µs] / 41.67 [µs] = 86.40 [%]

(3) CPU + LDMA + ARDMA の同時使用の場合

SDRAM コントローラがバス権を取得する場合は、SDRAM を LCD の表示 RAM として利用する場合のみでなく、ワーク、データ、スタック領域等として使用する場合も含まれます。 SDRAM コントローラが Auto Refresh 動作で、SDRAM のデータをリフレッシュする間、SDRAM コントローラがバス権を有すること(ARDMA)になります。

通常のARDMA時間は、決められたステートごとに数クロックで終了するため、特に気にする必要はありませんが、長時間 LCD コントローラがバス権を連続して取得する場合、本来その間に行われるべき ARDMA が実行できず、SDRAM コントローラ内蔵の専用カウンタに蓄積されます。

LCD コントローラがバス権を開放した後に、連続して ARDMA が実行されます。

各バスマスタのバス権取得優先順位は、LCDC > SDRAMC > CPU を想定して設定する必要があります。LCD コントローラと SDRAM コントローラが 1 行分のデータ転送の際に、CPU が停止する時間を t_{STOP} (LDMA・ARDMA)と定義し、下記計算式で表現されます。

 t_{STOP} (LDMA·ARDMA) = t_{STOP} (LDMA)[s] – $(t_{STOP}$ (LDMA)[s] / AR 間隔 [s] × 2/ t_{SYS} [Hz])

CPU バス停止率 = tSTOP (LDMA·ARDMA)[s] / LHSYNC [周期:s]

Auto Refresh 間隔表

単位[μs]

SDRCR <srs2: 0=""></srs2:>		挿入間隔	周波数 (システムクロック)						
SRS2	SRS1	SRS0	(ステート)	6MHz	² 10MHz	20MHz	40MHz	60MHz	80MHz
0	0	0	47 🔍 🤇	7.8	4,7	2.4	1.18	0.78	0.59
0	0	1	78	13.0	/7./8	3.9	1.95	1.30	0.98
0	1	0	156	26.0	15.6	7.8	3.90	2.60	1.95
0	1	1	312	52.0	31.2	15.6	7.80	5.20	3.90
1	0	0	468	78.0	46.8	23.4	11.70	7.80	5.85
1	0	1	624	104.0	62.4	31.2	15.60	10.40	7.80
1	1	0	936	156.0	93.6	46.8	23.40	15.60	11.70
1	1	10	1248	208.0	124.8	62.4	31.20	20.80	15.60

TOSHIBA

Sample3: CPU + LDMA + ARDMA 同時使用時の計算例

条件 1:

CPU 動作スピード(fsys): 60MHz

表示 RAM: 外部 16bit SDRAM

表示サイズ: QVGA(320seg×240com)

表示クオリティ: 65536 色(TFT)

リフレッシュレート: 70Hz(ダミーサイクル 20 クロック含む)

SDRAM Auto Refresh: 936State ごと(15.6μs ごと)

計算例 1:

 t_{STOP} (LDMA) = ((SegNum × K / 8) × tLRD) + (8 / f_{SYS} [Hz])

 $= ((320 \times 16 / 8) \times 1 / f_{SYS} [Hz] / 2) + (8 / f_{SYS} [Hz])$

 $= ((640) \times 16.67 \text{ [ns]} / 2) + 133.33 \text{ [ns]}$

 $= 5.47 [\mu s]$

LHSYNC [周期:s] = 1/70 [Hz] / (COM + 20 = 260) = 54.95 [µs]

5.47 [μs]中に SDRAM の Auto Refresh が発生する回数は1回以下のため、

tstop (ARDMA) = 2 / fsys [Hz] = 33.33 [ns]

CPU バス停止率 = tSTOP (LDMA·ARDMA) [s] / LHSYNC [周期:s]


= $(5.47 [\mu s] + 33.33 [ns]) / 54.95 [\mu s] = 10.01 [%]$

(4) CPU + LDMA+ ARDMA + HDMA の同時使用の場合

すべてのバスマスタを同時使用する例です。

まず、LCD の表示は、LCD コントローラが行う LDMA が途切れると、正しい表示ができなくなりますので、優先順位の設定は LDMA > ARDMA > HDMA > CPU と設定する必要があります。

ここでは、CPU のバス停止率を計算する前に、まず正常な表示をさせるための条件を求めます。



上図は、LCD コントローラが LCD ドライバ〜データを転送するための、LHSYNC 信号、LCPO 信号、LD-bus 信号および、表示 RAM から LCD コントロール内の FIFO バッファヘデータをリードする転送(LDMA1)を示しています。

LDMA の開始は LCD ドライバヘデータを送信終了した直後から開始されます。もし、LDMA1 が開始される直前に HDMA がスタートした場合、LDMA の開始は HDMA が終了するまで、待たされることになります(LDMA2)。一方、LDMA2 は、次段の LCD ドライバ出力が開始される前に、動作を終了させる必要があります。

LHSYNC [周期:s] – LCD ドライバーのデータ転送時間 [s] – tstop(LCD) [s] = HDMA 連続時間 [s] + CPU 動作時間 [s]

STN の場合

LCD ドライバデータへの転送時間 [s] = SegNum/8 × (1/f_{SYS}) × (LD バス転送速度)

TFTの場合

LCD ドライバデータへの転送時間 [s] = SegNum×(1/fsys)×(LD バス転送速度)

TOSHIBA TMP92CF26A

Sample4: CPU + LDMA+ ARDMA + HDMA 同時使用時の計算例

条件 1:

CPU 動作スピード(fsys): 60MHz 表示 RAM: 内蔵 RAM

表示サイズ: QVGA (320seg × 240com)

表示クオリティ: 65536 色(TFT)

リフレッシュレート: 70Hz (ダミーサイクル 20 クロック含む)

SDRAM Auto Refresh: 936State ごと(15.6μsごと)

SDRAM: 16 bit 幅

HDMA: 内蔵 RAM ~ I2S 5kbyte

計算例 1:

 t_{STOP} (LDMA) = ((SegNum × K / 8) × tLRD) + (1 / f_{SYS} [Hz])

= $((320 \times 16 / 8) \times 1 / f_{SYS} [Hz] / 4) + (1 / f_{SYS} [Hz])$

 $= ((640) \times 16.67 [ns] / 4) + 16.67 [ns]$

 $= 2.68 [\mu s]$

LHSYNC [周期 s] = 1/70 [Hz] /(COM+20 = 260) = 54.95 [µs]

 t_{STOP} (HDMA) = $(((1+2) \times 16) \times 80) + 80 + 160) \land f_{SYS}$ [s] = 68 [µs]

LCD ドライバデータ転送時間 [s]

= SegNum × (1/f_{SYS}) × (LD バス転送速度)

 $= 320 \times (1/60 \text{MHz}) \times 16 = 85 \text{ [}\mu\text{s]}$

LHSYNC [周期:s] < LCD ドライバへのデータ転送時間 [s]ですので設定不可です。

転送スピードを×4に修正して計算しなおすと、

(LCD/ドライバへのデータ転送スピードは、要求される仕様に応じて調整してください)

LCD ドライバへのデータ転送時間 [s]

= SegNum × (1/f_{SYS}) × (LD バス転送速度)

 $= 320 \times (1 / 60 \text{MHz}) \times 4 = 21.3 \text{ [}\mu\text{s]}$

LHSYNC [周期 S] - LCD ドライバデータ転送時間 [S] - tSTOP(LDMA)

 $= 54.95 \,[\mu s] - 21.3 \,[\mu s] - 2.68 \,[\mu s] = 30.94 \,[\mu s]$

正常な LCD 表示をするためには、1 回の連続 HDMA 時間は $30.94[\mu S]$ 以下にする必要があります。すべてのデータを内蔵 RAM から I2S へ転送するには ts_{TOP} (HDMA) = $68[\mu S]$ の時間がかかりますが、HDMATR 機能を使用して、HDMA の連続時間を制限します。

HDMATR レジスタ

HDMATR (097FH)

	7	6	5	4	3	2	1	0		
bit Symbol	DMATE	DMATR6	DMATR5	DMATR4	DMATR3	DMATR2	DMATR1	DMATR0		
Read/Write		R/W								
リセット後	0	0	0	0	0	0	0	0		
	タイマ動作			バス	占有最長時間	引設定 🔍				
機能	0:Disable		バス占有最長	時間 / (256/1	f _{SYS}) で求めた	た値を設定し	てください。			
	1:Enable			なお、0	0H は設定禁	止です。(

注)全てのレジスタはリードモディファイライト可能です。

上記 HDMATR レジスタに 87H をライトすることで、 $256 \times 7 \times (1/f_{SYS})$ 時間で連続 HDMA 時間を、 $29.9 \, [\mu s]$ に設定します。HDMA の起動間隔 [周期: $s] = 83.33 \, [m S]$ で、LHSYNC [周期: $s] = 54.95 \, [\mu s]$ よりも周期が長くなりますので、HDMA 転送はLHSYNC [周期:s]内に 1 回発生するものと仮定します。

5.47 [µs]中に SDRAM の Auto Refresh が発生する回数は 1 回以下のため tstop (ARDMA) = 2 / fsys [Hz] = 33.33 [ns]


LDMA と ARDMA と HDMA すべての DMA がバスを占有する時間を

tstop (LDMA·ARDMA·HDMA)

とし、CPUのバス停止率を計算すると、

CPU バス停止率 = t_{STOP} (LDMA·ARDMA·HDMA) [s] / LHSYNC [周期:s] = (5.47 [μs] + 33.33 [ns] + 29.9 [μs]) / 54.95 [μs] = 64.42 [%]

注) 強制的に HDMA の転送時間が 29.9 [μs]に制限されますので、正確にはその都度、バス のアサート時間と RAM アクセス時間が、上記時間に追加されます。



3.7 ポート機能

TMP92CF26Aは表 3.7.1に示すような汎用入出力ポート機能だけでなく、内部のCPUや内蔵I/Oの入出力機能も持っています。表 3.7.2ポート機能に各ポート端子の機能を、入出力ポート設定一覧表に各端子の設定方法を示します。

表 3.7.1ポート機能(R: PD = プログラマブルプルダウン抵抗付, U = プルアップ抵抗付)

	ポート名	ピン名称	ピン数	方向	R	入出力設定	内蔵機能用ピン名称
	ポート1	P10~P17	8	入出力	1	ビット	D8~D15
	ポート4	P40~P47	8	出力	1	(固定)	A0~A7
	ポート 5	P50~P57	8	出力	1	(固定)	A8~A15
	ポート 6	P60~P67	8	入出力	1	ビット	A16~A23
	ポート 7	P70	1	出力	1	(固定)	RD
		P71	1	入出力	1	ビット	WRLL, NDRE
		P72	1	入出力	1	ビット	WKLU, NDWE
		P73	1	入出力	1	ビット	EA24
		P74	1	入出力	_	ゴシ	EA25
		P75	1	入出力	-	(ゲット)	R/W,NDR/B
		P76	1	入出力	-	ビット	WAIT
	ポート8	P80	1	出力	+	(固定)	CSO CSO
		P81	1	出力	1	(固定)	CS1, SDCS
		P82	1	出力	4(- /	(固定)	CS2, CSZA, SDCS
		P83	1	出力	/	(固定)	CS3, CSXA
		P84	1	出力	\ 	(固定)	CSZB
		P85	1	出力	_	(固定)	CSZC
		P86	1	出为	▽ _	(固定)	CSZD, ND0CE
		P87	1 /	出力	_	(固定)	CSXB, ND1CE
ľ	ポート 9	P90	1 \	入出力	-	ビット	TXD0
		P91	1	入出力	_	ビット	RXD0
		P92	(1	入出力	=	ビット	SCLK0, CTS0
		P96	_ ^	// 入力	PD	(固定)	INT4,PX
		P97	771/	入力	(=)	(固定)	PY
	ポートA	PA0~PA7	// 8)	入力	_{}	(固定)	KIO ~ KI7
	ポートC	PC0)	入出力	(7 <i>F</i> \$\	ビット	INT0
		PC1		入出力	$\mathcal{L}(\mathcal{L})$	ビット	INT1,TA0IN
		PC2	1	入出力		ビット	INT2
		PC3	1	入出力		ビット	INT3,TA2IN
		PC4	1	入出力	-	ビット	EA26
	7/	PC5	1 _	入出力	_	ビット	EA27
	· ·	PC6	1 ()	入出力	-	ビット	EA28
		PC7	1/1	入出力	_	ビット	KO8
	ポートド	PF0		入出力	-	ビット	I2S0CKO
1		PF1	((1))	入出力	-	ビット	I2S0DO
		PF2	1	入出力	-	ビット	12S0WS
		PF3	1	入出力	_	ビット	I2S1CKO
	\rightarrow	PF4	\searrow_1	入出力	_	ビット	I2S1DO
		PF5	1	入出力	-	ビット	I2S1WS
		PF7	1	出力		(固定)	SDCLK
ſ	ポートG	PG0 ~ PG1	2	入力	-	(固定)	ANO ~ AN1
		PG2	1	入力	-	(固定)	AN2,MX
I		PG3	1	入力	-	(固定)	AN3, ADTRG, MY
		PG4~ PG5	2	入力	-	(固定)	AN4 ~ AN5

表 3.7.1 ポート機能(2/3)

ポート名	ピン名称	ピン数	方向	R	入出力設定	内蔵機能用ピン名称
ポートJ	PJ0	1	出力	_	(固定)	SDRAS, SRLLB
	PJ1	1	出力	=	(固定)	SDCAS, SRLUB
	PJ2	1	出力	-	(固定)	SDWE, SRWR
	PJ3	1	出力	=	(固定)	SDLLDQM
	PJ4	1	出力	=	(固定)	SDLUDQM
	PJ5	1	入出力	_	ビット	NDALE
	PJ6	1	入出力	_	ビット	NDCLE
	PJ7	1	出力	=	(固定)	SDCKE
ポートK	PK0	1	出力	=	(固定)	LCP0
	PK1	1	出力	_	(固定)	LLOAD
	PK2	1	出力	-	(固定)	LFR
	PK3	1	出力	_	(固定)	LVSYNC
	PK4	1	出力	_	(固定)	LHSYNC
	PK5	1	出力	_	(固定)	LGOE0
	PK6	1	出力	_	(固定)	LGOE1
	PK7	1	出力	-	(固定)	LGOE2
ポートL	PL0~ PL7	8	出力	-	(固定)	LD0>LD7
ポートM	PM1	1	出力	-((固定)	MLDALM, TA1OUT
	PM2	1	出力	7	(固定)	ALARM, MLDALM
	PM7	1	出力	(-)	(固定)	PWE
ポートN	PN0~ PN7	8	入出力		ビット	KO0~KO7
ポートP	PP1	1	入出力		ビット (TA3OUT
	PP2	1	入出力		ビット	TA5OUT
	PP3	1	入出力	\ _	ビット	INT5,TA7OUT
	PP4	1	入出力	_	ビット	INT6,TB0IN0
	PP5	1 (入出力	_	ビット	INT7,TB1IN0
	PP6	1	出力	_	(固定)	TB0OUT0
	PP7	12-7	出力	_	(固定)	TB1OUT0
ポートR	PR0	(1	入出力	- ^	ビット	SPDI
•	PR1		入出力	- /2	ピット	SPDO
	PR2	7/1	入出力		ビット	SPCS
	PR3		入出力		ビット	SPCLK
ポートT	PT0 ~ PT7	8	入出力	(/_))	ビット	LD8 ~ LD15
ポートリ	PU0~PU4,	6	入出力		ビット	LD16 ~ LD20,LD22
	PU6					·
	PU5	1	入出力	_	ビット	LD21
	PU7	1	入出力	_	ビット	LD23, EO_TRGOUT
ポートV	PV0	1 ()	入出力	_	ビット	SCLK0
_ ((PV1	1/1/	入出力	_	ビット	_
	PV2	1	入出力	_	ビット	_
	PV3	((1))	出力	_	(固定)	-
$\langle \rangle$	PV4		出力	_	(固定)	_
	PV6	1	入出力	=	ビット	SDA
	PV7	<u>\</u> 1	入出力	_	ビット	SCL
ポートw	PW0~PW7	8	入出力	_	ビット	_
ポートX	PX4	1	出力	_	(固定)	CLKOUT,LDIV
	PX5	1	入出力	_	ビット	X1USB
	PX7	1	入出力	_	ビット	_

表 3.7.1 ポート機能(3/3)

ポート名	ピン名称	ピン数	方向	R	入出力設定	内蔵機能用ピン名称
ポートΖ	PZ0	1	入出力	=	ビット	EI_PODDATA
	PZ1	1	入出力	-	ビット	EI_SYNCLK
	PZ2	1	入出力	-	ビット	EI_PODREQ
	PZ3	1	入出力	_	ビット	EI_REFCLK
	PZ4	1	入出力	_	ビット	EI_TRGIN
	PZ5	1	入出力	_	ビット	EI_COMRESET
	PZ6	1	入出力	_	ビット	EO_MCUDATA
	PZ7	1	入出力	_	ビット	EO_MCUREQ



表 3.7.2 I/O ポート設定一覧表(1/4)

X: Don't care

ポート	ピン名称	仕様		入出力(レジスタ	
/N— N	こノ石が	111*	Pn	PnCR	PnFC	PnFC2
ポート1	P10 ~ P17	入力ポート	Х	0	0	
		出力ポート	Х	1	Ů	なし
		D8 ~ D15 バス	Х	X	1	
ポート 4	P40 ~ P47	出力ポート	Х	なし		なし
		A0~A7 出力	Х	なし	1	ě
ポート 5	P50 ~ P57	出力ポート	<\X	なし)	0	なし
		A8~A15 出力	X	なし	1	ě
ポート 6	P60 ~ P67	入力ポート	X	0	0	
		出力ポート	X	J) 1	U	なし
		A16~A23 出力	X	X	16	
ポート 7	P70 ~ P76	出力ポート	X	1	0	
	P71 ~ P76	入力ポート	X	0	0	
	P70	RD出力	Λx	なし		~
	P71	WRLL 出力	/ 1	1<	7//))
		NDRE 出力	0		760	
	P72	WRLU 出力	1	(1/2	1	なし
		NDWE 出力	0) '	74 C
	P73	EA24 出力	X	> 1~	1	
	P74	EA25 出力	x((/	(1)	1	
	P75	R/W 出力	X	\mathcal{I}	1	
		NDR/B 入力	X	0	1	
	P76	WAIT 入力	(x))	0	1	
ポート 8	P80 ~ P87	出カポート	X/_		0	0
	P80	CSO 出力	X		1	なし
	P81	CST出力	Х		1	0
		SDCS 出力	Х		Х	1
	P82 /	CS2出力	Х		1	0
		CSZA出力	Х		0	1
		SDGS 出力	Х		1	1
	P83	CS3 出力	Х	なし	1	0
	\"\	CSXA 出力	Х		Χ	1
	P84	CSZB 出为	Х		1	なし
	/P85	CSZC 出カ	Х		1	なし
<u> </u>	P86	CSZD出力	Х		1	0
		NDOCE出力	Х		1	1
_ ((P87	CSXB出力	Х		1	0
	J) .	NDICE出力	Х		1	1

表 3.7.2 I/O ポート設定一覧表(2/4)

X: Don't care

ポート	ピン名称	仕様		入出力	レジスタ	
小一 ト	こノ石が	1上 作来	Pn	PnCR	PnFC	PnFC2
ポート 9	P90, P92	入力ポート	Х	Q	0	なし
	P91	入力ポート、RXD0 入力	X	0	なし	なし
	P96	入力ポート	Х	なし	Q	なし
	P97	入力ポート	Х	なし	なじ	なし
	P90 ~ P92	出力ポート	Х		0	0
	P90	TXD0 出力	X	(/1 \)	1	0
		TXD0 出力(オープンドレイン)	X	\	1	1
	P92	SCLK0 出力	X	1	1	0
		SCLK0, CTSO 入力	X) Yo	0	0
	P96	INT4 入力	X	なし	1	なし
ポート A	PA0 ~ PA7	入力ポート	X	なし	0	なし
		KI0~KI7入力	X	74 C	<u></u>	% C
ポートC	PC0 ~ PC7	入力ポート ((//-	X	0 (0	7
		出力ポート	/ x	\(\frac{1}{\sigma}\)	0//	
	PC0	INT0 入力	Χ	0	TO	
	PC1	INT1 入力	Х	0	\searrow_1	
		TAOIN 入力	X	4) 1	
	PC2	INT2 入力	X	> 0~	1	なし
	PC3	INT3入力	x((/	0	1	なし
		TA2IN 入力	X	\mathcal{I}	1	
	PC4	EA26 出力	X	0	1	
	PC5	EA27 出力	(x))	0	1	
	PC6	EA28 出力		0	1	
	PC7	KO8 出力 (オープンドレイン)	X	1	1	
ポートF	PF0 ~ PF5	入力ポート	Χ	0	0	
	PF0 ~ PF5	出力ポート	Х	1	0	
	PF7	田カポート	Χ	なし	0	
	PF0	12S0CKO 出力	Χ	Х	1	
	PF1/	I2S0DO 出力	Х	Х	1	なし
	PF2	I2S0WS 出力	Χ	Х	1	なし
	PF3	I2S1CKO 出力	1	Х	1	
	PF4	I2S1DO 出为	Χ	Х	1	
	PF5	I2S1WS 出力	Х	Х	1	
Z	PF7	SDCLK 出力	Х	なし	1	

表 3.7.2 I/O ポート設定一覧表(3/4)

X: Don't care

	1° 1 1° 2 7 57 57 11 11 14 14 14 14 14 14 14 14 14 14 14			λ H. π	レジスタ	
ポート	ピン名称	仕様		I		
			Pn	PnCR	PnFC	PnFC2
ポート G	PG0 ~ PG5	入力ポート			0	
		AN0 ~ AN5 入力			0	
	PG3	ADTRG 入力	Х	なし	1	なし
	PG2	MX 出力 注)				
	PG3	MY 出力 注)		((0	
ポートJ	PJ5 ~ PJ6	入力ポート	Х	0		
	PJ5 ~ PJ6	出力ポート	X	(1)/	0	
	PJ0 ~ PJ4, PJ7	出力ポート	X	なし	0	
	PJ0	SDRAS, SRLLB 出力	x(12	1	
	PJ1	SDCAS, SRLUB 出力	X	<i>J)</i> *	1	_
	PJ2	SDWE, SRWR 出力	X	なし	1(なし
	PJ3	SDLLDQM 出力	X	>	1	
	PJ4	SDLUDQM 出力	X		4	
	PJ5	NDALE 出力	1) x	^		~
	PJ6	NDCLE 出力	\int_{X}^{x}	9	70/)
	PJ7	SDCKE 出力	X	なし		
ポートK	PK0 ~ PK7	出力ポート	X		0	
	PK0	LCP0 出力	X)) 1	
	PK1	LLOAD 出力	X	5). ~	1	
	PK2	LFR 出力	X	// 5)	1	
	PK3	LVSYNC 出力	X	なし	1	なし
	PK4	LHSYNC 出力	X	-, -, -	1	, , 0
		LGOE0 出力				
	PK5 PK6	LGOE1 出力	X		1	
		LGOE2出力				
ポートL	PK7	出力ポート	X		1	
η— P L	PL0 ~ PL7 PL0 ~ PL7	LD0~LD7出力	X	なし	0	なし
ポートM	PL0 ~ PL7 PM1 ~ PM2	COON LEAT MAN	X		1	
/K — [* W	PM7	出力ポート	Х		0	
	PM1/) 1	TA1OUT 出力	0		1	
		MLDALM 出力	1	なし	1	なし
	PM2	MLDALM 出力	0		1	
		ALARM出力	1		1	
	PM7	PWE 出力	Х		1	
ポートN⊸	PN0 ~ PN7	入力ポート	X	0	0	
		出カポート (CMOS 出カ)	Х	1	0	なし
		KO 出力 (オープンドレイン出力)	Х	'	1	
ポートP	PP1 ~ PP5	入力ポート	Х	0	0	
	PP1 ~ PP5	_ 出力ポート)	Х	1	0	
	PP6 ~ PP7	出力ポート	Х	なし	0	
	PP1	TA3OUT 出力	Х	1	1	
	PP2	TA5OUT 出力	Х	1	1	
	PP3	INT5 入力	Х	0	1	
		TA7OUT 出力	Х	1	'	なし
	PP4	INT6 入力	Х	0	1	
		TB0IN0 入力	Х	1	1	
	PP5	INT7 入力	Х	0	1	
		TB1IN0 入力	Х	1	ı	
	PP6	TB0OUT0 出力	Х	なし	1	
	PP7	TB1OUT1 出力	Х	ゆし	1	

注) タッチスクリーン使用の場合

表 3.7.2 I/O ポート設定一覧表(4/4)

X: Don't care

	0			入出力し	ノジスタ	
ポート	ピン名称	仕様	Pn	PnCR	PnFC	PnFC2
ポートR	PR0 ~ PR3	入力ポート	Х	_0_	0	
	PR0 ~ PR3	出力ポート	Х	1	0	
	PR0	SPDI 入力	Х	0	7	なし
	PR1	SPDO 出力	Х	1	_)} [~]	なし
	PR2	SPCS 出力	Х		1	
	PR3	SPCLK 出力	<\X	(//()	1	
ポートT	PT0 ~ PT7	入力ポート	X	9	0	
	PT0 ~ PT7	出力ポート	X	1	0	なし
	PT0 ~ PT7	LD8~LD15 出力	X	ノ) j	1	
ポートU	PU0 ~ PU7	入力ポート	X	0	0	
	PU0 ~ PU7	出力ポート	X	1	0	なし
	PU0 ~ PU7	LD16~ LD23 出力	×	1	1	なし
	PU7	EO_TRGOUT(DBGE = "0") 注)	X	_ X (X	\checkmark
ポートV	PV0 ~ PV2	入力ポート	/ x	0	0/))+,
	PV0 ~ PV4	出力ポート	Х	1	00	//なし
	PV6 ~ PV7	入力ポート	Х	0	0	0
	PV6 ~ PV7	出力ポート	Х	(1)) o	0
	PV6 ~ PV7	出カポート(オープンドレイン)	X	, 1	0	1
	PV0	SCLK0 出力	x((/	/ (1)	1	なし
	PV6	SDA 入出力	X))	1	0
		SDA 入出力(オープシドレイン)	X	1	1	1
	PV7	SCL 入出力	(x))	1	1	0
		SCL 入出力(オープンドレイン)		1	1	1
ポート W	PW0 ~ PW7	入力ポート	X	0	0	なし
	PW0 ~ PW7	出カポート	X	1	0	φC
ポートX	PX5 , PX7	入力ポート	Х	0	0	
	PX4	出力ポート	X	なし	0	
	PX5, PX7	(出力ポート)	Х	1	0	なし
	PX4	CLKOUT 出力	0	なし	1	.60
		LDIV 出力	1	.60	1	
	PX5	X1USB 入力	X	0	1	
ポートΖ	PZ0 ~ PZ7	入力ポート	X	0	0	
	$\langle \rangle$	出力ポート	Х	1	0	
	PZ0	EI_PODDATA (DBGE = "0") 注)	X	Х	X	
	PZ1	EI_SYNCLK (DBGE = "0") 注)	X	Х	X	
\ ((\)	PZ2	EI_PODREQ (DBGE = "0") 注)	X	Х	X	なし
	PZ3	EI_REFCLK (DBGE = "0") 注)	Х	X	X	J. U
	PZ4	EL_TRGIN (DBGE = "0") 注)	X	Х	Х	
	PZ5	El_COMRESET (DBGE = "0") 注)	X	Х	X	
	PZ6	EO_MCUDATA (DBGE = "0") 注)	Х	Х	X	
	PZ7	EO_MCUREQ (DBGE = "0") 注)	Χ	Χ	Χ	

注) デバッグモード時はポートの設定にかかわらずデバッグ専用端子に設定されます。

3.7.1 ポート 1 (P10 ~ P17)

AM1 0 AM0

0

ポート 1 は、ビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。 ビットごとの入出力の指定は、コントロールレジスタ P1CR およびファンクションレジスタ P1FC によって行います。汎用入出力ポート機能以外にデータバス(D8~D15)機能があります。 また以下に示す AM1 と AM0 端子の組合せにより、リセット解除後、ポート 1 を下記機能端子に設定します。

リセット後の機能設定

設定禁止

	Ū		或 た 示止
	0	1	データバス (D8 ~ D15)
	1	0	設定禁止
	1	1	入力ポート (P10 ~P17)
·			
		P1CR レ	ジスタ
		P1FC レ	ジスタ
니 하고 그 그 그 그	`		
外部ライトイネーブ	$ u \longrightarrow $		
		P1 レジ	7.28
			S
			0 P10 ~ P17
D8~D1	5		(D8 ~ D15)
D0~D1	<i></i>		
			セレクタ
<u> </u>	—		\$1
ポート リードデー	'≯ ←	((
			<u>tu09</u>
D8~D15	· ←		
外部リードイネープ	ĭıl.⟨ 	<i>}</i>	
THE THE			
			図 3.7.1 ポート 1
	√ <i>/</i>		図 3.7.1 小一下 1
	N		
, ((<	
))		
		<pre>/> (()</pre>	
	>		\mathcal{I}
	•	3/	
		, //	

±°−	L 1	レジス	Þ
/11		レンハ	_

P1 (0004H)

	7	6	5	4	3	2	1	0		
bit Symbol	P17	P16	P15	P14	P13	P12	P11	P10		
Read/Write	R/W									
システム リセット後		外部端子データ(出カラッチは "0"にクリアされます)								
Hot リセット後				-	-					

ポート1コントロールレジスタ

P1CR (0006H)

		7	6	5	4	3	2	1	0
bit Syn	nbol	P17C	P16C	P15C	P14C	P13C	P12C	/P11C	P10C
Read/\					V	V			
システ	ム ト後	0	0	0	0	0	0)	0	0
Hot リセッ	ト後	-	-	1	-	Z((<u> </u>	- <((
機能					0: 入力	1; 出力			

ポート1ファンクションレジスタ

P1FC (0007H)

		7 1	1 1 7 /	<i></i>	10711			
	7	6	5	4	3	2	TO	<i>/</i>)/o
bit Symbol				H	\oint	J		P1F
Read/Write				H		7		W
システム リセット後 注 2)) X	84	0/1
Hot リセット後			A		\mathcal{H}			-
機能				$/\gamma$				0: ポート 1: データバス (D8~D15)

ポート 1 ドライブレジスタ

P1DR (0081H)

	7	6	<u>)</u> 5	4 (3	2	1	0
bit Symbol	P17D	P16D	P15D	P14D	P13D	P12D	P11D	P10D
Read/Write		$(\vee/)$		R/	W		_	_
システム リセット後	//1		1	$(/1/\langle \rangle$	1	1	1	1
リセット後	((/,			$($ $^{\vee}$ $^{\prime}$ $))$	•	•	'	
Hot								
リセット後		_			1	1	_	_
機能		シュ	タンバイモー	- ド用入出力	バッファドラ	ライブレジス	タ	


注 1) P1CR,P1FC はリードモディファイライトできません。

注 2) AM 端子の状態によって、リセット後、ポートかデータバスに変わります。

図 3.7.2 ポート 1 レジスタ

3.7.2 $\[\[\]^{\pi} - \] \[\]^{4} (P40 \sim P47)$

ポート 4 は 8 ビットの汎用出力ポートです。汎用出力ポート機能以外にアドレスバス (A0~A7)機能があります。ビット単位での機能切り替えが可能です。また以下に示す AM1 と AM0 端子の組合せにより、リセット解除後、ポート 4 を下記機能端子に設定します。



ポート4レジスタ

P4 (0010H)

小・「マレンバグ												
	7	6	5	4	3	2	1	0				
bit Symbol	P47	P46	P45	P44	P43	P42	P41	P40				
Read/Write		R/W										
システム リセット後	0	0	0	0	0	0 <	0	0				
Hot リセット後	ı	-	-	ı	-	-		-				

ポート4ファンクションレジスタ

P4FC (0013H)

	7	6	5	4	3	2	1	0
bit Symbol	P47F	P46F	P45F	P44F	P43F	P42F	P41F	P40F
Read/Write				V	٧			
システム リセット後 注 2)	0/1	0/1	0/1	0/1	0/1	0/1	0/1	0/1
Hot リセット後	_	-	-	-	7/2	_	-541	
機能			0: ポ-	ート 1:アド	レスバス (A	0~A7)	6	

ポート4ドライブレジスタ

P4DR (0084H)

			-				A 712	
	7	6	5	4(3	2	177	// o
bit Symbol	P47D	P46D	P45D	P44D	P43D	P42D	P41D	P40D
Read/Write				R/	W			
システム リセット後	1	1	1		1	(7)	1	1
Hot リセット後	1	-	₹(-	-
機能		ス	タンバイモー	ド用入出力	バッファドラ	ライブレジス	タ	

注 1) P4FC はリードモディファイライトできません。


注 2) AM 端子の状態によって、リセット後、ポートかデータバスに変わります。

図 3.7.4 ポート4レジスタ

3.7.3 ポート 5 (P50 ~ P57)

ポート 5 は 8 ビットの汎用出力ポートです。汎用出力ポート機能以外にアドレスバス (A8~A15)機能があります。ビット単位での機能切り替えが可能です。また以下に示す AM1 と AM0 端子の組合せにより、リセット解除後、ポート 5 を下記機能端子に設定します。

AM1	AM0	リセット後の機能設定	
0	0	設定禁止	
0	1	アドレス バス (A8 ~ A15)	
1	0	設定禁止	
1	1	出力ポート (P50 ~ P57)	(



ポート5レジスタ

P5 (0014H)

	7	6	5	4	3	2	1	0
bit Symbol	P57	P56	P55	P54	P53	P52	P51	P50
Read/Write			_	R/	W			-
システム リセット後	0	0	0	0	0	0 <	0	0
Hot リセット後	_	_	_	_	_	_		-

ポート5ファンクションレジスタ

P5FC (0017H)

	7	6	5	4	3 <	2 (//	<u>^</u> 1	0		
bit Symbol	P57F	P56F	P55F	P54F	P53F	P52F	P51F	P50F		
Read/Write				٧	٧					
システム リセット後 注 2)	0/1	0/1	0/1	0/1	0/1	0/1	0/1	0/1		
Hot リセット後	1	1	1	-		\ \ \		<u> </u>		
機能		0: ポート 1:アドレス/シス〈(A8~A15)								

ポート5ドライブレジスタ

P5DR (0085H)

	7	6	5	4	3	2	1	0		
bit Symbol	P57D	P56D	P55D	P54D	P53D	P52D	P51D	P50D		
Read/Write				R/	W					
システム リセット後	1	1	1		1		1	1		
Hot リセット後	_	-	40		<u></u>)	-	-		
機能		スタンバイモード用入出力バッファドライブレジスタ								

注 1) P5FC はリードモディファイライトできません。

注 2) AM 端子の状態によって、リセット後、ポートかデータバスに変わります。

図 3.7.6 ポート5レジスタ

AM1

AM0 0

ポート 6 は、ビット単位で機能切り替えおよび入出力の指定ができる 8 ビットの汎用入出力ポートです。ビットごとの入出力の指定は、コントロールレジスタ P6CR およびファンクションレジスタ P6FC によって行います。汎用入出力ポート機能以外にアドレスバス $(A16\sim A23)$ 機能があります。また以下に示す AM1 と AM0 端子の組合せにより、リセット解除後、ポート 6 を下記機能端子に設定します。

リセット後の機能設定

設定禁止

ポート6レジスタ

P6 (0018H)

7. 1 0 0 2 7 7												
	7	6	5	4	3	2	1	0				
bit Symbol	P67	P66	P65	P64	P63	P62	P61	P60				
Read/Write		R/W										
システム		外部端子データ(出カラッチは "0"にクリアされま <i>す</i>)										
リセット後		2	下部端ナナー	ダ(田刀フツ:	ナはりにク	リアされまり	1					
Hot		7/										
リセット後				_	_							

ポート6コントロールレジスタ

P6CR (001AH)

		*1.							
	7	6	5	4	3 ^	2(7/	√ 1	0	
bit Symbol	P67C	P66C	P65C	P64C	P63C	P62C	P61C	P60C	
Read/Write				V	V				
システム リセット後	0	0	0	0	0	()	0	0	
Hot リセット後	_	-	-	-	4	\	- <((
機能		0: 入力 1: 出力							

ポート6ファンクションレジスタ

P6FC (001BH)

					\ '\/ /\/			
	7	6	5	4	3	2	(1)	<i>///</i> o
bit Symbol	P67F	P66F	P65F	P64F	P63F	P62F	P61F	P60F
Read/Write				N/V	V	$(\bigcirc$		
システム リセット後 注 2)	0/1	0/1	0/1	0/1	0/1	071	0/1	0/1
Hot リセット後	-	-	4				-	-
機能	0: ポート 1:アドレスバス(A16~A23)							

ポート6ドライブレジスタ

P6DR (0086H)

	7	6	5	4	<u>3</u>	2	1	0	
bit Symbol	P67D	P66D	P65D	P64D	P63D	P62D	P61D	P60D	
Read/Write				R	W		_		
システム リセット後	4	$(Q/\Diamond$	1		1/2	4	4	4	
リセット後		(\\\/\)	1		\rightarrow	1	'	'	
Hot				$(7/\langle \rangle$					
リセット後	(- /)		₹\	(YZ))	_	_	_	_	
機能		スタンパイモード用入出力バッファドライブレジスタ							

注 1) P6CR、P6FC はリードモディファイライトできません。


注 2) AM 端子の状態によって、リセット後、ポートかデータバスに変わります。

図 3.7.8 ポート6レジスタ

3.7.5 ポート 7 (P70 ~ P76)

ポート7は、7ビットの汎用入出力ポートです(P70端子は出力のみ)。

ビットごとの入出力の指定は、コントロールレジスタ P7CR およびファンクションレジスタ P7FC によって行います。また汎用入出力ポート機能以外に、P70 から P76 端子は外部メモリ 接続用としてのインターフェース端子の機能があります。リセット後、P70 端子は出力モード、P71~P76 端子は入力モードとなります。また以下に示す AM1 と AM0 端子の組合せにより、リセット解除後、P70 端子を下記機能端子に設定します。






図 3.7.10 ポート7

									TIVIP92
				_10		_			
		7	6	<u> </u>	ト 7 レジス 4	3	2	1	0
P7	bit Symbo		P76	P75	P74	P73	P72	P71	P70
(001CH)	Read/Writ	_				R/W	1		
	システム リセット後	:	(出カラ	子データ ラッチは トされます)	(出力ラ	子データ ラッチは アされます)	(出カラ	子データ ッチは "1"に されます)	1
	Hot リセット後		-	-		-	7	-	_
	•		ポ	ート7コ:	ントロール	レジスタ			>
		7	6	5	4	3	2	(1)	0
P7CR	bit Symbo	_	P76C	P75C	P74C	P73C	P72C	P71C	
(001EH)	Read/Writ	e		•	\	N	// //	())	
	システム リセット後		0	0	0	0	0	0	
	Hot リセット後		_	_	-			-	
	機能	,			0: 入力	1: 出力		. (
			ポー	ート7ファ	ンクショ	ンレジスタ	ı,		
		7	6	5	4	(/3/\	2	1	>0
P7FC	bit Symbo	_	P76F	P75F	P74F	P73F	P72F	P71F	P70F
(001FH)	Read/Writ	е			W				\mathcal{Q}
	システム リセット後		0	0	0	0	0 ((0	0/1 注 3)
	Hot リセット後		_	-		_		<u> </u>	_
	機能		0: ポート	以下の表を	以下の表を	以下の表を	0(ポート <	0:ポート	0: ポート 1: RD
			1: WAIT	参照してく ださい	参照してく ださい	参照してく ださい	1: NDWE at <p72> = 0</p72>	1: \overline{NDRE} at <p71> = 0</p71>	1: ND
				1200	120	7	WRLU at <p72> = 1</p72>	WRLL at <p71> = 1</p71>	
		l	I	ポートフ	ドライブレ	ジスタ	//	\$1712 - 1	
		7	6	5	4	3	2	1	0
P7DR	bit Symbo		P76D	P75D	P74D	P73D	P72D	P71D	P70D
(0087H)	Read/Writ	/			(1	R/W			
	システム リセット後			1	1	1	1	1	1
	Hot リセット後			-	(7/4	_	-	_	_
	機能			スタンメ	「イモード用	入出力バッフ	ファドライフ	ブレジスタ	
P73 設:		/.<	P72 記	设定			P71 設定		
	73C> 0	1	Y ,		0	1	P71C> <p71f></p71f>	0	1
<p73f></p73f>	入力本				ポート 出力	ポート	0	入力ポート	出力ポート
1	Rese	ved EA24出;		Res	served NDV (at <f< td=""><td>VE 出力 P72>=0)</td><td>1</td><td>Reserved</td><td>NDRE 出力 (at <p71>=0) WRLL 出力</p71></td></f<>	VE 出力 P72>=0)	1	Reserved	NDRE 出力 (at <p71>=0) WRLL 出力</p71>
1	1//			. /	I WKI	LU 出力			(-1 D74

P73 設定		
<p73c></p73c>	0	1
<p73f></p73f>	^ ^	
0	入力ポート	出力ポート
	Reserved	EA24 出力
1		
P76 設定		

1 72 IX/L		
<p72c></p72c>		1
0	入力ポート	出力ポート
1	Reserved	NDWE 出力 (at <p72>=0) WRLU 出力 (at <p72>=1)</p72></p72>

P71 設定		
₹71C>	0	1
<p71f></p71f>	U	'
0	入力ポート	出力ポート
1	Reserved	NDRE 出力 (at <p71>=0) WRLL 出力 (at <p71>=1)</p71></p71>

P76 設定		\wedge
<p76c><p76f></p76f></p76c>	0	1
0	入力ポート	出力ポート
1	WAIT 入力	Reserved

P75 設定		
<p75c></p75c>	0	1
0	入力ポート	出力ポート
√ 1	NDR/B 入力	R/W 出力

P74 設定			
<p74c></p74c>	0	1	
0	入力ポート	出力ポート	
1	Reserved	EA25 出力	

注 1) P7CR、P7FC はリードモディファイライトできません。

注 2) $\overline{\text{NDRE}}$ および $\overline{\text{NDWE}}$ を使用する場合、グリッチの出力を回避するために、次の順番でレジスタを設定してくだ

さい。 順番 	レジスタ	bit2	bit1
(1)	P7	0	0
(2)	P7FC	1	1
(3)	P7CR	1	1

注 3) AM 端子の状態によって、リセット後、ポートかデータバスに変わります。


図 3.7.11 ポート 7 レジスタ

3.7.6 π - + 8 (P80 ~ P87)

ポート 8 は 8 ビットの出力ポートです。リセット動作により、P82 の出力ラッチは"0"にクリアされ、P80~P81 と P83~P87 の出力ラッチは"1"にセットされます。ただし、ブートモードでスタートした場合(AM[1:0]="11")、P82 の出力ラッチは"1"にセットされます。

ポート8は機能レジスタP8FCを使用して外部メモリ用のインタフェース端子としての機能も持っています。

これらの機能は P8FC、P8FC2 レジスタの該当ビットに"1"を設定することで動作します。 リセットにより P8FC および P8FC2 は"0"にクリアされ、全てのビットは出力ポートモードに なります。



ポート 8 レジスタ

P8 (0020H)

	7	6	5	4	3	2	1	0		
bit Symbol	P87	P86	P85	P84	P83	P82	P81	P80		
Read/Write		R/W								
システム リセット後	1	1	1	1	1	0 (注 3)	1	1		
Hot リセット後	-	-	-	-	-	- <		-		

ポート 8 ファンクション レジスタ

P8FC (0023H)

	7	6	5	4	3	2	(1)	0	
bit Symbol	P87F	P86F	P85F	P84F	P83F	P82F	P81F	P80F	
Read/Write		w (\(\lambda \tag{\lambda} \)							
システム リセット後	0	0	0	0	0	0	0	0	
Hot リセット後	_	_	_	_	-	(-)	-	_	
機能	0: ポート 1: <p87f2></p87f2>	0: ポート 1: <p86f2></p86f2>	0: ポート 1: CSZC	0: ポート 1: CSZB	以下の表を 参照してく ださい	以下の表を 参照してく ださい	0: ポート 1: CS1	0: ポート 1: <u>CS0</u>	

ポート 8 ファンクションレジスタ 2

P8FC2 (0021H)

	7	6	5	4	(3)	2 🔷		0
bit Symbol	P87F2	P86F2		7	P83F2	P82F2	P81F2	f
Read/Write	V	٧		X		w (7 \\ \ \ \ \	
システム リセット後	0	0			○ 0	0	\bigcirc	
Hot リセット後	-	-	\int		-	(7/	_	
機能	0: CSXB 1: ND1CE	0: CSZD 1: ND0CE			以下の表を 参照してく ださい	以下の表を 参照してく ださい	0: <p81f> 1: SDCS</p81f>	

ポート 8 ドライブレジスタ

P8DR (0088H)

	7	6	5	4	3	2	1	0
bit Symbol	P87D	P86D	P85D	P84D	P83D	P82D	P81D	P80D
Read/Write		RW						
システム リセット後	1	(7)	1	1	1	1	1	1
Hot リセット後	(F)		_ <	(7/1	_	-	-	_
機能	機能 スタンバイモード用入出力バッファドライブレジスタ							

P86 設定

<p86f> <p86f2></p86f2></p86f>	0	1
0	出力ポート	CSZD出力
1	設定禁止	ND0CE 出力
P87 設定		

8 3	設定		$\overline{}$	
	<p83f< td=""><td>2</td><td>0</td><td>-</td></p83f<>	2	0	-
DO	252		. •	

1 00 IX.		
<p83f> <p83f2></p83f2></p83f>	0	1
0	出力ポート	CS3 出力
\frac{1}{2}	CSX	A 出力
4 1	•	

<p82f> <p82f2></p82f2></p82f>	0	1
0	出力ポート	CS2 出カ
1	CSZA 出力	SDCS 出力

BX77		
<p87f></p87f>		1 ^
<p87f2></p87f2>		1000
0	出力ポート	CSXB出力
1	設定禁止	ND1CE 出力

- 注 1) P8FC と P8FC2 はリードモディファイライトできません。
- 注 2) P82 端子がリセットによってプログラムメモリ用 $\overline{\text{CE}}$ として"0"を出力するため、P82 端子を $\overline{\text{CS2}}$ 、 $\overline{\text{CSZA}}$ に設 定する前に P8<P82>レジスタに"1"をライトしないで下さい。
- 注 3) ブートモードでスタートした場合(AM[1:0]= "11")、P82 の出力ラッチは"1"にセットされます。
- 注 4) NDOCE および ND1CE を使用する場合、次の順番でレジスタを設定してください。

順番 レジスタ bit7 bit6 (1) P8 P8FC2 (2) 1 1 (3) P8FC

図 3.7.13 ポート 8 レジスタ

3.7.7 ポート 9 (P90~P92,P96,P97)

ポート 90~92 はビット単位で入出力の指定ができる 3 ビットの汎用入出力ポートです。リセット動作により P90~P92 は入力ポートとなり、また出力ラッチの全ビットは"1"へセットされます。

P96~P97 は 2 ビットの汎用入力ポートです。ポート 9 ファンクションレジスタ P9FC の該 当ビットへ "1" をライトすることにより各機能が可能となります。リセット動作により、 P9FC レジスタの値は "0" にリセットされ、全ビットが入力ポートとなります。

(1) ポート 90 (TXD0), ポート 91 (RXD0), ポート 92 (SCLK0, CTS0)

ポート 90~92 は汎用入出力ポートです。それ以外に SIOO としての機能を持っています。

UART, IDA E-F

(SIO0 モジュール)

以下はそれぞれの端子の機能を示しています。

SIOモード

(SIO0モジュール)




図 3.7.14 P90




図 3.7.16 ポート 96,97

				ポート	・9 レジス	くタ				
		7	6	5	4	3	2	1	0	
P9	bit Symbol	P97	P96				P92	P91	P90	
(0024H)	Read/Write	R						R/W		
	システム	外部端子	ーデータ					データ(出力 =		
	リセット後 Hot	7 1 121 114 3	, ,		$\overline{}$		スタは"	1"にセットさ	います)	
	リセット後	_								
			ポ	ート 9 コ :	ントロール	レジスタ				
		7	6	5	4	3 _	2(7)	1	0	
P9CR	bit Symbol						P92C	P91C	P90C	
(0026H)	Read/Write							W		
	システム リセット後						(0)	0	0	
	Hot							- (/		
	リセット後					1	い下の事	た弁照りて	メゼナハ	
	機能 以下の表を参照してください ポート 9 ファンクション レジスタ									
		7	6	5	4	3	2	\ \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	(a) (a)	
5.50				5	4	3			_//	
P9FC	bit Symbol		P96F		\rightarrow		P92F		P90F	
(0027H)	Read/Write システム		W				w(C		W	
	リセット後		0		\mathscr{U}_{G}		0		0	
	Hot リセット後		_				$(\sqrt{-}/\sqrt{2})$		_	
			0: 入力	4(以下の表		以下の表	
	機能		ポート				を参照し		を参照し	
	120110		1: INT4		_		てくださ		てくださ	
			10				\ \ <u>\</u>		()	
		_		ト 9 ファ		11			_	
		7	6	<u>)</u> 5	4	3	2	1	0	
P9FC2	bit Symbol	_					_		P90F2	
(0025H)	Read/Write システム	W				/ 7//	W	$\overline{}$	W	
	リセット後	//0					0		0	
	Hot リセット後	-//					_		_	
		"0"をライト	\rightarrow				"0"をライト		0:CMOS	
	機能	してくださ	~				してくださ		1:オープン	
		(v).			\supset		ر۱°		ドレイン	
))								
			· ()							
(=		((1/2))						
		7								

ポート 9 ドライブレジスタ

P9DR (0089H)

	7	6	5	4	3	2	1	0	
bit Symbol	P97D	P96D				P92D	P91D	P90D	
Read/Write	R/	W					R/W		
システム リセット後	1	1				1	1	1	
Hot リセット後	-								
機能		スタンバイモード用入出力バッファドライブレジスタ							

P92 設定

. 02 1272		
<p92c></p92c>	0	1
0	入力ポート CTS0/SCLK0 入力	出力ポート
1	設定禁止	SCLK0 出力

P91 設定

<p91c></p91c>				
0	1			
入力ポート RXD0 入力	出力ポート			

P90 設定

<p90c> <p90f></p90f></p90c>	1
0 入力ポ	ート 出力ポート
設定禁	禁止 TXD0 出力

注 1) P9CR、P9FC および P9FC2 はリードモディファイライトできません。


注 2) P96 端子を INT4 入力に設定した状態で、P9DR<P96D>を"0"(入力禁止)に設定し P96 端子に"0"をドライブしている状態で HALT 命令を実行すると内部的に INT4 が発生します。HALT 状態で外部割込みを使用しない合は、ポート設定に変更するなど割込みが発生しない様に設定してください。




3.7.8 ポート A (PA0 ~ PA7)

ポート A は 8 ビットのプルアップ抵抗付き汎用入力ポートです。入力ポート以外にキーボードインターフェース端子としてキーオンウェイクアップ機能があります。この機能は PAFC レジスタの該当ビットへ "1"をライトすることにより動作可能となります。

リセット動作により、PAFC の全ビットの値は "0" にリセットされ、全端子が入力ポートとなります。



PAFC = "1"の時に、KIO-KI7 端子のいずれかの端子の状態が立ち下がると、そのエッジを検出して INTKEY 割込みを発生します。INTKEY 割込みは全ての HALT モード状態を解除可能です。



ポート A レジスタ

PA (0028H)

	7	6	5	4	3	2	1	0				
bit Symbol	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0				
Read/Write		R										
システム リセット後		外部端子データ										
Hot リセット後				-	_							

ポート A ファンクション レジスタ

PAFC (002BH)

	7	6	5	4	3	2) 1	0
bit Symbol	PA7F	PA6F	PA5F	PA4F	PA3F	PA2F	PA1F	PA0F
Read/Write			_	V	V			_
システム リセット後	0	0	0	0	0	(0)	0	0
Hot リセット後	-	-	_	-	-(<u></u>	- (<u>-</u>
機能			0: KE`	Y IN 禁止	1: KEY IN	許可	41	

ポート A ドライブレジスタ

PADR (008AH)

			1 1 1 1	1 7 1 7 0 7 7 7 7			
	7	6	5	4 (3)	2 🔷		0
bit Symbol	PA7D	PA6D	PA5D	PA4D PA3D	PA2D	PA1D	PA0D
Read/Write				R/W		7	
システム リセット後	1	1	1	1	1	()	1
Hot リセット後	1	_	- (-	(7/5	_	-
機能		ス	タンバイモー	ード用入出力バッファド	ライブレジス	タ	•


注) PAFC はリードモディファイライトできません。

図 3.7.19 ポートA レジスタ


3.7.9 ポートC (PC0 ~ PC7)

ポート C はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。リセット動作によりポート C は入力ポートとなり、また出力ラッチの全ビットは"1"へセットされます。

汎用入出力ポート機能以外に、ポート C はタイマの入力端子(TA0IN,TA2IN)機能や、外部 割込み入力端子(INT0~INT3)機能、拡張アドレス機能 (EA26, EA27, EA28)、Key 用出力端子 (KO8)を持っています。上記設定はファンクションレジスタ PCFC を使用します。外部割込みのエッジ選択は割込みコントローラ部にある IIMC レジスタにて設定します。



(2) PC1 (INT1, TA0IN), PC3 (INT3, TA2IN)



(3) PC4 (EA26), PC5 (EA27), PC6 (EA28)




図 3.7.23 ポート C7

	ポート C レジスタ												
		7	6	5	4	3	2	1	0				
PC	bit Symbol	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0				
(0030H)	Read/Write				R	W							
	システム リセット後		9	卜部端子デー	タ(出カラッ	チは"1"にセ	ットされます	_)					
	Hot リセット後		-										
'			ポート C コントロールレジスタ										
		7	6	5	4	3	2	(1)	0				
PCCR	bit Symbol	PC7C	PC6C	PC5C	PC4C	PC3C	PC2C	PC1C	PC0C				
(0032H)	Read/Write				1	v <							
	システム リセット後	0	0	0	0	0	0	0	0				
	Hot リセット後	_	-	_	_	-	(-)p	-	_				
	機能				0: 入力	1: 出力		6					
•			ポー	・トCファ	ンクショ	ンレジス	タ	741					
		7	6	5	4	(3/\)	2	4	\ 0				
PCFC	bit Symbol	PC7F	PC6F	PC5F	PC4F_	PC3F	PC2F	PC1F//	PC0F				
(0033H)	Read/Write			T		W		1190	//				
	システム リセット後	0	0	0	0	0	0 (0	0				
	Hot リセット後	_	_	_		<u> </u>		\mathcal{D}_{\perp}	_				
	機能			以	下の表を参照	 照してくださ	u((//						
'			7	-, C	ドライブ	レジスタ		/					
		7	6	5	4	4	2	1	0				
PCDR	bit Symbol	PC7D	PC6D	PC5D	PC4D	PC3D	PC2D	PC1D	PC0D				
(008CH)	Read/Write				R	w							
	システム リセット後	1	1 (\1	1	1	1	1	1				
	Hot リセット後	_	_	<u> </u>	- <	7/	_	_	_				
	機能		((//<>	.タンバイモ-	- ド用入出力	バッファド	 ライブレジス	タ					
PC2 設定			PC1 設	定	(7)	7	PC0 設定						
<pc2c></pc2c>	0	((1)	*PC1		(Y)	1	<pc0c></pc0c>	0	1				
<pc2f></pc2f>	入力ポート	出力ポート	<pc1f></pc1f>	入力ポー	上出力が	₽° L	<pc0f></pc0f>	入力ポート	出力ポート				
1	INT2	設定禁止	1	INT	_	N N N D	1	INT0	設定禁止				
PC5 設定	\sim	7	PC4 設	定			PC3 設定						
PC5C>	0 4		PC4	C> 0		1	PC3C> <pc3f></pc3f>	0	1				
<pc5f></pc5f>	入力ポート	出力ポート	<pc4f></pc4f>	入力ポ	ート 出力7	ポート	0	入力ポート	出力ポート				
1 <	EA27 出力	Reserved		EA26		erved	1	INT3	TA2IN 入力				
PC7 設定	11/6		PC6 設			_							
PC7C> <pc7f></pc7f>	0	1	PC6E	0 o	1								
0 0	入力ポート	出力ポート	<pc6f></pc6f>	入力ポー	- ト 出力ポ	- F							
1	設定禁止	KO8 出力 (オープン	1	EA28 出									
•		ドレイン											

注 1) PCCR, PCFC リードモディファイライトできません。

ドレイン)

注 2) PC3,PC1,PC0 端子を INT3,INT2,INT1,INT0 入力に設定した状態で、PCDR<PC3D:0D>を"0000"(入力禁止)に設定し PC3,PC2,PC1,PC0 端子に"0"をドライブしている状態で HALT 命令を実行すると内部的に INT3,INT2,INT1,INT0 が発生します。HALT 状態で外部割込みを使用しない場合は、ポート設定に変更する など割込みが発生しない様に設定してください。

図 3.7.24 ポート C レジスタ

3.7.10 ポートF(PF0~PF5,PF7)

ポート $F0\sim F5$ はビット単位で入出力の指定ができる 6 ビットの汎用入出力ポートです。リセット動作により、全ての端子が入力ポートとなり、また出力ラッチレジスタの全ビットは"1" ヘセットされます。

PF0~PF5 は汎用入出力ポート以外に I^2S 0、1 の出力機能があります。この機能は PFFC レジスタの該当ビットへ"1"をライトする事により、それぞれの機能が動作可能となります。

ポート F7 は 1 ビットの汎用出力ポートです。汎用出力ポートのほかに PF7 は SDCLK 出力機能があります。リセット動作により、PF7 は SDCLK 出力端子に設定されます。

(1) ポート F0 (I2S0CKO), ポート F1 (I2S0DO), ポート F2 (I2S0WS), ポート F3 (I2S1CKO), ポート F4 (I2S1DO), ポート F5 (I2S1WS)

ポート $F0\sim F5$ は汎用入出力ポートです。それ以外に L^2S としての機能を持っています。

以下はそれぞれの端子の機能を示しています

	I ² S モード
	(I2S0 モジュール)
PF0	I2S0CKO
	(クロック出力)
PF1	I2S0DO
	(データ出力)
PF2	I2S0WS
	(ワード選択
	出力)

	/²S モード (12S1 モジュール)
PF3	I2S1CKO
	(クロック出力)
PF4	I2S1DO
	(データ出力)
PF5	12S1WS
> /	(ワード選択
	出力)
7	





図 3.7.26 ポート F1,F2,F4,F5

(2) ポート F7 (SDCLK),

ポート F7 汎用出力ポートです。それ以外に SDCLK 出力としての機能を持っています。



				ポート	F レジス	くタ					
		7	6	5	4	3	2	1	0		
PF	bit Symbol	PF7		PF5	PF4	PF3	PF2	PF1	PF0		
(003CH)	Read/Write	R/W				R/\	W				
	システム リセット後	1		外	部端子デー	タ(出カラッキ	チは"1"にセッ	トされます)			
	Hot リセット後	_		-							
			ポ	ートFコン	ントロール	レジスタ					
		7	6	5	4	3	2	1)	0		
PFCR	bit Symbol			PF5C	PF4C	PF3C	PF2C	PF1C	PF0C		
003EH)	Read/Write					- Q	W V))			
	システム リセット後			0	0	0	0	0	0		
	Hot リセット後			_	-	-	(-)Y	_	-		
	機能				以	下の表を参照	景してくださ	v (
			ポー	トFファ	ンクション	ン レジス ・	タ	12	\rightarrow		
		7	6	5	4	(3)	2		> 0		
PFFC	bit Symbol	PF7F		PF5F	PF4F	PF3F	PF2F	PF1F	PF0F		
003FH)	Read/Write システム	W					V	1/190	//		
	リセット後	1		0	0	0	0 (0	0		
	Hot リセット後	_		-		_		<u> </u>	_		
	機能	0: ポート 1: SDCLK		以下の表を参照してください							
				ポートモ	ドライブレ	ジスタ					
		7	6	5	√ 4	3) 2	1	0		
FDR	bit Symbol	PF7D		PF5D	PF4D	PF3D	PF2D	PF1D	PF0D		
008FH)	Read/Write	R/W	\mathcal{A}	7		R/	W	+			
	システム リセット後	1		<i>))</i> 1	1 (1/	1	1	1		
	Hot リセット後	_	794	_	4	7/-	_	-	_		
		スタンバイ		ス	タンバイモー	- ド用入出力	バッファドラ	テイブレジスタ	!		
	1616 451-	モード用 久出力			(\vee)						
	機能	バッファ ドライブ									
		レジスタ	\nearrow								
PF2 設	定 〈 /	7	PF1	設定			PF0 設定				
PF2C> 0 1				PF1C>	0	1	PF0C>	0	1		
<pf2f></pf2f>				PF1F>			<pf0f> 0 入力ポート</pf0f>		出力ポート		
4		2S0WS 出力		X	I2S0DO		1		CKO 出力		
PF5 部	EC.		PF4	、設定 ≼PF4C>	<u> </u>		PF3 設定		1		
<pf5f< td=""><td>0</td><td>1</td><td></td><td>F4F></td><td>0</td><td>1</td><td><pf3c></pf3c></td><td>0</td><td>1</td></pf5f<>	0	1		F4F>	0	1	<pf3c></pf3c>	0	1		
C	入力ポー			0 入		出力ポート	0	入力ポート	•		
1	Y	I2S1WS 出力		1	12S1DO	出力	1	I2S1CKO 出	dカ at <pf3>=</pf3>		


注) PFCR、PFFC はリードモディファイライトできません。

図 3.7.28 ポートFレジスタ

3.7.11 ポート G (PG0 ~ PG5)

ポート G は G ビットの入力ポートです。このポートは内部 AD コンバータ用アナログ入力 端子の機能も持ち合わせています。PG3 は AD コンバータ用 ADTRG 端子としての機能を、PG2、PG3 はタッチスクリーンインターフェース用 MX、MY 端子としての機能を持っています。

ただし、(PG)レジスタは、バイト単位でアクセスできません。(演算命令、ビット操作命令、ローテート/シフト命令の全ての命令において、バイトアクセスは禁止です。)必ず、ワードアクセスしてください。



ポート G レジスタ

PG (0040H)

			7 1	0 0 7 7	• •				
	7	6	5	4	3	2	1	0	
Bit Symbol			PG5	PG4	PG3	PG2	PG1	PG0	
Read/Write					F	₹			
システム リセット後			外部端子データ						
Hot リセット後					-	-			

注) AD コンバータの入力チャネルおよび ADTRG 入力モードレジスタの選択は AD コンバータの設定によって許可されます。

ポート G ファンクションレジスタ

PGFC (0043H)

			r G Jī	<u> </u>	ンレンスタ))	
	7	6	5	4	3	2	1	0
Bit Symbol					PG3F	TX		
Read/Write					W	\mathcal{J}		
システム リセット後					0			
Hot リセット後								
機能					0:入力ポート	\Diamond		
					or AN3 1: ADTRG			//

ポート G ドライバレジスタ

PGDR (0090H)

			א א או	1211N				
	7	6	5	4	3	2	<u>/</u> 1	0
Bit Symbo	ol		7		PG3D	RG2D		
Read/Wri	te		7		R	W		
システム リセット	* ***********************************				1	1		
Hot リセット	£		A		-	///-		
機能						~モード用		
					入出カ/ ドライブ	バッファ レジスタ		

注 1) PGFC はリードモディファイライトできません。

注 2) (PG)レジスタは、バイト単位でアクセスできません。 (演算命令、ビット操作命令、ローテート/シフト命令の全ての命令において、バイトアクセスは禁止です。) 必ず、ワードアクセスしてください。 (例) LDW wa, (PG) :a レジスタのデータのみ使用し、w レジスタのデータは破棄してください。

注 3) PG レジスタはアナログ入力とデジタル入力が混在した使用はしないでください。


図 3.7.30 ポート G レジスタ


3.7.12 ポート J (PJ0 ~ PJ7)

ポート $J0\sim J4$ および J7 は 6 ビットの出力ポートです。リセット動作により出力ラッチ PJ は"1"にセットされ、ポート J は"1"を出力します。ポート J5 および J6 は 2 ビットの入出力ポートです。

出力ポート機能以外に、ポート J には SDRAM コントローラ用出力端子 (SDRAS, SDCAS, SDWE, SDLLDQM, SDLUDQM, SDCKE) 機能と SRAM コントローラ 用出力端子 (SRWR, SRLLB, SRLUB)機能そして NAND-Flash(NDALE, NDCLE)機能が あります。これらの設定は PJFC レジスタによって行ないます。

ただし、PJ0~PJ2 用の SDRAM あるいは SRAM の出力信号はメモリコントローラの設定によって自動的に選択されます。





. 0			
ボー	Ь J	レジス	タ

PJ	
(004CF	H)

	7	6	5	4	3	2	1	0	
bit Symbol	PJ7	PJ6	PJ5	PJ4	PJ3	PJ2	PJ1	PJ0	
Read/Write				R/W					
システム リセット後	1	(出カラ	外部端子データ (出カラッチは "1"にセットされます)		1	1 <	1	1	
Hot リセット後	-	-		_	_	_	(-)>	_	

ポート Jコントロールレジスタ

PJCR (004EH)

		7	6	5	4	3 <	2(//	() 1	0
	bit Symbol		PJ6C	PJ5C				/	
)	Read/Write		V	٧			7		
	システム リセット後		0	0					
	Hot リセット後		-	-		A		A. A	
	機能		0: 入力	, 1: 出力			>		

ポート J ファンクションレジスタ

PJFC (004FH)

	7	6	5	4	3	2	15	<i>)/</i> / o
bit Symbol	PJ7F	PJ6F	PJ5F	PJ4F	PJ3F	PJ2F	PJ1F	PJ0F
Read/Write)			4 /	V		$\langle \rangle$	
システム リセット後	0	0	0	0	0	0	0	0
Hot リセット後	_	_	- (-	-
	0: ポート	0: ポート	0: ポート	0: ポート	0:/ポート	0: ポート	0: ポート	0: ポート
機能	1: SDCKE	1: NDCLE	1: NDALE	1:SDLUDQM	1:SDLLDQM	1: SDWE,	1: SDCAS,	1: SDRAS,
				~		SRWR	SRLUB	SRLLB

ポート」ドライブレジスタ

PJDR (0093H)


	7	6	5	4	3	2	1	0
bit Symbol	PJ7D	PJ6D	PJ5D	PJ4D	PJ3D	PJ2D	PJ1D	PJ0D
Read/Write				R	W			
システム リセット後	1		1		\rightarrow 1	1	1	1
Hot リセット後	< - /,		<	(\checkmark)	_	-	-	_
機能		ス	タンバイモー	- ド用入出力	バッファドラ	ライブレジス	タ	

注) PJCR および PJFC はリードモディファイライトできません。

図 3.7.33 ポート J レジスタ

3.7.13 ポート K (PK0 ~ PK7)

ポート K0~K7 は 8 ビットの出力ポートです。リセット動作により出力ラッチ PK は"0"にセットされ、PK0~PK7 端子は"0"を出力します。出力ポート機能以外に、ポート K には LCD コントローラ用出力端子(LCP0,LHSYNC,LLOAD,LFR,LVSYNC,LGOE0~LGOE2) の機能があります。これらの設定は PKFC によって行ないます。



ポート Κ レジスタ

PK (0050H)

		7	6	5	4	3	2	1	0
	bit Symbol	PK7	PK6	PK5	PK4	PK3	PK2	PK1	PK0
I)			-		R/	W			-
	システム リセット後	0	0	0	0	0	0 <	0	0
	Hot リセット後	_	_	-	-	_	-		_

ポート K ファンクションレジスタ

PKFC (0053H)

		7	6	5	4	3 <	2(//	() 1	0
	bit Symbol	PK7F	PK6F	PK5F	PK4F	PK3F	PK2F	PK1F	PK0F
l)	Read/Write		_		V	V	$\langle \langle \rangle \rangle$		
	システム リセット後	0	0	0	0	0		0	0
	Hot リセット後	_	-	-	-	4	<u></u>	- </td <td></td>	
	機能	0:ポート	0:ポート	0:ポート	0:ポート	0: ポート	0: ポート	0: ポート	0: ポート
	17或 月已	1:LGOE2	1:LGOE1	1:LGOE0	1:LHSYNC	1: LVSYNC	1: LFR	1: LLOAD	1: LCP0

ポート K ドライブレジスタ

PKDR (0094H)

		7	6	5	4	> 3	2	\bigcirc	0
	bit Symbol	PK7D	PK6D	PK5D /	PK4D	PK3D	PK2D	PK1D	PK0D
l)	Read/Write				R/	W	$((// \le)$		
	システム リセット後	1	1	1/(7	1		1	1
	Hot リセット後	_	-		> -))-	1	ı
	機能		ス	タンバイモ	- ド用入出力	バッファドラ	ライブレジス	タ	


注) PKFC はリードモディファイライトできません。



3.7.14 ポート L (PL0 ~ PL7)

ポート L0~L7 は 8 ビットの出力ポートです。リセット動作により出力ラッチ PL は"0"に設定され、PL0~PL7 端子は"0"を出力します。

出力ポート機能以外に、LCD コントローラ用データバス(LD0~LD7)の機能を持っています。 これらの設定はファンクションレジスタ PLFC レジスタによって行ないます。



ポー	L I	را ا	ジフィ	ᄸ
//\—	<u>ا</u>	Lレ	ンヘ	ブ

PL (0054H)

		7	6	5	4	3	2	1	0
	bit Symbol	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0
)	Read/Write		R/W						
	システム リセット後	0	0	0	0	0	0 <	0	0
	Hot リセット後	-	_	-	-	_	_		_

ポート L ファンクションレジスタ

PLFC (0057H)

	7	6	5	4	3	2	> 1	0
bit Symbol	PL7F	PL6F	PL5F	PL4F	PL3F	PL2F	PL1F	PL0F
Read/Write	_							
システム リセット後	0	0	0	0	0	(0)	0	0
Hot リセット後	_	_	_	-	-(<u>_</u>	- (-
機能	0: ポート 1: LCDC 用データバス (LD7~LD0)							

ポートLドライブレジスタ

PLDR (0095H)

I		7	6	5	4 (3)	2 🔷		0		
	bit Symbol	PL7D	PL6D	PL5D	PL4D PL3D	PL2D	PLID	/PL0D		
,	Read/Write				R/W		7			
	システム リセット後	1	1	1	1	1	\bigcirc)1	1		
	Hot リセット後	_	-	- (-	(7/\$	_	-		
l	機能		スタンバイモード用入出力バッファドライブレジスタ							

注) PLFC はリードモディファイライトできません。


図 3.7.37 ポート L レジスタ

3.7.15 $\# - \Vdash M(PM1 \sim PM2, PM7)$

PM1~PM2、PM7 は 3 ビットの出力ポートです。 リセット動作により出力ラッチ PM は"1" に設定され PM1~PM2、PM7 端子は"1"を出力します。

ポート出力機能以外に、ポート M はタイマの出力端子(TA1OUT), RTC アラーム用出力端子(ALARM), メロディ/アラームジェネレータ用出力端子(MLDALM, MLDALM)、電源制御端子(PWE)としての機能も持ち合わせています。これらの設定はファンクションレジスタ PMFCで行ないます。

PM1 は MLDALM および TA1OUT、PM2 は ALARM および MLDALM の二つの出力機能を持っています。この機能の選択は PM<PM1>、 PM<PM2>で行ないます。






図 3.7.40 ポート M7

ポー	Ι-	М	レジスタ
	•		

PM	
(0058H)	

	7	6	5	4	3	2	1	0
bit Symbol	PM7					PM2	PM1	
Read/Write	R/W					R/	W	
システム リセット後	1					1 <	1	
Hot リセット後	_					_		

ポート M ファンクションレジスタ

PMFC (005BH)


	7	6	5	4	3	2	1	0
bit Symbol	PM7					PM2F	PM1F	
Read/Write	W						N	
システム リセット後	0					(0)	0	
Hot リセット後	-				\mathcal{H}	<u></u>	- ((
機能	0: ポート 1: PWE					0: ポート 1: ALARM @ <pm2>=1 MLDALM @<pm2>=0</pm2></pm2>	0: ポート 1:MLDALM @ <pm1>=1 TA1OUT @<pm1>=0</pm1></pm1>	9

ポート M ドライブレジスタ

PMDR (0096H)

				1/2//	· ·	1 0		
	7	6	5	4	3	2	<u></u>	0
bit Symbol	PM7D		7			PM2D	PM1D	
Read/Write	R/W		¥ */		$\left\langle \left\langle \right\rangle \right\rangle$	R	W	
システム リセット後	1				7	1	1	
Hot リセット後	-		A			///-	_	
機能	スタンバイ モード用 入出力 バッファ ドライブ レジスタ					ベスタンバッ 入出力/ ドライブ		


注) PMFC はリードモディファイライトできません。



3.7.16 ポートN (PN0 ~ PN7)

ポート N はビット単位で入出力指定可能な 8 ビットの汎用入出力ポートです。リセット動作によりポート N は入力ポートとなります。

汎用入出力ポート機能以外に、ポート N はキーボード用インタフェース端子 KO0~KO7 として、オープンドレインタイプの出力バッファに設定可能です。 $^{\wedge}$



ポート N レジスタ

7 6 5 4 3 2 1 0 PN1 PΝ bit Symbol PN7 PN6 PN5 PN4 PN3 PN2 PN0 (005CH) Read/Write システム リセット後 外部端子データ(出力ラッチは"1"にセットされます) リセット後

ポート N コントロールレジスタ

PNCR (005EH)

		7	6	5	4	3	2	1	0
	bit Symbol	PN7C	PN6C	PN5C	PN4C	PN3C	PN2C	PN1C	PN0C
)	Read/Write				V	V			
	システム リセット後	0	0	0	0	0	(0)	0	0
	Hot リセット後	-	-	-	-	-(<u> </u>	- (
	機能				0: 入力	1: 出力		115	

ポート N ファンクション レジスタ

PNFC (005FH)

	7	6	5	4	2 🛇		0		
bit Symbol	PN7F	PN6F	PN5F	PN4F PN:	3F PN2F	PN1F	/PN0F		
Read/Write									
システム リセット後	0	0	0	0 0	0	\bigcirc	0		
Hot リセット後	_	_	- (-	(7/5	_	_		
機能		0: CMOS 出カ 1: オープンドレイン出カ							

ポートNドライブレジスタ

PNDR (0097H)

		7	6	5	4	3	2	1	0	
	bit Symbol	PN7D	PN6D	PN5D	PN4D	PN3D	PN2D	PN1D	PN0D	
)	Read/Write				R/	ŵ				
	システム リセット後	1	1		1 (<u> </u>	1	1	1	
	Hot リセット後	- ((7/1	_	_	-	-	-	-	
	機能		スタンバイモード用入出力バッファドライブレジスタ							

注) PNCR,PNFC はリードモディファイライトできません。

図 3.7.43 ポート N レジスタ

3.7.17 ポートP (PP1~PP7)


ポート P1~P5 はビット単位で入出力指定ができる 6 ビットの入出力ポートです。リセット動作により、P1~P5 は入力ポートとなり、出力ラッチは"0"にリセットされます。汎用入出力ポート機能以外に、タイマの出力端子(TA3OUT,TA5OUT, TA7OUT)機能、タイマの入力(TB0IN0,TB1IN0)機能、外部割込み入力端子(INT5~INT7)機能を持っています。


ポート P 6、P7 は 2 ビットの出力ポートです。リセット動作により出力ラッチは"0"にリセットされます。出力ポート機能以外にタイマの出力端子(TB0OUT0,TB1OUT1)機能を持っています。


これらの機能は PPCR、PPFC レジスタの該当ビットを設定することで動作します。

外部割込みのエッジ選択は割込みコントローラ部にあるIIMCレジスタにて設定します。

尚、ポートの設定において、16 ビットタイマ入力を選択しキャプチャ制御を行う場合、INT6,INT7 は IIMC1 レジスタの設定ではなく、TBnMOD < TBnCPM1:0 >の設定に従って動作します。







ポート Pレジスタ											
		7	6	5	4	3	2	1	0		
PP	bit Symbol	PP7	PP6	PP5	PP4	PP3	PP2	PP1			
(0060H)	Read/Write				R/W						
	システム リセット後	0	0	(出力	外 ラッチレジス	·部端子デー スタは"0"に!		ます)			
	Hot リセット後	_	_			_	<				
			ポ・	ートPコ	ントロール	レジスタ					
		7	6	5	4	3	2	1	0		
PPCR	bit Symbol			PP5C	PP4C	PP3C	PP2C/	PP1C			
(0062H)	Read/Write				T	W	////	2/			
	システム リセット後			0	0	0	0	0			
	Hot リセット後			_	_	-(_			
	機能				0:	入力 1 出	לל				
	_		ポー	-トP ファ	ンクショ	ンレジスタ					
		7	6	5	4	((/3 <)	2		0		
PPFC	bit Symbol	PP7F	PP6F	PP5F	PP4F	PP3F	PP2F	PP1F			
(0063H)	Read/Write		Т		w (> /// (
	システム リセット後	0	0	0	46	0	o (C	P			
	Hot リセット後	-	-	- (-	-		<u></u>			
	機能	0:ポート	0:ポート		下記表を	参照してく	ださい。))			
		1:TB1OUT0	•	4(
				ポートP	ドライブレ	ジスタ					
		7	6	((5))	4	3	//2	1	0		
PPDR	bit Symbol	PP7D	PP6D	PP5D	PP4D	PP3D	PP2D	PP1D			
(0098H)	Read/Write		((R/W		1	1			
	システム リセット後	1	1		1 5		1	1			
	Hot リセット後	_	$((\sqrt{-}/5)$	_		<u> </u>	_	_			
	機能		スタンパ	バイモード用	入出力バッフ	ァドライブ	レジスタ				
PP3 設	定		PP2	設定		P	P1 設定				
<pp3f></pp3f>	> 0	1	<pp2< td=""><td></td><td>1</td><td>PP1C> <pp1f></pp1f></td><td>0</td><td>1</td></pp2<>		1	PP1C> <pp1f></pp1f>	0	1			
0	入力ポート	出力ポー		0 入力ホ	ペート 出力を	ポート	0	入力ポート	出力ポート		
1	INT5 入力	TA7OUT 出		1 Rese	rved TA5Ol	JT 出力	1 PP4 設定	Reserved	TA3OUT 出力		
			PP5	設定 PP5C>		—— ˈ	PP4C>	1			
,			<pp5< td=""><td>F3\</td><td></td><td></td><td><pp4f></pp4f></td><td>0</td><td>1</td></pp5<>	F3\			<pp4f></pp4f>	0	1		
<		<i>"</i>		0 入力7		t'− ト	0	入力ポート INTG 3 th	出力ポート TB0IN0 入力		
		· (?	` ([1 INT7	人刀 IB1IN	10 入力	1	INT6 入力	I DUIIUD 人刀		

注 1) PPCR、PPFC はリードモディファイライトできません。


注 2) PP5, PP4, PP3 端子を INT7,INT6,INT5 入力に設定した状態で、PPDR<PP5D:3D>を"0000"(入力禁止)に設定し PP5, PP4, PP3 端子に"0"をドライブしている状態で HALT 命令を実行すると内部的に INT7,INT6,INT5 が発生します。HALT 状態で外部割込みを使用しない場合は、ポート設定に変更するなど割込みが発生しない様に設定してください。


図 3.7.48 ポートP レジスタ

3.7.18 ポートR (R0~R3)

ポート R0~R3 はビット単位で入出力指定ができる 4 ビットの入出力ポートです。リセット動作により、R0~R3 は入力ポートとなり、出力ラッチは"0"にリセットされます。汎用入出力ポート機能以外に、SPI コントローラ用端子(SPCLK, SPCS, SPDO および SPDI)機能を持っています。

これらの機能は PRCR、PRFC レジスタの該当ビットを設定することで動作します。









図 3.7.51 ポートR レジスタ

3.7.19 ポートT (PT0~PT7)

ポート T0~T7 はビット単位で入出力指定ができる 8 ビットの入出力ポートです。リセット動作により、T0~T7 は入力ポートとなり、出力ラッチは"0"にリセットされます。汎用入出力ポート機能以外に、LCD コントローラ用データバス端子(LD8~LD15)機能を持っています。

これらの機能は PTCR、PTFC レジスタの該当ビットを設定することで動作します。



ポートT レジスタ

PT (00A0H)

	7	6	5	4	3	2	1	0				
bit Symbol	PT7	PT6	PT5	PT4	PT3	PT2	PT1	PT0				
Read/Write		R/W										
システム リセット後		外部端子データ(出力ラッチは"0"にリセットされます)										
Hot リセット後				-	-							

ポート Tコントロールレジスタ

PTCR (00A2H)

		7	6	5	4	3	2)	0
	bit Symbol	PT7C	PT6C	PT5C	PT4C	PT3C	PT2C	PT1C	PT0C
)	Read/Write		-		V	V			
	システム リセット後	0	0	0	0	0	(0)	0	0
	Hot リセット後	_	-	_	-	-)-	- (//
	機能				0: 入力	1: 出力		d	

ポートT ファンクションレジスタ

PTFC (00A3H)

	7	6	5	4	(3)	2 🔷		0		
bit Symbol	PT7F	PT6F	PT5F	PT4F	PT3F	PT2F	PTIF	/PT0F		
Read/Write				W			7)			
システム リセット後	0	0	0	40	> o	0		0		
Hot リセット後	-	-	- (_	(7/	_	_		
機能	0: ポート 1: LCDC 用データバス (LD15-LD8)									

ポート Tドライブレジスタ

PTDR (009BH)

		7	6	5	4	3) /2	1	0			
	bit Symbol	PT7D	PT6D	PT5D	PT4D	PT3D	PT2D	PT1D	PT0D			
)	Read/Write				R/	ŵ						
	システム リセット後	1	1	<u>)</u> 1	1 (1	1	1			
	Hot リセット後	- ((7/	_		<u> </u>	-	-	-			
	機能		スタンバイモード用入出力バッファドライブレジスタ									

注 1) PTCR および PTFC はリードモディファイライトできません。


注 2) LD15~LD8 として使用する場合 PTnC を"1"に設定してください。


図 3.7.53 ポートTレジスタ

3.7.20 ポートU (PU0~PU7)

ポート U0~U7 はビット単位で入出力指定ができる 8 ビットの入出力ポートです。リセット動作により、U0~U7 は入力ポートとなり、出力ラッチは"0"にリセットされます。汎用入出力ポート機能以外に、LCD コントローラ用データバス端子(LD16~LD23)を持っています。これらの機能は PUCR、PUFC レジスタの該当ビットを設定することで動作します。

また、PU7 は上記機能以外にデバッグモード用通信機能(EO_TRGOUT)機能を持っています。これらの機能はデバッグモードで起動することで動作します。デバッグモードで起動した場合は、PU7 は LD23 機能として使用できません。





ポー	 	IJ	را	ジ	ス	タ
/ `		_	_	_	/\	

PU (00A4H)

	7	6	5	4	3	2	1	0				
Bit Symbol	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0				
Read/Write		R/W										
システム リセット後		外部端子データ(出カラッチは"O"にリセットされます)										
Hot リセット後				-	_	<						

ポート リコントロールレジスタ

PUCR (00A6H)

	7	6	5	4	3	2	(1)	0		
Bit Symbol	PU7C	PU6C	PU5C	PU4C	PU3C	PU2C	PU1C	PU0C		
Read/Write				٧	v <					
システム リセット後	0	0	0	0	0	0	0	0		
Hot リセット後	-	_	_	-	-	(-) p	-	-		
機能	0: 入力 1: 出力									

ポート U ファンクションレジスタ

PUFC (00A7H)

		7	6	5	4	(3/4)	→ 2		0
	Bit Symbol	PU7F	PU6F	PU5F	PU4F_	PU3F	PU2F	PU1F/	PU0F
H)	Read/Write				(V	V		119	
	システム リセット後	0	0	0	0	0	0	0	0
	Hot リセット後	1	1	- ,		> -		<u> </u>	ı
	機能	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: #-/-\	0: ポート	0: ポート
		1: LD23	1: LD22	1: LD21@	1: LD20	1: LD19	1: LD18	1: LD17	1: LD16
				<pu5c>=1</pu5c>					

ポート U ドライブレジスタ

PUDR (009CH)

	7	6	((5))	4	3	//2	1	0		
Bit Symbol	PU7D	PU6D	PU5D	PU4D	∧ PU3D	PU2D	PU1D	PU0D		
Read/Write		((R/	W		-			
システム リセット後	1	1	1	1	1	1	1	1		
Hot リセット後		(\checkmark)	_		_	-	-	-		
機能	スタンバイモード用入出力バッファドライブレジスタ									


- 注 1) PUCR および PUFC はリードモディファイライトできません。
- 注 2) LD23~LD16 として使用する場合 PUnC を"1"に設定してください。PU5 を LD21 として使用する場合 PU5C を"1"に設定してください。

図 3.7.56 ポート U レジスタ


3.7.21 ポートV (PV0~PV4,PV6,PV7)


ポート V0~V2, V6,V7 はビット単位で入出力指定ができる 5 ビットの入出力ポートです。リセット動作により、V0~V2, V6,V7 は入力ポートとなり、出力ラッチは"0"にリセットされます。 汎用入出力ポート機能以外に SBI 入出力端子(SDA, SCL) 機能、SIO 出力端子(SCLK0) 機能(注)を持っています。 これらの機能は PVCR、PVFC レジスタの該当ビットを設定することで動作します。

ポート V3、V4 は 2 ビットの汎用出力ポートです。リセット動作により出力ラッチは"0"にリセットされます。



注) 本来、SIO の機能では SCLKO からクロックを入力する機能もサポートしていますが、PVO 端子に設定した場合は、出力機能のみサポートしています。






-				ポート	· V レジス	スタ				_
		7	6	5	4	3	2	1	0	
PV	bit Symbol	PV7	PV6		PV4	PV3	PV2	PV1	PV0	
(H8A00)	Read/Write		R/W				R/W			_
	システム リセット後	(出カラッ	子データ チレジスタは ットされます)		(出ナ		部端子データ スタは"0"にリセットされます)			
	Hot リセット後		_				-			
	72712	I.	ポ-	_	ントローノ	レレジスタ				
		7	6	5	4	3	2		0	
PVCR	bit Symbol	PV7C	PV6C			7	PV2C//	PV1C	PV0C	
(00AAH)	Read/Write		W				7//6	// w		
	システム リセット後	0	0				0	0	0	
	Hot リセット後	_	_					-	_	
	機能	0: 入力	1: 出力				0:	入力 1: 出	i b	
•			ポー	・トVファ	ァンクショ	ンレジスタ	>	2		
		7	6	5	4	((/3 \)	2 _	(1)	0	
PVFC	bit Symbol	PV7F	PV6F		4		PV2F	PV1F	PV0F	
(00ABH)	Read/Write		W					W		
	システム リセット後	0	0		70		0 (P	0	
	Hot リセット後	_	_					<u> </u>	_	
	機能		の表を てください				以下の表	を参照して	ください	
		参照し		L V	シクション	レジスタ	2			
		7	6	5	4	3	2	1	0	
PVFC2	bit Symbol	PV7F2	PV6F2				*/-			_
(00A9H)	Read/Write		W ()/						
	システム リセット後	0	0	\mathcal{H}	1	7/				
	Hot リセット後	_	(7/1		1					
	機能	0:CMOS 1:オープン ドレイン	0:CMOS 1:オープン ドレイン							
		141		ポート V	ドライブし					
		7	6	5	4	3	2	1	0	
PVDR	bit Symbol	PV7D	PV6D		PV4D	PV3D	PV2D	PV1D	PV0D	
(009DH)	Read/Write	S	R/W				R/W			
,	リセット後	1	1 <		1	1	1	1	1	
	Hot リセット後	IJ-,			_	_	-	-	_	
(=	機能		7	タンバイモー	ード用入出力	バッファドラ				
_	設定			PV1 設定		1	PV0		1	
<pv< td=""><td>PV2C> 2F></td><td>0</td><td>1</td><td>PV1C> <pv1f></pv1f></td><td>0</td><td>1</td><td><pv0f< td=""><td>/0C></td><td>)</td><td>1</td></pv0f<></td></pv<>	PV2C> 2F>	0	1	PV1C> <pv1f></pv1f>	0	1	<pv0f< td=""><td>/0C></td><td>)</td><td>1</td></pv0f<>	/0C>)	1
	0 入力		カポート	0	入力ポート	出力ポート				出力ポート
<u> </u>	1 Res	served I	Reserved	1 PV7 設定	Reserved	Reserved		注) SCLK0 (SCLK0 出力 です。
			ſ	PV7C> <pv7f></pv7f>	0	1	<pv6i< td=""><td>/6C></td><td>0</td><td>1</td></pv6i<>	/6C>	0	1
			ţ	0	入力ポート	出力ポート	0	入力を	ポート	出力ポート
				1	Reserved	SCL 入出力	1	Rese	erved	SDA 入出力

注) PVCR, PVFC,PVFC2 はリードモディファイライトできません。

図 3.7.60 ポート V レジスタ

3.7.22 ポートW (PW0~PW7)

ポート $W0\sim W7$ はビット単位で入出力指定ができる 8 ビットの入出力ポートです。リセット動作により、 $W0\sim W7$ は入力ポートとなり、出力ラッチは"0"にリセットされます。これらの機能は PWCR、PWFC レジスタの該当ビットを設定することで動作します。



ポート W レジスタ

PW (00ACH)

	7	6	5	4	3	2	1	0				
bit Symbol	PW7	PW6	PW5	PW4	PW3	PW2	PW1	PW0				
Read/Write		R/W										
システム リセット後		外部端子データ(出力ラッチレジスタは"0"にリセットされます)										
Hot リセット後		·	·	-	-			·				

ポート Wコントロールレジスタ

PWCR (00AEH)

		7	6	5	4	3	2) 1	0
	bit Symbol	PW7C	PW6C	PW5C	PW4C	PW3C	PW2C	PW1C	PW0C
I)	Read/Write				V	V			
	システム リセット後	0	0	0	0	0	(0)	0	0
	Hot リセット後	_	-	_	-	-)-	- (//
	機能				0: 入力	1: 出力	V	7/1	

ポート W ファンクションレジスタ

PWFC (00AFH)

	7	6	5	4	(3)	2 🔷		0		
bit Symbol	PW7F	PW6F	PW5F	PW4F	PW3F	PW2F	PW1F	/PW0F		
Read/Write		GW CO								
システム リセット後	0	0	0	76/	> o	0	\bigcirc	0		
Hot リセット後	_	-	- (-	(7/	_	_		
機能	0: ポート 1: Reserved									

ポート Wドライブレジスタ

PWDR (009EH)

		7	6	5	4	3) /2	1	0		
	bit Symbol	PW7D	PW6D	PW5D	PW4D	PW3D	PW2D	PW1D	PW0D		
l)	Read/Write	RŴ.									
	システム リセット後	1	1	<u>)</u> 1	1 (5		1	1	1		
	Hot リセット後)	(7/5)		7	_	_	-	_		
	機能		スタンバイモード用入出力バッファドライブレジスタ								


注 1) PWCR および PWFC はリードモディファイライトできません。


図 3.7.62 ポートW レジスタ

3.7.23 ポートX (PX4, PX5, PX7)

ポート X5、X7 はビット単位で入出力指定ができる 2 ビットの入出力ポートです。リセット動作により、X5、X7 は入力ポートとなり、出力ラッチは"0"にリセットされます。汎用入出力ポート機能以外に、USB クロック入力端子(X1USB)機能を持っています。これらの機能はPXCR、PXFC レジスタの該当ビットを設定することで動作します。

ポート X4 は1 ビットの汎用出力ポートです。リセット動作により出力ラッチは"0"にリセットされます。汎用出力ポート機能以外に、システムクロック出力端子(CLKOUT)機能、LDIV出力端子機能を持っています。この機能は PX、PXFC レジスタの該当ビットを設定することで動作します。





				ポート	・X レジス	スタ					
		7	6	5	4	3	2	1	0		
PX	bit Symbol	PX7		PX5	PX4 注 2)						
(00B0H)	Read/Write	R/W		R/	W						
	システム リセット後	//lu + = =	外部端子		1 + 4 + + \						
	Hot	(田刀フツラ	チレジスタは'	ひにりセツ	トされまり)		>				
	リセット後			-							
			ポー		ントロール						
		7	6	5	4	3	2		0		
PXCR	bit Symbol	PX7C		PX5C							
(00B2H)	Read/Write	W		W			7/1/				
	システム リセット後	0		0							
	Hot リセット後	_	/	ı							
		0:入力		0:入力		40					
	機能	1:出力		1:出力				\(\frac{1}{2}\)			
			ポー	トメファ	ンクショ	ンレジネタ	7		\searrow		
		7	6	5	4	3	2	1	$\bigcirc)$ 0		
PXFC	bit Symbol	PX7F		PX5F	PX4F	7			<i>></i>		
(00B3H)	Read/Write	W		V	v 🗸		\mathcal{A}				
	システム リセット後	0		0	0	*		\gg			
	Hot リセット後	-					144				
	72712	0:ポート		0:ポート	下記表を参						
	機能	1:Reserved		1: X1USB	照してくだ						
				入力	さい。						
	_		7	ポートX	ドライブレ	ノジスタ	<u> </u>				
		7	6	5	4	3	2	1	0		
PXDR	bit Symbol	PXD7		PXD5	PXD4	31/					
(009FH)	Read/Write	R/W	J >>>	R/	w <						
	システム リセット後	1		1	\bigcirc	3					
	Hot リセット後	(-),		4	$(\vee Z)$						
		スタ:	ンバイモード	用入出力バッ	メファ						
	機能)ドライブ								
	94) DVCD DVCC (+1) - L'TT, 77 X= / L 18 + ++ /										

注1) PXCR,PXFC はリードモディファイライトできません。

注2) PXFC<PX4F>= "1"の場合、PX<PX4>の設定によって機能が変わります。詳細は下記 PX4 設定表を参照してください


PX4 設定	
<px4></px4>	0 (1)
0	出力ポート
1	CLKOUT 出力 LDIV 出力


図 3.7.65 ポート X レジスタ

3.7.24 ポートZ (PZ0~PZ7)

ポート Z0~Z7 はビット単位で入出力指定ができる 8 ビットの入出力ポートです。リセット動作により、Z0~Z7 は入力ポートとなり、出力ラッチは"0"にリセットされます。

汎用入出力ポート機能以外に、デバッグモード用通信端子(EI_PODDATA, EI_SYNCLK, EI_PODREQ, EI_REFCLK, EI_TRGIN, EI_COMRESET, EO_MCUDATA, EO_MCUREQ) 機能を持っています。これらの機能はデバッグモードで起動することで動作します。(ファンクションレジスタは存在しません。 DBGE =0 の時デバッグ通信機能になります。)





ポート Z レジスタ

PZ (0068H)

	7	6	5	4	3	2	1	0					
bit Symbol	PZ7	PZ6	PZ5	PZ4	PZ3	PZ2	PZ1	PZ0					
Read/Write		R/W											
システム リセット後		外部端子データ(出力ラッチは"0"にリセットされます)											
Hot リセット後				-	-								

ポート Z コントロールレジスタ

PZCR (006AH)

		7	6	5	4	3	2) _{\(\)} 1	0
	bit Symbol	PZ7C	PZ6C	PZ5C	PZ4C	PZ3C	PZ2C	PZ1C	PZ0C
)	Read/Write				V	٧			
	システム リセット後	0	0	0	0	0	(0)	0	0
	Hot リセット後	_	-	-	-	-(<u></u>	- (
	機能				0: 入力	1: 出力		112	

ポートZドライブレジスタ

PZDR (009AH)

	7	6	5	4	(3)	2 🔷	(1)	0		
bit Symbol	PZ7D	PZ6D	PZ5D	PZ4D	PZ3D	PZ2D	PZ1D	PZ0D		
Read/Write		RW								
システム リセット後	1	1	1	4	→ 1	1	()	1		
Hot リセット後	-	-	- (-	(7/	_	-		
機能	スタンバイモード用入出力バッファドライブレジスタ									

注) PZCR はリードモディファイライトできません。

図3.7.68 ポート Z レジスタ

3.8 メモリコントローラ

3.8.1 機能概要

メモリコントローラは、任意の4つのブロックアドレス空間に対して、以下のような制御を行う ことができます。

(1)4ブロックのアドレス空間をサポート

外部エリア内に設定する4つのブロックアドレス空間に対し、ブロックサイズとスタートアドレスを指定することができます(block0~3)。

*SRAM あるいは ROM :全 CS-ブロック (CS0~CS3) 対応。

*SDRAM : CS1 あるいは CS2-ブロックのどちらかのみ対応。

* Page-ROM : CS2 ブロックのみ対応。

* NAND-Flash : CS 設定は不要ですが、使用する際は BROMCR<CSDIS>

を"1"に設定して、外部エリアとし他の CS メモリとの衝突を

避けるように設定してください。

(2)接続メモリの指定

選択したアドレス空間に接続するメモリとして、SRAM、ROM、SDRAM を指定できます。

(3) データバス幅の指定

選択したアドレス空間のデータバス幅は、8/16 ビットが選択できます。

(4) ウェイトの制御

コントロールレジスタ内のウェイト指定ビットとWAIT 入力端子により、外部バスサイクルのウェイト数を制御することができます。リードサイクルとライトサイクルは、それぞれ独立にウェイト数を設定することができます。ウェイト数の制御には、下記に示す 15 のモードがあります。

0~10 ウェイト, 12 ウェイト,

16 ウェイト, 20 ウェイト,

4+N ウェイト(WAIT 端子による制御)

3.8.2 制御レジスタとリセット解除後の動作

ここでは、メモリコントローラを制御するレジスタと、リセット解除後の状態、必要な設定について説明します。

(1) コントロールレジスタ

メモリコントローラの制御レジスタには、以下のようなものがあります。

- ・コントロールレジスタ: BnCSH/BnCSL(n=0~3,EX) 接続するメモリの種類やリード、ライトのウェイト数など、メモリコントロー ラの基本的な機能の設定を行います。
- ・メモリスタートアドレスレジスタ: MSARn(n=0~3) 選択したブロックアドレス空間のスタートアドレスを設定します。 メモリアドレスマスクレジスタ MAMRn(n=0~3) 選択したブロックアドレス空間のブロックサイズを設定します
- ・ページ ROM コントロールレジスタ: PMEMCR Page-ROM アクセス方法を設定します。 コントロール 信 号 タイミング 調 整 レジスタ: CSTMGCR, WRTMGCR, RDTMGCRn
- ・コントロール信号の立ち上がり/立ち下がりタイミングの調整をします。 内部ブート ROM コントロールレジスタ: BROMCR ブート ROM アクセス方法を設定します。



表 3.8.1コントロールレジスタ

		7	0	_	4	2	0		0
		7	6	5	4	3	2	1	0
B0CSL	Bit symbol	B0WW3	B0WW2	B0WW1	B0WW0	B0WR3	B0WR2	B0WR1	B0WR0
(0140H)	Read/Write				R/	W	1		
	リセット後	0	0	1	0	0	0 <	1	0
B0CSH	Bit Symbol	B0E			B0REC	B0OM1	B0OM0	B0BUS1	B0BUS0
(0141H)	Read/Write	R/W					R/W		
	リセット後	0			0	0	0	0	0
MAMR0	Bit Symbol	M0V20	M0V19	M0V18	M0V17	M0V16	M0V15	M0V14-V9	M0V8
(0142H)	Read/Write				R/	w <	$\setminus \setminus \setminus \setminus$		
	リセット後	1	1	1	1	1	>X/	1	1
MSAR0	Bit Symbol	M0S23	M0S22	M0S21	M0S20	M0S19	M0S18	M0S17	M0S16
(0143H)	Read/Write				R/	W		1	
	リセット後	1	1	1	1	1(1	1 (1
B1CSL	Bit symbol	B1WW3	B1WW2	B1WW1	B1WW0	B1WR3	B1WR2	B1WR1	B1WR0
(0144H)	Read/Write		1			W	>	- 65	
	リセット後	0	0	1	0	((0))	0 🚫	(1))	0
B1CSH	Bit Symbol	B1E			B1REC	B1OM1	B1OM0	B1BUS1	B1BUS0
(0145H)	Read/Write	R/W			7		R/W	2 // (
	リセット後	0			0	0	0 ((0	0
MAMR1	Bit Symbol	M1V21	M1V20	M1V19	M1V18	M1V17	M1V16	M1V15-V9	M1V8
(0146H)	Read/Write			(R/	W	-(0)		
	リセット後	1	1	1 (1	1	_)	1	1
MSAR1	Bit Symbol	Symbol M1S23 M1S22 M1S21		M1S20	M1S19	M1S18	M1S17	M1S16	
(0147H)	Read/Write	ite R/W						1	
	リセット後	1	1	((1))	1	1	//1	1	1
B2CSL	Bit symbol	B2WW3	B2WW2	B2WW1	B2WW0	B2WR3	B2WR2	B2WR1	B2WR0
(0148H)	Read/Write					(W		i	
	リセット後	0	0 \)_jı	0 <	0	0	1	0
B2CSH	Bit Symbol	B2E	B2M		B2REC	B2OM1	B2OM0	B2BUS1	B2BUS0
(0149H)	Read/Write	R/	$\overline{}$			3)	R/W	i	
	リセット後	/1	0		(0)	0	0	0	1
MAMR2	Bit Symbol	M2V22/	M2V21	M2V20	M2V19	M2V18	M2V17	M2V16	M2V15
(014AH)	Read/Write	/ \				W		1	
	リセット後	1 \	1	4	→ 1 ₂	1	1	1	1
MSAR2	Bit Symbol	M2S23	M2S22	M2S21	M2S20	M2S19	M2S18	M2S17	M2S16
(014BH)	Read/Write		j	_		W		i	
	リセット後	1)	1	1	1	1	1	1	1
B3CSL	Bit symbol	B3WW3	B3WW2	B3WW1	B3WW0	B3WR3	B3WR2	B3WR1	B3WR0
(014CH)	Read/Write))				W		i	
	リセット後	0 (0	1	0	0	0	1	0
B3CSH	Bit Symbol	B3E			B3REC	B3OM1	B3OM0	B3BUS1	B3BUS0
(014DH)	Read/Write	R/W <					R/W	1	
	リセット後	0	\nearrow		0	0	0	0	0
MAMR3	Bit Symbol	M3V22	M3V21	M3V20	M3V19	M3V18	M3V17	M3V16	M3V15
(014EH)	Read/Write	1	1	1	R/			1	
	リセット後	1	1	1	1	1	1	1	1
MSAR3	Bit Symbol	M3S23	M3S22	M3S21	M3S20	M3S19	M3S18	M3S17	M3S16
(014FH)	Read/Write	ļ	- i		R/			i	
	リセット後	1	1	1	1	1	1	1	1

表 3.8.2コントロールレジスタ

			表 3	3.8.2コント	ロールレ	ジスタ			
		7	6	5	4	3	2	1	0
BEXCSL	Bit Symbol	BEXWW3	BEXWW2	BEXWW1	BEXWW0	BEXWR3	BEXWR2	BEXWR1	BEXWR0
(0158H)	Read/Write				R/W				
	リセット後	0	0	1	0	0	0 <	1	0
BEXCSH	Bit Symbol				BEXREC	BEXOM1	BEXOM0	BEXBUS1	BEXBUS0
(0159H)	Read/Write						R/W (
	リセット後				0	0	0	0	0
PMEMCR	Bit Symbol				OPGE	OPWR1	OPWR0	PR1	PR0
(0166H)	Read/Write				R/W	⟨R/	w (V/)) R/	W
	リセット後				0	0		1	0
CSTMGCR	Bit Symbol			TACSEL1	TACSEL0	7	Þ	TAC1	TAC0
(0168H)	Read/Write			R/	W)	R/	W
	リセット後			0	0			0 (0
WRTMGCR	Bit Symbol			TCWSEL1	TCWSEL0	TCWS1	TCWS0	TCWH1	TCWH0
(0169H)	Read/Write			R/	W /	R	W	R	W
	リセット後			0	0 (// 6)	0	$(\bigcirc 0)$	0
RDTMGCR0	Bit Symbol	B1TCRS1	B1TCRS0	B1TCRH1	B1TCRH0	B0TCRS1	B0TCRS0	B0TCRH1	B0TCRH0
(016AH)	Read/Write	R/	W	R/	w (∑ R/	W	R/	w
	リセット後	0	0	0	0	0	0	V O	0
RDTMGCR1	Bit Symbol	B3TCRS1	B3TCRS0	B3TCRH1	B3TCRH0	B2TCRS1	B2TCRS0	B2TCRH1	B2TCRH0
(016BH)	Read/Write	R/	W	(R/	W	R/	W7/\	R/	W
	リセット後	0	0	0	0	0	(V/o))	0	0
BROMCR	Bit Symbol			THE STATES			CSDIS	ROMLESS	VACE
(016CH)	Read/Write							R/W	
	リセット後						// 1	0/1	1/0
RAMCR	Bit Symbol			\mathcal{F}					-
(016DH)	Read/Write		\mathcal{A}	\mathcal{L}	4				R/W
	リセット後		///	\mathcal{N}					"1"を
					7/1	7)			ライト
					1				してくだ
									さい。
	<		7		()				
		///							
	\wedge	~							
	/~<								

(2) リセット解除後の動作

リセット解除後には、AM1/AM0端子の状態に従い起動データバス幅が決定され外部メモリをアクセスします。具体的には下記のようになります。

AM1	AM0	スタートモード
0	0	使用禁止
0	1	16 ビットデータバスで起動 (注)
1	0	使用禁止
1	1	ブート(32 ビット内蔵 MROM) で起動

注) リセット後起動することに使用されるメモリは NOR-Flash, Masked-ROM のどちらかです。NAND-Flash および SDRAM は使用できません。

AM1/AM0端子は、リセット解除時のみ有効です。それ以外では、データバス幅はコントロールレジスタの<BnBUS1:0>に設定された値になります。

リセット後は、ブロックアドレス空間 2 のコントロールレジスタ(B2CSH/B2CSL)のみが、自動的に有効になります(リセットにより B2CSH<B2E> は"1"に設定されます)。ブロックアドレス空間 2 の制御レジスタのバス幅指定ビットへ、AMI/AM0 端子で指定されたデータバス幅が、ロードされます。また、リセット後、ブロックアドレス空間はアドレス 000000H~FFFFFFH に設定されています(B2CSH<B2M> は "0"にリセットされます)。

リセット解除後、MSARn と MAMRn で、ブロックアドレス空間の指定を行い、BnCS を設定します。設定を有効にするために、BnCSH<BnE>を"1"にセットしてください。



3.8.3 基本的な機能の説明とレジスタの設定

ここでは、メモリコントローラの機能のうち、ブロックアドレスエリアの設定、接続メモリ、ウェイト数の設定について説明します。

(1) ブロックアドレス空間の指定

CS0~CS3 空間の設定は、MSAR0~MSAR3 と、MAMR0~MAMR3 により行います。

(a) メモリスタートアドレスレジスタ

図 3.8.1にメモリスタートアドレスレジスタを示します。 $MSAR0\sim MSAR3$ は、 $CS0\sim CS3$ 空間のスタートアドレスを設定するレジスタです。<S23:16>にはスタートアドレスの上位 8 ビット ($A23\sim A16$) を設定します。また、スタートアドレスの下位 16 ビット ($A15\sim A0$)は"0"固定になっています。従ってスタートアドレスは、 $000000H\sim FF0000H$ まで 64 Kバイトごとの値になります。図 3.8.2にスタートアドレスとスタートアドレスレジスタ値の関係を示します。

メモリスタートアドレスレジスタ (CSO~CS3 空間)

	,
	MSAR1
(0143H) /	(0147H)
MSAR2 /	MSAR3
(014BH) /	(014FH)

	7	6	5	4	3	2	// 1)	0
Bit symbol	S23	S22	S21(S20	S19	S18	S17	S16
Read/Write				\	Ν			
リセット後	1	1	1	1	1		1	1
機能			スタ	・ トアドレス	K A23~A	16 設定		

→ CS0~CS3 空間のスタートアドレス設定

図 3.8.1 メモリスタートアドレスレジスタ

スタートアドレス

スタートアドレスレジスタ値 (MSAR0~MSAR3)




図 3.8.2 スタートアドレスとスタートアドレスレジスタ値の関係

(b) メモリアドレスマスクレジスタの設定

図 3.8.3 にメモリアドレスマスクレジスタを示します。MAMR0~MAMR3 は、MSAR0~MSAR3 で設定したスタートアドレスの各ビットに対しマスク指定を行うことで、CS0~CS3 空間サイズを設定しています。"0"をライトしたビットに対応するアドレスが、CS0~CS3 空間の領域かどうかの比較対象となります。上位のビットについては、かならず比較されます。

また CS0~CS3 空間は、それぞれ MAMR0~MAMR3 によってマスクできるアドレスビット が異なります。

CS0 : A20~A8 CS1 : A21~A8 CS2.CS3 : A22~15

従って設定できる空間サイズも異なります。

注) リセット解除後は、CS2 の制御レジスタのみが有効になっています。CS2 には特別に B2CSH<B2M>があり、このビットを"0"にすると、CS2 は 000000H~FFFFFFH に設定されます。リセット解除後はこの状態に設定されています。この B2CSH<B2M>を "1"に設定すると、他のブロックアドレス空間と同様に、スタートアドレスとアドレス空間サイズを設定することができます。

メモリアドレスマスクレジスタ (CSO 空間)

MAMR0 (0142H)

	7	6	5	4	3 ((2)	1	0
Bit symbol	V20	V19	V18	V17	V16	V15	V14~9	V8
Read/Write				R/	w ((//			
リセット後	1	1 1 1 1 1 1						
機能		CS0 空間サイズ設定 0: アドレス比較対象						

CS0 空間は最小 256 バイトエリアから、最大 2 M バイトエリアを設定できます。

メモリアドレスマスクレジスタ (CS1 空間)

MAMR1 (0146H)

	7	6)	5	4	3	2	1	0
Bit symbol	V21	V20	V19 _	V18	V17	V16	V15~9	V8
Read/Write				R/	W	_	_	-
リセット後	1	/ 1	(0)) \ 1	1	1	1	1
機能	/	\	CS1空間	サイズ設定	0: アドレス	比較対象		

CS1 空間は最小 256 バイトエリアから、最大 4 M バイトエリアを設定できます。

メモリアドレスマスクレジスタ (CS2, CS3 空間)

MAMR2 (014AH)

MSAR3	/
(014FH)	
	١

						,		
7/1	7	6	5	4	3	2	1	0
Bit symbol	V22	V21	V20	V19	V18	V17	V16	V15
Read/Write			_	R	W	_	_	_
リセット後	~ 1 (C	1	1	1	1	1	1	1
機能	((\ \ \		CS2、CS3 3	空間サイズ設	定 0:アドロ	ノス比較対象		

CS2 および CS3 空間は、最小 32 K バイトから、最大 8 M バイトエリアを設定できます。


図 3.8.3 メモリアドレスマスクレジスタ

(c) メモリスタートアドレス、アドレス空間の設定方法

CS0 空間を用いて、010000H から始まる 64K バイトの空間を指定する場合を例として説明します。

MSAR0<S23:16>に、スタートアドレスの上位 8 ビットに相当する "01H" を設定します。次に、終了アドレス (01FFFFH) と、スタートアドレスとの差を計算により求めます。この結果のビット 20~8 は、CSO 空間を指定する際のマスク値に相当します。この値をメモリアドレスマスクレジスタ MAMR0<V20:8>に設定することで、空間サイズを設定できます。

この例では、MAMROに"07H"を設定し、64Kバイト空間を指定しています。



(d) アドレス空間サイズ指定


表 3.8.3に、CS空間と空間サイズの関係を示します。 △は、メモリスタートアドレスレジスタとメモリアドレスマスクレジスタの組み合わせにより、設定できない場合があることを意味します。 △で示す組み合わせを用いて空間サイズを設定する場合、000000Hから希望のサイズステップで、スタートアドレスを設定してください。

なお、CS2 空間を 16M バイト空間に設定、または、2 つ以上のアドレス空間を重ねて設定した場合には、CS 空間番号の小さい方が優先的に選択されます。

(例) CS0 空間を 128K バイトエリアに設定する場合

1. 設定できるスタートアドレス





							•				
サイズ (バイト) CS 空間	256	512	32 K	64 K	128 K	256 K	512 K	1 M	2 M	4 M	8 M
CS0	0	0	0	0	Δ	Δ	Δ	Δ	Δ		
CS1	0	0		0	Δ	Δ	Δ	4	Δ	Δ	
CS2			0	0	Δ	Δ	Δ	Δ	\triangle	Δ	Δ
CS3			0	0	Δ	Δ	Δ	Δ		$\geq \Delta$	Δ

表 3.8.3 CS 空間と空間サイズ

注) Δは、メモリスタートアドレスレジスタとメモリアドレスマスクレジスタの組み合わせにより、設定できない場合があることを示しています。

(e) ブロックアドレス空間の優先順位

設定したブロックアドレス空間が、内蔵メモリの空間と重複した場合、ブロックアドレス空間は以下のような優先順位で処理されます。

内蔵 I/O > 内蔵メモリ > ブロックアドレス空間 0>1>2>3

(f) CS0~CS3 空間外バス幅ウェイトコントロール

BEXCSL,BEXCSH は、任意の 4 ブロックアドレス空間 (CS0~CS3 空間) 外のアドレス空間 ($\overline{\text{CSEX}}$ 空間) がアクセスされたときの、データバス幅選択とウェイト数を設定するレジスタです。このレジスタの設定は CS0~CS3 空間外のエリアに対して、常にイネーブルです。



(2) 接続メモリの指定

BnCSH<BnOM1:0>を設定することにより、各ブロックアドレス空間に接続するメモリの種類を設定することができます。設定されたメモリによって、メモリインタフェース信号が出力されます。設定は、次のように行います。

BnCSH<BnOM1:0>

BnOM1	BnOM0	機能			
0	0	SRAM/ROM (デフォルト)			
0	1	(Reserved)			
1	0	(Reserved)			
1 1		SDRAM			

注 1) SDRAM は CS1 もしくは CS2 のみで設定が可能です。

(3) データバス幅の設定

データバス幅は、ブロックアドレス空間ごとに設定することが出来ます。バス幅の設定はBnCSH<BnBUS1:0>で、以下のように行います。

BnCSH <BnBUS1:0>

I	BnBUS1	BnBUS0	機能
ſ	0	0	8 ビットバスモード (デフォルト)
	0	1	16 ビットバスモード
	1	0	(Reserved)
	1	1	使用禁止

注 1) SDRAM は"01" (16 ビット バス)に設定する必要があります。

このように、アクセスするアドレスに応じてデータバス幅を変えることを"ダイナミックバスサイジング"と呼びます。データサイズ、バス幅、スタートアドレスにより、データが、データバスのどの部分に出力されるかが変わります。バス動作の詳細は次のようになります。

なお、TMP92CF26Aの外部データバス端子数は 16 本ですので、メモリデータバス幅が 32 ビットの欄は無視してください。

注) バス幅が異なるメモリを連続したアドレスに配置している場合、両方のメモリにまたがるアクセスを 1 命令で実行しないでください。データの正常なリード/ライトが行われない場合があります。



データサイズ		メモリデータバス幅			CPU	データ	
(ビット)	スタートアドレス	(ビット)	CPU アドレス	D31 ~ D24	D23 ~ D16	D15 ~ D8	D7 ~ D0
	4n + 0	8/16/32	4n + 0	xxxxx	xxxxx	xxxxx	b7 ~ b0
	4n + 1	8	4n + 1	XXXXX	XXXXX	XXXXX	b7 ~ b0
ŀ	4: 0	16/32	4n + 1	XXXXX	XXXXX	b7 ~ b0	XXXXX
8	4n + 2	8/16	4n + 2	XXXXX	XXXXX	XXXXX	b7 ~ b0
ŀ	4 0	32	4n + 2	XXXXX	b7 ~ b0	XXXXX	XXXXX
	4n + 3	8	4n + 3	XXXXX	XXXXX	XXXXX	b7 ~ b0
1		16 32	4n + 3	b7 ~ b0	XXXXX	b7 ~ b0	XXXXX
	4n + 0	8	4n + 3 (1) 4n + 0	XXXXX	XXXXX	XXXXX	b7 ~ b0
	411 + 0	O	(2) 4n + 1	XXXXX	XXXXX	XXXXX	b15 ~ b8
		16/32	4n + 0	XXXXX	XXXXX	b15 ~ b8	b7 ~ b0
1	4n + 1	8	(1) 4n + 1	XXXXX	XXXXX	XXXXX	b7 ~ b0
		Ü	(2) 4n + 2	xxxxx	xxxxx	xxxxx	b15 ~ b8
		16	(1) 4n + 1	xxxxx	xxxxx	b7 ~ b0	XXXXX
			(2) 4n + 2	xxxxx	xxxxx	xxxxx	b15 ~ b8
		32	4n + 1	XXXXX	b15 ~ b8	b7 ~ b0	xxxxx
1.0	4n + 2	8	(1) 4n + 2	xxxxx	xxxxx	XXXXX	b7 ~ b0
16			(2) 4n + 1	xxxxx	xxxxx	/xxxxx	b15 ~ b8
		16	4n + 2	xxxxx	xxxxx	b15 ~ b8	b7 ~ b0
		32	4n + 2	b15 ~ b8	b7 ~ b0	XXXXX	xxxxx
ı	4n + 3	8	(1) 4n + 3	xxxxx	xxxxx	xxxxx	b7 ~ b0
j			(2) 4n + 4	xxxxx	xxxxx	(xxxxx)	b15 ~ b8
		16	(1) 4n + 3	xxxxx	xxxxx	b7 ~ b0	XXXXX
			(2) 4n + 4	xxxxx	XXXXX	xxxxx	b15 ~ b8
		32	(1) 4n + 3	b7 ~ b0	xxxxx	xxxxx	XXXXX
			(2) 4n + 4	XXXXX	xxxxx	/ xxxxx	b15 ~ b8
	4n + 0	8	(1) 4n + 0	XXXXX	XXXXX	xxxxx	b7 ~ b0
			(2) 4n + 1	xxxxx	(xxxxx	XXXXX	b15 ~ b8
j			(3) 4n + 2	xxxxx	xxxxx	XXXXX	b23 ~ b16
		4	(4) 4n + 3	XXXXX	XXXXX	XXXXX	b31 ~ b24
j		16	(1) 4n + 0	XXXXX	XXXXX	b15 ~ b8	b7 ~ b0
			(2) 4n + 2	xxxxx	XXXXX	b31 ~ b24	b23 ~ b16
ŀ	4 4	32	4n + 0	b31 ~ b24	b23 ~ b16	b15 ~ b8	b7 ~ b0
	4n + 1	8	(1) 4n + 0	XXXXX	XXXXX	XXXXX	b7 ~ b0
			(2) 4n + 1	XXXXX	XXXXX	XXXXX	b15 ~ b8
j		(())	(3) 4n + 2	XXXXX	XXXXX	XXXXX	b23 ~ b16 b31 ~ b24
		16	(4) 4n + 3 (1) 4n + 1	xxxxx	XXXXX	b7 ~ b0	XXXXX
			(2) 4n + 2	XXXXX	XXXXX	b23 ~ b16	b15 ~ b8
		((3) 4n + 4	XXXXX	XXXXX	XXXXX	b31 ~ b24
		32	(1) 4n + 1	b23 ~ b16	b15 ~ b8	b7 ~ b0	XXXXX
	//).		(2) 4n + 4	xxxxx	xxxxx	xxxxx	b31 ~ b24
32	4n + 2	8	(1) 4n + 2	xxxxx	xxxxx	xxxxx	b7 ~ b0
	\"\		(2) 4n + 3	xxxxx	xxxxx	xxxxx	b15 ~ b8
			(3) 4n + 4	xxxxx	xxxxx	xxxxx	b23 ~ b16
		V //	(4) 4n + 5	xxxxx	xxxxx	xxxxx	b31 ~ b24
		16	(1) 4n + 2	xxxxx	xxxxx	b15 ~ b8	b7 ~ b0
	7/2		(2) 4n + 4	xxxxx	xxxxx	b31 ~ b24	b23 ~ b16
	~ \\	32	(1) 4n + 2	b15 ~ b8	b7 ~ b0	xxxxx	xxxxx
l		N	(2) 4n + 4	xxxxx	xxxxx	b31 ~ b24	b23 ~ b16
	4n + 3	8	(1) 4n + 3	XXXXX	XXXXX	XXXXX	b7 ~ b0
			(2) 4n + 4	xxxxx	XXXXX	XXXXX	b15 ~ b8
			(3) 4n + 5	xxxxx	XXXXX	XXXXX	b23 ~ b16
	2) (((4) 4n + 6	xxxxx	XXXXX	XXXXX	b31 ~ b24
	>	16	(1) 4n + 3	xxxxx	XXXXX	b7 ~ b0	XXXXX
			(2) 4n + 4	xxxxx	XXXXX	b23 ~ b16	b15 ~ b8
	y .	V	(3) 4n + 6	XXXXX	XXXXX	XXXXX	b31 ~ b24
			(4) 4 =				
		32	(1) 4n + 3 (2) 4n + 4	b7 ~ b0	xxxxx b31 ~ b24	xxxxx b23 ~ b16	xxxxx b15 ~ b8

xxxxx: リード時はそのバスの入力データが無視されることを示します。ライト時は、そのバスがハイインピーダンスで、そのバスのライトストローブ信号は、ノンアクティブのままであることを示します。

(4) ウェイトの制御

外部バスサイクルは、最小 2 ステート(25ns @ fsvs = 80MHz)で完了します。 BnCSL<BnWW3:0>を設定することにより、ライトサイクルのウェイト数を、BnCSL<BnWR3:0>を設定することにより、リードサイクルのウェイト数を指定することができます。設定は次のように行います。

BnCSL <BnWW>/<BnWR>

<u> </u>	IGGE CDITWWV						
<bnww3> <bnwr3></bnwr3></bnww3>	<bnww2> <bnwr2></bnwr2></bnww2>	<bnww1> <bnwr1></bnwr1></bnww1>	<bnww0> <bnwr0></bnwr0></bnww0>	機能			
0	0	0	1	2ステート (0 ウェイト)アクセス固定モード			
0	0	1	0	3 ステート (1 ウェイト)アクセス固定モード (デフォルト)			
0	1	0	1	4 ステート (2 ウェイト)アクセス固定モード			
0	1	1	0	5 ステート (3 ウェイト)アクセス固定モード			
0	1	1	1	6 ステート (4 ウェイト)アクセス固定モード			
1	0	0	0	7ステート (5 ウェイト)アクセス固定モード			
1	0	0	1	8ステート (6ウェイト)アクセス固定モード			
1	0	1	0	9 ステート (7 ウェイト)アクセス固定モード			
1	0	1	1	10 ステート (8 ウェイト)アクセス固定モード			
1	1	0	0	11 ステート (9 ウェイト)アクセス固定モード			
1	1	0	1 (12 ステート (10 ウェイト)アクセス固定モード			
1	1	1	0 /	14ステート (12 ウェイト)アクセス固定モード			
1	1	1	1	18 ステート (16 ウェイト)アクセス固定モード			
0	1	0	0	22 ステート (20 ウェイト)アクセス固定モード			
0	0	1		6ステート+ WAIT 端子入力モード			
	上記	以外		Reserved			

注 1) SDRAMには上記の設定は無効です。「SDRAM コントローラ」を参照してください。

注 2) NAND-Flash には上記の設定は無効です。

(a) ウェイト数固定モード


指定されたステート数でパスサイクルを完了するモードです。ステート数は、2 ステート(0 ウェイト)~12 ステート(10 ウェイト)、14 ステート(12 ウェイト)、18 ステート(16 ウェイト)、22 ステート(20 ウェイト)を選択できます。

(b) WAIT 端子入力モード

WAIT 入力端子をサンプリンダし、信号がアクティブの間ウェイトを挿入しつづけます、このモードでは、最小のバスサイクルが 6 ステートとなります。6 ステート目に、ウェイト信号がノンアクティブ("H"レベル)であれば、そこでバスサイクルは完了します。6 ステート以上は、ウェイト信号がアクティブな限りバスサイクルが延長されます。

(5) リカバリ (データホールド) サイクル制御

メモリによってはリードサイクル用 $\overline{\text{CE}}$ あるいは $\overline{\text{OE}}$ からのデータホールド時間について A.C スペックが定義されており、その場合データ衝突の問題が想定されます。この問題を避けるために、1つのダミーサイクルを BmCSH<BmREC>に "1"を設定することによって CSm ブロックアクセスサイクル後に挿入することが出来ます。この 1 ダミーサイクルはサイクルがほかの CS ブロックのとき挿入されます。



(6) コントロール信号タイミング調整機能

本機能により $\overline{\text{CSn}}$, $\overline{\text{CSZx}}$, $\overline{\text{CSXx}}$, $\overline{\text{R}/\overline{\text{W}}}$, $\overline{\text{RD}}$, $\overline{\text{WRxx}}$, $\overline{\text{SRWR}}$, $\overline{\text{SRxxB}}$ 信号の立ち上がり/立ち下がりタイミングを変更することができ、メモリのセットアップ/ホールド時間に合わせて調整することができます。

 $\overline{\text{CSn}}$, $\overline{\text{CSZx}}$, $\overline{\text{CSZx}}$, $\overline{\text{R}/\overline{\text{W}}}$ および $\overline{\text{WRxx}}$, $\overline{\text{SRWR}}$, $\overline{\text{SRXxB}}$ (ライトサイクル時)については、一つの $\overline{\text{CS}}$ リアに対してのみ変更可能です。 $\overline{\text{RD}}$, $\overline{\text{SRXxB}}$ (リードサイクル時)については、全 $\overline{\text{CS}}$ エリアに対し個別に変更が可能です。本機能未使用の $\overline{\text{CS}}$ エリアおよび $\overline{\text{EX}}$ エリアについては、基準バスタイミングにて動作します。((7)を参照してください。)本機能は $\overline{\text{BnCSH}}$ = $\overline{\text{BnREC}}$ > との併用はできません。

尚、SDRAM用コントロール信号についてはSDRAMコントローラの設定にて調整が可能です。

CSTMGCR<TxxSEL1:0>, WRTMGCR<TxxSEL1:0>

00	CS0 エリアのタイミングを変更
01	CS1 エリアのタイミングを変更
10	CS2 エリアのタイミングを変更
11	CS3 エリアのタイミングを変更

CSTMGCR<TAC1:0>

00	TAC = 0 × 1/f _{SYS} (デフォルト)
01	$TAC = 1 \times 1/f_{SYS}$
10	$TAC = 2 \times 1/f_{SYS}$
11	Reserved

TAC: A23-0 to CSn,CSZx,CSXx,R/W ディレイ

WRTMGCR<TCWS/H1:0>

00	TCWS/H = 0.5 × 1/f _{SYS} (デフォルト)
01	TCWS/H = $1.5 \times 1/f_{SYS}$
10	TCWS/H = $2.5 \times 1/f_{SYS}$
11	TCWS/H = $3.5 \times 1/f_{SYS}$

TCWS: CSn to WRxx,SRWR,SRxxB ディレイ TCWH: WRxx,SRWR,SRxxB to CSn ディレイ

RDTMGCR0/1<BnTCRH1:0>


	00	TCRH = 0 × 1/f _{SYS} (デフォルト)
\nearrow	01	$TCRH = 1 \times 1/f_{SYS}$
	10	$TCRH = 2 \times 1/f_{SYS}$
/	11	TCRH = $3 \times 1/f_{SYS}$


TCRH: RD,SRxxB to CSn ディレイ

RDTMGCR0/1<BnTCRS1:0>

00 <	TCRS = 0.5 × 1/f _{SYS} (デフォルト)
01	TCRS = $1.5 \times 1/f_{SYS}$
10	TCRS = $2.5 \times 1/f_{SYS}$
11	$TCRS = 3.5 \times 1/f_{SYS}$


TCRS: CSn to RD,SRxxB ディレイ






(7) 基準バスタイミング


(a) 外部リード/ライトバスサイクル(0 ウェイト)




(c) 外部リードバスサイクル(1 ウェイト + TAC:1×1/fsys + TCRS:1.5×1/fsys + TCRH:1×1/fsys) 外部ライトバスサイクル(1 ウェイト + TAC:1×1/fsys + TCWS/H:1.5×1/fsys)



(d) 外部リード/ライトバスサイクル(4 ウェイト + WAIT 端子入力モード)




(e) 外部リード/ライトバスサイクル(4 ウェイト + WAIT 端子入力モード)



(f) 外部リードバスサイクル

(4 ウェイト+ WAIT 端子入力モード + TAC:1×1/fsys + TCRS:1.5×1/fsys + TCRH:1×1/fsys) 外部ライトバスサイクル

(4 ウェイト+ WAIT 端子入力モード + TAC:1×1/f_{SYS} + TCWS/H:1.5×1/f_{SYS})



(8) 外部メモリ接続

図 3.8.4 は外部 16 ビットSRAM、16 ビットNOR-FlashとTMP92CF26Aの接続方法の接続例を示しています。




図 3.8.4 外部 16 ビット SRAM、NOR-Flash 接続例

3.8.4 ROMのページモードアクセス制御

ROM のページモードアクセスを行う場合の動作と、レジスタの設定方法について説明します。 設定は PMEMCR レジスタで行います。

(1)動作とレジスタの設定方法

ページモードの ROM アクセスをサポートしています。ただし、ページモードの ROM アクセスを指定できるのは、CS2 のみです。 ROM のページモードの設定は、PMEMCR で行います。

PMEMCR<OPGE>を"1"に設定すると、CS2 のメモリアクセスは、ページモードアクセスになります。PMEMCR<OPWR1:0>でリードサイクル数の設定を行います。

1 101-101	(1/OI WILD)	
OPWR1	OPWR0	ページのサイクル数
0	0	1 ステート (n-1-1-1 モード) (n ≥ 2)
0	1	2 ステート (n-2-2-2 モード) (n ≥ 3)
1	0	3 ステート (n-3-3-3 モード) (n ≥ 4)

PMEMCR<OPWR1/OPWR0>

注) ウェイト数 n は、各ブロックアドレス空間のコントロールレジスタ(BnCSL)で設定して下さい。

PMEMCR<PR1:0>には、CPU側から見たROMのページサイズ(バイト数)を設定します。設定されたページの境界までデータがリードされると、メモリコントローラは、一連のページリード動作を終了させ、次のページの先頭データのリードはノーマルサイクルで行い、その次より再びページリードを続けます。

4 ステート (n-4-4-4 モード) (n ≥ 5)

PMEMCR <PR1/PR0>

PR1	PR0	ROM ページ サイズ
0	0	64バイト
0	1	32バイト
1	0	16 バイト (デフォルト)
1	1(7)	4/2/8




図 3.8.5 タイミングパルス図(8 バイト設定例)

3.8.5 内蔵ブートROM制御

内蔵ブート ROM について説明します。

ブート ROM のプログラム仕様は 3.4 章のブート ROM を参照してください。


(1) ブートモード

ブートモードは以下の AM1 および AM0 端子のリセットでの状態によって起動されます。

AM1	AM0	スタートモード
AIVII	AIVIO	
0	0	使用禁止
0	1	16 ビット データバスでスタート
1	0	使用禁止
1	1	ブート (32 ビット内蔵 MROM)でスタート

(2) ブート ROM メモリマップ

ブート ROM は 8K バイトマスク ROM で構成され、アドレス 3FE000H~3FFFFFH に割り当てられます。



(3) リセット/割り込みアドレス切り替え回路

リセット/割り込みベクタエリアは TLCS-900/H1 では FFFF00H~FFFFEFH ((A)エリア) に割り当てられます。

しかし、ブート ROM は他のエリアに割り当てられているため、リセット/割り込みベクタアドレス切り替え回路が準備されています。ブートモードでは、リセット/割り込みベクタエリアはそれにより 3FFF00H~3FFFEFH((B)エリア)エリアに割り当てられます。そして ブートシーケンスの後、これらのエリアは BROMCR<VACE> を "0" に設定することにより、(A)エリアに切り替えることができます。よって(A)エリアはアプリケーションシステムプログラム用のみ使用することが可能です。BROMCR<VACE>はブートモードで "1" に初期化されます。他のスタートモードでは、このレジスタは意味を持ちません。

注) 最後の 16 バイトのエリア (FFFFFOH~FFFFFH) はエミュレータ用に予約されています。よって、このエリアは<VACE>レジスタによって切り替えられません。

(4) ブート ROM のバイパス

ブートモードでのブートシーケンスの後、アプリケーションシステムプログラムはリセットをアサートすることなしに実行しつづけることが可能です。

この場合、アドレス 3FE000H~3FFFFFH に配置される外部メモリはブート ROM が 割り当てられているためアクセスできません。

よって、内蔵ブート ROM は BROMCR<ROMLESS>を"1" に設定することにより、バイパスさせることが可能です。

この<ROMLESS>はブートモードで"0"に初期化されます。他のスタートモードでは、このビットは"1"に初期化されます。

このビットが"1"に設定された場合、"0"をライトすることは禁止です。

BROMCR	
(016CH)	

		7	6	5	4	3) 2	1	0
Bit sy	mbol						CSDIS	ROMLESS	VACE
Read/	/Write					74-77	>	R/W	>
リセッ	ット後					1	1	0/1 注)	1/0 注)
機 前	πŘ					7/^	NAND (ブート ROM	ベクタ
							フラッシュ	0: 使用	アドレス
							エリア	1:41イパス	変換
					2	\supset	CS出力	\supset	0: 禁止
				4	4(//		0:許可		1: 許可
							1: 禁止//		

注) 起動モードによってリセット後の値は異なります。

TOSHIBA TMP92CF26A

3.8.6 注意事項

(1) \overline{CS} と \overline{RD} の間のタイミングの注意点

 \overline{RD} (リード信号)の負荷容量が \overline{CS} (チップセレクト信号)の容量より大きい場合のリード信号の遅れにより、意図しないリードサイクルが発生する場合があります。図 3.8.6の(a)ような意図しないリードサイクルによって、不具合が発生する恐れがあります。 \wedge




図 3.8.6 リード信号遅延時のリードサイクル

例: JEDEC標準型コマンドを採用しているNOR-Flashを外部に接続する場合、トグルビットを正しくリードできない場合があります。図 3.8.7のようにNOR-Flashアクセスの前のサイクルのリード信号立ち上がりが遅れたとき、(b)のように意図しないリードサイクルが生じます。




図 3.8.7 NOR-Flash トグルビットリードサイクル

この意図しないリードサイクルでトグルビットが反転してしまう場合、CPU はいつも同じ値のトグルビットをリードすることになり、正しくトグルビットをリードできません。

このような現象が起こる場合があるため、データポーリング機能などの制御を使用しこの現象の影響を受けないようにするか、 $\overline{\text{RD}}$ 信号のタイミング調整機能(RDTMGCRn<BnTCRH1:0>)を使用し $\overline{\text{RD}}$ 立ち上がりタイミングを調整してこの現象が発生しないように対策することを推奨します。

(2) NAND-Flash エリアについての注意点 1

図 3.8.8はNAND-Flashのメモリマップを示しています。


また、CS3 エリアでは 000000H から 3FFFFFH までのアドレスに割り当てることを推奨しており、この場合を例として説明します。この場合、"NAND-Flash" と CS3 エリアが重なっていますが、BROMCR<CSDIS>= "1"により $\overline{\text{CS3}}$ 端子はアクティブになりません。なお、 $\overline{\text{CS3}}$ のみでなく $\overline{\text{CSO}} \sim \overline{\text{CS3}}$ 、 $\overline{\text{CSXA}} \sim \overline{\text{CSXB}}$ 、 $\overline{\text{CSZA}} \sim \overline{\text{CSZD}}$ 端子全てがアクティブになりません。

注 1) 上記設定の場合、CS3 用メモリの 296K バイト(000000H~049FFFH)までのアドレスを使用することはできません。

注 2) NAND-Flash 用の 16 バイト(001FF0H~001FFFH)エリアは、設定された CS ブロックに関係なく下記の仕様に 固定しています。よって上記設定の場合でも、NAND-Flash エリアは CS3 エリアの設定には従いません。 (NAND-Flash エリアの仕様)

1.バス幅: NAND-Flash コントローラ中の NDFMCR1<BUSW>に依存します。

2.ウエイト制御: NAND-Flashコントローラ中のNDFMCR0<SPLW1:0>,<SPHW1:0>に依存します。



(2) NAND フラッシュエリア設定についての注意点 2


SDRAM(SDCS) と、NANDF との併用の場合、BROMCR<CSDIS>ビットは利用できません。ここでは、SDRAM と NANDF を使用する場合の例を示します。

000000H~3FFFFFHのエリアにはCS2またはCS1 (SDCS)を割り当てることを推奨していますのでこの場合について説明します。

この場合、"NAND フラッシュ"と CS2 または CS1 (SDCS) エリアが重なっています。

NAND フラッシュをアクセスする場合、同時にアクセスされ、データ衝突のような問題が発生します。この現象を避けるには、CSO を 32~K バイトの 000000H~007FFFH までのアドレスに割り当てることを推奨します。(\overline{CSO} 端子は必要ありません。)

CSO の設定優先順位は CS2 または CS1(SDCS)より高いため、NAND フラッシュへのアクセスは CSO の設定が選択され、データコンフリクトを回避することができます。



3.9 外部メモリ拡張機能 (MMU)

プログラム/データエリアに3個のローカルエリアを持たせることにより3.1G バイトまで拡張可能なMMU 機能です。

推奨アドレスメモリマップは図3.9.1および図3.9.3を参照してください。

使用メモリが 16 M バイト以下の時は、MMU のレジスタの設定をする必要はありませんので、メモリコントローラの章を参照してください。

バンクの設定が可能なエリアはローカルエリアと呼ばれます。ローカルエリアのアドレスは固定されており変更できません。

また、バンク設定ができないエリアをコモンエリアと呼びます。

基本的に、一連のプログラムは一つのバンク内で終結させてください。同じローカルエリアの異なったバンク間を JP 命令などで、直接分岐することはできません。詳細は先の設定例を参照願います。

TMP92CF26Aは外部メモリを接続するための以下の外部端子を持っています。

アドレスバス : EA28, EA27, EA26, EA25,EA24, およびA23~A0

チップセレクト: CSO~CS3 CSXA~CSXB CSZA~CSZD SDCS NDOCE および NDICE


データバス : D15~D0

3.9.1 推奨メモリマップ

図 3.9.1は推奨アドレスメモリマップのひとつを示しています。これは最大メモリサイズに拡張している例です。

また、図 3.9.3はNAND-Flash、SDRAMおよび内蔵プートROMのようなシンプルなシステムの例を示しています。






注 1) CSZA は LOCAL-Z のバンク 0 から 127 までだけでなく COMMON-Z も対応するチップセレクトです。

注 2) LOCAL-Y エリアに SDRAM を接続する場合は 64MB(2MB×32)までの対応となります。

図 3.9.1 最大仕様の推奨メモリマップ (論理アドレス)


TOSHIBA TMP92CF26A



注) LOCAL-Y エリアに SDRAM を接続する場合は 64MB(2MB×32)までの対応となります。

図 3.9.2 最大仕様の推奨メモリマップ (物理アドレス)

TOSHIBA TMP92CF26A



注) LOCAL-Zェリアに SDRAM を接続する場合は 64MB(4MB×16)までの対応となります
図 3.9.3 シンプルなシステムの推奨メモリマップ (論理アドレス)

注) LOCAL-Z エリアに SDRAM を接続する場合は 64MB(4MB×16)までの対応となります

図 3.9.4 シンプルなシステムの推奨メモリマップ (物理アドレス)

3.9.2 コントロールレジスタ

TMP92CF26A の MMU は 24 個のレジスタを持っています。これらは 8 つの使用目的 (プログラム、リードデータ、ライトデータ、LCD 表示用データ、偶数/奇数チャネル DMA 用ソースデータ、偶数/奇数用 DMA 用デスティネーションデータ)と 3 つのローカルエリア (LOCAL-X、Y、Z) の組み合わせとして用意されています。

これらの異なる8つの目的のレジスタを各々のローカルエリアに持たせることによって、データアクセスを容易にしています。

(使用方法と仕組み)

(例)

イネーブルレジスタと、各ローカルレジスタのバンク値を設定します。 関係する端子とメモリ設定をポートとメモリコントローラに設定します。

その後、CPUやLCDCがローカルエリアの論理アドレスにアクセスすると、MMUはレジスタに設定されたバンクに基づいて、論理アドレスを物理アドレスへ変換して出力します。この物理アドレスは外部アドレスバス端子に出力され、外部メモリへのアクセスが可能となります。つまりプログラム上は同一の論理アドレスをアクセスしても、レジスタに設定されたバンクによって物理アドレスは変化し、別バンクのメモリへアクセスが可能となる仕組みになっています。

- 注 1) バンクを設定する際、コモンエリアと重なる設定はしないでください。(ローカルエリアとコモンエリア が同一のアドレスを示すため)
- 注 2) ローカルエリアでプログラムバンク(LOCALPX, PY or PZ) を変更することはでぎません。各ローカルエリアのプログラムバンクの設定は必ずコモンエリアで変更してください。(ただし、リードデータ、ライトデータおよび LCD 表示用データのバンク設定はローカルエリアでも変更が可能です。)
- 注3) リードデータ、ライトデータ、 DMA 用データおよび LCD 表示データ用のバンクの設定 (LOCALRn、LOCALWn、LOCALLn、LOCALESn、LOCALEDn、LOCALOSn、LOCALODn; "n"はX、Y、 Z を意味します。) レジスタが設定された後、そのバンクが有効になるまでにセットアップ時間を必要としますので、設定直後の命令によってそのメモリをアクセスすることはできません。この場合、下記の例のように SFR や他のメモリをアクセスするダミー命令の挿入が必要となります。

注 4) LOCAL-Z 使用時、チップセレクト信号 CSZA を P82 端子に設定してください。この場合、 CSZA はバンク 0~15 用としてだけでなく COMMON-Z のチップセレクトとしても機能します。ただし、リセット後は P82 を設定する前に以下の設定を行ってください。

(р8fc), ---- 0 - - в ;

ld

*2) COMMON-Z エリアが LCD 表示メモリとして使用されない場合はこの設定は必要ありません。

3.9.2.1 プログラム用バンクレジスタ

プログラム用バンクレジスタをこれらのレジスタへ設定してください。 前述のように、あるバンク内で、同一ローカルエリアの異なるバンクへの直接分岐はできま せん。バンク内で同一ローカルエリアのバンク切り替えは禁止です。

プログラム用 LOCAL-X レジスタ

			<i>,</i> – .	<i>,</i> , — // L		<i>-</i>					
		7	6	5	4	3	2	1	0		
LOCALPX	Bit symbol	X7	X6	X5	X4	Х3	X2	X1	X0		
(H0880)	Read/Write				R/	W		7)			
	リセット後	0	0	0	0	0	(70)	0	0		
	機能		LOCAL-X J	用バンク数設?	定 ("0"はコモン	ノエリアと重な	ぶっているため)設定禁止)			
		15	14	13	12	11	10	9	8		
(0881H)	Bit symbol	LXE				4			X8		
	Read/Write	R/W	/				<i>/</i>		R/W		
	リセット後	0	/					4	0		
	機能	LOCAL-X 用 バンク使用 0: 禁止 1: 許可		LOCAL-X 用バンク数設定 X8-X0 設定と CS 関係 000000000~011111111 CSXA 10000000~111111111 CSXB							

プログラム用 LOCAL-Y レジスタ

			У П	プラム用は	JOHL-1 V Z	/			
		7	6	5 (4	3 (2	1	0
LOCALPY	Bit symbol			Y5	Y4	Y3 \)Y2	Y1	Y0
(0882H)	Read/Write			7()/		R/	w		
	リセット後			0	0 (<	0 \\	0	0	0
	機能			LOCAL-Y	用バンク数設定	主 ("3"はコモン	ノエリアと重な	ょっているため)設定禁止)
		15	14	13	12	11/	10	9	8
(0883H)	Bit symbol	LYE	£	$\bigg/ \bigg/$	f				
	Read/Write	R/W	£	7					
	リセット後	0		/	74	7			
	機能	LOCAL-Y用 バンク使用 0: 禁止 1: 許可							

プログラム用 LOCAL-Z レジスタ

	_ ^ /		• • •	> > = 413 =		,					
	Ĭ./	7	6	5	4	3	2	1	0		
LOCALPZ	Bit symbol	Z 7	Z6 ()	Z5	Z4	Z 3	Z2	Z1	Z0		
(0884H)	Read/Write		(41		R/W						
	リセット後	0	0	O	0	0	0	0	0		
	機能	LOCAL-Z用バンク数設定 ("3"はコモンエリアと重なっているため設定禁止)									
1		15	14	13	12	11	10	9	8		
(0885H)	Bit symbol	LZE							Z8		
	Read/Write	R/W	/	/					R/W		
	リセット後	0	/	/					0		
	機能	LOCAL-Z 用			LOCA	L-Z 用バンク	数設定				
		バンク使用		Z8-Z0 設定と CS 関係							
		0: 禁止		000000000~	-001111111 C	SZA 1000	000000~1011	11111 CSZC			
		1: 許可		010000000~	-011111111 C	SZB 1100	000000~1111	11111 CSZD			

3.9.2.2 LCD表示用バンクレジスタ

バンク使用

0: 禁止

1: 許可

LCD表示用バンクレジスタにはLCD表示用バンクをこれらのレジスタに設定してください。 CPU動作のバンクとLCD表示用のバンクを別々に設定が可能なため、表示中でもCPUの アクセスするバンク(プログラム、リードデータ、ライトデータ)を切り換えることが可能です。

LCD 表示データ用 LOCAL-X レジスタ 7 6 5 4 3 2 1 0 LOCALLX Bit symbol Χ7 X6 X5 X4 ХЗ X2 >X1 X0 (H8880) Read/Write R/W リセット後 0 0 機能 LOCAL-X 用バンク数設定 ("0"はコモンエリアと重なっているため設定禁止) 15 14 13 12 11/ 10 8 LXE X8 (0889H) Bit symbol Read/Write R/W R/W リセット後 0 0 LOCAL-X 用 機能 LOCAL-X 用バンク数設定 バンク使用 X8-X0 設定と CS 関係 0: 禁止 000000000~01111111 CSXA 1: 許可 100000000~111111111 CSXB LCD 表示データ用 LOCAL-Y レジスタ 2 7 6 5 3 1 0 Υ0 LOCALLY Bit symbol Y5 Ύ4 **Y3 Y**2 Υ1 (HA880) Read/Write R/W リセット後 能 LOCAL-Y 用バンク数設定 ("3"はコモンエリアと重なっているため設定禁止) 15 14 13 12 11 10 9 8 (088BH) Bit symbol LYE Read/Write R/W リセット後 0 LOCAL-Y用 バンク使用 0: 禁止 1: 許可 LCD 表示データ用 LOCAL-Z レジスタ 7 6 5 4 3 2 0 1 **Z**2 Z1 **Z**5 Z3 LOCALLZ **Z**7 Z6 Ζ4 Z0 Bit symbol (088CH)/ Read/Write R/W リセット後 0 / 0 0 0 0 LOCAL-Z用バンク数設定 ("3"はコモンエリアと重なっているため設定禁止) 機能 15 14 13 12 11 10 9 8 (088DH) LZE Z8 Bit symbol Read/Write R/W R/W リセット後 0 0 機能 LOCAL-Z 用 LOCAL-Z用バンク数設定

000000000~001111111 CSZA

010000000~011111111 CSZB

Z8-Z0 設定と CS 関係

100000000~101111111 CSZC

110000000~111111111 CSZD

3.9.2.3 リードデータ用レジスタ

CPU のリードデータ用バンクをこれらのレジスタに設定してください。

下記は、LOCALXエリアにおいてリードデータ用バンクを1に設定した例です。"ldw wa, (xix)"命令では、xix 番地のデータを CPU の wa レジスタにリードする動作ですが、xix 番地を リードデータ用バンクに設定時、xix 番地からデータをリード(オペランド)する際にのみバン クがイネーブル状態となります。データをリード(オペランド)以外のアクセス(オペコード)は プログラムバンクがイネーブルとなります。

(例)

ld Xix, 200000h

; リードデータバンクを設定 ld (localrx), 8001h

← SFR にアクセスするダミー命令を挿入 ldw Wa, (localrx) ldw LOCAL-X エリアのバンク 1 をリード

Wa, (xix)

			リーロ	ヾデータ用し	LOCAL-X レ	・ジスタ							
		7	6	5	4	3	<u>//</u> 2	1	0				
LOCALRX	Bit symbol	X7	X6	X5	X4	X3	X2	(X1)	X0				
(0890H)	Read/Write	R/W											
	リセット後	0	0 0 0 0 0 0										
	機能		LOCAL-X 用バンク数設定 ("0"はコモンエリアと重なっているため設定禁止)										
		15	14	13	12	11	10	(9)	8				
(0891H)	Bit symbol	LXE					72/		X8				
	Read/Write	R/W	/				469		R/W				
	リセット後	0	/						0				
	機能	LOCAL-X 用 バンク使用 0: 禁止 1: 許可			X8- 000000	AL-X 用バンク数 X0 設定と CS [000~01111111 000~11111111	関係 1 CSXA						

- ドデータ用 LOCAL-Y レジスタ

		7	6	5	4	3	2	1	0
LOCALRY	Bit symbol		7		Y4	Y3	Y2	Y1	Y0
(0892H)	Read/Write		H))		R/	W		
	リセット後			0	0	o ?	0	0	0
	機能		$(\vee /))$	LOCAL-Y	用バンク数設	定 ("3"はコモン	ノエリアと重な	よっているため)設定禁止)
		/15	14	_13 (7/12	11	10	9	8
(0893H)	Bit symbol	LYE	/ /}						
	Read/Write	R/W	<i>}</i>						
	リセット後	0			\int_{Δ}				
	機能人	LOCAL-Y用							

りも	2ツト後	0
機	能	LOCAL-Y月 バンク使用

1100	
バンク使用	
0: 禁止	
4. 款可	

0: 禁止

1: 許可

ードデータ用 LOCAL-Z レジスタ

		7	((6))	5	4	3	2	1	0	
LOCALRZ	Bit symbol	Z7	Z6	Z5	Z4	Z 3	Z2	Z1	Z0	
(0894H)	Read/Write	\			R/	W				
	リセット後	0	Ø	0	0	0	0	0	0	
機 能 LOCAL-Z 用バンク数設定 ("3"はコモンエリアと重なっているため設定禁止)										
		15	14	13	12	11	10	9	8	
(0895H)	Bit symbol	LZE							Z8	
	Read/Write	R/W	/						R/W	
	リセット後	0	/						0	
	機能	LOCAL-Z 用 バンク使用	LOCAL-Z 用バンク数設定 Z8-Z0 設定と CS 関係							

000000000~001111111 CSZA

010000000~011111111 CSZB

100000000~101111111 CSZC

110000000~111111111 CSZD

3.9.2.4 ライトデータ用バンクレジスタ

CPU のライトデータ用バンクをこれらのレジスタに設定してください。

下記は、LOCAL-Xエリアにおいてライトデータ用バンクを1に設定した例です。"ldw (xix), wa"命令では、CPUのwaレジスタのデータをxix番地にライトする動作ですが、xix番地を ライトデータ用バンクに設定時、xix 番地にデータをライトする際(オペランド)にのみバンク がイネーブル状態となります。

(例)

ld xix, 200000h

; ライトデータバンクを設定 ld (localwx), 8001h

ldw wa, (localwx) ; ← SFR にアクセスするダミー命令を挿入 ldw (xix), wa ; LOCAL-X エリアのバンク 1 ヘライト

ライトデータ用 LOCAL-X レジスタ

LOCALWX	ı
LOCALWX (0898H)	
	ı

(0899H)

	7	6	5	4	3(2	1	0			
Bit symbol	X7	X6	X5	X4	Х3	√) X2	X1	X0			
Read/Write				R/	W						
リセット後	0	0	0	0	(0)	0	40) 0			
機能		LOCAL-X 用バンク数設定 ("0"はコモンエリアと重なっているため設定禁止)									
	15	14	13	12 (/ ()11		9	8			
Bit symbol	LXE				<i>//</i>		764H	X8			
Read/Write	R/W			H				R/W			
リセット後	0			1		450	1	0			
機能	LOCAL-X 用 バンク使用 0: 禁止 1: 許可		LOCAL-X 用バンク数設定 X8-X0 設定と CS 関係 000000000~011111111 C\$XA 10000000~11111111 C\$XB								

ライトデータ用 LOCAL-Y レジスタ

LOCALWY	
(089AH)	

		7	6	5	4	3//	2	1	0
1	Bit symbol			Y5	Y4	Y3	Y2	Y1	Y0
	Read/Write		4	\wedge		R/	W		
	リセット後		\int)) o	0	0	0	0	0
I	機能			LOCAL-Y	用バンク数設	定 ("3"はコモン	ノエリアと重な	ぶっているため)設定禁止)
ĺ	/	15	(14)	13	12	11	10	9	8
Í	Bit symbol	/LYE)		\	7/A_				
I	Read/Write	R/W	/	1	f				
	リセット後	0	<i>}</i>						
	機能	LOCAL-Y用 バンク使用							
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	0: 禁止 1: 許可	\Diamond						

(089BH)

LOCALWZ (089CH)

	1 1	,			• • •						
	7 ~	6	> 5	4	3	2	1	0			
Bit symbol	Z7((Z6	Z5	Z4	Z3	Z2	Z1	Z 0			
Read/Write				R	W						
リセット後	0	Q	0	0	0	0	0	0			
機能	LOCAL-Z 用バンク数設定 ("3"はコモンエリアと重なっているため設定禁止)										
	15	14	13	12	11	10	9	8			
Bit symbol	LZE							Z8			
Read/Write	R/W							R/W			
リセット後	0							0			

LOCAL-Z 用バンク数設定

Z8-Z0 設定と CS 関係

100000000~101111111 CSZC

110000000~111111111 CSZD

ライトデータ用 LOCAL-Z レジスタ

(089DH)

機能

LOCAL-Z 用

バンク使用

0: 禁止

1: 許可

000000000~001111111 CSZA

010000000~011111111 CSZB

3.9.2.5 DMA機能用バンクレジスタ

本 LSI では CPU のリード/ライト以外に内蔵の DMAC 回路がバスマスタとなって、データ を高速に転送する機能を持っています。(DMAC のページを参照ください)

CPU のバンクや、LCDC の表示データのバンクとは異なる DMA 専用バンクで、CPU のプ ログラムバンク、リードバンク、ライトバンク等の状態にかかわらず、DMA 動作時のソース アドレスのバンク、デスティネーションアドレスのバンクの指定が可能です。

本 LSI で指定可能な DMAC は 6 チャネルですが、バンク制御は 2.種類です。各々、DMA チャネル 0,2,4 の偶数チャネルは E グループ(ES、ED のグループ)、DMA チャネル 1,3,5 の奇 数チャネルは O グループ(OS、OD のグループ)の 2 種類に分けられ、同一グループ内でのチャ ネル別バンクの指定は出来ません。

下記は、LOCALX エリア において DMA ソースアドレス用バンクを 1、LOCALY エリ アにおいて DMA_デスティネーションアドレス用バンクを2に設定した例です。DMAC の章 で記述の DMA 機能で設定する、ソースアドレスが LOCALX エリア、デスティネーションア ドレスが LOCALY エリアに設定されていた場合に、チャネル 0 の DMA が起動すると、 LOCALX のバンク 1 がソース、LOCALY のバンク 2 がデスティネーションになります。

(例)

Ldw (localesx), 8001h Ldw (localedy), 8002h チャネル 0 用 DMA ソースバンクを設定

チャネル 0 用 DMA デスティネーションバンクを設定

DMA チャネル 0 起動

偶数グループ DMA ソース用 LOCAL-X レジスタ

		11-3.	30,770 7	DIVIT	/1//3 =0.01	(77 \ \				
		7	6	5	4	3	<u></u>	1	0		
LOCALESX (08A0H)	Bit symbol	X7	X6	X5	X4 //	Х3	X2	X1	X0		
	Read/Write		/		R/	W)					
	リセット後	0	0	(0)	0	0	0	0	0		
	機能		LOCAL-X	用バンク数設が	定 ("0"はコモン	ノエリアと重な	いっているため	り設定禁止)			
		15	14	<u>\ 13</u>	12	11	10	9	8		
,	Bit symbol	LXE		<i>)</i> //	4				X8		
	Read/Write	R/W	7		M	/			R/W		
(08A1H)	リセット後	0	X F						0		
	機能	LOCAL-X用	/ / / / / / / / / / / / / / / / / / / /								
		バンク使用 X8-X0 設定と CS 関係									
			0: 禁止 000000000~011111111 CSXA								
		1: 許可 1000000000~1111111111 CSXB									

		7	6 (5	4	3	2	1	0
LOCALESY	Bit symbol			Y5	Y4	Y3	Y2	Y1	Y0
(08A2H)	Read/Write	R/W							
	リセット後	+	\mathcal{H}	0	0	0	0	0	0
	機能			LOCAL-Y	用バンク数設別	定 ("3"はコモン	ノエリアと重な	いっているため)設定禁止)
		15	14	13	12	11	10	9	8
	Bit symbol	LYE	/						
	Read/Write	R/W							
(HEA80)	リセット後	0							
	機能	LOCAL-Y用							
		バンク使用							
		0: 禁止							
		1: 許可							

		1	禺数グルー	プ DMA ソー	-ス用 LOCA	L-Z レジス?	7			
		7	6	5	4	3	2	1	0	
LOCALESZ (08A4H)	Bit symbol	Z 7	Z6	Z 5	Z4	Z3	Z2	Z1	Z0	
	Read/Write				R/	W				
	リセット後	0	0	0	0	0	0	0	0	
	機能		LOCAL-Z J	用バンク数設!	定 ("3"はコモン	/エリアと重な	こっているため)設定禁止)		
		15	14	13	12	11	10	9	8	
	Bit symbol	LZE							Z8	
	Read/Write	R/W							R/W	
(08A5H)	リセット後	0							0	
	機能	LOCAL-Z 用 バンク使用				L-Z 用バンク Z0 設定と CS				
		0: 禁止		000000000	20- 2 001111111 C-		判 000000~1011	11111 CSZC		
		1: 許可								
		偶数グル	ープ DMA	デスティネ	・一ション用	LOCAL-X	レジスタ			
		7	6	5	4	3	2	.(1)	0	
LOCALEDX	Bit symbol	X7	X6	X5	X4	ХЗ	X2	X1	X0	
(H8A80)	Read/Write				(R7	W	C	7		
	リセット後	0	0	0	0	<u>)</u> b	00	2)/2	0	
	機能		LOCAL-X J	用バンク数設!	定 ("0"はコモン	ン エ リアと重な	いっているため)設定禁止)		
		15	14	13	12	> 11	10	9	8	
	Bit symbol	LXE		Ĭ	\mathcal{M}		44		X8	
	Read/Write	R/W		<i>/</i>		/	25		R/W	
(08A9H)	リセット後	0		\mathcal{A}		\mathcal{A}	7/\		0	
	機能	LOCAL-X 用				L-X 用バンク	. /			
		バンク使用 X8-X0 設定と CS 関係 0: 禁止 000000000~011111111 CSXA								
		1: 許可	/			000~0111111 000~11111111				
		俚数グリ	トー ¬ ロ D M A	デスティネ	ペーション用					
		7	6	5	4	3	2	1	0	
LOCALEDY	Bit symbol		1)) Y5	¥4	Y3	Y2	Y1	Y0	
(08AAH)	Read/Write				1	R/				
	リセット後		WA T	0	0	0	0	0	0	
	機能			LOCAL-Y	用バンク数設定	定 ("3"はコモン	ノエリアと重な	よっているため)設定禁止)	
		(15/~	14	13.	12	11	10	9	8	
	Bit symbol	LYE								
	Read/Write	R/W								
(08ABH)	リセット後	> 0		1						
(00/12/1)	機能									
	100 HE	LOCAL-Y用	/							
	15X HE	バンク使用								
^	TIX HE	バンク使用 0: 禁止								
	DX HE	バンク使用 0: 禁止 1: 許可	L+7 DM2	デスティオ	スーションE	I OCAL-7 I	ノジスタ			
	10X HE	バンク使用 0: 禁止 1: 許可 偶数グリ			マーション用			1	0	
LOCALEDZ		バンク使用 0: 禁止 1: 許可 偶数グリ	7 6	5	4	3	2	1 71	0 70	
LOCALEDZ (08ACH)	Bit symbol	バンク使用 0: 禁止 1: 許可 偶数グリ			4 Z4	3 Z3		1 Z1	0 Z0	
		バンク使用 0: 禁止 1: 許可 偶数グリ	7 6	5	4	3 Z3	2			
	Bit symbol Read/Write	バンク使用 0: 禁止 1: 許可 偶数グリ 7 Z7	6 Z6 0	5 Z5	4 Z4 R/	3 Z3 W	2 Z2 0	Z1 0	ZO	
	Bit symbol Read/Write リセット後	バンク使用 0: 禁止 1: 許可 偶数グリ 7 Z7	6 Z6 0	5 Z5	4 Z4 R/ 0	3 Z3 W	2 Z2 0	Z1 0	ZO	
	Bit symbol Read/Write リセット後	バンク使用 0: 禁止 1: 許可 偶数グリ 7 Z7	6 Z6 0 LOCAL-Z	5 Z5 0 用バンク数設	4 Z4 R/ 0 定 ("3"はコモン	3 Z3 W 0 vエリアと重な	2 Z2 0 こっているため	Z1 0 >設定禁止)	Z0 0	
(08ACH)	Bit symbol Read/Write リセット後 機 能	バンク使用 0: 禁止 1: 許可 偶数グリ 7 27 0	6 Z6 0 LOCAL-Z	5 Z5 0 用バンク数設	4 Z4 R/ 0 定 ("3"はコモン	3 Z3 W 0 vエリアと重な	2 Z2 0 こっているため	Z1 0 >設定禁止)	0 8	
(08ACH)	Bit symbol Read/Write リセット後 機 能 Bit symbol	バンク使用 0: 禁止 1: 許可 偶数グリ 7 Z7 0 15 LZE	6 Z6 0 LOCAL-Z	5 Z5 0 用バンク数設	4 Z4 R/ 0 定 ("3"はコモン	3 Z3 W 0 vエリアと重な	2 Z2 0 こっているため	Z1 0 >設定禁止)	70 0 8 78	
(08ACH)	Bit symbol Read/Write リセット後 機 能 Bit symbol Read/Write	バンク使用 0: 禁止 1: 許可 偶数グリ 7 27 0 15 LZE R/W 0 LOCAL-Z用	6 Z6 0 LOCAL-Z	5 Z5 0 用バンク数設	4 Z4 R/ 0 定 ("3"はコモン 12	3 Z3 W 0 /エリアと重な 11	2 Z2 0 なっているため 10	Z1 0 >設定禁止)	Z0 0 8 Z8 R/W	
(08ACH)	Bit symbol Read/Write リセット後 機 能 Bit symbol Read/Write リセット後	バンク使用 0: 禁止 1: 許可 偶数グリ 7 27 0 15 LZE R/W 0 LOCAL-Z用 バンク使用	6 Z6 0 LOCAL-Z	5 Z5 0 用バンク数設: 13	4 Z4 R/ 0 定 ("3"はコモン 12 LOCA Z8-2	3 Z3 W 0 バエリアと重な 11 LL-Z 用バンク 70 設定と CS	2 72 0 なっているため 10 数設定 関係	Z1 0 D設定禁止) 9	Z0 0 8 Z8 R/W	
(08ACH)	Bit symbol Read/Write リセット後 機 能 Bit symbol Read/Write リセット後	バンク使用 0: 禁止 1: 許可 偶数グリ 7 27 0 15 LZE R/W 0 LOCAL-Z用	6 Z6 0 LOCAL-Z	5 Z5 0 用バンク数設 13	4 Z4 R/ 0 定 ("3"はコモン 12	3 Z3 W 0 /エリアと重な 11 L-Z用バンク 70 設定と CS SZA 1000	2 Z2 0 なっているため 10	21 0 0 0設定禁止) 9	Z0 0 8 Z8 R/W	

奇数グループ DMA ソース用 LOCAL-X レジスタ

LOCALOSX
(08B0H)

	7	6	5	4	3	2	1	0
Bit symbol	X7	X6	X5	X4	Х3	X2	X1	X0
Read/Write				R	W			
リセット後	0	0	0	0	0	0	0	0
機能		LOCAL-X J	用バンク数設力	定 ("0"はコモン	ノエリアと重た	ぶっているため)設定禁止)	
	15	14	13	12	11	10	9	8
Bit symbol	LXE					#		X8
Read/Write	R/W						/	R/W
リセット後	0					T74A		0
機能	LOCAL-X 用 バンク使用 0: 禁止 1: 許可		LOCAL-X 用バンク数設定 X8-X0 設定と CS 関係 000000000~0111111111 CSXA 10000000~111111111 CSXB					

(08B1H)

奇数グループ DMA ソース用 LOCAL-Y レジスタ

LOCALOSY (08B2H)

		可奴ノル			トイトノフ	<u> </u>	<u> </u>	
	7	6	5	4	7 \ 3 \	2	5 Y	0
Bit symbol			Y5	Y4 🗸	/) Y3	⟨\Y2 (\))XI	Y0
Read/Write					R	W (4///	
リセット後			0	70	0	0	9	0
機能			LOCAL-Y	用バンク数設	定 ("3"はコモ:	ンエリアと重な	ぶっているため)設定禁止)
	15	14	13	12	11	10	9	8
Bit symbol	LYE		4		4	774		
Read/Write	R/W		4	/		<i>Y</i>		
リセット後	0		Lat 1					
機能	LOCAL-Y用 バンク使用 0: 禁止 1: 許可							

(08B3H)

奇数グループ DMA ソース用 LOCAL-Z レジスタ

LOCALOSZ (08B4H)

	7	(//6	5	4	3	2	1	0	
Bit symbol	Z 7	Z 6	Z5 /	Z4	Z3	Z2	Z1	Z0	
Read/Write	() =			V/)) R/	W				
リセット後	0	0	0	O	0	0	0	0	
機能		LOCAL-ZJ	用バンク数設定	定 ("3"はコモン	ノエリアと重な	ょっているため	5設定禁止)		
^ /	15	14	13	12	11	10	9	8	
Bit symbol	LZE							Z8	
Read/Write	R/W	4						R/W	
リセット後	0	A						0	
機能	LOCAL-Z 用								
	バンク使用								
	0: 禁止(()	0: 禁止 () 000000000~001111111 CSZA 100000000~101111111 CSZC							

010000000~011111111 CSZB

(08B5H)

1: 許可

110000000<u>~111111111 CSZD</u>

奇数グループ DMA デスティネーション用 LOCAL-X レジスタ

LOCALODX
(08B8H)

(08B9H)

	7	6	5	4	3	2	1	0
Bit symbol	X7	X6	X5	X4	Х3	X2	X1	X0
Read/Write				R/	W			
リセット後	0	0	0	0	0	0	0	0
機能		LOCAL-X	用バンク数設力	定 ("0"はコモン	ノエリアと重た	よっているため)設定禁止)	
	15	14	13	12	11	10	9	8
Bit symbol	LXE							X8
Read/Write	R/W					#		R/W
リセット後	0						/	0
機能	LOCAL-X 用 バンク使用 0: 禁止 1: 許可		LOCAL-X 用バンク数設定 X8-X0 設定と CS 関係 000000000~011111111 CSXA 100000000~111111111 CSXB					

LOCALODY (08BAH)

(08BBH)

	奇数グル	レープ DMA	デスティネ	ーション用	LOCAL-Y	レジスタ		>
	7	6	5	4	3	2	<u> </u>	0
Bit symbol			Y5	Y4 ((/	// \Y3	Y2 (Y1	Y0
Read/Write					✓/ R/	w\\		
リセット後			0	0	0	0	0/	0
機能			LOCAL-Y	用バンク数設	建 ("3"はコモン	ノエリアと重な	いっているため)設定禁止)
	15	14	13 <	12	11	(10)	9	8
Bit symbol	LYE		4		4			
Read/Write	R/W		X	<u> </u>	7	74)		
リセット後	0		H H)		
機能	LOCAL-Y用 バンク使用 0: 禁止	(
	1: 許可				\			

奇数グループ DMA デスティネーション用 LOCAL-Z レジスタ

LOCALODZ (08BCH)

	7	$\bigcirc 6 \bigcirc$	5	4	3	2	1	0	
Bit symbol	Z 7	(Z6)	Z5 /	Z4	Z 3	Z2	Z1	Z0	
Read/Write	//) _			// \	W				
リセット後	0	0	0		0	0	0	0	
機能		LOCAL-Z	用バンク数設	定 ("3"はコモン	ノエリアと重な	いっているため)設定禁止)		
	15	14	13	12	11	10	9	8	
Bit symbol	LZE							Z8	
Read/Write	R/W	<i>4</i> /	>/ /					R/W	
リセット後	0	Z						0	
機能	LOCAL-Z 用	Z用 LOCAL-Z用バンク数設定							
	バンク使用	^{使用} Z8-Z0 設定と CS 関係							
	0: 禁止((0: 禁止 () 000000000~001111111 CSZA 100000000~101111111 CSZC							
	1: 許可		010000000~	011111111 C	SZB 1100	000000~1111	11111 CSZD		

(08BDH)

3.9.3 設定例

以下に下記条件での使用例を説明します。

No.	使用	メモリ	設定	MMU エリア	論理 アドレス	物理 アドレス
(a)	メイン ルーチン	NOR-Flash (16 MB, 1 pcs)		COMMON-Z	C000 FFFF	00H~ FFH
(b)	キャラクタ ROM		1ウェイト	LOCAL-Zの バンク 0	800000H~ BFFFFFH	000000H~ 3FFFFFH
(c)	サブ ルーチン	SRAM (16 MB, 1 pcs)		LOCAL-Y の バンク 0	400000H~ 5FFFFFH	000000H~ 1FFFFFH
(d)	LCD 表示 RAM		0 ウェイト	LOCAL-Yの バンク1		200000H~ 3FFFFFH
(e)	スタック RAM	内蔵 RAM (144 KB)	- (32 ビット, 2-1-1-1	LOCAL-Yの バンク 2	0020 049F	
			クロック)			

(a) メインルーチン (COMMON-Z)

論理 アドレス	物理 アドレス	No	命令	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
		1	org C00000H	;
C00000H	<- (同一)	2	ldw (mamr2), 80FFH	; CS2 800000-FFFFFF/8 MB
C000xxH	<-	3	ldw (b2csl), C222H	; C\$2 32 ビット ROM, 1 ウェイト
		4	Ldw (mamr1), 40FFH	; CS1 400000-7FFFFF/4 MB
		5	ldw (b1csl), 8111H	; CS1 16 ビット RAM, 0 ウェイト
		5.1	ldw (localpz), 8000H	; プログラム用 LOCAL-Z バンクイネーブル
		5.2	ldw (localrz), 8000H	; リードデータ用 LOCAL-Z バンクイネーブル
		6	ld (p8fc), 02H	; P81: CS1
		7	ld (p8fc2), 04H	; P82: CSZA
		9	ld xsp, 48000H	; スタックポインタ = 48000H
	(10	ldw (localpy), 8000H	; LOCAL-Yのバンク 0 はサブルーチン用にプログラムバンクとして設定。
/		(11)		;
C000yyH//	<-	12	call 400000H	; サブルーチンをコール
	V/_	<i>7</i> 13		;
		14		· 1
		15		

- No.2~No.8 の命令はポートとメモリコントローラの設定します。
- No.9 はスタックポインタ設定です。内蔵 RAM に割り当てています。
- No.10 は No.12 の命令の実行のための設定です。
- No.12 はサブルーチンをコールする命令です。CPU が 400000H アドレスを出力すると、 MMU は外部アドレスバス A23~A0 に変換した物理アドレス 000000H を出力します。また SRAM 用 CS1 は論理アドレスが CS1 のエリア内にあるため、同時にアサートされます。これらの命令によって CPU はサブルーチンに分岐が可能となります。
- 注) この例はすでに SRAM にサブルーチンプログラムがライトされていることを前提にしています。

(h)	サブルーチン	(LOCAL-V	のバンカ ()
(1))	9 7 12 7 7	LUCAL I	V)/ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \

論理 アドレス	物理 アドレス	No		命令	コメント
		16	org	400000H	·
400000H	000000H	17	ldw	(localwy), 8001H	; LOCAL-Y のバンク 1 を LCD 表示 RAM 用ラ イトデータ用に設定
4000xxH	0000xxH	18	ldw	(locally), 8001H	; LOCAL-Yのバンク 1 を LCD 表示 RAM 用と して設定
		19	ldw	(localrz), 8001H	; LOCAL-Z のバンク 0 はキャラクタ RAM 用 リードデータ用に設定
		20	ld	xiy, 800000H	; キャラクタ ROM リード用インデックスアド レスレジスタ
		21	ld	wa, (xiy)	; キャラクタ ROM をリード
		22	:		; 表示データにそれを変換
		23	/Id	(localpy) , 82H	
		24	ld	xix, 400000H	; LCD 表示データライト用インデックスアド レスレジスタ
		25	ld	(xix), bc	; LCD 表示データライト
		26	:	((7/	; LCD コントローラを設定
		27	:		
		28	ld	xiz, 400000H	; LCD 開始アドレスを LCDC に設定
		29	ld	(Isarcl), xiz	
		30	ld	(lcdctl0), 01H	; LCD 表示動作開始
		31	:		
5000yyH	1000yyH	32	ret	7(//	; ((// \sqrt{)}

- No.17 および No.18 で LOCAL-Y のバンク 1 の設定です。LCD 表示データを CPU が表示 RAM にライトし、LCDC が表示 RAM からリードする設定です。つまり、(LOCALWY) と (LOCALLY) を同じバンク 1 に設定すべきです。
- No.19 はキャラクタ ROM からデータをリードする LOCAL-Z のバンク 0 用設定です。
- No.20 および No.21 はキャラクタ ROM からデータをリードする命令です。CPU が 800000H アドレスを出力すると、MMU は外部アドレスバス A23~A0 に変換した物理アドレス 000000H を出力し、NOR-Flash 用 CSZA は論理アドレスが CS2 のエリア内にあるため同時にアサートされます。これらの命令によって、CPU はキャラクタ ROM からデータをリードすることが可能となります。
- No.23 はローカルエリアでプログラムバンクを切り替える命令です。バンク内で、同一ローカルエリアのプログラムバンク設定は禁止です。NG の例です。
- No.24 および No.25 は SRAM にデータをライトする命令です。CPU が 400000H アドレスを出力すると、MMU は外部アドレスバス A23~A0 に変換した物理アドレス 200000H を出力し、SRAM用 CS1 は論理アドレスが CS1 のエリア内にあるためアサートされます。これらの命令により、CPU は SRAM にデータをライトすることが可能となります。
- No.28 および No.29 は LCD 開始アドレスを LCD コントローラに設定しています。LCDC が DMA サイクルにて 400000Hアドレスを出力すると、MMU は外部アドレスバス A23~A0 に変換した物理アドレス 200000H を出力し、SRAM 用 $\overline{CS1}$ は論理アドレスが CS1 のエリア内にあるためアサートされます。 これらの命令により、LCDC は SRAM からデータをリードすることが可能となります。
- No.30 は LCD 表示動作を開始する命令です。

TOSHIBA

3.10 SDRAM コントローラ(SDRAMC)

データ用、プログラム用、表示用としてアクセス可能な、SDRAM コントローラを内蔵しています。 下記にその特徴を記します。

(1) サポート SDRAM

データレートタイプ : SDR(シングルデータレート) タイプのみ

メモリ容量 : 16 / 64 / 128 / 256 / 512Mbit

バンク数 :2/4 バンク

データバス幅 : 16 bit

リードバースト長 :1ワード/フルページ

ライトモード :シングル/バースト

(2) イニシャライズシーケンスコマンドのサポート

全バンクプリチャージコマンド

8回のオートリフレッシュコマンド

モードレジスタセットコマンド

(3) アクセスモード

	CPU サイクル HDMA サイクル LCDC サイクル	
バースト長	1 ワード 1 ワード/フルページ選択可 フルページ	
アドレッシングモード	シーケンシャル シーケンシャル	
CAS レイテンシ(クロック)	2 2 2	
ライトモード	シングル/バースト選択可	

(4) アクセスサイクル

CPU アクセスサイクル

リードサイクル :1ワード-最小 4-3-3-3 ステー

ライトサイクル/ 、シングル- 最小 3-2-2-2 ステート

データサイズ : 1Byte / 1Word / 1LongWord

HDMA アクセスサイクル

リードサイクル :1ワード-最小 4-3-3-3 ステート/フルページ - 最小 4-1-1-1 ステート

ライトサイクル :シングル-最小 3-2-2-2 ステート/バースト-最小 2-1-1-1 ステート

データサイズ : 1Byte / 1Word / 1LongWord

LCDCアクセスサイクル

リードサイタル: フルページ- 最小 4-1-1-1 ステート

データサイズ : 1Word

- (5) リフレッシュサイクル自動発生
 - オート・リフレッシュは、SDRAM アクセス以外の期間に発生します。
 - オート・リフレッシュ間隔は、プログラマブルです。
 - セルフ・リフレッシュ機能をサポートしています。
 - 注) SDRAM アドレス領域は、メモリコントローラの CS1、もしくは CS2 の設定により決まります。ただし、バスサイクルステート数は、SDRAM コントローラが管理します。

TOSHIBA

3.10.1 コントロールレジスタ

図 3.10.1にコントロールレジスタを示します。これらのレジスタを設定することで、SDRAMC の動作を制御します。

SDRAM アクセスコントロールレジスタ

SDACR (0250H)

	7	6	5	4	3	2 <	1	0
Bit symbol	SRDS	=	SMUXW1	SMUXW0	SPRE			SMAC
Read/Write			R/W	_			J.	R/W
リセット後	1	0	0	0	0		A.	0
	リード	"0"を	アドレスマ	ルチプレク	リード) / /	SDRAM
	データ	ライト	スタイプ選	択	/ライト 🔷))	コントロー
	シフト	してくださ	00: TypeA (A9-)	コマンド	7//		ラ
機能	機能	い	01: TypeB (A10-)	選択			0:禁止
			10: TypeC ((A11-)	0:Without			1:許可
	0: Disable		11: Reserve	ed	Auto			
	1: Enable				Precharge	\searrow		

SDRAM コマンド間隔設定レジスタ

SDCISR (0251H)

		7	6	5	4	3	2	1
	Bit symbol		STMRD	STWR	STRP	STRCD	STRC2	STRC1 STRC0
	Read/Write			_		R/W	((
	リセット後		1	1	7	1	1	0
			TMRD	TWR	TRP	TRCD	TRC 7/	\wedge
				C			000: 1CLK) 100: 5CLK
	機能		0: 1CLK	0: 1CLK	0: 1CLK	0: 1CLK	001: 2CLK	101: 6CLK
			1: 2CLK	1: 2CLK	1: 2CLK	1: 2CLK	010: 3CLK	110: 7CLK
L					~		011: 4CLK	111: 8CLK

SDRAM リフレッシュコントロールレジスタ

SDRCR (0252H)

	7	6	 4 (3	2	1	0
Bit symbol	=	<i>A</i>	SSAE	SRS2	SRS1	SRS0	SRC
Read/Write	R/W	AAAA		3)	R/W		
リセット後			$(///\wedge)$	0	0	0	0
	"0"を		セルフ	リフレッシ	ュ間隔		オート
	ライト		リフレッシュ	000: 47stat	e 100: 468	Sstate	リフレッシュ
機能	してくだ		オート Exit	001: 78stat	e 101: 624	Istate	0:Disable
^ /	さい		機能	010:156sta	te 110: 93	6state	1:Enable
			0:Disable	011:312sta	te 111:124	l8state	
✓		/	1:Enable				

SDRAM コマンドレジスタ

SDCMM (0253H)

	7	6	5	4	3	2	1	0
Bit symbol						SCMM2	SCMM1	SCMM0
Read/Write							R/W	_
リセット後						0	0	0
機能						a.全バンク b. 8 回のオ c.モードレ 010: 全バンク 100: Reserved 101: セルフリ	e ライズコマント プリチャージコ ートリフレッシ ジスタセットコ プリチャージ= コ フレッシュ EN フレッシュ EX	マンド シュコマンド マンド コマンド

注 1) コマンドが発行された後に<SCMM2:0>は"000"にクリアされますので、次のコマンド発行時は "000"であることを確認した上でライトしてください。ただし、セルフリフレッシュ ENTRY コマンドは "000"にクリアされませんので、セルフリフレッシュ中かどうか確認するフラグとして使用可能です。


注 2) セルフリフレッシュ EXIT コマンドは、セルフリフレッシュ ENTRY 中であることを確認した後、ライトしてください。

SDRAM HDMA バースト長選択レジスタ

SDBLS (0254H)

		_		71 1 100		1// 11		
	7	6	5	4	3	2	1	0
Bit symbol			SDBL5	SDBL4 (SDBLS	SDBL2	SDBL1	SDBL0
Read/Write				`	R/	w		
リセット後			((0))	0	0	0	0	0
			HDMA5 用	HDMA4 用	HDMA3 用	HDMA2 用	HDMA1 用	HDMA0 用
機能		((_ /	HDMA バー	スト長選択		
1成 形				(70	:1 Word Read	d / Single Writ	te	
		(Ω)			Full Page Re	ad / Burst Wr	ite	

図3101 コンドロールレジスタ



3.10.2 動作説明

(1) メモリアクセスコントロール

SDACR<SMAC>に"1"を設定すると、SDRAM コントローラはイネーブルになります。

バスマスタ(CPU, LCDC, DMAC)が SDRAM アドレス領域へのアクセスサイクルを発生すると SDRAM コントローラは SDRAM 用の信号を出力します。

SDRAMサイクルのタイミングを 図 3.10.2~図 3.10.5に示します。SDRAMアクセスサイクル数はメモリコントローラのウェイト制御には依存しません。本SDRAMコントローラが管理します。

(a) コマンド発行機能

SDCMM レジスタの設定に従いコマンドを発行します。また、バスマスタが発生したアクセスサイクルに応じて自動的にコマンドを発行します。


本SDRAMコントローラが発行するコマンドを表 3.10.1に示します。

表 3.10.1 コマンド一覧

					// \ \ \			1 .	
コマンド	CKE _{n-1}	CKEn	SDxxDQM	A10	A15-A11 A9-A0	SDCS	SDRAS	SDCAS	SDWE
Bank Activate	Н	Н	Н Д	RA	RA	L ((S	Н	Н
Precharge All	Н	Н	Ħ.	Ħ	Χ	4	\\ \\ \\	Н	Ш
Read	Н	Н)_L	CA	(()/	Λ	L	Н
Read with Auto Precharge	Н	Н	\(\(\bar{L}\)	, н	CA		/ н	L	Н
Write	Н	Н	4	L <	CA	ىلىر	Н	L	Ш
Write with Auto Precharge	Н	H	L	Н	CA	<u> </u>	Н	L	Ш
Mode Register Set	Н	1	IJ _H	L	М		L	L	Ш
Burst Stop	н ((H\	Н	x	Х	L	Н	Н	L
Auto Refresh	±(F	Н	X	X	L	L	L	Н
Self Refresh Entry	(H/	⟨\ L	Н	$\langle X \rangle /$	X	L	L	L	Η
Self Refresh Exit		/ н	H(C	7/X	Х	Н	Н	Н	Н

注 1) H=High level、L=Low level、RA=Row address、CA=Column address、M=Mode data、X=don't care

CKEn-1 はコマンド入力サイクルの 1 つ前のサイクルでの CKE レベルを示します。



注 2) CKEn はコマンド入力サイクルの CKE レベルを示します。

(b) アドレスマルチプレクス機能

アクセスサイクル中、A0~A15端子よりロー/カラムのマルチプレクスアドレスを出力します。マルチプレクス幅は、SDACR < SMUXW1:0>で設定します。マルチプレクス幅とロー/カラムアドレスの関係を表 3.10.2に示します。

		7.10.2 7 1 D7	.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
92CF26A	S	スサイクルのア	ドレス	
ピン				
名称	TypeA	ТуреВ	TypeC	カラムアドレス
	<smuxw>"00"</smuxw>	<smuxw>"01"</smuxw>	<smuxw>"10"(</smuxw>	$\langle (\vee /) \rangle$
A0	A9	A10	A11	A1
A1	A10	A11	A12	A2
A2	A11	A12	A13	Ã3
A3	A12	A13	A14	A4
A4	A13	A14	A15	A5 <
A5	A14	A15	A16	> A6
A6	A15	A16	A(17/ \)	A7 ()
A7	A16	A17	A18	A8
A8	A17	A18	A19	A9
A9	A18	A19 (A20	A10
A10	A19	A20	A21	AP注))
A11	A20	A21	A22	
A12	A21	A22	A23	$(\langle // \rangle)$
A13	A22	A23	EA24	ローアドレス
A14	A23	EA24	EA25	
A15	EA24	EA25	EA26))

表 3.10.2 アドレスマルチプレクス

(c) バースト長

CPUによるアクセス時のバースト長は1ワードリード/シングルライトに、また、LCDCによるアクセス時のバースト長はフルページに固定されます。

HDMAによる SDRAM リードおよびライトのバースト長の選択は、下記の全条件を満たした場合可能になります。

- HDMA 転送モードがインクリメントモード
- SDRAM と内臓 RAM/内臓 I/O との転送時

その他の設定では、1ワードリード/シングルライトでのみ HDMA 動作が可能です。HDMA のチャネルごとの動作(シングル or バースト)を SDBLS<SDBL5:0>〜設定して下さい。

注) AP: オートプリチャージ

TOSHIBA




図 3.10.3 フルページリードサイクルのタイミング




図 3.10.4 シングルライトサイクルのタイミング




図 3.10.5 バーストライトサイクルのタイミング

(2) SDRAM 上での命令実行

CPU は SDRAM に格納された命令を実行することが可能です。しかし、以下の機能は動作することができません。

- a) HALT 命令の実行
- b) クロックギア設定の変更禁止 (変更による A.C 未達を懸念)
- c) SDACR、SDCMM、SDCISR レジスタ設定の変更禁止


上記の動作が必要とされる場合、内蔵 RAM 等の他のメモリに分岐して実行することが必要となります。


(3) コマンド間隔調整機能

本機能により各種コマンド間隔を調整することができます。クロックギア等で動作周波数を変更した場合でも、最適なサイクルでアクセス可能となります。

設定は SDCISR レジスタにて行います。TMP92CF26A の動作周波数と SDRAM の A.C.規定に従って設定してください。


尚、SDCICR レジスタの変更は SDRAM へのアクセスが発生しない状態で行ってください。 以下に各種タイミング波形を示します。






*TMRD=2CLK (SDCISR<STMRD>="1")


(b) オートリフレッシュコマンド



*TRC=5CLK (SDCISR<STRC2:0>="100")


(c) セルフリフレッシュ Exit






TRP


*TRP=2CLK (SDCISR<STRP>= "1")





*TRCD=2CLK (SDCISR<STRCD>= "1")
*TRC=6CLK (SDCISR<STRC2:0>= "101")

(f) ライトサイクル



*TRCD=2CLK (SDCISR<STRCD>= "1")


*TWR=2CLK (SDCISR<STWR>= "1")


*TRP=2CLK (SDCISR<STRP>= "1")

TRC=6CLK (SDCISR<STRC2:0>= "101")


(4) リードデータシフト機能


SDRAM からのデータ入力 A.C.が満足しない場合に、リードデータをポート回路でラッチし次のステートで CPU ヘデータをリードさせる機能です。この機能を使用する場合、リードサイクルは1ステート増加します。ライトサイクルの動作には影響しません。以下にタイミング波形を示します。





(b) リードデータシフト機能イネーブル、1ワードリード(SDACR<SRDS>="1")





(c) リードデータシフト機能イネーブル、フルページリード(SDACR<SRDS>= "1")


(5) リード/ライトコマンド

1ワードリード/シングルライトモード時に使用するリード/ライトコマンドをSDACR<SPRE>で設定可能です。

SDACR<SPRE>= "1"に設定した場合、"RD/WR With Auto Precharge"コマンドを使用します。これはアクセスサイクル毎に SDRAM 内部で自動的に Precharge が行われるため、アクセスサイクル中以外では SDRAM は常に "Bank Idle"状態になります。よって、SDRAM の消費電力を低減できますが、反面、アクセスサイクル毎に "Bank Active"コマンドが必要になるためパフォーマンスは低下します。

SDACR<SPRE>= "0"に設定した場合、 "RD/WR Without Auto Precharge"コマンドを使用します。これはアクセスサイクル毎に Precharge が行われないため、SDRAM は常に "Bank Active" 状態になります。よって、SDRAM の消費電力は大きくなりますが、反面、アクセスサイクル毎に "Bank Active"コマンドは不要になるためパフォーマンスは上がります。 SDRAM のページ領域を超えたアクセスが発生した場合、Auto Refresh コマンドが発生した場合は、本 SDRAM コントローラが"All Bank Precharge"コマンドを自動的に発行します。

また、本マイコンにはLCDコントローラと、DMAC機能が内蔵されていますが、LCDコントローラの表示用 RAM を SDRAM に設定し、且つ、DMAC を併用する場合に限り、SDACR<SPRE>="0"の設定は使用出来ません。常に SDACR<SPRE>="1"にて使用してください。



(6) リフレッシュコントロール

TMP92CF26A はオートリフレッシュおよびセルフリフレッシュの 2 つのリフレッシュコマンドをサポートしています。

(a) オートリフレッシュ

オートリフレッシュコマンドは、SDRCR<SRS2:0>に設定された間隔を SDRCR<SRC>を "1"にすることで自動的に発生します。発生間隔は 47~1248 ステートの間に設定することが可能です。 $(0.78\mu s~20.8\mu s~65)$ 億 $(0.78\mu s~20.8\mu s~$

CPU の動作 (命令フェッチおよび実行) はオートリフレッシュコマンドを実行している間停止します。オートリフレッシュサイクルを 図 3.10.6に示します。また、オートリフレッシュ発生間隔を表 3.10.3に示します。オートリフレッシュ機能はIDLE1 モード、STOPモードでは動作しませんので、後述するセルフリフレッシュ機能を使用してください。

注) システムリセットによりオートリフレッシュ機能は無効となります




図 3.10.6 オートリフレッシュサイクルのタイミング

注 1) オートリフレッシュ間隔の設定は、以下の表を目安に設定してください。 注 2) SDRAM が要求する、リフレッシュ間隔と CPU の動作スピードに注意してください。

表 3.10.3 システムクロックとオートリフレッシュ間隔

SDRCR <srs2:0></srs2:0>				周波数 (システムクロック)MHz											
SDSO	CDC1	SDSU	挿入間隔 (ステート)	1 1	2 /	> 3	4	6	8	10	20	30	40	60	80
SNSZ	SRS2 SRS1 SRS0 (ステート				リフレッシュ間隔μS										
0	0	0	<u> </u>	47.0	23.5	15.67	11.75	7.83	5.88	4.70	2.35	1.57	1.18	0.78	0.59
0 (0	7	78	78.0	39.0	26.0	19.5	13.0	9.75	7.80	3.9	2.60	1.95	1.30	0.98
0	1	0	156	156.0	78.0	52.0	39.0	26.0	19.5	15.60	7.8	5.20	3.90	2.60	1.95
0	1	<u>\</u> 1	312	312.0	156.0	104.0	78.0	52.0	39.0	31.2	15.60	10.4	7.80	5.20	3.90
1	0	0	468	468.0	234.0	156.0	117.0	78.0	58.5	46.8	23.4	15.60	11.7	7.80	5.85
1	0	1	624	624.0	312.0	208.0	156.0	104.0	78.0	62.4	31.2	20.8	15.60	10.4	7.80
1	1	0	936	936.0	468.0	312.0	234.0	156.0	117.0	93.6	46.8	31.2	23.4	15.60	11.70
1	1	1	1248	1248.0	624.0	416.0	312.0	208.0	156.0	124.8	62.4	41.6	31.2	20.8	15.60

注) 網掛けの部分は、64mS 内に 4096 回リフレッシュが必要な SDRAM の場合、使用出来ない設定となります (リフレッシュ要求は、15.625μS 以下)

(b) セルフリフレッシュ

セルフリフレッシュ ENTRYコマンドはSDCMM<SCMM2:0>を "101"にすることにより発生します。セルフリフレッシュサイクルを 図 3.10.7に示します。セルフリフレッシュへENTRY する前に、必ず、一度全バンクをプリチャージしてください。セルフリフレッシュENTRYの間、リフレッシュはSDRAM内で動作します。(オートリフレッシュコマンドは必要ありません)

- 注 1) システムリセットによりスタンバイモードが解除された場合は I/O レジスタは初期化され、セルフリフレッシュ状態から Exit されます。また、オートリフレッシュ機能も無効になっていますので注意してください。
- 注2) セルフリフレッシュ ENTRY 中は SDRAM にアクセスすることはできません。
- 注 3) セルフリフレッシュ ENTRY コマンド後に HALT 命令を実行する場合は、SDCMM<SCMM2:0>を"101"に設定する命令と HALT 命令間に 10 バイト以上の NOP あるいはほかの命令を実行してください。





図 3.10.7 セルフリフレッシュサイクルのタイミング



セルフリフレッシュ状態は、セルフリフレッシュ EXIT コマンドを実行することにより解除できます。セルフリフレッシュ EXIT コマンドの実行は、SDCMM<SCMM2:0>に"110"をライトする方法と、HALT 状態解除に同期して自動的に EXIT する方法の 2 通りがあります。いずれの場合もセルフリフレッシュ EXIT 直後に 1 回のオートリフレッシュを実行し、その後は設定された条件でオートリフレッシュを実行します。セルフリフレッシュ EXIT した場合、<SCMM2:0>は"000"にクリアされます。

SDRAM リフレッシュコントロールレジスタ

SDRCR (0252H)

	7	6	5	4	3	2	> 1	0
Bit symbol	=			SSAE	SRS2 <	SRS1/	\$RS0	SRC
Read/Write	R/W					R/W		
リセット後	0			1	0	0	0	0
	"0"を			セルフ	リフレッシ	立間隔		オート
	ライト			リフレッシュ	000: 47sta	te 100: 468	state (リフレッシュ
機能	してくだ			オート Exit	001: 78sta	te 101: 624	state 📣	0:Disable
,,,,,,,	さい			機能	010:156sta	ite 110: 936	Sstate	1:Enable
				0:Disable	011:312sta	ate 111:124	8state	
				1:Enable	\ \ \ \ / / / /			$\langle \alpha \rangle$

HALT 状態解除に同期した EXIT コマンドの実行は、SDRCR<SSAE>を"1"にすることで可能となります。

HALT状態解除に同期したEXITコマンドの実行は、SDRCR<SSAE>を"0"にすることにより禁止することができます。自動的にEXITさせたくない場合は禁止してください。クロックギアダウン時の動作クロック周波数低下によりSDRAMの使用条件を満たさなくなる状態でEXITする場合も禁止してください。この場合の実行フローを図 3.10.8に示します。




図 3.10.8 クロックギアダウンで HALT 命令実行する際の実行フロー例

(7) SDRAM イニシャライズ

リセット解除後 SDRAM に必要な以下のコマンドを発行することができます。イニシャライズコマンドの内容を下記に示します。

- オールバンクプリチャージコマンド
- 8回のオートリフレッシュコマンド
- モードレジスタセットコマンド

上記コマンドは、SDCMM<SCMM2:0>を"001"にすることにより発行します。

このコマンドを発行中、CPUの動作(命令フェッチ,実行)は停止します。

また、イニシャライズコマンドを発行する前に、SDRAM コントロール信号とアドレス信号 (A0~A15)としてのポートの設定が必要となります。

イニシャライズコマンドが終了した後、SDCMM < SCMM2:0>は自動的に"000"にクリアされます。




図3.10.9 イニシャライズコマンドのタイミング

TOSHIBA TMP92CF26A

(8) 接続例

SDRAMとの接続例を 図 3.10.10 に示します。

表 3.10.4 SDRAM との接続

92CF26A		SDR	AM ピン	名称	^
92Cl 20A ピン名称		データ	タバス幅	16bit	
こノ石が	16M	64M	128M	256M	512M
A0	A0	A0	A0	A0	A0
A1	A1	A1	A1	A1	A17
A2	A2	A2	A2	A2	A2
A3	А3	А3	А3	A3 /	A3
A4	A4	A4	A4	A4 \	A4 >
A5	A5	A5	A5	A5	A5
A6	A6	A6	A6	A6	A6
A7	A7	A7	A7	A7	A7
A8	A8	A8	A8	7 A8	A8
A9	A9	A9	A9	A9	A9\
A10	A10	A10	A10	A10	A10
A11	BS	A11	A11	> A11	A11
A12	-	BS0	BS0	A12	A12
A13	_	BS1	BS1	BS0	BS0
A14	_	(-)	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	BS1	BS1 ^
A15	- (> -		(
SDCS	cs	cs	cs/	CS	CS
SDLUDQM	UDQM	UDQM	UDQM	UDQM	UDQM
SDLLDQM	LDQM	LDQM	LDQM	LDQM	LDQM
SDRAS	RAS	RAS	RAS	RAS	RAS
SDCAS	CAS	CAS	CAS	CAS	CAS
SDWE	WE	WE	WE	WE	WE
SDCKE	CKE	CKE <	CKE	CKE	CKE
SDCLK	CLK	CLK	ÇLK	CLK	CLK
SDACR	00:/	00:	01:	01:	10:
<smuxw></smuxw>	TypeA	TypeA	ТуреВ	TypeB	TypeC

: Command address pin of SDRAM




図 3.10.10 SDRAM との接続例 (1M ワード×4 バンク×16 ビット)

TOSHIBA

3.10.3 HDMAを使用した転送時間の計算例

HDMA を使用し、SDRAM を転送デバイスとした場合の転送時間計算例を以下に示します。

• SDRAM から内蔵 SRAM への転送

条件 1:

システムクロック(fsys): 60MHz

SDRAM リードサイクル: フルページ (5-1-1-1) 16bit データバス

SDRAM Auto Refresh 間隔: 936state(15.6µS)

内蔵 RAM ライトサイクル: ライト 1state 32bit データバス

転送バイト数: 512Byte

計算例:

転送時間 = (SDRAM リード時間+SRAM ライト時間)×転送回数

+ (SDRAM バーストスタート+ストップ時間)

+ (プリチャージ時間+Auto Refresh 時間)×Auto Refresh 回数

(a) リード/ライト時間

(SDRAM リード 1state×2+内蔵 RAM ライト 1state)×512Byte/4Byte

- $= 384 \text{state} \times 1/60 \text{MHz}$
- $= 6.4 \mu S$
- (b) バーストスタート/ストップ時間

スタート(TRCD:2CLK) 5state+ストップ 2state

- = 7 state/60 MHz
- $\equiv 0.117 \mu S$
- (c) Auto Refresh 時間

(a)が 384state であるため 0~1 回発生するが、ここでは 1 回発生するものとする。

(プリチャージ(TRP:2CLK) 2state+AREF(TRC:5CLK) 5state) ×AREF 1 回

 \neq 7state×1/60MHz

 $= 0.117 \mu S$

転送総時間 = (a) + (b) + (c)

 $=6.4\mu S + 0.117\mu S + 0.117\mu S$

 $= 6.634 \mu S$

3.10.4 SDRAM使用時の注意点

SDRAM コントローラを使用する上でいくつかの注意点があります。 下記項目をよく確認いただき、誤った使用をしないようにご注意願います。

1) WAIT アクセス

SDRAM を使用する際は、SDRAM 以外のメモリアクセスに一部条件が追加されます。

メモリコントローラが持つ外部 WAIT 端子入力設定において、SDRAM コントローラが制御 するオートリフレッシュ機能のリフレッシュ間隔×8190 を超える時間を外部 WAIT として挿 入することはできません。外部 WAIT はオートリフレッシュ間隔 × 8190 以下の時間にしてく ださい。

2) HALT 命令前の SDRAM SR(セルフリフレッシュ)-Entry、Initialize、All Bank Precharge コマンド発行

SDRAM コントローラの持つコマンド (SR-Entry、Initialize、All Bank Precharge) の発行 には SDCMM レジスタ設定後から数ステートの実行時間が必要です。

よって、その後に HALT 命令を実行する場合は、HALT 命令との間に 10 バイト以上の NOP 命令,あるいは他の命令を実行してください。

3) AR(オートリフレッシュ)間隔の設定

SDRAM 使用においては、使用する-SDRAM の最低動作周波数、最低リフレッシュ間隔を満 たすようなシステムクロック周波数を設定することが必要です。

SDRAM を使用し、且つクロックギアをアップダウンさせることがあるシステムでは、 SDRAM の AR 間隔に注意してください。

なお、AR 間隔を変更時はSDRCR<SRC>に"0"をライトしAR を禁止にした状態で変更して ください。

4) SFR の設定変更

SDACR<SPRE>、SDCISR レジスタの設定を変更する場合は、SDRAM コントローラを禁止 (SDACR<SMAC>="0")してから変更してください。

5) SDRAM コントローラの禁止

ΙD

SDRAM コントローラを禁止する場合は、下記の手順で設定してください。

LD (SDCMM),0x02 All Bank Precharge コマンドを発行 LOOP:

SDCMM レジスタのリード A,(SDCMM) A,0x00 All Bank Precharge コマンドが終了するまでポーリング CP

NZ.LOOP JP

(SDACR),0x00 SDRAM コントローラを停止 LD

6) LCD コントローラ、DMA コントローラとの併用

本マイコンには LCD コントローラと、DMAC 機能が内蔵されていますが、LCD コントロ ーラの表示用 RAM を SDRAM に設定し、且つ、DMAC を併用する場合に限り SDACR<SPRE>= "0"の設定は使用出来ません。常に SDACR<SPRE>= "1"にて使用してくだ さい。

3.11 NAND-Flashコントローラ

3.11.1 特長

NAND-Flash コントローラ (NDFC)は NAND-Flash メモリへの専用接続端子を備えています。

また、エラー訂正に必要な ECC 計算機能を備えています。SLC(Single Level Cell)タイプの NAND-Flashメモリに対応した、1-bit/256byte のエラー検知が可能な Hamming Code ECC 計算機能と、MLC(Multi Level Cell)タイプの NAND-Flashメモリに対応した、4-address/518byte のエラー検知が可能な、Reed Solomon ECC 計算機能もサポートしています。

チャネル 0 とチャネル 1 の計 2 チャネルの NAND-Flash コントローラを内蔵していますが、チップイネーブル以外の端子は兼用端子となっています。ここではチャネル 0 のみの動作を説明します。

NAND-Flash コントローラには以下の特長があります。

- 1) レジスタによる NAND-Flash メモリインターフェースの制御
- 2) 8/16 ビット幅の NAND-Flash メモリに対応
- 3) 512 バイト/2048 バイトのページサイズに対応
- 4) 256KB以上の大容量ブロックサイズに対応
- 5) Hamming Code ECC 生成回路を内蔵 (SLC タイプ用)
- 6) Reed Solomon 符号化・複合化による、4-address(4-byte)のエラー検出回路を内蔵 (MLC タイプ用)

注 1) NAND-Flash の WP (Write Protect) 端子については、サポートしていません。必要な場合は、外部で準備してください。

注2)2チャネルの同時アクセスはできません。切り替えて使用してください。



TOSHIBA TMP92CF26A

3.11.2 ブロック図

NAND-Flash Controller Channel-0 (NDFC0)




図 3.11.1 NAND Flash コントローラブロック図




3.11.3 動作説明

3.11.3.1 NAND-Flashメモリへのアクセス

本制御回路では NAND-Flash メモリに対し、コントローラ内部のレジスタを経由して間接的にデータアクセスを行います。ここでは NAND-Flash メモリにアクセスするための動作を説明いたします。

NAND-Flash メモリへのコマンドを生成する専用のシーケンサは準備されていませんので、NDCLE、NDALE、NDCE 端子の制御は、全て S/W にて "H/L"の切り替えが必要です。



次にNDRE、NDWE信号の制御です。

NDOFDTR レジスタに対して、リード/ライトの動作を行います。実際のリード動作は NDOFDTR レジスタからのリードではなく、外部の NAND-Flash メモリのリード動作が終了した後に終了し、同様にライト動作も NDOFDTR レジスタへのライトではなく外部の NAND-Flash へのライトが終了した後で、ライト終了となります。

この時、 $\overline{\text{NDRE}}$ と $\overline{\text{NDWE}}$ の Low 幅と High 幅の調整が可能です。CPU の動作スピード(f_{SYS}) と NAND-Flash メモリのアクセスタイムにあわせて調整してください(詳細は電気的特性を参照ください)。

下記の例は、NDFMCR0<SPLW1:0>= 2、NDFMCR0<SPHW1:0> = 2 に設定し 6clk アクセスにした例です(ライト時にはデータのドライブ時間も延びます)。





図 3.11.3 NAND-Flash へのリード/ライトアクセス

3.11.4 ECC 制御

ここでは、ECC の制御に関する説明をいたします。NAND-Flash メモリでは、その特性上メモリ内にエラービットが含まれる可能性があります。そこで、ECC(Error Correction Code)を利用して、エラー訂正処理が必要です。

下記のフローは、ECC 制御の基本的な流れを示すフローチャートです。



ライト時:

- 1. NAND-Flash メモリにデータライトする時は、実際の NAND-Flash メモリヘラ イトするのと同時に、本回路内の ECC generator がライトしたデータの ECC を生成します。
- 2. 有効なデータとは別に、ECC を NAND-Flash メモリの冗長エリアにライトします。

ルーは時・

- 1. NAND-Flash メモリからリードする時は、ライト時と同様に、データのリード と同時に本回路内の ECC generator が ECC を発生させます。
- 2. NAND-Plash メモリから冗長エリアにライトしておいた ECC をリードし、ライト時とリード時の ECC を使って、エラービットを算出し、訂正を行います。

3.11.4.1 ハミングとリードソロモンの相違点

本回路では、SLC(または 2LC: 2 値データ)および MLC(または 4LC: 現在は 4 値データのみ) に対応した、ECC 発生回路(ECC Generator)を内蔵しています。

SLC に対応したハミング ECC 計算では、有効データ 256Byte に対し、22bit の ECC を発生させ、1-bit/256byte のエラーを検知・訂正することが出来ます。エラービットの検出計算、訂正は S/W にて対応する必要があります。Smart Media を使用する場合ハミングを使用します。

MLC に対応したリードソロモン ECC 計算では、有効データ 1Byte~518Byte に対し、80bit の ECC を発生させ、4-address/518byte のエラービットを検知・訂正することが出来ます。リードソロモン ECC も、ハミングと同様にエラービットの訂正は S/W での対応が必要ですが、エラービットの検出計算は H/W がサポートします。

下記にハミングとリードソロモンの違いを表にまとめています。

表 3.11.1 ハミングとリードソロモンの相違点

	Hamming	Reed Solomon
訂正可能な	1-bit	4-address
最大エラー数		(1-address = 8bitは全て訂正可能)
ECC	22 bit / 256 byte	80bit / ~518 byte
のビット数		
エラービットの	S/W にて対応します。	H/W が検出します。
検出方法		(7/5)
エラービットの	S/W にて対応します。	S/W にて対応します。
訂正方法		
エラービットの	S/W にて対応しますので、S/W の作成方	下記の表を参照ください。
検出時間	法に依存します。	
その他	Smart Media 対応	/

エラービット数	リードソロモン・エラービット 検出時間 Clock 数	備考
3	813 (max) 648 (max)	検出までにかかるトータルのクロック数を表しています
2	358 (max)	が、CPU がレジスタに対してリード/ライトする時間は
1	219 (max)	含んでいません。
0	1	

TOSHIBA

3.11.4.2 エラー訂正方法

Hamming ECC

 1ページが 512byte の有効データの場合 44bit の ECC が発生します。エラーの訂正 処理は 256byte ずつ、(ECC: 22bit 分)行う必要があります。ここでは、22bit の ECC を使って、256byte の訂正処理の方法を説明しています。

- 大容量ページ(2048byte 等)の NAND-Flash メモリの場合は、複数回にわけて対応することが必要です。
- 1) 計算 ECC と冗長部の ECC を、それぞれ下位 2 バイトがラインパリティ(LPR15:0)、上位 1 バイトがカラムパリティ(CPR7:2: カラムパリティの有効データは上位 6 ビット)になるように、並び替えます。
- 2) 各々の ECC の、排他的論理和をとり XOR データを生成します。
- 3) XORデータが 0 なら ECC の一致が取れているので正常終了(エラーなし)。 0 以外の場合、データ補正可能なエラーなのかをチェックします。
- 4) XORデータ内にONビットが2ビット以上無ければ、ECC自体の1ビット異常と認識し、終了します(訂正不可)。
- 5) XOR データ内の有効データ、bit0から bit21 までの 2 ビットずつのデータが 01B または 10B のいずれかになっていればデータ補正可能なエラーと判定し、データ補正に移行。00B または 11B が存在するならデータ補正不可能なエラーと判定し、異常終了します。

	訂正可能な XOR データ例	訂正不可能な XOR データ例
2 進数	10 01 10 00 カラムパリティ 10 10 01 10 ラインパリディ 01 01 10 10	10(11)10 00 カラムパリティ 10 10 01 10 ラインパリティ 01 01 10 10

6) データ補正は、XOR データのラインパリティからエラーのあった行情報、カラムパリティからビット情報を作成し、その1ビットを反転して終了します。

例) XOR データが 1001101010011001011010 の場合

2 バイトのラインパリティを 1 バイトに変換する。(10 \rightarrow 1、01 \rightarrow 0) 6 ビットのカラムパリティを 3 ビットに変換する。(10 \rightarrow 1、01 \rightarrow 0)

ラインパリティ: 10 10 01 10 01 01 10 10

 $\begin{smallmatrix} \begin{smallmatrix} \begin{smallmatrix} \begin{smallmatrix} \end{smallmatrix} \end{smallmatrix} \end{smallmatrix} \begin{smallmatrix} \begin{smallmatrix} \end{smallmatrix} \end{smallmatrix} \begin{smallmatrix} \begin{smallmatrix} \end{smallmatrix} \end{smallmatrix} \end{smallmatrix} \begin{smallmatrix} \begin{smallmatrix} \begin{smallmatrix} \end{smallmatrix} \end{smallmatrix} \end{smallmatrix} \end{smallmatrix} \begin{smallmatrix} \begin{smallmatrix} \end{smallmatrix} \end{smallmatrix} \end{smallmatrix}$

カラムパリティ: 10 01 10

1 0 1 = 5

・bit5 にエラー

212番地のビット5のデータを反転し、訂正終了。

Reed-Solomon ECC

本回路では、518byte までの有効データに対し 80bit の ECC を発生します。大容量ページ(2048byte 等)の NAND-Flash メモリの場合は複数回にわけて対応することが必要です。

- 基本的にエラー訂正のための計算作業は必要ありません。エラー検出が正常にされていれば、エラーアドレスとエラービットを参照するのみです。ただし、エラーアドレスの変換を必要とする場合があります。下記に例を用いて説明します。
- 1) NDRSCAn レジスタの示すエラーアドレスが 000hex~007hex までの場合は、ECC 部にエラーが存在しますが、訂正の必要はありません。

(ECC 部のエラー箇所の訂正は出来ません。しかし、ECC 部にエラーが存在した場合は ECC 部エラーを含め、トータル 4symbol のエラー訂正が本製品の能力になりますので、注意が必要です)

2) NDRSCAn レジスタの示すエラーアドレスが 008hex~20Dhex の場合は、20Dhex との差がエラーアドレスとなります。

(有効データを 512 バイトとして処理する場合は、エラーアドレスが 008hex~207hex の場合は、207hex との差がエラーアドレスとなります)

例 1)NDRSCAn = 005hex NDRSCDn=04hex = 00000100bin の場合


エラーアドレスが 000hex~007hex の範囲であるため、訂正不要。 (エラービットはビット2に存在しますが、訂正不要)

例 2)NDRSCAn = 083hex NDRSCDn=81hex = 10000001bin の場合

20Dhex - 083hex = 18Ahex 番地のビット7のデータとビット0のデータを反転し、訂正終了。

(有効データが 512 バイトの場合、207hex - 083hex = 184hex 番地のビット7の データとビット0のデータを反転し、訂正終了)

注)エラーアドレス(変換後のエラーアドレス)が、000hex~007hex と計算された場合は、冗長エリア(ECC)内にエラービットが存在することを示していますが、この場合エラー訂正は必要ありません。ReedSolomon では、冗長エリアも含め 4symbol 以内のエラー数であれば、たとえエラービットが冗長エリアの ECC であっても、正確にエラービットの算出をします。



3.11.5 レジスタの説明

		7	6	5	4	3	2	1	0
NDFMCR0	bit Symbol	WE	ALE	CLE	CE0	CE1	ECCE	BUSY	ECCRST
(08C0H)	Read/Write			R/	W			R	W
	リセット後	0	0	0	0	0	0	0	0
リードモデ		WE	ALE	CLE	CE0	CE1	ECC 回路	NANDF	ECC
ィファイラ		許可	制御	制御	制御	制御	制御	状態	Reset 制御
イトできま		0: Disable	0: "L" out	0: "L" out	0: "H" out	0: "H" out	0: Disable	1: BUSY	0: -
せん。	機能	1: Enable	1: "H" out	1: "H" out	1: "L" out	1: "L" out	1: Enable	0: Ready	1: Reset
	D. 110						(*リードす
									ると常
							15		に"0"にな ります。
i		15	14	13	12	(H)	10	.9	8
						4	P		
(08C1H)	bit Symbol	SPLW1	SPLW0	SPHW1	SPHW0	RSECCL	RSEDN	RSESTA	RSECGW
	Read/Write			R/	R/W				R/W
リードモデ	リセット後	0	0	0	0 (/	() <u>)</u> 0	⊘ 0 (0
ィファイラ		Strobe パル		Strobe パル	ス幅制御	Reed	Reed	Reed	Reed
イトできま		(NDRE と N	IDWE の	(NDRE と N	IDWE 0	Solomon	Solomon	Solomon	Solomon
せん。		Low幅)		High 幅)		ECC	動作切り	Error Cal	ECC
						Latch	替え	Start	Generator
	機能	挿入幅		挿入幅			0: Encode	0: –	Write 制御
	12C11C	$= (f_{SYS}) \times ($	設定値)	= (f _{SYS}) × (設定値)		0: Disable	(ライト時)	1: Start	0: Disable
					/	1: Enable	1: Decode	*リードす	1: Enable
				(1)	7 //		(サード時)	ると常	
						/ / /		に"0"にな	
				11 2				ります。	

図 3.11.5 NAND-Flash Mode control0 register

(a) <ECCRST >


ハミング、リードソロモンともに、使用するビットです。

ハミング ECC のリセットの場合 NDFMCR1<ECCS> ="0"、リードソロモン ECC をリセットする場合 NDFMCR1<ECCS> ="1"と設定し、"1"をライトすることで、回路内の ECC をクリアします。また、同時に NDECCRDn レジスタの内容もクリアされます。

この時、NDFMCRO<ECCE> = "0"の状態では、クリアされませんので、必ずNDFMCRO<ECCE> = "1"に設定するようにしてください。

(b) <BUSY>

ハミング、リードソロモンともに、使用するビットです。NAND-Flash メモリの状態(NDR/B 端子状態)を確認するビットです。BUSY 状態の時は "1"となり、RDY 状態の時は "0"となります。数ステートのノイズフィルタを NDFC に内蔵しているため、NDR/B 端子の状態が変化した場合、同時に <BUSY>フラグは更新されません。そのため、ソフトによる遅延時間 (例 "NOP"命令 \times 10)がこのフラグのチェックを開始する前に必要となります。



(c) <ECCE>

ハミング、リードソロモンともに、使用するビットです。

ECC 回路の制御を行うビットです。ECC をリセットする際(ECCRST に"1"をライトする時)には、イネーブル状態で("1")ある必要があります。

(d) <CE1:0>, <CLE>, <ALE>

ハミング、リードソロモンともに、使用するビットです。NAND-Flash メモリの各端子を制御するビットです。

(e) <WE>

ハミング、リードソロモンともに、使用するビットです。ライトの許可を制御します。

(f) <RSECGW>

リードソロモンの場合のみ、使用するビットです。 ハミング使用時には"0"に設定してください。

有効データ部と ECC では、本回路内部でその処理方法が異なるため、S/W で有効データ部をリードする時と、ECC をリードする時を分けて管理する必要があります。

NAND-Flash メモリから有効データをリードする時には、"0": Disable とし、NAND-Flash の冗長エリアにライトされた ECC をリードする時には、"1": Enable とします。

- 注 1) DMA 転送を利用した有効データ部と ECC の連続リードは出来ません。有効データのリードが終了した後、一旦転送を停止させ、本ビットの設定を "0"→ "1"に変更した後に ECC をリードしてください。
- 注 2) NAND-Flash メモリから ECC をリードした直後は、内部処理のために、システムクロック (fSYS)20 クロック の期間は、NAND-Flash メモリへのアクセス (リード/ライト)とエラービットの算出計算が出来ません。NOP×20 などの処理が必要です。

(g) <RSESTA>

リードソロモンの場合のみ、使用するビットです。

ライト時の ECC とリード時の ECC から生成された中間コードを使って、エラーアドレスとエラービットの箇所を計算します。"1"をライトすると、計算を開始します。

(h) <RSEDN>

リードソロモンの場合のみ、使用するビットです。

ハミング使用時には"0"に設定してください。

ライト時には ECC を発生させるために、"0": encode を選択し、NDECCRD n からリードした ECC を NAND-Flash メモリの冗長エリアにライトします。またリード時には"1": decode を選択し、NAND-Flash メモリから有効データをリードし、さらに NAND-Flash の冗長エリアにライトされた ECC をリードすることで、エラーアドレスとエラービットの箇所を計算させるための中間コードを発生します。

(i) <RSECCL>

リードソロモンの場合のみ、使用するビットです。

ハミング使用時には"0"に設定してください。


リードソロモンの回路は、2種類の回路からなっており、ECCを発生する回路と、ECCから、エラーアドレスとエラービットを算出する回路から構成されています。

ECC の発生と、エラー算出がシリアルに行われる場合は特に問題ありませんが、ECC 発生とエラー計算を並列に行いたい場合は、エラー算出中には、エラー算出に使用する中間コードが変化しないように固定(ラッチ)しておく必要があります。

ライト時の ECC とリード時の ECC から生成された中間ユードを使って、エラーアドレスとエラービットを計算しますが、その中間コードに、回路内部でラッチをかけるためのビットです。

<RSECCL>に"1"をライトすることで、中間コードにラッチがかかり、ECC 発生回路が ECC を更新させても、エラー算出回路には伝達されなくなり、エラーアドレス・エラービットを計算中も並行して、別ページの、ECC を発生させることが可能となります。この時の ECC 発生は Encode (ライト時)、Decode (リード時)共に対応可能です。

<RSECCL>に"0"をライトすると、ラッチが外れて ECC 発生回路のデータがエラー算出回路に逐次更新されます。



(j) <SPHW1:0>

ハミング、リードソロモンともに、使用するビットです。

NDRE と NDWE 信号の High 幅を設定します。設定値×fsysの幅を High 幅に挿入できます。

(k) <SPLW1:0>

ハミング、リードソロモンともに、使用するビットです。

NDREと NDWE 信号の Low 幅を設定します。設定値× fsys の幅を Low 幅に挿入できます。

NAND-FLASH Control1 Register

NDFMCR1 (08C2H)

	7	6	5	4	3	2	1	0
bit Symbol	INTERDY	INTRSC				BUSW	ECCS	SYSCKE
Read/Write	R/	W				R/W		
リセット後	0	0				0	0	0
機能	Interrupt READY 0: Mask 1: Enable	Interrupt RS calculation 0: Mask 1: Enable				Data bus Width 0: 8bit 1: 16bit	ECC Calculation 0: H/C 1: R/S	Clock Control 0: Disable 1: Enable
	15	14	13	12	11	(10 \	9	8
bit Symbol	STATE3	STATE2	STATE1	STATE0	SEER1	SEER0		
Read/Write			F	}				
リセット後	0	0	0	0	不定	才定		
機能			Status read	(下図参照)				

(08C3H)

表 3.11.2 Reed Solomon 計算結果状態一覧表

STATE<3:0>	Note)
0000	計算終了 0 (Error 無し)
0001	計算終了 1 (5-symbol 以上 Error 有り:訂正不可)
0010	計算終了 2 (Error 有り)
0011	리昇於 J 2(EIIOI 有 9)
0100~1111	計算中

注) <STATE3:0>の値は計算処理をスタート後、有効となります。

SEER<1:0>	Note
00	1-address Error
01	2-address Error
10	3-address Error
11	4-address Error

注) <SEER1:0>の値は、計算終了後から有効となります

(a) <SYSCKE>

ハミング、リードソロモンともに、使用するビットです。

本回路を使用する際には必ず"1": Enable 状態にします。本回路を使用しない場合は"0"に設定し、消費電流を低減できます。

(b) < ECCS >

(ハミング/リードソロモンの切り替えビットです。 "0"でハミング、 "1"でリードソロモンの 設定となります。 ECC をクリアする場合にも選択する必要があります。

(c) <BUSW>

ハミング、リードソロモンともに、使用するビットです。

アクセスする NAND-Flash メモリのバス幅を決めます。"0"で 8 ビットバス、"1"で 16 ビットバスの設定となります。メモリコントローラでの設定は不要です。

(d) <INTRSC>

リードソロモンの場合のみ、使用するビットです。

ハミング使用時には"0"に設定してください。

エラーアドレスとエラービットの計算が終了した際に、発生する割り込みの制御ビットです。 "1"で割り込み許可、"0"で割り込み禁止を設定します。

(e) <INTRDY>

ハミング、リードソロモンともに、使用するビットです。

NAND-Flash メモリの NDR/B 端子の状態が Busy から Ready 状態 $(0\rightarrow 1)$ になった時に発生する割り込みの制御ビットです。 "1"で割り込み許可、 "0"で割り込み禁止を設定します。

(f) <STATE3:0>, <SEER1:0>

リードソロモンの場合のみ、使用するビットです。

ハミング使用時には、意味を持ちません。

エラーアドレスとエラービットの計算結果の状態を示すフラグです。詳細は表 3.11.2を参照 してください。 NANDFC Data Register0

NDFDTR0 (1FF0H)

	7	6	5	4	3	2	1	0		
bit Symbol	D7	D6	D5	D4	D3	D2	D1	D0		
Read/Write		_		R	W	_	_			
リセット後	不定	不定	不定	不定	不定	不定	不定	不定		
機能	NAND-Flash Data Register (7-0)									
	15	14	13	12	11	10	9	8		
bit Symbol	D15	D14	D13	D12	D11	D10	<u>)</u> D9	D8		
Read/Write	R/W									
リセット後	不定	不定	不定	不定	不定	(本定)	不定	不定		
機能		NAND-Flash Data Register (15-8)								

(1FF1H)

NANDFC Data Register1

NDFDTR1 (1FF2H)

TO THE PERSON TO SELECT TO THE PERSON THE PERSON TO THE PE									
	7	6	5	4	3	, 2	1	0	
bit Symbol	D7	D6	D5	D4	D3	D2	D1	D0	
Read/Write				(R)	W	(
リセット後	不定	不定	不定	不定	才定	不定	不定	不定	
機能	NAND-Flash Data Register (7-0)								
	15	14	13	12	11	10	9	8	
bit Symbol	D15	D14	D13	D12	D11	D10	D9	D8	
Read/Write		RW C							
リセット後	不定	不定	不定	不定	不定()		不定	不定	
機能	NAND-Flash Data Register (15-8)								

(1FF3H)

注) このレジスタは R/W 可能なレジスタですが、内部に F/F は存在しません。ライト時とリード時の動作が異なるため、ライト後、リードしてもライトデータは保持されていません。

図 3.11.6 NAND-Flash データレジスタ(ND0FDTR, ND1FDTR)

NAND-Flash メモリヘデータをリード・ライトする場合、NDFDTRO レジスタをアクセスします。

このレジスタにデータをライトすると、NAND-FLASH メモリヘデータがライトされ、このレジスタをリードすると NAND-FLASH からデータをリードします。チャネル 0、1 共に同一のレジスタを使用します。

DMA 動作で、4 バイト転送を利用できるようにレジスタを 4 バイト分準備しています。たとえば 32 ビットメモリの内蔵 RAM から 8 ビット幅の NAND-Flash メモリヘデータを DMA 転送する場合は、デスティネーションアドレスを NDFDTR0(NDFDTR1 は設定不可)に設定し、4 バイト転送の設定が可能です。 DMA での実際の動作は『4 バイトリード×1 回 \rightarrow バイトライ×4 回(この場合下位 \rightarrow 上位アドレスの順)』となります。

データレジスタは 4 バイト存在しますが、NAND-Flashメモリデータアクセスする際は、必ずNDFDTRO(1FFO 番地)をアクセスしてください。詳細は 表 3.11.3を参照してください。

表 3.11.3 NANDFC Data Register アクセス方法

ライト時

アクセス データサイズ	命令実行例	8bit幅 NAND-Flash	16bit 幅 NAND-Flash
1バイトアクセス	ld (0x1FF0),a	0	×
2バイトアクセス	ld (0x1FF0),wa	0	0
4 バイトアクセス	ld (0x1FF0),xwa	0	

リー	ド時
----	----

アクセス データサイズ	命令実行例	8bit幅 NAND-Flash	16bit 幅 NAND-Flash
1バイトアクセス	ld a,(0x1FF0)	0	× .
2バイトアクセス	ld wa,(0x1FF0)	0	0
4 バイトアクセス	ld xwa,(0x1FF0)	0	

TOSHIBA TMP92CF26A

NANDFC code ECC Register 0 7 6 5 4 2 1 0 NDECCRD0 ECCD7 ECCD6 ECCD5 ECCD4 ECCD3 ECCD2 ECCD1 ECCD0 bit Symbol Read/Write リセット後 0 0 0 0 0 0 NAND-Flash ECC code Register (7-0) 機能 15 14 13 12 11 10 9 8 ECCD15 ECCD14 ECCD13 ECCD12 ECCD11 ECCD10 ECCD9 ECCD8 bit Symbol Read/Write リセット後 0 0 0 0 0 0 0 0 機能 NAND-Flash ECC code Register (15-8)

NANDFC code ECC Register1

NDECCRD1 (08C6H)

(08C4H)

(08C5H)

						1.17		
	7	6	5	4	3)2	1_	0
bit Symbol	ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
Read/Write				_	3			~
リセット後	0	0	0	0((/\0	0 (0	0
機能			NAND	-Flash ECC	code Registe	er (7-0)		
	15	14	13	12	11	10	9/	8
bit Symbol	ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
Read/Write			<	· ·	₹			
リセット後	0	0	0	0	0		0	0
機能			N	AND-Flash E	CC code Re	gister (15-8)		

(08C7H)

NANDFC code ECC Register2

NDECCRD2 (08C8H)

	7	6 ((5	4	3	2	1	0
bit Symbol	ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
Read/Write			\		₹	-	-	
リセット後	0	0	0	0	0	0	0	0
機能		77/	NAND	-Flash ECC	code Registe	er (7-0)		
	15	14	13	12	11	10	9	8
bit Symbol	ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
Read/Write		J			₹	_	_	
リセット後	0	0 (0	0	0	0	0
機能			N	AND-Flash E	CC code Re	gister (15-8)		

(08C9H)

NANDFC code ECC Register3

NDECCRD3 (08CAH)

		,=	71 O 0000 I	= 0 0 0 9				
	7	6	5	4	3	2	1	0
bit Symbol	ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
Read/Write		_	-	F	₹	_		
リセット後	0	0	0	0	0	Q	0	0
機能			NAND	-Flash ECC	code Registe	er (7-0)		
	15	14	13	12	11	10	9	8
bit Symbol	ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
Read/Write		_	-	F	₹			
リセット後	0	0	0	0	Q	((((((((((((((((((((0	0
機能		•	N	AND-Flash E	CC code Re	gister (15-8)	•	

(08CBH)

NANDFC code ECC Register4

NDECCRD4 (08CCH)

	7	6	5	4	3	, 2	1	0
bit Symbol	ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
Read/Write					₹/∧			
リセット後	0	0	0	0		0	0	0
機能			NAND	-Flash ECC	code Registe	er (7-0)	40/	
	15	14	13	12	11	10	9	8
bit Symbol	ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
Read/Write				F	۲ (77,0	·	
リセット後	0	0	0	0	0 ((/ (0)	0	0
機能			A N	AND-Flash/É	CC code Re	gister (15-8)		

(08CDH)

図 3.11.7 NAND-Flash ECC コードリードレジスタ

本回路内で計算した、ECCをリードするためのレジスタです。

有効データのリード/ライトが終了し、NDFMCR0<ECCE>に"0"をライトした時点で、本レジスタには ECC が準備されています(NDFMCR0<ECCE>が"1"から"0"に変化したときに、最新の ECC に更新されます)。

ハミングの場合、22bit/~256Byte、リードソロモンの場合 80bit/~518Byte となります。

80 ビット分のレジスタが用意されており、16 ビット幅のレジスタが 5 つの構成となっていますので、32 ビットアクセスは出来ません。16 ビットずつリードしてください。

ECC 計算終了後、ハミングの場合、NDECCRD0 レジスタに前半 256 バイト分の 16 ビットラインパリティ、NDCCRD1<ECCD7:2> の 6 ビットに前半 256 バイト分カラムパリティが格納されています。さらに NDECCRD2 レジスタには後半 256 バイト分の 16 ビットラインパリティ、NDCCRD3<ECCD7:2> の 6 ビットに後半 256 バイト分カラムパリティが格納されています。

ハミングの場合、NDECCRD4 レジスタは使用しません。

リードソロモンの場合は、80 ビットの ECC が、NDECCRD0、NDECCRD1、NDECCRD2、NDECCRD3、NDECCRD4 に格納されています。

注1) ECC コードをリードする場合、NDFMCR0<ECCE>を"0"にした後に ECC データをリードしてください。NDFMCR0<ECCE>が "1"から"0"に変化したときに最新の ECC に更新されます 。また、NDFMCR0<ECCRST>にて、ECC をリセットしても、ECC Generator 内部の ECC がクリアされるだけで、本レジスタの内容はリセットされません。

レジスタ名	ハミング	リードソロモン
NDECCRD0	[15:0] ラインパリティ	[15:0]
	(前半 256 バイト分)	R/S ECC code 79:64
NDECCRD1	[7:2] カラムパリティ	[15:0]
	(前半 256 バイト分)	R/S ECC code 63:48
NDECCRD2	[15:0] ラインパリティ	[15:0]
	(後半 256 バイト分)	R/S ECC code 47;32
NDECCRD3	[7:2] カラムパリティ	[15:0]
	(後半 256 バイト分)	R/S ECC code 31:16
NDECCRD4	未使用	[15:0]
		R/S ECC code 15:0

ECC を NAND-Flash メモリの冗長エリアにライトする例を、下記の表に示します。 ハミングの場合で、スマートメディアを利用する際は、スマートメディアの物理フォーマット仕様で冗長エリアのアドレスが規定されています。詳細はスマートメディアの物理フォーマット仕様を参照ください。

	リードソロモン	NAND-Flash アドレス
NDECCRD0	[15:0]	上位 8bit [79:72]→ 518 番地
	R/S ECC code 79:64	下位 8bit [71:64] → 519 番地
NDECCRD1	[15:0]	上位 8bit [63:56] → 520 番地
	R/S ECC code 63:48	下位 8bit [55:48] → 521 番地
NDECCRD2	[15:0]	上位 8bit [47:40] → 522 番地
	R/S ECC code 47:32	下位 8bit [39:32] → 523 番地
NDECCRD3	[15:0]	上位 8bit [31:24] → 524 番地
	R/S ECC code 31:16	下位 8bit [23:16] → 525 番地
NDECCRD4	[15:0]	上位 8bit [15:8] → 526 番地
	R/S ECC code 15:0	下位 8bit [7:0] → 527 番地

TOSHIBA TMP92CF26A

	N	IANDFC R	eea Solor	non Caicu	lation Resi	ult Address	s Register		
		7	6	5	4	3	2	1	0
NDRSCA0	bit Symbol	RS0A7	RS0A6	RS0A5	RS0A4	RS0A3	RS0A2	RS0A1	RS0A0
(08D0H)	Read/Write				F	?			
	リセット後	0	0	0	0	0	0	0	0
	機能			ash Reed So		ation Result		ister (7-0)	
		15	14	13	12	11	10	9	8
(08D1H)	bit Symbol							RS0A9	RS0A8
	Read/Write						\mathcal{H}) > F	₹
	リセット後							0	0
						^	$(7/\langle \cdot \rangle)$	NAND-Fla	ash Reed
	機能							Solomon C	
								Result A	
		7	6	5	4	3	$)_2$	Registe 1	er (9-8) 0
		-							
NDRSCA1	bit Symbol	RS1A7	RS1A6	RS1A5	RS1A4	RS1A3	RS1A2	R\$1A1	RS1A0
(08D4H)	Read/Write	0	0			3	0		
	リセット後	0	0	0	0	0	0	0	0
	機能	15	14	13	12	ation Result	Address Reg 10	1ster (7-0)	8
(227.11)		15		13			10/	70/	
(08D5H)	bit Symbol		//				4	RS1A9	RS1A8
	Read/Write リセット後		//					0 F	0
	クピクド板						$\overline{}$	NAND-FI	
				7()		((// 5)	Solomon (
	機能			4	> /			Result A	
									er (9-8)
						. \ \ \		rtegist	3. (0 0)
		7	6 (5	4	3	2	1	0
NDRSCA2	bit Symbol	7 RS2A7	6 RS2A6	5 RS2A5	4 RS2A4	3 RS2A3	2 RS2A2		
NDRSCA2 (08D8H)	bit Symbol Read/Write	-	- 1	11	RS2A4			1	0
		-	- 1	11	RS2A4	RS2A3		1	0
	Read/Write	RS2A7	RS2A6	RS2A5	RS2A4	RS2A3	RS2A2	1 RS2A1	0 RS2A0
	Read/Write リセット後	RS2A7	RS2A6	RS2A5	RS2A4	RS2A3	RS2A2	1 RS2A1	0 RS2A0
	Read/Write リセット後	RS2A7 0	RS2A6 0 NAND-Fla	RS2A5 0 ash Reed So	RS2A4 F 0 omon Calcul	RS2A3 R 0 ation Result	RS2A2 0 Address Reg	1 RS2A1 0 ister (7-0)	0 RS2A0 0
(08D8H)	Read/Write リセット後 機能	RS2A7 0	RS2A6 0 NAND-Fla	RS2A5 0 ash Reed So	RS2A4 F 0 omon Calcul	RS2A3 R 0 ation Result	RS2A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9	0 RS2A0 0 8 RS2A8
(08D8H)	Read/Write リセット後 機能 bit Symbol	RS2A7 0	RS2A6 0 NAND-Fla	RS2A5 0 ash Reed So	RS2A4 F 0 omon Calcul	RS2A3 R 0 ation Result	RS2A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9 RS2A9	0 RS2A0 0 8 RS2A8
(08D8H)	Read/Write リセット後 機能 bit Symbol Read/Write	RS2A7 0	RS2A6 0 NAND-Fla	RS2A5 0 ash Reed So	RS2A4 F 0 omon Calcul	RS2A3 R 0 ation Result	RS2A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9 RS2A9 F 0 NAND-Fla	0 RS2A0 0 8 RS2A8 R 0 ash Reed
(08D8H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後	RS2A7 0	RS2A6 0 NAND-Fla	RS2A5 0 ash Reed So	RS2A4 F 0 omon Calcul	RS2A3 R 0 ation Result	RS2A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (0 RS2A0 0 8 RS2A8 RS2A8 0 ash Reed Calculation
(08D8H)	Read/Write リセット後 機能 bit Symbol Read/Write	RS2A7 0	RS2A6 0 NAND-Fla	RS2A5 0 ash Reed So	RS2A4 F 0 omon Calcul	RS2A3 R 0 ation Result	RS2A2 0 Address Reg	0 sister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon C Result A	0 RS2A0 0 8 RS2A8 RS2A8 0 ash Reed Calculation Address
(08D8H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後	0 15 (RS2A6 0 NAND-Fla	0 ash Reed So	RS2A4 O omon Calcul 12	RS2A3 R 0 ation Result	RS2A2 0 Address Reg 10	1 RS2A1 0 iister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe	0 RS2A0 0 8 RS2A8 C 0 ash Reed Calculation Address er (9-8)
(08D8H) (08D9H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後	0 15 7	RS2A6 0 NAND-Fla	RS2A5 0 ash Reed So 13	RS2A4 0 omon Calcul 12	R\$2A3	RS2A2 0 Address Reg 10	0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon C Result A Registe 1	0 RS2A0 0 8 RS2A8 R 0 ash Reed Calculation Address er (9-8) 0
(08D8H) (08D9H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol	0 15 (RS2A6 0 NAND-Fla	0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4	RS2A3 R 0 ation Result 11 3 RS3A3	RS2A2 0 Address Reg 10	1 RS2A1 0 iister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe	0 RS2A0 0 8 RS2A8 C 0 ash Reed Calculation Address er (9-8)
(08D8H) (08D9H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write	7 RS3A7	RS2A6 0 NAND-Fia 14 6 RS3A6	RS2A5 0 ash Reed So 13 5 RS3A5	RS2A4 0 omon Calcul 12 4 RS3A4	RS2A3 R 0 ation Result 11 3 RS3A3	RS2A2 0 Address Reg 10 2 RS3A2	1 RS2A1 0 iister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe 1 RS3A1	0 RS2A0 0 RS2A8 RS2A8 0 ash Reed Calculation Address er (9-8) 0 RS3A0
(08D8H) (08D9H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後	0 15 7	RS2A6 0 NAND-Fla 14 6 RS3A6	RS2A5 0 ash Reed Sol 13 5 RS3A5	RS2A4 O omon Calcul 12 4 RS3A4 F	RS2A3 R 0 ation Result 11 3 RS3A3 RS3A3	RS2A2 0 Address Reg 10 2 RS3A2	1 RS2A1 0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon C Result A Registe 1 RS3A1	0 RS2A0 0 8 RS2A8 R 0 ash Reed Calculation Address er (9-8) 0
(08D8H) (08D9H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6 0 NAND-Fla	RS2A5 0 ash Reed So 13 5 RS3A5 0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4 F 0 omon Calcul	RS2A3 R 0 ation Result 11 3 RS3A3 R 0 ation Result	RS2A2 0 Address Reg 10 2 RS3A2 0 Address Reg	0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon C Result A Registe 1 RS3A1 0 ister (7-0)	0 RS2A0 0 8 RS2A8 RS2A8 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0
(08D8H) (08D9H) NDRSCA3 (08DCH)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6	RS2A5 0 ash Reed Sol 13 5 RS3A5	RS2A4 O omon Calcul 12 4 RS3A4 F	RS2A3 R 0 ation Result 11 3 RS3A3 RS3A3	RS2A2 0 Address Reg 10 2 RS3A2	1 RS2A1 0 iister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe 1 RS3A1 0 iister (7-0) 9	0 RS2A0 0 8 RS2A8 RS2A8 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0
(08D8H) (08D9H)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6 0 NAND-Fla	RS2A5 0 ash Reed So 13 5 RS3A5 0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4 F 0 omon Calcul	RS2A3 R 0 ation Result 11 3 RS3A3 R 0 ation Result	RS2A2 0 Address Reg 10 2 RS3A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon C Result A Registe 1 RS3A1 0 ister (7-0) 9 RS3A9	0 RS2A0 0 8 RS2A8 R 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0 8 RS3A8
(08D8H) (08D9H) NDRSCA3 (08DCH)	Read/Write リセット後機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6 0 NAND-Fla	RS2A5 0 ash Reed So 13 5 RS3A5 0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4 F 0 omon Calcul	RS2A3 R 0 ation Result 11 3 RS3A3 R 0 ation Result	RS2A2 0 Address Reg 10 2 RS3A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe 1 RS3A1 0 ister (7-0) 9 RS3A9 F	0 RS2A0 0 8 RS2A8 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0 8 RS3A8
(08D8H) (08D9H) NDRSCA3 (08DCH)	Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6 0 NAND-Fla	RS2A5 0 ash Reed So 13 5 RS3A5 0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4 F 0 omon Calcul	RS2A3 R 0 ation Result 11 3 RS3A3 R 0 ation Result	RS2A2 0 Address Reg 10 2 RS3A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe 1 RS3A1 0 ister (7-0) 9 RS3A9 F 0	0 RS2A0 0 8 RS2A8 R 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0 8 RS3A8 R 0
(08D8H) (08D9H) NDRSCA3 (08DCH)	Read/Write リセット後機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6 0 NAND-Fla	RS2A5 0 ash Reed So 13 5 RS3A5 0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4 F 0 omon Calcul	RS2A3 R 0 ation Result 11 3 RS3A3 R 0 ation Result	RS2A2 0 Address Reg 10 2 RS3A2 0 Address Reg	1 RS2A1 0 ister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe 1 RS3A1 0 ister (7-0) 9 RS3A9 F	0 RS2A0 0 8 RS2A8 RS2A8 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0 8 RS3A8 R 0 ash Reed
(08D8H) (08D9H) NDRSCA3 (08DCH)	Read/Write リセット後機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6 0 NAND-Fla	RS2A5 0 ash Reed So 13 5 RS3A5 0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4 F 0 omon Calcul	RS2A3 R 0 ation Result 11 3 RS3A3 R 0 ation Result	RS2A2 0 Address Reg 10 2 RS3A2 0 Address Reg	1 RS2A1 0 iister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe 1 RS3A1 0 iister (7-0) 9 RS3A9 F 0 NAND-Fla	0 RS2A0 0 RS2A8 RS2A8 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0 RS3A8 RS3A8 RS3A8 Calculation
(08D8H) (08D9H) NDRSCA3 (08DCH)	Read/Write リセット後機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後	7 RS3A7	RS2A6 0 NAND-Fla 14 6 RS3A6 0 NAND-Fla	RS2A5 0 ash Reed So 13 5 RS3A5 0 ash Reed So	RS2A4 0 omon Calcul 12 4 RS3A4 F 0 omon Calcul	RS2A3 R 0 ation Result 11 3 RS3A3 R 0 ation Result	RS2A2 0 Address Reg 10 2 RS3A2 0 Address Reg	1 RS2A1 0 iister (7-0) 9 RS2A9 F 0 NAND-Fla Solomon (Result A Registe 1 RS3A1 0 iister (7-0) 9 RS3A9 F 0 NAND-Fla Solomon (RS3A9) F 0 NAND-Fla Solomon (RS3A9) F 0	0 RS2A0 0 RS2A8 RS2A8 0 ash Reed Calculation Address er (9-8) 0 RS3A0 0 RS3A8 R 0 ash Reed Calculation Address

図 3.11.8 NAND-Flash Reed Solomon Address3 register

エラーが 1-address のみの場合 NDRSCA0 レジスタにエラーアドレスが格納され、エラーが 2-address の場合、NDRSCA0 レジスタと NDRSCA1 レジスタにエラーアドレスが格納されます。このように、エラービットが 4-address 以内の場合に有効なエラーアドレスが格納されます。

エラーアドレスの数は、NDFMCR1<SEER1:0>を確認ください。

	NANDFC	Reed Solo	omon Calc	ulation Re	sult Data I	Register		
	7	6	5	4	3	2	IJ 1	0
bit Symbol	RS0D7	RS0D6	RS0D5	RS0D4	RS0D3	RS0D2	RS0D1	RS0D0
Read/Write				F	3	(
リセット後	0	0	0	0	0	0	0	0
機能		NAND	FC Reed Sol	omon Calcul	ation Result	Data Registe	er (7-0)	
	7	6	5	4	3	2	1	0
bit Symbol	RS1D7	RS1D6	RS1D5	RS1D4	RS1D3	RS1D2	RS1D1	RS1D0
Read/Write				_	// 8		1/2	
リセット後	0	0	0	0((/	/\\o^*	0	\bigcirc 0	0
機能		NAND	FC Reed Sol	omon Calcul	ation Result	Data Registe	er (7-0)	
	7	6	5	4	3	2		0
bit Symbol	RS2D7	RS2D6	RS2D5	RS2D4	RS2D3	RS2D2	RS2D1	RS2D0
Read/Write				F	2)	
リセット後	0	0	0	0	0 (77,0	0	0
機能		NAND	FC Reed Sol	omon Calcul	ation Result	Data Registe	er (7-0)	
	7	6	(5)	> 4 //	3	2	1	0
bit Symbol	RS3D7	RS3D6	RS3D5	RS3D4	RS3D3	RS3D2	RS3D1	RS3D0
Read/Write	_			F	?		-	
リセット後	0	0		0	0	0	0	0
機能			ANDFC Ree	d Solomon C	Calculation R	esult Data Re	egister (7-0)	
	bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後 機能 bit Symbol Read/Write リセット後	Tobit Symbol RS0D7 Read/Write リセット後 0機能 Tobit Symbol RS1D7 Read/Write リセット後 0機能 Tobit Symbol RS2D7 Read/Write リセット後 0機能 Tobit Symbol RS2D7 Read/Write リセット後 0機能 Tobit Symbol RS3D7 Read/Write リセット後 0	7 6 bit Symbol RS0D7 RS0D6 Read/Write リセット後 0 0 機能	7 6 5 bit Symbol RS0D7 RS0D6 RS0D5 Read/Write リセット後 0 0 0 0 機能 NANDFC Reed Sol 7 6 5 bit Symbol RS1D7 RS1D6 RS1D5 Read/Write リセット後 0 0 0 0 機能 NANDFC Reed Sol 7 6 5 bit Symbol RS2D7 RS2D6 RS2D5 Read/Write リセット後 0 0 0 0 は Symbol RS2D7 RS2D6 RS2D5 Read/Write リセット後 0 0 0 0 機能 NANDFC Reed Sol 7 6 5 bit Symbol RS3D7 RS3D6 RS3D5 Read/Write リセット後 0 0 0 0 RS3D7 RS3D6 RS3D5 Read/Write リセット後 0 0 0 0	7 6 5 4	Table Symbol RS0D7 RS0D6 RS0D5 RS0D4 RS0D3 Read/Write R リセット後 O O O O O O O O O	bit Symbol RS0D7 RS0D6 RS0D5 RS0D4 RS0D3 RS0D2 Read/Write リセット後 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	RS0D7 RS0D6 RS0D5 RS0D4 RS0D3 RS0D2 RS0D1 Read/Write R R

図 3.11.9 NAND-Flash Reed Solomon Data register

エラーが 1-address のみの場合 NDRSCDO レジスタにエラーデータが格納され、エラーが 2-address の場合、NDRSCDO レジスタと NDRSCD1 レジスタにエラーデータが格納されます。このように、エラービットが 4-address 以内の場合に有効なエラーデータが格納されます。 エラーアドレスの数は、NDFMCR1<SEER1:0>を確認ください。



TOSHIBA TMP92CF26A

3.11.6 SLCタイプNAND Flashへのアクセス例

```
初期化
    ; ***** Initialize for NANDFC *****
            condition: 8bit-bus, CE0, SLC, 512(528)Byte/Page, Hamming
                     (ndfmcr1),0001h ; 8bit bus, Hamming ECC, SYSCK-ON
            ld
                     (ndfmcr0),2000h ; SPLW1:0=0, SPHW1:0=2
            ld
2.
    ライト
    有効データのライト
    ; **** Writing valid data****
                     (ndfmcr0),2010h ; CE0 enable
            ldw
                     (ndfmcr0),20B0h ; WE enable, CLE enable
            ldw
            ld
                     (ndfdtr0),80h
                                      ; serial input command
                     (ndfmcr0),20D0h; ALE enable
            ldw
                                      Address write (3 or 4times)
            ld
                     (ndfdtr0),xxh
                                     ; Reset ECC code, ECCE enable, CE0 enable
            ldw
                     (ndfmcr0),2095h(
                                       Data write (512-times)
            ld
                     (ndfdtr0),xxh
    ECC 発生→リード
    ; ***** ECC code Read *****
                     (ndfmcr0),2010h ; ECC circuit disable
            ldw
                                      ; Read ECC Code from internal circuit
            ldw
                      (ndeccrd0)
                                      D15-0 > LPR15:0
                                                                For first half 256byte
                     1st Read:
                                      Read ECC Code from internal circuit
            ldw
                     xxxx,(ndeccrd1)
                     2'nd Read:
                                      D15-0 > FFh+CPR5:0+11b For first half 256byte
            ldw
                     xxxx,(ndeccrd0)
                                      ; Read ECC Code from internal circuit
                     3'rd Read:
                                      D15-0 > LPR15:0
                                                                For last half 256byte
            ldw
                     xxxx,(ndeccrd1)
                                      ; Read ECC Code from internal circuit
                     4'th Read:
                                      D15-0 > FFh+CPR5:0+11b For last half 256byte
    NAND-Flash メモリへの ECC のライト
     ***** Writing Dummy data & ECC code*****
            ldw
                     (ndfmcr0),2090h ; ECC circuit disable, data write mode
            ld
                     (ndfdtr0),xxh
                                      ; Redundancy Area Data write (16-times)
                                      LPR7:0
                     Write to D520:
                                                       > D7-0 For last half 256byte
                     Write to D521:
                                      LPR15:8
                                                       > D7-0 For last half 256byte
                     Write to D522:
                                      CPR5:0+11b
                                                       > D7-0 For last half 256byte
                     Write to D525:
                                                               For first half 256byte
                                      LPR7:0
                                                       > D7-0
                     Write to D526:
                                                       > D7-0 For first half 256byte
                                      LPR15:8
                     Write to D527:
                                                       > D7-0 For first half 256byte
                                      CPR5:0+11b
```

```
ページプログラムの実行
  **** Set Auto Page program*****
       ldw
                (ndfmcr0),20B0h ; WE enable, CLE enable
                                ; Auto page program command
       ld
                (ndfdtr0),10h
                (ndfmcr0),2010h ; WE disable, CLE disable
       ldw
        Wait set up time (from Busy to Ready)
                1. Flag polling
                2. Interruption
ステイタスのリード
; ***** Read Status****
                (ndfmcr0),20B0h ; WE enable, CLE enable
       ldw
       ld
                (ndfdtr0),70h
                                Status Read command
       ldw
                (ndfmcr0),2010h ; WE disable, CLE disable
       ld
                xx,(ndfdtr0)
                                 Status Read
```

TOSHIBA TMP92CF26A

3. リード

```
有効データのリード
; ***** Read valid data****
        ldw
                 (ndfmcr0),2010h ; CE0 enable
        ldw
                 (ndfmcr0),20B0h ; WE enable, CLE enable
                 (ndfdtr0),00h
        ld
                                   ; Read command
        ldw
                 (ndfmcr0),20D0h ; ALE enable
                 (ndfdtr0),xxh
                                   ; Address write (3 or 4times)
        ld
        Wait set up time (from Busy to Ready)
                 1. Flag polling
                 2. Interruption
                 (ndfmcr0),2015h ; Reset ECC code, ECCE enable, CE0 enable
        ldw
        ld
                 xx,(ndfdtr0)
                                   ; Data Read (512-times)
        ldw
                 (ndfmcr0),2010h
                                  ¿ECC circuit disable
                 xx,(ndfdtr0)
        1d
                                   Redundancy Data Read (8-times)
        ld
                 xx,(ndfdtr0)
                                   ; ECC Data Read (3-times)
        ld
                 xx,(ndfdtr0)
                                   Redundancy Data Read (2-times)
        1d
                 xx,(ndfdtr0)
                                   > ECC Data Read (3-times)
ECC 発生→リード
; ***** ECC code Read *****
                 (ndfmcr0),2010h ; ECC circuit disable
        ldw
                 xxxx,(ndeccrd0)
                                   ; Read ECC Code from internal circuit
        ldw
                                   D15-0 > LPR15:0
                 1'st Read:
                                                             For first half 256byte
        ldw
                 xxxx,(ndeccrd1)
                                   Read ECC Code from internal circuit
                                   D15-0 > FFh+CPR5:0+11b For first half 256byte
                 2'nd Read:
        ldw
                 xxxx,(ndeccrd0) ; Read ECC Code from internal circuit
                 3'rd Read:
                                   D15-0 > LPR15:0
                                                             For last half 256byte
        ldw
                 xxxx,(ndeccrd1)
                                  ; Read ECC Code from internal circuit
                 4'th Read:
                                   D15-0 > FFh+CPR5:0+11b For last half 256byte
```

ソフトウエア処理

リード時に発生したECCデータと、メモリからリードした冗長データを比較し、 エラーが発生した場合には、エラールーチン処理を行い、データ補正を行いま す。詳細は3.11.4.2の『エラー訂正方法』を参照ください。 4. IDリード

ID リードの手順は以下の通りです。

ldw (ndfmcr0),20B0h ; WE Enable, CLE enable ld (ndfdtr0),90h ; write to ID read command ldw (ndfmcr0),20D0h ; ALE enable, CLE disable

ld (ndfdtr0),00h ; write to 00

ldw (ndfmcr0),2010h ; WE disable, CLE disable ld xx,(ndfdtr0) ; read 1'st ID maker code ld xx,(ndfdtr0) ; read 2'nd ID device code TOSHIBA TMP92CF26A

3.11.7 NAND Flash (MLCタイプ) へのアクセス例 (518byteを有効データとする場合)

```
初期化
    ; ***** Initialize for NANDFC *****
            condition: 16bit-bus, CE1, MLC, 2048(2112)Byte/Page, ReedSolomon
                     (ndfmcr1),0007h ; 16bit bus, ReedSolomon ECC, SYSCK-ON
            ld
                     (ndfmcr0),5000h ; SPLW1:0=1, SPHW1:0=1
            ld
2.
    ライト
    有効データのライト
      ***** Writing valid data****
            ldw
                     (ndfmcr0),5008h ; CE1 enable
            ldw
                     (ndfmcr0),50A8h ; WE enable, CLE enable
                                      ; serial input command
            ldw
                     (ndfdtr0),0080h
            ldw
                     (ndfmcr0),50C8h ; ALE enable
                     (ndfdtr0),00xxh; Address write (4 or 5 times)
            ldw
                     (ndfmcr0),508Dh; Reset ECC code, ECCE enable
            ldw
            ldw
                     (ndfdtr0),xxxxh
                                     Data write (259-times/:518byte)
                                                  (256-times/512byte)
    ECC 発生→リード
    ; ***** ECC code Read ****
                                      ; ECC circuit disable
            ldw
                     (ndfmcr0),5008h
                     (ndfmcr0),50A8h ; WE enable, CLE enable
            ldw
            ldw
                     (ndfdtr0),0080h / serial input command
            1dw
                     (ndfmcr0),50C8h; ALE enable
                     (ndfdtr0),00xxh
            Idw
                                      Address write (4 or 5 times)
            ldw
                     xxxx,(ndeccrd0)
                                      ; Read ECC Code from internal circuit
                     Read:
                             D79-64
            ldw
                     xxxx,(ndeccrd1)
                                      ; Read ECC Code from internal circuit
                     Read: D63-48
            ldw
                                      ; Read ECC Code from internal circuit
                     xxxx,(ndeccrd2)
                     Read:
                             D47-32
                     xxxx,(ndeccrd3)
                                      ; Read ECC Code from internal circuit
            ldw
                     Read:
                             D31-16
                                      ; Read ECC Code from internal circuit
            ldw
                     xxxx,(ndeccrd4)
                     Read:
                             D15-0
```

```
NAND-Flash メモリへの ECC のライト
    ; ***** Writing Dummy data & ECC code*****
            ldw
                    (ndfmcr0),5088h ; ECC circuit disable, data write mode
            ldw
                    (ndfdtr0),xxxxh
                                   ; Redundancy Area Data write
                    Write to 207-206hex address:
                                                    > D79-64
            ldw
                    (ndfdtr1),xxxxh ; Redundancy Area Data write
                                                    > D63-48
                    Write to 209-208hex address:
            ldw
                    (ndfdtr0),xxxxh ; Redundancy Area Data write
                    Write to 20B-20Ahex address:
                                                    > D47-32
                    (ndfdtr1),xxxxh ; Redundancy Area Data write
            ldw
                    Write to 20D-20Chex address:
                                                    > D31-16
            ldw
                    (ndfdtr0),xxxxh ; Redundancy Area Data write
                    Write to 20F-20Ehex address:
                                                    > D15-0
            2112byte 分の処理のために
                                     ライト動作を4回繰り返し
     ページプログラムの実行
     **** Set Auto Page program****
            ldw
                    (ndfmcr0),50A8h ; WE enable, CLE enable
            ldw
                    (ndfdtr0),0010h ; Auto page program command
            ldw
                    (ndfmcr0),5008h ; WE disable, CLE disable
            Wait set up time (from Busy to Ready)
                    1. Flag polling
                    2. Interruption
注) ページサイズが 2112 バイトの場合、ECC 処理は 518 (512) バイト単位で終了しても、518(512)バイトごとの
   プログラミングはできません。ECCを含む1ページ分のデータがそろった時点でプログラミングを行います。
   詳細は NANDFメモリの仕様を参照してください。
```

ステイタスのリード ; ***** Read Status*****

> ldw (ndfmcr0),50A8h ; WE enable, CLE enable ldw (ndfdtr0),0070h ; Status Read command ldw (ndfmcr0),5008h ; WE disable, CLE disable ldw xxxx,(ndfdtr0) ; Status Read

3. リード(ECCデータのリードを含む)

```
有効データのリード
; ***** Read valid data*****
       ldw
                (ndfmcr0),5008h ; CE1 enable
                (ndfmcr0),50A8h ; WE enable, CLE enable
        ldw
       ldw
                (ndfdtr0),0000h ; Read command 1
                (ndfmcr0),50C8h; ALE enable
       ldw
                (ndfdtr0),00xxh ; Address write (4 or 5times)
       ldw
                (ndfmcr0),50A8h ; WE enable, CLE enable
       ldw
       ldw
                (ndfdtr0),0030h ; Read command 2
        Wait set up time (from Busy to Ready)
                1. Flag polling
                2. Interruption
                (ndfmcr0),540Dh ; ECC Reset, ECC circuit enable, decode mode
        ldw
       ldw
                xxxx,(ndfdtr0)
                                ; Data Read (259-times:518byte)
                                           (256-times:512byte)
                (ndfmcr0),550Ch ; RSECGW enable
        ldw
                                Read ECC Code (5-times:80bit)
       ldw
                xxxx,(ndfdtr0)
        Wait set up time (20system clock)
(1) エラービット計算処理
                (ndfmcr1),0047h ; Error bit calculation interrupt enable
                (ndfmcr0),560Ch ; Error bit calculation circuit start
        ldw
        Wait set up time
        Interrupt routine (End of calculation for Reed Solomon Error bit)
INT:
        ldw
                                ; Check Error status "state3:0, seer1:0"
                xxxx,(ndfmcr1)
        エラーが発生した場合には、エラールーチン処理を行い、
        データ補正を行います。詳細は3.11.4.2の『エラー訂正方法』
        を参照ください。
        2112byte 分の処理のために、リード動作を 4 回繰り返します。
```


4. IDリード

ID リードの手順は以下の通りです。


ldw (ndfmcr0),50A8h ; WE enable, CLE enable
ldw (ndfdtr0),0090h ; write to ID read command
ldw (ndfmcr0),50C8h ; ALE enable, CLE disable
ldw (ndfdtr0),0000h ; write to 00
ldw (ndfmcr0),5008h ; WE disable, CLE disable

ldw xxxx,(ndfdtr0) ; read 1'st ID maker code ldw xxxx,(ndfdtr1) ; read 2'ndID device code TOSHIBA TMP92CF26A

3.11.8 NAND-Flash接続例



- 注 1) リセットによって、NDRE と NDWE 端子は入力ポートに設定されますプルアップ抵抗が必要となります。
- 注 2) NDR/ \bar{B} 端子のプルアップ抵抗値については、使用する NAND-Flash メモリと、基板容量等によって適切な値を設定することが必要です。(標準設定例: $2K\Omega$)
- 注 3) NAND-FlashのWP (Write Protect)端子については、サポートしていません。必要な場合、外部で準備して下さい。



3.12 8 ビットタイマ(TMRA)

8ビットタイマを8チャネル (TMRAO~TMRA7) 内蔵しています。

TMRAは2チャネルを1モジュールとし、4モジュールで構成され、それぞれTMRA01, TMRA23, TMRA45, TMRA67 と呼びます。各モジュールは次の4種類のモードを持っています。

- 8ビットインタバルタイマモード
- 16 ビットインタバルタイマモード
- 8 ビットプログラマブル矩形波 (PPG: 可変周期で可変デューティ) 出力モード
- 8 ビット PWM (パルス幅変調: 固定周期で可変デューティ) 出力モード

図 3.12.1~図 3.12.4にTMRA01, TMRA23, TMRA45, TMRA67のブロック図を示します。


各チャネルは主に8ビットアップカウンタ、8ビットコンパレータおよび8ビットタイマレジスタで構成され、2チャネルに1つのプリスケーラ、タイマフリップフロップで構成されています。

タイマの動作モードやタイマフリップフロップは5バイトのレジスタ(SFR)で制御されます。

4つの各モジュール (TMRA01, TMRA23, TMRA45, TMRA67) は、それぞれ独立に動作します。 いずれのモジュールも 表 3.12.1 に示される仕様相違点を除いて同一の動作をしますので、 TMRA01 の場合についてのみ説明します。

表 3.12.1 TMRA のモジュール別仕様相違点

仕様	モジュール	TMRA01	TMRA23	TMRA45	TMRA67
外部	外部クロック 入力端子	TA0IN (PC1 と兼用)	TA2IN (PC3と兼用)	低周波クロック 32KHz	低周波クロック 32KHz
端子	タイマフリップ フロップ出力端子	TA1OUT (PM1と兼用)	TA3OUT (PP1 と兼用)	TA5OUT (PP2 と兼用)	TA7OUT (PP3 と兼用)
	タイマ RUN レジスタ	TA01RUN (1100H)	TA23RUN (1108H)	TA45RUN (1110H)	TA67RUN (1118H)
SFR 名	タイマレジスタ	TA0REG (1102H) TA1REG (1103H)	TA2REG (110AH) TA3REG (110BH)	TA4REG (1112H) TA5REG (1113H)	TA6REG (111AH) TA7REG (111BH)
(アドレス)	タイマモードレジスタ	TA01MOD (1104H)	TA23MOD (110CH)	TA45MOD (1114H)	TA67MOD (111CH)
	タイマフリップフロップ コントロールレジスタ	TA1FFCR (1105H)	TA3FFCR (110DH)	TA5FFCR (1115H)	TA7FFCR (111DH)



TOSHIBA TMP92CF26A

3.12.1 モジュール別のブロック図




図 3.12.1 TMRA01 ブロック図




図 3.12.2 TMRA23 ブロック図




図 3.12.3 TMRA45 ブロック図




図 3.12.4 TMRA67 ブロック図

3.12.2 回路別の動作説明

(1) プリスケーラ

TMRA01 のクロックソースを得るため 9 ビットプリスケーラがあります。プリスケーラの入力クロック ϕ T0TMR は、クロックギア部の SYSCR0<PRCK> にて選択したクロックです。

プリスケーラはTA01RUN<TA01PRUN>により動作/停止の設定をします。"1"をライトするとカウント開始し、"0"をライトするとクリアされ停止します。プリスケーラ出力クロックの分解能を表 3.12.2 に示します。

(プリスケーラとタイマカウンタは個別にスタートできますが、タイマカウンタのカウントアップはプリスケーラ入力タイミングとプリスケーラスタートタイミングに依存します。)

表 3.12.2 プリスケー	ラ出カクロッ	ク分解能
----------------	--------	------

					X15 22 20	~ 7		
	クロックギア 選択	クロックギア部 プリスケーラ		タイマカウンタ入力クロック TMRA 部プリスケーラ				
	SYSCR1	SYSCR0	_		// < \ ' '	<taxclk1:0< td=""><td></td></taxclk1:0<>		
	<gear2:0></gear2:0>	<prck></prck>		φT1(1/2)	φT4(1/8)	φT16(1/32)	φT256(1/512)	
	000(1/1)			fc/8	fc/32	fc/128	fc/2048	
	001(1/2)			fc/16	fc/64	fc/256	fc/4096	
	010(1/4) 0(1/2))	fc/32	fc/128	fc/512	fc/8192		
	011(1/8)		((fc/64	fc/256	fc/1024	fc/16384	
fc	100(1/16)		1/2	fc/128	fc/512	fc/2048	fc/32768	
IC	000(1/1)	4	1/1/2	fc/32	fc/128	fc/512	fc/8192	
	001(1/2)			fc/64	fc/256	fc/1024	fc/16384	
	010(1/4)	1(1/8)		fc/128	fc/512	fc/2048	fc/32768	
	011(1/8)			fc/256	fc/1024	fc/4096	fc/65536	
	100(1/16)	$(C \land)$		fc/512	fc/2048	fc/8192	fc/131072	

(2) アップカウンタ (UC0, UC1)

タイマモードレジスタ TA01MOD で指定された入力クロックによってカウントアップする 8 ビットのバイナリカウンタです。

UC0 の入力クロックは、*TA0IN 端子からの外部クロックと、3 種類のプリスケーラ出力クロック ϕ T1, ϕ T4, ϕ T16 から、TA01MOD<TA0CLK1:0>の設定値に応じて選択されます。

UC1 の入力クロックは動作モードによって異なります。16 ビットタイマモードに設定した場合は、UC0 のオーバフロー出力が入力クロックとなり、16 ビットタイマモード以外の設定の場合は、TA01MOD<TA1CLK1:0>の設定によりプリスケーラ出力クロック ϕ T1, ϕ T16, ϕ T256 と、TMRA0 のコンパレータ出力 (一致検出) の中から選択されます。

アップカウンタは、TA01RUN<TA0RUN>, <TA1RUN>によってカウント/停止&クリアを設定します。リセット時、アップカウンタはクリアされ、停止します。



(3) タイマレジスタ (TAOREG, TA1REG)

インタバル時間を設定する 8 ビットのレジスタです。タイマレジスタへの設定値とアップカウンタの値が一致すると、コンパレータの一致検出信号が出力されます。タイマレジスタに"00H"を設定した場合は、アップカウンタのオーバフロー時に、一致信号がアクティブになります。

TAOREG は、ダブルバッファ構成になっており、レジスタバッファ 0 とペアになっています。

ダブルバッファは、TA01RUN<TA0RDE>により制御されます。<TA0RDE> = "0" のときディセーブル、<TA0RDE> = "1" のときイネーブルとなります。

ダブルバッファイネーブル時、レジスタバッファ 0 からタイマレジスタ 0 へのデータ 転送タイミングは、PWM モードの 2nオーバフロー、または、PPG モードの周期のコンペアー致時です。従って、タイマモード時に、ダブルバッファを使用することはできません。

(ダブルバッファ使用時は、PWM モードのオーバフロー又は、PPG モードの周期一致のみしかタイマレジスタを更新する方法はありません。)

リセット時は<TAORDE> = "0" に初期化され、ダブルバッファディセーブルになっています。ダブルバッファを使用するときは、タイマレジスタに設定値をライトし、<TAORDE> = "1" に設定した後、次の設定値をライトしてください。

図 3.12.5にTAOREGの構成を示します。




図 3.12.5 タイマレジスタ 0 (TAOREG)の構成

注) TAOREG とレジスタバッファ 0 は同じアドレスに割り付けられています。

<TAORDE>= "0" のときは、レジスタバッファ 0 と TAOREG の両方に同じ値がライトされ、<TAORDE>= "1" のときは、レジスタバッファ 0 のみにライトされます。

(4) コンパレータ (CP0.CP1)

アップカウンタの値とタイマレジスタの値とを比較し、一致すると、アップカウンタを0にクリアするとともに、割り込みINTTA0,INTTA1を発生します。また、タイマフリップフロップ反転イネーブルであれば同時にタイマフリップフロップの値を反転させます。

注) タイマ動作中にタイマレジスタにアップカウンタ値以下の値をライトするとタイマはオーバフローを起こし期待した値での割り込みの発生は得られません。 (変更した設定値がアップカウンタ値以上であれば正常に動作可能です。)

また、16 ビットモードでの動作時は、下位 8 ビットのみのライトではコンペア回路が動作しませんのでライト は必ず下位 8 ビット、上位 8 ビットの順で 16 ビット単位で行ってください。

(5) タイマフリップフロップ (TA1FF)

タイマフリップフロップ TA1FF は、コンパレータからの一致検出信号により反転するフリップフロップです。反転のディセーブルイネーズルは、TA1FFCR<TA1FFIE>により設定できます。

リセットにより、TA1FFは"0"になります。TA1FFCR<TA1FFCT:0>に"01"、または、"10"をライトすることで、TA1FFの値を"1"、または、"0"に設定することができます。また、このビットに"00"をライトすることにより、TA1FFの値を反転させることができます(ソフト反転)。

TA1FFの値は、タイマフリップフロップ出力端子 TA1OUT (PM1,PV0 と兼用)へ出力 することができます。タイマ出力を行う場合、あらかじめポート関連レジスタの設定を行う必要があります。

各モードによる TA1FF の反転

8ビットタイマモード

: UC0と TA0REG の一致または、UC1と TA1REG の一致

(どちらか1つ選択)

16 ビットタイマモード

: UC0 は TA0REG の一致および、UC1 は TA1REG の一致

8ビットPWMモード

: オーバフローまたは、UC0 と TAOREG の一致

8ビットPPGモード

: UC0 と TA0REG 一致または UC0 と TA1REG の一致

- 注) タイマによる反転とレジスタ設定による変更要求が同時に行われた場合はその時の状態によって以下のような動作となりますので注意が必要です。
 - タイマによる反転とレジスタ設定による反転が同時に起きた場合
 - → 1 回だけ反転します。
 - タイマによる反転とレジスタ設定による"1"セットが同時に起きた場合
 - → "1"セットとなります。
 - ◆ タイマによる反転とレジスタ設定による"0"クリアが同時に起きた場合
 - → "0"クリアとなります。

また、タイマ動作中に反転制御の変更を行うと正しく動作しませんので、設定の変更はタイマを停止させた状態で行って下さい。

3.12.3 SFR説明

TMRA01 RUN レジスタ

TA01RUN (1100H)

111110101110111111111111111111111111111								
	7	6	5	4	3	2	1	0
Bit symbol	TA0RDE				I2TA01	TA01PRUN	TA1RUN	TA0RUN
Read/Write	R/W					R/	W	
リセット後	0				0	0	0	0
機能	ダブルバッ				IDLE2	TMRA01	アップ	アップ
	ファ				モード時	プリスケー	カウンタ	カウンタ
	0: 禁止				0: 停止	₹ <i>(</i> 7/\\	(UC1)	(UC0)
	1: 許可				1: 動作	0: 停止 & クリ	リア	
						1: 動作 (カウ	ントアップ)	
	<u>' </u>							

. TAOREG ダブルバッファの制御

170	ハヒロアンルバフングの前面
0	禁止
1	許可

カウント動作

0	停止&クリア
7	カウントアップ

注) TA01RUNのビット4,5,6は、リードすると "1"がリードされます。

TMRA23 RUN レジスタ

TA23RUN (1108H)

1111101251151155								
	7	6	5	4	3 ((// 2	1	0
Bit symbol	TA2RDE		#		I2TA23	TA23PRUN	TA3RUN	TA2RUN
Read/Write	R/W					\ R/	W	
リセット後	0				0	0	0	0
機能	ダブルバッ				IDLE2	TMRA23	アップカウ	アップカウ
	ファ			\wedge	モード時	プリスケー	ンタ(UC3)	ンタ(UC2)
	0: 禁止	((_ //	0: 停止	ラ		
	1: 許可				1: 動作	0: 停止 & クリ	ノア	
		(7/5)				1: 動作 (カウ	ントアップ)	
•					/			·

↓ TA2REG ダブルバッファの制御

17021	(LO) 2701.77	باسا (بارا دو
0	禁止	
1	許可	

カウント動作

0	停止&クリア
1	カウントアップ

注) TA23RUNのビット4,5,6は、リードすると"1"がリードされます。

図 3.12.6 TMRA のレジスタ(1)

TMRA45 RUN レジスタ

TA45RUN (1110H)

TWINK TO TROP D D D D D								
	7	6	5	4	3	2	1	0
Bit symbol	TA4RDE				I2TA45	TA45PRUN	TA5RUN	TA4RUN
Read/Write	R/W					R/	W	_
リセット後	0				0	Q	0	0
機能	ダブルバッ				IDLE2	TMRA45	アップカウ	アップカウ
	ファ				モード時	プリスケー	ンタ(UC5)	ンタ(UC4)
	0: 禁止				0: 停止	ラ ((
	1: 許可				1: 動作	0: 停止 & ク!	リア	
						1: 動作 (カウ	ントアップ)	
				•				•

TA4REG ダブルバッファの制御

_	17 (11	(LO) 2) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
	0	禁止
	1	許可

カウント動作

0	停止&クリア
1/	カウントアップ

注) TA45RUNのビット4,5,6は、リードすると"1"がリードされます。

TMRA67 RUN レジスタ

TA67RUN (1118H)

11/11/10/11/01/12/25								
	7	6	5	4	3	(2)) 1	0
Bit symbol	TA6RDE				I2TA67	TA67PRUN	TA7RUN	TA6RUN
Read/Write	R/W		4	7		7) \ R	W	
リセット後	0		Z	\sqrt{p}	0	(/)o)	0	0
機能	ダブルバッ		4()		IDLE2	TMRA67	アップカウ	アップカウ
	ファ			. \	モード時	プリスケー	ンタ(UC7)	ンタ(UC6)
	0: 禁止				0: 停止	ラ		
	1: 許可	'			1: 動作	0: 停止 & クリ	J <i>ア</i>	
				\wedge		1: 動作 (カウ	ントアップ)	
))	~ \				

TA6REG ダブルバッファの制御

	- •	/ / / / /
0	禁止	(
1 /	許可	
	/ //	

カウント動作

0	停止&クリア
1	カウントアップ

注) TA67RUNのビット4,5,6は、リードすると"1"がリードされます。

図 3.12.7 TMRA のレジスタ(2)

TMRA01 モードレジスタ

TA01MOD (1104H)

	TWRAUT E-FDDX3								
		7	6	5	4	3	2	1	0
)	Bit symbol	TA01M1	TA01M0	PWM01	PWM00	TA1CLK1	TA1CLK0	TA0CLK1	TA0CLK0
	Read/Write		R/W						
	リセット後	0	0	0	0	0	0	0	0
	機能	動作モード		PWM 周期		TMRA1 ソー	スクロック ヘ	TMRA0 ソー	スクロック
		00: 8 ビット	タイマ	00: Reserve	ed	00: TA0TR0	3	00: TA0IN ₫	端子入力
		01: 16 ビットタイマ		01: 2 ⁶		01: φT1		01:	
		10: 8 ビット	PPG	10: 2 ⁷		10: φT16		10: φT4	
		11:8ビット	PWM	11: 2 ⁸		11: φT256		11: ♦T16	

TMRA0 の入クロック

<ta0clk1:0></ta0clk1:0>	00	TAOIN 端子入力
	01	φT1
	10	фТ4
	11	φT16

TMRA1 の入力クロック

		TA01MOD <ta01m1:0>≠01</ta01m1:0>	TA01MOD <ta01m1:0>=01</ta01m1:0>
<ta1clk1:0></ta1clk1:0>	00	TMRA0 の一致出力	\Diamond (\bigcirc)
	01	φT1	TMRA0 のオーバフロー出力
	10	φT16	(16 ビットタイマモード)
	11	фТ256	

8 ビット PWM モード時の周期選択

	A > 101 101 101 101	
DIMMON OO	00 (Reserved
	01	2 ⁶ × ソースクロック
<pwm01:00></pwm01:00>	10	2 ⁷ × ソースクロック
	11	2 ⁸ × ソースクロック

TMRA01 の動作モード選択

90	8 ビットタイマ×2ch
7 01	16 ビットタイマ
<ta01ma1:0> 10</ta01ma1:0>	8 ビットプログラム矩形波出力
11	8ビットPWM (TMRA0),
(\mathcal{O}/\Diamond)	8 ビットタイマ (TMRA1)

図 3.12.8 TMRA のレジスタ(4)

TMRA23 モードレジスタ

TA23MOD (110CH)

	TMRA23 E-FDDX 9							
	7	6	5	4	3	2	1	0
Bit symbol	TA23M1	TA23M0	PWM21	PWM20	TA3CLK1	TA3CLK0	TA2CLK1	TA2CLK0
Read/Write		R/W					_	
リセット後	0	0	0	0	0	0	0	0
機能	動作モード		PWM 周期		TMRA3 ソー	スクロック ヘ	TMRA2 ソー	スクロック
	00: 8 ビット	・タイマ	00: Reserve	ed	00: TA2TR0	3	00: TA2IN ₫	耑子入力
	01: 16 ビッ	トタイマ	01: 2 ⁶		01: φΤ1		01: φT1	
	10: 8 ビット	PPG	10: 2 ⁷		10: φT16		10: _{\$\phi T4\$}	
	11: 8 ビット	PWM	11: 2 ⁸		11: φT256		11: ∮ T16	

TMRA2 の入力クロック

<ta2clk1:0></ta2clk1:0>	00	TA2IN 端子入力
	01	φT1
	10	фТ4
	11	φT16

TMRA3の入力クロック

TWICASONANIA			
		TA23MOD <ta23m1;0>≠01</ta23m1;0>	TA23MOD <ta23m1:0>=01</ta23m1:0>
<ta3clk1:0></ta3clk1:0>	00	TMRA2 の一致出力	\Diamond (\bigcirc)
	01	φT1	TMRA2のオーバフロー出力
	10	φT16	(16 ビットタイマモード)
	11	фТ256	

8ビットPWMモード時の周期選択

	00 (Reserved
	01	2 ⁶ × ソース クロック
<pwm21:20></pwm21:20>	10	2 ⁷ ×ソース クロック
		2 ⁸ × ソース クロック

TMRA23 の動作モード選択

00	8 ビットタイマ×2ch
V _01	16 ビットタイマ
<ta23m1:0> 10</ta23m1:0>	8 ビットプログラム矩形波出力
11	8 ビット PWM (TMRA2),
	8 ビットタイマ (TMRA3)

図 3.12.9 TMRAのレジスタ(5)

TMRA45 モードレジスタ

TA45MOD (1114H)

	TIVINA45 E PDDAS							
	7	6	5	4	3	2	1	0
Bit symbol	TA45M1	TA45M0	PWM41	PWM40	TA5CLK1	TA5CLK0	TA4CLK1	TA4CLK0
Read/Write	R/W						_	
リセット後	0	0	0	0	0	0	0	0
機能	動作モード		PWM 周期		TMRA5 ソー	スクロック 人	TMRA4 ソー	スクロック
	00: 8 ビット	・タイマ	00: Reserve	ed	00: TA4TR0	3	00: 32KHz	クロック
	01: 16 ビッ	トタイマ	01: 2 ⁶		01: φT1		01: φT1	
	10: 8 ビット	PPG	10: 2 ⁷		10: φT16		10: ¢T4	
	11: 8 ビット	PWM	11: 2 ⁸		11: φT256		11: ∮ T16	

TMRA4 の入力クロック

<ta4clk1:0></ta4clk1:0>	00	32KHz クロック
	01	φT1
	10	фТ4
	11	фТ16

TMRA5 の入力クロック

		TA45MOD <ta45m1:0>≠01</ta45m1:0>	TA45MOD <ta45m1:0>=01</ta45m1:0>
	00	TMRA4 の一致出力	
TAFOLK4.0	01	φT1	TMRA4のオーバフロー出力
<ta5clk1:0></ta5clk1:0>	10	фТ16	(16 ビットタイマモード)
	11	φT256	

8 ビット PWM モード時の周期選択

<u> </u>		
	00	Reserved
< DW/M44.40.	01/	2 ⁶ ×ソース クロック
<pwm41:40></pwm41:40>	10	2 ⁷ × ソース クロック
	(11)	2 ⁸ × ソース クロック

TMRA45 の動作モード選択

00	8 ビットタイマ×2ch
01	16 ビットタイマ
<ta45m1:0> 10</ta45m1:0>	8 ビットプログラム矩形波出力
(7/\$\) 11	8ビットPWM (TMRA4),
	8 ビットタイマ (TMRA5)

図 3.12.10 TMRA のレジスタ(6)

TMRA67 モードレジスタ

TA67MOD (111CH)

TIVITOTE DDAD								
	7	6	5	4	3	2	1	0
Bit symbol	TA67M1	TA67M0	PWM61	PWM60	TA7CLK1	TA7CLK0	TA6CLK1	TA6CLK0
Read/Write		R/W						_
リセット後	0	0	0	0	0	0	0	0
機能	動作モード		PWM 周期		TMRA7 ソー	スクロック	TMRA6 ソー	スクロック
	00: 8 ビット	タイマ	00: Reserve	ed	00: TA6TR0	3	00: 32KHz	クロック
	01: 16 ビッ	トタイマ	01: 2 ⁶		01: φT1		01: φT1	
	10: 8 ビット	PPG	10: 2 ⁷		10: φT16		10: ¢T4	
	11: 8 ビット	PWM	11: 2 ⁸		11: φT256		11: ∮ T16	

TMRA6 の入力クロック

	00	32KHz クロック
∠TACCL ∠1.0.	01	φT1
<ta6clk1:0></ta6clk1:0>	10	φТ4
	11	φT16

TMRA7 の入力クロック

111111111111111111111111111111111111111			
		TA67MOD <ta67m1:0>≠01</ta67m1:0>	TA67MOD <ta67m1:0>=01</ta67m1:0>
	00	TMRA6 の一致出力	\Diamond (O),
TAZOLKA.0.	01	φT1	TMRA6 のオーバフロー出力
<ta7clk1:0></ta7clk1:0>	10	φT16	(16 ビットタイマモード)
	11	фТ256	

8 ビット PWM モード時の周期選択

	00 (Reserved
DWW.ca.co.	01	2 ⁶ × ソース クロック
<pwm61:60></pwm61:60>	10	2 ⁷ ×ソース クロック
	11	2 ⁸ ×ソース クロック

TMRA67 の動作モード選択

00	8 ビットタイマ×2ch
01	16 ビットタイマ
<ta67m1:0> 10</ta67m1:0>	8 ビットプログラム矩形波出力
11	8ビットPWM (TMRA6),
$(7/\diamondsuit)$	8 ビットタイマ (TMRA7)

図 3.12.11 TMRA のレジスタ(7)

TA1FFCR (1105H)

リード モディファイ ライトはでき ません。

TMRA1 ブリッププロップコントロールレジスタ								
	7	6	5	4	3	2	1	0
Bit symbol					TA1FFC1	TA1FFC0	TA1FFIE	TA1FFIS
Read/Write					R/	W	R/	W
リセット後					1	1	0	0
機能					00: TA1FF	反転	TA1FF	TA1FF
					01: TA1FF	セット	反転制御	反転信 号
					10: TA1FF	クリア	0: 禁止	セレクト
					11: Don't ca	ire	1: 許可	0: TMRA0
								1: TMRA1

タイマフリップフロップ 1 (TA1FF) の反転信号セレクト (8 ビットタイマモード以外は Don't care)

(= =							
TA1FFIS	0	TMRA0 による反転					
	1	TMRA1 による反転					

TA1FF の反転制御

TA45515	0	反転禁止
I A1FFIE	1	反転許可

TA1FF の制御

taria and death-		
	00	TA1FFの値を反転 (ソフト反転)
TA4FFC4.0	01	TA1FFを"1"にセット
<ta1ffc1:0></ta1ffc1:0>	10	TA1FFを "0" にクリア
	11	Don't care

注) TA1FFCR のビット 4, 5, 6, 7 は、リードすると"1"がリードされます。

図 3.12.12 TMRA のレジスタ(8)

TMRA3 フリップフロップコントロールレジスタ

TA3FFCR (110DH) リード モディファイ ライトはでき ません。

	TMRA3 フリップフロップコントロールレジスタ									
	/	7	6	5	4	3	2	1	0	
Bits	symbol					TA3FFC1	TA3FFC0	TA3FFIE	TA3FFIS	
Rea	ad/Write					R/	W	R/	W	
リセ	ヹット後					1	1	0	0	
機	能					00: TA3FF	反転	TA3FF	TA3FF	
						01: TA3FF	セット	反転制御	反転信号	
						10: TA3FF	クリア	0: 禁止	セレクト	
						11: Don't ca	are	1: 許可	0: TMRA2	
									1: TMRA3	

タイマフリップフロップ 3 (TA3FF) の反転信号セレクト (8 ビットタイマモード以外は Don't care)

ווטם אוין/	Sai 5)
0	TMRA2 による反転
1	TMRA3 による反転
0	反転禁止
1	反転許可
	$(\vee/)$
00	TA3FFの値を反転 (ソフト反転)
01	TA3FEを"1"にセット
10	TA3FF を "0" にクリア
11	Don't care
	0 1 0 1 00 01 10

注) TA3FFCR のビット 4, 5, 6, 7 は、リードすると"1"がリードされます。

図 3.12.13 8ビットタイマのレジスタ(9)

TA5FFCR (1115H)

リードモ ディファ イライト はできま せん。

	TMRA5 ブリップブロップコントロールレジスタ										
	7	6	5	4	3	2	1	0			
Bit symbol					TA5FFC1	TA5FFC0	TA5FFIE	TA5FFIS			
Read/Write					R/	W	R/	W			
リセット後					1	1	0	0			
機能					00: TA5FF	反転	TA5FF	TA5FF			
					01: TA5FF	セット	反転制御	反転信号			
					10: TA5FF	クリア	0: 禁止	セレクト			
					11: Don't ca	are	1: 許可	0: TMRA4			
								1: TMRA5			

タイマフリップフロップ 5 (TA5FF) の反転信号セレクト (8 ビットタイマモード以外は Don't care)

7110 DOIL	
0	TMRA4 による反転
1	TMRA5 による反転
	(1)
0	反転禁止
1	反転許可 ()
00	TA5FEの値を反転 (ソフト反転)
01	TA5FFを"1"にセット
10	TA5FF を "0" にクリア
11	Don't care
	0 1 0 1 0 0 0 01 10

注) TA5FFCR のビット 4, 5, 6, 7 は、リードすると"1"がリードされます。

図 3.12.14 TMRA のレジスタ(10)

TA7FFCR (111DH)

リードモ ディファ イライト はできま せん。

TMRA/ ブリップブロップコントロールレジスタ										
	7	6	5	4	3	2	1	0		
Bit symbol					TA7FFC1	TA7FFC0	TA7FFIE	TA7FFIS		
Read/Write					R/	W	R/	W		
リセット後					1	1	0	0		
機能					00: TA7FF	反転	TA7FF	TA7FF		
					01: TA7FF	セット	反転制御	反転信 号		
					10: TA7FF	クリア	0: 禁止	セレクト		
					11: Don't ca	are	1: 許可	0: TMRA6		
								1: TMRA7		

タイマフリップフロップ 7 (TA7FF) の反転信号セレクト (8 ビットタイマモード以外は Don't care)

TAZEE10	0	TMRA6 による反転
TA7FFIS	1	TMRA7 による反転

TA7FF の反転制御

TAZEELE	0	反転禁止	
TA7FFIE	1	反転許可	

TA7FF の制御

	00	TA7FF の値を反転 (ソフ	ト反転)
.TAZEE04.0	01	TA7FF を "1" にセット	
<ta7ffc1:0></ta7ffc1:0>	10	TA7FF を "0" にクリア	
	11 /	Don't care	

注) TA7FFCR のビット 4, 5, 6, 7 は、リードすると"1"がリードされます。

図 3.12.15 TMRA のレジスタ(11)

	タイマレジスタ											
		7	6	5	4	3	2	1	0			
TA0REG	bit Symbol					_						
(1102H)	Read/Write				,	W						
	リセット後					0	^					
TA1REG	bit Symbol					_						
(1103H)	Read/Write				,	W						
	リセット後					0		(()>				
TA2REG	bit Symbol					_						
(110AH)	Read/Write				,	W						
	リセット後					0	////	J)				
TA3REG	bit Symbol					_						
(110BH)	Read/Write				,	W	()					
	リセット後					0						
TA4REG	bit Symbol					- 41		71				
(1112H)	Read/Write				,	W		$\langle \rangle$				
	リセット後					$q / / \wedge$						
TA5REG	bit Symbol					_(`()	\Diamond		$\langle \gamma \rangle$			
(1113H)	Read/Write					W		11/7	//			
	リセット後					0		7				
TA6REG	bit Symbol				4()	→		$\langle \gamma \rangle$				
(111AH)	Read/Write					W						
	リセット後					0)				
TA7REG	bit Symbol			\mathcal{A}		-		/				
(111BH)	Read/Write					w/						
	リセット後				\vee	0))					

注)上記レジスタは、リードモディファイライトは禁止です。



3.12.4 モード別動作説明

(1) 8ビットタイマモード

TMRA0, TMRA1 は、それぞれ独立に 8 ビットインタバルタイマとして使用できます。 機能、および、カウントデータの設定を行う場合、TMRA0, TMRA1 を停止させた状態で 行ってください。

1. 一定周期の割り込みを発生させる場合

ここでは TMRA1 を使用した例を示します。 TMRA1 を用いて、一定周期ごとに TMRA1 割り込み INTTA1 を発生させる場合、まず TMRA1 を停止させ、動作モード、入力クロック、周期をそれぞれ TA01MOD、TA1REG に設定します。 次に割り込み INTTA1 をイネーブルにしてから、 TMRA1 をカウントさせます。

例) fc = 50 MHz で $20 \mu s$ ごとに INTTA1 割り込みを発生させたい場合、次の順序で各レジスタを設定します。

MSB LSB 7 6 5 4 3 2 1 0 TMRA1を停止し、"0"にクリアします。 TA01RUN X X X - -0 8ビットタイマモードにし、入力クロックを TA01MOD ХХ φT1 (0.16 μs 分解能, @ fc =50 MHz)に設定します。 TA1REG TA1REG に 20 μs ÷ φT1 = 125 = 7DH をライトします。 \leftarrow 0 1 1 1 INTTA1をイネーブル、割り込みレベル5に設定します。 INTETA01 ← X 1 0 1 Χ TA01RUN \leftarrow - X X X TMRA1をカウントさせます。 X: Don't care, -: No change

入力クロックの選択は表3.12.2を参考にしてください。



- 2. デューティ50%の矩形波を出力させる場合
 - 一定周期ごとにタイマフリップフロップ TA1FF の値を反転させ、この値をタイマフリップフロップ出力端子 TA1OUT へ出力します。

例) $f_{SYS} = 50 MHz$ で周期 3.2 μ s の矩形波を TA1OUT から出力させたい場合、次の順序で各レジスタを設定します。 この場合、TMRA0 か TMRA1 を使用しますが、ここでは TMRA1 を使用したときのレジスタ設定例を示します。




図 3.12.17 矩形波 (デューティ 50%) 出力のタイミングチャート

3. TMRA0 の一致出力で TMRA1 をカウントアップさせる場合

8 ビットタイマモードに設定し、TMRA1 の入力クロックを TMRA0 のコンパレータ出力に設定します。




図 3.12.18 TMRA0 による TMRA1 のカウントアップ

(2) 16 ビットタイマモード

TMRA0 と TMRA1 をペアにして、16 ビットインタバルタイマとして使用できます。 TA01MOD<TA01M1:0>を "01" に設定することで 16 ビットタイマモードとなります。

16 ビットタイマモードに設定すると、TA01MOD<TA1CLK1:0> の設定値にかかわらず、TMRA1 の入力クロックは、TMRA0 のオーバフロー出力になります。TMRA0 の入力クロックの選択は表 3.12.2を参考にしてください。

タイマ割り込み周期は、タイマレジヌタ TAOREG に下位 8 ビットを、TA1REG に上位 8 ビットを設定します。この場合、必ず TAOREG から先に設定してください (TAOREG にデータをライトするとコンペアが一時禁止され、TA1REG へのデータライトでコンペアが開始されるためです)。

例: f_{SYS} = 50 MHz で 0.13 秒ごとに割り込み INTTA1 を発生させる場合、タイマレジスタ TAOREG, TA1REG には次の値を設定します。


* クロック条件 ジステムクロック: fsys/4

 ϕ T16 (= 2.6 μ s @ f_{SYS} = 50 MHz) を入力クロックとしてカウントすると 0.13 s ÷ 2.6 μ s = 50000 = C350H 従って TA1REG = C3H, TA0REG = 50H を設定します。



TMRA0 のコンパレータ出力は、アップカウンタ UC0 と TA0REG が一致するたびに 出力されますが、アップカウンタ UC0 はクリアされません。また、このとき INTTA0 は 発生しません。

TMRA1 のコンパレータは、アップカウンタ UC1 と TA1REG が一致すると、コンパレートタイミング時、毎回一致検出信号が出力されます。TMRA0, TMRA1 両方のコンパレータの一致検出信号が同時に出力されると、アップカウンタ UC0, UC1 が 0 にクリアされ、割り込み INTTA1 が発生します。また反転イネーブルであれば、タイマフリップフロップ TA1FF の値は反転されます。



(3) 8 ビット PPG (プログラマブル矩形波) 出力モード

TMRA0 を用いて、任意周波数、任意デューティの矩形波を出力することができます。 出力パルスは Low アクティブ、High アクティブどちらの設定も可能です。

このモードに設定した場合 TMRA1 は使用できません。

矩形波は TA1OUT (PM1,PV0 と兼用) へ出力されます。




図 3.12.20 8 ビット PPG 出力波形

このモードは、8 ビットアップカウンタ UCO が、タイマレジスタ TAOREG および TA1REG と一致するたびにタイマ出力を反転させることにより、プログラマブル矩形波を出力するものです。

ただし、(TA0REG の設定値) < (TA1REG の設定値) の条件を満たす必要があります。 なお、このモードでは、TMRA1 のアップカウンタ UC1 は使用できませんが、 TA01RUN<TA1RUN>=1に設定して、TMRA1をカウント状態にしてください。

このモードをブロック図で示すと 図 3.12.21のようになります。





図 3.12.21 8 ビット PPG 出力モードのブロック図

このモードでは、TAOREG をダブルバッファイネーブルにすることにより、レジスタバッファの値がTA1REG と UCO の一致時に、TAOREG ヘシフトインされます。

ダブルバッファを使用することにより、小さいデューティ(デューティを変化させるとき)への対応が容易に行えます。



注) TAxREG の設定値は、最小値 01H~最大値 00H(100H に相当します)となります。また、設定値を最大値の 00H にした場合は、アップカウンタのオーバフローに同期します。

例) デューティ 1/4 の 31.25 kHz のパルスを出力する場合 (f_{SYS} = 50 MHz) 32 μs * クロック条件 ∫ システムクロック: fsys しプリスケーラクロック:f_{SYS}/4 タイマレジスタへの設定値を求めます。 周波数を 31.25 kHz にするには、周期 t = 1/31.25 kHz = 32μs の波形をつくります。 φT1 = 0.16 μs (@50 MHz) を用いると、 $32 \mu s \div 0.16 \mu s = 200$ 従って、TA1REG = 200 = C8H に設定します。 次に、デューティを 1/4 にするには、t × 1/4 = 32 µs × 1/4 = 8 µs $8~\mu s \div 0.16~\mu s = 50$ 従って、TA0REG = 50 = 32H に設定します。 6 5 4 3 2 TMRAO、TMRA1 を停止し、"0"にクリアします。 TA01RUN Χ Х 8ビット PPG モードにし、入力クロックを φT1 にします。 TA01MOD TA0REG 32H をライトします。 C8H をライトします。 TA1REG 0 0 1 0 0 0 1 TA1FF をセットし、反転イネーブルにします。 TA1FFCR Χ Χ bit2, 3 を"10" にすると負論理の出力波形が得られます。 ΡМ Х PM1 を TA1OUT 端子に設定します。 **PMFC** Χ Χ Χ TMRAO、TMRA1のカウントを開始します。 TA01RUN $X \quad X \quad X$ X: Don't care, -: No change

(4) 8 ビット PWM 出力モード

TMRA0のみ可能なモードで、分解能 8 ビットまでの PWM を出力することができます。 PWM 出力は TA1OUT 端子 (PM1 と兼用) へ出力されます。

このモードでは、TMRA1は8ビットタイマとして使用できます。

タイマ出力の反転は、アップカウンタ UC0 がタイマレジスタ TAOREG の設定値と一致したときと、 2^n (n=6,7,8 のいずれかを TAO1MOD<PWM01:00>で指定) カウンタオーバフロー発生時に起こります。また、UC0 は 2^n カウンタのオーバフローによってクリアされます。

なお、この PWM モードを使用する場合、次の条件を満たさなければなりません。

(TAOREG の設定値) < (2nカウンタのオーバフロー設定値)

(TA0REG の設定値) ≠ 0




図 3.12.23 8 ビット PWM 出力波形

このモードをブロック図で示すと 図 3.12.24のようになります。






図 3.12.24 8 ビット PWM 出力モードのブロック図

このモードでは、TAOREG をダブルバッファイネーブルにすることにより、2ⁿオーバフロー検出で、レジスタバッファの値が TAOREG へシフトインされます。

ダブルバッファを使用することにより、小さいデューティへの対応が、容易に行えます。



例) f_{SYS} = 50 MHz 時、TMRA0 を使って下記の PWM 波形を TA1OUT 端子へ出力する場合



PWM 周期 20.48 μs をφT1 = 0.16 μs (@f_{SYS} = 50 MHz)で実現する場合


 $20.48 \ \mu s \div 0.16 \ \mu s = 128 = 2^n$

従って、n=7に設定します。

"L" レベルの周期は 16.0 μs だからφT1 = 0.16 μs では

 $16.0~\mu s \div 0.16~\mu s = 100 = 64 H$

を TAOREG に設定します。



TMRA0 を停止し、"0"にクリアします。

8 ビット PWM モード (周期 = 2^7) にし、 入力クロックを ϕ 1 にします。

5AH をライトします。

DAH をフィトします。 TA1FF を 0 にクリアし、反転イネーブルにします。

PC1 を TA1OUT 端子に設定します。

TMRA0 のカウントを開始します。

表 3.12.3 PWM 周期

	クロックギア 選択	クロックギア部 プリスケーラ			PWM cycle TAxxMOD <pwmx1:0></pwmx1:0>							
	SYSCR1	SYSCR0			2 ⁶ (x64)			2 ⁷ (x128)			28(x256)	
	<gear2:0></gear2:0>	<prck></prck>		TAxxI	MOD <taxc< td=""><td>LK1:0></td><td>TAxxN</td><td>MOD<taxcl< td=""><td>.K1:0></td><td>TAxx</td><td>MOD<taxcl< td=""><td>.K1:0></td></taxcl<></td></taxcl<></td></taxc<>	LK1:0>	TAxxN	MOD <taxcl< td=""><td>.K1:0></td><td>TAxx</td><td>MOD<taxcl< td=""><td>.K1:0></td></taxcl<></td></taxcl<>	.K1:0>	TAxx	MOD <taxcl< td=""><td>.K1:0></td></taxcl<>	.K1:0>
				φT1(x2)	φT4(x8)	φT16(x32)	φT1(x2)	φT4(x8)	φT16(x32)	φT1(x2)	φT4(x8)	φT16(x32)
	000(x1)			512/fc	2048/fc	8192/fc	1024/fc	4096/fc	16384/fc	2048/fc	8192/fc	32768/fc
	001(x2)		-	1024/fc	4096/fc	16384/fc	2048/fc	8192/fc	32768/fc	4096/fc	16384/fc	65536/fc
	010(x4)	0(x2)		2048/fc	8192/fc	32768/fc	4096/fc	16384/fc	65536/fc	8192/fc	32768/fc	131072/fc
	011(x8)			4096/fc	16384/fc	65536/fc	8192/fc	32768/fc	131072/fc	16384/fc	65536/fc	262144/fc
1/fc	100(x16)		v2	8192/fc	32768/fc	131072/fc	16384/fc	65536/fc	262144/fc	32768/fc	131072/fc	524288/fc
1/10	000(x1)		X2	2048/fc	8192/fc	32768/fc	4096/fc	16384/fc	65536/fc	8192/fc	32768/fc	131072/fc
	001(x2)		x8)	4096/fc	16384/fc	65536/fc	8192/fc	32768/fc	131072/fc	16384/fc	65536/fc	262144/fc
	010(x4)	1(x8)		8192/fc	32768/fc	131072/fc	16384/fc	65536/fc	262144/fc	32768/fc	131072/fc	524288/fc
	011(x8)			16384/fc	65536/fc	262144/fc	32768/fc	131072/fc	524288/fc	65536/fc	262144/fc	1048576/fc
	100(x16)			32768/fc	131072/fc	524288/fc	65536/fc	262144/fc	1048576/fc	1310 7 2/fc	524288/fc	2097152/fc

(5) 動作モード設定一覧

TMRA01 の各モードをまとめると表 3.12.4のような設定になります

表 3.12.4 各タイマモードの設定レジスタ

				\bigcirc / \land	
レジスタ名		TA01	MOD	// 5)	TA1FFCR
<レジスタ中の機能名>	<ta01m1:0></ta01m1:0>	<pwm01:00></pwm01:00>	<ta1clk1:0></ta1clk1:0>	<ta0clk1:0></ta0clk1:0>	TA1FFIS
機能	タイマモード	PWM周期	上位タイマ 入力クロック	下位タイマ 入力クロック	タイマ F/F 反転 信号セレクト
8 ビットタイマ×2 チャネル	00		下位タイマ一致	外部,	0:下位タイマ出力 1:上位タイマ出力
16 ビットタイマモード	(01)) - (外部,	-
8 ビット PPG×1 チャネル	10	<u>-</u> (V) -	外部,	-
8 ビット PWM×1 チャネル	11	2 ⁶ , 2 ⁷ , 2 ⁸ (01, 10, 11)	-	外部,	-
8 ビット PWM×1 チャネル	11	-	φT1, φT16 , φT256 (01, 10, 11)	-	出力不可

^{-:} Don't care

3.13 16 ビットタイマ/イベントカウンタ(TMRB)

多機能 16 ビットタイマ/イベントカウンタを 2 チャネル (TMRB0, TMRB1) 内蔵しています。 TMRB は、次の 3 つの動作モードを持っています。

- 16 ビットインタバルタイマモード
- 16 ビットイベントカウンタモード
- 16 ビットプログラマブル矩形波出力 (PPG) モード また、キャプチャ機能を利用することで、次のようにキャプチャすることができます。
- 周波数測定モード
- パルス幅測定モード

図 3.13.1、図 3.13.2 にTMRB0, TMRB1 のブロック図を示します。

各チャネルは、主に16ビットアップカウンタ、1キャプチャレジスタ2本(1本はダブルバッファ構造)、16ビットキャプチャレジスタ2本、コンパレータ2個、および、キャプチャ入力制御、タイマフリップフロップとその制御回路で構成されています。

タイマの動作モードやタイマフリップフロップは 11 バイトのレジスタ (SFR) で制御されます。 各チャネル (TMRB0, TMRB1) はそれぞれ独立に動作します。いずれのチャネルも 表 3.13.1に示される仕様相違点を除いて同一の動作をしますので、動作説明はTMRB0 の場合についてのみ説明します。

表 3.13.1 TMRB のチャネル別仕様相違点

仕様	チャネル	TMRB0	TMRB1
外部端子	外部クロック/ キャプチャトリガ入力端子	TB0IN0 (PP4 と兼用)	TB1IN0 (PP5 と兼用)
) L Dhad	タイマフリップフロップ 出力端子	TB00UT0 (PP6 と兼用)	TB1OUT0 (PP7 と兼用)
	タイマ RUN レジスタ	TB0RUN (1180H)	TB1RUN (1190H)
	タイマモードレジスタ	TB0MOD (1182H)	TB1MOD (1192H)
	タイマフリップフロップ コントロールレジスタ	TB0FFCR (1183H)	TB1FFCR (1193H)
\wedge	^	TB0RG0L (1188H)	TB1RG0L (1198H)
SFR 名	タイマレジスタ	TB0RG0H (1189H)	TB1RG0H (1199H)
(アドレス)		TB0RG1L (118AH)	TB1RG1L (119AH)
. (1) (1)	TB0RG1H (118BH)	TB1RG1H (119BH)
		TB0CP0L (118CH)	TB1CP0L (119CH)
	キャプチャレジスタ	TB0CP0H (118DH)	TB1CP0H (119DH)
		TB0CP1L (118EH)	TB1CP1L (119EH)
		TB0CP1H (118FH)	TB1CP1H (119FH)

3.13.1 チャネル別のブロック図




図 3.13.1 TMRB0 ブロック図




図 3.13.2 TMRB1 ブロック図

3.13.2 回路別の動作説明

(1) プリスケーラ

TMRB0 のクロックソースを得るため、5 ビットプリスケーラがあります。プリスケーラへの入力クロック ϕ T0TMR はクロックギア部の SYSCR0<PRCK>にて選択したクロックです。

プリスケーラはTBORUN<TBOPRUN>により制御されます。"1"に設定するとカウントを開始し、"0"に設定するとクリアされ停止します。プリスケーラ出力クロックの分解能を表3.13.2に示します。

	クロックギア	クロックギア部			イマカウンタ入力ク	
	選択	プリスケーラ			TMRB 部プリスケ-	ーラ
	SYSCR1	SYSCR0	_	-	TBxMOD <tbxclk< td=""><td>1:0></td></tbxclk<>	1:0>
	<gear2:0></gear2:0>	<prck></prck>		φT1(1/2)	φT4(1/8)	φT16(1/32)
	1/1			fc/8	fc/32	fc/128
	1/2			fc/16 (/	fc/64	fc/256
	1/4	1/2		fc/32	fc/128	fc/512
	1/8			fc/64	fc/256	fc/1024
fc	1/16		1/2	fc/128	fc/512	fc/2048
ic	1/1			fc/32	fc/128	fc/512
	1/2		6	fc/64	fc/256	fc/1024
	1/4	1/8	7	fc/128	fc/512	fc/2048
	1/8	4	4	fc/256	fc/1024	fc/4096
	1/16			fc/512 / /	fc/2048	fc/8192

表 3.13.2 プリスケーラ出力クロック分解能

(2) アップカウンタ (UC10)

TB0MOD<TB0CLK1:0>で指定された入力クロックによって、カウントアップする 16 ビットのバイナリカウンタです。

UC10の入力クロックは、3種類のプリスケーラ出力クロック ϕ T1, ϕ T4, ϕ T16、または、TB0IN0 端子から入力される外部クロックのいずれかを選択できます。

UC10 は、TB0RUN<TB0RUN>によってカウントの開始および停止&クリアを設定します。

UC10 は、タイマレジスタ TB0RG1H/L と一致すると、クリアイネーブルであれば、"0" にクリアされます。クリアディセーブルであれば、カウンタはフリーランニングカウンタとして動作します。このクリアイネーブル/ディセーブルは、TB0MOD<TB0CLE>で設定します。

(3) タイマレジスタ (TB0RG0H/L, TB0RG1H/L)

カウンタ値を設定する 16 ビットレジスタで、2 本ずつ内蔵されています。このタイマレジスタへの設定値と、アップカウンタ UC10 の値とが一致すると、コンパレータの一致検出信号がアクティブになります。

タイマレジスタ TB0RG0H/L, TB0RG1H/L へのデータ設定は、上位と下位の2バイトのデータ設定が必ず必要です。2バイトデータ転送命令を用いるか、1バイトデータ転送命令を2回用いて下位8ビット、上位8ビットの順に行います。

(下位8ビットのみのライトではコンペア回路が動作しませんのでライトは必ず下位8ビット、上位8ビットの順で16ビット単位で行って下さい)

このタイマレジスタは、TBORGOH/L がダブルバッファ構成になっており、レジスタバッファ 10 とペアになっています。TBORGOH/L は TBORUN < TBORDE > によってダブルバッファのイネーブル/ディセーブルを制御します。TBORDE > = "0" のときディセーブル、TBORDE > = "1" のときイネーブルとなります。

ダブルバッファイネーブル時、レジスタバッファ 10 からタイマレジスタ TB0RG0H/L へのデータ転送は、UC10 と TB0RG1H/L との一致時に行われます。

但し、このデータ転送は、一致する前にレジスタバッファに上位 8 ビット、下位 8 ビットの両方がライトされている必要があります。片方のみしかライトされてないときはこのデータ転送は行われません。

ダブルバッファ回路は、レジスタバッファの上位8ビット、下位8ビットにライトされたかどうかを示す内部フラグをそれぞれ持っており、両方のフラグがライトされたことを示しているときに、アップカウンタ(UC10)とタイマレジスタ(TB0RG1H/L)の値が一致すると、データ転送が行われます。従って、上位、下位の順番に関係なく両方のレジスタバッファにライトされていると、アップカウンタ(UC10)とタイマレジスタ(TB0RG1H/L)の値が一致後、レジスタバッファからタイマレジスタへのデータ転送が行われます。このため、以下のように本来意図しないデータ転送が行われることがあります。

例えば、レジスタバッファへ(H1L1)を設定中に下位 8bit(L1)のみライト後、割り込みが発生し、割込みルーチン内でレジスタバッファへの 16 ビットライトとタイマレジスタへのデータ転送が行われると、割込みルーチン終了後に残りの上位 8 ビット(H1)をレジスタバッファにライトしても、内部フラグは、片方しかライトされたことを示さないため、アップカウンタ(UC10)とタイマレジスタ(TBORG1H/L)の値が一致しても、タイマレジスタへのデータ転送は行われません。また、この後に新たにレジスタバッファに(H2L2)を設定しようとして下位8ビット(L2)をライトすると、内部フラグが両方にライトされたことを示し、残りの上位8ビット(H2)をレジスタバッファにライトする前に、アップカウンタ(UC10)とタイマレジスタ(TBORG1H/L)の値が一致すると、タイマレジスタに、(H2L1)がデータ転送され、意図した(H2L2)と異なるデータがタイマレジスタに転送されます。


このような割込みによるデータ転送のずれを避ける方法の 1 つとして、レジスタバッファへ設定前に DI(割込み禁止)を行い、レジスタバッファ設定後、EI(割込み許可)を行う方法があります。

リセット後は、TBORG0H/L, TBORG1H/L は不定のため 16 ビットタイマを使用する場合は、あらかじめデータをライトする必要があります。

リセット後は、TB0RUN<TB0RDE> = "0" に初期化され、ダブルバッファディセーブルになっています。ダブルバッファを使用するときは、タイマレジスタにデータをライトし<TB0RDE> = "1" に設定した後、レジスタバッファ 10 へ次のデータをライトしてください。

TB0RG0H/L とレジスタバッファ 10 は、同じアドレス 1189H/1188H に割り付けられています。<TB0RDE>= "0" のときは、TB0RG0H/L とレジスタバッファ 10 に同じ値がライトされ、<TB0RDE>= "1" のときは、それぞれのレジスタバッファ 10 にのみライトされます。タイマレジスタに初期値をライトするときには、<TB0RDE>= "0"に設定しダブルバッファをディセーブルにしておく必要があります。

各タイマレジスタのアドレスは次のとおりです。



(4) キャプチャレジスタ (TB0CP0H/L, TB0CP1H/L)


アップカウンタ UC10 の値をラッチする 16 ビットのレジスタです。

このキャプチャレジスタの値は上位と下位の2バイトのデータリードが必要です。

キャプチャレジスタをリードする場合は、2バイトデータ転送命令を用いるか、1バイトデータ転送命令を2回用いて下位8ビット、上位8ビットの順にリードしてください。

(キャプチャレジスタリード中はキャプチャ動作禁止になっていますので、必ず 下位8ビット、上位8ビットの順で16ビットのデータとしてサードしてください)

各キャプチャレジスタのアドレスは次のとおりです。



TB0CP0~TB1CP1 はリード専用レジスタです。プログラムによるライトはできません。

(5) キャプチャ、外部割り込み制御

アップカウンタ UC10 の値を、キャプチャレジスタ TB0CP0H/L, TB0CP1H/L にラッチするタイミングと、外部割り込みの発生を制御する回路です。

キャプチャレジスタのラッチタイミング 外部割り込みは、TB0MOD<TB0CPM1:0> で設定します。

また、ソフトウェアによってもアップカウンタ UC10 の値をキャプチャレジスタへ取り込むことができ、TB0MOD<TB0CP0I>に"0"を設定するたびに、その時点の UC10 の値をキャプチャレジスタ TB0CP0H/L ヘキャプチャします。この際、プリスケーラを RUN 状態 (TB0RUN<TB0PRUN>="1") にしておく必要があります。



(6) コンパレータ (CP10, CP11)

アップカウンタ UC10 と、タイマレジスタ TB0RG0H/L, TB0RG1H/L への設定値とを比較し、一致を検出する 16 ビットコンパレータです。

一致すると、それぞれ割り込み INTTB00, INTTB01 を発生します。

(7) タイマフリップフロップ (TB0FF0)

タイマフリップフロップ (TB0FF0) は、コンパレータからの一致信号、キャプチャレジスタへのラッチ信号によって反転するフリップフロップです。 TB0FF0 の制御は、TB0FFCR<TB0C1T1, TB0C0T1, TB0E1T1, TB0E0T1>によって設定できます。

リセット後、TB0FF0 の値は不定となります。TB0FFCR<TB0FF0C1:0>に "00" を設定することで反転、"01" を設定することで "1" にセット "10" を設定することで "0" にクリアできます。

- 注) タイマによる反転とレジスタ設定による変更要求が同時に行われた場合はその時の状態によって以下のような動作となりますので注意必要です。
 - タイマによる反転とレジスタ設定による反転が同時に起きた場合
 - \rightarrow 1 回だけ反転します。
 - タイマによる反転とレジスタ設定による"1"セットが同時に起きた場合
 - → "1"セットとなります。
 - タイマによる反転とレジスタ設定による"0"クリアが同時に起きた場合
 - → "0"クリアとなります。

また、タイマによる反転と反転禁止を同時に行うと、反転する場合と反転しない場合が起きますので、反転の制御を変更(反転イネーブル/ディセーブル)は、タイマの動作を停止させた状態で行って下さい。

TB0FF0の値は、タイマ出力端子 TB0OUT0 端子 (PP6 と兼用)、TB0OUT1 端子 (PP7 と兼用)へ出力することができます。タイマ出力を行う場合、あらかじめポート関連レジスタに設定を行う必要があります。



TOSHIBA

3.13.3 SFR説明

TMRB0 RUN レジスタ

TB0RUN (1180H)

				ONV	_			
	7	6	5	4	3	2	1	0
Bit symbol	TB0RDE	=			I2TB0	TB0PRUN		TB0RUN
Read/Write	R/	W			R/	W		R/W
リセット後	0	0			0	0		0
機能	ダブルバッ	"0" をライト			IDLE2	TMRB0		アップカウ
	ファ	してくださ			モード時	プリスケー) >	ンタ(UC10)
	0: 禁止	い。			0: 停止	5		
	1: 許可				1: 動作	0: 停止 & ク!	ノア	
						1: 動作 (カウ	ントアップ)	

カウント動作

<tb0prun>, <tb0run></tb0run></tb0prun>	0	停止&クリア
CIBOLICONS, CIBORONS	1	カウントアップ

注) TB0RUNのビット1,4,5は、リードすると "1"がリードされます。

TMRB1 RUN レジスタ

TB1RUN (1190H)

		7	6	5	4	⇒ 3	2	> Y	0
Ν	Bit symbol	TB1RDE	-			I2TB1	TB1PRUN		TB1RUN
)	Read/Write	R/	W	4		R/	W		R/W
	リセット後	0	0	X		0 ((// 0		0
	機能	ダブルバッ	"0" をライト			IDLE2	TMRB1		アップカウ
		ファ	してくださ		\ /.	モード時	プリスケー		ンタ(UC12)
		0: 禁止	い。		\	0: 停止	5		
		1: 許可		(())		1: 動作	0: 停止 & クリ	ノア	
							1: 動作 (カウ	ントアップ)	

カウント動作

TRADDUN. TRADUN.	0	停止 & クリア
<tb1prun>, <tb1run></tb1run></tb1prun>	1	カウントアップ

注) TB1RUNのビット 1, 4, 5 は、リードすると"1"がリードされます。

図 3.13.3 TMRB のレジスタ(1)

TMRB0 モードレジスタ

TB0MOD (1182H)

リード モディファイ ライト できません

	IMRB0 モートレジスタ								
	7	6	5	4	3	2	1	0	
Bit symbol	=	=	TB0CP0I	TB0CPM1	ТВ0СРМ0	TB0CLE	TB0CLK1	TB0CLK0	
Read/Write	R/	W	W*			R/W			
リセット後	0	0	1	0	0	0 <	0	0	
機能	"0"をライトし	てください	ソフト	キャプチャタ	イミング	アップ	ソースクロ	ック選択	
			ウエア	00:ディセーブル		カウンタ	00: TB0IN0	端子入力	
			キャプチャ	INT6 は立ち」	Lがりエッジ	制御	01: φT1		
			制御	01:TB0IN0 ↑		0:ディセー	10: ∳T4		
			0:ソフトウ	INT6 は立ち」	Lがりエッジ	ブル(// 〈	11:		
			エアキャプ	10:TB0IN0 ↑	TB0IN0 ↓	1:イネーブ	/		
			チャ	INT6 は立ち7	Fがりエッジ	IV			
			1:未定義	11:TA1OUT ↑		() \			
				TA1OUT ↓					
				INT6 は立ち」	Lがりエッジ				

入力クロック

	00	外部入力クロック (TB0IN0 端子入力)
<tb0clk1:0></tb0clk1:0>	01	♦J1
<1BUCLN1.0>	10	φT4
	11	φT16

アップカウンタ (UC10) のタリア

, , , , , , , , , , , ,	,	
<tb0cle></tb0cle>	0	アップカウンタのクリア禁止
<1BUCLE>		TB0RG1H/L との一致でクリア

キャプチャ/割り込みタイミング

))	キャプチャ制御	INT6 制御
	00	キャプチャ禁止	TB0IN0 の立ち上がり
$(\vee/)$	01	TB0IN0 の立ち上がりで TB0CP0H/L ヘキャプチャ	で INT6 発生 🏒
<tb0cpm1:0></tb0cpm1:0>	~10	TB0IN0 の立ち上がりで TB0CP0H/L ヘキャプチャ	TB0IN0 の立ち下がり
CIBOCE WIT.03	10	TB0IN0の立ち下がりで TB0CP1H/L ヘキャプチャ	で INT6 発生
	11	TA1OUT の立ち上がりで TB0CP0H/L ヘキャプチャ	TB0IN0 の立ち上が <u>り</u>
		TA1OUT の立ち下がりで TB0CP1H/L ヘキャプチャ	で INT6 発生 🔎

ソフトウエアキャプチャ

<tb0cp0i></tb0cp0i>	0	TB0CP0H/L ヘアップカウンタの値を取り込みます。
<1B0CP0I>	1	未定義

図 3.13.4 TMRB のレジスタ(2)

TMRB1 モードレジスタ

TB1MOD (1192H)

リード モディファイ ライト できません

	TMRB1 €-			ートレンノ	(タ			
	7	6	5	4	3	2	1	0
Bit symbol	-	ı	TB1CP0I	TB1CPM1	TB1CPM0	TB1CLE	TB1CLK1	TB1CLK0
Read/Write	R/	W	W*		_	R/W	_	_
リセット後	0	0	1	0	0	0 _	0	0
機能	"0"をライトし	てください	ソフト	キャプチャタ	イミング	アップ	入力クロック	選択
			ウエア	00:ディセース	ブル	カウンタ制	00: TB1IN0 站	带入力
			キャプチャ	INT7 は立ち」	Lがりエッジ	御((01: φΤ1	
			制御	01: TB1N0 ↑		0:ディセー	10: φΤ4	
			0:ソフトウ	INT7 は立ち」	Lがりエッジ	ブルクノく	11: φT16	
			エアキャプ	10:TB1IN0 ↑	,TB1IN0↓	1:イネーブ)	
			チャ	INT7 は立ち	下がりエッジ	JL		
			1:未定義	11:TA3OUT ²	↑ ((
				TA3OUT ↓				
				INT7 は立ち」	Lがりエッジ			

入力クロック

00	外部入力クロック (TB1IN0 端子入力)
01	фТ1
10	φT.4
11	фТ16
	01

アップカウンタ (UC12) のクリア

TD4CLE	0	アップカウンタのクリア禁止
<tb1cle></tb1cle>		TB1RG1H/Lとの一致でクリア

キャプチャ/割り込みタイミング

		キャプチャ制御	INT7 制御
	00	キャプチャ禁止	TB1IN0 の立ち上がり
	01	TB1IN0の立ち上がりで TB1CP0H/L ヘキャプチャ	で INT7 発生 🏒
<tb1cpm1:0></tb1cpm1:0>	40	TB1IN0の立ち上がりで TB1CP0H/L ヘキャプチャ	TB1IN0 の立ち下がり
<tbicfwh.0></tbicfwh.0>	10	TB1IN0の立ち下がりでTB1CP1H/Lへキャプチャ	で INT7 発生
	11	TA1OUT の立ち上がりで TB1CP0H/L ヘキャプチャ	TB1IN0 の立ち上がり
		TA1OUT の立ち下がりで TB1CP1H/L ヘキャプチャ	で INT7 発生 🔟

ソフトウエアキャプチャ

J TD40D0I	0	TB1CP0H/L ヘアップカウンタの値を取り込みます。
<tb1cp0i></tb1cp0i>	1	未定義

図 3.13.5 TMRB のレジスタ(3)

TB0FFCR (1183H)

リード モディファイ ライト できません

	kokomadeTMRB0 フリップフロップコントロールレジスタ							
	7	6	5	4	3	2	1	0
Bit symbol	-	-	TB0C1T1	TB0C0T1	TB0E1T1	TB0E0T1	TB0FF0C1	TB0FF0C0
Read/Write	W	<u>/</u> *		R/	W	-	V	V*
リセット後	1	1	0	0	0	0 <	1	1
機能	"11"をライ	トしてくだ	TB0FF0 反転制御				TB0FF0の制御	
	さい		0: 反転禁止			((00: 反転	
			1: 反転許可				01: セット	
	*リードすると常に		TB0CP1H/L	TB0CP0H/L	UC10 と	UC10 E	10: クリア	
	"11" になり	ます。	へ UC10 値	へ UC10 値	TB0RG1Ĥ/L	TB0RG0H/L	11: Don't ca	-
			をキャプチ	をキャプチ	との一致時	との一致時	/*リードする	と常に
			ヤする時	ヤする時			"11" になり	ます。

タイマフリップフロップ (TB0FF0) の制御

00	TB0FF0 の値を反転します。(ソフト反転)
01	TB0FF0を"1"にセットします
10	TB0FF0を"0" にセットします
11	Don't care
	01

UC10と TB0RG0H/L との一致時

タイマフリップフロップ (TB0FF0) の反転制御

<tb0e0t1></tb0e0t1>	0 反転禁止
	1 反転許可

UC10と TB0RG1H/L との一致時

タイマフリップフロップ (TB0FF0) の反転制御

<troe1t1></troe1t1>) o	反転禁止
<1B0E1115	1	反転許可

TB0CP0H/Lへ UC10 値をキャプチャした時

タイマフリップフロップ (TB0FF0) の反転制御

	- 1	7412111
<tb0c0t1></tb0c0t1>	0	反転禁止
	1	反転許可

TB0CP1H/L へ UC10 値をキャプチャした時

タイマフリップフロップ (TB0FF0) の反転制御

ラー・ファッシューク (1Boil 1 0) の 次年 (1P) (1P)				
CTROC1T1	0	反転禁止		
KIROCIIII>	1	反転許可		

図 3.13.6 TMRB のレジスタ(4)

TB1FFCR (1193H)

リード モディファイ ライト できません

TMRB1 フリップフロップコントロールレジスタ										
	7	6	5	4	3	2	1	0		
Bit symbol	_	_	TB1C1T1	TB1C0T1	TB1E1T1	TB1E0T1	TB1FF0C1	TB1FF0C0		
Read/Write	W	/ *		R/W			W*			
リセット後	1	1	0	0	0	0 _	1	1		
機能	"11"をライ	トしてくだ	TB1FF0 反草	运制御	TB1FF0 の制御					
	さい		0: 反転禁止				00: 反転			
			1: 反転許可			((01: セット			
	*リードする	と常に	TB1CP1H/L	TB1CP1H/L TB1CP0H/L UC12 と UC12 と						
	"11" になり	ます。	へUC12値 へUC12値 TB1RG1H/L TI			TB1RG0H/L	11: Don't ca	re		
			をキャプチ	をキャプチ	との一致時	との一致時	ナリードする	と常に		
			ヤする時	ヤする時			"11" になり	ます。		

タイマフリップフロップ (TB1FF0) の制御

,	
00	TB1FF0 の値を反転します。(ソフト反転)
01	TB1FF0 を"1" にセットします
10	TB1FF0を"0"にセットします
11	Don't care
	01

UC12と TB1RG0H/L との一致時

タイマフリップフロップ (TB1FF0) の反転制御

<tb1e0t1></tb1e0t1>	0 反転禁止	
	1 反転許可	

UC12と TB1RG1H/Lとの一致時

タイマフリップフロップ (TB1FF0) の反転制御

ZTR1E1T1		反転禁止
<ibie1113< td=""><td>// 1</td><td>反転許可</td></ibie1113<>	// 1	反転許可

TB1CP0H/Lへ UC12 値をキャプチャした時

タイマフリップフロップ (TB1FF0) の反転制御

	2 - 1/2 - 1/2	- v - g- v - (m-g- v)- (
TD4C0T4	0	反転禁止
<(BICULIS		反転許可

TB1CP1H/Lへ UC12値をキャプチャした時

タイマフリップフロップ (TB1FF0) の反転制御

TD4C4T4	0	反転禁止
< IDICITIS	1	反転許可

図 3.13.7 TMRB のレジスタ(5)

		7	6	5	4	3	2	1	0
TB0RG0L	bit Symbol				-	-			
(1188H)	Read/Write				V	V			
	リセット後				()			
TB0RG0H	bit Symbol				-	_			
(1189H)	Read/Write				V	V			
	リセット後				()			
TB0RG1L	bit Symbol				-	-			
(118AH)	Read/Write				V	V	-6		
	リセット後				() <		())	
	bit Symbol				-	_	7//		
(118BH)	Read/Write				V	V	(())	>	
	リセット後				()			
TB1RG0L	bit Symbol					- ((
(1198H)	Read/Write				V	v ()			
	リセット後				(15	
	bit Symbol				_	$(\langle \langle \rangle \rangle)$	\rightarrow		
(1199H)	Read/Write					V		70	
	リセット後)//			
TB1RG1L	bit Symbol				40		((<u>A`</u>	
(119AH)	Read/Write					V		<u> </u>	
	リセット後			()	-(O/4)	\	
	bit Symbol				/ V -		$ \langle \cdot \rangle$	<u> </u>	
(119BH)	Read/Write			4	\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	//			
	リセット後) < <	/ /		

注) 上記レジスタは、リードモディファイライトは禁止です。



TOSHIBA

3.13.4 モード別動作説明

(1) 16 ビットインタバルタイマモード

一定周期の割り込みを発生させる場合

タイマレジスタ TB0RG1H/L にインタバル時間を設定し、INTTB01 割り込みを発生します。

```
7 6 5 4 3 2 1 0
TB0RUN
                         X 0
                                  TMRB0 を停止します。
            0 X X -
                                  INTTB01 をイネーブル (レベル4)に、INTTB00 を
INTETB0
        ← X 1
              0 0 X 0
                                  ディセーブルにします。
TB0FFCR
                                  トリガディセーブルにします。
        \leftarrow 1 1 0 0 0 0 1 1
                                  入力クロックをプリスケーラ出力クロックにし、
TB0MOD
            0 1 0 0
                                  キャプチャ機能をディセーブルにします。
                                  インタバル時間を設定します。
TB0RG1H/L
                                  (16 ビット)
                                  TMRB0 を起動します。
TB0RUN
```

X: Don't care, -: No change

(2) 16 ビットイベントカウンタモード

入力クロックを外部クロック (TBOINO端子入力) にすることでイベントカウンタにすることができます。

アップカウンタは TB0IN0 端子入力の立ち上がりエッジでカウントアップします。ソフトウエアキャプチャを行い、キャプチャ値をリードすることでカウント値をリードすることができます。

```
7 6 5 4
                     3.
TB0RUN
             0 X X
                                    TMRB0 を停止します。
PPCR
                                    PV4 を TB0IN0 入力モードに設定します。
         Х
PPFC
                             X
                                    INTTB01 をイネーブル (レベル4)に、INTTB00を
INTETB0
         ← X 1 0
                                    ディセーブルにします。
TB0FFCR
             100
                                    トリガディセーブルにします。
         ← 1
                        0
                          1
                             1
                                    入力クロックを TBOINO 端子入力にします。
TB0MOD
              Ò.
                             0.
TB0RG1H/L
                                    カウント数を設定します。
                                    (16 ビット)
                                    TMRB0 を起動します。
TB0RUN
             0 X X
                          X\1
X: Don't care, -: No change
```

イベントカウンタとして使用する場合も、プリスケーラは "RUN" にしてください (TBORUN <TBOPRUN>="1")。

(3) 16 ビット PPG (プログラマブル矩形波) 出力モード

任意周波数、任意デューティの矩形波 (プログラマブル矩形波)を出力することができます。出力パルスは、Low アクティブ、High アクティブどちらでも可能です。

アップカウンタ UC10 とタイマレジスタ TB0RG0H/L, TB0RG1H/L への設定値との一致によりタイマフリップフロップ TB0FF0 の反転トリガをかけることで、プログラマブル矩形波を TB0OUT0 端子より出力することができます。ただし、TB0RG0H/L とTB0RG1H/L の設定値は次の条件を満たす必要があります。

(TB0RG0H/L への設定値) < (TB0RG1H/L への設定値)






図 3.13.9 プログラマブル矩形波(PPG)出力波形例

このモードでは、TB0RG0H/L のダブルバッファをイネーブルにすることにより、TB0RG1H/L との一致で、レジスタバッファ 0 の値が TB0RG0H/L ヘシフトインされます。これにより、小さいデューティ(デューティを変化させるとき)への対応が容易に行えます。



注) TBxRGx の設定値は、最小値 0001H~最大値 0000H(10000H に相当します)となります。又、設定値を最大値の"0000H"にした場合は、アップカウンタのオーバフローに同期します。



このモードのブロック図を示します。




図 3.13.11 16 ビット PPG モードのブロック図

16 ビット PPG 出力モード時の各レジスタは、次のように設定します。



(4) キャプチャ機能を利用した応用例

キャプチャ機能を利用することにより次に示す例をはじめ、多くの応用が可能です。

- 1. 外部トリガパルスからのワンショットパルス出力
- 2. 周波数測定
- 3. パルス幅測定
- 1. 外部トリガパルスからのワンショットパルス出力


外部トリガパルスからのワンショットパルス出力は、次のように行います。

16 ビットアップカウンタ UC10 をプリスケーラ出力クロックを用いてフリーランニングでカウントアップさせておきます。TB0IN0 端子より外部トリガパルスを入力し、キャプチャ機能を用いて、外部トリガパルスの立ち上がりで、アップカウンタ値をキャプチャレジスタ TB0CP0H/L に取り込みます。

外部トリガパルスの立ち上がり時、割り込み INT6 が発生します。この割り込みで、タイマレジスタ TB0RG0H/L には、TB0CP0H/L の値 (c) とディレイタイム (d) を加算した値 (c+d) を設定します。タイマレジスタ TB0RG1H/L には、TB0RG0H/L の値とワンショットパルスのパルス幅 (p) を加算した値 (c+d+p) を設定します。

さらに、タイマフリップフロップコントロールレジスタ TB0FFCR<TB0E1T1, TB0E0T1> に "11" を設定し、UC10 と TB0RG0H/L との一致および TB0RG1H/L との一致により、タイマフリップフロップ TB0FF0 が反転するようにトリガイネーブルにします。ワンショットパルス出力後、INTYB01の割り込み処理により、これをディセーブルに戻します。

なお、文中の(c)、(d)、(p)は、図 3.13.12「外部トリガパルスからのワンショットパルス出力(ディレイあり)」の(c)、(d)、(d) を対応しています。




設定例: TB0IN0 端子からの外部トリガパルスに対して、3 ms ディレイで 2 ms のワンショット パルスを出力する場合

*クロック条件

・システムクロック: f_{sys} ・プリスケーラクロック: f_{sys}/4

メインでの設定



INT6 ルーチンでの設定

INTTB01 ルーチンでの設定



X: Don't care, -: No change

ディレイが不要な場合、TB0CP0H/L への取り込みによって TB0FF0 を反転させ、割り込み INT6 で TB0CP0H/L の値 (c) にワンショットパルスの幅 (p) を加算した値 (c+p) を TB0RG1H/L に設定します。TB0FF0 は、TB0RG1H/L と UC10 の一致によって反転するように、反転イネーブルを選択します。また、INTTB01 割り込みでこれをディセーブルに戻します。




図 3.13.13 ワンショットパルス出力 (ディレイなし)

2. 周波数測定

キャプチャ機能を用いて外部クロックの周波数測定を行うことができます。

周波数測定は、16 ビットイベントカウンタモードと 8 ビットタイマ (TMRA01) を 組み合せて行います (TMRA01 は、TA1FF を反転させることで測定時間の設定に用います)。

TMRB0 のカウントクロックは TB0IN0 端子入力を選択し、外部クロック入力によるカウント動作を行います。 TB0MOD<TB0CPMI;0> には"11"を設定します。この設定により、8 ビットタイマ (TMRA01) のタイマフリップフロップ TA1FF の立ち上がりで、キャプチャレジスタ TB0CP0H/Lに 16 ビットアップカウンタ UC10のカウンタ値を取り込み、8 ビットタイマ (TMRA01) の TA1FF の立ち下がりで、キャプチャレジスタ TB0CP1H/Lに UC10 のカウンタ値の取り込みを行います。

周波数は、8 ビットタイマの割り込み INTTAO または INTTA1 で測定時間を基準にして TB0CP0H/L, TB0CP1H/L の差より求めます。




図 3.13.14 周波数測定

例えば、8 ビットタイマによる TA1FF の "1" レベル幅の設定値が 0.5 s で、TB0CP0H/L と TB0CP1H/L の差が 100 であれば、周波数は $100 \div 0.5$ s = 200 Hz となります。

注) 上記例の周波数は、Duty50%にした時の値です。


3. パルス幅測定

キャプチャ機能を用いて、外部パルスの"H"レベル幅を測定することができます。 TB0IN0 端子より外部パルスを入力し、アップカウンタ UC10 はプリスケーラ出力 クロックを用いてフリーランニングでカウントアップさせておきます。 キャプチャ 機能を用いて、外部パルスの立ち上がり/立ち下がり、それぞれのエッジでトリガを かけ、このときのアップカウンタ値をキャプチャレジスタ TB0CP0H/L, TB0CP1H/L に取り込みます。 TB0IN0 端子の立ち下がりにより、INT6 が発生します。

"H"レベルパルス幅は、TB0CP0H/LとTB0CP1H/Lの差を求め、その値に内部クロックの周期をかけることにより求めることができます。

例えば TB0CP0H/L と TB0CP1H/L の差が 100 で、プリスケーラ出力クロックの周期が $0.8 \mu s$ であれば、パルス幅は、 $100 \times 0.8 \mu s = 80 \mu s$ となります。

なお、クロックソースにより定まる UC10 の最大カウント時間を超えるパルス幅の測定を行う場合は、注意が必要です。この場合は、ソフトウエアによる処理を行ってください。



注) パルス幅測定は、TBOMOD<TBOCPM1:0>に "10" を設定することで行います。外部割り込み INT6 は、TBOIN0 入力の立ち下がりエッジで発生します。その他の設定では、INT6 は TBOIN0 入力の立ち上がりエッジで発生します。

また、外部パルスの "L" レベル幅を測定することもできます。この場合、2回目の INT6割り込み処理により、1回目の C2 と 2回目の C1 の差に、プリスケーラ出力 クロックの周期をかけることにより求めることができます。

TOSHIBA

3.14 シリアルチャネル(SIO)

シリアル入出力を 1 チャネル内蔵しています。SIOO と呼びます。下記に示すように UART モード (非同期通信) および I/O インタフェースモード (同期通信) を選択できます。また、赤外線データ通信規格である「IrDA1.0」のハードウエア規格をサポートするためのデータ変復調機能があります。

• I/O インタフェース モード ____ モード0: I/Oを拡張するためのI/Oデータの送受信と その同期信号 (SCLK) の送受信を行うモード

このうち、モード1とモード2は、パリティビットの付加が可能で、モード3はマスタコントローラがシリアルリンク (マルチコントローラシステム)でスレーブコントローラを起動させるためのウェイクアップ機能を有しています。

図 3.14.2に、ブロック図を示します。

主に、プリスケーラ、シリアルクロック生成回路、受信バッファとその制御回路、送信バッファとその制御回路で構成されています。


モード 0 (I/O インタフェースモード)
 bit0 1 2 3 4 5 6 7 / - - 転送方向

• モード 1 (7 ビット UART モード)

パリティなし - start bit0 $\sqrt{1}$ $\sqrt{2}$ $\sqrt{3}$ $\sqrt{4}$ $\sqrt{5}$ $\sqrt{6}$ stop $\sqrt{6}$ start bit0 $\sqrt{1}$ $\sqrt{2}$ $\sqrt{3}$ $\sqrt{4}$ $\sqrt{5}$ $\sqrt{6}$ parity stop -

• モード2(8ビットUARTモード)

• モード3(9ビットUARTモード)



bit8 = 1 ならアドレス (セレクトコード) bit8 = 0 ならデータ

図 3.14.1 データフォーマット

TOSHIBA TMP92CF26A

3.14.1 ブロック図




図 3.14.2 ブロック図

3.14.2 回路別動作説明

(1) SIO 部プリスケーラ、プリスケーラクロック選択

SIO0 の動作クロックを生成するために、6 ビットプリスケーラがあります。プリスケーラは、シリアル転送クロックに、ボーレートジェネレータを選択した場合動作することが可能となります。プリスケーラ出力クロックの分解能を表 3.14.2に示します。

表 3.14.1 ボーレートジェネレータへのプリスケーラクロック分解能

-	クロックギア 選択 SYSCR1	_	ボーレートジェネレータ入力クロック SIO 部プリスケーラ BR0CR <br0ck1:0></br0ck1:0>				
	<gear2:0></gear2:0>		φT0 (1/1)	φT2 (1/4)	φT8 (1/16)	φT32 (1/64)	
	000(1/1)		fc/4	fc/16	fc/64	fc/256	
	001(1/2)		fc/8	fc/32	fc/128	fc/512	
fc	010(1/4)	1/4	fc/16	fc/64	fc/256	fc/1024	
	011(1/8)		fc/32	fc/128	fc/512	fc/2048	
	100(1/16)		fc/64	fc/256	fc/1024	fc/4096	

ボーレートジェネレータには、プリスケーラ出力クロックより ϕ T0, ϕ T2, ϕ T8, ϕ T32 の 4 種類のクロックが用いられます。

(2) ボーレートジェネレータ

ボーレートジェネレータは、シリアルチャネルの転送速度を定める送受信クロックを生成するための回路です。

ボーレートジェネレータへの入力クロックは、SIO 部 6 ビットプリスケーラより、 ϕ TO、 ϕ T2、 ϕ T8、 ϕ T32 を用います。この入力クロックの選択はボーレートジェネレータコントロールレジスタ BROCR<BROCK1:0>で設定します。

ボーレートジェネレータは、1、N+(16-K)/16、16 分周が可能な分周器を内蔵しており、BR0CR<BR0ADDE><BR0S3:0>、BR0ADD<BR0K3:0>の設定に従い分周を行い転送速度を決定します。

- UART モードの場合
 - (a) BROCR <BROADDE> = 0 の場合

BR0ADD <BR0K3:0> の設定は無視され、BR0CR <BR0S3:0> に設定された値"N" に従い N 分周を行います。(N = 1、2、3 ... 16)

(b) BROCR <BROADDE>=1の場合

N+(16-K)/16 分周機能がイネーブルになり BROCR <BROS3:0> に設定された値 "N" (N=2,3...15)、BROADD <BROK3:0> に設定された値 "K"に従い N+(16-K)/16 分周を行います。 (K=1,2,3...15)

注) N = 1 および 16 のときは N + (16-K)/16 分周機能は禁止となりますので必ず BROCR <BROADDE> = "0" に設定してください。

• I/O インタフェースモードの場合

I/O インタフェースモード時は N + (16-K)/16 分周機能は使用できません。必ず BROCR <BROADDE> = "0"に設定して N 分周を行ってください。

次に、ボーレートジェネレータを使用した場合のボーレートの算出方法を示します。

• UART E-F

I/Oインタフェースモード



• 整数分周 (N 分周) の場合

 $f_C=19.6608MHz$ で入力クロック $\phi T2$ 、分周値 "N" (BR0CR<BR0S3:0>) =8、BR0CR<BR0ADDE> = "0"の場合の UART モードのボーレートは、

- 注) +(16-K)/16 分周機能は禁止に設定されるため BROADD <BROK3:0> の設定は無視されます。
 - N+(16-K)/16 分周 (UART モードのみ) の場合

また、 f_C = 15.9744 MHz で入力クロック ϕ T2、分周値 "N" (BR0CR<BR0S3:0>) = 6、"K" (BR0ADD<BR0K3:0>) = 8、BR0CR<BR0ADDE> = 1 の場合のボーレートは、

* クロック条件 クロックギア : 1/1
ボーレート =
$$\frac{ ボーレートジェネレータの入力クロック }{ ボーレートジェネレータの分周値 } \div 16$$
 = $\frac{f_{\rm C}/16}{6+ \frac{(16+8)}{16}} \div 16$ = 15.9744 × $\frac{10^6}{16}$ ÷ $\frac{16}{16}$ + $\frac{8}{16}$) $\div 16 = 9600$ (bps) となります。

表 3.14.2にUARTモードのボーレートの例を示します。

また、外部クロック入力をシリアルクロックに使用することもできます。この場合のボーレートの算出方法を示します。

• UART E-F

Baud Rate = 外部クロック入力 ÷ 16

ただし、(外部クロック入力周期) ≥ 4/fsys を満足する必要があります。

I/Oインタフェースモード

Baud Rate = 外部クロック入力

ただし、(外部クロック入力周期)≥16/fsys を満足する必要があります。

表 3.14.2 UART ボーレートの選択

			10 4 1
(ボーレート	・ジェネレータ使用	BR0CR <br0adde> =</br0adde>	0の場合)

foo [M∐¬]	入力クロック	φТО	φ T 2	φΤ8	φТ32
f _{SYS} [MHz]	分周値 N	(f _{SYS} /4)	(f _{SYS} /16)	(f _{SYS} /64)	(f _{SYS} /256)
7.3728	1	115.200	28.800	7.200	1.800
1	3	38.400	9.600	2.400	0.600
1	6	19.200	4.800	(1.200)	0.300
1	A	11.520	2.880	0.720	0.180
1	С	9.600	2.400	0,600	0.150
1	F	7.680	1.920	0.480	0.120
9.8304	1	153.600	38.400	9.600	2.400
1	2	76.800	19.200	4.800	1.200
1	4	38.400	9.600	2.400	0.600
1	5	30.720	7.680	1.920	0.480
1	8	19.200	4.800	1.200	0.300
1	0	9.600	2.400	0.600	0.150
44.2368	6	115.20	28.800 <	7.200	1.800
1	9	76.800	19.200	4.800	//1.200
58.9824	2	460.800	115.200	28.800	7.200
1	3	307.200	76.800	19,200	4.800
1	5	184.320	46.080	11,520	2.880
1	6	153.600	38.400	9.600	2.400
1	8	115.200	28.800	7.200	1.800
1	c c	76.800	19.200	4.800	1.200
1	F	61.440	15.360	3.840	0.960
73.728	1 (1152.000	288.000	72.000	18.000
↑	3	384.000	96.000	24.000	6.000
↑	6	192.000	48.000	12.000	3.000
↑	(A))	115.200	28.800	7.200	1.800
↑	C	96.000	24.000	6.000	1.500
↑	((// sp	76.800	19.200	4.800	1.200

注) I/O インタフェースモード時の転送レートは本表の値の 8 倍になります。

UARTモード時、シリアル送信クロックにタイマの一致出力(TA0TRG)が使用できます。

タイマのトリガ出力使用時に必要なタイマ出力周波数の算出方法

TAOTRG の周波数 = ボーレート×16

注) VO インタフェースモードでは、TMRAO一致検出信号を転送クロックとして使用することはできません。

(3) シリアルクロック生成回路

送受信基本クロックを生成する回路です。

• I/O インタフェースモードの場合

SCOCR < IOC> = "0" の SCLK 出力モードのときは、前記ボーレートジェネレータ の出力を <math>2 分周し、基本クロックをつくります。

SCOCR < IOC> = "1" の SCLK 入力モードのときは、<math>SCOCR < SCLKS> の設定に従って立ち上がり/立ち下がりエッジを検出し、基本クロックをつくります。

• 非同期通信 (UART) モードの場合

SCOMODO <SC1:0> の設定により、前記ボーレートジェネレータからのクロック、内部クロック fio、タイマ TMRAO からの一致検出信号、または外部クロック (SCLKO 端子)のいずれかを選択し、基本クロック SIOCLK をつくります。

(4) 受信カウンタ

受信カウンタは、非同期通信 (UART) モードで用いられる 4 ビットのバイナリカウンタで、SIOCLK でカウントアップされます。データ 1 ビットの受信に SIOCLK が 16 発用いられ 7, 8, 9 発目でデータをサンプリングします。

3度のデータサンプリングによる多数決論理によって受信データを判断しています。

例えば、7,8,9発目のクロックで、データが1,0,1であれば、受信データは"1"と判断され、また、0,0,1であれば"0"と判断されます。

(5) 受信制御部

• I/O インタフェースモードの場合

SCOCR < IOC> = "0"の SCLK 出力モードのときは、SCOCR < SCLKS> の設定に 従って SCLKO 端子へ出力されるシフトクロックの立ち上がり/立ち下がりエッジで RXDO 端子をサンプリングします。

SCOCR <IOC> = "1"の SCLK 入力モードのときは、SCOCR <SCLKS> の設定に 従って SCLK 入力の立ち上がり/立ち下がりエッジで RXDO 端子をサンプリングします。

• 非同期通信 (UART) モードの場合

受信制御部は、多数決論理によるスタートビット検出回路を持ち、3度のサンプリング中2度以上"0"であれば正常なスタートビットと判断し、受信動作を開始します。 データ受信中も、多数決論理により受信データを判断しています。



(6) 受信バッファ

受信バッファは、オーバランエラーを防ぐため二重構造となっています。受信バッファ 1 (シフトレジスタ型) に受信データが 1 ビットずつ格納され、7 ビットまたは 8 ビットのデータがそろうともう一方の受信バッファ 2 (SCOBUF) へ移されるとともに割り込み INTRXO が発生します。

CPU は受信バッファ 2 (SC0BUF) の方をリードします。CPU が受信バッファ 2 (SC0BUF) をリードする前でも、受信データは受信バッファ1〜格納することができます。

ただし、受信バッファ 1 に次のデータが全ビット受信される前に受信バッファ 2 (SC0BUF) をリードしなければオーバランエラーとなります。オーバランエラーが発生した場合、受信バッファ 2 および SC0CR <RB8> の内容は保存されていますが、受信バッファ 1 の内容は失われます。

8 ビット UART のパリティ付加の場合のパリティビット、9 ビット UART モードの場合の最上位ビットは SCOCR <RB8> に格納されます。

9 ビット UART の場合、SC0MOD0 < WU>を"1" にすることによって、スレーブコントローラのウェイクアップ動作が可能で、SC0CR < RB8 > = "1" のときのみ、割り込み INTRX0 が発生します。

SIO 割り込みモードは SIMC レジスタによって設定可能です。

- 注 1) SCOCR<RB8>については受信バッファはダブルバッファ構造に対応していません。
- 注 2) 受信バッファ 1 から受信バッファ 2 への転送タイミングと CPU からのリードタイミングが同時の場合、不定になることがあります。これを避けるため、受信割り込みをトリガにして、受信バッファ 2 をリードするようにして下さい。
 - (7) 受信割り込み使用時の注意
 - 受信割り込みは、割り込みの検出方法をレベルとエッジから選択できます。詳細は、3.5.3(3)機能切り替えレジスタ SIMC を参照して下さい。
 - 受信割り込みは、割り込み検出方法がレベルの場合、レベルで出続けるため、割り込みジャンプ後も割り込み許可状態にしていると何度でも同じ割り込みが発生します。
 - (8) 送信カウンタ

送信カウンタは非同期通信 (UART) モードで用いられる 4 ビットのバイナリカウンタで、受信カウンタ同様 SIOCLK でカウントされ、16 発ごとに送信クロック TXDCLK を生成します。




図 3.14.3 送信クロックの生成

(9) 送信制御部

• I/O インタフェースモードの場合

SCOCR <IOC> = "0" の SCLK 出力モードのときは、SCOCR <SCLKS> の設定に 従って SCLK0 端子より出力されるシフトクロックの立ち上がり/立ち下がりエッジで 送信バッファのデータを 1 ビットずつ TXD0 端子へ出力します。

SCOCR < IOC> = "1" の SCLK 入力モードのときは、<math>SCOCR < SCLKS> の設定に従って SCLK 入力の立ち上がり/立ち下がりエッジで送信バッファのデータを 1 ビットずつ TXD0 端子へ出力します。

非同期通信 (UART) モード

送信バッファに CPU から送信データがライトされると次の TXDCLK の立ち上が りエッジに同期して送信を開始します。

ハンドシェイク機能

SIOCLK


TXDCLK

TXD


CTSO を使用することにより、1 データフォーマット単位での送信が可能となり、オーバランエラーの発生を防ぐことができます。この機能は SCOMOD<CTSE>の設定によってイネーブル/ディセーブルできます。

送信は $\overline{\text{CTSO}}$ 端子が"H"レベルになると、現在送信中のデータを送信完了後、 $\overline{\text{CTSO}}$ 端子が"L"レベルに戻るまで送信を停止します。ただし、 $\overline{\text{INTTXO}}$ 割り込みは発生し、次の送信データを $\overline{\text{CPU}}$ に要求し、送信バッファにデータをライトし、送信待機します。

なお、RTS 端子はありませんが、受信側にて受信が終了したとき(受信割り込みルーチン内)にRTS 機能に割り当てた任意の1ポートを"H"レベルにして、送信側に送信の一時停止を要求することにより容易にハンドシェイク機能を構築できます。



注 1) 送信中に CTSO 信号を立ち上げた場合は、送信終了後、次のデータの送信を停止します。 注 2) CTSO 信号立ち下がり後の最初の TXDCLK クロックの立ち下がりから送信を開始します。



Start bit

bit0

(10) 送信バッファ

送信バッファ SCOBUF は CPU よりライトされた送信データを最下位ビット(LSB)から順にシフトアウトし送出されます。全ビットシフトアウトされると送信バッファエンプティで INTTXO 割り込みが発生します。

(11) パリティ制御回路

シリアルチャネルコントロールレジスタ SCOCR <PE> を"1" に設定するとパリティ付の送信を行います。ただし、7 ビット UART または 8 ビット UART モードのみパリティ付加が可能です。SCOCR<EVEN> レジスタによって偶数あるいは奇数 パリティを選択することができます。

送信時、パリティ制御回路は送信バッファ SCOBUF はライトされたデータにより自動的にパリティを発生し、7 ビット UART モードのときは SCOBUF <TB7> に、8 ビット UART モードのときは SCOMODO <TB8> にパリティを格納して、送信します。なお、<PE> と <EVEN> の設定は、送信データを送信バッファにライトする前に行ってください。

受信時、受信バッファ 1 にシフトインされ、受信バッファ 2 (SC0BUF) に移されたデータにより、パリティを自動発生し、7 ビット UART モードのときは、SC0BUF < RB7> と、8 ビット UART モードのときは、SC0CR < RB8> のパリティと比較され、異なっているとパリティエラーが発生し、SC0CR < PERR> フラグがセットされます。



(12) エラーフラグ

受信データの信頼性をあげるために3つのエラーフラグが用意されています。

1. オーバランエラー <OERR>

受信バッファ 2 (SC0BUF) に有効データが格納されている状態で受信バッファ 1 に次のデータが全ビット受信されるとオーバランエラーが発生します。

オーバランエラー発生時の処理フロー例を下記に示します。

(受信割り込みルーチン)

- 1) 受信バッファをリードする
- 2) エラーフラグをリードする
- 3) if<OERR>= "1"の時
 - (ア) 受信禁止に設定 (<RXE>に "0"をライト
 - (イ) 現フレームの終了待ち
 - (ウ) 受信バッファのリード
 - (エ) エラーフラグのリード
 - (オ) 受信許可に設定
- (<RXE>に "1"をライト)
- (カ) 再送信要求
- 4) その他の処理
- 注) オーバランエラーは、受信バッファ 2(SCOBUF)のみが対象になります。従って、SCOCR<RB8>をリードしなかった場合は、オーバランエラーは発生しません。
 - 2. パリティエラー <PERR>

受信バッファ 2 (SC0BUF) に移されたデータから発生したパリティと、RXD 端子より受信したパリティビットとを比較し、異なっているとパリティエラーが発生します。

- 注) パリティエラーフラグはリードするとクリアされますが、2回検出をしているため、2回の間にパリティエラーフラグをリードした場合、クリアされてないように見えることがあります。これを避けるため、受信割り 込みをトリガにしてパリティエラーフラグのリードをするようにして下さい。
 - 3. フレーミングエラー <FERR>

受信データのストップビットを中央付近で3回サンプリングし、多数決した結果が"0"の場合フレーミングエラーが発生します。



(13) 各信号発生タイミング

1. UART モードの場合

受信

モード	9 ビット	8 ビット+パリテ	8 ビット,
	(注)	ィ(注)	7 ビット+パリティ,
			7ビット
割り込み発生	最終ビット (Bit 8) の	最終ビット (パリティビ	ストップビットの中央付近
タイミング	中央付近	ット) の中央付近	
フレーミングエラー	ストップビットの	ストップビットの	ストップビットの中央付近
発生タイミング	中央付近	中央付近	
パリティ エラー		最終ビット (パリティビ	ストップビットの中央付近
発生タイミング	_	ット) の中央付近	
オーバランエラー	最終ビット (Bit 8) の	最終ビット (パリティビ	ストップビットの中央付近
発生タイミング	中央付近	ット) の中央付近	

注) 9 ビットモード、8 ビット + パリティモードでは、割り込みは 9 ビット目と同時に発生します。 そのため、割り込み発生後、1 ビット転送分(ストップビットが転送されるまで)時間をおいてフレーミングエラーのチェックをしてください。

送信

モード	9-ビッド	8ビット+パリティ	8ビット,
			ブビット+ パリティ,
)) 7ビット
割り込み タイミング	ストップビット送信	ストップビット送信さ	ストップビット送信される直前
	される直前	れる直前	

2. I/O インタフェースモードの場合

送信	SCLK 送信モード	最終ビット終了直後 (図 3.14.3参照)
割り込み	SCLK 入力モード	最終 SCLK の立ち上がり直後 (立ち上がりモード), 立ち下がりモード
タイミング	\bigcap	では立ち下がり直後
	V/))	(図 3.14.4参照.)
受信	SCLK 送信モード	受信バッファ 2 (SC0BUF) へ受信データを移すタイミング
割り込み		(最終SCLKの直後) (図 3.14.15参照.)
タイミング	SCLK 入力モード	受信バッファ 2 (SC0BUF) へ受信データを移すタイミング
		(最終SCLKの直後). (図 3.14.16参照)

TOSHIBA TMP92CF26A

3.14.3 SFR説明






図 3.14.6 シリアルモードコントロールレジスタ 0 (SIO0 用、SCOMODO)



注) エラーフラグはリードされるとすべてクリアされるため、ビットテスト命令を用いて 1 ビットのみのテストは 行わないでください。

図 3.14.7 シリアルコントロールレジスタ (SIO0 用、SC0CR)




ボーレートジェネレータ分周値の"1"分周は UART モードで、+ (16 - K)/16 分周機能を使用しないときのみ設定可能です。I/O インタフェースでは設定しないでください。

注 2) + (16 - K)/16 分周機能を使用する場合、かならず BROADD <BROK3:0> に K値 (K = 1~15) を設定後に BROCR <BROADDE> = "1" を設定してください。BROADD レジスタの未使用ビットは、ライトしても動作に影響ありません。リード時は、不定です。

図 3.14.8 ボーレートジェネレータコントロール (SIO0 用、BR0CR, BR0ADD)

1,16

TOSHIBA



SC0BUF (1200H)

7	6	5	4	3	2	1	0	_
RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	(受信)

注) SC0BUF はリードモディファイライトできません。

図 3.14.9 シリアル送受信バッファレジスタ (SIO0 用、SC0BUF)

SC0MOD1 (1205H)

	7	6	5	4	3	(_2)	1	0
Bit symbol	12S0	FDPX0				//		
Read/Write	R	W			1	7		
リセット後	0	0						
機能	IDLE2 0: 停止 1: 動作	同期式 0: 半二重 1:全二重		7 (0				>

図 3.14.10 シリアルモードコントロールレジスタ (SIO0 用、SC0MOD1)

TOSHIBA

3.14.4 モード別動作説明

(1) モード 0 (I/O インタフェース モード)

このモードは、入出力端子 (I/O) 数を増やす場合に使用され、外部に接続されるシフトレジスタなどとデータの送受信を行います。

このモードには、同期クロック SCLK を出力する SCLK 出力モードと、外部より同期 クロック SCLK を入力する SCLK 入力モードがあります。




図 3.14.12 SCLK 入力モード接続例

外部クロック

外部クロック

1. 送信

SCLK 出力モードでは、CPU が送信バッファにデータをライトするたびに、8 ビットのデータが TXD0 端子、同期クロックが SCLK0 端子より出力されます。データがすべて出力されると、INTESO <ITXOC> がセットされ、割り込み INTTXO が発生します。




図 3.14.13 I/O インタフェース モード送信動作 (SCLKO 出力モード)

SCLK 入力モードでは、CPU により送信バッファにデータがライトされている状態で SCLK0 入力がアクティブになると、8 ビットのデータが TXD0 端子より出力されます。

データがすべて出力されると、INTESO <ITXOC> がセットされ割り込み INTTXO が発生します。




図 3.14.14 I/O インタフェース モード送信動作 (SCLK0 入力モード)

2. 受信

SCLK 出力モードでは受信データが CPU にリードされ、受信割り込みフラグ INTES0 <IRX0C> がクリアされるたびに、SCLK0 端子より同期クロックが出力され 次のデータが受信バッファ1にシフトインされます。8 ビットデータが受信されると、データは受信バッファ 2 (SC0BUF) に移され、再び INTES0 <IRX0C> がセットされ て割り込み INTRX0 が発生します。

最初の SCLK 出力の開始は、SC0MOD0<RXE>を"1"にセットすることで行います。




図 3.14.15 I/O インタフェース モード受信動作 (SCLK0 出力モード)

SCLK 入力モードでは受信データが CPU にリードされ、受信割り込みフラグ INTESO <IRXOC> がクリアされている状態で、SCLKO 入力がアクティブになると、次のデータが受信バッファ 1にシフトインされます。8ビットデータが受信されると、データは受信バッファ 2 (SCOBUF) に移され、再び INTESO <IRXOC> がセットされて割り込み INTRXO が発生します。




図 3.14.16 I/O インタフェース モード受信動作 (SCLKO 入力モード)

注) 受信動作を行う場合には SCLK 入/出力のどちらのモードでも、受信イネーブル状態 (SC0MOD <RXE> = 1) に しておく必要があります。

3. 送受信(全二重)

全二重モードで、送受信を行う場合は、かならず、受信割り込みレベルを"0"に設定し、送信割り込みのみに割込みレベル("1"~"6"のいずれか)を設定してください。 受信処理は、送信割り込み処理ルーチン内で、上記例のように、送信データセットの前に行ってください。

例: チャネル 0, SCLK 出力 9600bps で送受信を行う場合 fsys = 2.4576 MHz メインルーチンでの設定

P90(TXD0), P91(RXD0), P92(SCLK0)に設定します。

//O インタフェースモードに設定します。

X 全二重モードに設定します。

SCLK0 出力モード、立ち上がりエッジを選択します。

転送レートを 9600bps に設定します。

INTTX0レベルを1に設定します。

INTRX0 レベルを 0 に設定します。

受信許可に設定します。

送信データを設定し、送信開始します。

受信バッファをリードします。 次の送信データを設定します。

X = Don't care; "-" = No change

Acc SC0BUF (2) モード 1 (7 ビット UART モード)

Start / bit0 / 1 / 2 / 3 / 4

シリアルチャネルモードレジスタ SCOMOD <SM1:0> を 01 にセットすると 7 ビット UART モードになります。

このモードではパリティビットの付加が可能で、シリアルチャネルコントロールレジスタ SCOCR < PE>でパリティビット付加のイネーブル/ディセーブルを制御します。 < PE> = 1 (イネーブル) のときは、SCOCR < EVEN>で偶数パリティ/奇数パリティを選択できます。

X 5 X 6 X Even Stop

例) 下記フォーマットのデータを送信する場合の各コントロールレジスタの設定を示します。




(3) モード 2 (8 ビット UART モード)

X : Don't care, -: No change

SCOMODO <SM1:0> を 10 にセットすると 8 ビット UART モードになります。このモードでは、パリティビットの付加が可能で SCOCR <PE> でパリティビット付加のイネーブル/ディセーブルを制御します。<PE>=1 (イネーブル) のとき、SCOCR <EVEN> で偶数パリティ/奇数パリティの選択も可能です。

例) 下記フォーマットのデータを送信する場合の各コントロールレジスタの設定を示します。



メインルーチンでの設定

P91 を RXD0 端子として設定します。

8 ビット UART モードで受信イネーブルにします。 奇数パリティ付加します。

転送レートを 9600 bps に設定します。

INTTX0 割り込みをイネーブル、レベル 4 に設定します。

割り込みルーチンでの処理例

 $A_{CC} \leftarrow SCOCR AND 00011100$

if $A_{CC} \neq 0$ then ERROR

A_{CC} ← SC0BUF X: Don't care, -: No change エラーチェックを実行します。

受信データをリードします。


(4) モード 3 (9 ビット UART モード)

SC0MOD0 < SM1:0> を 11 にセットすると 9 ビット UART モードになります。このモードでは、パリティビットの付加はできません。

最上位ビット(9ビット目)は、送信の場合シリアルチャネルモードレジスタ SC0MOD0 の <TB8> にライトし、受信の場合シリアルチャネルコントロールレジスタ SC0CR の <RB8> に格納されます。また、バッファに対するライト、リードはかならず<TB8>,<RB8> を先に行い、SC0BUF を後にします。

ウェイクアップ機能

9 ビット UART モードでは、SC0MOD0 < WU>を"1" にすることによってスレーブコントローラのウェイクアップ動作が可能で、<RB8>=1 のときのみ割り込み INTRX0 が発生します。



注)スレーブコントローラの TXD 端子は、かならず ODE レジスタを設定してオープンドレイン出力モードにして ください。


図 3.14.17 ウェイクアップ機能によるシリアルリンク

プロトコル

- 1. マスタおよびスレーブコントローラは9ビット UART モードにします。
- 2. 各スレーブコントローラは SCOMODO <WU> を "1" にセットし、受信可能状態とします。
- 3. マスタコントローラは、スレーブコントローラのセレクトコード (8 ビット) を含む 1 フレームを送信します。このとき最上位ビット (ビット 8) <TB8> は "1" にします。



- 4. 各スレーブコントローラは、上記フレームを受信し、自分のセレクトコードと一致すれば、 WU ビットを "0" にクリアします。
- 5. マスタコントローラは指定したスレーブコントローラ (SCOMODO <WU>= 0 にクリアされたコントローラ) に対しデータを送信します。このとき、最上位ビット (ビット 8) <TB8>は "0" にクリアされます。



6. WU=1 のままのスレーブコントローラは、受信データの最上位ビット (ビット 8) の <RB8> が "0" であるため割り込み INTRXO が発生せず、受信データを無視します。 また、<WU> = 0 になったスレーブコントローラがマスタコントローラにデータを送信し、この送信データで受信終了をマスタコントローラに知らせることもできます。



設定例: 内部クロック fio を転送クロックとして 2 つのスレーブコントローラとシリア ルリンクさせる場合 TXD RXD TXD RXD TXD RXD マスタ スレーブ1 スレーブ2 セレクトコード 00000001 セレクトコー 00001010 マスタコントローラの設定 メインルーチン P9CR $\leftarrow \ X \ X \ X \ X \ X \ - \ 0 \ 1$ **▶ P90 を TXD0、P91 を RXD0 端子として設定します。** P9FC \leftarrow - - X X X - X 1 INTES0 ← X 1 0 0 X 1 0 1 INTTX0割り込みをイネーブル、割り込みレベルを4に設定し INTRX0割り込みをイネーブル、割り込みレベルを5に設定し ます。 SC0MOD0 \leftarrow 1 0 1 0 1 1 1 0 9ビット UART モードの転送クロックとして f_{lo}を設定します。 ← 0 0 0 0 0 0 1¹ スレーブコントローラ1のセレクトコードを設定します。 SC0BUF 割り込みルーチン (INTTX0) SC0MOD0 TB8 を "0" に設定します。 ← 0 送信データを設定します。 SC0BUF スレーブの設定 メイン P9CR $X \times X \times X$ 0 1 P9FC XXX - X1P90をTXD0 (オープンドレイン出力) P91をRXD0にします。 X X X X X X X 1 P9FC2 \leftarrow X 1 0 0 X 1 0 0 INTES0 INTTX0, INTRX0 をイネーブルにします。 SC0MOD0 ← 0 0 1 1 1 1 1 0 転送クロックとして f_{IO} を使用する 9 ビット UART 送信モー

ギで、<WU> =を"1" に設定します。

Acc ← SC0BUF

INTRX0 割り込み

if Acc =セレクトコード

Then SC0MOD0 ← - - - 0 - - - - < WU> を 0 にクリア

3.14.5 IrDAのサポート

SIO0 には、赤外線データ通信規格である「IrDA1.0」のハードウエア規格をサポートするためのデータ変復調機能があります。図 3.14.18に、構成図を示します。





図 3.14.18 IrDA の構成図

(1) 送信データの変調


送信データが "0" のときは、モデムはボーレート周期の 3/16 倍の幅、または 1/16 倍の幅の TXD0 端子に "1"を出力します。またパルス幅は SIRCR<PLSEL>にて選択されます。 送信データが "1" のときは、モデムは "0"を出力します。



(2) 受信データの変調

受信データが、有効なパルス "1"の幅のときは、モデムは SIOO に対して "0" を出力し、 それ以外のときは、"1" を出力します。

有効なパルス幅は SIRCR < SIRWD3:0>にて選択されます。



(3) データのフォーマット

データフォーマットは、以下のフォーマットのみとなります。

- データ長:8ビット
- パリティビット:なし
- ストップビット:1ビット
- (4) SFR 説明

図 3.14.21 にコントロールレジスタを示します。このレジスタの設定変更を行うときは、かならず SIO0 が停止している間に行ってください。以下にこのレジスタの設定方法の特徴を示します。

1) SIO 設定 ;SIO を UART に設定します。

LD (SIRCR), 07H ;受信データパルス幅を 16x に設定します。
 LD (SIRCR), 37H ;TXEN, RXEN の送受信を許可します。

4) 送受信スタート ;SIOO から送信データが送られてくるか、赤外線受信パルスを受けると、 および SIOO 用の受信 データの変復調を行います。

(5) 使用上の注意

1. IrDA 使用時のボーレート作成

IrDA 使用時のボーレートは SIO 本体の SC0MOD0<SC1:0>に "01"を設定し、ボーレートジェネレータを使用して作成してください。それ以外の TA0TRG、fro、SCLK0 入力は使用できません。

2. IrDA 送信時の出力パルス幅、ボーレートジェネレータ IrDA1.0 の物理層規格として、データの転送速度と赤外線パルス幅が規定されています。

転送速度 パルス幅 パルス幅 3/16 パルス幅 転送速度 変調方式 許容誤差 (最小値)。 (公称値) (最大値) (%)2.4 kbps RZI ±0.87 1.41 µs 78.13 μs 88.55 μs ±0.87 9.6 kbps RZI 1.41 us 19.53 μ\$ 22.13 μs 19.2 kbps RZI ±0.87 1.41 µs $9.77 \, \mu s$ 11.07 µs 5.96 με 38.4 kbps RZI ±0.87 1.41 µs 4.88 μs 57.6 kbps RZI 4.34 μs ±0.87 1.41 μs 3.26 µs 115.2 kbps RZI ±0.87 1.41 μs 1.63 μs 2.23 μs

表 3.14.3 転送速度とパルス出力幅の規格

赤外線パルス出力幅は、ボーレート $T \times 3/16$ 、または $1.6 \mu s$ (ボーレート 115.2 kbps 時の $T \times 3/16$ に相当) と規定されています。

TMP92CF26A では、送信時の出力パルス幅を $T \times 3/16$ と $T \times 1/16$ とを選択できる機能がありますが、 $T \times 1/16$ を選択できるのは転送レートが 38.4 kbps 以下のときだけです。 115.2 kbps. 57.6 kbps 時には、出力パルス幅を $T \times 1/16$ に設定してはいけません。

同様の理由で、SIOO のボーレートジェネレータでの+(16-K)/16 分周機能は 115,2Kbps のボーレートを発生させ使用することはできません。また、送信パルス幅を 1/16 に設定し、転送レートの 38.4 kbps を SIOO のボーレートジェネレータで生成するときもまた、+(16-K)/16 分周機能を使用することはできません。

	20.11.11	10 11/1 10 25	/PJ /X/ -	, , ,	-700 Т			
パルス幅	ボーレート							
	115.2 kbps	57.6 kbps	38.4 kbps	19.2 kbps	9.6 kbps	2.4 kbps		
T × 3/16	×(注)	0	0	0	0	0		
T × 1/16	- (×	0	0	0		

表 3.14.4(16-K)/16 分周機能のボーレートとパルス幅

O: (16-K)/16 分周機能使用可

×: (16-K)/16 分周機能使用不

-: 1/16 パルス幅に設定不可

注) 特別な場合で(16-K)/16 分周機能使用可

		7	6	5	4	3	2 _	1	0	
SIRCR	bit Symbol	PLSEL	RXSEL	TXEN	RXEN	SIRWD3	SIRWD2	SIRWD1	SIRWD0	
(1207H)	Read/Write				R	W				
()	リセット後	0	0	0	0	0	0	(o) P	0	
		送信パル	受信	送信動作	受信動作	SIRRxD の律	対パルス幅	の設定		
		ス幅選択	データ	0: 禁止	0: 禁止		(+1) +100ns	以上のパルス	ヾ幅を有効	
	機能	0: 3/16	論理	1: 許可	1: 許可	とする				
		1: 1/16	0: "H"パルス				1~14			
			1:"L"パルス			設定不可	0, 15			
							パルス幅の記		E値+1)+100ns	s
					2		1/f _{SYS}	> //		
					4(//		設定不可			
								上のパルスロ	幅のものを有	効とす
						- , - 	 			
					\\	1110	20 v. 100mC	ri Forgil 7	に幅のものをす	ケカレ
						/ /	30 X+100113 する	以上のハルス	「畑のものです	∃XJC
					\rightarrow		· 設定不可			
							間) 動作の許可	<u> </u>		
				7	(0	受信動作を禁	き止する しょうしょう		
))			(受信された)	入力は無視さ	れます)	
							受信動作を評	F可する		
			$((// \le)$			→送信 (変記	間) 動作の許す	ij		
					$(\bigcirc /)$		送信動作を禁 (SIO からの <i>)</i>	*止する 入力は無視さ	れます)	
		///				1	送信動作を評	F可する		
			\	=		→送信パル	ス幅の選択			
	^/	\rightarrow	*			0	3/16 のパルス	へ幅		
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\			_	\supset	1	1/16 のパルス	ス幅		
			^(
^										
		Z	図 3.14	1.21 IrDA	、コントロ	ールレジス	くタ			

TOSHIBA TMP92CF26A


3.15 シリアルバスインタフェース (SBI)

シリアルバスインタフェース (SBI) を 1 チャネル内蔵しています。 シリアルバスインタフェースは、下記の動作モードのみを持っています。

• I2C バスモード (マルチマスタ)

I²C バスモードのときには、PV6 (SDA), PV7 (SCL) を通して外部デバイスと接続されます。

各端子の設定は、下記のとおりとなります。



TOSHIBA

3.15.2 制御


シリアルバスインタフェースの制御および動作状態のモニタは、以下のレジスタで行います。

- シリアルバスインタフェース制御レジスタ 0 (SBICRO)
- シリアルバスインタフェース制御レジスタ 1 (SBICR1)
- シリアルバスインタフェース制御レジスタ 2 (SBICR2) △
- シリアルバスインタフェースデータバッファレジスタ (SBIDBR)
- I^2C バスアドレスレジスタ (I2CAR)
- シリアルバスインタフェースステータスレジスタ (SBISR)
- シリアルバスインタフェースボーレートレジスタ 0 (SBIBRO)


3.15.3 I²Cバスモード時のデータフォーマット

I2Cバスモード時のデータフォーマットを図3.15.2に示します。


(a) アドレッシングフォーマット



(b) アドレッシングフォーマット(再スタートあり)



(c) フリーデータフォーマット (マスタデバイスからスレーブデバイスへデータを転送する転送フォーマット)



S: スタートコンディション

R/W:方向ビット

ACK: アクノリッジビット

P: ストップコンディション

図 3.15.2 I²C バスモード時のデータフォーマット

TOSHIBA

3.15.4 I²Cバスモード時のコントロールレジスタ

シリアルバスインタフェース (SBI) を I^2C バスモードで使用するときの制御および動作状態のモニタは、以下のレジスタで行います。

シリアルバスインタフェース制御レジスタ 0

SBICR0 (1247H)

リード モディファ イライト できません。

		297	ルハスイン	ブノエー/	、町町レン.	^ / 0	_	
	7	6	5	4	3	2	1	0
Bit symbol	SBIEN	-	ı	-	-	-		_
Read/Write	R/W			-	R			
リセット後	0	0	0	0	0	0	0	0
機能	SBI 動作 0:禁止 1:許可			リードする	と常に"0"に	なります。	<u>()</u>	

<SBIEN>: SBI を使用する場合は、SBI モジュールの各レジスタを設定する前に SBI 動作許可"1"にしてください。



SBICR1 (1240H)

リード モディファイ ライト できません。

	シリアルバスインタフェース制御レジスタ 1							
	7	6	5	4	3	2	1	0
Bit symbol	BC2	BC1	BC0	ACK	_	SCK2	SCK1	SCK0/ SWRMON
Read/Write		R/W		R/W	R	R/	W .	R/W
リセット後	0	0	0	0	1	0	0	0/1 (注 2)
機能	転送ビット数	数の選択 注 1)	アクノリッ	リードする	内部 SCL 出	カクロックの	
				ジメント	と常に "1"が	周波数選択と	とリセット	
				クロック	になりま	モニタ /		
				0:発生	す。	\	() }	
				しない			,	
				1:発生する	^	((//		

内部 SCL 出力クロックの周波数選択 <SCK2:0> @ライト

			. -		
Ī	000	n = 4	+/	(注3)	,
	001	n = 5	-/	(注3)	,
	010	n = 6	-/	(注 3)	√システムクロック: f _{SYS} \
	011	n € 7\	-	(注 3)	(=80MHz)
	100	n=8	68	kHz	クロックギア :, fc/1
	101	n=9	36	kHz	│ 周波数 = ^{-TSYS/4} [Hz]
	110	(n ≠ 10)	19	kHz	2"+36
ı	111	(Reserved)	(Re	served	. (7/10)

ソフトウエアリセット状態モニタ <SWRMON> @リード

Q	ソフトウェアリ	乜	19	ト中	
1	初期値	\Box			

アクノリッジメントのためのクロック発生の選択

> 0	アクノリッジのためのクロックを発生しない。
1	アクノリッジのためのクロックを発生する。

転送ビット数の選択

<bc2:0></bc2:0>	<ack> = 0</ack>)のとき	<ack>=1のとき</ack>			
<bc2:0></bc2:0>	クロック数	データ長	クロック数	データ長		
000	8	8	9	8		
001	1	1	2	1		
010	2	2	3	2		
011	3	3	4	3		
100	4	4	5	4		
101	5	5	6	5		
<u>)</u> 110	6	6	7	6		
111	7	7	8	7		

- 注 1) SCL ラインクロックの周波数については、3.15.5 (3)「シリアルクロック」を参照してください。
- 注 2) SCKO の初期値は "0"、 SWRMON の初期値は、SBI 動作許可(SBICRO<SBIEN>="1") の場合 SWRMON ="1"、 SBI 動作禁止(SBICR0<SBIEN>="0") の場合 SWRMON ="0"です。
- 注3) 本 PC バス回路は、高速モードに対応していません。標準モードのみの対応となります。100kbps を超える設 定が可能な場合がありますが I2C 規格の規格外となります。

図3.15.4 I2C バスモード関係のレジスタ

シリアルバスインタフェース制御しぶスタク

SBICR2 (1243H)

リード モディファイ ライト できません。

シリアルバスインダフェース制御レジスダ 2									
	7	6	5	4	3	2	1	0	
Bit symbol	MST	TRX	BB	PIN	SBIM1	SBIM0	SWRST1	SWRST0	
Read/Write		V	V	_	W 注 1)		W 注 1)		
リセット後	0	0	0	1	0	0	0	0	
機能	マスタ/	送信/受信	スタート/	INTSBI	シリアルバ	スインタフ	ソフトウエ	アリセット	
	スレーブ	の選択	ストップ	割り込み	ェースの動	作モード選	の発生		
	の選択	0:受信	コンディ	要求解除	択注2) 最初に"10"			、次に"01"	
	0:スレーブ	1:送信	ションの	0: Don't	00:ポートモード をライトすると、			ると、ソフ	
	1:マスタ		発生	care	01: Reserved トリセットが発生		が発生しま		
			0:ストップ	1:割り込み	10: I ² C バス	チード\\	身 。		
			コンディ	要求の	11: Reserve	;d			
			ション発生	解除	(()>			
			1:スタート						
			コンディ				6		
			ション発生		(4)	\vee	M		

→ シリアルバスインタフェースの動作モード選択 注 2)

00	ポートモード (シリアルバスインタフェースの出力禁止)
	Reserved
10	1ºC バスモード
11	Reserved

注 1) このレジスタをリードすると、SBISR レジスタとして機能します。

注 2) ポートモードへの切り替えは、バスフリーを確認してから行ってください。

また、ポートモードから I^2 C バスモードへの切り替えは、ポートの状態が "H" レベルになっていることを確認 してから行ってください。

図 3.15.5 N²C バスモード関係のレジスタ

表 3.15.1 ベースクロック 分解能

 $@f_{SYS} = 80MHz$

クロックギア値	ベースクロック
<gear1:0></gear1:0>	分解能
000(fc)	f _{SYS} /2 ² (50ns)
001(fc/2)	f _{SYS} /2 ³ (0.1μs)
010(fc/4)	f _{SYS} /2 ⁴ (0.2μs)
011(fc/8)	f _{SYS} /2 ⁵ (0.4μs)
100(fc/16)	f _{SYS} /2 ⁶ (0.8μs)

シリアルバスインタフェースステータスレジスタ

SBISR (1243H)

リード モディファイ ライト できません。

シリアルハスインダフェースステーダスレシスダ								
	7	6	5	4	3	2	1	0
Bit symbol	MST	TRX	BB	PIN	AL	AAS	AD0	LRB
Read/Write			-	F	₹	_	_	-
リセット後	0	0	0	1 注 2)	0	0	0	0
機能	マスタ/ スレーブ 選択 モニタ	送信/受信 選択 モニタ 0:受信	I ² C バス 状態 モニタ 0:バス	INTSBI 割り込み 要求 モニタ	アービト レーショ ンロスト 検出	スレーブ アドレス 一致検出 0:未検出	ゼネラル コ ー ル 検 出 0: 未検出	最終受信 ビット モニタ 0: "0"
	0:スレーブ 1:マスタ	1:送信	フリー 1:バス ビジー	0:割り込み 要求発生 状態 1:割り込み 要求解除 状態	0: 一 1: 検出	1: 検出	1. 検出	1: "1"

注 1) このレジスタをライトすると、SBICR2 として機能します。

注 2) PIN の初期値は SBI 動作許可(SBICRO<SBIEN>="1") の場合 PIN ="1"、SBI 動作禁止(SBICRO<SBIEN>="0") の場合 PIN = "0"です。

図 3.15.6 I²C バスモード関係のレジスタ

SBIBR0 (1244H)

リード モディファイ ライトできま せん。

シリアルハスインダフェースホーレートレンスダ 0								
	7	6	5	4	3	2	1	0
Bit symbol	-	I2SBI	-	-	-	-	-	_
Read/Write	W	R/W			R			R/W
リセット後	0	0	1	1	1	1	1	0
機能	リードす	IDLE2		リードすると常に"1"になります。 ゚				
	ると常に	0: 停止						トしてく
	"1"になり	1: 動作						ださい。
	ます。							

IDLE2 時の動作

0 停止 動作

シリアルバスインタフェースデータバッファレジスタ

SBIDBR (1241H)

リード

7 6 5 4 2 0 3/ 1 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 Bit symbol Read/Write R (受信)/W (送信) リセット後

モディファイ ライトできま せん。

- 注 1) 送信データライト時には、データを MSB (ビット 7) 側につめてライトしてください。また、受信データは LSB 側に格納されます。
- 注 2) SBIODBR はライト用のバッファとリード用のバッファを個別に持っているため、ライトしたデータをリード することはできません。従って、ビット操作などのリードモディファイライト命令 (RMW) ではアクセスでき ません。

DC バスアドレスレジスタ

I2CAR (1242H)リード モディファイ ライトできま せん。

2640140000									
	7	6	(5)	4	3	//2	1	0	
Bit symbol	SA6	SA5	SA4	SA3	↑ SA2	SA1	SA0	ALS	
Read/Write				/R/	W		_	-	
リセット後	0	0	0	0 /	0	0	0	0	
機能	スレーブデ	バイスとして	動作すると	きのスレーブ	アドレスの	設定		アドレス 認識 モードの 指定	

アドレス認識モードの指定

0 スレーブアドレスを認識する。 スレーブアドレスを認識しない。

l²C バスモード関係のレジスタ 図 3.15.7

3.15.5 I²Cバスモード時の制御

(1) アクノリッジメントモードの指定

スレーブアドレス一致、またはゼネラルコール検出時、SBICR1<ACK>を"1"にセットしておくと、アクノリッジメントモードとして動作します。マスタのときには、アクノリッジ信号のためのクロックを 1 クロック付加します。トランスミッタモードのときには、このクロックの期間中、SDA 端子を開放し、レシーバからのアクノリッジ信号を受信できる状態にします。レシーバモードのときにはこのクロック期間中、SDA 端子を"L"レベルに引き、アクノリッジ信号を発生します。

<ACK>を"0"に設定しておくと、非アクノリッジメントモードとして動作し、マスタのときにアクノリッジ信号のためのクロックを発生しません。

(2) 転送ビット数の選択

SBICR1<BC2:0>により、次に送受信するデータのビット数を選択します。

<BC2:0> はスタートコンディションにより "000" にクリアされるため、スレーブアドレス, 方向ビットの転送は必ず 8 ビットで行われます。それ以外のとき、<BC2:0>は一度設定された値を保持します。

- (3) シリアルクロック
 - a. クロックソース

SBICR1<SCK2:0> で、マスタモード時に SCL 端子から出力されるシリアルクロックの最大転送周波数を選択します。通信ボーレートを設定する場合、本誌記載の下記計算式に合わせて trowの最小幅など、I²C バス規定を満足する通信ボーレートを選択してください。

110

10




図 3.15.8 クロックソース

b. クロック同期化

I²C バスでは、端子の構造上バスをワイヤードアンドで駆動させるため、クロックラインを最初に "L" レベルに引いたマスタが、"H" レベルを出力しているマスタのクロックを無効にします。このため、"H" レベルを出力しているマスタはこれを検出し、対応する必要があります。

クロック同期化機能を持っており、バス上に複数のマスタが存在する場合でも、 正常に転送が行われます。

クロック同期の手順を、バス上に 2 つのマスタが同時に存在した場合を例に挙げて以下に示します。




図 3.15.9 クロック同期化の例

a点でマスタ A が内部 SCL 出力を "L" レベルに引くことで、バスの SCL ラインは "L" レベルになります。マスタ B はこれを検出し、マスタ B の "H" レベル期間のカウントをリセットし、内部 SCL 出力を "L" レベルに引きます。

b点でマスタ Aは"L" レベル期間のカウントを終わり、内部 SCL 出力を"H" レベルにします。しかし、マスタ B が、バスの SCL ラインを"L" レベルに保持し続けているので、マスタ Aは"H" レベル期間のカウントを止めます。マスタ Aは、c点でマスタ B が内部 SCL 出力を"H" レベルにし、バスの SCL ラインが"H" レベルになったことを検出後、"H" レベル期間のカウントを始めます。

以上のようにバス上のクロックは、バスに接続されているマスタの中で最も短い "H" レベル期間を持つマスタと、最も長い "L" レベル期間を持つマスタによって決定されます。

(4) スレーブアドレスとアドレス認識モードの設定

スレーブデバイスとして動作させるときは、I2CAR にスレーブアドレス <SA6:0> と <ALS> を設定します。

<ALS> に "0" を設定すると、アドレス認識モードになります。

(5) マスタ/スレーブの選択

SBICR2<MST> を\"1"に設定すると、マスタデバイスとして動作します。

<MST>を"0"に設定すると、スレーブデバイスとして動作します。<MST> はバス上のストップコンディションの検出、またはアービトレーションロストの検出で、ハードウエアにより"0"にクリアされます。

(6) トランスミッタ/レシーバの選択

SBICR2<TRX>を"1"に設定するとトランスミッタとして動作し、<TRX>を"0"に設定するとレシーバとして動作します。

スレーブモード時は、

- アドレッシングフォーマットのデータ転送を行うとき
- 受信したスレーブアドレスが I2CAR にセットした値と同じとき
- ゼネラルコール (スタートコンディション後の8ビットのデータがすべて"0") を受信したとき

ハードウエアによりマスタデバイスから送られてくる方向ビット (R/\overline{W}) が "1" の場合、< TRX> は "1" にセットされ、"0" の場合、< TRX> は "0" にクリアされます。

マスタモード時は、スレーブデバイスからアクノリッジが返ってくると、ハードウエアにより、送信した方向ビットが"1"の場合、<TRX>は"0"に、方向ビットが"0"の場合、<TRX>は"1"に変化します。アクノリッジが返ってこないときは、以前の状態を保ちます。

<TRX>はバス上のストップコンディションの検出、または、アービトレーションロストの検出で、ハードウエアにより"0"にクリアされます。

(7) スタート/ストップコンディションの発生

SBICR<BB>が"0"のときに、SBICR2<MST, TRX, BB, PIN>に"1"をライトすると、バス上にスタートコンディションと、データバッファレジスタにライトしたスレーブアドレス、方向ビットが出力されます。あらかじめ <ACK>に"1"を設定してください。



図 3.15.10 スタートロンディションの発生とスレーブアドレスの発生

 $\langle BB \rangle =$ "1" のときに、 $\langle MST, TRX, PIN \rangle$ に "1", $\langle BB \rangle$ に "0" をライトすると、バス上にストップコンディション出力のシーケンスを開始します。バス上にストップコンディションが発生するまで、 $\langle MST, TRX, BB, PIN \rangle$ の内容を書き替えないでください。




図 3.15.11 ストップコンディションの発生

また、SBISR<BB>をリードすることで、バスの状態を知ることができます。<BB>は、バス上のスタートコンディションを検出すると"1"にセットされ(バスビジー状態)、ストップコンディションを検出すると"0"にクリアされます(バスフリー状態)。

(8) 割り込みサービス要求と解除

シリアルバスインタフェース割り込み要求 (INTSBI) が発生すると、SBICR2<PIN> が "0" にクリアされます。<PIN> が "0" の間、SCL ラインを "L" レベルに引きます。

<PIN>は"1"ワードの送信または受信が終了すると"0"にクリアされ、SBIDBRにデータをライトするか、SBIDBRからデータをリードすると、"1"にセットされます。

 $\langle PIN \rangle$ が "1" にセットされてから SCL ラインが開放されるまで、 t_{LOW} の時間がかかります。

アドレス認識モード (<ALS> = "0") では、受信したスレーブアドレスが I2CAR にセットした値と同じとき、またはゼネラルコール (スタートコンディション後の 8 ビットのデータがすべて "0") を受信したときに、<PIN> が "0" にクリアされます。プログラムで SBICR2<PIN> に "1" をライトすると "1" にセットされますが、"0" をライトしても "0" にクリアされません。

(9) シリアルバスインタフェースの動作モード

SBICR2<SBIM1:0> でシリアルバスインタフェースの動作モードを設定します。

I²C バスモードで使用するときは、シリアルバスインタフェース端子の状態が "H" レベルになっていることを確認後、<SBIM1:0> を"10" に設定します。

ポートモードへの切り替えは、バスがフリーであることを確認してから行ってください。

(10)アービトレーションロスト検出モコタ

I²C バスではマルチマスタ (1つのバス上で同時に2つ以上のマスタが存在する) が可能なため、転送されるデータの内容を保証するために、バスのアービトレーション手順が必要となります。

バスビジー状態の時に、スタートコンディションを出力しようとした場合は SCL,SDA ラインには出力されずにアービトレーションロストが発生します。I²C バスではバスのアービトレーションに SDA ラインのデータを使用します。

アービトレーションの手順を、バス上に 2 つのマスタが同時に存在した場合を例に挙げて以下に示します。a 点のビットまでマスタ A, マスタ B とも同じデータを出力し、a 点でマスタ Aが "L" レベルを出力、マスタ Bが "H" レベルを出力すると、バスの SDA ラインはワイヤードアンドで駆動されるために、マスタ A よって "L" レベルに引かれます。b 点でバスの SCL ラインが立ち上がると、スレーブデバイスは SDA ラインデータ (マスタ A のデータ) を取り込みます。このときマスタ B の出力したデータは無効になります。マスタ B のこの状態を "アービトレーションロスト" と呼びます。マスタ B は SDA 端子を開放し、ほかのマスタの出力するデータに影響を及ぼさないようにします。また、複数のマスタが 1 ワード目でまったく等しいデータを送信した場合、アービトレーションの手順は 2 ワード目以降も継続されます。




図 3.15.12 アービトレーションロスト

バスの SDA ラインのレベルと内部 SDA 出力のレベルの比較は、SCL ラインの立ち上がりで行います。この比較結果が不一致の場合、アービトレーションロストになり、SBISR<AL>が"1"にセットされます。

<AL>が"1"にセットされると SBISR<MST, TRX> は"0"にリセットされ、スレーブレシーバモードになります。そのため、<AL>が"1"にセットされた後のデータ転送ではクロックの出力を停止します。

<AL>はSBIDBR にデータをライトするか、SBIDBR からデータをリードする、またはSBICR2 にデータをライトすると、"0" にリセットされます。




図 3.15.13 マスタ B の場合の例 (D7A = D7B, D6A = D6B)

(11) スレーブアドレス一致検出モニタ

SBISR<AAS>は、スレーブモード時、アドレス認識モード(I2CAR<ALS>="0")のとき、ゼネラルコールまたは I2CAR にセットした値と同じスレーブアドレスを受信すると "1" にセットされます。<ALS>="1" のときは、最初の 1 ワードが受信されると "1" にセットされます。<AAS> は SBIDBR にデータをライトするか、SBIDBR からデータをリードすると "0" にクリアされます。

(12)ゼネラルコール検出モニタ

SBISR<AD0>は、スレーブモード時、ゼネラルコール(スタートコンディション後の8 ビットのデータがすべて"0")を受信したとき"1"にセットされ、バス上のスタートコン ディションまたはストップコンディションが検出されると、"0"にクリアされます。

(13) 最終受信ビットモニタ

SBISR<LRB>には、SCL ラインの立ち上がりで取り込まれた SDA ラインの値がセットされます。

アクノリッジメントモードのとき、INTSBI 割り込み要求発生直後に SBISR<LRB> をリードすると、ACK 信号がリードされます。

(14) ソフトウエアリセット

シリアルバスインタフェース回路が外部からのノイズによりロックした場合、ソフトウエアリセット機能を使い、シリアルバスインタフェース回路を初期化することができます。

SBICR2<SWRST1:0> 〜最初に"10"、次に"01"をライトすると、シリアルバスインタフェース回路にリセット信号が入力され、回路が初期化されます。

このとき、すべてのコントロールレジスタとステータスプラグは、リセット直後の値となります。

また、SBICR1<SWRMON>はシリアルバスインタフェース回路の初期化が終了すると、 自動的に"1"にセットされます。

- 注) ソフトウエアリセットをかけると動作モード選択もリセットされ、I2Cモードからポートモードになります。
 - (15) シリアルバスインタフェースデータバッファレジスタ (SBIDBR)

SBIDBR をリード/ライトすることで、受信データのリード/送信データのライトを行います。

また、マスタモード時において、このレジスタにスレーブアドレスと方向ビットを設定後、スタートコディションを発生します。

(16) I²C バスアドレスレジスタ (I2CAR)

I2CAR<SA6:0> は、スレーブデバイスとして動作する場合のスレーブアドレスを設定するビットです。

また、I2CAR<ALS>= "0" に設定すると、マスタデバイスから出力されるスレーブアドレスを認識し、データフォーマットはアドレッシングフォーマットとなります。<ALS>= "1" に設定すると、スレーブアドレスを認識せず、データフォーマットはフリーデータフォーマットとなります。

(17) IDLE2 設定レジスタ (SBIBRO)

SBIBR0<I2SBI>は、IDLE2 モードに遷移した際に動作の許可/禁止を設定するレジスタです。

HALT命令を実行する前に、あらかじめ設定してください。



TOSHIBA

3.15.6 I²Cバスモード時のデータ転送手順

(1) デバイスの初期化

最初に SBICR1<ACK, SCK2:0> を設定します。SBICR1 のビット 7~5、3 には "0" を ライトしてください。

次に I2CAR にスレーブアドレス <SA6:0> と <ALS> (アドレッシングフォーマット時、 <ALS>="0")を設定します。

最後に、SBICR2<MST, TRX, BB> に "0"、<PIN> に "1"、<SBIM1:0> に "10"、ビ ット1,0に"0"をライトし、初期状態をスレーブレシーバモードにします。

7 6 5 4 3 2 1 0

SBICR1 \leftarrow 0 0 0 X 0 X X X

ACK および SCL クロックの設定をします。

I2CAR \leftarrow X X X X X X X X SBICR2 ← 0 0 0 1 1 0 0 0 スレーブアドレスおよびアドレス認識モードの設定をします。

スレーブレシーバモードにします。

注) X: Don't care

- (2) スタートコンディション、スレーブアドレスの発生
 - a. マスタモードの場合

マスタモード時は、スタートコンディションとスレーブアドレスを次の手順で発 生します。

はじめに、バスフリー状態 (<BB>="0") を確認します。

次に、SBICR1<ACK>に"1"をライトして、アクノリッジメントモードに設定し ます。また、SBIDBRに、送信するスレーブアドレスと方向ビットのデータをライ トします。

<BB>= "0" の状態で、SBICR2<MST, TRX, BB, PIN> に "1111" をライトすると、 バス上にスタートコンディションが発生します。スタートコンディションの発生に 次いで、SCL端子から9発のクロッタを出力します。最初の8クロックで、SBIDBR に設定したスレーブアドレスと方向ビットを出力します。9 クロック目で、SDA ラ インを開放し、スレーブデバイスからのアクノリッジ信号を受信します。

9クロック目の立ち下がりで、INTSBI割り込み要求が発生し、<PIN> = "0" に クリアされます。マスタモード時は、<PIN> = "0" の間 SCL ラインを "L" レベル に引きます。また、スレーブデバイスからのアクノリッジ信号が返ってきたときの み、INTSBI 割り込み要求の発生により、送信した方向ビットに合わせて <TRX> は 変化します。

メインルーチンでの設定

7 6 5 4 3 2 1 0

Reg.

← SBISR <

Reg. if Reg. ← Reg. e 0x20

€0x00

バスがフリー状態になるまで確認します。

Then

SBICR1 \leftrightarrow X X X 1 X X X X

アクノリッジメントモードに設定します。

SBIDBR1 ← X X X X X X X X X

目的のスレーブのスレーブアドレスと方向をセットします。

SBICR2 ← 1 1 1 1 1 0 0 0

スタートコンディションの発生を行います。

INTSBI 割り込みルーチンでの処理例

INTCLR ←0X2a 割り込み要求をクリアします。

処理


割り込み終了

b. スレーブモードの場合

スレーブモードの場合は、スタートコンディションとスレーブアドレスを受信します。

マスタデバイスからのスタートコンディションを受信した後、SCL ラインの最初の 8 クロックで、マスタデバイスからのスレーブアドレスと方向ビットを受信します。ゼネラルコールまたは I2CAR に設定されたスレーブアドレスと同一のアドレスを受信したとき、9 クロック目で SDA ラインを "L" レベルに引き、アクノリッジ信号を出力します。

9 クロック目の立ち下がりで INTSBI 割り込み要求が発生し、<PIN> ("0" にクリアされます。スレーブモード時は<PIN> ("0" の間、>CL ラインを "L" レベルに引きます。



(3) 1ワードのデータ転送

1ワード転送終了の INTSBI 割り込みの処理で <MST> をテストし、マスタモード/ス レーブモードの判断をします。

a. マスタモードの場合 (<MST> = "1")

<TRX> をテストし、トランスミッタ/レシーバの判断をします。

トランスミッタモードの場合 (<TRX>="1")

<LRB> をテストします。<LRB> が "1" のとき、レシーバはデータを要求してい ないのでストップコンディションを発生する処理(後記参照)を行ってデータ転送を 終了します。

<LRB>が"0"のとき、レシーバが次のデータを要求しています。次に転送するデ ータのビット数が8ビットのとき、SBIDBRに転送データをライトします。8ビッ ト以外のときは <BC2:0>, <ACK> を設定し、転送データを SBIDBR にライトしま す。データをライトすると <PIN> が "1" になり、SCL 端子から次の 1 ワードのデ ータ転送用のシリアルクロックが発生され、SDA 端子から1ワードのデータが転送 されます。転送終了後、INTSBI割り込み要求が発生して <PIN> が "0" になり、SCL 端子を "L" レベルに引きます。複数ワードの転送が必要な場合は、上記 <LRB> の テストから繰り返します。

if MST = 0

Then スレーブモード時の処理へ移行

if TRX = 0

Then レシーバモード時の処理へ移行

Then ストップコンディションを発生する処理へ移行

7 6 5 4 3 2 1 0

SBICR1 \leftarrow X X X X X X X X

転送ビット数および ACK を設定します。

転送データをライトします。

SBIDBR \leftarrow X X X X X X X X

割り込み終了

注) X: Don't care

スレーブ出力


SCL 端子 SBIDBR へのライト SDA 端子 D7 D6 D5 D4 /D3 D2 D1 D0 ACK , レシーバからの アクノリッジ信号 <PIN> INTSBI 割り込み要求 マスタ出力

図 3.15.15 <BC2:0> = "000" , <ACK> = "1" のときの例 (トランスミッタモード)

レシーバモードの場合 (<TRX>="0")

転送するデータのビット数が8ビット以外のときは <BC2:0>, <ACK> を設定し、SCL ラインを開放するために SBIDBR から受信データをリードします (スレーブアドレス送信直後のリードデータは不定です)。データをリードすると <PIN>は"1"になり、次の1ワードのデータ転送用のシリアルクロックを SCL 端子に出力し、アクノリッジのタイミングで"L"レベルを SDA 端子に出力します。

その後、INTSBI 割り込み要求が発生し、<PIN>が0になり SCL 端子を"L" レベルに引きます。SBIDBR から受信データをリードするたびに1 ワードの転送クロックとアクノリッジを出力します。



トランスミッタに対してデータの送信を終了させるときは、最後に受信したいデータの1ワード手前のデータをリードする前に <ACK> を "0" にクリアします。これにより、最終データのアクノリッジのためのクロックは発生されなくなります。転送終了の割り込み要求発生後の処理で <BC2:0> = "001" に設定し、データをリードすると、1 ビット転送のためのクロックを発生します。このときマスタはレシーバなので、バスの SDA ラインは "H" レベルを保ちます。トランスミッタは ACK 信号としてこの "H" レベルを受信するので、レシーバはトランスミッタへ送信終了を知らせることができます。

この 1 ビット転送の受信終了割り込み要求後の処理で、ストップコンディションを発生させ、データ転送を終了させます。




図 3.15.17 マスタレシーバモード時に、データの送信を終了させる場合の処理

例: データを N 回受信する場合

INTSBI 割り込み (データ送信後)

7 6 5 4 3 2 1 0

SBICR1 \leftarrow X X X X X X X X

Reg. \leftarrow SBIDBR

割り込み終了

受信データのビット数および ACK を設定します。

ダミーデータを取り込みます。

INTSBI 割り込み (データ受信 1~(N-2) 回目)

7 6 5 4 3 2 1 0

← SBIDBR

割り込み終了

1~ (N-2) 回目のデータを取り込みます。

INTSBI 割り込み (データ受信 (N-1) 回目)

7 6 5 4 3 2 1 0

SBICR1 \leftarrow X X X 0 0 X X X

Reg. \leftarrow SBIDBR

割り込み終了

アクノリッジ信号のクロックを発生しないようにします。

(N-1) 回目のデータを取り込みます。

INTSBI 割り込み (データ受信 N 回目)

7 6 5 4 3 2 1 0

SBICR1 \leftarrow 0 0 1 0 0 X X X

Reg. \leftarrow SBIDBR

割り込み終了

1ビット転送のためのクロックを発生します。

N回目のデータを取り込みます。

INTSBI割り込み (データ受信後)

ストップコンディションを発生する処理

割り込み終了

注) X: Don't care

データ転送を終了させます。

b. スレーブモードの場合 (<MST>="0")

スレーブモード時は、通常のスレーブモードとしての処理、またはアービトレーションロストを検出し、スレーブモードになったときの処理を行います。

スレーブモードのとき、マスタが送ったスレーブアドレス、またはゼネラルコールを受信したとき、もしくは、受信したスレーブアドレスが一致した後、または、ゼネラルコールを受信した後のデータ転送終了時に INTSBI 割り込み要求が発生します。また、マスタモードのとき、アービトレーションロストを検出するとスレーブモードとして動作し、アービトレーションロストを検出したワード転送の終了時に INTSBI 割り込み要求が発生します。 INTSBI 割り込み要求が発生すると <PIN>が"0"にリセットされ、SCL端子を"L"レベルに引きます。 SBIDBR にデータをライト、SBIDBR からデータをリード、または、<PIN>に"1"を設定すると SCL端子が tLow 後に開放されます。

SBISR<AL>, <TRX>, <AAS>, <AD0> をテストし、場合分けを行います。

表 3.15.2にスレーブモード時の状態と必要な処理を示します。

例: スレーブレシーバモード時スレーブアドレスが一致し、方向ビットが "1"の場合

INTSBI 割り込み

if TRX = 0

Then その他処理へ移行

if AL = 1

Then その他処理へ移行

if AAS = 0

Then その他処理へ移行

7 6 5 4 3 2 1 0

SBICR1 \leftarrow X X X 1 X X X

SBIDBR \leftarrow X X X X X X X X

注) X: Don't care

送信ビット数を設定します。

送信データをセットします。

表 3.15.2 スレーブモード時の処理

<trx></trx>	<al></al>	<aas></aas>	<ad0></ad0>	状態	処理
1	1	1	0	スレーブアドレス送信中にアービトレーションロストを検出し、ほかのマスタが送った方向ビットが "1" のスレーブアドレスを受信	1 ワードのビット数を <bc2:0> にセットし、送信するデータを SBIDBR にライトします。</bc2:0>
	0	1	0	スレーブレシーバモード時、マスタが 送った方向ビットが "1" のスレーブア ドレスを受信	
		0	0	スレーブトランスミッタモード時、1 ワードのデータの送信が終了	LRB をテストし、"1" にセットされていた場合、レシーバが次のデータを要求していないので <pin> に "1" をセット、<trx> を "0" にリセットしバスを解放します。<lrb> が "0" にリセットされていた場合、レシーバが次のデータを要求しているのでイワードのビッ</lrb></trx></pin>
					ト数を <bc2:0>1ごセットし、送信する データを SBIDBR にライトします。</bc2:0>
0	1	1	1/0	スレーブアドレス送信中にアービトレーションロストを検出し、ほかのマスタが送った方向ビットが "0" のスレーブアドレス、またはゼネラルコールを受信	<pin>を "1" にセットするために SBIDBR のリード (ダミーリード)、または <pin> に "1" をライトします。</pin></pin>
		0	0	スレーブアドレスを送信中、またはデータ送信中に、アービトレーションロストを検出し、そのワードの転送が終了	
	0	0	1/0	スレーブレシーバモード時、マスタの送った方向ビットが "0" のスレーブアドレス、またはゼネラルコールを受信スレーブレシーバモード時、1 ワードのデータの受信が終了	1 ワードのビット数を <bc2:0> にセットし、受信データを SBIDBR からリードします。</bc2:0>

(4) ストップコンディションの発生

SBISR<BB> = "1" のときに、SBICR2<MST, TRX, PIN>に"1"、<BB>に"0"をライトすると、バス上にストップコンディション出力のシーケンスを開始します。バス上にストップコンディションが発生するまで、<MST, TRX, BB, PIN>の内容を書き替えないでください。

なお、バスの SCL ラインがほかのデバイスにより引かれていた場合、SCL ラインが開放されるのを待ち、SDA 端子が立ち上がり、ストップコンディションが発生します。




図 3.15.18 ストップコンディションの発生 (シングルマスタの場合)




図3.15.19 ストップコンディションの発生 (マルチマスタの場合)

(5) 再スタートの手順

再スタートはマスタデバイスがスレーブデバイスに対して、データ転送を終了させずに 転送の方向を変化させるときに使用します。マスタモード時、再スタートを発生する場合 の手順を以下に示します。

まず、SBICR2<MST, TRX, BB> に "0"、〈PIN〉 に "1" をライトし、バスを開放します。このとき SDA 端子は "H" レベルを保ち、SCL 端子が開放され、バス上にストップコンディションが発生されないため、ほかのデバイスから見るとバスはビジー状態のままです。この後、SCL 端子が開放されバスフリー状態になったことを SBISR<BB〉 = "0"、もしくはポートモードによる SCL 端子の信号レベル 1 の確認で行います。次に 〈LRB〉 をテストして "1" になるまで待ち、ほかのデバイスがバスの SCL ラインを "L" レベルに引いていないことを確認します。以上の手順によってバスがフリー状態になっていることを確認した後に、前記 (2) の手順でスタートコンディションの発生を行います。

なお、再スタート時のセットアップタイムを満たすために、バスフリーの確認からスタートの発生まで、最低 4.7 μs のソフトウエアによる待ち時間が必要です。




図 3.15.20 再スタートを発生する場合のタイミングチャート

注) <MST>= "0"の状態の時に<MST>= "0"をライトしないでください。 (再スタートできません)

TOSHIBA

3.16 USBコントローラ

3.16.1 システム概要

USB コントローラ (UDC) は、USB システムを構築する上で、必要な種々のシリアルデータコミュニケーションに適合すべく設計されています。

主要機能と特長は次のとおりです。

- (1) USB rev1.1 をサポート
- (2) フルスピード (12 Mbps) 対応(Low スピード (1.5 Mbps) には対応していません)
- (3) 384バイトのディスクリプタ RAM を使用したエナミュレーション自動応答(スタンダードリクエスト)
- (4) コントロール、割り込み、バルクの3種類の転送タイプに対応

エンドポイント 0: コントロール

64 バイト× 1FIFO

エンドポイント 1: バルク (OUT)


64 バイト×2FIFO

エンドポイント 2: バルク (IN)

64 バイト×2FIFO

エンドポイント 3: インターラプト (IN) 8 バイト×1FIFO

- (5) 受信データのサンプルクロックを生成する DPLL を内蔵
- (6) SOP、EOP、RESUME、RESET、TIMEOUT を検出および生成
- (7) NRZI データのエンコードおよびデコード
- (8) スタフビットの挿入および除去
- (9) CRC の生成および検査/
- (10) パケット ID の生成およびデコード
- (11) パワーマネージメント機能を内蔵
- (12) デュアルパケットモードに対応
- 注 1) TMP92CF26A は D+端子に必要なプルアップ抵抗を内蔵していません。外部でのプルアップ制御が必要です。 外部スイッチ、出力ポートおよびソフトウエアで制御してください。
- 注 2) 動作上、一部 USB1.1 の規格と異なる仕様があります。後述の「3.16.11使用上の注意事項」を事前に確認してください。



TOSHIBA

3.16.1.1 システム構成

USB コントローラ (UDC) は、下記の3ブロック構成となっています。

- 1. 900/H1 CPU I/F
- 2. UDC コア (DPLL, SIE, IFM, PWM) 、リクエストコントローラ、ディスクリプタ RAM、4 つのエンドポイント FIFO
- 3. USB トランシーバ

3.16.2章では、900/H1 CPU I/F 関連の構成を3.16.3章では、UDC ロア、リクエストコントローラ、ディスクリプタ RAM 関連の構成を説明します。





図 3.16.1 UDC ブロック図

3.16.1.2 接続例



TMP92CF26A 内蔵の USB コントローラを使用する場合、以上のような接続が必要です。

- 1) D+端子のプルアップ処理
 - USB 規定上、Full Speed の通信では、D+端子をプルアップすることが必要です。
 またこのプルアップは S/W で、ON/OFF 制御が必要です。

推奨値: R1=1.5kΩ

- 2) D+、D-信号の直列抵抗挿入
 - ・ USB 規定上、D+、D-信号には、各々直列抵抗の挿入が必要です。

推奨値: R2=27Ω、R3=27Ω

- 3) コネクタ接続検出および D+端子、D-端子の貫通電流対策処理
 - ・ TMP92CF26AのD+、D-端子は未使用時(ホストと未接続時)には、貫通電流対策のために、レベル固定が必要です。ここでは、コネクタ接続の検出信号を利用して、レベル固定用のプルダウン抵抗を制御する方法を紹介しています。

推奨値: R4=10kΩ、R5=10kΩ

- ・ コネクタ接続の検出を VBUS(5V 電圧)で検出する方法を例として紹介しています。 ※ 波形の立ち上がりが、緩慢な場合、波形整形用に適当なバッファリングをすることをお勧めします。
 - 推奨値:R6=60k Ω 、R7=100k Ω (サスペンド時の VBUS 消費電流 < 500 μ A)
- 4) X1,X2 に 10MHz の発振子の接続、または X1USB に 48MHz のクロック入力
 - 外部 10MHz 発振と、内蔵 PLL の組み合わせで USB を使用する場合、内蔵 PLL の精度の関係上、使用できる外付けハブの段数に制約が生じます(最大3段まで)。
 - ・ 外付けつプは 5 段接続が必須の場合は、必ず X1USB 端子より±2500ppm 以下の精度で 48MHz のクロックを入力する必要があります。
- 5) HOST 側プルダウン抵抗
 - ・ USB規定上、USB_HOST側でD+信号とD-信号をプルダウンする必要があります。 推奨値:R8=15k Ω 、R9=15k Ω
- ※ 上記の接続、および抵抗値などは一例であり、その動作を保証するものではありません。必ず 最新の USB 規格の確認と、お客様のセット上での動作確認をお願いいたします。

TOSHIBA TMP92CF26A

3.16.2 900/H1 CPU I/F

900/H1 CPU I/F は、UDC 本体と 900/H1CPU とのアダプタです。 主に、下記のコントロールを行います。

- INTUSB (UDC からの割り込み) 発生
- SFR のアダプタ
- USB クロック制御 (48 MHz)

3.16.2.1 SFR説明

900/H1 CPU I/Fには、UDC、USBトランシーズをコントロールするため、内部に以下のようなレジスタが用意されています。

USB コントロール

USBCR1

(USB コントロールレジスタ 1)

USB割り込みコントロール

USBINTFR1

(USB割り込みフラダレジスタ 1)

USBINTFR2

(USB割り込みフラグレジスタ 2)

USBINTFR3

(ODD B) ((ODD B) () (ODD B)

(USB割り込みフラグレジスタ 3)

USBINTFR4 USBINTMR1 (USB割り込みフラグレジスタ 4) (USB割り込みマスクレジスタ 1)

USBINTMR2

(USB割り込みマスクレジスタ 2)

USBINTMR3

(USB割り込みマスクレジスタ3)

USBINTMR4

(USB割り込みマスクレジスタ 4)

表 3.16.1 900/H1 CPU I/F SFR

アドレス	Read/Write	SFR symbol
07F0H	R/W	USBINTFR1
07F1H	R/W	USBINTFR2
07F2H	R/W	USBINTFR3
07F3H	R/W V	USBINTFR4
07F4H	R/W	USBINTMR1
07F5H	R/W	USBINTMR2
07F6H	R/W	USBINTMR3
07F7H	R/W	USBINTMR4
07F8H	R/W	USBCR1

TOSHIBA

3.16.2.2 USBCR1 レジスタ

このレジスタは、USB使用時に設定するレジスタで、USBクロックの許可、内部トランシーバの設定などを行います。

USBCR1 (07F8H)

	7	6	5	4	3	2	1	0
bit Symbol	TRNS_USE	WAKEUP				A	SPEED	USBCLKE
Read/Write	R/W	R/W					R/W	R/W
リセット後	0	0				£) 1	0
機能							2)	

• TRNS_USE (Bit7)

0: USB トランシーバの禁止

1: USB トランシーバ許可

USBを使用するセットでは、常に"1"に設定してください。

WAKEUP

(Bit6)

0: -

1: リモートウェイクアップ機能スタート

リモートウェイクアップ機能が必要な時には、まず、レジスタ Current_Config<REMOTE WAKEUP>をチェックして下さい。

SPEED

(Bit1)

1: フルスピード (12 MHz)

0: Reserved

このビットは USB スピードを選択します。

常に"1"に設定してください

USBCLKE

(Bit0)

0: USB クロック禁止

1: USB クロック許可

このビットは USB クロックの供給を制御します。

USB コントローラに供給される 48MHz のクロックは、PLL 回路から供給されます。(fusb)。よって USB コントローラにクロック供給を開始するときは、PLL 回路のロックアップが終了していることを(安定発振)確認後、<USBCLKE>に"1"をライトしてください。


また、PLL を停止する際は、<USBCLKE>に"0"をライトし USB クロックを 停止後、PLL を停止してください。

3.16.2.3 USBINTFRn、MRnレジスタ


これらの SFR は、UDC が出力する 23 個の割り込みソースから INTUSB(CPU に対しては 1 つのみ)を制御します。 USBINTMRn はマスクレジスタで、USBINTFRn は フラグレジスタです。したがって INTUSB ルーチンでは、USBINTFRn を確認後に発生している割り込みを判断し、処理してください。

以下は全マスクおよびフラグレジスタコモンの仕様となります。

(全マスクおよびフラグレジスタの共通仕様)



- A: フラグレジスタはマスクレジスタ = "1" のためセットされません。
- B: フラグレジスタは割り込みソースが "1" から "0" に切り替わるためセットされません。
- C: フラグレジスタはマスクレジスタ = "0" および割り込みソースが "0" から "1" に切り替わるためセット されます。
- D: フラグ レジスタはフラグレジスタに"O"をライトすることによって"O"にリセットされます。
- 注1) "INTUSB 発生回数" および "フラグにセットされたビット数"は常に同じとは限りません。INTUSB 割り込みルーチンでは、フラグレジスタの確認後、フラグレジスタをクリアしてください。また、INTUSB 割り込みルーチン分岐後、フラグレジスタ(USBINTFRn)をリードする前に発生した割り込みは、INTC 割り込み要求フラグは保持されたままとなります。そのため、INTUSB 割り込みルーチンを抜けた後、再度 USB 割り込みルーチンに分岐しますが、フラグレジスタ(USBINTFRn)がすべて"0"の場合がありますので、その場合でも異常終了しないようソフトウエアで対応してください。
- 注2) USBINTMRn あるいは USBINTFRn にライトする時は、その前に INTUSB を禁止(00H を INTEUSB レジスタにライト)してください。



TOSHIBA TMP92CF26A

USBINTFR1 (07F0H) リード モディファイ ライト できません

	7	6	5	4	3	2	1	0
bit Symbol	INT_URST_STR	INT_URST_END	INT_SUS	INT_RESUME	INT_CLKSTOP	INT_CLKON		
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W		
リセット後	0	0	0	0	0	0		
機能		リード時 0:割	り込みなし	ライト時 C): フラグクリア			
		1: 割	り込みあり	1	: —			

注)上記の割り込みは、IDLE2,IDLE1モードからのホルト解除が可能です。(STOPモードは解除できません)

※ USB で準備されている、24 種類の割込みの内、上記 6 種類の割込みは、IDLE1 モードからホルト解除が可能です。そのため、より低消費電力のシステムを構築することが可能です。ただし、その使用方法は以下に限られます。

IDLE1 へ移行 INT_SUS または INT_CLKSTOP フラグが "1" (SUSPEND 状態) の状態から、ホルト命令実行

IDLE1 から復帰 INT_RESUME または INT_CLKON 要求 (SUSPEND 解除要求) での、ホルト解除

INT_URST_STR または INT_URST_END 要求 (RESET 要求) での、ホルト解除

• INT_URST_STR (Bit7)

INT_URST_STR (USB リセット開始割り込み)のためのプラグレジスタです。 これは USB コントローラが USB ホストからの "USB リセット"信号を受信し はじめたとき、"1"にセットされます。アプリケーションプログラムはこの割り 込みによって全 UDC を初期化する必要があります。

• INT URST END (Bit6)

INT_URST_END (USB リセット終了割り込み)のためのフラグレジスタです。 これは USB コントローラが USB ホストからの "USB リセット終了"の信号を 受信したとき "1"にセットされます。

• INT_SUS (Bit5)

INT_SUS (サスペンド割り込み)のためのフラグレジスタです。 これは USB が"サスペンド状態"に切り替わったとき"1"にセットされます。

• INT RESUME (Bit4)

INT_RESUME (レジューム割り込み)のためのフラグレジスタです。

これは USB が"レジューム状態"に切り替わったときに"1"にセットされます。

• INT_CLKSTOP (Bit3)

INT_CLKSTOP (タロック供給停止許可割り込み)のためのフラグレジスタです。これはUSBが"サスペンド状態"に切り替わった後に"1"にセットされます。クロックを停止する場合は、この割り込み検出後 USBCR1<USBCLKE>ビットを"0"にしてクロックを停止してください

• INT CLKON (Bit2)

INT_CLKON(クロック供給開始許可割り込み)のためのフラグレジスタです。 これは USB が"レジューム状態"、または USB ホストからの"USB リセット" 信号を検出したとき"1"にセットされます。クロックを停止している場合は、こ の割り込み検出後 USBCR1<USBCLKE>ビットを"1"にしてクロックを開始し てください。 USBINTFR2 (07F1H) リード モディファイ ライト できません

		7	6	5	4	3	2	1	0		
bit Syn	nbol	EP1_FULL_A	EP1_Empty_A	EP1_FULL_B	EP1_Empty_B	EP2_FULL_A	EP2_Empty_A	EP2_FULL_B	EP2_Empty_B		
Read/V	Vrite	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセッ	ト後	0	0	0	0	0	0	0	0		
機能	ממ		リード時 0:割り込みなし ライト時 0:フラグクリア								
			1: 割り込みあり 1: 一								

注) 上記の割り込みは、IDLE2モードからのホルト解除が可能です。(IDLE1,STOPモードは解除できません。)

USBI	NTFR3
	F2H)
リード	
	ファイ
ライト	
できま	せん

	7	6	5	4	3	2	1	0
bit Symbol	EP3_FULL_A	EP3_Empty_A	EP3_FULL_B	EP3_Empty_B		THIS		
Read/Write	R/W	R/W	R/W	R/W	7			
/ リセット後	0	0	0	0	7	1		
機能		リード時 0: 1: ライト時 0: 1:	割り込みあり					\rightarrow

注) 上記の割り込みは、IDLE2 モードからのホルト解除が可能です。(IDLE1,STOP モードは解除できません。

EPx_FULL_A/B:

(送信時)

CPUが FIFO_A/B にフルにデータをライトしたときに"1"にセットされます。

(受信時)

・, UDC が FIFO_A/B にフルにデータを受信したときに"1"にセットされます。

EPx_Empty_A/B:


(送信時)

FIFOが送信後空になったときに"1"にセットされます。

(受信時)

CPUが FIFO からデータをリードし、FIFO が空になったときに"1"にセットされます。

注) EPx_FULL_A/B および EPx_Empty_A/B のフラグレジスタはステータスフラグではありません。したがって FIFO ステータスが必要な場合 DATASET レジスタを検査しなければなりません。



USBINTFR4 (07F3H) リード モディファイ ライト できません

	7	6	5	4	3	2	1	0		
bit Symbol	INT_SETUP	INT_EP0	INT_STAS	INT_STASN	INT_EP1N	INT_EP2N	INT_EP3N			
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット後	0	0	0	0	0	0	0			
機能		リード時 0: 割り込みなし ライト時 0: フラグクリア								
			1: 割り込	みあり	1: —					

注) 上記の割り込みは、IDLE2 モードからのホルト解除が可能です。(IDLE1,STOP モードは解除できません。)

• INT SETUP (Bit7)

INT SETUP (セットアップ割り込み)のためのフラグレジスタです。

これは USB ホストから S/W(ソフトウエア)制御が必要な要求を受信したとき "1"にセットされます。INT_SETUP ルーチン内の S/W によって、まず 8 バイト のデバイスリクエストを UDC からリードし、各要求にしたがって処理を実行してください。

• INT EP0 (Bit6)

INT_EPO (コントロール転送のデータフェーズの受信データ割り込み)のためのフラグレジスタです。

UDC がコントロール転送のデータフェーズのデータを受信したときに"1"にセットされます。コントロールライト転送時この割り込みが発生した場合 FIFO からデータをリードする必要があります。コントロールリード転送時、この割り込みが発生した場合 FIFO へ送信データをライトする必要があります。ホストによってはデータステージ最終パケットの"ACK"をアサートしない事があります。その場合、この割り込みは発生しません。よって最終パケットデータがデータステージでライトされた後のこの割り込みは無視してください。理由は送信データ数がホストから支持されるかデバイスの容量に依存するからです。

• INT_STAS) (Bit5)

INT_STAS (ステータスステージ終了割り込み)のためのフラグレジスタです。 これはステータスステージが終了したとき"1"にセットされます。

この割り込みが発生した場合、リクエストが正常終了したことを意味します。 この割り込みが発生せず、INT_SETUP が発生した場合、EPO_STATUS <STAGE_ERR>は"1"にセットされ、リクエストが正常終了しなかったことを意味します。

• INT_STASN (Bit4)

INT_STASN(ホストステータスステージ切り替わり割り込み)ためのフラグレジスタです。USB ホストがコントロールリード転送でステータスステージに切り替わったとき"1"にセットされます。この割り込みはデータ長が wLength(ホストによって指定)より小さい場合必要になります。

• INT_EPxN (Bit3~1)

INT_EPxN (ホストへの NAK 応答割り込み)ためのフラグレジスタです。これはエンドポイント 1,2,3 が NAK を送信したときに"1"にセットされます。



TOSHIBA TMP92CF26A

USBINTMR1 (07F4H)

	7	6	5	4	3	2	1	0			
bit Symbol	MSK_URST_STR	MSK_URST_STR MSK_URST_END MSK_SUS MSK_RESUME MSK_CLKSTOP MSK_CLKON									
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W					
リセット後	1	1 1 1 1 1									
機能		0: マスクしない 1: マスクする									

- MSK_URST_STR (Bit7)
 USBINTFR1<INT_URST_STR>のためのマスクレジスタです。
- MSK_URST_END (Bit6)
 USBINTFR1 <INT_URST_END>>のためのマスクレジスタです。
- MSK_SUS (Bit5)
 USBINTFR1<INT_SUS>のためのマスクレジスタです。
- MSK_RESUME (Bit4)
 USBINTFR1<INT_RESUME>のためのマスクレジスタです。
- MSK_CLKSTOP (Bit3)
 USBINTFR1<INT_URST_STR>のためのマスクレジスタです。
- MSK_CLKON (Bit2) USBINTFR1 <INT_CLKON>のためのレジスタです。

USBINTMR2 (07F5H)

		7	6	5	4	3	2	1	0			
2	bit Symbol	EP1_MSK_FA	EP1_MSK_EA	EP1_MSK_FB	EP1_MSK_EB	EP2_MSK_FA	EP2_MSK_EA	EP2_MSK_FB	EP2_MSK_EB			
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
	リセット後	1 1 1 1 1 1 1 1										
	機能		0: マスクしない 1: マスクする									

• EP1/2_MSK_FA/FB/EA/EB

USBINTFR2<EP1/2_FULL_A/B>,<EP1/2_Empty_A/B>のためのマスクレジスタです。

USBINTMR3 (07F6H)

		7	6	5	4	3 (2	1	0
3	bit Symbol	EP3_MSK_FA	EP3_MSK_EA						
	Read/Write	R/W	R/W			#		4	
	リセット後	1	1						V
	機能	0: マスクした	ない			(0)	1		
		1: マスクする	3			$(\vee /))$	\Diamond		
								79///	
					7				

• EP3_MSK_FA/FB/EA/EB

USBINTFR3<EP3_FULL_A/B>,<EP3_Empty_A/B>のためのマスクレジスタです。

TOSHIBA TMP92CF26A

USBINTMR4 (07F7H)

	7	6	5	4	3	2	1	0			
bit Symbol	MSK_SETUP	MSK_EP0	MSK_STAS	MSK_STASN	MSK_EP1N	MSK_EP2N	MSK_EP3N				
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット後	1	1 1 1 1 1 1									
機能		0: マスクしない 1: マスクする									

- MSK_SETUP (Bit7)
 USBINTFR4<INT_SETUP>のためのマスクレジスタです。
- MSK_EP0 (Bit6)USBINTFR4<INT_EP0>のためのマスタレジスタです。
- MSK_STAS (Bit5)
 USBINTFR4<INT_STAS>のためのマスタレジスタです。
- MSK_STASN (Bit4)
 USBINTFR4<INT_STASN>のためのマスクレジスタです。
- MSK_EP1N (Bit3)
 USBINTFR4<INT_EP1N>のためのマスクレジスタです。
- MSK_EP2N (Bit2)
 USBINTFR4<INT_EP2N>のためのマスクレジスタです。
- MSK_EP3N (Bit1)
 USBINTFR4<INT_EP3N>のためのマスクレジスタです。

3.16.3 UDC コア

3.16.3.1 SFR説明

USB トランシーバおよび UDC をコントロールするため、内部に以下のようなレジスタが用意されています。

a)	FIFO			
	エンドポイント 0~3 FIFO レ	ジスタ		>
b)	デバイスリクエスト		. (7/4)	
	bmRequestType	レジスタ	bRequest	レジスタ
	wValue_L	レジスタ	wValue_H	レジスタ
	wIndex_L	レジスタ	wIndex_H	レジスタ
	wLength_L	レジスタ	wLength_H	レジスタ
c)	ステータス		2	
	Current_Config	レジスタ	USB_STATE	レジスタ
	StandardRequest	レジスタ	Request	レジスタ
	EPx_STATUS	レジスタ		//))
d)	セットアップ			
	EPx_BCS	レジスタ	EPx_SINGLE	レジスタ
	Standard Request mode	レジスタ	Request Mode	レジスタ
	DescriptorRAM	レジスタ	PortStatus	レジスタ
`	4()			
e)	コントロール	> <		
	EPx_MODE	レジスタ	EOP	レジスタ
	COMMAND	レジスタ	INT_Control	レジスタ
	SetupReceived	レジスタ	USBREADY	レジスタ
f)	7. 0/14			
I)	その他		\rightarrow	
	ADDRESS	レジスタ	DATASET	レジスタ
	EPx_SIZE_L_A	レジスタ	EPx_SIZE_H_A	レジスタ
	EPx_SIZE_L_B	レジスタ	EPx_SIZE_H_B	レジスタ
	FRAME_L	レジスタ	FRAME_H	レジスタ
	USBBUFF TEST	レジスタ		
>//		>		
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\				
())				
>				
_				
	. //			

表 3.16.2 UDC コア SFR (1/3)

_		0D0 = 7 31 K (1/3)
アドレス	Read/Write	SFR シンボル
0500H	R/W	Descriptor RAM0
0501H	R/W	Descriptor RAM1
0502H	R/W	Descriptor RAM2
0503H	R/W	Descriptor RAM3
:		
067DH	R/W	Descriptor RAM381
067EH	R/W	Descriptor RAM382
067FH	R/W	Descriptor RAM383
0780H	R/W	ENDPOINT0
0781H	R/W	ENDPOINT1
0782H	R/W	ENDPOINT2
0783H	R/W	ENDPOINT3
0784H 注)	R/W	ENDPOINT4
0785H 注)	R/W	ENDPOINT5
0786H 注)	R/W	ENDPOINT6
0787H 注)	R/W	ENDPOINT7
0788H	_	Reserved
0789H	R/W	EP1_MODE
078AH	R/W	EP2_MODE
078BH	R/W	EP3 MODE
078CH 注)	R/W	EP4_MODE
078DH注)	R/W	EP5 MODE
078EH注)	R/W	EP6_MODE
078FH 注)	R/W_	ER7 MODE
0790H	R	EPO STATUS
0791H	R	EP1 STATUS
0792H	R	EP2_STATU\$
0793H	(R)	EP3_STATUS
0794H 注)	R	EP4_STATUS
0795H 注)	/ R	EP5_STATUS
0796H注))) R	EP6 STATUS
0797H注)	R ^	EP7 STATUS
0798H	R	EPO SIZE L_A
0799H	/R	EP1 SIZE L_A
079AH	R	EP2_SIZE_L_A
079BH	R	ER3_SIZE_L_A
079CH 注)	∕¬R	EP4_SIZE_L_A
079DH注)	R	EP5_SIZE_L_A
079EH注)	R	EP6_SIZE_L_A
079FH注)	R	EP7_SIZE_L_A
07A1H	R	EP1_SIZE_L_B
07A2H	R	EP2_SIZE_L_B
07A3H	R	EP3_SIZE_L_B
07A4H 注)	R	EP4_SIZE_L_B
07A5H 注)	R	EP5_SIZE_L_B
07A6H注)	R	EP6 SIZE L B
07A7H注)	R	EP7_SIZE_L_B
07A8H	_	Reserved
377.011	I	

表 3.16.3 UDC コア SFR (2/3)

	-	,
アドレス	Read/Write	SFR シンボル
07A9H	R	EP1_SIZE_H_A
07AAH	R	EP2_SIZE_H_A
07ABH	R	EP3_SIZE_H_A
07ACH 注)	R	EP4_SIZE_H_A
07ADH 注)	R	EP5_SIZE_H_A
07AEH 注)	R	EP6_SIZE_H_A
07AFH 注)	R	EP7_SIZE_H_A
07B1H	R	EP1_SIZE_H_B
07B2H	R	EP2_SIZE_H_B
07B3H	R	EP3_SIZE_H_B
07B4H 注)	R	EP4_SIZE_H_B
07B5H 注)	R	EP5_SIZE_H_B
07B6H 注)	R	EP6_SIZE_H_B
07B7H 注)	R	EP7_SIZE_H_B
07C0H	R	bmRequestType
07C1H	R	bRequest
07C2H	R	wValue_L
07C3H	R	wValue_H
07C4H	R	wIndex_L
07C5H	R	wIndex_H
07C6H	R	wLength_L
07C7H	R	wLength_H
07C8H	w \/(SetupReceived
07C9H	R	Current_Config
07CAH	R	StandardRequest
07CBH	R	Request
07CCH	R	DATASET1
07CDH	((R)	DATASET2
07CEH	R	USB_STATE
07CFH	/_ w	EOP
07D0H)) w	COMMAND
07D1H	R/W	EPX_SINGLE1
07D2H 注)	R/W	EPx_SINGLE2
07D3H	R/W	EPx_BCS1
07D4H注)	R/W	EPx_BCS2
07D5H	-	Reserved
07D6H	R/W	INT_Control
07D7H	(-	Reserved
07D8H	R/W	Standard Request Mode
07D9H	R/W	Request Mode
07DAH))	Reserved
07DBH	<u> </u>	Reserved
07DCH	=	Reserved
07DDH	_	Reserved

表 3.16.4 UDC コア SFR (3/3)

アドレス	Read/Write	SFR シ	ンボル
07DEH	W	ID_CONTROL	
07DFH	R	ID_STATE	
07E0H	R/W	Port_Status	
07E1H	R	FRAME_L	
07E2H	R	FRAME_H	
07E3H	R	ADDRESS	
07E4H	=	Reserved	
07E5H	=	Reserved	
07E6H	R/W	USBREADY	
07E7H	-	Reserved	
07E8H	W	Set Descriptor STALL	



3.16.3.2 EPx FIFOレジスタ (x: 0~3)

このレジスタは、エンドポイントごとに独立して用意されています。

このレジスタを介して UDC 内の FIFO ヘデータ転送、あるいは FIFO からのデータ転送を行います。

オートバスエナミュレーション時に、UDC内部のリクエストコントローラが、エンドポイントディスクリプタに定義されているモードを、各々のエンドポイント毎、自動的に設定します。この設定された値により、各エンドポイントは任意の方向に自動的に設定されます。

-								<i>)</i>	
		7	6	5	4	3	(/2/\	1	0
Endpoint0	bit Symbol	EP0_DATA7	EP0_DATA6	EP0_DATA5	EP0_DATA4	EP0_DATA3	EP0_DATA2	EP0_DATA1	EP0_DATA0
(0780H)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	不定	不定	不定	不定	不定	不定	不定	不定
-									
		7	6	5	4	(3)	2	(1)	0
Endpoint1	bit Symbol	EP1_DATA7	EP1_DATA6	EP1_DATA5	EP1_DATA4	EP1_DATA3	EP1_DATA2	EP1_DATA1	EP1_DATA0
(07 ^{81H})	Read/Write	R/W	R/W	R/W	R/W	// R/W	R/W	R/W	R/W
	リセット後	不定	不定	不定	不定	本 定	不定	、 一个定)	不定
-									
		7	6	5	4	3	(2)	1	0
Endpoint2	bit Symbol	EP2_DATA7	EP2_DATA6	EP2_DATA5	EP2_DATA4	EP2_DATA3	EP2_DATA2	EP2_DATA1	EP2_DATA0
(0782H)	Read/Write	R/W	R/W	R/W	R/W	R/W	7/R/W	R/W	R/W
	リセット後	不定	不定	不定	不定	不定	本定	不定	不定
-				4					
		7	6	5	> 4	3	2	1	0
Endpoint3	bit Symbol	EP3_DATA7	EP3_DATA6	EP3_DATA5	EP3_DATA4	EP3_DATA3	EP3_DATA2	EP3_DATA1	EP3_DATA0
(0783H)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	不定	不定 (不定	不定	不定	不定	不定	不定

注) これらのウィンドウレジスタは、各レジスタが 1バイトアドレスのみ所有しているため、1バイトのロード命令を使用することにより、ライトあるいはリードをしなければなりません。2 バイトあるいは 4 バイトでのロード命令は使用しないでください。

USB ホストから受信したデバイスリクエストは、以下に示す 8 バイト分のレジスタに格納されます。このデバイスリクエストは、bmRequestType、bRequest、wValue_L、wValue_H、wIndex_L、wIndex_H、wLength_L、wLength_H の 8 つのレジスタにより構成され、ホストから新規のセットアップトークンを受信するたびに更新されます。

エラーなく受信したときのみ、INT_SETUP 割り込みをアサートし、新規のデバイスリクエストを受信したことを知らせます。また、受信したリクエストによって、UDC内で自動的に処理するリクエストがあります。その場合、INT_SETUP 割り込みを外部にアサートせず、STANDARD_REQUEST_FLAG、REQUEST_FLAG をもって、UDCが現在処理中のリクエストを外部に知らせます。

TOSHIBA TMP92CF26A

3.16.3.3 bmRequestTypeレジスタ

このレジスタは、デバイスリクエストの bmRequestType フィールドを示したものです。

bmRequestType (07C0H)

	7	6	5	4	3	2	1	0
bit Symbol	DIRECTION	REQ_TYPE1	REQ_TYPE0	RECIPIENT4	RECIPIENT3	RECIPIENT2	RECIPIENT1	RECIPIENT0
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	0	0	0	0

• DIRECTION (bit7)

0: ホストからデバイスへ

1: デバイスからホストへ

• REQ_TYPE (bit6~5)

00: スタンダード

01: クラス 10: ベンダー

11: Reserved

• RECIPIENT (bit4~0)

00000: デバイス

00001: インタフェース

00010: エンドポイント

00011: etc Others: Reserved

3.16.3.4 bRequestレジスタ

このレジスタは、デバイスリクエストの bRequest フィールドを示したものです。

bReques (07C1H)

		7	6	5	4	3))	2	1	0
st	bit Symbol	REQUEST7	REQUEST6	REQUEST5	REQUEST4	REQUEST3	REQUEST2	REQUEST1	REQUEST0
1)	Read/Write	R	R	R	R __	R	R	R	R
	リセット後	0	0(0	0	0	0	0	0

(スタンダード)

Bit 00000000; GET_STATUS

00000001: CLEAR_FEATURE

00000010: (Reserved)

00000011: SET_FEATURE

00000100: (Reserved)

00000101: SET_ADDRESS

00000110: GET_DESCRIPTOR

00000111: SET_DESCRIPTOR

00001000; GET_CONFIGURATION

00001001: SET_CONFIGURATION

00001010: GET_INTERFACE

00001011: SET_INTERFACE

00001100: SYNCH_FRAME

(プリンタクラス)

Bit 00000000; GET_DEVICE_ID

00000001: GET_PORT_STATUS

00000010: SOFT_RESET

3.16.3.5 wValueレジスタ

このレジスタには、 $wValue_L$ レジスタと、 $wValue_H$ レジスタの 2 つがあります。 $wValue_L$ レジスタは、ホストから転送されるデバイスリクエストの $wValue_H$ レジスタは、その上位バイトを示します。

\V/

wValue_L (07C2H)

	7	6	5	4	3	2	1	0
bit Symbol	VALUE_L7	VALUE_L6	VALUE_L5	VALUE_L4	VALUE_L3	VALUE_L2	VALUE_L1	VALUE_L0
Read/Write	R	R	R	R	R	(R)	R	R
リセット後	0	0	0	0	0 (0	0

wValue_H (07C3H)

	7	6	5	4	3	2	1	0
bit Symbol	VALUE_H7	VALUE_H6	VALUE_H5	VALUE_H4	VALUE_H3	VALUE_H2	VALUE_H1	VALUE_H0
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	0	0	0	0

3.16.3.6 wIndexレジスタ

このレジスタには、wIndex_L レジスタと、wIndex_H レジスタの 2 つがあります。 wIndex_L レジスタは、ホストから転送されるデバイスリクエストの wIndex フィールドの下位バイトを示し、wIndex_H レジスタは、その上位バイトを示します。 これらは通常 Index やオフセットを渡すために使用します。

wIndex_L (07C4H)

		7	6	45	> 4 //	3	2	1	0
ŗ	bit Symbol	INDEX_L7	INDEX_L6	INDEX_L5	INDEX_L4	INDEX_L3	INDEX_L2	INDEX_L1	INDEX_L0
,	Read/Write	R	R	R	R	R//	R	R	R
	リセット後	0	0	0	0	0	0	0	0
				\wedge					

wIndex_H (07C5H)

	7	6) 5	4	3	2	1	0
bit Symbol	INDEX_H7	INDEX_H6	INDEX_H5	INDEX_H4	INDEX_H3	INDEX_H2	INDEX_H1	INDEX_H0
Read/Write	R	(V/R))	R	R	R	R	R	R
リセット後	//0	0	~ 0 ((// 🔷	0	0	0	0

3.16.3.7 wLengthレジスタ

このレジスタには、wLength_L レジスタと、wLength_H レジスタの 2 つがあります。 wLength_L レジスタは、ホストから転送されるデバイスリクエストの wLength フィー レドの下位バイトを示し、wLength_H レジスタは、その上位バイトを示します。

wLength_L (07C6H)

_		7 (((6))	5	4	3	2	1	0
1	bit Symbol	LENGTH_L7	LENGTH_L6	LENGTH_L5	LENGTH_L4	LENGTH_L3	LENGTH_L2	LENGTH_L1	LENGTH_L0
	Read/Write	R <	R	R	R	R	R	R	R
	リセット後	0	0	0	0	0	0	0	0

wLength_H (07C7H)

		7	6	5	4	3	2	1	0
Ή	bit Symbol	LENGTH_H7	LENGTH_H6	LENGTH_H5	LENGTH_H4	LENGTH_H3	LENGTH_H2	LENGTH_H1	LENGTH_H0
'	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0	0	0	0	0	0	0

3.16.3.8 SetupReceivedレジスタ

このレジスタは、外部アプリケーションが INT_SETUP 割り込みを認識したことを UDC に知らせるためのレジスタです。

SetupReceive (07C8H)

		7	6	5	4	3	2	1	0
ed	bit Symbol	D7	D6	D5	D4	D3	D2	D1	D0
	Read/Write	W	W	W	W	W	NA N	W	W
	リセット後	0	0	0	0	0	0	0	0

UDC は、外部アプリケーションより、このレジスタをアクセスされると、デバイスリ クエストを受信したものと認識し、EPOの FIFOへのアクセス禁止を解きます。これは、 1つ前のデバイスリクエストが正常に終了していない間に、新規のリクエストが来たとき に、外部アプリケーションが新規のリクエストに対する INT_SETUP 割り込みを認識す るまでの間、EPOに格納されたデータを保護するためです。

従って、CPUが INT_SETUP 割り込みに対するデバイスリクエストを認識したとき、 このレジスタに 00H を WR してください。

注) このレジスタにライトを行った後の EPO_FIFO レジスタへのアクセスは、12MHz の 2 クロック分のリカバリ タイムを必要とします。

3.16.3.9 Current_Configレジスタ

このレジスタは、SET_CONFIGURATION、SET_INTERFACE にてセットされた現 行のコンフィグ値、インタフェース値を示します。

Current_Config (07C9H)

		7	6 (5	4	3/	2	1	0
ig	bit Symbol	REMOTEWAKEUP	J	ALTERNATE[1]	ALTERNATE[0]	INTERFACE[1]	INTERFACE[0]	CONFIG[1]	CONFIG[0]
	Read/Write	R	\mathcal{L}	R	R	R	R	R	R
	リセット後	0		0	(-0)	0	0	0	0

CONFIG (Bit1~0)

00: UNCONFIGURED

ホストによってまだコンフィグされていないことを示します。 01: CONFIGURED1 ホストによってコンフィグ1に設定されたことを示します。

10: CONFIGURED2

ホストによってコンフィグ2に設定されたことを示します。

• INTERFACE (Bit3~2)

00: INTERFACEO

ホストによってインタフェース 0 に設定されたことを示します。

01: INTERFACE1

ポストによってインタフェース1に設定されたことを示します。

10: INTERFACE2

ホストによってインタフェース2に設定されたことを示します。

ALTERNATE (Bit5~4)

00: ALTERNATEO

ボストによって代替設定 0 に設定されたことを示します。

01: ALTERNATE1

ホストによって代替設定1に設定されたことを示します。

10: ALTERNATE2 ホストによって代替設定2に設定されたことを示します。

REMOTE WAKEUP (Bit7)

0: ディセーブル

ホストによって Remote Wakeup をディセーブルにされたことを示します。

1: イネーブル

ホストによって Remote Wakeup をイネーブルにされたことを示します。

注 1) CONFIG, INTERFACE, ALTERNATE はそれぞれ3つ(0,1,2)をサポートしています。

注 2) 各リクエストをソフトウエア制御する場合は、このレジスタに値はセットされません。

TOSHIBA

3.16.3.10 StandardRequest レジスタ

このレジスタは、現在実行中のスタンダードリクエストを示すレジスタです。 各ビットで"1"がセットされているビットが現在実行中のリクエストです。

Standard Recuest (07CAH)

		7	6	5	4	3	2	1	0
st	bit Symbol	S_INTERFACE	G_INTERFACE	S_CONFIG	G_CONFIG	G_DESCRIPT	S_FEATURE	C_FEATURE	G_STATUS
	Read/Write	R	R	R	R	R	R	R	R
I	リセット後	0	0	0	0	0	0	0	0

S_INTERFACE (Bit 7) :SET_INTERFACE G INTERFACE (Bit 6) :GET INTERFACE (Bit 5) :SET_CONFIGRATION S CONFIG **G_CONFIG** (Bit 4) :GET_CONFIGRATION G DESCRIPT (Bit 3) :GET DESCRIPTOR (Bit 2) :SET_FEATURE S FEATURE C_FEATURE (Bit 1) :CLEAR_FEATURE G_STATUS (Bit 0) :GET_STATUS

3.16.3.11 Requestレジスタ

このレジスタは、現在実行中のデバイスリクエストを示すレジスタです。 各ビットで"1"がセットされているビットが現在実行中のリクエストです。

Request (07CBH)

		7	6	5	√ 4 √	3\/\)) 2	1	0
	bit Symbol		SOFT_RESET	G_PORT_STS	G_DEVICE_ID	VENDOR	CLASS	ExSTANDARD	STANDARD
' I	Read/Write		R	R	R	R	R	R	R
Ī	リセット後		0	0	0	0/	0	0	0

• SOFT_RESET (Bit 6) :SOFT_RESET

• G_PORT_STS (Bit 5) :GET_PORT_STATUS

• G_DEVICE_ID / (Bit 4) :GET_DEVICE_ID

• VENDOR (Bit 3) :ベンダークラスリクエスト

• CLASS (Bit 2) :クラスリクエスト

• ExSTANDARD (Bit 1) :エナミュレーション自動応答未対応

(SET_DESCRIPTOR, SYNCH_FRAME)

STANDARD (Bit 0) :スタンダードリクエスト

3.16.3.12 DATASETレジスタ

このレジスタは FIFO 内のデータの有無を示します。

アプリケーションは、このレジスタをアクセスすることにより、エンドポイントごとに FIFO のデータの有無を確認することができます。受信時には USB ホストからの有効な データ転送が終了すると、割り込みと共に該当するエンドポイントに対応したビットが "1"にセットされ、アプリケーションが FIFO から 1 パケット分のデータをリードすると "0"にリセットされます。送信時は FIFO に 1 パケット分のデータの転送が終了すると"1" にセットされ、USB ホストに対して有効なデータ送信が行われると割り込みと共に"0"に リセットされます。

DATASET1 (07CCH)

	7	6	5	4	3	<u></u>	1	0
bit Symbol	EP3_DSET_B	EP3_DSET_A	EP2_DSET_B	EP2_DSET_A	EP1_DSET_B	EP1_DSET_A		EP0_DSET_A
Read/Write	R	R	R	R	R	R		R
リセット後	0	0	0	0		0		0

DATASET2 (07CDH)

		7	6	5	4 3	2 1	0
2	bit Symbol	EP7_DSET_B	EP7_DSET_A	EP6_DSET_B	EP6_DSET_A EP5_DSET_B	EP5_DSET_A EP4_DSET_B	EP4_DSET_A
	Read/Write	R	R	R	RRR	R	R
	リセット後	0	0	0	0 0	0 0	0

注) DATASET1<EP3_DSET_B>、DATASET2 レジスタは TMP92CF26A では使用されません。

シングルパケットモード (DATASET1: Bit0, 2, 4, 6 DATASET2: Bit0, 2, 4, 6)
 これらのビットは該当エンドポイントの FIFO にデータがあるかないかを示します。

受信モードのエンドポイントでは該当エンドポイントのビットが"1"の状態であれば FIFO 内にリードされるべきデータが存在します。EPx_SIZE レジスタをアクセスし、リードすべきデータのサイズを把握し、そのサイズ分のデータをリードしてください。"0"のときはリードされるべきデータがありません。

送信モードのエンドポイントでは該当エンドポイントのビットが"0"であれば、CPUは FIFO へペイロード以下のデータを転送することが可能です。もしも"1"の状態であれば送信待ちのデータが FIFO 内にありますので、該当ビットが"0"にクリアされてから UDC 内の FIFO にデータを転送する必要があります。ショートパケットを送信する場合には、送信するデータを該当エンドポイントにライトした後、EOP レジスタをアクセスしてください。

デュアルパケットモード (DATASET1: Bit3, 5,7 DATASET2: Bit1, 3, 5, 7)

これらのビットは、デュアルパケットモード時に有効になります。デュアルパケットモードでは FIFO が 2 パケットありますので、パケット A、B ごとに DATASET ビットを用意しています。

アイソクロナス転送では、上記動作と異なり、現在のフレームでアクセス可能なパケットが示されます。この場合 A または B どちらかのビットが"1"になり、フレームの切り替わりに対応して更新されます。

- 注 1) 受信モード時、該当エンドポイントの A、B パケットのビットが共に"1"ならば、EPx_SIZE レジスタの PKT_ACTIVE ビットを確認の上、データを受信すべきパケットのサイズを把握し、そのサイズ分のデータを 取り込む必要があります。
- 注 2) 送信モード時、該当エンドポイントの A、B パケットのビットが共に"1"でなければ、送信用 FIFO に空きがあることを示しています。ペイロードサイズ以下のデータを FIFO にライトしてください。もしも、ショートパケットとなる場合は、送信するデータを FIFO にライトした後、EOP レジスタをアクセスし、該当エンドポイントの EOP ビットに"0"をライトしてください。片方のパケットにライトできる最大サイズは MAXペイロードサイズまでです。該当エンドポイントの A、B パケットのビットが共に"0"の場合、MAXペイロードサイズ×2バイト分、連続してライトすることが可能です。
- 注3) デュアルモードでの送信時、A、Bパケット共にデータがない状態で、EOP レジスタをアクセスし、該当エンドポイントの EOP ビットに"0"をライトした場合、NULL データが FIFO にセットされます。シングルモードにおいては、A パケットにデータがない状態で、上述した EOP アクセスを行うと、NULL データがバンク Aの FIFO にセットされます。



3.16.3.13 EPx_STATUS レジスタ (x: 0~7)

これらは各エンドポイントのためのステータスレジスタです。 <SUSPEND>はすべてのエンドポイントで共通です。

		7	6	5	4	3	2	1	0
EP0_STATUS (0790H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(0790円)	Read/Write		R	R	R	R	R	R	R
	リセット後		0	0	1	1	1(0	0
		7	6	5	4	3	2	<i>J</i> 1	0
EP1_STATUS (0791H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(0/9111)	Read/Write		R	R	R	Ŕ	(VR)	R	R
	リセット後		0	0	1	1	\\\	0	0
		7	6	5	4	3) 2	1	0
EP2_STATUS (0792H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(079211)	Read/Write		R	R	R	R	R	R	R
	リセット後		0	0	1	1	1	\bigcirc 0	0
		7	6	5	4 ((7/<3	_2 ($\bigcirc 1 \\ \bigcirc$	0
EP3_STATUS (0793H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(0793円)	Read/Write		R	R	R	R	R	R	R
[リセット後		0	0		1	(1/)	> 0	0
		7	6	5	4	3	2/)	1	0
EP4_STATUS (0794H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(07 941 1)	Read/Write		R	R	R	R	// R	R	R
l	リセット後		0	(0)	\) 1 /		1	0	0
[7	6	5	4 <	3	2	1	0
EP5_STATUS (0795H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(073311)	Read/Write		R	R	R	R	R	R	R
Į	リセット後		0		1 🚫	1	1	0	0
		7	6	<i>)</i> 5	4	3	2	1	0
EP6_STATUS (0796H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(07 9011)	Read/Write		(V_R)	R	R	R	R	R	R
l	リセット後	$\nearrow \searrow$	0	0	(// 1)	1	1	0	0
		7//	6	5	4	3	2	1	0
EP7_STATUS (0797H)	bit Symbol		TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR
(0/9/11)	Read/Write		R	R	R	R	R	R	R
	リセット後		0	0	1	1	1	0	0

注) EP4,EP5,EP6,EP7 レジスタは TMP92CF26A では使用されません。

• TOGGLE (Bit6)

トグルシーケンスビットの状態を表します。

0: TOGGLE

BIT0

1: TOGGLE

BIT1 <

• SUSPEND (Bit5)

UDC のパワーマネージメントの状態を示します。

0: RESUME

SUSPEND の状態では UDC に対するアクセスは制限されます。

1: SUSPEND

詳細は3.16.9章を参照してください。

• STATUS (Bit4~2)

UDC のエンドポイントの状態を示します。

エンドポイントごとに転送の可否、あるいは各種転送の結果を示します。これは、各エンドポイントの転送モードと密接に関係します。 以下に各状態について説明します。(アイソクロナス転送のエンドポイントを使用した場合には、動作が異なりますので、詳細については3.16.6章を参照ください。)

000: READY

受信:

送信:

デバイスが受信可能な状態にあります。

エンドポイント 1~7 では、このレジスタは SET_CONFIGURATION にて転送タイプ を設定することにより、"READY" に初期化されます。エンドポイント 0 ではホスト からの USB リセットを検出すると READY に初期化されます。ステータスステージの正常終了時により READYにおいます。

の正常終了時にも READY にセットされます。

基本的には受信時と同様に初期化が行われた場合にセットされます。ただし送信の場合には、FIFOに送信用のデータがセットされてオストからのトークンには答してデ

合には、FIFOに送信用のデータがセットされてホストからのトークンに応答してデータをホストへ正常に転送し ACK を受信した場合にもステータスレジスタは変化せず READY のままとなります。この場合、EPx_Empty_A あるいは EPx_Empty_B 割

り込みは正常に送信が終了したことを示します。

001: DATAIN UDC は、ホストからの受信データがエラーなく受信されたときに、EPx_FULL_A あ

るいは EPx_FULL_B割り込みは発生が発生するとともに DATAIN にセットされま

す。

010: FULL 3.16.8(2)章のステータスレジスタの詳細を参照してください。

011: TX_ERR UDC は、ホストからの IN トークンに対してデータを送信した後、ホストからの ACK が受け取れなかった場合に、ステータスレジスタに TX_ERR をセットします。この

場合 CPU への割り込みは発生しません。ホストはリトライを行い、再度 IN トークン

を送ってきます。

100: RX_ERR UDC は、受信したトークンのデータ部にエラー (CRC エラーなど) が合った場合に、

ホストに ACK を送らずにステータスレジスタに RX_ERR をセットします。この場合 CPUへの割り込みは発生しません。ホストはリトライを行い、再度データを UDC に送ってきます。また、データ部は正常でトグルエラーがあった場合には、ホストに

ACK を送りステータスレジスタに RX_ERR をセットします。

101: BUSY

このステータスはコントロール転送のみに使用されます。

コントロール転送時にデータステージ終了後、ホストからステータスステージのトークンを受信したとき、セットされます。ステータスステージを終了する準備ができているときは、正常終了し、READYに戻ります。バルク転送モードやインターラプト転

送モードでは使用しません。

110: STALL

該当エンドポイントがストール状態になったことを示します。

この状態では SETUP トークンを除いて STALL ハンドシェークを返します。コントロールエンドポイントでは SETUP トークンを受信するとストール状態から READY 状態にもどります。その他のエンドポイントでは、FIFO の初期化コマンドを受け付

けると READY に戻ります。

111: INVALID

該当エンドポイントが未構成の状態を示します。

この状態のときは、ホストからのトークンに対して無反応となります。

ザセットによる初期化時には、すべてのエンドポイントがこの状態となります。USBリセットを受信するとエンドポイントののみ READY 状態に戻ります。構成されると該当エンドポイントは READY となります。

• FIFO_DISABLE (Bit1) 0: FIFO 許可状態 1: FIFO 禁止状態

• STAGE_ERR (Bit0)
0: SUCCESS
1: ERROR

エンドポイント 0 以外の FIFO の状態を示します。

FIFO が禁止状態に設定されているとすべての転送に強制的に NAK ハンドシェークを返します。禁止と許可の設定は COMMAND レジスタのアクセスで行います。転送モードが変更になったとき、このビットは"0"にクリアされます。

このビットは、ステータスステージが正常に終了しなかったことを示します。ステータスステージが正常に終了することなく、新規のSETUPトークンが来たときにセットされます。このビットが"1"の場合、EPO_STATUSレジスタをリードすることによってこのビットは"0"にクリアされます。それ以降に、正常なセントロール転送やその他の転送が行われても、このビットはリフトされません。クリアするには必ずリードしてください。ソフトされません。クリアするには必ずリードしてください。ソフトコーンが正常に終了し、ステータスステージが正常に終了したカータスステージが正常に終了したステータスステージが正常に終了したカータスステージが正常に終了したかどうかを把握することができます。また、ソフトウエアにてリクエストに対する処理実行中に、新規のリクエストラグがアサートされた時にも、このビットをモニターすれば、前回の



3.16.3.14 EPx_SIZEレジスタ (x: 0~7)

このレジスタは以下の機能を備えています。


- 受信時、該当するエンドポイントに対して正常に受信した1パケット分のデータ数を 示します。
- 送信時、ペイロードサイズを表示。ただし、ショートパケット送信時はそのレングス 値を示します。送信時にはこのレジスタをリードする必要はありません。
- デュアルパケットモードの設定と現在有効なパケットを示します。

このレジスタはエンドポイントごとに用意されており、データサイズの上位 9~7 ビットを表す HIGH レジスタと、下位 6~0 ビットおよび FIFO のコントロールビットからなる LOW レジスタがあります。またデュアルパケットモードをサポートするため、HIGH/LOW レジスタはそれぞれパケット A、B の 2 セットが存在します。


	~					$\overline{}$			
		7	6	5	4 <	3	2		0
EP0_SIZE_L_A (0798H)	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(079011)	Read/Write	R	R	R	R(/)	/\ R	R	R	R
	リセット後	1	0	0	0 🗸	<i>))</i> 1	\Diamond \circ	O	0
		7	6	5	4	3	2	<u> </u>	0
EP1_SIZE_L_A (0799H)	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(0799H)	Read/Write	R	R	R	R	R	R	R	R
	リセット後	1	0	0	0	1)	0	0
		7	6	5	4	3)) 2	1	0
EP2_SIZE_L_A	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(079AH)	Read/Write	R	R	R	R	R	R	R	R
	リセット後	1	0 (0	0	1//	0	0	0
		7	6	5	4	3	2	1	0
EP3_SIZE_L_A	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(079BH)	Read/Write	R	R)) R	R	R	R	R	R
	リセット後	1	0	0	0	<u> </u>	0	0	0
		7	(6)	5	4	3	2	1	0
EP4_SIZE_L_A	bit Symbol	7 PKT_ACTIVE	DATASIZE6	5 DATASIZE5	4 DATASIZE4	3 DATASIZE3	2 DATASIZE2	1 DATASIZE1	0 DATASIZE0
EP4_SIZE_L_A (079CH)	bit Symbol Read/Write			- //			_	•	
	,	PKT_ACTIVE_	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
	Read/Write	PKT_ACTIVE R	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(079CH)	Read/Write	PKT_ACTIVE R 1	DATASIZE6 R 0	DATASIZE5	DATASIZE4 R 0	DATASIZE3 R 1	DATASIZE2 R 0	DATASIZE1 R 0	DATASIZE0 R 0
(079CH) [—]	Read/Write リセット後	PKT ACTIVE R	DATASIZE6 R 0	DATASIZES R 0 5	DATASIZE4 R 0	DATASIZE3 R 1	DATASIZE2 R 0	DATASIZE1 R 0	DATASIZEO R 0
(079CH)	Read/Write リセット後 bit Symbol	PKT_ACTIVE R 1 7 PKT_ACTIVE	DATASIZE6 R 0 6 DATASIZE6	DATASIZE5 R 0 5 DATASIZE5	DATASIZE4 R 0 4 DATASIZE4	DATASIZE3 R 1 3 DATASIZE3	DATASIZE2 R 0 2 DATASIZE2	DATASIZE1 R 0 1 DATASIZE1	DATASIZEO R 0 0 DATASIZEO
(079CH) - (079CH) - EP5_SIZE_L_A (079DH)	Read/Write リセット後 bit Symbol Read/Write	PKT_ACTIVE R 1 7 PKT_ACTIVE R	DATASIZE6 R 0 6 DATASIZE6 R	DATASIZE5 R 0 5 DATASIZE5 R	DATASIZE4 R 0 4 DATASIZE4 R	DATASIZE3 R 1 3 DATASIZE3	DATASIZE2 R 0 2 DATASIZE2 R	DATASIZE1 R 0 1 DATASIZE1 R	DATASIZEO R 0 0 DATASIZEO R
(079CH) - EP5_SIZE_L_A (079DH) EP6_SIZE_L_A	Read/Write リセット後 bit Symbol Read/Write	PKT_ACTIVE R 1 7 PKT_ACTIVE R 1	DATASIZE6 R 0 6 DATASIZE6 R 0	DATASIZE5 R 0 5 DATASIZE5 R 0	DATASIZE4 R 0 4 DATASIZE4 R 0	DATASIZE3 R 1 3 DATASIZE3 R 1	DATASIZE2 R 0 2 DATASIZE2 R 0 0	DATASIZE1 R 0 1 DATASIZE1 R 0 0	DATASIZEO R 0 0 DATASIZEO R 0
(079CH) - (079CH) - EP5_SIZE_L_A (079DH)	Read/Write リセット後 bit Symbol Read/Write リセット後	PKT_ACTIVE R 7 PKT_ACTIVE R 1 7	DATASIZE6 R 0 6 DATASIZE6 R 0	DATASIZE5 R 0 5 DATASIZE5 R 0 5	DATASIZE4 R 0 4 DATASIZE4 R 0 4	DATASIZE3 R 1 3 DATASIZE3 R 1 3	DATASIZE2 R 0 2 DATASIZE2 R 0 2	DATASIZE1 R 0 1 DATASIZE1 R 0 1	DATASIZEO R 0 DATASIZEO R 0 O
(079CH) - EP5_SIZE_L_A (079DH) EP6_SIZE_L_A	Read/Write リセット後 bit Symbol Read/Write リセット後 bit Symbol	PKT_ACTIVE R 7 PKT_ACTIVE R 1 7 PKT_ACTIVE	DATASIZE6 R 0 6 DATASIZE6 R 0 6 DATASIZE6 DATASIZE6	DATASIZE5 R 0 5 DATASIZE5 R 0 5 DATASIZE5	DATASIZE4 R 0 4 DATASIZE4 R 0 4 DATASIZE4	DATASIZE3 R 1 3 DATASIZE3 R 1 3 DATASIZE3	DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2 C DATASIZE2	DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 DATASIZE1	DATASIZEO R 0 0 DATASIZEO R 0 O DATASIZEO O DATASIZEO
(079CH) - EP5_SIZE_L_A (079DH) EP6_SIZE_L_A	Read/Write リセット後 bit Symbol Read/Write リセット後 bit Symbol Read/Write	PKT_ACTIVE R 1 7 PKT_ACTIVE R 1 7 PKT_ACTIVE R	DATASIZE6 R 0 6 DATASIZE6 R 0 6 DATASIZE6	DATASIZES R 0 5 DATASIZES R 0 5 DATASIZES R R R	DATASIZE4 R 0 A4 DATASIZE4 R 0 4 DATASIZE4 R	DATASIZE3 R 1 3 DATASIZE3 R 1 3 DATASIZE3 R DATASIZE3	DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2	DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 R R ATASIZE1 R	DATASIZEO R 0 DATASIZEO R 0 DATASIZEO R 0 DATASIZEO R
(079CH) - EP5_SIZE_L_A (079DH) EP6_SIZE_L_A (079EH)	Read/Write リセット後 bit Symbol Read/Write リセット後 bit Symbol Read/Write	PKT_ACTIVE R 7 PKT_ACTIVE R 1 7 PKT_ACTIVE R 1 1 1	DATASIZE6 R 0 6 DATASIZE6 R 0 6 DATASIZE6 R 0 6 DATASIZE6 O	DATASIZE5 R 0 5 DATASIZE5 R 0 5 DATASIZE5 R 0 0 0 0	DATASIZE4 R 0 ATASIZE4 R 0 ATASIZE4 R 0 ATASIZE4 R 0 DATASIZE4 R 0	DATASIZE3 R 1 3 DATASIZE3 R 1 3 DATASIZE3 R 1 1 1	DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2 R 0 DATASIZE2 R 0 DATASIZE2	DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 R 0	DATASIZEO R 0 DATASIZEO R 0 DATASIZEO R 0 DATASIZEO R 0
(079CH) - EP5_SIZE_L_A (079DH) EP6_SIZE_L_A (079EH)	Read/Write リセット後 bit Symbol Read/Write リセット後 bit Symbol Read/Write リセット後	PKT_ACTIVE R 1 7 PKT_ACTIVE R 1 7 PKT_ACTIVE R 1 7	DATASIZE6 R 0 6 DATASIZE6 R 0 6 DATASIZE6 R 0 6 DATASIZE6	DATASIZES R 0 5 DATASIZES R 0 5 DATASIZES R 0 5 DATASIZES R 0 5 5 DATASIZES S 0 5 5	DATASIZE4 R 0 A4 DATASIZE4 R 0 A4 DATASIZE4 R 0 4 DATASIZE4 A	DATASIZE3 R 1 3 DATASIZE3 R 1 3 DATASIZE3 R 1 3 DATASIZE3 R 1 3	DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2	DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 R 0 1	DATASIZEO R 0
(079CH) — EP5_SIZE_L_A (079DH) EP6_SIZE_L_A (079EH)	Read/Write リセット後 bit Symbol Read/Write リセット後 bit Symbol Read/Write リセット後	PKT_ACTIVE R 1 7 PKT_ACTIVE R 1 7 PKT_ACTIVE R 1 7 PKT_ACTIVE	DATASIZE6 R 0 6 DATASIZE6 R 0 6 DATASIZE6 R 0 ATASIZE6 DATASIZE6	DATASIZES R 0 5 DATASIZES R 0 5 DATASIZES R 0 5 DATASIZES R 0 DATASIZES	DATASIZE4 R 0 A4 DATASIZE4 R 0 A4 DATASIZE4 R 0 A4 DATASIZE4 R 0 A4 DATASIZE4	DATASIZE3 R 1 3 DATASIZE3 R 1 3 DATASIZE3 R 1 1 3 DATASIZE3 R 1 1 3 DATASIZE3	DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2 R 0 2 DATASIZE2 R 0 DATASIZE2	DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1 R 0 1 DATASIZE1	DATASIZEO R 0 DATASIZEO R 0 DATASIZEO R 0 DATASIZEO R 0 DATASIZEO O DATASIZEO

注) EP4,5,6,7_SIZE_L_A レジスタは TMP92CF26A では使用しません。

	_								
		7	6	5	4	3	2	1	0
EP1_SIZE_L_B (07A1H)	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(U/ATH)	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0	0	0	1	0	0	0
		7	6	5	4	3	2	1	0
EP2_SIZE_L_B	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(07A2H)	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0	0	0	1	(0)	O	0
		7	6	5	4	3	2	1	0
EP3_SIZE_L_B (07A3H)	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(U/ASH)	Read/Write	R	R	R	R	R))	R	R
	リセット後	0	0	0	0	(1)	0	0	0
		7	6	5	4	3	2	_ 1	0
EP4_SIZE_L_B	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(07A4H) [—]	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0	0	0) 1	0	0	0
		7	6	5	4)) 3	\$ 2		0
EP5_SIZE_L_B (07A5H)	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(U/A3H)	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0	0 <	0	1	(0)	0	0
		7	6	5	4	3	2	1	0
EP6_SIZE_L_B (07A6H)	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(U/AOH)	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0		0 //	1	0	0	0
		7	6 (5	4	3))	2	1	0
EP7_SIZE_L_B	bit Symbol	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0
(07A7H)	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0)) 0	0	1	0	0	0



<u> </u>									
		7	6	5	4	3	2	1	0
EP1_SIZE_H_A	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(07A9H)	Read/Write						R	R	R
	リセット後						0	0	0
		7	6	5	4	3	2	1	0
EP2_SIZE_H_A	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(07AAH)	Read/Write						(R)	R	R
	リセット後						0	0	0
		7	6	5	4	⟨3 ((//)2	1	0
EP3_SIZE_H_A	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(07ABH) [—]	Read/Write					\mathcal{T}	R	R	R
	リセット後						0	0	0
		7	6	5	4	3	2	1	0
EP4_SIZE_H_A (07ACH)	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(U/ACH)	Read/Write				4		R	R	R
	リセット後				H	<i></i>	$>$ $\langle \bigcirc \rangle$	0	0
		7	6	5	4	3	2	//1	0
EP5_SIZE_H_A (07ADH)	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(OTADITI)	Read/Write		/	7	1		(R)	R	R
	リセット後			J				0	0
		7	6	5	4	3(//	2	1	0
EP6_SIZE_H_A (07AEH)	bit Symbol			74-77	7		DATASIZE9	DATASIZE8	DATASIZE7
(U/AEH)	Read/Write				\mathcal{A}	1	R	R	R
	リセット後		\int	\mathcal{H}		7	0	0	0
		7	6	5	4	3/	2	1	0
EP7_SIZE_H_A	bit Symbol		42		A		DATASIZE9	DATASIZE8	DATASIZE7
(07AFH)	Read/Write		\mathcal{H}	\rightarrow			R	R	R
	リセット後			<i>></i>	11		0	0	0





TOSHIBA TMP92CF26A

		7	6	5	4	3	2	1	0
EP1_SIZE_H_B	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(07B1H)	Read/Write						R	R	R
	リセット後						0	0	0
		7	6	5	4	3	2	1	0
EP2_SIZE_H_B	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(07B2H)	Read/Write						R	R	R
	リセット後		/				(0)	0	0
		7	6	5	4	3	2	1	0
EP3_SIZE_H_B (07B3H)	bit Symbol					J.	DATASIZE9	DATASIZE8	DATASIZE7
(07630)	Read/Write		/		/		Ŕ	R	R
	リセット後		/		/	Ą	0	0	0
		7	6	5	4	3	2	_ 1	0
EP4_SIZE_H_B	bit Symbol				1		DATASIZE9	DATASIZE8	DATASIZE7
(07B4H)	Read/Write		/				R	R	R
	リセット後				J)		0	0	0
		7	6	5	4)) 3 <	> 2	1	0
EP5_SIZE_H_B (07B5H)	bit Symbol						DATASIZE9	DATASIZE8	DATASIZE7
(07 6511)	Read/Write						R	R	R
	リセット後			4			(0)	0	0
		7	6	5	4	3	2	1	0
EP6_SIZE_H_B (07B6H)	bit Symbol					#	DATASIZE9	DATASIZE8	DATASIZE7
(07 B011)	Read/Write				\sim		/ R	R	R
	リセット後				\mathcal{A}	\mathcal{A}	0	0	0
		7	6 (5	4	3	2	1	0
EP7_SIZE_H_B (07B7H)	bit Symbol			\mathcal{L}		4	DATASIZE9	DATASIZE8	DATASIZE7
(076711)	Read/Write		7		A		R	R	R
	リセット後		4		\mathcal{A}		0	0	0

注) EP3,4,5,6,7_SIZE_H_B レジスタは TMP92CF26A では使用しません。

- DATASIZE9~7 (H Bit2~0)
- DATASIZE6~0 (L/Bit6~0)

受信時は UDC がホストより受信した 1 パケット分のデータ数を示します。このレジスタはホストからの受信が正常終了した場合に更新されます。 EPx_MODE レジスタを設定することでバルク転送/インターラプト転送時は MAX ペイロードサイズ、アイソクロナス転送時は 0 に初期化されます。

PKT_ACTIVE (L Bit7)
 1: OUT_ENABLE
 0: OUT_DISABLE

デュアルパケットモードを選択した場合に、このビットはアクセスが許されるパケットを示します。この場合、UDCは2つに分割された FIFO のパケット A とパケット B に対して交互にアクセスを行います。UDC内の FIFO に対する CPU からのアクセスは、このビットを参照した上で行ってください。受信エンドポイントの場合、このビットが"1"のパケットからリードしてください。なお、シングルパケットモード使用時には常にパケット A を使用し、このビットは意味を持ちません。

3.16.3.15 FRAMEレジスタ

このレジスタは SOF トークンに伴ってホストより発行されるフレーム番号を示し、そしてこれはアイソクロナス転送に使用されます。

HIGH/LOW の2つレジスタがあり、それぞれフレーム番号の上位と下位を示します。

FRAME_L (07E1H)

	7	6	5	4	3	<2	1	0
bit Symbol	-	T[6]	T[5]	T[4]	T[3]	T[2]	T[1]	T[0]
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	0	0	0	0

FRAME_H (07E2H)

	7	6	5	4	3	(2)	1	0
bit Symbol	T[10]	T[9]	T[8]	T[7]	4	CREATE	FRAME_STS1	FRAME_STS0
Read/Write	R	R	R	R	A) 🖓 R	R	R
リセット後	0	0	0	0		0	_1	0

- T[10:7] (H Bit7~4)
- T[6:0] (L Bit6~0)

SOFトークン受信時に更新され、ホストから送られてくるフレーム番号を示します。

 (Ω)

• CREATE (H Bit2)

0: DISABLE 1: ENABLE UDC ホストからの SOF トークンが受信できなかった場合に備え、UDC 内部で SOF を自動発生する機能の許可、不許可を表示します。

この機能はCOMMAND レジスタをアクセスすることにより設定します。 リセットによってこのビットは "0" に初期化されます。

• FRAME STS1-0 (H Bit1, 0)

00: BEFORE 01: VALID 10: LOST これらのビットは、FRAME レジスタに表示されたフレーム番号が SOF トークン受信時にセットされた正しい値であるかどうかを示します。LOST 状態では正しいフレーム番号は不明です。 VALID 状態では FRAME レジスタに表示された番号は正しいです。

BEFORE 状態では SOF の自動発生機能を使用しているときに、 内部で SOF が発生した時刻より USB ホストから SOF トークン を受信した時点までを表示しています。フレーム番号としては FRAME レジスタに表示された物から一つ進んだ値が正しい値で す

3.16.3.16 ADDRESSレジスタ

エナミュレーション時に USB ホストより指定されるデバイスアドレスを示します。 UDC からリードすることにより現在のアドレス設定を確認できます。

ADDRESS (07E3H)

1		7 ((\bigcirc \bigcirc \bigcirc	5	4	3	2	1	0
	bit Symbol		A6	A5	A4	А3	A2	A1	A0
	Read/Write		R	R	R	R	R	R	R
	リセット後		0	0	0	0	0	0	0

92CF26A-398

• A6~0 (Bit6~0)

UDC はすべてのパケット ID 内のアドレスとこのレジスタの内容を比較して有効なトランザクションかどうかを判断します。USB リセットにより、00H に初期化されます。


3.16.3.17 EOPレジスタ

このレジスタは、コントロール転送のデータフェーズ終了時、またバルク IN、インターラプト IN 転送でのショートパケット送信時に使用します。

EOP		7	6	5	4	3	2	1	0
EOP (07CFH)	bit Symbol	EP7_EOPB	EP6_EOPB	EP5_EOPB	EP4_EOPB	EP3_EOPB	EP2_EOPB	EP1_EOPB	EP0_EOPB
(07 (11)	Read/Write	W	W	W	W	W	W	W	W
	リセット後	1	1	1	1	1	(1)	1	1

注 1) EOP<EP7_EOPB、EP6_EOPB、EP5_EOPB、EP4_EOPB>レジスタは TMP92CF26A では使用しません。 注 2)このレジスタにライトする場合、12MHz の 5 クロック分のリカバリタイムを必要とします。このレジスタライト後、420ns 以上のダミー命令を挿入してください。

コントロール転送のデータフェーズにおいて、送信すべきデータを FIFO に全てライトした時、または、受信すべきデータを全てリードした時、EPO_EOPB ビットに"0"をライトしてください。 UDC は、この信号をもってステータスステージ終了へと移行します。 バルク IN、インターラプト IN エンドポイントにおいて、ショートパケットを送信する場合、送信するデータのライト終了信号として使用します。この時、ライトしたエンドポイントに対応する EOPB ビットに"0"をライトしてください。必要のないビットには"1"をライトしてください。



3.16.3.18 Port Status レジスタ

このレジスタは、プリンタクラス対応のリクエスト受信時に使用します。 GET_PORT_STATUS リクエスト受信には、このレジスタに格納されているデータを使 用することによって自動的に応答します。

Port Status (07E0H)

		7	6	5	4	3	<u> </u>	1	0
IS	bit Symbol	Reserved7	Reserved6	PaperError	Select	NotError	Reserved2	Reserved1	Reserved0
	Read/Write	W	W	W	W	W	(A)	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	W
	リセット後	0	0	0	1	1	0	0	0

注)TMP92CF26Aではプリンタクラスに対応していないためこのレジスタは使用しません。

リクエスト受信前にデータがセットされている必要があります。このレジスタは、全ビットライト可能ですので、Reserved ビットには"0"をライトしてください。 このレジスタはリセットにより、"18H"に初期化されます。

3.16.3.19 Standard Request Modeレジスタ

このレジスタは、スタンダードリクロストに対する応答をハードウェアで自動的に行うか、ソフトウエアにて制御するかを設定するレジスタです。各ビットがリクエストの種類を表します。

対象ビットを"0"にリセットすることにより、ハードウェアによる自動応答となり、"1" にセットすることにより、ソフトウエアでの制御となります。自動応答時にリクエストを受信した場合には、割り込み信号(INT_SETUP、INT_EPO、INT_STAS、INT_STASN)をディセーブルし、ソフトウエア制御時にリクエストを受信した場合には、割り込み信号をアサートし、制御権をソフトウエアに移します。

Standard Request Mode (07D8H)

I		7	(6 \	5	4	3	2	1	0
le	bit Symbol	S_Interface	G_Interface	S_Config	G_Config	G_Descript	S_Feature	C_Feature	G_Status
	Read/Write	R/W	R/W	R/W <	R/W	R/W	R/W	R/W	R/W
I	リセット後	0	((_)0)	0	0	0	0	0	0

• G_Status (Bit 0) : GET_STATUS

• C_Feature (Bit 1) : CLEAR_FEATURE

• S_Feature (Bit 2) : SET_FEATURE

• G_Descript (Bit 3) : GET_DESCRIPTOR

• G Config (Bit 4) : GET CONFIGRATION

• S_Config (Bit 5) : SET_CONFIGRATION

• G_Interface (Bit 6) : GET_INTERFACE

• S_Intetface (Bit 7) : SET_INTERFACE

3.16.3.20 Request Modeレジスタ

このレジスタは、クラスリクエストに対する応答をハードウェアで自動的に行うか、ソフトウエアにて制御するかを設定するレジスタです。各ビットがリクエストの種類を表します。

対象ビットを"0"にリセットすることにより、ハードウェアによる自動応答となり、"1" にセットすることにより、ソフトウエアでの制御となります。自動応答時にリクエストを受信した場合には、割り込み信号(INT_SETUP、INT_EPO、INT_STAS、INT_STASN)をディセーブルし、ソフトウエア制御時にリクエストを受信した場合には、割り込み信号をアサートし、制御権をソフトウエアに移します。

Request Mode (07D9H)

		7	6	5	4	3	2	1	0
le	bit Symbol		Soft_Reset	G_Port_Sts	G_DeviceId	#			
	Read/Write		R/W	R/W	R/W		/	$\bigg) \bigg/$	
	リセット後		0	0	0	# 1			

注)TMP92CF26Aでは、プリンタクラスは自動応答に対応していないため、このレジスタは使用しません。

• - (Bit 0~3) : Reserved

G_DeviceId (Bit 4) : GET_DEVICE_ID
 G_Port_Sts (Bit 5) : GET_PORT_STATUS

• Soft_Reset (Bit 6) : SOFT_RESET

• - (Bit 7) : Reserved

注 1) SET_ADDRESS リクエストについては、自動応答のみのサポートとなります。

注 2) SET_DESCRIPTOR、SYNCH_FRAME については、ソフトウエアでのみの制御となります。

注 3) ベンダーリクエスト、プリンタクラスなどのクラスリクエストについてもソフトウエアでのみの制御となります。

注 4) INT_SETUP、INT_EPQ、INT_STAS、INT_STASN の割り込みは、ソフトウエア制御時のみアサートします。



3.16.3.21 COMMANDレジスタ

このレジスタは、エンドポイントごとにコマンドを設定するレジスタです。ビット 6~4 にてエンドポイントの選択を、ビット 3~0 でコマンドの種類を設定することができます。 サポートしていないエンドポイントに対して発行されたコマンドは無視されます。

COMMAND (07D0H)

		7	6	5	4	3	<2	1	0
)	bit Symbol		EP[2]	EP[1]	EP[0]	Command[3]	Command[2]	Command[1]	Command[0]
	Read/Write		W	W	W	W	W	W	W
	リセット後		0	0	0	0	0	0	0

注) このレジスタにライトする場合、12MHz の 5 クロック分のリカバリタイムを必要とします。このレジスタライト後、420ns 以上のダミー命令を挿入してください。

• EP[2:0] (Bit 6~4)

000: エンドポイント 0 を選択します 001: エンドポイント 1 を選択します 010: エンドポイント 2 を選択します 011: エンドポイント 3 を選択します

• COMMAND[3:0] (Bit 3~0)

0000: Reserved 0001: Reserved 0010: SET_DATA0

該当エンドポイントのトグルシーケンスビットをクリアします。 (EPO~3) このコマンドが入力されると該当エンドポイントのトグルシーケンスビットを強制的に"0"に設定します。転送によるデータトグルの更新は UDC により自動的に行われますが、エンドポイントのトグルシーケンスビットを強制的に"0"に戻す場合は、このコマンドを実行する必要があります。コントロール転送とアイソクロナス転送では、すべてハードウェアで制御するため、このコマンドを実行する必要はありません。

0011: RESET

該当エンドポイントをリセットします。(EP0~3) このコマンドが入力されると該当エ ンドポイントの初期化を行います。

CLEAR FEATURE リクエストによるエンドポイントの STALL をクリアする場合には、このコマンドを実行してください。(転送のモードには影響を与えません。) このコマンドによって初期化される項目は以下の通りです。

- 該当エンドポイントのトグルシーケンスビットをクリアします
- 該当エンドポイントの STALL をクリアします
- FIFO_ENABLE 状態に設定します。
- FIFOのデータをクリアします。

0100: STALL

該当エンドポイントを STALL させます。(EPO~3) デバイスリクエストに対する応答として、STALL ハンドシェークを返信する必要がある場合には、このコマンドを実行してください。

0101: INVALID

該当エンドポイントを使用禁止状態にします。(EP1~3) UDC は、USB ホストからの USB_RESET 信号を検出すると、自動的にエンドポイント 0 を除くすべてのエンドポイントを使用禁止状態にします。デバイスリクエストによりコンフィグ、インタフェースが変更された場合は、使用しないエンドポイントを使用禁止状態にする必要があります。

0110: CREATE_SOF

擬似 SOF 発生機能をイネーブルにします。(EPO) デフォルトは、ディセーブルに設定されており、アイソクロナス転送使用時に必要となります。詳細については、弊社技術部までお問い合わせください。

0111: FIFO_DISABLE

該当エンドポイントの FIFO をディセーブルにします。(EP1~3) 外部からこのコマンドがセットされると、該当エンドポイントに対する転送は、トグルエラー以外はすべて NAK を返信します。これが、外部からセットされたとき、パケットを受信中であれば、次のトークンから有効となります。転送実行中のパケットには影響を与えません。

TOSHIBA

1000: FIFO ENABLE

該当エンドポイントの FIFO をイネーブルにします。(EP1~3) FIFO_DISABLE コマン ドによって FIFO をディセーブルにしたとき、ディセーブル状態を解除するのに使用します。この場合もパケットを受信中であれば、次のトークンから有効となります。ホ ストからの USB_RESET 検出、SET_CONFIG、SET_INTERFACE リクエストによっ て転送モード設定を行ったとき、および RESET コマンド実行時に、該当エンドポイン トは FIFO_ENABLE の状態になります。

1001: INIT_DESCRIPTOR

システム動作中にディスクリプタ RAM を書き替えた場合に使用します。(EPO)

UDC はホストコントローラーからの USB_RESETを検出すると、自動的にディスク リプタ RAM の中身を読み込み、各種設定を行います。システムが動作中にディスクリ プタ RAM を変更した場合には、再度設定を読み直す必要がありますので、このコマン ドを実行してください。USBホストに接続した際は、自動的にリードを開始しますの

で、このコマンドを実行する必要はありません。

1010: FIFO_CLEAR

該当エンドポイントの FIFO を初期化します。(EP1~3) ただし、EPx_STATUS<TOGGLE>は初期化しません。

ソフトウエアによるリセットの場合には、このコマンドを実行してください

このコマンドによって初期化される項目は以下の通りです。

- 該当エンドポイントの STALL をクリアします
- FIFO_ENABLE 状態に設定します。
- FIFO のデータをクリアします

1011: STALL_CLEAR

該当エンドポイントの STALL をクリアします。(EP1~3) エンドポイントの STALL の みをクリアする場合には、このコマンドを実行してください。

3.16.3.22 INT Control レジスタ

このレジスタにライトする値により、INT_STASN 割り込みをディセーブル、イネーブルにします。

外部リセットによりディセーブルに初期化されます。また、セットアップパケットを受信時にディセーブルとします。

INT_Control (07D6H)

	7	6	5	4	3	2	1	0
bit Symbol						\mathcal{A}	2	Status_nak
Read/Write						J.		R/W
リセット後					\int_{0}^{∞}). Je	/	0

INT_STASN割り込みは、コントロールリード転送において、ホストがwLengthで指定したデータ長よりも、少ないデータ長でデータフェーズを終了した場合に、デバイス側とステージ管理の同期がとれなくなるため、ステータスステージに移行したことを知らせる目的で追加してあります。必要な場合は、セットアップパケット受信後にイネーブルにしてください。

• STATUS_NAK (Bit0)

0: INT_STASN 割り込み 1: INT STASN 割り込み ディセーブル イネーブル

3.16.3.23 USB STATEレジスタ

USBホストとの通信における、現在のデバイスのステートを表示します。

USB STATE (07CEH)

	7	6	5	4	3//	2	1	0
bit Symbol		A	$\left. ight) angle \left. ight. ight.$	$ \neq $		Configured	Addressed	Default
Read/Write		+				R/W	R	R
リセット後				4		0	0	1

注) このレジスタにライトする場合、12MHz の 5 クロック分のリカバリタイムを必要とします。このレジスタライト後、420ns 以上のダミー命令を挿入してください。

UDC 内部では、この Configured、Addressed、Default ビットを参照して各デバイスリクエストへの応答を管理しています。 SET_CONFIG リクエストに対する処理をソフトウエアで行う場合、このレジスタに現在のステートをライトする必要があります。ホストよりコンフィグ 0 が指定された場合、Unconfigured となり、Addressed ステートに戻る必要があります。このため、コンフィグ 0 が指定された場合には、ビット 2 に"0"をライトする必要があります。

Configured ビット (ビット 2) に 0 がライトされたとき、ハードウェアにて Addressed ビット (ビット 1) を自動的に"1"にセットします。デバイスがサポートしているコンフィグ値をホストから指定されたとき、デバイスはそのコンフィグディスクリプタ中のエンドポイントディスクリプタにて指定されている値で、各エンドポイントのモード設定を行う必要があります。

モード設定終了後、EOP レジスタをアクセスする前に、この Configured ビット (ビット 2) を"1"にセットしてください。このビットが"1"にセットされたとき、Addressed ビット (ビット 1) は自動的に"0"にリセットされます。

• Bit2~0

001: Default010: Addressed100: Configured

3.16.3.24 EPx_MODEレジスタ

エンドポイントの転送モードを設定するレジスタです。(EP1~3)

SET_CONFIG、SET_INTERFACE の処理をソフトウエアでの制御する場合、このレジスタをアクセスしてモード設定を行ってください。

EP1_MODE (0789H)

	7	6	5	4	3	<2	1	0
bit Symbol			Payload[2]	Payload[1]	Payload[0]	Mode[1]	Mode[0]	Direction
Read/Write			R/W	R/W	R/W	R/W	R/W	R/W
リセット後			0	0	0	0	0	0
	7	6	5	4	3	72	1	0
bit Symbol			Payload[2]	Payload[1]	Payload[0]	Mode[1]	Mode[0]	Direction
Read/Write			R/W	R/W	R/W	R/W	R/W	R/W
リセット後			0	0	d () > 0	0	0
	7	6	5	4	3	2		0
bit Symbol			Payload[2]	Payload[1]	Payload[0]	Mode[1]	Mode[0]	Direction
Read/Write			R/W	R/W	R/W	R/W	R/W	R/W
リセット後			0	0 (/	/ \ 0 \	0	0	0

EP2_MODE (078AH)

EP3_MODE (078BH)

ライト可能なタイミングは制約があります。

SET_CONFIG、SET_INTERFACE リクエストに対する処理をソフトウエア制御とした場合、INT_SETUP 割り込みを受信してから、EOP レジスタをアクセスするまでの間にライトを終了させてください。その他のタイミングではライト禁止とします。

注 1) このレジスタにライトする場合、12MHz の 5 クロック分のリカバリタイムを必要とします。このレジスタライト後、420ns 以上のダミー命令を挿入してください。

注 2) このレジスタに書き込みを行った場合、COMMAND レジスタの RESET と同等の初期化が行われます。

• DIRECTION (Bit0)

0: OUT 1: IN ホストからデバイスへの向き デバイスからホストへの向き

• MODE[1:0] (Bit2, 1)

00: コントロール転送

01: アイソクロナス転送

10: バルク転送、またはインターラプト転送

11: インターラプト (トグルなし)

• PAYLOAD[2:0] (Bit3, 4, 5)

000: 8バイト

001: 16 バイト

010: 32 バイト

011: 64 バイト

100:128バイト

101:256 バイト

110:512 バイト

111:1023 バイト(注1)

- 注 1) アイソクロナス転送の最大パケットサイズは、1023 バイトです。
- 注 2) ディスクリプタの wMaXPacketSize に 8、16、…、1023 以外を指定した場合、Set_Configuration、Set_Interface の自動応答によって、ディスクリプタ値より大きい Payload が設定されます。
 - Others (Bit6, 7) Reserved

3.16.3.25 EPx_SINGLEレジスタ

各エンドポイントの FIFO のモード (SINGLE/DUAL) を設定するレジスタです。

EPx_SINGLE1 (07D1H)

	7	6	5	4	3	2	1	0
bit Symbol	EP3_SELECT	EP2_SELECT	EP1_SELECT		EP3_SINGLE	EP2_SINGLE	EP1_SINGLE	
Read/Write	R/W	R/W	R/W		R/W	R/W	R/W	
リセット後	0	0	0		0	0	0	

注) エンドポイント3はTMP92CF26Aではシングルモードのみ対応しています。

Bit 0: 未使用

- 1: EP1_SINGLE
- 2: EP2_SINGLE
- 3: EP3_SINGLE
- 4: 未使用
- 5: EP1_SELECT
- 6: EP2_SELECT
- 7: EP3_SELECT

EPx_SINGLE ビットは、EPx_SELECT ビットが"1"のときに以下の内容が有効になります。

0: DUAL モード 1: SINGLE モード

EPx_SELECT ビットは、EPx_SINGLE ビットの内容を有効にするときに"1"にセットしてください。

0: 無効

1: 有効

3.16.3.26 EPx_BCSレジスタ

各エンドポイントの FIFO への CPU アクセスモードを有効にするレジスタです。

EPx_BCS1 (07D3H)

	7	6	(5)	4	3//	2	1	0
bit Symbol	EP3_SELECT	EP2_SELECT	EP1_SELECT	7	EP3_BCS	EP2_BCS	EP1_BCS	
Read/Write	R/W	R/W	R/W		R/W	R/W	R/W	
リセット後	0	0	0	1	0	0	0	

Bit 0: 未使用

- 1: EP1_BCS
- 2: EP2_BCS
- 3: EP3_BCS
- 4: 未使用
- 5: EP1_SELECT
- 6: EP2_SELECT
- 7: EP3_SELECT

EPx_BCS ビットは、エンドポイント使用の有無にかかわらず、必ず "1" に設定してください。

0: Reserved

¹: CPU アクセス

EPx_SELECT ビットは、EPx_BCS ビットの内容を有効にするときに"1"にセットしてください。

0: 無効

1: 有効

3.16.3.27 USBREADYレジスタ

これは、ディスクリプタ RAM に、データのライトが終了したことを UDC に知らせる ためのレジスタです。ディスクリプタ RAM にデータを格納後、必ず Bit0 に "0"をライトしてください。

USBREADY (07E6H)


	7	6	5	4	3	<2	1	0
bit Symbol								USBREADY
Read/Write						4		R/W
リセット後							7	0

Bit0: USBREADY

0: ディスクリプタ RAM へのライトが終了したことを示します。

1: ディスクリプタ RAM へのライトが可能であることを示します。

(ただし、ホストと接続されている状態でのディスクリプタ RAM ライトは行わないでください。)



USB ケーブルからの VDD 信号のレベルを検出し、初期化するシーケンスを入れてください。このとき、UDC は、USB_RESET 解除後、USBREADY レジスタに "0"をライトするまでは、USB_RESET 信号の検出をディセーブルします。

これは、D+信号上のプルアップ抵抗を制御信号にてコントロールする場合において、 プルアップ抵抗が OFF 状態でホストと接続されているとき、ホスト側のプルダウン抵抗 により USB_RESET 信号と等価な状態となるため、USBREADY レジスタに "0"をライ トするまでは、USB RESET の検出をしないようにしてあります。

- 注1) プルアップ抵抗およびコントロールスイッチは TMP92CF26A の外部で必要になります。
- 注2) 上記は通信時の接続例となります。コネクタ接続検出、未使用・未接続時の貫通電流対策の回路が別途必要となります。

3.16.3.28 Set Descriptor STALLレジスタ

このレジスタは、Set Descriptor リクエストに対して、データステージまたはステータスステージで自動的に STALL を返送するかどうかを設定するレジスタです。

Set Descriptor STAL (07E8H)

		7	6	5	4	3	2	1	0
LL	bit Symbol						X		S_D_STALL
	Read/Write								W
	リセット後						Ŧ.		0

Bit0: S D STALL

0: ソフトウエア制御 (デフォルト)

1: 自動 STALL

3.16.3.29 Descriptor RAMレジスタ

このレジスタは、ディスクリプタを RAM に格納する際に使用します。ディスクリプタのサイズは、384 バイトです。ただし、ディスクリプタを格納する際は、ディスクリプタ RAM 構成例に従ったフォーマットでライトする必要があります。

Descriptor RAM (0500H) (067FH)

							- / / /	
	7	6	5	14	3	2	> 1	0
bit Symbol	D7	D6	D5	D4	D3	(D2)	D1	D0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	不定	不定	不定	不定	不定(/	不定	不定	不定

RD/WR 可能なタイミングは、USB_RESET 検出前、および、SET_DESCRIPTOR リクエスト処理中のみです。


この SET_DESCRIPTOR リクエスト処理期間は、INT_SETUP アサートから、EOP レジスタをアクセスするまでです。また、SET_DESCRIPTOR にてディスクリプタの書き替え要求があった場合、以下のシーケンスでリクエストを処理してください。

- 1) SET_DESCRIPTOR リクエストで転送されたディスクリプタをパケットごとにリードしてください。
- 2) 最後のパケット分のディスクリプタをリード終了したら、ディスクリプタ用の RAM に全ディスクリプタをライトしてください。
- 3) ライト終了後、COMMAND レジスタの INIT_DESCRIPTOR を実行してください。
- 4) 以上の処理が終了しましたら、EOP レジスタをアクセスし、ステータスステージを 終了させます。
- __5) INT_STAS 割り込みを受信したら、ステータスステージの正常終了を表します。

USB_RESET を検出すると自動的にリードを開始しますので、ホストに接続した際は、INIT_DESCRIPTOR コマンドを実行する必要はありません。

3.16.4 ディスクリプタRAM

USB 仕様で定義されるディスクリプタを格納するエリアです。デバイス、コンフィグ、インタフェース、エンドポイント、ストリングディスクリプタを以下のフォーマットで RAM にセットする必要があります。



- 注 1) String Descriptor をサポートしない場合、StringxLength のエリアは、サイズ 0 としてください。未サポート ストリングディスクリプタに対しては、STALL を返信します
- 注 2) Config Descriptor の説明はディスクリプタ例を参照してください。
- 注3) UDC内部のシーケンサにてコンフィグ数、インタフェース数、エンドポイント数を決定しますので、サポートするエンドポイント数が少なければ、アドレスを詰めて割り当ててください。
- 注 4) この機能はディスクリプタを RAM として格納する場合のみ効果的です。
- 注 5) RAM サイズは全部で 384 バイトです。
- 注 6) ディスクリプタ RAMの RD/WR での可能なタイミングは USB_RESET および SET_DESCRIPTOR リクエストの処理前のみです。 (このタイミング以外のアクセスを禁止します。) ライトは USB ホストに接続、および SET_DESCRIPTOR リクエストの処理の前に終了しなければなりません。この SET_DESCRIPTOR リクエスト処理時間は INT_SETUP アサートから EOP レジスタのアクセスまでの間となっています。
- 注7) 標準ディスクリプタ以外のクラス・ディスクリプタやベンダー・ディスクリプタなどは、自動応答にて対応 できません。

ディスクリプタ RAM 設定例:

アドレス	DATA	Description	Description
Device Des	scriptor		
500H	12H	bLength	
501H	01H	bDescriptorType	Device Descriptor
502H	00H	bcdUSB (L)	USB Spec 1.00
503H	01H	bcdUSB (H)	Ifc's specify own
504H	00H	bDeviceClass	
505H	00H	bDeviceSubClass	
506H	00H	bDevicEProtocol	
507H	08H	bMAXPacketSize0	$\sim (0/15)$
508H	6CH	bVendor (L)	Toshiba
509H	04H	bVendor (H)	
50AH	01H	idProduct (L)	
50BH	10H	idProduct (H)	
50CH	00H	bcdDevice (L)	Release 1.00
50DH	01H	bcdDevice (H)	
50EH	00H	bManufacture	
50FH	00H	iProduct	
510H	00H	bSerialNumber	901
511H	01H	bNumConfiguration	
Config1 De		3	
512H	09H	bLength	
513H	02H	bDescriptorType bDescriptorType	Config Descriptor
514H	4EH	wtotalLength (L)	78 byte
515H	00H	wtotalLength (H)	
516H	01H	bNumInterfaces	
517H	01H	bConfigurationValue	
518H	00H	iConfiguration	
519H	A0H	bmAttributes	Bus powered-remote wakeup
51AH	31H	MaxPower	98 mA
Interface0 I	Descriptor /	AlternateSetting0	
51BH	09H	bLength	
51CH//	04H	bDescriptorType	Interface Descriptor
51DH	00H	bInterfaceNumber	·
51EH	00H	bAlternateSetting	AlternateSetting0
51FH	01H	bNumEndpoints	
∕520H	07H	bInterfaceClass	
521H	▶ 01H	bInterfaceSubClass	
522H	01H	bInterfaceProtocol	
523H	00H	ilnterface	
Endpoint1			
524H	07H	bLength	
525H	05H	bDescriptorType	Endpoint Descriptor
526H	01H	bEndpointAddress	ОИТ
527H	02H	bmAttributes	BULK
528H	40H	wMaxpacketSize (L)	64 byte
529H	00H	wMaxpacketSize (H)	
52AH	00H	bInterval	
J 11 1	5511		

アドレス	DATA	Description	Description
Interface0	Descriptor A	IternateSetting1	
52BH	09H	bLength	
52CH	04H	bDescriptorType	Interface Descriptor
52DH	00H	bInterfaceNumber	
52EH	01H	bAlternateSetting	AlternateSetting1
52FH	02H	bNumEndpoints	
530H	07H	bInterfaceClass	
531H	01H	bInterfaceSubClass	
532H	02H	bInterfaceProtocol	. (7/4
533H	00H	iInterface	
Endpoint1	Descriptor		
534H	07H	bLength	(()>
535H	05H	bDescriptorType	EndpointDescriptor
536H	01H	bEndpointAddress	OUT
537H	02H	bmAttributes	BNTK
538H	40H	wMaxPacketSize (L)	64 byte
539H	00H	wMaxPacketSize (H))) 6 (0)6
53AH	00H	bInterval	
Endpoint2	Descriptor		
53BH	07H	bLength	
53CH	05H	bDescriptorType	Endpoint Descriptor
53DH	82H	bEndpointAddress	IN (7)
53EH	02H	bmAttributes	BULK
53FH	40H	wMaxpacketSize (L)	64 byte
540H	00H	wMaxpacketSize (H)	
541H	00H	bInterval	
Interface0 I	Descriptor A	IternateSetting2	
542H	09H	bLength	Ţ.
543H	04H	bDescriptorType	Interface Descriptor
544H	00H	bInterfaceNumber	
545H	02H((bAlternateSetting	AlternateSetting2
546H /	03H	bNumEndpoints	
547H	FFH	bInterfaceClass	
548H	00H	bInterfaceSubClass	
549H	FFH	bInterfaceProtocol	
54AH	H00	iInterface	
Endpoint1	Descriptor		
54BH	∕) 07H	bLength	
54CH	05H	bDescriptorType	Endpoint Descriptor
54DH	01H	bEndpointAddress	OUT
54EH	02H	bmAttributes	BULK
54FH	(40H	wMaxpacketSize (L)	64 byte
550H	00H	wMaxpacketSize (H)	
551H	00H	bloterval	
Endpoint2	Descriptor	~	
552H	07H	bLength	
553H	05H	bDESCRIPTORType	Endpoint Descriptor
554H	82H	bEndpointAddress	IN
555H	02H	bmAttributes	BULK
556H	40H	wMaxpacketSize (L)	64 byte
557H	00H	wMaxpacketSize (H)	
558H	00H	bInterval	

アドレス	DATA	Description	Description						
Endpoint3	Descriptor								
559H	07H	bLength							
55AH	05H	bDESCRIPTORType	ENDPOINT DESCRIPTOR						
55BH	83H	bEndpointAddress	IN						
55CH	03H	bmAttributes	INTERRUPT						
55DH	08H	wMaxpacketSize (L)	8 byte						
55EH	00H	wMaxpacketSize (H)							
55FH	01H	bInterval	1 ms						
String Desc	criptor Lengt	h SETUP Area	. (7/\						
560H	04H	bLength	Length of String Descriptor0						
561H	10H	bLength	Length of String Descriptor 1						
562H	00H	bLength	Length of String Descriptor 2						
563H	00H	bLength	Length of String Descriptor 3						
String Desc	criptor0	^							
564H	04H	bLength							
565H	03H	bDescriptorType	String Descriptor						
566H	09H	bString	Language ID 0x0409						
567H	04H	bString							
String Desc	criptor1	4							
568H	10H	bLength							
569H	03H	bDescriptorType	String Descriptor						
56AH	00H	bString	(Toshiba)						
56BH	54H	bString	I (V//))						
56CH	00H	bString							
56DH	6FH	bString	0						
56EH	00H	bString							
56FH	73H	bString	S						
570H	00H	bString	Ť						
571H	68H	bString	h						
572H	00H	bString							
573H	69H((bString	i						
574H /	00H	bString							
575H /	62H	bString	b						
576H	00H	bString							
577H	61H	bString	а						
String Desc	String Descriptor2								
String Desc	criptor3								
7:3									

TOSHIBA TMP92CF26A

3.16.5 デバイスリクエスト

3.16.5.1 スタンダードリクエスト

UDC はスタンダードリクエストについて、自動応答をサポートしております。

(1) GET STATUS リクエスト

このリクエストにより、指定された受信側のステータスを自動的に返信します。

bmRequestType	bRequest	wValue	wIndex	wLength	Data
10000000B 10000001B	GET_STATUS	0	0 Interface	2	Device, Interface あるいは
10000001B			Endpoint		Endpoint Status

デバイスへのリクエストについては、以下の情報をリトルエンディアン順に返信します。

D7	D6	D5	D4	D3	D2	D1 D0
0	0	0	0	•	0	Remote Self Wakeup Power
D15	D14	D13	D12	D11	D10	D9 D8
0	0	0	0	0	0	0 0

• RemoteWakeup 現在のリモートウェイクアップの設定を返信します。

このビットは、SET_FEATURE、CLEAR_FEATURE リクエストにより、セットあるいはリセットされます。デフォルトは、"0"となります。

• SelfPower

現在の電源設定を返信します。コンフィグディスクリプタ内のbmAttributes フィールドに設定している値に応じて、Self、BusPower どちらかの値を返信します。

インタフェースへのリクエストについては、2 バイト分 00H を返信します。

エンドポイントへのリクエストについては、以下の情報をリトルエンディアン順に

返信します。

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0		0	0	0	HALT
D15	D14	D13	D12	D11	D10	D9	D8
6) 0	0/>	0	0	0	0	0

• HALT

選択されたエンドポイントの HALT ステータスを返信します。

(2) CLEAR FEATURE リクエスト

このリクエストにより、特定の機能をクリアまたはディセーブルします。

bmRequestType	bRequest	wValue	wIndex	wLength	Data
00000000B 00000001B 00000010B	CLEAR_ FEATURE	Feature Selector	0 Interface Endpoint	0	なし

• 受信側デバイス

FeatureSelector: 1 現在のリモートウェイクアップの設定をディセーブルします。

FeatureSelector: 1以外 STALL します。

• 受信側インタフェース

STALL します。

• 受信側エンドポイント

FeatureSelector: 0 該当エンドポイントの HALT をクリアします

注) HALT のクリアとしては、以下の設定を行います。

·FIFO の初期化

・トグルシーケンスビットのクリア

·STALL 状態のクリア

FeatureSelector: 0 以外 STALL します。

注 1) 存在しないエンドポイントへのリクエストの場合、STALL します。

(3) SET_FEATURE リクエスト

このリクエストにより、特定の機能を設定またはイネーブルします。

bmRequestType	bRequest	wValue	windex	wLength	Data
00000000B 00000001B 00000010B	SET_ FEATURE	Feature Selector	0 Inerface Endpoint	0	なし

• 受信側デバイス

FeatureSelector: 1 現在のリモートウェイクアップの設定をイネーブルにします。

Feature Selector: 1以外 STALL します。

受信側インタフェース

STALL Lat

受信側エンドポイント

文信側ユンドかインド FeatureSelector: 0

該当エンドポイントを HALT させます。

FeatureSelector: 0 以外 STALL します。

注) 存在しないエンドポイントへのリクエストの場合、STALL します。

(4) SET ADDRESS リクエスト

このリクエストにより、デバイスアドレスを設定します。後続のリクエストは、ここで設定されたデバイスアドレスを使用して応答します。

このリクエストのステータスステージが正常に完了するまでは、以前のデバイスアドレスで応答します。

bmRequestType	bRequest	wValue	wIndex	wLength	Data
0000000B	SET_ADDRESS	Device Address	0	0	なし

(5) GET_DESCRIPTOR リクエスト

このリクエストにより、指定されたディスクリプタを返信します。

bmRequestType	bRequest	wValue	wIndex	wLength	Data
10000000B	GET_ DESCRIPTOR	Descriptor Type および Descriptor Index	0 あるいは Language ID	Descriptor Length	Descriptor

- デバイス ディスクリプタ RAM に格納されたデバイスディスクリプタを送信します。
- コンフィグ ディスクリプタ RAM に格納されたコンフィグディスクリプタを送信します。
 このとき、コンフィグディスクリプタの次に続くインタフェース、エンドポイントディスクリプタについても続けて送信します。
- ストリング wValue フィールドの下位バイトで指定されたインデックスのストリン グディスクリプタを送信します。
 - 注) Get_Descriptor の自動応答によって「wLength」と「ディスクリプタタイプで定義された、ディスクリプタ長」を比較し、短いデータ長のディスクリプタを送信します。



(6) SET DESCRIPTOR リクエスト

このリクエストにより、特定の機能を設定またはイネーブルします。

bmRequestType	bRequest	wValue	wIndex	wLength	Data
00000000B	SET_ DESCRIPTOR	Descriptor Type および Descriptor Index	0 あるいは Language ID	Descriptor Length	Descriptor

このリクエストの自動応答については、未サポートです。

INT_SETUP割り込みに応じて、受信したリクエストが、SET_DESCRIPTORリクエストであることを判別した場合、DATASETレジスタの EPO_DSET_A ビットが1になっているのを確認し、データを引き取ってください。終了時には、EOPレジスタをアクセスし、EPO_EOPBビットに"0"をライトするとステータスステージを終了します。処理としては、ベンダーリクエストと同様になりますので、詳細については、ベンダーリクエストの項を参照してください。

(7) GET_CONFIGURATION リクエスト

このリクエストにより、現在のデバイスのコンフィギュレーション値を送信します。

bmRequestType	bRequest	wValue wIndex	wLength	Data
1000000B	GET_ CONFIG	0 0	(S) *	Configuration Value

未構成時には、"0"を返信します。構成時には、そのコンフィギュレーション値を 返信します。

(8) SET CONFIGURATION リクエスト

このリクエストにより、デバイス構成を設定します。

bmRequestType	bRequest	wValue wIndex	wLength	Data
0000000B	SET_ CONFIG	Configuration 0 Value	0	なし

wValue フィールドの下位バイトで指定された値でコンフィギュレーションします。 この値が "0"のときは、未構成になります。

(9) GET INTERFACE リクエスト

このリクエストにより、指定されたインタフェースで設定されている AlternateSetting 値を返信します。

bmRequestType	bRequest	wValue	wIndex	wLength	Data
10000001B	GET_ INTERFACE	0	Interface	1	AlternateSetting

指定されたインタフェースが存在しない場合、STALLします。

(10) SET_INTERFACE リクエスト

このリクエストにより、指定したインタフェースにおける AlternateSetting を選択します。

bmRequestType	bRequest	wValue	wIndex	wLength Data
0000001B	SET_ INTERFACE	AlternateSetting	Interface	0

指定されたインタフェースが存在しない場合、STALLします。

(11) SYNCH FRAME リクエスト

このリクエストにより、エンドポイントの同期フレームを送信します。

bmRequestType	bRequest	wValue	wIndex	wLength	Data
10000010B	SYNCH_FRAME))0	Endpoint	3	Frame No

このリクエストの自動応答については、未サポートです。

INT_SETUP割り込みに応じて、受信したリクエストが SYNCH_FRAME であることを判別した場合、DATASET レジスタの EPO_DSET_A ビットが"0"になっているのを確認し、Frame No の 2 バイトのデータのライトを行ってください。終了時には、EOP レジスタをアクセスし、EPO_EOPB ビットに"0"をライトするとステータスステージを終了します。エンドポイントがアイソクロナス転送をサポートし、かつこのリクエストをサポートする場合のみ使用することができます。処理の方法としては、ベンダーリクエストと同様ですので、詳細については、ベンダーリクエストの項を参照してください。

3.16.5.2 プリンタクラスリクエスト

UDC はプリンタクラスのリクエストの自動応答はサポートしておりません。 INT_SETUP割り込みに応じて、クラスリクエストに対する処理を行ってください。 その場合の処理は、ベンダーリクエストに対する処理と同様になります。

3.16.5.3 ベンダーリクエスト (クラスリクエスト)

UDC はベンダーリクエストの自動応答はサポートしておりません。

INT_SETUP 割り込みに応じて、デバイスリクエストが格納されたレジスタをアクセスして、受信したリクエストの判別を行い、そのリクエストがベンダーリクエストであった場合、外部から UDC を操作して、それに対応する処理を行う必要があります。

以下に、データフェーズが送信 (コントロールリード)と受信の場合 (コントロール ライト) とに分けて説明します。

(a) コントロールリードリクエスト

bmRequestType	bRequest	wValue	windex	wLength	Data
110000xxB	ベンダー固有	ベンダー固有	ベンダー固有	ベンダー固有 (0 以外)	Vender Data

アプリケーションは、INT_SETUP 割り込みを受け付け後、受信したリクエストの内容を bmRequestType、bRequest、wValue、wIndex、wLength レジスタから判定し、そのリクエストに対応した処理を行ってください。

アプリケーションは、リクエストの判定を行った後、Setup_Received レジスタをアクセスし、INT_SETUP割り込みを認識したことを UDC に知らせる必要があります。

次に DATASET レジスタをアクセスし、EPO_DSET_A ビットが"0"になっているのを確認して、エンドポイント 0 の FIFO にデータをライトしてください。(ペイロード以上のデータを送信する場合には、DATASET レジスタの EPO_DSET_A のビットをポーリングし、"0"であるのを確認してからデータをライトしてください。INT EPO割り込み信号でも対応可能です)

すべてのデータをライトし終わったら、EOP レジスタの EPO のビットに "O"をライトしてください。UDC はこれを受け、ステータスステージを自動的に終了します。

また、UDC は正常にステータスステージを終了すると、INT_STAS 割り込みをアサートします。

外部のアプリケーションがステータスステージの正常終了を確認したい場合には、INT_STAS 割り込みを使用してステージの管理を行ってください。ステータスステージを正常に終了できなかった場合や、ステータスステージ中にもかかわらず新規のSETUPトークンを受信することがあります。この場合、INT_SETUP割り込み信号アサート時に、EPO_STATUS レジスタの STAGE_ERROR ビットが"1"に変化し、外部にステータスステージを正常に終了できなかったことを知らせます。

また、USBのコントロールリード転送におけるプロトコルにて、wLengthに示された値よりも短いデータ数でデータフェーズが終わることがあります。この場合、INT_STASN 割り込み信号によりステータスステージへの移行を知ることができます。通常、ベンダーリクエストの場合、ドライバー側にて受信バッファサイズをホストコントローラーにセットしますので、このようなことが発生することはありえません。

注) ホストによっては、デバイス側のペイロードサイズを把握するまでは、デバイスから8バイトのペイロード で送ったデータがショートパケットと認識され、見た目上、前述のケースになる場合がありますので、注意 が必要です。

(b) コントロールライト/リクエスト

データフェーズがない場合

bmRequestType	bRequest	wValue	wIndex	wLength	Data
010000xxB	ベンダー固有	ベンダー固有	ベンダー固有	0	なし

アプリケーションは、INT_SETUP 割り込みを受け付け後、リクエストの内容をbmRequestType、bRequest、wValue、wIndex、wLength レジスタから判定し、そのリクエストに対応した処理を行ってください。アプリケーションは、リクエストの判定を行った後、SETUP_Received レジスタをアクセスし、INT_SETUP 割り込みを認識したことを UDC に知らせる必要があります。

アプリケーション側にて処理が終了しましたら、EOP レジスタの EPO のビットに "0"をライトしてください。UDC はこれを受け、ステータスステージを自動的に終了します。

データフェーズがある場合

bmRequestType	bRequest	wValue	wIndex	wLength	Data
010000xxB	ベンダー固有	ベンダー固有	ベンダー固有	ベンダー固有 (0 以外)	Vender Data

アプリケーションは INT_SETUP 割り込みを受信したら、デバイスリクエストの内容を bmRequestType、bRequest、wValue、wIndex、wLength レジスタから判定し、そのリクエストに対応した処理を行ってください。アプリケーションは、リクエストの判定を行った後、SETUP_Received レジスタをアクセスし、INT_SETUP 割り込みを認識したことを UDC に知らせる必要があります。

アプリケーション側にてデータを受信する準備ができましたら、DATASET レジスタをアクセスし、EPO_DATASET が"1"であるのを確認して、エンドポイント 0 のFIFO からデータをリードしてください。もしも、ペイロード以上のデータを受信する場合には、DATASET レジスタ EPO_DSET_A のビットをポーリングし、"1"になっているのを確認して次のパケットのデータをリードする必要があります(INT_EPO 割り込み信号を使用しても構いません)。すべてのデータをリードした後、EOP レジスタの EPO のビットに"0"をライトしてください。UDC はこれを受け、ステータスステージを自動的に終了します。

UDC は、正常にステータスステージを終了しますと、INT_STAS 割り込みをアサートします。もしも外部のアプリケーションが、ステータスステージの正常終了を把握する場合には、この割り込み信号を使用して、ステージの管理を行ってください。また、ステーダスステージを正常に終了できなかった場合や、同ステージ中に、新規のSETUP トークンを受信することがあります。このとき、INT_SETUP 割り込み信号アサート時に、EPO_STATUS レジスタの STAGE_ERROR ビットに"1"をたて、外部にステータスステージを正常に終了できなかったことを知らせます。

TOSHIBA TMP92CF26A

以下にアプリケーションから見た、UDCのコントロールフローを示します。





図 3.16.2 アプリケーションから見た UDC の制御フロー

注) SETUP パケットを重複して受信したような場合の特殊なケースについてのフローは明記しておりません。フローの詳細については、コントロール転送の章を参照してください。



3.16.6 転送モードとプロトコル処理

UDC はパケットの受信、アドレスエンドポイント転送モードの判定、エラー処理、データ 受信パケットのトグルビット CRC 確認、データ送信パケットのトグルビット CRC を含んだ 生成と、ハンドシェーク応答をハードウェアで自動的に行います。

(1) プロトコル概要

USB パケットのフォーマットは以下のように定義されており、送受信時共に UDC 内のハードウェアで処理されます。

• SYNCフィールド

各パケットの最初に必ず存在し、UDC内部で入力データと内部 CLK の同期を取ります。

• パケット識別子フィールド (PID)

USB パケットごとに SYNC フィールドのすぐ後に続きます。このコードをデコードすることにより、UDC は PID タイプを判別し転送タイプを判断します。

• アドレスフィールド

このフィールドを使用して、UDC はホストからこのファンクションが指定されたかどうかを確認します。UDC はADDRESS レジスタに設定されたアドレスと比較し、一致すればそれに続く処理を行い、一致しなければこのトークンを無視します。

エンドポイントフィールド

4 ビットのフィールドで、2 つ以上のサブチャンネルを必要とする場合、そのファンクションを特定します。UDC はコントロールエンドポイントを除く、最大 7 つまでのエンドポイントをサポートすることが可能です。許可されていないエンドポイントに対するトークンは無視します。

フレーム番号フィールド

11 ビットのフィールドは、ホストによってフレームごとにインクリメントされます。 このフィールドは各フレームの一番始めに送られる SOF トークンに続いており、フレーム番号が指定されます。UDC は SOF トークン受信時にこのフィールドの内容を読み取り、FRAME レジスタにフレーム番号をセットします。

・データフィールド

このフィールドは 0~1023 バイトで、バイト単位のデータとなります。受信時、UDC はこのデータ部分だけを FIFO に転送し、CRC を確認した後、割り込み信号をアサートして FIFO へのデータ転送が終了したことを知らせます。送信時には IN トークン に続いて FIFO のデータを転送し、データの最後にデータ CRC フィールドを付加します。

CRC 機能

トークンには5ビット、データには15ビットのCRCが付加されます。UDCは受信したデータのCRCと、付加されたCRCとの比較を自動的に行い、送信時にはCRCを自動生成して送信します。転送モードによっては比較を行わない物があります。

(2) 転送モード

UDC はフルスピードで 4 つの転送モードをサポートしています。

フルスピードデバイス

コントロール転送

インターラプト転送

バルク転送

アイソクロナス転送

以下に各転送モードにおける、UDC の動作について説明します。なお、各転送の動作については FIFO までのデータの流れを説明します。

(a) バルク転送

バルク転送は、エラー検出とリトライを利用してホストとファンクションとの間でエラーのない転送を保証します。基本的にはトークン、データ、ハンドシェークの3フェーズを使用しますが、フロー制御およびストール条件では、データフェーズはハンドシェイクフェーズに置き替えられ、2フェーズとなります。UDCはエンドポイントごとのステータスを保持しており、ハードウェアでフロー制御を行います。各エンドポイントの状態はEPx_STATUSレジスタにより確認することができます。



TOSHIBA TMP92CF26A

(a-1) バルク送信モード

送信時のバルク転送は、以下のようなトランザクションフォーマットに従います。

• トークン : IN

● データ : DATA0/DATA1, NAK, STALL

• ハンドシェーク: ACK

制御フロー

IN トークンを受信したときの UDC 内部の制御フローを以下に示します。

1. トークンパケットを受け取り、アドレス・エンドポイント番号エラーを確認し、該当エンドポイントの転送モードが IN トークンと適合するかを調べます。適合しなければ IDLE に戻ります。

- 2. EPx STATUS レジスタの状態を確認します。
 - INVALID 状態 : IDLE に戻ります。
 - STALL 状態 : ストールハンドシェークを返し、IDLE に戻ります。 FIFO の状態を確認し、1 パケット分のデータが準備されていなければ、 NAK ハンドシェークを返し、IDLE に戻ります。1 パケット分のデータが FIFO に準備されていれば、3 ~移行します。
- 3. データパケットの生成に移行します。

UDC 内部のトグルビットレジスタを使用して、データパケットを生成します。

次に、UDC内部の FIFO から SIE ヘデータを転送しデータパケットを生成します。このとき転送されるデータ数を確認し、各エンドポイントの MAX ペイロードサイズ以上のデータがある場合、ビットスタフエラーを起こさせて、その転送を終了させ、STATUS を STALL とします。

- 4. FIFOのデータを最後まで転送すると、計算していた CRC ビットを最後に付加します。
- 5. ホストからの ACK ハンドシェークを受信すると
 - FIFO をクリアします。
 - DATASET レジスタをクリアします。
 - トグルビットを更新して次に備えます。
 - STATUS を READY にセットします。


UDC は正常終了します。FIFO は次のデータを受け入れることが可能です。 もしも、ホストからの ACK を受信せずにタイムアウトしてしまったときは、

- STATUS & TX ERR とします。
- FIFO のアドレスポインタを元に戻します。

を行い FIFO のデータを保存したまま次のリトライを待ちます。

このフローを図 3.16.3に示します。





(a-2) バルク受信モード

受信時のバルク転送は、以下のようなトランザクションフォーマットに従います。

トークン : OUT

データ : DATA0/DATA1ハンドシェーク : ACK, NAK, STALL

制御フロー

OUT トークンを受信したときの UDC 内部の制御フローを以下に示します。

1. トークンパケットを受け取り、アドレスエンドポイント番号エラーを確認し、 該当エンドポイントの転送モードがOUTトーケンと適合するかを調べます。 適合しなければIDLEに戻ります。

2. ステータスレジスタの状態を確認します。

• INVALID 状態 : IDLE に戻ります。

• STALL 状態 : データフェーズが終わり次第、STALL ハンドシェー

クを返し、IDLE に戻りデータは破棄します。

FIFO の状態を確認し1パケット分のデータを格納する準備ができていなければ、今転送されたデータを破棄し、データフェーズに続いてNAK ハンドシェークを返し、IDLE に戻ります。


3. データパケットの受信を行います。

UDC 内部の SIE から FIFO ヘデータを転送します。

このとき、転送されたデータ数を確認し、各エンドポイントの MAX ペイロードサイズ以上のデータがある場合、STATUS を STALL とし、IDLE に戻ります。このとき、ACK ハンドシェークは返信しません。

- 4. データを最後まで FIFO に転送した後、計算した CRC と転送された CRC を比べて一致しないときはステータスに RX_ERR をセットして、ACK を返さずに HDLE に戻ります。 USB ホストはリトライを試み、次のデータを正常に受信できたとき、STATUS は、DATAIN に変わります。また、データトグルが一致しなかったときば、前回の転送でホストが ACK を取れなかったものと判断し、現在の転送を前回の転送のリトライと考え、データを破棄、STATUS を RX_ERR とし、ホストへは ACK を返信して IDLE に戻ります。 FIFO のアドレスポインタは元に戻されますので、次のデータを受信可能となります。
- 5. CRC とトグルが一致して正常に終了した場合には、ACK ハンドシェークを 返して UDC 内で以下の処理を行います。
 - 転送データ数を DATASIZE レジスタにセットします。
 - DATASET レジスタをセットします。
 - トグルビットを更新して次に備えます。
 - STATUS を READY にセットします。

これで UDC は、正常終了します。 このフローを図 3.16.4に示します。



TOSHIBA




図 3.16.4 UDC 内部の制御フロー (バルク転送 (受信))

(b) インターラプト転送

インターラプト転送は、送信バルク転送と同一のトランザクション・フォーマット を使用します。

トグルビットを用いた転送時の UDC のハードウェアの設定、および応答は送信バルク転送と同一です。

インターラプト転送では、トグルビットを用いないで転送を行うことができます。この場合ホストからのACKハンドシェークを受信しないときでもトグルビットを更新して正常終了します。UDCは次の転送のためにFIFOをクリアします。

(b-1) インターラプト送信モード (トグルモード)

UDC の動作は、バルク送信モードと同一となります。(a)を参照してください。

(b-2) インターラプト送信モード (NOT トグルモード)

基本的にはバルク送信モードと同一ですが、ホストからのACKハンドシェークを受信できなかった場合の処理が異なります。


データパケット送出後、ホストからの ACK ハンドシェークを受信すると

- FIFO をクリアします。
- DATASET レジスタをクリアします。
- トグルビットを更新して次に備えます。
- ステータスを READY にセットします。

UDC は正常終了します。FIFO は次のデータを受け入れることが可能です。 もしも、ホストからの ACK を受信せずにタイムアウトしてしまったときは、

- FIFO をクリアします。
- DATASET レジスタをクリアします。
- トグルビットを更新して次に備えます。
- STATUS を TX ERR とします。

を行い STATUS が変更となる以外は同一です。



(c) コントロール転送

コントロール転送は、次の3つのステージで構成されます。

- セットアップステージ
- データステージ
- ステータスステージ

データステージは省略される場合があります。それぞれのステージは1つあるいは複数のトランザクションで構成されます。UDCはハードウェアで3つのステージ管理を行いながら、それぞれのトランザクション処理を行います。ロントロール転送はデータステージの有無、または方向によって以下の3つの種類があります。

- コントロールリード転送
- コントロールライト転送
- コントロールライト転送 (データステージなし)

3つの転送シーケンスは図3.16.6、図3.16.7、図3.16.8に示します。

なお、UDC は、スタンダードリクエストについてハードウェアにて自動応答します。オプションのスタンダードリクエスト、タラスリクエスト、ベンダーリクエストについては、UDC をコントロールする CPU の介在が必要となります。

以下に、UDC内部の制御フローおよび、CPU介在時の制御フローを示します。

(c-1) セットアップステージ

セットアップステージは、トークン ID が SETUP となることを除き送信バルクトランザクションと同一です。ただし、UDC の制御フローは異なります。

• トークン :

SETUP

• データ

DATA0

• ハンドシェーク: ACK

制御フロー

SETUP トークンを受信したときの UDC 内部の制御フローを以下に示します。

- 1. SETUP トークンパケットを受け取り、アドレス・エンドポイント番号エラーを確認し、該当エンドポイントがコントロール転送モードかを調べます。 適合しなければ IDLE に戻ります。
- 2. ステータスレジスタの状態を確認します。

INVALID 状態でのみ IDLE に戻ります。

バルク転送では、STATUS レジスタの値や FIFO の状態によりデータの受け入れを許可していましたが、セットアップステージではいかなる状況においても、STATUS を READY に戻し、CPU からの FIFO へのアクセスを禁止し、エンドポイント 0の FIFO 内部をクリアし、以降のデータフェーズに備えます。

CPUが UDC 内部の SetupReceived レジスタをアクセスすると、デバイス リクエストを受信したことを認識したものとし、CPU から EPO の FIFO のア クセス禁止を解きます。これは一つ前のデバイスリクエストが正常に終了して いない間に新規のリクエストが来たとき、受信できるようにするためです。 3. データパケットの受信を行います。

UDC 内部の SIE から 8 バイト分のデバイスリクエストを、以下のリクエストレジスタヘデータを転送します。

- bmRequestType レジスタ
- bRequest レジスタ
- wValue レジスタ
- wIndex レジスタ
- wLength レジスタ
- 4. データを最後まで FIFO に転送したのち、計算した CRC と転送された CRC を比べて一致しないときは、STATUS に RX_ERR をセットして、ホストに対し ACK ハンドシェークを返さずに IDLE に戻ります。ホストはリトライします。
- 5. CRC とトグルが一致して正常に終了した場合には、ホストに ACK ハンド シェークを返します。
 - 受信したデバイスリクエストの制御権を判別し、ソフトウエアでの制御が 必要なリクエストであれば、INT_SETUP割り込みをアサートして、外部 にリクエスト受信したことを知らせます。ハードウェアでの自動応答をす る場合には、INT SETUP割り込みをアサートしません。
 - ステージ制御フローに従って、次のステージの準備をします。
 - STATUS を DATAIN にセットします。
 - トグルビットを"I"にセットします。

これでセットアップステージは終了します。

このフローを図 3.16.5に示します。


このセットアップステージで転送された 8 バイトのデータは、デバイスリクエストとなります。

CPUはデバイスリクエストに対応した処理を行わなければなりません。

UDCは8バイトのデータから次の内容だけを検出し、ステージ管理をハードウェアで行います。

- データステージの有無
- データステージの方向

これらを元にコントロールリード転送、コントロールライト転送、コントロールライト (データフェーズなし) 転送を判断します。



(c-2) データステージ

データステージは、トグルシーケンスに基づいて、1つまたは複数のトランザクションにより構成されます。トランザクションは送信または受信バルクトランザクションと同一フォーマットとなりますが、以下の点で異なります。

- セットアップステージを受けてトグルビットは1からスタートします。
- IN および OUT のトークンは、デバイスリクエスト中の方向ビットと 比較して正しいかどうかを判断します。転送方向が逆のトークンを受 信するとステータスステージとして認識します。
- INT_EP0 割り込みをアサートします。

(c-3) ステータスステージ

ステータスステージは、IN または OUT のトークンに続いて、DATA1 の PID を伴った 0 データ長のパケットとハンドシェークで構成されます。1 つ前のステージ とは方向が異なるトランザクションを使用します。これは以下の様な組み合わせとなります。

- コントロールリード転送
- コントロールライト転送
- コントロールライト転送(データフェーズなし)

OUT

MIN/

UDC は内部のコントロール転送のフロー制御に基づいてステータスステージを 処理します。このとき、ステータスステージが正常終了するために、CPU は処理 の終わりで EOP レジスタの EPO ビットに "O"をライトする必要があります。以下 にステータスステージの詳細を示します。

(c-3-1) ステータスステージ

IN ステータススラージのトランザクションフォーマットは以下のようになります。

トーケン:

: IN : DATA1 (0 データ長)、NAK、STALL

• ハンドシェーク: ACK

制御フロー

UDC内部のINステータスステージの処理フローは以下のようになります。

1. トークンパケットを受け取り、アドレスエンドポイント番号エラーを確認し、適合しなければ IDLE に戻ります。UDC 内部のステージ制御フローに基づいてステータスステージが許可されていれば、次に進みます。


2. ステータスレジスタの状態を確認します。

• INVALID 状態: IDLE に戻ります。

● STALL 状態 : STALL ハンドシェークを返し、IDLE に戻ります。

外部より EOP レジスタがアクセスされたかどうかを確認し、未アクセスであれば、コントロール転送を継続するため NAK ハンドシェークを返し、IDLE に戻ります。

3. EOP レジスタがアクセスされたことを認識すると、0 データ長のデータ パケットと CRC の送信を行います。



- 4. ホストからの ACK ハンドシェークを受信すると
 - ステータスを READY にセットします。
 - INT STAS 割り込みをアサートします。

以上で正常終了となります。

もしもホストからの ACK ハンドシェークが受信できずタイムアウトした場合には、

• STATUS レジスタに TX_ERR をセットして IDLE に戻り、ステータスステージのリトライを待ちます。

このとき、ステータスステージが正常に終了することなく、新規のセットアップステージが開始されると、UDCは、STATUS レジスタにステージエラーをセットします。

(c-3-2) OUT ステータスステージ

OUT ステータスステージのトランザクションフォーマットは以下のようになります。

トークン : OUT

データ : DATA1 (0 データ長)

ハンドシェーク: ACK, NAK, STALL

制御フロー

UDC 内部の OUT ステータスステージの処理プローは以下のようになります。

- 1. トークンパケットを受け取りアドレス・エンドポイント番号エラーを確認し、適合しなければ IDLE に戻ります。UDC 内部のステージ制御フローに基づいてステータスステージが許可されていれば、次に進みます。
- 2. ステータスレジスタの状態を確認します。
 - INVALID 状態: IDLE に戻ります。
 - ◆ STALL 状態 : データパケットを破棄して STALL ハンドシェークを返し、IDLE に戻ります。

外部より EOPレジスタがアクセスされたかどうかを確認し、未アクセスであれば、コントロール転送を継続するため NAK ハンドシェークを返し、IDLE に戻ります。

- 3. EOP レジスタがアクセスされたことを認識すると、0 データパケットと CRC の受信を行います。
- 4. データにエラーがなかった場合には、ホストに対して ACK ハンドシェークを送信します。
 - STATUS を READY にセットします。
 - INT STAS 割り込みをアサートします。

以上で正常終了となります。

もしも、データにエラーがあった場合には、ACK ハンドシェークを返しません。

• STATUS レジスタに RX_ERR をセットして IDLE に戻り、ステータスステージのリトライを待ちます。

このとき、ステータスステージが正常に終了することなく、新規のセットアップステージが開始されると、UDCは、STATUSレジスタにステージエラーをセットします。

このプロトコルのシーケンスについては、付録の項を参照願います。



(c-4) ステージ管理

UDC は、コントロール転送の各ステージの進行をハードウェアで管理しています。

各ステージの遷移は USB ホストからのトークンの受信、あるいは CPU がソフトウエアでレジスタをアクセスすることによって行われます。従って、コントロール転送のそれぞれのステージはソフトウエアと連係しながら進める必要があります。また UDC は SETUP ステージの 8 バイトのデータから次の内容だけを検出し、コントロール転送の種類を判別しステージ管理を行います。

- データステージの有無
- データステージの方向

これらを元にコントロールリード転送、コントロールライト転送、コントロールライト(データステージ無し) 転送を判断します。

以下に、各種のコントロール転送時のステージの遷移を行う条件を示します。

UDC 内のステートが次のステージに移行する前に、ホストから次のステージに対応したトークンを受信すると NAK ハンドシェータを返し BUSY を USB ホストに伝えます。なお、すべてのコントロール転送においてどの状態からでもホストからの SETUP トークンを受信すると現在の処理を中止して UDC 内でセットアップステージに移行します。 CPU は以前のコントロール転送を実行中であっても、新規の INT_SETUP 割り込みを受け付けることでこれに対応しなければなりません。



コントロールリード転送時のステージ遷移条件

- * ホストからの SETUP トークンを受信
 - UDC 内でセットアップステージがスタートする。
 - リクエストのデータを正常に受信、判別し、外部に INT_SETUP 割り込みをアサートする。
 - UDC 内部でデータステージへ移行。
- * ホストからの IN トークンを受信
 - CPU は INT_SETUP 割り込みに反応してリクエストレジスタからリクエストを引き取る。
 - リクエストを判別し、INT_SETUP割り込みを認識したことを UDC に知らせるため、SetupReceived レジスタをアクセスする。
 - デバイスリクエストの内容に応じ、DATASET レジスタの EPO ビットを モニターし、データを FIFO にライトする。
 - UDC は、ペイロード分のデータを FIFO にセットされるか、EOP レジス タでショートパケット転送を CPU に指示された時点で、DATASET レジ スタの EPO ビットをセット。
 - UDC は、FIFO にセットされたデータを IN トークンに反応してホストへ 転送
 - CPU は処理が終了したとき、EOP レジスタの EPO ビットに"0"をライトする。
 - UDC 内部でステータスステージへ移行。
- * ホストからの OUT トークンを受信
 - OUT トークンに対し ACK を返信し、UDC 内部で IDLE 状態に移行。
 - リクエストを判別し、INT_SETUP割り込みを認識したことを UDC に知らせるため、SetupReceived レジスタをアクセスする。
 - INT_STAS 割り込みを外部にアサートする。

これらの状態遷移を図3.16.6に示します。




図 3.16.6 UDC 内部の制御フロ一図 (コントロールリード転送)

コントロールライト転送時のステージ遷移条件

- * ホストからの SETUP トークンを受信
 - UDC 内でセットアップステージがスタートする。
 - リクエストのデータを正常に受信、判別し、外部に INT_SETUP 割り込みをアサートする。
 - UDC 内部でデータステージへ移行。
- * ホストからの OUT トークンを受信
 - CPUはINT_SETUP割り込みに反応してリクエストレジスタからリクエストを引き取る。
 - CPU は、リクエストを判別し、INT_SETUP 割り込みを認識したことを UDC に知らせるため、SetupReceived レジスタをアクセスする。
 - データフェーズのデータを正常に受信し、DATASET レジスタの EP0 ビットをセット。
 - CPU は、DATASET レジスタがセットされたことにより、FIFO 内のデータを引き取る。
 - CPUは、デバイスリクエストに伴い、受信したデータの処理を行う。
 - CPU は、処理が終了したとき、EOP レジスタの EPO ビットに"0"をライトする。
 - UDC 内部でステータスステージへ移行。
- * ホストからの IN トークンを受信
 - IN トークンに対し 0 データのデータパケットを返信し、UDC 内部で IDLE 状態に移行。
 - 0 データパケットに対する ACK を受信したとき、INT_STAS 割り込みを 外部にアサートする。

これらの状態遷移を図3.16.7に示します。





図 3.16.7 UDC 内部の制御フロー図 (コントロールライト転送)

コントロールリード転送において、データステージのトランザクション数は、デバイスリクエストで指定したデータ数と必ずしも一致しません。従って、CPUは、INT_STASN割り込みを使用して処理を進めることが可能です。ただし、クラス、ベンダーリクエストを使用する際、wLengthの値と、データフェーズでのデータ転送数を必ず一致させるようにすれば、この割り込みを使用する必要はありません。データステージのデータがわからない場合は、DATASIZEレジスタをアクセスし、現在受信したデータ数を確認することができます。

コントロールライト (データステージなし) 転送時のステージ遷移条件

- * ホストからの SETUP トークンを受信
 - UDC 内でセットアップステージがスタートする。
 - リクエストのデータを正常に受信、判別し、外部に INT_SETUP 割り込みをアサートする。
 - UDC 内部でデータステージへ移行。
- * ホストからの IN トークンを受信
 - CPU は、INT_SETUP 割り込みに反応してリクエストレジスタからリクエストを引き取る。
 - リクエストを判別し、INT_SETUP 割り込みを認識したことを UDC に知らせるため、SetupReceived レジスタをアクセスする。
 - CPUは、デバイスリクエストに伴い、受信したデータの処理を行う。
 - CPU は、処理が終了したとき、EOP レジスタの EPO ビットに"0"をライトする。
 - UDC 内部でステータスステージへ移行。
 - IN トークンに対し 0 データのデータパケットを返信し、UDC 内部で IDLE 状態に移行。
 - 0 データパケットに対する ACK を受信したとき、INT_STAS 割り込みを 外部にアサートする。

これらの状態遷移を図3.16.8に示します。



(d) アイソクロナス転送

アイソクロナス転送は、フレームごとに限定されたデータ数において転送を保証します。

ただし、他の3つの転送と異なりエラー発生時に再転送を行いません。従って、アイソクロナス転送は、トークン、データの2フェーズのみで転送を行い、ハンドシェイクフェーズは使用しません。また、このトランザクションはトグルシーケンスをサポートしていないため、データフェーズにおけるデータ (PID) は常に DATAO となります。従って、UDC は、受信モード時にデータ PID の確認を行いません。

アイソクロナス転送ではフレームごとにデータを処理するため、転送終了時の処理をすべて SOF トークンの受信によって行います。UDCは、アイソクロナス転送時に内部の FIFO をデュアルパケットモード時と同様に 2 分割して使用します。

(d-1)アイソクロナス送信モード

送信時のアイソクロナス転送は、以下のようなトランザクションフォーマットに 従います。

トークン : IN

データ : DATA0

制御フロー

アイソクロナス転送は、フレーム管理となっており、エンドポイントの FIFO ヘライトしたデータは、次のフレームでの IN トークンによって送信されます。

アイソクロナス送信転送時の FIFO には以下の二つの状態があります。

X. 現在のフレームでホストに送信するデータを格納している FIFO (DATASET レジスタビット="1"の状態)

Y. 次のフレームでホストに送信するためのデータを格納する FIFO (DATASET レジスタビット = "0"の状態)

2分割された 2 つの FIFO (パケット A, B) は、2 つの状態 (X, Y) のどちらかの状態となります。以下のフローは現在のフレームでパケット A が X 状態、パケット B が Y 状態として説明します。

SOFの受信により状態XとYは交互に切り替わります。

IN トークンを受信したときの UDC 内部の制御フローを以下に示します。

- 1. トークンパケットを受け取り、アドレスエンドポイント番号を確認し、該当エンドポイントの転送モードが IN トークンと適合するかを調べます。適合しなければ IDLE に戻ります。
- 2. ステータスレジスタの状態を確認します。
 - ◆ INVALID 状態 : IDLE に戻ります。
- 3. データパケットの生成に移行します。

データパケットを生成します。この際データ PID は必ず DATA0 を付加します。次に UDC 内部のパケット A の FIFO (X 状態) から SIE ヘデータを転送し、DATA パケットを生成します。

4. FIFO のデータを最後まで転送すると計算していた CRC ビットを最後に付加します。



- 5. ホストからのSOFトークンを受信すると以下の処理を行います。
 - パケットAのFIFOをX状態からY状態に変更し、データをクリアします。
 - パケットBをY状態からX状態に変更します。
 - フレーム番号を FRAME レジスタにセットします。
 - SOF をアサートして外部にフレームがインクリメントされたことを知らせます。
 - DATASET レジスタは、パケット A のビットをクリアし、現在のフレームで転送する予定のパケット B のビットをセットします。
 - STATUS & READY にセットします。

UDCは、これで正常終了します。

パケットAのFIFOは次のデータを受け入れることが可能です。

この更新されたフレームでは、パケット Aの FIFO とパケット Bの FIFO の役割が入れ替わり、同一フローで転送が行われます。もしも、エラーなどで SOF トークンを受信できなかったときは、フレームの更新が行われないため このデータは失われてしまいます。UDC は受信した PID 部分に問題がなく、CRC エラーを伴ったフレームデータを受信すると FRAME レジスタのステータスに LOST をセットし、正しいフレーム番号は不明になります。しかし、この場合 SOF はアサートされ、FIFO の状態は更新されます。なお、フレーム内でアイソクロナス送信転送を行うことなく SOF トークンを受信すると、USBC は X 状態になっていた FIFO をクリアするとともに、ステータスをFULLにセットします。

※ EPx_DATASET_A,B は SOF 受信後 3 クロック時間(12MHz)で変化します。FIFO ヘデータを Write する場合は EPx_DATASET_A,B が変化した後、FIFO へのアクセスを行ってください。




図 3.16.9 アイソクロナス転送 モード




図 3.16.10 UDC 内部の制御フロー (アイソクロナス転送 (送信))

(d-2)アイソクロナス受信モード

受信時のアイソクロナス転送は、以下のようなトランザクションフォーマットに 従います。

トークン : OUTデータ : DATA0

制御フロー

アイソクロナス転送はフレーム管理となっており、OUTトークンで FIFO に書かれたデータは、次のフレームで CPU に引き取られます。

アイソクロナス受信転送時の FIFO にも、以下の2つの状態があります。

- X. 現在のフレームにおいてホストから受信したデータを格納する FIFO (DATASET レジスタビット= "0"の状態)
- Y. 前のフレームでホストから受信したデータを格納している FIFO (DATASET レジスタビット= "1"の状態)

2分割された2つの FIFO (パケット A、B) は、2つの状態 (X、Y) のどちらかの状態となります。以下のフローは、現在のフレームでパケット A が X 状態、パケット B が Y 状態として説明します。SOF の受信により状態 X と Y は交互に切り替わります。

OUTトークンを受信したときの UDC 内部の制御フローを以下に示します。 すべての処理はハードウェアで行われます。


- 1. トークンパケットを受け取りアドレス・エンドポイント番号を確認し、該当エンドポイントの転送モードがOUTトークンと適合するかを調べます。適合しなければIDLEに戻ります。
- 2. ステータスレジスタの状態を確認します。
 - INVALID 状態 : IDLE に戻ります。
- 3. データパケットの受信を行います。

UDC 内部の SIE からペケット Aの FIFO (X 状態) ヘデータを転送します。 データを最後まで FIFO に転送したのち、計算した CRC と転送された CRC を比較します。

結果は転送終了時点でステータスに反映されますが、データは FIFO に格納し、パケット A に受信した転送データ数をパケット A の DATASIZE レジスタにセットします。

- 5. ホストからの SOF トークンを受信すると以下の処理を行います。
 - ペケットAのFIFOをX状態からY状態に変更します。
 - ●パケットBをY状態からX状態に変更し、データをクリアして次の転送に備えます。
 - フレーム番号を FRAME レジスタにセットします。
 - SOF をアサートして外部にフレームがインクリメントされたことを知らせます。
 - DATASET レジスタは、パケット A のビットをセットし、現在のフレームで受信データを格納するパケット B のビットをクリアします。
 - CRC 比較結果が一致していた場合は、ステータスに DATAIN をセットします。 もしも一致しなかった場合は、ステータスに RX_ERR をセットします。


UDC は、これで正常終了します。 CPU はパケット A のデータを引き取ります。



この更新されたフレームでは、パケット Aの FIFO とパケット Bの FIFO の 役割が入れ替わり同一フローで転送が行われます。もしも、エラーなどで SOF トークンを受信できなかったときは、フレームの更新が行われないためこのデータは失われてしまいます。UDC は受信した PID 部分に問題がなく、CRC エラーを伴ったフレームデータを受信すると FRAME レジスタの STATUS に LOST をセットし、正しいフレーム番号は不明になります。しかし、この場合 SOF はアサートされ、FIFO の状態は更新されます。なお、フレーム内でアイソクロナス送信転送を行うことなく SOF トークンを受信すると、UDC は X 状態になっていた FIFO をクリアするとともに STATUS を READYにセットします。

これらを図 3.16.12に示します。

※ EPx_DATASET は SOF 受信後 2 クロック時間(12MHz)で立ち上がります。FIFO 内のデータを Read する場合は EPx_DATASET が立ち上がった後、FIFO へのアクセスを行ってください。



TOSHIBA





図 3.16.12 UDC 内部の制御フロー (アイソクロナス転送 (受信))

3.16.7 バスインタフェースとFIFOへのアクセス

(1) CPU バスインタフェース

UDC ではシングルパケット、デュアルパケットの 2 種類の FIFO アクセスを用意しております。シングルパケットモードは、ハードウェアでインプリメントされた FIFO 容量を 1つの大きな FIFO として使用するモードです。デュアルパケットモードは、FIFO 容量を 2分割し 2つの独立した FIFO として使用します。UDC が USB ホストと送受信中でも FIFO との転送が可能であることより、バスを効率的に使用できます。ただし、コントロール転送はシングルパケットモードのみ対応しております。

デュアルパケットモードで使用するエンドポイントの EPx_SINGLE 信号を"0"固定にする必要があります。この信号を"1"固定とした場合、FIFO レジスタはシングルモードで動作します。



EP1_FIFO サイズ EP1_SINGLE 信号 128 バイトを用意 "0"固定

EP1 ディスクリプタ設定

方向

任意

MAX ペイロードサイズ

64バイト 任意

転送モード



(a) シングルパケットモード

CPU バス I/F 使用時における、シングルパケットモードのデータシーケンスについて示します。

図 3.16.13は受信シーケンスを、図 3.16.14は送信シーケンスを示します。ここでは FIFO へのアクセスを中心に説明しています。USB ホストとのデータシーケンスについては、5章を参照してください。

なお、エンドポイント 0 については、シングルパケットモード専用になっておりますので、モードの変更はできません。

エンドポイント 1-3 のシングルパケット、デュアルパケットの切り替えは、

EPx_SINGLE レジスタを設定することにより変更できます。転送時の切り替えはしないでください。





図 3.16.13 シングルパケットモード時の受信シーケンス

以下にシングルパケットモード時の送信シーケンスを示します。



(b) デュアルパケットモード

デュアルパケットモードは、FIFO を 2 つの独立な A と B のパケットに分割し、ハードウェアにて順番にコントロールするモードです。USB ホストとのデータの送受信と、UDC 外部とのやり取りを同時に行うことが可能です。

受信用のFIFOからデータをリードするときには、2つのパケットの状態を確認し、優先順位を考慮しながら行う必要があります。2つのパケットに受信したデータを保持している場合においても、アクセスできる FIFO は、2つのパケットで共通ですので、UDC は先に受信したデータから順次出力します。 EPx_SIZE レジスタは A、Bパケットごとに用意されていますので、CPU は、PKT_ACTIVE ビットを用いてどちらのパケットが先にアクセスされたのかを確認の上、先に受信したパケットのデータ数を把握する必要があります。 PKT_ACTIVE ビットが"1"にセットされているほうが先に受信したパケットになります。Aパケットと Bパケットは必ず交互にデータをセットします。




図 3.16.15 デュアルパケットモード時の受信シーケンス

送信時にはパケット A、B を考慮することなく空いている FIFO にデータをセットすることができます。

以下にデュアルパケットモード時の送信シーケンスを示します。




図 3.16.16 デュアルパケットモード時の送信シーケンス


(c) パケットの発行

NULL パケットを送信する場合、 EPx_EOPB 信号より L パルスを入力することにより、FIFO に 0 レングスのデータがセットされ、IN トークンに対し NULL パケットを送信することが可能です。

ただし、NULL データを FIFO にセットするには、DATASET 信号が L レベルの状態 (つまり FIFO にデータが入っていない場合) のみ有効となります。

ある期間内、受信した IN トークンに対してすべて NULL パケットにて応答する場合、EPx EOPB 信号を L レベルに保持することにより、応答することが可能です。

しかしながら、デュアルパケットモードの場合、 $EPx_DATASET$ 信号はデータの空きを示すために L レベルアサートしますので、どちらのバンクにもデータがないという状態を、外部から知ることができません。



(2) 割り込み制御

割り込み信号が用意されています。この機能はシステムを使用しています。 詳細は3.16.2 900/H1 CPU I/F を参照してください。



3.16.8 USBデバイス応答

USB コントローラ (UDC) は、ハードウェアリセット検出時、USB バスリセット検出時、エナミュレーション応答時に UDC 内の初期化や各種レジスタの設定を行います。 以下にそれぞれの状態について説明します。

(1) バスリセット検出時の状態

UDC は USB 信号線上にバスリセットを検出すると内部のレジスタを初期化し、USB ホストからのエナミュレーション動作に備えます。UDC は USB リセット検出後にデフォルトパイプを使用可能とするため、ENDPOINTO をコントロール転送、8 バイトペイロード、デフォルトアドレスに設定します。それ以外のエンドポイントを禁止状態に設定します。

レジスタ名 イニシャル値 ENDPOINT STATUS EP0 00H EP0 以外 1CH

(2) STATUS レジスタ詳細

エンドポイントごとに用意されたステータスレジスタは UDC のエンドポイントごとの 状態を示します。

それぞれの状態は各種 USB の転送に影響します。それぞれの転送時の状態変化は、5章を参照してください。

 EPx_STATUS レジスタの値は $0\sim3$ で以下の状態を表します。 $0\sim4$ までの表示は各種転送の結果を示します。UDC 外部から確認することで、そのエンドポイントに対する直前の転送結果を確認することが可能です。

- 0 READY
- 1 DATAIN
- 2 FULL
- 2 FULL 3 TX_ERR
- 4 RX ERR

これらの状態はエンドポイントが正常に動作していることを示します。

各転送モードにより表示の意味が異なりますので、以下の各転送モード別の欄を参照してください。



ISO 転送モード

1つ前のフレームの転送状態を示します。SOFの受信で更新されます。

	OUT (RX)	IN (TX)
イニシャル時	READY	READY
転送なし	READY	FULL
正常終了	DATAIN	READY
エラーを検出	RXERR	TXERR

ISO 転送以外の転送モード

直前の転送の結果を示します。転送終了時に更新されます。

	OUT, SETUP	IN
イニシャル時	READY	READY
正常転送終了時	DATAIN	READY
ステータスステージ終了時	READY	READY
エラー転送時	RXERR	TXERR

なお、イニシャル時とは RESET、USB リセット、Current_Config レジスタの更新時を示します。エラー検出時にはインターラプトのトグル転送モードとアイソクロナス転送モードを除いて EPx DATASET を発生しません。

ステータスレジスタの表示のうち 5~7 はエンドポイントが特別な状態にあることを示します。

5 BUSY

コントロール転送を行うエンドポイントでのみ発生します。UDC がコントロールライト 転送を行っているときに CPU がエナミュレーション処理を完了しない状態で、USB ホストからのステータスステージの ID を受信したときにセットされます。CPU がエナミュレーション処理を終了し、UDC に対して EOP レジスタの EPO ビットに "0"がライトされるまでは STATUS は BUSY となります。エナミュレーション処理が終了し EOP レジスタの EPO ビットに "0"がライトされ、USB ホストからのステータスステージを正常終了すれば、READY を表示します。

6 STALL

エンドポイントが STALL 状態にあることを示します。この状態はプロトコル違反を行ったときか、バスエナミュレーションでエラーを起こした場合に発生します。正常転送が可能な状態にエンドポイントを戻すためには USB ホストによるデバイスリクエストが必要となります。このリクエストにより正常状態に戻ります。ただし、コントロールエンドポイントについては、SETUP トークンを受信すると正常状態に戻りセットアップステージに入ります。

INVALID

この状態はエンドポイントが使用できない状態であることを示します。UDC はディスクリプタで指定されていないエンドポイントを INVALID 状態に設定し、このエンドポイントに対するトークンはすべて無視します。この状態は初期化時には必ず発生します。UDC はハードウェアリセットを検出すると、すべてのエンドポイントを INVALID 状態に設定します。次に USB リセットを受信するとエンドポイント 0 のみが READY に更新されます。ディスクリプタ上で定義されたその他のエンドポイントは、SET_CONFIG リクエストを正常終了すると READY に更新されます。

3.16.9 パワーマネージメント

USB コントローラ (UDC) は任意のレジューム状態 (電源投入状態) からサスペンド (保留) 状態への移行、およびサスペンド状態から電源投入状態への復帰、を行うことが可能です。 UDC に供給する CLK を操作することにより更なる低消費電力化も可能です。

(1) サスペンド状態への移行

USB ホストは IDLE ステートを連続させることにより、USB デバイスをサスペンド状態に設定することができます。UDC は、以下の手順でサスペンド状態に移行します。

- UDC は USB 信号線上において 3 ms (約 3.07ms)以上の連続した IDLE ステートを検 出するとサスペンド状態に移行します。このとき、STATUS レジスタの SUSPEND ビットを "1"にセットします。
- UDC は USB 信号線上において 5ms 以上(約 5.46ms)の連続した IDLE ステートを検 出すると USBINTFR1<INT_SUS>と<INT_CLKSTOP>を"0"から"1"に更新します。 その後、USBCR1<USBCLKE>ビットを"0"に設定して、USB クロックを停止してく ださい。
- この状態では、UDC 内部のレジスタの値はすべて保持されていますが、外部からのアクセスはステータスレジスタと Current_Config レジスタ、USBINTFR1/2、USBINTMR1/2、USBCR1のリード以外は行うことができません。
- (2) ホストレジュームによるサスペンド状態からの復帰

USBホストからのレジューム状態出力により USB信号線上のバスのアクティビィティが回復すると、UDC は SUSPEND 状態を解除し STATUS レジスタの SUSPEND ビットも"0"にリセットしてシステムを再開させます。このホストからのレジューム状態出力は少なくとも 20 ms 間は保持されているため、USB 信号線上に有効なプロトコルが発生するのはこの時間が経過した後となります。

(3) リモートウェイクアップによるサスペンド状態からの復帰

リモートウェイクアップはサスペンドしている USBデバイスから USBホストにレジュームを促すためのシステムです。リモートウェイクアップはアプリケーションにより、サポートされない場合があります。またリモートウェイクアップはバスエナミュレーションによって USBホストから使用を制限されます。

UDC のリモートウェイクアップ機能は許可されている場合に使用可能です。


バスエナミュレーションによるリモートウェイクアップの設定は、Current_Config レジスタの bit7 で確認できます。このビットが"1"のとき、リモートウェイクアップが使用可能です。このビットでリモートウェイクアップをディセーブルすることはしませんので、このビットがディセーブルを表す場合、リモートウェイクアップを行わないでください。これらの条件を満たしているとき、サスペンド状態にある UDC のUSBCR1<WAKEUP>に"1"→"0"をライトすることにより、USBホストに対しレジューム状態出力を行い、UDC からホストヘレジュームを促します。UDC はサスペンド状態に移行した後、 $2 \, \text{ms}$ の間は WAKEUP 入力を無視します。従って、リモートウェイクアップは、USBINTFR1<INT_SUS>が"1"になってから有効となります。

(4) CLK 入力信号の制御による低消費電力化

UDC はサスペンド状態に移行すると CLK を停止して低消費電力状態へ移行しますが、システムとしては供給される CLK を元から停止することにより、更なる低消費電力化が可能となります。 UDC に供給している CLK は、USBINTFR1<INT_SUS>、<INT_CLKSTOP>と USBCR1<USBCLKE>を使用して USBへのクロック供給をコントロールすることができます。

そのためには、次のように動作する必要があります。UDC がサスペンド状態に移行すると USBINTFR1<INT_SUS>が"1"、USBINTFR1<INT_CLKSTOP>が"1"になり、確認後、USBCR1<USBCLKE>を"0"にセットすることにより、供給 CLK (USBCLK) を停止させます。ホストからのレジュームにより SUSPEND 状態が解除されると 3 ms 以内に正常な CLK を UDC に供給しなければなりません。

またリモートウェイクアップを使用するときは、使用前に必ず安定した CLK を UDC に供給する必要があります。CLK の発生源として逓倍回路を使用する場合も、上記の制御を必要とします。



● USB リセットによるサスペンドからの復帰 (INT_CLKON 割り込みを使用)

UDC がサスペンド状態の時に CLK を停止させていると、USB リセットを検出することができませんので、前述のように SUSPEND 状態で CLK を制御することができません。


UDC が SUSPEND 状態の時に CLK を停止している場合は、INT_CLKON 割り込みを 検出後 USBCR1<USBCLKE>を"1"にセットしてクロックを入力することによって、 USB リセットを検出し SUSPEND 状態から復帰することができます。



3.16.10 付録

(1) USB 通信における外部アクセスフロー

a) 正常動作



(2) レジスタ初期値

レジスタ名	OUTSIDE リセット 初期値	USB_RESET 初期値
bmRequestType	0x00	0x00
bRequest	0x00	0x00
wValue_L	0x00	0x00
wValue_H	0x00	0x00
wIndex_L	0x00	0x00
wIndex_H	0x00	0x00
wLength_L	0x00	0x00
wLength_H	0x00	0x00
Current_Config	0x00	0x00
StandardRequest	0x00	0x00
Request	0x00	0x00
DATASET	0x00	0x00
Port Status	0x18	保持
Standard Request Mode	0x00	保持
Request Mode	0x00	保持

レジスタ名	OUTSIDE リセット 初期値	USB_RESET 初期値
INT_Control	0x00	0x00
USBBUFF_TEST	0x00	保持
USB_STATE	0x01	0x01
EPx_MODE	(0x00)	0x00
EPx_STATUS	0x1C	0x1C
EPx_SIZE_L_A	0x88	0x88
EPx_SIZE _L_B	0x08	0x08
EPx_SIZE _H_A	0x00	0x00
EPx_SIZE_H_B	0x00	0x00
FRAME_L	0x00	0x00
FRAME_H	0x02	0x02
ADDRESS	0x00	0x00
EPx_SINGLE	0x00	保持
EPx_BCS	0x00	保持
ID_STATE	0x01	0x00

注 1) 上記初期値は、RESET 信号によって初期化される値です。各種状態によって、表示する値が異なる場合があります。


2章のレジスタ構成を参照してください。

- 注 2) EPO_STATUS レジスタについては、USB_RESET 受信後、0x00 に初期化されます。
- 注 3) ID_STATE レジスタの初期値は、BRESET 信号によって初期化される値です。USB_RESET 信号をホストより受信すると 0x00 に初期化されます。




(3) USB コントロールフローチャート


(a) スタンダードリクエストに対する処理 (概略フローチャート (例))




(b) 状態遷移




(c) デバイスリクエストと各種リクエスト判定




(c-1) CLEAR_FEATURE リクエスト処理




(c-2) SET_FEATURE リクエスト処理




(c-3) GET_STATUS リクエスト処理




(c-4) SET_CONFIGURATION リクエスト処理




(c-5) GET_CONFIGURATION リクエスト処理




(c-6) SET_INTERFACE リクエスト処理




(c-7) SYNCH_FRAME リクエスト処理




(c-8) SYNCH_FRAME リクエスト処理




(c-10) GET_DESCRIPTOR リクエスト処理




(c-11) EPOの FIFO からのデータリード処理




(c-12) EP0 の FIFO へのデータライト処理




(c-13) マイコン初期設定処理



(c-15) USB ファーム変数初期設定処理







- (c-19) 未使用マスカブル割り込みダミー機能
- * 処理は何も行っていないため、概略フローは省略します。

(c-20) リクエスト判定処理


処理結果よりエラーの場合 STALL コマンドを発行します。




(c-22) セットアップステージ以外でのエンドポイント 0 の処理を行います。



(c-24) STATUS NAK 割り込み処理



(c-26) 各種ディスクリプタ情報 (標準リクエスト関連) の取得



3.16.11 使用上の注意事項

1. TMP92CF26A に内蔵される USB デバイスコントローラを利用する場合は、USB の規定 から 10MHz±2500ppm 以下(クリスタル発振子)の発振子を推奨いたします。またその場合も、本 USB デバイスコントローラと内部クロックの精度の関係上、外部ハブの利用は 最大 3 段までとなります。 USB コンプライアンス(USB ロゴ)の認証を受ける場合は、外付けハブは 5 段接続が必須のため、この場合は、必ず X1USB 端子より±2500ppm 以下の 精度で 48MHz のクロックを入力する必要があります。

2. TMP92CF26A USB デュアルパケットモード使用時の動作について

デュアルパケットモードは、FIFO を 2 つの独立な A と B のパケットに分割し、ハードウェアにて順番にコントロールするモードです。

受信用の FIFO からデータをリードするときには、2つのパケットの状態を確認し、優先順位を考慮しながら行う必要がありますが、その処理について以下ご注意願います。

有効データの存在を示す EPx_SIZE レジスタは A、B パケットごとに用意されていますので、CPU は、 PKT_ACTIVE ビットを用いてどちらのパケットが先にアクセスされたのかを確認の上、先に受信したパケットのデータ数を把握する必要があります。 PKT_ACTIVE ビットが"1"にセットされているほうが先に受信したパケットになります。

Aのみアクティブ、Bのみアクティブ、AB共にアクティブの判断をする場合に、アクティブビットを、その都度レジスタから読み出すと、時間的なアクティブビットの変化により、処理を誤る可能性があります。


そのため、割込み要求などで EPx_SIZE レジスタ内のアクティブビットの情報は、一旦 RAM などに退避し、RAM 内の情報を使って分岐処理を行うようにしてください。



3.17 SPIC (SPI Controller)


SPIC は、マスタモードのみをサポートする Serial Peripheral Interface Controller です。 SD カード、MMC(Multi Media Card)等と SPI モードで接続が可能です。 下記に特長を示します。

- 1) 送信/受信に各々32 バイトの FIFO を内蔵しています。
- 2) 送信/受信データの CRC7、CRC16 を生成可能です。
- 3) 最大 20Mbps ボーレート対応可能です。
- 4) 複数の SD カード、MMC と接続可能です。ただし、 $\overline{\text{CS}}$ 端子として $\overline{\text{SPCS}}$ 端子は 1 端子のため、 2 接続以上は他の出力ポートを使用する必要があります。
- 5) 汎用クロック同期 SIO としての選択機能MSB/LSB-first、 8/16bit データ長、クロックの立ち上がり/立ち下がりエッジを選択可能です。
- 6) INTSPITX(送信割り込み)、INTSPIRX(受信割り込み)の2本の割り込み機能 RFUL、TEMP、REND、TENDの4種類の割り込みに対してそれぞれ、状態のリード、マスクを制御可能です。



3.17.1 ブロック図

ブロック図、およびSDカードとの接続例を図 3.17.1に示します。



注 1) リセットによって、SPCLK、SPCS ,SPDO,SPDI 端子は入力ポートに設定されます(PR0~PR3)。そのためレベル固定用のプルアップ抵抗が必要となります。実際に使用される抵抗の値に関しては最終セット上で確認してください。

注 2) Write Protect とカード検出のための端子は、汎用ポートや汎用割り込み信号を利用してください。

図 3.17.1 SPIC ブロック図と接続例

3.17.2 SFR

SPIC の SFR を以下に説明します。これらは 16 ビットデータバスで CPU に接続されて います。

(1) SPIMD(SPI モード設定レジスタ)

SPIMD は動作モード,使用クロックなどを設定するレジスタです。

				SPIMD	レジスタ				
		7	6	5	4	3	2	M	0
SPIMD	Bit symbol	SWRST	XEN				CLKSEL2	CLKSEL1	CLKSEL0
(0820H)	Read/Write	W	R/W			4	$((// \le)$	R/W	
リード	リセット後	0	0					0	0
モディファ イライトで きません		S/W リセット 0: don't care 1: Reset	SYSCK 0: disable 1: enable				ボーレート達 000:Reserve 001: f _{SYS} /2 010: f _{SYS} /3		/16
							011: f _{SYS} /4	111: f _{SYS}	/256
						7.7			
		15	14	13	12 ((// 🅦	10 (9	8
	Bit symbol	15 LOOPBACK	14 MSB1ST	13 DOSTAT	12 (11 TCPOL	10 RCPOL	9 TDINV	8 RDINV
	Bit symbol Read/Write				12 ($\langle J \rangle$	RCPOL		
(0821H)			MSB1ST		12	$\langle J \rangle$	RCPOL	TĐINV	
(0821H)	Read/Write	LOOPBACK 0	MSB1ST R/W	DOSTAT	12 ((TCPOL	RCPOL	TDINV	RDINV
(0821H)	Read/Write リセット後	LOOPBACK 0 LOOPBACK	MSB1ST R/W 1	DOSTAT 1	12 (TCPOL 0 送信時の	RCPOL R	TĐINV)	RDINV 0
(0821H)	Read/Write リセット後	0 LOOPBACK テスト	MSB1ST R/W 1 送受信開始	DOSTAT 1 非送信時の	12 ((TCPOL 0 送信時の 同期クロッ	RCPOL R 0 受信時の 同期クロッ	TDINV W 0 送信時の	RDINV 0 受信時の
(0821H)	Read/Write リセット後	0 LOOPBACK テスト モード	MSB1ST R/W 1 送受信開始 BIT 0:LSB	DOSTAT 1 非送信時の SPDO 端子	12 ((TCPOL 0 送信時の 同期クロッ	RCPOL R 0 受信時の 同期クロッ	TDINV W 0 送信時の データ反転	RDINV 0 受信時の データ反転
(0821H)	Read/Write リセット後	0 LOOPBACK テスト モード	MSB1ST R/W 1 送受信開始 BIT 0:LSB	DOSTAT 1 非送信時の SPDO 端子 状態設定	12 ((TCPOL 0 送信時の 同期クロッ	RCPOL R 0 受信時の 同期クロッ クエッジ 設定 0: 立ち下がり	TDINV W 0 送信時の データ反転 0: disable	RDINV 0 受信時の データ反転 0: disable

注) 本 LSI の、SD カード SPI モードでは、20Mbps が最高速となります。使用される CPU の動作周波数(f_{SYS})に合わせて 20MHz を超えた設定をしないようにしてください。

図 3.17.2 SPIMD レジスタ

(a) <LOOPBACK>

XEN>= "1"、<LOOPBACK>= "1"に設定すると、内部 SPDO 出力を内部 SPDI へ入力できますのでテストに使用できます。その際は送信、受信の実行の有無に関係なく常に SPCLK 端子よりクロックを出力します。

設定を変更するときは、送信/受信動作を実行しないでください。




図 3.17.3 <LOOPBACK>レジスタの機能

(b) <MSB1ST>


送信/受信データの開始ビットを選択します。設定を変更するときは、送信/受信動作を実行しないでください。

(c) <DOSTAT>

非送信時(送信終了後や受信動作時)の SPDO 端子の状態を設定します。設定を変更するときは、送信/受信動作を実行しないでください。

(d) <TCPOL>

送信動作の同期クロックのエッジを選択します。設定を変更するときは、<XEN>= "0"の状態にしてください。また、<RCPOL>と同じ値を設定してください。



(e) <RCPOL>

受信動作の同期クロックのエッジを選択します。設定を変更するときは、<XEN>= "0"の状態にしてください。また、<TCPOL>と同じ値を設定してください。




図 3.17.5 < RCPOL>レジスタの機能

(f) <TDINV>

送信データを SPDO 端子から出力するデータを論理反転する/しないを選択します。 設定を変更するときは、送信/受信動作を実行しないでください。

(g) <RDINV>

SPDI 端子から入力する受信データを論理反転する/しないを選択します。設定を変更するときは、送信/受信動作を実行しないでください。

(h) <SWRST>

送受信のポインタにソフトウエアリセットをかけるビットです。<XEN>が"1"の状態でSPICT<TXE>に"0"をライトし、送信を停止してから、<SWRST>に"1"をライトすることで送信FIFOおよび受信FIFOのリードポインタ、ライトポインタを初期化します。

SPICT<TXE>に"0"をライトすると、送信途中のUNIT データが、送信された後に、送信が停止し、<SWRST>に"1"をライトすることで、送信FIFO内のデータは無効となります。一旦ソフトウエアリセットをかけた後に送信を再開してもデータは出力されません。送信途中には<SWRST>に"1"をライトしないでください。

また、受信においては、受信 FIFO にある受信データが無効になります。

連続受信の場合は、受信 FIFO 内のデータが無効となっても、連続して受信動作をしますので、SPICT<RXE>に"0"をライトして、現在受信中の受信終了後に受信動作を停止させ、(受信中の UNIT が無いことを確認後、REND 割り込み後または 1UNIT 受信時間経過後)、<SWRST>="1"とすることで、受信動作を全て停止できます。受信途中には<SWRST>に"1"をライトしないでください。

ソフトウエアリセットを行うには<SWRST>= "1"とライトするだけの 1shot の動作でリセットされます(<SWRST>= "0"のライトは不要)。また、<XEN>= "1" と<SWRST>= "1"の同時ライトも対応しています。

(i) <XEN>

内部のクロックの動作設定を選択します。SPI コントローラを使用する際は常に"1" に設定してください。

(j) <CLKSEL2:0>

ボーレート選択レジスタです。ボーレートはシステムクロック(fsys)から生成しています。下記の表に示すように、システムクロックに応じて、ボーレート設定が可能となります。設定を変更するときは、送信、受信動作を実行しないでください。

注) 本 LSI の、SD カード SPI モードでは、20Mbps が最高速となります。使用される CPU の動作周波数(f_{SYS}) に合わせて 20MHz を超えた設定をしないようにしてください。

	ボーレート値[Mbps]					
<clksel2:0></clksel2:0>	f _{SYS} =60MHz 時	f _{SYS} =80MHz 時				
f _{SYS} /2	_	_				
f _{SYS} /3	20	_				
f _{SYS} /4	15	20				
f _{SYS} /8	7.5	10				
f _{SYS} /16	3.75	5				
f _{SYS} /64	0.9375	1.25				
f _{SYS} /256	0.234375	0.3125				

表 3.17.1 ボーレート設定例

(2) SPICT(SPI コントロールレジスタ)

SPICT はデータ長、CRC などを設定するレジスタです。

SPICT レジスタ

SPICT (0822H)

(0823H)

			01 10 1	レンスタ				
	7	6	5	4	3	2	1	0
Bit symbol	CEN	SPCS_B	UNIT16	TXMOD	TXE	FDPXE	RXMOD	RXE
Read/Write	R/W	R/W	R/W	R/W	R/W		R/W	
リセット後	0	1	0	0	0	0	0	0
機能	通信端子 制御 0: disable 1: enable	SPCS 端子 設定 0: "0"出力 1: "1"出力	データ長 選択 0: 8bit 1: 16bit		送信 イネーブル 0: disable 1: enable	アライメン	受信 モード 0: UNIT 1: 連続受信	受信 イネーブル 0: disable 1: enable
	15	14	13	12		10	9	8
Bit symbol	CRC16_7_B	CRCRX_TX_B	CRCRESET_B		1		7/4/	
Read/Write		R/W		4			7	
リセット後	0	0	0	1		4	940	
機能	CRC 選択 0: CRC7 1: CRC16		CRC 演算 レジスタ 制御 0:リセット 1:リセット 解除		\(\)	7/5		

図 3.17.6 SPICT レジスタ

(a) <CRC16_7_B>

CRC7,CRC16を選択するレジスタです。

(b) <CRCRX_TX_B>

CRC 演算回路への入力データを選択します。送信データと CRC 演算するか、受信データと CRC 演算するかを選択します。

(c) <CRCRESET_B>

CRC 演算レジスタを初期化します。

送信データのCRC16を計算し、送信データに続いてCRCを送信する手順を下図 3.17.7のフローチャートを用いて説明します。

- (1) CRC7 と CRC16 のどちらを計算するか SPICT<CRC16_7_B>に設定し、送受信のどちらのデータの CRC を計算するか<CRCRX_TX_B>で設定します。
- (2) SPICR レジスタをリセットするため、<CRCRESET_B>に"0"をライトしてから"1"をライトします。
- (3) 送信データを SPITD にライトし、全データの送信完了を待ちます。
- (4) SPICR レジスタをリードして、CRC の計算結果を取得します。
- (5) (4)で取得した CRC を(3)と同じ手順で送信します。

(d) <CEN>

SD カード、MMC との通信端子の許可/禁止設定を選択します。

カードが挿入されてない状態や電源が OFF の場合に、SPDI 端子がフローティング 状態になり、貫通電流を流す事や SPCS、SPCLK、SPDO 端子が"1"を出力しカード に電流を流し込むことを防止するためのレジスタです。ポート R の PRCR、PRFC レジスタ $\overline{\rm SPCS}$ 、SPCLK、SPDO、SPDI を選択している状態で <CEN>に"0"をライト すると、SPIDI 端子を入力禁止(貫通電流防止状態)、 $\overline{\rm SPCS}$ 、SPCLK、SPDO 端子をハイインピーダンス状態にします。

<CEN>は、カードが挿入されカードの電源を投入し、さらに SPI コントローラへの クロック供給をした後(SPIMD<XEN>="1"後)、"1"をライトしてください。

(e) <SPCS B>

SPCS 端子へ出力する値を設定します。

(f) <UNIT16>

送信/受信のデータ長を選択します。なお、これ以降データ長をUNITと記します。 設定を変更するときは、送信/受信動作を実行しないでください。

(g) <FDPXE>

全 2 重通信実行時に"1"に設定します。送信/受信を UNIT でアライメントさせるか どうかを選択します。設定を変更するときは、送信/受信動作を実行しないでください。

(h) <TXMOD>

UNIT 送信するか、連続送信するかを選択します。送信中には連続送信→UNIT 送信、UNIT 送信→連続送信の書き換えはできません。

UNIT 送信の場合送信 FIFO は無効となり、TEMP 割り込みは SPITD から送信シフトレジスタに転送された時点で発生します。

連続送信の場合 32 バイトの FIFO が有効となり、TEMP 割り込みは FIFO 内に 16 バイトの空きか、32 バイトの空きが出来た時点で発生します。

(i) <TXE>

送信イネーブルビットです。送信 FIFO に送信データをライトした後に "1"をライトするか、あらかじめ "1"をライトした状態で送信 FIFO に送信データをライトすることで、送信がスタートします。送信中も Enable/Disable の書き換えは可能です。送信中は "0"をライトすると、送信途中の UNIT のみ送信を完了した後、送信を停止します。

注意事項:

UNIT モード(SPICT<TXMOD>= "0")を使用時は、以下の制限があります。

SPICT<TXE>を"1"に設定した後、UNIT 送信が終了するまでは他のレジスタを変更しない で下さい。

Program Sample1:

(SPITDx), A LD;送信データを設定します。

DI;割り込みディセーブルにします。

SET 3, (SPICT) ; <TXE>を "1"に設定し、送信をスタートさせます。

Wait: BIT 1, (SPIST) ;送信終了を待ちます。

> JPZ, Wait

RES 3, (SPICT) ; <TXE>を"0"に設定し、ディセ·

EI;割り込みイネーブルにします。

Program Sample2 (推奨):

送信終了フラグを確認してください。(SPIST<TEND>=1)

;送信データを設定します。 LD (SPITDx), A

割り込みディセーブルにします DΙ

<TXE>を"1"に設定し、送信をスタートさせます。 SET 3, (SPICT) RES 3, (SPICT) ; **<TXE>を"0"**に設定し、ディセーブルにします。

EI

;割り込みイネーブルにします。

(i) <RXMOD>

UNIT受信するか、連続受信するかを選択します。

受信中には、連続受信→UNIT 受信、UNIT 受信→連続受信の書き換えは出来ませ \mathcal{N}_{\circ}

UNIT 受信の場合受信 FIFO は無効となり、RFUL 割り込みは受信シフトレジスタ から SPIRD に転送された時点で発生します。

連続受信の場合、32 バイトの FIFO が有効となり、RFUL 割り込みは FIFO 内に 16 バイト分のデータが格納された時点か、32 バイト分のデータが格納された時点で発 生します。

(k) <RXE>

UNIT 受信の場合 "1"をライトすることで、UNIT 分のデータを1回だけ受信します。 "1"をライトしたまま SPIRD からデータリードすると、さらに1回だけ受信します。 連続受信の場合 "1"をライトすることで、32 バイトの FIFO がフルになるまで、連続して受信します。 受信中も Enable/Disable の書き換えは可能です。 受信中に "0"をライトすると、受信途中の UNIT のみ受信を完了した後受信を停止します。

[送受信動作モード]

SPI コントローラでは下記 6 つの動作モードをサポートしています。 これらは<FDPXE>、<RXMOD>、<RXE>、<TXMOD>、<TXE>レジスタで選択されます。

表 3.17.2 送受信動作モード

動作モード	レジスタ設定					説明
	<fdpxe></fdpxe>	<txmod></txmod>	<txe></txe>	<rxmod></rxmod>	<rxe></rxe>	
(1) UNIT 送信	0	0	1	x ()	//×	ライトされた送信データを UNIT ごとに送信
(2) 連続送信	0	1	1	x 🗸	() <u>k</u>	FIFO 内にライトされた送信データを順次送信
(3) UNIT 受信	0	х	Х	0	1	1UNIT のみデータを受信
(4) 連続受信	0	х	Х	\angle (1)	7 1	バッファに空きがあれば自動受信
(5) UNIT 送受信	1	0	1	0	1	送信,受信データを UNIT ごとにアライメント し、1UNITの送受信
(6) 連続送受信	1	1		1	1 (送信、受信データを UNIT ごとにアライメント し、連続送受信



UNIT 送信と連続送信の違いについて

UNIT 送信は、まず SPICT<TXMOD>= "0"として UNIT 送信モードに設定します。

UNIT 送信モードにすることで送信 FIFO は無効となります。SPICT<TXE>= "1"の状態で UNIT データをライトするか、SPITD に 1UNIT 分のデータをライトした後に SPICT<TXE>= "1"にすることによって実行されます。

送信中には、連続送信→UNIT 送信、UNIT 送信→連続送信の書き換えはできません。

UNIT 送信の場合、TEMP 割り込みは SPITD から送信シフトレジスタに転送された時点で発生します。また、TEND 割り込みは SPITD が空で、最後の UNIT の送信がすべて終了した時点で発生します。

注意事項:

UNIT モード(SPICT<TXMOD>= "0")を使用時は、以下の制限があります。

SPICT<TXE>を"1"に設定した後、UNIT 送信が終了するまでは他のレジスタを変更しないで下さい。

Program Sample1:

LD (SPITDx), A ;送信データを設定します。

DI ;割り込みディセーブルにします。

SET 3, (SPICT) ; <TXE>を"1"に設定し、送信をスタートさせます。

Wait: BIT 1, (SPIST) ; 送信終了を待ちます。

JPZ, Wait

RES 3, (SPICT) (マTXE>を"0"に設定し、ディセーブルにします。

EI ;割り込みイネーブルにします。

Program Sample2 (推奨):

送信終了フラグを確認してください。(SPIST<TEND>=1)

LD (SPITDx). A ; 送信データを設定します。

DI ;割り込みディセーブルにします

SET 3, **(SPICT)** ; **<TXE>**を "1" に設定し、送信をスタートさせます。

RES 3, (SPICT) ; **<TXE>**を"0"に設定し、ディセーブルにします。

**EI / 割り込みイネーブルにします。

連続送信は、まず SPICT<TXMOD>="1"として連続送信モードに設定します。連続送信の場合、32 バイトの FIFO が有効となります。

連続送信の場合は、送信 FIFO へのデータライトは必ず 16 バイトごとに行ってください。16 バイト以外のライトを行うと、TEMP 割り込みが正常に発生しません。

連続送信は、SPICT<TXE>="1"の状態でライトされた送信データを順次送出します。またはFIFOにデータをライトした後にSPICT<TXE>="1"とすることで、データをライトした順序で順次送出します。

連続送信ではデータのある限り連続して送出を行うため、送信 FIFO(32 バイト)が空にならない限り連続して送信することできます。

送信中には、連続送信→UNIT 送信、UNIT 送信→連続送信の書き換えはできません。

送信中も SPICT<TXE>の書き換えは可能です。送信中に SPICT<TXE>="0"をライトすると、送信途中の UNIT のみ送信を完了した後、送信を停止します。

連続送信の場合、TEMP 割り込みは FIFO 内に 16 バイトの空きか、32 バイトの空きができた時点で発生します。

また、TEND 割り込みは送信 FIFO が空で、最後の UNIT の送信がすべて終了した時点で発生します。

UNIT受信と連続受信の違いについて

UNIT 受信は 1UNIT だけデータを受信するモードです。

SPICT<RXMOD>="0"に設定することで UNIT 受信モードになります。UNIT 受信モードにすることで受信 FIFO は無効となります。

SPICT<RXE>="1"をライトすると 1UNIT の受信を行い SPIRD に受信データが格納され受信を停止します。1UNIT ずつデータの受信、および処理を行いたい場合には、SPICT<RXE>="0"をライトしてから SPIRD をリードしてください。SPICT<RXE>が"1"のまま、再度 SPIRD をリードすると、再度 1UNIT だけ受信動作を行います。受信中には、連続受信 \rightarrow UNIT 受信、UNIT 受信 \rightarrow 連続受信の書き換えはできません。

UNIT 受信の場合、RFUL と REND 割り込みは受信シフトレジスタから、SPIRD にシフトされた時点で発生します。

連続受信は、受信 FIFO に空きがある場合に、連続して自動的にデータを受信するモードです。 SPICT<RXMOD>="1"をライトすることで連続受信モードになります。連続受信モードにすること で、32 バイトの受信 FIFO が有効になります。

連続受信の場合は、受信 FIFO からのデーダリードは、必ず 16 バイトごとに行ってください。 16 バイト以外のリードを行うと、RFUL 割り込みが正常に発生しません。

SPICT<RXE>="1"をライトすると、受信 FIFO に受信データが格納されます。受信 FIFO が FULL(32 バイト)にならない限り、次のデータを自動的に受信するため、UNIT ごとに途切れることなく連続して受信を行うことができます。受信中には、連続受信 \rightarrow UNIT 受信、UNIT 受信 \rightarrow 連続受信の書き換えはできません。

受信中に SPICT<RXE>="0"をライトすると、リード中の UNIT の受信終了後、受信動作を停止します。RFUL 割り込みは FIFO 内に 16 バイト分のデータが格納された時点と、32 バイト分のデータが格納された時点で発生します。

また、REND割り込みは、受信FIFO32バイトがFULLになった状態で発生します。




送受信について

送受信を同時に行う場合には、必ず<FDPXE>に"1"をライトしてください。

最初に<FDPXE>に"1"をライトしてから SPICT<RXE>に"1"をライトして UNIT 受信開始待機 状態とします。

SPICT<FDPXE>に"1"をライトしてから<RXE>に"1"をライトすると、即座には受信は開始されません。これは同時に行うべき送信データがまだ準備されていないためです。<TXE>="1"の状態で、SPITDに送信データをライトするとその時点から送受信が開始されます。

この場合の送受信のそれぞれの動作は図のとおりとなります。



注) 送受信を同時に行わない場合は、<FDPXE>="0"の状態で通信を行います。

(3) 割り込み

割り込みは、割り込みコントローラに対して、送信割り込み INTSPITX と、受信割り込み INTSPIRX に大別され、さらに本回路内で、送信で2種類、受信で2種類の計4種類の割り込みがあります。

(a) 送信割り込み

TEMP(送信 FIFO エンプティ割り込み)と、TEND(送信終了割り込み)があります。 この2種類の割り込みの内、TEMP割り込みは送信モードが UNIT か連続かの違い によってその発生が異なります。

連続送信の場合は、送信 FIFO へのデータライトは必ず 16 バイトごとに行ってください。16 バイト以外のライトを行うと、TEMP 割り込みが正常に発生しません。

UNIT 送信の時

UNIT 送信では送信 FIFO が無効となるため、エンプティ割り込みは SPITD にライトしたデータが送信シフトレジスタにシフトされた時点で発生します。

TENDはSPITDが空で、最後のUNITの送信がすべて終了した時点で発生します。 (SPIMD<TCPOL>="0"の時最終ビットのクロックの立ち下がり後)

連続送信の時

エンプティ割り込みは送信 FIFO に 16 バイト分空が出来た状態と、送信 FIFO に 32 バイトの空きが出来た時の 2つの事象で発生します。

TEND は送信 FIFO が空で、最後の UNIT の送信がすべて終了した時点で発生します。(SPIMD<TCPOL>="0"の時最終ビットのクロックの立ち下がり後)

(b) 受信割り込み

RFUL(受信 FIFO 割り込み)と、REND(受信終了割り込み)があります。

この2種類の割り込みの内RFUL割り込みは、受信モードがUNITか連続かの違いによってその発生が異なります。

連続受信の場合は受信FIFOからのデータリードは必ず16バイトごとに行ってください。16バイト以外のリードを行うと、RFUL割り込みが正常に発生しません。

UNIT 受信の時

RFUL割り込みは受信 FIFO が無効となるため、REND割り込みと同じタイミング で発生します。受信シフトレジスタから、SPIRD にシフトされた時点で発生します。

連続受信の時

RFUL割り込みは受信 FIFO に 16 バイト分のデータが格納された時と、32 バイト分のデータが格納された時の 2 つの事象で発生します。

REND 割り込みは、受信 FIFO32 バイトが FULL になった状態で発生します。

(3-1) SPIST(SPI ステータスレジスタ)

SPIST は、3つのステータスを示すレジスタです。

SPIST レジスタ

SPIST (0824H)

	7	6	5	4	3	2	1	0
Bit symbol					TEMP	7	TEND	REND
Read/Write					R	7		₹
リセット後					1) 1	0
機能					送信 FIFO	(7/	送信状態	受信状態
					状態		0: 送信中か	0: 受信中か
					0: 空きなし		送信データ	受信データ
					1: 空きあり	()	あり	なし
							1: 送信終了	1: 受信終了か、
					4	\Rightarrow		FIFO に 空きなし
	15	14	13	12	7711	10	9	8
Bit symbol					\mathcal{A}			
Read/Write							THAT I	
リセット後						7	20	
機能				4				

(0825H)

図 3.17.9 SPIST レジスタ

(a) <TEMP>

UNIT 送信の場合は、SPITD に有効データがある場合に"0"、また有効データが無い場合に"1"にセットされます。

連続送信の場合は、送信 FIFO 中に有効データが無い場合に "1"にセットされます。

(b) <TEND>/

SPITD か、FIFO 中に送信すべき有効データがある場合と送信最中は"0"にリセットされ、SPITD か FIFO 中に送信すべき有効データが無く、且つデータをすべて送信終了した場合に"1"にセットされます。

(c) <REND>

UNIT 受信の場合は、受信を終了し SPIRD に有効データが格納された場合(有効データがある場合)に"1"にセットされ、受信中または有効データが無い場合に"0"にリセットされます。

連続受信の場合は、最終データの受信を終了し受信 FIFO 中に、32 バイトの有効データがある場合に "1"にセットされ、1 バイトでも空きが有る場合に "0"になります。

なお、RFUL フラグはその意味合いが REND フラグと全く同じになるために存在しません。

(3-2) SPIIE(SPI 割込みイネーブルレジスタ)

SPIIE は、4つの割込み出力の許可を設定するレジスタです。

SPIIE レジスタ

SPIIE (082CH)

	7	6	5	4	3	2	1	0
Bit symbol					TEMPIE	RFULIE	TENDIE	RENDIE
Read/Write						R	/W	
リセット後					0	0 ((0	0
機能					TEMP	RFUL	TEND	REND
					割り込み	割り込み	割り込み	割り込み
					0: 禁止	0:禁业	0: 禁止	0: 禁止
					1: 許可	1.許可	1: 許可	1: 許可
	15	14	13	12	11 ((10	9	8
Bit symbol						\rightarrow		
Read/Write					#/		4	
リセット後					1			1
機能					7/5	_ (

(082DH)

図 3.17.10 SPIIE レジスタ

(a) <TEMPIE>

TEMP割り込みの許可を設定するビットです

(b) <RFULIE>

RFUL割り込みの許可を設定するビットです

(c) <TENDIE>

TEND 割り込みの許可を設定するビットです。

(d) <RENDIE>

REND割り込みの許可を設定するビットです。

注) 送信割り込み(INTSPITX)に 2 種類(TEMP、TEND)、受信割り込み(INTSPIRX)に 2 種類(RFUL、REND)の計 4 種類の割り込みがありますが、送信用の割り込みは TEMP か TEND、受信用の割り込みは RFUL か REND の どちらか 1 種類の割り込みを選択して使用してください。(TEMP と TEND の同時使用、または RFUL、REND の同時使用はしないでください)

(4) SPICR(SPI CRC レジスタ)

SPICR は送信/受信データの CRC 演算結果を格納するレジスタです。

SPICR レジスタ

SPICR (0826H)

	7	6	5	4	3	2	1	0		
Bit symbol	CRCD7	CRCD6	CRCD5	CRCD4	CRCD3	CRCD2	CRCD1	CRCD0		
Read/Write				F	₹) >			
リセット後	0	0	0	0	0	0	0	0		
機能			CR	RC 演算結果格	弥納レジスタ[7:0]				
	15	14	13	12	11 (10	9	8		
Bit symbol	CRCD15	CRCD14	CRCD13	CRCD12	CRCD11	CRCD10	CRCD9	CRCD8		
Read/Write				F	2					
リセット後	0	0	0	0	46	> o	<0	0		
機能		CRC 演算結果格納レジスタ[15:8]								

(0827H)

図 3.17.11 SPICR レジスタ

(a) <CRCD15:0>


SPICT<CRC16_7_b><CRCRX_TX_B><CRCRESET_B>レジスタの設定に従って 演算した結果を格納するレジスタです。CRC16 の場合 全ビット有効で、CRC7 の場合下位 7 ビットが有効です。

送信データの CRC16 を演算する場合の動作手順を例として説明します。

まず、<CRC16_7_b>="1"、<CRCRX_TX_B>="0"、<CRCRESET_B>="0"をライト後に、<CRCRESET_B>= "1"をライトして CRC 演算レジスタの初期化を実施します。次に送信データを<SPITD <つライトし CRC を演算する全データを送信終了させます。

送信終了は SPIST<TEND>で確認してください。終了後、SPICR レジスタをリードすると送信データの CRC16 をリードできます。

注) CRC 発生ポイントは、下記の示す様に、本マイコンの入出力時に発生します。FIFO を使用した連続送受信の場合等、CRC を比較するポイントに注意してください。



(5) SPITD(SPI 送信データレジスタ)SPITD0、SPITD1 は送信データをライトするレジスタです。

SPITD0 レジスタ

SPITD0 (0830H)

			U	,,,,,							
	7	6	5	4	3	2	1	0			
Bit symbol	TXD7	TXD6	TXD5	TXD4	TXD3	TXD2	TXD1	TXD0			
Read/Write		R/W									
リセット後	0	0	0	0	0	0 ((0	0			
機能		送信データレジスタ[7:0]									
	15	14	13	12	11	(10)	9	8			
Bit symbol	TXD15	TXD14	TXD13	TXD12	TXD11	TXD10	TXD9	TXD8			
Read/Write				R/	w	() Y					
リセット後	0	0	0	0	0	0	0	0			
機能	送信データレジスタ[15:8]										

(0831H)

SPITD1 レジスタ

SPITD1 (0832H)

			0							
	7	6	5	4	3	2	710/	0		
Bit symbol	TXD7	TXD6	TXD5	TXD4	TXD3	TXD2	TXD1	TXD0		
Read/Write		R/W								
リセット後	0	0	0 (0	0 /	\bigcirc 0	0	0		
機能				送信データし	ンジスタ[7:0]					
	15	14	13	12 ((11)	\ 10	9	8		
Bit symbol	TXD15	TXD14	TXD13	TXD12	TXD11	TXD10	TXD9	TXD8		
Read/Write		\		R/	w \/	/				
リセット後	0	0)°	0 🔨	0	0	0	0		
機能				送信データレ	·ジスタ[15:8]					

(0833H)

図 3.17.12 SPITD レジスタ

送信データをライトするレジスタです。リードすると最後にライトしたデータがリードされます。送信 FIFO に空きが無い状態で次のデータをライトすると上書きされますので注意が必要です。

SPITD は4バイト存在しますので、DMAとの併用など4バイト命令でのライトも可能です。 ただし、データをライトする際は必ず830番地からライトしてください。また、データをライトする方法(命令)には制約があります。

詳細は下記の表を参照してください。

送信データ	命令実行例	UNIT 送信(FIFO 未使用)	連続送信(F	FIFO 使用)
ライトサイズ		1 バイト送信	2 バイト送信	1 バイト送信	2 バイト送信
	,	<unit16>=0</unit16>	<unit16>=1</unit16>	<unit16>=0</unit16>	<unit16>=1</unit16>
1バイトライト	ld (0x830),a	0	×	禁止	×
2バイトライト	ld (0x830),wa	×	0	0	0
4 バイトライト	ld (0x830),xwa	×	×	0	0

O: CPU がライトしたデータ全てが送信される。

×: CPU がライトした以外に無効なデータが送信される。

(6) SPIRD(SPI 受信データレジスタ) SPIRD0、SPIRD1 は受信データをリードするレジスタです。

SPIRD0 レジスタ

SPIRD0 (0834H)

				, , , , ,							
	7	6	5	4	3	2	1	0			
Bit symbol	RXD7	RXD6	RXD5	RXD4	RXD3	RXD2	RXD1	RXD0			
Read/Write		R									
リセット後	0	0	0	0	0	0 ((0	0			
機能		受信データレジスタ[7:0]									
	15	14	13	12	11	(10)	9	8			
Bit symbol	RXD15	RXD14	RXD13	RXD12	RXD11	RXD10	RXD9	RXD8			
Read/Write			_		3	() Y					
リセット後	0	0	0	0	0	0	0	0			
機能	受信データレジスタ[15:8]										

(0835H)

SPIRD1 レジスタ

SPIRD0 (0836H)

			OF IIND	「レンハス」	<u> </u>		$\mathcal{L}_{\mathcal{L}}}}}}}}}}$	
	7	6	5	4	3	2 <	71//	0
Bit symbol	RXD7	RXD6	RXD5	RXD4	RXD3	RXD2	RXD1	RXD0
Read/Write					₹			
リセット後	0	0	0 (0	0 /	\bigcirc 0	0	0
機能				受信データし	ンジスタ[7:0]			
	15	14	13	12 ((11)	10	9	8
Bit symbol	RXD15	RXD14	RXD13	RXD12	RXD11	RXD10	RXD9	RXD8
Read/Write				F	?			
リセット後	0	0)°	0 🔨	0	0	0	0
機能				受信データレ	ジスタ[15:8]	I		

(0837H)

図 3.17.13 SPIRD レジスタ

受信データをリードするレジスタです。リードする際には RFUL または REND のステータスを確認後リードしてください。

SPIRD は 4 バイト存在しますので、DMA との併用など 4 バイト命令でのリードも可能ですが、基本的にデータをリードする際は 834 番地からリードしてください(一部例外あり)。

また、データをリードする方法(命令)には制約があります。詳細は下記の表を参照ください。

_	受信データ	命令実行例	UNIT 受信(FIFO 未使用)	連続受信(FIFO 使用)			
	リードサイズ		1バイト受信	2 バイト受信	1 バイト受信	2 バイト受信		
		\nearrow ((<unit16>=0</unit16>	<unit16>=1</unit16>	<unit16>=0</unit16>	<unit16>=1</unit16>		
	1バイトリード	ld a,(0x834)	0	0	禁止	禁止		
		ld a,(0x835)	×	0	禁止	禁止		
	2バイトリード	ld wa,(0x834)	Δ*1	0	0	0		
	4 バイトリード	ld xwa,(0x834)	Δ*2	Δ*3	0	0		

O: CPU がリード時に有効データだけをリードする。

Δ: CPU がリード時に有効データ+無効データをリードする。無効データは読み捨てる必要がある。

×: CPU がリード時に無効データしかリードしない。

*1:834番地=有効データ 835番地=無効データ

*2: 834 番地 = 有効データ 835 番地 = 無効データ 836 番地 = 無効データ、837 番地 = 無効データ

*3: 834番地=有効データ 835番地=有効データ 836番地=無効データ、837番地=無効データ

3.17.3 FIFOに関する注意点

本回路には、以下に示す注意があります。

(1) 送信

送信 FIFO が FULL の状態でデータをライトするとデータが上書きされてしまいます。 また、FIFO 内のライトポインタも異常な状態となりますので割り込みや送信が正常に行 われません。ソフトウェアでライト回数を管理してください。

連続送信の場合は、送信 FIFO へのデータライトは必ず 16 ベイトごとに行ってください。16 バイト以外のライトを行うと、TEMP 割り込みが正常に発生しません。

注) 16 バイト以外の単位で送信する場合は UNIT 送信を使用してください。

(2) 受信

受信 FIFO が空の状態でデータをリードすると不定データがリードされます。また、FIFO 内のリードポインタも異常な状態となりますので割り込みや受信が正常に行われません。ソフトウェアでリード回数を管理してください。

連続受信の場合は、受信 FIFO からのデータリードは必ず 16 バイトごとに行ってください。16 バイト以外のリードを行うと、RFUL 割り込みが正常に発生しません。

注)16 バイト以外の単位で受信する場合は UNIT 受信を使用してください。

(3) CRC

CRC の発生ポイントは、マイコンから SPI スレーブへの送受信に(詳細は SPICRC レジスタ説明の章を参照ください)します。FIFO を使用した連続送受信の場合、CRC 比較のタイミングに注意してください。

例) 連続受信の場合

- 1. 連続受信開始
- 2. 有効データ終了(FIFO_Full)
- 3. 受信停止
- 4. 有効データリード(FIFO→内蔵 RAM 等)
- 5. 内蔵 CRC 発生回路からの CRC1 リード
- 6. (SD-CARD から UNIT 受信→) CRC2 受信開始
- 7. CRC 比較

上記の $2\rightarrow 4$ の動作は割り込みを利用した、HDMA 等の連続受信が可能ですが、CRC 比較を行う場合は、3 のように一旦受信停止を行わないと、5 の内蔵 CRC 発生からの CRC1 が、「有効データ+CRC2」を含む CRC となり、正常に処理されません。

3.18 I²S (Inter-IC Sound)

 I^2S フォーマット互換のシリアル出力回路を内蔵しています。外部に DA コンバータなどの音声 出力用 LSI を接続することによりデジタルオーディオシステムなどに使用できます。

下記に特長を記述します。


表 3	.18.1	動作の	の特長

	3.16.1 到1707内及
	I ² S ₹− F
チャネル	2チャネル
フォーマット	I ² S フォーマット互換
	右寄せ、左寄せ対応可
	ステレオ/モノラル対応
	マスタ送信のみ
使用端子	1. I2SnCKO (クロック出力)
	2. I2SnDO (出力)
	3. I2SnWS (ワード選択出力)
WS 周波数	『転送クロックジェネレータ、ワードセレクト信号の設定』を参照して
データ転送レート	ください
送信バッファ	64Byte × 2
データ方向	MSB-first 、LSB-first のどちらかを選択可能
データ長	8 ビットまたは 16 ビット
クロックのエッジ	立ち上がりエッジまたは立下りエッジ
割り込み	INTI2\$n
	(64 バイト FIFO バッファエンプティ割り込み)

TOSHIBA TMP92CF26A

3.18.1 ブロック図

 I^2S 回路は、チャネル 0 とチャネル 1 の 2ch が内蔵されています。各々個別に制御、出力が可能です。



3.18.2 SFR

以下の表は I^2S の SFR です。この I^2S の制御レジスタは 32 ビットデータバスで CPU に接続されます。下記の送信バッファ I2S0BUF は必ず 4 バイトの転送命令を使用してください。

I²S0 コントロールレジスタ

I2S0CTL (1808H)

(1809H)

		I	30 J J I	'H /V V	ノヘノ					
	7	6	5	4	3	2 _	1	0		
bit Symbol	TXE0	*CNTE0		DIR0	BIT0	DTFMT01	DTFMT00	SYSCKE0		
Read/Write					R/W					
リセット後	e R/W 校 0 0 0			0	0	0	(0)	0		
機能	送信 カウンタ 0: 停止 制御			送信開始	ビット長	出カフォー	マット	システム		
	0: 停止	制御		BIT				クロック		
	1: 開始	0: クリア		0: MSB	0: 8 ビット	00: 1 ² S	10: Right	0: 禁止		
				1: LSB	1:16 ビット	01: Left	11: Reserve 1: 許可			
	15	14	13	12	11	10	9	8		
bit Symbol	CLKS0			FSEL0	TEMP0	WLVL0	EDGE0	CLKE0		
Read/Write	R/W			R/W	R		R/W			
リセット後	0			0	(7/4)	0	(0)	0		
機能	ソースクロ			ステレオ	送信 FIFO	WS レベル	データ出力	クロック		
	ック			モノラル	状態	,	用クロック	許可		
	選択			切替え		0:low 左	エッジ	(送信後)		
				4(/	0; data 有	1:high 左	0: 立ち下が			
	0: f _{SYS}			0: ステレオ	1: data 無		U)	0: 動作		
	1: f _{PLL}			1:モメラル			1:立ち上が り	1: 停止		

12S0 分周値設定レジスタ

I2S0C (180AH)

(180BH)

			I'S0 分周	値設定レシ	ノスタ							
	7	6	6 5 CK06 CK05 0 0 CK信		3	// 2	1	0				
bit Symbol	CK07	CK06	CK05	CK04	CK03	CK02	CK01	CK00				
Read/Write				R/	W		_	•				
リセット後	0	9	<u> </u>	7 0	5	0	0	0				
機能		CK 信号分周値設定(8 ビットカウンタ)										
	15	14	13	12/	11	10	9	8				
Bit symbol	74		WS05	W\$04	WS03	WS02	WS01	WS00				
Read/Write	J				R	/W						
Read/Write リセット後 0 0 機能 15 14			4		0	0	0	0				
機能	>	~		WS 信	号分周值設定	≧(6 ビットカワ	ウンタ)					

௴S0 バッファレジスタ

I2S0BUF (1800H)

リード モディファイ ライトはでき ません

				\sim	<u> </u>	0 / 1 %	フノア	レン	ヘブ							
7)]5	14	13	12	7	, 10	9	8	7	6	5	4	3	2	1	0
bit Symbol	B015	B014	B013	B012	B011	B010	B009	B008	B007	B006	B005	B004	B003	B002	B001	B000
Read/Write W																
リセット後		不定														
機能		送信バッファ用レジスタ(FIFO バッファ)														
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
bit Symbol	B031	B030	B09	B028	B027	B026	B025	B024	B023	B022	B021	B020	B019	B018	B017	B016
Read/Write								٧	٧							
リセット後								不	定							
機能		送信バッファ用レジスタ(FIFO バッファ)														

図 3.18.2 I²S チャネル 0 制御レジスタ

以下の表は I^2S の SFR です。この I^2S の制御レジスタは 32 ビットデータバスで CPU に接続されます。 下記の送信バッファ I2S1BUF は必ず 4 バイトの転送命令を使用してください。

1 ² S1	コン	トロー	خرابال	ジスタ
101		I H —	<i>ועעו</i>	ノヘァ

I2S1CTL
(1818H)

		· ·						
	7	6	5	4	3	2	1	0
bit Symbol	TXE1	*CNTE1		DIR1	BIT1	DTFMT11	DTFMT10	SYSCKE1
Read/Write	R	R/W				R/W <		
リセット後	0 0			0	0	0	0	0
機能	送信	カウンタ		送信開始	ビット長	出カフォー	マット	システム
		制御		BIT		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		クロック
	0:停止			0:MSB	0: 8 ビット	00: I ² \$	10: Right	0: 禁止
	1:開始	0:クリア		1:LSB	1:16 ビット	01: Left	11: Reserve	1: 許可
		1:スタート				7//0		
	15	14	13	12	11	10	9	8
bit Symbol	CLKS1			FSEL1	TEMP1	WEAL1	EDGE1	CLKE1
Read/Write	R/W			R/W	R		R/W	
リセット後	0			0	1	0	0 </td <td>0</td>	0
機能	ソース			ステレオ	送信 FIFO	WS レベル	データ出力	クロック
	クロック			モノラル	状態	\wedge	用クロック	許可
	選択			切替え			エッジ	(送信後)
				1	0: data 有	0:low 左	0:立ち	
	0: f _{SYS}			0: ステレオ		1:high 左	下がり	0:動作
	1: f _{PLL}			1:モノラル	\supset		1:立ち	1:停止
							上がり	

(1819H)

I²S1 分周値設定レジスタ

I2S1C (181AH)

(181BH)

-			10/2/10	川直政ルレ				
	7	6	5	4	4	2	1	0
bit Symbol	CK17	CK16	CK15	CK14	CK13	CK12	CK11	CK10
Read/Write				R/	w	\		
リセット後	0	0	0	0	0	0	0	0
機能) CK 信-	号分周値設定	(8 ビットカロ	ウンタ)		
	15	14	13	12	11	10	9	8
Bit symbol		TAX I	WS15	WS14	WS13	WS12	WS11	WS10
Read/Write	7	$\left. \right\rangle $	<	((///)	R	W		_
リセット後	4	<i> </i>	0	0	0	0	0	0
機能				WS 信·	号分周値設定	፤(6 ビットカワ	ウンタ)	

I²S1 バッファレジスタ

I2S1BUF	
(1810H)	

リードモディ ファイライト はできません

/						<u> </u>		<u> </u>											
15	/14	13	12	\ 11	10	['] 9	8	7	6	5	4	3	2	1	0				
B115	B114	B113	B112	B111	B110	B109	B108	B107	B106	B105	B104	B103	B102	B101	B100				
rite W																			
セット後 不定 能 送信バッファ用レジスタ(FIFO バッファ)																			
													31	30	29	28	27	26	25
B131	B130	B129	B128	B127	B126	B125	B124	B123	B122	B121	B120	B119	B118	B117	B116				
							V	V											
							不	定											
				ï	差信バッ	ソファ	112												
	B115	B115 B114) 31 30	B115 B114 B113 31 30 29	B115 B114 B113 B112 31 30 29 28	15 14 13 12 11 B115 B114 B113 B112 B111 31 30 29 28 27 B131 B130 B129 B128 B127	15 14 13 12 11 10 B115 B114 B113 B112 B111 B110 送信バッ 31 30 29 28 27 26 B131 B130 B129 B128 B127 B126	15 14 13 12 11 10 9 B115 B114 B113 B112 B111 B110 B109 送信バッファリ 31 30 29 28 27 26 25 B131 B130 B129 B128 B127 B126 B125	15 / 14 13 12 11 10 9 8 8 8 8 115 8 114 8 113 8 112 8 111 8 110 8 108 8 108	15 14 13 12 11 10 9 8 7 B115 B114 B113 B112 B111 B110 B109 B108 B107 W 不定 送信バッファ用レジスタ(F 31 30 29 28 27 26 25 24 23 B131 B130 B129 B128 B127 B126 B125 B124 B123 W 不定	B115 B114 B113 B112 B111 B110 B109 B108 B107 B106 W 不定 送信バッファ用レジスタ(FIFO バ 31 30 29 28 27 26 25 24 23 22 B131 B130 B129 B128 B127 B126 B125 B124 B123 B122 W 不定	15 14 13 12 11 10 9 8 7 6 5 B115 B114 B113 B112 B111 B110 B109 B108 B107 B106 B105 W 不定 送信バッファ用レジスタ(FIFO バッファ 31 30 29 28 27 26 25 24 23 22 21 B131 B130 B129 B128 B127 B126 B125 B124 B123 B122 B121 W 不定	15 14 13 12 11 10 9 8 7 6 5 4 B115 B114 B113 B112 B111 B110 B109 B108 B107 B106 B105 B104 W 不定 送信バッファ用レジスタ(FIFO バッファ) 31 30 29 28 27 26 25 24 23 22 21 20 B131 B130 B129 B128 B127 B126 B125 B124 B123 B122 B121 B120 W 不定 W 不定	15 / 14	15 / 14	15 / 14 13 12 11 10 9 8 7 6 5 4 3 2 1 1				

図 3.18.3 I²S チャネル 1 制御レジスタ

(a) <SYSCKEn>

I²S 回路へのソースクロック接続を制御します。回路を動作させる場合は常に、 <SYSCKEn>="1"に設定してください。FIFO バッファにデータを書き込む際にも、 <SYSCKEn>="1"に設定しておくことが必要です。また、使用しない場合は消費電流を低減するために、<SYSCKEn>="0"に設定することをお勧めいたします。

(b) $\langle DTFMTn1:n0 \rangle$

データ出力フォーマットを設定するビットです。I²S、右寄せ、左寄せの設定ができます。

転送途中や、データ毎にフォーマットの変更は出来ません。フォーマットを切り替える際には、<SYSCKEn>="1"の状態、且つ<CNTEn>="0"の状態で、<TXEn>="0"として、送信を停止してから切り替えを行ってください。

(c) <BITn>

データのビット長を設定するレジスタです。8/16ビットの設定が可能です。

転送途中や、データ毎にビット長の切り替えは出来ません。切り替える際には、 **SYSCKEn>="1"**の状態、且つ**CNTEn>="0"**の状態で、**TXEn>="0"**として、送信を停止してから切り替えを行ってください。

(d) $\langle DIRn \rangle$

データ送信の方向を決めるビットです。LSB_Fast と MSB_Fast の切り替えが可能です。 転送途中や、データ毎に方向切り替えは出来ません。切り替える際には、<SYSCKEn>= "1"の状態、且つ<CNTEn>="0"の状態で、<TXEn>="0"として、送信を停止してから切り 替えを行ってください。

(e) <CNTEn>

クロックジェネレータカウンタのクリア/スタートを制御します。

<CNTEn>="0"の状態で、<TXEn>="0"とするとクロックジェネレータカウンタはクリアされますが、<CNTEn>="1"の状態では、<TXEn>="0"としてもクロックジェネレータカウンタはクリアされませんので注意してください。

(f) <TXEn>

データ送信の制御を行います。

<TXEn>="0"とすると送信を停止し、<TXEn>="1"とすると送信を開始します。

<CNTEn>="0"の状態で、<TXEn>="0"とするとクロックジェネレータカウンタはクリアされ、送信 FiFo バッファの内容もクリアされます。

⟨CNTEn>="1"の状態で、⟨TXEn>="0"とすると、送信 FiFo バッファの内容もクリアされますが、クロックジェネレータカウンタはクリアされませんので注意してください。

(g) <CLKEn>

<CLKEn>="0"に設定すると、常に I2SnCKO クロックを出力しますが、<CLKEn>="1" に設定すると、有効データ送信中のみ、I2SnCKO クロックを出力し、有効データが無い 箇所ではクロックを出力しないモードになります。

注) I^2S フォーマットでは、I2SnWS が変化して、1 クロック後に有効データが出力されますが、<CLKEn>="1"に設定すると、I2SnWS の変化後の最初のクロックは有効データが存在しないため、クロックが出力されません。よって、 I^2S フォーマットでは、<CLKEn>="0"に設定しないでください。

(h) <EDGEn>

I2SnCKO とデータの位相関係を制御するビットです。

<EDGEn>="0"で立ち下がり設定となり、データの変化点でクロックが立ち下がり、立ち上がりエッジでデータをラッチするモードになります。また、<EDGEn>="1"で立ち上がり設定となり、データの変化点でクロックが立ち上がり、立ち下がりエッジでデータをラッチするモードになります。

エッジを切り替える際には、<SYSCKEn>="1"の状態、且つ<CNTEn>="0"の状態で、<TXEn>="0"として、送信を停止してから切り替えを行ってください。

(i) <WLVLn>

Word Serect 信号(I2SnWS)の位相を設定するビットです。

I2SnWS 信号の出力は、常は"High"レベルが最初に出力されます。<WLVLn>を切り替えることによって、データ出力の順序が変わります。詳細は後述の"FIFO バッファおよびデータフォーマット"を参照してください。

位相を切り替える際には、<SYSCKEn>="1"の状態、且つ<CNTEn>="0"の状態で、<TXEn>="0"として、送信を停止してから切り替えを行ってください。

(j) <TEMPn>

送信 FiFo バッファにデータが存在するか否かを示すフラグです。

<TEMPn>="1"の時には、FiFoバッファに送信データは存在しません。<TEMPn>="0"の時には、送信 FiFoバッファ内に送信すべきデータが残っていることを示します。

このビットは読み取り専用ですので、ライトすることは出来ません。一旦送信を停止することで(<TXEn>="0")、FiFoバッファはクリアされます。

(k) <FSELn>

ステレオかモノラルかを切り換えるビットです。

<FSELn>="0"でステレオ、<FSELn>="1"でモノラルを選択します。詳細は後述の"データフォーマット"を参照ください。

フォーマットを切り替える際には、<SYSCKEn>="1"の状態、且つ<CNTEn>="0"の状態で、<TXEn>="0"として、送信を停止してから切り替えを行ってください。

(l) <CLKSn>

I2S 回路へのソースクロック接続の切り替えを行うビットです。

<CLKSn>="0"で、CPU に供給されているシステムクロック(f_{SYS})が選択され、 <CLKSn>="1"で、PLL 回路の出力クロック(f_{PLL})が選択されます。f_{PLL} を選択する場合は、あらかじめ、PLL 回路を動作させ、PLL 回路が安定している必要(Lock-Up 時間確認)があります。詳細は、クロック逓倍回路の章を参照ください。

(m) <CKn7:n0>

クロックジェネレータカウンタの値を設定する8ビットのカウンタです。 カウンタ値を切り替える際には、<SYSCKEn>="1"の状態、且つ<CNTEn>="0"の状態で、 <TXEn>="0"として、送信を停止してから切り替えを行ってください。

(n) <WSn5:n0>

クロックジェネレータカウンタの値を設定する 6 ビットのカウンタです。 カウンタ値を切り替える際には、<SYSCKEn>="1"の状態、且つ<CNTEn>="0"の状態 で、<TXEn>="0"として、送信を停止してから切り替えを行ってください。

3.18.3 動作説明

(1) 転送クロックジェネレータ、ワードセレクト信号の設定

I²S 回路における、各クロック周波数(I2SnCKO、I2SnWS 信号)は、システムクロック (fsys)をソースクロックとして生成されます。プリスケーラと専用のクロックジェネレー タによって分周し、転送クロックとサンプリング周波数を設定します。

<CNTE>="1"に設定することで、カウンタがスタートします。<CNTE>="0"とすれば カウンタは停止し、クリアされます。

- A) クロックジェネレータ
 - 8ビットカウンタ

I2SnCTL<CLKSn>にて選択されたクロックを分周して、I2SnCKO 信号を生成する 8 ビットカウンタです。

6 ビットカウンタ

上記 I2SnCKO 信号を分周して、I2SnWS 信号を生成する 6 ビットカウンタです。

- B) ワードセレクト
 - ワードセレクト信号(I2SnWS)

I²S フォーマットにおいて、有効データの位置と Left データと Right データを 区別するための信号です。データ転送クロックに同期しています。

また、チャネル0のみ、本信号をADCへのAD変換のトリガ信号として使用することが可能です。

WS信号と、有効データの出力の関係は I²S フォーマットのほかに、『左寄せ』 か『右寄せ』を選択することができます。

またチャネル0のみ、ADC \sim WS 信号の立ち上がりで割り込み要求を出力します。


(制御はADC内の制御レジスタにて行います)

(2)/データフォーマット

I2SnCTL < DTFMTn1:n0 >を設定することで、 I^2S フォーマットの他に、『左寄せ』か『右寄せ』を選択することができます。

また、I2SnCTL < FSELn >を設定することで、ステレオ/モノラルの出力に対応しています。詳細は 20.18.4を参照ください。





(3) クロックジェネレータ(8 ビット/6 ビットカウンタ)設定例

クロックジェネレータは、データ転送速度とサンプリング周波数を定める基準クロック を生成するための回路です。

I2S0C (180AH)

(180BH)

	7	6	5	4	3	2	1	0
bit Symbol	CK07	CK06	CK05	CK04	CK03	CK02	CK01	CK00
Read/Write				R/	W	<u> </u>		
リセット後	0	0	0	0	0	0	0	0
機能			CK 信-	号分周値設定	(8 ビットカワ	ウンタ)		
	15	14	13	12	11	10	9	8
Bit symbol			WS05	WS04	WS03 _	W\$02//	WS01	WS00
Read/Write					R/	W	//	
リセット後			0	0	0	0	0	0
機能				WS 信-	号分周值設定	(6 ビットカ	ウンタ)	

転送クロック I2SnCKO の設定

I2SnCTL<CLKSn>にて選択されたクロックを分周して転送クロックを生成します。 8 ビットのカウンタにて $3\sim256$ 分周の対応が可能です(1、2 分周の設定は禁止)。

注) 転送クロックが 10MHz を超える設定は禁止です。使用する周波数と分周値の組み合わせによって転送クロックが 10MHz を超えないように設定してください。

00000000 設定時=256 分周、00000001 設定時=1 分周~11111111 設定時=255 分周

f_{SYS} = 60MHz、I2SnC<CKn7:0> = 150、の場合

[データ転送速度]

 $I2SnCKO = f_{SYS} / 150$

= 60 [MHz] / 150 = 400 [kbps]

注) I2SnC<CKn7:0>に設定する値は、偶数設定を推奨します。奇数設定も可能ですが、奇数設定の場合は CK 信号のクロック duty が 50(になりません。奇数設定された場合には、I2SnCKO 信号における High の期間が Low の期間よりも、f_{SYS}またはf_{PLL}の 1 パルス分長く出力されます(<EDGE> = "0"の時は Low 幅が長くなる)。

• サンプリング周波数 WS の設定

上記で設定した転送クロック(CK)を分周して転送クロックを生成します。 6 ビットのカウンタにて 16~64 分周の対応が可能です(1~15 分周の設定は禁止)。

 $I2SnCKO = f_{SYS} / 150 / 50$

= 60 [MHz] / 150 / 50 = 8 [kHz]


本例では転送クロック 400kbps、サンプリング周波数 8kHz となります。

- 注 1) I2SnC<WSn5:0>に設定する値は、転送データ数以上のクロック数を設定することが必要です。データ長 8 ビットの場合は 16 以上(I²S 転送の場合は 18 以上)、データ長 16 ビットの場合は 32 以上(I²S 転送の場合は 34 以上)に設定してください。
- 注 2) I2SnC<WSn5:0>に設定する値は、偶数設定を推奨します。奇数設定も可能ですが、奇数設定の場合は WS 信号のクロック duty が 50%になりません。奇数設定された場合には、WS 信号における High の期間が Low の期間よりも、I2SnCKO の 1 パルス分長く出力されます。
 - 特殊機能

I2SnWS 信号を利用した特殊機能として、チャネル 0 にのみ、この信号の立ち上がりのタイミングを利用して、本 LSI に内蔵される AD コンバータの AD 変換をスタートさせることが出来ます。

I2S0CTL<SYSCKE0>= "1"、I2S0CTL<CNTE0>= "1"にすることで、I2SnWS 信号を 内蔵の AD コンバータに送ることが出来ます。このとき、I2S0CTL<TXE0>の値には無 関係に動作することが出来ます。

本信号を利用した、詳細なAD変換の利用方法は、ADコンバータの章を参照してくだ



(4) FIFO バッファおよびデータフォーマット

16 ビット(幅)×32(深さ)×2 の計 128 バイトの FIFO バッファを持っています。4 バイト (32 ビット)の I2SnBUF レジスタにデータをライトすると、この FIFO バッファヘデータ がライトされます。

本 FIFO バッファへのライトは 4 バイト単位でのライトが必要です。出力の順序、左右等を考慮する必要があります。送信レジスタ I2SnBUF にデータライトする時には必ず 4 バイトの転送命令を使用してください。1 バイト、2 バイトの転送命令を使用すると FIFO バッファは更新されず、送信も開始されません。またアドレスは、1800H にライトしてください。 $(frac{1}{2}$ チャネル 1 の場合です。 $frac{1}{2}$ の場合は 1810H にライトしてください。

ライト データサイズ	命令実行例	ビット長=8bit幅	ビット長=16bit 幅
1 バイトアクセス	ld (0x1800),a	X X	×
2バイトアクセス	ld (0x1800),wa	×	×
4 バイトアクセス	ld (0x1800),xwa		

そのライトシーケンスは、

(4 バイト転送命令)×(16回)=64 バイトデータライト


の 64 バイト単位でのデータライトをしてください。64 バイト単位で、データをライト しない場合、正常なタイミングで割り込みが発生しません。

I2SnCTL<TEMPn>フラグは、各々のチャネルの FIFO バッファ(128 バイト)に有効データが無い場合に "1"にセットされ、1 バイトでも有効なデータが存在する場合は "0"にリセットされます(FIFO バッファ内の最後の有効データが、送信シフトレジスタに送られた瞬間に TEMPn フラグは "1"にセットされます)。

TOSHIBA TMP92CF26A

ライトデータと出力順序は各々以下のようになります。

I2SnCTL<WLVLn> = "0"の場合



注) モノラルモード設定時は、左右の切り替え(I2SnCTL<WLVLn> = "0"と I2SnCTL<WLVLn> = "1")で、データの出力順序が入れ替わりますので、ご注意ください。

TOSHIBA

3.18.4 設定例

(1) 接続例

図 3.18.5 はチャネル 0 の外部LSIとの接続例を示しています。

TMP92CF26A (送信) (受信) PF2/I2S0WS WS PF0/I2S0CKO CK PF1/I2S0DO DATA 例) DA コンバータ

注) RESET後、PF0~PF2 はハイインピーダンス状態になります。必要に応じてプルアップ、あるいはプルダウンに接続してください。

図 3.18.5 外部 LSI との接続例

(2) 動作手順


連続して動作する64バイトのFIFOバッファを2個内蔵しており、64バイト分のFIFOバッファのデータが空になる毎に、INTI2Sn割り込みが発生します。割り込みルーチン中に次の送信データをFIFOバッファにライトしてください。

設定例およびタイミング図を以下に示します。

(設定例) I2SOWS を 8 KHz、I2SnCKO を 400kHz、立ち上がりエッジに同期レイデータ送信を行う場合(@fsys = 60 MHz)



TOSHIBA



(3) 注意事項

1) INTI2Sn 発生タイミング

FIFO バッファから、内部シフトレジスタへは4バイト単位で転送されます。

INTI2Sn は FIFO バッファに 64 バイト分の空が出来る度(61 バイト目から、64 バイト目の、4 バイトのデータを内部シフトレジスタへ転送後)と、FIFO バッファが完全に空になった状態(125 バイト目から、128 バイト目の 4 バイトのデータを内部シフトレジスタへ転送後)の 2 つの事象で発生します。 これにより FIFO バッファ内には 64 バイトまたは 128 バイトの空があることとなり、次のデータをライトイネーブルとなります。

FIFO バッファへのライトは 64 バイトごとのライトが基本となります。FIFO バッファは 128 バイト分ありますので、残りの 64 バイト分の FIFO バッファが空になるまでは、 I^2S 出力は途切れることなく出力することが可能です。 I2SnCTL < TEMPn >フラグを確認して、送信 FIFO バッファの状態を判断することも可能です。

2) I2SnCTL<TXEn>

<TXEn>レジスタに "1"をライトすることによって送信を開始し、"0"をライトすることによって停止します。<TXEn>に一度 "1"をライトすると、FIFO バッファにデータが有る限り自動的にデータを送信します。<TXE>="1"の時(送信中)、は他の制御ビットの書き換えはしないでください。

送信を停止する場合、I2SnCTL<TEMPn>フラグを確認して FIFO バッファにデータが無いことを確認し、現在設定している I2SWS の周期、2 周期が終了した時点(データが全て送信された後)で、"0"を<TXEn>にライトして停止させてください。ただし、モノラル転送の場合は I2SWS の周期、4 周期が終了した時点(データが全て送信された後)で、"0"を<TXEn>にライトして停止させてください。

なお、送信中に**<TXEn>**に"0"をライトした場合は、直ちに送信を停止します。また送信を停止すると、同時に内蔵 FIFO バッファのリード・ライトポインタ、出力シフトレジスタのデータ、クロックジェネレータのカウンタがクリアされます(ただし、I2SnCTL<CNTEn>="1"の時、クロックジェネレータはクリアされません。チャネル 0 でクロックジェネレータをクリアする場合は、I2SnCTL<CNTEn>= "0"に設定してください)。そのため、一旦送信ストップ後に再度送信を開始しても、何も出力されません。

さらに、外部端子信号 WS は"L"に、CK はエッジの設定によって立ち上がりエッジの場合"L"に、立ち下がりエッジの場合 "H"で停止します。

3) I2SnCTL<CNTEn>

I2SnCKO および、I2SnWSO を生成するクロックジェネレータ(8bit/6bit カウンタ)を制御するビットです。

I2SnCTL<CNTEn>に"1"をライトすると、カウンタがスタートし、"0"をライトするとカウンタがクリアされます。通常、 I^2S データを送信する際は、I2SnCTL<TXEn>と I2SnCTL<CNTEn>の両方に"1"をライトし、送信を実行します。送信を停止する際も、I2SnCTL<TXEn>を"0"にし、I2SnCTL<CNTEn>="1"では、クロックジェネレータはクリアされません。クロックジェネレータをクリアする場合は、I2SnCTL<CNTEn>="0"に設定してください。

4) FIFO バッファ

128 バイトの FIFO バッファが用意されていますが、全ての FIFO バッファ領域を使用する必要はありません。その際、INTI2Sn 割り込みをトリガに、64 バイトごとのライトが基本となります。INTI2Sn 割り込みを待たずにライトしたり、64 バイト以外のライトを行うと、割り込みが正常に発生しません。また、FIFO バッファにデータをライトする時には、必ず<SYSCKEn>= "1"に設定する必要があります。

割り込みが不要な、最終データのライトが 64 バイトに満たない場合は、必要なデータをライト、その後 TEMPn フラグが "1"になることを確認し、現在設定している I2SWS の周期、2 周期が終了した時点(データが全て送信された後)で、"0"を<TXEn>にライトして停止させてください。ただし、モノラル転送の場合は I2SWS の周期、4 周期が終了した時点(データが全て送信された後)で、"0"を<TXEn>にライトして停止させてください。

5) I2SnBUFのアドレス

I2SnBUF にデータをライトする際には "ロングワードデータ転送命令"を 使用し ます。

"ワードデータ転送命令"、"バイトデータ転送命令"は使用できません。

例) Id (I2SnBUF),xwa; OK Id (I2SnBUF), wa; NG Id (I2SnBUF), a; NG

6) HALT 命令との併用

 I^2S 回路は IDLE1/STOP モードでは動作しませんので、IDLE1 時にも動作する PLL クロックが、回路に誤動作を招く可能性があります。HALT モードに移行する前には I^2S 回路を停止させてください。

また、送信を停止して、CPU を HALT モードに移行される場合、停止命令から HALT 実行までに、回路を正常に停止させる時間が必要です。 $NOP \times 10$ 時間を必要 とします。

例)

(I2SCTL), 0x00

;送信停止



NOP×10

3.19 LCDコントローラ (LCDC)

LCD ドライバ LSI(LCD モジュール)を制御する LCD コントローラを 内蔵しています。 サポートできる表示サイズと表示色は、モノクロ/グレー、256~16 万色カラー表示、表示サイズは 64×64 から 640×480 dot までに対応しています。

LCD ドライバ(LCD モジュール)の種類としては、STN (Super Twisted Nematic)、およびデジタル RGB 入力の TFT (Thin Film Transistor) に対応しています。

• STN 対応

STN 方式の LCD ドライバでは、8bit 幅のデータ I/F により 2 (モノカロ) /4Gray /16Gray /64Gray /256 Color /4096 Color/65536 Color 色が対応可能です。

動作モード、表示 RAM のスタートアドレス、LCD サイズ(コモン、セグメント)などを I/O レジスタに設定後スタートレジスタをセットします。 それにより、LCDC は CPU にバス開放 要求を出力し表示 RAM からデータをリードし、必要に応じたデータ変換を行い専用 FI/FO バッファにライトします。

● TFT カラー対応モード

デジタル RGB 入力の TFT ドライバに対応しています。

TFT 対応 LCD ドライバでは $8\sim24$ bit 幅のデータ I/F により、4096/65536/262144/16777216 色が対応可能です。データの転送方法は上記シフトレジスタと同様です。

8bit(R3:G3:B2)、12bitRGB(R4:G4:B4)、16bitRGB(R5:G6:B5)、18bitRGB(R6:G6:B6)、24bitRGB(R8:G8:B8)の表示データと、データを取り込むシフトクロック LCP0、フレーム信号 LFR、データロード信号 LLOAD 信号の他に反転データを出力していることを示す LDIV 端子を持っており、ノイズ低減/消費電流などに効果を発揮します。

また、ゲートドライバの制御には水平同期信号 LHSYNC、垂直同期信号 LVSYNC の他に TFT ドライバメーカーの各種信号に対応するためにプログラマブルに制御出来る 3 ビットの OE 端子を有しています。



3.19.1 タイプ別LCDCの特長

それぞれモードについての特長、端子の使用方法などを下記に示します。

表 3.19.1 タイプ別 LCDC の特長

(接続例では東芝製 LCD ドライバを接続することを前提に信号名などを記述しています)

1.05			ンジスタ型 〈						
LCI	つドライバの種類	TFT	ŞTN						
表示包	<u>.</u>	256/4096/65536/262144/16777216 色カラー	モノクロ、4、16、64 階調 256/4096/65536/262144 色カラー						
対応電表示画	可能な LCD 回素数	4096 色以下表示の場合 ROW(common): 64,96,128,160,200,240,320,480 Column (Segment): 64,128,160,240,320,480,640 65536 色以下表示の場合 ROW(common): 64,96,128,160,200,240,320,480 Column (Segment): 64,128,160,240,320, 480	モノクログレー/4096 色以下表示の場合 ROW (common): 64,96,120,128,160,200,240,320,480 Column (Segment): 64,128,160,240,320,480,640 65536 色以下表示の場合 ROW(common): 64,96,128,160,200,240,320,480 Column (Segment): 64,128,160,240,320						
		16777216 色以下表示の場合 ROW(common): 64,96,128,160,200,240,320,480 Column (Segment): 64,128,160,240,320							
データ	ヌ・ ローテーション機能	左右反転、上下反転、左右上下反転、90 度回転機能 QVGA サイズ、65536 カラーのみ対応							
PIP 機	能対応	サブウイ	ンドウ挿入						
	テデータバス幅 M,SDRAM)	16(32: 内蔵 RAM)bit	16(32: 内蔵 RAM)bit						
	もデータバス幅 ドライバ)	8~24bit	8bit)						
	気送レート M Read)	1-clk/4Byte	· @ 内蔵 RAM						
,	LCD ドライバ data Bus: LD23~LD0 端子	LCD ドライバのデータバスへ接続します。 ・ 8bit モード時は LD7~LD0 ・ TFT モード時は LD23~LD0							
	LCP0 端子	TFT リースドライバのデータシクトクロック です。	シフトクロックパルス出力端子 0 です。カラムド ライバの CP 端子へ接続します。この端子の立下 がりエッジで LCD ドライバはデータバスの値を ラッチします。						
外部	LHSYNC 端子	TFT ゲートドライバのシフトクロック(垂直シ フトクロック)です。	ラッチパルス出力端子です。ドライバの LP 端子 へ接続します。この端子の立ち上がりエッジで LCD ドライバの出力段レジスタに表示データが 更新されます。						
端 子	LLOAD 端子	TFT ソースドライバが TFT パネルヘデータを ロードするためのイネーブル信号です。	N/A						
	LGOE0~LGOE2 端子	TFT ゲートドライバのゲート制御信号の調整 信号です。	N/A						
	LFR 端子	LCD 交流化信号出力端子です。カラム/ロード ライバの FR 端子へ接続します。	LCD 交流化信号出力端子です。カラム/ロードライバの FR 端子へ接続します。						
(LVSYNC 端子	TFTゲートドライバのシフトクロックの取り 込み開始を示す信号です。	LCDのリフレッシュレートを決める周波数です。						
	LDIV端子	データ反転機能を持つ TFT ソースドライバに接続します。データが反転していることを示す端子です。	N/A						

TOSHIBA

3.19.2 SFR

LCDMODE0 レジスタ

LCDMODE0 (0280H)

I		7	6	5	4	3	2	1	0
)	bit Symbol	RAMTYPE1	RAMTYPE0	SCPW1	SCPW0	MODE3	MODE2	MODE1	MODE0
I	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	1	1	0	0	0	0
		表示 RAM		LDバス転送	送速度	モード選択			
		00: 内蔵 RA	ΑM	SCPW2= 0		0000 : Reserved 1000 : STN64k 色			〈色
		01: 外部 SF	RAM	00: 2-clk		0001 : SR 型モノクロ 1001 : Reserved			
		10: SDRAM	1	01: 4-	clk	0010 : SR 型 4Gray / 1010 : TFT256 色			
		11: Reserve	ed	10: 8-	clk	0011 : Rese	erved 1	011 : TFT40	96 色
	機能			11: 16	6-clk	0100 : SR ∄	텔 16Gray 1	100 : TFT64	k 色
				SCPW2= 1		0101 : SR ∄	텔 64Gray 1	101 : TFT25	6k、16M 色
				00: 6-	00: 6-clk		256色 1	110 : Reserv	red .
				01: 12-clk		0111 : STN	4096色 1	111 : Reserv	ved .
				10: 24	l-clk		7	91	\rightarrow
ı				11: 48	B-clk			2//	

注) LCDC の表示 RAM に設定した SDRAM のアクセス方法は"Burst 1clk Access"のみです

LCDMODE1 レジスタ

LCDMODE1 (0281H)

	7	6	5	4	3	(2)	1	0
bit Symbol	LDC2	LDC1	LDC0	LDINV	AUTOINV	INTMODE	FREDGE	SCPW2
Read/Write	R/W	R/W	R/W	R/W	R/W (/ R/W	W	W
リセット後	0	0	0	0	0	0	0	0
機能	データ変担 (64k カラ- 000: 通常 001: 左右 010: 上下 011: 上下	ー:16bps のみ 100: 反転 101: 反転 110:	対応) 横 → 縦 Reserved Reserved	LD バス 反転 0:ノーマル 1:反転	自動バス 反転 0:停止 1:動作 (TFT 設定時 のみ有効)	割り込み 選択 0:LLOAD 1:LVSYNC	FR エッジ 切り O:LHSYNC 前期 1:LHSYNC ジ 同期	LD バス 転送速度 0: normal 1: 1/3 設定

注) <LDINV>=1 設定にて LD バスの出力データはすべて反転して出力されますが、「自動バス反転」における反転状態を示す LDIV 端子の信号は変化しません。

LCD サイズ 設定レジスタ

LCDSIZE (0284H)

1	7	6	5	4	3	2	1	0
bit Symbol)ÇOM3	COM2	COM1	COM0	SEG3	SEG2	SEG1	SEG0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0
	コモン設定		\rightarrow		セグメント	設定		
	0000 : rese	erved 100	00 : 320		0000: Reserved		1000 : Reserved	
	0001 : 64	100	01 : 480		0001: 64		1001 : Rese	rved
	0010:/96	101	10 : Reserve	ed	0010 : 128		1010 : Rese	rved
機能	0011 : 120	10	11 : Reserve	ed	0011 : 160		1011 : Rese	rved
	0100 : 128	110	00 : Reserve	ed	0100 : 240		1100 : Rese	rved
	0101 : 160	110	01 : Reserve	ed	0101 : 320		1101 : Rese	rved
	0110 : 200		10 : Reserve	-	0110 : 480		1110 : Rese	
	0111 : 240	111	11 : Reserve	ed	0111 : 640	1	1111 : Rese	rved

注) 本 LSI は表示 RAM に設定可能な 144kbyte の大容量 RAM を内蔵していますが、表示サイズと最大表示色によっては内蔵 RAM 容量では不足となる場合がありますので、ご注意ください。

LCD コントロール 0 レジスタ

LCDCTL0 (0285H)

	7	6	5	4	3	2	1	0
bit Symbol	PIPE	ALL0	FRMON	=		DLS	LCP0OC	START
Read/Write	R/W	R/W	R/W	R/W		R/W	R/W	R/W
リセット後	0	0	0	0		0	0	0
機能	PIP 機能 0:Disable 1:Enable	セグメント データ設定 0:通常 1:出力 全て"0"出力	FR 分割 設定 0: 停止 1: 動作	"0"を ライてさい。		FR 信号 LCP0/Line 切り替え 0:Line 1:LCP0	LCP0(注) 0:常に出力 1:有効 カカ LLOAD Enable 幅 0:設定値 1:有効 デー タ出力時	LCDC 動作 0:停止 1:動作

注) STN 設定時は、<LCPOOC>ビットの設定に関わらず、LCPO 信号は有効データ出力時に出力されます。

LCD コントロール 1 レジスタ

LCDCTL1 (0286H)

7	6	5	4(7)	3	2 (51>	0
LCP0P	LHSP	LVSP	LLDP	<i>}</i>	D.	LVSW1	LVSW0
R/W	R/W	R/W	R/W			R/W/	R/W
1	0	1 (0		7/2	○ 0	0
LCP0	LHSYNC	LVSYNC	LLOAD			LVSYNC	
位相	位相	位相	位相			イネーブル時	間制御
		7(//	\ <u>`</u>	((/		00 : LHSYNC	_1CLK
0:立ち上がり	0:立ち上がり	0:立ち上がり	0:立ち上がり			01 : LHSYNC	_2CLK
1:立ち下がり	1:立ち下がり	1:立ち下がり	1:立ち下がり			10 : LHSYNC	_3CLK
						11 : Reserved	d
	R/W 1 LCP0 位相 0:立ち上がり	LCP0P LHSP R/W R/W 1 0 LCP0 LHSYNC 位相 位相 0:立ち上がり 0:立ち上がり	LCP0P LHSP LVSP R/W R/W R/W 1 0 1 LCP0 LHSYNC LVSYNC 位相 位相 位相 0:立ち上がり 0:立ち上がり 0:立ち上がり	LCPOP LHSP LVSP LLDP R/W R/W R/W R/W 1 0 1 0 LCPO LHSYNC LVSYNC LLOAD 位相 位相 位相 位相 0:立ち上がり 0:立ち上がり 0:立ち上がり	LCPOP LHSP LVSP LLDP R/W R/W R/W R/W 1 0 1 0 LCPO LHSYNC LVSYNC LLOAD 位相 位相 位相 位相 0:立ち上がり 0:立ち上がり 0:立ち上がり 0:立ち上がり	LCPOP LHSP LVSP LLDP R/W R/W R/W 1 0 1 0 LCPO LHSYNC LVSYNC LLOAD 位相 位相 位相 位相 0:立ち上がり 0:立ち上がり 0:立ち上がり 0:立ち上がり	LCPOP LHSP LVSP LLDP LVSW1 R/W R/W R/W R/W 1 0 1 0 0 LCP0 LHSYNC LVSYNC LLOAD LVSYNC 位相 位相 位相 イネーブル時の:上HSYNC 0:立ち上がり 0:立ち上がり 0:立ち上がり 01: LHSYNC 1:立ち下がり 1:立ち下がり 1:立ち下がり 10: LHSYNC

LCD コントロール 2 レジスタ

LCDCTL2 (0287H)

	7	((6 \)	5	4	3	2	1	0
bit Symbol	LGOE2P	LG0E1P	LGOE0P	163				
Read/Write	R/W	// (R/W	R/W	#				
リセット後/	0	<u> </u>	0	}/ //<				
機能	LGOE2 位相 0:立ち上がり	LGOE1 位相 0:立ち上がり))				
	1:立ち下がり	1:立ち下がり	1:立ち下がり					

◯ Divide FRM0 レジスタ

LCDDVM0 (0283H)

A	7	6	5	4	3	2	1	0
bit Symbol	FMP3	EMP2	FMP1	FMP0	FML3	FML2	FML1	FML0
Read/Write	\Diamond	(())		R/	W			
リセット後	0	0	0	0	0	0	0	0
機能	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	LCP0 DVM	bit3-0 設定		L	HSYNC DVI	M bit3-0 設定	1

Divide FRM1 レジスタ

LCDDVM1 (0288H)

	7	6	5	4	3	2	1	0
bit Symbol	FMP7	FMP6	FMP5	FMP4	FML7	FML6	FML5	FML4
Read/Write	R/W							
リセット後	0	0	0	0	0	0	0	0
機能		LCP0 DVM	bit7-4 設定			HSYNC DV	M bit7-4 設定	

LCD	LHSYNC	Pulsa	レジス々
LOD		r uise	レンハン

LCDHSP (028AH)

	7	6	5	4	3	2	1	0		
bit Symbol	LH7	LH6	LH5	LH4	LH3	LH2	LH1	LH0		
Read/Write			_	R/	W					
リセット後	0	0	0	0	0	Ŏ	0	0		
機能		LHSYNC cycle 設定 bit7-0								
	7									
bit Symbol	LH15	LH14	LH13	LH12	LH11	LH10	LH9	LH8		
Read/Write	R/W									
リセット後	0	0	0	0	0	((o))	0	0		
機能	LHSYNC cycle 設定 bit15-8									

(028BH)

LCD LVSYNC Pulse レジスタ

LCDVSP (028CH

EOD EVOTIVOT disc D J X J											
	7	6	5	4	$\sqrt{3}$, 2	1	0			
bit Symbol	LVP7	LVP6	LVP5	LVP4	LVP3	LVP2	LVP1	LVP0			
Read/Write				(R	W			7			
リセット後	0	0	0	0	\bigcirc	⟨0 , ⟨		0			
機能	LVSYNC cycle 設定 bit7-0										
	7	6	5	4	3	(2)	√ 1	0			
bit Symbol			\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	$\mathcal{T}\mathcal{I}$		TO TO	LVP9	LVP8			
Read/Write			4		7		R/	W			
リセット後			X		7	7/4	0	0			
機能		LVSYNC cycle 設定									
193 RE				bit	9-8						

(028DH)

LCD LVSYNC Pre Pulse レジスタ

LCDPRVSP (028EH)

	7	6	5	4 🔨	3	2	1	0		
bit Symbol		PLV6	PLV5	PLV4	PLV3	PLV2	PLV1	PLV0		
Read/Write	R/W									
リセット後	7	// o	0	0	0	0	0	0		
機能		LVSYNC Pre-cvcle 設定 bit6-0								

LHSYNC Delay レジスタ

LCDHSDLY (028FH)

	,											
	7	6	5	4	3	2	1	0				
bit Symbol		HSD6	HSD5	HSD4	HSD3	HSD2	HSD1	HSD0				
Read/Write			R/W									
リセット後		0	0	0	0	Q	0	0				
機能		LHSYNC Delay 設定 bit6-0										

LLOAD Delay レジスタ

LCDLDDLY (0290H)

ELOAD Delay DOX 3											
	7	6	5	4	3	(2)	1	0			
bit Symbol	PDT	LDD6	LDD5	LDD4	LDD3	(LDD2)	LDD1	LDD0			
Read/Write	R/W		-	-	R/W						
リセット後	0	0	0	0	0 ((0	0	0			
	データ出力	LLOAD Delay 設定 bit6-0									
	タイミング										
機能	0:LLOAD と										
機能	同時						/2 //	,			
	1:LLOADより				/ ()	_ ($\bigcirc)$				
	1clk 遅れ						$\mathcal{I}(\mathcal{I}(\mathcal{I}))$				

LGOE0 Delay レジスタ

LCDO0DLY (0291H)

	7	6	5	4	3	2	/ 1	0		
bit Symbol		OE0D6	OE0D5 O	E0D4	OE0D3	ØE0D2	OE0D1	OE0D0		
Read/Write				7	R/W					
リセット後		0	(0)	0 //	0)°	0	0		
機能			OE0 Delay 設定 bit6-0							

LGOE1 Delay レジスタ

LCDO1DLY (0292H)

	7	(6 \	5	4	3	2	1	0		
bit Symbol		QE1D6	OE1D5	OE1D4	OE1D3	OE1D2	OE1D1	OE1D0		
Read/Write	7	7/^	R/W							
リセット後		0	0 (0	0	0	0		
機能	/) [Setting bit6-0 for OE1 Delay								

LGOE2 Delay レジスタ

LCDO2DLY (0293H)

	7	6	5	4	3	2	1	0	
bit Symbol		OE2D6	OE2D5	OE2D4	OE2D3	OE2D2	OE2D1	OE2D0	
Read/Write	<i></i>	RW							
リセット後		0	0	0	0	0	0	0	
機能		Setting bit6-0 for OF2 Delay							

LHSYNC width レジスタ

LCDHSW (0294H)

	7	6	5	4	3	2	1	0		
bit Symbol	HSW7	HSW6	HSW5	HSW4	HSW3	HSW2	HSW1	HSW0		
Read/Write	R/W									
リセット後	0	0 0 0 0 0 0 0								
機能	LHSYNC Width 設定 bit7-0									

LLOAD width レジスタ

LCDLDW (0295H)

	7	6	5	4	3	2	1	0			
bit Symbol	LDW7	LDW6	LDW5	LDW4	LDW3	LDW2)	LDW1	LDW0			
Read/Write		R/W									
リセット後	0	0	0	0	0 ((10	0	0			
機能	LLOAD Width 設定 bit7-0										

LGOE0 width レジスタ

LCDHO0W (0296H)

		7	6	5	4 3	2		0			
·	bit Symbol	O0W7	O0W6	O0W5	O0W4 O0W3	00W2	Q0W1	O0W0			
	Read/Write				R/W		40/				
I	リセット後	0	0	0	0 0	0	0	0			
I	機能		LGOE0 Width 設定 bit7-0								

LGOE1 width レジスタ

LCDHO1W (0297H)

	7	6	(5)	> 4 /	3	2	1	0			
bit Symbol	O1W7	O1W6	Q1W5	O1W4	O1W3	O1W2	O1W1	O1W0			
Read/Write		R/W									
リセット後	0	0	Ø	0	0	0	0	0			
機能		LGOE1 Width 設定 bit7-0									

LGOE2 width レジスタ

LCDHO2W (0298H)

		7	(6)	5	4	3	2	1	0		
bit Symbo	ol//	O2W7	O2W6	Q2W5	O2W4	O2W3	O2W2	O2W1	O2W0		
Read/Wri	ite	RW									
リセット	後	0	0 (0	0	0	0	0	0		
機能		LGOE2 Width 設定 bit7-0									

signal width Bit8,9 レジスタ

LCDHWB8 (0299H)

A	7	6	5	4	3	2	1	0	
bit Symbol	O2W9	O2W8) O1W9	O1W8	O0W8	LDW9	LDW8	HSW8	
Read/Write	$\langle \cdot \rangle$	R/W							
リセット後		0	0	0	0	0	0	0	
	Setting bit8,9 for		Setting bit8,9 for		Setting	Setting bit8,9 for		Setting	
機能	LGOE2 Width		LGOE1 Width		bit8 for	LLOAD Width		bit8 for	
182 HE					LGOE0			LHSYNC	
					Width			Width	

TOSHIBA

LCD Main Area Start address レジスタ

LSAML (02A0H)

LSAMM (02A1H)

	7	6	5	4	3	2	1	0	
bit Symbol	LMSA7	LMSA6	LMSA5	LMSA4	LMSA3	LMSA2	LMSA1		
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット後	0	0	0	0	0	0	0	/	
機能		LCD メインエリア スタートアドレス(A7-A1)							
	7	6	5	4	3	2	1	0	
bit Symbol	LMSA15	LMSA14	LMSA13	LMSA12	LMSA11	LMSA10	LMSA9	LMSA8	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット後	0	0	0	0	0	(0)	0	0	
機能			LCDメイン	/エリア スタ	ートアギレス	K(A15-A8)			
	7	6	5	4	3	2	1	0	
bit Symbol	LMSA23	LMSA22	LMSA21	LMSA20	LMSA19	LMSA18	LMSA17	LMSA16	
Read/Write	R/W	R/W	R/W	R/W	R/W) R/W	R/W_	R/W	
リセット後	0 1 0 0 0 0								
機能			LCDメイン	エリア スター	-トアドレス	(A23-A16)			

LSAMH (02A2H)

注) 内蔵 RAM を VRAM に設定した場合、A1 信号は設定できません。4 バイト単位での設定となります。

LCD Sub Area Start address レジスタ

LSASL (02A4H)

LSASM (02A5H)

LSASH (02A6H)

		LCD Sut	Area Sta	rt address	レンスタ		70/	,		
	7	6	5	4	⇒ 3	2		0		
bit Symbol	LSSA7	LSSA6	LSSA5	LSSA4	LSSA3	LSSA2	//LSSA1			
Read/Write	R/W	R/W	R/W	R/W	R/W /	R/W	R/W			
リセット後	0	0	76	8	0	√/ ₀))	0			
機能	LCD サブエリア スタートアドレス(A7-A1)									
	7	6	5	4 <	3	2	1	0		
bit Symbol	LSSA15	LSSA14	LSSA13	LSSA12	LSSA11	LSSA10	LSSA9	LSSA8		
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット後	0	0 <	0	0	0	0	0	0		
機能			LCD サブ:	エリアスター	-トアドレス	(A15-A8)				
	7	6	5	4	⇒ 3	2	1	0		
bit Symbol	LSSA23	LSSA22	LSSA21	LSSA20	LSSA19	LSSA18	LSSA17	LSSA16		
Read/Write	//R/W) \	R/W	_R/W	//R/W	R/W	R/W	R/W	R/W		
リセット後	0/	71	0		0	0	0	0		
機能	LCD サブエリア スタートアドレス(A23-A16)									
-										

注) 内蔵 RAM を VRAM に設定した場合、A1 信号は設定できません。4 バイト単位での設定となります。

LCD Sub Area Hot Point レジスタ (X-dir)

LSAHX (02A8H)

7 6 3 2 5 4 bit Symbol SAHX7 SAHX6 SAHX5 SAHX4 SAHX3 SAHX2 Read/Write R/W R/W R/W R/W R/W R/W リセット後 0 0 0 0 0 0 機能 LCD Sub Area Hot Point Set Register (7-0) 6 7 5 4 3 2 bit Symbol Read/Write リセット後

(02A9H)

機能

1

SAHX1

R/W

0

1

SAHX9

R/W

0

SAHX0

R/W

0

0

SAHX8

R/W

LCD Sub Area Hot

Point Set Register (9-8)

TOSHIBA

			LCD Sub	Area Hot F	Point レジ	スタ (Y-dir)		
		7	6	5	4	3	2	1	0
LSAHY	bit Symbol	SAHY7	SAHY6	SAHY5	SAHY4	SAHY3	SAHY2	SAHY1	SAHY0
(02AAH)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0_	0	0
	機能			LCD Sub	Area Hot Po	int Set Regis	ster (7-0)		
		7	6	5	4	3	2	1	0
(02ABH)	bit Symbol							J. W.	SAHY8
,	Read/Write								R/W
	リセット後					4	447		0
	機能								LCD Sub Area Hot Point Set Register (8)
			CD Sub Are	a disnlav	seament	izo lasiz	2 4		
		7	6	5	4	7/3	2		> 0
	Lit Count at				//-	$\langle \cdot \rangle \rangle$	<u> </u>		\
LSASS	bit Symbol	SAS7	SAS6	SAS5	SAS4	SAS3	SAS2	SAS1) SAS0
(02ACH)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	(0)	0	0	0	0
	機能	_			ea Segment			//	
		7	6	5	4>	3 (2/2/	1	0
(02ADH)	bit Symbol				1			SAS9	SAS8
	Read/Write				<i>/</i>			R/W	R/W
	リセット後		\rightarrow					0	0
	機能		((rea Segment egister (9-8)
		_			\wedge				
		L	CD Sub Ar	/	common	3 /	くタ	1	
		7	6	5	4	3	2	1	0
LSACS	bit Symbol	SAC7	SAC6	SAC5	SAC4	SAC3	SAC2	SAC1	SAC0
(02AEH)	Read/Write	//R/W)	R/W	_R/W((/k/w	R/W	R/W	R/W	R/W
	リセット後〈	0	70	0	0	0	0	0	0
	機能	\"\		LCD Sub Ar	ea Common	Size Set Re	gister (7-0)		
		7	6	5	→ 4	3	2	1	0
(02AFH)	bit Symbol								SAC8
	Read/Write	1	1	>/ /					R/W
	リセット後		THE.						0
	機能			\Rightarrow					LCD Sub Area Common Size Set Register (8)

3.19.3 動作説明

3.19.3.1 動作概要

あらかじめ動作モード、転送元データ表示メモリのアドレス、 階調レベル、LCD サイズ などを I/O レジスタに設定後、スタートレジスタをセットします。

LCD コントローラは、CPU にバス開放要求(バス停止要求)し、表示 RAM からデータを リードします。表示サイズ分のデータを LCD コントローラ内部の FL/FO バッファへ格納後 バス権を CPU に戻します。

FI/FO バッファ内の表示データは、LCD 専用のバス(LD 端子)より LCD ドライバへ転送されます。この時、データ転送に同期して LCD ドライバへ接続される LCP0 などの制御端子も規定の波形を出力します。

注) 表示 RAM データのリード中は、CPU が内部 BUSREQ 信号によって停止しています。従って CPU 停止時間を 考慮してプログラミングする必要があります。

表示 RAM としては、外部の SDRAM、SRAM、または内蔵 RAM(144kByte)に対応しています。内蔵 RAM のアクセスは非常に高速に行われるため(32bit バス、2-1:1-1 システムクロックでのリードライト)、LCD コントローラがデータバスの制御権を奪取し、CPU 動作を停止する時間を最小限に押さえて、LCD ドライバへのデータ転送(DMA 動作)を実現しています。また、内蔵 RAM を使うことで表示中の消費電流を大幅に低減しています。

3.19.3.2 表示メモリのマッピング

表示 RAM の使用量は、同一の画素数の場合でも、表示色の違いによって、表示 1 画素分のデータ量に差があるため、それぞれ異なります(表示色はモノクロ ~ 16777216 色の選択が可能)。

モノクロの場合、表示 1 画素は表示 RAM の 1bit に相当します。同様に 4 階調は 2bit、16 階調の場合は 4bit、64 階調の場合は 6bit に相当します。また、STN カラー256 色選択の場合には 1 画素は 8bit、4096 色選択の場合は 12bit、65536 色選択の場合は 16bit、TFT カラー256k、16M 色選択の場合は 24bit となります(256k 色を選択しても、18bit にはなりません)。

たとえば 4 階調表示の場合、で 320 セグメント×240 コモンの表示をさせる場合、表示 RAM には $320\times240\times2=152600$ bit (=19200Byte) の空間が必要となります。

詳細は後述の「各表示モードにおけるメモリマップイメージとデータ出力」を参照してください。



92CF26A-524

3.19.3.3 表示RAMについて

本 LSD コントローラでは、表示用の RAM を内蔵 RAM、外部 SRAM、外部 SDRAM の 設定が可能ですが、外部 SDRAM に設定する場合、下記の制約があります。


本マイコンには LCD コントローラと、DRAM コントローラ、DMAC 機能が内蔵されていますが、LCD コントローラの表示用 RAM を SDRAM に設定し、且つ、DMAC を併用する場合に限り、使用制限があります。常に、SDACR<SPRE>=1 で使用してください。



3.19.3.4 基本動作

下記の図に LCD コントローラが生成する波形の基本タイミングと調整可能な機能を説明しています。

各々の信号はその Enable 時間、位相、Delay 時間等を調整することができます。 使用する LCD ドライバの種類(STN/TFT)や、仕様の違いによって使用する信号と接続方 法、および設定方法が異なります。



3.19.3.5 基準クロックLCP0の設定

LCD コントローラ内において、すべての信号の基準になるクロックは LCP0 です。ここでは、LCP0 信号の周波数(周期)の設定方法を説明します。

TFT または STN モードを設定し LCDMODE0<SCPW1:0>、LCDMODE1<SCPW2>を 設定することで、LCP0 のクロックスピード(LD バスの転送速度)が決定します。使用する LCD ドライバの特性に合わせて選択してください。

4種類のLCP0周期(fsys/2, fsys/4, fsys/6, fsys/8, fsys/12, fsys/16, fsys/24, fsys/48)から選択できます。




図 3.19.1 LCP 周波数選択

最低スピード

LCPO 周期を遅くしすぎることで、次段の信号に重ならないようにすることが必要です。 リフレッシュレートにあった表示データの転送スピードを設定しないと、正常にデータが 転送されません。LHSYNC の周期内にデータ転送が終了するようにデータ転送スピードを 設定してください。

STN カラー以外の場合 STN カラーの場合 セグメントサイズ / 8 × LCP0 [S:周期] < LHSYNC [S:周期] セグメントサイズ × 3 / 8 LCP0 [S:周期] < LHSYNC [S:周期]

セグメントサイズ × LCP0 [S:周期] < LHSYNC [S:周期]

TFT の場合

最高スピード

LCP0 周期を早くしすぎると、LCD ドライバへ転送するデータが準備できない内にデータを転送することとなり、誤動作します。動作モード、表示 RAM の種類(バス幅、Wait 等)を条件に最高スピードが制限されます。また、データ・ローテーション機能を併用した場合にはさらに転送スピードを遅くする必要があります。

LCP0 設定範囲早見表

条件 : fsys = 60MHz

画面サイズ:カラーの場合~320 × 320画面サイズ:モノクロ/グレーの場合~640 × 480

注) 本表は、上記条件での LCP0 の設定可能な範囲です。CPU クロックスピードや、画面サイズを変更、またはリ

フレッシュレート等を変更した場合は、LCPO の範囲も変わりますので、ご注意ください。

表示 RAM 表示モード	内蔵 RAM	SDRAM	外部 SRAM (0-WAIT)	外部 SRAM (N-WAIT)
STN モノクロ Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4~ f _{SYS} /16(~2WAIT まで) f _{SYS} /8~f _{SYS} /16(~6WAIT まで) f _{SYS} /16(~14WAIT まで)
STN 4Gray Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4~ f _{SYS} /8(~2WAIT まで) f _{SYS} /8(~6WAIT まで)
STN 16Gray Refresh Cycle=140Hz	f _{SYS} /2 ~ f _{SYS} /8	f _{SYS} /2 ~ f _{SYS} /8	f _{SYS} /4 ~ f _{SYS} /8	f _{SYS} /8~ f _{SYS} /16(~2WAITまで) f _{SYS} /16(~6WAITまで)
STN 64Gray Refresh Cycle=200Hz	f _{SYS} /4	f _{SYS} /4	f _{SYS} /4	f _{SYS} /4(~1WAITまで)
STN 256 カラー Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4 ~ f _{SYS} /16	f _{SYS} /8~ f _{SYS} /16(~2WAIT まで) f _{SYS} /16(~6WAIT まで)
STN 4k カラー Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	fsys/4 ~ fsys/16	f _{SYS} /4 ~ f _{SYS} /16(~2WAIT まで) f _{SYS} /8~ f _{SYS} /16(~6WAIT まで) f _{SYS} /16(~14WAIT まで)
STN 64k カラー Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4 - f _{SYS} /16	f _{SYS} /8 ~ f _{SYS} /16	f _{SYS} /16(~3WAIT まで)
STN 64k カラー Refresh Cycle=70Hz +ローテーション機能動作	f _{SYS} /2 - f _{SYS} /16	f _{SYS} /4 ~ f _{SYS} /16	f _{SYS} /8 - f _{SYS} /16	f _{SYS} /16 (~3WAIT まで)
TFT 4k カラー Refresh Cycle=70Hz	f _{SYS} /2 f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4~f _{SYS} /16(~2WAIT まで) f _{SYS} /8~ f _{SYS} /16(~6WAIT まで) f _{SYS} /16(~14WAIT まで)
TFT 64k カラー Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4~f _{SYS} /16(~2WAIT まで) f _{SYS} /8~ f _{SYS} /16 (~6WAIT まで) f _{SYS} /16(~14WAIT まで)
TFT 64k カラー +ローテーション機能動作	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4~f _{SYS} /16(~2WAIT まで) f _{SYS} /8~ f _{SYS} /16(~6WAIT まで) f _{SYS} /16(~14WAIT まで)
TFT 256k カラー Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4 ~ f _{SYS} /16	f _{SYS} /8~ f _{SYS} /16(~2WAIT まで) f _{SYS} /16(~2WAIT まで)
TFT 16M カラー Refresh Cycle=70Hz	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /2 ~ f _{SYS} /16	f _{SYS} /4~f _{SYS} /16(~2WAIT まで) f _{SYS} /8~ f _{SYS} /16(~2WAIT まで) f _{SYS} /16(~2WAIT まで)

例 1: f_{SYS} = 10MHz、STN モード、<SCPW2:0> = "010"の場合 内部基本クロック LCP0 = f_{SYS} / 8 = 10MHz / 8 = 1.25 [MHz] よって、LCP0 の周期は 1 / 1.25 [MHz] = 0.8 [μS]

例 2: f_{SYS} = 60MHz、TFT モード、<SCPW2:0> = "011"の場合 内部基本クロック LCP0 = f_{SYS} / 16 = 60MHz / 16 = 3.75 [MHz] よって、LCP0 の周期は 1 / 3.75 [MHz] = 266 [nS]

LCDMODE0 レジスタ


LCDMODE0	ľ
(0280H)	ı

		7	6	5	4	3	2	1	0	
0	bit Symbol	RAMTYPE1	RAMTYPE0	SCPW1	SCPW0	MODE3	MODE2	MODE1	MODE0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	1	1		0	40	O	
		表示 RAM		LDバス転送	送速度	モード選択		2//		
		00: 内蔵 RA	AM1(32bit)	SCPW2 = 0) ((/	0000 : Reserved 1000 : STN64k 色				
		01: 外部 SF	RAM	00: 2-	clk	0001 : SR 型モノクロ 1001 : Reserved				
		10: SDRAN	1	01: 4-	clk	0010 : SR 型 4Gray 1010 : TFT256 色				
		11: Reserve	ed	10: 8 ₇	clk	0011 : Reserved 1011 : TFT4096 色				
	機能			11:16	6-clk	0100 : SR 型 16Gray 1100 : TFT64k 色				
				SCPW2= 1		0101 : SR型 64Gray 1101 : TFT256k、16M 色				
					clk	0110 : STN	256色 1	110 : Reserv	red	
				01: 12	2-clk	0111 : STN	4096 色 1	111 : Reserv	/ed	
				10: 24	1-clk					
				11:,48	3-clk					

LCDCTL0<LCP0OC>の制御で LCP0 信号を出力するタイミングを制御できます。 LCP0OC=0 の場合 LCP0 信号は常に出力され、LCP0OC=1 の場合有効なデータを出力する 場合のみ LCP0 信号が出力されます。

LCP0 信号 LCP0OC=1

LCP0 信号 LCP0OC=0




LCD コントロール 0 レジスタ

LCDCTL0 (0285H)

						/ / /		
	7	6	5	4	3)2	1	0
bit Symbol	PIPE	ALL0	FRMON	-	£	DLS	LCP0OC	START
Read/Write	R/W	R/W	R/W	R/W	//	R/W	R/W	R/W
リセット後	0	0	0	0 /	1	0	0	0
機能	PIP 機能 0:Disable 1:Enable	セグメント データ設定 0:通常 1:出力 全て"0"出力	FR 分割 設定 0: 停止 1: 動作	"0"を ライト してさい。		FR 信号 LCP0/Line 切り替え 0:Line 1:LCP0	LCPO(注) 0:常にカカカカカカカカカ をLLOAD Enable 幅 0:設定値 1: 有 カカカ	LCDC 動作 0:停止 1:動作

注)STN 設定時は、<LCP0OC>ビットの設定に関わらず、LCP0 信号は有効データ出力時に出力されます。

LCDCTL1<LCPOP>の設定により、位相の反転が可能です



LCD コントロール<u>1 レジスタ</u>

		<i>P</i> (6	5	4	3	2	1	0
_	bit Symbol	LCP0P	LHSP	LVSP	LLDP			LVSW1	LVSW0
	Read/Write	R/W	R/W	R/W	R/W			R/W	R/W
	リセット後	1	0	1	0			0	0
		LCP0	LHSYNC	LVSYNC	LLOAD			LVSYNC	
		位相	位相	位相	位相			イネーブル時間制御	
	機能							00 : LHSYNC_1CLK	
	15党 月已	0:立ち上がり	0:立ち上がり	0:立ち上がり	0:立ち上がり			01 : LHSYNC	C_2CLK
		1:立ち下がり	1:立ち下がり	1:立ち下がり	1:立ち下がり			10 : LHSYNC	C_3CLK
								11 : Reserve	d

3.19.3.6 リフレッシュレート

水平同期信号 LHSYNC の周期は、LCDHSP<LH15:0>に設定された値と LCP0 クロック 周期の積で定義されます。LCDHSP レジスタに設定する値は TFT の場合は、

セグメントサイズ+*ダミークロック数

の設定が必要です。また STN の場合は、

(セグメントサイズ / 8) + *ダミークロック数 … カラー表示以外

(セグメントサイズ×3/8)+*ダミークロック数 … カラー表示

の設定が必要です。

LHSYNC [S:周期] = LCP0 [S:周期] × ((LH15:0) + 1)

LCD LHSYNC Pulse レジスタ

LCDHSP (028AH)

	7	6	5	4	3	2	01	0			
bit Symbol	LH7	LH6	LH5	LH4	LH3	LH2 (LH1	LH0			
Read/Write		_		, R/	(w)	\ \ \ \ \					
リセット後	0	0	0	0	0	0	9	0			
機能		LHSYNC cycle 設定 bit7-0									
	7	6	5 <	4	3	2) 1	0			
bit Symbol	LH15	LH14	LH ₁ 3	LH12	LH11 /	LH10	LH9	LH8			
Read/Write			2	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	w_ \	//))					
リセット後	0	0	A(0)	0 /	0		0	0			
機能	LHSYNC cycle 設定 bit15-8										

(028BH)

垂直同期信号 LVSYNCの周期は、LCDVSP<LV9:0>レジスタに設定された値と LHSYNC 周期の積で定義されます。 LCDVSP レジスタに設定する値は TFT の場合は、

コモンサイズ + *ダミークロック数

を設定し、STNの場合は

コモンサイズ + *ダミークロック数(必ずリアポーチ側に "1" 以上の設定が必要です)

を設定します。

LVSYNC [S:周期] = LHSYNC [S:周期] × ((LV9:0) + 1)


= LCP0 [S:周期] x ((LH15:0) + 1) x ((LV9:0) + 1)

LCD LVSYNC Pulse レジスタ

LCDVSP (028CH

	(7)	(6)	5	4	3	2	1	0
bit Symbol	LVP7	LVP6	LVP5	LVP4	LVP3	LVP2	LVP1	LVP0
Read/Write	>			R/	W			
リセット後	0	0	0	0	0	0	0	0
機能				LVSYNC cyc	le 設定 bit7-0)		
	7	6	5	4	3	2	1	0
bit Symbol							LVP9	LVP8
Read/Write							R	W
リセット後							0	0
機能							LVSYNC	cycle 設定
1XX HL							bit	9-8

(028DH)



上図は、LCDパネルにおいて、データ(LD23-0)、シフトクロック(LCP0)、水平同期信号(LHSYNC)、垂直同期信号(LVSYNC)を、表現したイメージ図です。

『リフレッシュレート』の章で説明した LCDHSP<LH15:0> および LCDVSP<LV9:0>の値は、上記の様なフロントポーチとバックポーチを考慮して設定してください。

注 1) 水平バックポーチの設定には制約があります。『データ転送の終了』+『LCP0×2 クロック』が、基準 LHSYNC(Delay "0"の LHSYNC)の 1 サイクル内に終了していることが必要です。下記の式で定義されます。

ディレイ時間(LLOAD) + データ転送回数 + 2 < LHSYNC (LCP0 カウント数)

注 2) 垂直リアポーチの設定には制約があります。最小の設定値は "必要コモン数+1" の設定が必要です。

TFT ドライバの場合

TFT ドライバを使用する場合は、ドライバ(または LCD モジュール)にて推奨のダミークロック数が規定されています。参考にしてください。

STN ドライバの場合

STN ドライバを使用する場合は、リフレッシュレートを設定時に水平バックポーチの値を調整することで、細かなリフレッシュレートを設定することが可能です。また、水平バックポーチで調整しきれなかった場合、垂直バックポーチにてさらに調整も可能です。

詳細は後述の設定例を参照してください。

TOSHIBA

• 設定方法

LVSYNC 周期内の LHSYNC の総数の内、有効データを伴わない、前半のダミー LHSYNC(垂直フロントポーチ)の数は、LCDPRVSP<PLV6:0>レジスタに設定された値で定義されます。

前半ダミーLHSYNC(垂直フロントポーチ) = <PLV6:0>

また後半のダミーLHSYNC(垂直バックポーチ)は、差分

(LVP [9:0] + 1) – (有効 LHSYNC: Common 数) – (前半ダミーLHSYNC数: PLV [6:0])

で定義されます。垂直バックポーチの最小の設定値は "必要スモン数+1" の設定が必要です。

初期値設定では、LHSYNC 周期内の LCP0 の総数のうち、有効データを伴わない前半の ダミーLCP0(水平フロントポーチ)の数は、LCDLDDLY<LDD6:0>に設定された値で定義されます。

前半ダミーLCP0(水平フロントポーチ) = <LDD6:0>

また後半のダミーLCP0(水平バックポーチ)は、差分

(総数: LH [15:0] + 1) – (有効 LCP0 : Segment 数) – (前半ダミーLCP0: LDD [6:0])

で定義されます。

注 1) 後半のダミーLCP0(水平バックポーチ)は、必ず(2×LCP0)分必要です。

注 2) LCDLDDLY<LDD6:0>に設定した Delay 時間は、基準 LHSYNC(Delay"0"の LHSYNC)を基準に Delay します。

LLOAD Delay レジスタ

LCDLDDLY (0290H)

		닏		ay レンベラ				
	7	6 ((5	4	3//	2	1	0
bit Symbol	PDT	LDD6	LDD5	LDD4	LDD3	LDD2	LDD1	LDD0
Read/Write	R/W				R/W			
リセット後	0	0	/ o	0	0	0	0	0
機能	データ出力 タイミング 0:LLOAD と 同時 1:LLOAD より 1clk 遅れ) 7		LLOA	D Delay 設定	bit6-0		

例: f_{SYS} = 30MHz、STN モード、320 セグメント× 240 コモン、4096 色カラー表示、LCDMODE0<SCPW1:0> = "00"で、リフレッシュレートを 200Hz に設定する場合

内部基本クロック LCP0 = f_{SYS} / 4 = 30 [MHz] / 4 = 7.5 [MHz]

よって、LCP0の周期は1/7.5 [MHz] = 0.133 [μS]

条件1: リフレッシュレートが 200Hz のため、その周期は 5 [mS]

条件 2: LH = LH15:0 ≥ (320 × 3/8) - 1 = 119

条件3: LV = LVP9:0 ≥ 240 - 1

まず、LVの値を最低値の239に設定し計算すると、


LVSYNC [S:周期] = LHSYNC [S:周期] × ((LV9:0) + 1)

= LCP0 [S:周期] × ((LH15:0) + 1) × ((LV9:0) + 1)

 $5 [mS] = (1/7.5 [MHz]) \times (LH + 1) \times 240$ $LH + 1 = (5 \times 10^{-3}) \times (7.5 \times 10^{-6}) / 240$

= 156.25

3.19.3.7 各種信号の設定



上図はLCD コントローラが制御する信号の、代表的なタイミングをあらわした波形です。 ここでは、信号ごとにその制御方法を説明いたします。

(1) LVSYNC 信号

垂直同期信号 LVSYNC の周期は1画面分の切り替わりを示します(リフレッシュレート)。また、LVSYNC の周期は水平同期信号 LHSYNC の整数倍で定義されます。

● 垂直同期信号 LVSYNC の周期は、LCDVSP<LV 9:0 >に設定された値と LHSYNC 周期の積で計算され、LCDVSP レジスタに設定する値は TFT の場合は、『コモンサイズ+*ダミークロック数以上の値』を設定し、STN の場合は『コモンサイズ+*ダミークロック数以上の値』を設定します。

LVSYNC[S:周期]

= LHSYNC [S:周期] × (LVP [9:0] + 1)

= LCP0 [S:周期] × (LH [15:0] + 1) × (LVP [9:0] + 1)

LCD LVSYNC Pulse レジスタ

LCDVSP (028CH

	7	6	5	4	3	2	1	0	
bit Symbol	LVP7	LVP6	LVP5	LVP4	LVP3	LVP2	LVP1	LVP0	
Read/Write				12 //					
リセット後	0	0	0	o ((/	/ \ \ \ \ \	9	\bigcirc	0	
機能		LVSYNC cycle 設定 bit7-0							
	7	6	5	4	> 3	2		0	
bit Symbol			1			46	LVP9	LVP8	
Read/Write							R	W	
リセット後			4		7	*	0	0	
機能							LVSYNC	cycle 設定	
10双 月七			4/	> /			bit	9-8	

(028DH)

• LCDCTL1<LVSW1:0>の設定により、LVSYNC信号の Enable 幅を LHSYNC信号の 1CLK、 2CLK、3CLK の 3 通りから選択できます。また、LCDCTL1<LVSP>の設定により位相の反転が可能です。



LCD コントロール 1 レジスタ

		7	6	5	4	3	2	1	0
LCDCTL1	bit Symbol	LCP0P	LHSP	LVSP	LLDP			LVSW1	LVSW0
(0286H)	Read/Write	R/W	R/W	R/W	R/W			R/W	R/W
	リセット後	1	0	1	0			0	0
		LCP0	LHSYNC	LVSYNC	LLOAD			LVSYNC	
		位相	位相	位相	位相			イネーブル時	間制御
	機能							00 : LHSYNC	_1CLK
	10支 日と	0:立ち上がり	0:立ち上がり	0:立ち上がり	0:立ち上がり			01 : LHSYNC	_2CLK
		1:立ち下がり	1:立ち下がり	1:立ち下がり	1:立ち下がり			10 : LHSYNC	C_3CLK
								11 : Reserved	d

(2) LHSYNC 信号

水平同期信号 LHSYNC の周期は1ライン分の切り替わりを示します。LHSYNC 周期は基準クロック LCP0 信号の整数倍で定義されます。

• 水平同期信号 LHSYNC の周期は LCDHSP<LH15:0>に設定された値と、LCP0 クロック周期 の積で計算されます。LCDHSP レジスタに設定する値は TFT の場合は、『セグメントサイズ +*ダミークロック数以上の値』を設定する必要があります。また STN の場合は、

(セグメントサイズ / 8) + *ダミークロック数

…カラー表示以外

(セグメントサイズ×3/8)+*ダミークロック数

…カラー表示

以上の値

の設定が必要です。

LHSYNC[S:周期]

= LCP0 [S:周期] × (LH [15:0] + 1)


LCD LHSYNC Pulse レジスタ

LCDHSP (028AH)

	7	6	5	4	3	(2)	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	0	
bit Symbol	LH7	LH6	LH5	LH4	LH3	LH2	LH1	LH0	
Read/Write		R/W							
リセット後	0	0	0	0	0	(/ 0)	0	0	
機能	LHSYNC cycle 設定 bit7-0								
	7	6	5	4 🔇	3	2	1	0	
bit Symbol	7 LH15	6 LH14	5 LH13	1/			1 LH9	0 LH8	
bit Symbol Read/Write	7 LH15	- (4 <	3 LH11	2	1 LH9	0 LH8	
	7 LH15	- (4 <	3 LH11	2	1 LH9	0 LH8	

(028BH)

• LCDHSW<HSW9:0>の設定により LHSYNC 信号の Enable 幅を設定できます。また、LVSYNC 信号に対して LCP0 信号単位での Delay 制御が可能です。



• Enable 幅は LCDHSW<HSW8:0>の 9bit の値で設定します。 1~512×LCP0 分の Enable 幅を 設定できます。

"0"をライトすると LPO の 1clk 分の幅となり、


Enable 幅 = <HSW8:0> + 1

の計算式で表現されます。

信号名

LCP0

LHSYNC 信号



High 幅設定 LCP0 クロック = 1,2,3,・・・512 パルス設定可能

LHSYNC width レジスタ

LCDHSW (0294H)

	7	6	5	4	3 (772	1	0		
bit Symbol	HSW7	HSW6	HSW5	HSW4	HSW3	HSW2	HSW1	HSW0		
Read/Write			4(/) R/	W					
リセット後	0	0	0	0 <<	0	0	0	0		
機能		LHSYNC Width 設定 bit7-0								


signal width Bit8,9 レジスタ

LCDHWB8 (0299H)

		1 - 3	1					
	7	6) 5	4	3	2	1	0
bit Symbol	O2W9	02W8	O1W9	O1W8	O0W8	LDW9	LDW8	HSW8
Read/Write	ad/Write R/W							
リセット後	()	0	~ o (((// (0)	0	0	0	0
	Setting bit8,9 for		Setting	bit8,9 for	Setting	Setting b	Setting	
機能	LG0E2	Width	LGOE	1 Width	bit8 for	LLOAD	bit8 for	
1XX HE					LGOE0			LHSYNC
^ ^					Width			Width

• 下図に示すように 0 ~ 127× LCP0 分の Delay 時間の挿入が可能です。

Delay クロック = <HSD6:0>



LHSYNC Delay レジスタ

LCDHSDLY (028FH)

	7	6	5 4	3	(2/	1	0				
bit Symbol		HSD6	HSD5 HSD4	HSD3	HSD2	HSD1	HSD0				
Read/Write				R/W (7/^						
リセット後		0	0 0	0	(0)	0	0				
機能			LHSYNC Delay 設定 bit6-0								

• LCDCTL1<LVSP>の設定により、位相の反転が可能です。




LCD コントロール 1 レジスタ

LCDCTL1 (0286H)

TO T	7	6	5	4	3	2	1	0
bit Symbol	LCP0P	LHSP	LVSP	LLDP			LVSW1	LVSW0
Read/Write	R/W	R/W	R/W	R/W			R/W	R/W
リセット後	1/\	0	1	0			0	0
\rightarrow	LCP0	LHSYNC	LVSYNC	LLOAD			LVSYNC	
	位相	位相	位相	位相			イネーブル時	間制御
機能							00 : LHSYNC	_1CLK
TAX HE	0:立ち上がり	0:立ち上がり	0:立ち上がり	0:立ち上がり			01 : LHSYNC	_2CLK
	1:立ち下がり	1:立ち下がり	1:立ち下がり	1:立ち下がり			10 : LHSYNC	_3CLK
							11 : Reserve	t

(3) LLOAD 信号

LLOAD 信号とは、LCD ドライバが表示用データを受け取るための制御信号で、その周期は 1 ライン分の切り替わりに同期します。LLOAD 信号の周期は、LHSYNC 信号と同様に基準クロック LCP0 信号の整数倍で定義されます。



LHSYNC 信号と LLOAD 信号の違いは、LHSYNC 信号は途切れることなく出力されるのに対し、LLOAD 信号は有効データライン(コモン数)分しか出力されません。

また、データの出力は LLOAD 信号に同期して出力されます。そのため LCDLDDLY 設定で LLOAD 信号が遅れるとデータ出力もそれに同期して遅れます。

さらに、LCDLDDLY<PDT>=1の時、データはLLOAD信号よりLCP0の1クロック分遅れて出力されます。

LCDLDDLY<PDT> = 0 データ出力は LLOAD 信号が Enable と同時に出力

LCDLDDLY<PDT> = 1 データ出力は LLOAD 信号より LCP0 の 1 クロック分 遅れて出力

LLOAD 信号の Delay 制御は LCDLDDLY<PDT> = 1 を基準として設定されます。 言い換えれば、LCDLDDLY<PDT> = 0 の場合に Delay 時間を "0"に設定しても、LLOAD 信号は LCP0 クロック 1 発分遅れて出力されます。注意してください。

TOSHIBA

● 垂直フロントポーチと呼ぶ前半のダミーLHSYNC のパルス数は、LCDPRVSP<PLV6:0>の7bit の値で設定します。0~127×LCP0分の Delay 時間を設定できます。

前半ダミーLHSYNC 時間 = <PLV6:0>

LCD LVSYNC Pre Pulse レジスタ

LCDPRVSP (028EH)

	7	6	5	4	3	2	1	0
bit Symbol		PLV6	PLV5	PLV4	PLV3	PLV2	PLV1	PLV0
Read/Write					R/W		J)~	
リセット後		0	0	0	0	0	0	0
機能			LVSYNC Pre-cycle 設定 bit6-0					

また後半のダミーLHSYNC(垂直バックポーチ)は、差分

(<LVP9:0>+1)-(有効 LHSYNC: Common 数)-(前半ダミーLHSYNC 数: <PLV6:0>)

で定義されます。

信号名

LCP0

LLOAD 信号

High 幅設定

LCP0 クロック=1,2,3,・・・1023(<PDT>=0) / 1024(<PDT>=1)パルス設定可能

注) 垂直バックポーチの設定には制約があります。STN/TFT、いずれの場合も"1" 以上の設定が必要です。

• Enable 幅は LCDCTL0<LCP0OC>ビットに従って下記の通り出力されます。

LCDCTL0<LCP0OC>

= 0 (LCDDLW)<LDW9:0>に設定された分出力

LCDCTL0<LCP0OC>

= 1 有効データ出力時、出力

LCD コントロール 0 レジスタ

LCDCTL0 (0285H)

		<i>)</i> 7	6	5	4	3	2	1	0
Î	bit Symbol	PIPE	ALL0	FRMON	=		DLS	LCP0OC	START
	Read/Write	R/W	R/W	R/W	R/W		R/W	R/W	R/W
	リセット後	<u> </u>	0	0	0		0	0	0
	1	PIP 機能	セグメント	FR 分割	"0"を		FR 信号	LCP0(注)	LCDC
		0:Disable	データ設定	設定	ライト		LCP0/Line	0:常に出力	動作
	\supset	1:Enable	0:通常	0: 停止	してく ださい。		切り替え	1:有効デー	0:停止
			1:出力	1: 動作	たさい。		0:Line	タ出力時	1:動作
	機能		全て"0"出力				1:LCP0	LLOAD	
								Enable 幅	
								0:設定値	
								1:有効デー	
Į								タ出力時	

注)STN 設定時は、<LCP0OC>ビットの設定に関わらず、LCP0 信号は有効データ出力時に出力されます。

• LCDCTL0<LCP0OC>=0の場合、LCDLDW<LDW9:0>の10bitの値で設定します。 0~1024×LCP0分のEnable幅を設定でき、LCDLDDLY<PDT>の設定により、以下 の様になります。

Enable 幅 = <LDW 9:0> + 1 (<PDT>=1 の場合、ただし<LDW9:0>=0 は設定不可)

Enable幅 = <LDW9:0>

(<PDT>=0 の場合)

の計算式で表現されます。

LLOAD width レジスタ

LCDLDW (0295H)

	7	6	5	4	3 2	1	0
bit Symbol	LDW7	LDW6	LDW5	LDW4	LDW3 LDW2	LDW1	LDW0
Read/Write				R/	w \\		
リセット後	0	0	0	0	0 0	Ø	0
機能				LLOAD Widt	h 設定 bit7-0	71	

signal width Bit8,9 レジスタ

LCDHWB8 (0299H)

				- / /	// / -			
	7	6	5	4 (3	⟨2 (\bigcirc	0
bit Symbol	O2W9	O2W8	O1W9	O1W8	00W8	LDW9	LDW8//	HSW8
Read/Write				R	W			
リセット後	0	0	0 <	(0)	0	(0)) 0	0
	Setting I	oit8,9 for	Setting I	oit8,9 for	Setting	Setting b	oit8,9 for	Setting
機能	LG0E2	2 Width	LGOE	l Width	bit8 for	/\LLOAD	Width	bit8 for
1成 日七					LGOE0			LHSYNC
			4(/	> /	Width			Width


• LCDCTL0<LCP0OC>=1の場合、Enable 幅は以下の様になります。

LLOAD 信号 LCDLDDY<PDT>=0

LLOAD 信号 LCDLDDLY<PDT> = 1

LCP0 信号

LD23-LD0 信号




▼図に示すように 0~127×LCPO 分の Delay 時間の挿入が可能です。

Delay クロック

= <LDD6:0>

信号名




注) LLOAD 信号の Delay 制御は、LCDLDDLY<PDT> = 1 を基準として設定されます。言い換えれば、LCDLDDLY<PDT> = 0 の場合に、Delay 時間を"0"に設定しても、LLOAD 信号は LCP0 クロック 1 発分遅れて出力されます。注意してください。

LLOAD Delay レジスタ

LCDLDDLY (0290H)

		LL	LOAD Delay	y DZZZZ	7	///		
	7	6	5 <	4>	3	2) 1	0
bit Symbol	PDT	LDD6	LDD5	LDD4	LDD3	LDD2	LDD1	LDD0
Read/Write	R/W		7()		R/W (// 5)		
リセット後	0	0	0	0 /	0	0	0	0
	データ出力			LLOA	D Delay 設定	tbit6-0		
	タイミング	()		
機能	اے 0:LLOAD							
120110	同時			\wedge				
	1:LLOADより	((\(\(\)		- //				
	1clk 遅れ		/					

• LCDCTL1<LLDP>の設定により、位相の反転が可能です。



LCD コントロール 1 レジスタ

LCDCTL1 (0286H)

	7	6	5	4	3	2	1	0	
bit Symbol	LCP0P	LHSP	LVSP	LLDP			LVSW1	LVSW0	
Read/Write	R/W	R/W	R/W	R/W			R/W	R/W	
リセット後	1	0	1	0			0	0	
	LCP0	LHSYNC	LVSYNC	LLOAD			LVSYNC		
	位相	位相	位相	位相			イネーブル時	間制御	
機能							00 : LHSYNC	C_1CLK	
1灰 円と	0:立ち上がり	0:立ち上がり	0:立ち上がり	0:立ち上がり			01 : LHSYNC	C_2CLK	
	1:立ち下がり	1:立ち下がり	1:立ち下がり	1:立ち下がり			10 : LHSYNC	C_3CLK	
							11 : Reserve	d	


(4) LGOE 信号

LHSYNC 信号と同様に Enable 幅、Delay、位相のタイミング調整の制御が可能な 3 本の信号 LGOE0~LGOE2 端子を持っています。

信号名

LCP0

LGOE0 信号 LGOE1 信号 LGOE2 信号



High 幅設定

LGOE0: LCP0 クロック = 1,2,3,・・・512 パルス設定可能 LGOE1: LCP0 クロック = 1,2,3,・・・1024 パルス設定可能 LGOE2: LCP0 クロック = 1,2,3,・・・1024 パルス設定可能

LGOE0 width レジスタ/ 〈

LCDHO0W (0296H)

		7	6	5	4	3	2	\(\frac{1}{2}\)	0		
b	it Symbol	O0W7	O0W6	O0W5	00W4 O	0W3	O0W2	O0W1	O0W0		
R	Read/Write				R/W			<u> </u>			
ı,	Jセット後	0	0	0	0	0	0	0	0		
桡	幾能		LGOE0 Width 設定 bit7-0								

LGOE1 width レジスタ

LCDHO1W (0297H)

	7	6	< 5	> 4 /	3	2	1	0	
bit Symbol	O1W7	O1W6	O1W5	O1W4	O1W3	O1W2	O1W1	O1W0	
Read/Write		((// .	R/	W	/			
リセット後	0	0	0	0	0	0	0	0	
機能		LGOE1 Width 設定 bit7-0							

LGOE2 width レジスタ


LCDHO2W (0298H)

	7 (7),6	5 4	3	2	1	0
bit Symbol	O2W7 O2W6	O2W5 O2W4	O2W3	O2W2	O2W1	O2W0
Read/Write		(\(\frac{\(\)}}}{\}\)}}}}\)}\rm\exi\end{\(\frac{\(\frac{\(\frac{\(\frac{\(\carce{\(\carc{\(\carc{\)\}}}}}}}\)}\rm\exi\end{\(\frac{\(\frac{\(\carc{\(\carc{\(\carc{\)\}}}}}}}}\rm\exi\end{\(\frac{\(\frac{\(\carc{\(\carc{\(\carc{\(\carc{\(\carc{\(\carc{\(\carc{\(\carc{\(\)}}}}}}}}\)}\rm\exi\end{\(\frac{\(\frac{\(\carc{\(\carc{\(\carc{\carc{\(\carc{\(\carc{\(\carc{\)\}}}}}}}}}\rm\exi\end{\(\frac{\(\carc{\(\carc{\(\carc{\(\carc{\(\carc{\(\)\}}}}}}}}\)}\rm\exi\end{\(\carc{\(\carc{\\carc{\(\carc{\(\)\}}}}}}}}}\rm\exi\(\carc{\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	W			
リセット後	0 0	0	0	0	0	0
機能		LGOE2 Widt	h 設定 bit7-0			


signal width Bit8,9 レジスタ

LCDHWB8 (0299H)

A	7	6	5	4	3	2	1	0
bit Symbol	O2W9	O2W8	O1W9	O1W8	O0W8	LDW9	LDW8	HSW8
Read/Write				R	W			
リセット後	0	0	O	0	0	0	0	0
	Setting I	oit8,9 for	Setting I	oit8,9 for	Setting	Setting I	bit8,9 for	Setting
機能	LGOE2	2 Width	LGOE ²	1 Width	bit8 for	LLOAD) Width	bit8 for
DX BE					LGOE0			LHSYNC
\supset					Width			Width



TOSHIBA



(5) LFR 信号

LFR(フレーム)信号は、LCD ドライバが液晶セルにバイアスを印加する方向を制御するために使用されます。モノクロで小さな画面の場合、通常1画面の切り替わりと同じタイミングでその極性を反転しますが、大画面表示や階調、カラーなどの場合より小さなエリアごとにその極性を反転し表示クオリティを調整します。

<FRMON>=1 で本機能をイネーブルに設定した場合は、下記 LCDDVM0<FML3:0>と LCDDVM1<FML7:4>に N を設定し、<DLS>=0 でライン設定を選択すると、LFR 端子から LHSYNCの倍数、つまり(LHSYNC×N)のタイミングごとに極性反転した信号が出力されます。


<DLS>= "0"、ライン設定の場合で、<FREDGE>= "0"の場合、LFR 信号はLHSYNCの前半の エッジに同期し、<FREDGE>= "1"の場合、LFR 信号はLHSYNCの後半のエッジに同期します。

本機能を使用しない場合、LCDCTL<FRMON> = "0"でディセーブルに設定すると、LFR 端子から LVSYNC 端子の周期ごとに極性反転した信号が出力されます。

本機能をイネーブルに設定したことによって LVSYNC 端子の波形やタイミングに変化はありません。(画像のリフレッシュレートは変化しません)


注 1) 実際に使用される LCD ドライバ、LCD パネルなどの特性によって効果は変化します。 注 2)LFR 信号は、LHSYNC 信号が Delay すると同期して Delay します。

(参考)一般的に DVM の値は素数(3,5,7,11,13等)に設定すると表示品位が上がります。



さらに<DLS>= "1"と設定し LCP0 設定を選択すると、フレーム出力は LCDDVM0<FML3:0> ごとに極性を反転し、且つ LCDDVM0<FMP3:0>、LCDDVM1<FMP7:4>に設定した M 値(LCP0 × M)のタイミングごとに極性反転した信号を出力できます。

<DLS>= "1"、LCPO 設定の場合、LFR 信号は LHSYNC の立ち上がりエッジに同期して変化します。 かならず、<FREDGE>= "0"で使用してください。<FREDGE>= "1"では正常に動作しません。



注) <FREDGE>=1 の場合は正常に動作いたしません。かならず<FREDGE>=0 で使用してください



LCD コントロール 0 レジスタ

LCDCTL0 (0285H)

	7	6	5	4	3	2	1	0			
bit Symbol	PIPE	ALL0	FRMON	-		DLS	LCP0OC	START			
Read/Write	R/W	R/W	R/W	R/W		R/W	R/W	R/W			
リセット後	0	0	0	0		⟨0,	0	0			
機能	PIP 機能 0:Disable 1:Enable	セグメント データ設定 0:通常 1:出力 全て"0"出力	FR 分割 設定 0: 停止 1: 動作	"0"を ライてさい。 ださい。		FR 信号 LCP0/Line 切り替え 0:Line 1:LCP0	LCP0(注) 0:常に出力 1:有効デー タ出力 LLOAD Enable 幅 0:設定値 1:有効サー	LCDC 動作 0:停止 1:動作			

注)STN 設定時は、<LCP0OC>ビットの設定に関わらず、LCP0 信号は有効データ出力時に出力されます。

Divide FRM0 レジスタ

LCDDVM0 (0283H)

	7	6	5	4		2	$\exists (A)$	0	
bit Symbol	FMP3	FMP2	FMP1	FMP0	FML3	FML2	FML1	FML0	
Read/Write		RW							
リセット後	0	0	0	0	0	9,	0	0	
機能		LCP0 DVM bit3-0 設定				HSYNC DVI	M bit3-0 設定		

Divide FRM1 レジスタ

LCDDVM1 (0288H)

						\					
	7	6	5	4	3	2	1	0			
bit Symbol	FMP7	FMP6	FMP5	FMP4	FML7	FML6	FML5	FML4			
Read/Write		RW									
リセット後	0	((0 <	0	0	0	0	0	0			
機能		LCP0 DVM	l bit7-4 設定			LHSYNC DV	M bit7-4 設定				

(6) LD バス

LCD ドライバへデータを転送する際、転送用の専用バス(LD23~LD0)からデータを出力します。 LCD ドライバの入力方式に合わせて、出力フォーマットを選択することができます。LCDC は CPU にバス開放要求を出力し、転送元のメモリからデータをリードします。

その後、外部にある LCD ドライバへ設定された LCD サイズ分のデータを LCD 専用データバス端子より転送します。そのため、LCDC が転送元の表示 RAM からデータをリードする際は自動的に CPU にバスの開放要求(CPU を停止する)を出します。この比率はリードするデータ量の大きさ、リードするスピード、表示 RAM のバス幅に依存しますので、表示モードと使用する表示 RAM からのリードのスピードによりバスの占有率が異なります。

表示 RAM	バス幅	有効データリード時間 (f _{SYS} Clock 数/Byte)	有効データリード時間 t _{LRD} (nS/Byte) @ f _{SYS} = 60MHz
外部 SRAM	16bit	(2+Wait 数) /2	16.6
内蔵 RAM	32bit	**1/4	**4.16
外部 SDRAM	16bit	*1/2	*8.33

注) SDRAM 使用時は 1 コモン(行)データのリードごとに+9CLKのオーバーヘッド時間が必要です。また、内蔵 RAM 使用時は、1 コモン(行)データのリードごとに+1CLKのオーバーヘッド時間が必要です。また、コモン(行)が 変わらなくても、内蔵 RAM のブロックが変わる際にも+1CLKのオーバーヘッド時間が必要です。

1 コモン(行)の転送の際に CPU が停止する時間を t_{STOP} と定義すると、各表示モードにおける t_{STOP} は下記計算式で表現されます。

K=1

 $t_{STOP} = (SegNum \times K / 8) \times t_{LRD}$

SegNum : 表示セグメント数

K : 1 画素の表示に必要な表示 bit 数

モノクロ表示の時

4Gray 表示の時 K=2

16Gray 表示の時 K=4 256 カラー表示の時 K=8

4096 色表示の時 K=12

65536 色表示の時 K=16

262144/16777216 色表示の時 K=24

注) SDRAM 使用時には、オーバーヘッド時間が追加され上記計算式は

 $tstop[S] = (SegNum \times K/8) \times tLRD + ((1/fsys) \times 8)$


となります。バス占有率は1コモン(行)の更新時間 tLP のうちの tSTOP の閉める割合を示しますので、

CPU バス占有率 = tSTOP [S] / LHSYNC [S:周期]

• 各表示モードにおけるメモリマップイメージとデータ出力

STN モノクロ(1ipxel 表示データ=1bit メモリデータ)

表示メモリ



注)240 セグメント設定の場合、256 セグメント分のデータが必要です。

STN 4 階調(1pixel 表示データ=2bit メモリデータ

表示メモリ

LSB		Address 0				Address 1						Address 2					Address 3				N	1SB										
٦	00_			_	_			$\overline{}$	_			_	_	_ \	/	\rightarrow	\rightarrow			_	_			\geq	//			_	_			D31
	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31
τ			$\overline{}$	$\overline{}$	$\overline{}$	-	$\overline{}$	$\overline{}$	$\overline{}$	$\overline{}$	$\overline{}$		ХΖ		$x \setminus$	$\overline{}$	$\overline{}$		$\overline{}$	$\overline{}$	1		$\overline{}$		$\overline{}$		$\overline{}$	$\overline{}$			$\overline{}$	\neg

LDバス出力

8bit タイプ

LD0 $1 - 0 \rightarrow 17 - 16 \cdots$

LD1 $3-2 \rightarrow 19-18 \cdots$

LD2 $5-4 \rightarrow 21-20 \cdots$

LD3 7- 6 → 23-22 ···

LD4 9- 8 \rightarrow 25-24 ···


LD5 11-10 → 27-26 ···

LD6 13-12 → 29-28 ···


LD7 15-14 → 31-30 ···

図 3.19.2 各表示モードにおけるメモリマップイメージとデータ出力

STN 16 階調(1pixel 表示データ=4bit メモリデータ)




STN 64 階調(1pixel 表示データ=6bit メモリデータ)



TOSHIBA

STN 256 カラー(1pixel 表示データ=8bit メモリデータ R:3bit,G:3bit,B:2bit)

表示メモリ



LD バス出力


8bit タイプ

```
LD0
            2-0(R0)
                       \rightarrow 23-22(B2) ···
LD1
            5-3(G0) \rightarrow 26-24(R3) \cdots
            7-6(B0) \rightarrow 29-27(G3) ···
LD2
            10-8(R1) \rightarrow 31-30(B3) \cdots
LD3
LD4
            13-11(G1) \rightarrow 34-32(R4) \cdots
LD5
            15-14(B1) \rightarrow 37-35(G4) \cdots
            18-16(R2) \rightarrow 39-38(B4) \cdots
LD6
LD7
            21-19(G2) → 42-40(R5) ···
```


図 3.19.5 各表示モードにおけるメモリマップイメージとデータ出力



STN 4096 カラー(12 bpp: R:4bit, G:4bit, B:4bit)



STN 65536 カラー(16bpp: R:5bit, G:6bit, B:5bit)



TOSHIBA

TFT 256 カラー(1pixel 表示データ=8bit メモリデータ R:3bit,G:3bit,B:2bit)







図 3.19.8 各表示モードにおけるメモリマップイメージとデータ出力



<u>TFT 4096 カラー(1pixel 表示データ=12bit メモリデータ R:4bit,G:4bit,B:4bit)</u> 表示メモリ




TFT 65536 カラー(16bpp: R:5bit, G:6bit, B:5bit)



TFT 262144/16777216 カラー(24bpp: R:8bit, G:8bit, B:8bit)

表示メモリ



注) 18bpp の表示 RAM のデータフォーマットは 24bpp と同じです。18bpp を使用する場合は各々の色データの下位ビットをポートの設定で Disable にして使用してください。

図 3.19.11 各表示モードにおけるメモリマップイメージとデータ出力

(7) LDIV 信号

この時、LCDMODE1<AUTOINV>や<LDINV>の設定により、データ出力と同時にLDIV信号を制御することも可能です。この信号はLDバス信号がすべて反転していることを示す信号です。

LCDMODE1<LDINV>を反転設定にすると、表示データは強制的にすべて反転し、LDIV 信号も同時に High 信号を出力します。また<AUTOINV>を動作設定すると 1 回前に送られたデータとこれから送ろうとしているデータを比較し、データの変化が過半数を超えた場合 (たとえば12bit バス時は 7bit 以上、8bit バス時は 5bit 以上変化する場合)にデータを反転させて、同時にDINV 信号を High にします。これは、TFT ソースドライバで内部データ反転機能を有する場合、データの高速反転による放射ノイズや消費電流を低減することができる機能です。


LCDMODE1<AUTOINV>と<LDINV>を同時に ON させた場合には、LCDMODE1<LDINV>機能が優先されます。 LDINV が動作、ANTOINV が停止状態となります。



3.19.4 割り込み機能

LCD コントローラには2種類の割り込みが存在します。LLOAD に同期して発生する割り込みと LVSYNC 信号の直後に出力される LLOAD 信号に同期して発生する割り込みです。

LCDMODE1<INTMODE>にて発生タイミングの切り替えが可能です。



LCDMODE1<INTMODE>=0の時、LLOAD信号発生の1つ前の表示RAM Read スタートのタイミングごとに割り込み要求が発生します(LLOAD 周期に1回割り込み発生)。

LCDMODE1<INTMODE>=1の時、LLOAD信号発生の1つ前の表示RAM Read スタートのタイミングで割り込み要求が発生します(LVSYNC周期に1回割り込み発生)。

注) 割り込み要求の発生ポイントは、表示 RAM からデータを Read するのと同時に発生しますが、表示 RAM から のデータ Read は CPU へのバス開放要求によって、DMA 転送されますので、DMA 動作が優先され、実際に CPU が割り込みを受け付けるのは、表示 RAM からデータをリードした直後となります。

LCDMODET レジスタ

_					- / / / /				
		\\\\\/\		5	4	3	2	1	0
LCDMODE1	bit Symbol	LDC2	LDC1/	LDC0	LDINV	AUTOINV	INTMODE	FREDGE	SCPW2
(0281H)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	W	W
	リセット後	0	0	9	0	0	0	0	0
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	データ変換	換機能		LDバス	自動バス	割り込み	FR エッジ	LDバス
		(64k カラ-	−:16bps のみ	ôbps のみ対応)		反転	選択	切り替え	転送速度
\wedge		000: 通常	100:	横→縦	0:ノーマル	0:停止	0:LLOAD	0:LHSYNC	0: normal
	機能	001: 左右原	豆転 101:	Reserved	1:反転	1:動作	1:LVSYNC	前エッジ	1: 1/3 設定
	IZIID	010: 上下!	支転 110:	Reserved		(TFT 設定時		同期	
		011: 上下2	生右 111:	Reserved		のみ有効)		1:LHSYNC	
								後ェッジ	
	\supset							同期	

注) LLOAD と LVSYNC の割り込み切り替えは、LCD コントローラが動作中に切り替えないでください。必ず一度 LCDCTL0<START>を "0"に設定後、割込みソースの切り替えを行ってください。


3.19.5 特殊機能

3.19.5.1 PIP(Picture in Picture)機能

本 LSI では現在表示中の画面上に別の画面を重ねて表示する、PIP(picture in picture)機能を持っています。

この機能は、表示メモリのアドレス空間を『メイン画面』と『サブ画面』とに分けて管理 しています。メイン画面は通常の設定と同様に表示サイズ、スタートアドレスを設定します。 次に、サブ画面の表示サイズとスタートアドレスをメイン画面と同様に設定し、サブ画面を 表示する場所とサイズを設定します。

サブ画面の HOT_POINT(左上の頂点)とセグメント/コモンサイズを設定し、イネーブルビットをイネーブル状態にするとメイン画面上に重なる形でサブ画面が表示されます。



注) Sub エリアは常に、Main エリアの中に表示するようにしてください。Main エリアより大きなサイズを Sub エリアに設定したり、Main エリア外にはみ出す Sub エリア設定は出来ません。

このとき、設定できる HOT_POINT は以下のとおりです。

	*VRAM アクセス	HOT_Point (X_dir)	HOT_Point (Y_dir)
モノクロ表示	16bit	16dot 単位	
	32bit	32dot 単位	
4 グレー表示	16bit	8dot 単位	
	32bit	16dot 単位	
16 グレー表示	16bit	4dot 単位	
	32bit	8dot 単位	
64 グレー表示	16bit	8dot 単位	
	32bit	16dot 単位	
256 カラー表示	16bit	2dot 単位	1Line ごと
	32bit	4dot 単位	
4k カラー表示	16bit	4dot 単位	
	32bit	8dot 単位	
64k カラー表示	16bit	1dot 単位	
	32bit	2dot 単位	
TFT	16bit	2dot 単位	
256k/16M カラー表示	32bit	4dot 単位	

- 注 1) 上記表中の "VRAM アクセス" は、表示用 RAM ヘアクセスする時のバスサイズです。 外部 RAM を使用の際は 使用する RAM のビット幅を示し、内蔵 RAM の場合は常に 32 ビットアクセスとなります。
- 注2) メインエリアとサブエリアで異なる RAM の選択はできません。

また、設定できるセグメント/ロモンサイズは以下のとおりです

	*VRAM アクセス	セグメン	トサイズ	コモンサイズ
		最小設定サイズ	設定単位	
モノクロ表示	16bit	32dot 単位	16dot 単位	
	32bit	64dot 単位	32dot 単位	
4 グレー表示	16bit	16dot 単位	8dot 単位	
	(// 32bit	32dot 単位	16dot 単位	
16 グレー表示	16bit	8dot 単位	4dot 単位	
	32bit	16dot 単位	8dot 単位	
64 グレー表示	16bit	16dot 単位	8dot 単位	
	32bit	32dot 単位	16dot 単位	
256 カラー表示	16bit	4dot 単位	2dot 単位	1Line ごと
	32bit	8dot 単位	4dot 単位	
4k カラー表示	16bît	8dot 単位	4dot 単位	
	32bit	16dot 単位	8dot 単位	
64k カラー表示	16bit	2dot 単位	1dot 単位	
	32bit	4dot 単位	2dot 単位	
TEL	16bit	4dot 単位	2dot 単位	
256k/16M カラー表示	32bit	8dot 単位	4dot 単位	

LCD Main	Δrea	Start	address	しごスタ
LUD Maili	nı ca	olait	auuless	レンハブ

				,							
		7	6	5	4	3	2	1	0		
LSAML	bit Symbol	LMSA7	LMSA6	LMSA5	LMSA4	LMSA3	LMSA2	LMSA1			
(02A0H)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
	リセット後	0	0	0	0	0	0	0			
機能 LCDメインエリア スタートアドレス(A7-A1)											
		7	6	5	4	3	2	7	0		
LSAMM	bit Symbol	LMSA15	LMSA14	LMSA13	LMSA12	LMSA11	LMSA10	LM\$A9	LMSA8		
(02A1H)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	0	0	0	0	(0/)	0	0		
	機能			LCDメイン	エリア スタ	ートアドレス	K (A15-A8)	/			
		7	6	5	4	3 ((2	1	0		
LSAMH	bit Symbol	LMSA23	LMSA22	LMSA21	LMSA20	LMSA19	LMSA18	LMSA17	LMSA16		
(02A2H)	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	1	0	0	9	0	0	0		
	機能 ICDメインエリアスタートアドレス (A23-A16)										

LCD Sub Area Start address レジスタ

LSASL	
(02A4H)	
(U2A4H)	

LSASM (02A5H)

LSASH (02A6H)

	7	6	5	4	⇒ 3	2		0				
bit Symbol	LSSA7	LSSA6	LSSA5	LSSA4	LSSA3	LSSA2) LSSA1					
Read/Write	R/W	R/W	R/W	R/W	R/W /	R/W	R/W					
リセット後	0	0	0	0	0	(0)	0					
機能			FCD 弁文	エリア スタ-	- トアドレス	(A7-A1)						
	7	6	5	4 <	3	2	1	0				
bit Symbol	LSSA15	LSSA14	LSSA13	LSSA12	LSSA11	LSSA10	LSSA9	LSSA8				
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット後	0	6) 0	0 🔷	0	0	0	0				
機能) LCD サブ:	エリアスター	-トアドレス	(A15-A8)						
	7	6	5	4	3	2	1	0				
bit Symbol	LSSA23	LSSA22	LSSA21	LSSA20	LSSA19	LSSA18	LSSA17	LSSA16				
Read/Write	//R/W)	R/W	R/W	/R/W	R/W	R/W	R/W	R/W				
リセット後く	0/	<u></u>	0	(0)	0	0	0	0				
機能	\'\	LCD サブエリア スタートアドレス(A23-A16)										

LCD Sub Area Hot Point レジスタ (X-dir)

LSAHX (02A8H)

	7	6	5	4	3	2	1	0		
bit Symbol	SAHX7	SAHX6	SAHX5	SAHX4	SAHX3	SAHX2	SAHX1	SAHX0		
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット後	0	0	0	0	0	0	0	0		
機能			LCD Sub	Area Hot Po	int Set Regis	ter (7-0)				
	7	6	5	4	3	2	1	0		
bit Symbol						4	SAHX9	SAHX8		
Read/Write							R/W	R/W		
リセット後						\frac{1}{2}	0	0		
機能							LCD Sub Area Hot Point Set Register (9-			

(02A9H)

LCD Sub Area Hot Point レジスタ (Y-dir)

LSAHY (02AAH)

(02AAH)

(02ABH)

		LCD Sub	Area Hot I	oint レジ.	λ					
	7	6	5	4	3/	2		\searrow_0		
bit Symbol	SAHY7	SAHY6	SAHY5	SAHY4	SAHY3	SAHY2	SAHY1	SAHY0		
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット後	0	0	0	0	0	0	9	0		
機能			LCD Sub	Area Hot Po	int Set Regis	ster (7-0)				
	7	6	5 <	4	3	2) 1	0		
bit Symbol			4		$\sqrt{}$			SAHY8		
Read/Write			X	<i>\\</i>		$\nearrow \nearrow \nearrow$		R/W		
リセット後			H			y		0		
				\				LCD Sub Area Hot		
機能		(()		Point Set		
						/		Register (8)		

注) Hot Point を Dot 単位で設定します。表示色と表示 RAM へのアクセスのデータバス幅によって、設定可能な最小 Dot サイズが決定します。

LCD Sub Area display segment size レジスタ

LSASS (02ACH)

(02ADH)

		LOD COD / TOU GIOPING COGNICITY CIZO D 7 / /							
		//7))6	5	//4	3	2	1	0
	bit Symbol	SAS7	SAS6	SAS5	SAS4	SAS3	SAS2	SAS1	SAS0
	Read/Write	R/W	R/W (R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
	機能 〈〉〉〉	LCD Sub Area Segment Size Set Register (7-0)							
		7	6 🔿	5	4	3	2	1	0
	bit Symbol		A					SAS9	SAS8
\langle	Read/Write							R/W	R/W
	リセット後	\$	A					0	0
	機能								ea Segment egister (9-8)

注) Segment Size を Dot 単位で設定します。表示色と表示 RAM へのアクセスのデータバス幅によって、設定可能な最小 Dot サイズが決定します。

			rea display	COMMINION	SIZE D Z Z	\ <i>y</i>		
	7	6	5	4	3	2	1	0
CS bit Symbol	SAC7	SAC6	SAC5	SAC4	SAC3	SAC2	SAC1	SAC0
(EH) Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0
機能			LCD Sub Ar	rea Common	Size Set Re	gister (7-0)		
	7	6	5	4	3	2	1	0
(FH) bit Symbol						7	J.	SAC8
Read/Write) /	R/W
リセット後						1921		0
機能						\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		LCD Sub Area Common Size Set Register (8
								Ď


TOSHIBA


3.19.5.2 表示データ・ローテーション出力機能

本 LSI では表示 RAM にデータを LCDD に出力する際に使用する LCDD(LCD モジュール)の仕様に合わせて、データの出力方向をハードウェアで自動的に変換する機能を備えています。


表 3.19.2 動作条件

項目	上下左右機能	縦横機能
表示サイズ	320 × 240	320×240 → 240 × 320
カラー	64k カラー(16bpp)	64k カラー(16bpp)
対応 LCDD	TFT/STN	TFT/STN
表示 RAM	内蔵 RAM、外部 SRAM	内蔵 RAM、外部 SRAM






表示 RAM イメージ





上下反転



左右上下反転


上図の表示 RAM イメージの図は、通常表示画面にあわせたデータのスキャン方法になっており、左上から右向きでデータをリードし LCDD にライトしていきます。

もし、右上から左向きにデータをライトしていく LCDD(LCDM)の場合、表示 RAM は左上から右向きにデータをリードし、LCDD へは右上から左向きにデータをライトしていくため、表示されるデータは "左右反転"された表示となります。


同様に、左下から右向きにデータをライトしていく LCDD では表示が "上下反転" し、右下から左向きにデータをライトしていく LCDD では表示が "上下左右反転"して表示されます。本機能では、表示 RAM データの書き換えを行わずに各 LCDD の仕様にあわせた出力を可能にしています。また言い換えれば、表示データの書き換えを行わずに表示を左右、上下方向に変換することを可能とした機能です。

TOSHIBA

(2) 縦横変換機能



表示 RAM イメージ



QVGA (320×240)




縦長タイプ QVGA (240×320) (本機能を利用した場合)

上図の表示 RAM イメージは、QVGA サイズ(320 segment×240 common:横長)の標準 データを示しています。横長タイプの LCDD へのライトは問題なく行えます。

もし、そのデータを 240×320 の縦長タイプの LCDD にそのままライトしようとしても表示することは出来ません。

本機能では、表示データイメージを変更せずに表示イメージの縦横変換が行える機能です。



(3) 設定方法

LCDMODE1<LDC2:0>の設定で反転モードを設定します。

LCDMODE1 レジスタ

LCDMODE1 (0281H)

		7	6	5	4	3	2	1	0
1	bit Symbol	LDC2	LDC1	LDC0	LDINV	AUTOINV	INTMODE	FREDGE	SCPW2
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	W	W
	リセット後	0	0	0	0	0	9	0	0
	機能	データ変数 (64k カラ- 000: 通常 001: 左右が 010: 上下が 011: 上下が	ー:16bps のみ 100: 豆転 101: 豆転 110:	対応) 横 → 縦 Reserved Reserved Reserved	LD バス 反転 0:ノーマル 1:反転	自動バス 反転 0:停止 1:動作 (TFT設定時 のみ有効)	割り込み 選択 0:LLOAD 1:LVSYNC	FR エッジ 切り替え 0:LHSYNC 前期 1:LHSYNC 後期	LD バス 転送速度 0: normal 1: 1/3 設定

注) LDC2:0 のデータ変換設定は LCDC の動作中に切り替えることはできません。必ず一旦 LCDC を停止 (LCDCTL0<START>= "0") してから設定してください。

『左右上下反転機能』や『縦横変換機能』を使う場合、メイン/サブエリアのスタートアドレスの設定が通常のモードと異なります。下記の方法にてアドレスの設定をしてください。

使用モード	設定ポイント	表示 RAM スタートアドレス設定例
通常時	A ポイント	00000h
縦横変換時	Bポイント	257FEh
左右反転時	△ Aポイント	00000h
上下反転時)) Bポイント	257FEh
左右上下反転時	Bポイント	257FEh

Bポイントのアドレスの計算方法:

 $(320 \times 240 \times 16/8) - 2 = 153600 - 2$

= 153598 [Dec]

= 257FE [hex]




表示 RAM イメージ(QVGA 320 × 240)

3.19.5.3 使用上の注意

• LCD コントローラの動作中に動作モードを変更すると、最大1フレーム分の表示が 乱れます。1フレーム分の画像の乱れは通常問題になる可能性は低いと思われますが (液晶が応答しない、人間の目に見えない等)、LCDドライバ、LCDパネルおよびフ レーム周波数などに大きく依存しますで、実際にご使用になられる環境で確認され ることをお勧めいたします。


• データ変換設定は LCDMODE1<LDC2:0>の LCDC の動作中に切り替えることはできません。必ず一旦 LCDC を停止(LCDCTL0<START>="0")してから設定するようにしてください。

• LCD コントローラは CPU からバス権を取得して動作します。本 LSI には LCD コントローラ以外に HDMA、SDRAM コントローラなどが同様にバス権を取得して動作します。そのため各々のバスマスタの使用率をあらかじめ計算して見積もっておく必要があります。詳細は本紙の HDMA の章を参照願います。




3.19.5.4 設定例


• STN の場合



注) LCD ドライバ表示に必要な LCD 駆動電源は別回路が必要です。



• TFT の場合



注) LCD ドライバ表示に必要な LCD 駆動電源は、別回路が必要です。

図 3.19.13 TFT タイプ LCD ドライバ接続例

3.19.5.5 プログラム例

ldl

set

(Isaml),400000


0,(lcdctl0)


• TFT の場合-1(H 社製 320com×240seg TFT パネルの場合)(fsys=80MHz)

(lcdmode0),0bdh VRAM:SDRAM, fsys*16-clk, TFT256K color ld (lcdmode1),00h ld (Icdsize),84h 320com,240seg PIP-OFF, Divide Frame ON: Line ld (lcdctl0),020h LCP0 negedge, LHSYNC negedge, LVSYNC posedge, LLOAD ld (lcdctl1),0c1h posedge ld (lcdctl2),00h (lcddvm0),01h Divide Frame: Line=1 ld LHSYNC cycle(LCP0*208),valid data=120 ld (lcddvm1),00h LHSYNC cycle(LCP0*279 ldw (Icdhsp),278 ldw (lcdvsp),326 LVSYNC cycle(LHSYNC*327) Frame Rate=12.5ns*16*279*327 (54Hz) (lcdhsdly),3 LHSYNC delay=3*LCP0 ld LLOAD delay=35*LCP0, <PDT>=1 ld (lcdlddly),0a3h ld (Icdo0dly),33 LGOE0 delay=33*LCP0 LHSYNC enable width=259*LCP0 ld (lcdhsw),2 (lcdldw),100 LLOAD enable width=101*LCP0 ld LGOE0 enable width=100*LCP0 ld (lcdho0w),99 ld (lcdhwb8),01h <HSW8>=1


main area start address set

LCDC start





● TFT の場合-3(TM 社製 320com×240seg TFT パネルの場合)(fsys=80MHz)



3.20 タッチスクリーンインタフェース (TSI)

4端子型抵抗網タッチスクリーンインタフェースを内蔵しています。TSIは、タッチ検出および X/Y 位置測定の 2 つの動作を容易に実現できます。TSI 制御レジスタ(TSICR0,TSICR1)および内蔵 AD コンバータを使用して実行します。




図 3.20.2 TSI の内部ブロック図

3.20.2 タッチスクリーンインタフェース (TSI)制御レジスタ

TSI 制御レジスタ

TSICR0 (01F0H)

101 th 12 2 2 2 2										
	7	6	5	4	3	2	1	0		
bit Symbol	TSI7	INGE	PTST	TWIEN	PYEN	PXEN	MYEN	MXEN		
Read/Write	R/	W	R			R/W				
リセット後	0	0	0	0	0	0 <	0	0		
機能	0:禁止 1:許可	ポート P96,97 の 入力ゲー ト制御 0:許可 1:禁止	検出状態 0:検出無 1:検出中	INT4割り 込み制御 0:禁止 1:許可	SPY 0:OFF 1:ON	SPX 0:OFF 1:ON	SMY 0:OFF 1:ON	SMX 0:OFF 1:ON		

PXD(内部プルダウン抵抗)ON/OFF 設定

<tsi7></tsi7>	0	1
0	OFF	OFF
1	ON	OFF

デバウンス時間設定レジスタ

TSICR1 (01F1H)

			ノハ・ノンへ	时间改处。	2202						
	7	6	5	4 (3	2 _		0			
bit Symbol	DBC7	DB1024	DB256	DB64	DB8	DB4	DB2	DB1			
Read/Write				R/	W						
リセット後	0	0	0 (0	0	(0)/	0	0			
	0:禁止	1024	256	64	8	(4)	2	1			
	1:許可	デバウンス	バウンス時間は"(N*64-16)/f _{SYS} "の式により設定されます。								
		"N" はビッ l	N" はビット 6 からビット 0 に "1"を設定した数の総計を表します。(注 3)								

- 注 1) デバウンス回路は CPU クロックが使用されているため、IDLE1、STOP モード時あるいは PCM 状態には、デバウンス回路は動作せずデバウンス回路を経由した割り込みも発生しません。IDLE1 あるいは STOP モード時には、HALT 状態以前にこの回路("0"を TSICR1<DBC7>にライト)を禁止してください。 また、デバウンス時間を"0"に設定した場合は禁止した状態からシステムクロック(f_{SYS})6 クロック分遅れて内部に取り込まれます。
- 注 2) AD コンバータでアナログ入力データを変換中に通常の C-MOS 入力ゲートに貫通電流が流れることを防ぐために、TSICR0<INGE>の制御をすることができます。中間電圧が入力される場合には本 bit で P96, P97C-MOS ロジックへの入力信号を遮断してください。 TSICR0<PTST>は初期のペンタッチを確認するものです。 TSICR0<INGE>にて C-MOS ロジックへの入力が遮断すると、本 bit は常に"1"になりますので注意してくださ
- 注3) 例えば、(TSICR1)=95h に設定した場合、N=64+4+1=69となります。

3.20.3 タッチ検出手順

タッチ検出手順は、タッチスクリーンにペンがタッチされ、検出されるまでの手順です。

タッチされると割込み INT4 を発生して本手順は終了します。X/Y 位置測定手順が終了すると再び本手順に戻し次のタッチ待ち状態として下さい。

非接触のタッチ待ち状態時は、SPY スイッチだけを ON させ、他3つのスイッチ:SMY,

SPX,SMX はすべて OFF させて下さい。またこのとき、P96/INT4/PX 端子に内蔵するプルダウン抵抗は ON しています。

この状態では タッチスクリーン内の X 方向と Y 方向の内部抵抗は接続されていませんので P96/INT4/PX 端子は、内部プルダウン抵抗(PXD)により Low 状態となり、INT4 割込みは 発生しません。

次に、ペンがタッチされるとタッチスクリーン内の X 方向と Y 方向の内部抵抗が接続され P96/INT4/PX 端子は High 状態となり、INT4 割込みを発生します。

1回のペンタッチにより複数回の INT4 発生を防止するため、下記図のようなデバウンス回路があります。TSICR1 レジスタにデバウンス時間を設定することによりその時間以下のパルスを無視します。

デバウンス回路は、信号の立ち上がりを検出し、設定されたデバウンスカウンタ時間をカウントアップし、カウント後内部に信号を取り込みます。カウント中に信号が"L"になるとカウンタをクリアし、再度立ち上がりエッジ待ち状態になります。





図 3.20.3 デバウンス回路のブロック図

TOSHIBA



3.20.4 X/Y 位置測定手順

ペンがタッチされ INT4 割込み発生により、ペンの位置の測定を下記手順で実行してください。

< X 位置座標測定>

まず SPX と SMX スイッチを ON, SPY, SMY を OFF させます。これにより、 PG3/MY/AN3 端子に X 位置を示すアナログ電圧が入力されます。この電圧を AD コンバータでデジタルコードに変換させることにより X 位置座標を測定できます。


< Y 位置座標測定>

まず SPY と SMY スイッチを ON,SPX, SMX を OFF させます。これにより、 PG2/MX/AN2 端子に Y 位置を示すアナログ電圧が入力されます。この電圧を AD コンバータでデジタルコードに変換させることにより Y 位置座標を測定できます。

上記X,Y位置測定時のAN3,AN2 端子へ入力されるアナログ電圧は 図 3.20.5 に示すような TMP92CF26A 内部のスイッチの ON 抵抗値とタッチスクリーン内部の抵抗の比で求められます。

したがって、タッチスクリーンの端をタッチした場合でもアナログ入力電圧は 3.3V もしくは 0V にはなりません。

また、各々の抵抗値はばらつきがありますので、これらの点を考慮の上設計してください。 なお、AD変換は必要に応じて数回実行して平均値を最終値とするなどして下さい。



[AN2、AN3 端子へのアナログ入力電圧: E1 を求める計算式]

 $E1 = ((R2 + Rmy) / (Rpy + Rty + Rmy)) \times AVCC[V]$

- 例) AVCC = 3.3 V、Rpy = Rmy = $10~\Omega$ R1 = $400~\Omega$ and R2 = $100~\Omega$ の場合 E1 = $((100+10)/(10+400+100+10)\times 3.3$ = 0.698~V
 - 注1) 上記は Y 座標位置の計算式ですが、X 座標位置も同様の 方法で求めることが可能です。
 - 注 2) Rty = R1 + R2 の関係となります。


図 3.20.5 アナログ入力電圧算出値

TOSHIBA

3.20.5 タッチスクリーンインタフェース(TSI)のフローチャート

(1) タッチ検出手順

(2) X/Y 位置測定手順



次ページに、フロー内の(a)(b)(c)それぞれの回路状態を説明します。


(a) メインルーチン: INT4 割り込み待ち状態

(p9fc)<P96F>, <P97F>= "1" : P96 を INT4/PX に、P97 を PY に設定します。

(inte34) : INT4 の割り込みレベルを設定します。

(tsicr0) =98h : プルダウンレジスタ、SPY を ON に、INT4 割り込み許可に設定します。


ei : 割り込みイネーブルにします。



(b) INT4 ルーチン: "X" 位置座標測定(AD 変換スタート)

(tsicr0) =c5h : SMX,SPX を ON に設定します。P97,P96 入力ゲート OFF にします。

(admod1) = b0h: AN3 に設定します。(admod0) = 08h: AD 変換を開始します。




(c) INT4 ルーチン: "Y" 位置座標測定 (AD 変換スタート)

(tsicr0) = cah : SMY,SPY を ON に設定します。 P97,P96 入力ゲート OFF にします。

 (admod1) = a0h
 : AN2 に設定します。

 (admod0) = 08h
 : AD 変換を開始します。



3.20.6 使用上の注意

1. デバウンス回路

デバウンス回路内は、CPU のシステムクロックが使用されているため、CPU にクロックが供給されない状態 (IDLE1、STOP モード時や、PCM 状態) では、デバウンス回路は動作しません。このため、デバウンス回路を経由した割り込みも発生しません。

IDLE1、TOP モード時、また PCM 状態から TSI を利用した起動を利用する場合には、HALT や PCM 状態以前に、デバウンス回路を禁止状態に設定してください。(TSICR1<DBC7>= "0")

2. ポート処理

 $0V\sim AVcc$ の中間電圧を、A/D コンバータで変換中に、回路構成上、通常の C-MOS 入力ゲート (P96 と P97)にも中間電圧が印加されてしまいます。

TSICR0<INGE>を利用して、ポート 96、97 の貫通電流対策をしてください。また、この時 (TSICR0<INGE>= "1")、C-MOS ロジックへの入力が遮断すると、初期のペンタッチの確認を行う TSICR0<PTST>は、常に"1"になりますので注意してください。




3.21 リアルタイムクロック (RTC)

3.21.1 RTCの機能概略

- 1) 時計機能(時間、分、秒)
- 2) カレンダー機能(月日、週、うるう年)
- 3) 24 時間計と 12 時間計(AM/PM) のいずれかを選択可能
- 4) +/-30 秒補正機能 (ソフトウエアによる補正)
- 5) アラーム機能(アラーム出力)
- 6) アラーム割り込み発生

3.21.2 ブロック図



注1) 西暦年桁について

本製品は、年桁を下2桁しか持っていません。そのため99年の翌年は00年として動作します。使用するシステムにおいて、西暦で年桁を取り扱う場合にはシステム側にて上2桁を管理してください。

注2) うるう年について

うるう年は、4 で割り切れる年ですが例外があり 100 で割切れる年はうるう年ではありません。ただし、400 で割り切れる年はうるう年です。しかし、本製品は上記例外に対応していません。4 で割り切れる年のみをうるう年としていますのでこの点が問題であればシステム側にてあらかじめ対策してください。

3.21.3 コントロールレジスタ

表 3.21.1 PAGE0 (時計機能) レジスタ

Symbol	アドレス	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	設定内容	Read/Write
SECR	1320H		40 秒	20 秒	10 秒	8秒	4 秒	2秒	1秒	秒桁	R/W
MINR	1321H		40 分	20 分	10 分	8分	4分	2分	1分	分桁	R/W
HOURR	1322H			20 時	10 時	8 時	4 時	2 時	1時	時間桁	R/W
				/PM/AM							
DAYR	1323H						W2	W1	wo	曜日桁	R/W
DATER	1324H			20 日	10 日	8日	4日	2日	1B)	日桁	R/W
MONTHR	1325H				10 月	8月	4 月	2月	1.角	月桁	R/W
YEARR	1326H	80 年	40 年	20 年	10 年	8年	4 年	2年	年)	年桁 (西暦下 2 桁)	R/W
PAGER	1327H	割り込み			秒補正	時計	アラーム		PAGE	PAGE レジスタ	W, R/W
		許可			設定	許可	許可		設定		
RESTR	1328H	1Hz	16Hz	時計	アラーム	"O"	をライト	7 434	.13	リセットレジスタ	W のみ
		許可	許可	リセット	リセット	0	271 N	HC (12	ት,	4()	

注) PAGEOの SECR, MINR, HOURR, DAYR, DATER, MONTHR, YEARR はリードすると現在の状態がリードされます。

表 3.21.2 PAGE1 (アラーム機能) レジスタ

Symbol	アドレス	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	設定内容	Read/Write
SECR	1320H					AT.	eq)	f	
MINR	1321H		40 分	20 分	10 分	8分	4分	2分	4分	アラーム分桁	R/W
HOURR	1322H			20 時 /PM/AM	10 時	8時	4時	2時	時	アラーム時間桁	R/W
DAYR	1323H					>	W2	W1	W0	アラーム週桁	R/W
DATER	1324H			20日	10日	8日	4日	2日)1日	アラーム日桁	R/W
MONTHR	1325H							V	24/12	24 時間クロック モード	R/W
YEARR	1326H			H	3		A	うるう	年設定	うるう年モード	R/W
PAGER	1327H	割り込み 許可			秒補正 設定	時計 許可	アラーム 許可		PAGE 設定	PAGE レジスタ	W,R/W
RESTR	1328H	1Hz 許可	16Hz 許可	時計 リセット	アラーム リセット	("0")	をライトし	してくださ	さい	リセットレジスタ	W のみ

注) PAGE1の MINR, HOURR, DAYR, DATER, MONTHR, YEARR はリードすると現在の状態がリードされます。



3.21.4 コントロールレジスタの説明

RTC はシステムリセットによる初期化はされません。従って、RTC は各レジスタに時刻/月日曜日年うるう年を設定後、動作を開始します。

(1) 秒桁レジスタの設定 (PAGE0 のみ)

SECR (1320H)

	7	6	5	4	3	2	1	0
Bit symbol		SE6	SE5	SE4	SE3	SE2	SE1	SE0
Read/Write					R/W		7)"	
リセット後					不定	(Ω)		
機能	"0" がリー ドされま す。	40 秒桁	20 秒桁	10 秒桁	8 秒桁	4.秒桁	2秒桁	1 秒桁

設定例を下記に示します。

			4			$\mathcal{A}(\ \ \)$	\supset
0	0	0	0,	0	0 /4	0	0秒
0	0	0	((/0/ \)	0	0(()) 1	1秒
0	0	0		0) { >		2秒
0	0	0	Q	0	_1\\	7	3秒
0	0	0	Ŏ	1 (0	^{>} 0	4 秒
0	0	0	\searrow 0	1	(0)	1	5 秒
0	0 (0	0		7, T	0	6 秒
0	0	0	0	\1\//))1	1	7秒
0	0	0	1	0	0	0	8 秒
0	0	0	<u> </u>	0	0	1	9秒
0	0	√ 1	0	<u> </u>	0	0	10 秒
			:	\searrow			-
0	0	1	_ 1	0	0	1	19 秒
0))1	0	//0	0	0	0	20 秒
		([]				-
7/0	1	0	1	0	0	1	29 秒
(0)	1		√0	0	0	0	30 秒
	\wedge	((//5)	:				
O	1/		1	0	0	1	39 秒
1 /	0	0	0	0	0	0	40 秒
		/	:		1		,
1	0	0	1	0	0	1	49 秒
1	0	1	0	0	0	0	50 秒
			:				
1	0	1	1	0	0	1	59 秒

注) 上記以外の設定はしないでください。

TOSHIBA

(2) 分桁レジスタの設定 (PAGE0/1)

MINR (1321H)

	7	6	5	4	3	2	1	0
Bit symbol		MI6	MI5	MI4	MI3	MI2	MI1	MIO
Read/Write					R/W			
リセット後					不定			
機能	"0" がリード されます。	40 分	20分	10分	8分	4.33	2分	1分

設定例を下記に示します。

					7/5)		
0	0	0	0	0	9	0	0分
0	0	0	0	(0)	0	1	1分
0	0	0	0		1	0	2 分
0	0	0	0_((0	1		3分
0	0	0	0	1	0 ^	70	〉 4分
0	0	0	0,	√ 1	0 /4	1	5 分
0	0	0	((/o/)) 1 /	1(()),0~	6 分
0	0	0 _	0	1	× <1	(1))	7分
0	0	0	1	0	0	79	8 分
0	0	0	ì	0 (1	9分
0	0		∨ 0	0	(0)	0	10 分
			:		>_		
0	0	$\langle \uparrow \rangle$	1	0//)) o	1	19分
0	<1 ()	0	0	0	0	0	20 分
			<u> </u>				
0		0	1	<u>/</u> b/	0	1	29 分
0	(1))	1	0	0	0	0	30 分
			<u>.</u> :	~			
(0)))1	1 _	//1	0	0	1	39 分
1	/ 0	0	0	0	0	0	40 分
Q/Δ			7/ ::				
(1)	0	0	\searrow_1	0	0	1	49 分
1	<u> </u>	((/1/))	0	0	0	0	50 分
			:				
1 /	0	7	1	0	0	1	59 分

(3) 時間桁レジスタの設定 (PAGE0/1)

1. 24 時間クロックモード (MONTHR<MO0> = "1")の場合

HOURR (1322H)

	7	6	5	4	3	2	1	0
Bit symbol			HO5	HO4	HO3	HO2	HO1	HO0
Read/Write					R/	w <		
リセット後					不	定		
機能	"0" がリード	うれます。	20 時	10 時	8 時	4時	2 時	1 時

設定例を下記に示します。

0	0	0	6) 0	0	0 時
0	0	0	(0)	0	1	1 時
0	0	0 (1	0	2時
		4:(
0	0	4	0	0 (0	8時
0	0	(7/	0	0	1	9時
0	1	$\langle 0 \rangle$	0 <	0	9	10 時
					40/	
0	Į.	7	0	0)	19 時
1	70	0	0	6	0	20 時
		:				
1 (/		0	0/		1	23 時
			\ \ \ /	1 1		·

注) 上記以外の設定はしないでください。

2. 12 時間クロックモード (MONTHR<MO0>= "0")の場合

HOURR (1322H)

	7	6	5	4 🔨	3	2	1	0
Bit symbol		£)) HO5	H64	HO3	HO2	HO1	HO0
Read/Write					R/	W		
リセット後		XX XX			不	定		
機能	"0"がリート	されます。	PM/AM /	10.時	8時	4 時	2 時	1時

設定例を下記に示します。

	0	0	0	0	0	0	0 時 (AM)
	0	O	0	0	0	1	1 時
7	0	0	0	0	1	0	2時
1			:				
/	0	0	1	0	0	1	9時
/	0	1	0	0	0	0	10 時
/	0	1	0	0	0	1	11 時
	1	0	0	0	0	0	0 時 (PM)
	1	0	0	0	0	1	1 時

注) 上記以外の設定はしないでください。

(4) 週桁レジスタの設定 (PAGE0/1)

DAYR (1323H)

	7	6	5	4	3	2	1	0
Bit symbol						WE2	WE1	WE0
Read/Write							R/W	
リセット後							不定	
機能		"0" がリードされます。					W1	W0

設定例を下記に示します。

0 ((7/0	0	日曜日
Q		1	月曜日
0)_	0	火曜日
(0)	2 1	1	水曜日
((0	0	木曜日
1	0		金曜日
1	1 ^		→ 土曜日

注) 上記以外の設定はしないでください。

(5) 日桁レジスタ (PAGE0/1)

DATER (1324H)

	7	6	5	4	3	77)2	1	0
Bit symbol			DA5	DA4	DA3	DA2	DA1	DA0
Read/Write			4(/	> /	R/	W		
リセット後					<u>\</u>	 定		•
機能	"0" がリード	·されます。 <i>(</i>	20日	10 日	8日	4 日	2日	1日

設定例を下記に示します。

	0	0		0	0	1	1日
	0		0	0	1	0	2日
	0	(0)	0	0	1	1	3日
	9	$\langle \langle 0 \rangle \rangle$	0	1	0	0	4日
			:				
<	0	0	1	0	0	1	9日
	9	1	0	0	0	0	10 日
	0) 1	0	0	0	1	11 日
7			:				
1	0	1	1	0	0	1	19日
	1	0	0	0	0	0	20 日
	\		:	_		_	
)	1	0	1	0	0	1	29 日
	1	1	0	0	0	0	30 日
	1	1	0	0	0	1	31 ⊟

注 1) 上記以外の設定はしないでください。

注2)2月30日など、存在しない日は設定しないでください。

TOSHIBA

(6) 月桁レジスタの設定 (PAGE0 のみ)

MONTHR (1325H)

	7	6	5	4	3	2	1	0
Bit symbol				MO4	MO4	MO2	MO1	MO0
Read/Write						R/W		
リセット後						不定		
機能	"0" か	バリードされま	す。	10 月	8月	4月	2月	1月

設定例を下記に示します。

				/	
0	0	0 (7/0\	1	1月
0	0	9	(\mathcal{A})	0	2月
0	0	0	1	1	3月
0	0	((1)	O	0	4 月
0	0)	0	1	5月
0	0,		1	0	6月
0	0	1	1 ^		▽ 7月
0	(†)	0	0	0	8月
0	(\(\sqrt{1} \)	0 <) 0		9月
1)	0	0	(6)	10 月
1	0	0	0	(4)	11 月
	Ŏ	0 (0	12 月

注)上記以外の設定はしないでください。

(7) 24 時間時計、12 時間時計の選択 (PAGE1 のみ)

MONTHR (1325H)

	7	6	5	4	3	2	1	0
Bit symbol		Ä	$\bigg)_{<}^{/}$	#				MO0
Read/Write		#						R/W
リセット後			/	7				不定
機能		(7/4)	"O" +	\$11 C++0+	+			1: 24 時間
		($($ $)$ $)$	0 13	バリードされま	9 0			0: 12 時間

(8) 年桁レジスタの設定 (PAGE0 のみ)

YEARR (1326H)

	7	6	5	4	3	2	1	0
Bit symbol	YE7	YE6	YE5	YE4	YE3	YE2	YE1	YE0
Read/Write		R/W						
リセット後				不	定			
機能	80年	40 年	20年	10年	8年	4年	2年	1年

設定例を下記に示します。

0	0	0	0	0	0	⁷ \ 0	0	00 年
0	0	0	0	0	6/<))o	1	01 年
0	0	0	0	0	0	1	0	02 年
0	0	0	0	0	0)>	1	1	03 年
0	0	0	0	0		0	0	04 年
0	0	0	0	0	1	0		05 年
				1:1	~		11	>

1 0 0 1 1 99年

注) 上記以外の設定はしないでください

(9) うるう年レジスタの設定 (PAGE1 のみ)

YEARR (1326H)

	7	6	5_	4	3 (((/)2	1	0
Bit symbol			#/			$\bigg) \bigg/$	LEAP1	LEAP0
Read/Write					7		R/	W
リセット後			\mathcal{A}_{\vee}		7		不	定
機能		/					00: うるう年	
			⟨"O" がリート	`++++	~		01: うるう年	から 1 年目
		((10: うるう年から2年目				
			//		-		11: うるう年	から3年目

設定例を下記に示します。

0	0	現在の年 (今年) がうるう年
0	1	現在がうるう年から1年目
1	0	現在がうるう年から2年目
1	1	現在がうるう年から3年目

(10) PAGE レジスタの設定 (PAGE0/1)

PAGER (1327H)

リード モディファイ ライトできま せん

	7	6	5	4	3	2	1	0
Bit symbol	INTENA			ADJUST	ENATMR	ENAALM		PAGE
Read/Write	R/W			W	R/	W		R/W
リセット後	0			不定	不	定		不定
機能	INTRTC 0: 禁止	"0" がリード	されます。	0: Don't care	時計 0: 禁止	ALARM 0: 禁止	"0" が リードされ	PAGE 設定
	1: 許可			1: 補正	1: 許可	1: 許可	ます。	

注) ENATMR および ENAAML の各々の割込み許可ビットと、INTENA の割込み許可ビットは下記の設定順番を守

り、同時に設定しないようにしてください。

(時計/アラーム許可と割り込み許可の設定間に時間差を設ける。)

例) 現時刻、アラーム設定

ld (pager), 0ch : 時計、アラーム許可

ld (pager), 8ch : 割り込み許可

DAGE	ge0 が選択されます
PAGE 1 Pa	ge1 が選択されます

	0	Don't care
7()	1	秒を補正します。秒が 0~29 秒のときにこのビ
		ットを"1"にすると、秒は"0"になります。ま
ADJUST		た、30~59 秒のときは分を桁上げして秒を"0"
		にします。f _{SYS} の一周期分 ADJUST 信号が出
		て、一度 ADJUST されるとその後自動的に
))		ADJUST解除されます。(PAGE0のみ)

(11) リセットレジスタの設定 (PAGE0/1)

RESTR (1328H)

リード モディファイ ライトできま せん

			/ /					
	7	6	5	4	> 3	2	1	0
Bit symbol	DJS1HZ	DIS16HZ	RSTTMR	RSTALM	-	=	=	=
Read/Write			_ (\bigcirc/\bigcirc w	1			
リセット後				~	定			
機能	1 Hz	16 Hz	1: 時計	1: アラーム				
	0: 許可	0: 許可	リセット	リセット		"0" をライトし	アノださい	
^/	1: 禁止	1: 禁止				0 27110	. (\ /= \ / .	
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\								

RSTALM 0 未使用 7ラームレジスタをリセットします。

DOTTME	0	未使用
RSTIMR	1	カウンタリセット

<dis1hz></dis1hz>	<dis16hz></dis16hz>	PAGER <enaalm></enaalm>	割込みソース信号
1	1	1	アラーム
0	1	0	1Hz
1	0	0	16Hz
	その他	_	"0"が出力されます。

TOSHIBA


3.21.5 動作説明

- (1) 時計データをリードする場合
 - 1. 1Hz 割り込みを利用する

1Hz の割り込みと内部データのカウントアップは同期していますので、1Hz 割り込みを待って、データをリードすれば、正常にデータリードできます。

2. 2 度読みを利用する

時計データのリード動作の途中で内部カウンタの桁上げが起こると誤ったデータをリードする場合があります。従って、データを正しく読み込むために、下記の方法で2度以上リードしてください。



(2) 時計データをライトする場合

一連のデータライト動作の途中で桁上げ信号が入ってくると、期待するデータはライトできません。従って、データを正しくライトするためにはつぎの方法があります。


1. 1Hz割り込みを利用する

1Hz の割り込みと内部データのカウントアップは同期していますので、1Hz 割り込みを待って、データをライトすれば、正常にデータライトできます。

2. カウンタをリセットする

RTC 内部には 32.768 kHz の信号から 1 Hz を発生する 15 段のカウンタが内蔵されており、このカウンタをリセットした後にデータをライトします。


ただし、カウンタクリアした場合、直後の1回目のみ、所定時間の半分でカウントアップされます。そのため、正常な時間カウントの設定をする場合は、カウンタクリア後、1Hz割り込みを許可し、最初の割り込み (0.5sで発生)を待ってその後に時間設定をするようにしてください。



3. 時計を禁止する場合

PAGER<ENATMR>に"0"をライトすると、時計は禁止となって桁上げは禁止されますが、1s Carry ホールド回路により誤カウントを防ぐことができます。

1s Carry ホールド回路は、時計が禁止中に分周器から発生した 1 秒の桁上げ信号を 1 回分だけ保持し、時計許可になってからその桁上げ信号を時計に出力して時刻を補正し、継続して動作します。ただし、時計禁止状態が 1 秒以上続くと時計は遅れてきます。



3.21.6 アラーム機能の説明

PAGER<PAGE>に"1"をライトすることにより、PAGE1のレジスタ群でアラーム機能が使用できます。 $\overline{\text{ALARM}}$ 端子からは以下 3 つの信号のいずれかを出力できます。INTRTC はいずれの場合も立ち下がりエッジを検出して 1 ショットのパルスを出力します。

なお、RTC はリセットにより初期化されませんので、時計、アラームの設定時に割り込みコントローラにある割り込み要求フラグをクリアしてから使用してください。

- (1) アラームレジスタと時計の一致時、"0"を出力
- (2) 1 Hz のクロックを出力
- (3) 16 Hz のクロックを出力

なお、RTC はリセットにより初期化されませんので、リセット後、時計、アラームの設定時に割り込みコントローラにある割り込み要求フラグをタリアしてから使用してください。

(1) アラームレジスタと時計の一致時、 ALARM 端子から"0" を出力

PAGER<ENAALM>="1" で、PAGE1 のアラームレジスタと PAGE0 の時計の内容が一致したときに ALARM 端子に"0" を出力するとともに、PAGER<INTENA>= "1" ならば INTRTC 割り込みを発生し、その時刻になったことを知らせます。

アラームを使用する方法を下記に説明します。

アラームの初期化は RESTR<RSTALM>に"1"をライトすることにより行われ、アラーム分析、アラーム時析、アラーム目析、アラーム曜日析は Don't care になります。このときは、常に時計の内容と一致したことになり PAGER<INENA>、<ENAALM>が"1"であれば INTRTC 割り込みを出力します。

アラーム分析、アラーム時桁、アラーム日桁、アラーム曜日桁の設定は、PAGE1 の各レジスタにデータをライトすることにより行われます。データを設定した項目は、Don't care が解除されます。

すべての項目が一致したときに PAGER<ENAALM>、PAGER<INTENA>が"1"であれば INTRTC 割り込みを要求します。ただし、未設定項目 (Don't care 状態) は常に一致しているものとみなされます。

一度設定した項目は独立に Don't care に戻すことはできませんがアラームの初期化を 行うとすべて Don't care になります。

例えば、毎日正午 (PM12:00) にアラームを出力させる場合のプログラムを下記に示し、

LD (PAGER), 09H ; アラーム禁止、PAGE1 設定

LD (RESTR), D0H ; アラーム初期化

LD (DAYR), 01H ; W0 LD (DATER),01H 1日 LD (HOURR),12H ; 12時設定

LD (MINR), 00H ; 00 分設定

; セットアップ時間 31 μs (注)

LD (PAGER), 0CH ; アラーム許可 LD (PAGER), 8CH ; 割り込み許可

アラーム設定は、低周波クロックに同期して動作していますので、CPU が高周波で動作している場合、レジスタ設定してから有効になるまでに最大 $32\,\mathrm{kHz}$ の 1 クロック分 (約 $30\,\mu\mathrm{s}$) のズレを生じることがあります。上記例の場合、時間設定しアラーム許可までの間に $31\,\mu\mathrm{s}$ のセットアップ時間が必要です。

注) このセットアップ時間は内部割り込みのみの使用の際は不要です。

(2) 1 Hz のクロックを出力する場合

PAGER<ENAALM>= "0"、RESTR<DIS1HZ>= "0"、<DIS16HZ>= "1" を設定すると $\overline{\text{ALARM}}$ 端子に 1 Hz のクロックを出力します。また、そのクロックの立ち下がりエッジで INTRTC 割り込みを出力します。

(3) 16 Hz のクロックを出力する場合

PAGER<ENAALM>= "0"、RESTR<DIS1HZ>= "1"、<DIS16HZ>= "0" を設定することにより ĀLĀRM 端子に 16 Hz のクロックを出力します。また、そのグロックの立ち下がりエッジで INTRTC 割り込みを出力します。



3.22 メロディ/アラームジェネレータ (MLD)

メロディ波形、アラーム波形を作成する機能です。出力波形は両方の波形を MLDALM 端子より 出力します。また、アラームジェネレータに使用する 15 ビットのフリーランカウンタより 5 種類 の一定周期の割り込みを発生可能です。

下記に特長を示します。

1) メロディジェネレータ


低速クロック (32.768 kHz) を元に 4 Hz~5461 Hz の任意周波数のクロック波形を生成し MLDALM 端子より出力できます。外部にスピーカを接続することにより容易にメロディ音を鳴らすことが可能です。

2) アラームジェネレータ


低速クロック (32.768 kHz) を元に作成された変調周波数 (4096 Hz) にて、8 種類のアラーム 波形を生成し MLDALM 端子より出力できます。また、この波形はレジスタにより反転して出力できます。

外部にスピーカを接続することにより容易にアラーム音を鳴らすことが可能です。

また、アラームジェネレータに使用されるフリーランカウンタを使用し5種類 (1 Hz, 2 Hz, 64 Hz, 512 Hz, 8192Hz) の一定周期の割り込みを発生可能です。



3.22.1 ブロック図



TOSHIBA

3.22.2 コントロールレジスタ

ALM レジスタ

ALM (1330H)

	7	6	5	4	3	2	1	0
Bit symbol	AL8	AL7	AL6	AL5	AL4	AL3	AL2	AL1
Read/Write				R	W			
リセット後	0	0	0	0	0	9	0	0
機能				アラームバ	ターン設定) \>	

MELALMC レジスタ

MELALMC (1331H)

	7	6	5	4	3	2	1	0
Bit symbol	FC1	FC0	ALMINV	-	-((15-	-	MELALM
Read/Write	R	W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0
機能	00: ホールド 01: 再スター	· ト	アラーム 波形反転 1: 反転		'0" をライトし	てください。	3	出力波形 選択 0: アラーム
	10: クリア & 11: クリア &						(4)	1: メロディ

注 1) MELALMC<FC1>は常に "0" がリードされます。

注 2) フリーランカウンタが動作状態で、MELALMC<FG1:0>以外のビットに値を設定する場合は<FC1:0>に "01" をセットしてください。

MELFL レジスタ

MELFL (1332H)

	7	6	5	4	3	2	1	0
Bit symbol	ML7	ML6	ML5	ML4	ML3//	ML2	ML1	ML0
Read/Write				R/	w			
リセット後	0	0 (0	0	0	0	0	0
機能			// メロ	ディ周波数設	定 (下位 8 ビ	ット)		

MELFH レジスタ

MELFH (1333H)

	((7))	6	\5	// 4)	3	2	1	0
Bit symbol	MELON				ML11	ML10	ML9	ML8
Read/Write	R/W					R/	W	
リセット後	0		1		0	0	0	0
機能	メロディ カウンタ 制御 0: ストップ 8. クリア 1: スタード		<i>></i>		メロ	ディ周波数設	定 (上位 4 ビ ִ	ット)

ALMINT レジスタ

ALMINT (1334H)

	7	6	5	4	3	2	1	0
Bit symbol			-	IALM4E	IALM3E	IALM2E	IALM1E	IALM0E
Read/Write			R/W			R/W		
リセット後			0	0	0	0	0	0
機能			"0" をライ	1:INTALM4	1:INTALM3	1:INTALM2	1:INTALM1	1:INTALM0
			トしてくだ	(1Hz)	(2Hz)	(64Hz)	(512Hz)	(8192Hz)
			さい。	許可	許可	許可	許可	許可

注) INTALM0~INTALM4 は、同時に複数許可禁止です。必ず1つのみ許可してください。

3.22.3 動作説明

3.22.3.1 メロディジェネレータ

低速クロック (32.768 kHz) を元に 4 Hz~5461 Hz の任意周波数のクロック波形を生成し MLDALM 端子より出力できます。外部にスピーカを接続することにより容易にメロディ音を鳴らすことが可能です。

(動作)

まず、MELALMC<MELALM>に"1"をライトし、MLDALM 端子からのメロディ波形出力を選択します。次に MELFH、MELFL レジスタの 12 ビットにメロディ出力周波数を設定します。最後に、MELFH<MELON>レジスタに"1"をライトすることによりカウンタが動作スタートしメロディ波形を生成します。

下記にメロディ出力周波数の求め方、設定例を示します

(メロディ出力周波数計算式)

@fs = 32.768 [kHz]

メロディ出力波形 f_{MLD}[Hz] = 32768/(2×N + 4)

メロディ設定値 N = (16384/f_{MLD}) - 2

(注: N = 1~4095 (001H~FFFH)、0 は設定禁止)

(プログラム例)

"A" の音階を出力する場合 (440 Hz)

LD (MELALMC), --XXXXX1B

LD (MELFL), 23H

LD (MELFH), 80H

メロディ波形を選択

N = 16384/440 - 2 = 35.2 = 023H

波形の生成を開始

(参考: 基本音階別設定値表)

音階	周波数 [Hz]	レジスタ値: N
	264	03CH
D	297	035H
E	330	030H
F	352	02DH
Ğ	396	027H
Α	440	023H
Ŋ B	495	01FH
C	528	01DH
	1,1	

3.22.3.2 アラームジェネレータ

低速クロック (32.768 kHz) を元に作成された周波数 (4096 Hz) にて 8 種類のアラーム 波形を生成し MLDALM 端子より出力できます。また、この波形はレジスタにより反転 して出力できます。

外部にスピーカを接続することにより容易にアラーム音を鳴らすことが可能です。

また、アラームジェネレータに使用されるフリーランカウンタを使用し5種類(1 Hz, 2 Hz, 64 Hz, 512 Hz, 8192 Hz)の一定周期の割り込みを発生可能です。

(動作)

まず、MELALMC<MELALM>に"0"をライトし、MLDALM 端子からのアラーム 波形出力を選択、さらに MELALMC<FC1:0>に"10"を設定し、内部のカウンタをクリアします。次に ALM レジスタの 8 ビットにアラームパターンを設定します。出力 データを反転したい場合には MELALMC<ALMINV>を反転に設定します。最後に MELALMC<FC1:0>に"11"を設定し、フリーランカウンタをスタートさせます。

停止したい場合は ALM レジスタに"00H"をライトしてください。 それによりアラームは停止します。

下記にアラームパターンの設定値、プログラム例、設定別出力波形を示します。

(アラームパターンの設定値)

ALM レジスタ の設定値	アラーム波形
00H	"0" 固定
01H	AL1パターン
02H	AL2 パターン
04H	AL3 パターン
08H	AL4 パターン
10H	AL5 パターン
20H	AL6 パターン
40H	AL7 パターシ
80H	AL8 パターン
その他	未定義 (設定しないでください。)

(プログラム例)


AL2 パターン (31.25 ms/8 発/1 秒) のアラームを出力する場合

LD (MELALMC), 80H ; カウンタクリア、アラーム波形出力設定

LD (ALM),02H ; AL2パターン設定

LD (MELALMC), COH ; フリーランカウンタスタート

例: 各設定値のアラームパターンの波形: 反転なし



3.23 アナログ/デジタルコンバータ

6 チャネルのアナログ入力を持つ、10 ビット逐次変換方式アナログ/デジタルコンバータ (AD コンバータ) を内蔵しています。

図 3.23.1に、ADコンバータのブロック図を示します。

6 チャネルのアナログ入力端子 (AN0~AN5) は、入力専用ポートと兼用です。

注 1) IDLE2、IDLE1、STOP 、および PCM モードにより電源電流を低減させる場合は、タイミングにより内部コンパレータがイネーブル状態のままスタンバイに入ることがありますので、AD コンバータの動作が停止していることを確認してから "HALT"命令を実行してください。ただし、IDLE2 モードの場合は ADMOD0<I2AD>が "0"の場合に限ります。

注 2) AD コンバータを停止している状態で ADMOD1<DACON> = "0"にすると、消費電流の低減が図れます。




図 3.23.1 AD コンバータのブロック図

TOSHIBA

3.23.1 コントロールレジスタ

AD コンバータは、AD モードコントロールレジスタ (ADMOD0、ADMOD1、ADMOD2、ADMOD3、ADMOD4、ADMOD5) により制御されています。また、AD 変換結果は、AD 変換結果上位/下位レジスタ ADREG0H/L~ADREG5H/L の 12 個のレジスタに格納されます。また、最優先変換結果は ADREGSPH/L に格納されます。


図 3.23.2~図 3.23.11にADコンバータ関係のレジスタを示します。

AD モードコントロールレジスタ 0 (通常変換制御)

ADMOD0 (12B8H)

						(,	-/-	1
		7	6	5	4	3	(2)	1	0
0	bit Symbol	EOS	BUSY		I2AD	ADS	HTRGE	TSEL1	TSEL0
	Read/Write	F	2			7.	R/W		
	リセット後	0	0		0	0 ((0	0	0
	機能	通常 AD 変換	通常 AD 変換		IDLE2	通常 AD 変換	ハードウェア	ハードウェア	トリガの選択
		シーケンス	BUSY		モード時の	開始	トリガによ	00 : INTTBO	00割り込み
		フラグ	フラグ		AD 変換	0 : Don't	る AD 変換	01 : Reserv	ed
		0:変換シー	0:変換停止		0:停止	Care	0:禁止	10: ADTRG	
		ケンス中ま	1:変換中		1:動作 ((1 : AD 変換	1:許可	11 : Reserv	ed
		たは開始前				開始		= $(//)$	
		1:変換シー						70/	
		ケンス終了				リードする	6		
					4()	と常に"0"に			
						なります	\sim \sim		

図 3.23.2 AD コンバータ関係のレジスタ



注) PG3 端子を ADTRG として使用する場合、設定することはできません。

図 3,23.3 AD コンバータ関係のレジスタ

AD モードコントロールレジスタ 2(最優先変換制御)

ADMOD2 (12BAH)

	7	6	5	4	3	2	1	0
bit Symbol	HEOS	HBUSY			HADS	HHTRGE	HTSEL1	HTSEL0
Read/Write		R			R/W			-
リセット後	0	0			0	0	0	0
	最優先	最優先 AD 変換			最優先 AD 変換	ハードウェア	ハードウェアト	リガの選択
機能	AD 変換	BUSY フラグ			開始	トリガによる	00 : INTTB10 害	込み
	シーケンス	0:変換停止			0 : Don't Care	最優先 AD	01 : Reserved	
	フラグ	1:変換中			1: AD 変換開始	変換	10: ADTRG	
	0:変換シ				_ (0:禁止	11 : I ² S Samplir	ng Counter 出力
	ーケン				リードすると常	1:許可)		
	ス中ま				に"0"がリードさ			
	たは開				れます((15		
	始前							
	1:変換シ							
	ーケン			4			41	>
	ス終了						2 ///	

AD モードコントロールレジスタ 3(最優先変換制御)

ADMOD3 (12BBH)

	70 L	1 7 7	- 700	775		(11)	10//	/
	7	6	5	4	3	2		0
bit Symbol	=	HADCH2	HADCH1	HADCH0		4		=
Read/Write		R/	W					R/W
リセット後	0	0	0(0	7			0
機能	"0"を ライト してくだ さい	最優先変換 選択	アナロダ入力	チャネルの				"0"を ライト してくだ さい

→アナログ入力チャネル選択

, , , , , , , , , , , , , , , , , , , ,	V 22 1/1				
<hadch2:0></hadch2:0>	最優先変換時の アナログ入力チャネル				
000	AN0				
(// 001	AN1				
010	AN2 AN3(注) AN4				
011					
100					
101	AN5				
110	Reserved				
111	Reserved				

注) PG3 端子を ADTRG として使用する場合、設定することはできません。

図 3.23.4 AD コンバータ関係のレジスタ

AD モードコントロールレジスタ 4 (AD 監視機能制御)

ADMOD4 (12BCH)

ハレヒ 「コン「コールレンハッキ (八世 血)が機能的呼)									
	7	6	5	4	3	2	1	0	
bit Symbol	CMEN1	CMEN0	CMP1C	CMP0C	IRQEN1	IRQEN0	CMPINT1	CMPINT0	
Read/Write	R/W						F	R	
リセット後	0	0	0	0	0	0	0	0	
	AD 監視機能 1	AD 監視機能 0	AD 監視機能 1	AD 監視機能 0	AD 監視機能 1	AD 監視機能 0	AD 監視機能 1	AD 監視機能 0	
機能	0:禁止	0:禁止	割り込みの	割り込みの	割り込みの	割り込みの	割り込みの	割り込みの	
	1:許可	1:許可	発生条件	発生条件	許可	許可	ステータス	ステータス	
			0:小	0:小	0:禁止	0:禁止	0: 未発生	0:未発生	
			1:等しい	1:等しい	1:許可(注)	1: 許可(注) 🔨	1:発生	1:発生	
			または大	または大		(\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \			

注) AD 監査機能割り込みが発生すると自動的にクリアされて禁止状態になります。

AD モードコントロールレジスタ 5 (AD 監視機能制御)

ADMOD5 (12BDH)

7.0 C 1 T 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7							
	7	6	5	4	(3)	2	0
bit Symbol		CM1CH2	CM1CH1	CM1CH0		CM0CH2	CM0CH1 CM0CH0
Read/Write			R/W	(()		^	R/W
リセット後		0	0	0	\int_{C}	0	0
		AD 監視機能	1用の被比	較アナログ		AD 監視機能	160用の被比較アナログ
機能		チャネル			~	チャネル	
		000 : AN0	100 : Al	14		000 : AN0))100 : AN4
		001 : AN1	101 : Al	V 5		001 ; AN1	101 : AN5
		010 : AN2	110 : Re	eserved	()	010 : AN2	110 : Reserved
		011 : AN3	/111 : R	eserved		011 : AN3	111 : Reserved

図 3.23.5 AD コンバータ関係のレジスタ

- 注 1) <HHTRGE>、<HTRGE>に"1"を設定してハードウェアトリガにより AD 変換を行なう場合、 ADTRG の場合は 許可をする前に PGFC<PG3F>を"1"(ADTRG)に設定してください。また、16 ビットタイマの INTTBx0 割込みトリガの場合は、タイマ動作の停止中にまず、<TSEL1:0>、<HTSEL1:0>を"00"に設定してトリガ要因にタイマを選択し、次に<HHTRGE>、<HTRGE>を"1"に設定して許可を行なってください。最後にタイマを動作させる事により、一定間隔での AD 起動が可能となります。
- 注 2) ADTRG での AD 変換の起動を途中で中止する場合は、最初にハードウェアトリガを禁止(<HHTRGE>=0、 <HTRGE>=0)してから、PGFC<PG3F>を"0"にして汎用 PORT に設定してください。
- 注 3) ADTRG での AD 起動を行なう場合は、許可後(<HHTRGE>= "1"または<HTRGE>= "1")に f_{SYS} で 3 クロック経 過後可能になります。それ以前に入力された起動は無視されます。
- 注 4)AD 監視機能の比較レジスタ値を変更する時は、AD 監視機能を禁止(ADMOD4<CMEN1:0> = "0")にしてから行ってください。

TOSHIBA

AD 変換結果下位レジスタ 0 7 6 3 2 1 0 ADREG0L bit Symbol OVR0 ADR01 ADR00 ADR0RF (12A0H) Read/Write リセット後 0 0 機能 AN0 AD 変換結果下位 オーバラン AD 変換結果 2ビット格納 フラグ 格納フラグ 0:発生無し 1:変換 1: 発生 結果有 AD 変換結果上位レジスタ 0 2 7 5 4 0 6 3 1 ADREG0H bit Symbol ADR09 ADR07 ADR04 ADR03 ADR02 ADR08 ADR06 ADR05 (12A1H) Read/Write (0 リセット後 0 0 0 0 0 0 能 AN0 AD 変換結果上位 8 ビット格納 AD 亦物結果下位しジスタイ


ADREG1L (12A2H)

	AD 変換結果下位レジスター									
	7	6	5	4	3	2 <	740/	0		
bit Symbol	ADR11	ADR10					OVR1	ADR1RF		
Read/Write	F	3		1		44) F	۸		
リセット後	0	0	J			¥ //	0	0		
機能	AN1 AD 変	換結果下位			((オーバラン	AD変換結果		
	2 ビッ	ト格納					フラグ	格納フラグ		
			()	7 //			0: 発生無し	1:変換		
							1: 発生	結果有		

AD変換結果上位レジスタ 1

ADREG1H (12A3H)

AD 変換相米工匠レンハブー											
	7	(6)	5	4	3	2	1	0			
bit Symbol	ADR19	ADR18	ADR17	ADR16	ADR15	ADR14	ADR13	ADR12			
Read/Write	R										
リセット後	0	0	0 ($\supset Q$	0	0	0	0			
機能	ANI AD 恋挽結果上位8ピット格納										



ビット 1 はオーバランフラグ<OVRx>です。両方の変換結果格納レジスタ(ADREGxH, ADREGxL)をリードする前に変換結果が上書きされると"1"にセットされます。フラグのリードにより"0"にクリアされます。

図 3.23.6 AD コンバータ関係のレジスタ

TOSHIBA TMP92CF26A

AD 変換結果下位レジスタ 2 7 6 5 3 2 1 0 bit Symbol ADREG2L ADR21 ADR20 OVR2 ADR2RF Read/Write (12A4H) リセット後 0 AN2 AD 変換結果下位 AD 変換結果 オーバラン 2ビット格納 フラグ 格納フラグ 機能 0: 発生無し 1:変換 1: 発生 結果有 AD 変換結果上位レジスタ 2 7 5 Ź 6 4 3 1 0 bit Symbol ADR24 ADREG2H ADR29 ADR28 ADR27 ADR26 ADR25 ADR23 ADR22 (12A5H) Read/Write _ リセット後 (0 0 0 0 0/ 0 0 機能 AN2 AD 変換結果上位 8 ビット格納 AD 変換結果下位レジスタ 3 7 6 5 3 2 Y 0 4 ADREG3L bit Symbol ADR31 ADR30 OVR3 ADR3RF Read/Write (12A6H) リセット後 0 0 0 AN3 AD 変換結果下位 オーバラン AD変換結果 2ビット格納 フラグ 格納フラグ 機能 1:変換 0: 発生無し 1: 発生 結果有 AD変換結果上位レジスタ3 7 6 2 5 3 1 0 ADREG3H bit Symbol ADR39 ADR38 ADR37 ADR36 ADR35 ADR34 ADR33 ADR32 (12A7H) Read/Write リセット後 Ó 0 0 機 能 AN3 AD 変換結果上位 8 ビット格納 チャネル×の変換値 **ADREGxL ADREGXH**

ビット1はオーバランフラグ<OVRx>です。両方の変換結果格納レジスタ(ADREGxH, ADREGxL)をリードする前に変換結果が上書きされると"1"にセットされます。フラグのリードにより"0"にク

ると、"0" にクリアされます。

ビット $5\sim2$ をリードすると、常に "0" になります。 ビット 0 は、AD 変換結果格納フラグ < ADRXRF> です。AD 変換値が格納されると、"1" にセットされます。下位のレジスタ (ADREGXL) をリードす

リアされます。

図 3.23.7 AD コンバータ関係のレジスタ

TOSHIBA TMP92CF26A

AD変換結果下位レジスタ4

ADREG4L (12A8H)

	7	6	5	4	3	2	1	0
bit Symbol	ADR41	ADR40					OVR4	ADR4RF
Read/Write	F	3						R
リセット後	0	0					0	0
		換結果下位				^	オーバラン	AD 変換結果
機能	2ビッ	ト格納					フラグ	格納フラグ
						6	0: 発生無し	1:変換
							1: 発生	結果有

AD変換結果上位レジスタ4 人

ADREG4H (12A9H)

				-					
	7	6	5	4	3	2	1	0	
bit Symbol	ADR49	ADR48	ADR47	ADR46	ADR45	ADR44	ADR43	ADR42	
Read/Write	R								
リセット後	0	0	0	0	0	0	9	0	
機能	AN4 AD 変換結果上位 8 ビット格納								

AD 変換結果下位レジスタ 5


ADREG5L (12AAH)

AD変換結果下位レンス多う										
	7	6	5	4	3	2 <	TY()	0		
bit Symbol	ADR51	ADR50				4	OVR5	ADR5RF		
Read/Write	F	3	7	7		4))	۸		
リセット後	0	0	/) //	0	0		
	AN5 AD 変	換結果下位			(オーバラン	AD 変換結果		
機能	2ビッ	ト格納					フラグ	格納フラグ		
1X BE				> /		\	0: 発生無し	1:変換		
							1: 発生	結果有		

AD変換結果上位レジスタ5

ADREG5H (12ABH)

	7	(6	5	4	3	2	1	0		
bit Symbol	ADR59	ADR58	ADR57	ADR56	ADR55	ADR54	ADR53	ADR52		
Read/Write	R									
リセット後	0		0 /	\bigcirc	0	0	0	0		
機能	AN5 AD 変換結果上位 8 ビット格納									



モットトはオーハランフラグの変換結果格納レジスタ(ADREGxH, ADREGxL)をリードする前に変換結果が上書きされると"1"にセットされます。フラグのリードにより"0"にクリアされます。

図 3.23.8 AD コンバータ関係のレジスタ

最優先 AD 変換結果下位レジスタ SP

ADREGSPL (12B0H)


	7	6	5	4	3	2	1	0
bit Symbol	ADRSP1	ADRSP0					OVSRP	ADRSPRF
Read/Write	F	₹					1	R
リセット後	0	0					0	0
166 45	AD 変換 2 ビッ	結果下位 ト格納					オーバランフラグ	AD 変換結果 格納フラグ
機能							0: 発生無し 1: 発生	1:変換 結果有

最優先 AD 変換結果上位レジスタ SP

ADREGSPH (12B1H)

-										
		7	6	5	4	3	2	1	0	
ı	bit Symbol	ADRSP9	ADRSP8	ADRSP7	ADRSP6	ADRSP5	ADRSP4	ADRSP3	ADRSP2	
ı	Read/Write	R								
ı	リセット後	0	0	0	0	0	0	0	0	
ı	機能	AD 変換結果上位 8 ビット格納								

チャネル×の変換値



- ビット5~2をリードすると、常に"0"になります。
- ビット 0 は、AD 変換結果格納フラグ <ADRxRF>です。AD 変換値が格納されると、"1"にセットされます。下位のレジスタ (ADREGxL) をリードすると、"0"にクリアされます。
- ビット 1 はオーバランフラグ<OVRx>です。両方の変換結果格納レジスタ(ADREGxH, ADREGxL)をリードする前に変換結果が上書きされると"1"にセットされます。フラグのリードにより"0"にクリアされます。

図 3.23.9 AD コンバータ関係のレジスタ

AD 変換結果比較基準 0 下位レジスタ

ADCM0REGL (12B4H)

	7	6	5	4	3	2	1	0
bit Symbol	ADR21	ADR20						
Read/Write	Read/Write R/W							
リセット後	0	0						
機能	機 能 AD 変換結果比較基準 下位 2 ビット格納							

AD 変換結果比較基準 0 上位レジスタ

ADCM0REGH (12B5H)

	7	6	5	4	3	((2/ 5)	1	0		
bit Symbol	ADR29	ADR28	ADR27	ADR26	ADR25	ADR24	ADR23	ADR22		
Read/Write		R/W								
リセット後	0	0 0 0 0 0 0 0								
機能	AD 変換結果比較基準上位 8 ビット格納									

AD 変換結果比較基準 1 下位レジスタ

ADCM1REG L (12B6H)

		ハレ友沃	加木地铁鱼	<u>></u> ∓ 1/14	4 PKY			7
	7	6	5	4	<u></u>	(2)	9	0
bit Symbol	ADR21	ADR20		4	//		74	
Read/Write	Read/Write R/W					Z		
リセット後	0	0		1		7		
機能	AD 変換結果比較基準 下位 2 ビット格納					776		

AD 変換結果比較基準 1 上位レジスタ

ADCM1REGH (12B7H)

		7	6	5,	4	3	2	1	0	
ı	bit Symbol	ADR29	ADR28	ADR27	ADR26	ADR25	ADR24	ADR23	ADR22	
	Read/Write		\(\R\W\)							
	リセット後	0	0) o	0	0	0	0	0	
	機能		AD 変換結果比較基準上位 8 ビット格納							

注) このレジスタへ値を設定する時、または値を変更する時は、AD 監視機能を禁止 (ADMOD4<CMEN1:0> = "0") した状態で行なってください。


図 3.23.10 AD コンバータ関係のレジスタ

	7	6	5	4	3	2	1	0		
bit Symbol					_	ADCLK2	ADCLK1	ADCLK0		
Read/Write						R/	W			
リセット後					0	0	0	0		
					"0"をライ	AD 変換クロ	コック選択			
					トしてく	000 : Reser	ved 100 :	f _{IO} /4		
機能					ださい。	001 : f _{IO} /1	101 :	f _{IO} /5		
						010 : f _{IO} /2	110 :	-		
						011: f ₁₀ /3	111 :	f _{IO} /7		

注 1) AD 変換は上記レジスタで選択されたクロックで実行されますが、保証精度を満足するためには AD 変換クロックを 12MHz 以下になるように変換クロックを選択する必要があります。

注 2) AD 変換中は変換クロックを切り替えないでください。

図 3.23.11 AD コンバータ関係のレジスタ



f _{IO} (f _{SYS} /2)	<adclk2:0></adclk2:0>	ADCLK	AD 変換速度
40MHz	100(f _{IO} /4)	10.0MHZ	12 μsec
	101(f _{IO} /5)	8MHZ	15 μsec
30MHz	011(f _{IO} /3)	10.0MHZ	12μsec
\wedge	100(f ₁₀ /4)	7.5MHZ	16usec

AD 変換速度は下記計算式で求められます。 変換速度 = 120×(1/ADCLK)

3.23.2 動作説明

3.23.2.1 アナログ基準電圧

アナログ基準電圧の"H"レベル側を VREFH 端子に、"L"レベル側を VREFL 端子に印加します。

3.23.2.2 アナログ入力チャネルの選択

アナログ入力チャネルの選択は、ADコンバータの動作モードによって異なります。

- (1) 通常 AD 変換時
- アナログ入力チャネルを固定で使用する場合 (ADMOD1<SCAN>("0")
 ADMOD1<ADCH2:0>の設定により、アナログ入力 AN0~AN5 端子の中から1チャネルを選択します。
- アナログ入力チャネルをスキャンで使用する場合 (ADMOD1<SCAN>="1") ADMOD1 <ADCH2:0> の設定により、6種類のスキャンモードの中から1つのスキャンモードを選択します。
- (2) 最優先 AD 変換時

ADMOD3<HADCH2:0>の設定により、アナログ入力 ANO-AN5 端子の中から 1 チャネルを選択します。

リセット後は ADMOD1<SCAN> は"0"に ADMOD1<ADCH2:0> は "000" に初期化され、これにより選択が行なわれますので、AN0 端子のチャネル固定入力が選択されます。 なお、アナログ入力チャネルとして使用しない端子は、通常の入力ポートとして使用できます。

3.23.2.3 AD変換開始

AD変換には、通常 AD変換と最優先 AD変換の2種類があります。

通常 AD 変換は ADMOD0<ADS> に "1" を設定することによりソフトで起動が掛かります。また、最優先 AD 変換は ADMOD2<HADS> に "1" を設定することによりソフトで起動が掛かります。

通常 AD 変換は ADMOD1<REPEAT, SCAN>で指定される 4 種類の動作モードから 1 つの動作モードが選択されます。最優先 AD 変換の動作モードはチャネル固定のシングル変換のみです。

また、通常 AD 変換は ADMOD0<TSEL1:0>、最優先 AD 変換は ADMOD2<HTSEL1:0>で選択されるハードウェアトリガにより起動を掛けることができます。このビットが"10"の場合は、 ADTRG 端子より入力される信号の立ち下がりエッジにより起動が掛かり、このビットが"00"の場合は通常 AD 変換は 16 ビットタイマ割込み INTTB00 で起動がかかり、最優先 AD 変換の場合は 16 ビットタイマ割込み INTTB10 で起動がかかります。このビットが"11" の場合は、I2S サンプリングクロックで起動がかかります。ハードウェアトリガが許可された場合でもソフトウエア起動は有効です。

注) HHTRGE が ON の状態で、HTSEL を切り替えると予期せぬ割り込みが発生する可能性があります。HTSEL を切り替える場合は、一旦 HHTRGE を OFF に設定後、切り替えるようにしてください。

通常 AD 変換が開始されると、AD 変換中を示す AD 変換 Busy フラグ (ADMOD0<BUSY>)が"1"にセットされます。また、最優先 AD 変換が開始されると、AD 変換中を示す AD 変換 Busy フラグ(ADMOD2<HBUSY>)が1にセットされます。

通常AD変換中に最優先変換開始された場合、ADMODO<BUSY>は"1"に保持されます。

<HEOS>、<EOS>は変換が終了すると"1"になります。このフラグはリードした時のみ "0"にクリアされます。

通常AD変換中にADMOD0<ADS> に"1"を設定すると通常AD変換が再起動されます。 再起動された時点でそれまでの通常AD変換は直ちに中止されます。

通常 AD 変換中にハードウェアトリガによる通常 AD 変換の起動が許可されている場合は、ハードウェアトリガからの起動条件が成立するごとに通常 AD 変換が再起動されます。 再起動された時点でそれまでの通常 AD 変換は直ちに中止され、再起動が掛かります。

通常 AD 変換中に ADMOD2<HADS>に"1"を設定する、またはハードウェアトリガによる最優先 AD 変換の起動が許可されていて、ハードウェアトリガからの起動条件が成立すると、現在変換中の AD 変換を直ちに中止して、最優先 AD 変換が始まり ADMOD3<HADCH2:0>で指定されるチャネルの AD 変換(チャネル固定のシングル変換) が開始されます。この結果が ADREGSPH/L へ格納されると、中止したチャネルから通常 AD 変換を再開します。

注) AD 変換が重なる場合、3回以上の変換が重なることは出来ません。

禁止例 1:1 回目通常変換 → (1 回目通常変換が終了する前に)2 回目通常変換開始

→ (2回目通常変換が終了する前に)3回目通常変換開始

禁止例 2:1 回目通常変換 → (1 回目通常変換が終了する前に)2 回目通常変換開始

→ (2回目通常変換が終了する前に)3回目最優先変換開始

3.23.2.4 AD変換モードとAD変換終了割り込み

AD 変換には、次の 4 つの動作モードが用意されています。通常 AD 変換の場合は ADMOD1<REPEAT, SCAN>の設定により選択ができます。最優先 AD 変換の場合はチャネル固定のシングル変換モードのみです。

- a. チャネル固定シングル変換モード
- b. チャネルスキャンシングル変換モード
- c. チャネル固定リピート変換モード
- d. チャネルスキャンリピート変換モード

(1) 通常 AD 変換

動作モードの選択は、ADMOD1<REPEAT, SCAN> で行います。AD 変換が開始 されると ADMOD0<BUSY>が"1"にセットされます。指定された AD 変換が終了すると、AD 変換終了割り込み (INTAD) が発生し、AD 変換シーケンス終了を示す ADMOD0<EOS> が"1"にセットされます。

a. チャネル固定シングル変換モード

ADMOD0 <REPEAT, SCAN> に"00"を設定すると、チャネル固定シングル変換モードになります。

このモードでは、選択した 1 チャネルの変換を 1 回だけ行います。変換が終了した後、ADMOD0<EOS>が"1"にセットにされ、INTAD 割り込み要求が発生します。 <EOS>はリードする事でのみ "0"にクリアされます。

b. チャネルスキャンシングル変換モード/

ADMOD0 <REPEAT, SCAN> に"01"を設定すると、チャネルスキャンシングル変換モードになります。

このモードでは、選択したスキャンチャネルの変換をそれぞれ1回だけ行います。 スキャン変換が終了した後、ADMOD0<EOS>が"1"にセットにされ、INTADの割り 込み要求が発生します。<EOS>はリードする事でのみ"0"にクリアされます。

c. チャネル固定リピート変換モード

ADMOD0<REPEAT,SCAN>に"10"を設定するとチャネル固定リピート変換モードになります。

このモードでは、選択した I チャネルの変換を繰り返し行います。変換が終了した後、ADMOD0<EOS>が"1"にセットされます。INTAD 割り込み要求発生タイミングは ADMOD1 <ITM>の設定により選択できます。<EOS>がセットされるタイミングも割込みのタイミングに連動します。

ADMOD0<EOS>はリードする事でのみ "0"にクリアされます。

<ITM> を "0" に設定すると AD 変換が 1 回終了するごとに割り込み要求が発生します。この場合変換結果は常に格納レジスタ の ADREGxH/L に格納されます。格納時点で EOS は 1 になります。

<ITM>を"1"に設定するとAD変換が4回終了するごとに割り込み要求が発生します。この場合変換結果は格納レジスタのADREG0H/L~ADREG3H/Lに順次格納されます。ADREG3に格納後<EOS>は"1"に設定され、再びADREG0から格納を始めます。ADMOD0<EOS>は4回目の変換結果が格納されると"1"になります。
<EOS>はリードする事でのみ"0"にクリアされます。

d. チャネルスキャンリピート変換モード

ADMOD0 <REPEAT, SCAN> に "11" を設定するとチャネルスキャンリピート変換モードになります。

このモードでは、選択したスキャンチャネルの変換を繰り返し行います。最終チャネルの変換が終了するごとに ADMOD0<EOS>が"1"にセットされ、INTAD 割り込み要求が発生します。ADMOD0<EOS>はリードする事でのみ"0"にクリアされます。

リピート変換モード (c、d のモード) の動作を停止する場合は、ADMOD1 < REPEAT> に "0" をライトしてください。実行中のスキャン変換を終了した時点で、リピート変換モードは終了します。

ADMOD0<I2AD>= "0"の場合の IDLE2、IDLE1、STOP モードのスタンバイモードへ移行すると、AD 変換中でも AD コンバータはただちに動作を停止します。従って、スタンバイモードに移行するときの AD コンバータ状態によっては AD コンバータは動作が停止しても電流を消費する事があります。これを避けるためには移行前に AD コンバータの動作を停止してください。

(2) 最優先 AD 変換

動作モードはチャネル固定のシングル変換のみです。ADMOD1<REPEAT, SCAN>の設定は関係ありません。起動条件が成立すると、ADMOD3<HADCH2:0>で指定されるチャネルの変換を一回だけ行います。変換が終了すると、最優先 AD 変換終了割り込み(INTADHP)が発生して、ADMOD2<HEOS>は"1"にセットされます。HEOS フラグはリードする事でのみ"0"にクリアされます。

表 3.23.1 AD 変換モードと割り込み発生タイミング、フラグ動作の関係


	割り込み発生	EOS セット	>	ADMOD1	
変換モード	タイミング	タイミング (注)	ITM	REPEAT	SCAN
チャネル固定 シングル変換	変換終了後	変換終了後	П	0	0
チャネル固定 リピート変換	1回変換ごと	変換が1回 終了ごと	0	1	0
\sim	4回変換ごと	変換が4回 終了後	1	1	U
チャネルスキャン シングル変換	スキャン変換 終了後	スキャン変換 終了後	-	0	1
チャネルスキャン リピート変換	1回のスキャン 変換終了ごと	1 回のスキャン 変換終了ごと	-	1	1

注) EOS はリードする事でのみ "0"にクリアされます。

3.23.2.5 最優先変換モード

通常 AD 変換に割り込んで、最優先 AD 変換を行う事ができます。最優先 AD 変換は ADMOD2<HADS>に"1"を設定するソフトによる起動と、ADMOD2<HTSEL1:0>の設定によりハードウェアトリガを用いた起動ができます。通常 AD 変換中に最優先 AD 変換が起動されると、現在変換中の AD 変換を直ちに中止して ADMOD3<HADC2:0>で指定されるチャネルのシングル変換を行います。変換結果は ADREGSPH/L へ格納され、最優先 AD 変換割込み(INTADHP)が発生します。その後に通常 AD 変換が中止したチャネルから再開されます。また、最優先 AD 変換中の最優先 AD 変換の起動は無視されます。

例) ADMOD1<REPEAT,SCAN> = "11"、ADMOD1<ADCH2:0> = "011"でチャネル AN0~AN3 までのリピートスキャン変換中に ADMOD3<HADCH2:0> = "101"で AN5 の最優先 AD 変換が起動された場合



3.23.2.6 AD監視機能

ADMOD4<CMEN1:0>に1を設定するとAD監視機能が有効になり、ADMOD5で指定されたアナログチャネル変換終了後に結果格納レジスタの内容が比較基準レジスタ 0/1の値より大または小 (CMP1C,0C で大か小は指定)になると IRQEN1,0の許可状態に応じてAD監視機能割り込みが発生します。また、この比較動作は該当変換結果格納レジスタへ結果が格納されるごとに行われ、条件が成立すると割り込みが発生します。また、AD監視機能に割り当てている格納レジスタは通常ではソフトでリードは行われませんので、オーバランフラグ<OVRx>は常にセットされていることになり、変換結果格納フラグ<ADRxRF>もセットされているので注意してください。それぞれを別チャネルに割り当てた場合には2つのアナログチャネルに対して、大または小の監視が可能です。また、同じチャネルに割り当てた場合には、電圧範囲を設定した監視が可能です。

3.23.2.7 AD変換時間

1回当たりの AD 変換は、サンプリングロクロック を含む 120 クロックです。AD 変換 クロックは ADCLK<ADCLK2:0>によって、 f_{10} の $1/1\sim1/7$ の中から選択されます。保証精度を満足するためには AD 変換クロックを 12MHz 以下、すなわち AD 変換時間を 10 μ s 以上にする必要があります。

3.23.2.8 AD変換結果の格納とリード

AD 変換結果は、通常 AD 変換の AD 変換結果上位/下位レジスタ (ADREGOH/L~ADREG5H/L) に格納されます(ADREGOH/L~ADREG5H/L は、リード専用のレジスタです)。

チャネル固定リピート変換モードでは、AD 変換結果は、ADREG0H/L から ADREG3H/L へと順次格納されます。それ以外のモードでは、チャネル AN0、AN1、AN2、 AN3、AN4、AN5 の変換結果がそれぞれ ADREG0H/L、ADREG1H/L、ADREG2H/L、ADREG3H/L、ADREG3H/L、ADREG5H/L に格納されます。

表 3.23.2にアナログ入力チャネルとAD変換結果レジスタの対応を示します。

公のにのに ブラーブババン (イン)と 人に 交換 情味 とう バスの がい								
アナログ入力	AD 変換結果レジスタ							
チャネル (ポート G)	右記以外の変換モード	チャネル固定リピート 変換モード (4 回ごと)						
AN0	ADREG0H/L	ADREGOH/L ←						
AN1	ADREG1H/L	ADREG1H/L						
AN2	ADREG2H/L	ADREGIT/L						
AN3	ADREG3H/L	ADREĞ2H/L						
AN4	ADREG4H/L	ADREG3H/L						
AN5	ADREG5H/L							

表 3.23.2 アナログ入力チャネルと AD 変換結果レジスタの対応

注) オーバランを漏れなく検出するために、変換結果格納レジスタの上位を先にリードし、次に下位をリードしてください。この結果、下位に存在する OVRn="0"、ADRnRF="1"であれば、正しい変換結果を得た事になります。

3.23.2.9 データポーリング

割り込みを使用せずにデータポーリングで AD 変換結果を処理する場合は ADMOD0<EOS>のポーリングをしてください。ADMOD0<EOS>が"1"にセットされたことを確認後に AD 変換格納レジスタをリードしてください。



設定例:

1. AN3 端子のアナログ入力電圧を AD 変換し、AD 割り込み (INTAD) 処理ルーチンで変換値を 2800H のメモリヘライ トする場合

メインルーチンでの設定

7 6 5 4 3 2 0 1 INTAD をイネーブルにし、レベルを "4" に設定します。 INTEAD 1 0 0 ADMOD1 アナログ入力チャネルを AN3 に設定します。 ADMOD0 $\leftarrow X X 0$ 0 チャネル固定シングル変換モードで変換を開始します。

割り込みルーチンでの処理例

WA ← ADREG3

WA ← >>6

(2800H) ∠ WA 汎用レジスタ WA (16 ビット) へ ADREG3L、ADREG3H の値 をリードします。

WA にリードした内容を右へ6回シフトし上位ビットに "0" を入れます。

アドレス 2800H へ WA の内容をライトします。

2. ANO~AN2 の 3 端子のアナログ入力電圧をチャネルスキャンリピート変換モードで AD 変換し続ける場合

INTEAD 1 0 0 0 ADMOD1 0 0 0 1 0 1 0

ADMOD0 1 INTAD を禁止します。

アナログ入力チャネルを ANO~AN2 に設定します。

チャネルスキャンリピート変換モードで変換を開始します。

3. AN2 端子のアナログ入力電圧を最優先 AD 変換し、最優先 AD 変換終了割込み(INTADHP)処理ルーチンで変換値 を 2A00H のメモリヘライトする場合

メインルーチンでの設定

INTEAD 0 1 ADMOD1 0 0 0 0 0 0 ADMOD3 0 0 1 0 0 0 0 0 ADMOD2 1 0 ſα 0 0

最優先 AD 変換をソフト起動で開始します。 0 0

割り込みルーチンでの処理例

← ADREGSP WA

← WA

WA >>6

(2A00H)

INTADHP をイネーブルにし、レベル"5"に設定します。

DAC を On させます。

アナログ入力チャネルを AN2 に設定します。

汎用レジスタ WA (16 ビット) へ ADREGSP、ADREGSPH の 値をリードします。

WA にリードした内容を右へ6回シフトし上位ビットに"0" を入れます。

アドレス 2A00H へ WA の内容をライトします。

4. AN4 端子のアナログ入力電圧をチャネル固定シングルモードで通常 AD 変換し、変換結果が AD 変換比較レジス タに設定された値以上であれば、AD 比較機能割込み(INTADM)処理ルーチンで変換値を 2C00H のメモリにライト する場合

メインルー -チンでの設定

INTEAD 0 1 1 ADMOD5 0 0 0 0 \1 0 0 0

ADMOD4 0 0 0 **0** 0 0 0 INTAD をイネーブルにし、レベルを "3" に設定します。

AD 比較機能"0"を許可、比較割込み"0"発生を許可、比較割込 み"0"発生条件「変換結果 ≥ 結果比較レジスタ」

ADMOD1 Ò 0 0 0 0 0 ADMOD0 0 0 0 0

割り込みルーチンでの処理例 ← ADREG4 WA

WA ← >>6

(2C00H) \leftarrow WA

X : Don't care, -: No change

比較"0"用の被比較アナログ入力チャネルを AN4 に設定しま

アナログ入力チャネルを AN4 に設定します。 通常 AD 変換をソフト起動で開始します。

汎用レジスタ WA (16 ビット) へ ADREG4L、ADREG4H の値 をリードします。

WA にリードした内容を右へ 6 回シフトし上位ビットに "0" を入れます。

アドレス 2C00H へ WA の内容をライトします。

TOSHIBA TMP92CF26A

3.24 ウォッチドッグタイマ (暴走検出用タイマ)

暴走検出用のウォッチドッグタイマを内蔵しています。

ウォッチドッグタイマ (WDT) は、ノイズなどの原因により CPU が誤動作 (暴走) を始めた場合 これを検出し、正常な状態に戻すことを目的としています。暴走を検出するとノンマスカブル割り 込みを発生し CPU に知らせます。

また、このウォッチドッグタイマアウトを内部リセットへ接続することにより、強制的にリセット動作を行うことができます。(外部のRESET端子のレベルは変化しません。)

3.24.1 構成

図 3.24.1にウォッチドッグタイマのブロック図を示します。




図 3.24.1 ウォッチドッグタイマのブロック図

注)外乱ノイズなどの影響によりウォッチドッグタイマが完全な機能を果たせない場合がありますので、機器設計 時には十分な考慮が必要です。

3.24.2 動作説明

ウォッチドッグタイマは、WDMOD<WDTP1:0>で設定された検出時間後に割り込み INTWD を発生させるタイマです。ソフトウエア (命令)でウォッチドッグタイマ用のバイナリカウンタを INTWD 割り込みが発生する前に "0"にクリアすることが必要です。もし、CPU がノイズなどの原因で誤動作 (暴走) しバイナリカウンタをクリアする命令を実行しなければ、バイナリカウンタはオーバフローし、INTWD 割り込みが発生します。 CPU は INTWD 割り込みにより誤動作 (暴走) が発生したことを知り、誤動作 (暴走) 対策プログラムにより正常な状態に戻すことができます。

ウォッチドッグタイマは、リセット解除後ただちに動作を開始します。

また、IDLE1 モードおよび STOP モード中のウォッチドッグタイマは停止しています。バス解放中 (\overline{BUSAK} = "L") は、カウントを続けます。

IDLE2 モードでは、WDMOD<I2WDT>の設定に依存します。必要に応じて、IDLE2 モードに入る前に WDMOD<I2WDT>を設定してください。

ウォッチドッグタイマは、クロック f_{IO} を入力クロッタとする、22 段のベイナリカウンタで構成されています。バイナリカウンタの出力には 2^{15} 、 2^{17} 、 2^{19} および 2^{21} があります。このうちの 1 出力をWDMOD <WDTP1:0> で選択することにより、そのオーバフロー時に、図 3.24.2で示すように、ウォッチドッグタイマ割り込みを発生します。





図 3.24.2 ノーマルモード

また、オーバフロー時に、本LSIをリセットすることも選択可能です。この場合、図 3.24.3 で示すように 32 クロック (102.4 μs @foscH=10 MHz) の期間、リセットを行います。なお、この場合(リセットされた場合)、クロック f_{IO} は、高速発振器のクロックfoscHをクロックギアで 16 分周した f_{SYS} を基に、それを 2 分周して生成されたものが使われます。



TOSHIBA

3.24.3 コントロールレジスタ

ウォッチドッグ タイマ (WDT) は、2 つのコントロールレジスタ (WDMOD, WDCR) によって制御されています。

- (1) ウォッチドッグタイマモードレジスタ (WDMOD)
 - 1. ウォッチドッグタイマ検出時間の設定<WDTP1:0>

暴走検出のためのウォッチドッグタイマ割り込み時間を設定する 2 ビットのレジスタです。リセット時 WDMOD<WDTP1:0> = 00 に初期化されます。

ウォッチドッグ タイマの検出時間は 2^{15} / f_{IO} [S]です。(システムクロックの数は約 65.536 です。)

2. ウォッチドッグタイマイネーブル/ディセーブル制御レジスタ<WDTE>

リセット時 WDMOD<WDTE>=1に初期化されますので、ウォッチドッグタイマはイネーブルになっています。ディセーブルにするには、このビットを"0"にクリアした後に WDCR レジスタにディセーブル コード (B1H) をライトする必要があります。この二重設定のため、暴走によるウォッチドッグタイマのディセーブルが発生し難くなっています。

逆にディセーブル状態からイネーブル状態に戻す場合は、<WDTE>を"1"にセットするだけでイネーブルとなります。

3. ウォッチドッグタイマアウトのリセット接続<RESCR>

暴走検出により本 LSI をリセットするか否かを設定するレジスタです。リセット時 WDMOD<RESCR> = 0 に初期化されますので、ウォッチドッグタイマアウト出力によるリセットは行われません。

(2) ウォッチドッグタイマコントロールレジスタ (WDCR) ウォッチドッグタイマ機能のディセーブルおよびバイナリカウンタのクリアを制御するレジスタです。

ディセーブル制御

WDMOD<WDTE>を"0"にクサアしたあと、このWDCR レジスタにディセーブルコード(B1H)をライトするとウォッチドッグ タイマをディセーブルにすることができます。

設定例:/

イネーブル制御

WDMOD<WDTE>を"1"に設定します。

ウォッチドッグタイマのクリア制御

WDCR レジスタにクリア コード (4EH) をライトすると、バイナリカウンタはクリアされ、再カウントします。

- 注1) ディセーブル制御をする際には一旦クリアコード(4EH) をライトした後ディセーブル制御をしてください。(設定例を参照してください)
- 注2) ウォッチドッグタイマの設定を変更する際は、ディセーブル状態にしてから設定を変更してください。

TOSHIBA TMP92CF26A




図 3.24.5 ウォッチドッグタイマモードレジスタ

3.25 電源管理回路PMC (Power Management Circuit)

微細プロセス製品のリーク(漏れ)電流対策のために、本製品ではスタンバイ時の電流を管理する 電源管理回路を内蔵しています。電源供給は下記の6系統があります。

アナログ電源 (A/D コンバータ用: AVCC & AVSS)

• 3V-A,3V-B 系デジタル I/O 電源 (一般端子用: DVCC3A,3B & DVSSCOM)

1.5V-A 系デジタル内部電源 (一般回路用: DVCC1A & DVSSCOM)

1.5V-B系デジタル内部電源 (RTC、PMC用: DVCC1B & DVSSCOM)

• 1.5V·C 系発振電源 (高周波発振器、PLL用: DVCC1C & DVSS1C)

各電源供給は独立しています(VSS は一部共通)。

6 系統の電源の内、省電力状態時に供給される電源は、外部端子用の電源(DVCC3A,DVCC3B) と、AD コンバータ用電源(AVCC)と、RTC およびバックアップ RAM 用の電源(DVCC1B)です。 DVCC1A と DVCC1C 電源は、省電力状態に移行した後電源をカットしても LSI 内に貫通電流等が発生しないように、電源は内部で分離され信号は遮断されます。

• DVCC3A,DVCC3B 電源

外部端子の保持、外部電源の ON/OFF 制御、スタンバイ解除の割り込み入力用に 3V 系の電源を供給します。

• AVCC 電源

タッチパネル I/F にて、スタンバイ解除の割り込み入力用に 3V 系の電源を供給します。

• DVCC1B 電源

RTC、16kbyte の RAM、電源管理回路用に 1.5V 系の電源を供給します。




図 3.25.1 電源供給システム

3.25.1 SFR

PMCCTL (02F0H)

	7	6	5	4	3	2	1	0
bit symbol	PCM_ON					=	WUTM1	WUTM0
Read/Write	R/W					W	R/W	R/W
システム リセット後	0					0	0	0
Hot リセット後	_					-		-
機能	Power Cut 機能 0: disable 1: enable					"0"をライ トさい。 リード"0"はま なります。	Warm-up 時 00: 2 ⁹ (15.6 01: 2 ¹⁰ (31.2 10: 2 ¹¹ (62.8 11: 2 ¹² (125	25 ms) 25 ms) 5 ms)

- 注 1) Wake-up 要求の割り込み後、約 77μS 後に外部 PWE 信号が"0"から "1"に変化します。この後 Warm-up タイマで設定された時間をカウントアップし、さらに約 92μS 後に、内部のリセット信号が解除される仕組みとなっています。使用する電源のレスポンスや、セット上の条件によって、電源が安定する時間は異なりますので、電源が安定する時間を考慮して、Warm-up 時間を決定してください。
- 注 2) 本レジスタは、通常時常に初期状態(すべてのビットの値は"0")にしておく必要があります。省電力状態に移行する直前に、レジスタへの書き込むようにしてください。また、省電力状態からの復帰直後、すべてのレジスタの値を初期値(すべてのビットの値は"0")に戻してください。詳細は後述の省電力状態移行のフローを参照してください。

<PCM ON>に"1"をライトすることで、以下の動作が変化します。

	PCM_ON = 1	PCM_ON = 0
外部割込み入力	割り込み動作せず、 HOT_RESET 信号発生	割り込み動作
RESET後の動作		AM1:0 端子に依存して起動
HOT_RESET後の動作	AM1:0 端子に依存せず Boot_ROMから起動し 指定内蔵 RAM 領域に Jump	_
Warm-up カウンタ	PWE 端子の変化をトリガに 低周波クロックをカウント後 HOT_RESET を解除	-

3.25.2 詳細動作説明

動作状態と省電力状態(PCM: Power Cut Mode)の状態遷移フローを以下に説明します。

• 省電力状態への移行

省電力状態へ移行させる場合は、CPU は内蔵 RAM で動作させてください。 低周波クロックは動作状態に設定します。また、移行の動作を阻害しないために割込み要求 は禁止し、DMA 動作、WDT、および AD コンバータは停止させてください。


端子の状態をポート機能にて設定します。ただし、PM7 は PWE に機能設定し、内蔵 RTC と外部割込み端子内、Wake-up 時に利用する端子は割り込みが Enable となる入力機能設定とします。

割り込みトリガは、エッジの選択が可能な場合、立ち上がりエッジのみの対応です。また、INT4をTSIとして利用する場合は、デバウンス回路はDisable 状態に設定することが必要です

Wake-up する起動プログラムを内蔵 RAM46000H~49FFFH にライトしておきます。 (WDT や各種初期設定を含め、すべての処理をライトしておく必要があります。)

最後に、PLL を使用している場合は PLL を停止し、スタンバイ状態から Wake-up するときの Warm-up 時間 (電源安定 + 高周波クロック安定時間) を PMCCTL<WUTM1:0>に設定し、PMCCTL<PCM_ON>に "1"をライトして Power Cut に設定し電源を Off します。またこの時同時に、外部 I/O および PMC 回路以外の回路に対し RESET(HOT_RESET)がアサートされます。

注) PMCCTL<PCM_ON>に"1"をライトすることに同期して、電源管理信号(PWE)が "1" から "0" に変化し、外部の 電源をオフします。



- 1. 省電力状態への移行に必要な準備設定
 - (1) Warm-up 後に起動するプログラムのライト(46000H~49FFFH)

Boot ROM では PMCCTL の bit7 の"1" or "0" 判定のみ行っています。WDT や各種 初期設定を含め、すべての処理を起動後の RAM エリア(46000H~49FFFH)にライト しておく必要があります。

(2) 低周波クロックの Enable 制御

省電力モードへの移行や Wake-up の動作などはすべて低周波クロックで動作します。そのため低周波クロックを停止することはできません。

2. 実行順序

(1) プログラムの実行エリア → 内蔵 RAM からのプログラム実行 省電力モードへ移行する際に、その動作を阻害する可能性のある要因をすべて停止 します。

- a. ウォッチドッグタイマの停止
- b. AD コンバータ動作の停止
- c. システムの DMA 動作の停止
 - LCDC の停止
 - SDRAM の Auto リフレッシュの停止(セルフリフレッシュモードへの移行)
 - HDMA 転送の停止
- (2) ポート機能の固定(Pn、PnCR、PnFC、PnDR、Wake-up 用ポートの設定)

Wake-up 可能な外部割込みはすべて立ち上がりエッジのみの対応です。また、INT4 を TSI として利用する場合は、デバウンス回路は Disable 状態に設定することが必要です。

- (3) 割り込みの禁止 (DI 命令の実行)
- (4) PLL 動作の停止

高周波クロック fsys を foschに設定し、PLL 動作を停止させてください。

(5) Warm-up 時間の設定: PMCCTL<WUTM1:0>

Wake-up 要求の割り込み後、約 $77\mu S$ 後に外部 PWE 信号が"0" から "1"に変化します。この後 Warm-up タイマで設定された時間をカウントアップし、さらに約 $92\mu S$ 後に、内部のリセット信号が解除される仕組みとなっています。使用する電源のレスポンスや、セット上の条件によって、電源が安定する時間は異なりますので、電源が安定する時間を考慮して Warm-up 時間を決定してください。($15.625m S\sim 125m S$ から選択可能です。)

- (6) 省電力状態への移行(PMCCTL<PCM_ON>= "1")
 - 注) Warm-up 時間設定ビット PMCCTL<WUTM1:0>と、省電力状態への移行ビット PMCCTL<PCM_ON>の同時設定も可能です。
- (7) 省電力状態への移行時間待ちのためのダミー命令の挿入(NOP×20 を推奨)
 - 注) Warm-up 時間の設定も含めて、PMCCTL レジスタへの書き込みは、省電力状態に移行する時と、省電力状態からの復帰直後(通常状態)しか出来ません。Warm-up 時間を事前に設定しないようにしてください(通常は、常に PMCCTL<WUTM1:0> = "00"の状態にしてください)。

PCM 状態からの復帰

PCM 状態からの復帰は外部割り込みまたは内部リセットにて復帰します。(DVCC1A が遮断された状態でリセットからの復帰は禁止です。事前に DVCC1A への電源を供給し、十分に電圧が安定してからリセットしてください)。対象の割り込みは、RTC割り込み、INTO~INT7(TSI割り込み)および INTKEY割り込みです。

割り込みの種類	割り込み名	備考
RTC 割り込み	INTRTC	
	INT0	立ち上がり設定のみ対応
	INT1	立ち上がり設定のみ対応
	INT2	立ち上がり設定のみ対応
外部端子割り込み	INT3	立ち上がり設定のみ対応
	INT4	TSI の場合、デバウンス回路を Disable 設定する。 立ち上がり設定のみ対応
	INT5	立ち上がり設定のみ対応
	INT6	立ち上がり設定のみ対応
	INT7	立ち上がり設定のみ対応
キー割り込み	INTKEY	KIO~KI8 立ち下がりエッジの対応

表 3.25.1 PCM 状態を復帰可能な割り込み (ポート設定)

割り込み要因の起動は、要求を受付けると電源管理信号(PWE)を "0" \rightarrow "1"とし、電源 OFF してあった各ブロックに電源を供給します。

PMCCTL<WUTM1:0>で設定された Warm-up を行った後、自動的に HOT_RESET を解除し、CPU は外部 AM 端子の状態に関わらず、内蔵 Boot_ROM から起動します。

外部ポートはすべて PCM 状態以前の状態が保持されていますが、PnDR 設定は、内部 HOT_RESET の解除とほぼ同時に解除されます。

出力端子の Hi-Z 状態

→ "1"または "0"出力

入力端子の入力ゲート OFF

→ 入力端子の入力ゲート ON

内蔵 Boot_ROM では最初に PMC 回路内の<PCM_ON>ビットを確認し、"1"であれば、すべての初期設定の前に、内蔵 RAM の 46000 番地へジャンプします。

ソフトウエアの処理で、PMC 回路内の $< PCM_ON>$ ビットを"1"から"0"に戻します。この時、かならず、Warm-up 時間も、初期値に戻すようにしてください。(必ず"00h"をライトしてください)


- 注 1) いずれの割り込みで電源が投入されても、PCM 状態からの割り込み要求では、割り込み動作はしません。また、どの割り込みで Wake-up したかも認識できません。
- 注 2) PMCCTL<PCM_ON>ビットは "1"のまま、保持されています。再度 Power Cut 状態にする場合は、1 度 "0"を ライトし、もう一度 "1"をライトしてください。この時、"0"をライトしてから再度"1"をライトするまでに最低 31uS 以上間隔を空けてください。
- 注 3) Boot モードからの復帰となりますので、一部 S/W で、再設定が必要です。ご注意ください。

内蔵 Boot_ROM が見えた状態 (ベクタアドレス変換許可)から復帰する。

BROMCR (016CH)

	<i>\(\tag{\psi} \)</i>	7	6	5	4	3	2	1	0
R	Bit symbol						CSDIS	ROMLESS	VACE
F	Read/Write							R/W	
	Jセット後						1	0	1
ŧ	幾 能						NAND	ブート ROM	ベクタ
							フラッシュ	0: 使用	アドレス
							エリア	1: バイパス	変換
							CS出力		0: 禁止
							0: 許可		1: 許可
L							1: 禁止		

3.25.3 詳細タイミング説明と注意点



- 1. PMCCTL<PCM_ON>="1"の設定をして省電力状態に移行するには、最大低周波クロックの 3 発分の時間 (約 92μ S)が必要です。また、この低周波クロックの 3 発分の時間(約 92μ S)期間は、外部からの Wake-up 要求は無視されます(省電力モード移行優先)。
- 2. Wake-up 要求から PWE 端子が"0"→"1"変化するまでの時間に最大低周波クロックの 2.5 発分の時間(約 77μ S)が必要です。
- 3. 省電力モードから復帰後、ソフトウエアにて PMCCTL<PCM_ON>を"0"に設定して通常状態に復帰します。再度省電力モードに移行する場合は PMCCTL<PCM_ON>を"0" → "1"と設定しますが、最低、低周波クロックの 1 発分の時間(約 $31\mu S$)は PMCCTL<PCM_ON>を"0"に設定しておく必要があります。 $31\mu S$ 以内に、"1" → "0" → "1"と変化させても省電力モードに移行しない場合があります。
- 4. Wake-up 要求で省電力状態から復帰途中に他の Wake-up 要求が入っても、その要求は無視されます。
- 5. Warm-up 時間終了後最大低周波クロックの 1 発分の時間(約 31μ S)経過した後に、ポートのドライブ設定が解除されます。その後、低周波クロックの 2 発分の時間(約 62μ S)経過した後に内部リセット信号(Hot_Reset)が解除されます。




図 3.25.2 電源供給システム用 外部回路例

図 3.25.2は本システムを利用した外部回路例です。

通常時には上記電源管理端子(PWE)は"1"を出力し、すべてのブロックに電源を供給します。また、Power Cut モード時には"0"を出力し、CPU、内蔵 RAM の一部、AD コンバータおよび RTC を除く内部の周辺回路の電源を OFF し、リーク(漏れ)電流を低減します。Power Cut モードに電源供給されるブロックは I/O(AD 端子含む)、TSI 回路、内蔵 RAM16kbyte、低周波発振回路、RTC、電源管理回路のみとなります。

3.25.4 動作上の注意点

• 電源供給/停止に関する順序(初期電源投入/完全電源停止)


電源の初期電源の供給/完全電源の停止は以下に示すように、電源投入時には内部電源が先に電源投入され、電源停止時は内部電源が跡に電源停止されることが必要です。

電源 ON

(DVCC1A, DVCC1B, DVCC1C) \rightarrow (DVCC3A, DVCC3B, AVCC)

電源 OFF

(AVCC, DVCC3A, DVCC3B) → (DVCC1C, DVCC1B, DVCC1A)



- 注 1) 内部 1.5V 系と外部 3.3V 系電源を、同時に立ち上げ/立ち下げることも可能ですが、その場合、瞬間的に外部端子が不安定の状態になる可能性がありますので、周辺の LSI に接続の機器に影響を与える可能性がある場合には、上図の太線で示すように、内部 1.5V 系電源が確定・安定している間に、外部電源の立ち上げ/立ち下げを行ってください。
- 注 2) 立ち上げ時は 1.5V 系の電源より早く 3.3V 系電源を立ち上げないようにしてください。また、立ち下げ時は 1.5V 系の電源より後に 3.3V 系電源を立ち下げないようにしてください。

設定例:

PCM 状態(省電力状態)への移行の設定例 (INT4 を TSI として使用し復帰させる場合)

PCM 状態(省電力状態)~	への移行の設定例 (INT₄	4 を T:	SI として使用し復帰させる場合)
org	002000h		
ld	(syscr0),40h	;	低周波クロックをイネーブルに設定する
ldw	(wdmod),0b100h	;	WDT を停止に設定する
ldw	(admod0),0000h	;	
ldw	(admod2),0000h	;	AD コンバータを停止に設定する
ldw	(admod4),0000h	;	
ld	(lcdctl0),00h	;	DMA 動作を停止に設定する
ld	(pmfc),80h	;	PM7 を PWE に設定する
ld	(p9fc),40h	;	INT4割り込みをイネーブルに設定する
ld	(inte34),50h	;	割り込みレベルを設定する
ld	(tsicr1),00h	;	デバウンス回路をディセーブルに設定する
ld	(pllcr0), 00h	;	CPU クロックを PLL→f _{OSCH} に切り替え
ld	(pllcr1), 00h	;	PLL 回路を停止する
ld	(pmcctl),00h	;	Warm-up 時間を設定する
di		;	
ld	(pmcctl),80h	;	<pcm_on> をイネーブルに設定する</pcm_on>
			(PCM 状態スタート)
			注) これ以前は PMCCTL レジスタの値は、
			リセット後の初期状態(00h)にしておいて
			ください。
nop × 20			PCM状態移行時間待ち
Wake-up 後の設定例		4	
org	046000h		
5.9			
ld	(pmcctl),00h	ر (ن	<pcm_on>をディセーブルに設定する</pcm_on>
			注) 必ず、同時に Warm-up 時間も初期値に設
	((< '	/	完するようにしてください(必ず "00h"を

設定例 2: PCM 状態(省電力状態)への移行の設定例 (SDRAM をセルフリフレッシュ状態にしたまま復帰する場合)

le	d ((syscr0),40h ;	低周波クロックをイネーブルに設定
le		(wdmod),0b100h ;	ウォッチドッグタイマをディセーブルに設定
le		(admod0),0000h ;	AD コンバータをディセーブルに設定
le		(admod2),0000h ;	
le		(admod4),0000h ;	
le	d ((lcdctl0),00h ;	LCDC をディセーブルに設定
le	d ((pmcctl),00h ;	Warm-up 時間を設定
Je	d ((inte0),55h ;	INTO のレベルを 5 に設定
ϵ	ei !	5 ;	
C	lk (0,0 ;	
le	d ((pccr),00h ;	PC0~PC3 を INT0~INT3 に設定
le	d ((pcfc),01h ;]	
;(((Entry Self R	efresh mode))	;) :	
,((())	res	, ld ;	Self Refresh auto exit 機能をディセーブルに設定
ABP:	ld	(sdcmm),02h ;	All Bank Precharge command に設定
ADF.	ld	a,(sdcmm) ;	1 (40)
	ср	a,00h ;	
	jr	nz,ABP ;	All Bank Precharge command が終了するまでポ
			シリング
	ld	(sdcmm),05h;	Self Refresh Entry command に設定
	nop × 10	C(;)	注) 10 バイト以上の NOP あるいは他の命令を実
			行じてください
	ld	(pj),7fh ;	PJ7=0 に設定
	ld	(pjfc),1fh ;	PJ7=ポート機能に設定
	ld	(pjdr),80h ;	PJDR の ON/OFF を 設定
/// F / DMO			
;(((Entry PMC r		// \	
. DII -##	di	()	77^
; PLL off setti		(pllcr0),00h ;	fsys=foscHに設定
	ld ld	(pllcr1),00h ;	PLL 回路を停止
	IU	(pilci i),oon	I LL 回時を付出
^ ^	ld	(pmcctl),80h ;	PCM 状態をイネーブルに設定
			(PCM モードスタート)
	\bigcirc	nop × 20 ;	PCM 状態移行時間待ち
		\mathcal{A}	
Wake-up 後の部	定例		
	org	046000h ;	
	((\>\		
	ld	(pmectl),00h ;	<pcm_on>をディセーブルに設定する</pcm_on>
	~ / /		注) 必ず、同時に Warm-up 時間も初期値に設定し
~		~	てください。(必ず"00H"をライトしてくださ
			(\)
12 \ ODD 4 1 4	へ / - \	+1-110-111	₹0 #0 // ₂ → ↓ ₄ → →

注) SDRAMC は Wake-up 時に HOT リセットにより初期化されます。

SDRAMC の初期化で SDCKE 端子の出力は初期値である "1"になります。この事により SDRAM はセルフリフレッシュから復帰します。また、同時に SDRAMC のオートリフレッシュ機能も停止状態になりますので、結果として SDRAM のデータは、保持できずに消失します。

SDRAMC は HOT リセットで初期化されますが、ポート回路は HOT リセットによって端子状態が変化しません。この機能を利用し、SDRAM データの消失を防ぐことが出来ます。

PMC 状態への移行の前に SDCKE 端子の機能を、あらかじめ PJ7 端子に設定して"0"が出力されるようにしておきます。 PMC 状態中の PJ7 端子の出力は、PJ および PJDR の設定により決定されますので、上記設定を参考に PCM 状態中に PJ7 端子が"0"を出力するように設定してください。

3.26 積和演算回路(Multiply and Accumulate Calculation unit)

32 ビット × 32 ビット + 64 ビットの高速積和演算回路を内蔵しています。下記にその特徴を示します。

- 1MAC 演算は 1 システムクロックで実行。(レジスタアクセス時間は除く)
- 3つの演算モード:
- 1) 64 ビット + 32 ビット× 32 ビット
- 2) 64 ビット-32 ビット×32 ビット
- 3) 32 ビット × 32 ビット 64 ビット
- 符号なし/符号付き演算に対応。
- 演算は整数演算のみ対応。

3.26.1 レジスタ

TMP92CF26AのMACは1個のコントロールレジスタ、3個のデータレジスタを持っています。 これらは 32 ビットバスで CPU に接続され、1 システムクロック(fsys)でアクセス可能です。

3.26.1.1 コントロールレジスタ

コントロールレジスタを示します。このレジスタを設定することで、MAC の動作を制御します。

MAC コントロールレジスタ

MACCR (1BFCH)

リード モディファイ ライト できません

	7	6	5	4	3	2	1	0
bit Symbol	MOVF	MOPST	MSTTG2	MSTTG1	MSTTG0	MSGMD	MOPMD1	MOPMD0
Read/Write	R/W	W))		R/	W		
リセット後	0	0	0	0	0	0	0	0
	オーバー(演算ソフト	演算スター	トトリガ選択		符号	演算モード	
	クロー	スタート	000: MACM	A<7:0>への音	ライト	モード	00: 64 + 32>	<32
	クラグ) _	0:Don't	001: MACM	B<7:0>への :	ライト	0:符号なし	01: 64 – 32>	<32
	0:オーバー	care	010: MACM	OR<7:0> ^ 0	Dライト	1:符号付き	10: 32×32 –	64
機能	フロー無	1:演算スタ	011: MACM	OR<39:32>	へのライト		11: Reserve	ed
	l V		1xx: <mops< td=""><td>ST>への"1" ラ</td><td>ライト</td><td></td><td></td><td></td></mops<>	ST>への"1" ラ	ライト			
	1:オーバー							
	生生	$\langle \rangle$						

注 1) <MOPST>はライトオンリーです。リードすると"0"がリードされます。

注 2) <MSTTG2:0>への "1xx"設定と<MOPST>への "1"ライトは同ライトサイクルで行えます。

注 3) <MOVF>は演算スタート後 2 システムクロック(f_{SYS}) 確定します。

3.26.1.2 データレジスタ

データレジスタを示します。

	データレジスタ									
	Bit<63:56>	Bit<55:48>	Bit<47:40>	Bit<39:32>	Bit<31:24>	Bit<23:16>	Bit<15:8>	Bit<7:0>		
乗数 A								MACMA		
レジスタ					(1BE3H)	(1BE2H)	(1BE1H)	(1BE0H)		
乗数 B)>	MACMB		
レジスタ					(1BE7H)	(1BE6H)	(1BE5H)	(1BE4H)		
積和				MACORH	_	$(7/\wedge$		MACORL		
レジスタ	(1BEFH)	(1BEEH)	(1BEDH)	(1BECH)	(1BEBH)	(1BEAH)	(1BE9H)	(1BE8H)		

- 注 1) すべてのレジスタはリセット後は"0"にクリアされます。
- 注 2) すべてのレジスタはリードモディファイライト可能です。
- 注 3) すべてのレジスタは、Long Word/Word/Byte アクセス可能です(符号モード利用時は Long アクセスのみ)。
- 注 4) MACCR<MSTTG2:0>に "000","001","010"または"011"を設定し、かつ Word または Byte 単位でライトする場合は、各レジスタの<7:0>ビットを最後にライトしてください。
- 注 5) MACORL レジスタは演算スタート後 1 システムクロック (f_{SYS}) で確定します。また、MACORH レジスタは演算スタート後 2 システムクロック (f_{SYS}) で確定します。よって、演算直後に MACOR レジスタをリードする場合は MACORL レジスタからリードしてください。
- 注 6) 符号モードを使用時 (MACCR<MSGMD>="1")は、MACMA、MACMB レジスタは Long Word 命令(32 ビット)でライトしてください。




3.26.2 動作説明

(1) 演算モード

積和演算および積差演算の3種類の演算モードを持っています。この演算モードはMACCR<MOPMD1:0>で設定します。また、MACCR<MSGMD>で符号なし/符号付きモードの設定をします。各モードの動作を以下に示します。


(a) 64 + 32 × 32 モード

このモードでは、MACMA レジスタと MACMB レジスタの内容を乗算した結果と MACOR レジスタの内容を加算し、その結果を再び MACOR レジスタに格納します。




(b) 64-32×32モード

このモードでは、MACMA レジスタと MACMB レジスタの内容を乗算した結果を MACOR レジスタの内容から減算し、その結果を再び MACOR レジスタに格納します。



(c) 32×32-64モード 4

このモードでは、MACOR レジスタの内容を MACMA レジスタと MACMB レジスタの 内容を乗算した結果から減算し、その結果を再び MACOR レジスタに格納します。



(d) 符号モード

積和および積差演算モードとも、符号なしおよび符号付きモードの演算を実行可能です。符号付きモードでは、MACMA/MACMB/MACORレジスタは符号付きレジスタとなり、最上位ビットを符号ビット、設定データを 2 の補数値として扱います。符号モードにより表現できる数値を表 3.26.1に示します。

表 3.26.1 データの表現範囲

	MACMA, MACMB レジスタ	MACOR レジスタ
符号なし	0 ~ 2 ³² –1	$0 \sim 2^{64} - 1$
符号付き	−2 ³¹ ~ +2 ³¹ -1	$-2^{63} \sim +2^{63} -1$

符号付きモードは MACMA/MACMB レジスタへの設定値が符号付き(2 の補数)データ の場合に使用してください。また符号なしモードでも、MACOR レジスタのみについては 符号付き(2 の補数)データを設定することにより符号付きで加減算が可能です。

符号モードを使用時 (MACCR<MSGMD>="1")は、MACMA、MACMB レジスタは Long Word 命令(32 ビット)でライトしてください。

(1) 演算スタートトリガ

トリガの選択は、データレジスタ MACMA/MACMB/MACOR へのライトおよびソフトスタート(MACCR<MOPST>= "1")から選択可能です。この設定は MACCR<MSTTG2:0>で行います。

(2) オーバーフローフラグ

演算結果がオーバーフロー (表 8.26.2を参照)するとMACCR<MOVF>は"1"にセットされます。また、一度でもオーバーフローが発生した場合、その後の演算結果に関わらずMACCR<MOVF>は"1"を保持します。また、リード動作等により自動的にクリアされませんので、"0"をライトすることによりクリアしてください。

表 3.26.2 オーバーフローの定義

符号モード	演算結果 (MACOR レジスタ値)	MACCR <movf></movf>
7	MACOR > 2 ⁶⁴ -1	1
符号有り	$0 \le MACOR \le 2^{64}-1$	0
	MACOR < 0	1
) . (MACOR > 2 ⁶³ -1	1
符号無し	$-2^{63} \le MACOR \le 2^{63}-1$	0
	MACOR < -2 ⁶³	1

TOSHIBA

3.26.3 動作例

(1) 符号なし積和演算

「33333333 + 111111111 × 22222222」の積和演算の設定例を示します。

```
(MACCR),0x08
                              ; 符号なし積和演算モード
ld
                              MACMB へのライトで演算スタート
ld
        xde. 0x00000000
ld
        xhl, 0x33333333
ld
        xix, 0x11111111
        xiy, 0x2222222
ld
                              ; MACORL へ 33333333 ライト
ld
        (MACORL),xhl
                              ; MACORH クリア
        (MACORH),xde
ld
                              ; MACMA へ 11111111 ライト
ld
        (MACMA),xix
ld
        (MACMB),xiy
                              ; MACMB へ 22222222 ライト
                                                             演算スタート
                              ; 下位演算結果 0x41FDB975 のリード
Ιd
        xhl,(MACORL)
                              ;オーバーフローの有無確認
bit
        7,(MACCR)
                              ; オーバーフローの場合エラールーチン
        nz,ERROR
jр
                              ; 上位演算結果 0x02468ACF のリード
ld
        xde,(MACORH)
```

(2) 符号付き積差演算

「33333333 - 111111111 × -22222222」の積和演算の設定例を示します

```
(MACCR),0x25
                              , 符号付き積差演算モード
ld
                              <MOPST>への "1"ライトで演算スタ
ld
        xde, 0x00000000
ld
        xhl, 0x33333333
ld
        xix, 0x11111111
                               -2222222
ld
        xiy,0xDDDDDDDE
ld
        (MACORL),xhl
                              ; MACORL へ 33333333 ライト
                              ; MACORH クリア
ld
        (MACORH),xde
                              ; MACMA へ 11111111 ライト
        (MACMA),xix
lН
        (MACMB),xiy
                              ; MACMB ~-22222222 ライト
ld
set
        5, (MACCR)
                                                        演算スタート
        xhl,(MACORL)
                              ; 下位演算結果 0x41FDB975 のリード
ld
                               オーバーフローの有無確認
        7,(MACCR)
bit
                              オーバーフローの場合エラールーチンへ
        nz,ERROR
jp
                               上位演算結果 0x02468ACF のリード
ld
        xde,(MACORH)
```

(3) 符号なし積和演算(2回の積和演算)

ます。


「(33333333 + 111111111 × 22222222)+(111111111 × 44444444)」積和演算の設定例を示し

2.1		
_ld,	(MACCR),0x08	; 符号なし積和演算モード
))		MACMB への "1" ライトで演算スタート
-Id	xde, 0x00000000	
ld	xhl, 0x33333333	
√ ld	xix, 0x1111111	
ld	xiy, 0x2222222	
ld	xiz, 0x4444444	
ld	(MACORL),xhl	; MACORL へ 33333333 ライト
ld	(MACORH),xde	; MACORH クリア
ld	(MACMA),xix	; MACMA へ 11111111 ライト
ld	(MACMB),xiy	; MACMB へ 22222222 ライト ← 演算スタート
ld	(MACMB),xiz	; MACMB へ 44444444 ライト ←── 演算スタート
ld	xhl,(MACORL)	; 下位演算結果 0x5F92C5F9 のリード
bit	7,(MACCR)	; オーバーフローの有無確認
jp	nz,ERROR	; オーバーフローの場合エラールーチンへ
ld	xde,(MACORH)	; 上位演算結果 0x06D3A06D のリード

3.27 デバッグモード

TMP92CF26A は DSU (Debug Support Unit)を内蔵しており、オンボードデバッグが可能です。 外部エミュレータとはターゲットボード上に実装する DSU 接続コネクタに DSU 接続ケーブルを介してデバッグ用端子 (9 本)でインタフェースします。デバッグの詳細に関しては、ご使用されるエミュレーションポッドの取り扱い説明書を参照してください。ここでは、製品固有の事項について説明します。

(1) 接続方法



注) デバッグモードでは、TMP92CF26A とエミュレータを接続して使用しますが、ターゲットボード上の DSU 接続コネクタは、出来るだけマイコンに近い場所で、各々の信号を同じ長さに(5cm 以下を推奨)するようにに配置してください。

推奨接続コネクタ: SAMTEC

FTSH-110-01-DV-EJ

(2) 起動方法

 \overline{DBGE} 端子を"L"レベル設定することで、デバッグモードに移行します(詳細はエミュレーション POD のマニュアルを参照ください)。デバッグモードから通常のモードに戻す場合は、必ず \overline{DBGE} 端子を "H"レベルに戻した状態で \overline{RESET} 端子にてシステムをリセットしてください。

(3) デバッグモード時の使用制約

デバッグモードでは、いくつか、実際のデバイスとは異なる動作や、動作上の制約がありますので、ご注意ください。

1) ターゲットリセット

デバッグモードにてデバッグ中にコントローラおよびマイコンをリセットしたい場合、ターゲットの(マイコンの)システムリセット(RESET 端子)は使用しないでください。

コントローラ側からのリセットを利用するようにしてください (詳細はエミュレーション POD のマニュアルを参照ください)。

注)ターゲットのRESET 端子からリセット信号を入力した場合、CPU 内部のレジスタ情報や内蔵 RAM のデータが破壊するおそれがあります。プログラムのみならず、ブレークポイント情報・トレース情報なども破壊されるおそれがあります。



2) 端子

ポート $Z(PZ0\sim PZ7)$ の 8 本およびポート U(PU7)の 1 本の計 9 本の端子はデバッグ時にエミュレータと DSU 接続ケーブルにて接続されコントローラとの通信に使用されます。このため、対象の 9 本の端子をデバッグすることはできません。そのため、デバッグモード時に対象端子のポート制御レジスタを変更するとレジスタの内容は書き替わりますが機能は変化しません。

ポートZレジスタ

PZ (0068H)

			711	2017	<i>-</i>			
	7	6	5	4	3	2	7	0
bit Symbol	∵∵PŻ7∵∵	PZ6	P.Z5	PZ4	PŻ3	PZ2	/: <u>(</u> `PZ1	PZ0
Read/Write				R/	w		<i>:))</i> }:::::	
リセット後		· · · · · · · · · · · · · · · · · · ·	部端子デーク	出カラッチ	は"0"にリセ	ットされます	7::::::::	

ポートZコントロールレジスタ

PZCR (006AH)

	7	6	5	4	3	2	1 (0
bit Symbol	.∵PZ7C∵	PZ6C	PZ5C···	PZ4C · ·	PZ3C	PZ2C ::	PZ1C	PZ0C ···
Read/Write				· · · · · · · · · · · · · · · · · · ·	V: (:/:/::5;);		$\cdots ((\bigcirc))$)
リセット後	0:::::	0	0	0		· · · · · · · · · · · · · · · · · · ·)) ((i)) o : : : :
機能				0:入力	1. 出力		1// 16	<i>://</i> :::::

ポートZファンクション レジスタ

PZFC (006BH)

	7	6	5	4	3	(2/	1	0
bit Symbol	PZ7F	PZ6F	∵ PZ5F	PZ4F	PZ3F	RZ2F	PZ1F	PZ0F
Read/Write				v		/:/::::::		
リセット後	:::::::O:::::::	0	0.	·>:0:::::		· · · · / · · /o · · · · · ·	0	0
機能			:(:(::::/:/	0∷#	-1	. /./::::::		

ポートZドライブレジスタ

PZDR (009AH)

	7	6 5	4 3	2	1	0
bit Symbol	PZ7D	PZ6D PZ5D	PZ4D PZ3D	PZ2D	PZ1D	PZ0D::-
Read/Write			::/:::::::::::::R/W			
リセット後	:/: <u>/:/:</u> i:::/:	1	::(\\[1/::):)::::::1:::::	1	1	:::::1::::::
機能		スタンバイモ	ード用入出カバッファド	ライブレジス	タ::::::::	

注)網掛けのビットは書き替え可能ですがデバッグ用端子機能に固定されています。



ポートUレジスタ

PU (00A4H)

	7	6	5	4	3	2	1	0			
Bit Symbol	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0			
Read/Write			R/W								
リセット後			外部端子データ(出力ラッチは"O"にリセットされます)								

ポートリコントロールレジスタ

PUCR (00A6H)

	7	6	5	4	3	2	(1))	0
Bit Symbol	.∵PU7C	PU6C	PU5C	PU4C	PU3C	PU2C	PU1C	PU0C
Read/Write					w <			
リセット後	0	0	0	0	0	0	0	0
機能		0: 入力 1: 出力						

ポートリファンクションレジスタ

PUFC (00A7H)

	7	6	5	4	3	2	1 0		
Bit Symbol	.∵PU7F…	PU6F	PU5F	PU4F	(PU3F)	PU2F	PU1F PU0F		
Read/Write					(W)	\Diamond	~ (3/0)		
リセット後	0	0	0	0 ()0	0	0 0		
機能			0: ポート 1: LCDC 用データバス (LD23~LD16)						
		注)	LD23~LD16	として使用す	-る場合 PUn	Cを"1"に設定	定してください。		

ポートリドライブレジスタ

PUDR (009CH)

	7	6	5	4	3	2	1	0			
Bit Symbol	∷ PU7D∷	PU6D	PU5D	PU4D	PU3D	PU2D	PU1D	PU0D			
Read/Write				~	R/W						
リセット後	1::::1:::::::::::::::::::::::::::::::::	1		1	1	1	1	1			
機能	-1-1-1-1-1-1-1-1		スタンバイモード用入出力バッファドライブレジスタ								

注)網掛けのビットは書き替え可能ですがデバッグ用端子機能に固定されています。



3) Boot 機能

本 LSI では、デバッグモードでは Boot 機能は使用できません($\overline{\text{DBGE}}$ =0、AM0=1、AM1=1 の同時設定の禁止)。

4) PMC 機能

内部回路の電源をカットして、スタンバイ電流を低減させる PMC 機能も動作できません。

PMCCTL (02F0H)

	7	6	5	4	3	2)1	0
bit symbol	PCM_ON				1	(-// <	WUTM1	WUTM0
Read/Write	····R/W····					W	R/W	R/W
システム リセット後	0					0	0	0
Hot リセット後					H			-
機能	Power Cut 機能 0: disable 1: enable					い。	Warm-up 時間記 00: 2 ⁹ (15.625 01: 2 ¹⁰ (31.25 I 10: 2 ¹¹ (62.5 m 11: 2 ¹² (125 ms	ms) ms) s)

注)網掛けのビットは書き替え可能ですがデバッグ用端子機能に固定されています。

5) CPU のバス占有率について

本 LSI には CPU 以外に LCD コントローラ、SDRAM コントローラ、および DMAC がバスマスタとなる状態が存在します。そのため、各々の機能を阻害しないために、それぞれのバス占有時間を見積もった上で回路の制御をすることが必要(詳細は DMA コントローラの章を参照ください)となります。

デバッグモードを使用時には、これらのバスマスタの動作以外にもバックグラウンドで動く スチールプログラムを考慮した上でプログラムする必要があります。

具体的には、ブレーク時(STEP 実行含む)には LCD コントローラ、SDRAM コントローラ、DMAC は動作し続けますが、バックグラウンドでスチールプログラムが動作しています。このスチールプログラムは一旦バス権を取ると、最大通信クロック(EL_SYNCLK)×80 の間そのバス権を他のバスマスタに渡しません。

このため、DMA動作(LCDの表示、DMACでのデータ転送、SDRAMのリフレッシュ)が想定する時間に動作できないケースが発生します。




図 3.27.1 デバッグモード以外のバス占有率

上図 3.27.1は、デバッグモードで無い場合を示しています。

LCD ドライバへのデータ転送時の、LHSYNC 信号、LCP0 信号、LD-bus 信号および表示 RAM から DMA 動作にてデータをリードする信号を示しています。

LCD 用の DMA 動作(LCD 用 DMA 動作 1)の直前に DMAC がアサートされた場合、LCD 用 の DMA は DMAC の連続動作が終了するまで待たされることになります(LCD 用 DMA 動作 2)

よって、LCD用の DMA動作は次の LCD ドライバ出力が開始される前にその DMA 動作を終了させる必要があります。




図 3.27.2 デバッグモード時のバス占有率

上図 3.27.2は、デバッダモードの場合です。

LCD 用の DMA 動作(LCD 用 DMA 動作 1) と DMAC (DMAC 動作 1) がアサートされその直前にスチールプログラムの WAIT 要求が入った場合、LCD 用の DMA と HDMA 動作はスチールプログラムが終了するまで待たされることになります(WAIT 中に要求された LCD のバス開放要求と、DMAC のバス開放要求は、たとえ DMAC の要求が先でもバス開放要求の優先順位回路により LCD 用の DMA が先に処理されます。LCD 用 DMA 動作 2 および DMAC 動作 2)。

よって、LCD 用の DMA 動作と DMAC 動作は次の LCD ドライバ出力が開始される前にその DMA 動作を終了させる必要があります。

言い換えれば、デバッグモード時は、HDMA の最大連続動作時間を、上記の関係を守るような時間設定にするか、またはLCD表示の表示品位は若干下がってしまいますが、LHSYNC の周期をスチールプログラムの挿入分(最大通信クロック(LH_SYNCLK)×80)長く設定することで、異常動作を回避することが出来ます。

TOSHIBA TMP92CF26A

4. 電気的特性

4.1 絶対最大定格

記号	項目	定格	単位	
DVCC3A		-0.3 ~ 3.9		
DVCC3B				
DVCC1A	電源電圧) > v	
DVCC1B		-0.3 ~ 3.0		
DVCC1C		(O/A)		
AVCC		-0.3 ~ 3.9		
	1 + = C	-0.3 ~ DVCC3A/3B+0.3 (注 1)		
VIN	入力電圧	-0.3 ~ AVCC+0.3 (注 2)	V	
IOL	出力電流(1 端子当り)	15	mA	
IOH	出力電流(1 端子当り)	-15	mA	
ΣΙΟΙ	出力電流(合計)	80	Am/	
ΣΙΟΗ	出力電流(合計)	-50	mA	
PD	消費電力(Ta=85°C)	600 🔷	mW	
TSOLDER	はんだ付け温度(10s)	260	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
T _{STG}	保存温度	-65~150	ွဲ	
TOPR	動作温度	-0~70	°C	
TOPR	動作温度(80MHz 動作時)	-0~50	°C	

注 1) DVCC3A (PV ポートと PW ポートは DVCC3B)の絶対最大定格を超えないようにしてください。

はんだ濡れ性についての注意事項

試験項目	試験条件	備考
はんだ付け性	230℃ 5 秒間 1 回 R タイプフラックス使用 (Sn-37Pb 鉛はんだ使用時)	フォーミングまでの半田
	245°C 5秒間1回Rタイプフラックス使用 (Sn-3.0Ag-0.5Cu はんだ使用時)	付着率 95%を良品とする

92CF26A-650



注 2) PG0~PG5、P96、P97、VREFH、VREFL は AVCC の絶対最大定格が適用されます。

注 3) 絶対最大定格とは瞬時たりとも超えてはならない規格であり、どの 1 つの項目も超える事ができない規格です。 絶対最大定格を超えると、破壊や劣化の原因となり、破裂・燃焼による傷害を負うことがあります。従って、 必ず絶対最大定格を超えないように、応用機器の設計を行ってください。

4.2 DC 電気的特性

記号	項目	最小	標準	最大	単位	条件
DVCC3A	General I/O Power Supply Voltage (DVCC=AVCC) (DVSSCOM=AVSS=0V)	3.0	3.3	3.6	V	X1=6 to 10MHz
DVCC1A	Internal Power A					CPU CLK (60MHz@-0~70°C) (80MHz@-0~50°C)
DVCC1B	Internal Power B	1.4	1.5	1.6	\v ((00111128 0 00 0)
DVCC1C	High CLK oscillator and PLL Power					
V _{ILO}	Input Low Voltage for D0 to D7 P10 to P17 (D8 to 15), P60 to P67 P71 to P76, P90 PC4 to PC7, PF0 to PF5 PG0 to PG5, PJ5 to PJ6 PN0 to PN7, PP1 to PP2 PR0 to PR3, PT0 to PT7 PU0 to PU7, PX5, PX7		-	0.3×DVCC3A		3.0≦DVCC3A≦3.6
V _{IL1}	Input Low Voltage for PV0 to PV2, PV6 to PV7 PW0 to PW7	-0.3		0.3×DVCC3B	V.	3.0≦DVCC3B≦3.6
V _{IL2}	Input Low Voltage for P91 to P92, P96 to P97 PA0 to PA7, PC0 to PC3 PP3 to PP5, PZ0 to PZ7, RESET			0.25×DVCC3A	\bigcirc	3.0≦DVCC3A≦3.6
V _{IL3}	Input Low Voltage for AM0 to AM1, DBGE	5)	-	0.1×DVCC3A		3.0≦DVCC3A≦3.6
V _{IL4}	Input Low Voltage for X1		-(0	0.1×DVCC1C		1.4≦DVCC1C≦1.6
$V_{\text{IL}5}$	Input Low Voltage for XT1			0.15 ×DVCC3A		3.0≦DVCC3A≦3.6


上記、電源範囲は同一系の電源が全て等しい条件下が前提となります。 (DVCC1A=DVCC1B=DVCC1C また DVCC3A=DVCC3B=AVCC)

記号	項目	最小	標準	最大	単位	条件
V _{IH0}	Input High Voltage for D0 to D7 P10 to P17 (D8 to 15), P60 to P67 P71 to P76, P90 PC4 to PC7, PF0 to PF5 PG0 to PG5, PJ5 to PJ6 PN0 to PN7, PP1 to PP2 PR0 to PR3, PT0 to PT7 PU0 to PU7, PX5, PX7	0.7×DVCC3A	-	DVCC3A + 0.3		3.0≦DVCC3A≦3.6
V _{IH1}	Input High Voltage for PV0 to PV2, PV6 to PV7 PW0 to PW7	0.7×DVCC3B	-	DVCC3B + 0.3		3.0≦DVCC3B≦3.6
V _{IH2}	Input High Voltage for P91 to P92, P96 to P97 PA0 to PA7 PC0 to PC3, PP3 to PP5 PZ0 to PZ7, RESET	0.75×DVCC3A	-	DVCC3A+0,3)	3.0≦DVCC3A≦3.6
V _{IH3}	Input High Voltage for AM0 to AM1, DBGE	0.9×DVCC3A	-	DVCC3A + 0.3	26	3.0≦DVCC3A≦3.6
V _{IH4}	Input High Voltage for X1	0.9×DVCC1C	70	DVCC1C + 0.3		1.4≦DVCC1C≦1.6
V_{IH5}	Input High Voltage for XT1	0.85×DVCC3A	4(-//	DVCC3A + 0.3		3.0≦DVCC3A≦3.6

記号	項目	最小	標準	最大	単位	条件
V _{OL1}	Output Low Voltage1 P90 to P92, PC0 to PC3, PC7 PF0 to PF5, PK1 to PK7 PM1 to PM2, PM7 PN0 to PN7, PP1 to PP7 PV0 to PV7, PW0 to PW7, PX5, PX7	-	-	0.4		I _{OL} = 0.5mA, 3.0 ≦ DVCC3A
V_{OL2}	Output Low Voltage2 Except VOL1 output pin					I _{OL} = 2mA, 3.0≦DVCC3A
V _{ОН1}	Output High Voltage1 P90 to P92, PC0 to PC3, PC7 PF0 to PF7, PK1 to PK7 PM1 to PM2, PM7 PN0 to PN7, PP1 to PP7 PV0 to PV7, PW0 to PW7 PX5, PX7	2.4	-	-	V	I _{OH} =>0.5mA, 3.0≦DVCC3A
V _{OH2}	Output High Voltage2 Except VOL1 output pin					I _{OH} = -2mA, 3.0≦DVCC3A
I _{Mon}	Internal resistor (ON) MX, MY pins	_	-	30	Ω	V _{OL} = 0.2V V _{CC} = 3.0 to 3.6 V
I _{Mon}	Internal resistor (ON) PX, PY pins	=		30	52	V _{OH} = V _{CC} -0.2V
ILI	Input Leakage Current	=	0.02	±5	μA	0.0 ≦ Vin ≦ DVCC3A
I _{LO}	Output Leakage Current	-	0.05	±10	μA	0.2 ≦ Vin ≦ DVCC3A-0.2V
R _{RST}	Pull Up/Down Resistor for RESET , PA0 to PA7, P96	30	50	70	kΩ	\checkmark
C _{IO}	Pin Capacitance	(-(\(-	10	pF	fc=1MHz
V_{TH}	Schmitt Width for P91 to P92, P96 to P97, PA0 to PA7, PC0 to PC3, PP3 to PP5, PZ0 to PZ7, RESET	0.6	0.8	1.0	V	3.0≦DVCC3A≦3.6

注 1) Typ 値は特に指定のない限り Ta = 25°C、Vcc = 3.3 V の値です。

注 2) 上記データはデバッグモード以外のデータを示します。




記号	項目	最小	標準	最大	単位		条件
	NORMAL (note2)	-	15	30			DVCC3A,3B = 3.6V
	NORWAL (110te2)		45	60		PLL_ON	DVCC1A,1B,1C = 1.6V
	IDLE2	=	0.5	1		f _{SYS} =80MHz	DVCC3A,3B = 3.6V
	IDLEZ		28	45	mA		DVCC1A,1B,1C = 1.6V
	NORMAL (note2)	=	12	23	ША		DVCC3A,3B = 3.6V
	NORWAL (Hote2)		34	45		PLL_ON	DVCC1A,1B,1C = 1.6V
	IDLE2	-	0.4	0.8		f _{SYS} =60MHz	DVCC3A,3B = 3.6V
	IDLEZ		21	34			DVCC1A,1B,1C = 1.6V
	IDLE1	-	12	45		PLL_OFF	DVCC3A,3B = 3.6V
			200	3200	μΑ	f _{SYS} =10MHz	DVCC1A,1B,1C = 1.6V
	Power Cut Mode	-		35		Ta ≦ 70°C	DVCC3A = 3.6V
			6	30		Ta ≦ 50°C	DVCC3B = 3.6V
Icc				30		1a <u>≅</u> 50 C	AVCC = 3.6V
	(With PMC function)			50		Ta ≦ 70°C	DVCC1A = 0V
	(Vitar i Wo ranotton)		2				DVCC1B = 1.6V DVCC1C = 0V
			_	35	/	Ta ≦ 50°C	XT = 32kHz
					(V/))	X=OFF ()
				35	μА	Ta ≦ 70°C	DVCC3A = 3.6V
			6	30	7(Ta ≦ 50°C	DVCC3B = 3.6V
				_			AVCC = 3.6V
	STOP	=		800		Ta ≦ 70°C	DVCC1A = 1.6V
							DVCC1B = 1.6V
			200	600		Ta ≦ 50°C	DVCC1C = 1.6V
				4()			XT=OFF
					~		X = OFF

注 1) Typ 値は特に指定のない限り Ta = 25°C、DVCC3A,3B = 3.3 V, DVCC1A,1B,1C = 1.5V の値です。

注 2) I_{CC} の測定条件: バス端子の C_L=50pF、バス以外の出力端子は開放、入力端子はレベル固定 (外部メモリに 8-wait アクセスで動作している状態)

注3)上記データはデバッグモード以外のデータを示します。



4.3 AC電気的特性

以下に示す、すべての AC 規定は、特に指定の無い限り下記の条件下での測定結果となります。

AC 測定条件

- 表中の最上段のクロックは、システムクロック周波数を示し、表中の計算式に使われる"T" はシステムクロックの周期 [ns] を示しています。
- 出力レベル: High = 0.7×DVCC3A, Low = 0.3×DVCC3
- 入力レベル: High = 0.9×DVCC3A, Low = 0.1×DVCC3A

注) 表中の"計算式"は DVCC3A=3.0V~3.6V、 DVCC1A=DVCC1B=DVCC1C=1.4~1.6V の範囲での規定を示します。

4.3.1基本バスサイクル

リードサイクル

Na		- 7 P	計算	拿式	90 MI I-	CO MILI	既不
No.	項目	記号	Min	Max	80 IVITZ	60 MHz	単位
1	発振周期(X1/X2)	tosc	100	166.6			
2	システムクロック周期(=T)	t _{CYC}	12.5	2666	12.5	16.6	()
3	SDCLK 低レベルパルス幅	t _{CL}	0.5T - 3)	3.25	5.3	//
4	SDCLK 高レベルパルス幅	t _{CH}	0,5T-3		3.25	5.3	
5-1	A0 ~ A23 有効 → D0 ~ D15 入力	t _{AD}	4	2.0T – 18.0	7	15.3	
3-1	@ 0 ウェイト	'AD		2.01 - 10.0		13.3	
5-2	A0 ~ A23 有効 → D0 ~ D15 入力	t _{AD4}		6.0T – 18.0	(57	82	
5-2	@4 ウェイト/6 ウェイト	t _{AD6}		8.0T - 18.0	82	115	
6-1	RD 立ち下がり → D0~D15 入力			1.5T – 18.0	0.75	7	
0-1	@ 0 ウェイト	t _{RD}	\Diamond	1.51 = 16.0) 0.75	,	
6-2	RD 立ち下がり → D0~D15 入力	t _{RD4}		5.5T - 18.0	50.75	73.6	
0-2	@ 4 ウェイト/6 ウェイト	t _{RD6}	,	7.5T – 18.0	75.75	106.5	
7-1	RD 低レベルパルス幅 @0 ウェイト	t _{RR}	1.5T – 10		8.75	14.9	
7-2	RD 低レベルパルス幅	t _{RR4}	5.5T – 10	7/	58.75	81.3	ns
1-2	@4ウェイト/6ウェイト	t _{RR6}	7.5T - 10	$\overline{}$	83.75	115.0	
8	A0 ~ A23 有効 → RD 立ち下がり	t _{AR}	0.5T - 5	\rightarrow	1.25	3.3	
9	RD 立ち下がり → SDCLK 立ち上り	t _{RK}	(0.5T/-5)		1.25	3.3	
10	A0 ~ A23 有効 → D0 ~ D15 保持	t _{HA}	(4)		0	0	
11	RD 立ち上がり → D0 ~ D15 保持	t _{HR}	0		0	0	
12	WAIT セットアップ時間	t _{TK}	20		20	20	
13	WAIT ホールド時間	t _{KT}	2		2	2	
14-1	SRAM 用データバイト制御アクセス時間 @ 0 ウェイト	t _{SBA}	\supset	1.5T – 18.0	0.75	7	
14.0/	SRAM 用データバイト制御アクセス時間	t _{SBA4}		5.5T – 18.0	50.75	73.6	
14-2	@4ウェイト/6ウェイト	t _{SBA6}		7.5T – 18.0	75.75	107.0	
_ 15_	RD 高レベルパルス幅	t _{RRH}	0.5T – 5		1.25	3.3	

AC 測定条件

- Data_bus、Address_bus、各種制御信号の付加容量 C_L= 50 pF
- 注) 動作保証温度は 80MHz:Ta=0~50℃、60MHz 以下:Ta=0~70 ℃ の範囲での規定を示します。


ライトサイクル

No.	項目	=D.E.	計算	算式	80MHz	60MHz	出八
INO.	坝 口	記号	Min	Max	OUIVITZ	60IVITIZ	単位
16-1	D0 ~ D15 有効 → WR xx 立ち上がり @0 ウェイト	t _{DW}	1.0T - 6.0		6.5	10.6	
16-2	D0~D15有効 → WR xx立ち上がり	t _{DW2}	3.0T – 6.0		31.5	43.8	
10-2	@ 2 ウェイト/4 ウェイト	t _{DW4}	5.0T – 6.0		56.5	77.0	
17-1	WR xx 低レベルパルス幅@0 ウェイト	t _{WW}	1.0T – 4.0		8.5	12.6	
17-2	WR xx 低レベルパルス幅	t _{WW2}	3.0T – 4.0		33.5	45.8	
17-2	@ 2 ウェイト/4 ウェイト	t _{WW4}	5.0T – 4.0		58.5	79.0	
18	A0~A23有効 → WR 立ち下がり	t _{AW}	0.5T - 5.0		1.25	3.3	
19	WR xx 立ち下がり → SDCLK 立ち上がり	t _{WK}	0.5T - 5.0		1.25	3.3	
20	WR xx 立ち上がり → A0 ~ A23 保持	t _{WA}	0.5T - 5.0		1.25	3.3	
21	WR xx 立ち上がり → D0 ~ D15 保持	t _{WD}	0.5T - 5.0	4	1.25	3.3	
22	RD 立ち上がり → D0~D15 出力	t _{RDO}	0.5T – 1.0		5.25	7.3	
23-1	SRAM 用ライトパルス幅@0 ウェイト	t _{SWP}	1.0T – 4.0		8.5	(12.6)	ns
23-2	SRAM 用ライトパルス幅	t _{SWP2}	3.0T – 4.0		33.5	45.8	()
20 2	@ 2 ウェイト/4 ウェイト	t _{SWP4}	5.0T + 4.0		58.5	79.0	//
24-1	SRAM データバイト制御 ~ ライト終了時間@0 ウェイト	t _{SBW}	1.0T - 4.0	>	8.5	12.6	
24-2	SRAM データバイト制御 ~ ライト終了	t _{SBW2}	3.0T - 4.0		33.5	45.8	
24-2	時間@ 2 ウェイト/4 ウェイト	t _{SBW4}	5.0T – 4.0		58.5	79.0	
25	SRAM 用アドレスセットアップ時間	t _{SAS}	0.5T - 5.0		1.25	3.3	
26	SRAM 用ライトリカバリ時間	t _{SWR}	0.5T – 5.0		1.25	3.3	
27-1	SRAM 用データセットアップ時間 @0 ウェイト	t _{SDS}	1.0T – 6.0		6.5	10.6	
27-2	SRAM 用データセットアップ時間	t _{SDS2}	3.0T - 6.0		31.5	43.8	
21-2	@ 2 ウェイト/4 ウェイト	t _{SDS4}	5.0T - 6.0		56.5	77.0	
28	SRAM 用データ保持時間	t _{SDH}	0.5T - 5.0	1/	1.25	3.3	


AC 測定条件

• Data_bus、Address_bus、各種制御信号の付加容量 CL = 50 pF

注) 動作保証温度は 80MHz:Ta=0~50℃、60MHz 以下:Ta=0~70℃ の範囲での規定を示します。




(1) リードサイクル(0ウェイト)



注1) X1入力信号と他の信号間の位相関係は不定です。

注2) 上記のタイミングチャートは基準バスタイミングの一例を示します。また、 CSn 、R/W 、 RD 、 WRxx 、 SRxxB 、 SRWR 端子のタイミングはメモリコントローラのタイミング調整機能により調整可能です。


(2) ライトサイクル (0 ウェイト)




注1) X1 入力信号と他の信号間の位相関係は不定です。

注2) 上記のタイミングチャートは基準バスタイミングの一例を示します。また、CSn、R/W、RD、WRxx、SRxxB、SRWR 端子のタイミングはメモリコントローラのタイミング調整機能により調整可能です。





(4) ライトサイクル (1 ウェイト)




4.3.2ページROM リードサイクル

(1) 3-2-2-2 モード

No. 項目		百日	記号	計算	拿式	80MHz	60MHz	単位
INO.	•	快口	記与	Min	Max	OUIVII 12	OUIVII 12	부실
1	システムクロック	ク周期 (=T)	t _{CYC}	12.5	2666	12.5	16.6	
2	A0, A1	→ D0 ~ D15 入力	t _{AD2}		2.0T – 18	7	15.2	
3	A2 ~ A23	→ D0 ~ D15 入力	t _{AD3}		3.0T – 18	19.5	31.8	ns
4	RD 立ち下がり	→ D0 ~ D15 入力	t _{RD3}		2.5T – 18	13	24	110
5	A0~A23 無効	→ D0~D15 保持	t _{HA}	0	\	(0//	0	
6	 RD 立ち上がり	→ D0~D15 保持	t _{HR}	0			/ o	

AC 測定条件

注) 上記表の"記号"の(a), (b), (c)は、メモリコントローラ内の MEMCRO<RDTMG1:0>レジスタの設定により RD 端 子の立ち下がりタイミングが異なった場合の値です。 MEMCRO<RDTMG1:0>が "00", "01", "10"のそれぞれに (a), (b), (c)が対応します。



タイミングパルス図 (8 バイト設定例)

4.3.3 SDRAMコントローラAC電気的特性


No.	項目		=コロ	計算	章式		CO MH-	単位
INO.			記号	Min	Max	80 MHz	60 MHz	甲亚
1	Ref/Active to ref/active	<strc[2:0]>= "000"</strc[2:0]>	4	Т		12.5	16.6	
1	command period	<strc[2:0]>= "110"</strc[2:0]>	t _{RC}	7T		87.5 _	116.2	
2	Active to precharge	<strc[2:0]>= "000"</strc[2:0]>	4	2T(注 1)		25.0	33.2	
2	command period	<strc[2:0]>= "110"</strc[2:0]>	t _{RAS}	7T		87.5	116.2	
3	Active to read/write	<strcd>= "0"</strcd>	t	Т		12.5	16.6	
3	command delay time	<strcd>= "1"</strcd>	t _{RCD}	2T		25.0	33.2	
4	Precharge to active	<strp>= "0"</strp>	+	Т		12.5//	16.6	
4	command period <strp>= "1"</strp>		t _{RP}	2T		25.0	33.2	
5	Active to active	<strc[2:0]>= "000"</strc[2:0]>	4	3T (注 2)		37.5	49.8	
5	command period <strc[2:0]>= "110"</strc[2:0]>		t _{RRD}	7T	\	87.5	116.2	
6	Write recovery time	<stwr>= "0"</stwr>	t	Т		12.5	16.6	
0	<stwr>= "1"</stwr>		t _{WR}	2T	4	25.0	33.2	
7	CLK cycle time		t _{CK}	Т		12.5	16.6	
8	CLK high level width		t _{CH}	0.5T – 3	$(// \land)$	3.25	5.3	\sim
9	CLK low level width		t _{CL}	0.5T – 3		3.25	5.3	ns
10-1	Access time from CLK(C <srds>=0(リードデー</srds>	,	t _{AC}		T – 16	- 3.5	0.6	
10-2	Access time from CLK(C <srds>=1(リードデー</srds>		t _{AC}		T – 6.5	6	10.1	
11	Data hold time from inter	nal read	t _{HR}	0		((/o/ \)	0	
40	Data and our Cons	1Word/Single	t _{DS}	0.5T – 4		2.25	4.3	
12	Data set-up time	Burst	t _{DS}	0.5T – 4		2.25	4.3	
40	Data hald time	1Word/Single	t _{DH}	> T − 10		2.5	6.6	
13	Data hold time	Burst	(t _{DH})	0.5T – 4		2.25	4.3	
14	Address set-up time		tas	0.5T – 4		2.25	4.3	
15	Address hold time		$\langle t_{AH} \rangle$	0.5T – 4		2.25	4.3	
16	CKE set-up time		t _{CKS}	0.5T -3		3.25	5.3	
17	Command set-up time		t _{CMS}	0.5T – 3	$\langle \rangle$	3.25	5.3	
18	Command hold time	$(\sqrt{/})$	t _{CMH}	0.5T – 4		2.25	4.3	
19	Mode register set cycle t	ime	t _{RSC}	$(\bigcirc \forall \land)$		12.5	16.6	

*CL は CAS レイテンシイを示しています。


AC 測定条件

- SDCLK 端子の付加容量 $C_L = 30 \ pF$ 、その他の端子の付加容量 $CL = 50 \ pF$
- 注 1) "Active to pre-charge command period" の最小サイクルついては、SDCISR<STRC[2:0]> = "000"設定でも"001" 設定と同じく READ/WRITE + PRECHARGE サイクル発生のため 2T (2 クロック)になります。上記以外の設定値の場合、 レジスタ設定値+1 のクロック数になります(ex. "010"であれば、3 クロック)。
- 注 2) "Active to active command period" の最小サイクルについては、SDCISR<STRC[2:0]> = "000"設定でも"001", "010"設定と同じく READ/WRITE + PRECHARGE + ACTIVE サイクル発生のため 3T (3 クロック)になります。 上記以外の設定値の場合、 レジスタ設定値+1 のクロック数になります(ex. "011"であれば、4 クロック)。


(1) SDRAM リードタイミング (1Word 長リードモード、<SPRE>= "1")




(2) SDRAM ライトタイミング (Single ライトモード,<SPRE>= "1")




(3) SDRAM バーストリードタイミング (バーストサイクル開始)




(4) SDRAM バーストリードタイミング (バーストタイミング終了)



(5) SDRAM 初期化タイミング



(6) SDRAM リフレッシュタイミング



4.3.4 NANDフラッシュコントローラAC電気的特性


			計算	式	80 MHz	60MHz	
No.	記 号	項目	N.4:	Mex	(n=3)	(n=3)	単位
			Min	Max	(m=3)	(m=3)	
1	t _{NC}	アクセスサイクル	(2 + n + m) T	\wedge	100	132	
2	t_{RP}	NDRE 低レベルパルス幅	(1.5 + n) T – 12		45	63	
3	t _{REA}	NDRE データアクセス時間		(1.5 + n) T – 15	41	60	
4	toH	リードデータ保持時間	0			0	ns
5	t_{WP}	NDWE 低レベルパルス幅	(1.0 + n) T – 20		30	47	
6	t _{DS}	ライトデータセットアップ時間	(1.0 + n) T – 20		30	47	
7	t _{DH}	ライトデータ保持時間	(0.5 + m) T – 2		42	56	

AC 測定条件

注 1) 計算式中の n は NDFMCR0<SPLW1:0>に設定された値を示し、m は NDFMCR0<SPHW1:0>に設定された値を示します。

例) NDFMCR0<SPLW1:0> = "01"のとき、n= "1", t_{RP} = (1.5 + n) T - 12 = 2.5 T-12

注 2) 上記計算式で、結果がマイナスになる設定は使用できませんので注意してください




4.3.5シリアルチャネルタイミング

(1) SCLK 入力モード (I/O インタフェースモード)

項目	記号	計算	拿式	0∪ MП-	60 MHz	畄仏
以口	配力	Min	Max	OU IVII IZ	OO IVII IZ	丰四
SCLK 周期	t _{SCY}	16T		200	266	
出力データ→ SCLK 立ち上がり/立ち下がり	toss	t _{SCY} /2 - 4T - 30		20	36.4	
SCLK 立ち上がり/立ち下がり→ 出力データ保持	t _{OHS}	t _{SCY} /2 + 2T – 20		105	146	
SCLK 立ち上がり/立ち下がり→ 入力データ保持	t _{HSR}	2T + 10		35	43	ns
SCLK 立ち上がり/立ち下がり→ 入力データ有効	t _{SRD}		t _{SCY} - 20	180	246	
入力データ有効 → SCLK 立ち上がり/立ち下がり	t _{RDS}	20		> 20	20	

(2) SCLK 出力モード (I/O インタフェースモード)

						1.1
項目	記号	計算 Min	拿式 Max	80 MHz	60 MHz	単位
SCLK 周期 (プログラマブル)	t _{SCY}	16T	8192T	_200/~	266	
出力データ → SCLK 立ち上がり/立ち下がり	toss	t _{SCY} /2 - 40		60	93	
SCLK 立ち上がり/立ち下がり→ 出力データ保持	t _{OHS}	t _{SCY} /2 - 40		60	93	
SCLK 立ち上がり/立ち下がり→ 入力データ保持	t _{HSR}	0		0	0	ns
SCLK 立ち上がり/立ち下がり→ 入力データ有効	t _{SRD}		t _{SCY} - 1T - 50	137.5	199	
入力データ有効 → SCLK 立ち上がり/立ち下がり	t _{RDS}	1T + 50		62.5	66	



4.3.6タイマ入力パルス(TA0IN,TA2IN,TB0IN0,TB1IN0)

項目	記号	計算	章式	80 MHz	60 MH-	畄位
切口	配力	Min	Max	OU IVII 12	OU IVII 12	丰四
クロックサイクル	t _{VCK}	8T+100		200	234	
低レベルパルス幅	t _{VCKL}	4T + 40		90	107	ns
高レベルパルス幅	t _{VCKH}	4T + 40		90	107	

4.3.7 割り込み動作


項目	記号	計算	章式 80 MHz	60 MHz	単位
切口	配力	Min	Max	OU IVII IZ	丰四
INT0~INT7 低レベルパルス幅	t _{INTAL}	2T + 40	65	74	
INT0~INT7 高レベルパルス幅	t _{INTAH}	2T + 40	65	74	ns

4.3.8 USBタイミング (フルスピード)

DVCC3A = $3.3 \pm 0.3 \text{ V} / f_{\text{USB}} = 48 \text{ MHz/Ta} = 0 \text{ to } 70^{\circ}\text{C}$


		. 0.0 = 0.0 .	, 100D / 10(1111(-	
項目	記号	Min	Max	単位
D+, D- 立ち上がり時間	t _R	4	20	20
D+, D- 立ち下がり時間	t _F	4	20	ns
出力信号交差電圧	V _{CRS}	1.3	2.0	V

AC 測定条件



4.3.9LCDコントローラ

項目	記号	計算	式	80 MHz	60 MHz	単位
块 日	記与	Min	Max	(n=0)	(n=0)	中世
LCP0 クロック周期	t _{CW}	2T(n+1)		25	33.3	
LCP0 高レベルパルス幅 (位相反転時も含む)	t _{CWH}	T(n+1) – 5		7.5	11.6	
LCP0 低レベルパルス幅 (位相反転時も含む)	t _{CWL}	T(n+1) – 5		7.5	11.6	
データ有効 →LCP0 立ち下がり (位相反転時も含む)	t _{DSU}	T(n+1) – 7.5	~ (5	9.1	ns
LCP0 立ち下がり → データ保持 (位相反転時も含む)	t _{DHD}	T(n+1) – 7.5)5	9.1	
LCP0 基準変化点からの信号遅れ (位相反転時も含む)	t _{GDL}	-15	15	±15	±15	




AC 測定条件

• $C_L = 50 \text{ pF}(LCP0 \text{ OF} C_L = 30 \text{ pF})$

注) 計算式中の n は LCDMODE0<SCPW1:0>に設定された値を示します。 例)LCDMODE0<SCPW1:0> = "01"のとき、n = "1", t_{RWP} = 2T(n + 1) = 2T

4.3.10 I²Sタイミング


項目	記号	計算	拿式	80 MHz	60 MH-	畄位
境口	配力	Min	Max	OU IVII IZ	OU IVII IZ	丰四
I2SCKO クロック周期	t _{CR}	t _{IC}		100	100	
I2SCKO 高レベルパルス幅	t _{HB}	0.5 t _{CR} – 15		35	_35	
I2SCKO 低レベルパルス幅	t_{LB}	0.5 t _{CR} – 15		35	35	ns
I2SDO, I2SWS セットアップ時間	t _{SD}	0.5 t _{CR} – 15		35	35	
I2SDO, I2SWS 保持時間	t _{HD}	0.5 t _{CR} - 8		42	42) \



注) l^2S 回路の l2SCKO の最大動作周波数は 10MHz です。システムクロックが高速の場合でも、l2SCKO が 10MHz を超える設定はしないでください。

AC 測定条件

• I2SCKO、I2SDO、I2SWS 端子の付加容量は、CL = 30pF




4.3.11 SPIコントローラ

項目	記号	計算	式	80MHz	60 MH-	単位
ヴロ	配力	Min	Max	OUIVII IZ	OU IVII 12	- 平位
SPCLK 周波数 (= 1/S)	f_{PP}		20	20	15	MHz
SPCLK 立ち上がり時間	t _r		6	6	<u>_6</u>	
SPCLK立ち下がり時間	t _f		6	6	6	
SPCLK 低レベルパルス幅	t_{WL}	0.58 - 6		19	28	
SPCLK高レベルパルス幅	t _{WH}	0.58 - 6		19	28) /
出力データ有効 → SPCLK 立ち上がり/立下がり	t _{ODS}	0.5S – 18		7	15	
SPCLK 立ち上がり/立ち下がり → 出力データ保持	t _{ODH}	0.5S – 10		15	23.4	ns
入力データ有効 → SPCLK 立ち上がり/立ち下がり	t _{IDS}	5		5	5	
SPCLK 立ち上がり/立ち下がり → 入力データ保持	t _{IDH}	5	7	5	5	2

AC 測定条件

• 表中の最上段のクロックは、システムクロック周波数を示し、表中の計算式に使われる"S" は SPCLK クロックの周期 [ns] を示しています。



4.4 AD変換特性

項目	記号	条件	Min	Тур.	Max	単位
アナログ基準電圧(+)	VREFH		AVCC -0.2	AVCC	AVCC	
アナログ基準電圧(-)	VREFL		DVSS	DVSS	DVSS + 0.2	
AD コンバータ電源供給電圧	AVCC		DVCC3A/3B	DVCC3A/3B	DVCC3A/3B	V
AD コンバータ GNP	AVSS		DVSS	DVSS	DVSS	
アナログ入力電圧	AVIN		VREFL		VREFH	
アナログ基準電圧	IREFON	<vrefon> = "1"</vrefon>		0.38	0.45	mA
電源電流	IREFOFF	<vrefon> = "0"</vrefon>		1	5	μА
総合誤差 (量子化誤差 ± 0.5LSB 含む)	E _T	変換速度@12μs		+2.0	±4.0	LSB

注 1)1 LSB = (VREFH - VREFL)/1024[V]

注 2) 最低動作周波数について

AD コンバータの最低動作クロックは 3MHz です。(クロックギアで選択されたクロックの周波数が $f_{SYS} = 3MHz$ 以上)

注 3) AVCC 端子より流れる電源電流は、DVCC3A/3B 端子の電源電流 (Icc) に含みます。




4.5 推奨発振回路

TMP92CF26Aは、下記の発振子メーカにて評価されております。発振子の選択時に活用願います。

注) 発振端子のトータル負荷容量は接続する外付け (または内蔵) 負荷容量 C1、C2 と、実装基板上の浮遊容量の和になります。C1、C2の定数を使用した場合でも実装基板によりトータル負荷容量が異なり、誤動作する可能性があります。基板設計の際は発振回路周辺のパターンが最短距離になるようにしてください。また、実際に使用される実装基板での発振評価を行うことを推奨いたします。





(2) 推奨セラミック発振子

本製品は㈱村田製作所社製セラミック発振子を推奨しております。 詳細につきましては、下記 URL の同社ホームページを参照してくださ

http://www.murata.co.jp

TOSHIBA TMP92CF26A

特殊機能レジスター覧表 (SFR) 5.

特殊機能レジスタ (SFR: Special Function Register)とは、入出力ポートおよび周辺部のコントロ ールレジスタで、000000H~001FF0Hの8Kバイトのアドレス空間に割り付けられています。

(1) 入力ポート

(13) クロックギア、PLL

(2) 割り込み制御

(14)8ビットタイマ

(3) メモリコントローラ

(15) 16 ビットタイマ

(4) TSI(タッチスクリーンインタフェース)

(16) SIO

(5) SDRAM コントローラ

(17) SBI

(6) LCD コントローラ

(18) AD コン

(7) PMC

(19)ウォッチドッ

(8) USB コントローラ

(20)RTC (リア

(9) SPI コントローラ

(21)MLD (メロデ

(10) MMU

 $(22)I^{2}S$

(11) NAND-Flash コントローラ

(23) MAC

(12) DMA コントローラ

表の構成

			1 1				 /_/		
記号	名	称	アドレス	7	6	^	1	0	
									——→Bit Symbol
					(1	7			—→Read/Write
			γ_{\wedge}						──→システムリセット時の初期値
		$\setminus \setminus \setminus$	())		7	(──→Hot リセット後の初期値
/				(($// \wedge$				──→備考
			7						

表中の "RMW 禁" は、リードモディファイライト形式の命令をそのレジスタに対して使用禁止であること を示します。

PxCR レジスタの bit 0 のみを "1" にしたい場合、通常は "SET 0, (PxCR)" ですがこのレジスタは "RMW 禁" のため、"LD" (転送) 命令にて8ビットに対してライトする必要があります。

記号の意味

Read/Write 可能

R W Read のみ可能 Write のみ可能

W*

Read/Write 可能 (ただし、Read した場合、"1" になります。)

RMW 禁

Read Modify Write ができません。(EX、ADD、ADC, BUS、SBC、INC、DEC、AND、OR、XOR、STCF、 RES、SET、CHG、TSET、RLC、RRC、RL、RR、SLA、SRA、SLL、SRL、RLD、RRD の各命令使

用不可)

R/W*

該当ポートのプルアップレジスタの制御の際には、Read modify write 命令は使用できません。

表 5.1 入出力レジスタアドレスマップ

[1] Port (1/2)

[1] FOR								1 1		
アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名
0000H			0010H	P4		0020H	P8 <		0030H	PC
1H			1H			1H	P8FC2	\geq	1H	
2H			2H			2H)	2H	PCCR
3H			3H	P4FC		3H	P8FC		₩ 3H	PCFC
4H	P1		4H	P5		4H	P9 (7)	/ <	\ 4H	
5H			5H			5H	P9FC2	\mathcal{L}) 5H	
6H	P1CR		6H			6H	P9CR		6H	
7H	P1FC		7H	P5FC		7H	P9FC		7H	
8H			8H	P6		8H	PA		8H	
9H			9H			9Ĥ			9H	
AH			AH	P6CR		AH			AH	~
BH			ВН				PAFC		ВН	\supset
CH			CH			CH))" 🔷	^	CH	PF
DH			DH	. ,	(DH			DH	//
EH			EH	P7CR	7	EH		7	EH	PFCR
FH			FH	P7FC		FH)) FH	PFFC
1111			111	1710		111		\subset	/ 111	1110
							((//	\		
アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名	/	アドレス	レジスタ名
0040H	PG		0050H	PK		0060H	PP		0070H	Reserved
1H			1H			14			1H	Reserved
2H			2H	$((\))$		2H	PPCR /		2H	Reserved
3H	PGFC		3H	^		3H	PPFC		3H	Reserved
4H			(4 H	PĹ		4H	PR		4H	Reserved
5H			5H			5H			5H	Reserved
6H			6H	D. 50	4	6H/	PRCR		6H	Reserved
7H			7H 8H	PLFC	1	7H	PRFC		7H	Reserved
8H 9H)	9H	PM (8H 9H	PZ		8H 9H	Reserved Reserved
9H AH			AH			9H AH	PZCR		9H AH	Reserved
BH			BH	PMFC		BH	1 2010		BH	Reserved
CH	PJ		CH	PN	/	CH			CH	Reserved
DH			DH			DH			DH	Reserved
EH	PJCR		EH/	PNCR		EH			EH	Reserved
			- /			-				

注) レジスタ名の割り付けられていないアドレスにはアクセスしないでください。

[1] Port (2/2)

アドレス	レジスタ名	Ī	アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名
H0800		ſ	0090H	PGDR	00A0H	PT		00B0H	PX
1H	P1DR		1H		1H			1H	
2H			2H		2H	PTCR		2H	PXCR
3H			3H	PJDR	3H	PTFC		3H	PXFC
4H	P4DR		4H	PKDR	4H	PU		4H	
5H	P5DR		5H	PLDR	5H		(5H	
6H	P6DR		6H	PMDR	6H	PUCR) \ 6H	
7H	P7DR		7H	PNDR	7H	PUFC		7H	
8H	P8DR		8H	PPDR	8H	PV ((/)	/	\ 8H	
9H	P9DR		9H	PRDR	9H	PVFC2	Z	/ 9H	
AH	PADR		AH	PZDR	AH	PVCR		AH	
ВН			BH	PTDR	BH	PVFC		BH	
СН	PCDR		CH	PUDR	CH	PW		CH	
DH			DH	PVDR	DH			ρH	
EH			EH	PWDR	EΉ			EH	\searrow
FH	PFDR	L	FH	PXDR	EH	PWFC		J FH	

[2] INTC

アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名
00D0H	INTE12	00E0H	INTESBIADM		00F0H	INTE0		0100H	DMA0V
1H	INTE34	1H	INTESPI		1H	INTETC01		1H	DMA1V
						/INTEDMA01			
2H	INTE56	2H	Reserved		2H	INTETC23		2H	DMA2V
						/INTEDMA23	À		
3H	INTE7	3H	INTEUSB		3H	INTETC45		3H	DMA3V
						/INTEDMA45			
4H	INTETA01	4H	Reserved		4H	INTETC67	\langle	√ 4H	DMA4V
5H	INTETA23	5H	INTEALM		5H	SIMC) 5H	DMA5V
6H	INTETA45	6H	Reserved		6H	IIMC0		6H	DMA6V
7H	INTETA67	7H			7H	INTWDT		7H	DMA7V
8H	INTETB0	8H	INTERTC		8H	INTCLR		8H	DMAB
9H	INTETB1	9H	INTEKEY		9H(9H	DMAR
AH		AH	INTELCD		AH	NMC1		AH	DMASEL
ВН	INTES0	BH	INTEI2S01		BH			BH	
CH		CH	INTENDFC		((ch	\wedge		CH	<u> </u>
DH		DH	Reserved		DH.		^	DH))
EH		EH	INTEP0	(EH			EH	
FH		FH	INTEAD		FH	Reserved	7/	FH	

[3] MEN	ИC	_				> _	_ (\//))	[4] TSI	
アドレス	レジスタ名		アドレス	レジスタ名	>	アドレス	レジスタ名		アドレス	レジスタ名
0140H	B0CSL		0150H			0160H			01F0H	TSICR0
1H	B0CSH		1H	(())		1H			1H	TSICR1
2H	MAMR0		2H			2H	~		2H	Reserved
3H	MSAR0		3H			< \ 3H			3H	
4H	B1CSL		√4 H))		4H			4H	
5H	B1CSH		5H		~	5H			5H	
6H	MAMR1		(// 6H		4	6H	PMEMCR		6H	
7H	MSAR1		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		1	7H			7H	
8H	B2CSL//)]	8H	BEXCSL		() 8H	CSTMGCR		8H	
9H	B2CSH	/	→ 9H	BEXCSH))	9H	WRTMGCR		9H	
AH	MAMR2		AH			AH	RDTMGCR0		AH	
ВН	MSAR2		ВН		7	ВН	RDTMGCR1		ВН	
CH	B3CSL		CH			CH	BROMCR		CH	
DH	B3CSH		DH			DH	RAMCR		DH	
EH	MAMR3		EH	>		EH			EH	
FH	MSAR3		FF			FH			FH	

注)レジスタ名の割り付けられていないアドレスにはアクセスしないでください。

[5] SDRAMC

アドレス	レジスタ名
0250H	SDACR
1H	SDCISR
2H	SDRCR
3H	SDCMM
4H	SDBLS
5H	
6H	
7H	
8H	
9H	
AH	
ВН	
CH	
DH	
EH	
FH	

[6] LCDC

[6] LCD					_			7	MAINE	
アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名
0280H	LCDMODE0		0290H	LCDHSDLY		02A0H	LSAML	\subseteq	02F0H	PMCCTL
1H	LCDMODE1		1H	LCDO0DLY) 1H	LSAMM // S)	1H	
2H			2H	LCDO1DLY		2H	LSAMH	_	2H	
3H	LCDDVM0		3H	LCDO2DLY	7	/3H			3H	
4H	LCDSIZE		4H	LCDHSW		4H.	LSASL		4H	
5H	LCDCTL0		5H	LCDLDW		5H	LSASM		5H	
6H	LCDCTL1		6H	LCDHO0W		6H	LSASH		6H	
7H	LCDCTL2		7H	LCDHO1W		< 7H			7H	
8H	LCDDVM1		\ 8H	LCDHO2SW		8H	LSAHX		8H	
9H			9H	LCDHWB8	~	9H	LSAHX		9H	
AH	LCDHSP		(//AĤ		_	AH/AH	LSAHY		AH	
BH	LCDHSP		\		7	ВН	LSAHY		ВН	
CH	LCDV\$P/)]	CH	\sim (()) CH	LSASS		CH	
DH	LCDVSP	/	→ DH]]	DH	LSASS		DH	
EH	LCDPRVSP		EH			EH	LSACS		EH	
FH	LCDHSDLY		FH		7	FH	LSACS		FH	


[8] USBC (1/2)

アドレス	レジスタ名	アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名
0500H	Descriptor	0780H	ENDPOINT0	0790H	EP0_STATUS		07A0H	
to	RAM	1H	ENDPOINT1	1H	EP1_STATUS		1H	EP1_SIZE_L_B
067FH	(384 byte)	2H	ENDPOINT2	2H	EP2_STATUS		2H	EP2_SIZE_L_B
		3H	ENDPOINT3	3H	EP3_STATUS		3H	EP3_SIZE_L_B
		4H		4H			4H	
		5H		5H		$\overline{}$	5H	
		6H		6H) \ 6H	
		7H		7H			7H	
		8H		8H	EP0_SIZE_L_A	$\langle \rangle$	8H	Reserved
		9H	EP1_MODE	9H	EP1_SIZE_L_A),	9H	EP1_SIZE_H_A
		AH	EP2_MODE	AH	EP2_SIZE_L_A		AH	EP2_SIZE_H_A
		BH	EP3_MODE	ВН	EP3_SIZE_L_A		ВН	EP3_SIZE_H_A
		CH		CH			CH	
		DH		DH			ØН	
		EH		EH			∠ EH	
		FH		FH			FH	
					$\langle \rangle \rangle$	•	(\bigcirc)	

アドレス	レジスタ名
07B0H	
1H	EP1_SIZE_H_B
2H	EP2_SIZE_H_B
3H	EP3_SIZE_H_B
4H	
5H	
6H	
7H	
8H	
9H	
AH	
BH	
CH	
DH	
EH	
FH	







[8] USBC (2/2)

[8] USI	BC (2/2)				
ドレス	レジスタ名		アドレス	レジスタ名	
7E0H			07F0H	USBINTFR1	
1H			1H	USBINTFR2	
2H 3H			2H 3H	USBINTFR3 USBINTFR4	
4H	Reserved		4H	USBINTMR1	
5H	Reserved		5H	USBINTMR2	
6H	USBREADY		6H		
7H 8H	Reserved Set Descriptor STALL		7H 8H		
оп 9H	Set Descriptor STALL		9H	USBCRI	
АН			АН		
ВН			ВН		
CH DH			CH DH		
EH			EH	4	
FH			FH		
		(()			
				~	

[9] SPIC

アドレス	レジスタ名	アドレス	レジスタ名
0820H	SPIMD	0830H	SPITD0
1H	SPIMD	1H	SPITD0
2H	SPICT	2H	SPITD1
3H	SPICT	3H	SPITD1
4H	SPIST	4H	SPIRD0
5H	SPIST	5H	SPIRD0
6H	SPICR	6H	SPIRD1
7H	SPICR	7H	SPIRD1
8H		8H	
9H		9H	
AH		AH	
BH		ВН	
CH	SPIIE	CH	
DH	SPIIE	DH	
EH		EH	
FH		FH	


[10] MMU

[10] 1/11/1						(90)			
アドレス	レジスタ名	アドレス	レジスタ名	アドレス	レジスタ名	アドレス	レジスタ名		
0880H	LOCALPX	0890H	LOCALRX	08A0H	LOCALESX	08B0H	LOCALOSX		
1H	LOCALPX	1H	LOCALRX	1H	LOCALESX	1H	LOCALOSX		
2H	LOCALPY	2H	LOCALRY	2H	LOCALESY	2H	LOCALOSY		
3H	LOCALPY	3H	LOCALRY	3H	LOCALESY	3H	LOCALOSY		
4H	LOCALPZ	4H	LOCALRZ	/ 4 H	LOCALESZ	4H	LOCALOSZ		
5H	LOCALPZ	5H	LOCALRZ	5H	LOCALESZ	5H	LOCALOSZ		
6H		6H		6H		6H			
7H		7H		7H	<u>'</u>	7H			
8H	LOCALLX	8H	LOCALWX		LOCALEDX	8H	LOCALODX		
9H	LOCALLX	9H	LOCALWX	9H	LOCALEDX	9H	LOCALODX		
AH	LOCALLY	ÄH	LOCALWY	/\AH	LOCALEDY	AH	LOCALODY		
BH	LOCALLY	(//BH	LOCALWY	BH	LOCALEDY	ВН	LOCALODY		
CH	LOCALLZ	CH.	LOCALWZ	CH	LOCALEDZ	CH	LOCALODZ		
DH	LOCALLZ	DH	LOCALWZ	()) DH	LOCALEDZ	DH	LOCALODZ		
EH		EH.		EH		EH			
FH		FH		FH		FH			

[11] NAN	D-Flash コン	トローラ					
アドレス	レジスタ名	アドロ	ノス	レジスタ名	アドレス	レジスタ名	
08C0H		180	D0H		1FF0H		
1H 2H	NDFMCR0 NDFMCR1		1H 2H	NDRSCA0 NDRSCD0	1H 2H		
3H			3H	NDK3CD0	3H		
4H			4H	NDRSCA1	4H	/	
5H			5H	NDRSCA1	5H		()>
6H			6H 7H	NDRSCD1	6H		
7H 8H			7П 8Н	NDRSCA2	7H 8H		5)
9H			9H	NDRSCA2	9H		
AH			АН	NDRSCD2	AH	(()>	
BH			BH	NDDCCAG	BH		
CH DH	NDECCRD4 NDECCRD4		CH DH	NDRSCA3 NDRSCA3	CH DH		
EH			ΕH	NDRSCD3	EH		2
FH			FH		((/FH<		

[12] DMAC

アドレス	レジスタ名	アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名
0900H	HDMAS0	0910H	HDMAS1	0920H	HDMAS2		0930H	HDMAS3
1H	HDMAS0	1H	HDMAS1	1H	HDMAS2		1H	HDMAS3
2H	HDMAS0	2H	HDMAS1	2H	HDMAS2		2H	HDMAS3
3H		3H		3H			3H	
4H	HDMAD0	4H	HDMAD1	4H	HDMAD2	À	4H	HDMAD3
5H	HDMAD0	5H	HDMAD1	5H	HDMAD2		√5H	HDMAD3
6H	HDMAD0	6H	HDMAD1	6H	HDMAD2		6H	HDMAD3
7H		7H		7H	~ (0)	/	√ 7H	
8H	HDMACA0	8H	HDMACA1	8H	HDMACA2) 8H	HDMACA3
9H	HDMACA0	9H	HDMACA1	9H	HDMACA2		9H	HDMACA3
AH	HDMACB0	AH	HDMACB1	AH	HDMACB2		AH	HDMACB3
BH	HDMACB0	BH	HDMACB1	ВН	HDMACB2		ВН	HDMACB3
CH	HDMAM0	CH	HDMAM1	CH	HDMAM2		CH	HDMAM3
DH		DH		DH			DH	
EH		EH		EH			EH	
FH		FH		((FH			FH	>



注) レジスタ名の割り付けられていないアドレスにはアクセスしないでください。

アドレス	レジスタ名	アドレス	レジスタ名	アドレス	レジスタ名
10E0H	SYSCR0	1100H	TA01RUN	1110H	TA45RUN
1H	SYSCR1	1H		1H	
2H	SYSCR2	2H	TA0REG	2H	TA4REG
3H	EMCCR0	3H	TA1REG	3H	TA5REG
4H	EMCCR1	4H	TA01MOD	4H	TA45MOD
5H	EMCCR2	5H	TA1FFCR	5H	TA5FFCR
6H	Reserved	6H		6H	
7H		7H		7H	~ (0/
8H	PLLCR0	8H	TA23RUN	8H	TA67RUN
9H	PLLCR1	9H		9H	
AH		AH	TA2REG	AH	TA6REG
BH		BH	TA3REG	BH	TA7REG
CH		CH	TA23MOD	CH/	TA67MOD
DH		DH	TA3FFCR	DH	TA7FFCR
EH		EH		EH	
FH		FH		((FH	

[15] 16 ビットタイマ

_/		
- 17 -	1 0	OTO
	16	\sim S1O

7		-	-1	
	n -	-7	- Crit	ŊТ
Ŋ,	- 12	/ I	<u> </u>	
1	N. I	ы	1.7	91

アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名	アドレス	レジスタ名
1180H	TB0RUN	1190H	TB1RUN		1200H	SC0BUF	1240H	SBICR1
1H		1H) 1H	SC0CR	1H	SBIDBR
2H	TB0MOD	2H	TB1MOD		2H	SC0MOD0	2H	I2CAR
3H	TB0FFCR	3H	TB1FFCR	7	/3H	BR0CR	3H	SBICR2/SBISR
4H		4H			4H,	BR0ADD	4H	SBIBR0
5H		5H	$((\))$		5H	SC0MOD1	5H	
6H		6H			6H	*/	6H	
7H		7H	\wedge		<	SIRCR	7H	SBICR0
8H	TB0RG0L	\ 8H	TB1RG0L		8H		8H	
9H	TB0RG0H	9H	TB1RG0H	^	9H)		9H	
AH	TB0RG1L	HÂ//)	TB1RG1L	_	AH		AH	
BH	TB0RG1H	\	TB1RG1H	7	BH		BH	
CH	TB0CP0L	CH	TB1CP0L)) CH		CH	
DH	TB0CP0H	DH	TB1CP0H	//	DH		DH	
EH	TB0CP1L	EH	TB1CP1L		EH		EH	
FH	TB0CP1H	FH	TB1CP1H	/	FH		FH	

注) レジスタ名の割り付けられていないアドレスにはアクセスしないでください。

アドレス レジスタ名	[18] 10 년	ット ADC				[19] WD	Т	
1 H ADREGOH 2H ADREGSH 2H ADREGST 2H ADREGST 2H ADREGST 3H ADREGSL 4H ADCMOREGL 5H ADREGSL 5H ADREGSL 6H ADREGSL 7H ADREGSL 8H ADCMOREGL 6H ADREGSL 8H ADREGSL 8H ADMODO 8H ADREGSL 8H ADMODO 9H ADMODO 9H ADREGSL 8H ADMODO 9H ADMOD	アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名	
2H ADREG1L 3H Reserved 3H ADREG1H 4H ADREG2L 5H ADREG2L 5H ADREG2L 5H ADREG3L 7H ADREG3L 7H ADREG3L 7H ADREG3L 7H ADREG3L 7H ADREG3L 8H ADREG6L 9H ADREG6L 9H ADREG6L 9H ADREG6L 9H ADREG5L 8H ADMOD0 8H ADREG5L 8H ADMOD1 9H ADMOD1 9H ADMOD2 8H ADREG5L 8H ADMOD2 8H ADREG5L 8H ADMOD2 8H ADREG5L 8H ADMOD2 8H ADREG5L 8H ADMOD3 8H ADMOD5 8H ADREG5L 8H ADMOD5	12A0H	ADREG0L	12B0H	ADREGSPL		1300H	WDMOD	1
3H ADREG1H 4H ADREG2L 5H ADREG2L 5H ADREG2L 5H ADREG2H 6H ADREG3H 7H ADCMOREGH 6H ADREG3H 7H ADCMOREGH 6H ADREG3H 8H ADREG4L 9H ADMOD0 9H ADREG5H 6H ADREG5H 6H ADMOD0 9H ADREG5H 6H ADMOD0 9H ADMOD1 AH ADREG5H 6H ADMOD3 6H 6H ADMOD5 6H 7F ADCMOREGH 6H 7H ADMOD5 6H 7F ADMOD5	1H	ADREG0H	1H	ADREGSPH		1H	WDCR	
## ADREG2L	2H	ADREG1L	2H	Reserved		2H	^	
5H ADREG2H 6H ADREG3L 7H ADREG3H 6H ADREG3L 7H ADREG3H 7H ADREG3H 7H ADREG3H 7H ADREG4H 8H ADMOD0 8H 8H ADMOD1 9H ADMOD1 9H ADMOD1 9H ADMOD2 AH ADMOD2 ADMOD5 EH Reserved DH ADMOD5 EH Reserved FH Reserved FH Reserved 7FH ADCCLK 7FLX レジスタ名 1320H SECR 1330H ALM 11 MELALMC 2H HOURR 3H DAYR 3H MELFH 3H DATER 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH AH BH CH DH EH FH FH FH FH FH FH	3H	ADREG1H	3H	Reserved		3H		
6H ADREG3L 7H ADREG3H 8H ADREG4H 8H ADREG64L 9H ADMOD0 9H ADMOD1 AH ADREG5B BH ADREG5B BH ADREG5H CH Reserved DH Reserved EH Reserved FH Reserved FH MINR 2H HOURR 3H DAYR 4H DATER 5H MONTHR 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH BH CH BH CH DH BH CH BH CH DH BH CH BH CH BH CH BH CH BH CH BH CH BH BH CH BH CH BH CH BH BH CH BH CH BH BH BH CH BH BH BH CH BH	4H	ADREG2L	4H	ADCM0REGL		4H		
## ADREG3H ## ADREG4L ## ADREG4L ## ADREG4L ## ADREG5L ## ADMOD0 ## ADMOD1 ## ADMOD2 ## ADMOD2 ## ADMOD3 ## ADMOD5 ## A	5H	ADREG2H	5H	ADCM0REGH		5H		(())
8H ADREG4L 9H ADREG4H 4H ADREG5H 5H ADMOD0 8H ADMOD1 9H ADMOD2 AH ADMOD3 CH DH Reserved DH Reserved EH Reserved FH Reserved FH Reserved TH ADCCLK [20] RTC [20] RTC [21] MLD アドレス レジスタ名 1320H SECR 11H MINR HOURR 3H ADMOD3 CH FH ADCCLK [21] MLD アドレス レジスタ名 1320H SECR 1330H ALM MELFL 3H MELFL 3H MELFL 3H MELFL 3H MONTHR 6H YEARR 7H PAGER 8H 9H AH BH CH DH EH FH CH DH EH FH FH ADCCLK [22] RTC (21] MLD RTC (21] MLD RESERVED SECR (330H ALM MELFL 3H MELF	6H	ADREG3L	6H	ADCM1REGL		6H		
9H ADREG4H AH ADREG5L BH ADMOD1 AH BH CH DH Reserved DH Reserved EH Reserved Reserved TH MINR 2H HOURR 3H DAYER 4H DATER 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH PH DH EH FH PH	7H	ADREG3H	7H	ADCM1REGH		7H	\sim (7)	$\langle \wedge \rangle$
AH ADREG5L BH ADMOD2 BH ADMOD3 CH ADMOD5 EH Reserved EH Reserved Reserved TH MINR 2H HOURR 3H DAYER 4H DATER 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH PH DH EH FH PH PADCOD ADMOD3 CH ADMOD3 CH ADMOD3 CH ADMOD3 CH ADMOD3 CH ADMOD5 EH BH ADMOD5 EH FH FH ADMOD5 EH FH FH ADMOD5 EH FH FH FH ADMOD5 EH FH FH ADMOD5 EH FH FH FH FH FH ADMOD5 EH FH	8H	ADREG4L	8H	ADMOD0		8H		$\mathcal{I}\mathcal{I}$
BH ADREG5H CH Reserved DH Reserved BH Reserved EH Reserved FH ADMOD5 FH	9H	ADREG4H	9H	ADMOD1		9H		
CH Reserved DH Reserved EH Reserved EH FH ADCCLK EH FH ADCCLK FH FH FH ADCCLK FH DH EH FH FH FH ADCCLK FH DH EH FH FH FH ADCCLK FH DH EH FH FH ADCCLK THE	AH	ADREG5L	AH	ADMOD2		AH	(()>	
DH Reserved EH Reserved EH Reserved FH ADCCLK EH FH ADCCLK FH FH ADCCLK FH FH ADCCLK FH FH FH ADCCLK FH FH FH FH ADCCLK FH FH FH FH ADCCLK FH FH FH FH FH FH FH F	ВН	ADREG5H	вн	ADMOD3		ВН		
EH Reserved FH ADCCLK FH FH	CH	Reserved	СН	ADMOD4		СН		
FH Reserved	DH	Reserved	DH	ADMOD5		DH		2/1
[20] RTC [21] MLD アドレス レジスタ名 1320H SECR 1H MINR 2H HOURR 3H DAYR 4H DATER 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH [21] MLD アドレス レジスタ名 1330H ALM MELEH ALMINT 5H MELEH ALMINT 5H MELEH ALMINT 6H YEARR 7H PAGER 7H 9H AH BH CH DH EH FH	EH	Reserved	EH			EH		12
アドレス レジスタ名 1320H SECR 1H MINR 2H HOURR 3H DAYR 4H DATER 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH AH BH CH DH BH CH DH EH EH FH FH FH	FH	Reserved	FH	ADCCLK		((FH	$\langle \rangle$	(\bigcirc)
1320H SECR 1H MINR 1H MINR 2H HOURR 3H DAYR 4H DATER 5H MONTHR 5H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH 1330H ALM MELALMC MELFL								2)
1H MINR 2H HOURR 3H DAYR 3H DAYR 4H DATER 5H MONTHR 5H SH 6H YEARR 7H PAGER 8H SH 9H SH 4H SH 9H						\rightarrow	(7)	
2H HOURR 3H DAYR 3H DAYR 4H DATER 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH FH FH 2H MELFL 3H MELFH ALMINT 5H AMELFH ALMINT 5H						>	\sim (\vee))
3H DAYR 4H DATER 4H DATER 5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH FH FH 3H MELFH ALMINT 4H ALMINT 4H ALMINT 5H CH ALMINT 5H CH DH EH FH FH FH FH FH				(' '				
4H DATER 5H MONTHR 5H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH FH FH FH FH ALMINT 5H ALMINT 5H ALMINT 5H ALMINT 5H ALMINT 5H FH ALMINT 5H ALMINT 5H ALMINT 5H FH FH FH FH FH FH FH FH FFI FFI FFI FF				_ \				
5H MONTHR 6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH FH								
6H YEARR 7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH FH 6H 7H 8H 9H AH BH CH DH EH FH FH				ACIVIIIVI			\\/	
7H PAGER 8H RESTR 9H AH BH CH DH EH FH FH FH FH FH FH FH FFI FFI FFI FFI F				7			*	
8H RESTR 9H AH BH CH DH EH FH FH FH			1 \					
9H AH BH CH DH EH FH					_	163)	·	
AH BH CH DH EH FH FH FH		_	/////			77/ 1		
BH CH CH CH DH EH FH FH	AH		\ \ \ / / / /		7	7,		
DH DH EH FH	ВН			\sim ((()		
EH FH FH	СН		СН					
FH FH	DH		DH					
	EH		EH		/			
注)レジスタ名の割り付けられていないアドレスにはアクセスしないでください。	FH	$\langle \rangle \rangle$	FH					
	注)	レジスタ名の割	り付けられて	ハないアドレスに	はフ	アクセスしな	にいでください。	
			> (())) ~				

 $[22] I^2S$ [23] MAC

アドレス	レジスタ名	アドレス	レジスタ名	アドレ	ス	レジスタ名		アドレス	レジスタ名
1800H	I2S0BUF	1810H	I2S1BUF	1BE0	Н	MACMA		1BF0H	
1H		1H		1	Н	MACMA		1H	
2H		2H		2	Ή	MACMA		2H	
3H		3H		3	Н	MACMA		3H	
4H		4H		4	Н	MACMB		4H	
5H		5H		5	Н	MACMB		5H	
6H		6H		6	Н	MACMB) > 6H	
7H		7H		7	Ή	MACMB			
8H	I2S0CTL	8H	I2S1CTL	8	Н	MACORL //	\land	8H	
9H	I2S0CTL	9H	I2S1CTL	9	Н	MACORL	2)	9H	
AH	12S0C	AH	I2S1C	А	Н	MACORL		AH	
ВН	I2S0C	BH	I2S1C	В	Н	MACORL		BH	
CH		CH		C	Η	MACORH		CH	MACCR
DH		DH		D	Ħ(MACORH		DH	
EH		EH		E	H,	MACORH		~√/EH	
FH		FH		F	\mathcal{H}	MACORH		AFF S	
注)	レジスタ名の割り	けけられてし	 いないアドレスに	はアクセスし	な	いでください。		$(0)_{\alpha}$	

(1) 入出力ポート (1/11)

Reg	(1/	人出力ホー	1 (1/11)	,			î		î		
P1 PORT1 0004H	記号	名称	アドレス	7	6	5	4	3	2	1	0
P1 PORTI 0004H				P17	P16	P15	l .		P12	P11	P10
P4 P46 P45 P44 P43 P42 P41 P40 P5 P67 P68 P55 P54 P53 P52 P51 P50 P57 P58 P55 P54 P53 P52 P51 P50 P67 P66 P65 P64 P63 P62 P61 P60 P67 P66 P65 P64 P63 P72 P71 P70 P67 P66 P76 P73 P72 P71 P70 <td>P1</td> <td>PORT1</td> <td>0004H</td> <td></td> <td>-1 +0.14</td> <td>u </td> <td></td> <td></td> <td></td> <td>l</td> <td></td>	P1	PORT1	0004H		-1 + 0.14	u 				l	
P4 PORT4 0010H					外部頭	iチァータ(出	<u> カフッチレ</u> -	シスタは "0" -	にクリアさ	れます)	
P4 PORT4 0010H				P47	P46	P45	P44	P43	P42	P41	P40
P5 PORTS 0014H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0				1 77	1 40	1 40			772	171	1 40
P5 PORTS 0014H	P4	PORT4	0010H	0	0	0	0	0	0	0	0
P5 PORTS 0014H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0					_	_		_	(/-)	Y -	_
P6 PORTS 0014H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0				P57	P56	P55			P52	P51	P50
P6 PORT6 0018H P67 P66 P65 P64 P63 P62 P61 P60 P60 P77 P66 P65 P64 P73 P72 P71 P70 P70 P76 P76 P74 P73 P72 P71 P70 P70 P70 P77 P70 P70 P74 P73 P72 P71 P70 P70 P70 P75 P74 P73 P72 P71 P70	P5	PORT5	0014H	0	Ι ο	Ι ο				1 0 1	0
P6 PORT6 0018H								7	<u> </u>	+	
P6 PORT6 0018H 外部端子データ(出カラッチレジスタはでにクリアされます). P76 P75 P74 P73 P72 P71 P70 P70 P70 P70 P75 P74 P73 P72 P71 P70				P67	P66	P65	P64	P63	P62	P61	P60
P7 PORT7 001CH P76 P75 P74 P73 P72 P71 P70 P76 P75 P74 P73 P72 P71 P70 P70 P76 P75 P74 P73 P72 P71 P70 P70 P76 P75 P74 P73 P74 P74 P74 P74 P75	De	DODTE	00101		•	•)~		
P7 PORT7 001CH	PO	PORTO	00160		外部站	岩子データ(出	コラッチ レ	ジスタは"0"	にクリアされ	hます)	
P7 PORT7 001CH							<u> </u>	- \>			
PORT PORT 001CH				$\overline{}$	P76	P75	P74		P72	P/1]	P70
PORT PORT PORT PORT PORT PORT PORT PORT				$\overline{}$	外部端子デ	ータ(出カラ	外部端ネデ	1 17 11	外部端子デ	一タ(出カラ	
P8 PORT8 0020H	P7	PORT7	001CH						ッチレジス	タは"1"にセ	1
P8 PORT8 0020H					ットさ	れます) (リアさ	れます)	ットさ	れます)	
P8 PORT8 0020H						- (_ /)	
P8 PORT8 0020H 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				P87	P86	P85	\sim		P82	P81	P80
P9 PORT9 0024H	P8	PORT8	0020H	1	1				0.0(1)	1	1
P9 PORT9 0024H						1(-	_	(-(//			
PORTS 0024H 外部端子データ				P97	P96	1	4	110	P92	P91	P90
PAT PA6 PA6 PA6 PA7 PA7 PA6 PA7 PA7 PA6 PA7 PA7 PA6 PA7 PA7 PA8					3		\mathcal{A}	1			
PA PORTA 0028H PA3 PA4 PA3 PA2 PA1 PA0 RA PA3 PA2 PA1 PA0 PA5 PA4 PA3 PA2 PA1 PA0 PA5	P9	PORT9	0024H	外部端-	子データ			\mathcal{M}			
PA PORTA 0028H				-	_ (()			1	グは1	<u>にセットされ</u>	しより)
PA PORTA 0028H				PA7	PA6	PA5	∧PA4	PA3	PA2	PA1	PA0
PC PORTC 0030H PC6 PC5 PC4 PC3 PC2 PC1 PC0 RW	DA	DODTA	000011	((
PC PORTC 0030H 外部端子データ(出力ラッチレジスタは "1"にセットされます)	PA	PORTA	0028H				外部端	子データ			
PC PORTC 0030H 外部端子データ(出力ラッチレジスタは "1"にセットされます)				$\langle \alpha \rangle$			117	_			
PC PORTC 0030H 外部端子デーダ(出力ラッチレジスタは "1"にセットされます) - PF7 PF5 PF4 PF3 PF2 PF1 PF0 RW				PC7	PC6	PC5			PC2	PC1	PC0
PF7 PF5 PF4 PF3 PF2 PF1 PF0 R/W R/W R/W PS7 PG (出力ラッチレジスタは"1"にセットされます)	PC	PORTC	0030H		外部端	マデータ(出	1		にセットさ	カ.ます)	
PF PORTF 003CH R/W 分部端子データ(出力ラッチレジスタは"1"にセットされます) - PG5 PG4 PG3 PG2 PG1 PG0 R 分部端子データ - PJ7 PJ6 PJ5 PJ4 PJ3 PJ2 PJ1 PJ0 R/W PDRTJ 004CH 1 外部端子データ(出力ラッチレジスタは"1"にセットされます) - R/W PORTJ 004CH 1 外部端子データ(出力ラッチレジスタは"1"にセットされます) - PK7 PK6 PK5 PK4 PK3 PK2 PK1 PK0 R/W PK PORTK 0050H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0					ZI HRAIII	11 ()	/ .	-	10 0 7 1 0	1067)	
PF PORTF 003CH 1 外部端子データ(出力ラッチレジスタは"1"にセットされます) - PG PORTG 0040H PG5 PG4 PG3 PG2 PG1 PG0 R A 外部端子データ - PJ7 PJ6 PJ5 PJ4 PJ3 PJ2 PJ1 PJ0 R/W PS を でもます) - PJ7 PJ6 PJ5 PJ4 PJ3 PJ2 PJ1 PJ0 R/W PS を でもます) - PK7 PK6 PK5 PK4 PK3 PK2 PK1 PK0 R/W PK7 PK6 PK5 PK4 PK3 PK2 PK1 PK0 PK7 PK6 PK5 PK4 PK3 PK2 PK1 PK0 PL7 PL6 PL5 PL4 PL3 PL2 PL1 PL0 PL7 PL6 PL5 PL4 PL3 PL2 PL1 PL0 PL0 R/W PK1 PK0 PK1 PK1 PK1 PK0 PK1				PF7		PF5	PF4	PF3	PF2	PF1	PF0
PG PORTG 0040H PG5 PG4 PG3 PG2 PG1 PG0 R R S S S S S S S S S S S S S S S S S	PF	PORTF	003CH	~	7/						
PG PORTG 0040H PG5 PG4 PG3 PG2 PG1 PG0 R R 外部端子データ			> 000011			外部端	計子データ(出	コカラッチレ	ジスタは"1"	にセットされ	ます)
PG PORTG 0040H		3,4	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \			PCF	PC4	DC3	PC2	PC4	DC0
PG PORTG 0040H 外部端子データ		, v			+	ruo	r04			רטו	r'GU
PJ PORTJ 004CH 外部端子データ(出力ラッチレジスタは"1"にセ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	PG	PORTG	0040H		1						
PJ PORTJ 004CH 外部端子データ(出力ラッチレジスタは"1"にセ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			ν						_		
PJ PORTJ 004CH 外部端子データ(出力ラッチレジスタは "1"にセ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				PJ7) PJ6	PJ5			PJ2	PJ1	PJ0
PJ PORTJ 004CH 1 ッチレジスタは"1"にセ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1			// /	対却端マゴ		R/	/W	1		
PK PORTK 0050H PK7 PK6 PK5 PK4 PK3 PK2 PK1 PK0 PK PK7 PK6 PK5 PK4 PK3 PK2 PK1 PK0 PL PL7 PL6 PL5 PL4 PL3 PL1 PL0 PL PL1 PL0 PL PL1 PL0 PL PL1 PL2 PL1 PL0	PJ	PORTJ	004CH 4	1			1	1	1	1	1
PK PORTK 0050H PK7 PK6 PK5 PK4 PK3 PK2 PK1 PK0 R/W 0 0 0 0 0 0 0 0 0 0									<u> </u>		
PK PORTK 0050H					-	_	_	_	_	_	
PK PORTK 0050H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0				PK7	PK6	PK5			PK2	PK1	PK0
PL PORTL 0054H	PK	PORTK	0050H	0	_	0	·	1	0	1 0 1	0
PL PORTL 0054H PL7 PL6 PL5 PL4 PL3 PL2 PL1 PL0 R/W 0 0 0 0 0 0 0 0				<u> </u>	_	_		_	_	+	<u> </u>
PL PORTL 0054H 0 0 0 0 0 0 0 0				PL7	PL6	PL5		PL3	PL2		PL0
	וח	DODTI	005411				R	1			
	PL PL	PORIL	UU04H	0	0	0	0	0	0	0	0
				_	_	_	_	_	_	_	_

注) ブートモードでスタートした場合(AM[1:0] = "11")、P82 の出力ラッチは"1"にセットされます。

(1) 入出力ポート (2/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
F. OH	H 10.	,,,,,	PM7	, , , , , , , , , , , , , , , , , , ,	<u> </u>	,	, , , , , , , , , , , , , , , , , , ,	PM2	PM1	<u> </u>
			R/W						/W	
PM	PORTM	0058H	1					1	1	
			_					_	_	
			PN7	PN6	PN5	PN4	PN3	PN2	PN1	PN0
PN	DODTN	005011		•	ı	R/	W	7/		ı
PN	PORTN	005CH		外部端	岩子データ(出	力ラッチレ	ジスタは"1"	にセットされ	れます)	
				1	r	-	-)	
			PP7	PP6	PP5	PP4	PP3	PP2	PP1	
	DODED	000011		1		R/W	部端子デー	(/)		
PP	PORTP	0060H	0	0	(出力		ト部端チァー スタは"0"に!		1.ます)	
			_	_	(Ш)	,,,,,,,	(-) E) I C	067)	
							PR3	PR2	PR1	PR0
							110		/W	1110
PR	PORTR	0064H				1		外部端-	子データ	>
							(出カラッ	チレジスタは	:"0"にリセット	されます)
						(0/1	\ \ \		7 \	
			PT7	PT6	PT5	PT4) PT3 <	PT2	PŢ1	PT0
PT	PORTT	00A0H			(W		4(//	
				外部端-	子データ(出:	カラッチレジ	ジスタは"0"に	リセットさ	れます)	
			PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0
			F07	F 00	103		W -	7 7 7	FUI	F 00
PU	PORTU	00A4H		外部端-	子データ(出:		ブスタは"0"に	ジセットさ	れます)	
							- (\))	,	
			PV7	PV6	1	PV4	PV3	PV2	PV1	PV0
				W				R/W		
PV	PORTV	00A8H		ータ(出力ラ			< // M	部端子デー	・タ	
				タは"0"にリ されます)		(出力	ラッチレジス	スタは"0"に	リセットされ	ます)
			2710	- ^				_		
			PW7	PW6	PW5 /	PW4	PW3	PW2	PW1	PW0
					1 110	15 73 1	W			1 110
PW	PORTW	00ACH	((7/4	外部端-	子データ(出	カラッチレシ	ブスタは"0"に	ニリセットさ	れます)	
)		>	_			
			PX7		PX5/	PX4				
			R/W		R/	<u>W</u>				
			外部端子デー		外部端子					
PX	PORTX	00B0H	タ(出カラッ チレジスタは			レジスタは"0" ゝされます)				
		>	"0"にリセッ		.= / = / 1	2.10007)				
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	\ h	トされます)		\searrow			\	\	
		$\langle \vee \rangle$	-	/ >	-	-				
		1	PZ7 🔇	PZ6	PZ5	PZ4	PZ3	PZ2	PZ1	PZ0
PZ 🔷	PORTZ	0068H		₩ фити	フ <i>ニ</i> カ /ル・		W	- 11 - 1 - 1 - 1 - 1 - 1	h ++\	
			-((外部端-	ナアータ(出)	ルフツナレ ジ	ジスタは"0"に -	- リセツトさ	れより)	
		1 ((<i>J. J.</i>		-				

(1) 入出力ポート (3/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
記方	411	7 7 7 7								
	PORT1		P17C	P16C	P15C	P14C	P13C W	P12C	P11C	P10C
P1CR	control	0006H	0	0	0	0	0	0	0	0
1 1010	register	(RMW 禁)	_	_	_	_	_	_	_	_
				l .	l .	0: 入力	1: 出力		1.	
										P1F
								4	2	W
	PORT1								>	0/1
P1FC	function	0007H						7/4		_
0	register	(RMW 禁)								0: ポート
	3									1: データ
										バス
			D47E	DACE	DACE	P44F (DAOE	P42F	DATE	(D8~D15)
	PORT4		P47F	P46F	P45F		P43F W	P42F	P41F	P40F
P4FC	function	0013H	0/1	0/1	0/1	0/1	0/1	0/1	0/1	0/1
1 11 0	register	(RMW 禁)	-	-	-	(-7)		- (7-7	-
	3.5.5.				0: ポー	- F\\1. 7	ドレスバス ((A0~A7)		
			P57F	P56F	P55F	P54F	P53F	P52F	P51F	P50F
	PORT5	0017H			4	-	W			1 .
P5FC	function	(RMW 禁)	0/1	0/1	0/1	0/1	0/1	0/1	0/1	0/1
	register		_	_	0: ポー	1.71	<u> </u>	10 A15Y	_	_
			P67C	P66C _	P65C	P64C	P63C	P62C	P61C	P60C
	PORT6		. 0. 0	1 000	11.000		W)) 020	1 1010	1 000
P6CR	control	001AH	0	0	0	0/	0	0	0	0
	register	(RMW 禁)	-		\\\ -	7	7)	_	_	_
						0: 入力	1: /出/力		1	
	DODTO		P67F	P66F	P65F	P64F	P63F	P62F	P61F	P60F
P6FC	PORT6	001BH	0/1	0/1	0/1	0/1	W 0/1	0/1	0/1	0/1
Porc	function register	(RMW 禁)	-	<u> </u>	- 0/1	(C)	-	-	-	-
	register		(07)		0: ポー	ト 1: アド	・ レスバス (A	(16~A23)		
			THE O	P76C	P75C	P74C	P73C	P72C	P71C	
				^	((7/4		W	1	1	
	4	</td <td></td> <td>0</td> <td>\\alpha \cdots</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td></td>		0	\\alpha \cdots	0	0	0	0	
		1,4		/		_	_	_	_	
	PORT7	001EH	\rightarrow	0:入力	0: 入力	0: 入力	0: 入力	0: 入力	0: 入力	
P7CR	control	(RMW 禁)		ポート,	ポート <u>,</u>	ポート	ポート	ポート	ポート	
	register	(WAIT	NDR/B	1: 出力	1: 出力	1: 出力	1: 出力	
			^	1:出力	1: 出力 ポート,	ポート, EA25	ポート, EA24	ポート, NDWE @	ポート, NDRE @	
^)		ポート	R/W	2,720	L, & T	<p72>=0,</p72>	<p71>=0,</p71>	
		/ _						WRLU @	WRLL @	
) D705	D755	D7.4E	D705	<p72>=1</p72>	<p71> = 1</p71>	D70E
1				P76F	P75F	P74F	P73F	P72F	P71F	P70F
		<					W	1 ^		
	POSTT		\	0 –	0 _	0	0	0	0	0
D750	PORT7	001FH		- 0: ポート	- 0: ポート	- 0:#_ L	0. 1. _ '	- 0: ポート	0. 1 °- 1	- +° - '
P7FC	function register	(RMW 禁)		0: ホート 1: WAIT	0: ホート 1:NDR/B,	0:ポート 1: EA25	0:ポート 1: EA24	0: ホート 1:	0: ポート 1:	0: ポート 1: RD
	register				R/W			NDWE @	NDRE @	
								<p72> = 0,</p72>	<p71> = 0,</p71>	
								WRLU @	WRLL @ <p71> = 1</p71>	
		L					l .	<p72> = 1</p72>	SE / 12 = 1	

(1) 入出力ポート (4/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			P87F	P86F	P85F	P84F	P83F	P82F	P81F	P80F
						1	N			
			0	0	0	0	0	0	0	0
	PORT8	0023H	-	-	_	_	_	_	-	_
P8FC	function register	(RMW 禁)					0: <u>ポー</u> ト	0: ポート,	0: ポート	0: ポート
	rogiotor		1: <p87f2></p87f2>	1: <p86f2></p86f2>	1: CSZC	1: CSZB	1: CS3,	1: CS2 ,	1: CS1	1: CS0
							CSXA	SDCS		
								3,000	/	
			P87F2	P86F2			P84F2	P82F2	P81F2	
			V	V			(/ //	(Z_W)		
			0	0			0	0	0	
	PORT8		_	-			((-)	> -	_	
P8FC2	function	0021H (RMW 禁)	0: CSXB	0: CSZD			0: ポート,	0: 出力	0: <p81f></p81f>	
	fegister2	(KIVIVV 示)	1: ND1CE	1: ND0CE		. ((CS3	ポート,	1: SDCS	
						41	1: CSXA	1: CSZA ,	41 /	}
								SDCS		
						(7/4)	\ \ \ \ .			
						\mathcal{H}		P92C	/P91¢	P90C
					7				7 (W)	
					7		\rightarrow	0	0	0
	PORT9	000011			\mathcal{H}	7			_	_
P9CR	control	0026H (RMW 禁)				, v		0:入力	0:入力	0:入力
	register	(IXIVIV 3x)				7	(7/	ポート,	ポート,	ポート
								CTS0 1:出力	RXD0 1:出力	1:出力 ポート,
				4				ポート,	ポート	TXD0
								SCLK0		
				P96F			\mathcal{A}	P92F		P90F
				(W)			\checkmark	W		W
	PORT9	0027H	\nearrow				X	0		0
P9FC	function	(RMW 禁)	7	5-		7/		_		_
	register	,		0:入力	<	16		0:ポ <u>ート,</u>		0:ポート
			(071	ポート		7// ~		CTS0		1:TXD0
			(\\<u>\</u> \	1:INT4	× >	7		1:SCLK0		P90FC2
			W	_	427			W		W W
		<< //	0		$\langle \langle \rangle \rangle$	/ 		0		0
	PORT9	\'\	_		1			_		_
P9FC2	function	0025H	"0"をライト					"0"をライト		0:CMOS
	register2	(RMW 禁)	してくださ					してくださ		1:オープン
			い。					い。		ドレイン
				$\langle \rangle$						
			(11						
_		1.1		//	•		•	•	•	•

(1) 入出力ポート (5/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			PA7F	PA6F	PA5F	PA4F	PA3F	PA2F	PA1F	PA0F
	PORTA	000011					W			
PAFC	function	002BH (RMW 禁)	0	0	0	0	0	0	0	0
	register	(I CIVIVV 3R)	-	-	_	-	_	<u> </u>	-	-
					0: キー	-入力禁止	1: キー	-入力許可	_	
			PC7C	PC6C	PC5C	PC4C	PC3C	PC2C	PC1C	PC0C
				i -	.	.	W)) `	
			0	0	0	0	0 /	0	0	0
	PORTC	000011	_	-	-	-	(-)	(-	-
PCCR	control	0032H	0:入力	0:入力	0:入力	0:入力	0:入力	0: 入力ポート,		0:入力ポート,
	register	(RMW 禁)	ポート 1: 出力	ポート, EA28	ポート, EA27	ポート, EA26	ポート, INT3	INT2 1: 出力ポート	ポート, INT1	INT0 1:出力ポート
			ポート,	1:出力	1: 出力	1: 出力	1: 出力	7) (1)	1:出力	1.Д23/1/- 1
			KO出力	ポート	ポート	ポート(ポート		ポート	
			(オープンド				TA2IN		TAOIN	>
			レイン)	DOOF	DOFF	PC4F/	PC3F	DOOF	2012	DOOF
			PC7F	PC6F	PC5F	PU4F/	W PC3F	PC2F	PC1F	PC0F
	PORTC		0	0	0 /	0	0	0	(0)	0
PCFC	function	0033H			0		_		700	_
PCFC	register	(RMW 禁)	0: ポート	0: ポート	0:ポート	0:ポート	0:ポート	0:ポート	0: ポート	0: ポート
	register		1: KO 出力	1:EA28	1:EA27	1:EA26	1:INT3,	1: INT2	1: INT1,	1:INT0
			(オープンド				TA2IN	7,	TA0IN	
			レイン)	_ /	2	DE (0))	55.0	D=00
				7	PF5C	PF4C	PF3C	PF2C	PF1C	PF0C
DEOD	PORTF	003EH						W I -	<u> </u>	<u> </u>
PFCR	control	(RMW 禁)			Ò	0	0)	0	0	0
	register)) -	_	\ \	_	_	_
				\mathbb{Z}_{\wedge}				b, 1: 出力 「	T	
			PF7F	\leftarrow	PF5F	PF4F	PF3F	PF2F	PF1F	PF0F
	PORTF		W			1637	I	W	T	1
PFFC	function	003FH	(1//		0	0	0	0	0	0
FFFC	register	(RMW 禁)	1 F.C		fo		_	_	-	_
	register		0: 出力		0:ポート	0:ポート	0:ポート	0:ポート	0:ポート	0:ポート
			ポート 1: SDCLK		1:I2S1WS	1:l2S1DO	1:I2S1CKO	1:I2S0WS	1:I2S0DO	1:I2S0CKO
				42			PG3F			
	_	_					W			
	PORTG	//			A.		0			
PGFC	function	0043H		1						
1 3 5	register	(RMW 禁)		4			0:入力			
	rogister))					ポート,			
			> ((// ~			AN3			
		(1: ADTRG			

(1) 入出力ポート (6/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
				PJ6C	PJ5C					
	PORTJ			\	N					
PJCR	control	004EH		0	0					
	register	(RMW 禁)		_	_					
				0:入力	1: 出力					
			PJ7F	PJ6F	PJ5F	PJ4F	PJ3F	RJ2F	PJ1F	PJ0F
						V		7))	. 00.
	PORTJ	004FH	0	0	0	0	. 0 /	7/0/	0	0
PJFC	function	(RMW 禁)	_	_	_	_	(<u>)</u> (\vee \langle \rangle	_	_
	register		0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート
			1: SDCKE	1:NDCLE	1: NDALE	1:SDLUDQM	1:SDLLDQM	1: SDWE,	1: SDCAS,	1: SDRAS,
								SRWR	SRLUB	SRLLB
			PK7F	PK6F	PK5F	PK4F	PK3F	PK2F	PK1F	PK0F
	PORTK			1			W V	/	41	\rightarrow
PKFC	function	0053H	0	0	0	0	0	0	0	0
	register	(RMW 禁)	_	_	_	(+//)) -	→ - ((_
				0: ポート	0: ポート				0:∠#∕}	0: ポート
				1: LGOE1			ı	1: LFR	1: LLOAD	1: LCP0
			PL7F	PL6F	PL5F	PL4F	PL3F	PL2F	PL1F	PL0F
	PORTL	0057H		i		V	V		i	1
PLFC	function	(RMW 禁)	0	0	0	> 0	9/7	/\0	0	0
	register		_	- (<u> </u>	7 -	\\\	_))	_	_
				~ ~	0: ポート	1: LCDC 用	データバス	(LD7~LD0)		
			PM7F				<i>T</i>	PM2F	PM1F	
			W	\mathcal{A}				V	V	
			0				4	0	0	
	PORTM	005BH	- (-	_	
PMFC	function	(RMW 禁)	0: ポート			(6)		0: ポート	0: ポート	
	register	(IXIVIV 3R)	1:PWE	^				1: ALARM at	1:MLDALM	
))				<pm2>=1, MLDALM</pm2>	at <pm1>=1</pm1>	
					(7/	\land		at	TA1OUT at <pm1>=0</pm1>	
						//		<pm2>=1</pm2>	at <fivit>=0</fivit>	
			PN7C	PN6C_	PN5C	PN4C	PN3C	PN2C	PN1C	PN0C
	PORTN	005511		1		V	٧			
PNCR	control	005EH (RMW 禁)	0	0	0	0	0	0	0	0
	register	(INIVIV 示)			\\				_	
	, v			\((0: 入力,	1: 出力			
^			PN7F	PN6F	PN5F	PN4F	PN3F	PN2F	PN1F	PN0F
	PORTN	//	~ (V	٧			
PNFC	function	005FH	70))0	0	0	0	0	0	0
/2	register	(RMW 禁)	5/-	<i>-</i>	_	-	-	_	-	-
				•	0:CMO	- S 出力 1:オ·	ープンドレィ	イン出力	•	
		•								

(1) 入出力ポート (7/11)

` ′	ЛШЛЛ	, 1. (1/1	,	1	1	1	1	1	_	1
記号	名称	アドレス	7	6	5	4	3	2	1	0
					PP5C	PP4C	PP3C	PP2C	PP1C	
	PORTP	000011					W			
PPCR	control	0062H (RMW 禁)			0	0	0	0	0	
	register	(NIVIVV 示)			_	_	_	<u> </u>	_	
						0:	入力, 1: 出	ת		
			PP7F	PP6F	PP5F	PP4F	PP3F	RP2F	PP1F	
						W	•	- (/))`	
			0	0	0	0	. 0 (7/0\	0	
	PORTP	000011	_	_	_	-	(7/	V())	_	
PPFC	function	0063H (RMW 禁)	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	
	register	(IXIVIV 25)	1: TB1OUT0	1: TB0OUT0	1:	1:	1: ((1: TA5OUT	1: TA3OUT	
					TB1IN0	TB0IN0	TA7OUT			
					@ <pp5c>=1 INT7</pp5c>	@ <pp4c>=1 INT6</pp4c>	@ <pp3c>=1 INT5</pp3c>			
					@ <pp5c>=0</pp5c>	@ <pp4c>=0</pp4c>	@ <pp3c>=0</pp3c>		(1)	\supset
							PR3C	PR2C	PR1C	PR0C
	PORTR	0066H				744))	0 (0	N)	
PRCR	control	(RMW 禁)					0	0	(0)/	0
	register	(**************************************					_	Q-\\		_
					$\mathcal{A}($			(0:入力	, 1: 出力	
							PR3F	PR2F	PR1F	PR0F
	PORTR					4	(C)	/ \	N	
PRFC	function	0067H		\sim		\searrow	0/	<i>//</i> o	0	0
TIKIC	register	(RMW 禁)				$\rightarrow \downarrow \downarrow$	\ <u>-</u> `	_	_	_
	rogiotor						0: ポート	0: ポート	0: ポート	0: ポート
							1: SPCLK	1: SPCS	1: SPDO	1: SPDI
			PT7C	PT6C	PT5C	PT4C	PT3C	PT2C	PT1C	PT0C
	PORTT	00A2H	(1		V	i .	i .	1
PTCR	control	(RMW 禁)	0	0	0	(0)	0	0	0	0
	register	,	$\left(\overline{\gamma} \right)$	_	- <	7/-	_	_	_	_
			$\langle \langle \langle \rangle \rangle$))		0: 入力	1: 出力	ı	1	ı
)PT7F	PT6F	PT5F//	PT4F	PT3F	PT2F	PT1F	PT0F
	PORTT	00A3H					V	1	1	I
PTFC	function	(RMW 禁)	0	0	0	0	0	0	0	0
	register		>-	-	- 18		 => _ > _ /		_	_
		7				1: LCDC 用于		1		
	4		PU7C	PU6C	PU5C	PU4C	PU3C	PU2C	PU1C	PU0C
	PORTU	00A6H		$\mathcal{A}($	1		V	i	i	i
PUCR	control	(RMW 禁)	0	0	0	0	0	0	0	0
	register		> -(1/-/	_	_	_	_	_	_
		(ſ	0: 入力	1: 出力	ı	1	ı
		Ì	PU7F	PU6F	PU5F	PU4F	PU3F	PU2F	PU1F	PU0F
	PORTU		· //	1			V	ı	1	I
PUFC	function	00A7H	0	0	0	0	0	0	0	0
1 01-0	register	(RMW 禁)	-	-	-	-	-	-	-	-
	. 59.0.01		0: ポート	0: ポート	0: ポート 1: LD21	0: ポート 1: LD20	0: ポート	0: ポート	0: ポート	0: ポート
			1: LD23	1: LD22	@ <pu5c>=1</pu5c>	1: LD20	1: LD19	1: LD18	1: LD17	1: LD16

(1) 入出力ポート (8/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			PV7C	PV6C				PV2C	PV1C	PV0C
	PORTV		V						W	
PVCR	control	00AAH (RMW 禁)	0	0				0	0	0
	register	(ICIVIVV 37c)	_	-				<u> </u>	-	_
			0: 入力	1: 出力				0:.	入力 1: 년	出力
			PV7F	PV6F				PV2F	PV1F	PV0F
	PORTV			V					/) w	İ
PVFC	function	00ABH	0	0			7	7/0	0	0
1 110	register	(RMW 禁)	- 0: ポート	- 0: ポート			127	7(プラ)	- 0: ポート	- 0: ポート
	Ū		1: SCL	1: SDA					1:Reserved	
			PV7F2	PV6F2		7				
			V	V		d				
	PORTV	00ABH	0	0				\rightarrow		
PVFC2	function	(RMW 禁)	_	-		70/4		\leftarrow		
	register2			0:CMOS			/		(//)	
			1:オープン ドレイン	1:オーフン ドレイン	7(
			PW7C	PW6C	PW5C	PW4C	PW3C	PW2C	PW1C	PW0C
	PORTW		1 0070	1 0000	17730		W (1,W20	I WIC	1 0000
PWCR	control	00AEH	0	0	0	0	6(7)	0	0	0
	register	(RMW 禁)	_	-20	<u> </u>	-/-	<u> </u>	J) -	-	_
				(,(Ø: 入力	1: 出力			
			PW7F	PW6F	PW5F	PW4F	PW3F	PW2F	PW1F	PW0F
	PORTW	00AFH					W	i	1	1
PWFC	function	(RMW 禁)	0	70	0	0	0	0	0	0
	register		-(())		0:ポント	1: Pesenye	1 -	_	-
			PX7C		PX5C	MA (1. Neserved			
			(W)		W					
DVOD	PORTX	00B2H	0		((0//<					
PXCR	control register	(RMW 禁)								
	register	~~<	0: 入力		0: 入力					
			1: 出力		1: 出力					
		>	PX7F		PX5F	PX4F				
		5	0 0		0 V					
	PORTX		_		_	0 _				
PXFC	function	00B3H	0:ポート		0:ポート	0:ポート				
	register	(RMW 禁)	1:Reserved))	1: X1USB	1:				
			$\sqrt{2}$		入力	CLKOUT @ <px4>=0,</px4>				
		<				LDIV				
	$\overline{}$		D7=0	D7:0	D7-0	@ <px4>=1</px4>	D700	D700	D=10	D7:0
	PORTZ		PZ7C	PZ6C	PZ5C	PZ4C	PZ3C W	PZ2C	PZ1C	PZ0C
PZCR	control	006AH	0	0	0	0	0	0	0	0
	register	(RMW 禁)	_	_	_	_	_	_	_	
1	J				i	0: 入力	1: 出力	1	ı	

(1) 入出力ポート (9/11)

	<u>пт</u>	- 18	_	_	_		_	_		_
記号	名称	アドレス	7	6	5	4	3	2	1	0
			P17D	P16D	P15D	P14D	P13D	P12D	P11D	P10D
	PORT1					R/V	V			
P1DR	drive	0081H	1	1	1	1	1	1	1	1
	register		_	_	_	_	-		_	_
				スタ	ンバイモー	ド用入出力/	ヾッファド ラ	ライブレジ	スタ	
			P47D	P46D	P45D	P44D	P43D	P42D	P41D	P40D
	PORT4					R/V	V		15	
P4DR	drive	0084H	1	1	1	1	1 /	$\frac{1}{2}$	/ 1	1
	register		_	-	-	ı	_ ((7/4	_	ı
				スタ	ンバイモー	ド用入出力	ジファド	ライブレジ	スタ	
			P57D	P56D	P55D	P54D	P53D	P52D	P51D	P50D
	PORT5					R/V	v(()			
P5DR	drive	0085H	1	1	1	1		1	1	1
	register		_	_	_	-(()	-		_
				スタ	ンバイモー	ド用入出力/	<u>ヾッファドラ</u>	ライブレジ	スタ	\rightarrow
			P67D	P66D	P65D	P64D	P63D	P62D	P61D	P60D
	PORT6					(//R)	V			
P6DR	drive	0086H	1	1	1	(4)	1	2 1	2/1	1
	register		_	-	-()	ı	1	9-6//	1
				スタ	ンバイモー	ド用入出力/	ヾッファド	ライブレジ	スタ	
				P76D	P75D	P74D	P73D (P72D	P71D	P70D
	PORT7						R/W			
P7DR	drive	0087H		1 ($\langle \lambda \rangle$	1	(17/	\wedge 1	1	1
	register			-6	\ -\ <i>\</i>)) –	_	-
				4	スタンバイ	モード用入	出力バッフ	ケドライス	ブレジスタ	
			P87D	P86D	P85D	P84D	P83D	P82D	P81D	P80D
	PORT8					R/V	v <i>))</i>	-	.	
P8DR	drive	0088H	1	\\1))	1	1	<u> </u>	1	1	1
	register		-		_	_		_	_	_
			((ンバイモー	ド用入出力/	ヾッファド ・	ライブレジ		
			P97D	P96D	7	1		P92D	P91D	P90D
			() R/	ì					R/W	
	PORT9		\\\/\1\\)	1				1	1	1
P9DR	drive	0089H	=	_	(7/4			_	_	_
	register	\/_	スタンバイ					スタンバ	イモード用	入出力バッ
		\'\		ァドライブ				ファ	ドライブレ	ジスタ
			7	スタ	DACD	DA 4D	DAOD	DAOD	DAAD	DAOD
	PORTA		PA7D	PA6D	PA5D	PA4D R/V	PA3D	PA2D	PA1D	PA0D
DADD		006411	4	4	4			4	4	4
PADR	drive	008AH	1 _	1	<u> </u>	1	1 -	1	1	1 –
	register		_ <	7.5	<u> </u>	<u> </u>		L ー ライブレジ	 フタ	_
	(())		PC7D	PC6D	ı	PC4D		PC2D		DCOD
	PORTC	\wedge	PC/D	K COD	PC5D	PC4D R/V	PC3D	PUZD	PC1D	PC0D
PCDR		00001		1	1	1	v 1	1	1	1
FUDR	drive	008CH		/ I _	<u> </u>		<u> </u>		_	
	register		1	7 /2	<u> </u>	<u> </u>	- バッファド=	ライブレジ		_
- 			PF7D	^,	PF5D	PF4D	PF3D	PF2D	PF1D	PF0D
			R/W		1130	1140	R/		שווו	1100
			1		1	1	1	1	1	1
	PORTF		_		<u> </u>		_		_	_
PFDR	drive	008FH	スタンバイ				<u> </u>	<u> </u>	<u> </u>	
1.151	register	550.11	モード用入							
	. Jylotoi		出力バッフ		スタ	ンバイモー	ド用入出力	バッファド	・ ライブレジ	スタ
			アドライブ			. =		, !		
			レジスタ							
		•	•	•	•					

(1) 入出力ポート (10/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
							PG3D	PG2D		
							R	W		
	PORTG						1	1		
PGDR	drive	0090H					_	_		
	register							イモード用		
							入出力/			
			D IZD	DICD	DIED	DIAD	PJ3D	レジスタ DIOD	DUD	D IOD
	PORTJ		PJ7D	PJ6D	PJ5D	PJ4D R/V		PJ2D	PJ1D	PJ0D
PJDR	drive	0093H	1	1	1	1	1		1	1
1 0511	register	000011	-		_	-	7-/	<u> </u>	<u> </u>	_
				スタ	リンバイモー	ド用入出力/	バッファドラ	イブレジス	タ	1
			PK7D	PK6D	PK5D	PK4D	PK3D	PK2D	PK1D	PK0D
	PORTK				•	R/V	V	•		
PKDR	drive	0094H	1	1	1	1	Y	1 .<	1 1	1
	register		_	_	_		> -	- 52	17	-
				スタ	ンバイモー	ド用入出力	バッファドラ	イブレジス	19	
			PL7D	PL6D	PL5D	PL4D	PL3D	PL2D	/PLJD	PL0D
	PORTL					R/V	V		70/	
PLDR	drive	0095H	1	1	1	Y	1 (~/_1\\	1	1
	register		_	_	(-1)	▽ -	- ((-)	_	_
				スタ	シバイモー	ド用入出力/	バッファドラ	イブレジス	スタ	
			PM7D				144	PM2D	PM1D	
	PORTM		R/W	#			7	/ R	/W	
PMDR	drive	0096H	1			74		1	1	
	register		_			1		_	_	
					ンバイモー		. /	イブレジス		
			PN7D	PN6D	PN5D	PN4D	PN3D	PN2D	PN1D	PN0D
	PORTN		- ((R/V	t	1 . 1		
PNDR	drive	0097H	1		1	1	1	1	<u>1</u> –	1 _
	register		$(\overline{0})$	7 5	<u>-</u> ンバイモー	ド田え出力	 ヾぃ ファ ド=	<u> </u>		
			PP7D	PP6D	PP5D ^	PP4D	PP3D	PP2D	PP1D	
	PORTP /	(/)]	170	\ \ \	((//)	R/W	1100	1120	1110	
PPDR	drive	0098H	\neg	1		1	1	1	1	
	register		-	<u> </u>	7/-	-	-	-	_	
			>	スタンバ	イモード用力	し出力バッフ	ァドライブ	レジスタ		
	$\langle \rangle \rangle$						PR3D	PR2D	PR1D	PR0D
	PORTR	$\backslash D$			D			R/	W	
PRDR	drive	0099H					1	1	1	1
^	register	\					-			_
							スタン	バイモード ドライブ	用入出力バ レジスタ	ツノア
\			/>PT/D	PT6D	PT5D	PT4D	PT3D	PT2D	PT1D	PT0D
	PORTT		(1,0)	1 100	1 100	R/V		1120	טווו	1 100
PTDR	drive	009BH	1	1	1	1	1	1	1	1
	register		_	_	-	_	-	_		-
	3			スタ	ンバイモー	ド用入出力/	バッファドラ	イブレジス		•

(1) 入出力ポート (11/11)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			PU7D	PU6D	PU5D	PU4D	PU3D	PU2D	PU1D	PU0D
	PORTU					R/V	V			
PUDR	drive	009CH	1	1	1	1	1	1	1	1
	register		=	=	=	=	- <	_	=	-
				スタ	ンバイモー	ド用入出力ノ	バッファドラ	イブレジス	タ	
			PV7D	PV6D		PV4D	PV3D	PV2D	PV1D	PV0D
			R	W				R/W) `	
	PORTV		1	1		1	1((7/1	1	1
PVDR	drive	009DH	_	_		-	\ <u>-</u> \\	\bigcirc	_	_
	register		スタンバイ	モード用入						
				ァドライブ		スタンバイ	モード用入	出力バッフ	ァドライブ	レジスタ
			レジ	スタ						
			PW7D	PW6D	PW5D	PW4D	PW3D	PW2D	PW1D	PW0D
	PORTW					R/V	V.		1//	7
PWDR	drive	009EH	1	1	1	(0)	√ 1	1/5	1	1
	register		_	-	-	$(\vee \not =)$	- 🛇	1		_
				スタ	ンバイモー	ド用入出力/	バッファドラ	イブレジス	夕(//	
			PX7D		PX5D	PX4D	\rightarrow			
	PORTX		R/W		A (R)	W		$\nearrow \nearrow$		
PXDR	drive	009FH	1		1	1		\nearrow		
TABIC	register	003111	-			=	444			
	. og.o.o.		スタン	ンバイモード	用入出力バ	ッファ				
				ドライズ	レジスタ					
			PZ7D	PZ6D	PZ5D	PZ4D	PZ3D	PZ2D	PZ1D	PZ0D
	PORTZ			(())		R/V	V //	,		
PZDR	drive	009AH	1	7	1	1	1	1	1	1
	register		-((\	-	\\-	=	=	_	-
				<i>IJ</i> ノスタ	ンバイモー	ド用入出力/	バッファドラ	イブレジス	タ	

(2) 割り込み制御(1/4)

	割り込み間		_	_	_					_
記号	名称	アドレス	7	6	5	4	3	2	1	0
				I	<u> </u>				T0	
INTE0	INT0 enable	00F0H	-	_	-	_	IOC	I0M2	IOM1	IOMO
			- "	 "たラノト	 ,てください		R 0	0	R/W 0	0
			,		T2	0	U	^	 T1	U
	INT1 & INT2		I2C	I2M2	I2M1	I2M0	I1C	I1M2	I1M1	11.110
INTE12	enable	00D0H	R	IZIVIZ	R/W	IZIVIU	R	IHVIZ	R/W	I1M0
	Chable		0	0	0	0	0		0	0
				_	T4	U			T3	U
	INT3 & INT4		I4C	I4M2	I4M1	I4M0	CI3C (I3M2	I3M1	I3M0
INTE34	enable	00D1H	R	141112	R/W	141010	R	ISIVIZ	R/W	ISIVIO
	Gridalio		0	0	0	0	0	0	0	0
					T6				T5	
	INT5 & INT6		I6C	I6M2	I6M1	I6M0 /	I5C	I5M2	15M1	I5M0
INTE56	enable	00D2H	R		R/W	7(R		R/W	I.
			0	0	0	0	0	0 <	0	0
				_ 	- -		\vee	ÍN		
INTE7	INT7	00D3H	-	-	-	((+//)	I7C	17M2	IZM1	17M0
	enable		-)"+ - / I I	- - 14° ± 6° ×		/ R		/R/W)	
			(ノてください (TMRA1)		0	0 INTTA0	(TMPAO)	0
	INTTA0 &		ITA1C	ITA1M2	ITA1M1	ITA1M0	ITA0C	ITA0M2	ITA0M1	ITA0M0
INTETA01	INTTA1	00D4H	R	TIATIVIZ	R/W	TIATIVIO	R	OI AUNIZ	R/W	TTAUMU
	enable		0	0	0	> o	(0)	, O	0	0
			0	-	(TMRA3)	V	()//) INTTA2		U
	INTTA2 &		ITA3C	ITA3M2	ITA3M1	ITA3M0	ITA2C	ITA2M2	ITA2M1	ITA2M0
INTETA23	INTTA3	00D5H	R		R/W		R		R/W	
	enable		0	0	○ 0	0	0	0	0	0
	INTTA4 &			INTTA5	(TMRA5)			INTTA4	(TMRA4)	
INTETA45	INTTA4 &	00D6H	ITA5C	ITA5M2	ITA5M1	ITA5M0	JTA4C	ITA4M2	ITA4M1	ITA4M0
INTLIAGO	enable	OODOIT	R (~ ^	R/W		R		R/W	T
	Chabic		0 \	0)	0	/0/	0	0	(T14D 4 0)	0
	INTTA6 &		ITA7C	ITA7M2	(TMRA7)	1747140	ITA6C	INTTA6	, ,	ITACMO
INTETA67	INTTA7	00D7H	R	HA/IVIZ	ITA7M1 R/W	TA7M0	R	ITA6M2	ITA6M1 R/W	ITA6M0
	enable		0	0	(07/2	0	0	0	0	0
	(().			(TMRB0))		INTTB00	_	<u> </u>
	INTTB00 &	\\/	ITB01C		ITB01M1	ITB01M0	ITB00C	ITB00M2		ITB00M0
INTETB0	INTTB01	00D8H	R		R/W		R		R/W	
	enable		0	0	0	0	0	0	0	0
	INITTEDEO			INTTB11	(TMRB1)			INTTB10	(TMRB1)	
INITETD4	INTTB10 &	000011	ITB11C	/ITB11M2	ITB11M1	ITB11M0	ITB10C	ITB10M2	ITB10M1	ITB10M0
INTETB1	INTTB11	00D9H	R ^	(R/W		R		R/W	
\wedge	enable		0	0	0	0	0	0	0	0
	INTRX0 &	/		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	TX0			INT	RX0	
INTES0	INTTX0	00DBH	ITX0C	ITX0M2	ITX0M1	ITX0M0	IRX0C	IRX0M2	IRX0M1	IRX0M0
111120	enable	OODBUI	R	/	R/W		R		R/W	1
	CHADIC	<	/ 0	0	0	0	0	0	0	0
Ì	INTSBI &		1451115	1	ADM	145.4	107:57		SBI	105
INTESBIADM		00E0H	IADM0C	IADMM2	IADMM1	IADMM0	ISBI0C	ISBIM2	ISBIM1	ISBIM0
	enable		R 0	0	R/W 0	0	R 0	0	R/W 0	0
			U	_		U	U		_	U
	INTSPI		ICDITO	1	SPITX	ICDITMO	ICDIDO		PIRX	ICDIDMO
INTESPI	enable	00E1H	ISPITC	ISPITM2	ISPITM1 R/W	ISPITM0	ISPIRC R	ISPIRM2	ISPIRM1 R/W	ISPIRM0
	CHADIE		0 0	0	0	0	0 0	0	0	0
		l	U	U	U	U	U	U	U	U

(2) 割り込み制御(2/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
					_			INT	USB	
	INTUSB		_	-	-	_	IUSBC	IUSBM2	IUSBM1	IUSBM0
INTEUSB	enable	00E3H	_		_		R		R/W	
				"0"をライト	してください	١	0	<u> </u>	0	0
					=			TAIL	ALM	
	INTALM		=	=	=	=	IALMC	IALMM2	IALMM1	IALMM0
INTEALM	enable	00E5H	=		=		R)) _{R/W}	
				"0"をライト	してください	,1	0 (700	0	0
					_		1	77 1	RTC	
	INTRTC		=	=	_	=	IRC	IRM2	IRM1	IRM0
INTERTC	enable	00E8H	-		_	JI.	R	15	R/W	
				"0"をライト	してください	١,	0	0	0	0
					_	1		INT	KEÝ	
INITEIZEN	INTKEY	005011	-	-	-		IKC	IKM2	IKM1	IKM0
INTEKEY	enable	00E9H	=		=		∧ R		R/W	
				"0"をライト	してください	, \\/)) o	00		0
					- /			TML	LCD///	
INTELCD	INTLCD	00EAH	_	_	- /		ILCD1C	ILCDM2	ILCDM1	ILCDM0
INTELCO	enable	UUEAH	_		-40		R		R/W	
				"0"をライト	してください	<u>, </u>	0	0	0	0
	INTI2S0 &			INT	12\$1	\vee	\mathcal{O}	/\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	I2S0	
INTEI2S01	INTI2SU &	00EBH	II2S1C	II2S1M2	H2S1M1	II2S1M0	II2S0C	H2S0M2	II2S0M1	II2S0M0
INTLIZOUT	enable	OOLDIT	R		R/W		R		R/W	
	CHADIC		0	0	0	0	0	0	0	0
	INTRSC &			((INT	RSC			INT	RDY	
INTENDFC	INTRDY	00ECH	IRSCC	IRSCM2	IRSCM1	IRSCM0	IRDYC	IRDYM2	IRDYM1	IRDYM0
INTENDIO	enable	002011	R	$C \wedge$	R/W		R		R/W	
			0	0))	0	(0)	0	0	0	0
				,				IN	ГР0	
INTEP0	INTP0	00EEH	\ \\)) –	<u> </u>	3	IP0C	IP0M2	IP0M1	IP0M0
	enable			/	(7/		R		R/W	
				"0"をライト	してください	<u>y)</u>	0	0	0	0
	INTAD &	1			ADHP	_		INT	AD	
INTEAD	INTADHP	00EFH	IADHPC	IADHPM2	IADHPM1	IADHPM0	IADC	IADM2	IADM1	IADM0
	enable	\Diamond	R		R/W	1	R		R/W	1
			0	0	>0	0	0	0	0	0

(2) 割り込み制御(3/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
, J				_	INTDMA1	I	-		INTDMA0	_
	INTTC0/INTDMA0		ITC1C	ITC1M2	ITC1M1	ITC1M0	ITC0C	ITC0M2	ITC0M1	ITC0M0
INTETC01	& INITTO 4 / INIT DA A A 4	00F1H			/IDMA1M1		/IDMA0C	/IDMA0M2	/IDMA0M1	/IDMA0M0
/INTEDMA01	INTTC1/INTDMA1 enable		R		R/W		R 🔨		R/W	
	eriable		0	0	0	0	0	0	0	0
	INITTOO/INITONAAO			INTTC3/	INTDMA3			INTTC2/	INTDMA2	
INTETC23	INTTC2/INTDMA2 &		ITC3C	ITC3M2	ITC3M1	ITC3M0	ITC2C	ITC2M2	ITC2M1	ITC2M0
/INTEDMA23	∝ INTTC3/INTDMA3	00F2H	/IDMA3C	/IDMA3M2	/IDMA3M1	/IDMA3M0	/IDMA2C	/IDMA2M2	/IDMA2M1	/IDMA2M0
/INTEDIVIAZS	enable		R		R/W	\wedge	(R//	()	R/W	
	CHable		0	0	0	0		0	0	0
	INTTC4/INTDMA4			INTTC5/	INTDMA5	((INTTC4/	INTDMA4	
INTETC45	&		ITC5C	ITC5M2	ITC5M1	ITC5M0	ITC4C	ITC4M2	ITC4M1	ITC4M0
/INTEDMA45	INTTC5/INTDMA5	00F3H	/IDMA5C	/IDMA5M2	/IDMA5M1	/IDMA5M0	/IDMA4C	/IDMA4M2	/IDMA4M1	/IDMA4M0
/IIVI EBIVII (40	enable		R		R/W	GIT.	∨ R	14	R/W	
			0	0	0	0	0	0	0	0
				INTTC7	(DMA7)				(DMA6)	
INTETC67	INTTC6 & INTTC7	00F4H	ITC7C	ITC7M2	ITC7M1	ITC7M0	ITC6C	ITC6M2	TC6M1	ITC6M0
	enable	001 111	R		R/W		R	1/70	// R/W	1
			0	0	0	0	0 (0	0	0
				- <						IR0LE
			\	V (W
			0	07			\mathcal{L}			1
01140	SIO	00F5H	"0"を	"0"を						0:INTRX
SIMC	Interrupt mode	(RMW 禁)	ライトし てくださ	ライトし てくださ	` <					エッジ
	control		い((11/2))			モード 1:INTRX
			($\bigcirc)$						レベル
					\wedge	~				モード
			I5EDGE	14EDGE	I3EDGE	12EDGE	I1EDGE	I0EDGE	IOLE	_
			134DGL	14LDGL	1/7	N	HEDGE	IULDGL	R/	
	Interrupt input	00F6H	// ô)	0	0	0	0	0	0	0
IIMC0	Interrupt input mode control0	(RMW 禁)	INT5エッジ		INT3 エッジ	INT2 エッジ	INT1 エッジ	INTO エッジ	0:INT0	"0"をライト
	mode controlo	(IXIVV JR.)	0:立ち上がり	0位ち上がり	0:立ち上がり	0:立ち上がり	0:立ち上がり	0:立ち上がり	エッジモード	してくださ
		//	1: 立ち下がり	1: 立ち下がり	1: 立ち下がり	1: 立ち下がり	1: 立ち下がり	1: 立ち下がり	1:INT0	い。
			-		<u> </u>				レベルモード	
	IMTIA					<u> </u>	ITOMB	INT	WD I	
INTWDT	INTWD Enable	00F7H	=	-	_	=	ITCWD	=	=	_
	Enable)	-/7	'0"たニノI		`	R	=	=	_
				ı	してください		0	- -	- OL D) (4	-
	Interrupt clear	005017	CLRV7	CLRV6	CLRV5	CLRV4	CLRV3	CLRV2	CLRV1	CLRV0
INTCLR	control	00F8H (RMW 禁)			0		N L		0	0
		(LYINIAA 坐)	0)	0	0	割りみる	0 ゲベクタ	0	0	0
		1	$\bigg)\bigg)$			一一司の区の			IZEDOE	ISEDOE
			$\frac{1}{\sqrt{2}}$						I7EDGE	I6EDGE
	Interrupt input	00FAH							N N	
IIMC1	mode control 1	(RMW 禁)							0 INT7 エッジ	0 INT6エッジ
									0:立ち上がり	0:立ち上がり
1									1: 立ち下がり	1: 立ち下がり

(2) 割り込み制御(4/4)

名称	アドレス	7	6	5	4	3	2	1	0
- 17	7 1 2 7 1								DMA0V0
DMA0				DIVIAOVO	DIVIAOVA			DIVIAOVI	DIVIAOVO
start	0100H			0	0	0	0	0	0
vector						DMA0 起			
5144				DMA1V5	DMA1V4	DMA1V3	DMA1V2	DMA1V1	DMA1V0
	040411					R	W		
	Oloin			0	0	0	(0)	0	0
VCCIOI						DMA1 起	!動ベクタ		
DMA2				DMA2V5	DMA2V4	DMA2V3	DMA2V2	DMA2V1	DMA2V0
	0102H				.	R	W		
	010211			0	0	(0)	0	0	0
									1
DMA3				DMA3V5	DMA3V4	DMA3V3	DMA3V2	DMA3V1	DMA3V0
start	0103H						^>	11 0	·
vector				0	0		1/0	0	0
					(\vee)) (–		
DMA4				DMA4V5	DMA4V4	1	111	DMA4V1	DMA4V0
start	0104H						~ - \		
vector				0	0	-		0	0
				21/15/2	D			D1445)/4	D1445)/0
DMA5				DMA5V5	DMA5V4			DMA5V1	DMA5V0
start	0105H	//			6			0	0
vector			4	0	/0/			U	0
			4	DMAGVE	DMVe/A			DMA6\/1	DMA6V0
DMA6			4	DIVIAGVS	DIVIA6V4	\ //		DIVIAGVI	DIVIAGVU
start	0106H			0	^ n	~		0	0
vector				0				U	U
			4	DMA7V5	DMA7V4			DMA7\/1	DMA7V0
DMA7		1920		DIVITA	JIIII GT	1		DIVITAT VI	DIVIT V V
start	0107H	W		(0)	0	1		0	0
vector	//)]			((// 5					
`		DBST7	DBST6	DBST5	DBST4	DBST3	DBST2	DBST1	DBST0
D.44.	04001			7/				l.	l .
DIVIA burst	0108H	7 0	0	0	0	0	0	0	0
					1: DMA の/	バースト要求	t		
	$\langle \mathcal{N} \rangle$	DREQ7	DREQ6	DREQ5	DREQ5	DREQ4	DREQ3	DREQ2	DREQ1
DMA FORWARD	0109H	^	1		R	?/W			
DIVIA request	(RMW 禁)	0	Q	0	0	0	0	0	0
	\wedge				1: DMA Ø	ソフト要求			
		\mathcal{M}	<i>7</i> }	DMASEL5	DMASEL4	DMASEL3	DMASEL2	DMASEL1	DMASEL0
Micro	2					R	/W		
				1 -			_		
DMA/HDMA	010AH	7		0	0	0	0	0	0
DMA/HDMA Select	010AH	A		0 0:マイクロ DMA5	0 0:マイクロ DMA4	0 0:マイクロ DMA3	0 0:マイクロ DMA2	0 0:マイクロ DMA1	0 0:マイクロ DMA0
	DMA0 start vector DMA1 start vector DMA2 start vector DMA3 start vector DMA4 start vector DMA5 start vector DMA6 start vector DMA7 start vector DMA7 start vector	DMA0 start vector	DMA0 start vector	DMA0 start vector	DMA0 Start Vector O100H O O O	DMAO Start O100H Vector O	DMAO Start vector DMAOV5 DMAOV4 DMAOV3 R DMAOV5 DMA1V4 DMAOV5 D	DMAO start vector DMAOV3 DMAOV4 DMAOV3 DMAOV2 NAOV3 DMAOV3 DMAOV4 NAOV3 DMAOV3 DMAOV3 DMAOV4 NAOV3 DMAOV4 DMAOV3 DMAOV3	DMAO start vector DMAOV4 DMAOV4 DMAOV2 DMAOV1 PR/W DMAOV4 DMAOV4 DMAOV2 DMAOV4 PR/W DMAOV4 DMAOV5 D

(3) メモリコントローラ (1/4)

記号	名 称	アドレス	7	6	5	4	3	2	1	0
			B0WW3	B0WW2	B0WW1	B0WW0	B0WR3	B0WR2	B0WR1	B0WR0
						R/\				
			0	0	1	0	0	0	1	0
	BLOCK0		ライトサイク	ルウェイト数				ルウェイト数	!	
			0001: 0 ウェ・		: 1 ウェイト		0001: 0 ウェ		0:1ウェイ	
DOOOL	CS/WAIT	04.401.1	0101: 2 ウェ・		: 3 ウェイト		0101: 2 ウェ・		0:3ウェイ	
B0CSL	control	0140H	0111: 4 ウェ・		:5 ウェイト		0111: 4 ウェ・)0: 5 ウェイ l l0: 7 ウェイ l	
	register		1001: 6 ウェ・ 1011: 8 ウェ・): 7 ウェイト): 9 ウェイト		1001: 6 ウェ・ 1011: 8 ウェ・		0:	-
	low		11011: 10 ウェ): 12 ウェイト		1101: 10 ウェ		10: 12 ウェイ	
			1111: 16 ウェ): 20 ウェイト		לי 11,11: 16 לי	/ / / \)0: 20 ウェイ	
			0011: 6ステ-	− ト + WAIT	端子入力モー	ド	0011: 6 ステ-	- ⊦ + WAIT ₺	端子入力モー	ド
			その他: Rese	rved			その他: Rese	rved		
			B0E			B0REC	B0OM1	B0OM0	B0BUS1	B0BUS0
	BLOCK0		R/W					R/W		
	CS/WAIT		0			0 (0	0	0	0
B0CSH	control	0141H	CS 選択			ダミーサイ	00: ROM/SR		データバス	
	register		0: ディセー ブル			クル 0:挿入	01: Reserved	16	00: 8 ビット 01: 16 ビッ	
	high) ノル 1: イネーブ			しない	11: Reserved	()	10: Reserve	
	3		ル			1:挿入する	iii. Keserveo		11: Don't se	-
			B1WW3	B1WW2	B1WW1	B1WW0	B1WR3	B1WR2	B1WR1	B1WR0
						R/\	N (~~		
			0	0	<1 \(\)	0	0	(9)	1	0
	BLOCK1			ルウェイト数				ルウェイト数		
	CS/WAIT		0001: 0 ウェ・	1	1474	/	0001:0 カエ	. \	0:1ウェイト	
B1CSL	control	0144H	0101: 2 ウェ・): 3 ウェイト): 5 ウェイト		0101: 2 ウェ・ 0111: 4 ウェ・		0: 3 ウェイト	
BICSL		014411	0111: 4 ウェ・ 1001: 6 ウェ・	7 1	: 7 ウェイト		1001: 6 ウェ・)0: 5 ウェイ l 0: 7 ウェイ l	
	register low		1011: 8 ウェ		: 9 ウェイト		1001: 8 ウェ・		0. 7 フェイト)0: 9 ウェイト	
	IOW		1101: 10 ウェ): 12 ウェイト		1101: 10 ウェ		0: 12 ウェイ	
			1111: 16 ウェ): 20 ウェイト		1111: 16 ウェ		0: 20 ウェイ	
			/ _	+ + WAIT	端子入力モー	F	0011: 6ステ-		端子入力モー	ド
			その他: Rese	rved	_	2,7550	その他: Rese		DADUGA	DARLIGO
			B1Ë	$\supset \supset$		B1REC	B1OM1	B1OM0	B1BUS1	B1BUS0
	BLOCK1		R/W			10	0	R/W 0	0	0
	CS/WAIT		CS 選択			ダミーサイ	00: ROM/SR	_	データバス	
B1CSH	control	0145H	0:ディセー	_	(0/1	クル	01: Reserved		00: 8 ビット	
	register		ブル			0:挿入	10: Reserved		01: 16 ビッ	
	high		1:イネーブ			しない	11: SDRAM		10: Reserve	ed
			ル		7/	1:挿入する			11: Don't se	t
		_	B2WW3	B2WW2	B2WW1	B2WW0	B2WR3	B2WR2	B2WR1	B2WR0
		Ζ .	0	0	1	R/\		0	4	
	4		0 ライトサイク	0 ルウェイト数	1	0	0 リード#イク	<u>0</u> ルウェイト数	1	0
	BLOCK2		0001: 0 ウェ): 1 ウェイト		0001: 0 ウェ·		: 0: 1 ウェイ l	,
\wedge	CS/WAIT		0101: 2 ウェ): 3 ウェイト		0101: 2 ウェ・		0: 7 フェイト 0: 3 ウェイト	
B2CSL	control	0148H	0111: 4 ウェ	イト 1000	: 5 ウェイト		0111: 4 ウェ・)0: 5 ウェイ l	
	register	(?	1001: 6 ウェ・	۲ h 1010	:7ウェイト		1001: 6 ウェ・		0: 7 ウェイト	
//	low		יבלי 1011: 8 לי.		:9ウェイト		1011: 8 ウェ・)0: 9 ウェイト	
		Z	1101: 10 ウェ): 12 ウェイト		1101: 10 ウェ		0: 12 ウェイ	
			1111: 16 ウェ	:イト 0100 -ト+ WAIT:): 20 ウェイト 端ヱ ス ゎエー		1111: 16 ウェ 0011: 6 ステ-)0: 20 ウェイ #ヱ ス ゎヱー	
	*		0011: 6 ステ- その他: Rese		※一一 八 八 七 一	17	0011: 6 ステー その他: Rese		伽丁八刀七一	1*
			B2E	B2M	_	B2REC	B2OM1	B2OM0	B2BUS1	B2BUS0
	BLOCK2			W		DEINEO	L DECIVIT	R/W	1 222001	222000
	CS/WAIT		1	0		0	0	0	0	1
B2CSH		0149H		0: 16 MB		ダミーサイ	00: ROM/SR		データバス「	
DZCSH	control	0149H		1: エリア		クル	01: Reserved		00: 8 ビット	
	register		ブル	設定		0:挿入	10: Reserved		01: 16 ビッ	
	high		1:イネーブ			しない	11: SDRAM		10: Reserve	
			ル			1:挿入する			11: Don't se	t

(3) メモリコントローラ (2/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			B3WW3	B3WW2	B3WW1	B3WW0	B3WR3	B3WR2	B3WR1	B3WR0
						R	R/W	l -		
			0	0	1	0	0	0	1	0
			ライトサイク	ルウェイト数	T		リードサイク	ルウェイト数	T	
	BLOCK3		0001: 0 ウェイ		0010: 1 ウェイ	'	0001: 0 ウェ・		、 0010: 1 ウェ [、]	<i>/</i>
	CS/WAIT		0101: 2 ウェ		0010: 1 フェ 1 0110: 3 ウェイ		0101: 2 ウェ		0110: 3 ウェ	
B3CSL	control	014CH	0111: 4 ウェ		1000: 5 ウェイ	-	0111: 4 ウェ		1000: 5 ウェ・	
20002	register	011011	1001: 6 ウェイ		1010: 7 ウェイ 1010: 7 ウェイ		1001: 6 ウェ	///	1010: 7 ウェ	
	•		1011: 8 ウェイ	•	1100: 9 ウェイ		1011: 8 ウェ		1100: 9 ウェ	-
	low		1101: 10 ウェ	• •	1110: 12 ウェ		1101: 10 ウェ		1110: 12 ウェ	
			1111: 16 ウェ		0100: 20 ウェ		1111: 16 ウェ	′ / / / /	0100: 20 ウェ	
					端子入力モー		< /		は子入力モー I	
			その他: Rese		-111 3 7 4 7 3 -	•	その他: Rese			
			B3E			B3REC	B3OM1	B3OM0	B3BUS1	B3BUS0
	DI 00140		R/W	//		DOREC	L P2OINLI	R/W	D3DU31	D3DU3U
	BLOCK3		0	$\overline{}$		0	0	0	0	0
	CS/WAIT									, and the second
B3CSH	control	014DH	CS 選択 0:ディセーブ			ダミーサイ クル	00: ROM/SR		データバス幅 00: 8 ビット	\searrow
	register		D.ティセーフ ル			0:挿入	10: Reserved		00: 8 ピット	
	high		ール 1:イネーブル			しない	11: SDRAM	· . (10: Reserved	
	9		1.4 ホーフル			1:挿入する	I)I. SDRAW	0 (11: Don't set	•
			BEX/W/W/3	BEXWW2	BEXWW1	BEXWW0	BEXWR3	BEXWR2	BEXWR1	BEXWR0
			BEXWVO	DEXWVIZ	BEXWIII		R/W	BEXTURE	BLAMIN	BEXWITO
			0	0	14(0	0	(0)	1	0
				ルウェイト数	4.7	3		ルウェイト数		Ü
	BLOCK EX		0001: 0 ウェ		0010: 1 ウェイ	\ <u>\</u>	0001: 0 カエ・	_ / /	、 0010: 1 ウェ [、]	<i>1</i>
	CS/WAIT		0101: 2 ウェ		0110: 3 ウェイ		0101: 2 ウェ		0110: 3 ウェ	-
BEXCSL	control	0158H	0111: 4 ウェ		1000: 5 ウェイ	<u> </u>	0111: 4 ウェ	//	1000: 5 ウェ・	
BEXOOL		013011	1001: 6 ウェイ		1010: 7 ウェイ		1001: 6 ウェ		1010: 7 ウェ	
	register		1011: 8 ウェ		1100: 9 ウェイ	/ /	1011: 8 ウェ		1100: 9 ウェ	
	low		1101: 10 ウェ		1110: 12 ウェ		1101: 10 ウェ		1110: 12 ウェ	ニイト
			1111: 16 ウェ	:11()	0100: 20 ウェ	イト	1111: 16 ウェ	:イト	0100: 20 ウェ	:イト
			0011: 6ステ-	- + WAIT	端子入力モー	۲	0011: 6 ステ-	- ト + WAIT 対	端子入力モート	:
			その他: Rese	/ / _			その他: Rese	rved		
						DEVDER	DEVOM4	DEVOMO	DEVDUC4	DEVELIER
	DI 0011 -:-			\rightarrow		BEXREC	BEXOM1		BEXBUS1	BEXBUS0
	BLOCK EX		\longrightarrow		7	0	0	R/W 0	0	0
	CS/WAIT		$\leftarrow \bigvee$)) 					0	
BEXCSH	control	0159H	11/		(0)	ダミーサイ	00: ROM/SR		データバス幅	i
	register	//)			クル 0:挿入	01: Reserved		00:8ビット	
	high				1/10	0:挿入 しない	10: Reserved	1	01: 16 ビット 10: Reserved	
	9					1:挿入する	11. SDRAW		11: Don't set	'

(3) メモリコントローラ (3/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
	Memory		M0V20	M0V19	M0V18	M0V17	M0V16	M0V15	M0V14-9	M0V8
MAMPA	address	04.401.1				R	W	•		
MAMR0	mask	0142H	1	1	1	1	1	1	1	1
	register 0					0: 比較許可	1: 比較禁止	\wedge		
	Memory start		M0S23	M0S22	M0S21	M0S20	M0S19	M0S18	M0S17	M0S16
MSAR0	address	0143H				R	W			
WOARO	register 0	014311	1	1	1	1	1		1	1
	. og.o.o. o				スタ-	ートアドレス	ላ A23 to A16	設定		
	Memory		M1V21	M1V20	M1V19	M1V18	M1V17	M1V16	MV15-9	M1V8
MAMR1	address	0146H	-		·	R/	W		1	
IVI) UVII CI	mask	014011	1	1	1	1	((1	1	1	1
	register 1					0: 比較許可	1: 比較禁止)		
	Memory start		M1S23	M1S22	M1S21	M1S20	M1S19	M1S18	M1S17	M1S16
MSAR1	address	0147H	-			R	w		41 /	>
	register 1	• • • • • • • • • • • • • • • • • • • •	1	1	1	1	1	1 1	1	1
	ŭ				スタ-		A23 to A16			
	Memory		M2V22	M2V21	M2V20	M2V19	M2V18	M2V17	M2V16	M2V15
MAMR2	address	014AH	-		1		W			
	mask		1	1	10	1	1 (1	1
	register 2					0: 比較許可			ı	
	Memory start		M2S23	M2S22	M2S21	M2S20	M2S19	M2S18	M2S17	M2S16
MSAR2	address	014BH				R/	w V))	i	
	register 2		1	124	1	1/10	1	1	1	1
			140)	(1603)			X A23 to A16			
	Memory		M3V22	M3V21	M3V20	M3V19	M3V18	M3V17	M3V16	M3V15
MAMR3	address	014EH			/	·	w /	i .	i .	
	mask register 3		1 (1	1	1	1	1	1	1
	register 3		Manag	110000			1: 比較禁止	140046	14004=	140046
	Memory start		M3S23	M3S22	M3S21	M3S20	M3S19	M3S18	M3S17	M3S16
MSAR3	address	014FH	((//))	4		1 R/	W	4	1	4
	register 3		1	1	(1)	· · · · · ·	1 4 A23 to A16	1 1	1	1
		4			\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	7 7 7 7 7 7	X AZ3 10 A16) 設正		

(3) メモリコントローラ (4/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
						OPGE	OPWR1	OPWR0	PR1	PR0
				//				R/W		
				//		0	0	0	1	0
						ROM	ページ中ウェ		1ページ中バ	_
	Page ROM						00:1 クロック		00: 64 バイト	
PMEMCR	control	0166H				アクセス	(n-1-1-1 T -		01: 32 バイト	
	register					0:ディセー	01:2 クロック		10: 16 バイト	
	3					ブル	(n-2-2-2 モ −	- K)()	11:8 バイト	
						1:イネーブ	10:3 クロック	_ \ /	,	
						ル	(n-3-3-3 €	/ / /\		
				_			11:(Reserved	9/))		
					TACSEL1	TACSEL0	777		TAC1	TAC0
	A direct for				R/					/W
	Adjust for				0	0		7	0	0
CSTMGCR	Timing of	0168H			Select area to				Select delay	, ,
	control				change timing	- 11			00:0 × 1/f _{SYS}	
	signal					01:CS1		. <	01:1 × 1/fsys	
					10:CS2	11:CS3		52	10:2 × 1/f _{SYS}	
					=0.440=1.4	7/0		=o,k,ba	11:Reserved	
					TCWSEL1	I I CWSEL0	TCWS1	TCWS0	TCWH1	TCWH0
	Adjust for				0 (/W		
	Timing of				0	0	0	0	0	0
WRTMGCR	_	0169H			Select area to		Select delay		Select delay	, ,
	control				change timing 00:CS0	01:CS1	00:0.5 × 1/fs ³ 01:1.5 × 1/fs ³		00:0.5 × 1/fs	
	signal					11:CS3	$10:2.5 \times 1/18$		01:1.5 × 1/f _S : 10:2.5 × 1/f _S :	
					10:052	/11:033	10.2.5 × 1/15 11:3.5 × 1/fs	/ \	10:2.5 × 1/1§	
			B1TCRS1	B1TCRS0	B1TCRH1	B1TCPH0	B0TCRS1		B0TCRH1	B0TCRH0
			BITCKST	BITCKSU	BITCKIII		PW PROPERTY	BUTCKSU	BUTCKITI	BOTCKITO
	Adjust for		0	0	0	0	0	0	0	0
	Timing of		Select delay t		Select delay	<u> </u>	Select delay		Select delay	
RDTMGCR0	control	016AH	00:0.5 × 1/fsy	1 1	00:0 × 1/fsys	, ,	00:0.5 × 1/fg		00:0 × 1/fsys	
			01:1.5 × 1/fsy	- \ _ /	01:1 × 1/fsys		01:1.5 × 1/fs		01:1 × 1/fsys	
	signal		10:2.5 × 1/f _{SY}		10:2 × 1/f _{SYS}		10:2.5 × 1/f _S		10:2 × 1/f _{SYS}	
			11:3.5 × 1/f _{SY}		11:3 × 1/f _{SYS}		11:3.5 × 1/f _S		11:3 × 1/f _{SYS}	
			B3TCRS1			B3TCRH0		B2TCRS0	B2TCRH1	B2TCRH0
			((//	20.0.00			2/W	122.000	122.0	1 22.0
	Adjust for		(40)	0	0	0	0	0	0	0
DDT-10	Timing of	04000	Select delay t		Select delay		Select delay		Select delay	
RDTMGCR1	control	016BH	00:0.5 × f _{SYS}	1,1	00:0 × 1/f _{SYS}		00:0.5 × 1/f _S		00:0 × 1/f _{SYS}	
	signal	\\/	01:1.5 × f _{SYS}		01:1 × 1/f _{SYS}		01:1.5 × 1/f _S		01:1 × 1/f _{SYS}	
	J. 31 IGI		10:2.5 × fsys		10:2 × 1/fsys		10:2.5 × 1/fs	YS	10:2 × 1/fsys	
			11:3.5 × f _{SYS}		11:3 × 1/f _{SYS}		11:3.5 × 1/f _S		11:3 × 1/f _{SYS}	<u> </u>
								CSDIS	ROMLESS	VACE
	>>								R/W	
	Boot Rom							1	0/1	1/0
BROMCR	Control	016CH	N	\				Nand-Flash	ブート	ベクタ
	register	0.0011						Area CS	ROM	アドレス
	register	^						Output	0:使用	変換
		(())				0:enable	1:バイパス	0:禁止
			$\langle \langle \rangle \rangle$	4				1:disable		1:許可
	>									R/W
	RAM									1
RAMCR	Control	016DH								"1"を
RAMCR	Control register	016DH								ライトし
RAMCR		016DH								

(4) TSI

記号	名称	アドレス	7	6	5	4	3	2	1	0
			TSI7	INGE	PTST	TWIEN	PYEN	PXEN	MYEN	MXEN
			R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
			0	0	0	0	0	0	0	0
	TSI		0:禁止	ポート	検出状態	INT4 割り	SPY	SPX	SMY	SMX
TSICR0	control	01F0H	1:許可	P96,97 の		込み制御	0: OFF	0: OFF	0: OFF	0: OFF
	register0			入力ゲー ト制御	0:検出無		1 : ON	1 / ON	1 : ON	1 : ON
				0:許可	1:検出中	0:禁止			7	
				1:禁止		1:許可		77/^	/	
			DBC7	DB1024	DB256	DB64	DB8	DB4	DB2	DB1
	TO			-	_	R	W			
TSICR1	TSI	01F1H	0	0	0	0	((0)	0	0	0
ISICKI	control register1	UIFIR	0:禁止	1024	256	64	8	4	2	1
	registeri		1:許可	_	デバウンス問	手間は"(N*64	-16) / fsys" <i>0.</i>	対により設	定されます。	
				"N"	はビット6	からビット(0 に"1"を設定	とした数の総 しんしょう かんだい かんだい かんだい かんだい かんだい かんかん かんかん かんかん	計を表しま	す。



(5) SDRAM コントローラ

記号	名称	アドレス	7	6	5	4	3	2	1	0
			SRDS	-	SMUXW1	SMUXW0	SPRE			SMAC
					R/W					R/W
			1	0	0	0	0			0
SDACR	SDRAM access control register	0250H	リードデー タシフト機 能 0: Disable 1: Enable	"0"をライト してくださ い	アドレスマル タイプ選択 00: TypeA (A 01: TypeB (A 10: TypeC (A 11: Reserved	.9-) .10-) .11-)	リード/ライ トコマンド 選択 0: Without Auto Precharge 1: With Auto Precharge	$7/\land$		SDRAM コントローラ 0:禁止 1:許可
				STMRD	STWR	STRP	STRCD	STRC2	STRC1	STRC0
							R/W			
	SDRAM			1	1	1 /		1	0	0
SDCISR	command clock register	0251H		TMRD 0: 1CLK 1: 2CLK	TWR 0: 1CLK 1: 2CLK	TRP 0: 1CLK 1: 2CLK	TRCD 0: 1CLK 1: 2CLK	1//	V / V	,
			=		7	SSAE	SRS2	SRS1	SRS0	SRC
	000444		R/W		X			R/W		
	SDRAM		0		#	1	0 (0	0	0
SDRCR	refresh control register	0252H	"0"をライト してくださ い	6(SR Auto Exit Function 0:disable 1:enable	リフレッシュ 000: 47state 001: 78state 010:156state 011:312state	100: 468stat 101: 624stat 110: 936sta	te	オート リフレッシュ 0: disable 1: enable
						4	\mathcal{M}	SCMM2	SCMM1	SCMM0
				$ \mathcal{A} $			7	_	R/W	
				L			A -	0	0	0
SDCMM	SDRAM command register	0253H						コマンド発行 000: Don't car 001: イニシャ a.全バンクプ! b. 8 回のオー c.モードレジ2 010: 全バンク 100: Reserved 101: セルフリ 110: セルフリ その他: Reser	e ライズコマン Jチャージコマ トリフレッシュ スタセットコマ プリチャージ: I フレッシュ EN フレッシュ EN	ソンド -コマンド ソンド コマンド UTRY コマンド
					SDBL5	SDBL4	SDBL3	SDBL2	SDBL1	SDBL0
		\ \					F	R/W		
	SDRAM				0	0	0	0	0	0
SDBLS	HDMA burst	0254H					HDMA3 用	HDMA2 用	HDMA1 用	
	length register	Ι.					1	 -スト長選択		
		(2	((O		ad/Single W		
			27	<u> </u>				Read/Burst W		

(6) LCD コントローラ (1/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			RAMTYPE	RAMTYPE	SCPW1	SCPW0	MODE3	MODE2	MODE1	MODE0
			1	0						
			0	0	1	1 1	W 0	0	0	0
			_	U	LD バス転送		モード選択〈	^	0	0
			表示 RAM		SCPW2=				OO - CTNC41	4
	LCD		00:内蔵 SRA		00: 2-clk	· ·	0000 : Reser 0001 : SR 型		000 : STN64k	
LCDMODE0	mode0	0280H	01:外部 SRA	M	01: 4-clk			1/ //	001 : Reserve	
	register		10:SDRAM		10: 8-clk		0010 : SR 型	/)10 : TFT256 [•]	
			11:Reserved		11: 16-clk		0011 : Reser	/ / ^)11 : TFT4096	
					SCPW2=	1 <	0100 : SR 型 0101 : SR 型	//	00 : TFT64k 1	
					00: 6-clk 01: 12-clk	•	0101 : SK 望 0110 : STN2		01 : TFT256k	
					10: 24-clk		0110 : STN2	>	10 : Reserve	
					11: 48-clk		0(11:51N4	096 色 11	11 : Reserve	1
			LDC2	LDC1	LDC0	LDINV	VNIOTUA	INTMODE	FREDGE	SCPW2
				i	i	W <			(W)	W
			0	0	0	0	0	0 ()	0	0
	LCD		データ変換機			LD 132	自動バス	割り込み	FR エッジ	LDバス
LCDMODE1	mode1	0281H	(64k カラー:1	I6bps のみ対応	<u>s</u>)	反転	反転	選択	切り替え	転送速度
LODIVIODE	register	020111	000: 通常	100: 村	黄→縦 (0:メーマル	0:停止	0:LLOAD	0: LHSYNC 前エッジ	0: normal
	rogiotor		001: 左右反射	ā 101: ₹	Reserved	1:反転	1:動作(TFT	1:LVSYNC	同期	1: 1/3 設定
			010: 上下反軸	ā 110: ₹	Reserved		設定時のみ	$\langle \gamma \rangle$	1:LHSYNC	
			011: 上下左右	5 111: F	Reserved	,	有効)		後エッジ	
			EMPO	EMPO	ENDA	EMPO	FN(1.6	FNUO	同期	EMI O
	LCD		FMP3	FMP2	FMP1	FMP0	FML3	FML2	FML1	FML0
LCDDVM0	divide	0283H	0	0	0	//0	0	0	0	0
	frame0			Setting LCP	DVM hit3-i		1	etting LHSYI		
	register		FMP7	FMP6	FMP5	FMP4	FML7			FML4
	LCD		FIVIF 7	FIVIFO	FIVIFS		W NILT	FML6	FML5	FIVIL4
LCDDVM1	divide	0288H	0((0	0	0	0	0	0	0
	frame1			Setting LCP	DVM bit7-	4	Si	etting LHSYI	NC DVM hit	7-4
	register		COM3	COM2	COM1	COM0	SEG3	SEG2	SEG1	SEG0
			COIVIS		W	COIVIO	SEGS		W	SEGU
			0	0	(0/0	0	0	0	0	0
	4		コモン設定		(\vee))	セグメント	設定	-	_
		\//	0000 : Rese	rved 1000	0:320		0000 : Rese		1000 : Reser	wed
	LCD size		0001 : 64	/	1:480		0001: 64		1000 : Reser	
LCDSIZE	register	0284H	0010 : 96		: Reserved		0010: 128		1010 : Reser	
	. 59,5.51		0011 : 120		l : Reserved		0011 : 160		1011 : Reser	
			0100 : 128 /	A): Reserved		0100 : 240		1100 : Reser	ved
			0101 : 160	110	I : Reserved		0101 : 320		1101 : Reser	ved
\wedge	(())		0110 : 200	1110	: Reserved		0110: 480		1110 : Reser	ved
		^	0111 : 240		I : Reserved		0111 : 640		1111 : Reser	ved
	7/	((PIPE)) ALL0	FRMON	-		DLS	LCP0OC	START
	/				W	1			R/W	
			0	0	0	0		0	0	0
	\		PIP 機能	セグメントデ		"0"をライト		FR 信号	LCP0	LCDC 動作
	LCD		0:disable	ータ設定	設定	してくださ		LCP0/Line	0: 常に出力	0:停止
LCDCTL0	control0	0285H		0:通常	0:停止	い。		切り替え	1:有効データ 出力時	1:動作
	register			1:出力	1:動作			0:Line	LLOAD	
				(全て "0")				1:LCP0	Enable 幅	
									0:設定値	
									1:有効データ	
		l	l			j	l	<u> </u>	出力時	

(6) LCD コントローラ (2/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			LCP0P	LHSP	LVSP	LLDP			LVSW1	LVSW0
			R/W	R/W	R/W	R/W			R/W	R/W
	LCD		1	0	1	0			0	0
LCDCTL1	LCD	000011	LCP0 位相	LHSYNC	LVSYNC	LLOAD			LVSYNC イオ	・ーブル
LCDCTLT	control1 register	0286H	0:立ち上がり	位相	位相	位相			時間制御	
	register		1: 立ち下がり	0:立ち上がり 1: 立ち下がり	0:立ち上がり 1: 立ち下がり	0:立ち上がり 1: 立ち下がり			00: LVSYNC 01: LVSYNC	
				1. 25 1.0.9	1. 25 1.0.9	1. 25 1.0.9			10: LVSYNC	
									11:Reserved	
			LGOE2P	LGOE1P	LGOE0P		\mathcal{A}			
				R/W	•		2/1	<i>></i> /		
	LCD		0	0	0					
LCDCTL2	control2	0287H	LGOE2	LGOE1	LGOE0			/		
LODOILL	register	020711	位相 0:立ち	位相 0:立ち	位相 0:立ち					
	. og.oto.		し.立っ 上がり	し.立ら 上がり	し.立ら 上がり	41				
			1:立ち	1:立ち	1:立ち			(>	\\ `	
			下がり	下がり	下がり	(O/Δ)		6		
			LH7	LH6	LH5	LH4	LH3	LH2	LH1	LH0
		028AH		1	((V				
	LHSYNC		0	0	0	0	0	0	0	0
LCDHSP	Pulse			1		ting bit7-0 for			i	
	register		LH15	LH14	LH13	LH12	LH11	<u> </u>	LH9	LH8
		028BH				<u> </u>		<u> </u>	i	
			0	0	0	0	, O	0	0	0
						ing bit15-8 fo			ı	-
			LVP7	LVP6	LVP5	LVP4	LVP3	LVP2	LVP1	LVP0
		028CH			-	/ν	7/	1	i	
			0	0	0	0	0	. 0	0	0
LCDVSP	LVSYNC		- ((Set	ting bit7-0 for	LVSYNC c	ycle		11/20
LCDVSP	Pulse		——————————————————————————————————————						LVP9	LVP8
	register	0000	1070			7				V
		028DH	$\langle \rangle$						0	0
		//)			$((// \le$)			_	oit9-8 for
	4		$\overline{}$	DLVO	DIVE	DLV4	DL) (0	DL VO		C cycle
	LVSYNC			PLV6	PLV5	PLV4	PLV3	PLV2	PLV1	PLV0
LCDPRVSP	Pre Pulse	028EH		0		0	0 0	0	0	0
	register			0	0		l .	0 C Dro. ovele		0
	-	\)		LICDC		Setting bit6-				LICDO
	LHSYNC			HSD6	HSD5	HSD4	HSD3 W	HSD2	HSD1	HSD0
LCDHSDLY	Delay	028FH		0	0	_		0		0
	register	/ ^		10	0	0 Sotting bit	0 6-0 for LVSY	O Dolay	0	0
	1	((PDT) I DDC	LDDs	1	ı		1004	LDDo
	/			LDD6	LDD5	LDD4	LDD3	LDD2	LDD1	LDD0
			R/W 0	0		0	W 0	0	0	0
	LLOAD		データ	0	0	0 Sotting hit	1 0 16-0 for LLO	l .	0	0
LCDLDDLY	Delay	0290H	ナータ			seuing bit	10-0 101 LLO	nu belay		
	register		田刀 タイミング							
			91ミング							
			0.同時 1:1clk 遅							
		l	I. IUIN 圧	<u> </u>						

(6) LCD コントローラ (3/4)

記号	 名称	アドレス	7	6	5	4	3	2	1	0
•				OE0D6	OE0D5	OE0D4	OE0D3	OE0D2	OE0D1	OE0D0
	LGOE0			OLOBO	OLOBO	OLOD-	W	OLOBZ	OLODI	OLOBO
LCDO0DLY	Delay	0291H		0	0	0	0	0	0	0
	register				l.	Setting b	t6-0 for LGQ	E0 Delay		1
				OE1D6	OE1D5	OE1D4	OE1D3	OE1D2	OE1D1	OE1D0
1 0D04D1 V	LGOE1	000011					W		\	
LCDO1DLY	Delay register	0292H		0	0	0	0	(O)	0	0
	register					Setting b	t6-0 for LGO	E1 Delay		
	10050			OE2D6	OE2D5	OE2D4	OE2D3	OE2D2	OE2D1	OE2D0
LCDO2DLY	LGOE2	0293H					W			
LCDOZDLY	Delay register	0293FI		0	0	0	((0))	> 0	0	0
	register					Setting b	t6-0 for LGO	E2 Delay		
			HSW7	HSW6	HSW5	HSW4	HSW3	HSW2	HSW1	HSW0
LCDHSW	LHSYNC width	0294H					V.			
LCDH3W	register	0294FI	0	0	0	(0)	> 0	0	0	0
	register				Sett	ing bit7-0 fo	LHSYNC	/idth 🔾		
	11045		LDW7	LDW6	LDW5	LDW4	LDW3	LDW2	LDW1	LDW0
LCDLDW	LLOAD width	0295H				<u> </u>	V /	7 /		
LCDLDW	register	029311	0	0	0	0	0 (0	0	0
	register				Set	ting bit7-0 fo	or LLOAD Wi	idth		
	10050		O0W7	O0W6	O0W5	O0W4	00W3	O0W2	O0W1	O0W0
LCDHO0W	LGOE0 width	0296H		(\\ `		W C			
LCDHOUV	register	029011	0	0	0	/_0	0	0	0	0
	register				Set	ting bit7-0 fo	or LGOE0 Wi	idth		
	LGOE1		O1W7	O1W6	O1W5	O1W4	Q1W3	O1W2	O1W1	O1W0
LCDHO1W	width	0297H		7		<u> </u>	v		1	•
LODITOTW	register	023711	0 (0	0	//0	0	0	0	0
					_		or LGOE1 Wi	idth	1	T
	LGOE2		O2W7	O2W6	O2W5	O2W4	O2W3	O2W2	O2W1	O2W0
LCDHO2W	width	0298H	(1			٧		1	†
	register	//	0	0	(0/)	0	0	0	0	0
							or LGOE2 Wi		ı	
			O2W9	O2W8	O1W9	O1W8	O0W8	LDW9	LDW8	HSW8
	Bit8,9		<u> </u>				V		_	
LCDHWB8	for signal	0299H	0	0	0	0	0	0	0	0
	width	0299П	- /	bit8,9 for 2 Width	_	oit8,9 for	Setting bit8	_	oit8,9 for	Setting bit8
	register		LGOE	zvviath	LGOE?	1 Width	for LGOE0 Width	LLOAL) Width	for LHSYNC
	(()))					vvidili			Width

(6) LCD コントローラ (4/4)

			(4/4)							
記号	名称	アドレス	7	6	5	4	3	2	1	0
	Start address		LMSA7	LMSA6	LMSA5	LMSA4	LMSA3	LMSA2	LMSA1	
LSAML	register	02A0H	0	0	0	R/W	0		_	
	LCD main-L		0	0	1メインエリ	アスタート	│ 0 アドレス(A7	0 7-Δ1)	0	
			LMSA15	LMSA14	LMSA13	LMSA12	LMSA11	LMSA10	LMA9	LMSA8
	Start address	00.1	LIVIOATO	LIVIOAT4	LIVIOATO		/W	LINIOATO	LIVIAS	LIVIOAU
LSAMM	register LCD main-M	02A1H	0	0	0	0	0	0	0	0
	LCD main-ivi			ı	LCD メイン	レエリア スタ	ヌートアドレ	ス(A15-A8)	7	•
	Start address		LMSA23	LMSA22	LMSA21	LMSA20	LMSA19	LMSA18	LMSA17	LMSA16
LSAMH	register	02A2H		I	I		W ((// \	1	ı
	LCD main-H		0	1	0	0	0	0	0	0
			10047	10040			ートアドレ		1.0044	
	Start address		LSSA7	LSSA6	LSSA5	LSSA4 R/W	LSSA3	LSSA2	LSSA1	
LSASL	register	02A4H	0	0	0	0	0	0	0	
	LCD sub-L			_			アドレス(A7-			
	011-		LSSA15	LSSA14	LSSA13	LSSA12	LSSA11	LSSA10	LSSA9	LSSA8
LSASM	Start address register	02A5H					W			
LOASIVI	LCD sub -M	UZASH	0	0	0	(0)	0 ^	()	0	0
				1			ートアドレン		//))	1
	Start address		LSSA23	LSSA22	LSSA21	LSSA20	LSSA19	LSSA18	LSSA17	LSSA16
LSASH	register	02A6H	0	1	0	0 R	/W 0			0
	LCD sub -H		0	1	-		│ −トアドレス	(423-416)	0	0
			SAHX7	SAHX6	SAHX5	SAHX4	SAHX3	SAHX2	SAHX1	SAHX0
		004011	5. 117.17	2.11710	5.4.1/10		W //))	J. 11/1/1	0.11710
		02A8H	0	0,	Q	0	70	0	0	0
	Hot point				LCD sub	Area Hot Po	oint Set Reg	ister (7-0)		
LSAHX	register				D	7/	$\rightarrow \rightarrow$		SAHX9	SAHX8
	LCD sub -X	004011		$\mathcal{L}\mathcal{L}$			\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\			W
		02A9H	\rightarrow	, \		^			0	0
				\wedge						ea Hot Point ster (9-8)
			SAHY7	SAHY6	SAHY5	SAHY4	SAHY3	SAHY2	SAHY1	SAHY0
		004411	(7)			1-	/W			
		02AAH	((0)	0	0	0	0	0	0	0
	Hot point				LCD sub	Area Hot Po	oint Set Reg	ister (7-0)		
LSAHY	register	(/		A	74					SAHY8
	LCD sub -Y	///								R/W
		02ABH			77					0 LCD sub
			/							Area Hot
										Point Set Register (8)
	4	\bigcirc	SAS7	SAS6	SAS5	SAS4	SAS3	SAS2	SAS1	SAS0
		024011		((/W	, ::: :=	,	
\wedge	[(())	02ACH	0	0	0	0	0	0	0	0
1000	Segment size				LCD sub Ar	rea Segmen	t Size Set R	egister (7-0)		
LSASS	register LCD sub	((T/>						SAS9	SAS8
//	200 300	02ADH								W
		VERDII							0 LCD sub Ar	ea Segment
		<u> </u>		<u> </u>	<u> </u>	<u> </u>	<u> </u>	<u> </u>		egister (9-8)
			SAC7	SAC6	SAC5	SAC4	SAC3	SAC2	SAC1	SAC0
		02AEH				1	/W			
		Ş=/ \=! !	0	0	0	0	0	0	0	0
	Common size			_	LCD sub Ar	rea Commor	Size Set R	egister (7-0)	_	0400
LSACS	register									SAC8 R/W
	LCD sub									0
		02AFH								LCD sub
										Area
										Common size Set
	1	I	1	1	1				I	register (8)

(7) PMC

記号	名称	アドレス	7	6	5	4	3	2	1	0
		02A0H	PCM_ON					-	WUTM1	WUTM0
		02/1011	R/W					W	R/W	R/W
		システム リセット後 Hot リセット後 Control	0					0	0	0
	PMC		ı					_	=	I
PMCCTL	Control		Power					"0"をライ	Warm-up ₽	計間設定
	Register		Cut					トしてく	00: 2 ⁹ (15.6	325 ms)
			機能						01: 2 ¹⁰ (31.	
			0:disable				. ((7/^	10: 2 ¹¹ (62.	
			1:enable			4		リードす ると"0"に	11: 2 ¹² (125	
								なります。		

(8) USB コントローラ(1/6)

記号	名称	アドレス	7	6	5	4	3	2	1	0			
n= 1	Descriptor		D7	D6	D5	D4	D3	D2	D1	D0			
Descriptor RAM0	•	0500H	R/W										
·	register		不定	不定	不定	不定	不定	不定	不定	不定			
	Descriptor		D7	D6	D5	D4	D3 (D2	D1	D0			
Descriptor RAM1	RAM 1	0501H	R/W										
	register		不定	不定	不定	不定	不定	不定	不定	不定			
	Descriptor		D7	D6	D5	D4	D3	D2	D1	D0			
Descriptor RAM2		0502H		1	1		W	7	1	1			
	register		不定	不定	不定	不定〈	不定	/ / / / / / / / / / / / / / / / / / /	不定	不定			
	Descriptor		D7	D6	D5	D4	D3	D2	D1	D0			
Descriptor RAM3	RAM 3	0503H					W						
	register		不定	不定	不定	不定	不定	不定	不定	不定			
: :	: :	: :				4		5					
5	Descriptor		D7	D6	D5	D4 \	D3	D2	D1	D0			
Descriptor RAM381	RAM 381	067DH				V R	/w			•			
RAIVISOT	register		不定	不定	不定	不定	不定	亦定	小 定	不定			
Descriptor	Descriptor RAM 382 register		D7	D6	D5	Ð4	D3 (D2	D1	D0			
RAM382		067EH	R/W										
1 13 1111002			不定	不定	不定	不定	不定	不定	不定	不定			
Descriptor	Descriptor RAM 383	067FH	D7 D6 D5 D4 D3 D2 D1 D0										
RAM383				14(7		W			7.4			
	register Endpoint 0 register	0780H	不定	不定	不定	/ 木定	不定	不定	不定	不定			
Endpoint0			EP0_DATA7	EP0_DATA6	EP0_DATA5		EPO_DATA3	EP0_DATA2	EP0_DATA1	EP0_DATA0			
Епароппо			不定	不定	不定	不定	不定	不定	不定	不定			
	Endpoint 1 register	0781H	//-/		,		EP1_DATA3						
Endpoint1			LI I_DAIA		ILI I_DATAS		/W	LI I_DATAZ	LI I_DATAT	LI I_DATAO			
·			不定	不定	不定	不定	不定	不定	不定	不定			
			177 11			EP2_DATA4	EP2_DATA3						
Endpoint2	Endpoint 2	0782H		\wedge	((//\s)		/W		_	_			
	register	\/r	不定	不定	不定	不定	不定	不定	不定	不定			
	Endpoint 3		EP3_DATA7	EP3_DATA6	EP3_DATA5	EP3_DATA4	EP3_DATA3	EP3_DATA2	EP3_DATA1	EP3_DATA0			
Endpoint3	register	0783H			/	R	/W		ı	T			
	i oglotoj		不定	不定	不定	不定	不定	不定	不定	不定			
	Endpoint 1	5	7		Payload[2]	Payload[1]	Payload[0]	Mode[1]	Mode[0]	Direction			
EP1_MODE	mode	0789H				I	R/		I				
	register				0	0	0	0	0	0			
EDG-MODE	Endpoint 2	07011	4	V	Payload[2]	Payload[1]	Payload[0]	Mode[1]	Mode[0]	Direction			
EP2_MODE	mode register	078AH				_	R/		_				
		<u></u>			0	0 Double od [4]	0 Dovide od [0]	0 Mada[1]	0 Mada[0]	0 Direction			
EP3_MODE	Endpoint 3 mode	078BH			Payload[2]	Payload[1]	Payload[0]	Mode[1] W	Mode[0]	Direction			
LI O_INIODE	register	0,0011			0	0	0	0	0	0			
	register			$\overline{}$	U	U	U	U	J	J			

(8) USB コントローラ(2/6)

記号	名称	アドレス	7	6	5	4	3	2	1	0		
	Endpoint 0			TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE ERR		
EP0_STATUS	status	0790H	//	100022	COO! END	0171100[2]	R	0171100[0]	I II O_DIO/IDEE	OTAGE_ERRE		
	register			0	0	1	1	1	0	0		
	Endpoint 1			TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR		
EP1_STATUS	status	0791H					R	7/				
	register			0	0	1	1		0	0		
	Endpoint 2			TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR		
EP2_STATUS	status	0792H			i	 	R	<u> </u>	+	i		
	register			0	0	1 <	1//))1	0	0		
	Endpoint 3			TOGGLE	SUSPEND	STATUS[2]	STATUS[1]	STATUS[0]	FIFO_DISABLE	STAGE_ERR		
EP3_STATUS	status	0793H			1	ı	R		i	i		
	register			0	0	1	(4)	1	0	0		
	Endpoint 0		PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0		
EP0_SIZE_L_A	_	0798H				R				ı		
	Low A		1	0	0	0	<u> </u>	0	0	0		
	Endpoint 0	0799H	PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0		
EP1_SIZE_L_A	Size register Low A		4	0		R		77	<u> </u>			
		r 079AH	1	0	0.1	0	1	0	0	0		
EP2_SIZE_L_A	Endpoint 2		PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0		
EPZ_SIZE_L_A	Low A		1	0 /	0	0 R	(7)	\mathcal{O}_{0}	0	0		
	Endpoint 3			7		_	((// ()					
EP3_SIZE_L_A			PKT_ACTIVE DATASIZE6 DATASIZE5 DATASIZE4 DATASIZE3 DATASIZE2 DATASIZE1 DATASIZE0 R									
L1 0_0122_2_1	Low A		1	0	0	(0	1	0	0	0		
	Endpoint 1		PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0		
EP1_SIZE_L_B		07A1H				R	V /					
	Low B		0	7 \0	0	0	1	0	0	0		
	Endpoint 2		PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0		
EP2_SIZE_L_B	size register	07A2H			~ /	R						
	Low B		((,0/ \	0	0	0 /	1	0	0	0		
	Endpoint 3		PKT_ACTIVE	DATASIZE6	DATASIZE5	DATASIZE4	DATASIZE3	DATASIZE2	DATASIZE1	DATASIZE0		
EP3_SIZE_L_B	size register	07A3H				R						
	Low B	///	0	0	0	0	1	0	0	0		
	Endpoint 1							DATASIZE9	DATASIZE8	DATASIZE7		
EP1_SIZE_H_A	7\ /	07A9H							R			
	High A							0	0	0		
	Endpoint 2							DATASIZE9	DATASIZE8	DATASIZE7		
EP2_SIZE_H_A	1 1 - 1	07AAH							R	ı		
	Hìgh A))						0	0	0		
	Endpoint 3							DATASIZE9	DATASIZE8	DATASIZE7		
EP3_SIZE_H_A		07ABH	\$ \\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \						R	I		
	HighA							0	0	0		

(8) USB コントローラ(3/6)

記号	名称	アドレス	7	6	5	4	3	2	1	0		
	Endpoint 1							DATASIZE9	DATASIZE8	DATASIZE7		
EP1_SIZE_H_B	-	07B1H							R			
	High B							0	0	0		
	Endpoint 2						4	DATASIZE9	DATASIZE8	DATASIZE7		
EP2_SIZE_H_B	size register	07B2H						//	R			
	High B							0	0	0		
	Endpoint 0							DATASIZE9	DATASIZE8	DATASIZE7		
EP3_SIZE_H_B	size register	07B3H					19		R			
	High B						\mathcal{M})) o	0	0		
	bmRequest-		DIRECTION	REQ_TYPE1	REQ_TYPE0	RECIPIENT4	RECIPIENT3	RECIPIENT2	RECIPIENT1	RECIPIENT0		
bmRequestType	Type	07C0H	R									
	register		0	0	0	0	0	0	0	0		
	bRequest register	07C1H	REQUEST7	REQUEST6	REQUEST5	REQUEST4	REQUEST3	REQUEST2	REQUEST1	REQUEST0		
bRequest			R									
			0	0	0	$(\bigcirc \emptyset \land)$	0	0	> 0	0		
	wValue register Low	07C2H	VALUE_L7	VALUE_L6	VALUE_L5	VALUE_L4	VALUE_L3	VALUE_L2	VALUE_L1	VALUE_L0		
wValue_L			R									
			0	0	0	0	0/	0>	0	0		
	wValue	07C3H	VALUE_H7	VALUE_H6	VALUE_H5	VALUE_H4	VALUE_H3	VALUE_H2	VALUE_H1	VALUE_H0		
wValue_H	register High			(F	3		1	1		
			0	0	(0)	0	((0))	0	0	0		
	wIndex		INDEX_L7	INDEX_L6	INDEX_L5	INDEX_L4	INDEX_L3	INDEX_L2	INDEX_L1	INDEX_L0		
wIndex_L	register Low	07C4H				< ⊂ F	3	ı	ı	1		
	ŭ		0	0	0	0	// 0	0	0	0		
	wIndex		INDEX_H7	INDEX_H6	INDEX_H5	INDEX_H4	INDEX_H3	INDEX_H2	INDEX_H1	INDEX_H0		
wIndex_H	register	07C5H	-(c		<	F	₹	i	i	1		
	High		0 \))0	0 /	0	0	0	0	0		
	wLength		LENGTH_L7	LENGTH_L6	LENGTH_L5			LENGTH_L2	LENGTH_L1	LENGTH_L0		
wLength_L	register Low	07C6H	$(\vee/)$	1		7	₹	1	1	1		
	Ü		0	0	(0/	0	0	0	0	0		
	wLength		LENGTH_H7	LENGTH_H6	LENGTH_H5			LENGTH_H2	LENGTH_H1	LENGTH_H0		
wLength_H	register	07C7H				F						
	High		0	10	0	0	0	0	0	0		

(8) USB コントローラ(4/6)

記号	名称	アドレス	7	6	5	4	3	2	1	0	
	SetupRecei- ved register		D7	D6	D5	D4	D3	D2	D1	D0	
SetupReceived		07C8H				W					
	ved register		0	0	0	0	0	0	0	0	
	Current_		REMOTEWAKEUP		ALTERNATE[1]	ALTERNATE[0]	INTERFACE[1]	INTERFACE[0]	CONFIG[1]	CONFIG[0]	
Current_Config	Config	07C9H	R			i		3	+	i	
	register		0		0	0	0 ((0	0	0	
	Standard-Re		S_INTERFACE	G_INTERFACE	S_CONFIG	G_CONFIG	G_DESCRIPT	S_FEATURE	C_FEATURE	G_STATUS	
Standard Request	quest	07CAH	R (7)								
	register		0	0	0	0	\ O) 0	0	0	
	Request			SOFT_RESET	G_PORT_STS	G_DEVICE_ID	VENDOR	CLASS	ExSTANDARD	STANDARD	
Request	register	07CBH			ı		R	1	1	1	
				0	0	0	0	0	0	0	
	DATASET 1		EP3_DSET_B	EP3_DSET_A	EP2_DSET_B	EP2_DSET_A	EP1_DSET_B	EP1_DSET_A		EP0_DSET_A	
DATASET1	register	07CCH			R		1	2		R	
			0	0	0 ((//0)	0	(0)	V	0	
	DATASET 2 register	07CDH	EP7_DSET_B	EP7_DSET_A	EP6_DSET_B	EP6_DSET_A	EP5_DSET_B	EP5_DSET_A	EP4_DSET_B	EP4_DSET_A	
DATASET2						R		1/70		1	
			0	0	0	0	Ø	0	0	0	
	USB state register	07CEH						Configured		Default	
USB_STATE				4				R/W	F	₹ 	
							$\langle \rangle \rangle$	0	0	1	
505	EOP register	07CFH	EP7_EOPB EP6_EOPB EP5_EOPB EP4_EOPB EP3_EOPB EP2_EOPB EP1_EOPB EP0_EOPB								
EOP					\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	W					
			1	(1)	1	1	// 1	1	1	1	
COMMAND	Command register	07D0H		EP[2]	EP[1]	EP[0]		Command[2]	Command[1]	Command[0]	
COMMAND				\bigcirc	0.		W	_			
			7))0	0	0	0	0	0	0	
EPx SINGLE1	Endpoint 1 single register	ingle 07D1H	EP3_SELECT	EP2_SELECT	EP1_SELECT		EP3_SINGLE	EP2_SINGLE	EP1_SINGLE		
LFX_SINGLET				R/W 0			0	R/W 0	0		
		//			[V/]]]						
EPx_BCS1	Endpoint 1	07D3H	EP3_SELECT	EP2_SELECT R/W	EP1_SELECT		EP3_BCS	EP2_BCS R/W	EP1_BCS		
E1 X_B001	BCS register	gister	0	0	0		0	0	0		
	Interrupt/		Ů							Status_nak	
INT_Control	control	07D6H								R/W	
	register	075611								0	
Standard Request Mode	Standard		S_Interface	G_Interface	S_Config	G_Config	G Descript	S_Feature	C_Feature	G_Status	
	Request mode register	07D8H	5			R/V		<u> </u>	<u> </u>		
		O DOH	> (0	0	0	0	0	0	0	0	
		- (/	G_Port_Sts						
										_	
Request Mode	Request mode	07D9H		COIL_ITOCOL	R/W	O_Beviceia					

(8) USB コントローラ(5/6)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			Reserved7	Reserved6	PaperError	Select	NotError	Reserved2	Reserved1	Reserved0
Port Status	Port status	07E0H				W				
	register		0	0	0	1	1	0	0	0
	Frame		Ι	T[6]	T[5]	T[4]	T[3]	T[2]	T[1]	T[0]
FRAME_L	register	07E1H				R				
	Low		0	0	0	0	0 ((0	0	0
	Frame		T[10]	T[9]	T[8]	T[7]		CREATE	FRAME_STS1	FRAME_STS0
FRAME_H	register H	07E2H		R	1	_	J7/A		R	1
	Ŭ		0	0	0	0		0	1	0
	Address			A6	A5	A4	A3	A2	A1	A0
ADDRESS	register	07E3H			1	_ (RY	1	i	
				0	0		0	0	0	0
1100005401/	USB ready	075011						-A		USBREADY
USBREADY	register	07E6H								R/W
	0.1					43				0
Set Descriptor	Set- Descriptor									S_D_STALL W
STALL	stall	07E8H				$\frac{1}{\sqrt{2}}$		100		0
	register					,	(%)			U
			INT_URST_STR	INT_URST_END	INT_SUS	INT_RESUME	INT_CLKSTOP	INT_CLKON		
	USB interrupt	07F0H			R/V	<u>v</u> (
USBINTFR1	flag	(RMW 禁)	0	0	Ŏ	0	0	0		
	register 1	, ,		_ / /	割り込みなし		フラグクリア			
					割り込みあり	1: -	/			
	USB		EP1_FULL_A	EP1_Empty_A	EP1_FULL_B	EP1_Empty_B R/W	•	EP2_Empty_A	EP2_FULL_B	EP2_Empty_B
USBINTFR2	interrupt	07F1H	0 (0	0	0	0	0	0	0
	flag register 2	(RMW 禁)		\supset	リード時 0	: 割り込みなし	ライト時 0: :	 フラグクリア	I.	
	_					: 割り込みあり	1: -	_		
			EP3_FULL_A	EP3_Empty_A	EP3_FULL_B	EP3_Empty_B				
	USB			R/W	10/5					
USBINTFR3	interrupt	07F2H	0	0	0	0				
002	flag register 3	(RMW 禁)		リード時 0:害 1:害	Nり込みなし Nり込みあり					
	register o				ラグクリア					
		7		1:,-	- 					
	USB—		INT_SETUP	INT_EP0	INT_STAS	INT_STASN	INT_EP1N	INT_EP2N	INT_EP3N	
USBINTFR4	interrupt	07F3H		-		R/W				
USDIN I FR4	flag	(RMW 禁)	0	0	リード時 0	<u>0</u> ・割け込みなし	ライト時 0::	フラグクリア	0	
	register 4		> (())) •		: 割り込みあり	フ1 F時 U: . 1: -			
			\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	//						

(8) USB コントローラ(6/6)

記号	名称	アドレス	7	6	5	4	3	2	1	0
	USB		MSK_URST_STR	MSK_URST_END	MSK_SUS	MSK_RESUME	MSK_CLKSTOP	MSK_CLKON		
LIODINITADA	interrupt	07F4H			R/\	W				
USBINTMR1	mask	U/F4H	1	1	1	1	1	1		
	register 1			0: '	マスクしない	1: マスクす	ک			
	USB		EP1_MSK_FA	EP1_MSK_EA	EP1_MSK_FB	EP1_MSK_EB	EP2_MSK_FA	EP2_MSK_EA	EP2_MSK_FB	EP2_MSK_EB
USBINTMR2	interrupt	07F5H				R/V	v (
USBINTIVIKZ	mask	077511	1	1	1	1	1	\mathcal{A}	1	1
	register 2				0: ¬	マスクしない	1: マスクする	5		
	USB		EP3_MSK_FA	EP3_MSK_EA			TH.			
	interrupt		R/	W						
USBINTMR3	mask	07F6H	1	1						
	register 3		0: マスクしな	:C1						
	rogiotor o		1: マスクする)						
	USB		MSK_SETUP	MSK_EP0	MSK_STAS	MSK_STASN	MSK_EP1N	MSK_EP2N	MSK_EP3N	
USBINTMR4	interrupt	07F7H				R/W	>	12/		
USBINTIVIK4	mask	071 711	1	1	1	((///))	1_	(1)	1	
	register 4				0: マス <i>ク</i> し	ない 1:マ	スクする	90/))	
			TRNS_USE	WAKEUP	\mathcal{A}				SPEED	USBCLKE
	USB		R	W			\mathcal{A}		R/	W
USBCR1	control	07F8H	0	0	1	4		f	1	0
OODOICI	register 1	071 011	Transceiver	Wake up			(7)			
	rogiotoi i		0:disable	0:-			$(\vee ())$			
			1:enble	1:Start						

(9) SPIC (1/2)

	SPIC (1/2		7			4	2	0		
記号	名称	アドレス	7	6	5	4	3	2	1	0
			SWRST W	XEN R/W				CLKSEL2	CLKSEL1 R/W	CLKSEL0
			0	0				1	0	0
										0
		0820H	S/W	SYSCK			4	ボーレート選		
		(RMW 禁)	リセット	0: disable			· ·	000:Reserve		
			0: don't care	1: enable				001: f _{SYS} /2	101: f _S	_{/S} /16
			1: Reset					010: f _{SYS} /3) 110: f _S	_{(S} /64
	SPI Mode							011: f _{SYS} /4	111: f _S	/S/256
SPIMD	Setting		LOOPBACK		DOSTAT		TCPOL	RCPOL	TDINV	RDINV
	register			R/W	1			_//	W	1
			0	1	1		0		0	0
			LOOPBACK	送受信開始	非送信時の		送信時の	受信時の	送信時の	受信時の
		0821H	テスト	BIT	SPDO 端子		同期クロッ	同期クロッ	データ反転	データ反転
			モード	0:LSB	状態設定		クエッジ	クエッジ	0: disable	0: disable
			0:disbale	1:MSB	0: "0"固定	$\mathcal{A}($	設定	設定	1: enable	1: enable
			1:enable	1.100	1: "1"固定	(,)	0:立ち上がり	0:立ち上がり	II. CHADIO	1. Chabic
			1.enable		1. 1 固定			14		
			OEN	CDCC D	LINUTAG	TVMOD	1: 立ち下がり	1: 立ち下がり	DVMOD	DVE
			CEN	SPCS_B	UNIT16	TXMOD	W TXE	FDPXE	RXMOD	RXE
			0	1	0 (0	0	0	6	0
		0822H	通信端子	SPCS 端子	データ長	送信	送信 ((全2重での	受信	受信
			制御	設定	選択	₹ Z ¥	イネーブル	アライメント	モード	イネーブル
			0: disable	0: "0"出力	0: 8bit	0: UNIT	0: disable	0: disable	0: UNIT	0: disable
	SPI		1: enable	1: "1"出力	1: 16bit	1: 連続送信	1: enable	1; enable	1: 連続受信	1: enable
SPICT	Control		CRC16_7_B	CRCRX_TX_B	CRCRESET_B					
0. 10 .	register			R/W		7/				
	register		0	0	0	7	\mathcal{A}			
			CRC 選択	CRC データ	CRC 演算					
		0823H	0: CRC7	0: 送信	レジスタ制		~//			
			1: CRC16	1: 受信	御	\wedge	~			
			((0:リセット					
				\cup	1:リセット	16				
					解除					
			Z				TEMP		TEND	REND
			Y		7772		R		l	?
		$//$) 1	//	A	14		1		1	0
	4	\\/				1	送信 FIFO 状態		送信状態	受信状態
		0824H					0: 空きなし		0: 送信中か	0: 受信中か
	SPI			//			1: 空きあり		送信 Data 有	受信 Data 無
SPIST	Status								1: 送信終了	1: 受信終了か
	register				\supset					FIFO に空き
		\sim		2						無
			$\overline{\mathcal{A}}$							
\wedge	(()	0825H								
		/ _		1						
		\sim	\mathcal{A}	+			TEMPLE	ם ביייים	TENDIE	DEVIDIE
1			2	\leftarrow			TEMPIE	RFULIE	TENDIE	RENDIE
		Z	4				0	0 R	/W 0	0
		082CH	1		<u> </u>					
	SPI	002UN	~				TEMP 割り込み	RFUL 割り込み	TEND 割り込み	REND 割けれる
SPIIE	Interrupt						割り込み 0: 禁止	割り込み 0: 禁止	割り込み 0: 禁止	割り込み 0: 禁止
SPIIE	enable						0: 禁止 1: 許可	0: 崇正 1: 許可	0: 禁止 1: 許可	0: 禁止 1: 許可
	register						nı PJ	- FI PJ	01.43	1. p[P]
	3.2.0.									
,		082DH								
,										
					L	L				<u> </u>

(9) SPIC (2/2)

	名称	アドレス	7		5	4	3	2	4	0
記号	石孙	7 7 7 7		6	_	4			1	_
			CRCD7	CRCD6	CRCD5	CRCD4	CRCD3	CRCD2	CRCD1	CRCD0
		0826H	-		0		₹ 		0	
	SPI		0	0	0 CB() (空質結開核	<u>0</u> S納レジスタ	0	0	0
SPICR	CRC		CDCD45	CDCD44					CDCDO	CDCDo
	register		CRCD15	CRCD14	CRCD13	CRCD12	CRCD11	CRCD10	CRCD9	CRCD8
		0827H	0	0	0	0	0	(0)	0	0
			- 0	U			<u> ∪ ∪ </u> 納レジスタ[0	U
			TXD7	TXD6	TXD5	TXD4	TXD3	TXD2	TXD1	TXD0
			IADI	IADO	IADS		W		INDI	IADO
	SPI	0830H	0	0	0	0	0	0	0	0
	transmission		0	U			レジスタ[7:0]	V	0	U
SPITD0	data0		TXD15	TXD14	TXD13	TXD12	TXD11	TXD10	TXD9	TXD8
	register		1712.10	17.2	1712.0	~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~	W	.,,,,,,,		17120
	_	0831H	0	0	0	0	0	0	0	0
				l .	j	送信データレ	√ジスタ[15:8			
			TXD7	TXD6	TXD5	TXD4	TXD3	TXD2	TXD1	TXD0
		000011			((R	W		10/	
	SPI	0832H	0	0	0	O	0 (0	0	0
SPITD1	transmission					送信データし	レジスタ[7:0]			
SPIIDI	data1		TXD15	TXD14	TXD13	TXD12	TXD11	TXD10	TXD9	TXD8
	register	0833H				R/	w (\// `))		
		000011	0	0/(0	0		0	0	0
					j	送信データレ	√ジスタ[15:8	3]	1	ı
			RXD7	RXD6	RXD5	RXD4	RXD3	RXD2	RXD1	RXD0
		0834H			1	1	3//	1	1	1
	SPI		0	7 0	0	0	0	0	0	0
SPIRD0	receive						レジスタ[7:0] 	i	i	1
	data0		RXD15	RXD14	RXD13	RXD12	RXD11	RXD10	RXD9	RXD8
	register	0835H	$(\langle // \rangle)$	_		- 1	₹ 	_		<u> </u>
			(0)	0	0	0	0	0	0	0
	<		- DVZ-	27.2	7 /	7	√ジスタ[15:8		DV5:	DV5.
		\//	RXD7	RXD6	RXD5	RXD4	RXD3	RXD2	RXD1	RXD0
	051	0836H	· ·				₹ 			
	SPI receive/>		√ 0	0	0	0 単位データ!	0 レジスタ[7:0]	0	0	0
SPIRD1	data1		RXD15	RXD14	RXD13	文信アーダ I RXD12	アンスタ[7:0] RXD11	RXD10	RXD9	RXD8
	register		KVD19	KAD14	נוטאא			וועאטוט	L KVD9	KVD0
_		0837H	0	0	0	0	0	0	0	0
)					<u> </u>			. 0
		\rightarrow		1	-	<u> ХІП / / /</u>	· / / / [13.0	']		

(10) MMU (1/8)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			X7	X6	X5	X4	Х3	X2	X1	X0
		000011				R	/W			
		0880H	0	0	0	0	0	0	0	0
	LOCALX		L	OCAL-X 用/	(ンク数設定	≧("0"はコモン	ンエリアと重	なっている	ため設定禁止	L)
	register		LXE							X8
LOCALPX	for		R/W							R/W
	program		0					1		0
	p 9	0881H	LOCALX			LOCAL	X用バンク	数を設定		
			BANK			X8~X0	D設定と CS	の関係		
			0:disable				0~0111111			
			1:enable			10000000	0~111111	11 CSXB	1	T
					Y5	Y4	\Y3	Y2	Y1	Y0
						. ((/W		1
		0882H			0	0 <1	0>	0	1 0) 0
						/ _ ?	\ /	バンク数設	- / /	
	LOCALY					("3"はコモン	エリアと重	なっているか	とめ設定禁止	
LOCALPY	register		LYE		\rightarrow			V		
	for		R/W		+					
	program	000011	0				<i>\</i>			
		0883H	LOCALY				\			
			BANK 0:disable			\triangleright				
			1:enable		$\frac{1}{2}($))		
			Z7	Z6	Z5	Z4	Z3	Z2	Z1	Z0
							w			
		0884H	0	(0)	0	0	6/	0	0	0
				- \ '- \	<u> </u>		ノエリアと重		ため設定禁』	
	LOCALZ		LZE (7		1				_, Z8
LOCALPZ	register		R/W	\mathcal{M}		1				R/W
	for		0							0
	program	0885H	LOCALZ			LOCAL		<u> </u>		
			BANK	/	(0)		設定と CS			
		{{ }.	0:disable	(000	000000~00	111111 C	SZA 100	000000~101	1111111 C	SZC
			1:enable	010	000000~01	1111111 C	SZB 110	000000~111	1111111 C	SZD

(10) MMU (2/8)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			X7	X6	X5	X4	Х3	X2	X1	X0
		000011				R	/W			
		0888H	0	0	0	0	0	0	0	0
	LOCALX		L	OCAL-X 用/	ヾンク数設定	("0"はコモン	ノエリアと重	なっている	ため設定禁止	_)
	register		LXE							X8
LOCALLX	for		R/W					4		R/W
	LCD		0					\mathcal{H}		0
		0889H	LOCALX			LOCAL	X用バンク数	数を設定		
			BANK			X8~X0	D設定と CS	の関係		
			0:disable				0~0111111			
			1:enable		1	10000000	0~1111111	M CSXB	1	
					Y5	Y4	Y3	Y2	Y1	Y0
						(R	W		
		088AH			0	0 41	0>	0	1 0	0
						/ _ 7	_OCAL-Y用	14	. \	
	LOCALY					("3"はコモン	エリアと重	なっているた	とめ設定禁止)
LOCALLY	register		LYE		\rightarrow			7		
	for		R/W		+				70/	
	LCD		0			~	<i>\</i>			
		088BH	LOCALY		4			(\mathcal{S})		
			BANK			>				
			0:disable		7(/>			()		
			1:enable				170	// 		70
			Z7	Z6	Z5	Ž4	Ž3	Z2	Z1	Z0
		088CH					W			0
			0	0	0 \$\.\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	0	0/	0 :t> - T \ 7	● 0	0
	LOCALZ			OCAL-Z Ħ/	ハンク剱設定	(31474)	/ <u></u>	なっている.	ため設定禁止	
LOCALLZ	register		LZE (\mathcal{A}						Z8 R/W
LOOKLLL	for			\int		()				0
	LCD	088DH	LOCALZ		\rightarrow	LOCAL	<u> </u>	かた記史		U
		JOODIT	BANK)			∠ 用ハフクw) 設定と CS			
		//	0:disable		000000~00	. \		の風味 000000~101	111111 09	SZC
			1:enable		0000000~00	/		000000°101 000000°101		SZD
		-		/ 010	230000 01			300000 111		,

(10) MMU (3/8)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			X7	X6	X5	X4	Х3	X2	X1	X0
		0890H				R	/W			
		009011	0	0	0	0	0	0	0	0
	LOCALX		L	OCAL-X 用/	バンク数設定	("0"はコモン	ノエリアと重	なっている	ため設定禁止	_)
	register		LXE							X8
LOCALRX	for		R/W							R/W
	read		0					7		0
		0891H	LOCALX				X用バンク数	/ / /		
			BANK				D設定と CS	/ / /		
			0:disable				0~0111111			
			1:enable				0~111111			
					Y5	Y4	Y3_) Y2	Y1	Y0
						- ((/W		
		0892H			0	0 (1)	0>	0	1 0) 0
						/ _ ?	OCAL-Y用			
	LOCALY		1.7/5			"3"II 7 ± 2	エリアと里	よっている	こめ設定禁止	
LOCALRY	register for		LYE		\rightarrow				40	//
	read		R/W	//	\rightarrow					//
		0893H	0 LOCALY				7			
		000011	BANK							
			0:disable			\supset				
			1:enable	6	7()))		
			Z7	Z6	Z5	Z4	Z3	Z2	Z1	Z0
		000411				R	w			
		0894H	0	((0)	0	0	0/	0	0	0
	LOCALZ		Ļ	OCAL-Z 用/	ベンク数設定	("3"はコモン	ノエリアと重	なっている	ため設定禁止	
	register		LZE (1		1				Z8
LOCALRZ	for		R/W	<i>#</i>	\int	#				R/W
	read		0							0
	1000	0895H	LOCALZ)		LOCAL	Z用バンク数	数を設定		
			BANK	/	(0)	. \	設定と CS	の関係		
		((/)	0:disable		000000~00	/		000000~101	1111111 CS	SZC
			1:enable	010	000000~01	1111111 C	SZB 110	000000~111	1111111 CS	SZD

(10) MMU (4/8)

LOCALX LOCALX R/W 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	記号	名称	アドレス	7	6	5	4	3	2	1	0
LOCALWX register for write				X7	X6	X5	X4	Х3	X2	X1	X0
LOCALWX register for write			000011				R	W	•		
LOCALWX register for write			0898H	0	0	0	0	0	0	0	0
LOCALWX register for write 0899H LOCALX R/W R/		LOCALY		L	OCAL-X 用/	バンク数設定	("0"はコモン	ノエリアと重	なっている	ため設定禁止	_)
COCALWX for write 0899H COCALX COCALX 用バンク数を設定 CS の関係 COCALX 用バンク数を設定 CS の関係 COCALX COCALX 用バンク数を設定 CS CS の関係 COCALX CS				LXE							X8
Write 0899H	LOCALWX	_		R/W							R/W
LOCALX BANK				0					J		0
Docalisable 1:enable 1:en			0899H	LOCALX			LOCAL	X用バンク数	数を設定		
1:enable				BANK			X8~X0	D設定と CS	の関係		
LOCALWY register for write				0:disable							
LOCALWY register for write				1:enable		1	10000000	0~1111111	M CSXB		
LOCALY register for write						Y5	Y4	Y3	Y2	Y1	Y0
LOCALWY register for write							((W		
LOCALWY register for write 089BH UCCALY BANK 0:disable 1:enable			089AH			0		_	- 4		0
LOCALWZ register for write 089BH LYE							/ _ 7	\ /	14	. \	
R/W O							("3"はコモン	エリアと重	なっているた	とめ設定禁止)
Write 089BH 089BH	LOCALWY	_				\rightarrow					
LOCALY BANK 0:disable 1:enable 27 Z6 Z5 Z4 Z3 Z2 Z1 Z0 Z5 Z6 Z5 Z4 Z3 Z2 Z1 Z0 Z5 Z6 Z5 Z4 Z5 Z6 Z5 Z6 Z5 Z6 Z5 Z6 Z5 Z6 Z6						+					
BANK 0:disable 1:enable 27 Z6 Z5 Z4 Z3 Z2 Z1 Z0 R/W 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		write						<i>\</i>			
O:disable 1:enable			089BH			4			$\sim)$		
1:enable 27 26 25 24 23 22 21 20							>				
LOCALZ register for write D89DH DCALZ BANK D.CALZ BANK D.CALZ BANK D.CALZ					7()))			
LOCALZ register for write 089DH LOCALZ BANK 0.disable 0000000000-001111111 CSZC R/W 0.disable 0000000000-001111111 CSZC R/W 0.disable 0000000000-001111111 CSZC					70	7.0	74	70	70	74	70
LOCALZ register for write 089CH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0				21	26	25	- / 			Z1	20
LOCALZ register for write 089DH LOCALZ BANK 0:disable 0000000000-0011111111 CSZC LOCALZ 1000000000-101111111 CSZC			089CH	0		0			0	0	0
LOCALWZ register for write 089DH LOCALZ LOCALZ LOCALZ 用バンク数を設定 BANK Z8~Z0 設定と CS の関係 0:disable 000000000~001111111 CSZC					- / / - /			V 7			_
R/W 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0					OOAL Z III	, , , , , , , , , , , , , , , , , , ,	(3181 1)			/_UDDC###	,
tor write 0089DH LOCALZ LOCALZ 用バンク数を設定 BANK Z8~Z0 設定と CS の関係 0:disable 000000000~001111111 CSZA 100000000~101111111 CSZC	LOCALWZ	_			\mathcal{A}		#				
Write 089DH LOCALZ LOCALZ 用バンク数を設定 BANK Z8~Z0 設定と CS の関係 0:disable 000000000~0011111111 CSZA 100000000~101111111 CSZC											
BANK Z8~Z0 設定と CS の関係 0:disable 000000000~001111111 CSZA 100000000~101111111 CSZC		write	089DH	$-$ / / / \wedge			LOCAL				<u> </u>
0:disable 000000000~001111111 CSZA 100000000~101111111 CSZC				\ ' / /	/						
			//)	0:disable	Q00C	000000~00	. \			111111 CS	SZC
TOUCOUGO THEFT TOUCOUGO THE THE COZD		<u> </u>		1:enable			/		000000~111	111111 CS	SZD

(10) MMU (5/8)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			X7	X6	X5	X4	Х3	X2	X1	X0
		004011				R	W			
		08A0H	0	0	0	0	0	0	0	0
	LOCALX		L	OCAL-X 用/	バンク数設定	("0"はコモン	ノエリアと重	なっている	ため設定禁止	_)
	register		LXE							X8
LOCALESX	for DMA		R/W							R/W
	source		0					\mathcal{H}		0
		08A1H	LOCALX			LOCAL	X 用バンク数	数を設定		
			BANK			X8~X0	D設定と CS	の関係		
			0:disable				0~0111111			
			1:enable		1	10000000	0~1111111	M CSXB	1	
					Y5	Y4	Y3	Y2	Y1	Y0
						((W		
		08A2H			0	0 <1	0>	0	1 0	0
						/ _ 7	OCAL-Y用	14		
	LOCALY					("3"はコモン	エリアと重ね	なっているた	とめ設定禁止	
LOCALESY	register		LYE		\rightarrow					
	for DMA		R/W		+					
	source		0							
		08A3H	LOCALY					$\sim)$		
			BANK			>				
			0:disable 1:enable		7(/>	·		()		
				70	7-7	-	700	70	7.	70
			Z 7	Z6	Z5	Ž4	Ž3	Z2	Z1	Z0
		08A4H	0	(0)	0	0	W	0	0	0
				-/			\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		│ ∪ ため設定禁止	_
	LOCALZ		LZE (OCAL-Z m/	ハング奴政と	(3141-12)	770) 2 =	~ > () ()	/20/設定宗正	-) Z8
LOCALESZ	register		R/W	\mathcal{A}						R/W
	for DMA		0			7				0
	source	08A5H	LOCALZ			LOCAL	<u> </u>	」 数を設定		U
			BANK	/			と			
			0:disable	\ 000	000000~00	. \		000000~101	111111 CS	SZC
	•		1:enable		0000000 00	/		000000 101 000000~111		SZD
				7.0	1					

(10) MMU (6/8)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			X7	X6	X5	X4	Х3	X2	X1	X0
		004011				R	/W			
		08A8H	0	0	0	0	0	0	0	0
	LOCALX		L	OCAL-X 用/	バンク数設定	("0"はコモン	ノエリアと重	なっている	ため設定禁止	_)
	register		LXE							X8
LOCALEDX	for DMA		R/W					4		R/W
	destination		0					J		0
	400	08A9H	LOCALX			LOCAL	X用バンク数	数を設定		
			BANK			X8~X0	D設定と CS	の関係		
			0:disable				0~0111111			
			1:enable		ı	10000000	0~1111111	M CSXB		
					Y5	Y4	Y3	Y2	Y1	Y0
						(R	W		
		08AAH			0	0 0/1	0>	0	1 0	0
						/ _ 7	OCAL-Y 用	14		
	LOCALY				(("3"はコモン	エリアと重	なっているた	とめ設定禁止	
LOCALEDY	register		LYE		\rightarrow			7		
	for DMA		R/W		+				70/	$\overline{}$
	destination		0				<i></i>			
		08ABH	LOCALY		4			$\leq)$		
			BANK							
			0:disable		7(//	~		5)		
			1:enable	- ((//	_	
			Z7	Z6	Z5	Ž4	Ž3	Z2	Z1	Z0
		08ACH					W			
			0	0	0	0	0/	0	0	0
	LOCALZ			OCAL-Z 用/	ハング剱設定	(3127+2	ノエリアと里 	(なっている)	ため設定禁止	
LOCALEDZ	register		LZE	\mathcal{A}						Z8
LOCALLDZ	for DMA		R/W			T				R/W
	destination	08ADH	LOCALZ		\sim	1/2021	フ田バンた*	h + 和中		0
		JOADH	BANK)			Z 用バンク数) 設定と CS			
		//	0:disable	000	000000~00	. \		の関係 000000~101	111111 00	SZC
	4		1:enable		0000000~00	/)000000~101)000000~111		SZC SZD
			1.0110010	010	000000-01		,ULD 1100	JUUUU - 111	TITITI CO	اعرا

(10) MMU (7/8)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			X7	X6	X5	X4	Х3	X2	X1	X0
		000011				R	/W			
		08B0H	0	0	0	0	0	0	0	0
	LOCALX		L	OCAL-X 用/	バンク数設定	("0"はコモン	ノエリアと重	なっている	ため設定禁止	_)
	register		LXE							X8
LOCALOSX	for DMA		R/W							R/W
	source		0					The		0
		08B1H	LOCALX			LOCAL	X用バンクす	数を設定		
			BANK			X8~X0	D設定と CS	の関係		
			0:disable				0~0111111			
			1:enable		ı	10000000	0~111111			
					Y5	Y4	\Y3	Y2	Y1	Y0
						.((/W		
		08B2H			0	0 (1)	0>	0	110	0
						/ _ ?	OCAL-Y 用			
	LOCALY					("3"はコモン	エリアと重	なっているか	とめ設定禁止	
LOCALOSY	register		LYE		\rightarrow					
	for DMA source		R/W		+					
	Source	000011	0				<i>\</i>			
		08B3H	LOCALY BANK					S/))		
			0:disable			\supset) \ \		
			1:enable		7(/>))		
			Z7	Z6	Z5	Z4	Ž3	Z2	Z1	Z0
							w			
		08B4H	0	(0)	0	0	6	0	0	0
				- / / - /	4		ノエリアと重		ーー・ ため設定禁』	
	LOCALZ		LZE (7		1				_, Z8
LOCALOSZ	register		R/W	\mathcal{H}		11/				R/W
	for DMA		0							0
	source	08B5H	LOCALZ			LOCAL		 数を設定		
			BANK	/			設定と CS			
		{{ }.	0:disable	(000	000000~00	111111 C	SZA 100	000000~101	1111111 CS	SZC
			1:enable	010	000000~01	<u>1111111 C</u>	SZB 110	000000~1 <u>1</u> 1	1111111 CS	SZD

(10) MMU (8/8)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			X7	X6	X5	X4	Х3	X2	X1	X0
		OODOLL				R	/W			
		08B8H	0	0	0	0	0	0	0	0
	LOCALX		L	OCAL-X 用/	バンク数設定	("0"はコモン	ノエリアと重	なっている	ため設定禁止	_)
	register		LXE							X8
LOCALODX	for DMA		R/W							R/W
	destination		0					\mathcal{H}		0
		08B9H	LOCALX			LOCAL	X用バンク数	数を設定		
			BANK			X8~X0	D設定と CS	の関係		
			0:disable				0~0111111			
			1:enable		1	10000000	0~1111111	M CSXB		
					Y5	Y4	Y3	Y2	Y1	Y0
						((R.	W		
		08BAH			0	0 <1	(0)	0	1 0	0
						/ _ 7	OCAL-Y 用	14	. \	
	LOCALY					("3"はコモン	エリアと重	なっているた	とめ設定禁止)
LOCALODY	register		LYE		\rightarrow					$\overline{}$
	for DMA		R/W		+					$\overline{}$
	destination		0				<i>\</i>			
		08BBH	LOCALY					$\sim)$		
			BANK			>				
			0:disable 1:enable		7(/>	·		()		
				70	7-7	-	1700	70	74	70
			Z 7	Z6	Z5	Ž4	Ž3	Z2	Z1	Z0
		08BCH	0	(0)	0	0	W	0	0	0
				- \ \ - \ - \	<u> </u>		V 7		┃ 0 ため設定禁止	
	LOCALZ		LZE (OCAL-Z m/	ハング奴政と	(3141-12)	71072	~ > () ()	/20/設定宗正	-) Z8
LOCALODZ	register		R/W	\mathcal{A}						R/W
	for DMA		0			7				0
	destination	08BDH	LOCALZ			LOCAL	<u>」</u> Z用バンク数	」 数を設定		U
			BANK	/			と			
		//	0:disable	⟨000	000000~00	. \		000000~101	111111 CS	SZC
			1:enable		0000000 00	/		000000 101 000000~111		SZD
				7.0	1					

(11) NAND フラッシュコントローラ (1/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			WE	ALE	CLE	CE0	CE1	ECCE	BUSY	ECCRST
					R	/W			R	W
			0	0	0	0	0	0	0	0
		08C0H	WE	ALE	CLE	CE0	CE1 制御	ECC 回路	NANDF	ECC Code
		(RMW 禁)	許可	制御	制御	制御	0: "H" out	制御	状態	Reset 制御
		(1111111 275)	0: disable 1: enable	0: "L" out 1: "H" out	0: "L" out 1: "H" out	0: "H" out 1: "L" out	1: "L" out	0: Disable 1: Enable	1: BUSY	0: - 1: Reset
			r. enable	i: H Out	i: n out	ii: L out		1. Enable	0: Ready	*リードする
									/	と常に"0"に
	NANDF						~ (($7/\triangle$		なります。
NDFMCR0	Control0		SPLW1	SPLW0	SPHW1	SPHW0	RSECCL	RSEDN	RSESTA	RSECGW
	Register				R/	W			W	R/W
			0	0	0	0	(0)	> 0	0	0
			Strobe パルス		Strobe パルス		Reed	Reed	Reed	Reed
		08C1H	(NDRE とNI幅)	DWE (1) Low	(NDRE と N 幅)	DWE の High	Solomon ECC data	Solomon 動作切り替	Solomon Error Cal	Solomon ECC Code
		(RMW 禁)	'PH)		P田 <i>)</i>	//	Latch	刻15切り目	Start	Generator
			挿入幅		挿入幅			0: encode	Q: -	Write 制御
			$= (f_{SYS}) \times (\bar{\bar{z}})$	设定値)	= (f _{SYS}) × (没定值)	0: disable	(ライト時)	1: Start	0: Disable
						$\overline{}$	1: enable	1: decode	ナリードする	1: Enable
					1			(リード時)	と常に"0"に なります。	
			INTERDY	INTRSC				BUSW	ECCS	SYSCKE
			R/		72			CBOSVI	R/W	STOCKE
			0	0				\ 0	0	0
		08C2H	Interrupt	Interrupt	1 3		$-\langle \nabla \rangle$	Data bus	ECC	Clock
	NANDF		READY	RS calc				Width	Calculation	Control
NDFMCR1	Control1		0: Mask	0: Mask				0: 8bit	0: H/C	0: disable
	Register		1: Enable	1: Enable	\rightarrow))	1: 16bit	1: R/S	1: enable
	•		STATE3	STATE2	STATE1	STATE0	SEER1	SEER0		
		08C3H		\rightarrow	/ 1	₹		1		
		000011	0 ((<u> </u>	0	0	不定	不定		
					Statu	s read	1	1		
			ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
		08C4H	$(\vee/)$)			R	i	1	1
	NANDF		0	0	(0//<	0	0	0	0	0
NDECCRD0	4						code Regist		1	1
	Register0	1	ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
		08C5H	\supset				R	1	T	1
	\\\\\	,	0	0	0	0	0	0	0	0
	<u> </u>				NAND-	Flash ECC	code Registe	er (15-8)		
			ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
		000011		4		1	R			
		08C6H	0	0	0	0	0	0	0	0
	NANDF		· ((// `	NAND		code Regist		•	•
NDECCRD1			ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
	Register1	2	7555.0	7.000.1			R			
		08C7H	0	0	0	0	0	0	0	0
	~		U V	U						
					NAND-	riasii EUU (code Registe	ti (10-8)		

(11) NAND フラッシュコントローラ (2/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
		08C8H				ı	₹			
	NANDF	ООСОП	0	0	0	0	0	0	0	0
NDECCRD2	Code ECC				NAND-	Flash ECC	code Regist	er (7-0)		
NDECCRDZ	Register2		ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
	rtogiotorz	08C9H			i -	·	?			
		000311	0	0	0	0	0	(0)) 0	0
					NAND-I	Flash ECC o	code Registe	er (15-8)		
			ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
		08CAH			i -	·	3		i -	
	NANDF	000/111	0	0	0	0	(0	0	0	0
NDECCRD3	Code ECC				NAND-	Flash ECC	code Regist	er (7-0)	 	
NDEGGNEG	Register3		ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
		08CBH			1	<1/r>	3		41 /	>
		000011	0	0	0	0	0	0 52	0	0
					NAND-I	Flash ECC o	ode Registe	er (15-8)		1
			ECCD7	ECCD6	ECCD5	ECCD4	ECCD3	ECCD2	ECCD1	ECCD0
		08CCH			(₹		70/	
	NANDF	0000	0	0	0	0	0 (0	0	0
NDECCRD4	Code ECC					Flash ECC	code Regist	er (7-0)	1	
	Register4		ECCD15	ECCD14	ECCD13	ECCD12	ECCD11	ECCD10	ECCD9	ECCD8
	J	08CDH		6	7(/)		₹ \ <u>\</u>))	1	
			0	04(0	0	0	0	0	0
					NĂND-I	Flash ECC o	ode Registe	er (15-8)		

(11) NAND フラッシュコントローラ (3/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			RS0A7	RS0A6	RS0A5	RS0A4	RS0A3	RS0A2	RS0A1	RS0A0
		08D0H					R			
		000011	0	0	0	0	0	0	0	0
	NANDF			NAND-Flas	h Reed Sol	omon Calcu	lation Result	Address Re	egister (7-0)	1
	read solomon								RS0A9	RS0A8
NDRSCA0	Result address									R
	Register0) 0	0
		08D1H					\sim ((7/1		ash Reed Calculation
							7//		Result	Address
									Regist	er (9-8)
	NANDF		RS0D7	RS0D6	RS0D5	RS0D4	RS0D3	RS0D2	RS0D1	RS0D0
NDRSCD0	read solomon	000011				(1	R			
NDKSCDU	Result data	08D2H	0	0	0	041	0>	0	(0)	0
	Register0			NANDF	C Reed Sol	omon Calcu	lation Result	Data Regis	ter (7-0)	,
			RS1A7	RS1A6	RS1A5	RS1A4	RS1A3	RS1A2	RS1A1	RS1A0
		08D4H		.			R	2	$(2/\Omega)$	1
		000411	0	0	0 ((0	0	0	76/	0
	NANDF			NAND-Flas	h Reed Sol	omon Calcu	lation Result	Address Re	egister (7-0)	
	read solomon				A				RS1A9	RS1A8
NDRSCA1	Result address								I	R
	Register1						744		0	0
	0	08D5H		40					NAND-FI	ash Reed
					, ,					Calculation
										Address
)		\sim			er (9-8)
	NANDF		RS1D7	RS1D6	RS1D5	RS1D4	RS1D3	RS1D2	RS1D1	RS1D0
NDRSCD1	read solomon	08D6H	- (. /	11	R			1 .
	Result data		0		0	0	0	0	0 (7.0)	0
	Register1			1			lation Result			DOGAG
			RS2A7	RS2A6	RS2A5	RS2A4	RS2A3	RS2A2	RS2A1	RS2A0
		08D8H				/	R	_	_	_
		\\/\/	0/	0	0	0	0	0	0	0
	NANDF			NAND-Flas	sh Reed Solo	omon Calcu	lation Result	Address Re		DOGAG
NDRSCA2	read solomon		$\stackrel{\vee}{=}$						RS2A9	RS2A8
NDINOONE	Result address	_	$\overline{}$		\neq					R I
	Register2	08D9H	_	\rightarrow					0	0
		000311		1/						ash Reed Calculation
										Address
			· (()))						er (9-8)
	NANDF		RS2D7	RS2D6	RS2D5	RS2D4	RS2D3	RS2D2	RS2D1	RS2D0
	read solomon						R			
NDRSCD2	Result data	08DAH	0	0	0	0	0	0	0	0
	Register2						lation Result			

(11) NAND フラッシュコントローラ (4/4)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			RS3A7	RS3A6	RS3A5	RS3A4	RS3A3	RS3A2	RS3A1	RS3A0
		08DCH				F	3			
		ООРСП	0	0	0	0	0	0	0	0
	NANDF			NAND-Flas	h Reed Solo	omon Calcul	ation Result	Address Re	egister (7-0)	
	read solomon								RS3A9	RS3A8
NDRSCA3	Result								I	₹
	address							7) 0	0
	Register3	08DDH						77/^	NAND-FI	ash Reed
								(/))		Calculation
							>//			Address
										er (9-8)
	NANDF		RS3D7	RS3D6	RS3D5	RS3D4	RS3D3	RS3D2	RS3D1	RS3D0
NDRSCD3	read solomon	08DEH				(F		1		
	Result data		0	0	0	001	0>	0	110	0
	Register3				C Reed Solo	1/77/				
			D7	D6	D5	(D4/5)	D3	D2	Dì	D0
		1FF0H			-+ (W	22		
	NANDF		不定	不定	不定(不定	不定	不定	不定	不定
NDFDTR0	Data		D.15	D44		ID-Flash Da			<u></u>	Do.
	Register0		D15	D14	D13	D12	D11	D10	D9	D8
		1FF1H		ナ ウ	不定	/	W 木定//	不定		ナ 中
			不定	不定		不定	_ \ \ / /		不定	不定
			D7	DO!		D-Flash Dat		1	D4	Do
			D7	D6	D5	D4	D3	D2	D1	D0
		1FF2H			7=	- /- /-	W 木定	.	∓ ⇔	7 ÷
	NANDF		不定	\不定	不定	不定		不定	不定	不定
NDFDTR1	Data		D15	D14	D13	ID-Flash Da	D11	(7-0) D10	D9	D8
	Register1		ופוט) 4	נוט [- / /	W	טוט	פט	Do
		1FF3H	不定	不定	不定	不定	不定	不定	不定	不定
			(////	11.75		D-Flash Dat			1.75	1.1.
	1		1	/	INPAIN	D Tracil Dat	a register (10.0)		

(12) DMAC (1/7)

記号	DMAC (1/ a 名称	アドレス	7	6	5	4	3	2	1	0
			D0SA7	D0SA6	D0SA5	D0SA4	D0SA3	D0SA2	D0SA1	D0SA0
		000011				R/	W	•	•	•
		0900H	0	0	0	0	0	0	0	0
					Set s	ource addre	ss for DMAC	(7:0)		
	D144		D0SA15	D0SA14	D0SA13	D0SA12	D0SA11	D0SA10	D0SA9	D0SA8
HDMAS0	DMA source address	0901H				R/	W			
HDIVIASU	Register0	09011	0	0	0	0	0	(0)) 0	0
	registero				Set so	ource addres	s for DMA0	(15:8)		
			D0SA23	D0SA22	D0SA21	D0SA20	DOSA19	D0\$A18	D0SA17	D0SA16
		0902H			i -	R/	W			•
		030211	0	0	0	0	0	0	0	0
				1	Set so	urce address	s for DMA0	(23:16)		
			D0DA7	D0DA6	D0DA5	D0DA4	D0DA3	D0DA2	D0DA1	D0DA0
		0904H		·	 	R/	w	<	41 /	>
		000 111	0	0	0	0	0	0 /2	0	0
			-		Set des	tination add	ress for DM.	A0 (7:0)		
	DMA		D0DA15	D0DA14	D0DA13	D0DA12	D0DA11	D0DA10	DODA9	D0DA8
HDMAD0	destination	0905H	-				W		70/	
	address	000011	0	0	Ø	0	0 (0	0	0
	Register0		-			tination addr			1	1
			D0DA23	D0DA22	D0DA21	D0DA20	D0DA19	D0DA18	D0DA17	D0DA16
		0906H	1		7(/)		W (V/))	1	
			0	04(0	0	0	0	0	0
					Set dest	ination addre	ess for DMA	0 (23:16)	1	
			D0CA7	D0CA6	D0CA5	D0CA4	D0CA3	D0CA2	D0CA1	D0CA0
	DMA	0908H	1)	1	W /	i	1	1
	Transfer		0	70	0	0	0	0	0	0
HDMACA0	count		()))		er-count-nur	i	<u> </u>	<u> </u>	
	number A		D0CA15	D0CA14	D0CA13	D0CA12	D0CA11	D0CA10	D0CA9	D0CA8
	Register0	0909H	((// \	-		- 1	W	1 .	1 _	
			0	0	0	Ó	0	0	0	0
		$\langle \cdot \rangle$			\ ' / /	er-count-num				
		///	D0CB7	D0CB6	D0CB5	D0CB4	D0CB3	D0CB2	D0CB1	D0CB0
	DMA	090AH					W L	1 .	1 _	
	Transfer		√ 0	0	0	0	0	0	0	0
HDMACB0	count	4	D00D45	D00011		er-count-nur			Doore	Doors
	number B	()	D0CB15	D0CB14	D0CB13	D0CB12	D0CB11	D0CB10	D0CB9	D0CB8
	Register0	090BH	0	0	0	0	W 0	0	0	0
)								0
		()	$\overline{}$	H.	Set transfe	er-count-num			DOMA	DOMO
	\rightarrow	(+		D0M4	D0M3	D0M2 R/W	D0M1	D0M0
		~ ~		$\overline{}$		0	0		1 0	
	\Diamond					0 DMA 転送 エ -	- に発力	0	0 転送データサ	0
	DMA					DMA 転送モー 000 : 転送先		ΛΕΙΛΙ)	転送アーダラ	
	transfer					000: 転送先	,	,	00:1ハイト	
HDMAM0	Mode	090CH				010:転送元	•	•	10:4バイト	
	Register0					010: 報送元	•	*	11 : Reserve	
	-					100:転送元/	•	,		-
						101: 転送元/	•	•		
						110 : 転送元/	· ·	•		
	1				1	111 : Reserve			1	

(12) DMAC (2/7)

記号	2// 名称	アドレス	7	6	5	4	3	2	1	0
HD.7	4 10	7 1 2 7	D1SA7	D1SA6	D1SA5	D1SA4	D1SA3	D1SA2	D1SA1	D1SA0
	DMA source		DISAI	DISAG	DISAS		W	DISAZ	DISAI	DISAU
	address	0910H	0	0	0	0	0	0	0	0
	Register1					ource addre				
			D1SA15	D1SA14	D1SA13	D1SA12	D1SA11	D1SA10	D1SA9	D1SA8
HDMAS1	DMA source address	0911H				R/	/W			
TIDIVIAGT	Register1	091111	0	0	0	0	0	(0)) 0	0
	rtogistori			 	Set so	ource addres	s for DMA1	7//	•	
	DMA source		D1SA23	D1SA22	D1SA21	D1SA20	D1SA19	D1SA18	D1SA17	D1SA16
	address	0912H	_	_	_		W		<u> </u>	_
	Register1		0	0	0	0	0	0	0	0
			D4D47	DADAG		urce address			DADAA	DADAG
			D1DA7	D1DA6	D1DA5	D1DA4	D1DA3 W	D1DA2	D1DA1	D1DA0
		0914H	0	0	0	0	0	0	0	0
			0	U		stination add	V .			U
	DMA		D1DA15	D1DA14	D1DA13	D1DA12	D1DA11	D1DA10	D1DA9	D1DA8
LIDMADA	destination	004511			((W		70/	
HDMAD1	address	0915H	0	0	0	0	0 /	θ,	0	0
	Register1				Set des	tination addr	ess for DMA	1 (15:8)		
			D1DA23	D1DA22	D1DA21	D1DA20	D1DA19	D1DA18	D1DA17	D1DA16
		0916H			1(/)		w (//))	1	<u> </u>
			0	04(0	0	0	0	0	0
			D. (0.1 -	400		ination addre				2.010
			D1CA7	D1CA6	D1CA5	D1CA4	D1CA3	D1CA2	D1CA1	D1CA0
	DMA	0918H	0		0	R/	0	0	0	0
	Transfer		0		-	er-count-nur			U	U
HDMACA1	count		D1CA15	D1CA14	D1CA13	D1CA12	D1CA11	D1CA10	D1CA9	D1CA8
	number A		(07)				W			
	Register1	0919H	(0)	0	0	0	0	0	0	0
				^	Set transfe	er-count-num	nber A for DI	MA1 (15:8)		
			D1CB7	D1CB6	D1CB5	D1CB4	D1CB3	D1CB2	D1CB1	D1CB0
	DMA	091AH				R/	W	1	.	
	Transfer	00 17 11 1	√ 0	0	0	0	0	0	0	0
HDMACB1	count		D			er-count-nur		` '		2.22
	number B		D0CB15	D0CB14	D0CB13	D0CB12	D0CB11	D0CB10	D0CB9	D0CB8
	Register1	091BH	0 <	0	0	0	w o	0		0
)	0	0		er-count-num			0	0
		(?	\mathcal{A}	H.	Set transit	D1M4	D1M3	D1M2	D1M1	D1M0
		(***	// 		DINIT	DTIVIO	R/W	DIWII	DTIVIO
		<				0	0	0	0	0
						DMA 転送モ-	ード選択		転送データサ	
	DMA					000 : 転送先		ИЕМ)	00:1バイト	
HDMAM1	transfer	091CH				001 : 転送先	•	•	01 : 2 バイト	
	Mode Pogister1					010 : 転送元	•	*	10:4バイト	
	Register1					011 : 転送元	DEC (MEM to	o I/O)	11 : Reserve	d
						400 ±-14 -	# 1810/4	- 84584		
						100:転送元/:		•		
						100:転送元/ 101:転送元/ 110:転送元/	先 DEC(MEM	to MEM)		

(12) DMAC (3/7)

D326H	記号	DMAC (3/ a 名称	アドレス	7	6	5	4	3	2	1	0
DMA source address DMA Transfer DMA DMA DMA Transfer DMA DMA DMA DMA Transfer DMA			D2SA7	D2SA6	D2SA5	D2SA4	D2SA3	D2SA2	D2SA1	D2SA0	
DMA source address for DMA2 (7:00)			000011				R/	W	•	•	
DMA Transfer count number A Register2 DMA DMA Transfer count number A Register2 DMA DMA Transfer count number A Register2 DMA DMA DMA Transfer count number B Register2 DMA DMA Register2 DMA Register3 DMA Register4 DMA Register4 DMA Register5 DMA Register6			0920H	0	0	0	0	0	0	0	0
DMA Source address Register2						Set s	ource addre	ss for DMA2	2 (7:0)		
### HDMACA2 address Register2		D144		D2SA15	D2SA14	D2SA13	D2SA12	D2SA11	D2SA10	D2SA9	D2SA8
Register2	LIDMACO		000411				. R/	W			
Page	HDIVIA52		0921H	0	0	0	0	0	(0)) 0	0
Page		Registerz				Set so	ource addres	s for DMA2	(15:8)		
DDAA				D2SA23	D2SA22	D2SA21	D2SA20	D2SA19	D2\$A18	D2SA17	D2SA16
DAMA			ഫാവ				R/	w\			
DMA destination address for DMA2 (7:0)			092211	0	0	0	0	(0)	0	0	0
DMA destination address for DMA2 (7:0)						Set so	urce address	s for DMA2	(23:16)		
DMA destination address DZDA15 DZDA14 DZDA13 DZDA12 DZDA11 DZDA16 DZDA9 DZDA8 DZDA8 DZDA8 DZDA16 DZDA17 DZDA16 DZDA9 DZDA8 DZDA8 DZDA18 DZDA17 DZDA18 DZDA17 DZDA18 DZDA17 DZDA18 DZDA17 DZDA18 DZDA17 DZDA18 DZDA17 DZDA18 DZDA18 DZDA17 DZDA18 DZDA17 DZDA18 DZDA18 DZDA18 DZDA17 DZDA18 DZDA18 DZDA19 DZDA19 DZDA18 DZDA19 DZDA19 DZDA18 DZDA19				D2DA7	D2DA6	D2DA5	D2DA4	D2DA3	D2DA2	D2DA1	D2DA0
DMA DMA destination address for DMA2 (7:0) D2DA15 D2DA14 D2DA13 D2DA12 D2DA11 D2DA10 D2DA10 D2DA9 D2DA16 D2DA16 D2DA16 D2DA17 D2DA17 D2DA17 D2DA17 D2DA18 D2DA17 D2DA16 D2DA18 D2DA17 D2DA16 D2DA18 D2DA17 D2DA16 D2DA18 D2DA17 D2DA16 D2DA17 D2DA16 D2DA19 D2DA18 D2DA17 D2DA16 D2DA17 D2DA16 D2DA17 D2DA16 D2DA18 D2DA18 D2DA17 D2DA16 D2DA18 D2DA18 D2DA17 D2DA16 D2DA18 D2DA17 D2DA16 D2DA18 D2DA1			0024				R	w	<	41 /	>
DMA destination address Register Page Pa			092411	0	0	0	0	0	0 /2	0	0
HDMAD2 destination address Register2 Page					Set des	stination add	ress for DM	A2 (7:0)			
### Address Register2		DMA		D2DA15	D2DA14	D2DA13	D2DA12	D2DA11	D2DA10	D2DA9	D2DA8
Register2 O O O O O O O O O O O O O O O O O O O	HDMAD2	destination	0025			((R/	W		70/	
DZDA23 DZDA22 DZDA21 DZDA29 DZDA18 DZDA17 DZDA16	HOWADZ	address	092311	0	0	0	0	0 /	0	0	0
DMA DMA Transfer Count Number B Register2 DMA Transfer Count Number B Number		Register2				Set des	tination addr	ess for DMA	2 (15:8)		,
DMA Transfer count number A Register 2 DMA Transfer count number B Register 2 O92BH DMA DMA DMA DMA Transfer count number B Register 2 O92BH DMA DMA DMA DMA DMA DMA Transfer count number B Register 2 O92BH DMA DMA DMA DMA DMA Transfer count number B Register Count num				D2DA23	D2DA22	D2DA21	D2DA20	D2DA19	D2DA18	D2DA17	D2DA16
DMA			0926H			7(//	R/	w (\//	()		
DMA Transfer count number A Register2 D2CA1			032011	0	0 // (0	0	0	0	0	0
DMA Transfer count number A Register2						Set dest	ination addre	ess for DMA	2 (23:16)	,	
HDMACA2 Transfer count number A Register 2 0929H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0				D2CA7	D2CA6	D2CA5	D2CA4	D2CA3	D2CA2	D2CA1	D2CA0
HDMACA2 Transfer count number A Register 2 0929H		DMA	0928H	-)	R/	W//	1		1
HDMACA2 Count number A Register Pount number B Register Poun			0020	0	70					0	0
Number A Register2 0929H 0 0 0 0 0 0 0 0 0	HDMACA2					Set transf		nber A for D	MA2 (7:0)		
DMA				D2CA15	D2CA14	D2CA13	$\overline{}$	•	D2CA10	D2CA9	D2CA8
DMA DZCB1 DZCB1 DZCB2 DZCB1 DZCB0 DZCB2 DZCB1 DZCB3 DZCB3 DZCB3 DZCB4 DZCB4 DZCB4 DZCB5 DZCB		Register2	0929H	(7/4	\		-	i	ı		1
DAMA				(0)	0	0	0	0	0	0	0
DMA Transfer count number B DMA Transfer count number B D2CB15 D2CB14 D2CB13 D2CB12 D2CB11 D2CB10 D2CB9 D2CB8			(//)			Set transfe	er-count-num	nber A for D		1	1
HDMACB2 HDMA Transfer count number B for DMA2 (7:0) D2CB15				D2CB7	D2CB6	D2CB5	D2CB4	D2CB3	D2CB2	D2CB1	D2CB0
HDMACB2 Transfer count number B for DMA2 (7:0) D2CB15		DMA	092AH				R/	W	i	1	1
HDMACB2 Count number B Register D2CB15 D2CB14 D2CB13 D2CB12 D2CB11 D2CB10 D2CB9 D2CB8 D2CB8 R/W D2M4 D2M3 D2M2 D2M1 D2M0 D2M3 D2M4 D2M3 D2M2 D2M1 D2M0 D2M3 D2M2 D2M1 D2M3 D2M2 D2M3 D2M2 D2M1 D2M3 D2M2 D2M3 D2M2 D2M1 D2M3 D2M2 D2M3 D2M3 D2M2 D2M3 D2				✓ 0	0	Ů				0	0
Number B Register2 092BH D2CB15 D2CB14 D2CB13 D2CB12 D2CB11 D2CB10 D2CB9 D2CB8 R/W	HDMACB2	/\ / /		<u> </u>		7	1	i	İ	1	
Register2 092BH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		/ ^ \		D2CB15	D2CB14	D2CB13	1		D2CB10	D2CB9	D2CB8
Dama		Register2	092BH	_	4	1			1	1	1
D2M4 D2M3 D2M2 D2M1 D2M0)	0	0		· -			0	0
DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Register2 DMA transfer Mode Not Register3 DMA			^		\mathcal{I}_{\wedge}	Set transfe					
DMA transfer Mode Register2 092CH			((J. De	4		D2M4	D2M3		D2M1	D2M0
DMA transfer Mode Register2 092CH					$\overline{}$						1
HDMAM2									0		
transfer Mode Register2 092CH 001: 転送先 DEC (I/O to MEM) 01: 2パイト 10: 転送元 INC (MEM to I/O) 10: 4パイト 11: Reserved 100: 転送元/先 INC(MEM to MEM) 101: 転送元/先 DEC(MEM to MEM) 110: 転送元/先固定 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/先 回忆 (I/O to I/O) 110: 転送元/金融 (I/O to I/O		DMV		~							
Mode Register2 Mode Register2 Mode Resister2 Mode Resister2 Mode Resister2 Mode Resister2 Mode Resister2 Mode								,	,		
Register2 011: 転送元 DEC (MEM to I/O) 11: Reserved 100: 転送元/先 INC(MEM to MEM) 101: 転送元/先 DEC(MEM to MEM) 110: 転送元/先固定 (I/O to I/O)	HDMAM2		092CH					•	•		
100:転送元/先 INC(MEM to MEM) 101:転送元/先 DEC(MEM to MEM) 110:転送元/先固定 (I/O to I/O)								•	*		d
101:転送元/先 DEC(MEM to MEM) 110:転送元/先固定 (I/O to I/O)								,	,	iii: Keserve	u
110:転送元/先固定 (I/O to I/O)								•	•		
								-	•		
							111 : Reserve	•	• ,		

(12) DMAC (4/7)

記号	DMAC (4/ a 名称	アドレス	7	6	5	4	3	2	1	0
			D3SA7	D3SA6	D3SA5	D3SA4	D3SA3	D3SA2	D3SA1	D3SA0
		000011			•	R/	W	•	•	
		0930H	0	0	0	0	0	0	0	0
					Set s	ource addre	ss for DMA3	3 (7:0)		
	D144		D3SA15	D3SA14	D3SA13	D3SA12	D3SA11	D3SA10	D3SA9	D3SA8
HDMAS3	DMA source address	000411				. R/	W			
HDIVIA53	Register3	0931H	0	0	0	0	0	(0)) 0	0
	Registers				Set so	ource addres	s for DMA3	(15:8)		
			D3SA23	D3SA22	D3SA21	D3SA20	D3SA19	D3\$A18	D3SA17	D3SA16
		0932H				R/	w\			
		093211	0	0	0	0	0	0	0	0
					Set so	urce address	s for DMA3	(23:16)		
			D3DA7	D3DA6	D3DA5	D3DA4	D3DA3	D3DA2	D3DA1	D3DA0
		0934H				R	w	<	41 /	>
		093411	0	0	0	0	0	0 /2	0	0
					Set des	stination add	ress for DM	A3 (7:0)		
	DMA		D3DA15	D3DA14	D3DA13	D3DA12	D3DA11	D3DA10	D3DA9	D3DA8
HDMAD3	destination	0935H			((R/	W		70/	
HOWADS	address	093311	0	0	0	0	0 /	0	0	0
	Register3				Set des	tination addr	ess for DMA	3 (15:8)		,
			D3DA23	D3DA22	D3DA21	D3DA20	D3DA19	D3DA18	D3DA17	D3DA16
		0936H			7(//	R/	w (\//	()		
		000011	0	0 // (0	0	0	0	0	0
					Set dest	ination addre	ess for DMA	3 (23:16)	,	
			D3CA7	D3CA6	D3CA5	D3CA4	D3CA3	D3CA2	D3CA1	D3CA0
	DMA	0938H	-)	R/	W//	1		1
	Transfer		0	70	0	0	0	0	0	0
HDMACA3	count				Set transf	er-count-nur	nber A for D	MA3 (7:0)		
	number A		D3CA15	D3CA14	D3CA13	D3CA12	D3CA11	D3CA10	D3CA9	D3CA8
	Register3	0939H	(7/4)	\		-	W	ı		1
			(0)	0	0	Ò	0	0	0	0
	,	(//)			Set transfe	er-count-num	nber A for D	MA3 (15:8)	1	
			D3CB7	D3CB6	D3CB5	D3CB4	D3CB3	D3CB2	D3CB1	D3CB0
	DMA	093AH				R/	W	1	_	1
	Transfer		√ 0	0	0	0	0	0	0	0
HDMACB3	count				7	er-count-nur	i	<u> </u>	1	
	number B		D3CB15	D3CB14	D3CB13	D3CB12	D3CB11	D3CB10	D3CB9	D3CB8
	Register3	093BH	_	4	1		W	1	1	1
)	0	0	0	0	0	0	0	0
		/		\mathcal{I}_{\wedge}	Set transfe	er-count-num				
	//	(($\mathscr{I}{\mathcal{R}}$	4		D3M4	D3M3	D3M2	D3M1	D3M0
				$\overline{}$		_	_	R/W	_	_
				_		0	0	0	0	0
	DMA		~			DMA 転送モー			転送データサ	
	transfer					000:転送先	,	,	00:1バイト	
HDMAM3	Mode	093CH				001:転送先	•	•	01:2バイト	
	Register3					010:転送元	•	*	10:4バイト	d
						100:転送元/	,	,	11 : Reserve	u
						100: 転送元/	•	•		
						1101: 転送元/	-	•		
						111 : Reserve	•	• ,		
	I				I	111111	Ju		l .	

(12) DMAC (5/7)


記号	名称	アドレス	7	6	5	4	3	2	1	0
			D4SA7	D4SA6	D4SA5	D4SA4	D4SA3	D4SA2	D4SA1	D4SA0
		004011			•	R/	W			
		0940H	0	0	0	0	0	0	0	0
					Set s	ource addre	ss for DMA4	(7:0)		
	DMA source		D4SA15	D4SA14	D4SA13	D4SA12	D4SA11	D4SA10	D4SA9	D4SA8
HDMAS4	address	0941H			1	R/	W			
TIDIVIAG4	Register4	094111	0	0	0	0	0	(0)) 0	0
	rtogiotori				Set so	ource addres	s for DMA4	(15:8)		•
			D4SA23	D4SA22	D4SA21	D4SA20	D4SA19	D4SA18	D4SA17	D4SA16
		0942H			1	R/	W		1	_
			0	0	0	0	(0)	0	0	0
						urce addres	\langle	(23:16)		
			D4DA7	D4DA6	D4DA5	D4DA4	D4DA3	D4DA2	D4DA1	D4DA0
		0944H			1		w		4/ /	>
			0	0	0	0	0	0 54	0	0
						stination add	/	\sim		
	DMA		D4DA15	D4DA14	D4DA13	D4DA12	D4DA11	D4DA10	D4DA9	D4DA8
HDMAD4	destination address	0945H	•			0 R/	W			
	Register4		0	0	Ø Con doo	-	0	0	0	0
	rtogistor		D4D433	D4DA22	D4DA21	tination addr D4DA20	D4DA19	D4DA18	D4DA17	D4DA16
			D4DA23	D4DAZZ	D4DAZI	V	W W	D4BA 16	D4DAT7	D4DA 16
		0946H	0	0 . (0	0	W	0	0	0
			U	000		ination addre	110		0	0
			D4CA7	D4CA6	D4CA5	D4CA4	D4CA3	D4CA2	D4CA1	D4CA0
			D4OAI	DACAG	D4CAS		W /	D4CAZ	D4CAT	D4CAU
	DMA	0948H	0	70	0	^ 0	0	0	0	0
	Transfer			~ < \		er-count-nur	·			
HDMACA4	count		D4CA15	D4CA14	D4CA13	D4CA12	D4CA11	D4CA10	D4CA9	D4CA8
	number A		(07)				W		JI.	
	Register4	0949H	(0)) 0	0	0	0	0	0	0
				^	Set transfe	er-count-num	nber A for DI	MA4 (15:8)		
	<		D4CB7	D4CB6	D4CB5	D4CB4	D4CB3	D4CB2	D4CB1	D4CB0
		00441			7/	R/	W			_
	DMA	094AH	> o	0	0/	0	0	0	0	0
HDMACB4	Transfer count				Set transf	er-count-nur	nber B for D	MA4 (7:0)	-	
1 IDIVIACID4	number B		D4CB15	D4CB14	D4CB13	D4CB12	D4CB11	D4CB10	D4CB9	D4CB8
	Register4	094BH	_	1	1	R/	W	i .	1	
)	0	0	0	0	0	0	0	0
		/			Set transfe	er-count-num		MA4 (15:8)	1	
	_//	((The state of the s	\mathcal{V}		D4M4	D4M3	D4M2	D4M1	D4M0
				\leftarrow				R/W	Τ	
						0	0	0	0	0
	DMA		*			DMA 転送モー		45.4)	転送データサ	
	transfer					000:転送先	,	,	00:1バイト 01:2バイト	
HDMAM4	Mode	094CH				001:転送元	-	•	10:4バイト	
	Register4					010: 転送元	•	*	11 : Reserve	
						100:転送元/	•	,	. 1 . 1 . 1 . 1 . 1 . 1	~
						101:転送元/	•	•		
						110 : 転送元/	· ·	•		
	1					111 : Reserve	ed.			

(12) DMAC (6/7)

記号	DMAC (6/7 名称	アドレス	7	6	5	4	3	2	1	0
			D5SA7	D5SA6	D5SA5	D5SA4	D5SA3	D5SA2	D5SA1	D5SA0
		0950H				R/	W			
		0950H	0	0	0	0	0	0	0	0
					Set s	ource addre	ss for DMA5	(7:0)		
	DMA source		D5SA15	D5SA14	D5SA13	D5SA12	D5SA11	D5SA10	D5SA9	D5SA8
HDMAS5	address	0951H			 	R/	W			1
11511111100	Register5	033111	0	0	0	0	0	0	0	0
	g			-	Set so	ource addres	s for DMA5	(15:8)	1	1
			D5SA23	D5SA22	D5SA21	D5SA20	D5SA19	D5\$A18	D5SA17	D5SA16
		0952H			i	1	W		1	1
			0	0	0	0	(0)	0	0	0
						urce addres				ı
			D5DA7	D5DA6	D5DA5	D5DA4	D5DA3	D5DA2	D5DA1	D5DA0
		0954H			i		w			>
			0	0	0	0	0	0 /	0	0
			DED 445	DEDAMA		stination add	/	\sim	200	D5D40
	DMA		D5DA15	D5DA14	D5DA13	D5DA12	D5DA11	D5DA10	D5DA9	D5DA8
HDMAD5	destination address	0955H	0	0	0	0 R/	W 0 /		0	0
	Register5		0	0	A ()	tination addr		0	1 0	0
	rtogiotoro		D5DA23	D5DA22	D5DA21	D5DA20	D5DA19	D5DA18	D5DA17	D5DA16
			DODAZO	DSDAZZ	DODAZI	V	W //	DSBATO	DODATI	DODATO
		0956H	0	0 🗸	0	0	W 0	0	0	0
			<u> </u>	- (1		ination addre	11,			
			D5CA7	D5CA6	D5CA5	D5CA4	D5CA3	D5CA2	D54CA1	D5CA0
			2007	(())	2007.0		w //	2007.2	20.07.	2007.0
	DMA	0958H	0	70	0	^ 0	0	0	0	0
	Transfer		((\sim	Set transf	er-count-nur	mber A for D	MA5 (7:0)	JI.	
HDMACA5	count number A		D5CA15	D5CA14	D5CA13	D5CA12	D5CA11	D5CA10	D5CA9	D5CA8
	Register5	005011	(070			R/	W			
	registers	0959H	(0)) 0	0	0	0	0	0	0
		//			Set transfe	er-count-num	nber A for D	MA5 (15:8)		
	<		D5CB7	D5CB6	D5CB5	D5CB4	D5CB3	D5CB2	D5CB1	D5CB0
	DMA	095AH				R/	W	1		•
	DMA Transfer	000/11/	> 0	0	0	0	0	0	0	0
HDMACB5	count		-		7	er-count-nur	i	<u> </u>	1	1
	number B	5	D5CB15	D5CB14	D5CB13	D5CB12	D5CB11	D5CB10	D5CB9	D5CB8
	Register5	095BH	_	4	1		W	1	1	1
)	0	0	0	0	0	0	0	0
		^		7	Set transfe	er-count-num				
			T See	+		D5M4	D5M3	D5M2	D5M1	D5M0
				$\overline{}$				R/W		
						0	0	0	0	0
	DMA					DMA 転送モー 000 : 転送先		ΛΕΝΛ)	転送データサ 00:1バイト	
	transfer					000:転送先	,	,	00:1/\1 ト	
HDMAM5	Mode	095CH				010:転送元	•	•	10:4バイト	
	Register5					011:転送元	•	*	11 : Reserve	d l
						100 : 転送元/	,	,		
						101 : 転送元/	•	•		
						110 : 転送元/	先固定 (I/O to	I/O)		
						111 : Reserve	ed			

(12) DMAC (7/7)

	-	•								
記号	名称	アドレス	7	6	5	4	3	2	1	0
					DMAE5	DMAE4	DMAE3	DMAE2	DMAE1	DMAE0
						_	R/	/W		
HDMAE	DMA enable	097EH			0	0	0	0	0	0
TIDIVIAL	Register	037 LII					DMA チャネ	い動作許可		
							0:di	isble		
							1:en	nable		
			DMATE	DMATR6	DMATR5	DMATR4	DMATR3	DMATR2	DMATR1	DMATR0
	DMA			_		R/	W			
HDMATR	timer	097FH	0	0	0	0		(/ (0)	0	0
HOWATK	Register	03/111	タイマ動作			バス	占有最長時間	引設定		
	rtogistor		0: disable	バ	ス占有最長	時間 / (256/f _s	_{SYS}) で求めた	た値を設定し	してください	0
			1: enable			なお、00	DH は設定禁	正です。		



(13) クロックギア、PLL

記号	名称	アドレス	7	6	5	4	3	2	1	0
				XTEN	USBCLK1	USBCLK0		WUEF		PRCK
					R/W	I		R/W		R/W
	System			1	0	0		0		0
	clock			低速	USB クロック			ウォーム		プリスケー
SYSCR0	control	10E0H		発振器	00: Disable	/ YET//(IOSB)		アップ		ラクロック
	register0			0: 停止				タイマ		選択
	registero				01: Reserve	ea		3/1		
				1: 発振	10: X1USB)	0: f _{SYS} /2
					11: f _{PLLUSB}					1: f _{SYS} /8
							A 16	GEAR2	GEAR1	GEAR0
							127		R/W	1
	System							1	0	0
SYSCR1	clock	10E1H					(()	高周波ギア値	直の選択	
0100101	control	102111						000: fc	101: Reserve	d
	register1					((001: fc/2	110: Reserve	d
						(1)		010: fc/4	111: Reserve	d
								011: fc/8	100: fc/16	
			_	CKOSEL	WUPTM1	WUPTM0	HALTM1	HALTM0		
				I	R/	w		7, 6	1/2	
	System		0	0	1 (0	1		164	
	clock		"0" を	CLKOUT	ウォームアッ		HALT モード	2 //		
SYSCR2	control	10E2H	ライトして	選択			((
					00: Reserved 01: 2 ⁸ /入力周		00: Reserved			
	register2		ください。	0: fsys	01:2 /人刀周	放	01: STOP =			
				1: fs	10: 2 ¹⁴ /入力》	刮波数	10: IDLE1 €))		
				\sim \mathcal{A}	11: 2 ¹⁶ /入力》	刮波数	11: IDLE2 ±			
			PROTECT			77	1/	EXTIN	DRVOSCH	
			R				R/W	R/W	R/W	R/W
	EMC		0				/0/	0	1	1
EMCCR0	control	10E3H	プロテクト				"0"をライト	1: 外部	高周波発振	低周波発振
EIVICCRU		10530	フラグ (7 ^		\wedge	してくださ	クロック	器ドライバ	器ドライバ
	register0		0: OFF		_		い。		アビリティ	アビリティ
			1: ON			(2)				1: NORMAL
			(7/1			7/ ~			0: WEAK	0: WEAK
	EMC		()					Į.	1	,
EMCCR1	control	10E4H		_	$(7/\langle$	\				
EIVICCKI		TOE4H	7	下記 1 st-	KEY、2nd-l	EY の動作	実施によりて	プロテクトC	N/OFF。	
	register1			1st-KEY:	EMCCR1 :	= 5AH、EI	MCCR2 =	A5H を連続	売ライト。	
	EMC			2nd-KEY:	EMCCR1	= A5H, E	MCCR2 =	5AH を連絡	売ライト。	
EMCCR2	control	10E5H	~							
	register2									
						/	/		_	_
		5		FCSEL	LUPFG				$\overline{}$	
		5		FCSEL R/W	LUPFG R					
_	DIL	5		· ·						
DILODO	PLL	105011		R/W	R					
PLLCRO	control	10E8H		R/W 0	R 0					
PLLCRO		10E8H		R/W 0 fc クロック 選択	R 0 ロックアッ					
PLLCRO	control	10E8H		R/W 0 fc クロック 選択 0: fosch	R 0 ロックアッ プタイマ 状態フラグ					
PLLCRO	control	10E8H		R/W 0 fc クロック 選択	R 0 ロックアッ プタイマ 状態フラグ 0:not end					
PLLCR0	control	10E8H	PILO	R/W 0 fc クロック 選択 0: fosch 1: fpll	R 0 ロックアッ プタイマ 状態フラグ 0:not end 1:end					PITIMES
PLLCR0	control	10E8H	PLLO	R/W 0 fc クロック 選択 0: fosch 1: fpll	R 0 ロックアッ プタイマ 状態フラグ 0:not end					
PLLCRO	control	10E8H		R/W 0 fc クロック 選択 0: foscH 1: fpLL PLL1 R/W	R 0 ロックアッ プタイマ 状態フラグ 0:not end 1:end LUPSEL					R/W
PLLCRO	control	10E8H	0	R/W 0 fc クロック 選択 0: fosch 1: f _{PLL} PLL1 R/W 0	R 0 ロックアッ プタイマ 状態フラグ 0:not end 1:end LUPSEL					R/W 0
PLLCRO	control	10E8H	0 CPU 用 PLL0	R/W 0 fc クロック 選択 0: fosch 1: fpll PLL1 R/W 0 USB 用 PLL1	R 0 ロックアッ プタイマ 状態フラグ 0: not end 1: end LUPSEL 0 ロックアッ					R/W 0 PLL 逓倍数
PLLCR1	control register0	10E8H	0 CPU用PLL0 0: Off	R/W 0 fc クロック 選択 0: fosch 1: fpll PLL1 R/W 0 USB 用 PLL1 0: Off	R 0 ロックアッ プタイマ 状態フラグ 0: not end 1: end LUPSEL 0 ロックアッ プカウンタ					R/W 0 PLL 逓倍数 選択
	control register0		0 CPU 用 PLL0	R/W 0 fc クロック 選択 0: fosch 1: fpll PLL1 R/W 0 USB 用 PLL1	R 0 ロックアッ プタイマ 状態フラグ 0: not end 1: end LUPSEL 0 ロックアッ					R/W 0 PLL 逓倍数
	control register0		0 CPU用PLL0 0: Off	R/W 0 fc クロック 選択 0: fosch 1: fpll PLL1 R/W 0 USB 用 PLL1 0: Off	R 0 ロックアップタイマ 状態フラグ 0: not end 1: end LUPSEL 0 ロックアッ プカウンタ 段数選択 0: 12 段					0 PLL 逓倍数 選択
	control register0		0 CPU用PLL0 0: Off	R/W 0 fc クロック 選択 0: fosch 1: fpll PLL1 R/W 0 USB 用 PLL1 0: Off	R 0 ロックアップタイマ 状態フラグ 0: not end 1: end LUPSEL 0 ロックアップカウンタ 段数選択 0: 12 段 (PLL0 用)					R/W 0 PLL 逓倍数 選択 0: ×12
	control register0		0 CPU用PLL0 0: Off	R/W 0 fc クロック 選択 0: fosch 1: fpll PLL1 R/W 0 USB 用 PLL1 0: Off	R 0 ロックアップタイマ 状態フラグ 0: not end 1: end LUPSEL 0 ロックアッ プカウンタ 段数選択 0: 12 段					R/W 0 PLL 逓倍数 選択 0: ×12

(14) 8ビットタイマ(1/2)

- 7 B	D II	1°1	7		_	4	0		4	0
記号	名称	アドレス	7	6	5	4	3	2	1	0
			TA0RDE				I2TA01	TA01PRUN	1	TA0RUN
			R/W					1	W	I
	TMRA01		0				0	0	0	0
TA01RUN	RUN	1100H	ダブルバッフ _				IDLE2	TMRA01	アップカウ	アップカウ
	register		ア 0: Disable				0: 停止 1: 動作	プリスケー ラ	ンタ(UC1)	ンタ(UC0)
			1: Enable				1. 3011	0: 停止 & クリ	 ア	
								1: 動作 (カウ		
	8-bit timer	1102H				-				
TA0REG	register 0	(RMW 禁)					<u>v</u> (7	7/\		
	rogiotor o	(ì)//(V			
T44050	8-bit timer	1103H				-	-			
TA1REG	register 1	(RMW 禁)					N N	<u> </u>		
			TAGANA	TA04140	DWM04		TAICLKI	TAACLKO	TARCLICA	TACCLICO
			TA01M1	TA01M0	PWM01	PWM00	TA1CLK1 W	TA1CLK0	TA0CLK1	TA0CLK0
	TMDAGA		0	0	0	0	0	0 (0	0
TAGAMOD	TMRA01 MODE	440411	動作モード		PWM 周期	(77)	TMRA1 ソー	-/	TMRA0ソー	
TA01MOD	_	1104H	00:8ビットタ	イマ	00: Reserved	$_{I}(\vee \langle \ \rangle)$	00: TAOTRG		00: TA0IN 端	
	register		01: 16 ビットタ	タイマ	01: 2 6		01: φT1	170	01: φΤ1	
			10:8ビットP		10: 2 ⁷ 11: 2 ⁸		10: φT16	2 //	10: ¢T4	
			11: 8 ビット P	WIM	11:2		11: φT256 TA1FFC1	TA1FFC0	11: φT16 TA1FFIE	TA1FFIS
	TMDAA				7/	<u> </u>		N N	ł	<u> </u>
	TMRA1	440511			1		(7/4	1	0	0
TA1FFCR	Flip-Flop	1105H					00: TA1FE 反		TA1FF	TA1FF
	control	(RMW 禁)		4			01: TA1FF 設		反転制御	反転選択
	register						10: TA1FF ク		0: disable	0: TMRA0
					<u> </u>		11: Don't car	e	1: enable	1: TMRA1
			TA2RDE				12TA23	TA23PRUN	TA3RUN	TA2RUN
			R/W			A-		1	/W	
	TMRA23		0 ダブルバッ				0 IDLE2	0 TMRA23	0 アップカウ	0 アップカウ
TA23RUN	RUN	1108H	ファ		1		0: 停止	プリスケー	ンタ(UC3)	ンタ(UC2)
	register		0: Disable			7/	1: 動作	ラ	2 7 (000)	7 (002)
			1: Enable			\rightarrow		0: 停止 & クリ		
		//))						1: 動作 (カウ	ントアップ)	
	8-bit timer	110AH	7			-				
TA2REG	register 2	(RMW 禁)					<u>V</u>			
			>				0			
TA3REG	8-bit timer	110BH				1.	V			
IAGNEG	register 3	(RMW 禁)		>	<u> </u>		0			
			TA23M1	TA23M0	PWM21	PWM20	TA3CLK1	TA3CLK0	TA2CLK1	TA2CLK0
)			•		W			
	TMRA23	/ ^	0	0	0	0	0	0	0	0
TA23MOD	MODE	110CH	動作モード))	PWM 周期		TMRA3 ソー		TMRA2 ソー	
	register		00:8ビットタ		00: Reserved	l	00: TA2TRG		00: TA2IN 端	子入力
		~	01: 16 ビット		01: 2 ⁶ 10: 2 ⁷		01: φT1 10: φT16		01: φT1 10: φT4	
	\		10: 8 ビットP 11: 8 ビットP		10: 2 11: 2 ⁸		10: φ116 11: φT256		10: φ14 11: φT16	
							TA3FFC1	TA3FFC0	TA3FFIE	TA3FFIS
	TMRA3							N		W
	Flip-Flop	110DH					1	1	0	0
TA3FFCR	control	(RMW 禁)					00: TA3FF 反		TA3FF	TA3FF
	register	,					01: TA3FF 設		反転制御	反転選択
	1 2 3.0.01						10: TA3FF ク		0: disable	0: TMRA2
							11: Don't car	е	1: enable	1: TMRA3

(14) 8ビットタイマ(2/2)

記号	名 称	アドレス	7	6	5	4	3	2	1	0
記方	10 179	7 7 7 7		· ·		4				
			TA4RDE				I2TA45	TA45PRUN		TA4RUN
			R/W				0	1	W	
	TMRA45		0 ダブルバッフ				IDLE2	0 TMRA45	0 アップカウ	0 アップカウ
TA45RUN	RUN	1110H	ア				0: 停止	プリスケー	ンタ(UC5)	ンタ(UC4)
	register		0: Disable				1: 動作	5		(,
			1: Enable					0: 停止 & クリ		
								1: 動作 (カウ	シトアップ)	
	8-bit timer	1112H				=	-	\rightarrow		
TA4REG	register 4	(RMW 禁)					N (/))		
	. og.o.o.	(,				(
	8-bit timer	1113H				-				
TA5REG	register 5	(RMW 禁)				V		·		
			TA 45144	TA 45140	514/144	DIA (1 d d b		T45011/0	£100144	TA 401 140
			TA45M1	TA45M0	PWM41	PWM40	TA5CLK1	TA5CLK0	TA4CLK1	TA4CLK0
	TMD 4.45		0	0	0	R/	VV 0	0	0	_
TA 45 405	TMRA45	444411	0 動作モード	0	0 PWM 周期	(0)	TMRA5 ソー		TMRA4 ソー	スクロック
TA45MOD	MODE	1114H	301.8 ビットタ	イマ	00: Reserved		00: TA4TRG		00: 32kHz ク	
	register		01: 16 ビットタ		01: 2 (01: φΤ1		01: \$T1	
			10:8ビットPF		10: 2 ⁷		10: φT16		10: φT4	
			11: 8 ビット P\	VM.	11;2	\	11: ¢T256	TA5FFC0	11: φT16	TA5FFIS
							TA5FFC1	N ASFFCO	TA5FFIE	W 1A5FF15
	TMRA5			\rightarrow			(4//	1 1	0	0
TA5FFCR	Flip-Flop	1115H					00: TA5FF 反	1/	TA5FF	TA5FF
	control	(RMW 禁)					01: TA5FF 設		反転制御	反転選択
	register				\Diamond		10: TA5FF ク		0: disable	0: TMRA4
				\leftarrow			11: Don't car		1: enable	1: TMRA5
			TA6RDE	\Rightarrow			I2TA67	TA67PRUN	TA7RUN	TA6RUN
			R/W 0	A		$\overline{\mathbb{A}}$	0	0	W I o	0
	TMRA67		ダブルバ	$\rightarrow \rightarrow \rightarrow$	7		IDLE2	TMRA67	アップカ	アップカ
TA67RUN	RUN	1118H	אדורונין				0: 停止	プリスケ	ウンタ	ウンタ
	register		0: Disable	1		3)	1: 動作	ーラ	(UC7)	(UC6)
			1: Enable		$(7/\wedge$		1. 2011	0: 停止 & ク	フリア	I
		(/ /-			(ウントアッ	プ)
	0.1.11.11					-	-			
TA6REG	8-bit timer	111AH	> '				V			
	register 2	(RMW 禁)	₩			()			
	8-bit timer	111BH			>					
TA7REG	register 3	(RMW 禁)		>		V	V			
	register 3	(। तस्तर ग्रह)	N		,)	ı	ı	1
)	TA67M1	TA67M0	PWM61	PWM60	TA7CLK1	TA7CLK0	TA6CLK1	TA6CLK0
		\wedge		1	 	R/		1	1	1
	TMRA67		0	0	0	0	0	0	0	0
TA67MOD	MODE	111CH	動作モード 00:8 ビットタ	イマ	PWM 周期 00: Reserved		TMRA7 ソー. 00: TA6TRG		TMRA6 ソー 00: 32kHz ク	
	register		00: 0 ビットタ		00. Reserved 01: 2 ⁶		00. TA6TRG 01: φT1		00. 32kH2 9 01: φT1	- //
	*		10: 8 ビット PF	PG	10: 2 ⁷		10: φT16		10: φT4	
			11: 8 ビット P\	ΛW	11: 28		11: φT256	I	11: φT16	I
				$\overline{}$			TA7FFC1	TA7FFC0	TA7FFIE	TA7FFIS
	TMRA7			$\overline{}$				N I	1	W .
TA7FFCR	Flip-Flop	111DH					1	1 :==	0	0
., ., .	control	(RMW 禁)		1		I	00: TA7FF 反		TA7FF	TA7FF 反転選択
					1	1	[()]: A/⊨⊨ ≡9	定		/V =X1∓X1T
	register			ļ			01: TA7FF 設 10: TA7FF ク		反転制御 0: disable	及転送択 0: TMRA6

(15) 16 ビットタイマ(1/2)

	l	- 4								
記号	名称	アドレス	7	6	5	4	3	2	1	0
			TB0RDE	-			I2TB0	TB0PRUN		TB0RUN
			R/W	R/W			R/W	R/W		R/W
	TMRB0		0	0			0	0		0
TB0RUN	RUN	1180H	ダブル	"0"をライト			IDLE2	TMRB0 プリ		アップカウ
	register		バッファ	してくださ			0: 停止	スケーラ	- 1 4 4 4 -	ンタ(UC10)
			0: Disable	い			1: 動作	タイマ動作/6		
			1: Enable					0: 停止 & クリ 1: 動作 (カウ		
					TB0CP0I	TB0CPM1	TB0CPM0	TB0CLE	TB0CLK1	TB0CLK0
				/W	W*	IBOCFIVII	TBUCFING	7/R/W	IBUCLINI	IBUCLKU
			0	0	1	0	0	0	0	0
			"0"をライトし		ソフト	キャプチャタ		アップ	TMRB0 ソー	
			0 2 7 1 1 0) C \ /_ C U	ウェア	00: ディセー		カウンタ制	00: TB0IN0站	
					キャプチャ	INT6 は立ち」	1 / 1 /	御	01: φT1	114 3 7 7 7 3
	TMRB0				の実行	エッジ		0: クリア	10: ∳T4	
TB0MOD	MODE	1182H			0: ソフト	01: TB0IN0 1	\ 7	禁止	11: φT16	
	register	(RMW 禁)			ウェア	INT6 は立ち」	上がり	1: クリア		
					キャプチ	エッジ	TDOING	許可		
					ャ 1: 未定義	10: TB0IN0 1 INT6 は立ち7				
					1. 不足我	エッジ	פיתיו	7	$\langle / \cap \rangle$	
							↑ TA1OUT ↓	1//		
						INT6は立ち」	Ŀがり			
					4()	エッジ	((
			_	_	TB0C1T1	TB0C0T1	TB0E1T1	TB0E0T1	TB0FF0C1	TB0FF0C0
			٧	V* (R	/w (<i>(</i> / / <	\wedge	V	V*
	TMDDG		1	1(0	0	\ \vec{v}	0	1	1
	TMRB0	440011	"11" をライト	してくださ	TB0FF0 反転				TB0FF0 制御	
TB0FFCR	Flip-Flop	1183H	い		0: 反転禁止				00: 反転	
	control	(RMW 禁)			1: 反転許可				01: セット	
	register		*リードする。	\ \ \ / /			UC10 E	UC10 と	10: クリア	
			"11" になりま	ं के		A	TB0RG1H/L		11: Don't car	
				\wedge	キャプチャ する時	キャプチャ	との一致時	との一致時	*リートする なります。	と常に "11" と
				\mathcal{I}	1 2 0 hd	する時			47690	
TB0RG0L	16 bit timer	1188H	(07)				 W			
IBOROOL	register 0 low	(RMW 禁)	((//))				0			
	4011111	///			(7)		=			
TB0RG0H	16 bit timer	/1189H) /			$(\vee/)$) 1	V			
	register 0 high	(RMW 禁)					0			
	16 bit timer	118AH			7/					
TB0RG1L	register low	(RMW 禁)	7			\	N			
	register low	(IXIVIV 3x)					0			
	16 bit timer	118BH			<u> </u>		=			
TB0RG1H	register 1 high			(N			
^	rogiotor riigit	(**************************************	(1				0			
TDOCES	Capture	146011					<u> </u>			
TB0CP0L	register 0 low	118CH		\			R ⇒≆			
=			7//)		不	定義			
ТВ0СР0Н	Capture	11000					 R			
IDUCPUH	register 0 high	118DH 🗸					<u>K</u> 定義			
							<u> </u>			
TB0CP1L	Capture	118EH					 R			
IDUCFIL	register 1 low	IIOEN					<u>r </u>			
							-			
TB0CP1H	Capture	118FH					 R			
15001 111	register 1 high	110111					<u>``</u> 定義			
	1		1			-IV/	~ 7~			

(15) 16 ビットタイマ(2/2)

- 7 -	Ø II−	アドレス	7				3			
記号	名称	アトレス		6	5	4		2	1	0
			TB1RDE	_			I2TB1	TB1PRUN		TB1RUN
			R/W	R/W			R/W	R/W		R/W
	TMRB1		0	0			0	0		0
TB1RUN	RUN	1190H	ダブル バッファ	"0"をライト してくださ			IDLE2 0: 停止	TMRB1 プリ スケーラ		アップカウ ンタ(UC12)
	register		0: Disable	い			1: 動作	タイマ動作/例	1 享止制御	J / (0012)
			1: Enable					0: 停止 & クリ		
								1: 動作 (カウ		
			_	_	TB1CP0I	TB1CPM1	TB1CPM0	TB1CLE	TB1CLK1	TB1CLK0
			R/	W	W*		\wedge ((\vee	/ R/W		
			0	0	1	0	0	0	0	0
			"0"をライトし	してください	ソフト	キャプチャタ		アップ	TMRB1 ソー	
					ウェア キャプチャ	00: ディセー INT7 は立 ¹		カウンタ制 御	00: TB1IN0 剪 01: φT1	元十 人刀
	TMRB1				の実行	エッジ		0: クリア	10: φT4	
TB1MOD	MODE	1192H			0: ソフトウ	01: TB1IN0 1		禁止	11: φT16	
	register	(RMW 禁)			ェアキャ	INT7 は立っ	ち上がり	1: クリア		
	=				プチャ 1: 未定義	エッジ 10: TB1IN0 1	TB1IN0 ↓	許可		
					1. /\/	INT7 は立				
						エッジ		7		
					7		↑ TA3OUT ↓			
					7	INT7 は立 ^っ エッジ	ち上がり ((
			_	_	TB1C1T1	TB1C0T1	TB1E1T1	TB1E0T1	TB1FF0C1	TB1FF0C0
				/*		7	w (77)	<u> </u>	V	
	TMDD4		1	1 (0	0	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	0	1	1
	TMRB1	440011	"11" をライト	してくださ	TB1FF0 反転	制御			TB1FF0 制御	
TB1FFCR	Flip-Flop	1193H	い		0: 反転禁止				00: 反転	
	control	(RMW 禁)	*リードする。	上常に	1: 反転許可 TB1CP1H/I	TB0CP0H/L	UC12/2	UC12 と	01: セット 10: クリア	
	register		"11" になりま	\ \ \			TB1RG1H/L		11: Don't care	Э
				7 _	キャプチャ	キャプチャ	との一致時	との一致時		と常に "11" と
					する時	する時			なります。	
	16 bit timer	1198H				131				
TB1RG0L	register 0 low	(RMW 禁)	$(7/\wedge$				<u>N</u> 0			
			(C)		(7)^		<u> </u>			
TB1RG0H	16 bit timer	/1199H			- (V/-)	1				
.5.11.0011	register 0 high	(RMW禁)					0			
					7/		=			
TB1RG1L	16 bit timer	119AH	/			\	N			
	register low	(RMW 禁)			>		0			
	16 hit time ::	119BH	/	>	¥		-			
TB1RG1H	16 bit timer register 1 high	(RMW 禁)	N				N			
\wedge	register i mga	(INIVIAN ME)					0			
	Capture	/ ^		/ /			_			
TB1CP0L	register 0 low	119CH))			R			
	3.5.5. 5/51/			/		未	定義			
	Capture									
TB1CP0H	register 0 high	119DH					<u>R</u>			
	- 3					未	定義			
TD40541	Capture	440511					<u> </u>			
TB1CP1L	register 1 low	119EH					R D¥			
							定義			
TB1CP1H	Capture	110511					 R			
IBICPIH	register 1 high	119FH								
						木	定義			

(16) UART/シリアルチャネル

記号	名称	アドレス	7	6	5	4	3	2	1	0
記与		7 7 7 7		_	_					_
	Serial	400011	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0
SC0BUF	channel 0 buffer	1200H (RMW 禁)	TB7	TB6	TB5	TB4	TB3	TB2	TB1	TB0
	register	(KIVIVV 示)					/W (送信)			
	register		DDO	E) /E) !	55		定義 	2500	00110	100
			RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
	Serial		R		/W		ドすると "0"I	1/ //	R/	
00000	channel 0	1201H	不定 受信	り パリティ	り パリティ	0	<u>0</u> エラー未検	0	0 0: SCLK0↑	0 0: ボーレー
SC0CR	control	(RMW 禁)	データ	0: Odd	0: disable	0.	エノー末便 、1: エラー/		1: SCLK0↓	トジェネ
	register		ビット8	1: Even	1: enable	オーバ	パリティ	フレーミ		レータ
						ラン		ング		1: SCLK0
										端子入力
			TB8	CTSE	RXE	WU	SM1	SM0	SC1	SC0
				Ι .	Ι .		W			
	Serial		0 送信	0 0: CTS	0 0: 受信	ウェイク	00: I/O イ	0	0 00: TA0TR	0
	channel 0		データ	ディセ	禁止	アップ ^	スモー		00. TAUTK	
SC0MOD0	mode 0	1202H	ビット8	ーブル	1: 受信	0:ディセーブ	01: 7 ビット	///	レータ	
	register			1: CTS	許可	70	モード	5	10: 内部ク	
				イネー ブル	7	1: イネーブル	10: 8 ビッ モード		11: 外部ク (SCLK	
				770		, i	11: 9ビツ		(SCLIN	J (7)
							モード			
			_	BR0ADDE	BR0CK1	BR0CK0	BR0S3	BR0S2	BR0S1	BR0S0
	Serial			G		R	/w\\/_))		
DDOOD	channel 0	400011	0	o/(0	0	0	0	0	0
BR0CR	baud rate control	1203H	"0" を ラ	(16 – K)/16	00: φΤ0			分周値 '	"N" 設定	
	register		イトして ください	分周 0: disable	01: φT2 10: φT8			0-	-F	
	register		17200	1: enable	11: φT32		\			
			4				BR0K3	BR0K2	BR0K1	BR0K0
	Serial		\mathcal{I}	\mathcal{H}	4	1		R/	W	,
BR0ADD	channel 0	1204H		><			0	0	0	0
	K setting		(// \)			4/	N+(16-K)/16分	周の K 値の	没定
	register				$\bigcap \wedge$,	(1-	~F)	
	(1 /	12\$0	FDPX0	145					
		\//		/W						
	Serial		0	0						
SC0MOD1	channel 0	1205H	IDLE2	入出カインタ						
	mode 1		0: 停止	フェース						
	register	\bigcirc	1: 動作	モード 1: 全二重						
			4	0: 半二重						
			PLSEL	RXSEL	TXEN	RXEN	SIRWD3	SIRWD2	SIRWD1	SIRWD0
		\wedge		//			/W			
	IrDA			0	0	0	0	0	0	0
SIRCR	control	1207H	パルス幅	受信データ	送信	受信	受信パルス幅	選択	•	
	register		送信選択	0: "H"パルス	0: Disable	0: Disable		パルス幅設定		
	~		0: 3/16 1: 1/16	1: "L"パルス	1: Enable	1: Enable	2x × (設定値+ 設定可能: 1~	-1) +100ns 以. 14	上のハルス幅	
			1. 1/10				設定不可能: (~			
		J		Į.	J		~~~	·, ·-		

(17) SBI

記号	名称	アドレス	7	6	5	4	3	2	1	0
	シリアルバス		BC2	BC1	BC0	ACK	=	SCK2	SCK1	SCK0 /SWRMON
	インタ			F	R/W		R		R/W	
SBICR1	フェース	1240H	0	0	0	0	1	0	0	0/1
SBICKT	フェース 制御 レジスタ 1	(RMW 禁)	転送ビット 000:8 001 011:3 100 110:6 111	: 1 010: 2 : 4 101: 5		アクノリッジ モード 0: 禁止 1: 許可	リードする と "1"になり ます。	シリアルクロ・ 000:4 001: 011:7 100: 110:10 111:	8 101: 9	択 (ライト時)
	SBI	404411	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
SBIDBR	バッファ	1241H				R (受f	言)/W (送信)	(// {)		
	レジスタ	(RMW 禁)				-	未定義			
			SA6	SA5	SA4	SA3	\$A2	SA1	SA0	ALS
						<u> </u>	R/W) /		
10015	I2CBUS	1242H	0	0	0	0 /	0	0	0	0
I2CAR	アドレス	(RMW 禁)				N			1	アドレス認識
	レジスタ				ス	レーブアドレ	ス設定			0: 許可
						(0)	' \\			1: 禁止
			MST	TRX	BB	PIN	AL/SBIM1	AAS/SBIM0	AD0/	LRB/
			IVIST	INA	DD		AL/SDIIVI I	AA3/3DIIVIO	SWRST1	SWRST0
	シリアルバス					7(/)	R/W	0		ı
	インタ		0	0	0/(1	0	(0)	0	0
SBISR	フェース		モード	送受選択	バス状態の	INTSBI	アービトレー	スレーブ	ゼネラル	最終ビット検
(リード時)	ステータス	404011	選択 0: スレーブ	0: 受信 1: 详信	モニタ 0: フリー	要求モニタ 0: 要求	ションロスト	一致検出	コール 検出モニタ	出モニタ 0: "0"
	レジスタ	1243H (RMW 禁)	1: マスタ	1. 2016	1: ビジー	1: 解除	0:-	モエタ	0: 未検出	1: "1"
		(INIVIV 示)					1: 検出	0: 未検出	1: 検出	
								1: 検出		
	シリアルバス				スタート/ ストップコ	INTSBI 要求	SBI の動作モ 00: ポートモ			リセットの発生 次に "01" をライ
SBICR2	インタ				グディショ	要示 0: Don't care	01: Reserved			ストリセットが
(ライト時)	フェース制御		/	$\nearrow \nearrow$	ンの発生	1: 解除	10: I ² C バスモ		発生します。	. , _ ,
	レジスタ 2		(11: Reserved			
			_	I2SBI	-	15-71	_	-	-	-
	シリアルバス		(vv //	⟨ R/W	4	71/	R			R/W
	インタ		\ \Q` <	// o	1/0) 1	1	1	1	0
SBIBR0	フェース	1244H	リード	IDLE2 _		() リードす	すると"1"にな	ります。		"0"を
OBIBITO	ボーレート	(RMW 禁)	すると	0: 中止	1//					ライトして
	レジスタ 0		<u>"1"(</u> "	1: 動作						ください。
		Ì	なりま	//						
	\wedge	\nearrow	す。			1	1	1	1	
	>	N	SBIEN		~	=	=	=	=	-
	シリアルバス		R/W	4(1	ı	R	<u> </u>	1	1
SBICR0	インタ	1247H	0	10	0	0	0	0	0	0
32.010	フェース制御	(RMW 禁)	SBI 動作			リード	すると"0"に	なります。		
	レジスタ 0		0:禁止							
\ \ \			1:動作							

(18) AD コンバータ (1/3)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			ADR01	ADR00					OVR0	ADR0RF
			F			//	//			R
ADREG0L	AD result	12A0H	0	0					0	0
, IDINE GOL	register 0 low	1271011	AN0 AD 変	 換結果下位				_	Overrun	変換結果格納
			格						0: 発生無し	1:変換結果有
			ADR09	ADR08	ADR07	ADR06	ADR05	ADR04	1: 発生 ADR03	ADR02
	AD result		ADIOS	ADITOO	ADITO	ADITOO F		ADITOT	ADIOS	ADITOZ
ADREG0H	register 0 high	12A1H	0	0	0	0	0 /	0	0	0
					AN0 A	D 変換結果	上位 8 ビッ	ト格納	•	•
			ADR11	ADR10				1	OVR1	ADR1RF
	A.D		F			/			_	R
ADREG1L	AD result register 1 low	12A2H	0	0				Y -	0	0
	register 1 low		AN1 AD 変						Overrun 0: 発生無し	変換結果格納 1:変換結果有
			格	納		41			1:発生	1.交顶响木竹
			ADR19	ADR18	ADR17	ADR16	ADR15	ADR14	ADR13	ADR12
ADREG1H	AD result	12A3H				(7/5	1	(7 /	1
	register 1 high		0	0	0	0	0	0	2	0
			ADR21	ADD20	AN1/A	D 変換結果	上位 8 ビッ	卜格納	L OVIDO	ADR2RF
			ADR21	ADR20					OVR2	ADRZRF R
400000	AD result	404411	0	0	T		//	$\leq 2)$	0	0
ADREG2L	register 2 low	12A4H		•				5.0	Overrun	変換結果格納
			AN2 AD 変 格		7(//	~	((//	$\langle \cdot \rangle$	0: 発生無し	1:変換結果有
								//	1: 発生	
	۸ D		ADR29	ADR28	ADR27	ADR26	ADR25	ADR24	ADR23	ADR22
ADREG2H	AD result register 2 high	12A5H	0	0	0	0 F	0	0	0	0
			0		-	D 変換結果				
			ADR31	ADR30					OVR3	ADR3RF
			((F	2		1				R
ADREG3L	AD result	12A6H	0	0					0	0
	register 3 low		AN3 AD 変	換結果下位		7/			Overrun	変換結果格納
			格						0: 発生無し 1: 発生	1:変換結果有
		//	ADR39	ADR38	ADR37	ADR36	ADR35	ADR34	ADR33	ADR32
VDDEC3H	AD result	12A7H						•		1
ADREGON	AD result register 3 high				$\overline{}$	/ F	₹			
			0	0	0	0	0	0	0	0
			\Diamond				0	1	•	
		>	ADR4	ADR4		0	0	1	OVR4	ADR4F
	AD result	<i>></i>	ADR4	ADR4		0	0	1	OVR4	ADR4F
ADREG4L	AD result register 4	12A8H	ADR4	ADR4		0	0	1	OVR4	ADR4F R 0
	AD result	<i>></i>	ADR4 F 0 AN4 AD変	ADR4 R 0 換結果下位		0	0	1	OVR4	ADR4F
	AD result register 4	<i>></i>	ADR4 F O AN4 AD 変格	ADR4 R 0 換結果下位 納	AN3 A	0 AD変換結果	0 上位 8 ビッ	卜格納	OVR4 0 Overrun 0: 発生無し 1: 発生	ADR4F R 0 変換結果格納 1.変換結果有
	AD result register 4 low	<i>></i>	ADR4 F 0 AN4 AD変	ADR4 R 0 換結果下位		0 D 変換結果 ADR46	0 上位 8 ビッ ADR45	1	OVR4 0 Overrun 0: 発生無し	ADR4F R 0 変換結果格納
	AD result register 4 low	<i>></i>	ADR4 0 AN4 AD 変格 ADR49	ADR4 R 0 換結果下位 納 ADR48	AN3 A	0 D 変換結果 ADR46	0 上位 8 ビッ ADR45	ト格納 ADR44	OVR4 0 Overrun 0: 発生無し 1: 発生 ADR43	ADR4F R 0 変換結果格納 1:変換結果有 ADR42
ADREG4L	AD result register 4 low	12A8H	ADR4 F O AN4 AD 変格	ADR4 R 0 換結果下位 納	AN3 A ADR47	0 D 変換結果 ADR46 F	0 上位 8 ビッ ADR45 R	ADR44	OVR4 0 Overrun 0: 発生無し 1: 発生	ADR4F R 0 変換結果格納 1.変換結果有
ADREG4L	AD result register 4 low	12A8H	ADR4 F 0 AN4 AD 変格 ADR49	ADR4 R 0 換結果下位 納 ADR48	AN3 A ADR47	0 D 変換結果 ADR46	0 上位 8 ビッ ADR45 R	ADR44	OVR4 0 Overrun 0: 発生無し 1: 発生 ADR43	ADR4F R 0 変換結果格納 1:変換結果有 ADR42
ADREG4L	AD result register 4 low	12A8H	ADR4 0 AN4 AD 変格 ADR49	ADR4 Q 0 換結果下位 納 ADR48 0	AN3 A ADR47	0 D 変換結果 ADR46 F	0 上位 8 ビッ ADR45 R	ADR44	OVR4 0 Overrun 0: 発生無し 1: 発生 ADR43 0	ADR4F R 0 変換結果格納 1:変換結果有 ADR42
ADREG4L ADREG4H	AD result register 4 low AD result register 4high	12A8H 12A9H	ADR4 F O AN4 AD 変格 ADR49 ADR5	ADR4 Q 0 換結果下位 納 ADR48 0	AN3 A ADR47	0 D 変換結果 ADR46 F	0 上位 8 ビッ ADR45 R	ADR44	OVR4 0 Overrun 0: 発生無し 1: 発生 ADR43 0	ADR4F R 0 変換結果格納 1:変換結果有 ADR42
ADREG4L	AD result register 4 low AD result register 4high	12A8H	ADR4 0 AN4 AD 変格 ADR49 ADR5 0	ADR4 R 0 換結果下位 納 ADR48 0 ADR5	AN3 A ADR47	0 D 変換結果 ADR46 F	0 上位 8 ビッ ADR45 R	ADR44	OVR4 Overrun 0: 発生無し 1: 発生 ADR43 OVR5 OVR5	ADR4F R 0 変換結果格納 1:変換結果有 ADR42 0 ADR5F R 0 変換結果格納
ADREG4L ADREG4H	AD result register 4 low AD result register 4high	12A8H 12A9H	ADR4 F O AN4 AD 変格 ADR49 ADR5 F	ADR4 R O 換結果下位 納 ADR48 O ADR5 R O	AN3 A ADR47	0 D 変換結果 ADR46 F	0 上位 8 ビッ ADR45 R	ADR44	OVR4 Overrun 0: 発生無し 1: 発生 ADR43 OVR5 OVR5 Overrun 0: 発生無し	ADR4F R 0 変換結果格納 1:変換結果有 ADR42 0 ADR5F R 0
ADREG4L ADREG4H	AD result register 4 low AD result register 4high	12A8H 12A9H	ADR4 O AN4 AD変格 ADR49 O ADR5 F O AN5 AD変格	ADR4 R O 換結果下位 M ADR48 O ADR5 R O 換結果下位	AN3 A ADR47 O AN4 A	O D 変換結果 ADR46 F O D 変換結果	0 上位 8 ビッ ADR45 R 0 上位 8 ビッ	ADR44 0 ト格納	OVR4 Overrun 0: 発生無し 1: 発生 ADR43 OVR5 OVR5 Overrun 0: 発生無し 1: 発生	ADR4F R 0 変換結果格納 1:変換結果有 ADR42 0 ADR5F R 0 変換結果格納 1:変換結果格納
ADREG4H ADREG5L	AD result register 4 low AD result register 4high	12A9H 12A9H	ADR4 O AN4 AD 変格 ADR49 O ADR5 O AN5 AD 変	ADR4 R O 換結果下位 納 ADR48 O ADR5 R O	AN3 A ADR47	0 D 変換結果 ADR46 F	0 上位 8 ビッ ADR45 R 0 上位 8 ビッ	ADR44	OVR4 Overrun 0: 発生無し 1: 発生 ADR43 OVR5 OVR5 Overrun 0: 発生無し	ADR4F R 0 変換結果格納 1:変換結果有 ADR42 0 ADR5F R 0 変換結果格納
ADREG4H	AD result register 4 low AD result register 4high AD result register 5 low	12A8H 12A9H	ADR4 O AN4 AD変格 ADR49 O ADR5 F O AN5 AD変格	ADR4 R O 換結果下位 M ADR48 O ADR5 R O 換結果下位	AN3 A ADR47 O AN4 A	O D 変換結果 ADR46 F O D 変換結果	0 上位 8 ビッ ADR45 R 0 上位 8 ビッ	ADR44 0 ト格納	OVR4 Overrun 0: 発生無し 1: 発生 ADR43 OVR5 OVR5 Overrun 0: 発生無し 1: 発生	ADR4F R 0 変換結果格納 1:変換結果有 ADR42 0 ADR5F R 0 変換結果格納 1:変換結果格納

(18) AD コンバータ (2/3)

記号	名称	アドレス	7	6	5	4	3	2	1	0
			ADRSP1	ADRSP0					OVSRP	ADRSPRF
	High priority			?						3
4555665I	Conversion	12B0H	0	0					0	0
ADREGSPL	Register SP low	12B0H		果下位格納					Overrun 0: 発生無し 1: 発生	変換結果格納 1:変換結果有
	High priority		ADRSP9	ADRSP8	ADRSP7	ADRSP6	ADRSP5	ADRSP4	ADRSP3	ADRSP2
ADREGSPH	Conversion	12B1H				F	₹) }′	
ADREGSPH	Register SP	IZDIN	0	0	0	0	0 /	0	0	0
	high				AD	変換結果上位	立8 ビット権	各納		
			ADR21	ADR20				\not		
	Compare		R/	W			<i>{</i>	/		
ADCM0REGL	Register0	12B4H	0	0			\neq			
	low		AD 変換結果 位村	以較基準下 各納		(
	0		ADR29	ADR28	ADR27	ADR26	ADR25	ADR24	ADR23	ADR22
ADCM0REGH	Compare Register0	12B5H				R/	W	\int_{Ω}	> / /	
ADCIVIONEGIT	high	120011	0	0	0	(0)/<	0	0 (0	0
	9				AD 変換	結果比較基準	集上位8ビッ	小格納		
			ADR21	ADR20	7			1	4	
	Compare		R/	W	7	1				
ADCM1REGL	Register1	12B6H	0	0	AC					
	low		AD 変換結果 位柞	₹比較基準下 各納						
	Compare		ADR29	ADR28	ADR27	ADR26	ADR25	ADR24	ADR23	ADR22
ADCM1REGH	Compare Register1	12B7H				R/	W	//		
A DOM THE OTT	high	120/11	0	0	0	0/	0	0	0	0
	3				AD 変換	結果比較基	準上位 8 ビッ	ット格納		

(18) AD コンバータ (3/3)

(10)	夕新	アドレス		6	5	4	3	2	1	0
記号	名称	7 7 7 7	7	_			-		1	-
			EOS	BUSY		I2AD	ADS	HTRGE	TSEL1	TSEL0
				۲				R/W		
			0	0		0	0	0	0	0
	AD mode			通常 AD 変換				_	ハードウエア	'トリガの
ADMOD0	control	12B8H	シーケンス フラグ	BUSY フラグ 0 : 変換停止		時の AD 変換 0 : 停止		アトリガに よる AD 変換	選択	宇리다고자고
	register 0		0:変換シーケ			1:動作	1 : AD 変換開		00 : INT TBU	
			ンス中また	1.22		1 . 3017	始	1:許可	10 : ADTRG	u .
			は開始前				リードする		11 : Reserve	d
			1:変換シーケ				と"0"がリー	7/^		
			ンス終了				ドされます	$\langle \langle \ \rangle \rangle$		1
			DACON	ADCH2	ADCH1	ADCH0	LAT	JTM	REPEAT	SCAN
						R/	w ((` `			
			0	0	0	0	- 0	0	0	0
	AD mode		DA	_	チャネルの選		レイテンシ	チャネル固	リピート	スキャン
ADMOD1	control	12B9H	コンバータ、			41	0 : Wait 無し		モード指定	モード指定
	register 1		VREF印加制				1:最終チャネ	変換モード	0:シングル	0:チャネル
			御			(07)	1	時の割り込	変換モード	固定モード
							果格納レジ	み指定	1:112-1	1:チャネル
							スタをリー ド後開始		変換モード	スキャン モード
			HEOS	HBUSY			HADS	HHTRGE	HTSEL1	HTSEL0
			FILOS				TIADO		W	ITTOLLU
			0	0	T	~	0	0	0	0
				最優先 AD 変			最優先 AD 変		ハードウエア	
	AD mode		換シーケン	級 BUSY フ	7(//		換開始	アトリガに	選択	1 //30/
ADMOD2	control	12BAH	スフラグ	ラグ 人(0:Don't Care	よる最優先	00: INTTB10	割込み
	register 2		0:変換シーケ	0:変換停止			1:AD 変換開始		01: Reserved	d
			ンス中また	1:変換中			1 1	0:禁止	10: ADTRG	
			は開始前				と常に"0"が	1:許可	11: I ² S Samp	ling Counter
			1:変換シーケンス 終了				リードされ ます		出力	
			- (HADCH2	HADCH1	HADCH0	6,7			_
			((W (TIADOTTO				R/W
	AD mode		0	0 10	0	10				0
ADMOD3	control	12BBH	1/7/	· ·		ャネルの選択				"0"をライト
	register 3		してください			1770721				してくださ
						$\langle \rangle$				い
			CMEN1	CMEN0	CMP1C	CMP0C	IRQEN1	IRQEN0	CMPINT1	CMPINT0
		/, <				R/	W	•	•	•
	A.D. :		0	0	0	0	0	0	0	0
ADMOD4	AD mode control	12BCH		AD 監視機能 0		AD 監視機能 0		AD 監視機能 0	AD 監視機能 1	AD 監視機能 0
ADIVIOD4	register 4	12001	0:禁止	0:禁止	割り込みの発		割り込みの許	割り込みの許	割り込みの	割り込みの
	. 59101017	$\langle \vee \rangle$	1:許可	1.許可	生条件 0:小	発生条件 0:小	可 0:禁止	可 0:禁止	ステータス 0:未発生	ステータス 0:未発生
			<	41	0: 小 1: 等しい	0: 小 1: 等しい	0: 禁止 1:許可(注)	0:禁止 1:許可(注)	0: 未発生 1:発生	0: 未発生 1:発生
)			または大	または大		(//		
		/ /	\	CM1CH2	CM1CH1	CM1CH0		CM0CH2	CM0CH1	СМ0СН0
	7/	(ZT,		R/W				R/W	
1	AD mode		5	0	0	0		0	0	0
ADMOD5	control	12BDH		AD 監視機能 1.	- 用の被比較アナ	- ログチャネル		AD 監視機能 0	 用の被比較アナ	 ログチャネル
	register 5			000 : AN0	100 : AN4			000 : AN0	100 : AN4	
				001 : AN1	101 : AN5			001 : AN1	101 : AN5	
				010 : AN2	110 : Reserved			010 : AN2	110 : Reserved	
				011 : AN3	111 : Reserved	d		011 : AN3	111 : Reserve	ī
							_	ADCLK2	ADCLK1	ADCLK0
								1	W	1 ^
	AD						0	0	0	0
ADCCLK	conversion	12BFH					"0"をライトし	AD 変換クロッ		
	clock setting						てください。	000 : Reserved		
								001 : f _{IO} /1	101 :	
								010 : f _{IO} /2 011 : f _{IO} /3	110 : 111 :	
		l	l	l		I	1	311.10/5	1111.	·10''

(19) ウォッチドッグタイマ

記号	名称	アドレス	7	6	5	4	3	2	1	0
			WDTE	WDTP1	WDTP0			I2WDT	RESCR	_
				R/W					R/W	
	WDT		1	0	0			0	0	0
WDMOD	mode register	1300H	WDT 制御 1: 許可	検出時間選 00: 2 ¹⁵ /f _{IO} 01: 2 ¹⁷ /f _{IO} 10: 2 ¹⁹ /f _{IO} 11: 2 ²¹ /f _{IO}	択			IDLE2 0: 停止 1: 動作	1: WDT 出 カをリセ ット端子 に内部接 続	"0"をライ トしてく ださい
WDCR	WDT control register	1301H (RMW 禁)			B1H: WDT		4E: WDT 2	リアコード		



(20) RTC (Real-Time Clock)

記号	名称	アドレス	7 (10ck)	6	5	4	3	2	1	0
ᇟᄼ	10 117	71.07		SE6	SE5	SE4	SE3	SE2	SE1	SE0
				SEO	SES	SE4	R/W	SEZ	SET	SEU
SECR	Second	1320H					未定義			
02011	register		"0"がリード					^		
			されます	40 秒	20 秒	10 秒	8 秒	4秒	2 秒	1 秒
				MI6	MI5	MI4	MI3	MI2	MI1	MI0
	Minute						R/W		<u>) </u>	
MINR	register	1321H					未定義	$\bigcap \bigwedge$	<u> </u>	
			"0"がリード されます	40 分	20 分	10 分	8分	4分	2分	1分
					HO5	HO4	HO3	HO2	HO1	HO0
	Hour						R	w		
HOURR	register	1322H					未为	主義		
	. og.o.o.		"0"がリー	ドされます	20 時間 (PM/AM)	10 時間	8 時間	4 時間	2 時間	1 時間
						444		WE2	WE1	WE0
DAYR	Day	1323H				TWO		0,0	R/W)	
DAYK	register	1323H							未定義	
				"0" <i>t</i>	バリードされ	ます		W2	→ W1	W0
					DA5	DA4	DA3	DA2)	DA1	DA0
DATER	Date	1324H				<u> </u>		w		
BATTER	register	102 111			7(//	>	F / /	定義)	1	
			"0"がリー	ドされます	20日	10 日	8日	4日	2 日	1日
						MO4	MO3	MO2	MO1	MO0
		1325H			1		$\searrow \mathcal{H}$	R/W		
	Manath) 	40.0		未定義	0.0	4.5
MONTHR	Month register	PAGE0	"0"7	がリードされ		10月 バリードされ	8月	4 月	2月	1月
	register	PAGE1		$\bigcirc)$	0 73	10-151	より			0: 12 時間 表示
				,	_	160				24 時間
)		7)				表示
			YE7	YE6	YE5//	YE4	YE3	YE2	YE1	YE0
		1326H				// R/	W			
						未足	定義			
	Year	PAGE0	80 年	40年	20年	10 年	8 年	4 年	2 年	1 年
YEARR	register	PAGE1			"0"がリー	ドされます			うるう年設定	:
	~ ~			\wedge					00: うるう年	
				1					01: うるう年	
	((10: うるう年:	
	11/6		INTENA	H		ADJUST	ENATMR	ENAALM	11: うるう年:	から3年後 PAGE
	//		R/W	**		W	1	W		R/W
	Page	1327H	0			不定		·vv 定		不定
PAGER	register	(RMW 禁)	INTRTC			0: Don't care		ALARM	"0"がリード	PAGE
	~		0: 禁止	"0"がリー	ドされます	1: 補正	0: 禁止	0: 禁止	されます	設定
			1: 許可				1: 許可	1: 許可		
			DIS1HZ	DIS16HZ	RSTTMR	RSTALM	_	-	-	-
	Reset						V			
RESTR	register	1328H		T		l	定			
	3 - · ·	(RMW 禁)	1 Hz	16 Hz	1: 時計	1:				
			0: 許可	0: 許可	リセット	アラーム	"0	" をライトし	てください	0
		Ĺ	1: 禁止	1: 禁止		リセット	l			

(21) メロディ/アラームジェネレータ

記号	名称	アドレス	7	6	5	4	3	2	1	0
			AL8	AL7	AL6	AL5	AL4	AL3	AL2	AL1
ALM	Alarm-	1330H				R	/W			_
ALIVI	pattern register	1330H	0	0	0	0	0	0	0	0
	register					アラームバ	ペターン設定	^		
			FC1	FC0	ALMINV	-	-	1	-	MELALM
						R	/W			,
	Melody/		0	0	0	0	0	0) Y o	0
	alarm	400411	フリーラン	カウンタ	アラーム					出力周波
MELALMC	control	1331H	制御 00: ホール	Ľ	波形反転 1: 反転			(// 5)		数。一一,
	register		00. ホール 01: 再スタ・	-	1. 汉昭	"0	"をライトし	てください	١.	0: アラーム 1: メロディ
			10: クリア							1: メロティ
			11: クリア					<i>)</i>		
			ML7	ML6	ML5	ML4	ML3	ML2	ML1	ML0
MELFL	Melody	1332H				R	W			\searrow
IVIELFL	frequency L-register	133211	0	0	0	(0)	0	0	0	0
	Litegister			_	メロラ	ディ周波数設	定 (下位 8 t	ヹット)((
			MELON		\rightarrow		ML11	ML10	ML9	ML8
			R/W					R	W	,
	Malady		0		*		0	(0)	0	0
MELFH	Melody frequency	1333H	メロディ カウンタ			, v				
IVILLITI	H-register	133311	制御			\vee	(7)			
	og.o.o.		0:ストップ				ÀΦ	ディ周波数	設 (上位 4 ビ	゚ット)
			& クリア							
			1:スタート					_	_	
				\mathcal{A}	-	IALM4È	IALM3E	IALM2E	IALM1E	IALM0E
	Alarm		\rightarrow		/	^0		/W	Ι ο	
ALMINT	interrupt enable	1334H	+		0	0	0 1:INTALM3	0 1:INTALM2	0 1:INTALM1	0 1:INTALM0
	register				"0" をライ トしてく	1:INTALM4 (1Hz)許可	1:INTALM3 (2Hz)許可	1:INTALM2 (64Hz)	1:INTALM1 (512Hz)	1:INTALM0 (8192Hz)
	rogistor		(07)	1	ださいく		,	許可	許可	許可

(22) I²S (1/3)

名称	アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
-110	7100						_	-									
		B015	B014	B013	B012	B011	B010	B009			B006	B005	B004	B003	B002	B001	B000
		不定															
-		送信バッファ用レジスタ(FIFO)															
Transmission Buffer	1800H (RMW/禁)	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Register0	(11.7	B031	B030	B09	B028	B027	B026	B025	B024	B023	B022	B021	B020	B019	B018	B017	B016
		W															
			不定 (() ()														
		送信バッファ用レジスタ(FIFO)															
	n 1810H (RMW 禁)	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		B115	B114	B113	B112	B111	B110	B109	B108	B107	B106	B105	B104	B103	B102	B101	B100
		W															
l ² S		不定															
Transmission							送信	[バッ]	ファ用	レジス	久(FIF	O)		(>)			
Buffer Register1		31	30	29	28	27	26	25	24	23	22	21	20 (19	18	17	16
		B131	B130	B129	B128	B127	B126	B125	B124	B123	B122	B121	B120	B119	B118	B117	B116
		W															
		不定															
	Buffer Register0 I ² S Transmission Buffer	I ² S Transmission Buffer Register0 I ² S Transmission Buffer Removed the state of the state o	B015	B015 B014	B015 B014 B013	B015 B014 B013 B012	B015 B014 B013 B012 B011	B015 B014 B013 B012 B011 B010	B015 B014 B013 B012 B011 B010 B009 Step	B015 B014 B013 B012 B011 B010 B009 B008	B015 B014 B013 B012 B011 B010 B009 B008 B007 W 不定 送信バッファ用レジス B031 B030 B09 B028 B027 B026 B025 B024 B023 W 不定 送信バッファ用レジス B031 B030 B09 B028 B027 B026 B025 B024 B023 W 不定 送信バッファ用レジス B115 B114 B113 B112 B111 B110 B109 B108 B107 W 不定 S S S S S S S S S	Bo15 Bo14 Bo13 Bo12 Bo11 Bo10 Bo09 Bo08 Bo07 Bo06 W 不定 送信バッファ用レジスタ(FIF Bo14 Register0 Register0 Register0 P	B015 B014 B013 B012 B011 B010 B009 B008 B007 B006 B005 W 不定 送信パッファ用レジスタ(FIFO) Transmission Buffer Register0 B031 B030 B09 B028 B027 B026 B025 B024 B023 B022 B021 W 不定 送信パッファ用レジスタ(FIFO) W 不定 送信パッファ用レジスタ(FIFO) Transmission Buffer Register1 B110 B113 B112 B111 B110 B109 B108 B107 B106 B105 W 不定 送信パッファ用レジスタ(FIFO) B116 B108 B107 B106 B105 W 不定 接信パッファ用レジスタ(FIFO) B116 B105 W 不定 接信パッファ用レジスタ(FIFO) B116 B105 W 不定 接信パッファ用レジスタ(FIFO) B116 B117 B110 B109 B108 B107 B106 B105 W RMW 禁 B113 B130 B129 B128 B127 B126 B125 B124 B123 B122 B121 W B131 B130 B129 B128 B127 B126 B125 B124 B123 B122 B121 B121 B121 B121 W W B122 B121 B1	B015 B014 B013 B012 B011 B010 B009 B008 B007 B006 B005 B004	Bo15 Bo14 Bo13 Bo12 Bo11 Bo10 Bo09 Bo08 Bo07 Bo06 Bo05 Bo04 Bo03 W 不定 送信バッファ用レジスタ(FIFO) 31 30 29 28 27 26 25 24 23 22 21 20 19 Bo31 Bo30 Bo9 Bo28 Bo27 Bo26 Bo25 Bo24 Bo23 Bo22 Bo21 Bo20 Bo19 W 不定 送信バッファ用レジスタ(FIFO) W 不定 送信バッファ用レジスタ(FIFO) W 不定 送信バッファ用レジスタ(FIFO) 15 14 13 12 11 10 9 8 7 6 5 4 3 B115 B114 B113 B112 B111 B110 B109 B108 B107 B106 B105 B104 B103 W 不定 Sterior Sterio	Bo15 Bo14 Bo13 Bo12 Bo11 Bo10 Bo09 Bo08 Bo07 Bo06 Bo05 Bo04 Bo03 Bo02	Bo15 Bo14 Bo13 Bo12 Bo11 Bo10 Bo09 Bo08 Bo07 Bo06 Bo05 Bo04 Bo03 Bo02 Bo01

(22) I²S (2/3)

IZSOCTL File Table T	記号	名称	アドレス	7	6	5	4	3	2	1	0		
Pagister Pagiste	I2S0CTL			TXE0	*CNTE0		DIR0	BIT0	DTFMT01	DTFMT00	SYSCKE0		
IZSOCTL RegisterO Regi				R	W			•					
RegisterO		I ² S		0	0		0	0	0	0	0		
1.開始 0.クリア 0.MSB 1:16 ピット 0.注 eft 11:Reserve 0.禁止 1:前可 1.1.日本		Control	1808H	送信	カウンタ		送信開始	ビット長	出力フォー	マット	システム		
ISOCTL Control Register0 1809H FSEL0 TEMPO WLVL0 EDGE0 CLKE0 R/W Q		Register0		0:停止	制御		BIT	0: 8 ビット		-	クロック		
IZSOCTL RegisterO				1:開始	0:クリア		0:MSB	1:16 ビット	01: Left 1	1:Reserve			
IZSOCTL FS Control Register0 R					1:スタート		1:LSB			V	1:許可		
IZSOCTL Register				CLKS0			FSEL0	TEMP0	MFAF0	EDGE0	CLKE0		
IZSOCTL RegisterO Regi				R/W			R/W <	R	())	R/W	1		
RegisterO Re		I ² S						<u> </u>					
Egister 選択	I2S0CTL		1809H						WS レベル				
1		Register0						状態	ĺ., <u>.</u>				
1: fpl							1/	01111					
IZSOC								~	1:nign Æ				
IZSOC		120			01/00	01/05		\ 7	01/00				
180AH				CK07	CK06	CK05	11// 11	_	CK02	CK01	CKOO		
Pagistero	I2S0C	_	180AH	0	0	0 (=			Co Te		0		
IZSOC				0	0	- 17	1				U		
IZSICTIL Register0 Register0 Register0 Register0 Register0 Register0 Register0 Register0 Register1 R/W R/W Register1 R/W						17		1.7		WS01	WSOO		
ISSIC Counter Register0 Register0 Register0 Register0 Register0 Register0 Register1 RW		WS		//									
Register0	I2S0C		180BH			0	0	1/7/		0	0		
IZS1CTL IZ													
IZS1CTL Control Register1 R/W Display Richard Register R/W Display Richard		I ² S		TXE1	*CNTE1	¥					SYSCKE1		
ISSICTL Control Register1 Edit				R						-			
Register1 0:停止 制御				0	((0))		0	//0	0	0	0		
1:開始 0:クリア 0:MSB 1:16 ビット 01: Left 11:Reserve 0:禁止 1:許可 1:以タート 1:比SB 1:16 ビット 01: Left 11:Reserve 0:禁止 1:許可 1:許可 1:以の 1:計可 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:可力 1:打下 1:可力 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力 1:打下 1:可力	I2S1CTL	Control	1818H	送信	カウンタ		送信開始	ビット長		-マット	システム		
1:計画		Register1			制御		BIT	0: 8 ビット	00: I ² S	10: Right			
IZS1CTL R/W R/W R R/W				1:開始	0:クリア	(,	- 1 1	1:16 ビット	01: Left 1	11:Reserve			
IZS1CTL IZS1CTL IZS1CTL IZS1CTL IZS1CTL IZS1CTL IZS1CTL IZS1CTL IZS1CTL IZS1CTL IZS1C IZS1CTL IZS1C IZS1					1:ズタート		11			T.	1:許可		
I2S1CTL I2S1CTL I2S1CTL I2S1CTL I2S1CTL I2S1CTL I2S1CTL I2S1CTTL I2S				\ '/ //			FSEL1	TEMP1	WLVL1	EDGE1	CLKE1		
ISCONTROI Register1				R/W		<i>\$</i>					i		
Part Part		l ² S	1/										
選択 の: f _{SYS} の: ステレオ の: data 有 1: high 左 の: 立ち下がり の:動作 1: f _{PLL} のの のののののののののののののののののののののののののののののののの	I2S1CTL	Control	1819H						WS レベル				
0: fsys 1: fpLL 0: data 有 1: high 左 0:立ち下がり 1: 停止 1: モノラル 1: data 無 1: high 左 1: 立ち上がり 1: 停止 1: ロンカー 1: data 無 1: high 左 1: 立ち上がり 1: 停止 1: ロンカー 1: data 無 1: high 左 1: 立ち上がり 1: 停止 1: ロンカー 1:	Register1		>				状態	Orlow ±					
1: f _{PLL} 1: モノラル 1: data 無 1: 立ち上がり 1:停止 CK17								0: data 右					
I2S1C		7/	\ \			>			1.111g11 2 <u>L</u>				
I2S1C CK Counter Register1 R/W O O O O O O O O O O O O O O O O O O		J ² S			CK16	CK15			CK12				
I2S1C Counter 181AH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	I2S1C)	Sixir	5.00	0.010		•	UNIZ	<u> </u>	5.010		
Register1 CK信号分周値設定(8 ビットカウンタ) I ² S WS15 WS14 WS13 WS12 WS11 WS10 R/W Counter 181BH 0 0 0 0 0 0 0 0			/ 181AH	0	0	0			0	0	0		
12S1C))					. <u> </u>			
12S1C								i e		WS11	WS10		
12S1C counter 181BH 0 0 0 0 0 0			· · ·					•	•				
	I2S1C		181BH	\		0	0			0	0		
Register1		Register1											

(23) MAC (1/2)

(20) 1	VIII (1/2)	ĺ			F								
記号	名称	アドレス	7	6	5	4	3	2	1	0			
MACMA_LL [MA7	MA6	MA5	MA4	MA3	MA2	MA1	MA0			
	Data register 乗数 A-LL	1BE0H	R/W										
	7102071 ==		不定 乗数 A データレジスタ<7:0>										
			MA15	MA14	MA13	MA12	MA11	MA10	MA9	MA8			
	Data register		IVIATO	IVIATA	IVIATO			IVIATO	IVIAS	IVIAO			
MACMA_LH	Data register 乗数 A-LH	1BE1H	R/W 不定										
					乗	数 Α データ ι	ノジスタ<15	:8>	/				
			MA23	MA22	MA21	MA20	MA19	MA18	MA17	MA16			
MACMA HL	Data register 乗数 A-HL	1BE2H	R/W										
	乗数 A-HL		不定										
				1		女 A データレ				ı			
			MA31	MA30	MA29	MA28	MA27	MA26	MA25	MA24			
MACMA_HH	Data register 乗数 A-HH	1BE3H					M	\sim		/			
	, , , , , , , , , , , , , , , , , , ,					-///	定 ジスタ<31:	245	////				
			MB7	MB6	MB5	MB4	MB3	MB2	MB1	MB0			
	Data register		IVID7	IVIDO	I WIDS			IVIDZ	- (VIB)	IVIDO			
MACMB_LL	乗数 B-LL	1BE4H	R/W 不定										
			乗数Bデータレジスタ<7:0>										
	Data register 乗数 B-LH	1BE5H	MB15	MB14	MB13	MB12	MB11	MB10	MB9	MB8			
MACMR I H			R/W										
		152011	不定										
					乗	数 B データ l	ノジスタ<15	:8>	1	ı			
			MB23	MB22	MB21	MB20	MB19	MB18	MB17	MB16			
MACMB_HL	Data register 乗数 B-HL	1BE6H	R/W 不定										
	未致 D-IIL		(($\overline{}$		か 女B データレ		165					
			MB31	MB30	MB29	MB28	MB27	MB26	MB25	MB24			
	Data register		((//<	\	IVIDZO	11		IVIDZO	IVIDZO	WIDZT			
MACMB_HH	Data register 乗数 B-HH	1BE7H	R/W 不定										
		(().			(人)/乗	B データレ	,ジスタ<31 :	24>					
		///	OR7	OR6	OR5	OR4	OR3	OR2	OR1	OR0			
MACOR_LLL	Data register	1BE8H		(=			W						
_	和積-LLL		不定										
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	5		\ \ \ 		印積データレ ┃							
	Date		OR15	OR14	OR13	OR12	OR11	OR10	OR9	OR8			
MACOR_LLH	Data register 和積-LLH	1BE9H				R/ 不	<u>₩</u>						
		/		////	<u> </u>	<u>・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</u>		3>					
	Data register 和積-LGL	((OR23	OR22	OR21	OR20	OR19	OR18	OR17	OR16			
		405411	31120	JANEE	, 51121		W	1 3.1.10	, 0,,,,,	1 31110			
MACOR_LHL		1BEAH				不							
					和	積データレ		6>					
			OR31	OR30	OR29	OR28	OR27	OR26	OR25	OR24			
MACOR_LHH	Data register 和積-LHH		R/W										
(001(_L1111						不	定						
					和	積データレ	ジスタ<31:2	4>					

(23) MAC (1/2)

記号	名称	アドレス	7	6	5	4	3	2	1	0				
			OR39	OR38	OR37	OR36	OR35	OR34	OR33	OR32				
MACOR HLL	Data register	1BECH	R/W											
MACOR_HLL	和積-HLL	IBECH	不定											
	THIR TIEL		和積データレジスタ<39:32>											
	Data		OR47	OR46	OR45	OR44	OR43	OR42	OR41	OR40				
MACOR_HLH		1BEDH				R/	W							
MACON_HEH	和積-HLH	IDEDIT		不定										
				和積データレジスタ<47:40>										
	Data		OR55	OR54	OR53	OR52	QR51	OR50	OR49	OR48				
MACOR_HHL	register	1BEEH	R/W											
	和積-HHL		不定											
			和積データレジスタ<55:48>											
	Data	1BEFH	OR63	OR62	OR61	OR60	OR59	OR58	OR57	OR56				
MACOR HHH	register		RW											
_	和積-HHH		不定											
				1	1	積データレ:		()						
			MOVF	MOPST	MSTTG2	MSTTG1	MSTTG0	MSGMD	MOPMD1	MOPMD0				
			R/W	W	7			W						
			0	0	0	0	0 (0,	0	0				
	MAC		オーバーフ		演算スタート			符号モード	演算モード					
MACCR	Control Register	1BFCH (RMW 禁)	ローフラグ スタート 000: MACMA<7:0>へのライト 0:符号なし 00: 64 + 32×32 0:オーバー 0:don't care 001: MACMB<7:0>へのライト 1:符号付き 01: 64 - 32×32											
			フロー無	/ /	010: MACMO		_ \ <	11.10 5 13 6	10: 32×32 –	-				
			L .	. < `\	011: MACMO	//	///		11: Reserved					
			1:オーバー フロー発	11 147	1xx: <mopst< td=""><td></td><td>1 1</td><td></td><td></td><td>=</td></mopst<>		1 1			=				
			生生	と常に0になります。			\searrow //							

TOSHIBA TMP92CF26A

6. 使用上の注意、制限事項

- (1) 特別な表記、言葉の説明
 - a. 内蔵 I/O レジスタの説明: レジスタシンボル<ビットシンボル>

例) TA01RUN<TA0RUN>: レジスタ TA01RUN のビット TA0RUN を示します。

b. リードモディファイライト命令 (RMW)

CPUが、1つの命令でメモリに対してデータをリードした後に、そのデータを操作し同じメモリアドレスにデータをライトする命令。

例 1: SET 3, (TA01RUN) ... TA01RUN レジスタのビット 3 をセットする

例 2: INC 1, (100H) ... アドレス 100H のデータを+1 する

• TLCS-900 におけるリードモディファイライト命令

交換命令

EX (mem), R

算術命令

ADD (mem), R/# ADC (mem), R/# SUB (mem), R/# SBC (mem), R/# INC #3, (mem) DEC #3, (mem)

論理演算

AND (mem), R/# OR (mem), R/# XOR (mem), R/#

ビット操作

STCF #3/A, (mem) RES #3, (mem)
SET #3, (mem) CHG #3, (mem)
TSET #3, (mem)

ローテート、シフト

RRC RLC(mem) (mem) RR RL(mem) (mem) SLA(mem) (mem) SRASLL (mem) SRL (mem) RLD RRD (mem) (mem)

e. fosch, fc, fsys, fio および 1 ステート

X1, X2 端子より入力されるクロック周波数を fosch、PLLCR0<FCSEL> レジスタにより選択されるクロック周波数を fc と呼びます。

このfsysの1周期を1ステートと呼びます。

(2) 使用上の注意、制限事項

a. AM0とAM1端子

これらの端子は、VCC (電源レベル) または VSS (グランドレベル) に接続します。動作中は接続されている電位を変更しないでください。

b. アドレス空間の予約領域

FFFFF0H~FFFFFHの16バイト空間は内部エリアとして予約されているため使用できません。また、エミュレータを使用する場合、16Mバイト空間の任意の64Kバイトは、エミュレータの制御のために使用されるため、その空間を使用することができません。

c. スタンバイモード (IDLE1)

IDLE1 モード(発振回路のみ動作)に設定し、HALT 命令を実行した場合、RTC、メロディ/アラームジェネレータ(MLD)は動作イネーブル状態ですので、必要に応じて止めてください。

d. ウォームアップタイマ

外部発振器を用いるシステムでも、STOPモードが解除されるとウォームアップタイマは動作を始めます。結果として、解除要求入力からシステムクロックが出力されるまでの間にはウォームアップ時間と同じだけの時間が掛かります。

e. ウォッチドッグタイマ

リセット後、ウォッチドッグタイマは動作状態となっていますので、ウォッチドッグタイマ を使用しない場合は動作禁止に設定してください。

f. AD コンバータ

VREFH~VREFL 端子間のラダー抵抗をプログラマブルに接続、切り離しする機能がありますので、STOP モードなどで消費電力を下げる場合は、HALT 命令を実行する前にプログラムで切り離してください。

g. CPU (マイクロ DMA)


LDC cr, r 命令、および LDC r, cr 命令だけが CPU 内の制御レジスタとのアクセスに利用できます。(例えば、DMASn レジスタなど)

h. 未定義 SFR ビット

SFR (Special function register)の未定義ビットの値は、読み出すと不定値が出力されます。

i. 「POP SR」命令


「POP SR」命令の実行は、DI (割り込み不許可) 状態で行ってください。



TOSHIBA TMP92CF26A

7. 外形寸法図

FBGA228-P-1515-0.80A5



BOTTOM VIEW

製品取り扱い上のお願い

- ◆ 本資料に掲載されているハードウェア、ソフトウェアおよびシステム(以下、本製品という)に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を 得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報(本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど)および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。当社は、適用可否に対する責任は負いません。
- 本製品は、一般的電子機器(コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など)または本資料に個別に記載されている用途に使用されることが意図されています。本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器(以下"特定用途"という)に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、電力機器、金融関連機器などが含まれます。本資料に個別に記載されている場合を除き、本製品を特定用途に使用しないでください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- ◆ 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して 当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途書面による契約がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の 保証(機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の 非侵害保証を含むがこれに限らない。)をせず、また当社は、本製品および技術情報に関する一切の損害(間 接損害、結果的損害、特別損害、付随的損害、逸失利益、機会損失、休業損、データ喪失等を含むがこれ に限らない。)につき一切の責任を負いません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず弊社営業窓口までお問合せください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。