

TOSHIBA

8 ビットマイクロコントローラ
TLCS-870/C1 シリーズ

TMP89FW24A

株式会社 **東芝**
セミコンダクター & ストレージ社

改訂履歴

日付	版	改訂理由
2012/5/16	1	• First Release
2013/2/8	2	<ul style="list-style-type: none"> • 内容改訂 <ul style="list-style-type: none"> 第 2 章 SLEEP0/1 モード遷移時の制約について注を追記 第 3 章 割り込み制御回路の不要な注の削除 第 8 章 高周波発振回路の帰還抵抗値の訂正 ($1.2M\Omega \rightarrow 500k\Omega$) 第 24 章 フラッシュメモリ消去／書き込み時の注意書きを追記 第 26 章 フラッシュメモリ領域へのアクセスについての各プログラム例を見直し オンチップデバッガの BOOTROM API呼び出しにおける停止動作についての注を追記 第 29 章 消去／書き込み時にチェックサムエラーが発生場合の再確認について注を追記 半田濡れ性についての文言を削除

改訂内容詳細 (TMP89FW24A)

日付	版	ページ	改訂内容
2012/5/16	1	—	•First Release
2013/2/8	2	33, 34	(5) SLEEP1 モード, (6) SLEEP0 モードに注)を追記
		40, 42	2.3.6.2 IDLE1/2 モード, SLEEP1 モード, 2.3.6.3 IDLE0, SLEEP0 モードに注)を追記
		58	第 3 章 割り込み制御回路 割り込み要因の一覧表の注から 注 1) を削除
		103	図 8-2 P0 ポート (P00, P01) の Note2 : $Rf=1.2M\Omega$ (typ.) を $Rf=500k\Omega$ (typ.) へ訂正
		399	第 24 章 フラッシュメモリ 四角囲みで書き込み・消去・セキュリティ実行時、BOOTROM API 使用時の注意点を追記
		401	フラッシュメモリリステータスレジスタに注 6) を追記
		407	24.2.5 フラッシュメモリの Ready / Busy モニタ (FLSCRM<BUSY>)
		410	24.3.1 Page Program
		413	24.3.2 Sector Erase
		414	24.3.3 Chip Erase (全面消去)
		415	24.3.4 Security Program
		416	24.3.5 Security Erase 上記各章に BUSY 確認後の注意点を追記
		418	24.4 フラッシュメモリ領域へのアクセス 注 5) を追記
		419, 420,	24.4.1.1 シリアル PROM モードの RAM ローダモードで RAM 領域に制御プログラムを転送して書き込む例
		421	手順に 10. を追加、プログラム例に 200us ウェイト処理を追加、プログラム例の注 2)を削除
		422, 423,	24.4.2.1 RAM 領域に制御プログラムを転送して書き込む例
		425	手順 4. を 4.と 5.に分割、10.と 17.の 200us ウェイト処理の項目を追加 プログラム例に 200us ウェイト処理を追加、注 2)を削除
		426~430	24.4.2 BOOTROM のサポートプログラム(API)を利用してフラッシュに書き込む例 書き込みを API(.BTWrite)を使わず、RAM へ転送したプログラムで実行する形へ変更。
		431~434	24.4.2.3 BOOTROM のサポートプログラム(API)を利用して Security Program を設定する例 RAM へ転送したプログラムで実行する形へ変更。
		435~437	24.4.2.4 シャドウ RAM と BOOTROM のサポートプログラム(API)を利用して自分自身を書き換える例 書き込みは API を使用しない形へ変更s
		439, 440	24.5 API 注 1),注 2),注 4)を追記、API 一覧から .BTWrite を削除 24.5.1 .BTWrite を削除
		463	1. フラッシュメモリ消去コマンド、2. フラッシュメモリ書き込みコマンド チェックサムエラー発生時の再確認の注)を追記
		517	29.1 絶対最大定格 動作温度を書き込み/消去とそれ以外の項目にわけ、消去／書き込み時の温度範囲を 0~70°Cとした
		518	29.2.1 MCU モード(フラッシュメモリの書き込みおよび消去動作時) 温度範囲を 0~70°C へ訂正
		520	29.2.3 シリアル PROM モード 温度範囲を 0~70°C へ訂正
		522	注 7) を追加
		527, 528	29.9.1 MCU モード(フラッシュメモリの書き込みおよび消去動作時)、29.9.3 シリアル PROM モード、29.10.1 書き込み特性 温度範囲を 0~70°C へ訂正
		530	29.12 取り扱い上の注意 はんだ濡れ性についての注意事項 を削除

フラッシュメモリ使用時の制約に関するご連絡

下記対象製品のフラッシュメモリ使用時の制約についてご連絡させて頂きます。ご迷惑をおかけしますが、内容につきご査収くださいますようお願い申し上げます。

なお、本件につきましてご不明な点がございましたら、弊社営業担当までお問い合わせいただきますようお願い申し上げます。

— 記 —

1. 対象製品

TMP89FW20UG、TMP89FW24FG、TMP89FW24DFG
TMP89FW20AUG、TMP89FW24AFG、TMP89FW24ADFG

2. 制約が発生する条件

- (1) フラッシュメモリの書き込み、消去、セキュリティ設定、セキュリティ消去を行う場合。
- (2) SLEEP0 モード、SLEEP1 モードを使用する場合。
- (3) シリアル PROM モードでフラッシュメモリの書き込み、消去を行う場合。
- (4) BOOT ROM の API 呼び出しによりフラッシュメモリの書き込みを行う場合。
- (5) BOOT ROM の API 呼び出しにより消去、セキュリティ設定、セキュリティ消去を行う場合。

3. 制約内容

- (1) フラッシュメモリの書き込み、消去、セキュリティ設定、セキュリティ消去は、RAM、もしくはシャドウ RAM 上から行って下さい。各コマンドシーケンスの処理終了を FLSCRM<BUSY>で確認した後、フラッシュメモリからのデータ読み出し、または命令フェッチを開始するまで 200μ s 以上のウェイト時間を確保して下さい。
なお、これらの処理中は割り込み禁止とするか、割り込みベクタと割り込みルーチンを RAM、もしくはシャドウ RAM 上に配置してください。

対象コマンド : Page Program
Chip Erase、Sector Erase
Security Program、Security Erase

- (2) SLEEP0 モード、SLEEP1 モードへの遷移は RAM もしくは Shadow RAM 上で行ってください。
なお、SLEEP0 モード、SLEEP1 モードへ遷移する前に割り込み禁止とするか、割り込みベクタと割り込みルーチンを RAM、もしくはシャドウ RAM 上に配置してください。
- (3) シリアル PROM モードでフラッシュメモリの書き込み、または消去を行いチェックサムエラーが起つた場合、フラッシュメモリ SUM 出力コマンドにより再度チェックサムの確認を行ってください。
- (4) フラッシュメモリの書き込みを行う場合、BOOT ROM 内のフラッシュメモリ書き込み用 API は使用せず、
(1)の制約に従って書き込みルーチンをご用意ください。

対象 API : 0x1010 (.BTWrite) (この API は使用しないでください)

- (5) BOOT ROM 内の API を使用して Sector 消去、Chip 消去、セキュリティ設定、セキュリティ解除を行う場合、API 呼び出し処理の完了より、フラッシュメモリからのデータ読み出し、または命令フェッチを開始するまで 200μ s 以上のウェイト時間を確保してください。なお、API の呼び出し、およびウェイト時間の確保は RAM、もしくはシャドウ RAM 上で行ってください。

対象 API : 0x1012 (.BTEraseSec)、0x1014 (.BTEraseChip)、
0x1018 (.BTSetSP)、0x1020 (.BTErsSP)

4. 制約内容を満たさない使い方をした場合の動作

(1) フラッシュメモリの誤読み出しや誤動作

フラッシュメモリの書き込み、消去、セキュリティ設定、セキュリティ消去の処理終了後、ウェイト時間なしにフラッシュメモリをアクセスした場合、誤ったデータの読み出しや不定な命令が実行される可能性があります。

(2) SLEEP0 モード、SLEEP1 モード使用時の誤動作

フラッシュメモリ上で SLEEP0 モードもしくは SLEEP1 モードへ遷移した場合、SLOW1 モードへ復帰した後の命令が不定となる可能性があります。

(3) シリアル PROM モードでのチェックサムエラー

シリアル PROM モードでフラッシュメモリの書き込み、消去のコマンドを実行した場合、誤ったチェックサムデータが返される可能性があります。その際の対応は、お使いのフラッシュメモリ書き込みシステムによって異なりますので、それぞれのシステムをご確認ください。

(4) BOOT ROM 内の API 呼び出しによる書き込みでのベリファイエラー

.BTWrite の呼び出しでフラッシュメモリの書き込みを行った場合、ベリファイエラーとなる可能性があります。

(5) BOOTROM API 呼び出しによる消去、セキュリティ設定／解除後のフラッシュ読み出しの誤動作

API 呼び出しによるフラッシュメモリの消去、セキュリティ設定、セキュリティ解除の処理終了後、ウェイト時間なしにフラッシュメモリをアクセスした場合、誤ったデータの読み出しや不定な命令が実行される可能性があります。

— 以上 —

目 次

TMP89FW24A

1.1 特長	1
1.2 ピン配置図	3
1.3 ブロック図	5
1.4 端子機能	6

第2章 CPUコア

2.1 構成	11
2.2 メモリ空間	11
2.2.1 コード領域	11
2.2.1.1 RAM	
2.2.1.2 BOOTROM	
2.2.1.3 フラッシュメモリ	
2.2.2 データ領域	15
2.2.2.1 SFR	
2.2.2.2 RAM	
2.2.2.3 BOOTROM	
2.2.2.4 フラッシュメモリ	
2.3 システムクロック制御回路	18
2.3.1 構成	18
2.3.2 制御	19
2.3.3 機能	22
2.3.3.1 クロックジェネレータ	
2.3.3.2 クロックギア	
2.3.3.3 タイミングジェネレータ	
2.3.3.4 ウオーミングアップカウンタ	28
2.3.4.1 ハードウェアで発振許可する場合のウォーミングアップカウント動作	
2.3.4.2 ソフトウェアで発振許可する場合のウォーミングアップカウント動作	
2.3.3.5 動作モード制御回路	30
2.3.5.1 シングルクロックモード	
2.3.5.2 デュアルクロックモード	
2.3.5.3 STOPモード	
2.3.5.4 各動作モードの遷移	
2.3.6 動作モードの制御	36
2.3.6.1 STOPモード	
2.3.6.2 IDLE1/2モード, SLEEP1モード	
2.3.6.3 IDLE0, SLEEP0モード	
2.3.6.4 SLOWモード	
2.4 リセット制御回路	48
2.4.1 構成	48
2.4.2 制御	48
2.4.3 機能	50
2.4.4 リセット信号発生要因	52
2.4.4.1 パワーオンリセット	
2.4.4.2 外部リセット入力(RESET端子入力)	
2.4.4.3 電圧検出リセット	
2.4.4.4 ウオッチドッグタイマリセット	
2.4.4.5 システムクロックリセット	
2.4.4.6 内部要因リセット検出ステータスレジスタ	
2.4.4.7 外部リセット入力端子をポートとして使用する方法	

第3章 割り込み制御回路

3.1 構成.....	59
3.2 割り込みラッチ(IL30～IL3).....	60
3.3 割り込み許可レジスタ(EIR).....	61
3.3.1 割り込みマスター許可フラグ(IMF).....	61
3.3.2 割り込み個別許可フラグ(EF30～EF4).....	61
3.4 マスクアブル割り込み優先順位変更機能.....	64
3.5 割り込み処理.....	66
3.5.1 初期設定.....	66
3.5.2 割り込み受け付け処理.....	66
3.5.3 汎用レジスタ退避/復帰処理.....	67
3.5.3.1 ブッシュ/ポップ命令による汎用レジスタの退避/復帰.....	69
3.5.3.2 転送命令による汎用レジスタの退避/復帰.....	69
3.5.3.3 レジスタバンクによる汎用レジスタの退避/復帰.....	69
3.5.4 割り込みリターン.....	69
3.6 ソフトウェア割り込み(INTSWI).....	70
3.6.1 アドレスエラー検出.....	70
3.6.2 デバッグギング.....	70
3.7 未定義命令割り込み(INTUNDEF).....	70

第4章 外部割り込み制御回路

4.1 構成.....	71
4.2 制御.....	72
4.3 機能.....	75
4.3.1 低消費電力機能.....	75
4.3.2 外部割り込み0.....	75
4.3.3 外部割り込み1/2/3.....	76
4.3.3.1 割り込み要求信号発生条件検出機能.....	76
4.3.3.2 割り込み要求信号発生時のノイズキャンセラ通過信号モニタ機能.....	76
4.3.3.3 ノイズキャンセル時間選択機能.....	76
4.3.4 外部割り込み5.....	77

第5章 ウオッヂドッグタイマ(WDT)

5.1 構成.....	79
5.2 制御.....	80
5.3 機能.....	82
5.3.1 ウオッヂドッグタイマ動作の許可／禁止の設定.....	82
5.3.2 8ビットアップカウンタのクリア時間の設定.....	82
5.3.3 8ビットアップカウンタのオーバーフロー時間の設定.....	84
5.3.4 8ビットアップカウンタのオーバーフロー検出信号の設定.....	84
5.3.5 ウオッヂドッグタイマの制御コードの書き込み.....	85
5.3.6 8ビットアップカウンタの読み出し.....	85
5.3.7 ウオッヂドッグタイマのステータスの読み出し.....	85

第6章 パワーオンリセット回路

6.1 構成.....	87
6.2 機能.....	87

第7章 電圧検出回路

7.1 構成.....	89
7.2 制御.....	90
7.3 機能.....	91
7.3.1 電圧検出動作の許可／禁止.....	91
7.3.2 電圧検出動作モード選択.....	91
7.3.3 検出電圧レベル選択.....	93
7.3.4 電圧検出フラグ、電圧検出ステータスフラグ.....	93
7.4 レジスタの設定.....	94
7.4.1 INTVLTD 割り込み要求発生として使用する場合の設定手順.....	94
7.4.2 電圧検出リセット信号発生として使用する場合の設定手順.....	94
7.5 電圧検出回路を使用する際の注意点.....	95

第8章 入出力ポート

8.1 入出力ポートの制御レジスタとは.....	99
8.2 入出力ポート設定一覧.....	100
8.3 入出力ポートレジスタ.....	103
8.3.1 P0 (P03 ~ P00) ポート.....	103
8.3.2 P1 (P13 ~ P10) ポート.....	107
8.3.3 P2 (P25 ~ P20) ポート.....	111
8.3.4 P3 (P37 ~ P30) ポート.....	116
8.3.5 P4 (P47 ~ P40) ポート.....	119
8.3.6 P5 (P57 ~ P50) ポート.....	123
8.3.7 P6 (P67 ~ P60) ポート.....	125
8.3.8 P7 (P77 ~ P70) ポート.....	127
8.3.9 P8 (P87 ~ P80) ポート.....	129
8.3.10 P9 (P97 ~ P90) ポート.....	132
8.4 周辺機能入出力選択機能.....	135

第9章 スペシャルファンクションレジスタ

9.1 SFR1 (0x00000 ~ 0x0003F).....	139
9.2 SFR2 (0x00F00 ~ 0x00FFF).....	140
9.3 SFR3 (0x00E40 ~ 0x00EFF).....	142

第10章 周辺機能の低消費電力機能

10.1 制御.....	146
--------------	-----

第11章 デバイダ出力 (DVO)

11.1 構成.....	149
11.2 制御.....	150
11.3 機能.....	151

第12章 タイムベースタイマ(TBT)

12.1 構成.....	153
12.2 制御.....	153
12.3 機能.....	154

第13章 16ビットタイマカウンタ(TCA)

13.1 構成.....	158
13.2 制御.....	159
13.3 低消費電力機能.....	164
13.4 タイマ機能.....	165
13.4.1 タイマモード.....	165
13.4.1.1 設定	
13.4.1.2 動作	
13.4.1.3 自動キャプチャ	
13.4.1.4 レジスタのバッファ構成	
13.4.2 外部トリガタイマモード.....	169
13.4.2.1 設定	
13.4.2.2 動作	
13.4.2.3 自動キャプチャ	
13.4.2.4 レジスタのバッファ構成	
13.4.3 イベントカウンタモード.....	171
13.4.3.1 設定	
13.4.3.2 動作	
13.4.3.3 自動キャプチャ	
13.4.3.4 レジスタのバッファ構成	
13.4.4 ウィンドウモード.....	173
13.4.4.1 設定	
13.4.4.2 動作	
13.4.4.3 自動キャプチャ	
13.4.4.4 レジスタのバッファ構成	
13.4.5 パルス幅測定モード.....	175
13.4.5.1 設定	
13.4.5.2 動作	
13.4.5.3 キャプチャ処理例	
13.4.6 プログラブルパルスジェネレート(PPG)モード.....	178
13.4.6.1 設定	
13.4.6.2 動作	
13.4.6.3 レジスタのバッファ構成	
13.5 ノイズキャンセラ.....	181
13.5.1 設定.....	181

第14章 16ビットタイマカウンタ(TCB)

14.1 構成.....	184
14.2 制御.....	185
14.3 低消費電力機能.....	189
14.4 タイマ機能.....	190
14.4.1 タイマモード.....	190
14.4.1.1 設定	
14.4.1.2 動作	
14.4.1.3 自動キャプチャ	
14.4.1.4 レジスタのバッファ構成	
14.4.2 外部トリガタイマモード.....	194
14.4.2.1 設定	
14.4.2.2 動作	
14.4.2.3 自動キャプチャ	

14.4.2.4	レジスタのバッファ構成	196
14.4.3	イベントカウンタモード	
14.4.3.1	設定	
14.4.3.2	動作	
14.4.3.3	自動キャプチャ	
14.4.3.4	レジスタのバッファ構成	
14.4.4	ウインドウモード	198
14.4.4.1	設定	
14.4.4.2	動作	
14.4.4.3	自動キャプチャ	
14.4.4.4	レジスタのバッファ構成	
14.4.5	パルス幅測定モード	200
14.4.5.1	設定	
14.4.5.2	動作	
14.4.5.3	キャプチャ処理例	
14.4.6	プログラマブルパルスジェネレート(PPG)モード	203
14.4.6.1	設定	
14.4.6.2	動作	
14.4.6.3	レジスタのバッファ構成	
14.5	ノイズキャンセラ	206
14.5.1	設定	206

第 15 章 10 ビットタイマカウンタ (TCC)

15.1	構成	208
15.2	制御	209
15.3	低消費電力機能	215
15.4	制御レジスタ/データレジスタの設定	216
15.5	機能	218
15.5.1	プログラマブルパルスジェネレータ出力 (PPG 出力)	218
15.5.1.1	デューティ 50%出力モード	
15.5.1.2	デューティ 可変出力モード	
15.5.1.3	PPGC01/02 独立出力モード	
15.5.2	カウントスタート方法	222
15.5.2.1	コマンドスタート&キャプチャモード(TC0CR2<CSTC>="00")	
15.5.2.2	コマンドスタート&トリガスタートモード(TC0CR2<CSTC>="01")	
15.5.2.3	トリガスタートモード(TC0CR2<CSTC>="10")	
15.5.3	トリガキャプチャ	225
15.5.3.1	動作説明	
15.5.3.2	レジスタ設定	
15.5.4	トリガスタート/ストップ受け付け	227
15.5.4.1	TCC0 端子(トリガ入力)への入力信号論理の選択	
15.5.4.2	トリガの常時受け付け許可、アクティブ中受け付け禁止の選択	
15.5.4.3	アクティブ中トリガ受け付け禁止	
15.5.5	タイマ停止時の制御設定	229
15.5.5.1	出力初期状態でカウント停止	
15.5.5.2	出力保持状態でカウント停止	
15.5.5.3	1 周期終了後に初期状態でカウント停止	
15.5.6	単発/連続出力モード	230
15.5.6.1	単発出力モード	
15.5.6.2	連続出力モード	
15.5.7	PPG 出力制御(出力の初期値/論理、出力の禁止許可)	231
15.5.7.1	PPG 出力の初期値/出力論理の選択	
15.5.7.2	PPG 出力の許可/禁止の選択	
15.5.7.3	通常タイマカウンタとしての使用	
15.5.8	TCC0 端子入力ノイズ除去時間	232
15.5.9	割り込み	233
15.5.9.1	INTTCC0T(トリガスタート割り込み)	
15.5.9.2	INTTCC0P(ピリオド割り込み)	
15.5.9.3	INTEMG0(緊急出力停止割り込み)	
15.5.10	PPG 緊急出力停止機能	235
15.5.10.1	EMG0 端子の入力の許可/禁止	
15.5.10.2	PPG 緊急出力停止モニタ	
15.5.10.3	EMG 割り込み	
15.5.10.4	PPG 緊急出力停止状態の解除	
15.5.10.5	緊急出力停止状態解除後のタイマ再スタート	
15.5.10.6	EMG0 端子入力から PPG 出力が初期状態となるまでの反応時間	

15.5.11	TCC0 の動作とマイコン動作モードについて	236
15.5.12	TCC0 の開発ツール使用時の注意点.....	237

第 16 章 8 ビットタイマカウンタ(TC0)

16.1	構成.....	240
16.2	制御.....	241
16.2.1	タイマカウンタ 00.....	241
16.2.2	タイマカウンタ 01.....	243
16.2.3	タイマカウンタ 00,01 共通.....	245
16.2.4	動作モードと使用できるソースクロック	247
16.3	低消費電力機能.....	248
16.4	機能.....	249
16.4.1	8 ビットタイマモード.....	249
16.4.1.1	設定	
16.4.1.2	動作	
16.4.1.3	ダブルバッファ	
16.4.2	8 ビットイベントカウンタモード.....	252
16.4.2.1	設定	
16.4.2.2	動作	
16.4.2.3	ダブルバッファ	
16.4.3	8 ビットパルス幅変調(PWM)出力モード.....	254
16.4.3.1	設定	
16.4.3.2	動作	
16.4.3.3	ダブルバッファ	
16.4.4	8 ビットプログラマブルパルス出力(PPG)モード.....	259
16.4.4.1	設定	
16.4.4.2	動作	
16.4.4.3	ダブルバッファ	
16.4.5	16 ビットタイマモード.....	263
16.4.5.1	設定	
16.4.5.2	動作	
16.4.5.3	ダブルバッファ	
16.4.6	16 ビットイベントカウンタモード.....	267
16.4.6.1	設定	
16.4.6.2	動作	
16.4.6.3	ダブルバッファ	
16.4.7	12 ビットパルス幅変調(PWM)出力モード.....	269
16.4.7.1	設定	
16.4.7.2	動作	
16.4.7.3	ダブルバッファ	
16.4.8	16 ビットプログラマブルパルスジェネレート(PPG)出力モード.....	275
16.4.8.1	設定	
16.4.8.2	動作	
16.4.8.3	ダブルバッファ	

第 17 章 時計専用タイマ(RTC)

17.1	構成.....	279
17.2	制御.....	279
17.3	機能.....	280
17.3.1	低消費電力機能.....	280
17.3.2	時計専用タイマ動作の許可／禁止.....	280
17.3.3	割り込み発生周期選択.....	280
17.4	時計専用タイマの動作.....	281
17.4.1	時計専用タイマの動作許可.....	281
17.4.2	時計専用タイマの動作禁止.....	281

第 18 章 非同期型シリアルインターフェース(UART)

18.1	構成	284
18.2	制御	285
18.3	低消費電力機能	289
18.4	UART0CR1, UART0CR2 レジスタの書き替え保護機能	290
18.5	STOP/IDLE0/SLEEP0 モードの起動	291
18.5.1	レジスタの状態遷移	291
18.5.2	TXD 端子の状態遷移	291
18.6	転送データフォーマット	292
18.7	赤外線データフォーマット転送モード	292
18.8	転送ボーレート	293
18.8.1	転送ボーレートの算出方法	294
18.8.1.1	UART0CR2<RTSEL>によるビット幅調整	
18.8.1.2	UART0CR2<RTSEL>と UART0DR 設定値の算出	
18.9	データのサンプリング方法	297
18.10	受信データのノイズ除去	299
18.11	送受信動作	300
18.11.1	データ送信動作	300
18.11.2	データ受信動作	300
18.12	ステータスフラグ	301
18.12.1	パリティエラー	301
18.12.2	フレーミングエラー	302
18.12.3	オーバランエラー	303
18.12.4	受信バッファフル	306
18.12.5	送信ビギーフラグ	307
18.12.6	送信バッファフル	307
18.13	受信処理	308
18.14	AC 特性	310
18.14.1	IrDA 特性	310

第 19 章 同期式シリアルインタフェース(SIO)

19.1	構成	312
19.2	制御	313
19.3	低消費電力機能	316
19.4	機能	317
19.4.1	転送フォーマット	317
19.4.2	シリアルクロック	317
19.4.3	転送エッジ選択	317
19.5	転送モード	319
19.5.1	8 ビット送信モード	319
19.5.1.1	設定	
19.5.1.2	送信開始	
19.5.1.3	送信バッファとシフト動作	
19.5.1.4	送信完了時の動作	
19.5.1.5	送信終了	
19.5.2	8 ビット受信モード	324
19.5.2.1	設定	
19.5.2.2	受信開始	
19.5.2.3	受信完了時の動作	
19.5.2.4	受信終了	
19.5.3	8 ビット送受信モード	328
19.5.3.1	設定	
19.5.3.2	送受信開始	
19.5.3.3	送信バッファとシフト動作	
19.5.3.4	送受信完了時の動作	
19.5.3.5	送受信終了	
19.6	AC 特性	333

第 20 章 シリアルバスインターフェース (SBI)

20.1 通信フォーマット	335
20.1.1 I2C バス	335
20.1.2 フリーデータフォーマット	336
20.2 構成	337
20.3 制御	338
20.4 機能	341
20.4.1 低消費電力機能	341
20.4.2 スレーブアドレス一致検出、ゼネラルコール検出の選択	341
20.4.3 データ転送のクロック数とアクノリッジ有無の選択	342
20.4.3.1 データ転送のクロック数	
20.4.3.2 アクノリッジ出力	
20.4.4 シリアルクロック	344
20.4.4.1 クロックソース	
20.4.4.2 クロック同期化	
20.4.5 マスタ/スレーブの選択	345
20.4.6 トランスマッタ/レシーバの選択	346
20.4.7 スタート/ストップコンディションの発生	346
20.4.8 割り込みサービス要求と解除	347
20.4.9 シリアルバスインターフェースの動作モード	348
20.4.10 ソフトウェアリセット	348
20.4.11 アビトレーションロスト検出モニタ	348
20.4.12 スレーブアドレス一致検出モニタ	349
20.4.13 ゼネラルコール検出モニタ	350
20.4.14 最終受信ピットモニタ	350
20.4.15 スレーブアドレスとアドレス認識モードの設定	351
20.5 I2C バスモード時のデータ転送手順	352
20.5.1 デバイスの初期化	352
20.5.2 スタートコンディション、スレーブアドレスの発生	352
20.5.3 1 ワードのデータ転送	353
20.5.3.1 SBI0SR2< MST >が“1”的とき(マスタモード)	
20.5.3.2 SBI0SR2< MST >が“0”的とき(スレーブモード)	
20.5.4 ストップコンディションの発生	357
20.5.5 反復スタートの手順	357
20.6 AC スペック	358

第 21 章 キーオンウェイクアップ(KWU)

21.1 構成	361
21.2 制御	362
21.3 機能	363

第 22 章 10 ビット AD コンバータ(ADC)

22.1 構成	365
22.2 制御	366
22.3 機能	370
22.3.1 シングルモード	370
22.3.2 リピードモード	370
22.3.3 AD 動作 Disable、AD 動作強制停止	371
22.4 レジスタの設定	372
22.5 STOP/IDLE0/SLOW モードの起動	372
22.6 入力電圧と変換結果	373

22.7 AD コンバータの注意事項	374
22.7.1 アナログ入力端子電圧範囲	374
22.7.2 アナログ入力兼用端子	374
22.7.3 ノイズ対策	374

第 23 章 LCD ドライバ

23.1 構成	376
23.2 制御	377
23.3 低消費電力機能	380
23.4 機能	381
23.4.1 LCD 表示制御 (LCDCR1<EDSP>)	381
23.4.1.1 リセット発生時の動作	
23.4.1.2 IDLE0 / SLEEP0 / STOP モード時の動作	
23.4.1.3 SLOW モード時の動作	
23.4.1.4 ベース周波数(LCDCR1<SLF>)による表示動作(フェイルセーフ)	
23.4.1.5 低消費電力レジスタによる表示動作(フェイルセーフ)	
23.4.2 LCD 駆動方式 (LCDCR1<DUTY>)	383
23.4.3 フレーム周波数 (LCDCR1<SLF>)	384
23.4.4 ブリーダ抵抗の内部/外部切り替え制御	385
23.4.5 内部ブリーダ低抵抗の接続時間の選択 (LCDCR2<LRSE>)	385
23.4.6 内部ブリーダ高抵抗の選択 (LCDCR2<BRH>)	388
23.5 LCD 表示動作	389
23.6 表示データの設定	390
23.7 LCD ドライバ制御例	391
23.7.1 初期設定	391
23.7.2 表示データの格納	391
23.7.3 駆動出力例	394

第 24 章 フラッシュメモリ

24.1 制御	400
24.2 機能	402
24.2.1 フラッシュメモリのコマンドシーケンス制御 (FLSCR1<FLSMD>)	402
24.2.2 フラッシュメモリの領域切り替え (FLSCR1<FAREA>)	403
24.2.3 RAM の領域切り替え (SYSCR3<RAREA>)	405
24.2.4 BOOTROM の領域切り替え (FLSCR1<BAREA>)	405
24.2.5 フラッシュメモリの Ready / Busy モニタ (FLSCRM<BUSY>)	407
24.2.6 ポート入力制御レジスタ (SPCR<PIN0,PIN1>)	407
24.2.7 シャドウ RAM のデータ領域マッピング切り替え (SDWCR1<DADIS>)	407
24.3 コマンドシーケンス	408
24.3.1 Page Program	410
24.3.2 Sector Erase (Sector 単位の部分消去)	413
24.3.3 Chip Erase (全面消去)	414
24.3.4 Security Program	415
24.3.5 Security Erase	416
24.3.6 Product ID Entry	417
24.3.7 Product ID Exit	417
24.4 フラッシュメモリ領域へのアクセス	418
24.4.1 シリアル PROM モードのフラッシュメモリ制御	418
24.4.1.1 シリアル PROM モードの RAM ロードモードで RAM 領域に制御プログラムを転送して書き込む例	
24.4.2 MCU モードのフラッシュメモリ制御	422
24.4.2.1 RAM 領域に制御プログラムを転送して書き込む例	
24.4.2.2 BOOTROM のサポートプログラム(API)を利用してフラッシュの書き換えを行う例	
24.4.2.3 BOOTROM のサポートプログラム(API)を利用して Security Program を設定する例	
24.4.2.4 シャドウ RAM と BOOTROM のサポートプログラム(API)を利用して自分自身を書き替える例	
24.4.2.5 フラッシュメモリからデータを読み出す例	
24.5 API (Application Programming Interface)	439
24.5.1 .BTRead	440

24.5.2	.BTEraseSec.....	440
24.5.3	.BTEraseChip.....	440
24.5.4	.BTGetSP.....	441
24.5.5	.BTSetSP.....	441
24.5.6	.BTERsSP.....	441
24.5.7	.BTConvAdr.....	441
24.5.8	.BTCalcUART.....	442
24.5.9	.BTUpdSD.....	443

第 25 章 シャドウ RAM

25.1	構成.....	445
25.2	制御.....	446
25.3	メモリマップ.....	448
25.4	機能.....	449
25.4.1	フラッシュメモリのコピー.....	449
25.4.2	フラッシュメモリの電源遮断(SDWCR1<FLSOFF>).....	452
25.4.3	データ領域のシャドウ RAM マッピング制御(SDWCR1<ADDIS>).....	453
25.4.4	シャドウ RAM のマッピング制御(SDWCR1<SDWDIS>).....	453
25.4.5	データ領域のシャドウ RAM 書き込み制御(SDWCR1<DAWREN>).....	453
25.4.6	データ RAM のマッピング制御(SDWCR1<EXPRAM>).....	453

第 26 章 シリアル PROM モード

26.1	概要.....	455
26.2	セキュリティについて.....	455
26.3	シリアル PROM モード設定.....	456
26.3.1	シリアル PROM モード制御端子.....	456
26.4	オンボード書き込み接続例.....	458
26.5	シリアル PROM モードの起動.....	459
26.6	インターフェース仕様.....	460
26.6.1	SIO による通信.....	460
26.6.2	UART による通信.....	460
26.7	メモリマッピング.....	462
26.8	動作コマンド.....	463
26.8.1	フラッシュメモリ消去コマンド(0xF0).....	465
26.8.1.1	消去範囲指定	
26.8.2	フラッシュメモリ書き込みコマンド(動作コマンド: 0x30).....	468
26.8.3	フラッシュメモリ読み出しコマンド(動作コマンド: 0x40).....	470
26.8.4	RAM ローダコマンド(動作コマンド: 0x60).....	472
26.8.5	フラッシュメモリ SUM 出力コマンド(動作コマンド: 0x90).....	474
26.8.6	製品識別コード出力コマンド(動作コマンド: 0xC0).....	475
26.8.7	フラッシュメモリリストータス出力コマンド(0xC3).....	477
26.8.7.1	フラッシュメモリリストータスコード	
26.8.8	フラッシュメモリセキュリティ設定コマンド(0xFA).....	480
26.8.9	クロック変更コマンド(動作コマンド: 0xA0).....	482
26.9	エラーコード.....	483
26.10	チェックサム(SUM).....	484
26.10.1	計算方法.....	484
26.10.2	計算対象データ.....	484
26.11	インテル Hex フォーマット(Binary).....	485
26.12	セキュリティ.....	487
26.12.1	パスワード.....	487
26.12.1.1	パスワードのしくみ	
26.12.1.2	パスワードの構成	
26.12.1.3	パスワードの設定/解除/認証	
26.12.1.4	パスワードの設定値、設定範囲	

26.12.2	Security Program.....	491
26.12.2.1	Security Program のしくみ	
26.12.2.2	Security Program の設定/解除	
26.12.3	オプションコード.....	492
26.12.4	推奨設定.....	494
26.13	フロチャート.....	495
26.14	AC 特性 (UART).....	496
26.14.1	リセットタイミング.....	498
26.14.2	フラッシュメモリ消去コマンド (0xF0).....	498
26.14.3	フラッシュメモリ書き込みコマンド (0x30).....	499
26.14.4	フラッシュメモリ読み出しコマンド (0x40).....	499
26.14.5	RAM ロードコマンド (0x60).....	500
26.14.6	フラッシュメモリ SUM 出力コマンド (0x90).....	500
26.14.7	製品識別コード出力コマンド (0xC0).....	500
26.14.8	フラッシュメモリステータス出力コマンド (0xC3).....	501
26.14.9	フラッシュメモリセキュリティ設定コマンド (0xFA).....	501
26.14.10	クロック変更コマンド (0xA0).....	501
26.15	AC 特性 (SIO).....	502
26.15.1	SIO 転送タイミング.....	504
26.15.2	リセットタイミング.....	504
26.15.3	フラッシュメモリ消去コマンド (0xF0).....	505
26.15.4	フラッシュメモリ書き込みコマンド (0x30).....	506
26.15.5	フラッシュメモリ読み出しコマンド (0x40).....	507
26.15.6	RAM ロードコマンド (0x60).....	508
26.15.7	フラッシュメモリ SUM 出力コマンド (0x90).....	509
26.15.8	製品識別コード出力コマンド (0xC0).....	509
26.15.9	フラッシュメモリステータス出力コマンド (0xC3).....	509
26.15.10	フラッシュメモリセキュリティ設定コマンド (0xFA).....	510

第 27 章 オンチップデバッグ機能(OCD)

27.1	特長.....	511
27.2	制御端子.....	511
27.3	接続方法.....	512
27.4	セキュリティについて.....	512

第 28 章 端子の入出力回路

28.1	制御端子.....	515
-------------	------------------	------------

第 29 章 電気的特性

29.1	絶対最大定格	517
29.2	動作条件.....	518
29.2.1	MCU モード (フラッシュメモリの書き込みおよび消去動作時)	518
29.2.2	MCU モード (フラッシュメモリの書き込みおよび消去動作を除く)	519
29.2.3	シリアル PROM モード.....	520
29.3	DC 特性	521
29.4	AD 変換特性	523
29.5	パワーオンリセット回路特性	524
29.6	電圧検出回路特性	525
29.7	16 ビットタイマカウンタ(TCB)特性	526
29.8	LCD 特性	526
29.9	AC 特性	527

29.9.1	MCU モード(フラッシュメモリの書き込みおよび消去動作時).....	527
29.9.2	MCU モード(フラッシュメモリの書き込みおよび消去動作を除く).....	527
29.9.3	シリアル PROM モード.....	528
29.10	フラッシュ特性.....	528
29.10.1	書き込み特性.....	528
29.11	発振条件.....	529
29.12	取り扱い上のご注意.....	530

第 30 章 外形寸法

CMOS 8 ビットマイクロコントローラ

TMP89FW24A

TMP89FW24A は、126976 バイトのフラッシュメモリを内蔵した高速、高機能 8 ビットシングルチップマイクロコンピュータです。

製品形名	ROM (フラッシュ)	RAM	パッケージ	エミュレーション チップ
TMP89FW24AFG	126976 バイト	3072 バイト	LQFP80-P-1212-0.50F	-
TMP89FW24ADFG			QFP80-P-1420-0.80M	


1.1 特長

- 8 ビットシングルチップマイクロコントローラ: TLCS-870/C1 シリーズ
 - 最小実行時間:
 - 62.5 ns (16 MHz 動作時)
 - 122 μs (32.768 kHz 動作時)
 - 基本機械命令: 133 種類 732 命令
- 割り込み要因 30 要因 (外部: 5, 内部: 25, リセットを除く)
- 入出力ポート (68 端子)
 - 大電流出力 11 端子(Typ. 10mA)
- 入力ポート (1 端子)
- ウオッチドッグタイマ
 - 割り込み/リセットの選択 (プログラマブル)
- パワーオンリセット回路
- 電圧検出回路
- デバイダ出力機能
- タイムベースタイマ
- 16 ビットタイマカウンタ(TCA): 1 チャネル
 - タイマ、外部トリガタイマ、イベントカウンタ、ウィンドウ、パルス幅測定、PPG 出力モード
- 16 ビットタイマカウンタ(TCB): 1 チャネル
 - タイマ、外部トリガタイマ、イベントカウンタ、ウィンドウ、パルス幅測定、PPG 出力モード
- 10 ビットタイマカウンタ(TCC): 1 チャネル(2 端子出力)
 - PPG1, PPG2 独立出力モード
 - デューティ可変出力モード
 - デューティ 50% 出力モード
 - 外部トリガスタート/ストップ
 - 緊急出力停止端子
- 8 ビットタイマカウンタ(TC0): 4 チャネル
 - タイマ、イベントカウンタ、PWM 出力、PPG 出力
 - 2 チャネルをカスケード接続することで 16 ビットタイマ、12 ビット PWM 出力、16 ビット PPG 出力として使用可能
- 時計専用タイマ

- UART : 3 チャネル
- SIO : 1 チャネル ※本製品が同時に使用できる SIO は 2 チャネルです
- I²C/SIO : 1 チャネル
- キーオンウェイクアップ : 3 チャネル
- 10 ビット逐次比較方式 AD コンバータ
 - アナログ入力: 8 チャネル
- LCD ドライバ/コントローラ
 - LCD 直接駆動可能(40 セグメント × 4 コモン)
 - 1/4、1/3、1/2 デューティ、スタティック駆動の選択
 - LCD 電源電圧用ブリーダ抵抗内蔵(外部ブリーダ抵抗の接続に切り替えも可能)
- シャドウ RAM
- オンチップデバッグ機能
 - ブレーク/イベント
 - トレース
 - RAM モニタ
 - フラッシュメモリ書き込み
- 内蔵高周波発振回路(Typ. 10MHz)
 - リセット解除後は内蔵高周波発振で動作
- クロック発振回路 : 2 回路
 - シングル/デュアルクロックモードの選択
- 低消費電力動作 (8 モード)
 - STOP モード: 発振停止 (バッテリー/コンデンサバックアップ)
 - SLOW1 モード: 低周波クロックによる低周波動作 (高周波停止)
 - SLOW2 モード: 低周波クロックによる低周波動作 (高周波発振)
 - IDLE0 モード: CPU 停止。
 - 周辺ハードウェアのうち、TBT のみ動作 (高周波クロック) 継続し、TBT 設定の基準時間経過により解除。
 - IDLE1 モード: CPU 停止。
 - 周辺ハードウェアのみ動作 (高周波クロック) 継続し、割り込みで解除 (CPU 再起動)
 - IDLE2 モード: CPU 停止。
 - 周辺ハードウェアのみ動作 (高周波/低周波クロック) 継続し、割り込みで解除
 - SLEEP0 モード: CPU 停止。
 - 周辺ハードウェアのうち、TBT のみ動作 (低周波クロック) 継続し、TBT 設定の基準時間経過により解除。
 - SLEEP1 モード: CPU 停止。
 - 周辺ハードウェアのみ動作 (低周波クロック) 継続し、割り込みで解除。
 - 動作電圧:
 - 2.7 V ~ 5.5 V @ 16MHz /32.768 kHz
 - 1.8 V ~ 5.5 V @ 8 MHz /32.768 kHz

1.2 ピン配置図

TMP89FW24AFG (LQFP80-P-1212-0.50F)



TMP89FW24ADFG (QFP80-P-1420-0.80M)




図 1-1 ピン配置図

1.3 ブロック図




図 1-2 ブロック図

1.4 端子機能

TMP89FW24A は、MCU モードとシリアル PROM モード、パラレル PROM モードがあります。表 1-1 に MCU モード時の端子機能を示します。シリアル PROM モードについては、後続の「シリアル PROM モード」の章を参照してください。

表 1-1 端子機能表(1/5)

端子名	入出力	機能
P03 XTOUT	IO O	ポート 03 低周波発振子接続端子
P02 XTIN	IO I	ポート 02 低周波発振子接続端子
P01 XOUT	IO O	ポート 01 高周波発振子接続端子
P00 XIN	IO I	ポート 00 高周波発振子接続端子
P13 SEG38 LV1	IO O I	ポート 13 LCD セグメント出力 38 外部ブリーダ抵抗接続端子
P12 SEG39 LV2	IO O I	ポート 12 LCD セグメント出力 39 外部ブリーダ抵抗接続端子
P10 RESET	IO I	ポート 10 リセット信号入力
P25 SEG32 INT3	IO O I	ポート 25 LCD セグメント出力 32 外部割り込み 3 入力
P24 SEG33 INT2	IO O I	ポート 24 LCD セグメント出力 33 外部割り込み 2 入力
P23 SEG34 INT1	IO O I	ポート 23 LCD セグメント出力 34 外部割り込み 1 入力
P22 SEG35 SCLK0 TCB0 PPGB0	IO O IO I O	ポート 22 LCD セグメント出力 35 シリアルクロック入出力 0 TCB0 入力 PPGB0 出力
P21 SEG36 RXD0 SI0 OCDIO	IO O I I IO	ポート 21 LCD セグメント出力 36 UART データ入力 0 シリアルデータ入力 0 OCD データ入出力
P20 SEG37 TXD0 SO0 OCDCK	IO O O O I	ポート 20 LCD セグメント出力 37 UART データ出力 0 シリアルデータ出力 0 OCD クロック入力

表 1-2 端子機能表(2/5)

端子名	入出力	機能
P37 SEG24	IO O	ポート 37 LCD セグメント出力 24
P36 SEG25	IO O	ポート 36 LCD セグメント出力 25
P35 SEG26	IO O	ポート 35 LCD セグメント出力 26
P34 SEG27	IO O	ポート 34 LCD セグメント出力 27
P33 SEG28	IO O	ポート 33 LCD セグメント出力 28
P32 SEG29	IO O	ポート 32 LCD セグメント出力 29
P31 SEG30	IO O	ポート 31 LCD セグメント出力 30
P30 SEG31	IO O	ポート 30 LCD セグメント出力 31
P47 AIN7 <u>STOP</u> <u>INT5</u>	IO I I I	ポート 47 アナログ入力 7 STOP モード解除入力 外部割り込み 5 入力
P46 AIN6 KWI2	IO I I	ポート 46 アナログ入力 6 キーオンウェイクアップ入力 2
P45 AIN5 KWI1 RXD2	IO I I I	ポート 45 アナログ入力 5 キーオンウェイクアップ入力 1 UART データ入力 2
P44 AIN4 KWI0 TXD2	IO I I O	ポート 44 アナログ入力 4 キーオンウェイクアップ入力 0 UART データ出力 2
P43 AIN3 <u>INT0</u>	IO I I	ポート 43 アナログ入力 3 外部割り込み 0 入力
P42 AIN2 <u>PPGB0</u>	IO I O	ポート 42 アナログ入力 2 PPGB0 出力
P41 AIN1 TCB0	IO I I	ポート 41 アナログ入力 1 TCB0 入力
P40 AIN0	IO I	ポート 40 アナログ入力 0

表 1-2 端子機能表(3/5)

端子名	入出力	機能
P57 SEG16	IO O	ポート 57 LCD セグメント出力 16
P56 SEG17	IO O	ポート 56 LCD セグメント出力 17
P55 SEG18	IO O	ポート 55 LCD セグメント出力 18
P54 SEG19	IO O	ポート 54 LCD セグメント出力 19
P53 SEG20	IO O	ポート 53 LCD セグメント出力 20
P52 SEG21	IO O	ポート 52 LCD セグメント出力 21
P51 SEG22	IO O	ポート 51 LCD セグメント出力 22
P50 SEG23	IO O	ポート 50 LCD セグメント出力 23
P67 SEG8	IO O	ポート 67 LCD セグメント出力 8
P66 SEG9	IO O	ポート 66 LCD セグメント出力 9
P65 SEG10	IO O	ポート 65 LCD セグメント出力 10
P64 SEG11	IO O	ポート 64 LCD セグメント出力 11
P63 SEG12	IO O	ポート 63 LCD セグメント出力 12
P62 SEG13	IO O	ポート 62 LCD セグメント出力 13
P61 SEG14	IO O	ポート 61 LCD セグメント出力 14
P60 SEG15	IO O	ポート 60 LCD セグメント出力 15
P77 SEG0	IO O	ポート 77 LCD セグメント出力 0
P76 SEG1	IO O	ポート 76 LCD セグメント出力 1
P75 SEG2	IO O	ポート 75 LCD セグメント出力 2
P74 SEG3	IO O	ポート 74 LCD セグメント出力 3
P73 SEG4	IO O	ポート 73 LCD セグメント出力 4

表 1-2 端子機能表(4/5)

端子名	入出力	機能
P72 SEG5	IO O	ポート 72 LCD セグメント出力 5
P71 SEG6	IO O	ポート 71 LCD セグメント出力 6
P70 SEG7	IO O	ポート 70 LCD セグメント出力 7
P87 SCLK0	IO IO	ポート 87 シリアルクロック入出力 0
P86 RXD0 SI0	IO I I	ポート 86 UART データ入力 0 シリアルデータ入力 0
P85 TXD0 SO0	IO O O	ポート 85 UART データ出力 0 シリアルデータ出力 0
P84 RXD1	IO I	ポート 84 UART データ入力 1
P83 TXD1	IO O	ポート 83 UART データ出力 1
P82 SI1	IO I	ポート 82 シリアルデータ入力 1
P81 SO1 SCL0	IO O IO	ポート 81 シリアルデータ出力 1 I2C バスロック入出力 0
P80 SCLK1 SDA0	IO IO IO	ポート 80 シリアルクロック入出力 1 I2C バスデータ入出力 0
P97 TC03 <u>PPG03</u> <u>PWM03</u> INT3	IO I O O I	ポート 97 TC03 入力 PPG03 出力 PWM03 出力 外部割り込み 3 入力
P96 TC02 <u>PPG02</u> <u>PWM02</u> DVO	IO I O O O	ポート 96 TC02 入力 PPG02 出力 PWM02 出力 デバイダ出力
P95 TC01 <u>PPG01</u> <u>PWM01</u> INT2	IO I O O I	ポート 95 TC01 入力 PPG01 出力 PWM01 出力 外部割り込み 2 入力

表 1-2 端子機能表(5/5)

端子名	入出力	機能
P94 TC00 <u>PPG00</u> <u>PWM00</u> INT1	IO I O O I	ポート 94 TC00 入力 PPG00 出力 PWM00 出力 外部割り込み 1 入力
P93 <u>EMG0</u> RXD1	I I I	ポート 93 緊急停止入力 0 UART データ入力 1
P92 <u>PPGC02</u> TXD1	IO O O	ポート 92 PPGC02 出力 UART データ出力 1
P91 <u>PPGC01</u> <u>PPGA0</u> TXD2	IO O O O	ポート 91 PPGC01 出力 PPGA0 出力 UART データ出力 2
P90 TCC0 TCA0 RXD2	IO I I I	ポート 90 TCC0 入力 TCA0 入力 UART データ入力 2
COM3	O	LCD コモン出力 3
COM2	O	LCD コモン出力 2
COM1	O	LCD コモン出力 1
COM0	O	LCD コモン出力 0
MODE	I	出荷試験用端子。"L" レベルに固定してください。
VAREF	I	AD 変換用アナログ基準電圧入力端子
AVDD	I	アナログ用電源端子
VLC	I	LCD ドライバ用電源端子
AVSS	I	アナログ用 GND 端子
VDD	I	電源端子
VSS	I	GND 端子

第2章 CPU コア

2.1 構成

CPU コアは CPU、システムクロック制御回路、リセット制御回路から構成されます。

本章では CPU コアのメモリ空間、システムクロック制御回路、リセット制御回路について説明します。

2.2 メモリ空間


870/C1 CPU のメモリ空間は、命令のオペコード、オペランドとしてアクセスされるコード領域と、転送命令、演算命令などのソース、ディスティネーションとしてアクセスされるデータ領域から成り立っています。

コード領域、データ領域とも、それぞれ独立した 64K バイトのアドレス空間を持ちます。

2.2.1 コード領域

コード領域にはオペコード、オペランド、ベクタコール命令用ベクタテーブル、割り込みベクタテーブルが格納されます。

コード領域には RAM、BOOTROM、フラッシュメモリが割り当てられます。



注) シリアル PROM モード以外では BOOTROM の前半 2K バイトのみメモリマップに割り当てられます。

図 2-1 コード領域のメモリマップ

2.2.1.1 RAM

RAMはリセット解除直後、データ領域に割り当てられます。

SYSCR3<RAREA>を"1"にセットし、SYSCR4に0xD4を書き込むことで、RAMをコード領域の0x10040～0x10C3Fに割り当ててプログラムを実行することが可能です。

また、このときSYSCR3<RVCTR>を"1"にセットし、SYSCR4に0xD4を書き込むことで、ベクタコール命令用ベクタテーブルとリセットを除く割り込みベクタテーブルの領域をRAMに割り当てることができます。

ベクタコール命令については"TLCS-870/C1シリーズCPU"を、割り込みベクタテーブルについては、"第3章割り込み制御回路"を参照してください。

シリアルPROMモード時、SYSCR3<RAREA>の値に関係なくコード領域の0x10040～0x110C3Fに割り当てられ、RAMローダー機能を使ってRAM上でプログラムを実行することができます。

注1) RAMの内容は電源投入時、リセット解除直後、不定になります。RAMでプログラムを実行する場合、実行するプログラムを初期化ルーチンで転送してください。

システム制御レジスタ3

SYSCR3 (0x00FDE)	7	6	5	4	3	2	1	0	
	Bit Symbol	-	-	-	-	-	RVCTR	RAREA	(RSTDIS)
	Read/Write	R	R	R	R	R	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0	

RAREA	RAMのコード領域割り当て指定	0:	RAMをコード領域の0x10040～0x10C3Fに割り当たない
		1:	RAMをコード領域の0x10040～0x10C3Fに割り当てる
RVCTR	ベクタコール命令用ベクタテーブルと割り込みベクタテーブル割り当て設定	ベクタコール命令用ベクタテーブル	割り込みベクタテーブル
		0:	コード領域の0x1FFA0～0x1FFBFに割り当てる
		1:	コード領域の0x101A0～0x101BFに割り当てる

- 注1)** SYSCR3<RAREA>の値はSYSCR4に0xD4を書き込むまで有効となりません。
- 注2)** ベクタアドレスをRAMに割り当てる場合は、SYSCR3<RAREA>とSYSCR3<RVCTR>を"1"に設定し、有効にしてください。
- 注3)** シリアルPROMモードの時SYSCR3<RVCTR>を"0"に設定しないでください。SYSCR3<RVCTR>が"0"に設定された状態で割り込みが発生するとコアはBOOTROM内のベクタ領域を参照します。
- 注4)** SYSCR3のビット7～3は、読み出すと"0"が読み出されます。

システム制御レジスタ4

SYSCR4 (0x00FDF)	7	6	5	4	3	2	1	0	
	Bit Symbol	SYSCR4							
	Read/Write	W							
リセット後	0	0	0	0	0	0	0	0	

SYSCR4	SYSCR3のデータ制御コード書き込み	0xB2:	SYSCR3<RSTDIS>の内容を有効にする
		0xD4:	SYSCR3<RAREA>、SYSCR3<RVCTR>の内容を有効にする
		0x71:	IRSTS<FCLR>の内容を有効にする
		その他	無効

- 注1)** SYSCR4はWrite onlyレジスタです。ビット操作などのリードモディファイライト命令でアクセスしないでください。
- 注2)** SYSCR3<RSTDIS>を変更し、SYSCR4に有効コード(0xB2)を書き込むとき、ギアクロック(fcgck)がfc/4(CGCR<FCGCKSEL> = 00の状態)のNORMALモード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングでSYSCR3<RSTDIS>が有効となることがあります。

注 3) IRSTSR<FCLR>を"1"に設定し、SYSCR4 に有効コード(0x71)を書き込むとき、ギアクロック(fcgck)が fc/4 (CGCR <FCGCKSEL> = 00 の状態)の NORMAL モード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングで IRSTSR<FCLR>が有効となることがあります。

システム制御ステータスレジスタ 4

SYSSR4 (0x00FDF)	Bit	Symbol	7	6	5	4	3	2	1	0
	Read/Write		R	R	R	R	R	R	R	R
	リセット後		0	0	0	0	0	0	0	0

RAREAS	RAM のコード領域割り当て指定ステータス	0: 1:	有効になっている SYSCR3<RAREA> のデータが "0" 有効になっている SYSCR3<RAREA> のデータが "1"
RVCTRS	ベクタコール命令用ベクタテーブルと割り込みベクタテーブル割り当て設定ステータス	0: 1:	有効になっている SYSCR3<RVCTR> のデータが "0" 有効になっている SYSCR3<RVCTR> のデータが "1"

注) SYSSR4 のビット 7 ~ 3 は、読み出すと "0" が読み出されます。

(プログラム例) プログラムの転送 (データ領域に格納されているプログラムを RAM へ転送する)

```

LD      HL, TRANSFER_START_ADDRESS    ; 転送先の RAM のアドレス
LD      DE, PROGRAM_START_ADDRESS    ; 転送元の ROM のアドレス
LD      BC, BYTE_OF_PROGRAM         ; 実行するプログラムのバイト数-1
TRANS_RAM: LD      A, (DE)           ; 転送するプログラムの読み出し
          LD      (HL), A            ; 転送するプログラムの書き込み
          INC     HL                ; 転送先のアドレスインクリメント
          INC     DE                ; 転送元のアドレスインクリメント
          DEC     BC                ; すべてのプログラムを転送したか?
          J       F, code_addr(TRANS_RAM)

```

2.2.1.2 BOOTROM

BOOTROM はリセット解除後、コード領域にもデータ領域にも割り当てられません。

FLSCR1<BAREA>を"1"にセットし FLSCR2 に 0xD5 を書き込むことでコード領域の 0x11000 ~ 0x117FF、データ領域の 0x01000 ~ 0x017FF に割り当てられ、BOOTROM に内蔵されている API (Application Programming Interface)を使用し、フラッシュメモリへの書き込みを容易に行うことができます。

注 1) BOOTROM をコード領域に割り当たない場合、内蔵するフラッシュメモリの容量にあわせ、フラッシュメモリから命令をフェッチする、あるいは SWI 命令をフェッチします。

注 2) シリアル PROM モード以外では BOOTROM の前半 2K バイトのみメモリマップに割り当てられます。

フラッシュメモリ制御レジスタ1

FLSCR1 (0x00FD0)	7	6	5	4	3	2	1	0
Bit Symbol	(FLSMD)			BAREA	(FAREA)		(ROMSEL)	
Read/Write	R/W			R/W	R/W		R/W	
リセット後	0	1	0	0	0	0	0	0

BAREA	BOOTROM のコード領域、データ領域割り当て指定	0:	BOOTROM をコード領域の 0x11000～0x117FF、データ領域の 0x01000～0x017FF に割り当てない
		1:	BOOTROM をコード領域の 0x11000～0x117FF、データ領域の 0x01000～0x017FF に割り当てる

注) フラッシュメモリ制御レジスタ1は、FLSCR1レジスタとシフトレジスタとのダブルバッファ構造となっています。FLSCR1レジスタの設定は、FLSCR2レジスタに0xD5を書き込むことによってシフトレジスタに反映され、有効となります。よってFLSCR2レジスタに0xD5を書き込むまでは、設定値は有効となりません。

フラッシュメモリ制御レジスタ2

FLSCR2 (0x00FD1)	7	6	5	4	3	2	1	0
Bit Symbol	CR1EN							
Read/Write	W	W	W	W	W	W	W	W
リセット後	*	*	*	*	*	*	*	*

CR1EN	FLSCR1 レジスタの許可/禁止制御	0xD5	FLSCR1 の変更を有効にする
		その他	Reserved


2.2.1.3 フラッシュメモリ

フラッシュメモリはリセット解除後、コード領域の 0x10000～0x1FFFF に割り当てられます。

2.2.2 データ領域

データ領域には転送命令、演算命令などソース、ディスティネーションとしてアクセスされるデータが格納されます。

データ領域には SFR、RAM、BOOTROM、フラッシュメモリが割り当てられます。



注) シリアル PROM モード以外では BOOTROM の前半 2K バイトのみメモリマップに割り当てられます。

図 2-2 データ領域のメモリマップ

2.2.2.1 SFR

SFR はリセット解除後、データ領域の 0x00000 ~ 0x0003F(SFR1)、0x00F00 ~ 0x00FFF(SFR2)、0x00E40 ~ 0x00EFF(SFR3)に割り当てられます。

注) Reserved の SFR にはアクセスしないでください。

2.2.2.2 RAM

RAM はリセット解除直後、データ領域の 0x00040 ~ 0x00C3F に割り当てられます。

注) RAM の内容は電源投入時、リセット解除直後、不定になります。RAM でプログラムを実行する場合、初期化ルーチンで実行するプログラムの転送を行ってください。

(プログラム例) RAM 初期化のプログラム例

```

LD      HL, RAM_TOP_ADDRESS      ; 初期化する RAM の先頭アドレス
LD      A, 0x00                   ; 初期化データ
LD      BC, BYTE_OF_CLEAR_BYTES  ; 初期化する RAM のバイト数-1
CLR_RAM: LD      (HL), A          ; RAM の初期化
INC    HL                         ; 初期化アドレスインクリメント
DEC    BC                         ; すべての RAM を初期化したか?
J      F, code_addr(CLR_RAM)

```

2.2.2.3 BOOTROM

BOOTROM はリセット解除後、コード領域にもデータ領域にも割り当てられません。

FLSCR1<BAR>を"1"にセットし、FLSCR2 に 0xD5 を書き込むことでコード領域の 0x11000～0x117FF、データ領域の 0x01000～0x017FF に割り当てられ、BOOTROM に内蔵されている API (Application Programming Interface)を使用し、フラッシュメモリへの書き込みを容易に行うことができます。

注 1) シリアル PROM モード以外では BOOTROM の前半 2K バイトのみメモリマップに割り当てられます。

フラッシュメモリ制御レジスタ 1

FLSCR1 (0x00FD0)	7	6	5	4	3	2	1	0
Bit Symbol	(FLSMD)			BAREA	(FAREA)		(ROMSEL)	
Read/Write	R/W			R/W	R/W		R/W	
リセット後	0	1	0	0	0	0	0	0

BAREA	BOOTROM のコード領域、データ領域割り当て指定	0:	BOOTROM をコード領域の 0x11000～0x117FF、データ領域の 0x01000～0x017FF に割り当てない
		1:	BOOTROM をコード領域の 0x11000～0x117FF、データ領域の 0x01000～0x017FF に割り当てる

注) フラッシュメモリ制御レジスタ 1 は、FLSCR1 レジスタとシフトレジスタとのダブルバッファ構造となっています。FLSCR1 レジスタの設定は、FLSCR2 レジスタに 0xD5 を書き込むことによってシフトレジスタに反映され、有効となります。よって FLSCR2 レジスタに 0xD5 を書き込むまでは、設定値は有効となりません。

フラッシュメモリ制御レジスタ 2

FLSCR2 (0x00FD1)	7	6	5	4	3	2	1	0
Bit Symbol	CR1EN							
Read/Write	W							
リセット後	*	*	*	*	*	*	*	*

CR1EN	FLSCR1 レジスタの許可/禁止制御	0xD5	FLSCR1 の変更を有効にする
		その他	Reserved

2.2.2.4 フラッシュメモリ

フラッシュメモリはリセット解除後、データ領域の 0x01000～0xFFFF に割り当てられます。



2.3 システムクロック制御回路

2.3.1 構成

システムクロック制御回路は、クロックジェネレータ、クロックギア、タイミングジェネレータ、ウォーミングアップカウンタおよび動作モード制御回路から構成されています。




図 2-3 システムクロック制御回路

2.3.2 制御

システムクロック制御回路は、システム制御レジスタ1(SYSCR1)、システム制御レジスタ2(SYSCR2)、ウォーミングアップカウンタ制御レジスタ(WUCCR)、ウォーミングアップカウンタデータレジスタ(WUCDR)、クロックギア制御レジスタ(CGCR)で制御されます。

システム制御レジスタ1

SYSCR1 (0x00FDC)	7	6	5	4	3	2	1	0
	Bit Symbol	STOP	RELM	OUTEN	DV9CK	OSCSEL	-	-
	Read/Write	R/W	R/W	R/W	R/W	R/W	R	R
	リセット後	0	0	0	0	0	0	0

STOP	STOP モードの起動	0: 1:	CPU, 周辺回路動作 CPU, 周辺回路停止 (STOP モード起動)
RELM	STOP モードの解除方法の選択	0: 1:	エッジ解除モード(STOP モード解除信号の立ち上がりエッジで解除) レベル解除モード(STOP モード解除信号の "H" レベルで解除)
OUTEN	STOP モード時のポート出力状態の選択	0: 1:	ハイインピーダンス 出力保持
DV9CK	デバイダ 9 段目への入力クロックの選択	0: 1:	fcgck/2 ⁹ fs/4
OSCSEL	高周波クロックの基準クロック(fh)選択	0: 1:	内部高周波クロック(fosc)を選択 外部高周波クロック(fc)を選択

注 1) fosc: 内部高周波クロック[Hz]、fc: 外部高周波クロック[Hz]、fcgck: ギアクロック[Hz]、fs: 外部低周波クロック[Hz]

注 2) SYSCR1 のビット 2, 1, 0 は、読み出すと "0" が読み出されます。

注 3) SYSCR1<OUTEN> = "0" の指定で STOP モードを起動すると、ポートの内部入力は "0" に固定されます。そのため、STOP モード起動時の端子状態によっては、立ち下がりエッジの外部割り込みがセットされることがあります。

注 4) P47 端子は STOP 端子と兼用のため、STOP モードを起動すると SYSCR1<OUTEN>の状態にかかわらず、ハイインピーダンス状態になり入力モードとなります。

注 5) LDW などの 1 命令で 2 バイトのデータ転送が行われる命令で STOP 状態に遷移すると、2 バイト目のデータ書き込みが正常に行われません。

注 6) 外部低周波クロック用発振回路の発振安定前に、SYSCR1<DV9CK>を "1" にセットしないでください。

注 7) SLOW1/2, SLEEP1 モード時は SYSCR1<DV9CK>の値にかかわらず、デバイダの 9 段目には fs/4 が入力されます。

注 8) SYSCR1<OSCSEL>は SYSCR2<SYSCK>が "0" のとき(NORMAL1, 2 モード中)に設定してください。SYSCR2<SYSCK>が "1" (SLOW1, 2 モード)のときに SYSCR1<OSCSEL>に書き込みを行っても設定値は反映されません。

システム制御レジスタ2

SYSCR2 (0x00FDD)		7	6	5	4	3	2	1	0
Bit Symbol	OSCEN	XEN	XTEN	SYSCK	IDLE	TGHALT		-	-
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R	R	
リセット後	1	0	0	0	0	0	0	0	

OSCEN	内部高周波クロック(fosc)の制御	0 : 発振停止 1 : 発振継続または発振開始
XEN	外部高周波クロック(fc)の制御	0 : 発振停止 1 : 発振継続または発振開始
XTEN	外部低周波クロック(fs)の制御	0 : 発振停止 1 : 発振継続または発振開始
SYSCK	システムクロックの選択	0 : ギアクロック(fcgck) (NORMAL1//2, IDLE1//2) 1 : 外部低周波クロック(fs/4) (SLOW1//2, SLEEP1)
IDLE	CPU, WDT 制御 (IDLE1//2, SLEEP1 モード)	0 : CPU, WDT 動作 1 : CPU, WDT 停止 (IDLE1//2, SLEEP1 モード起動)
TGHALT	TG 制御 (IDLE0, SLEEP0 モード)	0 : TG から全周辺回路へのクロック供給動作 1 : TG からTBT を除く周辺回路へのクロック供給停止 (IDLE0, SLEEP0 モード起動)

注 1) fosc: 内部高周波クロック[Hz]、fc: 外部高周波クロック[Hz]、fcgck: ギアクロック[Hz]、fs: 外部低周波クロック[Hz]

注 2) WDT: ウオッチドッグタイマ、TG: タイミングジェネレータ

注 3) SYSCR2<IDLE>と SYSCR2<TGHALT>は、同時に“1”に設定しないでください。

注 4) LDW などの 1 命令で 2 バイトのデータ転送が行われる命令で IDLE 状態に遷移すると、2 バイト目のデータ書き込みが正常に行われません。

注 5) IDLE1//2, SLEEP1 モード解除時、SYSCR2<IDLE>は自動的に“0”にクリアされます。

注 6) IDLE0, SLEEP0 モード解除時、SYSCR2<TGHALT>は自動的に“0”にクリアされます。

注 7) SYSCR2 のビット 1, 0 は、読み出すと“0”が読み出されます。

注 8) OSCEN, XEN は SYSCR1<OSCSEL>によって高周波クロックの基準クロック(fh)を切り替える時を除き、両ビットともに“1”に設定しないでください(切り替えが完了した後は、使用しない方の高周波クロックを停止させてください)。

ウォーミングアップカウンタ制御レジスタ

WUCCR (0x00FCD)		7	6	5	4	3	2	1	0
Bit Symbol	WUCRST	-	-	-	WUCDIV		WUCSEL		
Read/Write	W	R	R	R	R/W		R/W		
リセット後	0	0	0	0	1	1	0	0	

WUCRST	ウォーミングアップカウンタのリセットと停止	0 : - 1 : カウンタクリア&ストップ
WUCDIV	ウォーミングアップカウンタソースクロック分周選択	00 : ソースクロック 01 : ソースクロック / 2 10 : ソースクロック / 2 ² 11 : ソースクロック / 2 ³
WUCSEL	ウォーミングアップカウンタのソースクロック選択	00 : 内部高周波クロック(fosc)を選択 01 : 外部高周波クロック(fc)を選択 10 : 外部低周波クロック(fs)を選択 11 : Reserved

注 1) fosc: 内部高周波クロック[Hz]、fc: 外部高周波クロック[Hz]、fcgck: ギアクロック[Hz]、fs: 外部低周波クロック[Hz]

注 2) WUCCR<WUCRST>は自動的に“0”にクリアされます。“1”にセットした後に“0”にクリアする必要はありません。

注 3) WUCCR のビット 7 ~ 4 は、読み出すと“0”が読み出されます。

注 4) ウォーミングアップカウンタを動作させる前に、WUCCR<WUCSEL, WUCDIV>でソースクロック、分周比を設定し、WUCDR にウォーミングアップ時間を設定してください。

ウォーミングアップカウンタデータレジスタ

WUCDR (0x00FCE)	7	6	5	4	3	2	1	0
Bit Symbol	WUCDR							
Read/Write	R/W							
リセット後	0	1	1	0	0	1	1	0

WUCDR	ウォーミングアップ時間の設定							
-------	----------------	--	--	--	--	--	--	--

注 1) WUCDR に"0x00"を設定してウォーミングアップカウンタを動作させないでください。

クロックギア制御レジスタ

CGCR (0x00FCF)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	-	-	-	FCGCKSEL	
Read/Write	R	R	R	R	R	R	R/W	
リセット後	0	0	0	0	0	0	0	0

FCGCKSEL	クロックギアの設定	00 : fcgck = fh / 4 01 : fcgck = fh / 2 10 : fcgck = fh 11 : Reserved
----------	-----------	--

注 1) fh : 高周波クロックの基準クロック[Hz]、fcgck:ギアクロック[Hz]

注 2) CGCR<FCGCKSEL>は、SLOW モードで書き替えないでください。

注 3) CGCR のビット 7 ~ 2 は、読み出すと"0"が読み出されます。

2.3.3 機能

2.3.3.1 クロックジェネレータ

クロックジェネレータは、CPUコアおよび周辺回路に供給されるシステムクロックの基準となるクロックを発生する回路です。

TMP89FW24Aは、内部高周波クロック用発振回路、外部高周波クロック用発振回路と外部低周波クロック用発振回路の3つの発振回路を内蔵しています。

発振回路端子はポートP0と兼用です。ポートとして使用するときの設定は、"入出力ポート"の章を参照してください。

P00、P01ポートを外部高周波クロック用発振回路(XIN、XOUT端子)として使用するときは、P0FC0を"1"に設定した後にSYSCR2<XEN>を"1"に設定します。

P02、P03ポートを外部低周波クロック用発振回路(XTIN、XTOUT端子)として使用するときは、P0FC2を"1"に設定した後にSYSCR2<XTEN>を"1"に設定します。

外部高周波クロック(fc)、外部低周波クロック(fs)は、それぞれXIN、XOUT端子、XTIN、XTOUT端子に発振子を接続することにより容易に得られます。

外部高周波クロック用発振回路、外部低周波クロック用発振回路の発振許可／停止、ポートとの切り替えは、ソフトウェアとハードウェアにより制御されます。

ソフトウェアによる制御は、SYSCR2<XEN>、SYSCR2<XTEN>、P0ポートの機能制御レジスタP0FCで制御されます。

ハードウェアによる制御はリセット解除と「2.3.5 動作モード制御回路」で述べるSTOPモードへの遷移時に動作モード制御回路で制御されます。

注) 基本クロックを外部で直接モニタする機能はハードウェア的には用意されていませんが、割り込み禁止状態、ウォッチドッグタイマのDisable状態でプログラムによってポートに一定周波数のパルス(例えばクロック出力)を出力させ、これをモニタすることにより調節を行うことができます。発振周波数の調整が必要なシステムでは、あらかじめ調整用プログラムを作成しておく必要があります。

ソフトウェアによる発振許可／停止によりCPUコアのデッドロックを防ぐため、メインシステムクロックとして選択されているクロックとSYSCR2<OSCEN,XEN,XTEN>、P0ポートの機能制御レジスタP0FC0の値の組み合わせにより、内部要因リセットが発生します。

表2-1 発振許可レジスタの組み合わせ禁止条件

P0FC0	SYSCR2<OSCEN>	SYSCR2<XEN>	SYSCR1<OSCSEL>	SYSCR2<XTEN>	SYSCR2<SYSCK>	状態
Don't Care	0	0	Don't care	0	Don't Care	すべての発振回路が停止
Don't Care	Don't Care	Don't Care	Don't Care	0	1	メインシステムクロックとして外部低周波クロック(fs)が選択されているが外部低周波クロック用発振回路が停止
Don't Care	0	Don't Care	0	Don't Care	0	メインシステムクロックとして高周波クロックの基準クロック(fh)が選択されているがfhに選択されている内部高周波クロック用発振回路(fosc)が停止
Don't Care	Don't Care	0	1	Don't Care	0	メインシステムクロックとして高周波クロックの基準クロック(fh)が選択されているがfhに選択されている外部高周波クロック用発振回路(fc)が停止
0	Don't Care	1	Don't Care	Don't Care	Don't Care	外部高周波クロック用発振回路(fc)を発振許可しているがポートを汎用ポートとして使用する設定になっている

注) SYSCR1<OSCSEL>、SYSCR2<SYSCK>を変更してからメインシステムクロックが切り替わるまで、一定の時間が必要です。メインシステムクロックが切り替わる前に切り替え元の発振回路を停止にすると、TMP89FW24Aの内部で表2-1の状態になりシステムクロックリセットが発生します。クロック切り替えの詳細については「2.3.6 動作モードの制御」を参照してください。




図 2-4 発振子の接続例

(1) 高周波クロックの基準クロック(fh)

TMP89FW24A を高速で動作させるために使用されます。

SYSCR1<OSCSEL>を"1"に設定すると外部高周波クロック(fc)が高周波クロックの基準クロック(fh)として使用されます。SYSCR1<OSCSEL>を"0"に設定すると内部高周波クロック(fosc)が 高周波クロックの基準クロック(fh)として使用されます。リセット解除直後、SYSCR1<OSCSEL>は"0"にクリアされ、内部高周波クロック(fosc)が高周波クロックの基準クロック(fh)として使用されます。

高周波クロックの基準クロック(fh)を切り替えるときは、必ず内部高周波クロック(fosc)、外部高周波クロック(fc)ともに発振している必要があります。クロックの切り替え時には、必ず下記の手順で行ってください。

また、切り替えの途中で、外部高周波クロック(fc)と内部高周波クロック(fosc)がともに許可される状態になりますが、この状態から「2.3.5 動作モード制御回路」で述べる動作モードの切り替えを実施しないでください。切り替えが完了した後は、使用しない方の高周波クロックを停止させてください。

- fosc から fc への切り替え

P0FC0 が"1"の状態で SYSCR2<XEN>を"1"に設定し、外部高周波クロック(fc)の発振を許可します。

ウォーミングアップカウンタで外部高周波クロック(fc)の発振が安定したことを確認した後、SYSCR1<OSCSEL>を"1"に設定します。

SYSCR1<OSCSEL>を"1"にしてから、最大 $2/fosc+2.5/fc$ [s] 後に、高周波クロックの基準クロック(fh)が外部高周波クロック(fc)に切り替わります。

切り替え後、2 マシンサイクル以上待ち、SYSCR2<OSCEN>を"0"にクリアし、内部高周波クロック(fosc)の発振を停止させます。高周波クロックが切り替わる前に、SYSCR2<OSCEN>を"0"にクリアすると、システムクロッククリセットが発生します。

- 注 1) 高周波クロックの基準クロック(fh)の切り替え時、ハードウェアは外部高周波クロック(fc)と内部高周波クロック(fosc)の同期を取ります。同期を取るときに、最大 $2.5/fc$ [s] の期間 fh が停止します。
- 注 2) SYSCR1<OSCSEL>を切り替えた後、必ず 2 マシンサイクル以上待ち、SYSCR2<OSCEN>を"0"にクリアしてください。2 マシンサイクル未満でクリアするとシステムクロッククリセットが発生します。
- 注 3) SYSCR1<OSCSEL>は SYSCR2<SYSCK>が"0"のとき(NORMAL1, 2 モード中)に設定してください。SYSCR2<SYSCK>が"1" (SLOW1, 2 モード)のときに SYSCR1<OSCSEL>に書き込みを行っても設定値は反映されません。
- 注 4) P0FC0 が"0"の時、SYSCR2<XEN>を"1"に設定するとシステムクロッククリセットが発生します。
- 注 5) SYSCR2<XEN>が"1"に設定されている状態で SYSCR2<XEN>に"1"を書き込んでもウォーミングアップカウンタはソースクロックのカウントを開始しません。




図 2-5 高周波クロックの基準クロック(fh)の切り替え(fosc から fc への切り替え)

表 2-2 高周波クロックの基準クロック(fh)を fosc から fc に切り替える時の設定

手順	P0FC0	SYSCR2 <OSCEN>	SYSCR2 <XEN>	SYSCR1 <OSCSEL>	メインシステム クロック	状態
1	0	1	0	0	fosc	高周波クロックの基準クロックのソースクロックが fosc で P00 / P01 ポートが入出力ポートの状態
2	1	1	0	0	fosc	P00, P01 ポートを発振器として使用する設定を行う
3	1	1	1	0	fosc	高周波クロック用発振回路のウォーミングアップ
4	1	1	1	1	fosc→fc	高周波クロックの基準クロックのソースクロックを fc に切り替え
5	1	0	1	1	fc	高周波クロックの基準クロックのソースクロックを fc に切り替え終了

注) 高周波クロックの基準クロック切り替えは必ずこの手順で実施してください。

(プログラム例) P00 / P01 ポートを発振器として使用する設定を行い、高周波クロックの基準クロックを fosc から fc に切り替える
(ウォーミングアップ時間 約 300μs@fc=8MHz)

```

LD      (WUCCR), 0y00000001          ; WUCCR<WUCDIV>←"00" (分周無し)、
                                         ; WUCCR<WUCSEL>←"01" (ソースクロックに fc を選択)
LD      (WUCDR), 0x26                ; ウォーミングアップ時間をセット
                                         ; (発振子の特性で時間を決定します)
                                         ; 300μs / 8μs = 37.5, 切り上げて 0x26
SET    (EIRL).4                     ; INTWUC の割り込みを許可
SET    (P0FC).0                     ; P0FC0 ←"1" (P00 / P01 ポートを発振器として使用する)
SET    (SYSCR2).6                   ; SYSCR2<XEN>←"1"
                                         ; (外部高周波クロック発振開始 & ウォーミングアップスタート)
:
PINTWUC: SET    (SYSCR1).3          ; SYSCR1<OSCSEL>←"1"
                                         ; (高周波クロックの基準クロックを fosc から fc に切り替え)
NOP
NOP
CLR   (SYSCR2).7                   ; SYSCR2<OSCEN>←"0" (fosc 停止)
RETI

```

- fc から fosc への切り替え

SYSCR1<OSCEN>を"1"に設定し、内部高周波クロック(fosc)を許可します。

ウォーミングアップカウンタで内部高周波クロック(fosc)の発振が安定したことを確認した後、SYSCR1<OSCSEL>を"0"に設定します。

SYSCR1<OSCSEL>を"0"にしてから、最大 $2 / fc + 2.5 / fosc [s]$ 後に、高周波クロックの基準クロック(fh)が内部高周波クロック(fosc)に切り替わります。

切り替え後、2マシンサイクル以上待ち、SYSCR2<XEN>を"0"にクリアし、fc の発振を停止させます。高周波クロックが切り替わる前に、SYSCR2<XEN>を"0"にクリアすると、システムクロックリセットが発生します。

- 注 1) 高周波クロックの基準クロック(fh)の切り替え時、ハードウェアは外部高周波クロック(fc)と内部高周波クロック(fosc)の同期を取ります。同期を取るときに、最大 $2.5 / fosc [s]$ の期間 fh が停止します。
- 注 2) SYSCR1<OSCSEL>を切り替えた後、必ず 2 マシンサイクル以上待ち、SYSCR2<XEN>を"0"にクリアしてください。2 マシンサイクル未満でクリアするとシステムクロックリセットが発生します。
- 注 3) SYSCR1<OSCSEL>は SYSCR2<SYSCK>が"0"のとき(NORMAL1, 2 モード中)に設定してください。SYSCR2<SYSCK>が"1" (SLOW1, 2 モード) のときに SYSCR1<OSCSEL>に書き込みを行っても設定値は反映されません。
- 注 4) P0FC0 が"0"の時、SYSCR2<XEN>を"1"に設定するとシステムクロックリセットが発生します。
- 注 5) SYSCR2<XEN>が"1"に設定されている状態で SYSCR2<XEN>に"1"を書き込んでもウォーミングアップカウンタはソースクロックのカウントを開始しません。




図 2-6 高周波クロックの基準クロック(fh)の切り替え(fc から fosc への切り替え)

表 2-3 高周波クロックの基準クロック(fh)を fc から fosc に切り替える時の設定

手順	P0FC0	SYSCR2<OSCEN>	SYSCR2<XEN>	SYSCR1<OSCSEL>	メインシステムクロック	状態
1	1	0	1	1	fc	高周波クロックの基準クロックのソースクロックが fc の状態
2	1	1	1	1	fc	高周波クロック用発振回路のウォーミングアップ
3	1	1	1	0	fc→fosc	高周波クロックの基準クロックのソースクロックを fosc に切り替え中
4	1	1	0	0	fosc	高周波クロックの基準クロックのソースクロックを fosc に切り替え終了

注) 高周波クロックの基準クロック切り替えは必ずこの手順で実施してください。

(プログラム例) 高周波クロックの基準クロックを f_c から f_{osc} に切り替える (ウォーミングアップ時間 約 100μs@ $f_{osc}=5\text{MHz}$)

```

LD      (WUCCR), 0x00000000          ; WUCCR<WUCDIV>←"00" (分周無し)、
                                         ; WUCCR<WUCSEL>←"00" (ソースクロックに  $f_{osc}$  を選択)
LD      (WUCDR), 0x08                ; ウォーミングアップ時間をセット
                                         ; (発振子の特性で時間を決定します)
                                         ; 100μs / 12.8μs = 7.8, 切り上げて 0x08
SET     (EIRL).4                  ; INTWUC の割り込みを許可
SET     (SYSCR2).7                ; SYSCR2<OSCEN>←"1"
                                         ; (内部高周波クロック発振開始 & ウォーミングアップタスタート)
:
PINTWUC: CLR      (SYSCR1).3          ; SYSCR1<OSCSEL>←"0"
                                         ; (高周波クロックの基準クロックを  $f_c$  から  $f_{osc}$  に切り替え)
NOP
NOP
CLR      (SYSCR2).6          ; SYSCR2<XEN>←"0" (  $f_c$  停止)
RETI

```

(2) 低周波クロックの基準クロック(f_s)

TMP89FW24A を低速で動作させるときに使用されます。消費電力を低減させることができます。

2.3.3.2 クロックギア

クロックギアは、高周波クロックの基準クロック(f_h)を分周したギアクロック($fcgck$)を選択し、タイミングジェネレータに入力する回路です。

分周クロックの選択は、CGCR<FCGCKSEL>で行います。

CGCR<FCGCKSEL>を切り替えてからギアクロック($fcgck$)が切り替わるまで 2 マシンサイクルかかります。

また、CGCR<FCGCKSEL>を変更した直後の $fcgck$ は設定したクロック幅よりも長くなることがあります。

リセット解除直後、ギアクロック($fcgck$)は高周波クロック(f_h)を 4 分周したクロック($f_h/4$)になります。

表 2-4 ギアクロック($fcgck$)

CGCR<FCGCKSEL>	$fcgck$
00	$f_h / 4$
01	$f_h / 2$
10	f_h
11	Reserved

注) CGCR<FCGCKSEL>は SLOW モード中に書き替えないでください。 $fcgck$ が正しく切り替わらないことがあります。

2.3.3.3 タイミングジェネレータ

タイミングジェネレータは、ギアクロック(fcgck)または外部低周波クロック(fs)を4分周したクロックからCPUコアおよび周辺回路に供給する各種システムクロックを発生する回路です。タイミングジェネレータの機能は、次のとおりです。

1. メインシステムクロック fm 生成
2. タイマカウンタ、タイムベースタイマ等、周辺回路用クロック生成




図 2-7 タイミングジェネレータの構成

(1) タイミングジェネレータの構成

タイミングジェネレータは、メインシステムクロック切り替え回路、プリスケーラ、21段のデバイダおよびマシンサイクルカウンタから構成されています。

1. メインシステムクロック切り替え回路

ギアクロック(fcgck)、外部低周波クロック(fs)を4分周したクロックからCPUコアを動作させるメインシステムクロック(fm)用のクロックを選択する回路です。

SYSCR2<SYSCK>を"0"にクリアするとギアクロック(fcgck)が選択され、"1"にセットすると外部低周波クロック(fs)を4分周したクロックが選択されます。

SYSCR2<SYSCK>を変更してからメインシステムクロックが切り替わるまで、一定の時間がかかります。メインシステムクロックが切り替わる前に切り替え元の発振回路を停止にすると内部で表2-1の状態になりシステムクロックリセットが発生します。クロック切り替えの詳細については「2.3.6 動作モードの制御」を参照してください。

2. プリスケーラ、デバイダ

fcgckを分周する回路です。分周されたクロックは、タイマカウンタ、タイムベースタイマ等の周辺回路に供給されます。

SYSCR1<DV9CK>、SYSCR2<SYSCK>とともに"0"のときデバイダの9段目への入力クロックは8段目のデバイダの出力となります。

SYSCR1<DV9CK>またはSYSCR2<SYSCK>が"1"のとき、デバイダの9段目への入力クロックはfs/4となります。また、SYSCR2<SYSCK>が"1"のとき、プリスケーラ、デバイダの初段から8段目までの出力は停止します。

なお、リセット時およびSTOPモード解除後のウォーミングアップ動作終了時にプリスケーラおよびデバイダは“0”にクリアされます。

3. マシンサイクル

命令の実行は、メインシステムクロック(fm)に同期して行われます。

命令実行の最小単位を、『マシンサイクル』と呼び、1マシンサイクルはメインシステムクロックで1クロックになります。

TLCS-870/C1シリーズの命令のマシンサイクルは、1マシンサイクルで実行される1サイクル命令から10マシンサイクルで実行される10サイクル命令までの10種類と、13マシンサイクルで実行される13サイクル命令の1種類で、合計11種類です。

2.3.4 ウォーミングアップカウンタ

ウォーミングアップカウンタは、内部高周波クロック(fosc)、外部高周波クロック(fc)と外部低周波クロック(fs)をカウントする回路で、ソースクロック選択回路と3段の分周回路、14段のカウンタから構成されています。

パワーオンリセット解除後に電源電圧が安定するまでの時間確保、STOPモードからの復帰、動作モード遷移のときに発振回路が安定して発振するまでの時間を確保するために使用します。




図 2-8 ウォーミングアップカウンタ回路

2.3.4.1 ハードウェアで発振許可する場合のウォーミングアップカウンタ動作

(1) パワーオンリセット解除、リセット解除時

パワーオンリセット解除後、電源電圧が安定するまでの時間確保、リセット解除後の高周波クロック用発振回路が安定して発振するまでの時間を確保するために使用します。

電源投入時、電源電圧がパワーオンリセットの解除電圧を超えるとウォーミングアップカウンタのリセット信号が解除されます。このとき、CPU、周辺回路はリセット状態のままです。

リセット信号により、WUCCR<WUCSEL>は"00"、WUCCR<WUCDIV>は"11"に初期化され、ウォーミングアップカウンタの入力クロックとして内部高周波クロック(fosc)が選択されます。

ウォーミングカウンタのリセットが解除されると、内部高周波クロック(fosc)がウォーミングアップカウンタに入力され、14段のカウンタは内部高周波クロック(fosc)のカウントを開始します。

ウォーミングアップカウンタの上位8ビットとWUCDRの一致でカウントを停止し、CPU、周辺回路のリセットが解除されます。

WUCDRは、リセット解除時に0x66に初期化されるため、ウォーミングアップ時間は $0x66 \times 2^9 / fosc[s]$ となります。

注) ウォーミングアップカウンタの入力クロックは発振回路から出力されるクロックが使用されます。発振回路が安定するまでの期間は発振周波数が安定しないため、ウォーミングアップ時間には誤差を含みます。

(2) STOPモードからの解除時

STOPモードからの解除のとき、ハードウェアでの発振許可から発振が安定するまでの時間を確保するために使用します。

分周回路の入力クロックは、WUCCR<WUCSEL>とは関係なく、STOPモードを起動したときにメインシステムクロック発生に使用されていたクロックが選択されます。

STOPモードを起動する前に、あらかじめ、ウォーミングアップカウンタへの入力クロックの分周比をWUCCR<WUCDIV>で選択し、WUCDRでウォーミングアップ時間を設定します。

STOPモードが解除されると、14段のカウンタは分周回路で選択された入力クロックのカウントを開始します。

カウンタの上位8ビットとWUCDRの一致でカウントを停止するとともに、STOPモードを起動した次の命令から動作を再開します。

STOPモード起動時の メインシステムクロック 生成クロック	WUCCR <WUCSEL>	WUCCR <WUCDIV>	カウンタへの 入力クロック	ウォーミングアップ時間
fosc	Don't Care	00	fosc	$2^6 / fosc \sim 255 \times 2^6 / fosc$
		01	fosc / 2	$2^7 / fosc \sim 255 \times 2^7 / fosc$
		10	fosc / 2^2	$2^8 / fosc \sim 255 \times 2^8 / fosc$
		11	fosc / 2^3	$2^9 / fosc \sim 255 \times 2^9 / fosc$
fc	Don't Care	00	fc	$2^6 / fc \sim 255 \times 2^6 / fc$
		01	fc / 2	$2^7 / fc \sim 255 \times 2^7 / fc$
		10	fc / 2^2	$2^8 / fc \sim 255 \times 2^8 / fc$
		11	fc / 2^3	$2^9 / fc \sim 255 \times 2^9 / fc$
fs	Don't Care	00	fs	$2^6 / fs \sim 255 \times 2^6 / fs$
		01	fs / 2	$2^7 / fs \sim 255 \times 2^7 / fs$
		10	fs / 2^2	$2^8 / fs \sim 255 \times 2^8 / fs$
		11	fs / 2^3	$2^9 / fs \sim 255 \times 2^9 / fs$

注1) ソフトウェアで発振許可される場合のウォーミングアップ中にSTOPモードに遷移した場合、ウォーミングアップカウンタの値はSTOPモードに遷移したときの値を保持し、STOP解除後にカウントを継続します。この場合、STOP解除のときのウォーミングアップ時間が十分にとれなくなります。ソフトウェアで発振許可される場合のウォーミングアップ中にSTOPモードに遷移しないようにしてください。

注2) ウォーミングアップカウンタの入力クロックは発振回路から出力されるクロックが使用されます。発振回路が安定するまでの期間は発振周波数が安定しないため、ウォーミングアップ時間には誤差を含みます。発振子の発振開始特性に対して十分な時間を設定してください。

2.3.4.2 ソフトウェアで発振許可する場合のウォーミングアップカウンタ動作

NORMAL1 から NORMAL2、あるいは SLOW1 から SLOW2 モード遷移するとき、ソフトウェアによる発振許可から発振が安定するまでの時間を確保するために使用します。

分周回路の入力クロックを WUCCR<WUCSEL>で選択します。

WUCCR<WUCDIV>で 14 段のカウンタへの入力クロックを選択します。

WUCDR でウォーミングアップ時間設定したあと、SYSCR2<OSCEN>、SYSCR2<XEN>、SYSCR2<XTEN>により、停止している発振回路を発振開始させると、14 段のカウンタは選択された入力クロックのカウントを開始します。

カウンタの上位 8 ビットと WUCDR との一致で INTWUC 割り込み要求を発生するとともにカウントを停止し、カウンタをクリアします。

なお、ウォーミングアップ動作の途中でウォーミングアップ動作を停止させるときには WUCCR<WUCRST>を"1"にセットします。

"1"にセットすることで、カウントアップ動作を停止し、ウォーミングアップカウンタをクリアするとともに WUCCR<WUCRST>は"0"にクリアされます。

SYSCR2<OSCEN>、SYSCR2<XEN>、SYSCR2<XTEN>は、WUCCR<WUCRST>を"1"にセットしたときの値を保ちます。再度ウォーミングアップ動作を行うときには SYSCR2<XEN>または SYSCR2<XTEN>をいったん"0"にクリアする必要があります。

注) ウォーミングアップカウンタは SYSCR2<OSCEN>、SYSCR2<XEN>、SYSCR2<XTEN>が"0"から"1"に変化したときにカウントを開始します。"1"の状態で"1"を書き込んでもカウントを開始しません。

WUCCR <WUCSEL>	WUCCR <WUCDIV>	カウンタへの 入力クロック	ウォーミングアップ時間
00	00	fosc	$2^6 / fosc \sim 255 \times 2^6 / fosc$
	01	fosc / 2	$2^7 / fosc \sim 255 \times 2^7 / fosc$
	10	fosc / 2 ²	$2^8 / fosc \sim 255 \times 2^8 / fosc$
	11	fosc / 2 ³	$2^9 / fosc \sim 255 \times 2^9 / fosc$
01	00	fc	$2^6 / fc \sim 255 \times 2^6 / fc$
	01	fc / 2	$2^7 / fc \sim 255 \times 2^7 / fc$
	10	fc / 2 ²	$2^8 / fc \sim 255 \times 2^8 / fc$
	11	fc / 2 ³	$2^9 / fc \sim 255 \times 2^9 / fc$
10	00	fs	$2^6 / fs \sim 255 \times 2^6 / fs$
	01	fs / 2	$2^7 / fs \sim 255 \times 2^7 / fs$
	10	fs / 2 ²	$2^8 / fs \sim 255 \times 2^8 / fs$
	11	fs / 2 ³	$2^9 / fs \sim 255 \times 2^9 / fs$

注 1) ウォーミングアップカウンタの入力クロックは発振回路から出力されるクロックが使用されます。発振回路が安定するまでの期間は発振周波数が安定しないため、ウォーミングアップ時間には誤差を含みます。発振子の発振開始特性に対して十分な時間を設定してください。

2.3.5 動作モード制御回路

動作モード制御回路は、内部高周波クロック、外部高周波クロック、外部低周波クロックの発振/停止 およびメインシステムクロック(fm)の切り替えを行う回路です。

動作モードは、シングルクロックモードとデュアルクロックモード及び STOP モードに大別され、各動作モードの制御はシステム制御レジスタ (SYSCR1, SYSCR2) で行います。

図 2-9 に動作モード遷移図を示します。

2.3.5.1 シングルクロックモード

シングルクロックモードは、ギアクロック(fcgck)のみ使用する動作モードです。

メインシステムクロック(fm)は、ギアクロック(fcgck)から発生されます。従って、マシンサイクルタイムは、 $1/fcgck[s]$ となります。

ギアクロック(fcgck)は高周波クロックの基準クロック(fh)から発生されます。

高周波クロックの基準クロック(fh)は、外部高周波クロック(fc)、または内部高周波クロック(fosc)から選択できます。

高周波クロックの基準クロック(fh)として内部高周波クロック(fosc)を使用する場合、外部高周波クロック用端子のP00(XIN)、P01(XOUT)は、通常の入出力ポートとして使用することができます。

動作モードの遷移は外部高周波クロック(fc)、内部高周波クロック(fosc)の選択を行った後、使用しない方の高周波クロックを停止させた状態で行ってください。両クロックがともに発振許可された状態からの動作モード遷移は正しく動作しないことがあります。

基準クロックの切り替えについては、「(1) 高周波クロックの基準クロック(fh)」を参照してください。

シングルクロックモードのとき、外部低周波クロック用発振回路端子のP02(XTIN)、P03(XTOUT)は、通常の入出力ポートとして使用することができます。

(1) NORMAL1 モード

CPUコア、周辺回路をギアクロック(fcgck)で動作させるモードです。

リセット解除後は、NORMAL1モードとなり、高周波クロックの基準クロック(fh)は内部高周波クロック(fosc)となります。

(2) IDLE1 モード

CPUおよびウォッチドッグタイマを停止し、周辺回路をギアクロック(fcgck)で動作させるモードです。

IDLE1モードの起動は、NORMAL1モード時にSYSCR2<IDLE>を“1”にセットすることで行います。

IDLE1モードが起動されるとCPUおよびウォッチドッグタイマが停止します。

割り込み許可レジスタEFRにより許可された割り込みラッチが“1”になるとIDLE1モードは解除され、NORMAL1モードに復帰します。

IMF(割り込みマスター許可フラグ)が“1”(割り込み許可状態)のときは、割り込み処理が行われたあと、通常の動作に戻ります。

IMFが“0”(割り込み禁止状態)のときは、IDLE1モードを起動した命令の次の命令から実行再開します。

(3) IDLE0 モード

発振回路とタイムベースタイマのぞき、CPUおよび周辺回路を停止させるモードです。

IDLE0モードでは、周辺回路はIDLE0起動時の状態で停止、あるいはリセット解除時と同じ状態になります。IDLE0モード時の周辺回路の動作については、各周辺回路の項目を参照してください。

IDLE0モードの起動は、NORMAL1モード時にSYSCR2<TGHALT>を“1”をセットすることで行います。

IDLE0 モードが起動されると、CPU が停止し、タイミングジェネレータはタイムベースタイマ以外の周辺回路へのクロック供給を停止します。

TBTCR<TBTCR>によって設定されたソースクロックの立ち下がりエッジを検出すると IDLE0 モードが解除され、タイミングジェネレータは全周辺回路へのクロック供給を開始し、NORMAL1 モードに復帰します。

なお、IDLE0 モードは、TBTCR<TBTCR>の設定に関係なく起動/復帰します。

TBTCR<TBTCR> = "1" の状態で IDLE0 モードを起動すると、NORMAL モードに復帰後、INTTBT 割り込みラッチがセットされます。

IMF が "1" で EF5 (タイムベースタイマの割り込み個別許可フラグ) が "1" のときは割り込み処理が行われたあと、通常の動作に戻ります。

IMF が "0"、または IMF が "1" で EF5 (タイムベースタイマの割り込み個別許可フラグ) が "0" のときは、IDLE0 を起動した命令の次の命令から実行再開します。

2.3.5.2 デュアルクロックモード

デュアルクロックモードは、ギアクロック(fcgck)、外部低周波クロック(fs)を使用する動作モードです。

メインシステムクロック(fm)は、NORMAL2、IDLE2 モード時、ギアクロック(fcgck)から生成され、SLOW1/2、SLEEP0/1 モード時、低周波クロック(fs)を 4 分周したクロックから生成されます。従ってマシンサイクルタイムは、NORMAL2、IDLE2 モードのとき $1/f_{cgck}$ [s]、SLOW1/2、SLEEP0/1 モード時 $4/fs$ [s] となります。

P02(XTIN)、P03(XTOUT) を低周波クロック用発振回路端子として使用します(デュアルクロックモード時、これらの端子は入出力ポートとして使用することはできません)。

ギアクロック(fcgck)は高周波クロックの基準クロック(fh)から発生されます。

高周波クロックの基準クロック(fh) は、外部高周波クロック(fc)、または内部高周波クロック(fosc) から選択できます。

高周波クロックの基準クロック(fh) として内部高周波クロック(fosc)を使用する場合、外部高周波クロック用端子の P00 (XIN)、P01 (XOUT) は、通常の入出力ポートとして使用することができます。

動作モードの遷移は外部高周波クロック(fc)、内部高周波クロック(fosc)の選択を行った後、使用しない方の高周波クロックを停止させた状態で行ってください。両クロックがともに発振許可された状態からの動作モード遷移は正しく動作しないことがあります。

基準クロックの切り替えについては、「(1) 高周波クロックの基準クロック(fh)」を参照してください。

また、SYSCR1<SYSCR1> が "1" のとき、SYSCR1<OSCSEL> を変更することができません。従って、SLOW1、2 モード間で遷移するときの高周波の基準クロック(fh) は、あらかじめ NORMAL1、2 モードで設定しておく必要があります。

TLCS-870/C1 シリーズは、リセット解除後シングルクロックモードとなります。デュアルクロックモードで使用する場合は、プログラムによって低周波クロックを発振させてください。

(1) NORMAL2 モード

CPU コアをギアクロック(fcgck)で動作させ、周辺回路をギアクロック(fcgck)、低周波クロック(fs)を 4 分周したクロックで動作させるモードです。

(2) SLOW2 モード

CPU コア、周辺回路を低周波クロック(fs)を 4 分周したクロックで動作させるモードです。

SLOW モードでは、周辺回路はリセット解除時と同じ状態になるものがあります。SLOW モード時の周辺回路の動作については、各周辺回路の項目を参照してください。

NORMAL2 から SLOW2 への切り替え、SLOW2 から NORMAL2 への切り替えは、SYSCR2<SYSCK>で行います。

SLOW2 モード時、プリスケーラ、デバイダの初段から 8 段目までの出力は停止します。

(3) SLOW1 モード

高周波クロック用発振回路の動作を停止させ、CPU コア、周辺回路を低周波クロック(fs)を 4 分周したクロックで動作させるモードです。

SLOW2 に対して、高周波クロック用発振回路の動作電力を削減できます。

SLOW モードでは、周辺回路はリセット解除時と同じ状態になるものがあります。SLOW モード時の周辺回路の動作については、各周辺回路の項目を参照してください。

SLOW1 モードと SLOW2 モードの間の遷移は SYSCR2<XEN>で行います。

SLOW1、SLEEP1 モード時、プリスケーラ、デバイダの初段から 8 段目までの出力は停止します。

(4) IDLE2 モード

CPU およびウォッチドッグタイマを停止し、周辺回路をギアクロック(fcgck)、低周波クロック(fs)を 4 分周したクロックで動作させるモードです。

IDLE2 モードの起動/解除方法は、IDLE1 モードと同じです。解除後、NORMAL2 モードに戻ります。

(5) SLEEP1 モード

高周波クロック用発振回路の動作を停止させ、CPU およびウォッチドッグタイマを停止し、周辺回路を低周波クロック(fs)を 4 分周したクロックで動作させるモードです。

SLEEP1 モードでは、周辺回路はリセット解除時と同じ状態になるものがあります。SLEEP1 モード時の周辺回路の動作については、各周辺回路の項目を参照してください。

SLEEP1 モードの起動/解除方法は、IDLE1 モードと同じです。解除後、SLOW1 モードに戻ります。

SLOW1、SLEEP1 モード時、プリスケーラ、デバイダの初段から 8 段目までの出力は停止します。

注) SLEEP0 モード、SLEEP1 モードへの遷移は RAM もしくはシャドウ RAM 上で行ってください。
なお、SLEEP0 モード、SLEEP1 モードへ遷移する前に割り込み禁止(IMF="0")とするか、割り込みベクタと割り込みルーチンを RAM もしくはシャドウ RAM 上に配置してください。

(6) SLEEP0 モード

高周波クロック用発振回路の動作を停止させ、タイムベースタイマを低周波クロック(fs)を 4 分周したクロックで動作させ、コアおよび周辺回路を停止させるモードです。

SLEEP0 モードでは、周辺回路は SLEEP0 起動時の状態で停止、あるいはリセット解除時と同じ状態になります。SLEEP0 モード時の周辺回路の動作については、各周辺回路の項目を参照してください。

SLEEP0 モードの起動/解除方法は、IDLE0 モードと同じです。解除後、SLOW1 モードに戻ります。

SLEEP0 モード時、CPU が停止しタイミングジェネレータはタイムベースタイマ以外へのクロック供給を停止します。

注) SLEEP0 モード、SLEEP1 モードへの遷移は RAM もしくはシャドウ RAM 上で行ってください。
なお、SLEEP0 モード、SLEEP1 モードへ遷移する前に割り込み禁止(IMF="0")とするか、割り込みベクタと割り込みルーチンを RAM もしくはシャドウ RAM 上に配置してください。

2.3.5.3 STOP モード


発振回路を含めシステムの動作をすべて停止し、停止直前の内部状態を低消費電力で保持するモードです。

STOP モードでは、周辺回路は STOP 起動時の状態で停止、あるいはリセット解除時と同じ状態になります。STOP モード時の周辺回路の動作については、各周辺回路の項目を参照してください。

STOP モードの起動は、SYSR1<STOP>を"1"にセットすることで行います。

解除は、STOP モード解除信号で行い、ウォーミングアップ時間経過後、STOP モード起動時のモードに戻り、STOP モードを起動した命令の次の命令から実行再開します。

2.3.5.4 各動作モードの遷移



- 注 1) NORMAL1, NORMAL2 モードを総称して NORMAL モード、SLOW1, SLOW2 モードを SLOW モード、IDLE0, IDLE1, IDLE2 モードを IDLE モード、SLEEP0, SLEEP1 モードを SLEEP モードと呼びます。
- 注 2) TBTCR<TBTCR>によって選択されたソースクロックの立ち下がりエッジによって解除されます。
- 注 3) 内部高周波クロックと外部高周波クロックの切り替えは NORMAL1, 2 モードで実行してください。詳細は「(1) 高周波クロックの基準クロック(fh)」を参照してください。

図 2-9 動作モード状態遷移図

表 2-5 動作モードと各部の状態

動作モード		発振回路		CPUコア	ウォッチドッ グ タイマ	タイム ベース タイマ	AD コンバータ	その他 周辺回路	マシン サイクル タイム			
		高周波クロック の基準クロック(fh)	低周波 クロック(fs)									
シングル クロック	RESET	発振	停止	リセット	リセット	リセット	リセット	リセット	1 / fcgck [s]			
	NORMAL1			動作	動作	動作	動作	動作				
	IDLE1			停止	停止							
	IDLE0	停止	停止	停止	停止	停止	停止	停止	-			
	STOP											
デュアル クロック	NORMAL2	発振	発振	高周波動作	高周波 /低周波動作	動作	動作	動作	1 / fcgck [s]			
	IDLE2			停止	停止							
	SLOW2			低周波動作	低周波動作							
	SLOW1	停止	停止	低周波動作	低周波動作	停止	停止	停止	4 / fs [s]			
	SLEEP1			停止	停止							
	SLEEP0	停止	停止	停止	停止							
	STOP											

2.3.6 動作モードの制御

2.3.6.1 STOPモード

STOPモードは、システム制御レジスタ1(SYSCR1)とSTOPモード解除信号によって制御されます。

(1) STOPモードの起動

STOPモードは、SYSCR1<STOP>を“1”にセットすることにより起動され、STOPモード中、次の状態を保持しています。

- 内部(または外部)高周波クロック、外部低周波クロックとも発振を停止し、内部の動作をすべて停止します。
- データメモリ、レジスタ、プログラムステータスワードはSTOPモードに入る直前の状態を保持します。ポートの出力ラッチはSYSCR1<OUTEN>の値によります。
- タイミングジェネレータのプリスケーラおよびデバイダを“0”にクリアします。
- プログラムカウンタは、STOPモードを起動する命令(例えば、SET(SYCR1).7)の2つ先の命令のアドレスを保持します。

(2) STOPモードの解除

STOPモードは下記のSTOPモード解除信号で解除されます。また、RESET端子によるリセット、パワーオンリセット、電圧検出回路によるリセットによっても解除されます。リセット状態が解除されると、ウォーミングアップ動作が開始されます。ウォーミングアップ動作およびシャドウRAMのコピー終了後、NORMAL1モードとなります。

1. STOP 端子による解除
2. キーオンウェイクアップによる解除
3. 電圧検出回路による解除

注) STOP 期間中 (STOP モード起動からウォーミングアップ終了までの期間)、外部割り込み端子の信号の変化により割り込みラッチが“1”にセットされ、STOP モード解除後直ちに割り込みを受け付ける場合があります。従って、STOP モードの起動は、割り込みを禁止してから行ってください。また STOP モード解除後に割り込みを許可する場合、あらかじめ不要な割り込みラッチをクリアしてください。

1. STOP 端子による解除

STOP 端子で STOP モードを解除します。

STOP 端子での STOP モード解除には、レベル解除モードとエッジ解除モードがあり、それらは SYSCR1<RELM>で選択されます。

なお、STOP 端子は、P47 ポートならびに INT5 (外部割り込み入力 5) 端子と兼用です。

- レベル解除モード

STOP 端子への “H” レベル入力により STOP 動作を解除します。

SYSCR1<RELM>を“1”にするとレベル解除モードとなります。

メイン電源遮断時のコンデンサバックアップや長時間のバッテリーバックアップなどに使用します。

STOP 端子入力が “H” レベルの状態で STOP 動作の起動を指示する命令を実行しても、STOP 動作に入りません。従って、レベル解除モードで STOP 動作で起動する場合、STOP 端子入力が “L” レベルであることをプログラム上で確認する必要があります。

この確認には、ポートの状態をソフトウェアで確認する方法と割り込みを使う方法があります。

注) STOP モードを解除するとき、ウォーミングアップカウンタのソースロックは、WUCCR<WUCSEL>と関係なく、STOP モードを起動したときのメインシステムクロックを発生するクロックに自動的に切り替わります。

(プログラム例) ポートをテストして NORMAL モードから STOP モードを起動
(STOP モード解除時のウォーミングアップ時間約 300μs@fc=10MHz)

```

LD      (SYSCR1), 0x40          ; レベル解除モードにセットアップ
SSTOPH: TEST    (P4PRD). 7       ; STOP 端子入力が “L” レベルになるまでウェイト
J      F, code_addr(SSTOPH)
LD      (WUCCR), 0x01          ; WUCCR<WUCDIV>←00(分周無し) (注)
LD      (WUCDR), 0x2F          ; ウォーミングアップ時間をセット
                                ; 300μs / 6.4μs = 46.9 → 切り上げて 0x2F
DI
SET     (SYSCR1). 7          ; STOP モードを起動


```

注) STOPモードを解除するとき、ウォーミングアップカウンタのソースクロックは、WUCCR<WUCSEL>と関係なく、STOPモードを起動したときのメインシステムクロックを発生するクロックに自動的に切り替わります。

(プログラム例) INT5割り込みにより、SLOWモードからSTOPモードを起動
(STOPモード解除時のウォーミングアップ時間約450ms@fs=32.768kHz)

```
PINT5:    TEST    (P4PRD).7           ;ノイズ除去のためSTOP端子入力が
          J      F, code_addr(SINT5)   ;"H"レベルならSTOPモードを起動しない。
          LD     (SYSCR1), 0x40       ;レベル解除モードにセットアップ
          LD     (WUCCR), 0x03       ;WUCCR<WUCDIV>←00(分周無し)(注)
          LD     (WUCDR), 0xE8       ;ウォーミングアップ時間をセット
                                ;450ms / 1.953ms = 230.4 →切り上げて0xE8
          DI
          SET    (SYSCR1).7         ;STOPモードを起動
SINT5:    RETI
```

注) STOPモードを解除するとき、ウォーミングアップカウンタのソースクロックは、WUCCR<WUCSEL>と関係なく、STOPモードを起動したときのメインシステムクロックを発生するクロックに自動的に切り替わります。



注) ウォーミングアップ開始後、再びSTOP端子入力が“L”レベルになってもSTOPモードには戻りません。

図2-10 レベル解除モード（高周波クロック用発振回路選択時の例）


- エッジ解除モード
STOP端子への立ち上がりエッジ入力によりSTOP動作を解除します。
SYSCR1<RELM>を"0"にするとエッジ解除モードとなります。

比較的短時間のプログラム処理を一定周期で繰り返す応用などに使用し、この一定周期の信号(例えば、低消費電力の発振源からのクロック)をSTOP端子に入力します。エッジ解除モードの場合、STOP端子入力が“H”レベルにあってもSTOP動作に入ります。

(プログラム例) NORMALモードからSTOPモードを起動
(STOPモード解除時のウォーミングアップ時間約200μs@fc=10MHz)

```
LD     (WUCCR), 0x01           ;WUCCR<WUCDIV>←00(分周無し)(注)
LD     (WUCDR), 0x20           ;ウォーミングアップ時間をセット
                                ;200μs / 6.4μs = 31.25 →切り上げて0x20
DI
LD     (SYSCR1), 0x80           ;エッジ解除モードに設定して起動
```

注) STOPモードを解除するとき、ウォーミングアップカウンタのソースクロックは、WUCCR<WUCSEL>と関係なく、STOPモードを起動したときのメインシステムクロックを発生するクロックに自動的に切り替わります。



注) SYSCR1<STOP>を"1"にセットしてから、1マシンサイクル以内にSTOP端子に立ち上がりエッジが入力された場合、STOP動作は解除されません。

図 2-11 エッジ解除モード（高周波クロック用発振回路選択時の例）

2. キーオンウェイクアップによる解除

キーオンウェイクアップ端子へあらかじめ指定したレベルを入力することによってSTOPモードを解除します。

STOPモードを解除するレベルを"H"レベル、"L"レベルから選択することができます。

注) ウォーミングアップ開始後、再びキーオンウェイクアップ端子入力が解除レベルと逆になってしまってもSTOPモードには戻りません。

3. 電圧検出回路による解除

電圧検出回路の電源電圧検出によりSTOPモードを解除します。

電圧検出回路の電圧検出動作モードが「電圧検出リセット信号発生」の場合、電源電圧が検出電圧以下になるとSTOPモードは直ちに解除され、リセット状態になります。

電源電圧が電圧検出回路の検出電圧以上になるとリセット状態は解除され、ウォーミングアップ動作が開始されます。ウォーミングアップ状態終了後、NORMALモードとなります。

詳細については電圧検出回路の章を参照してください。

注) SYSCR1<STOP>を"1"にセットしてから、1マシンサイクル以内に電源電圧が検知電圧以上になった場合、STOP動作は解除されません。

(3) STOPモードの解除動作

STOPモードの解除は、次のシーケンスで行われます。

1. 発振が開始されます。各モードにおける発振開始動作は「表 2-6 STOPモード解除時の発振開始動作」を参照してください。
2. 発振が安定するのに必要な時間の確保のため、ウォーミングアップを行います。ウォーミングアップ中、内部動作は停止したままです。ウォーミングアップ時間は、発振器の特性に合わせウォーミングアップカウンタで設定します。
3. ウォーミングアップ時間経過後、STOPモードを起動する命令の次の命令から通常の動作が再開されます。このとき、タイミングジェネレータのプリスケーラ及びデバイダは"0"にクリアされます。

注) 低い保持電圧でSTOPモードの解除を行う場合には、次の注意が必要です。

STOPモードの解除に先立ち、電源電圧を動作電圧に上げる必要があります。その際、RESET端子も"H"レベルにあり、電源電圧とともに上昇します。この場合、外部に時定数回路などが付加されているときには、RESET端子入力の電圧上昇は電源電圧の上昇よりも立ち上がりが遅くなりま

す。このとき、 $\overline{\text{RESET}}$ 端子の入力電圧レベルが、 $\overline{\text{RESET}}$ 端子入力(ヒステリシス入力)の非反転高レベル入力電圧を切るとリセット動作を行う恐れがあります。

表 2-6 STOP モード解除時の発振開始動作

STOP モード起動前の動作モード		高周波クロックの基準クロック	低周波クロックの基準クロック	解除後の発振開始動作
シングルクロックモード	NORMAL1 モード	内部高周波クロック	-	内部高周波クロック用発振回路は発振開始。 外部高周波クロック用発振回路は発振停止。 外部低周波クロック用発振回路は発振停止。
		外部高周波クロック	-	内部高周波クロック用発振回路は発振停止。 外部高周波クロック用発振回路は発振開始。 外部低周波クロック用発振回路は発振停止。
デュアルクロックモード	NORMAL2 モード	内部高周波クロック	外部低周波クロック	内部高周波クロック用発振回路は発振開始。 外部高周波クロック用発振回路は発振停止。 外部低周波クロック用発振回路は発振開始。
		外部高周波クロック	外部低周波クロック	内部高周波クロック用発振回路は発振停止。 外部高周波クロック用発振回路は発振開始。 外部低周波クロック用発振回路は発振開始。
	SLOW1 モード	-	外部低周波クロック	内部高周波クロック用発振回路は発振停止。 外部高周波クロック用発振回路は発振停止。 外部低周波クロック用発振回路は発振開始。

2.3.6.2 IDLE1/2 モード, SLEEP1 モード

IDLE1/2 モード, SLEEP1 モードは、システム制御レジスタ2(SYSCR2)とマスカブル割り込みによって制御されます。IDLE1/2 モード, SLEEP1 モード中、次の状態を保持しています。

1. CPU およびウォッチドッグタイマは動作を停止します。周辺回路は動作を継続します。
 2. データメモリ、レジスタ、プログラムステータスワード、ポートの出力ラッチなどは、IDLE1/2 モード, SLEEP1 モードに入る直前の状態を保持します。
 3. プログラムカウンタは、IDLE1/2 モード, SLEEP1 モードを起動する命令の 2つ先の命令のアドレスを保持します。
- 注) SLEEP1 モードへの遷移は RAM もしくはシャドウ RAM 上で行ってください。また、SLEEP1 モードへ遷移する前に割り込み禁止(IMF="0")とするか、割り込みベクタと割り込みルーチンを RAM もしくはシャドウ RAM 上に配置してください。




図 2-12 IDLE1/2 モード, SLEEP1 モード

(1) IDLE1/2, SLEEP1 モードの起動

割り込みマスタ許可フラグ(IMF)を“0”に設定した後、IDLE1/2, SLEEP1 モードを解除する割り込み個別許可フラグ(EF)を“1”に設定します。

IDLE1/2, SLEEP1 モードを起動するには、SYSCR2<IDLE>を“1”に設定します。

なお、IDLE1/2, SLEEP1 モードを起動するときに解除条件が成立している場合、SYSCR2<IDLE>はクリアされたままとなり、IDLE1/2, SLEEP1 モードは起動されません。

注 1) IDLE1/2, SLEEP1 モード起動直前にウォッチドッグタイマ割り込みが発生した場合、IDLE1/2, SLEEP1 モードは起動されずウォッチドッグタイマ割り込み処理が行われます。

注 2) IDLE1/2, SLEEP1 モードを起動する前に、IDLE1/2, SLEEP1 モードを解除するための割り込み要信号を発生させるための設定と割り込み個別許可フラグの設定を行ってください。

(2) IDLE1/2, SLEEP1 モードの解除

IDLE1/2, SLEEP1 モードには、ノーマル解除モードと割り込み解除モードがあり、それぞれの選択は割り込みマスタ許可フラグ(IMF)によって行います。IDLE1/2, SLEEP1 モードが解除されると、SYSCR2<IDLE>は自動的に“0”にクリアされ、起動したモードに復帰します。

なお、IDLE1/2, SLEEP1 モードは RESET 端子によるリセット、パワーオンリセット、電圧検出回路によるリセットによっても解除されます。リセット状態が解除されると、ウォーミングアップ動作が開始されます。ウォーミングアップ動作およびシャドウ RAM のコピー終了後、NORMAL1 モードとなります。

- ・ ノーマル解除モード(IMF="0"のとき)

割り込み個別許可フラグ(EF)で許可された割り込みラッチが“1”的とき、IDLE1/2, SLEEP1 モードが解除され、IDLE1/2, SLEEP1 モードを起動した命令の次の命令から実行を再開します。通常、解除に使用した割り込み要因の割り込みラッチ(IL)はコード命令で“0”にクリアする必要があります。

- ・ 割り込み解除モード(IMF="1"のとき)

割り込み個別許可フラグ(EF)で許可された割り込みラッチが“1”的とき、IDLE1/2, SLEEP1 モードが解除され、割り込み処理に入ります。割り込み処理後、IDLE1/2, SLEEP1 モードを起動した命令の次の命令に戻ります。

2.3.6.3 IDLE0, SLEEP0 モード

IDLE0, SLEEP0 モードは、システム制御レジスタ 2(SYSCR2)とタイムベースタイマによって制御されます。IDLE0, SLEEP0 モード中、次の状態を保持しています。

- ・ タイミングジェネレータは、タイムベースタイマを除く周辺回路へのクロック供給を停止します。
- ・ データメモリ、レジスタ、プログラムステータスワード、ポートの出力ラッチなどは、IDLE0, SLEEP0 モードに入る直前の状態を保持します。
- ・ プログラムカウンタは、IDLE0, SLEEP0 モードを起動する命令の 2つ先の命令のアドレスを保持します。

注) SLEEP0 モードへの遷移は RAM もしくはシャドウ RAM 上で行ってください。また、SLEEP0 モードへ遷移する前に割り込み禁止(IMF="0")とするか、割り込みベクタと割り込みルーチンを RAM もしくはシャドウ RAM 上に配置してください。




図 2-13 IDLE0, SLEEP0 モード

- IDLE0, SLEEP0 モードの起動

タイマカウンタ等の周辺機能を停止状態 (Disable 状態) に設定します。

IDLE0, SLEEP0 モードを起動するには、SYSCR2<TGHALT>を “1” に設定します。

- IDLE0, SLEEP0 モードの解除

IDLE0, SLEEP0 モードには、ノーマル解除モードと割り込み解除モードがあり、それぞれの選択は割り込みマスク許可フラグ (IMF)、タイムベースタイマの割り込み個別許可フラグ (EF5) および TBTCR<TBTFEN> によって行います。IDLE0, SLEEP0 モードが解除されると、SYSCR2<TGHALT>は自動的に “0” にクリアされ、起動したモードに復帰します。またこのとき、TBTCR<TBTFEN>が “1” にセットされていると INTTBT の割り込みラッチがセットされます。

なお、IDLE0, SLEEP0 モードは RESET 端子によるリセット、パワーオンリセット、電圧検出回路によるリセットによっても解除されます。リセット状態が解除されると、ウォーミングアップ動作が開始されます。ウォーミングアップ動作およびシャドウ RAM のコピー終了後、NORMAL1 モードとなります。

(1) ノーマル解除モード (IMF・EF5・TBTCR<TB滕N> = “0”のとき)

TBTCR<TB滕C>によって設定されたソースクロックの立ち下がりエッジを検出すると、IDLE0, SLEEP0 モードは解除されます。IDLE0, SLEEP0 モードが解除されると、それらのモードを起動した命令の次の命令から処理を再開します。

なお、TBTCR<TB滕N>が “1” の時は、タイムベースタイマ割り込みラッチがセットされます。

(2) 割り込み解除モード (IMF・EF5・TBTCR<TB滕N> = “1”のとき)

TBTCR<TB滕C>によって設定されたソースクロックの立ち下がりエッジを検出すると、IDLE0, SLEEP0 モードが解除された後、INTTBT の割り込み処理が行われます。

- 注 1) IDLE0, SLEEP0 モードは、TBTCR<TB滕C>によって選択された非同期の内部ソースクロックによって NORMAL1, SLOW1 に復帰しますので、モード起動から復帰までの時間は TBTCR<TB滕C> の時間よりも短くなります。
- 注 2) IDLE0, SLEEP0 モード起動直前にウォッチドッグタイマ割り込みが発生した場合、IDLE0, SLEEP0 モードは起動されずウォッチドッグタイマ割り込み処理が行われます。

2.3.6.4 SLOW モード

SLOW モードは、システム制御レジスタ 2 (SYSCR2) によって制御されます。

(1) NORMAL2 モードから SLOW1 モードへの切り替え

SYSCR2<SYSCK>を “1” にセットします。

SYSCR2<SYSCK>を “1” にしてから、最大 $2/f_{cgck} + 10/fs$ [s] 後に、メインシステムクロック (fm) が $fs/4$ に切り替わります。

切り替え後、2 マシンサイクル以上待ち、SYSCR2<XEN>を “0” にクリアして、高周波クロック用発振器を停止します。

なお、低周波クロック (fs) が安定して発振していない場合は、安定発振をウォーミングアップカウンタで確認してから、上記操作を行ってください。

- 注 1) NORMAL2 モードから SLOW1 モードへの切り替えは、必ずこの手順に従って行ってください。
- 注 2) NORMAL2 モードへ早く戻るために高周波クロックの基準クロックの発振を継続させることも可能です。ただし、SLOW モードから STOP モードを起動する場合は、必ず高周波クロックの基準クロックの発振を停止してください。
- 注 3) SYSCR2<SYSCK>を切り替えた後、必ず 2 マシンサイクル以上待ち、SYSCR2<XEN>を “0” にクリアしてください。2 マシンサイクル未満でクリアするとシステムクロックリセットが発生します。
- 注 4) メインシステムクロック (fm) 切り替え時に、低周波用クロックの基準クロック (fs) を 4 分周したクロックとギアクロック (fcgck) の同期を取ります。同期を取るときに、最大 $10/fs$ の期間 fm が止まります。




図 2-14 メインシステムクロック(fm)の切り替え(fcgck から fs/4 への切り替え)

(プログラム例 1) NORMAL2 モードから SLOW1 モードへの切り替え (高周波クロックの基準クロックに fc を使用している場合)

```

SET      (SYSCR2).4          ;SYSCR2<SYSCK>←1
; (システムクロックを低周波の基準クロックに切り替え
; SLOW2 モードに)
NOP
NOP
CLR      (SYSCR2).6          ;SYSCR2<XEN>←0 (高周波クロック用発振回路停止)

```

(プログラム例 2) 外部高周波クロック動作時、ウォーミングアップカウンタで外部低周波クロック用発振回路の安定発振の確認後、SLOW1 モードへ切り替え (fs = 32.768kHz、ウォーミングアップ時間=約 100ms)

```

; ##### イニシャライズルーチン #####
SET      (P0FC).2          ;P0FC2←1 (P02/03 を発振器として使用する)
|
|
LD      (WUCCR), 0x02      ;WUCCR<WUCDIV>←00 (分周無し)、
;WUCCR<WUCSEL>←1 (ソースクロックに fs を選択)
LD      (WUCDR), 0x33      ;ウォーミングアップ時間をセット
;(発振子の特性で時間を決定します)
;100ms / 1.95ms = 51.2 → 切り上げて 0x33
SET      (EIRL).4          ;INTWUC の割り込みを許可
SET      (SYSCR2).5          ;SYSCR2<XTEN>←1
;(低周波クロック発振開始 & ウォーミングアップカウンタスタート)
|
; ##### ウォーミングアップカウンタ割り込みの割り込みサービスルーチン #####
PINTWUC: SET      (SYSCR2).4          ;SYSCR2<SYSCK>←1
; (システムクロックを低周波クロックに切り替え)
NOP
NOP
CLR      (SYSCR2).6          ;SYSCR2<XEN>←0 (高周波クロック用発振回路停止)
RETI
|
VINTWUC: DW      code_addr(PINTWUC) ;INTWUC ベクターテーブル

```

(2) SLOW1 モードから NORMAL1 モードへの切り替え

SYSCR2<OSCEN>または SYSCR2<XEN>を“1”にセットして高周波クロックの基準クロック(fh)を発振させます。ウォーミングアップカウンタで高周波クロックの基準クロックの発振が安定したことを確認した後、SYSCR2<SYSCK>を“0”にクリアします。

SYSCR2<SYSCK>を“0”にしてから、最大 $8/f_s + 2.5/f_{cgck} [s]$ 後に、メインシステムクロック(fm)が f_{cgck} に切り替わります。

切り替え後、2マシンサイクル以上待ち、SYSCR2<XTEN>を“0”にクリアして、外部低周波クロック用発振器を停止します。

なお、SLOW モードは $\overline{\text{RESET}}$ 端子によるリセット、パワーオンリセット、電圧検出回路によるリセットによっても解除されます。リセット状態が解除されると、ウォーミングアップ動作が開始されます。ウォーミングアップ動作およびシャドウ RAM のコピー終了後、NORMAL1 モードとなります。

注 1) SLOW1 モードから NORMAL1 モードへの切り替えは、必ずこの手順に従って行ってください。

注 2) SYSCR2<SYSCK>を切り替えた後、必ず 2マシンサイクル以上待ち、SYSCR2<XTEN>を“0”にクリアしてください。2マシンサイクル未満でクリアするとシステムクロックリセットが発生します。

注 3) メインシステムクロック(fm)の切り替え時に、低周波用クロックの基準クロック(f_s)を 4 分周したクロックとギアクロック(f_{cgck})の同期を取ります。同期を取るときに、最大 $2.5/f_{cgck}[s]$ の期間 fm が止まります。

注 4) SYSCR1<OSCSEL>は SYSCR2<SYSCK>が“0”的とき(NORMAL1, 2 モード)に設定してください。SYSCR2<SYSCK>が“1”(SLOW1, 2 モード)のときに SYSCR1<OSCSEL>に書き込みを行っても設定値は反映されません。

注 5) P0FC0 が“0”的時、SYSCR2<XEN>を“1”に設定するとシステムクロックリセットが発生します。

注 6) SYSCR2<XEN>が“1”に設定されている状態で SYSCR2<XEN>に“1”を書き込んでもウォーミングアップカウンタはソースクロックのカウントを開始しません。




図 2-15 メインシステムクロック(fm)の切り替え(fs/4 から fcgck への切り替え)

(プログラム例) ウォーミングアップカウンタで外部高周波クロック用発振回路の安定を確認後、SLOW1 モードから NORMAL1 モードへの切り替え(fc = 10 MHz, ウォーミングアップ時間 = 4.0 ms)

```
; ##### イニシャライズルーチン #####
SET      (P0FC).2                      ;P0FC2←1 (P02/03 を発振器として使用する)
|
|
LD       (WUCCR), 0x09                ;WUCCR<WUCDIV>←10 (2 分周)
                                         ;WUCCR<WUCSEL>←0 (ソースクロックに fc を選択)
LD       (WUCDR), 0x9D                ;ウォーミングアップ時間をセット
                                         ;(周波数と発振子の特性で時間を決定します)
                                         ;4ms / 25.6µs = 156.25 → 切り上げて 0x9D
SET      (EIRL).4                      ;INTWUC 割り込みを許可
SET      (SYSCR2).6                    ;SYSCR2<XEN>←1 (高周波クロック用発振回路発振開始)
```

```
|  
; ##### ウォーミングアップカウンタ割り込みサービスルーチン #####  
PINTWUC: CLR      (SYSCR2).4           ;SYSCR2<SYSCK>←0  
          ;(システムクロックをギアクロックに切り替え)  
        NOP  
        NOP  
        CLR      (SYSCR2).5           ;SYSCR2<XTEN>←0 (外部低周波クロック用発振回路停止)  
        RETI  
|  
VINTWUC: DW       code_addr(PINTWUC)    ;INTWUC ベクタテーブル
```

2.4 リセット制御回路

リセット回路は、外部リセット、内部要因リセットを制御し、システムを初期化する回路です。

2.4.1 構成

リセット制御回路は、下記のリセット信号発生回路から構成されています。

1. 外部リセット入力（外部要因）
2. パワーオンリセット（内部要因）
3. 電圧検出リセット（内部要因）
4. ウオッチドッグタイマリセット（内部要因）
5. システムクロックリセット（内部要因）




図 2-16 リセット制御回路

2.4.2 制御

リセット制御回路は、システム制御レジスタ3(SYSCR3)、システム制御レジスタ4(SYSCR4)、システム制御ステータスレジスタ(SYSSR4)、内部要因リセット検出ステータスレジスタ(IRSTS)で制御されます。

システム制御レジスタ3

SYSCR3 (0x00FDE)	7	6	5	4	3	2	1	0
	Bit Symbol					(RVCTR)	(RAREA)	RSTDIS
	Read/Write	R	R	R	R	R	R/W	R/W
リセット後		0	0	0	0	0	0	0

RSTDIS	外部リセット入力許可レジスタ	0:	外部リセット入力を許可する
		1:	外部リセット入力を禁止する

- 注 1) 有効にされている SYSCR3<RSTDIS>はパワーオンリセットでのみ初期化されます。外部リセット入力、内部要因リセットでは初期化されません。SYSCR3 に書き込まれている値は、パワーオンリセット、外部リセット入力、内部要因リセットでリセットされます。
- 注 2) SYSCR3<RSTDIS>の値は SYSCR4 に 0xB2 を書き込むまで有効となりません。
- 注 3) SYSCR3<RSTDIS>を変更し、SYSCR4 に有効コード(0xB2)を書き込むとき、ギアクロック(fcgck)fc/4 (CGCR <FCGCKSEL> = 00 の状態)の NORMAL モード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングで SYSCR3<RSTDIS>が有効となることがあります。
- 注 4) SYSCR3 のビット 7 ~ 3 は、読み出すと"0"が読み出されます。

注 5) 電圧検出回路を使用する際は、RESET 端子が外來ノイズの影響を受けないよう注意してください。RESET 端子への外來ノイズが外部リセット入力と認識されてしまうと電圧検出回路は初期化されるため電圧検出リセットは解除され CPU および周辺回路は動作を開始します。

システム制御レジスタ 4

SYSCR4 (0x00FDF)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	W							
リセット後		0	0	0	0	0	0	0	0

SYSCR4	SYSCR3 のデータ制御コード書き込み	0xB2: 0xD4: 0x71: その他	SYSCR3<RSTDIS>の内容を有効にする SYSCR3<RAREA>、SYSCR3<RVCTR>の内容を有効にする IRSTS<FCLR>の内容を有効にする 無効
--------	----------------------	--------------------------------	---

- 注 1) SYSCR4 は Write only レジスタです。ビット操作などのリードモディファイライト命令でアクセスしてはいけません。
- 注 2) SYSCR3<RSTDIS>を変更し、SYSCR4 に有効コード(0xB2)を書き込むとき、ギアクロック(fcgck)が fc/4 (CGCR <FCGCKSEL> = 00 の状態)の NORMAL モード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングで SYSCR3<RSTDIS>が有効となることがあります。
- 注 3) IRSTS<FCLR>を"1"に設定し、SYSCR4 に有効コード(0x71)を書き込むとき、ギアクロック(fcgck)が fc/4 (CGCR <FCGCKSEL> = 00 の状態)の NORMAL モード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングで IRSTS<FCLR>が有効となることがあります。

システム制御ステータスレジスタ 4

SYSSR4 (0x00FDF)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	-	(RVCTRS)	(RAREAS)	RSTDISS
リセット後		0	0	0	0	0	0	0	0

- 注 1) 有効にされている SYSCR3<RSTDIS>はパワーオンリセットでのみ初期化されます。それ以外のリセット信号では初期化されません。SYSCR3 に書き込まれている値は、パワーオンリセット以外のリセット信号でもリセットされます。
- 注 2) SYSCR4 のビット 7 ~ 3 は、読み出すと"0"が読み出されます。

内部要因リセット検出ステータスレジスタ

IRSTSR (0x00FCC)	7	6	5	4	3	2	1	0
Bit Symbol	FCLR	-	-	-	-	LVDRF	SYSRF	WDTRF
Read/Write	W	R	R	R	R	R	R	R
リセット後	0	0	0	0	0	0	0	0

FCLR	フラグの初期化制御	0: 1:	- 内部要因リセットフラグを"0"にクリア
LVDRF	電圧検出リセット検出フラグ	0: 1:	- 電圧検出リセットを検出
SYSRF	システムクロックリセット検出フラグ	0: 1:	- システムクロックリセットを検出
WDTRF	ウォッチドッグタイマリセット検出フラグ	0: 1:	- ウォッチドッグタイマリセットを検出

内部要因リセットが発生した際、実際には発生していないシステムクロックリセット検出フラグ (SYSRF) が同時にセットされる場合があります。リセット検出フラグをチェックする際には全てのフラグをチェックし、実際に発生した内部要因リセットを判断してください。

フラグの状態

内部要因リセット	LVDRF	SYSRF	WDTRF
電圧検出リセットを検出時	1	* (不定)	0
システムクロックリセットを検出時	0	1	0
ウォッチドッグタイマリセットを検出時	0	* (不定)	1

- 注 1) 内部要因リセットフラグ (IRSTSR<LVDRF, SYSRF, WDTRF>)は、パワーオンリセット、外部リセット入力、IRSTSR<FCLR>でのみ初期化されます。内部要因リセットでは初期化されません。
- 注 2) IRSTSR は外乱ノイズなどの影響によって正常に動作しない場合がありますので、機器設計時には十分な考慮が必要です。
- 注 3) IRSTSR<FCLR>を"1"に設定した後、SYSCR4 に 0x71 を書き込むと、内部要因リセットフラグは"0"にクリアされ同時に IRSTSR<FCLR>は自動的に"0"にクリアされます。
- 注 4) IRSTSR<FCLR>を"1"に設定し、SYSCR4 に有効コード(0x71)を書き込むとき、ギアクロック(fcgck)が fc/4 (CGCR <FCGCKSEL> = 00 の状態)の NORMAL モード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングで IRSTSR<FCLR>が有効となることがあります。
- 注 5) IRSTSR のビット 7 ~ 3 は読み出すと"0"が読み出されます。

2.4.3 機能

パワーオンリセット、外部リセット入力、内部要因リセット信号は、クロックジェネレータのウォーミングアップ回路に入力されます。

リセット中、ウォーミングアップカウンタ回路はリセットされ、CPU と周辺回路をリセットします。

リセットが解除されると、ウォーミングカウンタは高周波クロック(fc)のカウントを開始し、リセット解除後のウォーミングアップ動作を行います。

リセット解除後のウォーミングアップ動作およびシャドウ RAM のコピーが終了すると、CPU はアドレス 0x1FFF ~ 0x1FFF に格納されているリセットベクタアドレスからプログラムの実行を開始します。

リセット解除後のウォーミングアップおよびシャドウ RAM のコピー動作中にリセット信号が入力されると、ウォーミングアップカウンタ回路はリセットされます。

パワーオンリセット、外部リセット入力と内部要因リセットによるリセット動作は、一部のスペシアルファンクションレジスタの初期化、電圧検出回路の初期化を除き同じです。

リセットが発生することで、周辺回路は表 2-7 に示す状態となります。

表 2-7 リセット動作による内蔵ハードウェアの初期化と解除状態

内蔵ハードウェア	リセット中の状態	リセット解除後のウォーミングアップ動作中の状態	リセット解除後のウォーミングアップ動作終了直後の状態
プログラムカウンタ (PC)	MCU モード : 0x1FFE シリアル PROM モード : 0x11FFE	MCU モード : 0x1FFE シリアル PROM モード : 0x11FFE	MCU モード : 0x1FFE シリアル PROM モード : 0x11FFE
スタッキポインタ (SP)	0x000FF	0x000FF	0x000FF
RAM	不定	不定	不定
汎用レジスタ(W, A, B, C, D, E, H, L, IX, IY)	不定	不定	不定
レジスタバンクセレクタ(RBS)	0	0	0
ジャンプステータスフラグ (JF)	不定	不定	不定
ゼロフラグ (ZF)	不定	不定	不定
キャリーフラグ (CF)	不定	不定	不定
ハーフキャリーフラグ (HF)	不定	不定	不定
サインフラグ (SF)	不定	不定	不定
オーバフローフラグ (VF)	不定	不定	不定
割り込みマスク許可フラグ (IMF)	0	0	0
割り込み個別許可フラグ (EF)	0	0	0
割り込みラッチ (IL)	0	0	0
内部高周波クロック用発振回路	発振許可	発振許可	発振許可
外部高周波クロック用発振回路	発振禁止	発振禁止	発振禁止
外部低周波クロック用発振回路	発振禁止	発振禁止	発振禁止
ウォーミングアップカウンタ	リセット	スタート	停止
タイミングジェネレータのプリスケーラおよびデバイダ	0	0	0
ウォッヂドッグタイマ	禁止	禁止	許可
電圧検出回路	禁止または許可	禁止または許可	禁止または許可
出入力ポートの端子状態	ハイインピーダンス	ハイインピーダンス	ハイインピーダンス
スペシャルファンクションレジスタ	SFR マップを参照	SFR マップを参照	SFR マップを参照

注 1) 電圧検出回路は外部リセット入力、またはパワーオンリセットでのみ禁止されます。

注 2) LCD 回路の COM 端子などリセット解除後、Hi-Z とならないものがあります。詳細については、周辺ハードウェアの説明を参照ください。

2.4.4 リセット信号発生要因

各要因ごとのリセット信号発生は、下記の通りです。

2.4.4.1 パワーオンリセット

パワーオンリセットは電源投入時に発生する内部要因リセットです。

電源投入時、電源電圧がパワーオンリセットの解除電圧以下の中、パワーオンリセット信号が発生されます。電源電圧が解除電圧を超えるとパワーオンリセット信号が解除されます。

電源遮断時、電源電圧がパワーオンリセットの検出電圧以下になるとパワーオンリセット信号が発生されます。

詳しくは『パワーオンリセット回路』を参照してください。

2.4.4.2 外部リセット入力($\overline{\text{RESET}}$ 端子入力)

外部リセットは、 $\overline{\text{RESET}}$ 端子入力によって発生する外部要因リセットです。P10ポートは、 $\overline{\text{RESET}}$ 端子と兼用になっており、電源投入後は $\overline{\text{RESET}}$ 端子となります。

- 電源投入時

- 電源の立ち上がり時間が早い場合

電源立ち上がり時間(t_{VDD})が 5 [ms]に対し十分早い場合は、パワーオンリセットもしくは外部リセット($\overline{\text{RESET}}$ 端子入力)によってリセットを解除することができます。

パワーオンリセットと外部リセット($\overline{\text{RESET}}$ 端子入力)は論理和構造となっていますので、いずれか一方、もしくは両方の要因がリセット状態にあるとき TMP89FW24A はリセットされます。

従ってリセット時間はリセット状態が長い方の要因に依存します。つまり電源電圧がパワーオンリセットの解除電圧(V_{PROFF})を超えるまでに $\overline{\text{RESET}}$ 端子を "L" から "H" レベル(もしくは最初から "H" レベル)にすると、リセット時間はパワーオンリセットに依存することになります。逆に電源電圧が解除電圧(V_{PROFF})を超えた後に $\overline{\text{RESET}}$ 端子を "L" から "H" レベルにするとリセット時間は外部リセットに依存することになります。

前者の場合はパワーオンリセット信号が解除されたとき、後者の場合は $\overline{\text{RESET}}$ 端子を "H" レベルにしたときウォーミングアップが実行されます。ウォーミングアップおよびシャドウ RAM のコピー終了後、CPU および周辺回路が動作を開始します(図 2-17)。

- 電源の立ち上がり時間が遅い場合

電源立ち上がり時間(t_{VDD})が 5 [ms]を上回る場合、 $\overline{\text{RESET}}$ 端子によってリセットを解除させる必要があります。この場合、 $\overline{\text{RESET}}$ 端子を "L" レベルに保った状態で電源電圧を動作電圧範囲まで上昇させた後、発振が安定してから 5 [μs]以上経過した後に $\overline{\text{RESET}}$ 端子を "H" レベルにしてください。 $\overline{\text{RESET}}$ 端子を "H" レベルにするとウォーミングアップが実行されます。ウォーミングアップおよびシャドウ RAM のコピー終了後、CPU および周辺回路が動作を開始します(図 2-17)。




図 2-17 外部リセット入力（電源立ち上がり時）

- 電源電圧が動作電圧範囲内にある場合

電源電圧が動作電圧範囲内かつ発振が安定している状態で 5 [μs]以上、RESET 端子を "L" レベルに保つと、リセットが発生します。RESET 端子を "H" レベルにするとウォーミングアップが実行されます。ウォーミングアップおよびシャドウ RAM のコピー終了後、CPU および周辺回路が動作を開始します。(図 2-18)




図 2-18 外部リセット入力 (電源安定時)

2.4.4.3 電圧検出リセット

電圧検出リセットは、電源電圧があらかじめ設定した検出電圧と一致したことを検知すると発生する内部要因リセットです。

詳しくは『電圧検出回路』を参照してください。

2.4.4.4 ウオッチドッグタイマリセット

ウォッチドッグタイマリセットは、ウォッチドッグタイマがオーバーフローしたことを検知すると発生する内部要因リセットです。

詳しくは『ウォッチドッグタイマ』を参照してください。

2.4.4.5 システムクロックリセット

システムクロックリセットは、発振許可レジスタが、CPU がデッドロック状態に陥る組み合せに設定されたことを検知すると発生する内部要因リセットです。

詳しくは『クロック制御回路』を参照してください。

2.4.4.6 内部要因リセット検出ステータスレジスタ

パワーオンリセットを除く内部要因リセットの解除後に内部要因リセット検出ステータスレジスタ IRSTSRL を読み出すことによって、どの内部要因のリセットが発生したかを判断することができます。

内部要因リセットが発生した際、実際には発生していないシステムクロックリセット検出フラグ (SYSRF) が同時にセットされる場合があります。リセット検出フラグをチェックする際には全てのフラグをチェックし、実際に発生した内部要因リセットを判断してください。

内部要因リセット検出ステータスレジスタは、パワーオンリセット、外部リセット入力、IRSTS_R<FCLR>により初期化されます。

また、IRSTS_R<FCLR>を"1"にセットしたあと、SYSCR4に0x71を書き込むと内部要因リセット検出ステータスレジスタは"0"にクリアされます。また、このとき同時にIRSTS_R<FCLR>は"0"にクリアされます。

- 注 1) IRSTS_Rは外乱ノイズなどの影響によって正常に動作しない場合がありますので、機器設計時には十分な考慮が必要です。
- 注 2) IRSTS_R<FCLR>を"1"に設定し、SYSCR4に有効コード(0x71)を書き込むとき、ギアクロック(fcgck)がfc/4(CGCR<FCGCKSEL> = 00の状態)のNORMALモード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングでIRSTS_R<FCLR>が有効となることがあります。

2.4.4.7 外部リセット入力端子をポートとして使用する方法

外部リセット入力端子をポートとして使用するときには、電源が立ち上がり、リセット解除後のウォーミングアップおよびシャドウRAMのコピー動作が終了するまで、外部リセット入力端子を"H"状態に保持します。

リセット解除後のウォーミングアップおよびシャドウRAMのコピー動作が終了したあと、P1PU0を"1"に、P1CR0を"0"にセットし、ポート用プルアップ抵抗を接続します。その後、SYSCR3<RSTDIS>を"1"にセットし、SYSCR4に0xB2を書き込むと外部リセット機能は禁止され、通常のポートとして使用できます。

ポートとして使用している外部リセット端子を外部リセット端子として使用するときには、P1PU0を"1"にP1CR0を"0"にセットし、プルアップ抵抗を接続し入力モードにします。その後、SYSCR3<RSTDIS>を"0"にクリアし、SYSCR4に0xB2を書き込むと外部リセット機能が許可され、外部リセット入力端子として使用できます

- 注 1) 外部リセット入力端子をポートに切り替える場合、あるいはポートとして使用している外部リセット端子を外部リセット入力端子に切り替える場合は、端子のレベルが"H"レベルに安定している状態で切り替えてください。"L"レベルが入力されている状態で切り替えると、リセットが発生することがあります。
- 注 2) 外部リセット入力端子をポートとして使用するとき、プログラム中にSYSCR3<RSTDIS>に"0"を設定する命令があると、プログラムの暴走時に予期せぬタイミングでポート状態であった外部リセット端子が外部リセット端子として動作することがあります。プログラム中にはSYSCR3<RSTDIS>を"1"に設定する命令以外書かないことを推奨します。
- 注 3) SYSCR3<RSTDIS>を変更し、SYSCR4に有効コード(0xB2)を書き込むとき、ギアクロック(fcgck)がfc/4(CGCR<FCGCKSEL> = 00の状態)のNORMALモード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングでSYSCR3<RSTDIS>が有効となることがあります。
- 注 4)シリアルPROMモードやオンチップデバッグ機能へ移行する前、外部リセット端子は外部リセット入力端子に切り替えておく必要があります。ポートとして使用している状態のままだと、外部リセット端子からリセット信号が入力されないため、シリアルPROMモードやオンチップデバッグ機能へ移行できません。SYSCR3<RSTDIS>を変更し、SYSCR4に有効コード(0xB2)を書き込むとき、ギアクロック(fcgck)がfc/4(CGCR<FCGCKSEL> = 00の状態)のNORMALモード状態で他の動作モードに変更せずに連続して実行してください。それ以外の状態では予期せぬタイミングでSYSCR3<RSTDIS>が有効となることがあります。

第3章 割り込み制御回路

TMP89FW24A には、リセットを除き合計 30 種類の割り込み要因があり、優先順位付きの多重割り込みが可能です。内部要因のうち 3 種はノンマスカブル割り込みで、そのほかはすべてマスカブル割り込みです。

割り込み要因には、それぞれ割り込み要求を保持する割り込みラッチ (IL) が用意され、また、独立したベクタアドレスになっています。割り込みラッチは、割り込み要求の発生により “1” にセットされ、CPU に割り込みの受け付けを要求します。割り込みの受け付けは、割り込みマスタ許可フラグ (IMF) と各割り込み要因の個別許可フラグ (EF) によって、プログラムで選択し許可/禁止できます。なお、複数のマスカブル割り込みが同時に発生した場合、割り込み優先順位変更制御レジスタ (ILPRS1~ILPRS7) の設定で Level の高いもの、かつハードウェアで定められた基本優先順位の高いものから受け付けられます。

ノンマスカブル割り込みに優先順位はありません。

割り込み要因		許可条件	割り込みラッチ	ベクタアドレス (MCU モード)		基本 優先 順位
				RVCTR=0 有効時	RVCTR=1 有効時	
内部/外部	(リセット)	ノンマスカブル	-	0x1FFE	-	1
内部	INTSWI	ノンマスカブル	-	0x1FFFC	0x001FC	2
内部	INTUNDEF	ノンマスカブル	-	0x1FFFC	0x001FC	2
内部	INTWDT	ノンマスカブル	ILL<IL3>	0x1FFF8	0x001F8	2
内部	INTWUC	IMF AND EIRL<EF4> = 1	ILL<IL4>	0x1FFF6	0x001F6	5
内部	INTTBT	IMF AND EIRL<EF5> = 1	ILL<IL5>	0x1FFF4	0x001F4	6
内部	INTRXD0	IMF AND EIRL<EF6> = 1	ILL<IL6>	0x1FFF2	0x001F2	7
内部	INTTXD0	IMF AND EIRL<EF7> = 1	ILL<IL7>	0x1FFF0	0x001F0	8
外部	INT5	IMF AND EIRH<EF8> = 1	ILH<IL8>	0x1FFEE	0x001EE	9
内部	INTVLTD	IMF AND EIRH<EF9> = 1	ILH<IL9>	0x1FFEC	0x001EC	10
内部	INTADC	IMF AND EIRH<EF10> = 1	ILH<IL10>	0x1FFEA	0x001EA	11
内部	INTRTC	IMF AND EIRH<EF11> = 1	ILH<IL11>	0x1FFE8	0x001E8	12
内部	INTTC00	IMF AND EIRH<EF12> = 1	ILH<IL12>	0x1FEF6	0x001E6	13
内部	INTTC01	IMF AND EIRH<EF13> = 1	ILH<IL13>	0x1FFE4	0x001E4	14
内部	INTTCA0	IMF AND EIRH<EF14> = 1	ILH<IL14>	0x1FFE2	0x001E2	15
内部	INTSIO0	IMF AND EIRH<EF15> = 1	ILH<IL15>	0x1FFE0	0x001E0	16
外部	INT0	IMF AND EIRE<EF16> = 1	ILE<IL16>	0x1FFDE	0x001DE	17
外部	INT1	IMF AND EIRE<EF17> = 1	ILE<IL17>	0x1FFDC	0x001DC	18
外部	INT2	IMF AND EIRE<EF18> = 1	ILE<IL18>	0x1FFDA	0x001DA	19
外部	INT3	IMF AND EIRE<EF19> = 1	ILE<IL19>	0x1FFD8	0x001D8	20
内部	INTEMG0	IMF AND EIRE<EF20> = 1	ILE<IL20>	0x1FFD6	0x001D6	21
内部	INTTCB0	IMF AND EIRE<EF21> = 1	ILE<IL21>	0x1FFD4	0x001D4	22
内部	INTRXD1	IMF AND EIRE<EF22> = 1	ILE<IL22>	0x1FFD2	0x001D2	23
内部	INTTXD1	IMF AND EIRE<EF23> = 1	ILE<IL23>	0x1FFD0	0x001D0	24
内部	INTTC02	IMF AND EIRD<EF24> = 1	ILD<IL24>	0x1FFCE	0x001CE	25
内部	INTTC03	IMF AND EIRD<EF25> = 1	ILD<IL25>	0x1FFCC	0x001CC	26
内部	INTRXD2	IMF AND EIRD<EF26> = 1	ILD<IL26>	0x1FFCA	0x001CA	27
内部	INTTXD2	IMF AND EIRD<EF27> = 1	ILD<IL27>	0x1FFC8	0x001C8	28
内部	INTSIO1/INTSBI0	IMF AND EIRD<EF28> = 1	ILD<IL28>	0x1FFC6	0x001C6	29
内部	INTTCC0P	IMF AND EIRD<EF29> = 1	ILD<IL29>	0x1FFC4	0x001C4	30
内部	INTTCC0T	IMF AND EIRD<EF30> = 1	ILD<IL30>	0x1FFC2	0x001C2	31
-	-	-	-	-	-	-

-
- 注 1) ベクタアドレスの領域は SYSCR3<RVCTR>の設定によって変更することができます。ベクタアドレスの領域を RAM に割り当てる場合は、SYSCR3<RVCTR>="1"および SYSCR3<RAREA>="1"に設定して有効にしてください。
 - 注 2) 0x1FFFA、0x1FFFB は割り込みベクタとしては機能せず、シリアル PROM モードのとき、オプションコードとして機能します。詳しくは「シリアル PROM モード」の章を参照してください。
 - 注 3) シリアル PROM モードで RAM ローダを利用する場合は SYSCR3<RVCTR>を"0"に設定しないでください。
SYSCR3<RVCTR>="0"のときは BOOTROM 内のベクタアドレスが参照されますので RAM ローダで割り込みを利用することができなくなります。

3.1 構成




図 3-1 割り込み制御回路

3.2 割り込みラッチ (IL30 ~ IL3)

割り込みラッチは、ソフトウエア割り込みと未定義命令実行割り込みを除いて各要因ごとに設けられており、割り込み要求の発生により“1”にセットされます。割り込み受け付けが許可されていると、CPUに割り込みの受け付けを要求します。割り込みが受け付けられた直後に割り込みラッチは“0”にクリアされます。リセット時、割り込みラッチはすべて“0”に初期化されます。

割り込みラッチは、SFR 内の 0x00FE0, 0x00FE1 および 0x00FE2, 0x00FE3 番地に割り付けられており、命令によって個別にクリアすることができます。ただし、IL2、IL3 については命令でクリアしても割り込みラッチはクリアされません。

ビット操作命令や演算命令などのリードモディファイライト命令は、命令実行中に発生した割り込み要求がクリアされることがあるので使用しないでください。

割り込みラッチは命令で直接セットすることはできません。割り込みラッチに“1”を書き込むことは、割り込みラッチをセットするのではなく、割り込みラッチをクリアしないことを意味します。

また、割り込みラッチの内容は命令で読み出すことができますので、割り込み要求のソフトウエアによるテストも可能です。

- 注) メインプログラム中で、割り込みラッチ(IL)を操作する場合は、事前にマスタ許可フラグ(IMF)を“0”にクリアにしてから行ってください(DI 命令による割り込みの禁止)。IL を操作した後は、必要に応じて IMF を“1”にセットしてください(EI 命令による割り込みの許可)。
- 割り込みサービスルーチンでは、IMF は自動的に“0”になりますので、通常割り込みサービスルーチンの中で IMF を“0”にクリアする必要はありません。ただし、割り込みサービスルーチンの中で多重割り込みを使用する場合は、IMF を“1”にセットする前に IL を設定してください。

(プログラム例 1) 割り込みラッチのクリア

```

DI ; IMF←0
LD (ILL), 0y00111111 ; IL7 ~ IL6←0
LD (ILH), 0y11101000 ; IL12, IL10 ~ IL8←0
EI ; IMF←1

```

(プログラム例 2) 割り込みラッチの読み出し

```

LD WA, (ILL) ; W←ILH, A←ILL

```

(プログラム例 3) 割り込みラッチのテスト

```

TEST (ILL).7 ; IL7 = 1 ならジャンプ
J F, code_addr($SET)

```

3.3 割り込み許可レジスタ (EIR)

ノンマスカブル割り込み(ソフトウェア割り込み、未定義命令割り込みとウォッチドッグタイマ割り込み)を除く割り込み要因に対して受け付けの許可/禁止を行うレジスタです。ノンマスカブル割り込みは、割り込み許可レジスタの内容にかかわらず受け付けられます。

割り込み許可レジスタは、割り込みマスタ許可フラグ(IMF)と割り込み個別許可フラグ(EF)で構成されています。割り込み許可レジスタは、SFR内の0x0003A, 0x0003Bおよび0x0003C, 0x0003D番地に割り付けられており、命令でリード/ライト(ビット操作命令などのリードモディファイライトも含む)できます。

3.3.1 割り込みマスタ許可フラグ (IMF)

マスカブル割り込み全体に対して受け付けの許可/禁止の制御を行うフラグです。“0”にクリアされると、すべてのマスカブル割り込みの受け付けは禁止状態であり、“1”にセットされていると、割り込み個別許可フラグで指定された割り込み受け付けが許可状態です。

割り込みが受け付けられると割り込みマスタ許可フラグはスタックに一時退避された後“0”にクリアされ、その他のマスカブル割り込みの受け付けを一時的に禁止します。割り込みサービスルーチンを実行後、割り込みリターン命令[RETI]/[RETN]によりスタックから読み出された値がセットされた割り込み受け付け前の状態に戻ります。

割り込みマスタ許可フラグは、EIRL(SFR内の0x0003A番地)のビット0に割り付けられており、命令でリード/ライトできます。通常、割り込みマスタ許可フラグのセット/クリアは、[EI]/[DI]命令で行います。なお、リセット時、割り込みマスタ許可フラグは“0”に初期化されます。

3.3.2 割り込み個別許可フラグ (EF30 ~ EF4)

各マスカブル割り込み要因に対し、個々に割り込み受け付けの許可/禁止の指定を行うフラグです。割り込み個別許可フラグの該当ビットが“1”なら割り込み受け付けを許可し、“0”なら禁止します。

なお、リセット時、割り込み個別許可フラグは“0”に初期化されます。個別許可フラグが“1”にセットされるまでマスカブル割り込みは受け付けられません。

注) メインプログラム内で、割り込み個別許可フラグ(EF)を操作する場合は、事前にマスタ許可フラグ(IMF)を“0”にクリアにしてから行ってください(DI命令による割り込みの禁止)。EFを操作した後は、必要に応じてIMFを“1”にセットしてください(EI命令による割り込みの許可)。

割り込みサービスルーチンでは、IMFは自動的に“0”になりますので、通常割り込みサービスルーチンの中でIMFを“0”にクリアする必要はありません。ただし、割り込みサービスルーチンの中で多重割り込みを使用する場合は、IMFを“1”にセットする前にEFを設定してください。

(プログラム例) 割り込みの個別許可とIMFのセット

```

DI ; IMF ← 0
LDW (EIRL), 0y1110100010100000 ; EF15~EF13, EF11, EF7, EF5←1
: ; 注) IMF はセットしない
: ; IMF ← 1
EI

```

割り込みラッチ(ILR)

ILR (0x00FE0)	7	6	5	4	3	2	1	0
Bit Symbol	IL7	IL6	IL5	IL4	IL3	-	-	-
Read/Write	R/W	R/W	R/W	R/W	R	R	R	R
リセット後	0	0	0	0	0	0	0	0
機能	INTTXD0	INTRXD0	INTTBT	INTWUC	INTWDT			

割り込みラッチ(ILH)

ILH (0x00FE1)		7	6	5	4	3	2	1	0
Bit Symbol	IL15	IL14	IL13	IL12	IL11	IL10	IL9	IL8	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット後	0	0	0	0	0	0	0	0	
機能	INTSIO0	INTTCA0	INTTC01	INTTC00	INTRTC	INTADC	INTVLTD	INT5	

割り込みラッチ(ILE)

ILE (0x00FE2)		7	6	5	4	3	2	1	0
Bit Symbol	IL23	IL22	IL21	IL20	IL19	IL18	IL17	IL16	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット後	0	0	0	0	0	0	0	0	
機能	INTTxD1	INTRxD1	INTTCB0	INTEMG0	INT3	INT2	INT1	INT0	

割り込みラッチ(ILD)

ILD (0x00FE3)		7	6	5	4	3	2	1	0
Bit Symbol	-	IL30	IL29	IL28	IL27	IL26	IL25	IL24	
Read/Write	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット後	0	0	0	0	0	0	0	0	
機能		INTTCC0T	INTTCC0P	INTSIO1/ INTSBIO	INTTxD2	INTRxD2	INTTC03	INTTC02	

IL30~IL4	割り込みラッチ		RD 時	WR 時
		0:	割り込み要求なし	割り込み要求のクリア(注 2,3)
		1:	割り込み要求あり	割り込み要求をクリアしない (1 を WR しても割り込みはセットされません)
IL3		0: 1:	割り込み要求なし 割り込み要求あり	-

注 1) IL3 は Read Only レジスタです。書き込みを行っても割り込みラッチは影響を受けません。

注 2) メインプログラム中で、割り込みラッチ(IL)を操作する場合は、事前にマスク許可フラグ(IMF)を"0"にクリアにしてから行ってください(DI 命令による割り込みの禁止)。IL を操作した後は、必要に応じて IMF を"1"にセットしてください(EI 命令による割り込みの許可)。

割り込みサービスルーチンでは、IMF は自動的に"0"になりますので、通常割り込みサービスルーチンの中で IMF を"0"にクリアする必要はありません。ただし、割り込みサービスルーチンの中で多重割り込みを使用する場合は、IMF を"1"にセットする前に IL を設定してください。

注 3) IL はビット操作などのリードモディファイライト命令でクリアしないでください。

注 4) ILL に対してリード命令を実行すると、ビット 0~2 は 0 が読み出されます。その他空きビットをリードすると 0 が読み出されます。

割り込み許可レジスタ(EIRL)

EIRL (0x0003A)		7	6	5	4	3	2	1	0
Bit Symbol	EF7	EF6	EF5	EF4	-	-	-	-	IMF
Read/Write	R/W	R/W	R/W	R/W	R	R	R	R	R/W
リセット後	0	0	0	0	0	0	0	0	0
機能	INTTXD0	INTRXD0	INTTBT	INTWUC					割り込み マスク許可 フラグ

割り込み許可レジスタ(EIRH)

EIRH (0x0003B)		7	6	5	4	3	2	1	0
Bit Symbol	EF15	EF14	EF13	EF12	EF11	EF10	EF9	EF8	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0	0
機能	INTSIO0	INTTCA0	INTTC01	INTTC00	INTRTC	INTADC	INTVLTD	INT5	

割り込み許可レジスタ(EIRE)

EIRE (0x0003C)		7	6	5	4	3	2	1	0
Bit Symbol	EF23	EF22	EF21	EF20	EF19	EF18	EF17	EF16	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0	0
機能	INTTXD1	INTRXD1	INTTCB0	INTEMG0	INT3	INT2	INT1	INT0	

割り込み許可レジスタ(EIRD)

EIRD (0x0003D)		7	6	5	4	3	2	1	0
Bit Symbol	-	EF30	EF29	EF28	EF27	EF26	EF25	EF24	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0	0
機能		INTTCC0T	INTTCC0P	INTSIO1/ INTSB10	INTTXD2	INTRXD2	INTTC03	INTTC02	

EF30~EF4 (ビットごとに指定)	割り込み個別許可フラグ	0:	各マスカブル割り込みの受け付け禁止
		1:	各マスカブル割り込みの受け付け許可
IMF	割り込みマスク許可フラグ	0:	各マスカブル割り込み全体の受け付け禁止
		1:	各マスカブル割り込み全体の受け付け許可

- 注 1) 割り込み許可フラグ (EF15~4)の変更と同時に IMF を“1”にセットしないでください。
- 注 2) メインプログラム中で、割り込み個別許可フラグ(EF)を操作する場合は、事前にマスク許可フラグ(IMF)を“0”にクリアにしてから行ってください(DI 命令による割り込みの禁止)。EF を操作した後は、必要に応じて IMF を“1”にセットしてください(EI 命令による割り込みの許可)。
- 割り込みサービスルーチンでは、IMF は自動的に“0”になりますので、通常割り込みサービスルーチンの中で IMF を“0”にクリアする必要はありません。ただし、割り込みサービスルーチンの中で多重割り込みを使用する場合は、IMF を“1”にセットする前に EF を設定してください。
- 注 3) EIRL に対してリード命令を実行すると、ビット 3~1 は 0 が読み出されます。その他空きビットをリードすると 0 が読み出されます。

3.4 マスカブル割り込み優先順位変更機能

マスカブル割り込み(IL4～IL30)は、基本優先順位5～31とは別にLevel0～3の4段階で割り込み優先順位を変更することもできます。割り込み優先順位は、割り込み優先順位変更制御レジスタ(ILPRS1～ILPRS7)によって変更することが可能です。割り込み優先順位を高くする場合は、Levelの数字が大きい方、優先順位を低くする場合は、Levelの数字が小さい方を設定してください。同一のLevelで異なるマスカブル割り込みが同時に発生した場合は、基本優先順位が高い方が優先して割り込み処理が行われます。例えばILPRS1レジスタを0xC0に設定した状態で、IL4とIL7の割り込みが同時に発生した場合、IL7が優先して割り込み処理が実行されます。(EF4とEF7が許可されていることが前提です)

リセット解除後、全てのマスカブル割り込みは割り込み優先順位がLevel0(最も低い)に設定されます。

注) メインプログラム中で、割り込み優先順位変更制御レジスタ(ILPRS1～7)を操作する場合は、事前にマスク許可フラグ(IMF)を"0"にクリアにしてから行ってください(DI命令による割り込みの禁止)。ILPRS1～7を操作した後は、必要に応じてIMFを"1"にセットしてください(EI命令による割り込みの許可)。

割り込みサービスルーチンでは、IMFは自動的に"0"になりますので、通常割り込みサービスルーチンの中でIMFを"0"にクリアする必要はありません。ただし、割り込みサービスルーチンの中で多重割り込みを使用する場合は、IMFを"1"にセットする前にILPRS1～7を設定してください。

割り込み優先順位変更制御レジスタ1

ILPRS1 (0x00FF0)	7	6	5	4	3	2	1	0
Bit Symbol	IL07P		IL06P		IL05P		IL04P	
Read/Write	R/W		R/W		R/W		R/W	
リセット後	0	0	0	0	0	0	0	0

IL07P	IL7の割り込み優先順位の設定	00:	Level0 (優先順位 低)
IL06P	IL6の割り込み優先順位の設定	01:	Level1
IL05P	IL5の割り込み優先順位の設定	10:	Level2
IL04P	IL4の割り込み優先順位の設定	11:	Level3 (優先順位 高)

割り込み優先順位変更制御レジスタ2

ILPRS2 (0x00FF1)	7	6	5	4	3	2	1	0
Bit Symbol	IL11P		IL10P		IL09P		IL08P	
Read/Write	R/W		R/W		R/W		R/W	
リセット後	0	0	0	0	0	0	0	0

IL11P	IL11の割り込み優先順位の設定	00:	Level0 (優先順位 低)
IL10P	IL10の割り込み優先順位の設定	01:	Level1
IL09P	IL9の割り込み優先順位の設定	10:	Level2
IL08P	IL8の割り込み優先順位の設定	11:	Level3 (優先順位 高)

割り込み優先順位変更制御レジスタ3

ILPRS3 (0x00FF2)	7	6	5	4	3	2	1	0
Bit Symbol	IL15P		IL14P		IL13P		IL12P	
Read/Write	R/W		R/W		R/W		R/W	
リセット後	0	0	0	0	0	0	0	0

IL15P	IL15の割り込み優先順位の設定	00:	Level0 (優先順位 低)
IL14P	IL14の割り込み優先順位の設定	01:	Level1
IL13P	IL13の割り込み優先順位の設定	10:	Level2
IL12P	IL12の割り込み優先順位の設定	11:	Level3 (優先順位 高)

割り込み優先順位変更制御レジスタ 4

ILPRS4 (0x00FF3)		7	6	5	4	3	2	1	0
Bit Symbol	IL19P		IL18P		IL17P		IL16P		
Read/Write	R/W		R/W		R/W		R/W		
リセット後	0	0	0	0	0	0	0	0	0

IL19P	IL19 の割り込み優先順位の設定	00: 01: 10: 11:	Level0 (優先順位 低)
IL18P	IL18 の割り込み優先順位の設定		Level1
IL17P	IL17 の割り込み優先順位の設定		Level2
IL16P	IL16 の割り込み優先順位の設定		Level3 (優先順位 高)

割り込み優先順位変更制御レジスタ 5

ILPRS5 (0x00FF4)		7	6	5	4	3	2	1	0
Bit Symbol	IL23P		IL22P		IL21P		IL20P		
Read/Write	R/W		R/W		R/W		R/W		
リセット後	0	0	0	0	0	0	0	0	0

IL23P	IL23 の割り込み優先順位の設定	00: 01: 10: 11:	Level0 (優先順位 低)
IL22P	IL22 の割り込み優先順位の設定		Level1
IL21P	IL21 の割り込み優先順位の設定		Level2
IL20P	IL20 の割り込み優先順位の設定		Level3 (優先順位 高)

割り込み優先順位変更制御レジスタ 6

ILPRS6 (0x00FF5)		7	6	5	4	3	2	1	0
Bit Symbol	IL27P		IL26P		IL25P		IL24P		
Read/Write	R/W		R/W		R/W		R/W		
リセット後	0	0	0	0	0	0	0	0	0

IL27P	IL27 の割り込み優先順位の設定	00: 01: 10: 11:	Level0 (優先順位 低)
IL26P	IL26 の割り込み優先順位の設定		Level1
IL25P	IL25 の割り込み優先順位の設定		Level2
IL24P	IL24 の割り込み優先順位の設定		Level3 (優先順位 高)

割り込み優先順位変更制御レジスタ 7

ILPRS7 (0x00FF6)		7	6	5	4	3	2	1	0
Bit Symbol	-		IL30P		IL29P		IL28P		
Read/Write	R/W		R/W		R/W		R/W		
リセット後	0	0	0	0	0	0	0	0	0

-	-	00: 01: 10: 11:	Level0 (優先順位 低)
IL30P	IL30 の割り込み優先順位の設定		Level1
IL29P	IL29 の割り込み優先順位の設定		Level2
IL28P	IL28 の割り込み優先順位の設定		Level3 (優先順位 高)

3.5 割り込み処理

割り込み要求は、割り込みが受け付けられるか、リセット動作または命令によって、割り込みラッチが“0”にクリアされるまで保持されます。割り込み受け付け処理は、実行中の命令が終了したあと、8マシンサイクルを要して実行されます。割り込みサービスタスクは、割り込みリターン命令 [RETI] (マスカブル割り込みの場合)/[RETN] (ノンマスカブル割り込みの場合)を実行して終了します。

3.5.1 初期設定

割り込みを利用するには、事前に SP(スタックポインタ)の設定が必要です。SP は、スタックの先頭番地を指す 16 ビットのレジスタです。SP は、サブルーチンコール、プッシュ命令実行時、および割り込み受け付け時にポストデクリメントされ、リターン、ポップ命令実行時にプリインクリメントされます。従って、スタックはアドレスの若い方に向かって深くなりますので、SP の設定値に対し適切なサイズのスタック領域を確保してください。

リセット後、SP は 0x00FF に初期化されます。SP を変更する場合は、リセット直後か、割り込みマスタ許可フラグ(IMF)が“0”的に行なってください。

(プログラム例) SP の設定

LD	SP, 0x023F	; SP = 0x023F
LD	SP, SP+0x04	; SP = SP + 0x04
ADD	SP, 0x0010	; SP = SP + 0x0010

3.5.2 割り込み受け付け処理

割り込み受け付け処理は、次の動作を自動的に行ないます。

1. 割り込みマスタ許可フラグ(IMF)を“0”にクリアし、そのあとのマスカブル割り込みの受け付けを一時的に禁止します。
2. 受け付けた割り込み要因の割り込みラッチを“0”にクリアします。
3. プログラムカウンタ(PC) プログラムステータスワード(PSW) および割り込み受け付け前の IMF の内容をスタックに退避します(PSW + IMF, PCH, PCL の順にプッシュダウンされます)。スタックポインタ(SP)は 3 回デクリメントされます。
4. 割り込み要因に応じたベクタテーブルアドレスから割り込みサービスルーチンのエントリーアドレス(割り込みベクタ)を読み出し、プログラムカウンタにセットします。
5. 割り込みサービスルーチンのエントリーアドレスに格納されている命令の実行に移ります。

注) PSW の内容がスタックに退避される際、同時にレジスタバンクおよび IMF の状態も退避されます。

例: INTTBT の受け付け処理におけるベクタテーブルアドレスと割り込みサービスルーチンのエンタリーアドレスの対応




図 3-2 ベクターテーブルアドレスとエントリーアドレス

割り込みサービス中にマスカブル割り込みが発生しても、割り込みマスタ許可フラグが“1”にセットされるまで受け付けられません。従って、多重割り込みを行う場合は、割り込みサービスルーチンの中で、割り込みマスタ許可フラグを“1”にセットします。その際、割り込み個別許可フラグにより、受け付けてよい割り込み要因を選択的に許可します。過重なネスティングを防ぐため、現在受け付けている割り込みの割り込み個別許可フラグは、割り込みマスタ許可フラグを“1”にセットする前にクリアしてください。また、ノンマスカブル割り込みは、割り込み要求の間隔より割り込み処理時間が短くなるようにしてください。

3.5.3 汎用レジスタ退避/復帰処理

割り込み受け付け処理で、プログラムカウンタとプログラムステータスワードは自動的にスタックに退避されますが、汎用レジスタは自動的には退避されません。これらのレジスタ類の退避処理が必要な場合は、プログラムで行います。また、多重割り込みを行う場合、退避用のデータメモリ領域が重ならないようにする必要があります。

汎用レジスタの退避には、次の 3 つの方法があります。

3.5.3.1 プッシュ/ポップ命令による汎用レジスタの退避/復帰

特定のレジスタのみ退避する場合や同一の割り込み要因の多重化の場合には、プッシュ/ポップ命令により汎用レジスタの退避/復帰を行います。

(プログラム例) プッシュ/ポップによるレジスタの退避/復帰

PINT _{xx}	PUSH	WA	; WA レジスタペアをスタックに退避
割り込み処理			
	POP	WA	; WA レジスタペアをスタックから復帰
	RETI		; リターン




図 3-3 プッシュ/ポップ命令による汎用レジスタの退避/復帰処理

3.5.3.2 転送命令による汎用レジスタの退避/復帰

多重割り込みを行わない割り込み処理において、特定のレジスタのみ退避する場合は、データメモリとの転送命令により汎用レジスタの退避/復帰を行います。

(プログラム例) データメモリとの転送命令によるレジスタの退避/復帰

```
PINTxx: LD (GSAVA), A ; A レジスタの退避
          [割り込み処理]
LD A, (GSAVA) ; A レジスタの復帰
RETI ; リターン
```




図 3-4 割り込み処理における汎用レジスタの退避/復帰処理

3.5.3.3 レジスタバンクによる汎用レジスタの退避/復帰

多重割り込みを行わない割り込み処理において、汎用レジスタを一括して待避/復帰する場合は、レジスタバンク機能を使用します。レジスタバンク機能によって汎用レジスタを待避(切り替え)するには、割り込みサービススタスクの先頭でレジスタバンクの操作命令(LD RBS,1 など)を実行します。レジスタバンクは、RETI 命令が実行されると PSW の内容に従ってメインタスクで使用していたレジスタバンクに自動的に復帰しますので、割り込みサービススタスクの最後でレジスタバンクの操作命令を再度実行する必要はありません。

注) レジスタバンクは、2 BANK (BANK0 と 1)内蔵しています。1 つの BANK には、8 ビット汎用レジスタ W, A, B, C, D, E, H, L、16 ビット汎用レジスタ IX, IY が含まれています。

(プログラム例) データメモリとの転送命令によるレジスタの退避/復帰 (メインタスクでレジスタバンクの BANK0 を使用している場合)

```
PINTxx: LD RBS, 1 ; レジスタバンクを BANK1 に切り替え
          [割り込み処理]
RETI ; リターン
          (PSW のリストアによって自動的にメインタスクで使用していた BANK0 に戻る)
```




図 3-5 レジスタバンクによる汎用レジスタの待避/復帰

3.5.4 割り込みリターン

割り込みリターン命令は、次の動作を行います。

[RETI] / [RETN] 割り込みリターン
① プログラムカウンタ、プログラムステータスワード(レジスタバンク)および IMF の内容をスタックからそれぞれリストアします。
② スタックポインタを 3 回インクリメントします。

3.6 ソフトウェア割り込み(INTSWI)

SWI命令を実行することにより、ソフトウェア割り込みが発生し、直ちに割り込み処理に入ります(最優先割り込み)。

SWI命令は、次に示すアドレスエラー検出またはデバッグging以外には使用しないでください。

3.6.1 アドレスエラー検出

CPUが何らかの原因(ノイズなど)により、メモリの存在しないアドレスから命令フェッチを行った場合、0xFFが読み込まれます。コード0xFFは、SWI命令ですのでソフトウェア割り込みが発生し、これによりアドレスエラーの検出ができます。また、プログラムメモリの不使用領域をすべて0xFFで埋めておくことで、アドレスエラー検出範囲がよりいっそう広がります。

ソフトウェア割り込みが発生した場合は、以下のプログラムに示すようにシステムクロッククリセットが発生するようにしておくことを推奨します。

(プログラム例) アドレスエラー検出後、システムクロッククリセットを発生させる

```

INTSWI:      LD      (SYSCR2),0x10      ; システムクロッククリセット
              RETN      ; ダミー命令

vector section romdata abs = 0x1FFFC
DW          code_addr(INTSWI)

```

3.6.2 デバッグging

SWI命令をソフトウェアブレークポイント設定アドレスに置くことによって、デバッグging効率を高めることができます。

3.7 未定義命令割り込み(INTUNDEF)

命令セットで定義されていない命令をフェッチし、実行しようとした場合は、INTUNDEFが発生し、割り込み処理に入ります。INTUNDEFはほかのノンマスカブル割り込み処理中でも受け付けられ、現在の処理を中断、即、INTUNDEF割り込み処理に入ります。

注) 未定義命令割り込み(INTUNDEF)は、ソフトウェア割り込み(INTSWI)と同じ割り込みベクタアドレスへジャンプします。

第4章 外部割り込み制御回路

外部割り込みは、端子に入力される信号の変化を検出して割り込み要求信号を発生させる機能です。デジタル式のノイズキャンセラを内蔵しており、所定の幅のノイズを除去することができます。

4.1 構成

外部割り込み制御回路は、ノイズキャンセラ、エッジ検出回路、レベル検出回路、割り込み要求信号発生回路から構成されています。

外部から入力された信号はノイズキャンセラによってノイズが除去されたあと、各外部割り込みごとに立ち上がり/立ち下がり/レベル検出回路に入力されます。




図 4-1 外部割り込み 0/5




図 4-2 外部割り込み 1/2/3

4.2 制御

外部割り込みは下記のレジスタで制御されます。

低消費電力レジスタ 3

INT5EN	INT5 制御	0 1	Disable Enable
INT3EN	INT3 制御	0 1	Disable Enable
INT2EN	INT2 制御	0 1	Disable Enable
INT1EN	INT1 制御	0 1	Disable Enable
INT0EN	INT0 制御	0 1	Disable Enable

- 注 1) INTxEN ($x=0\sim3,5$)が"0"にクリアされているとき、外部割り込みへのクロック供給が停止されます。このとき、各外部割り込みの制御レジスタに書き込んだデータは無効となります。外部割り込みを使用するときには、INTxEN を"1"にセットしてから、各外部割り込みの制御レジスタにデータを書き込んでください。

注 2) INTxEN を変更するときに、割り込み要求信号が発生することがあります。INTxEN を変更するときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、INTxEN 変更から NORMAL1/2, IDLE1/2 モードでは 2/fcgck+3/fspl[s]、SLOW1/2, SLEEP1 モードでは 12/fs[s]待ち、割り込みラッチをクリアしてください。

注 3) POFFCR3 のビット 7~6 は"0"が読み出されます。

外部割り込み制御レジスタ 1

INI1LVL	外部割り込み 1 の割り込み要求信号発生時のノイズキャンセラ通過信号レベル	0: 初期状態あるいは信号レベルが "L" 1: 信号レベルが "H"
INT1ES	外部割り込み 1 の割り込み要求発生条件選択	00: ノイズキャンセラ通過信号の立ち上がりエッジで割り込み要求発生 01: ノイズキャンセラ通過信号の立ち下がりエッジで割り込み要求発生 10: ノイズキャンセラ通過信号の両エッジで割り込み要求発生 11: Reserved
INT1NC	外部割り込み 1 のノイズキャンセラサンプリング間隔設定	NORMAL1/2, IDLE1/2 SLOW1/2, SLEEP1 00: fcgck [Hz] 00: fs/4 [Hz] 01: fcgck / 2 ² [Hz] 01: fs/4 [Hz] 10: fcgck / 2 ³ [Hz] 10: fs/4 [Hz] 11: fcgck / 2 ⁴ [Hz] 11: fs/4 [Hz]

- 注 1) f_{cgck} : ギクロック[Hz]、 f_s : 低周波クロック[Hz]

注 2) 動作モード遷移時に割り込み要求が発生することがあります。動作モードを遷移するときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、NORMAL1/2, IDLE1/2 モードから SLOW1/2, SLEEP1 モードに切り替える場合、動作モードが切り変わってから $12/f_s[s]$ 待ち割り込みラッチをクリアしてください。また、SLOW1/2, SLEEP1 モードから NORMAL1/2, IDLE1/2 モードに切り替える場合、動作モードが切り替わってから $2/f_{cgck}+3/fspl[s]$ 待ち、割り込みラッチをクリアしてください。

注 3) EINTCRx を変更するときに割り込み要求が発生することがあります。これらの動作をするときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、変更から NORMAL1/2, IDLE1/2 モードでは $2/f_{cgck}+3/fspl[s]$ 、SLOW1/2, SLEEP1 モードでは $12/f_s[s]$ 待ち、割り込みラッチをクリアしてください。

- 注 4) EINTCRx<INTxLVL>は、割り込み要求信号が発生するたびに内容が更新されます。
 注 5) EINTCR1 のビット 7 ~ 5 は"0"が読み出されます。

外部割り込み制御レジスタ 2

EINTCR2 (0x00FD9)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	INT2LVL	INT2ES		INT2NC	
Read/Write	R	R	R	R	R/W		R/W	
リセット後	0	0	0	0	0	0	0	0

INI2LVL	外部割り込み 2 の割り込み要求信号発生時のノイズキャンセラ通過信号レベル	0: 初期状態あるいは信号レベルが "L" 1: 信号レベルが "H"
INT2ES	外部割り込み 2 の割り込み要求発生条件選択	00: ノイズキャンセラ通過信号の立ち上がりエッジで割り込み要求発生 01: ノイズキャンセラ通過信号の立ち下がりエッジで割り込み要求発生 10: ノイズキャンセラ通過信号の両エッジで割り込み要求発生 11: Reserved
INT2NC	外部割り込み 2 のノイズキャンセラサンプリング間隔設定	NORMAL1/2, IDLE1/2 00: fcgck [Hz] 01: fcgck / 2 ² [Hz] 10: fcgck / 2 ³ [Hz] 11: fcgck / 2 ⁴ [Hz] SLOW1/2, SLEEP1 00: fs/4 [Hz] 01: fs/4 [Hz] 10: fs/4 [Hz] 11: fs/4 [Hz]

- 注 1) fcgck: ギアクロック[Hz]、fs: 低周波クロック[Hz]
 注 2) 動作モード遷移時に割り込み要求が発生することがあります。動作モードを遷移するときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、NORMAL1/2, IDLE1/2 モードから SLOW1/2, SLEEP1 モードに切り替える場合、動作モードが切り変わってから 12/fs[s]待ち割り込みラッチをクリアしてください。また、SLOW1/2, SLEEP1 モードから NORMAL1/2, IDLE1/2 モードに切り替える場合、動作モードが切り替わってから 2/fcgck+3/fsp[s]待ち、割り込みラッチをクリアしてください。
 注 3) EINTCRx を変更するときに割り込み要求が発生することがあります。これらの動作をするときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、変更から NORMAL1/2, IDLE1/2 モードでは 2/fcgck+3/fsp[s]、SLOW1/2, SLEEP1 モードでは 12/fs[s]待ち、割り込みラッチをクリアしてください。
 注 4) EINTCRx<INTxLVL>は、割り込み要求信号が発生するたびに内容が更新されます。
 注 5) EINTCR2 のビット 7 ~ 5 は"0"が読み出されます。

外部割り込み制御レジスタ 3

EINTCR3 (0x00FDA)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	INT3LVL	INT3ES		INT3NC	
Read/Write	R	R	R	R	R/W		R/W	
リセット後	0	0	0	0	0	0	0	0

INI3LVL	外部割り込み 3 の割り込み要求信号発生時のノイズキャンセラ通過信号レベル	0: 初期状態あるいは信号レベルが "L" 1: 信号レベルが "H"
INT3ES	外部割り込み 3 の割り込み要求発生条件選択	00: ノイズキャンセラ通過信号の立ち上がりエッジで割り込み要求発生 01: ノイズキャンセラ通過信号の立ち下がりエッジで割り込み要求発生 10: ノイズキャンセラ通過信号の両エッジで割り込み要求発生 11: Reserved
INT3NC	外部割り込み 3 のノイズキャンセラサンプリング間隔設定	NORMAL1/2, IDLE1/2 00: fcgck [Hz] 01: fcgck / 2 ² [Hz] 10: fcgck / 2 ³ [Hz] 11: fcgck / 2 ⁴ [Hz] SLOW1/2, SLEEP1 00: fs/4 [Hz] 01: fs/4 [Hz] 10: fs/4 [Hz] 11: fs/4 [Hz]

- 注 1) fcgck: ギアクロック[Hz]、fs: 低周波クロック[Hz]
 注 2) 動作モード遷移時に割り込み要求が発生することがあります。動作モードを遷移するときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、NORMAL1/2,

IDLE1/2 モードから SLOW1/2,SLEEP1 モードに切り替える場合、動作モードが切り変わってから $12/fs[s]$ 待ち割り込みラッチをクリアしてください。また、SLOW1/2, SLEEP1 モードから NORMAL1/2,IDLE1/2 モードに切り替える場合、動作モードが切り変わってから $2/fcgck+3/fsp[s]$ 待ち、割り込みラッチをクリアしてください。

- 注 3) EINTCRx を変更するときに割り込み要求が発生することがあります。これらの動作をするときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、変更から NORMAL1/2, IDLE1/2 モードでは $2/fcgck+3/fsp[s]$ 、SLOW1/2, SLEEP1 モードでは $12/fs[s]$ 待ち、割り込みラッチをクリアしてください。
- 注 4) EINTCRx<INTxLVL>は、割り込み要求信号が発生するたびに内容が更新されます。
- 注 5) EINTCR3 のビット 7 ~ 5 は"0"が読み出されます。

4.3 機能

外部割り込み 1~3 は、割り込み要求信号を発生するときの条件とノイズキャンセル時間を設定することができます。

外部割り込み 0、5 の割り込み要求信号を発生するの条件とノイズキャンセル時間は固定です。

表 4-1 外部割り込み

要因	端子名	許可条件	割り込み要求信号発生条件	外部割り込み端子入力信号の幅とノイズ除去	
				NORMAL1/2、IDLE1/2	SLOW1/2、SLEEP1
INT0	INT0	IMF AND EF16 = 1	立ち下がりエッジ	1 /fcgck 未満 : ノイズ 1/fcgck 以上、 2/fcgck 未満 : 不定 2/fcgck 以上 : 信号	4 /fs 未満 : ノイズ 4/fs 以上、 8/fs 未満 : 不定 8/fs 以上 : 信号
INT1	INT1	IMF AND EF17 = 1	立ち下がりエッジ 立ち上がりエッジ 両エッジ	2 /fspl 未満 : ノイズ 2/fspl 以上、 3/fspl+1/fcgck 未満 : 不定 3/fspl+1/fcgck 以上 : 信号	4 /fs 未満 : ノイズ 4/fs 以上、 8/fs 未満 : 不定 8/fs 以上 : 信号
INT2	INT2	IMF AND EF18 = 1	立ち下がりエッジ 立ち上がりエッジ 両エッジ	2 /fspl 未満 : ノイズ 2/fspl 以上、 3/fspl+1/fcgck 未満 : 不定 3/fspl+1/fcgck 以上 : 信号	4 /fs 未満 : ノイズ 4/fs 以上、 8/fs 未満 : 不定 8/fs 以上 : 信号
INT3	INT3	IMF AND EF19 = 1	立ち下がりエッジ 立ち上がりエッジ 両エッジ	2 /fspl 未満 : ノイズ 2/fspl 以上、 3/fspl+1/fcgck 未満 : 不定 3/fspl+1/fcgck 以上 : 信号	4 /fs 未満 : ノイズ 4/fs 以上、 8/fs 未満 : 不定 8/fs 以上 : 信号
INT5	INT5	IMF AND EF8 = 1	立ち下がりエッジ	1 /fcgck 未満 : ノイズ 1/fcgck 以上、 2/fcgck 未満 : 不定 2/fcgck 以上 : 信号	4 /fs 未満 : ノイズ 4/fs 以上、 8/fs 未満 : 不定 8/fs 以上 : 信号

注 1) ffcgck : ギクロック [Hz]、 fs : 低周波クロック [Hz]、 fspl : サンプリング間隔 [Hz]

4.3.1 低消費電力機能

外部割り込みは、その機能を使用しないとき、低消費電力レジスタ(POFFCR3)によって不要な電力を押さえる機能を持っています。

POFFCR3<INTxEN>を"0"に設定すると、外部割り込みへの基本クロックが停止(Disable)され不要な電力を押さえることができます。ただしこのとき外部割り込みが使用できなくなります。POFFCR3<INTxEN>を"1"に設定すると外部割り込みへの基本クロックが供給(Enable)され外部割り込みが使用可能になります。

リセット後、POFFCR3<INTxEN>は"0"に初期化されますので、外部割り込みは使用不可の設定となります。よって、初めて外部割り込み機能を使用するときには、プログラムの初期設定(外部割り込みの制御レジスタを操作する前)で必ず POFFCR3<INTxEN>を"1"に設定してください。

注 1) INTxEN を変更するときに、割り込み要求信号が発生することがあります。INTxEN を変更するときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、変更から NORMAL1/2、IDLE1/2 モードでは 2/fcgck+3/fspl[s]、SLOW1/2、SLEEP1 モードでは 12/fs[s]待ち、割り込みラッチをクリアしてください。

4.3.2 外部割り込み 0

外部割り込み 0 は INT0 端子の立ち下がりエッジを検出して割り込み要求信号を発生します。

NORMAL1/2、IDLE1/2 モード時、1/fcgck 未満のパルスはノイズとして除去され、2/fcgck 以上のパルスは確実に信号と見なされます。

SLOW/SLEEP モード時、4/fs 未満のパルスはノイズとして除去され、8/fs 以上のパルスは確実に信号と見なされます。

4.3.3 外部割り込み 1/2/3

外部割り込み 1/2/3 は INT1、INT2、INT3 端子の立ち下がり、立ち上がり、両エッジを検出して割り込み要求信号を発生します。

4.3.3.1 割り込み要求信号発生条件検出機能

外部割り込み 1/2/3 は、EINTCRx<INTxES>で割り込み要求信号発生条件を選択します。

表 4-2 割り込み要求発生エッジ選択

EINTCRx<INTxES>	検出エッジ
00	立ち上がり
01	立ち下がり
10	両エッジ
11	Reserved

注) x : 1 ~ 3

4.3.3.2 割り込み要求信号発生時のノイズキャンセラ通過信号モニタ機能

割り込み要求発生時のノイズキャンセラ通過後の信号レベルを EINTCRx<INTxLVL>で読み出すことができます。検出エッジに両エッジを選択したとき EINTCRx<INTxLVL>を読み出すことで、割り込み発生時のエッジを確定できます。




図 4-3 割り込み要求発生と EINTCRx<INTxLVL>

4.3.3.3 ノイズキャンセル時間選択機能

NORMAL1/2、IDLE1/2 モードでは、INTx 端子の状態を fcgck でサンプリングした後に、EINTCRx<INTxNC>で選択されたサンプリング間隔でサンプリングし、3 回同じレベルが連続すると信号としてみななし、それ以外はノイズとして除去します。

信号として通過する信号幅、ノイズとして除去される信号幅の詳細については、表 4-1 を参照してください。

表 4-3 ノイズキャンセラのサンプリングロック

EINTCRx<INTxNC>	サンプリング間隔
00	fcgck
01	fcgck/2 ²
10	fcgck/2 ³
11	fcgck/2 ⁴




図 4-4 ノイズキャンセル動作

SLOW1/2、SLEEP1 モードでは、低周波クロックを 4 分周したクロックでノイズキャンセラ通過後の信号をサンプリングし、2 回同じレベルが連続すると信号として見なされます。

信号として通過する信号幅、ノイズとして除去される信号幅の詳細については、表 4-1 を参照してください。

IDLE0、SLEEP0、STOP モードではノイズキャンセラのサンプリング動作が停止するため、外部割り込みを使用することができません。NORMAL1/2 モード、IDLE1/2 モード、SLOW1/2、SLEEP1 モードにもどるとサンプリング動作が再開します。

- 注 1) 外部割り込み端子をサンプリリングするタイミングで連続してノイズが入力された場合、ノイズキャンセル機能は正常に動作しません。外部から入力されるノイズの周期にあわせ、EINTCRx<INTxNC>を選択してください。
- 注 2) 外部割り込み端子を出力ポートとして使用すると、出力モードに切り替えたときポートへの入力信号が"L"に固定されるため割り込み要求が発生します。出力ポートとして使用するときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止してください。
- 注 3) 動作モード遷移時に割り込み要求が発生することがあります。動作モード遷移を変更するときには、該当する割り込み許可レジスタを"0"にクリアして割り込み発生を禁止した状態で行ってください。その後、割り込みを許可する前に、NORMAL1/2、IDLE1/2 モードから SLOW1/2、SLEEP1 モードに切り替える場合、動作モードが切り変わってから $12/fs[s]$ 待ち割り込みラッチをクリアしてください。また、SLOW1/2、SLEEP1 モードから NORMAL1/2、IDLE1/2 モードに切り替える場合、動作モードが切り替わってから $2/fcgck+3/fspl[s]$ 待ち、割り込みラッチをクリアしてください。

4.3.4 外部割り込み 5

外部割り込み 5 は $\overline{\text{INT5}}$ 端子の立ち下がりエッジを検出して割り込み要求信号を発生します。

NORMAL1/2、IDLE1/2 モード時、 $1/fcgck$ 未満のパルスはノイズとして除去され、 $2/fcgck$ 以上のパルスは確実に信号と見なされます。

SLOW/SLEEP モード時、 $4/fs$ 未満のパルスはノイズとして除去され、 $8/fs$ 以上のパルスは確実に信号と見なされます。

信号として通過する信号幅、ノイズとして除去される信号幅の詳細については、表 4-1 を参照してください。

第5章 ウオッチドッグタイマ(WDT)

ウォッチドッグタイマは、ノイズなどの原因による誤動作（暴走）やデッドロック状態を速やかに検出し、正常な状態に戻すことを目的としたフェイルセーフ機能です。

ウォッチドッグタイマによる暴走検出信号は、ウォッチドッグ割り込み要求信号、またはウォッチドッグタイマリセット信号のいずれかをプログラムで選択することができます。

注) 外乱ノイズなどの影響によってはウォッチドッグタイマが完全な機能を果たせない場合がありますので、機器設計時には十分な考慮が必要です。

5.1 構成




図 5-1 ウォッチドッグタイマの構成

5.2 制御

ウォッチドッグタイマは、ウォッチドッグタイマ制御レジスタ(WDCTR)、ウォッチドッグタイマ制御コードレジスタ(WDCDR)、ウォッチドッグタイマカウンタモニタ(WDCNT)、ウォッチドッグタイマステータス(WDST)で制御されます。

なおウォッチドッグタイマはリセット後のウォーミングアップ動作終了直後、自動的に許可になります。

ウォッチドッグタイマ制御レジスタ

WDCTR (0x00FD4)	7	6	5	4	3	2	1	0	
	Bit Symbol	-	-	WDTEN	WDTW		WDTT		WDTOUT
	Read/Write	R	R	R/W	R/W		R/W		R/W
	リセット後	1	0	1	0	0	1	1	0

WDTEN	ウォッチドッグタイマ動作の許可/禁止	0 : 禁止 1 : 許可					
WDTW	8ビットアップカウンタクリアのクリア時間の設定	00 :	8ビットアップカウンタのオーバーフロー時間のどこでクリアコードを書き込んでも8ビットアップカウンタをクリアする。				
		01 :	8ビットアップカウンタのオーバーフロー時間の前半1/4以下のタイミングでクリアコードを書き込むとウォッチドッグタイマ割り込み要求が発生する。オーバーフロー時間の前半1/4を超えたタイミングでクリアコードを書き込むと8ビットアップカウンタをクリアする。				
		10 :	8ビットアップカウンタのオーバーフロー時間の前半1/2以下のタイミングでクリアコードを書き込むとウォッチドッグタイマ割り込み要求が発生する。オーバーフロー時間の前半1/2を超えたタイミングでクリアコードを書き込むと8ビットアップカウンタをクリアする。				
		11 :	8ビットアップカウンタのオーバーフロー時間の前半3/4以下のタイミングでクリアコードを書き込むとウォッチドッグタイマ割り込み要求が発生する。オーバーフロー時間の前半3/4を超えたタイミングでクリアコードを書き込むと8ビットアップカウンタをクリアする。				
WDTT	8ビットアップカウンタのオーバーフロー時間の設定	NORMAL モードの時			SLOW モードの時		
		DV9CK=0 の時	DV9CK=1 の時				
		00 :	$2^{18}/fcgck$	$2^{11}/fs$	$2^{11}/fs$		
		01 :	$2^{20}/fcgck$	$2^{13}/fs$	$2^{13}/fs$		
		10 :	$2^{22}/fcgck$	$2^{15}/fs$	$2^{15}/fs$		
WDTOUT	8ビットアップカウンタのオーバーフロー検出信号の選択	11 :	$2^{24}/fcgck$	$2^{17}/fs$	$2^{17}/fs$		
		0 :	ウォッチドッグタイマ割り込み要求信号				
		1 :	ウォッチドッグタイマリセット要求信号				

注 1) fcgck: ギアクロック[Hz]、fs: 低周波クロック[Hz]

注 2) WDCTR<WDTW>、WDCTR<WDTT>、WDCTR<WDTOUT>は WDCTR<WDTEN>が"1"のとき変更することができます。WDCTR<WDTEN>が"1"のときには、WDCTR<WDTEN>を"0"にクリアした後、WDCDR に Disable コード(0xB1)を書き込み、ウォッチドッグタイマ動作を禁止させてください。なお、WDCTR<WDTEN>を"1"にセットするときには同時に変更することができます。

注 3) WDCTR のビット 7、ビット 6 を読み出すと、それぞれ"1"、"0"が読み出されます。

ウォッチ ドッグタイマ制御コードレジスタ

WDCDR (0x00FD5)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	WDTCR2							
	リセット後	0	0	0	0	0	0	0	0

WDTCR2	ウォッチ ドッグタイマの制御コード書き込み	0x4E : ウォッチ ドッグタイマのクリア(Clear コード) 0XB1 : WDCTR<WDTEN>が"0"のとき、ウォッチ ドッグタイマ動作を禁止し、8 ビットアップカウンタをクリアする(Disable コード) その他 : 無効
--------	-----------------------	---

注) WDCDR は Write only レジスタです。ビット操作などのリードモディファイライト命令でアクセスしてはいけません。

8 ビットアップカウンタモニタ

WDCNT (0x00FD6)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	WDCNT							
	リセット後	0	0	0	0	0	0	0	0

WDCNT	8 ビットアップカウンタのカウント値モニタ	8 ビットアップカウンタのカウント値が読み出されます。
-------	-----------------------	-----------------------------

ウォッチ ドッグタイマステータス

WDST (0x00FD7)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	-	WINTST2	WINTST1	WDTST
	リセット後	0	1	0	1	1	0	0	1

WINTST2	ウォッチ ドッグタイマ割り込み要求信号要因ステータス 2	0 : ウォッチ ドッグタイマ割り込み要求信号発生なし 1 : 8 ビットアップカウンタのオーバーフローによるウォッチ ドッグタイマ割り込み要求信号発生
WINTST1	ウォッチ ドッグタイマ割り込み要求信号要因ステータス 1	0 : ウォッチ ドッグタイマ割り込み要求信号発生なし 1 : 8 ビットアップカウンタをクリア時間外でクリアしたことによるウォッチ ドッグタイマ割り込み要求信号発生
WDTST	ウォッチ ドッグタイマ動作状態ステータス	0 : 動作禁止状態 1 : 動作許可状態

注 1) WDST を読み出すと、WDST<WINTST2>、WDST<WINTST1>は"0"にクリアされます。

注 2) WDST のビット 7~3 を読み出すと、リセット後の値が読み出されます。

5.3 機能

ウォッチドッグタイマは8ビットアップカウンタのオーバーフロー検出、8ビットアップカウンタクリアの禁止時間でのクリア動作検出により、CPUの暴走、デッドロックを検出することができます。

また、8ビットアップカウンタのカウント値を不定期に読み出し、前回の読み出し値と比較することで、ウォッチドッグタイマの停止などの異常を検出することができます。

5.3.1 ウォッチドッグタイマ動作の許可／禁止の設定

WDCTR<WDTEN>を"1"にセットするとウォッチドッグタイマの動作が許可され、8ビットアップカウンタはソースクロックのカウントを始めます。

WDCTR<WDTEN>はリセット後のウォーミングアップ動作解除後に"1"に初期化されるため、ウォッチドッグタイマは許可されています。

ウォッチドッグタイマ動作を禁止するには WDCTR<WDTEN>を"0"にクリアした後に WDCDR に 0xB1 を書き込みます。ウォッチドッグタイマ動作を禁止すると 8ビットアップカウンタは"0"にクリアされます。

注) 8ビットアップカウンタのオーバーフローと WDCTR<WDTEN>が"1"のときの WDCDR への 0xB1 (Disable コード)の書き込みタイミングが重なった場合、ウォッチドッグタイマ動作の禁止が優先され、オーバーフロー検出は行われません。

再度、ウォッチドッグタイマの動作を許可するためには WDCTR<WDTEN>を"1"にセットします。 WDCDR への制御コード書き込みは必要ありません。




図 5-2 WDCTR<WDTEN>のセットタイミングとオーバーフロー時間

注) 8ビットアップカウンタのソースクロックは WDCTR<WDTEN>と非同期に動作しています。そのため、 WDCTR<WDTEN>を"1"にした後の最初の8ビットアップカウンタのオーバーフロー時間は最大1ソースクロック分短くなることがあります。8ビットアップカウンタのクリア動作はオーバーフロー時間-1ソースクロック周期以内に行なうようにしてください。

5.3.2 8ビットアップカウンタのクリア時間の設定

WDCTR<WDTW>で8ビットアップカウンタのクリア時間を設定します。

WDCTR<WDTW>が"00"のとき、クリア時間は8ビットアップカウンタのオーバーフロー時間と同じとなり、いつでも8ビットアップカウンタのクリア動作を行えます。

WDCTR<WDTW>が"00"以外のとき、クリア時間は8ビットアップカウンタのオーバーフロー時間の決まった時間のみとなり、クリア時間外で8ビットアップカウンタのクリア動作を行うと、ウォッチドッグタイマ割り込み要求信号が発生します。

このとき、ウォッチドッグタイマはクリアされずカウントを継続します。クリア時間中で8ビットアップカウンタをクリアしないとWDCTR<WDTOUT>の設定に応じて、オーバーフローによるウォッチドッグタイマリセット要求信号またはウォッチドッグタイマ割り込み要求信号が発生します。




図 5-3 WDCTR<WDTW>と 8 ビットアップカウンタのクリア時間

5.3.3 8ビットアップカウンタのオーバーフロー時間の設定

WDCTR<WDTT>で8ビットアップカウンタのオーバーフロー時間を設定します。

8ビットアップカウンタがオーバーフローするとWDCTR<WDTOUT>の設定に応じて、ウォッチドッグタイマリセット要求信号またはウォッチドッグタイマ割り込み要求信号が発生します。

暴走検出信号としてウォッチドッグタイマ割り込み要求信号が選択されていると、オーバーフロー発生後もウォッチドッグカウンタのカウント動作は継続します。

なお、STOPモード(ウォーミングアップ中を含む)またはIDLE/SLEEPモード中、ウォッチドッグタイマは、一時的にカウントアップ停止し、STOP/IDLE/SLEEPモード解除後、カウントアップを再開します。STOP/IDLE/SLEEPモード解除直後に8ビットアップカウンタのオーバーフローが発生しないように、動作モード遷移前に8ビットアップカウンタをクリアすることを推奨します。

表 5-1 ウォッチドッグタイマオーバーフロー時間($f_{cgck} = 10.0\text{ MHz}$, $fs = 32.768\text{ kHz}$ 時)

WDTT	ウォッチドッグタイマオーバーフロー時間 [s]		
	NORMAL モード		SLOW モード
	DV9CK = 0	DV9CK = 1	
00	26.21 m	62.50 m	62.50 m
01	104.86 m	250.00 m	250.00 m
10	419.43 m	1.000	1.000
11	1.678	4.000	4.000

注) 8ビットアップカウンタのソースクロックはWDCTR<WDTEN>と非同期に動作しています。そのため、WDCTR<WDTEN>を"1"にした後の最初の8ビットアップカウンタのオーバーフロー時間は最大1ソースクロック分短くなることがあります。8ビットアップカウンタのクリア動作はオーバーフロー時間-1ソースクロック周期以内に行なうようにしてください。

5.3.4 8ビットアップカウンタのオーバーフロー検出信号の設定

WDCTR<WDTOUT>で8ビットアップカウンタのオーバーフローが検出されたときの検出信号を設定します。

1. ウォッチドッグタイマ割り込み要求信号選択の場合(WDCTR<WDTOUT>="0"のとき)

WDCTR<WDTOUT>を"0"にクリアすると8ビットアップカウンタがオーバーフローしたとき、ウォッチドッグタイマ割り込み要求信号が発生します。

ウォッチドッグタイマ割り込みはノンマスカブル割り込みですので、割り込みマスタ許可フラグ(IMF)の設定に関係なく、必ず割り込み要求が受け付けられます。

注) 他の割り込み(ウォッチドッグタイマ割り込みを含む)を受付け中にウォッチドッグタイマ割り込みが発生した場合、先の割り込み処理は保留され、直ちにウォッチドッグタイマ割り込み処理が実行されます。従ってRETN命令が実行されないままウォッチドッグタイマ割り込みが連続して発生すると、過重なネスティングによりマイコンが誤動作する場合があります。

2. ウォッチドッグタイマリセット要求信号選択の場合(WDCTR<WDTOUT>="1"のとき)

WDCTR<WDTOUT>を"1"にセットすると8ビットアップカウンタがオーバーフローしたとき、ウォッチドッグタイマリセット要求信号が発生します。

このウォッチドッグタイマリセット要求信号により、TMP89FW24Aはリセットされ、ウォーミングアップ動作を開始します。

5.3.5 ウオッヂドッグタイマの制御コードの書き込み

WDCDR でウォッヂドッグタイマの制御コードを書き込みます。

WDCDR に 0x4E (Clear コード)を書き込むと、8 ビットアップカウンタは"0"にクリアされ、ソースクロックのカウントを続けます。

WDCTR<WDTEN>が"0"の状態で、WDCDR に 0xB1 (Disable コード)を書き込むと、ウォッヂドッグタイマの動作が禁止されます。

8 ビットアップカウンタのオーバーフロー時間未満の間隔で、かつクリア時間内に 8 ビットアップカウンタをクリアすることで、8 ビットアップカウンタのオーバーフローが発生しなくなります。

あらかじめプログラムをオーバーフローが発生しないように設計しておくことで、ウォッヂドッグタイマ割り込み要求信号による割り込み発生でプログラムの暴走、デッドロックの検出を行うことができます。

また、ウォッヂドッグタイマリセット要求信号によりマイコンにリセットをかけることで暴走、デッドロック状態から回復することができます。

(プログラム例) WDCTR<WDTEN>が"0"のとき、ウォッヂドッグタイマ検出時間を $2^{20}/fcgck [s]$ 、カウンタクリア時間をおーバーフロー時間の半分に設定し、暴走検出時にウォッヂドッグタイマリセット要求信号発生を行う。

```

LD    (WDCTR), 0y00110011           ; WDTW←10, WDTT←01, WDTOUT←1
:
:
:
LD    (WDCDR), 0x4E                 ; 8 ビットアップカウンタのクリア
:
:
LD    (WDCDR), 0x4E                 ; 8 ビットアップカウンタのクリア
:
```

注) 8 ビットアップカウンタのオーバーフローと WDCDR への 0x4E (Clear コード)の書き込みタイミングが重なった場合、8 ビットアップカウンタのクリアが優先され、オーバーフロー検出は行われません。

5.3.6 8 ビットアップカウンタの読み出し

WDCNT を読み出すことで、8 ビットアップカウンタのカウンタ値を読み出すことができます。

WDCNT を不定期に読み出し、前回の読み出し値と比較することで、8 ビットアップカウンタの停止を検出することができます。

5.3.7 ウォッヂドッグタイマのステータスの読み出し

WDST によりウォッヂドッグタイマのステータスを読み出すことができます。

WDST<WDTST>はウォッヂドッグタイマの動作が許可されていると"1"にセットされ、禁止されていると"0"にクリアされます。

WDST<WINTST2>は 8 ビットアップカウンタのオーバーフローによるウォッヂドッグタイマ割り込み要求信号が発生したときに"1"にセットされます。

WDST<WINTST1>は 8 ビットアップカウンタのクリア動作がクリア時間外で行われたことによるウォッヂドッグタイマ割り込み要求信号発生で"1"にセットされます。

ウォッヂドッグタイマの割り込みサービスルーチン内で WDST<WINTST2>、WDST<WINTST1>を読み出すことでウォッヂドッグタイマ割り込み要求信号が発生した要因を知ることができます。

WDST<WINTST2>、WDST<WINTST1>とともに WDST を読み出すことで"0"にクリアされます。また、WDST の読み出しと WDST<WINTST2>、WDST<WINTST1>の成立タイミングが重なったとき、クリア動作よりも成立動作が優先され"1"にセットされます。




図 5-4 ウオッチドッグタイマステータスの変化

第6章 パワーオンリセット回路

パワーオンリセット回路は、電源投入時にリセットを発生させます。また、電源電圧がパワーオンリセット回路の検出電圧以下の時、パワーオンリセット信号を発生します。

6.1 構成

パワーオンリセット回路は、基準電圧発生回路とコンパレータから構成されます。

電源電圧をラダー抵抗によって分圧した電圧と基準電圧発生回路が発生した基準電圧をコンパレータで比較します。




図 6-1 パワーオンリセット回路

6.2 機能


電源投入時、電源電圧がパワーオンリセットの解除電圧以下の間、パワーオンリセット信号が発生されます。電源電圧が解除電圧を超えるとパワーオンリセット信号が解除されます。

パワーオンリセット信号が発生されている間、ウォーミングアップカウンタ回路、CPU、周辺回路はリセットされます。

パワーオンリセット信号が解除されるとウォーミングアップカウンタ回路が動作し、リセット解除後のウォーミングアップ時間後にCPU、周辺回路のリセットが解除されます。

パワーオンリセットの解除電圧検出からリセット解除後のウォーミングアップ時間終了時までに電源電圧を推奨動作範囲まで上昇させてください。リセット解除後のウォーミングアップ時間終了時までに電源電圧が推奨動作範囲に到達しない場合、TMP89FW24Aは正常に動作することができません。

電圧低下の検出については電圧検出回路を使用してください。詳しくは「電圧検出回路」の章を参照してください。



注 1) 電源電圧 (V_{DD}) 変動によってはパワークリセッタ回路が完全な動作をしないことがありますので、機器設計的には電気的特性を参考の上、十分な考慮が必要です。

注 2) AC タイミングについては、電気的特性を参考ください。

図 6-2 パワークリセッタの動作タイミング

第7章 電圧検出回路

電圧検出回路は、電源電圧の低下を検出し、INTVLTD 割り込み要求、電圧検出リセット信号を発生します。

注) 電源電圧 (VDD)変動によっては電圧検出回路が完全な動作をしないことがありますので、機器設計時には電気的特性を参照の上、十分な考慮が必要です。

7.1 構成

電圧検出回路は、基準電圧発生回路、検出電圧レベル選択回路、コンパレータ、制御レジスタから構成されます。

電源電圧(VDD)はラダー抵抗で分圧され、検出電圧選択回路に入力されます。検出電圧選択回路で検出電圧(VDLVL)に応じた電圧が選択され、コンパレータで基準電圧と比較されます。選択された電圧をコンパレータが検出すると、電圧検出リセット信号またはINTVLTD 割り込み要求を発生させることができます。

「電圧検出リセット信号発生」、「INTVLTD 割り込み要求発生」はソフトウェアによって選択が可能です。「電圧検出リセット信号発生」が選択された場合、電源電圧(VDD)が検出電圧(VDLVL)を下回ると、電圧検出リセット信号が発生します。「INTVLTD 割り込み要求発生」が選択された場合、電源電圧(VDD)が下降し、電圧検出レベルになると INTVLTD 割り込み要求が発生します。

注) 電圧検出用のコンパレータはヒステリシス構造では無いため、電源電圧(VDD)が検出電圧(VDLVL)近辺では INTVLTD 割り込み要求が頻繁に発生する場合があります。また、電源電圧が下降したときだけでなく、上昇して検出電圧になったときにも INTVLTD 割り込み要求が発生する場合があります。




図 7-1 電圧検出回路

7.2 制御

電圧検出回路は電圧検出制御レジスタ1、電圧検出制御レジスタ2で制御されます。

電圧検出制御レジスタ1

VDCR1 (0x00FC6)	7	6	5	4	3	2	1	0
Bit Symbol	"0"		"0"	"0"	VDF	VDSF	VDLVL	
Read/Write	R/W	R	R/W	R/W	R/W	R	R/W	
リセット後	0	0	1	0	0	0	0	0

VDF	電圧検出フラグ(VDD<VDLVLとなつたときの状態を保持)		リード時		ライト時	
			0:	VDD \geq VDLVL	VDF を"0"にクリア	-
VDSF	電圧検出ステータスフラグ(読み出した時点のVDD、VDLVLの大小関係)		0:	VDD \geq VDLVL		
			1:	VDD < VDLVL		
VDLVL	検出電圧レベル選択		00:	2.00 +0.15 / -0.15V		
			01:	2.20 +0.15 / -0.15V		
			10:	2.85 +0.15 / -0.15V		
			11:	4.50 +0.20 / -0.20V		

- 注1) VDCR1はパワーオンリセット、外部リセット入力で初期化されます。
- 注2) VDFのソフトウェアによるクリアと電圧検出によるセットが重なった場合、電圧検出によるセットが優先されます。
- 注3) VDFはソフトウェアで"1"にセットすることはできません。
- 注4) VDCR1の7, 5, 4ビットは"0"を設定してください。

電圧検出制御レジスタ2

VDCR2 (0x00FC7)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	"0"	"0"	"0"	"0"	VDMOD	VDEN
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

VDMOD	電圧検出動作モード選択	0:	INTVLTD 割り込み要求発生
		1:	電圧検出リセット信号発生
VDEN	電圧検出動作の許可／禁止	0:	電圧検出動作禁止
		1:	電圧検出動作許可

- 注1) VDCR2はパワーオンリセット、外部リセット入力で初期化されます。
- 注2) VDCR2を読み出すとビット7,6は"0"が読み出されます。
- 注3) VDCR2の5~2ビットは"0"を設定してください。

7.3 機能

電圧検出回路は、電圧検出の許可／禁止、電源電圧(VDD)が検出電圧(VDLVL)になったとき、もしくは下回ったときの動作をソフトウェアによって設定することができます。

7.3.1 電圧検出動作の許可／禁止

VDCR2<VDEN>を"1"にセットすると電圧検出動作が許可され、"0"にクリアすると禁止されます。

パワーオンリセット、外部リセット入力によるリセット解除直後、VDCR2<VDEN>は"0"にクリアされます。

注) 電源電圧(VDD)<検出電圧(VDLVL)の状態で VDCR2<VDEN>を"1"に設定すると、設定した時点で INTVLTD 割り込み要求または電圧検出リセット信号が発生します。

7.3.2 電圧検出動作モード選択

VDCR2<VDxMOD>を"0"にすると電圧検出動作モードとして INTVLTD 割り込み要求発生が選択され、"1"にすると電圧検出リセット信号発生が選択されます。

- INTVLTD 割り込み要求発生を選択した時(VDCR2<VDMOD>="0")
VDCR2<VDEN>が"1"のとき、電源電圧(VDD)が下降し検出電圧(VDLVL)になると、INTVLTD 割り込み要求が発生します。




図 7-2 INTVLTD 割り込み要求

注 1) 電圧検出用のコンパレータはヒステリシス構造では無いため、電源電圧(VDD)が検出電圧(VDLVL)近辺では INTVLTD 割り込み要求が頻繁に発生する場合があります。また、電源電圧が下降したときだけではなく、上昇して検出電圧になったときにも INTVLTD 割り込み要求が発生する場合があります。

注 2) IDLE0 モード、SLEEP0 モード中に電源電圧(VDD)が検出電圧(VDLVL)になると、TBT の既定時間後にこれらのモードが解除された後、INTVLTD 割り込み要求が発生します。STOP モードの場合は、STOP 端子によって STOP モードが解除された後に INTVLTD 割り込み要求が発生します。

- 電圧検出リセット信号発生を選択した時(VDCR2<VDMOD>="1")

VDCR2<VDEN>が"1"のとき、電源電圧(VDD)<検出電圧(VDLVL)になると、電圧検出リセット信号が発生します。

なお、VDCR1、VDCR2 はパワーオンリセット、外部リセット入力以外では初期化されないため、電源電圧(VDD)<検出電圧(VDLVL)の間、電圧検出リセット信号が発生され続けます。




図 7-3 電圧検出リセット信号

7.3.3 検出電圧レベル選択

VDCR1<VDLVL> で検出電圧を選択します。

7.3.4 電圧検出フラグ、電圧検出ステータスフラグ

VDCR1<VDF>、VDCR1<VDSF> を読み出すことで、電源電圧(VDD)と検出電圧(VDLVL)の大小関係を確認することができます。

VDCR2<VDEN>が"1"のとき、電源電圧(VDD) < 検出電圧(VDLVL)になると VDCR1<VDF> が"1"にセットされ、その状態を保持します。電源電圧(VDD) ≥ 検出電圧(VDLVL)になっても VDCR1<VDF> は"0"にクリアされません。

VDCR1<VDF>が"1"にセットされたあと VDCR2<VDEN>を"0"にクリアしても、以前の状態を保持します。VDCR1<VDF>をクリアするには"0"を書き込む必要があります。

VDCR2<VDEN>が"1"のとき、電源電圧(VDD) < 検出電圧(VDLVL)になると VDCR1<VDSF> が"1"にセットされます。電源電圧(VDD) ≥ 検出電圧(VDLVL)になると VDCR1<VDSF> が"0"にクリアされます。

VDCR1<VDSF>は VDCR1<VDF>と異なりセット状態を保持しません。

注 1) STOP モード、IDLE0 モード、SLEEP0 モード中に電源電圧(VDD)が検出電圧(VDLVL)を下回ると、電圧検出フラグ、電圧検出ステータスフラグは、各動作モードが解除され NORMAL モードあるいは SLOW モードに復帰してから変化します。

注 2) 電圧検出のタイミングにより、電圧検出ステータスフラグ(VDSF)が電圧検出フラグ(VDF)より最大 2/fcgck [s]先に変化することがあります。




図 7-4 電圧検出フラグ、電圧検出ステータスフラグの変化

7.4 レジスタの設定

7.4.1 INTVLTD 割り込み要求発生として使用する場合の設定手順

INTVLTD 割り込み要求発生として使用する場合、下記の設定を行います。

1. INTVLTD 割り込み許可フラグを"0"にクリアします。
2. VDCR1<VDLVL>で検出電圧を設定します。
3. VDCR2<VDMOD>を"0"にクリアして動作モードを INTVLTD 割り込み要求発生にします。
4. VDCR2<VDEN>を"1"にセットして電圧検出動作を許可します。
5. 電圧検出回路が安定するまで 5[μs]以上待ちます。
6. VDCR1<VDSF>が"0"であることを確認します。
7. VDCR1<VDF>と INTVLTD 割り込みラッチを"0"にクリアして、INTVLTD 割り込み許可フラグを"1"にセットして割り込みを許可します。

注) 電源電圧(VDD)が検出電圧(VDLVL)近辺では INTVLTD 割り込み要求が頻繁に発生する場合があります。これが問題となる場合は、INTVLTD 割り込み処理からの復帰時、システムの電源変動にあわせ適切なウェイト処理を行い、割り込みラッチをクリアしてください。

INTVLTD 割り込み要求発生として電圧検出回路を使用しているとき、電圧検出回路の動作を禁止する場合、下記の設定を行います。

1. INTVLTD 割り込み許可フラグを"0"にクリアします。
 2. VDCR2<VDEN>を"0"にセットして電圧検出動作を禁止します。
- 注) INTVLTD 割り込み許可フラグを"0"にクリアせず電圧検出動作を禁止すると、予期しない割り込み要求が発生することがあります。

7.4.2 電圧検出リセット信号発生として使用する場合の設定手順

電圧検出リセット信号発生として使用する場合、下記の設定を行います。

1. INTVLTD 割り込み許可フラグを"0"にクリアします。
2. VDCR1<VDLVL>で検出電圧を設定します。
3. VDCR2<VDMOD>を"0"にクリアして動作モードを INTVLTD 割り込み要求発生にします。
4. VDCR2<VDEN>を"1"にセットして電圧検出動作を許可します。
5. 電圧検出回路が安定するまで 5[μs]以上待ちます。
6. VDCR1<VDSF>が"0"であることを確認します。
7. VDCR1<VDF>を"0"にクリアします。
8. VDCR2<VDMOD>を"1"にセットして動作モードを電圧検出リセット信号発生にします。

注 1) VDCR1、VDCR2 はパワーオンリセット、外部リセット入力以外では初期化されません。そのため、電圧検出リセットが解除された後、VDCR2<VDEN>を"0"にクリアするまえに、電源電圧(VDD)<検出電圧(VDLVL)>になると直ちに電圧検出リセット信号が発生します。

注 2) 電源電圧(VDD)<検出電圧(VDLVL)>になっている間、電圧検出リセット信号が発生します。

電圧検出リセット信号発生として電圧検出回路を使用しているとき、電圧検出回路の動作を禁止する場合、下記の設定を行います。

1. INTVLTD 割り込み許可フラグを"0"にクリアします。
2. VDCR2<VDMOD>を 0"にクリアして動作モードを INTVLTD 割り込み要求発生にします。
3. VDCR2<VDEN>を"0"にセットして電圧検出動作を禁止します。

注) INTVLTD 割り込み許可フラグを"0"にクリアせず電圧検出動作を禁止すると、予期しない割り込み要求が発生することがあります。

7.5 電圧検出回路を使用する際の注意点

電圧検出回路を使用する際は、RESET 端子が外乱ノイズの影響を受けないようにして下さい。

RESET 端子への外乱ノイズが外部リセット入力として認識されてしまうと、電圧検出回路は初期化されるため、電圧検出リセット信号も解除され CPU および、周辺回路は動作を開始します。

この時、電源電圧が推奨動作電圧を下回っているような場合、正常な動作が行えず暴走などの誤動作となる可能性があります。

RESET 端子はプルアップ抵抗を内蔵していますが、端子がオープンのままだと外来ノイズに対して十分な効果を得られない場合がありますので、外部回路により確実にレベルを固定するようにしてください。

また、外部回路によりレベル固定を行った場合でも外来ノイズに対して有効な効果が得られているか十分に評価を行ってください。

第8章 入出力ポート

TMP89FW24A は、10 ポート 68 端子の入出力ポートと 1 端子の入力ポートを内蔵しています。

表 8-1 入出力ポート一覧

ポート名	端子名	端子数	入出力	兼用機能
P0 ポート	P03 ~ P00	4	入出力	高周波発振子接続端子、低周波発振子接続端子と兼用
P1 ポート	P13, P12 ~ P10	3	入出力	LCD セグメント出力、LCD 外部ブリーダ抵抗接続、外部リセット入力と兼用
P2 ポート	P25 ~ P20	6	入出力	LCD セグメント出力、外部割り込み入力、シリアルインタフェース入出力、UART 入出力、タイマカウンタ入出力、オンチップデバッグ機能と兼用
P3 ポート	P37 ~ P30	8	入出力	LCD セグメント出力と兼用
P4 ポート	P47 ~ P40	8	入出力	アナログ入力、キーオンウェイクアップ入力、タイマカウンタ入出力、UART 入出力、外部割り込み入力、STOP モード解除信号入力と兼用
P5 ポート	P57 ~ P50	8	入出力	LCD セグメント出力と兼用
P6 ポート	P67 ~ P60	8	入出力	LCD セグメント出力と兼用
P7 ポート	P77 ~ P70	8	入出力	LCD セグメント出力と兼用
P8 ポート	P87 ~ P80	8	入出力	シリアルバスインタフェース入出力、シリアルインタフェース入出力、UART 入出力と兼用
P9 ポート	P97 ~ P90	8	入出力 (P93 は入力のみ)	タイマカウンタ入出力、デバイダ出力、UART 入出力と兼用

すべての出力ポートは、ラッチを内蔵していますので、出力データはラッチにより保持されます。ただし、すべての入力ポートにはラッチがありませんので、外部から入力データを読み取るまでは外部でデータを保持しておくか、複数回読み取ってから処理するようにしてください。図8-1に入出力タイミングを示します。

入出力ポートから外部データを読み込むタイミングは、命令実行におけるリードサイクルで行われます。外部からはこのタイミングを認識できませんので、チャタリングなどの過渡的な入力データはプログラムで対処する必要があります。入出力ポートへデータを出力するタイミングは、命令実行におけるライトサイクルの次のサイクルです。




図 8-1 入出力タイミング (例)

注) 命令によってリード/ライトサイクルの位置が異なります。

8.1 入出力ポートの制御レジスタとは

入出力ポートで使用する制御レジスタは以下のようなものがあります(xはポートの番号が入ります)。設定できるレジスタはポートごとに異なりますので、詳細は各ポートのごとの説明を参照してください。

- PxDR レジスタ
出力データを設定するためのレジスタです。ポートが「出力モード」に設定されている場合、PxDR に設定した値が各ポートから出力されます。
- PxPRD レジスタ
入力データを読み込むためのレジスタです。ポートが「入力モード」に設定されている場合、PxPRD を読み出すと現在のポート入力状態を読み出すことができます。
- PxCR レジスタ
ポートの入出力を切り替えるためのレジスタです。ポートの「入力モード」と「出力モード」を切り替えることができます。
- PxFC レジスタ
各ポートの兼用機能出力を有効にするためのレジスタです。ポート毎に用意されている兼用機能出力の有効/無効を設定することができます。
- PxOUTCR レジスタ
ポート出力を C-MOS 出力にするか、オープンドレイン出力にするかを切り替えるためのレジスタです。
- PxPU レジスタ
入力モード、またはオープンドレイン出力で使用する場合、内蔵プルアップ抵抗を接続するかどうかを切り替えるためのレジスタです。
- PxPUD1 レジスタ
入力モード、またはオープンドレイン出力で使用する場合、内蔵プルアップ抵抗または内蔵プルダウン抵抗を接続するかどうかを切り替えるためのレジスタです。
- PxPUD2 レジスタ
PxPUD1 レジスタで接続の設定にした場合、内蔵プルアップ抵抗、内蔵プルダウン抵抗のどちらを使用するかを選択するためのレジスタです。(内蔵プルアップ/ダウン抵抗の両方を内蔵したポートのみ利用可能)

8.2 入出力ポート設定一覧

表 8-2 に各入出力ポートの設定方法を示します。

表 8-2 入出力ポート設定一覧表

ポート名	端子名	機能	レジスタ設定値				
			PxCR	PxOUTCR	PxFc	PxLCR	その他必要な設定
P0 ポート	P03, P01	ポート入力	0	レジスタ 無し	レジスタ 無し	レジスタ 無し	
		ポート出力	1				
	P02, P00	ポート入力	0				
		ポート出力	1				
	P03	XTOUT	*				SYSCR2<XTEN>="1"
	P02	XTIN	*				SYSCR2<XTEN>="1"
	P01	XOUT	*				SYSCR2<XEN>="1"
	P00	XIN	*				SYSCR2<XEN>="1"
P1 ポート	P13 ~ P12	ポート入力	0	レジスタ 無し	レジスタ 無し	0	LCDCR2<BRSEL>="1" 注 4
		ポート出力	1			0	LCDCR2<BRSEL>="1" 注 4
	P10	ポート入力	0			レジスタ 無し	注 1
	P10	ポート出力	1			レジスタ 無し	注 1
	P13 ~ P12	SEG38 ~ SEG39 出力	*			1	LCDCR2<BRSEL>="1" 注 4
	P13 ~ P12	外部ブリーダ抵抗接続	0			0	LCDCR2<BRSEL>="0" 注 4
	P10	RESET ¹ 入力	*			レジスタ 無し	注 1
P2 ポート	P25 ~ P20	ポート入力	0	*	*	0	
		ポート出力	1	**	0	0	
	P25 ~ P20	SEG32 ~ SEG37 出力	*	*	*	1	
	P25	INT3 入力	0	*	*	0	ITSEL<ITSEL3>="0"
	P24	INT2 入力	0	*	*	0	ITSEL<ITSEL2>="0"
	P23	INT1 入力	0	*	*	0	ITSEL<ITSEL1>="0"
	P22	SCLK0 入力	0	*	*	0	SERSEL<SRSEL1>="1"
		SCLK0 出力	1	**	1	0	SERSEL<SRSEL1>="1"
		TCB0 入力	0	*	*	0	SERSEL<SRSEL1>="0" ITSEL<TCBSEL>="1"
		PPGB0 出力	1	**	1	0	SERSEL<SRSEL1>="0"
	P21	SI0 入力	0	*	*	0	SERSEL<SRSEL1>="1"
		RXD0 入力	0	*	*	0	SERSEL<SRSEL1>="0"
	P20	SO0 出力	1	**	1	0	SERSEL<SRSEL1>="1"
		TXD0 出力	1	**	1	0	SERSEL<SRSEL1>="0"
P3 ポート	P37 ~ P30	ポート入力	0	レジスタ 無し	レジスタ 無し	0	
		ポート出力	1			0	
	P37 ~ P30	SEG24 ~ SEG31 出力	0			1	

表 8-2 入出力ポート設定一覧表

ポート名	端子名	機能	レジスタ設定値				
			PxCR	PxOUTCR	PxFc	PxLCR	その他必要な設定
P4 ポート	P47 ~ P40	ポート入力	0	レジスタ 無し	0	レジスタ 無し	
		ポート出力	1		0		
		AIN7 ~ AIN0	0		1		
	P47	STOP 入力	0		0		
		INT5 入力	0		0		
	P46	KWI2 入力	*		*		KWUCR0<KW2EN>="1"
	P45	RXD2 入力	0		0		SERSEL<SRSEL2>="0"
		KWI1 入力	*		*		KWUCR0<KW1EN>="1"
	P44	TXD2 出力	1		1		KWUCR0<KW0EN>="1"
		KWI0 入力	*		*		
P5 ポート	P57 ~ P50	INT0 入力	0	レジスタ 無し	0	レジスタ 無し	
		PPGB0 出力	1		1		
		TCB0 入力	0		0		ITSEL<TCBSEL>="0"
P6 ポート	P67 ~ P60	ポート入力	0	レジスタ 無し	*	0	
		ポート出力	1		0	0	
		SEG16 ~ SEG23	*		*	1	
P7 ポート	P77 ~ P70	ポート入力	0	レジスタ 無し	レジスタ 無し	0	
		ポート出力	1			0	
		SEG8 ~ SEG15	*			1	
P8 ポート	P87 ~ P80	ポート入力	0	レジスタ 無し	レジスタ 無し	0	
		ポート出力	1			0	
		SCLK0 入力	0			1	
P86	P87	SCLK0 出力	1	レジスタ 無し	レジスタ 無し	0	SERSEL<SRSEL1>="0"
		SI0 入力	0			1	SERSEL<SRSEL1>="0"
	P86	RXD0 入力	0			0	SERSEL<SRSEL1>="0"
P85	P85	SO0 出力	1	レジスタ 無し	レジスタ 無し	1	SERSEL<SRSEL1>="0"
		TXD0 出力	1			1	SERSEL<SRSEL1>="1"
P84	P84	RXD1 入力	0	レジスタ 無し	レジスタ 無し	0	SERSEL<SRSEL3>="0"
P83	P83	TXD1 出力	1			1	
P82	P82	SI1 入力	0	レジスタ 無し	レジスタ 無し	0	SERSEL<SRSEL0>="0"
P81	P81	SO1 出力	1			1	SERSEL<SRSEL0>="0"
		SCL0 入出力	0	レジスタ 無し	レジスタ 無し	1	SERSEL<SRSEL0>="1"
P80	P80	SCLK1 入力	0			0	SERSEL<SRSEL0>="0"
		SCLK1 出力	1			1	SERSEL<SRSEL0>="0"
		SDA0 入出力	0			1	SERSEL<SRSEL0>="1"

表 8-2 入出力ポート設定一覧表

ポート名	端子名	機能	レジスタ設定値				
			PxCR	PxOUTCR	PxFc	PxLCR	その他必要な設定
P9 ポート	P97 ~ P90	ポート入力	0	レジスタ無し	*	レジスタ無し	
	P97 ~ P94 P92 ~ P90	ポート出力	1		0		
	P97	TC03 入力	0		*		
		INT3 入力	0		*		ITSEL<ITSEL3>="1"
		PPG03 / PWM03 出力	1		1		
	P96	TC02 入力	0		*		
		PPG02 / PWM02 出力	1		1		ITSEL<DVOSEL>="0"
		DVO 出力	1		1		ITSEL<DVOSEL>="1"
	P95	TC01 入力	0		*		
		INT2 入力	0		*		ITSEL<ITSEL2>="1"
		PPG01 / PWM01 出力	1		1		
	P94	TC00 入力	0		*		
		INT1 入力	0		*		ITSEL<ITSEL1>="1"
		PPG00 / PWM00 出力	1		1		SERSEL<SRSEL3>="0"
	P93	EMG 入力	0		*		SERSEL<SRSEL3>="1"
		RXD1 入力	0		*		SERSEL<SRSEL3>="0"
	P92	PPGC02 出力	1		1		SERSEL<SRSEL3>="1"
		TXD1 出力	1		1		SERSEL<SRSEL2>="0"
	P91	PPGC01 出力	1		1		ITSEL<TCSEL>="0"
		PPGA0 出力	1		1		SERSEL<SRSEL2>="0"
		TXD2 出力	1		1		ITSEL<TCSEL>="1"
	P90	TCC0 入力	0		*		SERSEL<SRSEL2>="1"
		TCA0 入力	0		*		SERSEL<SRSEL2>="0"
		RXD2 入力	0		*		SERSEL<SRSEL2>="00"

注 1) 電源投入後、P10 端子は外部リセット入力として機能します。P10 端子をポート機能として利用する場合は、「外部リセット入力端子をポートとして使用する方法」を参照してください。

注 2) SERSEL については、「8.4 周辺機能入出力選択機能」を参照してください。

注 3) LCDCR2 を操作するには前もって POFFCR2<LCDEN>を"1"(Enable)にしておく必要があります。

注 4) 表中の記号、数字は以下のような意味を持ちます。

記号、数字	意味
0	"0"を設定してください。
1	"1"を設定してください。
*	Don't care ("1"、"0"どちらを設定しても動作は同じです)
**	シンクオーブンドレイン出力、または C-MOS 出力のいずれかを選択することができます
レジスタ無し	そのビットに対応するレジスタが存在しません。

8.3 入出力ポートレジスタ

8.3.1 P0 (P03 ~ P00) ポート

P0 ポートは 1 ビット単位で入出力の指定ができる 4 ビットの入出力ポートで、高周波発振接続端子、低周波発振接続端子と兼用です。

P0 ポートは VDD 側にプログラマブルプルアップ抵抗を内蔵しています。このプルアップは、入力モードとして使用する場合に利用することができます。

表 8-3 P0 ポート

	-	-	-	-	P03	P02	P01	P00
兼用機能	-	-	-	-	XTOUT	XTIN	XOUT	XIN




図 8-2 P0 ポート (P00, P01)




図 8-3 P0 ポート (P02, P03)

P0 ポート出力カラッタ

P0DR (0x000000)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	P03	P02	P01	P00
	リセット後	R	R	R	R	R/W	R/W	R/W	R/W
	機能	0:	0	0	0	0	0	0	0
					ポート出力のとき L レベルを出力				
					ポート出力のとき H レベルを出力				

P0 ポート入出力制御

P0CR (0x00F1A)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	P0CR3	P0CR2	P0CR1	P0CR0
	リセット後	R	R	R	R	R/W	R/W	R/W	R/W
	機能	0:	0	0	0	0	0	0	0
					入力モード(ポート入力)				
					出力モード(ポート出力)				

注) P0 ポートファンクション制御(P0FC)のビット 0 が"1"のとき、P0CR0 ~ 1 には必ず"0"を設定してください。P0FC のビット 0 が"1"の場合、P0CR0 ~ 1 に"1"を設定すると SYSCR2<XEN>が"0"のとき発振器の出力とポートの出力バッファがショートした状態となり動作電流が増加します。

P0 ポートファンクション制御

P0FC (0x00F34)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	-	P0FC2	-	P0FC0
	リセット後	R	R	R	R	R	R/W	R	R/W
	機能	0:	0	0	0	0	0	0	0
					ポート機能				
					XTIN (I)				
					ポート機能				
					XIN (I)				

注 1) 外部高周波クロックに切り替える場合、P0FC0 を"1"にしてから SYSCR2<XEN>に"1"をセットしてください。P0FC0 が"0"の状態で SYSCR2<XEN>を"1"に設定するとシステムクロック(内部要因)リセットが発生します。

注 2) I: 兼用機能入力

P0 ポート内蔵プルアップ制御

P0PU (0x00F27)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	P0PU3	P0PU2	P0PU1	P0PU0
	リセット後	R	R	R	R	R/W	R/W	R/W	R/W
	機能	0:	0	0	0	0	0	0	0
					内蔵プルアップを接続しない				
					内蔵プルアップを接続する(入力モード時のみ接続されます。それ以外の条件では"1"に設定しても接続されません。)				

P0 ポート入力データ

P0PRD (0x0000D)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	-	P0PRD3	P0PRD2	P0PRD1	P0PRD0
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	*	*	*	*
機能					入力モード時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。			

表 8-4 P0PRD のリード値 (P00 ~ P01)

設定条件		P0PRDi のリード値
P0FC0	P0CRi	
*	1	"0"
1	*	"0"
0	0	ポートの内容

注 1) * : Don't care

注 2) i = 0, 1

表 8-5 P0PRD のリード値 (P02 ~ P03)

設定条件		P0PRDj のリード値
P0FC2	P0CRj	
*	1	"0"
1	*	"0"
0	0	ポートの内容

注 1) * : Don't care

注 2) j = 2, 3

8.3.2 P1 (P13 ~ P10) ポート

P1 ポートは 1 ビット単位で入出力の指定ができる 3 ビットの入出力ポートで、LCD セグメント出力、LCD 外部ブリーダ抵抗接続、外部リセット入力と兼用です。

P1 ポートは VDD 側にプログラマブルプルアップ抵抗を内蔵しています。このプルアップは、入力モードとして使用する場合に利用することができます。

リセット後、P10 端子は外部リセット入力、P12、P13 端子は LCD 外部ブリーダ抵抗接続として機能します。P10 端子をポート機能として利用する場合は、「リセット制御回路」の章を参照してください。P12、P13 端子をポート入出力または LCD セグメント出力として利用する場合は、POFFCR2<LCDEN>を"1"にした後、LCDCR2<BRSEL>を"1"に設定し P1 ポートの各レジスタを設定してください。

表 8-6 P1 ポート

	-	-	-	-	P13	P12	-	P10
兼用機能	-	-	-	-	SEG38 V1	SEG39 V2	-	$\overline{\text{RESET}}$




図 8-4 P1 ポート

P1 ポート出力カラッタ

P1DR (0x000001)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	P13	P12	-	P10
	リセット後	R	R	R	R	R/W	R/W	R	R/W
		0	0	0	0	0	0	0	0
機能						ポート出力のとき L レベルを出力			
						ポート出力のとき H レベルを出力			
0:						ポート出力のとき L レベルを出力			
1:						ポート出力のとき H レベルを出力			

P1 ポート入出力制御

P1CR (0x00F1B)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	P1CR3	P1CR2	-	P1CR0
	リセット後	R	R	R	R	R/W	R/W	R	R/W
		0	0	0	0	0	0	0	0
機能						入力モード(ポート入力)			
						出力モード(ポート出力)			
0:						入力モード(ポート入力)			
1:						出力モード(ポート出力)			

P1 ポート内蔵プルアップ制御

P1PU (0x00F28)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	-	-	-	P1PU0
	リセット後	R	R	R	R	R	R	R	R/W
		0	0	0	0	0	0	0	0
機能						内蔵プルアップを接続しない (注 1)			
0:									
1:									

注 1) 内蔵プルアップを接続する(入力モード時またはオープンドレイン出力時ののみ接続されます。それ以外の条件では"1"に設定しても接続されません。)

P1 ポートセグメント出力制御

P1LCR (0x00EC1)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	-	-	P1LCR3	P1LCR2	-	-
	リセット後	R	R	R	R	R/W	R/W	R	R
		0	0	0	0	0	0	0	0
機能						入出力ポート			
0:						LCD セグメント出力 (注 1)			
1:									

注 1) P1LCR が"1"のとき、P1CR の設定は意味を持ちません。

P1 ポート入力データ

P1PRD (0x0000E)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	-	P1PRD3	P1PRD2	-	P1PRD0
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	*	*	0	*
機能					(注 1)			(注 1)

注 1) 入力モード時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。

表 8-7 P1PRD のリード値

設定条件		P1PRDi のリード値
P1CRi	P1LCRi	
0	0	ポートの内容
1	0	"0"
*	1	"0"

注 1) * : Don't care

注 2) i = 0, 2 ~ 3

8.3.3 P2 (P25 ~ P20) ポート

P2 ポートは 1 ビット単位で入出力の指定ができる 6 ビットの入出力ポートで、LCD セグメント出力、外部割り込み入力、シリアルインターフェース入出力、UART 入出力、タイマカウンタ入出力、オンチップデバッグ機能と兼用です。

出力回路は、Pch 出力制御機能付きですのでシンクオーブンドレイン出力、または C-MOS 出力のいずれかを選択することができます。また P2 ポートはプログラマブルプルアップ/ダウン抵抗を内蔵しています。このプルアップ/ダウン抵抗は、入力モードまたはシンクオーブンドレイン出力として使用する場合に利用することができます。

なお、シリアルインターフェースまたは UART として使用する場合は、シリアルインターフェース選択機能の設定も合わせて必要です。詳しくは「8.4 周辺機能入出力選択機能」を参照してください。

オンチップデバッグ機能については、"オンチップデバッグ機能(OCD)"の章を参照してください。

表 8-8 P2 ポート

	-	-	P25	P24	P23	P22	P21	P20
兼用機能	-	-	SEG32 INT3	SEG33 INT2	SEG34 INT1	SEG35 SCLK0 TCB0 <u>PPGB0</u>	SEG36 SIO RXD0 OCDIO	SEG37 SO0 TXD0 OCDCK




図 8-5 P2 ポート

P2 ポート出力カラッタ

P2DR (0x000002)	7	6	5	4	3	2	1	0			
	Bit Symbol	-	-	P25	P24	P23	P22	P21	P20		
	Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:		ポート出力のとき L レベルを出力							
		1:		ポート出力のとき H レベルを出力(P2OUTCR、P2PUD1 の設定によっては Hi-Z、プルアップになります)							

P2 ポート入出力制御

P2CR (0x00F1C)	7	6	5	4	3	2	1	0			
	Bit Symbol	-	-	P2CR5	P2CR4	P2CR3	P2CR2	P2CR1	P2CR0		
	Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:		入力モード(ポート入力)							
		1:		INT3 (I)	INT2 (I)	INT1 (I)	SCLK0 (I) TCB0 (I)	RXD0 (I) SI0 (I)	-		
				出力モード(ポート出力)							
				-	-	-	SCLK0 (O) PPGB0 (O)	-	TXD0 (O) SO0 (O)		

注) I: 兼用機能入力、O: 兼用機能出力、I/O: 兼用機能入出力

P2 ポートファンクション制御

P2FC (0x00F36)	7	6	5	4	3	2	1	0			
	Bit Symbol	-	-	-	-	-	P2FC2	-	P2FC0		
	Read/Write	R	R	R	R	R	R/W	R	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:		ポート機能							
		1:		SCLK0 (O) PPGB0 (O)							
				ポート機能							
				TXD0 (O) SO0 (O)							

P2 ポート出力制御

P2OUTCR (0x00F43)	7	6	5	4	3	2	1	0			
	Bit Symbol	-	-	P2OUT5	P2OUT4	P2OUT3	P2OUT2	P2OUT1	P2OUT0		
	Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:		C-MOS 出力							
		1:		オープンドレイン出力							

注) I/O: 兼用機能入出力

P2 ポート内蔵プルアップ/ダウン接続制御

P2PUD1 (0x00F29)		7	6	5	4	3	2	1	0
	Bit Symbol	-	-	P2PUD15	P2PUD14	P2PUD13	P2PUD12	P2PUD11	P2PUD10
	Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
	機能	0:		内蔵プルアップ/ダウン抵抗を接続しない					
		1:		内蔵プルアップ/ダウン抵抗を接続する(入力モード時またはオープンドレイン出力時のみ接続されます。それ以外の条件では"1"に設定しても接続されません。)					

P2 ポート内蔵プルアップ/ダウン選択制御

P2PUD2 (0x00ED2)		7	6	5	4	3	2	1	0
	Bit Symbol	-	-	P2PUD25	P2PUD24	P2PUD23	P2PUD22	P2PUD21	P2PUD20
	Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	1	1	1	1	1	1
	機能	0:		内蔵プルダウン抵抗を使用する					
		1:		内蔵プルアップ抵抗を使用する					

注) プルアップ/ダウン選択 (P2PUD2) は、プルアップ/ダウン抵抗接続レジスタ (P2PUD1) で抵抗を切断してから行ってください。

P2 ポートセグメント出力制御

P2LCR (0x00EC2)		7	6	5	4	3	2	1	0
	Bit Symbol	-	-	P2LCR5	P2LCR4	P2LCR3	P2LCR2	P2LCR1	P2LCR0
	Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
	機能	0:		入出力ポート					
		1:		LCD セグメント出力 (注 1)					

注 1) P2LCR が"1"のとき、P2FC, P2CR, P2OUTCR の設定は意味を持ちません。

P2 ポート入力データ

P2PRD (0x0000F)	7	6	5	4	3	2	1	0
Bit Symbol	R	R	P2PRD5	P2PRD4	P2PRD3	P2PRD2	P2PRD1	P2PRD0
Read/Write	0	0	R	R	R	R	R	R
リセット後			*	*	*	*	*	*
機能	入力モード時またはオープンドレイン出力時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。							

表 8-9 P2PRD のリード値 (P20 ~ P25)

設定条件		P2PRDi のリード値
P2CRi	P2OUTCRi	
0	*	ポートの内容
1	0	"0"
1	1	ポートの内容

注 1) * : Don't care

注 2) i = 0 ~ 5

8.3.4 P3 (P37 ~ P30) ポート

P3 ポートは 1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、LCD セグメント出力と兼用です。また P3 ポートはプログラマブルプルアップ/ダウン抵抗を内蔵しています。このプルアップ/ダウン抵抗は、入力モードとして使用する場合に利用することができます。

表 8-10 P3 ポート

	P37	P36	P35	P34	P33	P32	P31	P30
兼用機能	SEG24	SEG25	SEG26	SEG27	SEG28	SEG29	SEG30	SEG31




図 8-6 P3 ポート

P3 ポート出力カラッタ

P3DR (0x0003)		7	6	5	4	3	2	1	0	
	Bit Symbol	P37	P36	P35	P34	P33	P32	P31	P30	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	ポート出力のとき L レベルを出力								
	1:	ポート出力のとき H レベルを出力								

P3 ポート入出力制御

P3CR (0x0F1D)		7	6	5	4	3	2	1	0	
	Bit Symbol	P3CR7	P3CR6	P3CR5	P3CR4	P3CR3	P3CR2	P3CR1	P3CR0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	入力モード(ポート入力)								
	1:	出力モード(ポート出力)								

P3 ポート内蔵プルアップ/ダウン接続制御

P3PUD1 (0x00F2A)		7	6	5	4	3	2	1	0	
	Bit Symbol	P3PUD17	P3PUD16	P3PUD15	P3PUD14	P3PUD13	P3PUD12	P3PUD11	P3PUD10	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	内蔵プルアップ/ダウン抵抗を接続しない								
	1:	内蔵プルアップ/ダウン抵抗を接続する(入力モード時またはオープンドレイン出力時のみ接続されます。それ以外の条件では"1"に設定しても接続されません。)								

P3 ポート内蔵プルアップ/ダウン選択制御

P3PUD2 (0x00ED3)		7	6	5	4	3	2	1	0	
	Bit Symbol	P3PUD27	P3PUD26	P3PUD25	P3PUD24	P3PUD23	P3PUD22	P3PUD21	P3PUD20	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	1	1	1	1	1	1	1	1	
機能	0:	内蔵プルダウン抵抗を使用する								
	1:	内蔵プルアップ抵抗を使用する								

注) プルアップ/ダウン選択 (P3PUD2) は、プルアップ/ダウン抵抗接続レジスタ (P3PUD1) で抵抗を切断してから行ってください。

P3 ポートセグメント出力制御

P3LCR (0x00EC3)		7	6	5	4	3	2	1	0	
	Bit Symbol	P3LCR7	P3LCR6	P3LCR5	P3LCR4	P3LCR3	P3LCR2	P3LCR1	P3LCR0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	入出力ポート								
	1:	LCD セグメント出力 (注 1)								

注 1) P3LCR が"1"のとき、P3CR の設定は意味を持ちません。

P3 ポート入力データ

P3PRD (0x0010)	7	6	5	4	3	2	1	0
Bit Symbol	P3PRD7	P3PRD6	P3PRD5	P3PRD4	P3PRD3	P3PRD2	P3PRD1	P3PRD0
Read/Write	R	R	R	R	R	R	R	R
リセット後	*	*	*	*	*	*	*	*
機能	入力モード時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。							

表 8-11 P3PRD のリード値

設定条件	P3PRDi のリード値
P3CRI	
0	ポートの内容
1	"0"

注 1) * : Don't care

注 2) i = 0 ~ 7

8.3.5 P4 (P47 ~ P40) ポート

P4 ポートは 1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、アナログ入力、キオノンウェイクアップ入力、タイマカウンタ入出力、UART 入出力、外部割り込み入力、STOP モード解除信号入力と兼用です。

P4 ポートは VDD 側にプログラマブルプルアップ抵抗を内蔵しています。このプルアップは、入力モードとして使用する場合に利用することができます。

表 8-12 P4 ポート

	P47	P46	P45	P44	P43	P42	P41	P40
兼用機能	AIN7 STOP $\overline{\text{INT5}}$	AIN6 KWI2	AIN5 KWI1 RXD2	AIN4 KWI0 TXD2	AIN3 $\overline{\text{INT0}}$	AIN2 $\overline{\text{PPGB0}}$	AIN1 TCB0	AIN0




図 8-7 P4 ポート

P4 ポート出力カラッタ

P4DR (0x000004)		7	6	5	4	3	2	1	0	
	Bit Symbol	P47	P46	P45	P44	P43	P42	P41	P40	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	ポート出力のとき L レベルを出力								
	1:	ポート出力のとき H レベルを出力								

P4 ポート入出力制御

P4CR (0x00F1E)		7	6	5	4	3	2	1	0	
	Bit Symbol	P4CR7	P4CR6	P4CR5	P4CR4	P4CR3	P4CR2	P4CR1	P4CR0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	入力モード(ポート入力) STOP (I) KWI2 (I) KWI1 (I) KWI0 (I) INT0 (I) - TCB0 (I) -								
	1:	出力モード(ポート出力) - - - TXD2 (O) - PPGB0 (O) - -								

注) I: 兼用機能入力、O: 兼用機能出力

P4 ポートファンクション制御

P4FC (0x00F38)		7	6	5	4	3	2	1	0	
	Bit Symbol	P4FC7	P4FC6	P4FC5	P4FC4	P4FC3	P4FC2	P4FC1	P4FC0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	ポート機能								
	1: P4CRx=0	AIN7 (I)	AIN6 (I)	AIN5 (I)	AIN4 (I)	AIN3 (I)	AIN2 (I)	AIN1 (I)	AIN0 (I)	
	1: P4CRx=1	-	-	-	TXD2 (O)	-	PPGB0 (O)	-	-	

P4 ポート内蔵プルアップ制御

P4PU (0x00F2B)		7	6	5	4	3	2	1	0	
	Bit Symbol	P4PU7	P4PU6	P4PU5	P4PU4	P4PU3	P4PU2	P4PU1	P4PU0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	内蔵プルアップを接続しない								
	1:	内蔵プルアップを接続する (入力モードのときのみ接続されます。それ以外の条件では"1"に設定しても接続されません)								

P4 ポート入力データ

P4PRD (0x00011)		7	6	5	4	3	2	1	0
	Bit Symbol	P4PRD7	P4PRD6	P4PRD5	P4PRD4	P4PRD3	P4PRD2	P4PRD1	P4PRD0
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*	*
機能	入力モード時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。								

表 8-13 P4PRD のリード値

設定条件		P4PRDi のリード値
P4CRi	P4FCi	
0	0	ポートの内容
*	1	"0"
1	*	"0"

注 1) * : Don't care

注 2) i = 0 ~ 7

8.3.6 P5 (P57 ~ P50) ポート

P5 ポートは 1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、LCD セグメント出力と兼用です。

表 8-14 P5 ポート

	P57	P56	P55	P54	P53	P52	P51	P50
兼用機能	SEG16	SEG17	SEG18	SEG19	SEG20	SEG21	SEG22	SEG23




図 8-8 P5 ポート

P5 ポート出力カラッタ

P5DR (0x000005)		7	6	5	4	3	2	1	0	
	Bit Symbol	P57	P56	P55	P54	P53	P52	P51	P50	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	ポート出力のとき L レベルを出力								
	1:	ポート出力のとき H レベルを出力								

P5 ポート入出力制御

P5CR (0x00F1F)		7	6	5	4	3	2	1	0	
	Bit Symbol	P5CR7	P5CR6	P5CR5	P5CR4	P5CR3	P5CR2	P5CR1	P5CR0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	入力モード(ポート入力)								
	1:	出力モード(ポート出力)								

P5 ポートセグメント出力制御

P5LCR (0x00EC5)		7	6	5	4	3	2	1	0	
	Bit Symbol	P5LCR7	P5LCR6	P5LCR5	P5LCR4	P5LCR3	P5LCR2	P5LCR1	P5LCR0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	入出力ポート								
	1:	LCD セグメント出力 (注 1)								

注 1) P5LCR が"1"のとき、P5CR の設定は意味を持ちません。

P5 ポート入力データ

P5PRD (0x00012)		7	6	5	4	3	2	1	0
	Bit Symbol	P5PRD7	P5PRD6	P5PRD5	P5PRD4	P5PRD3	P5PRD2	P5PRD1	P5PRD0
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*	*
機能	入力モード時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。								

表 8-15 P5PRD のリード値

設定条件 P5CRI	P5PRDi のリード値	
	0	ポートの内容
0	"0"	
1		"0"

注 1) * : Don't care

注 2) i = 0 ~ 7

8.3.7 P6 (P67 ~ P60) ポート

P6 ポートは 1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、LCD セグメント出力と兼用です。

表 8-16 P6 ポート

	P67	P66	P65	P64	P63	P62	P61	P60
兼用機能	SEG8	SEG9	SEG10	SEG11	SEG12	SEG13	SEG14	SEG15




図 8-9 P6 ポート

P6 ポート出力カラッタ

P6DR (0x000006)		7	6	5	4	3	2	1	0
	Bit Symbol	P67	P66	P65	P64	P63	P62	P61	P60
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	ポート出力のとき L レベルを出力							
	1:	ポート出力のとき H レベルを出力							

P6 ポート入出力制御

P6CR (0x00F20)		7	6	5	4	3	2	1	0
	Bit Symbol	P6CR7	P6CR6	P6CR5	P6CR4	P6CR3	P6CR2	P6CR1	P6CR0
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	入力モード(ポート入力)							
	1:	出力モード(ポート出力)							

P6 ポートセグメント出力制御

P6LCR (0x00EC6)		7	6	5	4	3	2	1	0
	Bit Symbol	P6LCR7	P6LCR6	P6LCR5	P6LCR4	P6LCR3	P6LCR2	P6LCR1	P6LCR0
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	入出力ポート							
	1:	LCD セグメント出力 (注 1)							

注 1) P6LCR が"1"のとき、P6CR の設定は意味を持ちません。

P6 ポート入力データ

P6PRD (0x00013)		7	6	5	4	3	2	1	0
	Bit Symbol	P6PRD7	P6PRD6	P6PRD5	P6PRD4	P6PRD3	P6PRD2	P6PRD1	P6PRD0
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*	*
機能	入力モード時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。								

表 8-17 P6PRD のリード値

設定条件 P6CRi	P6PRDi のリード値	
	0	ポートの内容
1	"0"	

注 1) * : Don't care

注 2) i = 0 ~ 7

8.3.8 P7 (P77 ~ P70) ポート

P7 ポートは 1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、LCD セグメント出力と兼用です。

表 8-18 P7 ポート

	P77	P76	P75	P74	P73	P72	P71	P70
兼用機能	SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	SEG6	SEG7




図 8-10 P7 ポート

P7 ポート出力カラッタ

P7DR (0x000007)		7	6	5	4	3	2	1	0
	Bit Symbol	P77	P76	P75	P74	P73	P72	P71	P70
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	ポート出力のとき L レベルを出力							
	1:	ポート出力のとき H レベルを出力							

P7 ポート入出力制御

P7CR (0x00F21)		7	6	5	4	3	2	1	0
	Bit Symbol	P7CR7	P7CR6	P7CR5	P7CR4	P7CR3	P7CR2	P7CR1	P7CR0
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	入力モード(ポート入力)							
	1:	出力モード(ポート出力)							

P7 ポートセグメント出力制御

P7LCR (0x00EC7)		7	6	5	4	3	2	1	0
	Bit Symbol	P7LCR7	P7LCR6	P7LCR5	P7LCR4	P7LCR3	P7LCR2	P7LCR1	P7LCR0
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	入出力ポート							
	1:	LCD セグメント出力 (注 1)							

注 1) P7LCR が"1"のとき、P7CR の設定は意味を持ちません。

P7 ポート入力データ

P7PRD (0x00014)		7	6	5	4	3	2	1	0
	Bit Symbol	P7PRD7	P7PRD6	P7PRD5	P7PRD4	P7PRD3	P7PRD2	P7PRD1	P7PRD0
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*	*
機能	入力モード時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。								

表 8-19 P7PRD のリード値

設定条件 P7CRi	P7PRDi のリード値	
	0	ポートの内容
0		"0"
1		"0"

注 1) * : Don't care

注 2) i = 0 ~ 7

8.3.9 P8 (P87 ~ P80) ポート

P8 ポートは 1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、シリアルバスインターフェース入出力、シリアルインターフェース入出力、UART 入出力と兼用です。

出力回路は、Pch 出力制御機能付きですのでシンクオーブンドレイン出力、または C-MOS 出力のいずれかを選択することができます。また P8 ポートは VDD 側にプログラマブルプルアップ抵抗を内蔵しています。このプルアップは、入力モードまたはシンクオーブンドレイン出力として使用する場合に利用することができます。

なお、シリアルバスインターフェース、シリアルインターフェースまたは UART として使用する場合は、シリアルインターフェース選択機能の設定もあわせて必要です。詳しくは「8.4 周辺機能入出力選択機能」を参照してください。

表 8-20 P8 ポート

	P87	P86	P85	P84	P83	P82	P81	P80
兼用機能	SCLK0 RXD0	SI0 TXD0	SO0 TXD0	RXD1	TXD1	SI1	SO1 SCL0	SCLK1 SDA0




図 8-11 P8 ポート

P8 ポート出力カラッタ

P8DR (0x000008)		7	6	5	4	3	2	1	0		
	Bit Symbol	P87	P86	P85	P84	P83	P82	P81	P80		
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:	ポート出力のとき L レベルを出力								
		1:	ポート出力のとき H レベルを出力 (P8OUTCR,P8PU の設定によっては Hi-Z、プルアップになります)								

P8 ポート入出力制御

P8CR (0x00F22)		7	6	5	4	3	2	1	0		
	Bit Symbol	P8CR7	P8CR6	P8CR5	P8CR4	P8CR3	P8CR2	P8CR1	P8CR0		
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:	入力モード(ポート入力)								
		1:	SCLK0 (I) RXD0 (I)	SI0 (I)	-	RXD1 (I)	-	SI1 (I)	SCLK1 (I) SDA0 (I/O)		
		0:	出力モード(ポート出力)								
		1:	SCLK0 (O)	-	SO0 (O) TXD0 (O)	-	TXD1 (O)	-	SO1 (O)	SCLK1 (O)	

注) I: 兼用機能入力、O: 兼用機能出力、I/O: 兼用機能入出力

P8 ポートファンクション制御

P8FC (0x00F3C)		7	6	5	4	3	2	1	0		
	Bit Symbol	P8FC7	-	P8FC5	-	P8FC3	-	P8FC1	P8FC0		
	Read/Write	R/W	R	R/W	R	R/W	R	R/W	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:	ポート機能								
		1:	SCLK0 (O)	SO0 (O) TXD0 (O)	TXD1 (O)	ポート機能				SO1 (O) SCLK1 (O) SCL0 (I/O) SDA0 (I/O)	

P8 ポート出力制御

P8OUTCR (0x00F49)		7	6	5	4	3	2	1	0		
	Bit Symbol	P8OUT5	P8OUT5	P8OUT5	P8OUT4	P8OUT3	P8OUT2	P8OUT1	P8OUT0		
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
	リセット後	0	0	0	0	0	0	0	0		
機能		0:	C-MOS 出力								
		1:	オープンドレイン出力								
			-	-	-	-	-	-	SCL0 (I/O) SDA0 (I/O)		

P8 ポート内蔵プルアップ制御

P8PU (0x00F2F)	Bit Symbol	7	6	5	4	3	2	1	0	
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	リセット後	0	0	0	0	0	0	0	0	
機能	0:	内蔵プルアップを接続しない								
	1:	内蔵プルアップを接続する (入力モード時、またはオープンドレイン出力時のみ接続されます。それ以外の条件では"1"に設定しても接続されません)								

P8 ポート入力データ

P8PRD (0x00015)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*	*
機能	入力モード時、またはオープンドレイン出力時、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。								

表 8-21 P8PRD のリード値

設定条件		P2PRDi のリード値
P8CRi	P8OUTCRi	
0	*	ポートの内容
1	0	"0"
1	1	ポートの内容

注 1) * : Don't care

注 2) i = 0 ~ 7

8.3.10 P9 (P97 ~ P90) ポート

P9 ポートは 1 ビット単位で入出力の指定ができる 7 ビットの入出力ポート、1 ビットの入力ポートで、タイマカウンタ入出力、デバイダ出力、UART 入出力と兼用です。

P93 ポートは入力専用ポートです。P96 ポートをデバイダ出力として使用する場合、P90、P91 ポートをタイマカウンタ入出力として使用する場合はタイマ出力選択機能の設定もあわせて必要です。詳しくは「8.4 周辺機能入出力選択機能」を参照してください。

表 8-22 P9 ポート

	P97	P96	P95	P94	P93	P92	P91	P90
兼用機能	TC03 PPG03 PWM03 INT3	TC02 PPG02 PWM02 DVO	TC01 PPG01 PWM01 INT2	TC00 PPG00 PWM00 INT1	EMG0 RXD1	PPGC02 TXD1	PPGC01 PPGA0 TXD2	TCC0 TCA0 RXD2




図 8-12 P9 ポート

P9 ポート出力ラッチ

P9DR (0x000009)		7	6	5	4	3	2	1	0
	Bit Symbol	P97	P96	P95	P94	-	P92	P91	P90
	Read/Write	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	ポート出力のとき L レベルを出力				ポート出力のとき L レベルを出力			
	1:	ポート出力のとき H レベルを出力				ポート出力のとき H レベルを出力			

P9 ポート入出力制御

P9CR (0x00F23)		7	6	5	4	3	2	1	0
	Bit Symbol	P9CR7	P9CR6	P9CR5	P9CR4	-	P9CR2	P9CR1	P9CR0
	Read/Write	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0
機能	0:	入力モード(ポート入力) TC03 (I) INT3 (I)				入力モード(ポート入力) TC02 (I) INT2 (I)			
	1:	出力モード(ポート出力) PPG03 (O) PWM03 (O)				出力モード(ポート出力) PPG02 (O) PWM02 (O) DVO (O)			
		PPG01 (O) PWM01 (O)				PPG00 (O) PWM00 (O)			
						PPGC02 (O) TXD1 (O)			
						PPGC01 (O) PPGA0 (O)			
						TXD2 (O)			

注) I: 兼用機能入力、O: 兼用機能出力

P9 ポートファンクション制御

P9FC (0x00F3D)		7	6	5	4	3	2	1	0
	Bit Symbol	P9FC7	P9FC6	P9FC5	P9FC4	-	P9FC2	P9FC1	-
	Read/Write	R/W	R/W	R/W	R/W	R	R/W	R/W	R
	リセット後	0	0	0	0	0	0	0	0
機能	0:	ポート機能 PPG03 (O) PWM03 (O)				ポート機能 PPG02 (O) PWM02 (O) DVO (O)			
	1:	PPG01 (O) PWM01 (O)				PPG00 (O) PWM00 (O)			
						PPGC02 (O) TXD1 (O)			
						PPGC01 (O) PPGA0 (O)			
						TXD2 (O)			

P9 ポート入力データ

P9PRD (0x00016)		7	6	5	4	3	2	1	0
	Bit Symbol	P9PRD7	P9PRD6	P9PRD5	P9PRD4	P9PRD3	P9PRD2	P9PRD1	P9PRD0
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*	*
機能	入力モード時は、ポートの内容が読み出されます。それ以外のときは"0"が読み出されます。								

表 8-23 P9PRD のリード値

設定条件 P9CRi	P9PRDi のリード値
0	ポートの内容
1	"0"

注 1) * : Don't care

注 2) i = 0 ~ 7

8.4 周辺機能入出力選択機能

TMP89FW24A は、周辺機能の入出力端子および割り込み要因の割り当てを変更することができます。割り当ての変更は、周辺機能入出力選択レジスタ 1 (ITSEL)、周辺機能入出力選択レジスタ 2 (SERSEL)によって行います。




図 8-13 周辺機能入出力選択

注) 周辺機能入出力選択レジスタによって機能入出力を行う場合、I/O ポートの設定も合わせて必要です。詳しくは I/O ポートの章を参照してください。




図 8-14 周辺機能入出力選択

注) 周辺機能入出力選択レジスタによって機能入出力を行う場合、I/O ポートの設定も合わせて必要です。詳しくは I/O ポートの章を参照してください。

周辺機能入出力選択レジスタ 1

ITSEL (0x00FCA)	Bit	Symbol	7	6	5	4	3	2	1	0
		Bit Symbol	-	-	TCBSEL	DVOSEL	ITSEL3	ITSEL2	ITSEL1	TCSEL
	Read/Write		R	R	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後		0	0	0	0	0	0	0	0

TCBSEL	TCB0 入力ポート切り替え	0: 1:	P41 入力 P22 入力
DVOSEL	P96 ポート出力選択	0: 1:	PPG02 / PWM02 出力 DVO 出力
ITSEL3	INT3 入力ポート切り替え	0: 1:	P25 入力 P97 入力
ITSEL2	INT2 入力ポート切り替え	0: 1:	P24 入力 P95 入力
ITSEL1	INT1 入力ポート切り替え	0: 1:	P23 入力 P94 入力
TCSEL	P91 ポート出力選択	0: 1:	PPGC01 出力 PPGA0 出力

注 1) ITSEL を変更するときは、対象となる周辺機能の動作が停止中に行ってください。周辺機能が動作中のときに ITSEL の切り替えを行った場合、各周辺機能が想定しないデータを入出力し誤動作する場合があります。

注 2) ITSEL を変更した直後は、対象となる周辺機能の割り込みラッチをクリアすることを推奨します。

周辺機能入出力選択レジスタ 2

SERSEL (0x00FCB)	Bit	Symbol	7	6	5	4	3	2	1	0
		TCA0SEL	-	-			SRSEL3	SRSEL2	SRSEL1	SRSEL0
	Read/Write		R/W	R/W	R	R	R/W	R/W	R/W	R/W
	リセット後		0	0	0	0	0	0	0	0

TCA0SEL	16 ビットタイマカウンタ A0 入力切り替え	00:	P90 入力 (TCA0) RXD0 入力 (SRSEL1 で選択した入力) RXD1 入力 (SRSEL3 で選択した入力) RXD2 入力 (SRSEL2 で選択した入力)					
		01:	P83	P84	P92	P93		
		10:	TXD1	RXD1	$\overline{\text{PPGC02}}$	$\overline{\text{EMG0}}$		
		11:	TXD1	-	TXD1	RXD1		
SRSEL3	UART1 / TCC0 選択		P90	P91	P44	P45		
		0:	TCC0 / TCA0	$\overline{\text{PPGC01}} /$ $\overline{\text{PPGA0}}$	TXD2	RXD2		
		1:	RXD2	TXD2	KWI0	KWI1		
SRSEL2	UART2 / TCC0 / TCA0 選択		P20	P21	P22	P85	P86	P87
		0:	TXD0	RXD0	$\overline{\text{TCB0}} /$ $\overline{\text{PPGB0}}$	SO0	SI0	SCLK0
		1:	SO0	SI0	SCLK0	TXD0	RXD0	-
SRSEL1	UART0 / SIO0 選択		P80	P81	P82	IL28		
		0:	SCLK1	SO1	SI1	INTSIO1		
		1:	SDA0	SCL0	-	INTSBI0		
SRSEL0	SIO1 / SBI0 選択 IL28(割り込み要因)の選択							
		0:						
		1:						

- 注 1) SERSEL を変更するときは、対象となる周辺機能の動作が停止中に行ってください。周辺機能が動作中のときに SERSEL の切り替えを行った場合、各周辺機能が想定しないデータを入出力し誤動作する場合があります。
- 注 2) SERSEL を変更した直後は、対象となる周辺機能の割り込みラッチをクリアすることを推奨します。INTSIO1 と INTSBI0 は割り込みラッチを共有しているため、SERSEL の切り替えの前後で割り込みが発生した場合、どの機能が割り込みを発生したか区別が付かなくなります。

第9章 スペシャルファンクションレジスタ

TMP89FW24A は、メモリマップ I/O 方式で、周辺ハードウェアのデータ制御/転送はすべてスペシャルファンクションレジスタ (SFR) を通して行われます。SFR1 は 0x00000 ~ 0x0003F に、SFR2 は 0x00F00 ~ 0x00FFF に、SFR3 は 0x00E40 ~ 0x00EBF にマッピングされています。

9.1 SFR1 (0x00000 ~ 0x0003F)

表 9-1 SFR1 (0x00000 ~ 0x0003F)

Address	Register Name	Address	Register Name
0x00000	P0DR	0x00020	SIO0SR
0x00001	P1DR	0x00021	SIO0BUF
0x00002	P2DR	0x00022	SBI0CR1
0x00003	P3DR	0x00023	SBI0CR2/SBI0SR2
0x00004	P4DR	0x00024	I2C0AR
0x00005	P5DR	0x00025	SBI0DBR
0x00006	P6DR	0x00026	T00REG
0x00007	P7DR	0x00027	T01REG
0x00008	P8DR	0x00028	T00PWM
0x00009	P9DR	0x00029	T01PWM
0x0000A	Reserved	0x0002A	T00MOD
0x0000B	Reserved	0x0002B	T01MOD
0x0000C	Reserved	0x0002C	T001CR
0x0000D	P0PRD	0x0002D	TA0DRAL
0x0000E	P1PRD	0x0002E	TA0DRAH
0x0000F	P2PRD	0x0002F	TA0DRBL
0x00010	P3PRD	0x00030	TA0DRBH
0x00011	P4PRD	0x00031	TA0MOD
0x00012	P5PRD	0x00032	TA0CR
0x00013	P6PRD	0x00033	TA0SR
0x00014	P7PRD	0x00034	ADCCR1
0x00015	P8PRD	0x00035	ADCCR2
0x00016	P9PRD	0x00036	ADCDRL
0x00017	Reserved	0x00037	ADCDRH
0x00018	Reserved	0x00038	DVOCR
0x00019	Reserved	0x00039	TBTCSR
0x0001A	UART0CR1	0x0003A	EIRL
0x0001B	UART0CR2	0x0003B	EIRH
0x0001C	UART0DR	0x0003C	EIRE
0x0001D	UART0SR	0x0003D	EIRD
0x0001E	TD0BUF/RD0BUF	0x0003E	Reserved
0x0001F	SIO0CR	0x0003F	PSW

注 1) Reserved の番地はプログラムでアクセスしないでください。

9.2 SFR2 (0x00F00 ~ 0x00FFF)

表 9-2 SFR2 (0x00F00 ~ 0x00F7F)

Address	Register Name						
0x00F00	Reserved	0x00F20	P6CR	0x00F40	Reserved	0x00F60	Reserved
0x00F01	Reserved	0x00F21	P7CR	0x00F41	Reserved	0x00F61	Reserved
0x00F02	Reserved	0x00F22	P8CR	0x00F42	Reserved	0x00F62	Reserved
0x00F03	Reserved	0x00F23	P9CR	0x00F43	P2OUTCR	0x00F63	Reserved
0x00F04	Reserved	0x00F24	Reserved	0x00F44	Reserved	0x00F64	Reserved
0x00F05	Reserved	0x00F25	Reserved	0x00F45	Reserved	0x00F65	Reserved
0x00F06	Reserved	0x00F26	Reserved	0x00F46	Reserved	0x00F66	Reserved
0x00F07	Reserved	0x00F27	P0PU	0x00F47	Reserved	0x00F67	Reserved
0x00F08	Reserved	0x00F28	P1PU	0x00F48	Reserved	0x00F68	Reserved
0x00F09	Reserved	0x00F29	P2PUD1	0x00F49	P8OUTCR	0x00F69	Reserved
0x00F0A	Reserved	0x00F2A	P3PUD1	0x00F4A	Reserved	0x00F6A	Reserved
0x00F0B	Reserved	0x00F2B	P4PU	0x00F4B	Reserved	0x00F6B	Reserved
0x00F0C	Reserved	0x00F2C	Reserved	0x00F4C	Reserved	0x00F6C	Reserved
0x00F0D	Reserved	0x00F2D	Reserved	0x00F4D	Reserved	0x00F6D	Reserved
0x00F0E	Reserved	0x00F2E	Reserved	0x00F4E	Reserved	0x00F6E	Reserved
0x00F0F	Reserved	0x00F2F	P8PU	0x00F4F	Reserved	0x00F6F	Reserved
0x00F10	Reserved	0x00F30	Reserved	0x00F50	Reserved	0x00F70	SIO1CR
0x00F11	Reserved	0x00F31	Reserved	0x00F51	Reserved	0x00F71	SIO1SR
0x00F12	Reserved	0x00F32	Reserved	0x00F52	Reserved	0x00F72	SIO1BUF
0x00F13	Reserved	0x00F33	Reserved	0x00F53	Reserved	0x00F73	Reserved
0x00F14	Reserved	0x00F34	P0FC	0x00F54	UART1CR1	0x00F74	POFFCR0
0x00F15	Reserved	0x00F35	Reserved	0x00F55	UART1CR2	0x00F75	POFFCR1
0x00F16	Reserved	0x00F36	P2FC	0x00F56	UART1DR	0x00F76	POFFCR2
0x00F17	Reserved	0x00F37	Reserved	0x00F57	UART1SR	0x00F77	POFFCR3
0x00F18	Reserved	0x00F38	P4FC	0x00F58	TD1BUF/RD1BUF	0x00F78	Reserved
0x00F19	Reserved	0x00F39	Reserved	0x00F59	Reserved	0x00F79	Reserved
0x00F1A	P0CR	0x00F3A	Reserved	0x00F5A	UART2CR1	0x00F7A	Reserved
0x00F1B	P1CR	0x00F3B	Reserved	0x00F5B	UART2CR2	0x00F7B	Reserved
0x00F1C	P2CR	0x00F3C	P8FC	0x00F5C	UART2DR	0x00F7C	SDWCR1
0x00F1D	P3CR	0x00F3D	P9FC	0x00F5D	UART2SR	0x00F7D	SDWCR2
0x00F1E	P4CR	0x00F3E	Reserved	0x00F5E	TD2BUF/RD2BUF	0x00F7E	Reserved
0x00F1F	P5CR	0x00F3F	Reserved	0x00F5F	Reserved	0x00F7F	Reserved

注 1) Reserved の番地はプログラムでアクセスしないでください。

表 9-3 SFR2 (0x00F80 ~ 0x00FFF)

Address	Register Name
0x00F80	Reserved
0x00F81	Reserved
0x00F82	Reserved
0x00F83	Reserved
0x00F84	Reserved
0x00F85	Reserved
0x00F86	Reserved
0x00F87	Reserved
0x00F88	T02REG
0x00F89	T03REG
0x00F8A	T02PWM
0x00F8B	T03PWM
0x00F8C	T02MOD
0x00F8D	T03MOD
0x00F8E	T023CR
0x00F8F	Reserved
0x00F90	Reserved
0x00F91	Reserved
0x00F92	Reserved
0x00F93	Reserved
0x00F94	Reserved
0x00F95	Reserved
0x00F96	Reserved
0x00F97	Reserved
0x00F98	Reserved
0x00F99	Reserved
0x00F9A	Reserved
0x00F9B	Reserved
0x00F9C	Reserved
0x00F9D	Reserved
0x00F9E	Reserved
0x00F9F	Reserved

Address	Register Name
0x00FA0	Reserved
0x00FA1	Reserved
0x00FA2	Reserved
0x00FA3	Reserved
0x00FA4	Reserved
0x00FA5	Reserved
0x00FA6	Reserved
0x00FA7	Reserved
0x00FA8	TB0DRAL
0x00FA9	TB0DRAH
0x00FAA	TB0DRBL
0x00FAB	TB0DRBH
0x00FAC	TB0MOD
0x00FAD	TB0CR
0x00FAE	TB0SR
0x00FAF	Reserved
0x00FB0	Reserved
0x00FB1	Reserved
0x00FB2	Reserved
0x00FB3	Reserved
0x00FB4	Reserved
0x00FB5	Reserved
0x00FB6	Reserved
0x00FB7	Reserved
0x00FB8	Reserved
0x00FB9	Reserved
0x00FBA	Reserved
0x00FBB	Reserved
0x00FBC	Reserved
0x00FBD	Reserved
0x00FBE	Reserved
0x00FBF	Reserved

Address	Register Name
0x00FC0	Reserved
0x00FC1	Reserved
0x00FC2	Reserved
0x00FC3	Reserved
0x00FC4	KWUCR0
0x00FC5	Reserved
0x00FC6	VDCR1
0x00FC7	VDCR2
0x00FC8	RTCCR
0x00FC9	Reserved
0x00FCA	ITSEL
0x00FCB	SERSEL
0x00FCC	IRTSR
0x00FCD	WUCCR
0x00FCE	WUCDR
0x00FCF	CGCR
0x00FD0	FLSCR1
0x00FD1	FLSCR2/FLSCRM
0x00FD2	Reserved
0x00FD3	SPCR
0x00FD4	WDCTR
0x00FD5	WDCDR
0x00FD6	WDCNT
0x00FD7	WDST
0x00FD8	EINTCR1
0x00FD9	EINTCR2
0x00FDA	EINTCR3
0x00FDB	Reserved
0x00FDC	SYSCR1
0x00FDD	SYSCR2
0x00FDE	SYSCR3
0x00FDF	SYSCR4/SYSSR4

Address	Register Name
0x00FE0	ILL
0x00FE1	ILH
0x00FE2	ILE
0x00FE3	ILD
0x00FE4	Reserved
0x00FE5	Reserved
0x00FE6	Reserved
0x00FE7	Reserved
0x00FE8	Reserved
0x00FE9	Reserved
0x00FEA	Reserved
0x00FEB	Reserved
0x00FEC	Reserved
0x00FED	Reserved
0x00FEE	Reserved
0x00FEF	Reserved
0x00FF0	ILPRS1
0x00FF1	ILPRS2
0x00FF2	ILPRS3
0x00FF3	ILPRS4
0x00FF4	ILPRS5
0x00FF5	ILPRS6
0x00FF6	ILPRS7
0x00FF7	Reserved
0x00FF8	Reserved
0x00FF9	Reserved
0x00FFA	Reserved
0x00FFB	Reserved
0x00FFC	Reserved
0x00FFD	Reserved
0x00FFE	Reserved
0x00FFF	Reserved

注 1) Reserved の番地はプログラムでアクセスしないでください。

9.3 SFR3 (0x00E40 ~ 0x00EFF)

表 9-4 SFR3 (0x00E40 ~ 0x00EBF)

Address	Register Name						
0x00E40	LCDBUF00	0x00E60	Reserved	0x00E80	Reserved	0x00EA0	TC0DRCH
0x00E41	LCDBUF01	0x00E61	Reserved	0x00E81	Reserved	0x00EA1	TC0DRDL
0x00E42	LCDBUF02	0x00E62	Reserved	0x00E82	Reserved	0x00EA2	TC0DRDH
0x00E43	LCDBUF03	0x00E63	Reserved	0x00E83	Reserved	0x00EA3	TC0DREL
0x00E44	LCDBUF04	0x00E64	Reserved	0x00E84	Reserved	0x00EA4	TC0DREH
0x00E45	LCDBUF05	0x00E65	Reserved	0x00E85	Reserved	0x00EA5	TC0CAPAL
0x00E46	LCDBUF06	0x00E66	Reserved	0x00E86	Reserved	0x00EA6	TC0CAPAH
0x00E47	LCDBUF07	0x00E67	Reserved	0x00E87	Reserved	0x00EA7	TC0CAPBL
0x00E48	LCDBUF08	0x00E68	Reserved	0x00E88	Reserved	0x00EA8	TC0CAPBH
0x00E49	LCDBUF09	0x00E69	Reserved	0x00E89	Reserved	0x00EA9	Reserved
0x00E4A	LCDBUF10	0x00E6A	Reserved	0x00E8A	Reserved	0x00EAA	Reserved
0x00E4B	LCDBUF11	0x00E6B	Reserved	0x00E8B	Reserved	0x00EAB	Reserved
0x00E4C	LCDBUF12	0x00E6C	Reserved	0x00E8C	Reserved	0x00EAC	Reserved
0x00E4D	LCDBUF13	0x00E6D	Reserved	0x00E8D	Reserved	0x00EAD	Reserved
0x00E4E	LCDBUF14	0x00E6E	Reserved	0x00E8E	Reserved	0x00EAE	Reserved
0x00E4F	LCDBUF15	0x00E6F	Reserved	0x00E8F	Reserved	0x00EAF	Reserved
0x00E50	LCDBUF16	0x00E70	Reserved	0x00E90	Reserved	0x00EB0	Reserved
0x00E51	LCDBUF17	0x00E71	Reserved	0x00E91	Reserved	0x00EB1	Reserved
0x00E52	LCDBUF18	0x00E72	Reserved	0x00E92	Reserved	0x00EB2	Reserved
0x00E53	LCDBUF19	0x00E73	Reserved	0x00E93	Reserved	0x00EB3	Reserved
0x00E54	Reserved	0x00E74	Reserved	0x00E94	Reserved	0x00EB4	Reserved
0x00E55	Reserved	0x00E75	Reserved	0x00E95	Reserved	0x00EB5	Reserved
0x00E56	Reserved	0x00E76	Reserved	0x00E96	Reserved	0x00EB6	Reserved
0x00E57	Reserved	0x00E77	Reserved	0x00E97	Reserved	0x00EB7	Reserved
0x00E58	Reserved	0x00E78	Reserved	0x00E98	TC0CR1	0x00EB8	Reserved
0x00E59	Reserved	0x00E79	Reserved	0x00E99	TC0CR2	0x00EB9	Reserved
0x00E5A	Reserved	0x00E7A	Reserved	0x00E9A	TC0CR3	0x00EBA	Reserved
0x00E5B	Reserved	0x00E7B	Reserved	0x00E9B	TC0DRAL	0x00EBB	Reserved
0x00E5C	Reserved	0x00E7C	LCDCR1	0x00E9C	TC0DRAH	0x00EBC	Reserved
0x00E5D	Reserved	0x00E7D	LCDCR2	0x00E9D	TC0DRBL	0x00EBD	Reserved
0x00E5E	Reserved	0x00E7E	Reserved	0x00E9E	TC0DRBH	0x00EBE	Reserved
0x00E5F	Reserved	0x00E7F	Reserved	0x00E9F	TC0DRCL	0x00EBF	Reserved

注 1) Reserved の番地はプログラムでアクセスしないでください。

表 9-5 SFR3 (0x00EC0 ~ 0x00EFF)

Address	Register Name
0x00EC0	Reserved
0x00EC1	P1LCR
0x00EC2	P2LCR
0x00EC3	P3LCR
0x00EC4	Reserved
0x00EC5	P5LCR
0x00EC6	P6LCR
0x00EC7	P7LCR
0x00EC8	Reserved
0x00EC9	Reserved
0x00ECA	Reserved
0x00ECB	Reserved
0x00ECC	Reserved
0x00ECD	Reserved
0x00ECE	Reserved
0x00ECF	Reserved

Address	Register Name
0x00ED0	Reserved
0x00ED1	Reserved
0x00ED2	P2PUD2
0x00ED3	P3PUD2
0x00ED4	Reserved
0x00ED5	Reserved
0x00ED6	Reserved
0x00ED7	Reserved
0x00ED8	Reserved
0x00ED9	Reserved
0x00EDA	Reserved
0x00EDB	Reserved
0x00EDC	Reserved
0x00EDD	Reserved
0x00EDE	Reserved
0x00EDF	Reserved

Address	Register Name
0x00EE0	Reserved
0x00EE1	Reserved
0x00EE2	Reserved
0x00EE3	Reserved
0x00EE4	Reserved
0x00EE5	Reserved
0x00EE6	Reserved
0x00EE7	Reserved
0x00EE8	Reserved
0x00EE9	Reserved
0x00EEA	Reserved
0x00EEB	Reserved
0x00EEC	Reserved
0x00EED	Reserved
0x00EEE	Reserved
0x00EEF	Reserved

Address	Register Name
0x00EF0	Reserved
0x00EF1	Reserved
0x00EF2	Reserved
0x00EF3	Reserved
0x00EF4	Reserved
0x00EF5	Reserved
0x00EF6	Reserved
0x00EF7	Reserved
0x00EF8	Reserved
0x00EF9	Reserved
0x00EFA	Reserved
0x00EFB	Reserved
0x00EFC	Reserved
0x00EFD	Reserved
0x00EFE	Reserved
0x00EFF	Reserved

注 1) Reserved の番地はプログラムでアクセスしないでください。

第 10 章 周辺機能の低消費電力機能

TMP89FW24A は、特定の周辺機能を使用しないとき、低消費電力レジスタ(POFFCRn)によって不要な電力を抑える機能を持っています。各周辺機能は、低消費電力レジスタによって、ビット単位で Enable/Disable を制御することができます。(n = 0, 1, 2, 3)

低消費電力レジスタ(POFFCRn)の対応するビットを"0"に設定すると、各周辺機能ごとに基本クロックが停止(Disable)され不要な電力を抑えることができます(Disable された周辺機能は使用できなくなります)。低消費電力レジスタ(POFFCRn)の対応するビットを"1"に設定すると、各周辺機能へ基本クロックが供給(Enable)され機能が使用可能になります。

リセット後、低消費電力レジスタ(POFFCRn)は"0"に初期化されますので、各周辺機能は使用はできない状態となっています。よって初めてそれぞれの周辺機能を使用するときは、プログラムの初期設定(各周辺機能の制御レジスタを操作する前)で必ず低消費電力レジスタ(POFFCRn)の対応するビットを"1"に設定してください。

なお、周辺機能が動作中のとき、それに対応する低消費電力レジスタ(POFFCRn)のビットを"0"に変更しないでください。変更した場合、周辺機能が予期せぬ動作をする場合があります。

10.1 制御

低消費電力機能は、低消費電力レジスタ(POFFCRn)によって制御されます。(n = 0, 1, 2, 3)

低消費電力レジスタ 0 制御

POFFCR0 (0x00F74)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	TC023EN	TC001EN	-	TCC0EN	TCB0EN	TCA0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

TC023EN	タイマカウンタ 02,03 制御	0	Disable					
		1	Enable					
TC001EN	タイマカウンタ 00,01 制御	0	Disable					
		1	Enable					
TCC0EN	タイマカウンタ C0 制御	0	Disable					
		1	Enable					
TCB0EN	タイマカウンタ B0 制御	0	Disable					
		1	Enable					
TCA0EN	タイマカウンタ A0 制御	0	Disable					
		1	Enable					

低消費電力レジスタ 1 制御

POFFCR1 (0x00F75)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	SBI0EN	-	UART2EN	UART1EN	UART0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

SBI0EN	I2C0 制御	0	Disable					
		1	Enable					
UART2EN	UART2 制御	0	Disable					
		1	Enable					
UART1EN	UART1 制御	0	Disable					
		1	Enable					
UART0EN	UART0 制御	0	Disable					
		1	Enable					

低消費電力レジスタ 2 制御

POFFCR2 (0x00F76)	7	6	5	4	3	2	1	0
Bit Symbol	LCDEN	-	RTCEN	-	-	-	SIO1EN	SIO0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

LCDEN	LCD 制御	0	Disable					
		1	Enable					
RTCEN	RTC 制御	0	Disable					
		1	Enable					
SIO1EN	SIO1 制御	0	Disable					
		1	Enable					
SIO0EN	SIO0 制御	0	Disable					
		1	Enable					

低消費電力レジスタ 3 制御

POFFCR3 (0x00F77)		7	6	5	4	3	2	1	0
Bit Symbol	-	-	INT5EN	-	INT3EN	INT2EN	INT1EN	INT0EN	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0	0

INT5EN	INT5 制御	0	Disable						
		1	Enable						
INT3EN	INT3 制御	0	Disable						
		1	Enable						
INT2EN	INT2 制御	0	Disable						
		1	Enable						
INT1EN	INT1 制御	0	Disable						
		1	Enable						
INT0EN	INT0 制御	0	Disable						
		1	Enable						

第 11 章 デバイダ出力 (DVO)

デューティ約 50%のパルスを出力する機能で、圧電ブザーなどの駆動に利用できます。

11.1 構成




図 11-1 デバイダ出力

11.2 制御

デバイダ出力は、デバイダ出力制御レジスタ(DVOCR)で制御されます。

デバイダ出力制御レジスタ

DVOCR (0x00038)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	-	-	DV0EN	DVOCK	
Read/Write	R	R	R	R	R	R/W	R/W	
リセット後	0	0	0	0	0	0	0	0

DVOEN	デバイダ出力の許可/禁止	0	ディバイダ出力禁止		
		1	ディバイダ出力許可		
DVOCK	デバイダ出力の周波数選択 単位: [Hz]		NORMAL1/2, IDLE1/2 モード		SLOW1/2 SLEEP1 モード
			DV9CK=0	DV9CK=1	
		00	fcgck/2 ¹²	fs/2 ⁵	fs/2 ⁵
		01	fcgck/2 ¹¹	fs/2 ⁴	fs/2 ⁴
		10	fcgck/2 ¹⁰	fs/2 ³	fs/2 ³
		11	fcgck/2 ⁹	Reserved	Reserved

- 注 1) fcgck:ギアクロック[Hz]、fs:低周波クロック[Hz]
- 注 2) DVOCR<DV0EN>は、STOP モード、IDLE0/SLEEP0 モードに遷移すると"0"にクリアされます。DVOCR<DVOCK>は値を保持します。
- 注 3) NORMAL1/2, IDLE1/2 モードで SYSCR1<DV9CK>が"1"のとき、fs と fcgck で同期を取りため DVO の周波数に若干の揺らぎがでます。
- 注 4) DVOCR のビット 7~3 は読み出すと"0"が読み出されます。

11.3 機能

デバイダ出力の周波数を DVOCR<DVOCK>で選択します。

DVOCR<DVOEN>を"1"にセットすると、DVOCR<DVOCK>で選択した周波数の矩形波が \overline{DVO} 端子から出力されます。

DVOCR<DVOEN>を"0"にクリアすると、 \overline{DVO} 端子から"H"レベルを出力します。

STOP モード、IDLE0/SLEEP0 モードに遷移すると、DVOCR<DVOEN>は"0"にクリアされ、 \overline{DVO} 端子は"H"レベルを出力します。

デバイダ出力のソースロックは、DVOCR<DVOEN>の値に関係なく動作しています。

このため、DVOCR<DVOEN>を"1"にセットした後、最初のデバイダ出力の周波数は、DVOCR<DVOCK>で設定した周波数となりません。

また、ソフトウェア、あるいは STOP モード、IDLE0./SLEEP0 モードに入り、DVOCR<DVOEN>を"0"にクリアしたときのデバイダ出力の周波数は DVOCR<DVOCK>で設定した周波数となりません。




図 11-2 デバイダ出力のタイミング

なお、NORMAL モードから SLOW モード、SLOW モードから NORMAL モードに動作モードを切り替えるとき、ギアクロック(fcgck)と低周波クロック(fs)の同期合わせが行われるため、ディバイダ出力の周波数が期待した値になりません。

(プログラム例) 2.441 kHz のパルスを出力 (fcgck = 10.0 MHz)

```
LD      (DVOCR), 0y00000100 ; DVOCK← "00", DVOEN← "1"
```

表 11-1 デバイダ出力の周波数 (例 : fcgck = 10.0 MHz, fs = 32.768 kHz 時)

DVOCK	デバイダ出力の周波数 [Hz]			
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1 モード	
	DV9CK = 0	DV9CK = 1		
00	2.441 k	1.024 k	1.024 k	
01	4.883 k	2.048 k	2.048 k	
10	9.766 k	4.096 k	4.096 k	
11	19.531 k	Reserved	Reserved	

第 12 章 タイムベースタイマ (TBT)

タイムベースタイマは、キースキャンやダイナミック表示処理などの基準時間生成用タイマで、一定周期ごとにタイムベースタイマ割り込み(INTTBT)を発生することが可能です。

12.1 構成




図 12-1 タイムベースタイマの構成

12.2 制御

タイムベースタイマは、タイムベースタイマ制御レジスタ(TBTCR)で制御されます。

タイムベースタイマ制御レジスタ

TBTCR (0x00039)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	-	TBTEN	TBTCR		
Read/Write	R	R	R	R	R/W	R/W		
リセット後	0	0	0	0	0	0	0	0

TBTEN	タイムベースタイマ割り込み要求の許可/禁止	0: 割り込み要求信号発生禁止 1: 割り込み要求信号発生許可		
TBTCR	タイムベースタイマ割り込み周波数の選択 単位 : [Hz]	TBTEN	NORMAL 1/2, IDLE1/2 モード	SLOW1/2, SLEEP1 モード
		TBTEN	SYSCR1<DV9CK> = 0	SYSCR1<DV9CK> = 1
		000	fcgck/2 ²²	fs/2 ¹⁵
		001	fcgck/2 ²⁰	fs/2 ¹³
		010	fcgck/2 ¹⁵	fs/2 ⁸
		011	fcgck/2 ¹³	fs/2 ⁶
		100	fcgck/2 ¹²	fs/2 ⁵
		101	fcgck/2 ¹¹	fs/2 ⁴
		110	fcgck/2 ¹⁰	fs/2 ³
		111	fcgck/2 ⁸	Reserved

注 1) fgcck : ギクロック [Hz], fs : 低周波クロック [Hz]

注 2) TBTCR<TBEN>は STOP モードに遷移すると"0"にクリアされます。TBTCR<TBCK>は値を保持します。

注 3) TBTCR<TBCK>の設定は TBTCR<TBEN>が"0"のときにおこなってください。

注4) NORMAL1/2, IDLE1/2 モードで SYSCR1<DV9CK>が"1"のとき、fs と fcgck で同期を取るためタイムベースタイマ割り込みの周波数に若干の揺らぎがです。

注5) TBTCR のビット7~4は読み出すと"0"が読み出されます。

12.3 機能

タイムベースタイマのソースクロック周波数を TBTCR<TBTCR>で選択します。このとき、TBTCR<TBTCR>が"0"の状態でおこなってください。TBTCR<TBTCR>が"1"の状態で TBTCR<TBTCR>を変更すると、期待しないタイミングで割り込み要求信号が発生します。

TBTCR<TBTCR>を"1"にセットすると、ソースクロックの立ち上がりで割り込み要求信号が発生されます。TBTCR<TBTCR>を"0"にクリアすると割り込み要求信号が発生されません。

STOP モードに遷移すると、TBTCR<TBTCR>は"0"にクリアされます。

タイムベースタイマのソースクロックは、TBTCR<TBTCR>の値に関係なく動作しています。

タイムベースタイマ割り込みは、タイムベースタイマ割り込み要求を許可した後、最初のソースクロック立ち上がりから発生します。このため、TBTCR<TBTCR>を"1"にセットしてから、最初の割り込み要求が発生するまでの周期は、TBTCR<TBTCR>で設定した周波数の周期よりも短くなります。




図 12-2 タイムベースタイマ割り込み

なお、NORMAL モードから SLOW モード、SLOW モードから NORMAL モードに動作モードを切り替えるとき、ギアクロック(fcgck)と低周波クロック(fs)の同期合わせが行われるため期待しないタイミングで割り込み要求信号が発生します。TBTCR<TBTCR>を"0"にクリアした状態で動作モードを切り替えることを推奨します。

表 12-1 タイムベースタイマ割り込み周波数(例 : fcgck = 10.0 MHz, fs = 32.768 kHz 時)

TBTCR	タイムベースタイマ割り込み周波数 [Hz]		
	NORMAL1/2, IDLE1/2 モード	NORMAL1/2, IDLE1/2 モード	SLOW1/2, SLEEP1 モード
	SYSCR1<DV9CK> = 0	SYSCR1<DV9CK> = 1	
000	2.38	1	1
001	9.54	4	4
010	305.18	128	Reserved
011	1220.70	512	Reserved
100	2441.41	1024	Reserved
101	4882.81	2048	Reserved
110	9765.63	4096	Reserved
111	39062.5	Reserved	Reserved

(プログラム例) タイムベースタイマ割り込み周波数を $\text{fcgck}/2^{15}$ [Hz] にセットし、割り込みを許可します。

```
DI ; IMF ←0
SET (EIRL) . 5 ; 割り込み許可レジスタ設定
EI ; IMF ←1
LD (TBTCR) , 00000010B ; 割り込み周波数設定
LD (TBTCR) , 00001010B ; 割り込み要求信号発生許可
```


第 13 章 16 ビットタイマカウンタ(TCA)

TMP89FW24A は、高性能 16 ビットタイマカウンタ(TCA)を 1 チャネル内蔵しています。

表 13-1 SFR アドレス割り付け

	TAxDRAL (アドレス)	TAxDRAH (アドレス)	TAxDRBL (アドレス)	TAxDRBH (アドレス)	TAxMOD (アドレス)	TAxCR (アドレス)	TAxSR (アドレス)	低消費電力 レジスタ
タイマカウンタ A0	TA0DRAL (0x0002D)	TA0DRAH (0x0002E)	TA0DRBL (0x0002F)	TA0DRBH (0x00030)	TA0MOD (0x00031)	TA0CR (0x00032)	TA0SR (0x00033)	POFFCR0 <TCA0EN>

表 13-2 端子名

	タイマ入力端子	PPG 出力端子
タイマカウンタ A0	TCA0 端子	PPGA0 端子

13.1 構成




図 13-1 タイマカウンタ A0

13.2 制御

タイマカウンタ A0 は、低消費電力レジスタ(POFFCR0)、タイマカウンタ A0 モードレジスタ(TA0MOD)、タイマカウンタ A0 制御レジスタ(TA0CR)と 2 つの 16 ビットタイマ A0 レジスタ(TA0DRA/TA0DRB)で制御されます。

低消費電力レジスタ 0

POFFCR0 (0x00F74)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	TC023EN	TC001EN	-	TCC0EN	TCB0EN	TCA0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

TC023EN	タイマカウンタ 02,03 制御	0	Disable					
TC001EN	タイマカウンタ 00,01 制御	0	Disable					
TCC0EN	タイマカウンタ C0 制御	0	Disable					
TCB0EN	タイマカウンタ B0 制御	0	Disable					
TCA0EN	タイマカウンタ A0 制御	0	Disable					
		1	Enable					
		1	Enable					
		1	Enable					
		1	Enable					
		1	Enable					

タイマカウンタ A0 モードレジスタ

TA0MOD (0x00031)	7	6	5	4	3	2	1	0
Bit Symbol	TA0DBE	TA0TED	TA0MCAP TA0METT	TA0CK		TA0M		
Read/Write	R/W	R/W	R/W	R/W		R/W		
リセット後	1	0	0	0	0	0	0	0

TA0DBE	ダブルバッファ制御	0 1	ダブルバッファ無効 ダブルバッファ有効			
TA0TED	外部トリガ入力の選択	0 1	立ち上がりエッジ/H レベル 立下りエッジ/L レベル			
TA0MCAP	パルス幅測定モード制御	0 1	両エッジキャプチャ 片エッジキャプチャ			
TA0METT	外部トリガタイマモード制御	0 1	トリガスタート トリガスタート&ストップ			
TA0CK	タイマカウンタ 1 のソースクロックの選択	00 01 10 11	NORMAL 1/2, IDLE1/2 モード SYSCR1<DV9CK> ="0" SYSCR1<DV9CK> ="1"	SLOW1/2, SLEEP1 モード		
TA0M	タイマカウンタ 1 の動作モードの選択	000 001 010 011 100 101 110 111	fcgck/2 ¹⁰ fcgck/2 ⁶ fcgck/2 ² fcgck/2	fs/2 ³ fcgck/2 ⁶ fcgck/2 ² fcgck/2	fs/2 ³ - - -	
		000 001 010 011 100 101 110 111	タイマモード タイマモード イベントカウンタモード PPG 出力モード(ソフトウェアスタート) 外部トリガタイマモード ウインドウモード パルス幅測定モード Reserved			

注 1) fgcck: ギアクロック [Hz]、fs: 低周波クロック [Hz]

注 2) TA0MOD は停止状態 (TA0CR<TA0S>="0"時) で設定してください。動作中(TA0CR<TA0S>="1"時)のとき、TA0MOD の書き込みは無効となります。

タイマカウンタ A0 制御レジスタ

TA0CR (0x00032)	7	6	5	4	3	2	1	0
Bit Symbol	TA0OVE	TA0TFF	TA0NC		-	-	TA0ACAP	TA0S
Read/Write	R/W	R/W	R/W		R	R	R/W	R/W
リセット後	0	1	0	0	0	0	0	0

TA0OVE	オーバーフロー割り込み制御	0 1	カウンタオーバーフロー時、INTTCA0 割り込み要求を発生させない カウンタオーバーフロー時、INTTCA0 割り込み要求を発生させる
TA0TFF	タイマ F/F 制御	0 1	クリア セット
TA0NC	ノイズキャンセラサンプリングの間隔設定		NORMAL 1/2, IDLE1/2 モード
		00	ノイズキャンセラなし
		01	fcgck/2
		10	fcgck/2 ²
		11	fcgck/2 ⁸
TA0ACAP	自動キャプチャ機能	0 1	自動キャプチャ Disable 自動キャプチャ Enable
TA0MPPG	PPG 出力制御	0 1	連続 単発
TA0S	タイマカウンタ A のスタート制御	0 1	ストップ&カウンタクリア スタート

- 注 1) 自動キャプチャは、タイマ、イベントカウンタ、外部トリガタイマ、ウインドウモードでのみ使用可能です。
- 注 2) TA0TFF、TA0OVE、TA0NC は、停止状態(TA0S="0")で設定してください。動作中(TA0S="1")に書き込みを行っても設定値は無効となります。
- 注 3) STOP モードを起動するとスタート制御 (TA0S) は自動的に "0" にクリアされ、タイマは停止します。STOP モード解除後、タイマカウンタを使用する場合は、TA0S を再設定してください。
- 注 4) TA0CR に対してリード命令を実行すると、ビット 3 ~ 2 は"0"が読み出されます。
- 注 5) SLOW1/2、SLEEP1 モード使用時には、TA0NC を"01"または"10"に設定しないでください。"01"または"10"に設定した場合、ノイズキャンセラは停止し、タイマへの信号入力は行われません。

タイマカウンタ A0 ステータスレジスタ

TA0SR (0x00033)	7	6	5	4	3	2	1	0
Bit Symbol	TA0OVF	-	-	-	-	-	TA0CPFA	TA0CPFB
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	0	0	0	0

TA0OVF	オーバーフローフラグ	0	オーバーフローは発生していない
		1	少なくとも1回のオーバーフローが発生した
TA0CPFA	キャプチャ完了フラグ A	0	キャプチャ動作は行われていない
		1	両エッジキャプチャで、パルス幅のキャプチャが少なくとも1回は行われた。
TA0CPFB	キャプチャ完了フラグ B	0	キャプチャ動作は行われていない
		1	片エッジキャプチャの場合、少なくとも1回のキャプチャ動作が行われた。 両エッジキャプチャの場合、パルスのデューティ幅のキャプチャが少なくとも1回は行われた

注1) TA0OVF および TA0CPFA、TA0CPFB は、TA0SR を読み出した後、自動的に"0"にクリアされます。また TA0SR に対する書き込みは無効となります。

注2) TA0SR に対してリード命令を実行すると、ビット 6~2 は"0"が読み出されます。

タイマカウンタ A0 レジスタ AH

TA0DRAH (0x0002E)	15	14	13	12	11	10	9	8
Bit Symbol	TA0DRAH							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマカウンタ A0 レジスタ AL

TA0DRAL (0x0002D)	7	6	5	4	3	2	1	0
Bit Symbol	TA0DRAL							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマカウンタ A0 レジスタ BH

TA0DRBH (0x00030)	15	14	13	12	11	10	9	8
Bit Symbol	TA0DRBH							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマカウンタ A0 レジスタ BL

TA0DRBL (0x0002F)	7	6	5	4	3	2	1	0
Bit Symbol	TA0DRBL							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

- 注 1) TA0DRAL (TA0DRBL)に対してライト命令を実行した場合、設定値は一時的にテンポラリバッファに格納され、すぐには有効になりません。その後上位側のレジスタ TA0DRAH (TA0DRBH)に対してライト命令を実行するとダブルバッファ、または TA0DRAL, H に 16 ビットの設定値が一括して格納されます。従ってタイマカウンタ A0 レジスタにデータを設定する場合は、必ず下位、上位の順に書き込みを行ってください。
- 注 2) パルス幅測定モードとき、タイマカウンタ A0 レジスタに書き込みはできません。

13.3 低消費電力機能

タイマカウンタ A0 は、タイマ機能を使用しないとき、低消費電力レジスタ(POFFCR0)によって不要な電力を抑える機能を持っています。

POFFCR0<TCA0EN>を"0"に設定すると、タイマカウンタ A0 への基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのときタイマ機能が使用できなくなります。POFFCR0<TCA0EN>を"1"に設定すると、タイマカウンタ A0 へ基本クロックが供給(Enable)されタイマ機能が使用可能になります。

リセット後、POFFCR0 <TCA0EN>は"0"に初期化されますので、タイマ機能は使用不可の設定となります。よって初めてタイマ機能を使用するときは、プログラムの初期設定(タイマの制御レジスタを操作する前)で必ず POFFCR0 <TCA0EN>を"1"に設定してください。

なお、タイマ動作中は POFFCR0<TCA0EN>を"0"に変更しないでください。変更した場合タイマカウンタ A0 が予期せぬ動作をする場合があります。

13.4 タイマ機能

タイマカウンタ A0 には、タイマ、外部トリガタイマ、イベントカウンタ、ウィンドウ、パルス幅測定、プログラマブルパルスジェネレート(PPG)出力の 6 つの動作モードがあります。

13.4.1 タイマモード

タイマモードは、内部クロックでカウントアップするモードです。指定した時間で定期的に割り込みを発生させることができます。

13.4.1.1 設定

動作モード選択 TA0MOD<TA0M>に"000"、"001"のいずれかの値を設定するとタイマモードになります。ソースクロックの選択は TA0MOD<TA0CK>で行います。

TA0CR<TA0S>を"1"に設定すると動作を開始します。タイマがスタートすると TA0MOD および TA0CR<TA0OVE>は書込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

表 13-3 タイマモードの分解能、最大設定時間

TA0MOD <TA0CK>	ソースクロック [Hz]		SLOW1/2, SLEEP1 モード	分解能		最大設定時間		
	NORMAL1/2, IDLE1/2 モード			fcgck=10MHz	fs=32.768kHz	fcgck=10MHz	fs=32.768kHz	
	SYSCR1<DV9CK> = "0"	SYSCR1<DV9CK> = "1"						
00	fcgck/2 ¹⁰	fs/2 ³	fs/2 ³	102.4μs	244.1μs	6.7s	16s	
01	fcgck/2 ⁶	fcgck/2 ⁶	-	6.4μs	-	419.4ms	-	
10	fcgck/2 ²	fcgck/2 ²	-	400ns	-	26.2ms	-	
11	fcgck/2	fcgck/2	-	200ns	-	13.1ms	-	

13.4.1.2 動作

TA0CR<TA0S>を"1"に設定すると、選択された内部ソースクロックで 16 ビットアップカウンタをインクリメントします。アップカウンタの値とタイマレジスタ A (TA0DRA) の設定値が一致すると、INTTCA0 割り込み要求が発生し、アップカウンタが"0x0000" にクリアされます。カウンタクリア後もカウントアップは継続されます。タイマ動作中に TA0CR<TA0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

13.4.1.3 自動キャプチャ

TA0CR<TA0ACAP>に"1"を設定すると、アップカウンタの最新の内容をタイマレジスタ B (TA0DRB) に取り込むことができます(自動キャプチャ機能)。TA0CR<TA0ACAP>が"1"のとき、TA0DRBL をリードすると、そのときのアップカウンタの内容を読み出すことができます。TA0DRBH は、TA0DRBL をリードしたとき同時に取り込まれますので、キャプチャ値を読み出すときは必ず TA0DRBL、TA0DRBH の順に読み出してください。(キャプチャの時刻は TA0DRBL をリードしたタイミングになります)。なお、自動キャプチャ機能はタイマの動作中/停止中どちらでも利用することができます。タイマ停止中の場合は、TA0DRBL は"0x00"が読み出されます。TA0DRBH はタイマ停止後もキャプチャ値を保持しますが、タイマ停止中に TA0DRBL をリードすると"0x00"にクリアされます。

TA0CR<TA0ACAP>に"1"が書き込まれたままタイマをスタートした場合、タイマスタート直後から自動キャプチャは有効になります。

注 1) TA0CR<TA0S>を"1"から"0"に書き替えるのと同時に TA0CR<TA0ACAP>の設定値は変更できません。
(設定しても無効となります)

13.4.1.4 レジスタのバッファ構成

(1) テンポラリバッファ

TMP89FW24A は 8 ビットのテンポラリバッファを内蔵しており、TA0DRAL に対してライト命令を実行すると、ダブルバッファの有効/無効に関係なく先ずこのテンポラリバッファにデータが格納されます。次に TA0DRAH に対してライト命令を実行すると、設定値はダブルバッファまたは TA0DRAH にデータが格納されます。同時にテンポラリバッファの設定値はダブルバッファまたは TA0DRAL にデータが格納されます。(下位レジスタと上位レジスタの設定値が同時に有効になる構造となっています)。よって TA0DRA にデータを設定する場合は、必ず TA0DRAL、TA0DRAH の順に書き込んでください。

テンポラリバッファの構成は図 13-1 を参照してください。

(2) ダブルバッファ

TMP89FW24A は、TA0CR<TA0DBF>の設定によりダブルバッファを利用することができます。TA0CR<TA0DBF>を"0"に設定するとダブルバッファが無効に、TA0CR<TA0DBF>を"1"に設定するとダブルバッファが有効となります。

ダブルバッファの構成は図 13-1 を参照してください。

- ダブルバッファが有効の場合

タイマ動作中に TA0DRAH に対してライト命令を実行すると、設定値は先ずダブルバッファに格納され、TA0DRAH/L はすぐには更新されません。TA0DRAH/L は前回の設定値でアップカウンタと比較を行い、値が一致すると INTTCA0 割り込み要求が発生し、ダブルバッファの設定値が TA0DRAH/L に格納されます。以降は新しい設定値で一致検出が行われます。

なお、TA0DRAH/L に対してリード命令を実行すると、TA0DRAH/L の値(現在の有効値)では無く、ダブルバッファの値(最後に設定した値)が読み出されます。

タイマ停止中に TA0DRAH/L に対してライト命令を実行すると、設定値はダブルバッファと TA0DRAH/L の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマ動作中に TA0DRAH に対してライト命令を実行すると、設定値はすぐに TA0DRAH/L に格納され、以降は新しい設定値で一致検出が行われます。

このとき TA0DRAH/L に設定した値がアップカウンタの値より小さかった場合、アップカウンタが一度オーバーフローした後、新しい設定値で一致検出が行われるため、割り込み要求の間隔が設定した時間よりも長くなる場合があります。これが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に TA0DRAH/L に対してライト命令を実行すると、設定値はすぐに TA0DRAH/L に格納されます。




図 13-2 タイマモードタイミングチャート




図 13-3 タイマモードタイミングチャート(自動キャプチャ)

13.4.2 外部トリガタイマモード

外部トリガタイマモードは、TCA0 端子入力をトリガにしてカウントをスタートするタイマモードです。

13.4.2.1 設定

動作モード選択 TA0MOD<TA0M>に"100"を設定すると外部トリガタイマモードになります。ソースクロックの選択は TA0MOD<TA0CK>で行います。

トリガとなるエッジは、トリガエッジ入力の選択 TA0MOD<TA0TED>で選択します。TA0MOD<TA0TED>を"0"になると立ち上がりエッジ、"1"になると立下りエッジが選択されます。

なお、本モードでは、TA0 入力端子を使用しますので、あらかじめポートの設定で TCA0 端子を入力にセットしておく必要があります。

TA0CR<TA0S>に"1"を設定すると動作を開始します。タイマがスタートすると TA0MOD および TA0CR<TA0OVE>は書込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

13.4.2.2 動作

タイマスタート後、指定したトリガエッジが TCA0 端子に入力されると、指定されたソースクロックでアップカウンタのインクリメントが行われます。アップカウンタの値とタイマレジスタ A(TA0DRA)の設定値が一致すると INTTCA0 割り込み要求が発生し、アップカウンタが"0x0000"にクリアされます。カウンタクリア後もカウントアップは継続されます。

TA0MOD<TA0METT> が "1" の場合、指定したトリガエッジと逆方向のエッジを検出すると、カウントはストップしアップカウンタは"0x0000"にクリアされます。その後、指定したトリガエッジを検出すると再びカウントを開始します。このモードでは、入力パルスが一定のパルス幅を超えたことを検出し、割り込み要求を発生させることができます。TA0MOD<TA0METT> が "0" の場合は、指定したトリガエッジを検出しカウントがスタートすると一致検出が行われるまで、エッジの検出は正/逆ともに無視されます。

タイマ動作中に TA0CR<TA0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

13.4.2.3 自動キャプチャ

「13.4.1.3 自動キャプチャ」を参照してください。

13.4.2.4 レジスタのバッファ構成

「13.4.1.4 レジスタのバッファ構成」を参照してください。





図 13-4 外部トリガタイマタイミングチャート

13.4.3 イベントカウンタモード

イベントカウンタモードは、TCA0 端子入力のエッジでカウントアップするモードです。

13.4.3.1 設定

動作モード選択 TA0MOD<TA0M>に"010"を設定するとイベントカウンタモードになります。

トリガとなるエッジは、外部トリガ入力の選択 TA0MOD<TA0TED>で選択します。TA0MOD<TA0TED>を"0"にすると立ち上がりエッジ、"1"にすると立下りエッジでカウントアップを行います。

なお、本モードでは、TA0 入力端子を使用しますので、あらかじめポートの設定で TCA0 端子を入力にセットしておく必要があります。

TA0CR<TA0S>に"1"を設定すると動作を開始します。タイマがスタートすると TA0MOD および TA0CR<TA0OVE>は書込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

13.4.3.2 動作

イベントカウンタモードがスタートすると、指定したトリガエッジが TCA0 端子に入力されるとアップカウンタがインクリメントされます。

アップカウンタの値とタイマレジスタ A (TA0DRA)の設定値が一致すると INTTCA0 割り込み要求が発生し、アップカウンタが"0x0000"にクリアされます。カウンタクリア後も TCA0 端子入力のエッジごとにカウントアップは継続されます。動作中に TA0CR<TA0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

なお、最大印加周波数は $f_{cgck}/2$ [Hz] (NORMAL1, 2 または IDLE1, 2 モード時)、 $fs/2$ [Hz] (SLOW1/2, SLEEP1 モード時) で、 "H", "L" レベルともに 2 マシンサイクル以上のパルス幅が必要です。

13.4.3.3 自動キャプチャ

「13.4.1.3 自動キャプチャ」を参照してください。

13.4.3.4 レジスタのバッファ構成

「13.4.1.4 レジスタのバッファ構成」を参照してください。




図 13-5 イベントカウントモードタイミングチャート

13.4.4 ウィンドウモード

ウィンドウモードは、TCA0 端子入力(ウィンドウパルス)と内部クロックの論理積パルスの立ち上がりエッジでカウントアップするモードです。

13.4.4.1 設定

動作モード選択 TA0MOD<TA0M>に"101"を設定するとウィンドウモードになります。ソースクロックの選択は TA0MOD <TA0CK>で行います。

ウィンドウパルスのレベルは、トリガエッジ入力の選択 TA0MOD<TA0TED>で選択します。TA0MOD<TA0TED>を"0"にすると"H"レベル、"1"にすると"L"レベルの期間カウントアップを行います。

なお、本モードでは、TA0 入力端子を使用しますので、あらかじめポートの設定で TCA0 端子を入力にセットしておく必要があります。

TA0CR<TA0S>に"1"を設定すると動作を開始します。タイマがスタートすると TA0MOD および TA0CR<TA0OVE>は書込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

13.4.4.2 動作

動作開始後、TCA0 端子入力に TA0MOD<TA0TED>で指定したレベルが入力されている間、TA0MOD<TA0CK>で指定されたソースクロックでアップカウンタのインクリメントが行われます。アップカウンタの値とタイマレジスタ A (TA0DRA)の設定値が一致すると INTTCA0 割り込み要求が発生し、アップカウンタは"0x0000"にクリアされます。カウンタクリア後もカウントアップは継続されます。

最大印加周波数は、プログラムでカウント値を分析できる程度の周波数である必要がありますので、設定した内部ソースクロックより十分に遅い周波数のパルスを入力してください。

タイマ動作中に TA0CR<TA0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

13.4.4.3 自動キャプチャ

「13.4.1.3 自動キャプチャ」を参照してください。

13.4.4.4 レジスタのバッファ構成

「13.4.1.4 レジスタのバッファ構成」を参照してください。




図 13-6 ウィンドウモードタイミングチャート

13.4.5 パルス幅測定モード

パルス幅測定モードは、TCA0 端子入力の立ち上がり/立ち下がりエッジを開始トリガにしてカウントをスタートし、入力パルス幅を内部クロックで測定するモードです。

13.4.5.1 設定

動作モード選択 TA0MOD<TA0M>に"110"を設定するとパルス幅測定モードになります。ソースクロックの選択は TA0MOD<TA0CK>で行います。

トリガとなるエッジは、トリガエッジ入力の選択 TA0MOD<TA0TED>で選択します。TA0MOD<TA0TED>を"0"になると立ち上がりエッジ、"1"になると立下りエッジをトリガとしてキャプチャを開始します。

キャプチャ実行後の動作は、パルス幅測定モード制御 TA0MOD<TA0MCAP>により決定されます。TA0MOD<TA0MCAP>を"0"になると両エッジキャプチャ、"1"になると片エッジキャプチャ動作になります。

また、オーバーフロー割り込み制御 TA0CR<TA0OVE>で、アップカウンタのオーバーフローが発生した場合の動作を選択できます。TA0OVE を"1"になると、オーバーフロー発生時に INTTCA0 割り込み要求が発生し、"0"になるとオーバーフロー発生時に INTTCA0 割り込み要求は発生しません。

なお、本モードでは、TA0 入力端子を使用しますので、あらかじめポートの設定で TCA0 端子を入力にセットしておく必要があります。

TA0CR<TA0S>に"1"を設定すると動作を開始します。このとき TA0DRA、TA0DRB レジスタは"0x0000"に初期化されます。タイマがスタートすると TA0MOD および TA0CR<TA0OVE>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

13.4.5.2 動作

タイマスタート後、指定したトリガエッジ(スタートエッジ)が TCA0 端子に入力されると INTTCA0 割り込み要求が発生し、指定されたソースクロックでアップカウンタのインクリメントが行われます。次に指定したエッジと逆方向のエッジを検出すると、アップカウンタの値を TA0DRB に取り込み INTTCA0 割り込み要求が発生し、TA0SR<TA0CPFB>が"1"にセットされます。このとき TA0MOD <TA0MCAP>の設定によって次の動作が異なります。

- 両エッジキャプチャ(TA0MOD<TA0MCAP>が"0"のとき)

逆方向のエッジを検出後もカウントアップは停止しません。次に指定したトリガエッジが入力されると、アップカウンタの値を TA0DRA に取り込み、INTTCA0 割り込み要求が発生し、TA0SR<TA0CPFA>が 1 にセットされます。このときアップカウンタは"0x0000"にクリアされます。

- 片エッジキャプチャ (TA0MOD<TA0MCAP>が"1"のとき)

逆方向のエッジを検出後カウントアップは停止し、アップカウンタは"0x0000"にクリアされます。次にスタートエッジが入力されると INTTCA0 割り込み要求が発生し、アップカウンタは再度インクリメントを開始します。

キャプチャ動作中にアップカウンタがオーバーフローした場合、オーバーフローフラグ TA0SR<TA0OVF>が"1"にセットされます。このときオーバーフロー割り込み制御 TA0CR <TA0OVE>が"1"にセットされている場合、INTTCA0 割り込み要求が発生します。

キャプチャ完了フラグ(TA0SR<TA0CPFA, TA0CPFB>、オーバーフローフラグ(TA0SR <TA0OVF>)は TA0SR を読み出すことによって自動的に"0"にクリアされます。

キャプチャ値は、次のトリガエッジが検出されるまでに TA0DRB (両エッジの場合は TA0DRA も含む)から必ず読み出してください。読み出しを行わない場合、キャプチャ値は不定となります。また、TA0DRA、TA0DRB は、16 ビットアクセス命令による読み出しを行ってください。

タイマ動作中に TA0CR<TA0S>を"0"に設定すると、カウントアップは停止され、アップカウタは"0x0000"にクリアされます。

注 1) タイマスタート後、指定したトリガエッジと逆方向のエッジを先に検出した場合、キャプチャは行われず、INTTCA0 割り込み要求も発生しません。この場合、指定したトリガエッジを次に検出した時点からキャプチャを開始します。





図 13-7 パルス幅測定モードタイミングチャート

13.4.5.3 キャプチャ処理例

図 13-8 に INTTCA0 割り込みサブルーチンを使ったキャプチャ処理例を示します。キャプチャエッジやオーバフローは、ステータスレジスタ(TA0SR)を使用すると容易に判定することができます。




図 13-8 キャプチャ処理例

13.4.6 プログラマブルパルスジェネレート(PPG)モード

PPG 出力モードは、2つのタイマレジスタによって任意のデューティパルスを出力するモードです。

13.4.6.1 設定

動作モード選択 TA0MOD<TA0M>に"011"を設定すると PPG 出力モードになります。ソースクロックの選択は TA0MOD<TA0CK>で行います。TA0CR <TA0MPPG>によって PPG を連続して出力するか単発で出力するかを選択します。

PPG 出力の周期は TA0DRA で、最初に出力が反転するまでの時間は TA0DRB で設定します。レジスタの設定値は、必ず TA0DRA > TA0DRB となるように設定してください。

なお、本モードでは、PPGA0 端子を使用します。あらかじめポートの設定で、PPGA0 端子を出力にセットしておく必要があります。

PPGA0 端子の初期状態は、タイマフリップフロップ TA0CR<TA0TFF>にて設定します。TA0CR<TA0TFF>を "1" に設定すると、PPGA0 端子の初期状態は "H" レベルとなり、TA0CR<TA0TFF>を "0" に設定すると、PPGA0 端子の初期状態は "L" レベルとなります。

TA0CR<TA0S>に "1" を設定すると動作を開始します。タイマがスタートすると TA0MOD および TA0CR<TA0OVE, TA0TFF>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

13.4.6.2 動作

タイマスタート後、アップカウンタのインクリメントが行われます。

アップカウンタの値とタイマレジスタ B (TA0DRB) の設定値が一致すると、TA0CR<TA0TFF>が "0" の場合は PPGA0 端子が "H" レベルに、TA0CR<TA0TFF>が "1" の場合は PPGA0 端子が "L" レベルに変更されます。

その後もカウントアップを継続し、アップカウンタの値とタイマレジスタ A (TA0DRA) の設定値が一致すると、TA0CR<TA0TFF>が "0" の場合は PPGA0 端子が "L" レベルに、TA0CR<TA0TFF>が "1" の場合は PPGA0 端子が "H" レベルに変更されます。このとき、INTTCA0 割り込み要求が発生します。また、PPG 出力制御 TA0CR<TA0MPPG> が "1" (単発) に設定されていると、TA0CR<TA0S> は自動的に "0" にクリアされ、タイマは停止します。

TA0CR<TA0MPPG> が "0" (連続) に設定されていると、アップカウンタは "0x0000" にクリアされ、カウント動作および PPG 出力を継続します。なお、PPG 出力中に TA0CR<TA0S> を "0" に設定 (単発による自動停止を含む) すると、PPGA0 端子は TA0CR<TA0TFF> で設定したレベルに戻ります。

TA0CR<TA0MPPG> は、動作中に変更することができます。動作中に TA0CR<TA0MPPG> を "1" → "0" に変更すると、単発設定はキャンセルされ、連続動作になります。動作中に TA0CR<TA0MPPG> を "0" → "1" に変更すると、現在出力されているパルスの出力が終了した後、TA0CR<TA0S> が自動的に "0" クリアされ、タイマが停止されます。

タイマレジスタ A およびタイマレジスタ B は、ダブルバッファに設定することができます。TA0CR<TA0DBF> に "1" を設定すると、ダブルバッファが有効になります。PPG 出力中に TA0DRA 及び TA0DRB の設定値を変更した場合、ダブルバッファを有効にしていると、書き込みはすぐに有効にならず、TA0DRA とアップカウンタとの一致検出のタイミングで有効になります。ダブルバッファを無効にした場合には、TA0DRA 及び TA0DRB への書き込みはすぐに有効になり、書き込み値がアップカウンタ値より小さかった場合にはアップカウンタがオーバーフローし、1周してからカウンタ一致処理が行われ、出力が反転します。

13.4.6.3 レジスタのバッファ構成

(1) テンポラリバッファ

TMP89FW24A は 8 ビットのテンポラリバッファを内蔵しており、TA0DRAL (TA0DRBL) に対してライト命令を実行すると、ダブルバッファの有効/無効に関係なく先ずこのテンポラリバッファにそれぞれデータが格納されます。次に TA0DRAH (TA0DRBH) に対してライト命令を実行すると、設定値はダブルバッファまたは TA0DRAH (TA0DRBH) にデータが格納されます。同時にテンポラリバッファの設定値はダブルバッファまたは TA0DRAL (TA0DRBL) にデータが格納されます。(下位レジスタと上位レジスタの設定値が同時に有効になる構造となっています)。よって TA0DRA (TA0DRB) にデータを設定する場合は、必ず TA0DRAL、TA0DRAH (TA0DRBL、TA0DRBH) の順に書き込んでください。

テンポラリバッファの構成は図 13-1 を参照してください。

(2) ダブルバッファ

TMP89FW24A は、TA0CR<TA0DBF>の設定によりダブルバッファを利用するすることができます。TA0CR<TA0DBF>を"0"に設定するとダブルバッファが無効に、TA0CR<TA0DBF>を"1"に設定するとダブルバッファが有効となります。

ダブルバッファの構成は図 13-1 を参照してください。

- ダブルバッファが有効の場合

タイマ動作中に TA0DRAH (TA0DRBH) に対してライト命令を実行すると、設定値は先ずダブルバッファに格納され、TA0DRAH/L はすぐには更新されません。TA0DRAH/L (TA0DRBH/L) は前回の設定値でアップカウンタと比較を行い、値が一致すると INTTCA0 割り込み要求が発生し、ダブルバッファの設定値が TA0DRAH/L (TA0DRBH/L) に格納されます。以降は新しい設定値で一致検出が行われます。

なお、TA0DRAH/L (TA0DRBH/L) に対してリード命令を実行すると、TA0DRAH/L (TA0DRBH/L) の値(現在の有効値)では無く、ダブルバッファの値(最後に設定した値)が読み出されます。

タイマ停止中に TA0DRAH/L (TA0DRBH/L) に対してライト命令を実行すると、設定値はダブルバッファと TA0DRAH/L (TA0DRBH/L) の両方にすぐに反映されます。

- ダブルバッファが無効の場合

タイマ動作中に TA0DRAH (TA0DRBH) に対してライト命令を実行すると、設定値はすぐに TA0DRAH/L (TA0DRBH/L) に更新され、以降は新しい設定値で一致検出が行われます。

このとき TA0DRAH/L (TA0DRBH/L) に設定した値がアップカウンタの値より小さかった場合、アップカウンタが一度オーバーフローした後、新しい設定値で一致検出が行われるため、出力パルス幅が設定した時間よりも長くなる場合があります。これが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に TA0DRAH/L (TA0DRBH/L) に対してライト命令を実行すると、設定値はすぐに TA0DRAH/L (TA0DRBH/L) に反映されます。




図 13-9 PPG モードタイミングチャート

13.5 ノイズキャンセラ

TCA0 端子を使用する動作モードでは、デジタルノイズキャンセラを使用することができます。

13.5.1 設定

デジタルノイズキャンセラ使用時には、TA0CR<TA0NC>で選択したサンプリング間隔で、入力レベルのサンプリングを行います。同一レベルが 3 回連続で検出した場合、タイマへの入力レベルを変更します。

ノイズキャンセラは、TA0CR<TA0NC>を"00"以外に設定すると、TA0CR<TA0S>の値に関わらず動作を開始します。

ノイズキャンセラを使用する際には、入力信号を安定させるため、TA0CR<TA0NC>設定後、サンプリング間隔×4 の時間経過後にタイマをスタートさせるようにしてください。

TA0CR<TA0NC>は、タイマ停止状態(TA0CR<TA0S> = "0")で設定してください。TA0CR<TA0S> = "1"の場合、書き込みは無視されます。

SLOW1/2、SLEEP1 モード使用時には、TA0CR<TA0NC> = "11"で $fs/2$ をソースクロックとして動作します。また、TA0CR<TA0NC> = "00"でノイズキャンセラなしとなります。TA0CR<TA0NC>を"01"または"10"に設定すると、TCA0 端子入力は一切無効となります。

表 13-4 ノイズキャンセル時間 ($fcgck = 10$ [MHz])

TA0NC	サンプリング間隔	ノイズとして確実に除去される時間	信号として確実にみなされる時間
00	なし	-	-
01	200 ns ($2/fcgck$)	600 ns 未満	800 ns 以上
10	400 ns ($4/fcgck$)	1.2 μ s 未満	1.6 μ s 以上
11	25.6 μ s ($256/fcgck$)	76.8 μ s 未満	102.4 μ s 以上

第 14 章 16 ビットタイマカウンタ(TCB)

TMP89FW24A は、高性能 16 ビットタイマカウンタ(TCB0)を 1 チャネル内蔵しています。

表 14-1 SFR アドレス割り付け

	TBxDRAL (アドレス)	TBxDRAH (アドレス)	TBxDRBL (アドレス)	TBxDRBH (アドレス)	TBxMOD (アドレス)	TBxCR (アドレス)	TBxSR (アドレス)	低消費電力 レジスタ
タイマ カウンタ B0	TB0DRAL (0x00FA8)	TB0DRAH (0x00FA9)	TB0DRBL (0x00FAA)	TB0DRBH (0x00FAB)	TB0MOD (0x00FAC)	TB0CR (0x00FAD)	TB0SR (0x00FAE)	POFFCR0 <TCB0EN>

表 14-2 端子名

	タイマ入力端子	PPG 出力端子
タイマカウンタ B0	TCB0 端子	PPGB0 端子

14.1 構成




図 14-1 タイマカウンタ B0

14.2 制御

タイマカウンタ B0 は、低消費電力レジスタ(POFFCR01234)、タイマカウンタ B0 モードレジスタ(TB0MOD)、タイマカウンタ B0 制御レジスタ (TB0CR) と 2 つの 16 ビットタイマ B0 レジスタ (TB0DRA/TB0DRB)で制御されます。

低消費電力レジスタ 0

POFFCR0 (0x00F74)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	TC023EN	TC001EN	-	TCC0EN	TCB0EN	TCA0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

TC023EN	タイマカウンタ 02,03 制御	0	Disable					
TC001EN	タイマカウンタ 00,01 制御	1	Enable					
TCC0EN	タイマカウンタ C0 制御	0	Disable					
TCB0EN	タイマカウンタ B0 制御	1	Enable					
TCA0EN	タイマカウンタ A0 制御	0	Disable					
		1	Enable					

タイマカウンタ B0 モードレジスタ

TB0MOD (0x00FAC)	7	6	5	4	3	2	1	0
Bit Symbol	TB0DBE	TB0TED	TB0MCAP TB0METT	TB0CK		TB0M		
Read/Write	R/W	R/W	R/W	R/W		R/W		
リセット後	1	0	0	0	0	0	0	0

TB0DBE	ダブルバッファ制御 (TB0DRA, TB0DRB レジスタ)	0 1	ダブルバッファ無効 ダブルバッファ有効					
TB0TED	外部トリガ入力の選択	0 1	立ち上がりエッジ/H レベル 立下りエッジ/L レベル					
TB0MCAP	パルス幅測定モード制御	0 1	両エッジキャプチャ 片エッジキャプチャ					
TB0METT	外部トリガタイマモード制御	0 1	トリガスタート トリガスタート&ストップ					
TB0CK	タイマカウンタ 1 のソースクロックの選択		NORMAL 1/2, IDLE1/2 モード SYSCR1<DV9CK> ="0" SYSCR1<DV9CK> ="1"	SLOW1/2, SLEEP1 モード		fs/2 ³	-	-
		00	fcgck/2 ¹⁰					
		01	fcgck/2 ⁶					
		10	fcgck/2 ²					
		11	fcgck/2					
TB0M	タイマカウンタ 1 の動作モードの選択	000 001 010 011 100 101 110 111	タイマモード Reserved イベントカウンタモード PPG 出力モード(ソフトウェアスタート) 外部トリガタイマモード ウインドウモード パルス幅測定モード PPG 出力モード(外部トリガスタート)					

注 1) fgcck: ギアクロック [Hz]、fs: 低周波クロック [Hz]

注 2) TB0MOD は停止状態 (TB0CR<TB0S>="0"時) で設定してください。動作中(TB0CR<TB0S>="1"時)のとき、TB0MOD の書き込みは無効となります。

タイマカウンタ B0 制御レジスタ

TB0CR (0x00FAD)	7	6	5	4	3	2	1	0
Bit Symbol	TB0OVE	TB0TFF	TB0NC		-	-	TB0ACAP	TB0MPPG
Read/Write	R/W	R/W	R/W		R	W	R/W	R/W
リセット後	0	1	0	0	0	0	0	0

TB0OVE	オーバーフロー割り込み制御	0 1	カウンタオーバーフロー時、INTTCB0 割り込み要求を発生させない カウンタオーバーフロー時、INTTCB0 割り込み要求を発生させる
TB0TFF	タイマ F/F 制御	0 1	クリア セット
TB0NC	ノイズキャンセラサンプリングの間隔設定	0	NORMAL 1/2, IDLE1/2 モード
		00	ノイズキャンセラなし
		01	fcgck/2
		10	fcgck/2 ²
		11	fcgck/2 ⁸
TB0ACAP	自動キャプチャ機能	0 1	自動キャプチャ Disable 自動キャプチャ Enable
TB0MPPG	PPG 出力制御	0 1	連続 単発
TB0S	タイマカウンタ A のスタート制御	0 1	ストップ&カウンタクリア スタート

- 注 1) 自動キャプチャは、タイマ、イベントカウンタ、外部トリガタイマ、ウインドウモードでのみ使用可能です。
- 注 2) TB0TFF、TB0OVE、TB0NC は、停止状態(TB0S="0")で設定してください。動作中(TB0S="1")に書き込みを行っても設定値は無効となります。
- 注 3) STOP モードを起動するとスタート制御 (TB0S) は自動的に "0" にクリアされ、タイマは停止します。STOP モード解除後、タイマカウンタを使用する場合は、TB0S を再設定してください。
- 注 4) TB0CR に対してリード命令を実行すると、ビット 3, 2 は"0"が読み出されます。
- 注 5) SLOW1/2、SLEEP1 モード使用時には、TB0NC を"01"または"10"に設定しないでください。"01"または"10"に設定した場合、ノイズキャンセラは停止し、タイマへの信号入力は行われません。

タイマカウンタ B0 ステータスレジスタ

TB0SR (0x00FAE)	7	6	5	4	3	2	1	0
Bit Symbol	TB0OVF	-	-	-	-	-	TB0CPFA	TB0CPFB
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	0	0	0	0

TB0OVF	オーバーフローフラグ	0	オーバーフローは発生していない
		1	少なくとも1回のオーバーフローが発生した
TB0CPFA	キャプチャ完了フラグ A	0	キャプチャ動作は行われていない
		1	両エッジキャプチャで、パルス幅のキャプチャが少なくとも1回は行われた
TB0CPFB	キャプチャ完了フラグ B	0	キャプチャ動作は行われていない
		1	片エッジキャプチャの場合、少なくとも1回のキャプチャ動作が行われた。 両エッジキャプチャの場合、パルスのデューティ幅のキャプチャが少なくとも1回は行われた

注1) TB0OVF および TB0CPFA、TB0CPFB は、TB0SR を読み出した後、自動的に"0"にクリアされます。また TB0SR に対する書き込みは無効となります。

注2) TB0SR に対してリード命令を実行すると、ビット 6~3 は"0"が読み出されます。

タイマカウンタ B0 レジスタ AH

TB0DRAH (0x00FA9)	15	14	13	12	11	10	9	8
Bit Symbol	TB0DRAH							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマカウンタ B0 レジスタ AL

TB0DRAL (0x00FA8)	7	6	5	4	3	2	1	0
Bit Symbol	TB0DRAL							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマカウンタ B0 レジスタ BH

TB0DRBH (0x00FAB)	15	14	13	12	11	10	9	8
Bit Symbol	TB0DRBH							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマカウンタ B0 レジスタ BL

TB0DRBL (0x00FAA)	7	6	5	4	3	2	1	0
Bit Symbol	TB0DRBL							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

注1) TB0DRAL (TB0DRBL)に対してライト命令を実行した場合、設定値は一時的にテンポラリバッファに格納され、すぐには有効になりません。その後上位側のレジスタ TB0DRAH (TB0DRBH)に対してライト命令を実行するとダブルバッファ、または TB0DRAL, H に 16 ビットの設定値が一括して格納されます。従ってタイマカウンタ B0 レジスタにデータを設定する場合は、必ず下位、上位の順に書き込みを行ってください。

注2) パルス幅測定モードのとき、タイマカウンタ B0 レジスタに書き込みはできません。

14.3 低消費電力機能

タイマカウンタ B0 は、タイマ機能を使用しないとき、低消費電力レジスタ(POFFCR0)によって不要な電力を抑える機能を持っています。

POFFCR0<TCB0EN>を"0"に設定すると、タイマカウンタ B0 への基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのときタイマ機能が使用できなくなります。POFFCR0<TCB0EN>を"1"に設定すると、タイマカウンタ B0 へ基本クロックが供給(Enable)されタイマ機能が使用可能になります。

リセット後、POFFCR0 <TCB0EN>は"0"に初期化されますので、タイマ機能は使用不可の設定となります。よって初めてタイマ機能を使用するときは、プログラムの初期設定(タイマの制御レジスタを操作する前)で必ず POFFCR0 <TCB0EN>を"1"に設定してください。

なお、タイマ動作中は POFFCR0<TCB0EN>を"0"に変更しないでください。変更した場合タイマカウンタ B0 が予期せぬ動作をする場合があります。

14.4 タイマ機能

タイマカウンタB0には、タイマ、外部トリガタイマ、イベントカウンタ、ウィンドウ、パルス幅測定、プログラマブルパルスジェネレート(PPG)出力の6つの動作モードがあります。

14.4.1 タイマモード

タイマモードは、内部クロックでカウントアップするモードです。指定した時間で定期的に割り込みを発生させることができます。

14.4.1.1 設定

動作モード選択 TB0MOD<TB0M>に"000"、"001"のいずれかの値を設定するとタイマモードになります。ソースクロックの選択は TB0MOD<TB0CK>で行います。

TB0CR<TB0S>を"1"に設定すると動作を開始します。タイマがスタートすると TB0MOD および TB0CR<TB0OVE>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

表 14-3 タイマモードの分解能、最大設定時間

TB0MOD <TB0CK>	ソースクロック [Hz]		分解能		最大設定時間	
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1 モード	fcgck=10MHz	fs=32.768KHz	fcgck=10MHz
	SYSCR1<DV9CK> = "0"	SYSCR1<DV9CK> = "1"				
00	fcgck/2 ¹⁰	fs/2 ³	fs/2 ³	102.4μs	244.1μs	6.7s
01	fcgck/2 ⁶	fcgck/2 ⁶	-	6.4μs	-	419.4ms
10	fcgck/2 ²	fcgck/2 ²	-	400ns	-	26.2ms
11	fcgck/2	fcgck/2	-	200ns	-	13.1ms

14.4.1.2 動作

TB0CR<TB0S>を"1"に設定すると、選択された内部ソースクロックで16ビットアップカウンタをインクリメントします。アップカウンタの値とタイマレジスタA(TB0DRA)の設定値が一致すると、INTTCB0割り込み要求が発生し、アップカウンタが"0x0000"にクリアされます。カウンタクリア後もカウントアップは継続されます。タイマ動作中にTB0CR<TB0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

14.4.1.3 自動キャプチャ

TB0CR<TB0ACAP>に"1"を設定すると、アップカウンタの最新の内容をタイマレジスタB(TB0DRB)に取り込むことができます(自動キャプチャ機能)。TB0CR<TB0ACAP>が"1"のとき、TB0DRBLをリードすると、そのときのアップカウンタの内容を読み出すことができます。TB0DRBHは、TB0DRBLをリードしたとき同時に取り込まれますので、キャプチャ値を読み出すときは必ずTB0DRBL、TB0DRBHの順に読み出してください。(キャプチャの時刻はTB0DRBLをリードしたタイミングになります)。なお、自動キャプチャ機能はタイマの動作中/停止中どちらでも利用することができます。タイマ停止中の場合は、TB0DRBLは"0x00"が読み出されます。TB0DRBHはタイマ停止後もキャプチャ値を保持しますが、タイマ停止中にTB0DRBLをリードすると"0x00"にクリアされます。

TB0CR<TB0ACAP>に"1"が書き込まれたままタイマをスタートした場合、タイマスタート直後から自動キャプチャは有効になります。

注 1) TB0CR<TB0S>を"1"から"0"に書き替えるのと同時に TB0CR<TB0ACAP>の設定値は変更できません。
(設定しても無効となります)

14.4.1.4 レジスタのバッファ構成

(1) テンポラリバッファ

TMP89FW24A は 8 ビットのテンポラリバッファを内蔵しており、TB0DRAL に対してライト命令を実行すると、ダブルバッファの有効/無効に関係なく先ずこのテンポラリバッファにデータが格納されます。次に TB0DRAH に対してライト命令を実行すると、設定値はダブルバッファまたは TB0DRAH にデータが格納されます。同時にテンポラリバッファの設定値はダブルバッファまたは TB0DRAL にデータが格納されます。(下位レジスタと上位レジスタの設定値が同時に有効になる構造となっています)。よって TB0DRA にデータを設定する場合は、必ず TB0DRAL、TB0DRAH の順に書き込んでください。

テンポラリバッファの構成を図 14-1 を参照してください。

(2) ダブルバッファ

TMP89FW24A は、TB0CR<TB0DBF>の設定によりダブルバッファを利用することができまます。TB0CR<TB0DBF>を"0"に設定するとダブルバッファが無効に、TB0CR<TB0DBF>を"1"に設定するとダブルバッファが有効となります。

ダブルバッファの構成は図 14-1 を参照してください。

- ダブルバッファが有効の場合

タイマ動作中に TB0DRAH に対してライト命令を実行すると、設定値は先ずダブルバッファに格納され、TB0DRAH/L はすぐには更新されません。TB0DRAH/L は前回の設定値でアップカウンタと比較を行い、値が一致すると INTTCB0 割り込み要求が発生し、ダブルバッファの設定値が TB0DRAH/L に格納されます。以降は新しい設定値で一致検出が行われます。

なお、TB0DRAH/L に対してリード命令を実行すると、TB0DRAH/L の値(現在の有効値)では無く、ダブルバッファの値(最後に設定した値)が読み出されます。

タイマ停止中に TB0DRAH/L に対してライト命令を実行すると、設定値はダブルバッファと TB0DRAH/L の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマ動作中に TB0DRAH に対してライト命令を実行すると、設定値はすぐに TB0DRAH/L に格納され、以降は新しい設定値で一致検出が行われます。

このとき TB0DRAH/L に設定した値がアップカウンタの値より小さかった場合、アップカウンタが一度オーバーフローした後、新しい設定値で一致検出が行われるため、割り込み要求の間隔が設定した時間よりも長くなる場合があります。これが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に TB0DRAH/L に対してライト命令を実行すると、設定値はすぐに TB0DRAH/L に格納されます。





図 14-2 タイマモードタイミングチャート



14.4.2 外部トリガタイマモード

外部トリガタイマモードは、TCB0 端子入力をトリガにしてカウントをスタートするタイマモードです。

14.4.2.1 設定

動作モード選択 TB0MOD<TB0M>に"100"を設定すると外部トリガタイマモードになります。ソースクロックの選択は TB0MOD<TB0CK>で行います。

トリガとなるエッジは、トリガエッジ入力の選択 TB0MOD<TB0TED>で選択します。TB0MOD<TB0TED>を"0"にすると立ち上がりエッジ、"1"にすると立下りエッジが選択されます。

なお、本モードでは、TB0 入力端子を使用しますので、あらかじめポートの設定で TCB0 端子を入力にセットしておく必要があります。

TB0CR<TB0S>に"1"を設定すると動作を開始します。タイマがスタートすると TB0MOD および TB0CR<TB0OVE>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

14.4.2.2 動作

タイマスタート後、指定したトリガエッジが TCB0 端子に入力されると、指定されたソースクロックでアップカウンタのインクリメントが行われます。アップカウンタの値とタイマレジスタ A(TB0DRA)の設定値が一致すると INTTCB0 割り込み要求が発生し、アップカウンタが"0x0000"にクリアされます。カウンタクリア後もカウントアップは継続されます。

TB0MOD<TB0METT> が "1" の場合、指定したトリガエッジと逆方向のエッジを検出すると、カウントはストップしアップカウンタは"0x0000"にクリアされます。その後、指定したトリガエッジを検出すると再びカウントを開始します。このモードでは、入力パルスが一定のパルス幅を超えたことを検出し、割り込み要求を発生させることができます。TB0MOD<TB0METT> が "0" の場合は、指定したトリガエッジを検出しカウントがスタートすると一致検出が行われるまで、エッジの検出は正/逆ともに無視されます。

タイマ動作中に TB0CR<TB0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

14.4.2.3 自動キャプチャ

「14.4.1.3 自動キャプチャ」を参照してください。

14.4.2.4 レジスタのバッファ構成

「14.4.1.4 レジスタのバッファ構成」を参照してください。





図 14-4 外部トリガタイマタイミングチャート

14.4.3 イベントカウンタモード

イベントカウンタモードは、TCB0 端子入力のエッジでカウントアップするモードです。

14.4.3.1 設定

動作モード選択 TB0MOD<TB0M>に"010"を設定するとイベントカウンタモードになります。

トリガとなるエッジは、外部トリガ入力の選択 TB0MOD<TB0TED>で選択します。TB0MOD<TB0TED>を"0"にすると立ち上がりエッジ、"1"にすると立下りエッジでカウントアップを行います。

なお、本モードでは、TB0 入力端子を使用しますので、あらかじめポートの設定で TCB0 端子を入力にセットしておく必要があります。

TB0CR<TB0S>に"1"を設定すると動作を開始します。タイマがスタートすると TB0MOD および TB0CR<TB0OVE>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

14.4.3.2 動作

イベントカウンタモードがスタートすると、指定したトリガエッジが TCB0 端子に入力されるとアップカウンタがインクリメントされます。

アップカウンタの値とタイマレジスタ A (TB0DRA)の設定値が一致すると INTTCB0 割り込み要求が発生し、アップカウンタが"0x0000"にクリアされます。カウンタクリア後も TCB0 端子入力のエッジごとにカウントアップは継続されます。動作中に TB0CR<TB0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

なお、最大印加周波数は $f_{cgck}/2$ [Hz] (NORMAL1, 2 または IDLE1, 2 モード時)、 $fs/2$ [Hz] (SLOW1/2, SLEEP1 モード時) で、"H", "L" レベルともに 2 マシンサイクル以上のパルス幅が必要です。

14.4.3.3 自動キャプチャ

「14.4.1.3 自動キャプチャ」を参照してください。

14.4.3.4 レジスタのバッファ構成

「14.4.1.4 レジスタのバッファ構成」を参照してください。




図 14-5 イベントカウントモードタイミングチャート

14.4.4 ウィンドウモード

ウィンドウモードは、TCB0 端子入力(ウィンドウパルス)と内部クロックの論理積パルスの立ち上がりエッジでカウントアップするモードです。

14.4.4.1 設定

動作モード選択 TB0MOD<TB0M>に"101"を設定するとウィンドウモードになります。ソースクロックの選択は TB0MOD <TB0CK>で行います。

ウィンドウパルスのレベルは、トリガエッジ入力の選択 TB0MOD<TB0TED>で選択します。TB0MOD<TB0TED>を"0"にすると"H"レベル、"1"にすると"L"レベルの期間カウントアップを行います。

なお、本モードでは、TB0 入力端子を使用しますので、あらかじめポートの設定で TCB0 端子を入力にセットしておく必要があります。

TB0CR<TB0S>に"1"を設定すると動作を開始します。タイマがスタートすると TB0MOD および TB0CR<TB0OVE>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

14.4.4.2 動作

動作開始後、TCB0 端子入力に TB0MOD<TB0TED>で指定したレベルが入力されている間、TB0MOD<TB0CK>で指定されたソースクロックでアップカウンタのインクリメントが行われます。アップカウンタの値とタイマレジスタ A (TB0DRA)の設定値が一致すると INTTCB0 割り込み要求が発生し、アップカウンタは"0x0000"にクリアされます。カウンタクリア後もカウントアップは継続されます。

最大印加周波数は、プログラムでカウント値を分析できる程度の周波数である必要がありますので、設定した内部ソースクロックより十分に遅い周波数のパルスを入力してください。


タイマ動作中に TB0CR<TB0S>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

14.4.4.3 自動キャプチャ

「14.4.1.3 自動キャプチャ」を参照してください。

14.4.4.4 レジスタのバッファ構成

「14.4.1.4 レジスタのバッファ構成」を参照してください。



14.4.5 パルス幅測定モード

パルス幅測定モードは、TCB0 端子入力の立ち上がり/立ち下がりエッジを開始トリガにしてカウントをスタートし、入力パルス幅を内部クロックで測定するモードです。

14.4.5.1 設定

動作モード選択 TB0MOD<TB0M>に"110"を設定するとパルス幅測定モードになります。ソースクロックの選択は TB0MOD<TB0CK>で行います。

トリガとなるエッジは、トリガエッジ入力の選択 TB0MOD<TB0TED>で選択します。TB0MOD<TB0TED>を"0"にすると立ち上がりエッジ、"1"にすると立下りエッジをトリガとしてキャプチャを開始します。

キャプチャ実行後の動作は、パルス幅測定モード制御 TB0MOD<TB0MCAP>により決定されます。TB0MOD<TB0MCAP>を"0"にすると両エッジキャプチャ、"1"にすると片エッジキャプチャ動作になります。

また、オーバーフロー割り込み制御 TB0CR<TB0OVE>で、アップカウンタのオーバーフローが発生した場合の動作を選択できます。TB0OVE を"1"にすると、オーバーフロー発生時に INTTCB0 割り込み要求が発生し、"0"にするとオーバーフロー発生時に INTTCB0 割り込み要求は発生しません。

なお、本モードでは、TB0 入力端子を使用しますので、あらかじめポートの設定で TCB0 端子を入力にセットしておく必要があります。

TB0CR<TB0S>に"1"を設定すると動作を開始します。このとき TB0DRA、TB0DRB レジスタは"0x0000"に初期化されます。タイマがスタートすると TB0MOD および TB0CR<TB0OVE>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようしてください。

14.4.5.2 動作

タイマスタート後、指定したトリガエッジ(スタートエッジ)が TCB0 端子に入力されると INTTCB0 割り込み要求が発生し、指定されたソースクロックでアップカウンタのインクリメントが行われます。次に指定したエッジと逆方向のエッジを検出すると、アップカウンタの値を TB0DRB に取り込み INTTCB0 割り込み要求が発生し、TB0SR<TB0CPFB>が"1"にセットされます。このとき TB0MOD <TB0MCAP>の設定によって次の動作が異なります。

- ・ 両エッジキャプチャ(TB0MOD<TB0MCAP>が"0"のとき)

逆方向のエッジを検出後もカウントアップは停止しません。次に指定したトリガエッジが入力されると、アップカウンタの値を TB0DRA に取り込み、INTTCB0 割り込み要求が発生し、TB0SR<TB0CPFA>が 1 にセットされます。このときアップカウンタは"0x0000"にクリアされます。
- ・ 片エッジキャプチャ (TB0MOD<TB0MCAP>が"1"のとき)

逆方向のエッジを検出後カウントアップは停止し、アップカウンタは"0x0000"にクリアされます。次にスタートエッジが入力されると INTTCB0 割り込み要求が発生し、アップカウンタは再度インクリメントを開始します。

キャプチャ動作中にアップカウンタがオーバーフローした場合、オーバーフローフラグ TB0SR<TB0OVF>が "1" にセットされます。このときオーバーフロー割り込み制御 TB0CR <TB0OVE>が"1"にセットされている場合、INTTCB0 割り込み要求が発生します。

キャプチャ完了フラグ(TB0SR<TB0CPFA, TB0CPFB>、オーバーフローフラグ(TB0SR <TB0OVF>)は TB0SR を読み出すことによって自動的に"0"にクリアされます。

キャプチャ値は、次のトリガエッジが検出されるまでに TB0DRB (両エッジの場合は TB0DRA も含む)から必ず読み出してください。読み出しを行わない場合、キャプチャ値は不定となります。また、TB0DRA、TB0DRB は、16 ビットアクセス命令による読み出しを行ってください。

タイマ動作中に TB0CR<TB0S>を"0"に設定すると、カウントアップは停止され、アップカウタは"0x0000"にクリアされます。

注 1) タイマスタート後、指定したトリガエッジと逆方向のエッジを先に検出した場合、キャプチャは行われず、INTTCB0 割り込み要求も発生しません。この場合、指定したトリガエッジを次に検出した時点からキャプチャを開始します。




図 14-7 パルス幅測定モードタイミングチャート

14.4.5.3 キャプチャ処理例

図 14-8 に INTTCB0 割り込みサブルーチンを使ったキャプチャ処理例を示します。キャプチャエッジやオーバフローは、ステータスレジスタ(TB0SR)を使用すると容易に判定することができます。




図 14-8 キャプチャ処理例

14.4.6 プログラマブルパルスジェネレート(PPG)モード

PPG 出力モードは、2 つのタイマレジスタによって任意のデューティパルスを出力するモードです。

14.4.6.1 設定

動作モード選択 TB0MOD<TB0M>に"011"または"111"を設定すると PPG 出力モードになります。TB0MOD<TB0M>を"011"にすると、ソフトウェアスタート、"111"にすると外部トリガスタートになります。ソースクロックの選択は TB0MOD<TB0CK>で行います。TB0CR <TB0MPPG>によって PPG を連続して出力するか単発で出力するかを選択します。

PPG 出力の周期は TB0DRA で、最初に出力が反転するまでの時間は TB0DRB で設定します。レジスタの設定値は、必ず TB0DRA > TB0DRB となるように設定してください。

外部トリガスタートを使用する場合、トリガとなるエッジは、トリガエッジ入力の選択 TB0MOD<TB0TED>で選択します。TB0MOD<TB0TED>を"0"にすると立ち上がりエッジ、"1"にすると立下りエッジが選択されます。

なお、本モードでは、TCB0 端子および PPGB0 端子を使用します。あらかじめポートの設定で TCB0 端子を入力に、PPGB0 端子を出力にセットしておく必要があります。

PPGB0 端子の初期状態は、タイマフリップフロップ TB0CR<TB0TFF>にて設定します。TB0CR<TB0TFF>を "1" に設定すると、PPGB0 端子の初期状態は "H" レベルとなり、TB0CR<TB0TFF>を "0" に設定すると、PPGB0 端子の初期状態は "L" レベルとなります。

TB0CR<TB0S>に "1" を設定すると動作を開始します。タイマがスタートすると TB0MOD および TB0CR<TB0OVE, TB0TFF>は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

14.4.6.2 動作

外部トリガスタートの場合、タイマスタート後、TCB0 端子に指定したトリガエッジが入力されると、指定されたソースクロックでアップカウンタのインクリメントが行われます。ソフトウェアスタートの場合は、タイマスタート後、エッジを待たずにすぐにアップカウンタのインクリメントが行われます。

アップカウンタの値とタイマレジスタ B (TB0DRB) の設定値が一致すると、TB0CR<TB0TFF>が "0" の場合は PPGB0 端子が "H" レベルに、TB0CR<TB0TFF>が "1" の場合は PPGB0 端子が "L" レベルに変更されます。

その後もカウントアップを継続し、アップカウンタの値とタイマレジスタ A (TB0DRA) の設定値が一致すると、TB0CR<TB0TFF>が "0" の場合は PPGB0 端子が "L" にレベルに、TB0CR<TB0TFF>が "1" の場合は PPGB0 端子が "H" レベルに変更されます。このとき、INTTCB0 割り込み要求が発生します。また、PPG 出力制御 TB0CR<TB0MPPG>が "1" (単発) に設定されていると、TB0CR<TB0S>は自動的に "0" にクリアされ、タイマは停止します。

TB0CR<TB0MPPG>が "0" (連続) に設定されていると、アップカウンタは "0x0000" にクリアされ、カウント動作および PPG 出力を継続します。なお、PPG 出力中に TB0CR<TB0S>を "0" に設定(単発による自動停止を含む)すると、PPGB0 端子は TB0CR<TB0TFF>で設定したレベルに戻ります。

TB0CR<TB0MPPG>は、動作中に変更することができます。動作中に TB0CR<TB0MPPG>を "1" → "0" に変更すると、単発設定はキャンセルされ、連続動作になります。動作中に TB0CR<TB0MPPG>を "0" → "1" に変更すると、現在出力されているパルスの出力が終了した後、TB0CR<TB0S>が自動的に "0" クリアされ、タイマが停止されます。

タイマレジスタ A およびタイマレジスタ B は、ダブルバッファに設定することができます。TB0CR<TB0DBF>に"1"を設定すると、ダブルバッファが有効になります。PPG 出力中に TB0DRA 及び TB0DRB の設定値を変更した場合、ダブルバッファを有効にしていると、書き込みはすぐに有効にならず、TB0DRA とアップカウンタとの一致検出のタイミングで有効になります。ダブルバッファを無効にした場合には、TB0DRA 及び TB0DRB への書き込みはすぐに有効になり、書き込み値がアップカウンタ値より小さかった場合にはアップカウンタがオーバーフローし、1周してからカウンタ一致処理が行われ、出力が反転します。

14.4.6.3 レジスタのバッファ構成

(1) テンポラリバッファ

TMP89FW24A は 8 ビットのテンポラリバッファを内蔵しており、TB0DRAL (TB0DRBL) に対してライト命令を実行すると、ダブルバッファの有効/無効に係わらずこのテンポラリバッファにそれぞれデータが格納されます。次に TB0DRAH (TB0DRBH) に対してライト命令を実行すると、設定値はダブルバッファまたは TB0DRAH (TB0DRBH) にデータが格納されます。同時にテンポラリバッファの設定値はダブルバッファまたは TB0DRAL (TB0DRBL) にデータが格納されます。(下位レジスタと上位レジスタの設定値が同時に有効になる構造となっています)。よって TB0DRA (TB0DRB) にデータを設定する場合は、必ず TB0DRAL、TB0DRAH (TB0DRBL、TB0DRBH) の順に書き込んでください。

テンポラリバッファの構成は図 14-1 を参照してください。

(2) ダブルバッファ

TMP89FW24A は、TB0CR<TB0DBF>の設定によりダブルバッファを利用するすることができます。TB0CR<TB0DBF>を"0"に設定するとダブルバッファが無効に、TB0CR<TB0DBF>を"1"に設定するとダブルバッファが有効となります。

ダブルバッファの構成は図 14-1 を参照してください。

- ダブルバッファが有効の場合

タイマ動作中に TB0DRAH (TB0DRBH) に対してライト命令を実行すると、設定値は先ずダブルバッファに格納され、TB0DRAH/L はすぐには更新されません。TB0DRAH/L (TB0DRBH/L) は前回の設定値でアップカウンタと比較を行い、値が一致すると INTTCB0 割り込み要求が発生し、ダブルバッファの設定値が TB0DRAH/L (TB0DRBH/L) に格納されます。以降は新しい設定値で一致検出が行われます。

なお、TB0DRAH/L (TB0DRBH/L) に対してリード命令を実行すると、TB0DRAH/L (TB0DRBH/L) の値(現在の有効値)では無く、ダブルバッファの値(最後に設定した値)が読み出されます。

タイマ停止中に TB0DRAH/L (TB0DRBH/L) に対してライト命令を実行すると、設定値はダブルバッファと TB0DRAH/L (TB0DRBH/L) の両方にすぐに反映されます。

- ダブルバッファが無効の場合

タイマ動作中に TB0DRAH (TB0DRBH) に対してライト命令を実行すると、設定値はすぐに TB0DRAH/L (TB0DRBH/L) に更新され、以降は新しい設定値で一致検出が行われます。

このとき TB0DRAH/L (TB0DRBH/L) に設定した値がアップカウンタの値より小さかった場合、アップカウンタが一度オーバーフローした後、新しい設定値で一致検出が行われるため、出力パルス幅が設定した時間よりも長くなる場合があります。これが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に TB0DRAH/L (TB0DRBH/L) に対してライト命令を実行すると、設定値はすぐに TB0DRAH/L (TB0DRBH/L) に反映されます。




図 14-9 PPG モードタイミングチャート

14.5 ノイズキャンセラ

TCB0 端子を使用する動作モードでは、デジタルノイズキャンセラを使用することができます。

14.5.1 設定

デジタルノイズキャンセラ使用時には、TB0CR<TB0NC>で選択したサンプリング間隔で、入力レベルのサンプリングを行います。同一レベルが3回連続で検出した場合、タイマへの入力レベルを変更します。

ノイズキャンセラは、TB0CR<TB0NC>を"00"以外に設定すると、TB0CR<TB0S>の値に関わらず動作を開始します。

ノイズキャンセラを使用する際には、入力信号を安定させるため、TB0CR<TB0NC>設定後、サンプリング間隔×4の時間経過後にタイマをスタートさせるようにしてください。

TB0CR<TB0NC>は、タイマ停止状態(TB0CR<TB0S> = "0")で設定してください。TB0CR<TB0S> = "1"の場合、書き込みは無視されます。

SLOW1/2、SLEEP1 モード使用時には、TB0CR<TB0NC> = "11"で $f_{\text{SC}}/2$ をソースロックとして動作します。また、TB0CR<TB0NC> = "00"でノイズキャンセラなしとなります。TB0CR<TB0NC>を"01"または"10"に設定すると、TCB0 端子入力は一切無効となります。

表 14-4 ノイズキャンセル時間 ($f_{\text{CGCK}} = 10 \text{ [MHz]}$)

TB0NC	サンプリング間隔	ノイズとして確実に除去される時間	信号として確実にみなされる時間
00	なし	-	-
01	200 ns ($2/f_{\text{CGCK}}$)	600 ns 未満	800 ns 以上
10	400 ns ($4/f_{\text{CGCK}}$)	1.2 μs 未満	1.6 μs 以上
11	25.6 μs ($256/f_{\text{CGCK}}$)	76.8 μs 未満	102.4 μs 以上

第 15 章 10 ビットタイマカウンタ (TCC)

TMP89FW24A は、高性能 10 ビットタイマカウンタ(TCC)を 1 チャネル内蔵しています。

10 ビットタイマカウンタ C0 は、トリガによりカウンタのスタート/ストップ/クリア/キャプチャができるトリガ入力を 1 端子(TCC0)、それぞれ同期もしくは独立して制御が可能な PPG 出力を 2 端子($\overline{\text{PPGC01}}$, $\overline{\text{PPGC02}}$)、緊急時に PPG 出力を停止することができる、緊急出力停止制御用入力を 1 端子($\overline{\text{EMG0}}$)を備えています。

表 15-1 SFR アドレス割り付け (その 1)

	TCxCR1 (アドレス)	TCxCR2 (アドレス)	TCxCR3 (アドレス)
タイマカウンタ C0	TC0CR1 (0x00E98)	TC0CR2 (0x00E99)	TC0CR3 (0x00E9A)

表 15-2 SFR アドレス割り付け (その 2)

	TCxDRA (アドレス)	TCxDRB (アドレス)	TCxDRC (アドレス)	TCxDRD (アドレス)	TCxDRE (アドレス)	TCxCAPA (アドレス)	TCxCAPB (アドレス)	低消費電力 レジスタ (アドレス)
タイマカウンタ C0	TC0DRA (0x00E9C) (0x00E9B)	TC0DRB (0x00E9E) (0x00E9D)	TC0DRC (0x00EA0) (0x00E9F)	TC0DRD (0x00EA2) (0x00EA1)	TC0DRE (0x00EA4) (0x00EA3)	TC0CAPA (0x00EA6) (0x00EA5)	TC0CAPB (0x00EA8) (0x00EA7)	P0FFCR0 <TCC0EN> (0x00F74)

表 15-3 端子名

	タイマ入力端子	PPG 出力端子	PPG 出力端子	EMG 入力端子
タイマカウンタ C0	TCC0 端子	$\overline{\text{PPGC01}}$ 端子	$\overline{\text{PPGC02}}$ 端子	$\overline{\text{EMG0}}$ 端子

15.1 構成




図 15-1 10 ビットタイマカウンタ C0

15.2 制御

タイマカウンタ C0 は、低消費電力レジスタ 0 (POFFCR0)、タイマカウンタ制御レジスタ 1 (TC0CR1), タイマカウンタ制御レジスタ 2 (TC0CR2), タイマカウンタ制御レジスタ 3 (TC0CR3), 10 ビットのデッドタイム 1 設定レジスタ (TC0DRA), パルス幅 1 設定レジスタ (TC0DRB), 周期設定レジスタ (TC0DRC), デッドタイム 2 設定レジスタ, パルス幅 2 設定レジスタ (TC0DRE), 2 つのキャプチャ値レジスタ (TC0CAPA, TC0CAPB) で制御されます。

低消費電力レジスタ 0

POFFCR0 (0x00F74)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	TC023EN	TC001EN	-	TCC0EN	TCB0EN	TCA0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

TC023EN	タイマカウンタ 02,03 制御	0	Disable					
		1	Enable					
TC001EN	タイマカウンタ 00,01 制御	0	Disable					
		1	Enable					
TCC0EN	タイマカウンタ C0 制御	0	Disable					
		1	Enable					
TCB0EN	タイマカウンタ B0 制御	0	Disable					
		1	Enable					
TCA0EN	タイマカウンタ A0 制御	0	Disable					
		1	Enable					

タイマカウンタC0制御レジスタ1

TC0CR1 (0x00E98)		7	6	5	4	3	2	1	0
Bit Symbol	TRGAM	TRGSEL	PPGC2INI	PPGC1INI	NCRSEL		TCCCK		
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0	0

TRGAM	トリガエッジ受け付け制御	0: 1:	常時トリガエッジ受け付け許可 (TC0CR2<PPGC2OE, PPGC1OE>の設定を参照)
TRGSEL	トリガスタートエッジ選択	0: 1:	トリガ立ち下がりエッジスタート トリガ立ち上がりエッジスタート
PPGC2INI	PPGC2 出力初期値設定	0: 1:	Low(正論理) High(負論理)
PPGC1INI	PPGC1 出力初期値設定	0: 1:	Low(正論理) High(負論理)
NCRSEL	TCC0 入力のノイズ除去時間選択 (F/F 通過後の TCC0 入力)	00: 01: 10: 11:	16/fcgck [s] 以下のパルスはノイズとして除去 8/fcgck [s] 以下のパルスはノイズとして除去 4/fcgck [s] 以下のパルスはノイズとして除去 ノイズ除去なし(注)
TCCCK	ソースクロックの選択	00: 01: 10: 11:	fcgck [Hz] fcgck/2 [Hz] fcgck/2 ² [Hz] fcgck/2 ³ [Hz]

注) 回路構成上 1/fcgck 未満のパルスはノイズとして除去される場合とトリガとして受け付けられる場合があります。

タイマカウンタC0制御レジスタ2

TC0CR2 (0x00E99)		7	6	5	4	3	2	1	0
Bit Symbol	EMGR	EMGIE	PPGC2OE	PPGC1OE	CSTC		TCCOUT		
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0	0

EMGR	緊急出力停止状態の解除	0: 1:	- 緊急出力停止状態の解除 (解除後自動的に“0”にクリアされます。)
EMGIE	EMG0 端子の入力許可/禁止制御	0: 1:	入力禁止 入力許可
PPGC2OE	PPGC02 出力中の トリガエッジ受け付け制御		TC0CR1<TRGAM>="0"時 TC0CR1<TRGAM>="1"時
		0: 1:	常時トリガエッジ受け付け許可 常時トリガエッジ受け付け許可
PPGC1OE	PPGC01 出力中の トリガエッジ受け付け制御	0: 1:	常時トリガエッジ受け付け許可 常時トリガエッジ受け付け許可
CSTC	カウントスタートモード選択	00: 01: 10: 11:	コマンドスタート&キャプチャモード コマンドスタート&トリガスタートモード トリガスタートモード Reserved
TCCOUT	出力波形モード選択	00: 01: 10: 11:	PPGC01 / PPGC02 単独出力 Reserved デューティ可変出力 デューティ 50%出力

タイマカウンタ C0 制御レジスタ 3

TC0CR3 (0x00E9A)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	EMGF	CNTBF	CSIDIS	STM		TCCST
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

EMGF	緊急出力停止フラグ	0: 1:	通常動作状態 緊急出力停止中
CNTBF	カウント動作状態フラグ	0: 1:	カウント動作停止中 カウント動作中
CSIDIS	コマンドスタート時の最初の割り込み禁止	0:	コマンドスタート時最初の周期での周期割り込み(INTTCC0P)の発生許可
		1:	コマンドスタート時最初の周期での周期割り込み(INTTCC0P)の発生禁止
STM	ストップ時の状態選択連続/単発出力選択		TCCST = "0"
		00:	出力初期状態でカウント即時停止クリア
		01:	出力保持状態でカウント即時停止クリア
		10:	周期出力後カウント停止
		11:	Reserved
TCCST	タイマのスタート、ストップ制御	0: 1:	ストップ スタート

- 注 1) TC0CR1, TC0CR2 はタイマスタート後 (TCCST = "1" 時) には書き替えないでください。
- 注 2) TC0CR1, TC0CR2 を変更するときは TCCST = "0" とした後に CNTBF = "0" を確認し、タイマ動作が停止していることを確認した後に変更を行ってください。
- 注 3) TCCST はタイマ動作のスタート・ストップを制御するビットであり、カウンタ動作の状態を表すものではありません。つまりカウンタ動作のスタート/ストップに運動して自動的には変化しません。
- 注 4) コマンドスタート&キャプチャモード、コマンドスタート&トリガスタートモードにおいて TCCST に "1" を書き込む動作が行われるとその時点で再スタートとなります。つまり、コマンドスタート後に TC0CR3 の TCCST 以外のビットを書き替えても TCCST の書き替え動作が起りますのでそこでタイマは再スタートとなります。(初期状態から PPG 出力を開始します) (TCCST = "1" のときに TCCST を "1" のままで TC0CR3 の書き替え(ビット操作命令/LD 命令)を行うと、カウントはクリアされタイマは再スタートします)。
- 注 5) TC0CR2<EMGR> は "1" を書き込んでも "0" が読み出されます。
- 注 6) TC0CR2<TCCOUT>で出力モードの変更を行っただけでは、データレジスタの更新はされませんので、出力モードの変更後はデータレジスタ TC0DRA ~ E を再設定を行ってください。また、すべてのデータレジスタは TC0DRC (上位) の書き込み後から有効になりますので、データ書き込み順に注意してください。
- 注 7) TC0CR3 に対しリード命令を実行するとビット 7,6 は"0"が読み出されます。

デッドタイム1設定レジスタ AH

TC0DRAH (0x00E9C)	Bit Symbol	TC0DRAH							
	Read/Write	R	R	R	R	R	R	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

デッドタイム1設定レジスタ AL

TC0DRAL (0x00E9B)	Bit Symbol	TC0DRAL							
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

パルス幅1設定レジスタ BH

TC0DRBH (0x00E9E)	Bit Symbol	TC0DRAH							
	Read/Write	R	R	R	R	R	R	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

パルス幅1設定レジスタ BL

TC0DRBL (0x00E9D)	Bit Symbol	TC0DRAL							
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

周期設定レジスタ CH

TC0DRCH (0x00EA0)	Bit Symbol	TC0DRCH							
	Read/Write	R	R	R	R	R	R	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

周期設定レジスタ CL

TC0DRCL (0x00E9F)	Bit Symbol	TC0DRCL							
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

デッドタイム2設定レジスタ DH

TC0DRDH (0x00EA2)	Bit Symbol	TC0DRDH							
	Read/Write	R	R	R	R	R	R	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

デッドタイム 2 設定レジスタ DL

TC0DRDL (0x00EA1)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	R/W							
	リセット後	0	0	0	0	0	0	0	0

パルス幅 2 設定レジスタ EH

TC0DREH (0x00EA4)	Bit Symbol	15	14	13	12	11	10	9	8
	Read/Write	R	R	R	R	R	R	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

パルス幅 2 設定レジスタ EL

TC0DREL (0x00EA3)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	R/W							
	リセット後	0	0	0	0	0	0	0	0

- 注 1) データレジスタ TC0DRA ~ TC0DRE は命令で書き込まれたデータを保持するデータレジスタと、実際にカウンタとの比較を行う比較レジスタの 2 段構成になっています。
- 注 2) データレジスタ TC0DRA ~ TC0DRE への書き込みは下位バイト、上位バイトの順でデータを書き込んでください。
- 注 3) データレジスタ TC0DRA ~ TC0DRE の上位バイトの空きビット(ビット 10 ~ 15)にはレジスタ機能が割り付けられおらず、“1”を書き込んでも “0” が読み出されます。
- 注 4) データレジスタ TC0DRA ~ TC0DRE は 2 段構成になっているため、レジスタの読み出し値はその時点での実際の PPG 出力波形の値とは異なっている場合があります。
- 注 5) TC0CR2<TC0COUT>で出力モードの変更を行っただけでは、データレジスタの更新はされませんので、出力モードの変更後はデータレジスタ TC0DRA ~ TC0DRE の再設定を行ってください。また、すべてのデータレジスタは TC0DRC (上位) の書き込み後から有効になりますので、データ書き込み順に注意してください

立ち上がりエッジキャプチャ値レジスタ AH

TC0CAPAH (0x00EA6)	15	14	13	12	11	10	9	8
	Bit Symbol	TC0CAPAH						
	Read/Write	R	R	R	R	R	R	R
	リセット後	0	0	0	0	0	*	*

立ち上がりエッジキャプチャ値レジスタ AL

TC0CAPAL (0x00EA5)	7	6	5	4	3	2	1	0
	Bit Symbol	TC0CAPAL						
	Read/Write	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*

立ち上がりエッジキャプチャ値レジスタ BH

TC0CAPBH (0x00EA8)	15	14	13	12	11	10	9	8
	Bit Symbol	TC0CAPBH						
	Read/Write	R	R	R	R	R	R	R
	リセット後	0	0	0	0	0	*	*

立ち上がりエッジキャプチャ値レジスタ BL

TC0CAPBL (0x00EA7)	7	6	5	4	3	2	1	0
	Bit Symbol	TC0CAPBL						
	Read/Write	R	R	R	R	R	R	R
	リセット後	*	*	*	*	*	*	*

- 注1) キャプチャレジスタ(TC0CAPA, TC0CAPB)の読み出しへはTC0CAPAの下位、上位、TC0CAPBの下位、上位の順で読み出してください。
- 注2) TC0CAPAのみを読み出しただけでは次のキャプチャ値が更新されませんので、必ずTC0CAPBも読み出してください。
- 注3) TC0CAPBのみを読み出すことは可能ですが、その場合も下位、上位の順で読み出してください。
- 注4) 周期内にキャプチャエッジが検知されなかった場合、次の周期では前のキャプチャ値を保持しています。
- 注5) 周期内に複数のキャプチャエッジが検知された場合、最後に検知されたエッジでのキャプチャ値が次の周期で有効となります。
- 注6) TC0CAPA, TC0CAPBに対しリード命令を実行すると、ビット15~10は"0"が読み出されます。

15.3 低消費電力機能

タイマカウンタ C0 は、タイマ機能を使用しないとき、低消費電力レジスタ(POFFCR0)によって不要な電力を抑える機能を持っています。

POFFCR0<TCC0EN>を"0"に設定すると、タイマカウンタ C0 への基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのときタイマ機能が使用できなくなります。POFFCR0<TCC0EN>を"1"に設定すると、タイマカウンタ C0 へ基本クロックが供給(Enable)されタイマ機能が使用可能になります。

リセット後、POFFCR0 <TCC0EN>は"0"に初期化されますので、タイマ機能は使用不可の設定となります。よって初めてタイマ機能を使用するときは、プログラムの初期設定(タイマの制御レジスタを操作する前)で必ず POFFCR0 <TCC0EN>を"1"に設定してください。

なお、タイマ動作中は POFFCR0<TCC0EN>を"0"に変更しないでください。変更した場合タイマカウンタ C0 が予期せぬ動作をする場合があります。

15.4 制御レジスタ/データレジスタの設定

制御レジスタ、データレジスタの設定は以下の順番で設定してください。

1. 各種モード選択設定 TC0CR1, 2
 2. データレジスタ設定(デッドタイム, パルス幅) TC0DRA, TC0DRB, TC0DRD, TC0DRE (選択したモードで必要なもの)
 3. データレジスタ設定(周期)TC0DRC
 4. タイマスタート/ストップ設定 TC0CR3
- ・ データレジスタの内部構成は、「命令で書き込まれたデータを保持するデータレジスタ」と、「カウンタとの比較レジスタ」の2段構成となっています。
 - ・ データレジスタに設定されたデータは事前に設定されている出力モード(TC0CR2<TCCOUT>にて設定)に応じた演算処理を行った後、比較レジスタへ転送され、そのデータがアップカウンタとの比較に使用されます。
 - ・ データレジスタの演算処理と比較レジスタへの転送は、設定されている出力モードで必要なデータレジスタが使用されますので、データレジスタを設定する前には必ず TC0CR2<TCCOUT>で出力モードの設定を終了させてください。
 - ・ データレジスタ(TC0DRA～TC0DRE)のデータは、データレジスタ TC0DRC の上位への書き込みで、データ転送要求が出され、その要求が有効になっている間にカウンタの一一致/クリアが発生した時点で、比較レジスタへの転送が行われるそのデータが有効になります。
 - ・ ただし、同一周期内に複数回データレジスタの書き込みを実行した場合、最初の TC0DRC 上位を書き込んだ時点で設定されているデータレジスタのデータが次の周期のデータとして有効となり、その周期内で最後に書き込んだデータレジスタのデータはさらに次の周期のデータとして有効になります。





図 15-2 制御レジスタ/データレジスタの設定例 1




図 15-3 制御レジスタ/データレジスタの設定例 2

15.5 機能

15.5.1 プログラマブルパルスジェネレータ出力(PPG出力)

PPGC01 端子, PPGC02 端子からそれぞれ PPG を出力します。PPG 出力はその出力波形モードを TC0CR2<TCCOUT>により設定し、データレジスタ (TC0DRA~E) で設定されたデータと 10 ビットアップカウンタとの比較により波形を制御します。出力波形モードにはデューティ 50%出力, デューティ可変出力, PPGC01 / PPGC02 単独出力の 3 モードがあります。

15.5.1.1 デューティ 50%出力モード

(1) 動作説明

周期を TC0DRC に設定すると、周期の 1/2 をパルス幅(アクティブ期間)とした波形が出力されます。

PPGC01 出力は周期はじめからアクティブとなり周期の 1/2 でノンアクティブとなります。PPGC02 出力は周期のはじめから周期の 1/2 まではノンアクティブで周期の 1/2 より周期終わりまでアクティブとなります。

ただし、TC0DRA にデッドタイム時間を設定しておくと、このデッドタイム幅分、パルス幅(アクティブ期間)が短くなった波形としてそれぞれ出力されます。

(2) レジスタ設定

TC0CR2<TCCOUT> = “11”, TC0DRA = “デッドタイム”, TC0DRC = “周期”

(3) データレジスタ値の設定範囲

- ・ 周期:

$$0x002 \leq \text{TC0DRC} \leq 0x400$$

(TC0DRC に 0x400 を書き込むと 0x000 が読み出されます。)

TC0DRC の設定値が奇数の場合、PPGC02 のパルス幅は PPGC01 のパルス幅よりも 1 カウント分大きくなります。

- ・ デッドタイム TC0DRA:

$$0x000 \leq \text{TC0DRA} < (\text{TC0DRC} \div 2)$$

デッドタイムをなしにする場合は TC0DRA を 0x000 としてください。




図 15-4 デューティ 50%出力モード コマンド & キャプチャスタート、正論理出力、連続出力の動作例

15.5.1.2 デューティ可変出力モード

(1) 動作説明

周期を TC0DRC に、パルス幅を TC0DRB に設定すると PPGC01 端子には設定されたパルス幅の波形が、PPGC02 端子には TC0DRC – TC0DRB のパルス幅の波形がそれぞれ出力されます。

PPGC01 出力は周期はじめから TC0DRB で設定されたパルス幅分アクティブとなりその後周期の終わりまで、ノンアクティブとなります。PPGC02 出力は周期はじめから TC0DRB で設定されたパルス幅分はノンアクティブでその後 TC0DRC – TC0DRB のパルス幅(周期終わりまで)アクティブとなります。

ただし、TC0DRA にデッドタイム時間を設定しておくと、このデッドタイム幅分、パルス幅(アクティブ期間)が短くなった波形としてそれぞれ出力されます。

(2) レジスタ設定

TC0CR2<TCCOUT> = “10”

TC0DRA = “デッドタイム”, TC0DRB = “パルス幅”, TC0DRC = “周期”

(3) データレジスタ値の設定範囲

- 周期:

$$0x002 \leq \text{TC0DRB} + \text{TC0DRA} < \text{TC0DRC} \leq 0x400$$

(TC0DRC に 0x400 を書き込むと 0x000 が読み出されます。)

- パルス幅:

$$0x001 \leq \text{TC0DRB} < \text{TC0DRC}$$

- デッドタイム:
 $0x000 \leq TC0DRA < TC0DRB$
 $0x000 \leq TC0DRA < (TC0DRC - TC0DRB)$
 (デッドタイムをなしにする場合は TC0DRA を “0x000” としてください。)




図 15-5 デューティ可変出力モード コマンド & キャプチャスタート、正論理出力、連続出力の動作例

15.5.1.3 PPGC01/02 独立出力モード

(1) 動作説明

PPGC01 出力で使用するデッドタイムを TC0DRA にパルス幅を TC0DRB に、PPGC02 出力で使用するデッドタイムを TC0DRD、パルス幅を TC0DRE に、そして PPGC01, PPGC02 共通の周期を TC0DRC に設定すると PPGC01 端子, PPGC02 端子それぞれに設定された波形が 出力されます。

PPGC01 出力は周期はじめから TC0DRB で設定されたパルス幅分アクティブとなりその後 周期の終わりまでノンアクティブとなります。

PPGC02 出力は周期はじめから TC0DRE で設定されたパルス幅分アクティブとなりその後 周期の終わりまでノンアクティブとなります。

ただし、PPGC01 出力は TC0DRA に、PPGC02 出力は TC0DRD にそれぞれデッドタイム時 間を設定しておくと、このデッドタイム幅分、パルス幅(アクティブ期間)が短くなつた波形 としてそれぞれ出力されます。

(2) レジスタ設定

TC0CR2<TCCOUT> = “00”, TC0DRC = “周期”,

TC0DRA = “PPGC01 のデッドタイム”, TC0DRB = “PPGC01 のパルス幅”,
 TC0DRD = “PPGC02 のデッドタイム”, TC0DRE = “PPGC02 のパルス幅”

(3) データレジスタ値の設定範囲

- 周期:

$$0x002 \leq TC0DRC \leq 0x400$$

(TC0DRC に 0x400 を書き込むと、0x000 が読み出されます。)

- パルス幅:

$$0x001 \leq TC0DRB \leq 0x400$$

(TC0DRB に 0x400 を書き込むと、0x000 が読み出されます。)

$$0x001 \leq TC0DRE \leq 0x400$$

(TC0DRE に 0x400 を書き込むと、0x000 が読み出されます。)

- デッドタイム:

$$0x000 \leq TC0DRA \leq 0x3FF \text{ ただし、} TC0DRA < TC0DRB \leq TC0DRC$$

$$0x000 \leq TC0DRD \leq 0x3FF \text{ ただし、} TC0DRD < TC0DRE \leq TC0DRC$$

(0x000 を設定するとデッドタイムなしとなります。)

1. デューティ 0%出力とする場合の設定値


$$0x002 \leq TC0DRC \leq TC0DRA \leq 0x3FF \quad (\overline{PPGC01} \text{ 出力})$$

$$0x002 \leq TC0DRC \leq TC0DRD \leq 0x3FF \quad (\overline{PPGC02} \text{ 出力})$$

2. デューティ 0%を超えて 100%までの出力とする場合の設定値は

$$0x000 \leq TC0DRA < TC0DRB \leq TC0DRC \leq 0x400 \quad (\overline{PPGC01} \text{ 出力})$$

$$0x000 \leq TC0DRD < TC0DRE \leq TC0DRC \leq 0x400 \quad (\overline{PPGC02} \text{ 出力})$$






図 15-6 PPGC01, PPGC02 独立出力モード コマンド&キャプチャスタート、正論理出力、連続出力の動作例

15.5.2 カウントスタート方法

カウントのスタートには、コマンドで行う方法と、TCC0 端子入力で行う方法があります。

15.5.2.1 コマンドスタート&キャプチャモード($TC0CR2<CTSC> = "00"$)

(1) 動作説明

$TC0CR3<TCNST>$ に“1”を書き込むことによりカウントをクリアしカウントアップをスタートします。そしてカウンタが設定された周期に達するとカウンタはクリアされます。このとき $TC0CR3<STM>$ で連続モードが設定されていると再びカウントアップを始め、 $TC0CR3<STM>$ で単発モードが設定されているとそこでカウントを停止します。

周期に達する前に $TC0CR3<TCNST>$ に“1”を書き込むとそこでカウンタはクリアされ、その後は前記と同じく $TC0CR3<STM>$ で設定された動作となります。

また、TCC0 端子への入力の立ち上がり、立ち下がり時のカウント値をキャプチャレジスタに格納することができます(キャプチャの詳細は「15.5.3 トリガキャプチャ」を参照してください)。

(2) レジスタ設定

- TC0CR2<CSTC> = “00” でコマンドスタート&キャプチャモードの設定
- TC0CR3<STM>で連続/単発出力の設定
- TC0CR3<TCCST> = “1” 書き込みでカウントスタート




図 15-7 コマンドスタート&キャプチャモード動作例

15.5.2.2 コマンドスタート&トリガスタートモード(TC0CR2<CSTC>="01")

(1) 動作説明

TC0CR3<TCCST>に“1”を書き込むことでカウントをクリアし、カウントアップをスタートします。そして TCC0 端子入力にトリガ入力がない場合は前記コマンドスタート&キャプチャモードと同様な動きをしますが、TCC0 端子にトリガスタートエッジ選択レジスタ(TC0CR1<TRGSEL>)で選択されたエッジ入力があるとタイマのカウントを開始し、設定されたクリア停止レベルが入力されている間はカウンタはクリア停止しています。なお、コマンドスタート時(TC0CR3<TCCST>に“1”を書き込み時) TCC0 端子が停止レベルだった場合、カウントはスタートせず(INTTCC0P も発生しない)、トリガスタートエッジで初めてカウントがスタートし INTTCC0T が発生します(コマンドスタートよりもトリガ入力のほうが優先されます)。

注) トリガ受け付けの詳細については、「15.5.4 トリガスタート/ストップ受け付け」を参照してください。

(2) レジスタ設定

- TC0CR2<CSTC> = “01” でコマンドスタート&トリガスタートモードの設定
- TC0CR1<TRGSEL> = トリガの選択
- TC0CR3<STM>で連続/単発出力の設定
- TC0CR3<TCCST> = “1” 書き込みでカウントスタート




図 15-8 コマンドスタート & トリガスタートモード動作例

15.5.2.3 トリガスタートモード(TC0CR2<CSTC>="10")

(1) 動作説明

トリガスタートエッジ選択レジスタ (TC0CR1<TRGSEL>) で選択されたエッジ入力があるとタイマのカウントを開始し、設定されたクリア停止レベルが入力されている間はカウンタはクリア停止しています。

なお、トリガースタートモード中は再度 TC0CR3<TCCST>を“1”にしても PPG 出力は初期化されずに無視されます。

注) トリガ受け付けの詳細については、「15.5.4 トリガスタート/ストップ受け付け」を参照してください。

(2) レジスタ設定

- TC0CR2<CSTC> = “10” でコマンドスタートの設定
- TC0CR1<TRGSEL> = トリガの選択
- TC0CR3<STM>で連続/単発出力の設定
- TC0CR3<TCCST> = “1” 書き込みで TCC0 端子へのトリガを待つ




図 15-9 トリガスタートモード動作例

15.5.3 トリガキャプチャ

15.5.3.1 動作説明

コマンドスタート&キャプチャモードでカウントをスタートすると TCC0 端子入力の立ち上がりエッジと立ち下がりエッジでカウント値をそれぞれキャプチャレジスタ TC0CAPA, TC0CAPB にキャプチャします。

キャプチャされたデータは、一旦キャプチャバッファに取り込まれ、1 周期が終了した時点で、キャプチャバッファからキャプチャレジスタへ転送更新されます。1 周期内でトリガ入力がない場合は、前の周期でのキャプチャバッファデータが残り、1 周期終了後キャプチャレジスタへ転送されます。また周期内で複数のトリガエッジが入力された場合は、最後に入力(キャプチャ)されたデータがキャプチャレジスタに書き込まれます。

キャプチャ値の読み出しはキャプチャレジスタ A の下位 (TC0CAPAL)、キャプチャレジスタ A の上位 (TC0CAPAH)、キャプチャレジスタ B の下位 (TC0CAPBL)、キャプチャレジスタ B の上位 (TC0CAPBH) の順番で読んでください。なお、立ち上がりエッジのキャプチャ値 (TC0CAPA)だけを読んでも、次のキャプチャ値が更新されませんので、立ち下がりエッジのキャプチャ値 (TC0CAPB) も必ず読んでください。

TC0CAPB の上位以外のキャプチャから読み始めると、キャプチャレジスタは保護状態となり、キャプチャの更新は禁止されます。TC0CAPB の上位を読むとこの状態は解除され、キャプチャの更新を再開します(TC0CAPA, TC0CAPB の読み出しが 1 セットとして処理されます)。

カウントスタート直後は前記の保護状態が解除されていない場合がありますので、最初の周期ではキャプチャレジスタの読み出し(ダミー読み出し)を行って保護状態を解除するようにしてください。

本キャプチャ機能は周期内でキャプチャトリガ(立ち上がり/立ち下がり)が入力されることを想定した仕様となっています。タイマがスタートしている状態 (TC0CR3<TCCST> = "1") でしかキャプチャの更新はされません(エッジを検出しません)。周期内でのタイマストップコマンド書き込

み後($\text{TC0CR3}\langle\text{TCCST}\rangle = "0"$)のキャプチャ値は不定となります。1周期ストップコマンド後はキャプチャレジスタの更新はされません。また、一周期ストップモードでSTOPコマンド入力後のキャプチャは受け付けません。

15.5.3.2 レジスタ設定

- $\text{TC0CR2}\langle\text{CSTC}\rangle = "00"$ でコマンドスタート&キャプチャモードに設定
- $\text{TC0CR3}\langle\text{STM}\rangle$ で連続/単発出力の設定
- $\text{TC0CR3}\langle\text{TCCST}\rangle = "1"$ 書き込みでカウントスタート




図 15-10 トリガキャプチャモード動作例

15.5.4 トリガスタート/ストップ受け付け

15.5.4.1 TCC0 端子(トリガ入力)への入力信号論理の選択

TCC0 端子から入力されるトリガ信号の論理は TC0CR1<TRGSEL>で設定することができます。

- TC0CR1<TRGSEL> = “0”: 立ち下がりエッジ検出でカウントスタートし、“HIGH” レベル中はカウントクリア停止。
- TC0CR1<TRGSEL> = “1”: 立ち上がりエッジ検出でカウントスタートし、“LOW” レベル中はカウントクリア停止。





図 15-11 トリガの入力信号

TC0CR1<TRGSEL> = “0”として立ち下がりエッジスタートを選択した場合、TCC0 端子入力に立ち下がりエッジを検出するとカウントを開始し、TCC0 端子入力が“HIGH” レベルになると、カウンタはクリアされ PPG 出力は初期状態となり、TCC0 端子入力が“HIGH” レベルの間はカウンタを停止しています。

TC0CR1<TRGSEL> = “1”として立ち上がりエッジスタートを選択した場合、TCC0 端子入力に立ち上がりエッジを検出するとカウントを開始し、TCC0 端子入力が“LOW” レベルになるとカウンタはクリアされ PPG 出力は初期状態となり TCC0 端子入力が“LOW” レベルの間はカウンタを停止しています。

なお、周期ストップモード中はトリガによるストップは受け付けますが、スタートは受け付けません(周期中にストップトリガを受け付けるとその時点での出力は初期値となりカウンタは停止します)。



タイマが停止 (TC0CR3<TCCST> = “0”) 状態ではすべてのトリガ(スタート/ストップ)は受け付けません。

15.5.4.2 トリガの常時受け付け許可、アクティブ中受け付け禁止の選択

PPG 出力中常時 TCC0 端子からのトリガを受け付けるか、PPG 出力がアクティブ中はトリガ受け付けを禁止するかを TC0CR1<TRGAM>により選択できます。

- TC0CR1<TRGAM> = "0" 時

$\overline{\text{PPGC01}} / \overline{\text{PPGC02}}$ のアクティブ/ノンアクティブの出力状態にかかわらず TCC0 端子からのトリガ入力を常時受け付け、タイマのスタート/クリア停止を行うとともに、 $\overline{\text{PPGC01}} / \overline{\text{PPGC02}}$ の出力がノンアクティブ状態となります。

- TC0CR1<TRGAM> = "1" 時

TC0CR2<PPGCxOE>が"1"に設定されている $\overline{\text{PPGC01}} / \overline{\text{PPGC02}}$ の出力がノンアクティブ状態の時のみ TCC0 端子からのトリガ入を受け付け、タイマのスタート/クリア停止を行いますが、アクティブ状態の時は TCC0 端子からのトリガ入力は受け付けません。TC0CR2<PPGCxOE>が"0"に設定されている $\overline{\text{PPGC01}} / \overline{\text{PPGC02}}$ の出力はトリガを常時受け付けます($x = 1, 2$)。




図 15-12 TCC0 端子によるトリガスタート/クリア停止 立ち下がりエッジスタート (HIGH レベルカウント停止)、常時トリガエッジ受け付け許可

15.5.4.3 アクティブ中トリガ受け付け禁止

アクティブ中トリガ受け付け禁止 (TRGAM = 1) にすると、 $\overline{\text{PPGC01}}$ および $\overline{\text{PPGC02}}$ 出力が非アクティブ状態の時に入力されたエッジは受け付けられ、カウントクリア、停止します。 $\overline{\text{PPGC01}}$ および $\overline{\text{PPGC02}}$ 出力がアクティブ状態で入力された場合、カウントはすぐに停止せず、出力が非アクティブ状態になるまでカウント継続します。非アクティブ状態になったときにトリガ信号のレベルが動作しないレベルであればカウントクリア停止し、次のスタートトリガを待ちます。 $\overline{\text{PPGC01}}, \overline{\text{PPGC02}}$ の両方出力許可で動作させる場合は $\overline{\text{PPGC01}}, \overline{\text{PPGC02}}$ の両方の出力が非アクティブ状態でなければトリガは受け付けられません。




図 15-13 TCC0 のトリガスタート 立ち下がりエッジスタート (High レベルカウント動作)、アクティブ出力中トリガエッジを受け付け禁止

15.5.5 タイマ停止時の制御設定

TC0CR3<TCCST>を“0”にすると TC0CR3<STM>の設定に従って、出力状態の選択、タイマの停止を行います。

15.5.5.1 出力初期状態でカウント停止

TC0CR3<STM>が“00”的場合はカウントは即停止し、PPGC01, PPGC02 の出力は、PPGC1INI, PPGC2INI で設定した初期値になります。

15.5.5.2 出力保持状態でカウント停止

TC0CR3<STM>が“01”的場合はカウントは即停止し、PPGC01, PPGC02 の出力はそのときの状態を保持します。

出力保持状態 (TC0CR3<STM> = “01”) から再スタートする場合は TC0CR3<TCCST> = “1” に設定し再スタートします。このとき出力は初期値 (PPGC1INI, PPGC2INI の設定値) になってから再スタートします。

15.5.5.3 1 周期終了後に初期状態でカウント停止

TC0CR3<STM>が“10”的場合はカウントは出力されている周期の出力が完了するまでカウント動作し、周期終了後カウンタは停止します。ただし、周期終了までの間にトリガ入力にストップレベルが入力されると、そこでカウンタは停止します。

なお、カウンタが完全に停止するまで TC0CR1, TC0CR2 の書き替えは行わないでください。

カウンタが停止したかは TC0CR3<CNTBF>をリードすることによりモニタすることができます。

15.5.6 単発/連続出力モード

15.5.6.1 単発出力モード

タイマスタート時($\text{TC0CR3}\langle\text{TCCST}\rangle = "1"$)に $\text{TC0CR3}\langle\text{STM}\rangle = "10"$ とすると単発出力モードになります。単発出力モードは1周期を出力終了後にカウントを停止します。

トリガスタートの場合はトリガが入力されるまでカウントは停止し、指定されたトリガの入力でカウントが再スタートし1周期の出力後、もしくは、トリガ入力にストップレベルを受け付け後、再びトリガ待ち状態になります。

コマンドスタート時は再度 $\text{TC0CR3}\langle\text{TCCST}\rangle$ に“1”を書き込むまでカウントは停止しています。

なお、カウンタが完全に停止するまで TC0CR1 , TC0CR2 の書き替えは行わないでください。

カウンタが停止したかは $\text{TC0CR3}\langle\text{CNTBF}\rangle$ をリードすることによりモニタすることができます。

また、カウンタが停止しても $\text{TC0CR3}\langle\text{TCCST}\rangle$ は“1”的ままで変化しません。

$\text{TC0CR3}\langle\text{TCCST}\rangle = "1"$ の状態のときに $\text{TC0CR3}\langle\text{STM}\rangle = "10"$ とするとそこでカウンタはクリアされカウントは最初から再スタートし、単発出力となります。

15.5.6.2 連続出力モード

タイマスタート時($\text{TC0CR3}\langle\text{TCCST}\rangle = "1"$)に $\text{TC0CR3}\langle\text{STM}\rangle = "00"$ または“01”とすると連続出力モードになります。連続出力モードは連続して設定された波形を出力するモードです。




図 15-14 出力初期状態でカウント即時停止クリア ($\text{TC0CR3}\langle\text{STM}\rangle = "00"$)




図 15-15 出力保持状態でカウント即時停止クリア ($\text{TC0CR3}\langle\text{STM}\rangle = "01"$)




図 15-16 周期出力後カウント停止 (TC0CR3<STM> = "10")




図 15-17 周期出力後カウント停止 (TC0CR3<STM> = "10"), TC0CR3<TCCST> = "1" 単発出力

15.5.7 PPG 出力制御 (出力の初期値/論理、出力の禁止許可)

15.5.7.1 PPG 出力の初期値/出力論理の選択

TC0CR1<PPGC1INI, PPGC2INI> で PPGC01, PPGC02 出力の初期値を設定します。

この初期値の設定により出力の論理を選択することができます。

(1) 正論理出力

“0”に設定すると、初期値は“Low”となり、カウンタの値とデッドタイム設定の一致で“High”出力となります。

(2) 負論理出力

“1”に設定すると、初期値は“High”となり、カウンタの値とデッドタイム設定の一致で“Low”出力となります。

15.5.7.2 PPG 出力の許可/禁止の選択

I/O ポートの設定で PPG 出力の禁止/許可を設定します。禁止に設定すると、カウント動作している場合でも PPG 波形は出力はされず、PPGC01, PPGC02 は通常の入出力端子として使用することができます。

15.5.7.3 通常タイマカウンタとしての使用

I/Oポートの設定でPPG出力を禁止しておくことでTCC0を通常のタイマカウンタとして使用することも出来ます。この場合INTTCC0Pの割り込みを使用してください。データレジスタ(TC0DRC)の設定値との一致でINTTCC0P割り込みが発生します。カウントスタートモード(TC0CR2<CSTC>)は、コマンドスタート&キャプチャモードに設定してください。




図 15-18 通常タイマカウンタとしての使用 (TC0CR3<CSIDIS>="1"時)

15.5.8 TCC0 端子入力ノイズ除去時間

TCC0端子へ入力される信号はデジタルノイズキャンセラによりノイズが除去されます。

デジタルノイズキャンセラはサンプリングクロックをTC0CR1<NCRSEL>の設定により $f_{cgck}/4$, $f_{cgck}/2$, f_{cgck} とし5回のサンプリングを行い、サンプリング回数以上の連続したレベル入力があれば信号として取り込み、サンプリング回数未満のレベル入力はノイズとしてキャンセルされます。

表 15-4 ノイズキャンセラ設定

TC0CR1 <NCRSEL>	サンプリング周波数 (サンプリング回数)	確実にノイズとしてみなされるパルス幅		確実に信号としてみなされるパルス幅	
			8 MHz 時		8 MHz 時
00	$f_{cgck}/4$ (5回)	$16/f_{cgck}$ [s]	2 [μs]	1 [μs]	$20/f_{cgck}$ [s]
01	$f_{cgck}/2$ (5回)	$8/f_{cgck}$ [s]	1 [μs]	500 [ns]	$10/f_{cgck}$ [s]
10	f_{cgck} (5回)	$4/f_{cgck}$ [s]	0.5 [μs]	250 [ns]	$5/f_{cgck}$ [s]
11	(なし)	なし	-	-	$(1/f_{cgck})$





図 15-19 ノイズキャンセラ動作

- TC0CR1<NCRSEL> = “00” のときは、F/F 通過後の TCC0 入力が $16/f_{CGCK}$ [s] 以下の場合は確実にキャンセルされ、 $20/f_{CGCK}$ [s] 以上の場合は確実に信号としてみなされます。TCC0 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで最小 $21/f_{CGCK}$ 、最大 $24/f_{CGCK}$ [s] の遅れが生じます。
- TC0CR1<NCRSEL> = “01” のときは F/F 通過後の TCC0 端子入力が $8/f_{CGCK}$ [s] 以下の場合は確実にキャンセルされ、 $10/f_{CGCK}$ [s] 以上の場合は確実に信号としてみなされます。TCC0 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで、最小 $13/f_{CGCK}$ 、最大 $14/f_{CGCK}$ [s] の遅れが生じます。
- TC0CR1<NCRSEL> = “10” のときは F/F 通過後の TCC0 端子入力が $4/f_{CGCK}$ [s] 以下の場合は確実にキャンセルされ、 $5/f_{CGCK}$ [s] 以上の場合は確実に信号としてみなされます。TCC0 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで、 $5/f_{CGCK}$ [s] の遅れが生じます。
- TC0CR1<NCRSEL> = “11” のとき $1/f_{CGCK}$ 未満のパルスは初段の F/F により、信号と見なす場合とノイズとしてキャンセルされる場合があります。 $1/f_{CGCK}$ 以上の信号を入力してください。TCC0 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで、 $4/f_{CGCK}$ [s] の遅れが生じます。

注 1) 一度設定したノイズ除去時間を変更するときに端子入力レベルに変化があると、ノイズをパルスと判定したり、パルスをノイズと判定する場合があります。

注 2) 連続して内部のサンプリングタイミングに同期してノイズが入ると、信号としてみなされる場合があります。

注 3) TCC0 端子に入力された信号が F/F を通過するまで、最大 $1/f_{CGCK}$ [s] かかります。

15.5.9 割り込み

TCC0 には割り込みが 3 要因あります。

15.5.9.1 INTTCC0T(トリガスタート割り込み)

トリガ割り込み(INTTCC0T)はTC0CR1<TRGST>で指定されたエッジが入力され、カウントがスタートした時に発生します。カウントクリア時のトリガエッジでは発生しません。なお、トリガキャプチャモード時のトリガエッジでは割り込みは発生しません。また、緊急出力停止中もスタートトリガで割り込みが発生します。




図 15-20 トリガスタート割り込み

15.5.9.2 INTTCC0P(ピリオド割り込み)

ピリオド割り込み(INTTCC0P)はコマンドスタートでカウント開始時点、およびカウンタ周期設定値(TC0DRC)までカウントが進み、カウンタがクリアされた時点(周期設定値と一致し周期終了)で発生します。また、緊急出力停止中も周期との一致で割り込みが発生します。




図 15-21 ピリオド割り込み

なお、コマンドスタート時(TC0CR3<TCCST>に“1”を書き込み時)TCC0端子が停止レベルだった場合、カウントはスタートせず(INTTCC0Pも発生しない)、トリガスタートエッジで初めてカウントがスタートしINTTCC0Tが発生します。

15.5.9.3 INTEMG0(緊急出力停止割り込み)

緊急出力停止割り込み(INTEMG0)は緊急出力停止回路が動作しPPG出力を緊急停止させた場合に発生します。

15.5.10 PPG 緊急出力停止機能

TC0CR2<EMGIE>を“1”にすることで、PPG 緊急出力停止機能が許可 ($\overline{\text{EMG}0}$ 端子入力の許可) されます。

$\overline{\text{EMG}0}$ 端子に“Low”レベル入力が検知されると、PPG 波形を初期状態 (PPGC1INI, PPGC2INI の設定) にし EMG 割り込み (INTEMG0) を発生します。(PPG 緊急出力停止)

なお、この機能は PPG 出力を禁止するだけでカウント動作は停止しませんので、EMG 割り込み処理ルーチン内でタイマ停止の処理を行ってください。

注) $\overline{\text{EMG}0}$ 端子には最小 $4/\text{fcgck [s]}$ 以上の“L”レベルを入力してください。 $4/\text{fcgck [s]}$ 未満では PPG 緊急出力停止機能が正しく動作しない場合があります。




図 15-22 $\overline{\text{EMG}0}$ 端子

15.5.10.1 $\overline{\text{EMG}0}$ 端子の入力の許可/禁止

TC0CR2<EMGIE>を“1”に設定することで $\overline{\text{EMG}0}$ 端子の入力が許可され、“0”を設定することで $\overline{\text{EMG}0}$ 端子の入力が禁止されます。(初期状態では TC0CR2<EMGIE>は“0”になっており緊急出力停止入力 ($\overline{\text{EMG}0}$ 端子入力) は禁止となっています。)

なお、 $\overline{\text{EMG}0}$ 端子の入力は兼用ポート端子が入力モードとなっていないと入力信号が有効となりませんので、兼用ポート端子を必ず入力モードに切り替えてからご使用ください。

また $\overline{\text{EMG}0}$ 端子の入力は、高周波クロックでサンプリングされています。高周波クロックが停止した場合、PPG 緊急出力停止機能は正しく動作しません。

15.5.10.2 PPG 緊急出力停止モニタ

PPG 緊急出力停止状態になると TC0CR3<EMGF>が“1”にセットされます。TC0CR3<EMGF>をリードしたとき“1”的場合は PPG 緊急出力停止中 (PPG 出力が禁止された状態) であることを示します。

15.5.10.3 EMG 割り込み

PPG 緊急出力停止入力が受け付けられると EMG 割り込み (INTEMG0) を発生します。処理を割り込みによって行うときは事前に INTEMG0 割り込みを許可しておいてください。

また、TC0CR2<EMGIE> = “1” ($\overline{\text{EMG}0}$ 端子入力の許可), $\overline{\text{EMG}0}$ 端子の状態が“Low”, の状態で PPG 緊急出力停止状態を解除しても再び割り込みが発生し PPG 緊急出力停止状態となります。

なお、タイマスタートしていなくても TC0CR2<EMGIE> = “1” であれば、停止入力が受け付けられると INTEMG0 は発生します。

15.5.10.4 PPG 緊急出力停止状態の解除

緊急出力停止状態を解除するときは、 $\overline{\text{EMG}0}$ 端子入力が High の状態で TC0CR3<TCCST>を “0”、TC0CR3<STM>を “00” にしタイマ動作を停止させた後、TC0CR2<EMGR>に “1” を設定することにより緊急出力停止状態が解除されます。TC0CR3<TCCST>が “0”、TC0CR3<STM>が “00”以外の状態で TC0CR2<EMGR>を “1” にしても緊急出力停止状態は解除されませんので、必ず TC0CR3<TCCST>を “0”、TC0CR3<STM>を “00” にした後、TC0CR2<EMGR>を “1” にしてください。

なお、緊急出力停止状態を解除したときに $\overline{\text{EMG}0}$ 端子が “Low” かつ TC0CR2<EMGIE> = “1” のときは再び緊急出力停止状態となり INTEMG0 割り込みが発生します。

15.5.10.5 緊急出力停止状態解除後のタイマ再スタート

緊急出力停止状態を解除後にタイマを再スタートするときは、制御レジスタ (TC0CR1, TC0CR2, TC0CR3) を再設定してタイマを再スタートさせてください。

緊急出力停止状態ではタイマの再スタートができませんので、緊急出力停止状態をモニタし緊急出力停止状態を解除した後に制御レジスタを再設定してタイマを再スタートさせてください。再設定はタイマ動作制御の設定手順に従って再設定をしてください。

15.5.10.6 $\overline{\text{EMG}0}$ 端子入力から PPG 出力が初期状態となるまでの反応時間

$\overline{\text{EMG}0}$ 端子に “Low” レベル信号が入力されて、実際に PPG 出力が初期状態となるまでの時間は最大 $4/\text{fcgck}$ [s] となります。




図 15-23 $\overline{\text{EMG}0}$ 端子入力から PPG 出力ディセブルまでのタイミング

15.5.11 TCC0 の動作とマイコン動作モードについて

TCC0 の動作する動作モードは NORMAL1, NORMAL2, IDLE1, IDLE2 となります。NORMAL/IDLE で TCC0 動作中に STOP, SLOW, SLEEP へ動作モードが切り替えられると TCC0 は初期化されタイマ動作は停止します。

NORMAL モードでタイマ動作中に STOP/SLOW/SLEEP モードに切り替えるときは TCC0 タイマを停止させてから動作モード切り替え命令を実行してください。

STOP/SLOW/SLEEP から NORMAL モードへ切り替え TCC0 を再び動作させるときは TCC0 動作手順に従ってすべてのレジスタの再設定を行ってください。

15.5.12 TCC0 の開発ツール使用時の注意点

デバッガのブレークによりプログラムが停止すると、TCC0 は PPG 出力を中断し TC0CR1 <PPGC1INI, PPGC2INI>で設定したレベルになります。ブレークを解除すると、PPG 出力は中断した直後の状態から動作を再開します。なお、開発ツールの設定によってブレーク時に PPG 出力を継続させることもできます。詳細は開発ツールの取り扱い説明書を参照してください。

第 16 章 8 ビットタイマカウンタ(TC0)

TMP89FW24A は、高性能 8 ビットタイマカウンタ(TC0)を 4 チャネル内蔵しています。それぞれのタイマは時間計測や指定した幅のパルス出力などを行うことができます。また、8 ビットタイマカウンタを 2 つカスケード接続することにより、16 ビットタイマとして使用することもできます。

本章は 8 ビットタイマカウンタ 00, 01 の 2 チャネル分の説明となります。8 ビットタイマカウンタ 02, 03 については表 16-1、表 16-2 に従って SFR アドレス、端子名を読み替えてください。

表 16-1 SFR アドレス割り付け

	16 ビットモード時	T0xREG (アドレス)	T0xPWM (アドレス)	T0xMOD (アドレス)	T0xxCR (アドレス)	低消費電力レジスタ
タイマカウンタ 00	下位	T00REG (0x00026)	T00PWM (0x00028)	T00MOD (0x0002A)	T001CR (0x0002C)	POFFCR0 <TC001EN>
タイマカウンタ 01	上位	T01REG (0x00027)	T01PWM (0x00029)	T01MOD (0x0002B)		
タイマカウンタ 02	下位	T02REG (0x00F88)	T02PWM (0x00F8A)	T02MOD (0x00F8C)	T023CR (0x00F8E)	POFFCR0 <TC023EN>
タイマカウンタ 03	上位	T03REG (0x00F89)	T03PWM (0x00F8B)	T03MOD (0x00F8D)		

表 16-2 端子名

	タイマ入力端子	PWM 出力端子	PPG 出力端子
タイマカウンタ 00	TC00 端子	$\overline{\text{PWM}0}$ 端子	$\overline{\text{PPG}0}$ 端子
タイマカウンタ 01	TC01 端子	$\overline{\text{PWM}1}$ 端子	$\overline{\text{PPG}1}$ 端子
タイマカウンタ 02	TC02 端子	$\overline{\text{PWM}2}$ 端子	$\overline{\text{PPG}2}$ 端子
タイマカウンタ 03	TC03 端子	$\overline{\text{PWM}3}$ 端子	$\overline{\text{PPG}3}$ 端子

16.1 構成




図 16-18 ビットタイマカウンタ 00、01

16.2 制御

16.2.1 タイマカウンタ 00

タイマカウンタ 00 は、タイマカウンタ 00 モードレジスタ (T00MOD) と 2 つの 8 ビットタイマレジスタ (T00REG, T00PWM) で制御されます。

タイマレジスタ 00

T00REG (0x00026)	15	14	13	12	11	10	9	8
Bit Symbol	T00REG							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマレジスタ 00

T00PWM (0x00028)	7	6	5	4	3	2	1	0
Bit Symbol	T00PWM							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

- 注 1) 8 ビット PWM モード、及び 12 ビット PWM モード時の T00PWM 構成については、「16.4.3 8 ビットパルス幅変調 (PWM) 出力モード」および「16.4.7 12 ビットパルス幅変調 (PWM) 出力モード」を参照してください。

タイマカウンタ 00 モードレジスタ

T00MOD (0x0002A)	7	6	5	4	3	2	1	0
Bit Symbol	TFF0	DBE0	TCK0			EINO	TCM0	
Read/Write	R/W	R/W	R/W			R/W	R/W	
リセット後	1	1	0	0	0	0	0	0

TFF0	タイマ F/F0 の制御	0 1	クリア セット				
DBE0	ダブルバッファ制御	0 1	ダブルバッファ無効 ダブルバッファ有効				
TCK0	動作クロック選択		NORMAL 1/2, IDLE1/2 モード SYSCR1<DV9CK> = "0"	SLOW1/2, SLEEP1 モード SYSCR1<DV9CK> = "1"			
		000 001 010 011 100 101 110 111	fcgck/2 ¹¹ fcgck/2 ¹⁰ fcgck/2 ⁸ fcgck/2 ⁶ fcgck/2 ⁴ fcgck/2 ² fcgck/2 fcgck	fs/2 ⁴ fs/2 ³ fcgck/2 ⁸ fcgck/2 ⁶ fcgck/2 ⁴ fcgck/2 ² fcgck/2 fcgck	fs/2 ⁴ fs/2 ³ -----fs/2 ²	fs/2 ⁴ fs/2 ³ -----fs/2 ²	
EINO	外部ソースクロック使用選択	0 1	ソースクロックは内部クロック ソースクロックは外部クロック(TC00 端子の立ち下がりエッジ)				
TCM0	動作モード選択	00 01 10 11	8 ビットタイマ/イベントカウンタモード 8 ビットタイマ/イベントカウンタモード 8 ビットパルス幅変調出力 (PWM) モード 8 ビットプログラマブルパルスジェネレート(PPG)モード				

注 1) fcgck: ギアクロック[Hz], fs: 低周波クロック[Hz]

注 2) T00MOD への書き込みは、タイマ停止中に行ってください。タイマ動作中は、T00MOD への書き込みは無効となります。

注 3) 8 ビットタイマ/イベントモードでは、TFF0 の設定は無効となります。同モードのとき、ポートの設定で PWM0, PPG0 端子を機能出力端子にすると、常に"H"レベルが出力されます。

注 4) EINO に"1"を設定して、ソースクロックを外部クロック入力にした場合、TCK0 の設定は無視されます。

注 5) T001CR<TCAS>ビットが"1"の時、タイマ 00 は 16 ビットモードで動作します。16 ビットモードでは T00MOD の設定は無効となり、タイマ 00 単独での使用はできなくなります。またポートの設定で PWM0, PPG0 端子を機能出力端子にすると、常に"H"レベルが出力されます。

注 6) T001CR<TCAS>で 16 ビットモードが選択された場合、タイマスタート制御は T001CR<T01RUN>にて行います。T001CR<T00RUN>への書き込みを行っても、タイマ 00 はスタートしません。

16.2.2 タイマカウンタ 01

タイマカウンタ 01 は、タイマカウンタ 01 モードレジスタ (T01MOD) と 2 つの 8 ビットタイマレジスタ (T01REG, T01PWM) で制御されます。

タイマレジスタ 01

T01REG (0x000027)	15	14	13	12	11	10	9	8
Bit Symbol	T01REG							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

タイマレジスタ 01

T01PWM (0x000029)	7	6	5	4	3	2	1	0
Bit Symbol	T01PWM							
Read/Write	R/W							
リセット後	1	1	1	1	1	1	1	1

- 注 1) 8 ビット PWM モード、及び 12 ビット PWM モード時の T00PWM 構成については、「16.4.3 8 ビットパルス幅変調 (PWM) 出力モード」および「16.4.7 12 ビットパルス幅変調 (PWM) 出力モード」を参照してください。

タイマカウンタ 01 モードレジスタ

T01MOD (0x0002B)	7	6	5	4	3	2	1	0
Bit Symbol	TFF1	DBE1	TCK1			EIN1	TCM1	
Read/Write	R/W	R/W	R/W			R/W	R/W	
リセット後	1	1	0	0	0	0	0	0

TFF1	タイマ F/F1 の制御	0 1	クリア セット					
DBE1	ダブルバッファ制御	0 1	ダブルバッファ無効 ダブルバッファ有効					
TCK1	動作クロック選択		NORMAL 1/2, IDLE1/2 モード	SLOW1/2, SLEEP1 モード				
			SYSCR1<DV9CK> = "0"	SYSCR1<DV9CK> = "1"				
		000 001 010 011 100 101 110 111	fcgck/2 ¹¹ fcgck/2 ¹⁰ fcgck/2 ⁸ fcgck/2 ⁶ fcgck/2 ⁴ fcgck/2 ² fcgck/2 fcgck	fs/2 ⁴ fs/2 ³ fcgck/2 ⁸ fcgck/2 ⁶ fcgck/2 ⁴ fcgck/2 ² fcgck/2 fcgck	fs/2 ⁴ fs/2 ³ -----fs/2 ²	fs/2 ⁴ fs/2 ³ -----fs/2 ²	SLOW1/2, SLEEP1 モード	
EIN1	外部ソースクロック使用選択	0 1	ソースクロックは内部クロック ソースクロックは外部クロック(TC01 端子の立ち下がりエッジ)					
TCM1	動作モード選択		T001CR<TCAS>="0" (8ビットモード)	T001CR<TCAS>="1" (16ビットモード)	16ビットタイマ/イベントカウンタ モード	16ビットタイマ/イベントカウンタ モード	16ビットタイマ/イベントカウンタ モード	12ビットパルス幅変調出力(PWM) モード
		00 01 10 11	8ビットタイマ/イベントカウンタ モード 8ビットタイマ/イベントカウンタ モード 8ビットパルス幅変調出力(PWM) モード 8ビットプログラマブルパルスジ ェネレート(PPG)モード	8ビットタイマ/イベントカウンタ モード 8ビットタイマ/イベントカウンタ モード 8ビットパルス幅変調出力(PWM) モード 8ビットプログラマブルパルスジ ェネレート(PPG)モード	16ビットタイマ/イベントカウンタ モード 16ビットタイマ/イベントカウンタ モード 12ビットパルス幅変調出力(PWM) モード 16ビットプログラマブルパルスジ ェネレート(PPG)モード	16ビットタイマ/イベントカウンタ モード 16ビットタイマ/イベントカウンタ モード 12ビットパルス幅変調出力(PWM) モード 16ビットプログラマブルパルスジ ェネレート(PPG)モード		

注 1) fcgck: ギクロック[Hz]、fs: 低周波クロック[Hz]

注 2) T01MOD への書き込みは、タイマ停止中に行ってください。タイマ動作中は、T01MOD への書き込みは無効となります。

注 3) 8ビットタイマ/イベントモードでは、TFF1 の設定は無効となります。同モードのとき、ポートの設定で PWM1, PPG1 端子を機能出力端子に設定すると、常に "H" レベルが出力されます。

注 4) EIN1 に "1" を設定して、ソースクロックを外部クロック入力にした場合、TCK1 の設定は無視されます。

16.2.3 タイマカウンタ 00, 01 共通

タイマカウンタ 00, 01 共通のレジスタに、低消費電力レジスタ(POFFCR0)、タイマ 00,01 制御レジスタがあります。

低消費電力レジスタ 0

POFFCR0 (0x00F74)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	TC023EN	TC001EN	-	TCC0EN	TCB0EN	TCA0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

TC023EN	タイマカウンタ 02,03 制御	0	Disable
		1	Enable
TC001EN	タイマカウンタ 00,01 制御	0	Disable
		1	Enable
TCC0EN	タイマカウンタ C0 制御	0	Disable
		1	Enable
TCB0EN	タイマカウンタ B0 制御	0	Disable
		1	Enable
TCA0EN	タイマカウンタ A0 制御	0	Disable
		1	Enable

タイマカウンタ 01 制御レジスタ

T001CR (0x0002C)		7	6	5	4	3	2	1	0
	Bit Symbol	-	-	-	-	OUTAND	TCAS	T01RUN	T00RUN
	Read/Write	R	R	R	R	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

OUTAND	タイマ 00,01 の出力制御	0	タイマ 00 の出力を $\overline{\text{PWM}0}$, $\overline{\text{PPG}0}$ 、タイマ 01 の出力を $\text{PWM}1$, $\overline{\text{PPG}1}$ 端子から出力する。
		1	タイマ 00,01 の出力の論理積パルスを $\overline{\text{PWM}1}$, $\overline{\text{PPG}1}$ 端子から出力する。
TCAS	タイマ 00,01 のカスケード接続制御	0	タイマ 00,01 を独立して使用する(8 ビットモード)
		1	タイマ 00,01 をカスケード接続する(16 ビットモード)
T01RUN	タイマ 01 の制御 タイマ 00/01 の制御 (16 ビットモード)	0	ストップ&カウンタクリア
		1	スタート
T00RUN	タイマ 00 の制御	0	ストップ&カウンタクリア
		1	スタート

- 注 1) STOP モードを起動すると、T00RUN 及び T01RUN は"0"にクリアされ、タイマは停止します。STOP モード解除後、タイマ 00、01 を使用する場合は、T001CR を再設定してください。
- 注 2) T001CR に対してリード命令を実行すると、ビット 7~4 は"0"が読み出されます。
- 注 3) OUTAND が"1"のとき、出力は $\text{PWM}1$, $\overline{\text{PPG}1}$ 端子からのみ行われます。 $\overline{\text{PWM}0}$, $\overline{\text{PPG}0}$ 端子へのタイマ出力は行われません。このときポートの設定で $\overline{\text{PWM}0}$, $\overline{\text{PPG}0}$ 端子を機能出力端子に設定すると、常に"H"が出力されます。
- 注 4) OUTAND、TCAS は、TC01RUN と TC00RUN がともに"0"のときだけ書き替えが可能ですが、TC01RUN、TC00RUN のいずれか一方が"1"、または両方"1"のときは、OUTAND、TCAS に対してライト命令を実行してもレジスタの値は書き替わりません。ただし TC01RUN、TC00RUN をそれぞれ"0"から"1"に設定するのと同時に OUTAND、TCAS を書き替えることは可能です。

16.2.4 動作モードと使用できるソースクロック

8ビットタイマの各モードと、使用できるソースクロックの一覧は次の通りです。

表 16-3 動作モードと使用できるソースクロック(NORMAL1/2、IDLE1/2 モード時)

TCK0	000	001	010	011	100	101	110	111	TC0i 端子入力
動作モード	fcgck/2 ¹¹ or fs/2 ⁴	fcgck/2 ¹⁰ or fs/2 ³	fcgck/2 ⁸	fcgck/2 ⁶	fcgck/2 ⁴	fcgck/2 ²	fcgck/2	fcgck	
8ビット タイマモー ド	8ビットタイマ	○	○	○	○	○	○	○	-
	8ビットイベントカ ウンタ	-	-	-	-	-	-	-	○
	8ビットPWM	○	○	○	○	○	○	○	-
	8ビットPPG	○	○	○	○	○	○	○	-
16ビット タイマモー ド	16ビットタイマ	○	○	○	○	○	○	○	-
	16ビットイベント カウンタ	-	-	-	-	-	-	-	○
	12ビットPWM	○	○	○	○	○	○	○	○
	16ビットPPG	○	○	○	○	○	○	○	○

注 1) ○: 使用可能、-: 使用禁止

注 2) 16ビットモードのソースクロックは TC01 側 (TCK1) にて設定します。

注 3) 低周波クロック fs が発振していない場合には、ソースクロックとして fs を選択しないでください。fs が発振していない状態でソースクロックに fs を選択すると、タイマへのソースクロックが供給されず、タイマは停止したままになります。

注 4) i = 0, 1 (16ビットモードは i = 0 のみ)

注 5) 8ビットタイマの各モードと、使用できるソースクロックの一覧は次の通りです。

表 16-4 動作モードと使用できるソースクロック(SLOW1/2、SLEEP1 モード時)

TCK0	000	001	010	011	100	101	110	111	TC0i 端子入力
動作モード	fs/2 ⁴	fs/2 ³	-	-	-	-	-	-	
8ビット タイマモー ド	8ビットタイマ	○	○	-	-	-	-	-	○
	8ビットイベントカ ウンタ	-	-	-	-	-	-	-	○
	8ビットPWM	○	○	-	-	-	-	-	○
	8ビットPPG	○	○	-	-	-	-	-	○
16ビット タイマモー ド	16ビットタイマ	○	○	-	-	-	-	-	○
	16ビットイベント カウンタ	-	-	-	-	-	-	-	○
	12ビットPWM	○	○	-	-	-	-	-	○
	16ビットPPG	○	○	-	-	-	-	-	○

注 1) ○: 使用可能、-: 使用禁止

注 2) 16ビットモードのソースクロックは TC01 側 (TCK1) にて設定します。

注 3) i = 0, 1 (16ビットモードは i = 0 のみ)

16.3 低消費電力機能

タイマカウンタ00,01は、タイマ機能を使用しないとき、低消費電力レジスタ(POFFCR0)によって不要な電力を抑える機能を持っています。

POFFCR0<TC001EN>を"0"に設定すると、タイマカウンタ00,01への基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのときタイマ機能が使用できなくなります。POFFCR0<TC001EN>を"1"に設定すると、タイマカウンタ00,01へ基本クロックが供給(Enable)されタイマ機能が使用可能になります。

リセット後、POFFCR0<TC001EN>は"0"に初期化されますので、タイマ機能は使用不可の設定となります。よって初めてタイマ機能を使用するときは、プログラムの初期設定(タイマの制御レジスタを操作する前)で必ずPOFFCR0<TC001EN>を"1"に設定してください。

なお、タイマ動作中はPOFFCR0<TC001EN>を"0"に変更しないでください。変更した場合タイマカウンタ00,01が予期せぬ動作をする場合があります。

16.4 機能

タイマカウンタ TC00、TC01 は、それぞれ単独で使用する 8 ビットモードと、2 つのタイマをカスケード接続して使用する 16 ビットモードがあります。

8 ビットモードとしては、8 ビットタイマモード、8 ビットイベントカウンタモード、8 ビットパルス幅変調出力(PWM)モード、8 ビットプログラマブルパルスジェネレート出力(PPG)モードの 4 つの動作モードがあります。

16 ビットモードとしては、16 ビットタイマモード、16 ビットイベントカウンタモード、12 ビット PWM モード、16 ビット PPG モードの 4 つの動作モードがあります

16.4.1 8 ビットタイマモード

8 ビットタイマモードは、内部クロックでカウントアップするモードです。指定した時間で定期的に割り込みを発生させることができます。下記は TC00 についての説明ですが、TC01 も同様に動作します(TC00 ~ を TC01 ~ に置き換えてください)。

16.4.1.1 設定

T00MOD<TCM0>を"00"または"01"、T001CR<TCAS>を"0"、さらに T00MOD<EIN0>に"0"を設定すると、TC00 は 8 ビットタイマモードになります。ソースクロックの選択は T00MOD<TCK0>で行います。タイマレジスタ T00REG には、一致検出を行うカウント値を 8 ビット値として設定します。

ダブルバッファを使用する場合には、T00MOD<DBE0>に"1"を設定します。

T001CR<T00RUN>に"1"を設定すると動作を開始します。タイマがスタートすると T00MOD は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

16.4.1.2 動作

T001CR<T00RUN>に"1"を設定すると、選択された内部ソースクロックで 8 ビットのアップカウンタをインクリメントします。アップカウンタの値と T00REG の設定値が一致すると INTTC00 割り込み要求が発生し、アップカウンタが"0x00"にクリアされます。カウンタクリア後もカウントアップは継続されます。タイマ動作中に T001CR<T00RUN>に"0"を設定すると、カウントアップは停止され、アップカウンタは"0x00"にクリアされます。

16.4.1.3 ダブルバッファ

T00REG は、T00MOD<DBE0>の設定によりダブルバッファを利用するすることができます。T00MOD<DBE0>に"0"を設定するとダブルバッファが無効に、T00MOD<DBE0>に"1"を設定するとダブルバッファが有効になります。

- ダブルバッファが有効の場合

タイマ動作中に T00REG に対してライト命令を実行すると、設定値はまずダブルバッファに格納され、T00REG はすぐには更新されません。T00REG は前回の設定値でアップカウンタと比較を行い、値が一致すると INTTC00 割り込み要求が発生し、ダブルバッファの設定値が T00REG に格納されます。以降は新しい設定値で一致検出が行われます。

タイマ停止中に T00REG に対してライト命令を実行すると、設定値はダブルバッファと T00REG の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマ動作中に T00REG に対してライト命令を実行すると、設定値はすぐに T00REG に格納され、以降は新しい設定値で一致検出が行われます。

このとき T00REG に設定した値がアップカウンタの値より小さかった場合、アップカウンタが一度オーバフローした後、新しい設定値で一致検出が行われるため、割り込み要求の間隔が設定した時間よりも長くなる場合があります。また、T00REG に設定した値がアップカウンタの値と同じだった場合、T00REG をライトした直後に一致検出が行われるため、割り込み要求の間隔がソースクロックの整数倍にならない場合があります(図 16-3)。これらが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に T00REG に対してライト命令を実行すると、設定値はすぐに T00REG に格納されます。

T00REG に対してリード命令を実行すると、T00MOD<DBE0>の設定に関わらず、T00REG に最後に書き込んだ値が読み出されます。

表 16-5 8 ビットタイマモードの分解能、最大設定時間

T00MOD <TCK0>	ソースクロック [Hz]		分解能		最大設定時間	
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1 モード	fcgck=10MHz	fs=32.768kHz	fcgck=10MHz
	SYSCR1<DV9CK> = "0"	SYSCR1<DV9CK> = "1"				
000	fcgck/2 ¹¹	fs/2 ⁴	fs/2 ⁴	204.8μs	488.2μs	52.2ms
001	fcgck/2 ¹⁰	fs/2 ³	fs/2 ³	102.4μs	244.1μs	26.1ms
010	fcgck/2 ⁸	fcgck/2 ⁸	-	25.6μs	-	6.5ms
011	fcgck/2 ⁶	fcgck/2 ⁶	-	6.4μs	-	1.6ms
100	fcgck/2 ⁴	fcgck/2 ⁴	-	1.6μs	-	408μs
101	fcgck/2 ²	fcgck/2 ²	-	400ns	-	102μs
110	fcgck/2	fcgck/2	-	200ns	-	51μs
111	fcgck	fcgck	fs/2 ²	100ns	122.1μs	25.5μs
						31.1ms

(プログラム例) TC00 を 8 ビットタイマモード、動作クロック $fcgck/2^2$ [Hz] で動作させ、 $64\mu s$ ごとに割り込みを発生させる($fcgck=10MHz$ 時)。

```

LD      (POFFCR0),0x10          ; TC001EN を 1 にセット
DI
SET    (EIRH).4                ; 割り込みマスタ許可フラグを禁止に設定
EI
LD      (T00MOD),0xE8          ; INTTC00 割り込み許可レジスタを 1 にセット
LD      (T00REG),0xA0          ; 割り込みマスタ許可フラグを許可に設定
LD      (T00REG),0xA0          ; 8 ビットタイマモード、 $fcgck/2^2$  に設定
LD      (T00REG),0xA0          ; タイマレジスタの設定( $64\mu s / (2^2/fcgck) = 0xA0$ )
SET    (T001CR).0              ; TC00 スタート

```




図 16-2 タイマモードタイミングチャート




図 16-3 T00REG とアップカウンタが同値のときの動作

16.4.2 8ビットイベントカウンタモード

8ビットイベントカウンタモードは、TC00 端子または TC01 端子入力の立ち下がりエッジでカウントアップするモードです。下記は、TC00についての説明ですが、TC01も同様に動作します。

16.4.2.1 設定

T00MOD<TCM0>を"00"、T001CR<TCAS>に"0"をセットし、さらに T00MOD<EIN0>に"1"を設定すると、TC00 は 8 ビットイベントカウンタモードになります。タイマレジスタ T00REG には、一致検出を行うカウント値を 8 ビット値として設定します。

ダブルバッファを使用する場合には、T00MOD<DBE0>に"1"を設定します。

T001CR<T00RUN>を"1"に設定すると動作を開始します。タイマがスタートすると T00MOD は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

16.4.2.2 動作

T001CR<T00RUN>に"1"を設定すると、TC00 端子の立下りエッジで 8 ビットのアップカウンタをインクリメントします。アップカウンタの値と T00REG の設定値が一致すると INTTC00 割り込み要求が発生し、アップカウンタが"0x00"にクリアされます。カウンタクリア後もカウントアップは継続されます。タイマ動作中に T001CR<T00RUN>に"0"を設定すると、カウントアップは停止され、アップカウンタは"0x00"にクリアされます。

なお、最大印加周波数は $f_{cgck}/2^2$ [Hz] (NORMAL1, 2 または IDLE1, 2 モード時)、 $fs/2^4$ [Hz] (SLOW1/2, SLEEP1 モード時) で、"H", "L" レベルともに 2 マシンサイクル以上のパルス幅が必要です。

16.4.2.3 ダブルバッファ

「16.4.1.3 ダブルバッファ」を参照してください。

(プログラム例) TC00 を 8 ビットイベントカウンタモードで動作させ、TC00 端子で 16 回立ち下がりエッジを検出するごとに割り込みを発生させる。

LD	(POFFCR0),0x10	; TC001EN を 1 にセット
DI		; 割り込みマスタ許可フラグを禁止に設定
SET	(EIRH).4	; INTTC00 割り込み許可レジスタを 1 にセット
EI		; 割り込みマスタ許可フラグを許可に設定
LD	(T00MOD),0xC4	; 8 ビットイベントカウンタモードに設定
LD	(T00REG),0x10	; タイマレジスタの設定
SET	(T001CR).0	; TC00 スタート




図 16-4 イベントカウンタモードタイミングチャート

16.4.3 8ビットパルス幅変調(PWM)出力モード

8ビットPWMモードは、7ビット分解能のPWMパルスを出力するモードです。分解能は7ビットですが、 $2 \times n$ 回目のデューティパルスに付加パルスを追加することができますので、8ビット相当の分解能でPWM出力を行うことができます。(n=1,2,3...)

下記は、TC00についての説明ですが、TC01も同様に動作します。

16.4.3.1 設定

T00MOD<TCM0>を"10"、T001CR<TCAS>に"0"を設定すると、TC00は8ビットPWMモードになります。T00MOD<EIN0>に"0"を設定し、T00MOD<TCK0>でクロックを選択します。PWMレジスタT00PWMには、一致検出を行うカウント値と付加パルスの値を設定します。

ダブルバッファを使用する場合には、T00MOD<DBE0>に"1"を設定します。

T001CR<T00RUN>を"1"に設定すると動作を開始します。タイマがスタートするとT00MODは書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。

なお、T00PWMレジスタは8ビットPWMモードのとき、次のように構成されます。

タイマレジスタ00

T00PWM (0x00028)	7	6	5	4	3	2	1	0
Bit Symbol	PWMDUTY							PWMAD
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	1	1	1	1	1	1	1	1


タイマレジスタ01

T01PWM (0x00029)	7	6	5	4	3	2	1	0
Bit Symbol	PWMDUTY							PWMAD
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	1	1	1	1	1	1	1	1

PWMDUTYは、7ビットのレジスタで、1周期(ソースクロックの128カウント長)に対するデューティパルス幅の値(最初に出力が変化するまでの時間)を設定します。

PWMADは、付加パルスの設定を行うレジスタです。PWMADが"1"の場合、 $2 \times n$ 回目のデューティパルスに、ソースクロック1カウント分の付加パルスが追加されます(n=1, 2, 3...)。つまり $2 \times n$ 回目はPWMDUTY+1のデューティパルスが出力されます。

PWMADが"0"の場合、付加パルスは追加されません。

図 16-5 $\overline{\text{PWM}0}$ パルス出力

$\overline{\text{PWM}0}$ 端子の初期状態は T00MOD<TFF0>にて設定します。T00MOD<TFF0>に"0"を設定すると $\overline{\text{PWM}0}$ 端子の初期状態は"L"レベルとなり、T00MOD<TFF0>に"1"を設定すると $\overline{\text{PWM}0}$ 端子の初期状態は"H"レベルとなります。タイマ動作停止中にポートの設定で $\overline{\text{PWM}0}$ 端子を機能出力に設定すると、T00MOD<TFF0>の値が $\overline{\text{PWM}0}$ 端子に出力されます。表 16-6 に $\overline{\text{PWM}0}$ 端子の出力レベル一覧を示します。

表 16-6 $\overline{\text{PWM}0}$ 端子出力レベル一覧

TFF0	PWM0 端子出力レベル			
	動作開始前 (初期状態)	T00PWM <PWMDUTY> 一致時 (付加パルス後)	オーバー フロー時	動作停止時 (初期状態)
0	L	H	L	L
1	H	L	H	H

また、T001CR<OUTAND>ビットに"1"を設定すると、TC00 と TC01 の出力の論理積パルスを $\overline{\text{PWM}0}$ 端子から出力することができます。この機能を使用すると、リモコン波形などを容易に作成することができます。

16.4.3.2 動作

T001CR<T00RUN>に"1"を設定すると、指定されたソースクロックでアップカウンタをインクリメントします。アップカウンタの下位 7 ビットの値と T00PWM<PWMDUTY>の設定値が一致するとき $\overline{\text{PWM}0}$ 端子の出力が反転します。T00MOD<TFF0>が"0"の場合 $\overline{\text{PWM}0}$ 端子は"L"から"H"レベルに、T00MOD<TFF0>が"1"の場合 $\overline{\text{PWM}0}$ 端子は"H"から"L"レベルに変化します。

ただし T00PWM<PWMDAD>が"1"の場合、 $2 \times n$ 回目の一致検出時は、ソースクロック 1 カウント分の付加パルスが追加されます($n = 1, 2, 3, \dots$)。つまり $\overline{\text{PWM}0}$ 端子は、T00PWM <PWMDUTY> + 1 のタイミングでの出力が反転します。T00MOD<TFF0>が"0"の場合 "L" レベルが T00<PWMDUTY> の設定値よりも 1 ソースクロック分長くなり、T00MOD<TFF0>が"1"の場合 "H" レベルが T00PWM<PWMDUTY> の設定値よりも 1 ソースクロック分長くなります。この機能によって 2 周期分の出力パルスは 8 ビット相当の分解能で扱うことができます。

T00PWM<PWMDAD>が"0"の場合、付加パルスは追加されません。

その後もカウントアップを継続し、アップカウンタの値が 128 になるとオーバーフローが発生し、アップカウンタは"0x00"にクリアされます。同時に $\overline{\text{PWM}0}$ 端子の出力が反転します。T00MOD<TFF0>が"0"の場合 $\overline{\text{PWM}0}$ 端子は"H"から"L" レベルに、T00MOD<TFF0>が"1"の場合

PWM0 端子は "L" から "H" レベルに変化します。このときオーバフローの発生が $2 \times n$ 回目だった場合、INTTC00 割り込み要求が発生します($2 \times n - 1$ 回目のオーバフローのときは発生しません)。その後もカウントアップは継続されます。

タイマ動作中に T001CR<T00RUN>に "0" を設定するとカウントアップは停止され、アップカウントは "0x00" にクリアされます。また、PWM0 端子のレベルは、T00MOD<TFF0>で設定したレベルに戻ります。

(プログラム例) TC00 を 8 ビット PWM モード、動作クロック $f_{cgck}/2$ で動作させ、周期 $25.6\mu s$ で $11.6\mu s$ 相当のデューティパルスを出力。 $(f_{cgck}=10MHz$ 時)
(実際は 2 周期($51.2\mu s$)でトータル $23.2\mu s$ のデューティパルスを出力)

```

SET      (P9FC).4          ; P9FC4 を 1 にセット
SET      (P9CR).4          ; P9CR4 を 1 にセット
LD       (POFFCR0),0x10    ; TC001EN を 1 にセット
DI       -                  ; 割り込みマスタ許可フラグを禁止に設定
SET      (EIRH).4          ; INTTC00 割り込み許可レジスタを 1 にセット
EI       -                  ; 割り込みマスタ許可フラグを許可に設定
LD       (T00MOD),0xF2      ; 8 ビット PWM モード、 $f_{cgck}/2$  に設定
LD       (T00PWM),0x74      ; タイマレジスタ(デューティパルス)の設定
                           ;  $(11.6\mu s \times 2) / (2/f_{cgck}) = 0x74$ 
SET      (T001CR).0         ; TC00 スタート

```




図 16-6 8 ビット PWM モードタイミングチャート

16.4.3.3 ダブルバッファ

T00PWM は、T00MOD<DBE0>の設定によりダブルバッファを利用することができます。T00MOD<DBE0>に"0"を設定すると、ダブルバッファが無効に、T00MOD<DBE0>に"1"を設定すると、ダブルバッファが有効になります。

- ダブルバッファが有効の場合

タイマ動作中に T00PWM に対してライト命令を実行すると、設定値はまずダブルバッファに格納され、T00PWM はすぐには更新されません。T00PWM は前回の設定値でアップカウンタと比較を行い、 $2 \times n$ 回目のオーバフローが発生したとき INTTC00 割り込み要求が発生し、ダブルバッファの設定値が T00PWM に格納されます。以降は新しい設定値で一致検出が行われます。

なお、T00PWM に対してリード命令を実行すると、T00PWM の値(現在の有効値)ではなく、ダブルバッファの値(最後に設定した値)が読み出されます。

タイマ停止中に T00PWM に対してライト命令を実行すると、設定値はダブルバッファと T00PWM の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマ動作中に T00PWM に対してライト命令を実行すると、設定値はすぐに T00PWM に格納され、以降は新しい設定値で一致検出が行われます。このとき T00PWM に設定した値がアップカウンタの値より小さかった場合、PWM0 端子はアップカウンタが一度オーバフローした後、新しい設定値で一致検出が行われるまで反転されません。また、T00PWM に設定した値がアップカウンタの値と同じだった場合、T00PWM をライトした直後に一致検出が行われるため、PWM0 端子の変化するタイミングがソースクロックの整数倍にならない場合があります(図 16-7)。同様に付加パルスの出力中に

T00PWM を設定すると、PWM0 端子の変化するタイミングがソースクロックの整数倍にならない場合があります。これらが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に T00PWM に対してライト命令を実行すると、設定値はすぐに T00PWM に格納されます。




図 16-7 T00PWM とアップカウンタが同値のときの動作

表 16-7 8 ビット PWM モードの分解能、周期

T00MOD <TCK0>	ソースクロック [Hz]		分解能		7 ビット周期 (周期 × 2)		
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1 モード	fcgck=10MHz	fs=32.768kHz	fcgck=10MHz	
	SYSCR1<DV9CK> = "0"	SYSCR1<DV9CK> = "1"					
000	fcgck/2 ¹¹	fs/2 ⁴	fs/2 ⁴	204.8μs	488.2μs	26.2ms (52.4ms)	62.5ms (125ms)
001	fcgck/2 ¹⁰	fs/2 ³	fs/2 ³	102.4μs	244.1μs	13.1ms (26.2ms)	31.3ms (62.5ms)
010	fcgck/2 ⁸	fcgck/2 ⁸	-	25.6μs	-	3.3ms (6.6ms)	-
011	fcgck/2 ⁶	fcgck/2 ⁶	-	6.4μs	-	819.2μs (1638.4μs)	-
100	fcgck/2 ⁴	fcgck/2 ⁴	-	1.6μs	-	204.8μs (409.6μs)	-
101	fcgck/2 ²	fcgck/2 ²	-	400ns	-	51.2μs (102.4μs)	-
110	fcgck/2	fcgck/2	-	200ns	-	25.6μs (51.2μs)	-
111	fcgck	fcgck	fs/2 ²	100ns	122.1μs	12.8μs (25.6μs)	15.6ms (31.3ms)

16.4.4 8 ビットプログラマブルパルス出力(PPG)モード

8 ビット PPG モードは、T00REG、T00PWM レジスタを使用して、任意のデューティ/周期を持つパルスを出力するモードです。

T001CR<OUTAND>レジスタの設定により、TC00 と TC01 の出力の論理積パルスを TC01 端子に出力することができます。この機能を使用すると、リモコン波形などを容易に作成することができます。

下記は、TC00 についての説明ですが、TC01 も同様に動作します。

16.4.4.1 設定

T00MOD<TCM0>を"11"、T001CR<TCAS>に"0"を設定すると、TC00 は 8 ビット PPG モードになります。T00MOD<EIN0>に"0"を設定し、T00MOD<TCK0>でクロックを選択します。T00PWM にはデューティパルス幅、T00REG には周期幅を設定します。

ダブルバッファを使用する場合には、T00MOD<DBE0>に"1"を設定します。

T001CR<T00RUN>を"1"に設定すると動作を開始します。タイマがスタートすると T00MOD は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください。




図 16-8 $\overline{\text{PPG}0}$ パルス出力

$\overline{\text{PPG}0}$ 端子の初期状態は T00MOD<TFF0>にて設定します。T00MOD<TFF0>に"0"を設定すると $\overline{\text{PPG}0}$ 端子の初期状態は "L" レベルとなり、T00MOD<TFF0>に"1"を設定すると $\overline{\text{PPG}0}$ 端子の初期状態は "H" になります。タイマ動作停止中にポートの設定で $\overline{\text{PPG}0}$ 端子を機能出力に設定すると、T00MOD<TFF0>の値が $\overline{\text{PPG}0}$ 端子に出力されます。表 16-8 に $\overline{\text{PPG}0}$ 端子の出力レベル一覧を示します。

表 16-8 $\overline{\text{PPG}0}$ 端子出力レベル一覧

TFF0	PPG0 端子出力レベル			
	動作開始前 (初期状態)	T00PWM 一致時	T00REG 一致時	動作停止時 (初期状態)
0	L	H	L	L
1	H	L	H	H

また、T001CR<OUTAND>ビットに"1"を設定すると、TC00 と TC01 の出力の論理積パルスを $\overline{\text{PPG}0}$ 端子から出力することができます。

16.4.4.2 動作

T001CR<T00RUN>に"1"を設定すると、指定されたソースクロックでアップカウンタをインクリメントします。内部アップカウンタ値と T00PWM の設定値が一致すると、PPG0 端子の出力が反転します。T00MOD<TFF0>が"0"の場合、PPG0 端子は"L"から "H" レベルに、T00MOD<TFF0>が"1"の場合は PPG0 端子は "H" から "L" レベルに変化します。

その後もカウントアップを継続し、アップカウンタの値が T00REG と一致すると、再度 PPG0 端子の出力が反転します。T00MOD<TFF0>が"0"の場合、PPG0 端子は "H" から "L" レベルに、T00MOD<TFF0>が"1"の場合は PPG0 端子は "L" から "H" レベルになります。このとき INTTC00 割り込み要求が発生します。

動作中に T001CR<T00RUN>を"0"に設定するとカウントアップは停止され、アップカウンタを "0x00" にクリアされます。また、PPG0 端子のレベルは、T00MOD<TFF0>で設定したレベルに戻ります。

16.4.4.3 ダブルバッファ

T00PWM および T00REG は、T00MOD<DBE0> の設定によりダブルバッファを利用することができます。T00MOD<DBE0> を"0" に設定すると、ダブルバッファが無効に、T00MOD <DBE0> を"1" に設定すると、ダブルバッファが有効になります。

- ダブルバッファが有効の場合

タイマ動作中に T00PWM(T00REG)に対してライト命令を実行すると、設定値はまずダブルバッファに格納され、T00PWM(T00REG)はすぐには更新されません。T00PWM (T00REG)は前回の設定値でアップカウンタと比較を行い、INTTC00 割り込み要求が発生したとき、ダブルバッファの設定値が T00PWM(T00REG)に格納されます。以降は新しい設定値で一致検出が行われます。

なお、T00PWM(T00REG)に対してリード命令を実行すると、T00PWM(T00REG)の値(現在の有効値)では無く、ダブルバッファの値(最後に設定した値)が読み出されます。

タイマ停止中に T00PWM(T00REG)に対してライト命令を実行すると、設定値はダブルバッファと T00PWM(T00REG)の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマ動作中に T00PWM(T00REG)に対してライト命令を実行すると、設定値はすぐに T00PWM(T00REG)に格納され、以降は新しい設定値で一致検出が行われます。このとき T00PWM(T00REG) に設定した値がアップカウンタの値より小さかった場合、PPG0 端子はアップカウンタが一度オーバフローした後、新しい設定値で一致検出が行われるまで反転されません。また、T00PWM(T00REG)に設定した値がアップカウンタの値と同じだった場合、T00PWM(T00REG)をライトした直後に一致検出が行われるため、PPG0 端子の変化するタイミングがソースクロックの整数倍にならない場合があります(図 16-10)。これらが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に T00PWM(T00REG)に対してライト命令を実行すると、設定値はすぐに T00PWM(T00REG)に格納されます。

(プログラム例) TC00 を 8 ビット PPG モード、動作クロック $f_{cgck}/2$ で動作させ、周期 $32\mu s$ で $8\mu s$ のデューティパルスを出力。($f_{cgck}=10MHz$ 時)

```

SET      (P9FC).4          ; P9FC4 を 1 にセット
SET      (P9CR).4          ; P9CR4 を 1 にセット
LD       (POFFCR0),0x10    ; TC001EN を 1 にセット
DI       -                  ; 割り込みマスタ許可フラグを禁止に設定
SET      (EIRH).4          ; INTTC00 割り込み許可レジスタを 1 にセット
EI       -                  ; 割り込みマスタ許可フラグを許可に設定
LD       (T00MOD),0xF3     ; 8 ビット PPG モード、 $f_{cgck}/2$  に設定
LD       (T00REG),0xA0      ; タイマレジスタ(周期)の設定
                           ;  $32\mu s / (2/f_{cgck}) = 0xA0$ 
LD       (T00PWM),0x28      ; タイマレジスタ(デューティパルス)の設定
                           ;  $8\mu s / (2/f_{cgck}) = 0x28$ 
SET      (T001CR).0         ; TC00 スタート

```




図 16-9 8 ビット PPG モードタイミングチャート




図 16-10 T00PWM(T00REG)とアップカウンタが同値のときの動作

16.4.5 16 ビットタイマモード

16 ビットタイマモードは、TC00 と TC01 をカスケード接続し、16 ビットのタイマカウンタとして使用するモードです。8 ビットタイマより長い時間を計測することができます。

16.4.5.1 設定

T001CR<TCAS>に"1"を設定すると、TC00 と TC01 が接続され、16 ビットモードになります。16 ビットモードでは、TC00 側の設定はすべて無視され、TC01 側の設定が有効となります。

T01MOD<TCM1>を"00"または"01"、T01MOD<EIN1>に"0"を設定すると、16 ビットタイマモードになります。ソースロックの選択は T01MOD<TCK1>で行います。

タイマレジスタ T00REG および T01REG には、一致検出を行うカウント値を 16 ビット値で設定します。16 ビットの設定値のうち、下位 8 ビットは T00REG に、上位 8 ビットは T01REG に設定します(以降 T01REG と T00REG を合わせて 16 ビットで表したもの T01+00REG と表記します)。タイマレジスタの設定は T01REG に対してライト命令を実行したときに、ダブルバッファ、または T01+00REG に反映されますので、必ず T00REG、T01REG の順にライト命令を実行してください。(上位レジスタの書き込みで、下位レジスタと上位レジスタの設定値が同時に有効になる構造となっています)。

ダブルバッファを使用する場合には、T01MOD<DBE1>に"1"を設定します。

T001CR<T01RUN>を"1"に設定すると動作を開始します。タイマがスタートすると T01MOD は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください(T001CR<T00RUN>および<T01RUN>が"0"のときに行ってください)。

16.4.5.2 動作

T001CR<T01RUN>に"1"を設定すると、選択された内部ソースロックでアップカウンタ(16 ビット)をインクリメントします。アップカウンタの値と T01+00REG の設定値が一致すると INTTC01 割り込み要求が発生し、アップカウンタが"0x0000"にされます。カウンタクリア後もカウントアップは継続されます。タイマ動作中に T001CR<T01RUN>に"0"を設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

16.4.5.3 ダブルバッファ

T01+00REG は、T01MOD<DBE1>の設定によりダブルバッファを利用することができます。T01MOD<DBE1>に"0"をするとダブルバッファが無効に、T01MOD<DBE1>に"1"を設定するとダブルバッファが有効になります。

- ダブルバッファが有効の場合

タイマ動作中に T00REG、T01REG の順にライト命令を実行すると、設定値はまずダブルバッファに格納され、T01+00REG はすぐには更新されません。T01+00REG は前回の設定値でアップカウンタと比較を行い、値が一致すると INTTC01 割り込み要求が発生し、ダブルバッファの設定値が T01+00REG に格納されます。以降は新しい設定値で一致検出が行われます。

タイマ停止中に T00REG、T01REG の順にライト命令を実行すると、設定値はダブルバッファと T01+00REG の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマが動作中に T00REG、T01REG の順にライト命令を実行すると、設定値はすぐに T01+00REG に格納され、以降は新しい設定値で一致検出が行われます。

このとき T01+00REG に設定した値がアップカウンタの値より小さかった場合、アップカウンタが一度オーバフローした後、新しい設定値で一致検出が行われるため、割り

込み要求の間隔が設定した時間よりも長くなる場合があります。また、T01+00REG に設定した値がアップカウンタの値と同じだった場合、T01+00REG をライトした直後に一致検出が行われるため、割り込み要求の間隔がソースクロックの整数倍にならない場合があります。これらが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に T00REG、T01REG の順にライト命令を実行すると、設定値はすぐに T01+00REG に格納されます。

T01+00REG に対してリード命令を実行すると、T00MOD<DBE1>の設定にかかわらず、T01+00REG に最後に書き込んだ値が読み出されます。

(プログラム例) TC00, TC01 を 16 ビットタイマモード、動作クロック fcgck/2[Hz]で動作させ、96μs ごとに割り込みを発生させる(fcgck=10MHz 時)。

LD	(POFFCR0),0x10	; TC001EN を 1 にセット
DI		; 割り込みマスタ許可フラグを禁止に設定
SET	(EIRH).4	; INTTC00 割り込み許可レジスタを 1 にセット
EI		; 割り込みマスタ許可フラグを許可に設定
LD	(T01MOD),0xF0	; 16 ビットタイマモード、fcgck/2 に設定
LD	(T00REG),0xE0	; タイマレジスタの設定($96\mu s / (2/fcgck) = 0x1E0$)
LD	(T01REG),0x01	; タイマレジスタの設定
LD	(T001CR),0x06	; TC00, TC01 スタート(16 ビットモード)




図 16-11 16 ビットタイマカウンタタイミングチャート

表 16-9 16 ビットタイマモードの分解能、最大設定時間

T01MOD <TCK1>	ソースクロック [Hz]		分解能		最大設定時間	
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1 モード	fcgck=10MHz	fs=32.768kHz	fcgck=10MHz
	SYSCR1<DV9CK> = "0"	SYSCR1<DV9CK> = "1"				fs=32.768kHz
000	fcgck/2 ¹¹	fs/2 ⁴	fs/2 ⁴	204.8μs	488.2μs	13.4s
001	fcgck/2 ¹⁰	fs/2 ³	fs/2 ³	102.4μs	244.1μs	6.7s
010	fcgck/2 ⁸	fcgck/2 ⁸	-	25.6μs	-	1.7s
011	fcgck/2 ⁶	fcgck/2 ⁶	-	6.4μs	-	419.4ms
100	fcgck/2 ⁴	fcgck/2 ⁴	-	1.6μs	-	104.9ms
101	fcgck/2 ²	fcgck/2 ²	-	400ns	-	26.2ms
110	fcgck/2	fcgck/2	-	200ns	-	13.1ms
111	fcgck	fcgck	fs/2 ²	100ns	122.1μs	6.6ms
						8s

16.4.6 16 ビットイベントカウンタモード

16 ビットイベントカウンタモードは、TC00 端子入力の立ち下がりエッジでカウントアップするモードです。TC00 と TC01 をカスケード接続し、16 ビットのタイマカウンタとして使用するため、8 ビットタイマより長い時間を計測することができます。

16.4.6.1 設定

T001CR<TCAS>に"1"を設定すると、TC00 と TC01 が接続され、16 ビットモードになります。16 ビットモードでは、TC00 側の設定はすべて無視され、TC01 側の設定が有効となります。

T01MOD<TCM1>に"00"または"01"を設定して、さらに T01MOD<EIN0>に"1"を設定すると、16 ビットタイマモードになります。

タイマレジスタ T00REG および T01REG には、一致検出を行うカウント値を 16 ビット値で設定します。16 ビットの設定値のうち、下位 8 ビットは T00REG に、上位 8 ビットは T01REG に設定します(以降 T01REG と T00REG を合わせて 16 ビットで表したものと T01+00REG と表記します)。タイマレジスタの設定は T01REG に対してライト命令を実行したときに、ダブルバッファ、または T01+00REG に反映されますので、必ず T00REG、T01REG の順にライト命令を実行してください。(上位レジスタの書き込みで、下位レジスタと上位レジスタの設定値が同時に有効になる構造となっています)。

ダブルバッファを使用する場合には、T01MOD<DBE1>に"1"を設定します。

T001CR<T01RUN>を"1"に設定すると動作を開始します。タイマがスタートすると T01MOD は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください(T001CR<T00RUN> および<T01RUN> が"0"のときに行ってください)。

16.4.6.2 動作

T001CR<T01RUN>に"1"を設定すると、TC00 端子の立下りエッジでアップカウンタ(16 ビット)をインクリメントします。アップカウンタの値と T01+00REG の設定値が一致すると INTTC01 割り込み要求が発生し、アップカウンタが"0x0000"にされます。カウンタクリア後もカウントアップは継続されます。タイマ動作中に T001CR<T01RUN>を"0"に設定すると、カウントアップは停止され、アップカウンタは"0x0000"にクリアされます。

最大印加周波数は、 $f_{cgck}/2$ [Hz] (NORMAL1, 2 または IDLE1, 2 モード時)、 $fs/2^4$ [Hz] (SLOW1/2, SLEEP1 モード時) で、"H"、"L" レベルとともに 2 マシンサイクル以上のパルス幅が必要です

16.4.6.3 ダブルバッファ

16.4.5.3 を参照してください。

(プログラム例) TC00, TC01 を 16 ビットイベントカウンタモードで動作させ、TC00 端子で 384 回立ち下がりエッジを検出するごとに割り込みを発生させる。

LD	(POFFCR0),0x10	; TC001EN を 1 にセット
DI		; 割り込みマスタ許可フラグを禁止に設定
SET	(EIRH).4	; INTTC00 割り込み許可レジスタを 1 にセット
EI		; 割り込みマスタ許可フラグを許可に設定
LD	(T00MOD),0xC4	; 16 ビットイベントカウンタモードに設定
LD	(T00REG),0x80	; タイマレジスタの設定
LD	(T01REG),0x10	; タイマレジスタの設定
LD	(T001CR),0x06	; TC00, TC01 スタート(16 ビットモード)





図 16-12 16 ビットイベントカウンタモードタイミングチャート

16.4.7 12 ビットパルス幅変調 (PWM) 出力モード

12 ビット PWM 出力モードは、TC00 と TC01 をカスケード接続し、8 ビット分解能の PWM パルスを出力するモードです。分解能は 8 ビットですが、デューティパルスに 4 ビットの付加パルスを追加することができますので、12 ビット相当の分解能で PWM 出力をを行うことができます。

16.4.7.1 設定

T001CR<TCAS>に"1"を設定すると、TC00 と TC01 が接続され、16 ビットモードになります。16 ビットモードでは、TC00 側の設定はすべて無視され、TC01 側の設定が有効となります。

T01MOD<TCM1>に"10"を設定し 12 ビット PWM モードを選択します。ソースクロックとして内部クロックを使用する場合は、T01MOD<EIN1>に"0"を設定し、T01MOD<TCK1>でクロックを選択します。ソースクロックとして外部クロックを使用する場合は、T01MOD<EIN1>に"1"を設定します。

ダブルバッファを使用する場合には、T01MOD<DBE1>に"1"を設定します。

T001CR<T01RUN>を"1"に設定すると動作を開始します。タイマがスタートすると T01MOD は書き込みが無効となりますので、タイマをスタートさせる前に必ず各モードの設定を行うようにしてください(T001CR<T00RUN>および<T01RUN>が"0"のときに行ってください)。

タイマレジスタ T00PWM および T01PWM には、一致検出を行うカウント値と付加パルスの値を 12 ビットの値で設定します。12 ビットの設定値のうち、11~8 ビットは T01PWM の下位 4 ビットに、7~0 ビットは T00PWM に設定します。レジスタの構成については下表を参照してください。以降 T00PWM と T01PWM を 12 ビットで表したもの T01+00PWM と表記します。タイマレジスタの設定は T01PWM に対してライト命令を実行したときに、ダブルバッファ、または T01+00PWM に反映されますので、必ず T00PWM、T01PWM の順にライト命令を実行してください。(上位レジスタの書き込みで、下位レジスタと上位レジスタの設定値が同時に有効になる構造となっています)。

タイマレジスタ 00

T00PWM (0x00028)	7	6	5	4	3	2	1	0
Bit Symbol	PWMDUTYL				PWMAD3	PWMAD2	PWMAD1	PWMAD0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	1	1	1	1	1	1	1	1

タイマレジスタ 01

T01PWM (0x00029)	7	6	5	4	3	2	1	0
Bit Symbol					PWMDUTYH			
Read/Write					R/W	R/W	R/W	R/W
リセット後	1	1	1	1	1	1	1	1

T01PWM の 7~4 ビットは、12 ビット PWM モードでは使用しません。ただし T01PWM の同ビットに書き込みは可能で、読み出したときは書き込んだ値がそのまま読み出されます。通常同じビットには"0"を設定してください。

PWMDUTYH と PWMDUTYL は、4 ビットのレジスタで、合わせて 8 ビットで 1 周期(ソースクロックの 256 カウント長)に対するデューティパルス幅の値(最初に出力が変化するまでの時間)を設定します。以降 PWMDUTYH と PWMDUTYL を 8 ビットで表したもの PWMDUTY と表記します。

PWMAD3~0 は、付加パルスの設定を行うレジスタです。それぞれのビットに"1"を設定すると、特定の周期のデューティパルスに付加パルスを追加することができます。追加される付加パ

ルスの位置は、表 16-10 のようになります。なお、PWMAD3～0 は、組み合わせて使用することにより 16 周期のなかで付加パルスが追加される回数を 1～16 の間で自由に設定することができます。付加パルスの追加例を図 16-13 に示します。

表 16-10 付加パルスが追加される周期

	1～16 周期のうち、付加パルスが追加される周期
PWMAD0 = "1"時	9
PWMAD1 = "1"時	5, 13
PWMAD2 = "1"時	3, 7, 11, 15
PWMAD3 = "1"時	2, 4, 6, 8, 10, 12, 14, 16

PWM1 端子の初期状態は T01MOD<TFF1>にて設定します。T01MOD<TFF1>に"0"を設定すると PWM1 端子の初期状態は"L"レベルとなり、T01MOD<TFF1>に"1"を設定すると PWM1 端子の初期状態は"H"レベルとなります。タイマ動作停止中にポートの設定で PWM1 端子を機能出力に設定すると、T01MOD<TFF1>の値が PWM1 端子に出力されます。表 16-11 に PWM1 端子の出力レベル一覧を示します。

表 16-11 PWM1 端子出力レベル一覧

TFF1	<u>PWM1</u> 端子出力レベル				
	動作開始前 (初期状態)	PWMDUTY 一致時 (付加パルス後)	オーバー フロー時	動作停止時 (初期状態)	
0	L	H	L	L	L
1	H	L	H	H	




図 16-13 付加パルスの追加例

16.4.7.2 動作

T001CR<T01RUN>に"1"を設定すると、指定されたソースクロックでアップカウンタをインクリメントします。アップカウンタの下位8ビットの値とPWMDUTYの設定値が一致するとPWM1端子の出力が反転します。T01MOD<TFF1>が"0"の場合、PWM1端子は"L"から"H"レベルに、T01MOD<TFF1>が"1"の場合PWM1端子は"H"から"L"レベルに変化します。

ただし PWMAD3～0 のいずれかが"1"の場合、特定の周期のデューティパルスはソースクロック1カウント分の付加パルスが追加されます。つまり PWM1端子は、PWMDUTY+1のタイミングで出力が反転します。T00MOD<TFF0>が"0"の場合"L"レベルが PWMDUTY の設定値よりも1ソースクロック分長くなり、T00MOD<TFF0>が"1"の場合"H"レベルが PWMDUTY の設定値よりも1ソースクロック分長くなります。この機能によって16周期分の出力パルスは12ビット相当の分解能で扱うことができます。

PWMAD3～0 が全て"0"の場合、付加パルスは追加されません。

その後もカウントアップを継続し、アップカウンタの値が256になるとオーバーフローが発生しアップカウンタは"0x00"にクリアされます。同時にPWM1端子の出力が反転します。T01MOD<TFF1>が"0"の場合、PWM1端子は"H"から"L"レベルに、T01MOD<TFF1>が"1"の場合はPWM1端子は"L"から"H"レベルに変化します。このとき INTTC00 割り込み要求が発生します (INTTC00 割り込み要求はオーバフローごとに発生します)。またオーバフローが $16 \times n$ 回目のとき、INTTC01 割り込み要求が発生します($n = 1, 2, 3, \dots$)。その後もカウントアップは継続されます。

タイマ動作中に T001CR<T01RUN> を"0"に設定するとカウントアップは停止され、アップカウンタは"0x00"にクリアされます。また、PWM1 端子のレベルは、T01MOD<TF1>で設定したレベルに戻ります。

なお、外部ソースクロック選択時、クロックは TC00 端子から入力してください。最大印加周波数は、 $f_{cgck}/2$ [Hz] (NORMAL1, 2 または IDLE1, 2 モード時)、 $fs/2^4$ [Hz] (SLOW1/2, SLEEP1 モード時) で、"H", "L" レベルともに 2 マシンサイクル以上のパルス幅が必要です。




図 16-14 PWM1 端子出力

16.4.7.3 ダブルバッファ

T01+00PWM は、T01MOD<DBE1>の設定によりダブルバッファを利用することができます。T01MOD<DBE1>に"0"を設定すると、ダブルバッファが無効に、T01MOD<DBE1>に"1"を設定すると、ダブルバッファが有効になります。

- ダブルバッファが有効の場合

タイマ動作中に T00PWM、T01PWM の順にライト命令を実行すると、設定値はまずダブルバッファに格納され、T01+00PWM はすぐには更新されません。T01+00PWM は前回の設定値でアップカウンタと比較を行い、 $16 \times n$ 回目のオーバフローが発生したとき INTTC01 割り込み要求が発生し、ダブルバッファの設定値が T01+00PWM に格納されます。以降は新しい設定値で一致検出が行われます。

なお、T01+00PWM に対してリード命令を実行すると、T01+00PWM の値(現在の有効値)では無く、ダブルバッファの値(最後に設定した値)が読み出されます。

タイマ停止時に T00PWM、T01PWM の順にライト命令を実行すると、設定値はダブルバッファと T01+00PWM の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマ動作中に T00PWM、T01PWM の順にライト命令を実行すると、設定値はすぐに T01+00PWM に格納され、以降は新しい設定値で一致検出が行われます。このとき T01+00PWM に設定した値がアップカウンタの値より小さかった場合、PWM1 端子はアップカウンタが一度オーバフローした後、新しい設定値で一致検出が行われるまで反転されません。また、T01+00PWM に設定した値がアップカウンタの値と同じだった場合、T01+00PWM をライトした直後に一致検出が行われるため、PWM1 端子の変化するタイミングがソースクロックの整数倍にならない場合があります。同様に付加パルスの出力中に T01+00PWM を設定すると PWM1 端子の変化するタイミングがソースクロックの整数倍にならない場合があります。これらが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に T00PWM、T01PWM の順にライト命令を実行すると、設定値はすぐに T01+00PWM に格納されます。

(プログラム例) TC00、TC01 を 12 ビット PWM モード、動作クロック $f_{cgck}/2$ で動作させ、周期 $51.2\mu s$ で $14.0625\mu s$ 相当のデューティパルスを出力。($f_{cgck}=10MHz$ 時)
(実際は 16 周期($819.2\mu s$)でトータル $225\mu s$ のデューティパルスを出力)

```

SET      (P9FC).5          ; P9FC5 を 1 にセット
SET      (P9CR).5          ; P9CR5 を 1 にセット
LD       (POFFCR0),0x10    ; TC001EN を 1 にセット
DI
SET      (EIRH).4          ; INTTC00 割り込み許可レジスタを 1 にセット
EI
LD       (T01MOD),0xF2     ; 12 ビット PWM モード、 $f_{cgck}/2$  に設定
LD       (T00PWM),0x65      ; タイマレジスタ(デューティパルス)の設定
                           ;  $(14.0625\mu s \times 16) / (2/f_{cgck}) = 0x465$ 
LD       (T01PWM),0x04      ; タイマレジスタ(デューティパルス)の設定
LD       (T001CR),0x06      ; TC00、TC01 スタート

```




図 16-15 12 ビット PWM モードタイミングチャート

表 16-12 12 ビット PWM モードの分解能、周期

T01MOD <TCK1>	ソースクロック [Hz]			分解能		8 ビット周期 (周期 × 16)	
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1 モード	fcgck=10MHz	fs=32.768kHz	fcgck=10MHz	fs=32.768kHz
	SYSCR1<DV9CK> = "0"	SYSCR1<DV9CK> = "1"					
000	fcgck/2 ¹¹	fs/2 ⁴	fs/2 ⁴	204.8μs	488.2μs	52.4ms (838.9ms)	125ms (2000ms)
001	fcgck/2 ¹⁰	fs/2 ³	fs/2 ³	102.4μs	244.1μs	26.2ms (419.4ms)	62.5ms (1000ms)
010	fcgck/2 ⁵	fcgck/2 ⁵	-	25.6μs	-	6.6ms (104.9ms)	-
011	fcgck/2 ⁶	fcgck/2 ⁶	-	6.4μs	-	1.6ms (26.2ms)	-
100	fcgck/2 ⁴	fcgck/2 ⁴	-	1.6μs	-	409.6μs (6.6ms)	-
101	fcgck/2 ²	fcgck/2 ²	-	400ns	-	102.4μs (1.6ms)	-
110	fcgck/2	fcgck/2	-	200ns	-	51.2μs (819.2μs)	-
111	fcgck	fcgck	fs/2 ²	100ns	122.1μs	25.6μs (409.6μs)	31.3ms (500ms)

16.4.8 16 ビットプログラマブルパルスジェネレート (PPG) 出力モード

16 ビット PPG モードは、TC00 と TC01 をカスケード接続し、16 ビット分解能の任意のパルス幅/デューティーを持つパルスを出力するモードです。T01+00REG、T01+00PWM の 2 つの 16 ビットレジスタを使用してパルス出力を行うため、8 ビットタイマより長いパルスを出力することができます。

16.4.8.1 設定

T001CR<TCAS>に"1"を設定すると、TC00 と TC01 が接続され、16 ビットモードになります。16 ビットモードでは、TC00 側の設定はすべて無視され、TC01 側の設定が有効となります。

T01MOD<TCM1>を"11"に設定し 16 ビット PPG モードを選択します。ソースクロックとして内部クロックを使用する場合は、T01MOD<EIN1>を"0"に設定し、T01MOD<TCK1>でクロックを選択します。また、ソースクロックとして外部クロックを使用する場合は、T01MOD<EIN0>を"1"に設定します。

ダブルバッファを使用する場合には、T01MOD<DBE1>を"1"に設定します。

タイマレジスタ T01REG および T00REG には、周期に相当するカウント値を 16 ビット値で設定します。また、T01PWM および T00PWM には、デューティパルスに相当するカウント値を 16 ビット値で設定します(以降 T01REG と T00REG を合わせて 16 ビットで表したものと T01+00REG、T01PWM と T00PWM を合わせて 16 ビットで表したものと T01+00PWM と表記します)。タイマレジスタの設定は T01PWM に対してライト命令を実行したときに、ダブルバッファ、または T01+00PWM および T01+00REG に反映されますので、必ず T00REG、T01REG、T00PWM の後に T01PWM に対してライト命令を実行してください。(T01PWM の書き込みで 4 つのタイマレジスタの設定値が同時に有効になる構造となっています)。

PPG1 端子の初期状態は T01MOD<TFF1> にて設定します。T01MOD<TFF1> に"0" を設定すると PPG1 端子の初期状態は "L" レベルとなり、T01MOD<TFF1> に"1" を設定すると PPG1 端子の初期状態は "H" レベルとなります。タイマ動作停止中にポートの設定で PPG1 端子を機能出力に設定すると、T01MOD<TFF1> の値が PPG1 端子に出力されます。表 16-13 に PPG1 端子の出力レベル一覧を示します。

表 16-13 PPG1 端子出力レベル一覧

TFF1	PPG1 端子出力レベル			
	動作開始前 (初期状態)	T01+00PWM 一致時	T01+00REG 一致時	動作停止時 (初期状態)
0	L	H	L	L
1	H	L	H	H

16.4.8.2 動作

T001CR<T01RUN>に"1"を設定すると、指定されたソースクロックでアップカウンタをインクリメントします。アップカウンタの値と T01+00PWM の設定値が一致すると PPG1 端子の出力が反転します。T01MOD<TFF1> が"0" の場合、PPG1 端子は "L" から "H" レベルに、T01MOD<TFF1> が"1" の場合 PPG1 端子は "H" から "L" レベルに変化します。このとき INTTC00 割り込み要求が発生します。

アップカウンタはさらにカウントアップを継続し、アップカウンタの値と T01+00REG の設定値が一致すると PPG1 端子が再度反転します。T01MOD<TFF1> が"0" の場合、PPG1 端子は "H" から "L" レベルに、T01MOD<TFF1> が"1" の場合 PPG1 端子は "L" から "H" レベルに変化します。このとき INTTC01 割り込み要求が発生し、アップカウンタが "0x0000" にクリアされます。

タイマ動作中に T001CR<T01RUN> に "0" を設定すると、カウントアップは停止され、アップカウンタは "0x0000" にクリアされます。また、PPG1 端子のレベルは、T01MOD<TFF1>で設定したレベルに戻ります。

外部ソースクロック選択時、クロックは TC00 端子から入力してください。最大印加周波数は、fcgck/2 [Hz] (NORMAL1, 2 または IDLE1, 2 モード時)、fs/2⁴ [Hz] (SLOW1/2, SLEEP1 モード時) で、"H", "L" レベルともに 2 マシンサイクル以上のパルス幅が必要です。

16.4.8.3 ダブルバッファ

T01+00PWM、T01+00REG は、T01MOD<DBE1> の設定によりダブルバッファを利用することができます。T01MOD<DBE1> に "0" をするとダブルバッファが無効に、T01MOD<DBE1> に "1" を設定するとダブルバッファが有効になります。

- ダブルバッファが有効の場合

タイマ動作中に T00REG、T01REG、T00PWM に続いて T01PWM のライト命令を実行すると、設定値はまずダブルバッファに格納され、T01+00PWM、T01+00REG はすぐには更新されません。T01+00PWM、T01+00REG は前回の設定値でアップカウンタと比較を行い、アップカウンタの値と T01+00REG の設定値が一致すると INTTC01 割り込み要求が発生し、ダブルバッファの設定値が T01+00PWM、T01+00REG に格納されます。以降は新しい設定値で一致検出が行われます。

タイマ停止中に T00REG、T01REG、T00PWM に続いて T01PWM のライト命令を実行すると、設定値はダブルバッファと T01+00PWM、T01+00REG の両方にすぐに格納されます。

- ダブルバッファが無効の場合

タイマが動作中に T00REG、T01REG、T00PWM に続いて T01PWM のライト命令を実行すると、設定値はすぐに T01+00PWM、T01+00REG に格納され、以降は新しい設定値で一致検出が行われます。


このとき T01+00PWM、T01+00REG に設定した値がアップカウンタの値より小さかった場合、PPG1 端子はアップカウンタが一度オーバフローした後、新しい設定値で一致検出が行われるまで反転されません。また、T01+00PWM、T01+00REG に設定した値がアップカウンタの値と同じだった場合、T01+00PWM、T01+00REG をライトした直後に一致検出が行われるため、PPG1 端子の変化するタイミングがソースクロックの整数倍にならない場合があります。これらが問題となる場合は、ダブルバッファを有効にして使用してください。

タイマ停止中に T00REG、T01REG、T00PWM に続いて T01PWM のライト命令を実行すると、設定値はすぐに T01+00PWM、T01+00REG に格納されます。

T01+00PWM、T01+00REG に対してリード命令を実行すると、T00MOD<DBE1>の設定にかかわらず、T01+00REG に最後に書き込んだ値が読み出されます。

(プログラム例) TC00、TC01 を 16 ビット PPG モード、動作クロック fcgck/2 で動作させ、周期 96μs で 68μs のデューティパルスを出力。(fcgck=10MHz 時)

```
SET      (P9FC).5          ; P9FC5 を 1 にセット
SET      (P9CR).5          ; P9CR5 を 1 にセット
LD       (POFFCR0),0x10    ; TC001EN を 1 にセット
DI
LD       (EIRH).4          ; INTTC00 割り込み許可レジスタを 1 にセット
EI
LD       (T01MOD),0xF3      ; 割り込みマスター許可フラグを禁止に設定
LD       (T00REG),0xE0      ; 8 ビット PPG モード、fcgck/2 に設定
LD       (T01REG),0x01      ; タイマレジスタ(周期)の設定
LD       (T01REG),0x01      ; タイマレジスタ(周期)の設定
                           ; 96μs / (2/fcgck) = 0x01E0
LD       (T00PWM),0x54      ; タイマレジスタ(デューティパルス)の設定
LD       (T01PWM),0x01      ; タイマレジスタ(デューティパルス)の設定
                           ; 68μs / (2/fcgck) = 0x0154
LD       (T001CR),0x06      ; TC00、TC01 スタート
```



ダブルバッファ有効時 (T01MOD<DBE1>="1")

図 16-16 16 ビット PPG 出力モードタイミングチャート

第 17 章 時計専用タイマ (RTC)

時計専用タイマは、低周波クロックを使用して一定時間ごとに割り込み要求を発生させる機能です。

割り込みの回数をソフトウェアでカウントすることで、時計機能を実現することができます。

時計専用タイマは SLEEP0 をのぞく、低周波クロックが発振している動作モードで使用可能です。

17.1 構成




図 17-1 時計専用タイマ

17.2 制御

時計専用タイマは、下記のレジスタで制御されます。

低消費電力レジスタ 2 制御

POFFCR2 (0x00F76)	7	6	5	4	3	2	1	0
Bit Symbol	LCDEN	-	RTCEN	-	-	-	SIO1EN	SIO0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

LCDEN	LCD 制御	0	Disable
		1	Enable
RTCEN	RTC 制御	0	Disable
		1	Enable
SIO1EN	SIO1 制御	0	Disable
		1	Enable
SIO0EN	SIO0 制御	0	Disable
		1	Enable

時計専用タイマ制御レジスタ

RTCCR (0x00FC8)	7	6	5	4	3	2	1	0
	Bit Symbol	-	-	-	-	RTCSEL	R/W	RTCRUN
	Read/Write	R	R	R	R	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0

RTCSEL	割り込み発生周期選択	000 : $2^{15}/fs$ (1.000 [s] @fs=32.768kHz)	
		001 : $2^{14}/fs$ (0.500 [s] @fs=32.768kHz)	
010 : $2^{13}/fs$ (0.250 [s] @fs=32.768kHz)			
RTCRUN	時計専用タイマ動作の許可／禁止	011 : $2^{12}/fs$ (125.0 [ms] @fs=32.768kHz)	
		100 : $2^{11}/fs$ (62.50 [ms] @fs=32.768kHz)	
101 : $2^{10}/fs$ (31.25 [ms] @fs=32.768kHz)			
110 : $2^9/fs$ (15.62 [ms] @fs=32.768kHz)			
111 : $2^8/fs$ (7.81 [ms] @fs=32.768kHz)			
0 : 禁止			
1 : 許可			

注 1) fs:低周波クロック[Hz]

注 2) RTCCR<RTCSEL>は RTCCR<RTCRUN>が"0"のときのみ書き替えることができます。RTCCR<RTCRUN>が"1"のときにデータを書き込んでも、以前のデータを保持します。従って、時計専用タイマの動作を許可するときに RTCCR<RTCSEL>を書き替えることができますが、禁止するときに書き替えることはできません。

注 3) 時計専用タイマの動作を許可しているときに 1)SYSCR2<XTEN>を"0"にクリアし低周波クロック用発振回路を停止させた場合、2)STOP モードあるいは SLEEP0 モードになった場合、RTCCR<RTCSEL>のデータは保持され、RTCCR<RTCRUN>は"0"にクリアされます。

17.3 機能

17.3.1 低消費電力機能

時計専用タイマは、時計専用タイマ機能を使用しないとき、低消費電力レジスタ(POFFCR2)によって不要な電力を抑える機能を持っています。

POFFCR2<RTCEN>を"0"に設定すると、時計専用タイマへの基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのとき時計専用タイマ機能が使用できなくなります。POFFCR2<RTCEN>を"1"に設定すると、時計専用タイマへ基本クロックが供給(Enable)され時計専用タイマ機能が使用可能になります。

リセット後、POFFCR2<RTCEN>は"0"に初期化されますので、時計専用タイマ機能は使用不可の設定となります。よって初めて時計専用タイマ機能を使用するときは、プログラムの初期設定(時計専用タイマの制御レジスタを操作する前)で必ず POFFCR2<RTCEN>を"1"に設定してください。

なお、時計専用タイマ動作中は POFFCR2<RTCEN>を"0"に変更しないでください。変更した場合時計専用タイマが予期せぬ動作をする場合があります。

17.3.2 時計専用タイマ動作の許可／禁止

RTCCR<RTCRUN>を"1"にセットすると時計専用タイマの動作が許可され、"0"にクリアすると禁止されます。

リセット解除直後、RTCCR<RTCRUN>は"0"にクリアされます。

17.3.3 割り込み発生周期選択

RTCCR<RTCSEL>で割り込み発生周期を選択できます。

RTCCR<RTCSEL> は RTCCR<RTCRUN> が "0" のときのみ書き替えることができます。
RTCCR<RTCRUN>が"1"のときにデータを書き込んでも、以前のデータを保持します。

従って、時計専用タイマの動作を許可するときには RTCCR<RTCSEL>を書き替えることはできませんが、禁止するときには書き替えることはできません。

17.4 時計専用タイマの動作

17.4.1 時計専用タイマの動作許可

RTCCR<RTCSEL>に割り込み発生周期を設定するとともに、RTCCR<RTCRUN>を"1"にセットします。

RTCCR<RTCRUN>を"1"にセットすると、時計専用タイマのバイナリカウンタは、低周波クロックのカウントを開始します。

RTCCR<RTCSEL>で設定された割り込み発生周期になると時計専用タイマ割り込み要求(INTRTC)を発生し、カウントを継続します。

17.4.2 時計専用タイマの動作禁止

RTCCR<RTCRUN>を"0"にクリアします。

RTCCR<RTCRUN>を"0"にクリアすると、時計専用タイマのバイナリカウンタは"0"にクリアされ、低周波クロックのカウントを停止します。

第 18 章 非同期型シリアルインターフェース(UART)

TMP89FW24A は、非同期型シリアルインターフェース(UART)を 3 チャネル内蔵しています。

本章は、非同期型シリアルインターフェース 0 (UART0)の説明となります。UART1, UART2 については表 18-1、表 18-2 に従って SFR アドレス、端子名を読み替えてください。

表 18-1 SFR アドレス割り付け

	UARTxCR1 (アドレス)	UARTxCR2 (アドレス)	UARTxDR (アドレス)	UARTxSR (アドレス)	RDxBUF (アドレス)	TDxBUF (アドレス)
UART0	UART0CR1 (0x0001A)	UART0CR2 (0x0001B)	UART0DR (0x0001C)	UART0SR (0x0001D)	RD0BUF (0x0001E)	TD0BUF (0x0001E)
UART1	UART1CR1 (0x00F54)	UART1CR2 (0x00F55)	UART1DR (0x00F56)	UART1SR (0x00F57)	RD1BUF (0x00F58)	TD1BUF (0x00F58)
UART2	UART2CR1 (0x00F5A)	UART2CR2 (0x00F5B)	UART2DR (0x00F5C)	UART2SR (0x00F5D)	RD2BUF (0x00F5E)	TD2BUF (0x00F5E)

表 18-2 端子名

	シリアルデータ 入力端子	シリアルデータ 出力端子
UART0	RXD0 端子	TXD0 端子
UART1	RXD1 端子	TXD1 端子
UART2	RXD2 端子	TXD2 端子

18.1 構成




図 18-1 非同期型シリアルインターフェース(UART)

18.2 制御

UART0 は、低消費電力レジスタ(POFFCR1)、UART0 制御レジスタ 1, 2 (UART0CR1, UART0CR2)、UART0 ボーレートレジスタ(UART0DR) で制御されます。また UART ステータスレジスタ (UART0SR) により動作状態のモニタができます。

低消費電力レジスタ 1

POFFCR1 (0x00F75)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	SBI0EN	-	UART2EN	UART1EN	UART0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

SBI0EN	I2C0 制御	0	Disable					
		1	Enable					
UART2EN	UART2 制御	0	Disable					
		1	Enable					
UART1EN	UART1 制御	0	Disable					
		1	Enable					
UART0EN	UART0 制御	0	Disable					
		1	Enable					

UART0 制御レジスタ 1

UART0CR1 (0x0001A)		7	6	5	4	3	2	1	0
	Bit Symbol	TXE	RXE	STOPBT	EVEN	PE	IRDASEL	BRG	-
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R
	リセット後	0	0	0	0	0	0	0	0

TXE	送信動作	0: 1:	Disable Enable					
RXE	受信動作	0: 1:	Disable Enable					
STOPBT	送信ストップビット長	0: 1:	1 ビット 2 ビット					
EVEN	パリティ選択	0: 1:	奇数パリティ 偶数パリティ					
PE	パリティ付加	0: 1:	パリティなし パリティ付加					
IRDASEL	TXD 端子の出力選択	0: 1:	UART 出力 IrDA 出力					
BRG	転送ベースクロックの選択		SYSCR2<SYSCK>="0"時	SYSCR2<SYSCK>="1"時				
		0:	fcgck	fs				
		1:	TCA0 出力					

- 注 1) fcgck : ギアクロック、fs : 低周波クロック
- 注 2) データの送信、受信中に TXE, RXE ビットを"0"に設定した場合、送信、受信中のデータ転送が完了するまでディゼーブルにはなりません。なお、そのとき送信データバッファに格納されていたデータは破棄されます。
- 注 3) EVEN, PE, BRG の設定は送受信共通です。
- 注 4) BRG の書き替えは、RXE = "0"かつ TXE = "0"のときに行ってください。
- 注 5) BRG が TCA0 出力に設定されている場合、RT クロックは非同期となりますので、送受信データのスタートビットが最大(UART0DR+1) / (転送ベースクロックの周波数) [s] 分短くなる場合があります。
またこのとき端子から TCA0 出力を行なわない場合は、ポートのファンクション制御レジスタによって TCA0 出力を制限してください。
- 注 6) STOPBT, EVEN, PE, IRDASEL, BRG は UART の通信中に誤って変更されるのを防ぐため、UART 動作中はレジスタの書き替えが制限されます。詳細は「18.4 UART0CR1, UART0CR2 レジスタの書き替え保護機能」を参照してください。
- 注 7) STOP/IDLE0/SLEEP0 モードを起動すると TXE, RXE は"0"にクリアされ UART は停止します。ただし他のビットは値を保持します。

UART0 制御レジスタ 2

UART0CR2

(0x0001B)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	-	-	RTSEL			RXDNC		STOPBR
	リセット後	R	R	R/W			R/W		R/W
		0	0	0	0	0	0	0	0

RTSEL	RT クロック数の選択		転送フレームの奇数ビット	転送フレームの偶数ビット
		000:	16 クロック	16 クロック
		001:	16 クロック	17 クロック
		010:	15 クロック	15 クロック
		011:	15 クロック	16 クロック
		100:	17 クロック	17 クロック
		101:	Reserved	
		11*:	Reserved	
RXDNC	RXD 入力のノイズ除去時間の選択 (確実にノイズ除去されるパルスの時間)	00:	ノイズ除去なし	
		01:	1×(UART0DR+1) / (転送ベースクロックの周波数) [s]	
		10:	2×(UART0DR+1) / (転送ベースクロックの周波数) [s]	
		11:	4×(UART0DR+1) / (転送ベースクロックの周波数) [s]	
STOPBR	受信ストップビット長	0:	1 ビット	
	<td>1:</td> <td>2 ビット</td> <td></td>	1:	2 ビット	

- 注 1) UART0CR2 に対してリード命令を実行するとビット 7 ~ 6 は 0 が読み出されます。
- 注 2) RTSEL は転送フレームの偶数/奇数ビットに対して 2 種類の RT クロックを設定することができます。詳しくは「18.8.1 転送ボーレートの算出方法」を参照してください。
- 注 3) RXDNC によるノイズ除去時間の詳細は「18.10 受信データのノイズ除去」を参照してください。
- 注 4) STOP/IDLE0/SLEEP0 モードを起動すると UART は自動的に停止しますが UART0CR2 の各ビット値は変化しません。
- 注 5) STOPBR を 2 ビットに設定した場合、(データ受信時の)ストップビットの 1 ビット目はフレーミングエラーの対象にはなりません(エラーチェックは行われません)。
- 注 6) RTSEL, RXDNC, STOPBR は UART の通信中に誤って変更されるのを防ぐため、UART 動作中はレジスタの書き替えが制限されます。詳細は「18.4 UART0CR1, UART0CR2 レジスタの書き替え保護機能」を参照してください。

UART0 ボーレートレジスタ

UART0DR

(0x0001C)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	UART0DR7	UART0DR6	UART0DR5	UART0DR4	UART0DR3	UART0DR2	UART0DR1	UART0DR0
	リセット後	R/W							
		0	0	0	0	0	0	0	0

- 注 1) UART0DR の書き替えは、UART0CR1<RXE> = "0"、UART0CR1<TXE> = "0" のときに行ってください。設定値については「18.8 転送ボーレート」を参照してください。
- 注 2) UART0CR1<BRG>が TCA0 出力に設定されている場合、UART0DR の設定値は意味を持ちません。
- 注 3) STOP/IDLE0/SLEEP0 モードを起動すると UART は自動的に停止しますが UART0DR の各ビット値は変化しません。

UART0 ステータスレジスタ

UART0SR (0x0001D)		7	6	5	4	3	2	1	0
	Bit Symbol	PERR	FERR	OERR	-	RBSY	RBFL	TBSY	TBFL
Read/Write		R	R	R	R	R	R	R	R
リセット後		0	0	0	0	0	0	0	0

PERR	パリティエラーフラグ	0: 1:	パリティエラーなし パリティエラー発生
FERR	フレーミングエラーフラグ	0: 1:	フレーミングエラーなし フレーミングエラー発生
OERR	オーバランエラーフラグ	0: 1:	オーバランエラーなし オーバランエラー発生
RBSY	受信ビジーフラグ	0: 1:	受信前 または 受信終了 受信中
RBFL	受信バッファフルフラグ	0: 1:	受信バッファエンプティ 受信バッファフル
TBSY	送信ビジーフラグ	0: 1:	送信前 または 送信終了 送信中
TBFL	送信バッファフルフラグ	0: 1:	送信バッファエンプティ 送信バッファフル(送信データ書き込み済み)

- 注 1) TBFL は、INTTXD0 割り込み要求の発生後、自動的に"0"にクリアされ、TD0BUF にデータをセットすると"1"にセットされます。
- 注 2) UART0SR に対してリード命令を実行するとビット 4 は 0 が読み出されます。
- 注 3) STOP/IDLE0/SLEEP0 モードを起動すると UART0SR の各ビットは"0"にクリアされ UART は停止します。

UART0 受信データバッファ

RD0BUF (0x0001E)		7	6	5	4	3	2	1	0
	Bit Symbol	RD0DR7	RD0DR6	RD0DR5	RD0DR4	RD0DR3	RD0DR2	RD0DR1	RD0DR0
Read/Write		R	R	R	R	R	R	R	R
リセット後		0	0	0	0	0	0	0	0

- 注 1) STOP/IDLE0/SLEEP0 モードを起動すると RD0BUF の値は不定となります。よって受信データが必要な場合は、モード起動前に読み出してください。

UART0 送信データバッファ

TD0BUF (0x0001E)		7	6	5	4	3	2	1	0
	Bit Symbol	TD0DR7	TD0DR6	TD0DR5	TD0DR4	TD0DR3	TD0DR2	TD0DR1	TD0DR0
Read/Write		W	W	W	W	W	W	W	W
リセット後		0	0	0	0	0	0	0	0

- 注 1) STOP/IDLE0/SLEEP0 モードを起動すると TD0BUF の値は不定となります。

18.3 低消費電力機能

UART0は、UART機能を使用しないとき、低消費電力レジスタ(POFFCR1)によって不要な電力を抑える機能を持っています。

POFFCR1<UART0EN>を"0"に設定すると、UART0への基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのときUART機能が使用できなくなります。POFFCR1<UART0EN>を"1"に設定すると、UART0へ基本クロックが供給(Enable)されUART機能が使用可能になります。

リセット後、POFFCR1<UART0EN>は"0"に初期化されますので、UART機能は使用不可の設定となります。よって初めてUART機能を使用するときは、プログラムの初期設定(UARTの制御レジスタを操作する前)で必ずPOFFCR1<UART0EN>を"1"に設定してください。

なお、UART動作中はPOFFCR1<UART0EN>を"0"に変更しないでください。変更した場合UART0が予期せぬ動作をする場合があります。

18.4 UART0CR1, UART0CR2 レジスタの書き替え保護機能

TMP89FW24A は、UART 動作中に誤って UART の通信設定(トップビットやパリティなど)が変更されないようにレジスタの書き替え保護機能を内蔵しています。

UART0CR1, UART0CR2 レジスタの特定のビットは、表 18-3 の条件下でのみ書き替えが可能です。書き替えが制限されているときにレジスタにライト命令実行しても、そのビットは書き替わらず前回の値が保持されます。

表 18-3 UART0CR1, UART0CR2 レジスタの書き替え

書き替え対象ビット	機能	書き替え可能な条件			
		UART0CR1 <TXE>	UART0SR <TBSY>	UART0CR1 <RXE>	UART0SR <RBSY>
UART0CR1<STOPBT>	送信トップビット長	上記条件がいずれも"0"のとき		-	-
UART0CR1<EVEN>	パリティ選択	上記条件が全て"0"のとき			
UART0CR1<PE>	パリティ付加				
UART0CR1<IRDASEL>	TXD 端子の出力選択	上記条件がいずれも"0"のとき		-	-
UART0CR1<BRG>	転送ベースクロックの選択	上記条件が全て"0"のとき			
UART0CR2<RTSEL>	RT クロック数の選択				
UART0CR2<RXDNC>	RXD 端子入力のノイズ除去時間の選択	-	-	上記条件がいずれも"0"のとき	
UART0CR2<STOPBRL>	受信トップビット長				

18.5 STOP/IDLE0/SLEEP0 モードの起動

18.5.1 レジスタの状態遷移

STOP/IDLE0/SLEEP0 モードを起動すると UART は自動的に停止し、各レジスタの状態は表 18-4 のようになります。値が保持されないレジスタについては、モード復帰後、必要に応じて再設定を行ってください。

表 18-4 レジスタの状態遷移

	7	6	5	4	3	2	1	0
UART0CR1	TXE 0クリア	RXE 0クリア	STOPBT 値保持	EVEN 値保持	PE 値保持	IRDASEL 値保持	BRG 値保持	- -
UART0CR2	- -	- -	RTSEL 値保持	RTSEL 値保持	RXDNC 値保持	STOPBR 値保持		
UART0SR	PERR 0クリア	FERR 0クリア	OERR 0クリア	- -	RBSY 0クリア	RBFL 0クリア	TBSY 0クリア	TBFL 0クリア
UART0DR	UART0DR7 値保持	UART0DR6 値保持	UART0DR5 値保持	UART0DR4 値保持	UART0DR3 値保持	UART0DR2 値保持	UART0DR1 値保持	UART0DR0 値保持
RD0BUF	RD0DR7 不定	RD0DR6 不定	RD0DR5 不定	RD0DR4 不定	RD0DR3 不定	RD0DR2 不定	RD0DR1 不定	RD0DR0 不定
TD0BUF	TD0DR7 不定	TD0DR6 不定	TD0DR5 不定	TD0DR4 不定	TD0DR3 不定	TD0DR2 不定	TD0DR1 不定	TD0DR0 不定

18.5.2 TXD 端子の状態遷移

TXD 端子の状態は、IDLE0/SLEEP0 または STOP モードを起動すると、データの送受信中/停止中に関係なく表 18-5 のようになります。

表 18-5 STOP/IDLE0/SLEEP0 モード起動時の TXD 端子状態

UART0CR1 <IRDASEL>	IDLE0/SLEEP0 モード	STOP モード	
		SYSCR1<OUTEN>="1"	SYSCR1<OUTEN>="0"
"0"	H レベル	H レベル	Hi-Z
"1"	L レベル	L レベル	

18.6 転送データフォーマット

UARTで転送されるデータは、以下の4つの要素で構成されます。ここではスタートビットからストップビットまでのデータをまとめて「転送フレーム」と定義します。スタートビットは1ビット(Lレベル)、データは8ビットで構成されます。パリティビットは、UART0CR1<PE>によってパリティの有無を、UART0CR1<EVEN>によって偶数/奇数パリティを選択することができます。ストップビットはUART0CR1<STBT>によってビット長を選択することができます。

図18-2に転送データフォーマットを示します。

- ・ スタートビット(1ビット)
- ・ データ(8ビット)
- ・ パリティビット(偶数/奇数/無しを選択可)
- ・ ストップビット(1ビットまたは2ビットを選択可)




図18-2 転送データフォーマット

18.7 赤外線データフォーマット転送モード

TXD0端子は、IrDA出力制御レジスタの設定により、赤外線データフォーマット(IrDA)での出力が可能です。UART0CR1<IRDASEL>を"1"に設定すると、TXD0端子から赤外線データフォーマットでデータが outputされます。




図18-3 赤外線データフォーマット例 (通常出力時とIrDA出力時の比較)

18.8 転送ボーレート

UART の転送ボーレートは UART0CR1<BRG>、UART0DR、UART0CR2<RTSEL>により設定されます。下表に一般的なボーレートと動作周波数に対する UART0DR、UART0CR2<RTSEL>の設定一覧を示します。

転送ボーレートの設定を独自に算出する場合は、「18.8.1 転送ボーレートの算出方法」を参照してください。

表 18-6 転送ボーレートに対する UART0DR、UART0CR2<RTSEL>の設定値 (fcgck = 10 ~ 1MHz, UART0CR2<RXDNC> = 0y00)

基準 ボーレート [baud]	レジスタ	動作周波数										
		10MHz	8MHz	7.3728 MHz	6.144 MHz	6MHz	5MHz	4.9152 MHz	4.19MHz	4MHz	2MHz	1MHz
128000	UART0DR	0x04	0x03	-	0x02	0x02	-	-	0x01	0x01	0x00	-
	RTSEL	0y011	0y011	-	0y000	0y011	-	-	0y001	0y011	0y011	-
	誤差	(+0.81%)	(+0.81%)	-	(0%)	(+0.81%)	-	-	(-0.80%)	(+0.81%)	(+0.81%)	-
115200	UART0DR	0x04	0x03	0x03	-	0x02	-	-	-	0x01	0x00	-
	RTSEL	0y100	0y100	0y000	-	0y100	-	-	-	0y100	0y100	-
	誤差	(+2.12%)	(+2.12%)	(0%)	-	(+2.12%)	-	-	-	(+2.12%)	(+2.12%)	-
76800	UART0DR	0x07	0x06	0x05	0x04	0x04	0x03	0x03	-	0x02	-	-
	RTSEL	0y001	0y010	0y000	0y000	0y011	0y001	0y000	-	0y100	-	-
	誤差	(-1.36%)	(-0.79%)	(0%)	(0%)	(+0.81%)	(-1.36%)	(0%)	-	(+2.12%)	-	-
62500	UART0DR	0x09	0x07	0x06	0x05	0x05	0x04	0x04	0x03	0x03	0x01	0x00
	RTSEL	0y000	0y000	0y100	0y001	0y000	0y000	0y011	0y100	0y000	0y000	0y000
	誤差	(0%)	(0%)	(-0.87%)	(-0.70%)	(0%)	(0%)	(+1.48%)	(-1.41%)	(0%)	(0%)	(0%)
57600	UART0DR	0x0A	0x08	0x07	0x06	0x06	0x04	0x04	-	0x03	0x01	0x00
	RTSEL	0y000	0y011	0y000	0y010	0y010	0y100	0y100	-	0y100	0y100	0y100
	誤差	(-1.36%)	(-0.44%)	(0%)	(+1.59%)	(-0.79%)	(+2.12%)	(+0.39%)	-	(+2.12%)	(+2.12%)	(+2.12%)
38400	UART0DR	0x10	0x0C	0x0B	0x09	0x09	0x07	0x07	0x06	0x06	0x02	-
	RTSEL	0y011	0y000	0y000	0y000	0y011	0y001	0y000	0y011	0y010	0y100	-
	誤差	(-1.17%)	(+0.16%)	(0%)	(0%)	(+0.81%)	(-1.36%)	(0%)	(+0.57%)	(-0.79%)	(+2.12%)	-
19200	UART0DR	0x22	0x19	0x17	0x13	0x12	0x10	0xF	0xD	0xC	0x06	0x02
	RTSEL	0y010	0y000	0y000	0y000	0y001	0y011	0y000	0y011	0y000	0y010	0y100
	誤差	(-0.79%)	(+0.16%)	(0%)	(0%)	(-0.32%)	(-1.17%)	(0%)	(+0.57%)	(+0.16%)	(-0.79%)	(+2.12%)
9600	UART0DR	0x40	0x30	0x2F	0x27	0x26	0x22	0xF	0x1C	0x19	0x0C	0x06
	RTSEL	0y000	0y100	0y000	0y000	0y000	0y010	0y000	0y010	0y000	0y000	0y010
	誤差	(+0.16%)	(+0.04%)	(0%)	(0%)	(+0.16%)	(-0.79%)	(0%)	(+0.34%)	(+0.16%)	(+0.16%)	(-0.79%)
4800	UART0DR	0x8A	0x64	0x5F	0x4F	0x4D	0x40	0x3F	0x34	0x30	0x19	0x0C
	RTSEL	0y010	0y001	0y000	0y000	0y000	0y000	0y000	0y001	0y100	0y000	0y000
	誤差	(-0.08%)	(+0.01%)	(0%)	(0%)	(+0.16%)	(+0.16%)	(0%)	(-0.18%)	(+0.04%)	(+0.16%)	(+0.16%)
2400	UART0DR	0xF4	0xC9	0xBF	0x9F	0x92	0x8A	0x7F	0x6C	0x64	0x30	0x19
	RTSEL	0y100	0y001	0y000	0y000	0y100	0y010	0y000	0y000	0y001	0y100	0y000
	誤差	(+0.04%)	(+0.01%)	(0%)	(0%)	(+0.04%)	(-0.08%)	(0%)	(+0.11%)	(+0.01%)	(+0.04%)	(+0.16%)
1200	UART0DR	-	-	-	-	-	0xF4	0xFF	0xE8	0xC9	0x64	0x30
	RTSEL	-	-	-	-	-	0y100	0y000	0y010	0y001	0y001	0y100
	誤差	-	-	-	-	-	(+0.04%)	(+0%)	(-0.10%)	(+0.01%)	(+0.01%)	(+0.04%)

表 18-7 転送ボーレートに対する UART0DR、UART0CR2<RTSEL>の設定値 ($f_s = 32.768\text{ kHz}$, UART0CR2<RXDNC> = 0x00)

基準 ボーレート [baud]	レジスタ	動作周波数
		32.768 kHz
300	UART0DR	0x06
	RTSEL	0y011
	誤差	(+0.67%)
150	UART0DR	0x0D
	RTSEL	0y011
	誤差	(+0.67%)
134	UART0DR	0x0E
	RTSEL	0y001
	誤差	(-1.20%)
110	UART0DR	0x11
	RTSEL	0y001
	誤差	(+0.30%)
75	UART0DR	0x1C
	RTSEL	0y010
	誤差	(+0.44%)

注 1) 基準ボーレートとの総合誤差は±3%以内で使用してください。ただし総合誤差が±3%以内であっても、外部コントローラ(パソコン等)や発振子の周波数誤差、通信端子の負荷容量などの要因により、正常に通信できない場合があります。

18.8.1 転送ボーレートの算出方法

18.8.1.1 UART0CR2<RTSEL>によるビット幅調整

UART0CR2<RTSEL>を変更すると送受信データのビット幅を微調整することができます。UART0CR2<RTSEL>を変更すると1ビットあたりのRTクロック数を15~17クロックの範囲で変更することができます。RTクロックとは、転送の基準となるクロックのことで、UART0CR1<BRG>で選択されたクロックを(UART0DRの設定値)+1[回]カウントしたパルスのことを言います。特にUART0CR2<RTSEL>が"0y001"、"0y011"の設定ではビットごとに2種類のRTクロックが入れ替わりますので、擬似的にRT×15.5クロック、RT×16.5クロック相当のボーレートを生成することができます。転送フレームに対する1ビットあたりのRTクロック数を図18-4に示します。

例えば $f_{cgck} = 4\text{ [MHz]}$ 時に、UART0CR2<RTSEL>="0y000"、UART0DR = 0x19に設定すると、図18-4の計算式により、

$f_{cgck} / (16 \times (\text{UART0DR} + 1)) = 9615\text{ [baud]}$ となり、9600[baud] (+0.16%)相当のボーレートを生成することができます。

		転送フレーム											
PE	STBT	1	2	3	4	5	6	7	8	9	10	11	12
0	0	Start	Bit 0	Bit 1	Bit 2	Bit 3	Bit 4	Bit 5	Bit 6	Bit 7	Stop 1		
0	1	Start	Bit 0	Bit 1	Bit 2	Bit 3	Bit 4	Bit 5	Bit 6	Bit 7	Stop 1, Stop 2		
1	0	Start	Bit 0	Bit 1	Bit 2	Bit 3	Bit 4	Bit 5	Bit 6	Bit 7	Parity	Stop 1	
1	1	Start	Bit 0	Bit 1	Bit 2	Bit 3	Bit 4	Bit 5	Bit 6	Bit 7	Parity	Stop 1	Stop 2

RTSEL		RTクロック数												生成ボーレート	
000		16	16	16	16	16	16	16	16	16	16	16	16	$\frac{fcgck}{16 \times (UARTDR+1)}$ [baud]	
001		16	17	16	17	16	17	16	17	16	17	16	17	$\frac{fcgck}{16.5 \times (UARTDR+1)}$ [baud]	
010		15	15	15	15	15	15	15	15	15	15	15	15	$\frac{fcgck}{15 \times (UARTDR+1)}$ [baud]	
011		15	16	15	16	15	16	15	16	15	16	15	16	$\frac{fcgck}{15.5 \times (UARTDR+1)}$ [baud]	
100		17	17	17	17	17	17	17	17	17	17	17	17	$\frac{fcgck}{17 \times (UARTDR+1)}$ [baud]	

*BRGがfcgckの場合

図 18-4 UART0CR2<RTSEL>によるボーレートクロックの微調整

18.8.1.2 UART0CR2<RTSEL>とUART0DR 設定値の算出

動作周波数とボーレートに対してUART0DRの設定値を算出する場合、図18-5の計算式によって求めることができます。例えばfcgck=4 [MHz]で基準ボーレート38400 [baud]を生成したい場合、図18-6のようにUART0CR2<RTSEL>ごとにUART0DRの設定値を算出し、算出値を正数に補正した値で生成ボーレートを算出します。基本的にUART0CR2<RTSEL>の設定値は、生成ボーレートの中でボーレート誤差が一番少ないものを選択してください。図18-6の場合、UART0CR2<RTSEL>="0y010"が算出したボーレートの中で一番誤差が少なく、基準ボーレート38400[baud]に対して生成ボーレートが38095[baud] (-0.79%)となります。

注) 基準ボーレートとの誤差は±3%以内で使用することを推奨します。ただし誤差が±3%以内であっても、外部コントローラ(パソコン等)や発振子の周波数誤差、通信端子の負荷容量などの要因により、正常に通信ができない場合があります。

RTSEL	UARTDRの設定値
000	$UARTDR = \frac{fcgck [\text{Hz}]}{16 \times A [\text{baud}]} - 1$
001	$UARTDR = \frac{fcgck [\text{Hz}]}{16.5 \times A [\text{baud}]} - 1$
010	$UARTDR = \frac{fcgck [\text{Hz}]}{15 \times A [\text{baud}]} - 1$
011	$UARTDR = \frac{fcgck [\text{Hz}]}{15.5 \times A [\text{baud}]} - 1$
100	$UARTDR = \frac{fcgck [\text{Hz}]}{17 \times A [\text{baud}]} - 1$

図 18-5 UART0DR の算出方法 (BRG が fcgck の場合)

RTSEL	UARTDRの算出	生成ボーレート
000	$\text{UARTDR} = \frac{4000000 \text{ [Hz]}}{16 \times 38400 \text{ [baud]}} - 1 \quad 6$	$\frac{4000000 \text{ [Hz]}}{16 \times (6 + 1)} = 35714 \text{ [baud]} (-6.99\%)$
001	$\text{UARTDR} = \frac{4000000 \text{ [Hz]}}{16.5 \times 38400 \text{ [baud]}} - 1 \quad 5$	$\frac{4000000 \text{ [Hz]}}{16.5 \times (5 + 1)} = 40404 \text{ [baud]} (+5.22\%)$
010	$\text{UARTDR} = \frac{4000000 \text{ [Hz]}}{15 \times 38400 \text{ [baud]}} - 1 \quad 6$	$\frac{4000000 \text{ [Hz]}}{15 \times (6 + 1)} = 38095 \text{ [baud]} (-0.79\%)$
011	$\text{UARTDR} = \frac{4000000 \text{ [Hz]}}{15.5 \times 38400 \text{ [baud]}} - 1 \quad 6$	$\frac{4000000 \text{ [Hz]}}{15.5 \times (6 + 1)} = 36866 \text{ [baud]} (-3.99\%)$
100	$\text{UARTDR} = \frac{4000000 \text{ [Hz]}}{17 \times 38400 \text{ [baud]}} - 1 \quad 5$	$\frac{4000000 \text{ [Hz]}}{17 \times (5 + 1)} = 39216 \text{ [baud]} (+2.12\%)$

図 18-6 UART0DR の算出例

18.9 データのサンプリング方法

UART の受信制御回路は、RXD0 端子の入力パルスとして立ち下がりエッジを検出すると、RT クロックによってカウントを開始します。RT クロックは、1 ビットあたり 15~17 カウント行われ、それぞれのクロックは RTn で表されます($n = 16 \sim 0$)。RT クロックが 17 カウントのビットは RT16~RT0、16 カウントのビットは RT15~RT0、15 カウントのビットは RT14~RT0 でカウントが行われます(デクリメント)。UART の受信制御回路は、このうち RT8~RT6 のカウント時に RXD0 端子の入力パルスをサンプリングし多数決判定を行います。3 回のサンプリングのうち 2 回以上検出したレベルをそのビットのデータとして処理します。

UART0CR2<RTSEL>を設定すると RT クロック数を 15~17 に変更することができますが、RT クロック数が変わっても、サンプリングは必ず RT8~RT6 で行われます(図 18-7)。




図 18-7 UART0CR2<RTSEL>別のデータサンプリング

ノイズなどの影響によりスタートビットのサンプリングで"1"が検出された場合、RTクロックのカウントは停止し、受信は中断されます。その後、RXD0端子の入力パルスとして立ち下がりエッジを検出すると、RTクロックによるカウントを開始しスタートビットから受信が再開されます。




図 18-8 スタートビットのサンプリング

18.10 受信データのノイズ除去

UART0CR2<RXDNC>で受信データのノイズ除去を行う場合、受信データのパルスが確実に信号とみなされる時間は表 18-8 のようになります。

表 18-8 受信データのノイズ除去時間

RXDNC	ノイズ除去時間[s]	確実に信号とみなされる時間[s]
00	無し	-
01	$(\text{UART0DR}+1) / (\text{転送ベースクロックの周波数})$	$2 \times (\text{UART0DR}+1) / (\text{転送ベースクロックの周波数})$
10	$2 \times (\text{UART0DR}+1) / (\text{転送ベースクロックの周波数})$	$4 \times (\text{UART0DR}+1) / (\text{転送ベースクロックの周波数})$
11	$4 \times (\text{UART0DR}+1) / (\text{転送ベースクロックの周波数})$	$8 \times (\text{UART0DR}+1) / (\text{転送ベースクロックの周波数})$

注 1) 「転送ベースクロックの周波数」とは UART0CR1<BRG>で選択したクロックの周波数のことです。




図 18-9 受信データのノイズ除去

18.11 送受信動作

18.11.1 データ送信動作

UART0CR1<TXE>を"1"にセットします。UART0SR<TBFL>="0"を確認後、TD0BUF(送信データバッファ)にデータを書き込みます。TD0BUFに書き込みを行うとUART0SR<TBFL>は"1"にセットされデータが送信シフトレジスタに転送された後、TXD0端子より順次出力されます。このとき出力されるデータにはスタートビット1ビットとUART0CR1<STBT>で指定した数のストップビットおよびパリティビット(パリティありの場合)が付加されます。データ転送ボーレートはUART0CR1<BRG>、UART0CR2<RTSEL>およびUART0DRで設定します。データの送信が始まると送信バッファフルフラグUART0SR<TBFL>は"0"にクリアされ、INTTxD0割り込み要求が発生します。

- 注 1) TD0BUFにデータを書き込んだ後、データがシフトレジスタに転送される前に再度TD0BUFに書き込みを行うと前回のデータは上書きされ、新しいデータがシフトレジスタに転送されます。
- 注 2) TXD0端子出力は表18-9の状態のとき、UART0CR1<IRDASEL>の設定に従ってLレベルまたはHレベルに固定されます。

表 18-9 TXD0端子出力

状態	TXD0端子出力	
	IRDASEL="0"	IRDASEL="1"
UART0CR1<TXE>="0"のとき		
UART0CR1<TXE>に"1"をライトしてからTD0BUFに送信データが書き込まれるまでの期間	Hレベル	Lレベル
STOP/IDLE0/SLEEP0モード中		

18.11.2 データ受信動作

UART0CR1<RXE>を"1"にセットします。その後、RXD0端子からデータを受信すると、RD0BUF(受信データバッファ)に受信データが転送されます。このとき、送られてくるデータにはスタートビットとストップビットおよびパリティビット(パリティありの場合)が付加されています。ストップビットが受信されるとデータだけが取り出されRD0BUF(受信データバッファ)に転送された後、受信バッファフルフラグUART0SR<RBFL>がセットされ、INTRxD0割り込み要求が発生します。データ転送ボーレートはUART0CR1<BRG>、UART0CR2<RTSEL>およびUART0DRで設定します。

データが受信されたときに、オーバランエラーが発生すると、RD0BUF(受信データバッファ)へのデータ転送は行われず破棄されます。ただし、RD0BUF内のデータは影響を受けません。

18.12 ステータスフラグ

18.12.1 パリティエラー

受信データのデータビットから計算したパリティが、受信されたパリティビットと異なっているときパリティエラーフラグ UART0SR<PERR>が"1"にセットされます。このとき INTRXDO 割り込み要求が発生します。

UART0SR を読み出したときに UART0SR<PERR>が"1"だった場合、その後 RD0BUF をリードすると UART0SR<PERR>は"0"にクリアされます(RD0BUF のリード値は不定となります)。

UART0SR を読み出した後に、UART0SR<PERR>が"1"にセットされた場合は、その後 RD0BUF を読み出しても UART0SR<PERR>は"0"にクリアされません。この場合は、再度 UART0SR を読み出してから RD0BUF を読み出すと UART0SR<PERR>が"0"にクリアされます。




図 18-10 パリティエラーの発生

18.12.2 フレーミングエラー

内部と外部のボーレートが合わなかったり、RXD0 端子へのノイズの影響などで、受信データの STOP ビットとして "0" がサンプリングされた場合、フレーミングエラーフラグ UART0SR<FERR> が "1" にセットされます。このとき INTRXD0 割り込み要求が発生します。

UART0SR を読み出したときに UART0SR<FERR> が "1" だった場合、その後 RD0BUF をリードすると UART0SR<FERR> は "0" にクリアされます。

UART0SR を読み出した後に、UART0SR<FERR> が "1" にセットされた場合は、その後 RD0BUF を読み出しても UART0SR<FERR> は "0" にクリアされません。この場合は、再度 UART0SR を読み出してから RD0BUF を読み出すと UART0SR<FERR> が "0" にクリアされます。





図 18-11 フレーミングエラーの発生

18.12.3 オーバランエラー

RD0BUF から受信データを読み出す前に、次のデータの受信が全ビット完了するとオーバランエラーフラグ UART0SR<OERR>が"1"にセットされ、INTRXD0 割り込み要求が発生します。オーバランエラーが発生したときの受信データは破棄され、先に受信したデータが保持されます。その後、UART0SR<OERR>が"1"の状態で続けてデータを受信しても INTRXD0 割り込み要求は発生せず、受信されたデータも破棄されます。(図 18-12)

なお、破棄された受信データのパリティエラーおよびフレーミングエラーは検出されません(エラーフラグはセットされません)。つまり UART0SR の読み出しで、オーバランエラーと同時に検出されたこれらのエラーは、先に受信したデータ(RD0BUF に格納されているデータ)で発生したエラーとなります。(図 18-13)

UART0SR を読み出したときに UART0SR<OERR>が"1"だった場合、その後 RD0BUF をリードすると UART0SR<OERR>は"0"にクリアされます。(図 18-14)

UART0SR を読み出した後に、UART0SR<OERR>が"1"にセットされた場合は、その後 RD0BUF を読み出しても UART0SR<OERR>は"0"にクリアされません。この場合は、再度 UART0SR を読み出してから RD0BUF を読み出すと UART0SR<OERR>が"0"にクリアされます。(図 18-14)




図 18-12 INTRXD0 割り込み要求の発生





図 18-13 オーバランエラー発生時のフレーミング/パリティエラーフラグ




図 18-14 オーバランエラーフラグのクリア

18.12.4 受信バッファフル

受信データを RD0BUF に取り込むと UART0SR<RBFL>が"1"にセットされます。

UART0SR を読み出したときに UART0SR<RBFL>が"1"だった場合、その後 RD0BUF をリードすると UART0SR<RBFL>は"0"にクリアされます。

UART0SR を読み出した後に、UART0SR<RBFL>が"1"にセットされた場合は、その後 RD0BUF を読み出しても UART0SR<RBFL>は"0"にクリアされません。この場合は、再度 UART0SR を読み出してから RD0BUF を読み出すと UART0SR<RBFL>が"0"にクリアされます。




図 18-15 受信バッファフルの発生

18.12.5 送信ビジーフラグ

TD0BUF 内に待機中のデータがないとき (UART0SR<TBFL>="0"のとき)に送信が終了すると UART0SR<TBSY>が"0"にクリアされます。TD0BUF にデータを書き込んだ後、送信が開始されると UART0SR<TBSY>は"1"にセットされます。このとき INTTXD0 割り込み要求が発生します。




図 18-16 送信ビジーフラグと送信バッファフルの発生

18.12.6 送信バッファフル

TD0BUF にデータが存在しないとき、つまり TD0BUF のデータが送信シフトレジスタに転送され送信が開始されるとき UART0SR<TBFL>が"0"にクリアされます。このとき INTTXD0 割り込み要求が発生します。

TD0BUF にデータを書き込むと UART0SR<TBFL>は"1"にセットされます。




図 18-17 送信バッファフルの発生

18.13 受信処理

図18-18に受信処理例を示します。また同処理でのフラグ判定内容を表18-10、表18-11に示します。

フレーミングエラー、パリティエラーが検出された場合は、受信したデータの値に誤りがあります。RD0BUFから読み出した受信データは読み捨てて、再受信を行うなどのエラー処理を行ってください。

オーバランエラーが検出された場合は、受信データに取りこぼしが発生しています。取りこぼししたデータ数は判断できませんので、転送の最初から再受信を行うなどのエラー処理を行ってください。基本的にオーバランエラーが発生するのは、データの転送速度に対して内部のソフトウェア処理が追従できていないことが原因ですので、転送ボーレートを遅くしたり、フロー制御を行うようソフトウェアを変更することを推奨します。




図18-18 受信処理例

注1) INTRXDO割り込みサービスルーチンの中で多重割り込みを使用する場合はUART0SRおよびRD0BUFの読み出し後に割り込みを許可することを推奨します。

表18-10 受信割り込みを使用しない場合のフラグ判定

RBFL	FERR/PERR	OERR	状態
0	-	0	データ未受信
0	-	1	前回のデータ受信処理中にデータの取りこぼしが発生した (前回のデータ受信処理で、UART0SRを読み出してからRD0BUFを読み出すまでの間に次のデータの受信が完了した)
1	0	0	正常に受信が完了
1	0	1	正常に受信が完了したが、データの取りこぼしが発生した
1	1	0	受信したデータの値に誤りがある
1	1	1	受信したデータの値に誤りがあり、かつデータの取りこぼしが発生した

表 18-11 受信割り込みを使用した場合のフラグ判定

FERR/PERR	OERR	状態
0	0	正常に受信が完了
0	1	正常に受信が完了したが、データの取りこぼしが発生した
1	0	受信したデータの値に誤りがある
1	1	受信したデータの値に誤りがあり、かつデータの取りこぼしが発生した

18.14 AC 特性

18.14.1 IrDA 特性

(V_{SS} = 0 V, Topr = -40 ~ 85°C)

項目	条件	Min	Typ.	Max	単位
TXD 出力パルス時間 (RT クロック ×(3/16))	転送ボーレート = 2400bps	-	78.13	-	μs
	転送ボーレート = 9600bps	-	19.53	-	
	転送ボーレート = 19200bps	-	9.77	-	
	転送ボーレート = 38400bps	-	4.88	-	
	転送ボーレート = 57600bps	-	3.26	-	
	転送ボーレート = 115200bps	-	1.63	-	

第 19 章 同期式シリアルインタフェース(SIO)

TMP89FW24A は、クロック同期方式の高速 8 ビット シリアルインタフェースを 2ch 内蔵しています。

本章はシリアルインタフェース 0 の説明となります。シリアルインタフェース 1 については表 19-1、表 19-2 に従って SFR アドレス、端子名を読み替えてください。

表 19-1 SFR アドレス割り付け

	SIOxCR (アドレス)	SIOxSR (アドレス)	SIOxBUF (アドレス)
シリアルインタフェース 0	SIO0CR (0x0001F)	SIO0SR (0x00020)	SIO0BUF (0x00021)
シリアルインタフェース 1	SIO1CR (0x00F70)	SIO1SR (0x00F71)	SIO1BUF (0x00F72)

表 19-2 端子名

	シリアルクロック 入出力端子	シリアルデータ 入力端子	シリアルデータ 出力端子
シリアルインタフェース 0	SCLK0 端子	SI0 端子	SO0 端子
シリアルインタフェース 1	SCLK1 端子	SI1 端子	SO1 端子

19.1 構成




図 19-1 シリアルインタフェース

注) シリアルインタフェース入出力は I/O ポートと兼用となっていますので、シリアルインタフェース用の端子として機能させるためには I/O ポートのレジスタ設定が必要です。詳しくは I/O ポートの章を参照してください。

19.2 制御

同期式シリアルインタフェース SIO0 は、低消費電力レジスタ(POFFCR2)、シリアルインタフェースデータバッファレジスタ(SIO0BUF)、シリアルインタフェース制御レジスタ(SIO0CR)、シリアルインタフェースステータスレジスタ(SIO0SR)で制御されます。

低消費電力レジスタ 2 制御

POFFCR2 (0x00F76)	7	6	5	4	3	2	1	0
Bit Symbol	LCDEN	-	RTCEN	-	-	-	SIO1EN	SIO0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

LCDEN	LCD 制御	0	Disable
		1	Enable
RTCEN	RTC 制御	0	Disable
		1	Enable
SIO1EN	SIO1 制御	0	Disable
		1	Enable
SIO0EN	SIO0 制御	0	Disable
		1	Enable

シリアルインタフェースバッファレジスタ

SIO0BUF (0x00021)	7	6	5	4	3	2	1	0
Bit Symbol	SIO0BUF							
Read/Write	R							
リセット後	0	0	0	0	0	0	0	0

シリアルインタフェースバッファレジスタ

SIO0BUF (0x00021)	7	6	5	4	3	2	1	0
Bit Symbol	SIO0BUF							
Read/Write	W							
リセット後	1	1	1	1	1	1	1	1

注 1) SIO0BUF は、送受信兼用のデータバッファです。読み出しが行うと、常に最後に受信したデータが読み出されます。ただし、一度もデータを受信していない場合は"0"が読み出されます。書き込みを行うと、送信データとして処理を行います。

シリアルインタフェース制御レジスタ

SIO0CR (0x0001F)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	SIOEDG	SIOCKS			SIODIR	SIOS	SIOM	
	リセット後	0	0	0	0	0	0	0	0

SIOEDG	転送エッジ選択	0	0:立上りエッジでデータの受信、立下りエッジでデータの送信 1:立上りエッジでデータの送信、立下りエッジでデータの受信
		1	NORMAL1/2, IDLE1/2 モード
SIOCKS	シリアルクロックの選択 [Hz]	000	fcgck/2 ⁹
		001	fcgck/2 ⁸
		010	fcgck/2 ⁷
		011	fcgck/2 ⁶
		100	fcgck/2 ⁵
		101	fcgck/2 ⁴
		110	fcgck/2 ³
		111	fs/2 ³ 外部クロック入力
SIODIR	転送フォーマット(MSB/LSB)の選択	0	LSB ファースト(ビット 0 から転送) 1 MSB ファースト(ビット 7 から転送)
SIOS	転送動作の開始/終了指示	0	0:動作終了(予約停止) 1:動作開始
SIOM	転送モードの選択&動作	00	動作停止(強制停止)
		01	8 ビット送信モード
		10	8 ビット受信モード
		11	8 ビット送受信モード

注 1) fcgck: ギアクロック[Hz]、fs: 低周波クロック[Hz]

注 2) SIOS に"1"を書き込んで動作を開始した後は、SIO0SR<SIOF>が"0"になるまで、SIOEDG、SIOCKS、SIODIR への書き込みは無効となります(ただし、SIOS を"0"から"1"に変更する際に、同時に SIOEDG、SIOCKS、SIODIR を変更することはできます)。

注 3) SIOS に"1"を書き込んで動作を開始した後は、SIOF が"0"になるまで、SIOM には"00"以外の値は書き込めなくなります("01" ~ "11"の値を書き込んでも無視されます)。動作中、転送モードの変更を行うことはできません。

注 4) SIOM が"00"(動作停止)のとき、SIOS に"1"を書き込んでも、SIOS は"0"のままとなります。

注 5) SLOW1/2, SLEEP1 モードで SIO を使用するときは、必ず SIOCKS に"110"を設定してください。SIOCKS にそれ以外の設定を行った場合、SIO は動作しません。SLOW1/2 または SLEEP1 モードで SIO を使用する場合、あらかじめ SIOCKS="110"で通信を行うか、または SIO を停止してから SIOCKS の変更を行ってください。

注 6) STOP/IDLE0/SLEEP0 モードを起動すると、SIOM は自動的に"00"にクリアされ、SIO は動作を停止します。同時に、SIOS も"0"にクリアされます。ただし、SIOEDG、SIOCKS、SIODIR の設定値は保持されます。

シリアルインタフェースステータスレジスタ

SIO0SR (0x00020)	7	6	5	4	3	2	1	0
Bit Symbol	SIOF	SEF	OERR	REND	UERR	TBFL	-	-
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	0	0	0	0	0

SIOF	シリアル転送動作状態モニタ	0 1	転送中でない 転送中
SEF	シフト動作状態モニタ	0 1	シフト動作中でない シフト動作中
OERR	受信オーバーランエラーフラグ	0 1	オーバーランエラー無し オーバーランエラーが少なくとも1回は発生した
REND	受信完了フラグ	0 1	前回受信データ読み出し後、データを受信していない 少なくとも1回のデータ受信が行われた
UERR	送信アンダーランエラーフラグ	0 1	送信アンダーランエラー無し 送信アンダーランエラーが少なくとも1回は発生した
TBFL	送信バッファフルフラグ	0 1	送信バッファは空 送信バッファに未送信データが格納されている

- 注 1) OERR、UERR フラグは、SIO0SR を読み出すとクリアされます。
- 注 2) REND フラグは、SIO0BUF を読み出すとクリアされます。
- 注 3) SIO0CR<SIOM>に"00"を書き込むと、動作中であるかどうかに関わらず、SIO0SR の各ビットはすべて"0"にクリアされます。また、STOP/IDLE0/SLEEP0 モードが起動された場合も、自動的に SIOM が"00"にクリアされ、このときも、SIO0SR の各ビットはすべて"0"にクリアされます。
- 注 4) SIO0SR に対してリード命令を実行すると、ビット 1~0 は"0"が読み出されます。

19.3 低消費電力機能

シリアルインターフェース0は、シリアルインターフェース機能を使用しないとき、低消費電力レジスタ(POFFCR2)によって不要な電力を抑える機能を持っています。

POFFCR2<SIO0EN>を"0"に設定すると、シリアルインターフェース0への基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのときシリアルインターフェース機能が使用できなくなります。POFFCR2<SIO0EN>を"1"に設定すると、シリアルインターフェース0へ基本クロックが供給(Enable)されシリアルインターフェース機能が使用可能になります。

リセット後、POFFCR2<SIO0EN>は"0"に初期化されますので、シリアルインターフェース機能は使用不可の設定となります。よって初めてシリアルインターフェース機能を使用するときは、プログラムの初期設定(シリアルインターフェースの制御レジスタを操作する前)で必ず POFFCR2<SIO0EN>を"1"に設定してください。

なお、シリアルインターフェースの動作中は POFFCR2<SIO0EN>を"0"に変更しないでください。変更した場合シリアルインターフェース0が予期せぬ動作をする場合があります。

19.4 機能

19.4.1 転送フォーマット

転送フォーマットは、SIO0CR<SIODIR>によって MSB ファーストか LSB ファーストを選択することができます。SIO0CR <SIODIR>に"0"を設定すると、転送フォーマットは LSB ファーストとなります。この場合、シリアルデータは最下位ビットから順に転送されます。

SIO0CR<SIODIR>に"1"を設定すると、転送フォーマットは MSB ファーストとなります。この場合、シリアルデータは最上位ビットから順に転送されます。

19.4.2 シリアルクロック

シリアルクロックは、SIO0CR<SIOCKS>によって選択することができます。

SIO0CR<SIOCKS>に"000" ~ "110"を設定すると、シリアルクロックは内部クロックが選択されます。この場合、シリアルクロックは SCLK0 端子から出力されます。シリアルデータはこの SCLK0 端子出力のエッジに同期して転送が行われます。

SIO0CR<SIOCKS>に"111"を設定すると、シリアルクロックは外部クロックが選択されます。この場合、シリアルクロックは外部から SCLK0 端子に入力する必要があります。シリアルデータはこの外部クロックのエッジに同期して転送が行われます。

シリアルデータの転送エッジは、外部クロック/内部クロック共に選択することができます。詳細は「19.4.3 転送エッジ選択」を参照してください。

表 19-3 転送ボーレート

SIO0CR <SIOCKS>	シリアルクロック [Hz]		fcgck=4MHz		fcgck=8MHz		fcgck=10MHz		fs=32.768kHz	
	NORMAL 1/2, IDLE1/2 モード	SLOW1/2, SLEEP1 モード	1 ビット 時間(μs)	ボーレート (bps)						
000	fcgck/2 ⁹	-	128	7.813k	64	15.625k	51.2	19.531k	-	-
001	fcgck/2 ⁶	-	16	62.5k	8	125k	6.4	156.25k	-	-
010	fcgck/2 ⁵	-	8	125k	4	250k	3.2	312.5k	-	-
011	fcgck/2 ⁴	-	4	250k	2	500k	1.6	625k	-	-
100	fcgck/2 ³	-	2	500k	1	1M	0.8	1.25M	-	-
101	fcgck/2 ²	-	1	1M	0.5	2M	0.4	2.5M	-	-
110	fcgck/2	fs/2 ³	0.5	2M	0.25	4M	0.2	5M	244	4k

19.4.3 転送エッジ選択

シリアルデータの転送エッジは、SIOCR<SIOEDG>によって選択することができます。

表 19-4 転送エッジ選択

SIO0CR<SIOEDG>	データ送信	データ受信
0	立ち下がりエッジ	立ち上がりエッジ
1	立ち上がりエッジ	立ち下がりエッジ

SIOCR<SIOEDG>が"0"のとき、データの送信はクロックの立ち下がりエッジ、データの受信はクロックの立ち上がりエッジに同期して行われます。

SIOCR<SIOEDG>が"1"のとき、データの送信はクロックの立ち上がりエッジ、データの受信はクロックの立ち下がりエッジに同期して行われます。




図 19-2 転送エッジ

注) 外部クロック入力を使用する場合、8bit 目の受信エッジと、次の転送の 1bit 目の送信エッジの間は $4/f_{cgck}$ 以上必要となります。




図 19-3 バイト間インターバル時間

19.5 転送モード

19.5.1 8 ビット送信モード

SIO0CR<SIOM>に"01"を設定すると、8 ビット送信モードになります。

19.5.1.1 設定

送信を開始する前に、あらかじめ SIO0CR<SIOEDG>で転送エッジ、SIO0CR<SIODIR>で転送フオーマット、SIO0CR<SIOCKS>でシリアルクロックを選択しておきます。シリアルクロックとして内部クロックを使用する場合は、SIO0CR<SIOCKS>にて適切なシリアルクロックを選択してください。シリアルクロックとして外部クロックを使用する場合は、SIO0CR<SIOCKS>に"111"を設定してください。

SIO0CR<SIOM>に"01"を設定し、8 ビット送信モードを選択します。

SIO0BUF に 1 バイト目の送信データを書き込んだ後、SIO0CR<SIOS>に"1"を設定すると送信が開始されます。

SIO0CR<SIOEDG>, SIOCKS, SIODIR>は、シリアル通信の動作中、すなわち SIO0SR<SIOF>="1" のときには書き込みは無効となりますので、これらの設定はシリアル通信が停止中におこなってください。シリアル通信の動作中(SIO0SR<SIOF>="1")は、SIO0CR<SIOM>に"00"または SIO0CR<SIOS>に"0"の書き込みだけが有効となります。

19.5.1.2 送信開始

SIO0BUF にデータを書き込んだ後、SIO0CR<SIOS>に"1"を設定すると送信が開始されます。送信データは SIO0BUF からシフトレジスタに転送され、SIO0CR<SIOEDG>, SIOCKS, SIODIR>の設定に従って、SO0 端子からシリアルデータとして送信されます。なお、SIO0BUF に送信データを書き込まずに送信を開始した場合、シリアルデータは不定となります。

内部クロック動作の場合、指定したボーレートのシリアルクロックが SCLK0 端子から出力されます。外部クロック動作の場合、外部から SCLK0 端子にクロックを供給する必要があります。

SIO0CR<SIOS>に"1"を設定すると、自動的に SIO0SR<SIOF>, SEF>が"1"にセットされ、INTSIO0 割り込み要求が発生します。

SIO0SR<SEF>は、8 ビット目のシリアルデータを出力するタイミングで"0"にクリアされます。

19.5.1.3 送信バッファとシフト動作

シリアル通信の動作中、シフトレジスタが空のときに SIO0BUF へ書き込みを行うと、SIO0BUF への書き込み値はすぐにシフトレジスタに転送されます。このとき SIO0SR<TBFL>は"0"のままとなります。

シフトレジスタにデータが残っているときに SIO0BUF への書き込みを行うと、SIO0SR<TBFL>が"1"にセットされます。このとき SIO0BUF への更なる書き込みを行うと、SIO0BUF の内容は新しい書き込み値で上書きされます。従って、SIO0BUF にデータを書き込むときは、必ず SIO0SR<TBFL>が"0"になっていることを確認してから行ってください。

19.5.1.4 送信完了時の動作

データの送信が完了した際、動作クロックおよび SIO0SR<TBFL>の状態によって動作が変わります。

(1) 内部クロック使用、SIO0SR<TBFL>="0"の場合

データの送信が完了すると、SCLK0 端子は初期状態、SO0 端子は"H" レベルになります。SIO0SR<SEF>は"0"のままとなります。内部クロックの場合、次の送信データを SIO0BUF に書き込むまでシリアルクロック、データの出力を停止します(自動ウェイト)。

次に SIO0BUF への書き込みを行うと、SIO0SR<SEF>が"1"にセットされ、SCLK0 端子からシリアルクロックを出力し送信が再開されます。送信再開時に INTSIO0 割り込み要求が発生します。

(2) 外部クロック使用、SIO0SR<TBFL>="0"の場合

データの送信が完了すると、SO 端子は最後に出力した値を保持します。データの送信が完了した後、外部から SCLK0 端子にシリアルクロックを入力すると、不定値が送信され、送信アンダーランエラーフラグ SIO0SR<UERR>が"1"にセットされます。

送信アンダーランエラーが発生した際、不定値を送信している間は、SIO0BUF への書き込みを行わないでください(SIO0CR<SIOS>を"0"にして終了するか、または SIO0CR<SIOM>に"00"を設定し強制停止することを推奨します)。

送信アンダーランエラーフラグ SIO0SR<UERR>は、SIO0SR を読み出すとクリアされます。

(3) 内部/外部クロック共通、SIO0SR<TBFL>="1"の場合

データの送信が完了すると、SIO0SR<TBFL>は"0"にクリアされ、SIO0BUF のデータをシフトレジスタに転送して次の送信を開始します。このとき SIO0SR<SEF>は"1"にセットされ、INTSIO0 割り込み要求が発生します。

19.5.1.5 送信終了

送信を終了するには、SIO0CR<SIOS>に"0"を設定します。SIO0SR<SEF>が"0"のとき、すなわちシフト動作中で無い場合は、すぐに動作が停止され、INTSIO0 割り込み要求が発生します。SIO0SR<SEF>が"1"のときは、シフトレジスタのデータをすべて送信してから動作を停止します(予約停止)。このときも、INTSIO0 割り込み要求が発生します。

送信動作が完了すると、SIO0SR<SIOF、SEF、TBFL>は"0"にクリアされます。その他の SIO0SR のレジスタは値が保持されます。

内部クロックを使用していた場合、SO0 端子レベルは自動的に"H" レベルに戻ります。外部クロックを使用していた場合、SO0 端子レベルは最後に出力した値を保持します。SO0 端子レベルを"H"に戻すには、停止中に SIO0CR<SIOM>に"00"を書き込んでください。

また、動作中に SIO0CR<SIOM>に"00"を設定することにより、送信を強制的に終了させることができます。SIO0CR<SIOM>に"00"を設定すると、SIO0SR<SEF>の値に関わらず、SIO0CR<SIOS>および SIO0SR は"0"にクリアされ、SIO は動作を停止します。SO0 端子レベルは"H"となり、また、内部クロックを選択していた場合、SCLK0 端子は初期レベルに戻ります。




図 19-4 8 ビット送信モード(内部クロック、予約停止)




図 19-5 8 ビット送信モード(内部クロック、強制停止)




図 19-6 8 ビット送信モード(外部クロック、予約停止)




図 19-7 8 ビット送信モード(外部クロック、強制停止)




図 19-8 8 ビット送信モード(外部クロック、送信アンダーランエラー発生)

19.5.2 8ビット受信モード

SIO0CR<SIOM>に"10"を設定すると、8ビット受信モードになります。

19.5.2.1 設定

送信モードと同様、受信動作を開始する前に、あらかじめ SIO0CR<SIOEDG>で転送エッジ、SIO0CR<SIODIR>で転送フォーマット、SIO0CR<SIOCKS>でシリアルクロックを選択しておきます。シリアルクロックとして内部クロックを使用する場合は、SIO0CR<SIOCKS>にて適切なシリアルクロックを選択してください。シリアルクロックとして外部クロックを使用する場合は、SIO0CR<SIOCKS>に"111"を設定してください。

SIO0CR<SIOM>に"10"を設定し、8ビット受信モードを選択します。

SIO0CR<SIOS>に"1"を設定すると受信が開始されます。

SIO0CR<SIOEDG>、SIOCKS、SIODIR>は、シリアル通信の動作中、すなわちSIO0SR<SIOF>="1"のときには書き込みは無効となりますので、これらの設定はシリアル通信が停止中におこなってください。シリアル通信の動作中(SIO0SR<SIOF>="1")は、SIO0CR<SIOM>に"00"またはSIOCR<SIOS>に"0"の書き込みだけが有効となります。

19.5.2.2 受信開始

SIO0CR<SIOS>に"1"を設定することにより受信が開始されます。外部からのシリアルデータは、SIO0CR<SIOEDG>、SIOCKS、SIODIR>の設定に従ってSIO端子からシフトレジスタに取り込まれます。

内部クロック動作の場合、指定したボーレートのシリアルクロックがSCLK0端子から出力されます。外部クロック動作の場合、外部からSCLK0端子にクロックを供給する必要があります。

SIO0CR<SIOS>に"1"を設定すると、自動的にSIO0SR<SIOF、SEF>が"1"にセットされます。

19.5.2.3 受信完了時の動作

データの受信が完了すると、シフトレジスタからSIO0BUFへデータが転送され、INTSIO0割り込み要求が発生します。また、受信完了フラグSIO0SR<REND>が"1"にセットされます。

内部クロック動作の場合、受信データがSIO0BUFから読み出されるまで、シリアルクロックの出力を停止します(自動ウェイット)。このとき、SIO0SR<SEF>は"0"になります。受信データをSIO0BUFから読み出すと、SIO0SR<SEF>は"1"にセットされ、シリアルクロックの出力が再開され、受信動作を継続します。

外部クロック動作の場合、受信データをSIO0BUFから読み出さなくても継続して受信することができます。この場合、次のデータ受信が完了するまでにSIO0BUFからデータを読み出してください。SIO0BUFからデータを読み出す前に、次のデータ受信が完了すると、オーバランエラーフラグSIO0SR<OERR>が"1"にセットされます。オーバランエラーが発生したときは、SIO0CR<SIOM>に"00"を設定し受信動作を中断してください。オーバランエラーが発生したときの受信データは破棄されますが、SIO0BUFはオーバランエラーが発生する前に受信したデータの値を保持します。

SIO0SR<REND>は、SIO0BUFからデータを読み出すと"0"にクリアされます。また、SIO0SR<OERR>はSIO0SRを読み出すとクリアされます。

19.5.2.4 受信終了

受信を終了するには、SIO0CR<SIOS>に"0"を設定します。SIO0SR<SEF>が"0"のとき、すなわちシフト動作中で無い場合、すぐに動作が停止されます。送信モードと異なり、このとき INTSIO0 割り込み要求は発生しません。

SIO0SR<SEF>が"1"のときは、8 ビットのデータ受信が完全に完了してから動作を停止します(予約停止)。このとき、INTSIO0 割り込み要求が発生します。

動作停止が完了すると、SIO0SR<SIOF、SEF>は"0"にクリアされます。その他の SIO0SR のレジスタは値が保持されます。

また、動作中に SIO0CR<SIOM>に"00"を設定することにより、受信を強制的に終了させることができます。SIO0CR<SIOM>に"00"を設定すると、SIO0SR<SEF>の値に関わらず、SIO0CR<SIOS>および SIO0SR は"0"にクリアされ、SIO は動作を停止します。内部クロックを選択していた場合、SCLK0 端子は初期レベルに戻ります。




図 19-9 8 ビット受信モード(内部クロック、予約停止)




図 19-10 8 ビット受信モード(内部クロック、強制停止)




図 19-11 8 ビット受信モード(外部クロック、予約停止)




図 19-12 8 ビット受信モード(外部クロック、強制終了)




図 19-13 8 ビット受信モード(外部クロック、オーバランエラー発生)

19.5.3 8ビット送受信モード

SIO0CR<SIOM>に"11"を設定すると、8ビット送受信モードになります。

19.5.3.1 設定

送受信動作を開始する前に、あらかじめ SIO0CR<SIOEDG>で転送エッジ、SIO0CR<SIODIR>で転送フォーマット、SIO0CR<SIOCKS>でシリアルクロックを選択しておきます。シリアルクロックとして内部クロックを選択する場合は、SIO0CR<SIOCKS>にて適切なシリアルクロックを選択してください。シリアルクロックとして外部クロックを使用する場合は、SIO0CR<SIOCKS>に"111"を設定してください。

SIO0CR<SIOM>に"11"を設定し、8ビット送受信モードを選択します。

SIO0BUF に 1 バイト目の送信データを書き込んだ後、SIO0CR<SIOS>に"1"を設定すると送受信が開始されます。

SIO0CR<SIOEDG>、SIOCKS、SIODIR>は、シリアル通信の動作中、すなわち SIO0SR<SIOF>="1" のときには書き込みは無効となりますのでこれらの設定はシリアル通信が停止中におこなってください。シリアル通信の動作中(SIO0SR<SIOF>="1")は、SIO0CR<SIOM> に"00" または SIOCR<SIOS> に"0" の書き込みだけが有効となります。

19.5.3.2 送受信開始

SIO0BUF にデータを書き込んだ後、SIO0CR<SIOS>に"1"を設定すると送受信が開始されます。送信データは SIO0BUF からシフトレジスタに転送され、SIO0CR<SIOEDG>、SIOCKS、SIODIR> の設定に従って、SO0 端子からシリアルデータが送信されます。同時に、SIO0CR<SIOEDG>、SIOCKS、SIODIR> の設定に従って SI0 端子からシリアルデータが受信されます。

内部クロック動作の場合、指定したボーレートのシリアルクロックが SCLK0 端子から出力されます。外部クロック動作の場合、外部から SCLK0 端子にクロックを供給する必要があります。

なお、SIO0BUF に送信データを書き込まずに送受信を開始した場合、送信データは不定となります。

SIO0CR<SIOS> に"1" を設定すると、自動的に SIO0SR<SIOF、SEF>が"1"にセットされ、INTSIO0 割り込み要求が発生します。

SIO0SR<SEF>は、8ビット目のデータを受信すると、"0"にクリアされます。

19.5.3.3 送信バッファとシフト動作

シリアル通信の動作中、シフトレジスタが空のときに SIO0BUF へ書き込みを行うと、SIO0BUF への書き込み値はすぐにシフトレジスタに転送されます。このとき SIO0SR<TBFL> は"0"のままとなります。

シフトレジスタにデータが残っているときに SIO0BUF への書き込みを行うと、SIO0SR<TBFL> が"1"にセットされます。このとき SIO0BUF への更なる書き込みを行うと、SIO0BUF の内容は新しい書き込み値で上書きされます。従って、SIO0BUF にデータを書き込むときは、必ず SIO0SR<TBFL> が"0"になっていることを確認してから行ってください。

19.5.3.4 送受信完了時の動作

データの送受信が完了すると、SIO0SR<REND>が"1"にセットされ、INTSIO0 割り込み要求が発生します。また、動作クロックによって動作が変わります。

(1) 内部クロック使用

SIO0SR<TBFL>="1"の場合、SIO0SR<TBFL>="0"にクリアされ、送受信は継続されます。また、SIO0SR<REND>がすでに"1"だった場合、SIO0SR<OERR>が"1"にセットされます。

SIO0SR<TBFL>="0"の場合、送受信は中断されます。SCLK0 端子は初期状態、SO0 端子は"H" レベルになります。SIO0SR<SEF>は"0"のままとなります。次に SIO0BUF への書き込みが行われると、SIO0SR<SEF>が"1"にセットされ、SCLK0 端子からクロックを出力し、送受信が再開されます。従って、受信データを確認するためには、SIO0BUF へデータを書き込む前に、受信データを SIO0BUF から読み出してください。

(2) 外部クロック使用

送受信は継続されます。SIO0BUF への書き込みが無いまま、外部からシリアルクロックが入力された場合、前回 SIO0BUF に設定したデータの値が再び送信されます。このとき、送信アンダーランエラーフラグ SIO0SR<UERR>が"1"にセットされます。

SIO0BUF から読み出しが行われる前、すなわち SIO0SR<REND>="1"の状態で次の 8 ビットデータの受信が完了すると、SIO0SR<OERR>が"1"にセットされます。

19.5.3.5 送受信終了

送受信を終了するには、SIO0CR<SIOS>に"0"を設定します。SIO0SR<SEF>が"0"のとき、すなわちシフト動作中で無い場合、すぐに動作が停止されます。送信モードと異なり、このとき INTSIO0 割り込み要求は発生しません。

SIO0SR<SEF>が"1"のときは、8 ビットデータの受信が完全に完了してから動作を停止します。このときは、INTSIO0 割り込み要求が発生します。

動作停止が完了すると、SIO0SR<SIOF、SEF、TBFL>は"0"にクリアされます。その他の SIO0SR のレジスタは値が保持されます。

内部クロックを使用していた場合、SO0 端子レベルは自動的に"H" レベルに戻ります。外部クロックを使用していた場合、SO0 端子レベルは最後に出力した値を保持します。SO0 端子レベルを"H"に戻すには、停止中に SIO0CR<SIOM>に"00"を書き込んでください。

また、動作中に SIO0CR<SIOM>に"00"を設定することにより、送受信を強制的に終了させることができます。SIO0CR<SIOM>に"00"を設定すると、SIO0SR<SEF>の値に関わらず、SIO0CR<SIOS>および SIO0SR は"0"にクリアされ、SIO は動作を停止します。SO0 端子レベルは"H"となり、また、内部クロックを選択していた場合、SCLK0 端子は初期レベルに戻ります。




図 19-14 8 ビット送受信モード(内部クロック、予約停止)




図 19-15 8 ビット送受信モード(外部クロック、予約停止)




図 19-16 8 ビット送受信モード(外部クロック、送信アンダーランエラー発生、オーバランエラー発生)

19.6 AC 特性




図 19-17 AC 特性

(V_{SS} = 0 V, V_{DD} = 4.5 V ~ 5.5 V, Topr = -40 ~ 85°C)

項目	記号	条件	Min	Typ.	Max	単位
SCLK サイクル時間	t _{SCY}	内部クロック動作時 SI 端子、SCLK 端子負荷容量 = 100pF	2 / fcgck	—	—	ns
SCLK "L"パルス幅	t _{SCYL}		1 / fcgck -25	—	—	
SCLK "H"パルス幅	t _{SCYH}		1 / fcgck -15	—	—	
SI 入力セットアップ時間	t _{SIS}		60	—	—	
SI 入力ホールド時間	t _{SIH}		35	—	—	
SO 出力遅延時間	t _{SOD}		-50	—	50	
SCLK サイクル時間	t _{SCY}		2 / fcgck	—	—	
SCLK "L"パルス幅	t _{SCYL}	外部クロック動作時 SO 端子、SCLK 端子負荷容量 = 100pF	1 / fcgck	—	—	
SCLK "H"パルス幅	t _{SCYH}		1 / fcgck	—	—	
SI 入力セットアップ時間	t _{SIS}		50	—	—	
SI 入力ホールド時間	t _{SIH}		50	—	—	
SO 出力遅延時間	t _{SOD}		0	—	60	
SCLK 低レベル入力電圧	t _{SCLKL}		0	—	V _{DD} × 0.30	V
SCLK 高レベル入力電圧	t _{SCLKH}		V _{DD} × 0.70	—	V _{DD}	




図 19-18 バイト間インターバル時間

第 20 章 シリアルバスインターフェース (SBI)

TMP89FW24A は、シリアルバスインターフェース(SBI)を 1 チャネル内蔵しています。

シリアルバスインターフェースは、I²C バスに準拠したシリアル通信に対応しています。

クロック同期化機能、アービトレーション機能をもち、1 つのバス上に複数のマスタが接続されるマルチマスタに対応しています。

また独自フォーマットのフリーデータフォーマットに対応しています。

20.1 通信フォーマット

20.1.1 I²C バス

I²C バスは SDA0 端子と SCL0 端子を通して、デバイスがバスに接続されるバスで、複数のデバイスと通信が可能です。




図 20-1 デバイスの接続

通信は、マスタとスレーブの間で行われます。

マスタはバスに接続されているスレーブに対して、スタートコンディション、スレーブアドレス、方向ビット、ストップコンディションを送信、データの送信、受信を行います。


スレーブはマスタから送信してきた前記の状態をハードウェアにより検出し、データの受信、送信を行います。

シリアルバスインターフェースで通信可能な I²C バスのデータフォーマットは図 1-2 の通りです。


I²C バス規格で定められている機能のうち、下記の機能については対応できません。

1. スタートバイト
2. 10 ビットアドレス指定
3. SDA 端子、SCL 端子の立ち下がりエッジスロープコントロール

(a) アドレッシングフォーマット



(b) アドレッシングフォーマット (再スタートあり)



S : スタートコンディション
R/W : 方向ビット
ACK : アクノリッジビット
P : ストップコンディション


図 20-2 I²C バスのデータフォーマット

20.1.2 フリーデータフォーマット

フリーデータフォーマットは、1つのマスタと1つのスレーブ同士の通信です。

フリーデータフォーマットでは、スレーブアドレス、方向ビットはデータとして扱われます。

(a) フリーデータフォーマット



S : スタートコンディション
R/W : 方向ビット
ACK : アクノリッジビット
P : ストップコンディション

図 20-3 フリーデータフォーマット

20.2 構成




図 20-4 シリアルバスインタフェース 0 (SBI0)

20.3 制御

シリアルバスインターフェースの制御および動作状態のモニタは、以下のレジスタで行います。

- シリアルバスインターフェース制御レジスタ1 (SBI0CR1)
- シリアルバスインターフェース制御レジスタ2 (SBI0CR2)
- シリアルバスインターフェースステータスレジスタ2 (SBI0SR2)
- シリアルバスインターフェースデータバッファレジスタ (SBI0DBR)
- I²Cバスアドレスレジスタ (I2C0AR)

また、シリアルバスインターフェースを使用していないときに不要な電力を押さえる低消費電力レジスタを持っています。

低消費電力レジスタ1制御

P0FFCR1 (0x00F75)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	SBI0EN	-	UART2EN	UART1EN	UART0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

SBI0EN	I2C0 制御	0	Disable
		1	Enable
UART2EN	UART2 制御	0	Disable
		1	Enable
UART1EN	UART1 制御	0	Disable
		1	Enable
UART0EN	UART0 制御	0	Disable
		1	Enable

シリアルバスインターフェース制御レジスタ1

SBI0CR1 (0x00022)	7	6	5	4	3	2	1	0
Bit Symbol	BC			ACK	NOACK	SCK		
Read/Write	R/W			R/W	R/W	R/W		
リセット後	0	0	0	0	0	0	0	0

BC	データビット数の選択	BC	ACK = 0 のとき		ACK = 1 のとき	
			データ転送のクロック数	データビット数	データ転送のクロック数	データビット数
BC	データビット数の選択	000:	8	8	9	8
		001:	1	1	2	1
		010:	2	2	3	2
		011:	3	3	4	3
		100:	4	4	5	4
		101:	5	5	6	5
		110:	6	6	7	6
		111:	7	7	8	7
ACK	ACKノリッジのためのクロック発生/カウントの選択	ACK	マスター モード		スレーブ モード	
		0:	ACKノリッジのためのクロックを発生せず、データ転送終了で、INTSBI割り込み要求を発生する。(非ACKノリッジメントモード)		データ転送終了でINTSBI割り込み要求を発生する。(非ACKノリッジメントモード)	
		1:	データ転送終了後、ACKノリッジのためのクロックを発生し、INTSBI割り込み要求を発生する。(ACKノリッジメントモード)		データ転送終了、ACKノリッジのためのクロックをカウントした後、INTSBI割り込み要求を発生する。(ACKノリッジメントモード)	

NOACK	スレーブアドレス一致検出、ゼネラルコール検出の許可/不許可選択	NOACK	マスタモード		スレーブモード	
		0:	Don't Care		スレーブアドレス一致検出、ゼネラルコール検出を許可する。	
		1:	Don't Care		スレーブアドレス一致検出、ゼネラルコール検出を禁止する。	
SCK	マスタ時のシリアルクロックの HIGH 時間、LOW 時間の選択 スレーブ時の SCL 端子解放までの時間選択	SCK	$t_{HIGH}(m/fcgck)$	$t_{LOW}(n/fcgck)$	$fscl@fcgck=8MHz$	$fscl@fcgck=4MHz$
		m	n			
		000:	9	12	381kHz	Reserved (注 5)
		001:	11	14	320kHz	Reserved (注 5)
		010:	15	18	242kHz	Reserved (注 5)
		011:	23	26	163kHz	82kHz
		100:	39	42	99kHz	49kHz
		101:	71	74	55kHz	28kHz
		110:	135	138	29kHz	15kHz
		111:	263	266	15kHz	8kHz

注 1) $fcgck$: ギアクロック [Hz]、 fs : 低周波クロック用発振回路クロック

- 注 2) スタートコンディション発生中、ストップコンディション発生中、データ転送中にレジスタの内容を書き替えないでください。レジスタの書き替えは、スタートコンディション発生前、またはデータ転送終了の INTSBI 割り込み要求発生から解除までの間に行ってください。
- 注 3) ソフトウェアリセット発生後、SBI0CR2<SBIM>以外の SBI0CR2 レジスタの各ビットと、SBI0CR1, I2C0AR, SBI0SR2 レジスタが初期化されます。
- 注 4) STOP, IDLE0, SLOW モードに遷移すると、SBI0CR2<SBIM>を除く SBI0CR2 と SBI0CR1, I2C0AR, SBI0DBR は初期化されます。
- 注 5) $fcgck$ が 4MHz のとき、ファーストモードのバス規格を満たすことができないため、SCK を 0y000, 0y001, 0y010 に設定しないでください。

シリアルバスインタフェース制御レジスタ 2

SBI0CR2 (0x00023)	7	6	5	4	3	2	1	0
Bit Symbol	MST	TRX	BB	PIN	SBIM	-	SWRST	
Read/Write	W	W	W	W	W	R	W	
リセット後	0	0	0	1	0	0	0	

MST	マスタ/スレーブの選択	0:スレーブ 1:マスタ
TRX	送信/受信の選択	0:レシバ 1:トランスマッタ
BB	スタート/ストップコンディションの発生	0:ストップコンディション発生 (MST, TRX, PIN が "1" のとき) 1:スタートコンディション発生 (MST, TRX, PIN が "1" のとき)
PIN	割り込みサービス要求の解除	0: - ("0"にクリアすることはできません) 1:割り込みサービス要求の解除
SBIM	シリアルバスインタフェース動作モードレジスタ	0:ポートモード 1:シリアルバスインタフェースモード
SWRST	ソフトウェアリセット開始ビット	"10"、"01" の順に値を書き込むとソフトウェアリセットが発生

- 注 1) SBI0CR2<SBIM>が"0"のとき SBI0CR2<SBIM>以外の SBI0CR2 に値を書き込むことはできません。SBI0CR2 に値を設定する前に SBI0CR2<SBIM>に"1"を書き込んでシリアルバスインタフェースモードにしてください。
- 注 2) SBI0CR2<SWRST>を除き、スタートコンディション発生中、ストップコンディション発生中、データ転送中にレジスタの内容を書き替えないでください。レジスタの書き替えは、スタートコンディション発生前、またはデータ転送終了の INTSBI 割り込み要求発生から解除までの間に行ってください。
- 注 3) ポートモードからシリアルバスインターフェースモードへの切り替えは、ポートの状態が "H" になっていることを確認後行ってください。シリアルバスインターフェースモードからポートモードへの切り替えは、バスフリーを確認してから行ってください。

- 注 4) SBI0CR2 は書き込み専用レジスタですので、ビット操作などのリードモディファイライト命令ではアクセスできません。
- 注 5) ソフトウェアリセット発生後、SBI0CR2<SBIM>以外の SBI0CR2 レジスタの各ビットと、SBI0CR1, I2C0AR, SBI0SR2 レジスタが初期化されます。
- 注 6) STOP, IDLE0, SLOW モードに遷移すると、SBI0CR2<SBIM>を除く SBI0CR2 と SBI0CR1, I2C0AR, SBI0DBR は初期化されます。

シリアルバスインターフェースステータスレジスタ 2

SBI0SR2 (0x00023)	7	6	5	4	3	2	1	0
Bit Symbol	MST	TRX	BB	PIN	AL	AAS	AD0	LRB
Read/Write	R	R	R	R	R	R	R	R
リセット後	0	0	0	1	0	0	0	*

MST	マスター/スレーブ選択 状態モニタ	0:スレーブ 1:マスター
TRX	トランスマッタ/レシーバ選択状 態モニタ	0:レシーバ 1:トランスマッタ
BB	バス状態モニタ	0:バスフリー 1:バスビジー
PIN	割り込みサービス要求状態 モニタ	0:割り込みサービス要求中 1:割り込みサービス要求解除中
AL	アービトレーションロスト検出 モニタ	0: - 1:アービトレーションロスト検出
AAS	スレーブアドレス一致検出 モニタ	0: - 1:スレーブアドレス一致またはゼネラルコール検出
AD0	ゼネラルコール検出モニタ	0: - 1:ゼネラルコール検出
LRB	最終受信ビットモニタ	0:最終受信ビット“0” 1:最終受信ビット“1”

- 注 1) SBI0CR2<SBIM>が"0"になると SBI0SR は初期化されます。
- 注 2) ソフトウェアリセット発生後、SBI0CR2<SBIM>以外の SBI0CR2 レジスタの各ビットと、SBI0CR1, I2C0AR, SBI0SR2 レジスタが初期化されます。
- 注 3) STOP, IDLE0, SLOW モードに遷移すると、SBI0CR2<SBIM>を除く SBI0CR2 と SBI0CR1, I2C0AR, SBI0DBR は初期化されます。
- 注 4) * : 不定

シリアルバスインターフェースデータバッファレジスタ

SBI0DBR (0x00025)	7	6	5	4	3	2	1	0
Bit Symbol	SBI0DBR							
Read/Write	R/W							
リセット後	0	0	0	0	0	0	0	0

- 注 1) 送信データを書き込むときには、データを MSB (ビット 7) 側につめて書き込んでください。
- 注 2) SBI0DBR は書き込み用のバッファと読み出し用のバッファを個別に持っているため、書き込んだデータを読み出すことはできません。従って、ビット操作などのリードモディファイライト命令ではアクセスできません。
- 注 3) スタートコンディション発生中、ストップコンディション発生中、データ転送中にレジスタの内容を書き替えないでください。レジスタの書き替えは、スタートコンディション発生前、またはデータ転送終了の INTSBI 割り込み要求発生から解除までの間に行ってください。
- 注 4) SBI0CR2<PIN>を"1"にセットするために SBI0DBR にダミーデータを書き込む場合、0x00 を書き込んでください。0x00 以外のデータを書き込むと、その後の受信データが正しい値となりません。
- 注 5) STOP, IDLE0, SLOW モードに遷移すると、SBI0CR2<SBIM>を除く SBI0CR2 と SBI0CR1, I2C0AR, SBI0DBR は初期化されます。

I²C バスアドレスレジスタ

I2C0AR (0x00024)	7	6	5	4	3	2	1	0
Bit Symbol	SA							ALS
Read/Write	R/W							
リセット後	0	0	0	0	0	0	0	0

SA	スレーブアドレスの設定	スレーブモード時のスレーブアドレス
ALS	通信フォーマットの選択	0: I ² C バスモード 1: フリーデータフォーマット

- 注 1) I2C0AR を 0x00 に設定しないでください。“0x00 に設定した場合、スレーブモードで I²C バス規格の START バイト (0x01) を受信したときにスレーブアドレスが一致したと判断します。
- 注 2) スタートコンディション発生中、ストップコンディション発生中、データ転送中にレジスタの内容を書き替えないでください。レジスタの書き替えは、スタートコンディション発生前、またはデータ転送終了の INTSBI 割り込み要求発生から解除までの間にに行ってください。
- 注 3) ソフトウェアリセット発生後、SBI0CR2<SBIM>以外の SBI0CR2 レジスタの各ビットと、SBI0CR1, I2C0AR, SBI0SR2 レジスタが初期化されます。
- 注 4) STOP、IDLE0、SLOW モードに遷移すると、SBI0CR2<SBIM>を除く SBI0CR2 と SBI0CR1、I2C0AR、SBI0DBR は初期化されます。

20.4 機能

20.4.1 低消費電力機能

シリアルバスインターフェースは、シリアルバスインターフェース機能を使用しないとき、低消費電力レジスタ(POFFCR1)によって不要な電力を抑える機能を持っています。

POFFCR1<SBI0EN>を"0"に設定すると、シリアルバスインターフェースへの基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのときシリアルバスインターフェース機能が使用できなくなります。POFFCR1 <SBI0EN>を"1"に設定すると、シリアルバスインターフェースへ基本クロックが供給(Enable)されシリアルバスインターフェース機能が使用可能になります。

リセット後、POFFCR1 <SBI0EN>は"0"に初期化されますので、シリアルバスインターフェース機能は使用不可の設定となります。よって初めてシリアルバスインターフェース機能を使用するときは、プログラムの初期設定(シリアルバスインターフェースの制御レジスタを操作する前)で必ず POFFCR1 <SBI0EN>を"1"に設定してください。

なお、シリアルバスインターフェース動作中は POFFCR1<SBI0EN>を"0"に変更しないでください。変更した場合シリアルバスインターフェースが予期せぬ動作をする場合があります。

20.4.2 スレーブアドレステ一致検出、ゼネラルコール検出の選択

SBI0CR1<NOACK>で、スレーブモードのスレーブアドレステ一致検出、ゼネラルコール検出の許可/不許可の設定を行います。

SBI0CR1<NOACK>を"0"にクリアすると、スレーブアドレステ一致検出、ゼネラルコール検出を許可します。

SBI0CR1<NOACK>を"1"にセットすると、セット後のスレーブアドレステ一致検出、ゼネラルコール検出を禁止します。このとき、マスターから送られてくるスレーブアドレス、ゼネラルコールを無視し、アクノリッジを返さず、INTSBI 割り込み要求も発生しません。

マスター モード時、SBI0CR1<NOACK>は無視され、動作に影響を与えません。

注) スレーブモードでデータを転送中に SBI0CR1<NOACK>を"0"にクリアしても"1"の状態が保持され、データ転送時のアクノリッジを返します。

20.4.3 データ転送のクロック数とアクノリッジ有無の選択

1ワード分のデータ転送は、データとアクノリッジから成り立っています。データ転送が終了すると INTSBI 割り込み要求を発生します。

SBI0CR1<BC>により、次に送受信するデータのビット数を選択します。

SBI0CR1<ACK>が"1"にセットされると、アクノリッジメントモードで動作します。

マスタデバイスではアクノリッジのためのクロックを発生し、レシーバー時はアクノリッジを出力します。スレーブデバイスではアクノリッジのためのクロックカウントし、レシーバー時はアクノリッジを出力します。

SBI0CR1<ACK>が"0"にクリアされると、非アクノリッジメントモードで動作します。

マスタデバイスではアクノリッジのためのクロックを発生しません。スレーブデバイスではアクノリッジのためのクロックカウントしません。

20.4.3.1 データ転送のクロック数

データ転送のクロック数は SBI0CR1<BC>と SBI0CR1<ACK>で設定されます。

SBI0CR1<ACK>が"1"にセットされると、アクノリッジメントモードで動作します。

アクノリッジメントモードの時、マスタデバイスではデータビット数分のクロックを発生した後、アクノリッジのためのクロックを発生し INTSBI 割り込み要求を発生します。

スレーブデバイスではデータビット分のクロックをカウントした後、アクノリッジのためのクロックカウントし INTSBI 割り込み要求を発生します。

SBI0CR1<ACK>が"0"にクリアされると、非アクノリッジメントモードで動作します。

非アクノリッジメントモードの時、マスタデバイスではデータビット数分のクロックを発生した後、INTSBI 割り込み要求を発生します。

スレーブデバイスではデータビット分のクロックをカウントした後、INTSBI 割り込み要求を発生します。




図 20-5 データ転送クロック数と SBI0CR1<BC>, SBI0CR1<ACK>

データ転送のクロック数は SBI0CR1<BC>と SBI0CR1<ACK>の関係は表 1-3 の通りとなります。

表 20-1 データ転送のクロック数と SBI0CR1<BC>, SBI0CR1<ACK>の関係

BC	ACK=0 のとき(非アクノリッジメントモード)		ACK=1 のとき(アクノリッジメントモード)	
	データ転送のクロック数	データビット数	データ転送のクロック数	データビット数
000	8	8	9	8
001	1	1	2	1
010	2	2	3	2
011	3	3	4	3
100	4	4	5	4
101	5	5	6	5
110	6	6	7	6
111	7	7	8	7

BC はスタートコンディションにより “000” にクリアされます。

そのため、スレーブアドレス、方向ビットの転送は必ず 8 ビットで行われます。それ以外のときは、BC は一度設定された値を保持します。

注) スレーブアドレスの送信、受信は SBI0CR1<ACK>をセットした状態で実施してください。
SBI0CR1<ACK>がクリアされた状態ではスレーブアドレスの一一致、方向ビットの検出が正常に行われません。

20.4.3.2 アクノリッジ出力

アクノリッジメントモードの時、アクノリッジのためのクロック期間中、SDA0 端子が下記のように変化します。

- マスター モード時

トランスマッタモードのとき、アクノリッジのためのクロック期間中、レシーバからアクノリッジ信号を受信するために SDA0 端子を解放します。シーバモードのときは、アクノリッジのためのクロック期間中、SDA0 端子を “L” レベルに引きアクノリッジ信号を発生します。

- スレーブ モード時

受信したスレーブアドレスと I2C0AR<SA>に設定されたスレーブアドレスが一致したとき、またはゼネラルコールを受信したときに、アクノリッジのためのクロック期間中、SDA0 端子を “L” レベルに引きアクノリッジ信号を発生します。

スレーブアドレス一致またはゼネラルコール受信後のデータ転送において、トランスマッタモードのときには、アクノリッジのためのクロック期間中、SDA0 端子を解放し、レシーバからのアクノリッジ信号を受信できる状態にします。

レシーバモードのときには、SDA0 端子を “L” レベルに引きアクノリッジ信号を発生します。表 1-4 にアクノリッジメントモードにおける SCL0 端子と SDA0 端子の状態を示します。

注) 非アクノリッジメントモードの時、アクノリッジのためのクロック発生、カウントを行わないため、アクノリッジ出力はされません。

表 20-2 アクノリッジメントモードでの SCL0 端子と SDA0 端子の状態

モード	端子	条件	トランスマッタ	レシーバ
マスタ	SCL0	-	アクノリッジのためのクロックを付加	アクノリッジのためのクロックを付加
	SDA0	-	アクノリッジ信号受信のために端子を解放	アクノリッジ信号として端子に "L" を出力
スレーブ	SCL0	-	アクノリッジのためのクロックをカウント	アクノリッジのためのクロックをカウント
	SDA0	スレーブアドレスが一致したとき、またはゼネラルコールを受信したとき スレーブアドレスが一致したとき、またはゼネラルコール受信後の転送時	- アクノリッジ信号受信のために端子を解放	アクノリッジ信号として端子に "L" を出力 アクノリッジ信号として端子に "L" を出力

20.4.4 シリアルクロック

20.4.4.1 クロックソース

SBI0CR1<SCK>で、マスタモード時に出力されるシリアルクロックの HIGH 時間、LOW 時間を設定します。

SCK	$t_{HIGH}(m/fcgck)$	$t_{LOW}(n/fcgck)$
	m	n
000:	9	12
001:	11	14
010:	15	18
011:	23	26
100:	39	42
101:	71	74
110:	135	138
111:	263	266




図 20-6 SCL 出力

注) バスの負荷容量により SCL 端子の立ち上がりがなまりクロック同期化機能が働き、SBI0CR1<SCK>で設定した t_{HIGH} とならないことがあります。

マスタ時、スタートコンディション発生時のホールドタイムは $t_{HIGH}[s]$ 、ストップコンディション発生時のセットアップタイム $t_{HIGH}[s]$ となります。

スレーブ時の SBI0CR2<PIN>を "1" にセットしたとき、SCL 端子解放までの時間は $t_{LOW}[s]$ となります。

なお、マスタモード/スレーブモードとともに SBI0CR1<SCK>と関係なく、外部から入力されるクロックは、“H”レベルは $3/f_{\text{cgck}}[s]$ 以上、“L” レベルは $5/f_{\text{cgck}}[s]$ 以上必要です。




図 20-7 SCL 入力

20.4.4.2 クロック同期化

I²C バスでは端子の構造上、バスをワイヤードアンドで駆動させるために、クロックラインを最初に “L” レベルに引いたマスタが、“H” レベルを出力しているマスタのクロックを無効にします。このため、“H” レベルを出力しているマスタは、これを検出し対応する必要があります。

シリアルバスインターフェース回路はクロック同期化機能をもっており、バス上に複数のマスタが存在する場合でも、正常に転送が行われます。

クロック同期の手順を、バス上に 2 つのマスタが同時に存在した場合を例にあげて以下に示します。




図 20-8 クロック同期化の例

a 点でマスタ 1 が SCL 端子を “L” レベルに引くことで、バスの SCL ラインは “L” レベルになります。マスタ 2 はこれを検出し、マスタ 2 の “H” レベル期間のカウントをリセットし、SCL 端子を “L” レベルに引きます。

b 点でマスタ 1 は “L” レベル期間のカウントを終わり、SCL 端子を “H” レベルにします。しかしマスタ 2 がバスの SCL ラインを “L” レベルに保持し続けているので、マスタ 1 は “H” レベル期間のカウントを始めません。マスタ 1 は、c 点でマスタ 2 が SCL 端子を “H” レベルにし、バスの SCL ラインが “H” レベルになったことを検出後、“H” レベル期間のカウントを始めます。その後、“H” レベル期間のカウントを終了したマスタが SCL 端子を “L” に引くことで、バスの SCL ラインは “L” レベルになります。

以上のようにバス上のクロックは、バスに接続されているマスタの中で最も短い “H” レベル期間をもつマスタと、最も長い “L” レベル期間をもつマスタによって決定されます。

20.4.5 マスタ/スレーブの選択

SBI0CR2<MST>を “1” にセットすると、シリアルバスインターフェース回路はマスタデバイスとして動作します。

SBI0CR2<MST>を“0”にクリアすると、スレーブデバイスとして動作します。SBI0CR2<MST>はバス上のストップコンディションを検出したとき、またはアビトレーションロストを検出したとき、ハードウェアにより“0”にクリアされます。

20.4.6 トランスマッタ/レシーバの選択

SBI0CR2<TRX>を“1”にセットすると、シリアルバスインターフェース回路はトランスマッタとして動作し、SBI0CR2<TRX>を“0”にクリアするとレシーバとして動作します。

I²Cバスモードのデータ転送を行うとき、スレーブモード時は、ハードウェアにより、マスタデバイスから送られてくる方向ビット(R/W)が“1”的場合、SBI0CR2<TRX>は“1”にセットされ、“0”的場合、SBI0CR2<TRX>は“0”にクリアされます。

マスタモード時は、スレーブデバイスからアクノリッジが返ってくると、ハードウェアにより送信した方向ビットが“1”的場合、SBI0CR2<TRX>は“0”にクリアされ、“0”的場合、SBI0CR2<TRX>は“1”に変化します。アクノリッジが返ってこないときは、以前の状態を保ちます。

SBI0CR2<TRX>はバス上のストップコンディションを検出したとき、またはアビトレーションロストが検出されると、ハードウェアにより“0”にクリアされます。表1-5に各モードでのSBI0CR2<TRX>の変化条件と変化後のSBI0CR2<TRX>の値を示します。

注) SBI0CR1<NOACK>が“1”的とき、スレーブアドレス一致の検出、ゼネラルコールの検出が禁止されているため、SBI0CR2<TRX>は変化しません。

表 20-3 各モードでの SBI0CR1<TRX>の動作

モード	方向ビット	変化条件	変化後の TRX
スレーブ モード	“0”	受信したスレーブアドレスが I2C0AR<SA>に設定された値と同じとき	“0”
	“1”		“1”
マスタ モード	“0”	ACK信号が返ってきたとき	“1”
	“1”		“0”

シリアルバスインターフェース回路を、フリーデータフォーマットで使用している場合、スレーブアドレス、方向ビットの認識は行われず、スタートコンディション直後からデータとして扱われます。そのために、SBI0CR2<TRX>はハードウェアによって変化することはありません。

20.4.7 スタート/ストップコンディションの発生

SBI0SR2<BB>が“0”的ときに、SBI0CR2<MST>, SBI0CR2<TRX>, SBI0CR2<BB>, SBI0CR2<PIN>に“1”を書き込むと、バス上にスタートコンディション、あらかじめデータバッファレジスタに書き込んだスレーブアドレスと、方向ビットが出力されます。スタートコンディションを発生させる前に、SBI0CR1<ACK>を“1”にセットしてください。




図 20-9 スタートコンディションの発生とスレーブアドレスの発生

SBI0SR2<BB>が“1”的ときに、SBI0CR2<MST>, SBI0CR2<TRX>, SBI0CR2<PIN>に“1”を、SBI0CR2<BB>に“0”を書き込むと、バス上にストップコンディションを出力するシーケンスが開始され、バス上にストップコンディションが発生します。

ストップコンディション発生時に、バスのSCLラインがほかのデバイスにより“L”レベルに引かれていた場合、SDAラインが解放された後に、ストップコンディションが発生します。




図 20-10 ストップコンディションの発生

また、SBI0SR2<BB>を読み出すことで、バスの状態を知ることができます。SBI0SR2<BB>は、バス上のスタートコンディションを検出すると“1”にセットされ(バスビジー状態)、ストップコンディションを検出すると“0”にクリアされます(バスフリー状態)。

20.4.8 割り込みサービス要求と解除

マスタモードの場合、SBI0CR1<BC>とSBI0CR1<ACK>によって設定されたデータ転送のクロック数の転送が終了するとINTSBI割り込み要求が発生します。

スレーブモードの場合、上記に加え以下の条件が成立したときINTSBI割り込み要求が発生します。

- SBI0CR1<NOACK>が“0”的とき、受信したスレーブアドレスが、I2C0AR<SA>に設定されたスレーブアドレスと一致したときのアクノリッジ信号出力後
- SBI0CR1<NOACK>が“0”的とき、ゼネラルコールを受信したときのアクノリッジ信号出力後
- スレーブアドレス一致、またはゼネラルコール受信後におけるデータ転送終了時

INTSBI割り込み要求が発生すると、SBI0CR2<PIN>が“0”にクリアされます。SBI0CR2<PIN>が“0”的間、SCL0端子が“L”レベルに引かれます。




図 20-11 SBI0CR2<PIN>とSCL0端子

SBI0DBRにデータを書き込むとSBI0CR2<PIN>が“1”にセットされます。なお、SBI0CR2<PIN>が“1”にセットされてからSBI0端子が解放されるまで、 t_{LOW} の時間がかかります。

プログラムでSBI0CR2<PIN>に“1”を書き込むと“1”にセットされますが、“0”を書き込んでも“0”にクリアされません。

20.4.9 シリアルバスインターフェースの動作モード

SBI0CR2<SBIM>でシリアルバスインターフェースの動作モードを設定します。

SBI0CR2<SBIM>を"1"にセットするとシリアルバスインターフェースモードに、"0"にクリアするとポートモードになります。

シリアルバスインターフェースモードで使用するときは、シリアルバスインターフェース端子の状態が "H" になっていることを確認後、SBI0CR2<SBIM>を"1"にしてください。

また、ポートモードへの切り替えはバスフリーを確認後、SBI0CR2<SBIM>を"0"してください。

注) SBI0CR2<SBIM>が"0"のとき SBI0CR2<SBIM>以外の SBI0CR2 に値を書き込むことはできません。
SBI0CR2 に値を設定する前に SBI0CR2<SBIM>に"1"を書き込んでシリアルバスインターフェースモードにしてください。

20.4.10 ソフトウェアリセット

シリアルバスインターフェース回路は、シリアルバスインターフェース回路を初期化するソフトウェアリセット機能を持っています。ノイズなどによりシリアルバスインターフェース回路がロックしたとき、この機能を使うことでシリアルバスインターフェース回路を初期化することができます。

SBI0CR2<SWRST>に"10"、"01" の順に書き込みを行うとソフトエアリセットが発生します。

ソフトエアリセット発生後、シリアルバスインターフェース回路が初期化され、SBI0CR2<SBIM>以外の SBI0CR2 レジスタの各ビットと、SBI0CR1、I2C0AR、SB0ISR2 レジスタが初期化されます。

20.4.11 アービトレーションロスト検出モニタ

I²C バスではマルチマスター(1つのバス上で同時に2つ以上のマスターが存在する)が可能なため、転送されるデータの内容を保証するために、バスのアービトレーション手段が必要となります。

I²C バスでは、バスのアービトレーションに SDA ラインのデータを使用します。

アービトレーションの手順を、バス上に2つのマスターが同時に存在した場合を例にあげて以下に示します。a 点のビットまでマスター1、マスター2ともに同じデータを出力し、a 点でマスター1がデータ"1"を出力、マスター2がデータ"0"を出力すると、バスの SDA ラインはワイヤードアンドで駆動されるために、SDA ラインはマスター2によって "L" レベルに引かれます。b 点でバスの SCL ラインが立ち上がると、スレーブデバイスは SDA ラインデータ、すなわちマスター2のデータを取り込みます。このときマスター1の出力したデータは無効になります。マスター1のこの状態を "アービトレーションロスト" と呼び、アービトレーションを失ったマスターは、SDA 端子、SCL 端子を解放し、アービトレーションを失っていない、ほかのマスターの出力するデータに影響を及ぼさないようにします。また、複数のマスターが、1ワード目でまったく等しいデータを送信した場合、アービトレーションの手段は2ワード目以降も継続されます。




図 20-12 アービトレイションロスト

シリアルバスインターフェース回路では、バスの SDA ラインのレベルとシリアルバスインターフェース回路の SDA 端子のレベルの比較を、SCL ラインの立ち上がりで行います。このとき、不一致を検出するとアービトレイションを失い、SBI0SR2<AL> が "1" にセットされます。

SBI0SR2<AL> が "1" にセットされると SBI0CR2<MST>, SBI0CR2<TRX> は "0" にリセットされ、スレーブリシーバモードになります。そのため、SBI0SR2<AL> が "1" にセットされた後のデータの転送では、シリアルバスインターフェース回路はクロックの出力を停止します。データ転送が終了すると SBI0CR2<PIN> が "0" にクリアされ、SCL 端子が "L" に引かれます。

SBI0SR2<AL> は、SBI0DBR にデータを書き込むか、SBI0DBR からデータを読み込む、または SBI0CR2 にデータを書き込むと "0" にリセットされます。




図 20-13 シリアルバスインターフェース回路がマスター B の場合

20.4.12 スレーブアドレステ一致検出モニタ

SBI0SR2<AAS> は、スレーブモード時、SBI0CR1<NOACK> が "0" で、I²C バスモード (I2C0AR<ALS> = "0") の場合、ゼネラルコールまたは、I2C0AR<SA> にセットした値と同じスレーブアドレスを受信すると、"1" にセットされます。

SBI0CR1<NOACK>が"1"のとき、セット後のスレーブアドレステスト検出、ゼネラルコール検出を禁止します。そのため、ゼネラルコールまたは、I2C0AR<SA>にセットした値と同じスレーブアドレスを受信しても SBI0SR2<AD0>は"0"のままです。

フリーデータフォーマット (I2C0AR<ALS> = "1") のときは、最初の1ワードが受信されると "1" にセットされます。SBI0SR2<AD0>は SBI0DBR にデータを書き込むか、SBI0DBR からデータを読み出すと "0" にクリアされます。



図 20-14 スレーブアドレステストモニタの変化

20.4.13 ゼネラルコール検出モニタ

SBI0SR2<AD0>はスレーブモード時、SBI0CR1<NOACK>が"0"のとき、ゼネラルコール(スタートコンディション直後に受信した8ビットのデータがすべて"0")のとき、"1"にセットされます。

SBI0CR1<NOACK>が"1"のとき、セット後のスレーブアドレステスト検出、ゼネラルコール検出を禁止します。そのため、ゼネラルコールを受信しても SBI0SR2<AD0>は"0"のままです。

SBI0R2<AD0>は、バス上のスタートコンディションまたはストップコンディションが検出されると、"0"にクリアされます。




図 20-15 ゼネラルコール検出モニタの変化

20.4.14 最終受信ビットモニタ

SBI0SR2<LRB>には、バス上の SCL ラインの立ち上がりで取り込まれたバス上の SDA ラインの値がセットされます。

アクノリッジメントモードのとき、INTSBI 割り込み要求発生直後に SBI0SR2<LRB>を読み出すと、アクノリッジ信号が読み出されます。




図 20-16 最終受信ビットモニタの変化

20.4.15 スレーブアドレスとアドレス認識モードの設定

シリアルバスインターフェース回路を、I²C バスモードで使用するときには、I2C0AR<ALS>を“0”にクリアし、I2C0AR<SA>にスレーブアドレスを設定します。

スレーブアドレスを認識しないフリーデータフォーマットで使用するときには、I2C0AR<ALS>を“1”にセットします。なお、シリアルバスインターフェース回路をフリーデータフォーマットで使用した場合、スレーブアドレスと方向ビットの認識は行われず、スタートコンディション直後からデータとして扱われます。

20.5 I²C バスモード時のデータ転送手順

20.5.1 デバイスの初期化

POFFCR1<SBI0EN>を"1"に設定します。

シリアルバスインターフェース端子の状態が“H”になっていることを確認し、SBI0CR2<SBIM>に“1”を設定し、シリアルバスインターフェースモードに設定します。

次に SBI0CR1<ACK>に“1”を、SBI0CR1<NOACK>に“0”を、SBI0CR1<BC>に“000”を書き込み、アクノリッジのためのクロック数を“カウントする、スレーブアドレス一致検出、ゼネラルコール検出を許可、”データ長を“8 ビット”に設定します。また、SBI0CR1<SCK>で T_{HIGH}、T_{LOW} を設定します。

次に I2C0AR<SA>にスレーブアドレスを設定し、I2C0AR<ALS>を"0"に設定して I²C バスモードに設定します。

最後に、SBI0CR2<MST>、SBI0CR2<TRX>、SBI0CR2<BB>に“0”を、SBI0CR2<PIN>に“1”を、SBI0CR2<SWRST>に“00”を設定し、初期状態をスレーブレシーバモードにします。

- 注) シリアルバスインターフェース回路の初期化は、バスに接続されているすべてのデバイスが初期化された後、どのデバイスも一定期間スタートコンディションを発生しない期間を設け、その期間内に終了するようしてください。この制約が守られない場合、シリアルバスインターフェース回路の初期化が終了する前に、ほかのデバイスが転送を開始することがあり、正常にデータを受信することができません。

(プログラム例) デバイスの初期化

```

CHK_PORT: LD      A, (P2PRD)           ;シリアルバスインターフェースの端子状態が"H"かを確認
          AND     A, 0x18
          CMP     A, 0x18
          JR      NZ, code_addr(CHK_PORT)
          SET     (POFFCR1).SBI0EN       ;シリアルバスインターフェースの動作を許可に設定
          LD      (SBI0CR2), 0x18        ;シリアルバスインターフェースモードに設定
          LD      (SBI0CR1), 0x16        ;アクノリッジメントモード、SBI0CR1<SCK>="110"に設定
          LD      (I2C0AR), 0xA0         ;スレーブアドレスを 1010000 に、I2C バスモードに設定
          LD      (SBI0CR2), 0x18        ;スレーブレシーバモードに設定

```

20.5.2 スタートコンディション、スレーブアドレスの発生

バスフリー (SBI0SR2<BB>="0") 状態を確認します。

SBI0CR1<ACK>を“1”にセットし、SBI0DBR に送信するスレーブアドレスと方向ビットのデータを書き込みます。

SBI0CR2<MST>, SBI0CR2<TRX>, SBI0CR2<BB>, SBI0CR2<PIN> に“1”を書き込むと、バス上にスタートコンディションと、SBI0DBR に設定したスレーブアドレスと、方向ビットが出力されます。なお、スタートコンディション出力後、SBI0 端子が立ち下がるまで、t_{HIGH} かかります。

この後、SCL の 9 クロック目の立ち下がりで INTSBI 割り込み要求が発生し、SBI0CR2<PIN>が“0”にクリアされます。SBI0CR2<PIN>が“0”的間、SCL0 端子を“L”レベルに引きます。スレーブデバイスからアクノリッジ信号が返ってきたときのみハードウェアにより、INTSBI 割り込み要求発生タイミングで SBI0CR2<TRX>が方向ビットに合わせて変化します。

- 注 1) スレーブアドレスを出力するために SBI0DBR を書き込むときは、事前に、ソフトウェアによってバスフリーを検出してから行ってください。この制約が守られない場合、現在出力中のデータが破壊されることがあります。
- 注 2) 出力するスレーブアドレスの書き込みから 98.0μs (標準モード I²C バス規格による最短の転送時間)、または 23.7μs (ファーストモード I²C バス規格による最短の転送時間) 以内に、再度ソフトウェアによるバスフリーの確認を行い、バスフリーが確認できたときのみ SBI0CR2<MST>, SBI0CR2<TRX>, SBI0CR2<BB>,

SBI0CR2<PIN>に“1”を書き込み、スタートコンディションを発生させてください。この制約が守られない場合、SBI0DBRへ出力するスレーブアドレスを書き込んでからSBI0CR2<TRX>, SBI0CR2<BB>, SBI0CR2<PIN>に“1”を書き込みスタートコンディションを発生させるまでの間に、ほかのマスタによる転送が行われ、SBI0DBRに書き込んだスレーブアドレスが破壊されることがあります。

(プログラム例) スタートコンディションの発生

```
CHK_BB:    TEST      (SBI0SR2).BB           ;バスフリーを確認
            JR        F, code_addr(CHK_BB)
            LD        (SBI0DBR),0xCB          ;送信スレーブアドレス 0x65、方向ビット"1"
            LD        (SBI0CR2), 0xF8          ;SBI0CR2<MST>,<TRX>,<BB>,<PIN>に"1"を設定
```




図 20-17 スタートコンディションとスレーブアドレスの発生

20.5.3 1ワードのデータ転送

1ワード転送終了の割り込みの処理の中で、SBI0SR2<MST>をテストし、マスタモード/スレーブモードの判断をします。

20.5.3.1 SBI0SR2<MST>が“1”的とき(マスタモード)

SBI0SR2<TRX>をテストし、トランスマッタ/レシーバの判断をします。

(1) SBI0SR2<TRX>が“1”的とき(トランスマッタモード)

SBI0SR2<LRB>をテストします。SBI0SR2<LRB>が“1”的とき、レシーバはデータを要求していないので、ストップコンディションを発生する処理(後記参照)を行ってデータ転送を終了します。

SBI0SR2<LRB>が“0”的とき、レシーバが次のデータを要求しているので、次に転送するデータのビット数が8ビット以外のときはSBI0CR1<BC>を再設定し、SBI0CR1<ACK>を“1”にセットした後、送信データをSBI0DBRに書き込みます。

データを書き込むとSBI0CR2<PIN>が“1”になり、SCL0端子から次の1ワードのデータ転送用のシリアルクロックが発生し、SDA0端子から1ワードのデータが送信されます。

送信終了後、INTSBI割り込み要求が発生し、SBI0CR2<PIN>が“0”になり、SCL0端子を“L”レベルに引きます。複数ワードの転送が必要な場合は、上記 SBI0SR2<LRB>のテストから繰り返します。




図 20-18 SBI0CR1<BC>="000", SBI0CR1<ACK>="1" の場合

(2) SBI0SR2<TRX>が“0”的とき(レシーバモード)

次に転送するデータのビット数が、8ビット以外のときは SBI0CR1<BC>を再設定し、SBI0CR1<ACK>に“1”をセットした後、SBI0DBR から受信データを読み出します(スレーブアドレス送信直後のリードデータは不定です)。

データを読み出した後、SBI0DBR にダミーデータ(0x00)を書き込むと SBI0CR2<PIN>は“1”になり、次の1ワードのデータ転送用のシリアルクロックを SCL0 端子に出力し、アクノリッジのタイミングで“L”レベルを SDA0 端子に出力します。

その後、INTSBI 割り込み要求が発生し、SBI0CR2<PIN>が“0”になります。

SBI0DBR から受信データを読み出したあと、SBI0DBR にダミーデータ(0x00)を書き込むか、SBI0CR2<PIN>を“1”にセットすると、1ワードの転送クロックとアクノリッジを出力します。




図 20-19 SBI0CR1<BC>="000", SBI0CR1<ACK>="1" の場合

トランスマッタに対してデータの送信を終了させるとには、最後のデータを受信する前に下記の処理を行います。

1. 受信データを SBI0DBR から読み出す。
2. SBI0CR1<ACK>を“0”にクリアし、SBI0CR1<BC>を“000”に設定します。

3. SBI0CR2<PIN>を"1"にセットするために、SBI0DBR にダミーデータ(0x00)を書き込みます。

SBI0CR2<PIN>が"1"に設定されると、アクノリッジのためのクロックが発生されない 1 ワードの転送が実施されます。

1 ワードの転送の後、下記の処理を行います。

1. 受信データを SB0IDBR から読み出す。
2. SBI0CR1<ACK>を"0"にクリアし、SBI0CR1<BC>を"001"に設定します。
3. SBI0CR2<PIN>を"1"にセットするために、SBI0DBR にダミーデータ(0x00)を書き込みます。

SBI0CR2<PIN>が"1"に設定されると、1 ビットの転送が実施されます。

このときマスターはレシーバなので、バスの SDA ラインは "H" レベルを保ちます。トランスマッタはこの "H" レベルをネガティブアクノリッジ信号として受信するので、レシーバはトランスマッタへ送信終了を知らせることができます。

この 1 ビット転送の受信終了割り込みの処理で、ストップコンディションを発生させ、データ転送を終了させます。




図 20-20 マスタレシーバモード時、データの送信を終了させるときの処理

20.5.3.2 SBI0SR2<MST>が "0" のとき (スレーブモード)

スレーブモードのときは、通常のスレーブモードとしての処理または、シリアルバスインターフェース回路がアビトレーションを失いスレーブモードになったときの処理を行います。

スレーブモードの場合、以下のときに INTSBI 割り込み要求が発生します。

- SBI0CR1<NOACK>が"0"のとき、受信したスレーブアドレスが、I2C0AR<SA>に設定されたスレーブアドレスと一致したときのアクノリッジ信号出力後
- SBI0CR1<NOACK>が"0"のとき、ゼネラルコールを受信したときのアクノリッジ信号出力後
- スレーブアドレス一致、またはゼネラルコール受信後におけるデータ転送終了時

シリアルバスインターフェース回路がマスタモードのとき、アビトレーションを失うとスレーブモードとして動作し、アビトレーションを失ったワード転送の終了時に INTSBI 割り込み要求が発生します。アビトレーションを失った後の INTSBI 割り込み要求発生と SBI0CR2<PIN> の動作を表 1-6 に示します。

表 20-4 アービトレーションロスト時の INTSBI 割り込み要求と SBI0CR2<PIN>の動作

	マスタモード時、スレーブアドレス送信中にアービトレイションを失った場合	マスタトランスマットモード時、データ送信中にアービトレイションを失った場合
INTSBI0 割り込み要求	ワード転送終了時に INTSBI 割り込み要求発生	
SBI0CR2<PIN>	SBI0CR2<PIN>は“0”にクリアされます。	

INTSBI 割り込み要求が発生すると、SBI0CR2<PIN>が“0”にリセットされ、SCL0 端子を“L”レベルに引きます。SBI0DBR にデータを書き込むか、SBI0CR2<PIN>を“1”にセットすると SCL0 端子が t_{LOW} 後に解放されます。

SBI0SR2<AL>、SBI0SR2<TRX>、SBI0SR2<AAS>、SBI0SR2<AD0>をテストし、場合分けを行います。表 1-7 にスレーブモード時の状態と必要な処理を示します。

表 20-5 スレーブモード時の処理

SBI0SR2<TRX>	SBI0SR2<AL>	SBI0SR2<AAS>	SBI0SR2<AD0>	状 態	処 理
1	1	1	0	シリアルバスインターフェース回路が、スレーブアドレス送信中にアービトレイションを失い、ほかのマスタが送った方向ビットが“1”的シリアルバスインターフェース回路のスレーブアドレスを受信	1ワードのビット数を SBI0CR1<BC>にセットし、送信するデータを SBI0DBR に書き込みます。
	0	1	0	スレーブリセーバモード時、マスタが送った方向ビットが“1”的シリアルバスインターフェース回路のスレーブアドレスを受信	
	0	0	0	スレーブトランスマットモード時、1ワードのデータの送信が終了	SBI0SR2<LRB>をテストし、“1”にセットされていた場合、リセーバが次のデータを要求していないので SBI0CR2<PIN>に“1”をセット、SBI0CR2<TRX>を“0”にリセットしバスを解放します。SBI0SR2<LRB>が“0”にリセットされていた場合、リセーバが次のデータを要求しているので 1ワードのビット数を SBI0CR1<BC>にセットし、送信するデータを SBI0DBR に書き込みます。
0	1	1	1/0	シリアルバスインターフェース回路が、スレーブアドレス送信中にアービトレイションを失い、ほかのマスタが送った方向ビットが“0”的シリアルバスインターフェース回路のスレーブアドレス、またはゼネラルコールを受信	SBI0CR2<PIN>を“1”にセットするために SBI0DBR にダミーデータ(0x00)を書き込みます。または SBI0CR2<PIN>に“1”を書き込みます。
	0	0	0	シリアルバスインターフェース回路が、スレーブアドレスを送信中またはデータ送信中にアービトレイションを失い、そのワードの転送が終了	シリアルバスインターフェース回路はスレーブモードとなっています。SBI0SR2<AL>を“0”にクリア、SBI0CR2<PIN>を“1”にセットするために、SBI0DBR にダミーデータ(0x00)を書き込みます。または SBI0CR2<PIN>に“1”を書き込みます。
	0	1	1/0	スレーブリセーバモード時、マスタの送った方向ビットが“0”的シリアルバスインターフェース回路のスレーブアドレス、またはゼネラルコールを受信	SBI0CR2<PIN>を“1”にセットするために、SBI0DBR にダミーデータ(0x00)を書き込みます。または SBI0CR2<PIN>に“1”を書き込みます。
	0	0	1/0	スレーブリセーバモード時、1ワードのデータの受信が終了	1ワードのビット数を SBI0CR1<BC>にセットし、受信データを SBI0DBR から読み込み、ダミーデータ(0x00)を書き込みます。

注) スレーブモードで I2C0AR が 0x00 に設定されている場合、I²C バス規格の START バイト (0x01)を受信したときにスレーブアドレスが一致したと判断し、SBI0CR2<TRX>が“1”にセットされます。I2C0AR<SA>に 0X00 を設定しないでください。

20.5.4 ストップコンディションの発生

SBI0CR2<BB>が“1”的ときに、SBI0CR2<MST>, SBI0CR2<TRX>, SBI0CR2<PIN>に“1”、SBI0CR2<BB>に“0”を書き込むと、バス上にストップコンディションを出力するシーケンスが開始されます。なお、バス上にストップコンディションが発生するまでは、SBI0CR2<MST>, SBI0CR2<TRX>, SBI0CR2<BB>, SBI0CR2<PIN>の内容を書き替えないでください。

また、ストップコンディション発生時に、バスのSCLラインがほかのデバイスにより引かれていた場合、SCLラインが解放された後、ストップコンディションが発生します。

SCLラインが解放されてからストップコンディションが発生するまで、 t_{HIGH} かかります。

(プログラム例) ストップコンディションの発生

```

LD      (SBI0CR2), 0xD8      ; SBI0CR2<MST>,<TRX>,<PIN>に"1"を, SBI0CR2<BB>に"0"を設定
CHK_BB: TEST    (SBI0SR2).BB   ;バスフリーになるのを待つ
          JR      T, code_addr(CHK_BB)

```




図 20-21 ストップコンディションの発生

20.5.5 反復スタートの手順

反復スタートは、マスタデバイスがスレーブデバイスに対してデータ転送を終了させずに、転送の方向を変化させるときに使用します。反復スタートを発生させる場合の手順を以下に示します。

まず、SBI0CR2<MST>, SBI0CR2<TRX>, SBI0CR2<BB>に“0”を、SBI0CR2<PIN>に“1”を書き込むと、SDA0端子は“H”レベルを保ち、SCL0端子が解放されます。

この状態はストップコンディションではないため、ほかのデバイスからみると、バスはビジー状態のままです。

この後、SBI0SR2<BB>をテストして、“0”になるまで待ち、シリアルバスインターフェース回路のSCL0端子が解放されたことを確認します。

次にSBI0SR2<LRB>をテストして“1”になるまで待ち、ほかのデバイスによって、バスのSCLラインが“L”レベルに引かれていないことを確認します。

以上の手順によってバスが解放状態になっていることを確認した後に、前記「1.5.2 スタートコンディション、スレーブアドレスの発生」の手順でスタートコンディションの発生を行います。

なお、反復スタート時のセットアップタイムを満たすために、バスフリーの確認からスタートの発生まで、標準モード I²C バス規格では最低 4.7μs、ファーストモード I²C バス規格では最低 0.6μs のソフトウェアによる待ち時間が必要です。

- 注) マスタデバイスがレシーバの時、反復スタートを発生させる前に、トランスマッタとなっているスレーブデバイスからのデータ送信を終了させる必要があります。データ送信を終了させるために、“H”レベルのアクリティブ信号をスレーブデバイスに受信させます。このため、反復スタート発生前の SBI0SR2<LRB>は“1”となり、反復スタートの手順で、SBI0SR2<LRB>が“1”であることを確認しても、SCL ラインの立ち上がりを確認できません。SCL ラインの状態を確認するには、ポートを読み出してください。

(プログラム例) 反復スタートの発生

```

LD      (SBI0CR2), 0x18      ; SBI0CR2<MST>,<TRX>,<BB>に"0"を, SBI0CR2<PIN>に"1"を設定
CHK_BB: TEST    (SBI0SR2).BB      ; SBI0SR2<BB>が"0"になるのを待つ
          JR      T, code_addr(CHK_BB)
CHK_LRB: TEST    (SBI0SR2).LRB     ; SBI0SR2<LRB>が"1"になるのを待つ
          JR      F, code_addr(CHK_LRB)
          .
          .
          ; ソフトウェアによる時間待ち処理
          .
LD      (SBI0CR2), 0xF8      ; SBI0CR2<MST>,<TRX>,<BB>,<PIN>に"1"を設定

```




図 20-22 反復スタートを発生させる場合のタイミングチャート

20.6 AC スペック

AC スペックは下記の通りです。

fcgck により使用できる転送モードが決まります。表 1-8 を参照の上、使用できる転送モードを確認してください。

表 20-6 AC スペック(回路出力タイミング)

パラメータ	記号	標準モード		ファーストモード		単位
		MIN.	MAX.	MIN.	MAX.	
SCL クロック周波数	f_{SCL}	0	$fcgck / (m+n)$	0	$fcgck / (m+n)$	kHz
ホールド時間(反復)スタートコンディション。この期間の後、最初のクロックパルスを生成	$t_{HD;STA}$	m / f_{cgck}	-	m / f_{cgck}	-	μs
SCL クロックの"L"期間(出力)	t_{LOW}	n / f_{cgck}	-	n / f_{cgck}	-	μs
SCL クロックの"H"期間(出力)	t_{HIGH}	m / f_{cgck}	-	m / f_{cgck}	-	μs
SCL クロックの"L"期間(入力)	t_{LOW}	$5 / f_{cgck}$	-	$5 / f_{cgck}$	-	μs
SCL クロックの"H"期間(入力)	t_{HIGH}	$3 / f_{cgck}$	-	$3 / f_{cgck}$	-	μs
反復スタートコンディションのセットアップ時間	$t_{SU;STA}$	ソフトによる	-	ソフトによる	-	μs
データホールド時間	$t_{HD;DAT}$	0	$5 / f_{cgck}$	0	$5 / f_{cgck}$	μs
データセットアップ時間	$t_{SU;DAT}$	250	-	100	-	ns
SDA および SCL 信号の立ち上がり時間	t_r	-	1000	-	300	ns
SDA および SCL 信号の立ち下がり時間	t_f	-	300	-	300	ns
ストップコンディションのセットアップ時間	$t_{SU;STO}$	m / f_{cgck}	-	m / f_{cgck}	-	μs
ストップコンディションとスタートコンディションとの間のバスフリー時間	t_{BUF}	ソフトによる	-	ソフトによる	-	μs
SBICR2<PIN>=0>1 になったときに SCL が立ち上がるまでの時間	$t_{SU;SCL}$	n / f_{cgck}	-	n / f_{cgck}	-	μs

注) m,n は「1.4.4.1 クロックソース」を参照してください。




図 20-23 タイミングの定義(その 1)




図 20-24 タイミングの定義(その 2)

第 21 章 キーオンウェイクアップ(KWU)

キーオンウェイクアップは、 $\overline{\text{STOP}}$ 端子または KWI2～KWI0 端子で STOP モードを解除する機能です。

21.1 構成




図 21-1 キーオンウェイクアップ回路

注) キーオンウェイクアップは I/O ポートと兼用となっていますので、キーオンウェイクアップ用の端子として機能させるためには I/O ポートのレジスタ設定が必要です。詳しくは I/O ポートの章を参照してください。

21.2 制御

キーオンウェイクアップの各端子(KWI2～KWI0)は、キーオンウェイクアップ制御レジスタ (KWUCR0) によって、STOP モード解除用の端子割り当て、および STOP モードの解除レベルを設定することができます。

キーオンウェイクアップ制御レジスタ 0

KWUCR0 (0x00FC4)		7	6	5	4	3	2	1	0
	Bit Symbol	"0"	"0"	KW2LE	KW2EN	KW1LE	KW1EN	KW0LE	KW0EN
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット後	0	0	0	0	0	0	0	0

KW2LE	KWI2 端子の STOP モード解除レベル	0	L レベル						
		1	H レベル						
KW2EN	KWI2 端子の入力許可/禁止制御	0	禁止						
		1	許可						
KW1LE	KWI1 端子の STOP モード解除レベル	0	L レベル						
		1	H レベル						
KW1EN	KWI1 端子の入力許可/禁止制御	0	禁止						
		1	許可						
KW0LE	KWI0 端子の STOP モード解除レベル	0	L レベル						
		1	H レベル						
KW0EN	KWI0 端子の入力許可/禁止制御	0	禁止						
		1	許可						

注) KWUCR0 のビット 7, 6 は、必ず"0"を設定してください。

21.3 機能

キーオンウェイクアップ機能を使用すると STOP 端子または KWIm 端子で STOP モードを解除することができます(m : 0 ~ 2)。リセット後、STOP モード解除端子は STOP 端子だけとなりますので、KWIm 端子を解除用の端子として割り当てるにはキーオンウェイクアップ制御レジスタ(KWUCRn)を設定する必要があります(n : 0 ~ 1)。なお、STOP 端子は入力を禁止する機能がありませんので、キーオンウェイクアップ機能の使用に關係なく STOP モード解除用の信号として割り当てられます。

- KWUCRn, P4PU レジスタの設定

キーオンウェイクアップの各端子(KWIm)を STOP モード解除用の端子に割り当てるには、KWUCRn<KWmEN>を"1"に設定してください。KWUCRn<KWmEN>が"1"に設定された KWIm 端子は、KWUCRn<KWmLE>によって STOP モードの解除レベルを設定することができます。KWUCRn<KWmLE>を"0"に設定すると L レベル、"1"に設定すると H レベルの入力によって STOP モードが解除されます。例えば、KWI0 端子へ H レベルを入力することによって STOP モードを解除する場合は、KWUCR0<KW0EN>を"1"に、KWUCR0<KW0LE>を"1"に設定してください。

なお KWIm の各端子は、内部プルアップ抵抗を接続して使用することもできます。内部プルアップ抵抗を接続するには、P4 ポートプルアップ制御レジスタ(P4PU)の対応するビットを"1"に設定してください。

- STOP モードの起動

STOP モードを起動するには、SYSCR1<RELM>を"1"(レベル解除モード)に、SYSCR1<STOP>を"1"に設定してください。

キーオンウェイクアップ機能を使用する場合は、SYSCR1<RELM> を"0"(エッジ解除モード)に設定しないでください。キーオンウェイクアップ機能をエッジ解除モードで使用した場合、入力が許可された KWIm 端子が STOP モードを起動したときから解除レベルになっている限り STOP 端子に立ち上がりエッジを入力しても STOP モードが解除されません。

- STOP モードの解除

STOP モードを解除するには、STOP 端子に H レベルを入力するか、入力が許可された KWIm 端子に解除レベルを入力してください。STOP モードの解除を STOP 端子では無く、必ず KWIm 端子で行いたい場合は、STOP モードを起動してから解除するまでの期間、STOP 端子に L レベルを入力してください。

なお、STOP モードを起動する時点での STOP 端子または KWIm 端子がすでに解除レベルだった場合、STOP モードは起動せず、すぐに次の命令が実行されます(ウォーミングアップは行われません)。

注 1) キーオンウェイクアップ制御レジスタ (KWUCRn) によって入力が許可されている KWIm 端子にアナログ電圧を与えると貫通電流が流れます。従ってアナログ電圧を印加しないでください。

表 21-1 STOP モードの解除レベル(エッジ)

端子名	解除レベル(エッジ)		
	SYSCR1<RELM>="1" (レベル解除モード)		SYSCR1<RELM>="0" (エッジ解除モード)
	KWUCRn<KWmLE>="0"	KWUCRn<KWmLE>="1"	
<u>STOP</u>	"H"レベル		立ち上がりエッジ
KWIm	"L"レベル	"H"レベル	使用禁止

(プログラム例) STOP 端子の解除レベルを H レベル、KWI0 端子の解除レベルを L レベルに設定し STOP モードを起動 (KWI0 端子の内部プルアップ抵抗を接続)

```
DI ; IMF←0
SET (P4PU).4 ; KWI0 (P44) をプルアップ設定
LD (KWUCR0), 0y00000001 ; KWI0 端子の入力を許可、解除レベルを L レベルに設定
LD (SYSCR1), 0y10100000 ; レベル解除モードに設定して起動
```

第 22 章 10 ビット AD コンバータ(ADC)

TMP89FW24A は、10 ビット分解能の逐次比較方式 AD コンバータを内蔵しています。

22.1 構成

10 ビット AD コンバータの回路構成を図 22-1 に示します。

制御レジスタ ADCCR1, ADCCR2, 変換値レジスタ ADCDRL, ADCDRH と DA コンバータ、サンプルホールド回路、コンパレータ、逐次比較回路などで構成されています。




図 22-1 10 ビット AD コンバータ

- 注 1) AD コンバータを使用する前に、アナログ入力と兼用の I/O ポートレジスタを適切な値に設定してください。詳しくは、I/O ポートの項を参照してください。
- 注 2) DA コンバータの電流(IREF)は、AD 変換時以外は自動的にカットオフされます。

22.2 制御

ADコンバータは、次の4つのレジスタで構成されています。

1. ADコンバータ制御レジスタ1 (ADCCR1)

AD変換を行うアナログチャネルの選択および動作モードの選択とADコンバータの開始を制御するレジスタです。

2. ADコンバータ制御レジスタ2 (ADCCR2)

AD変換時間の選択、ADコンバータの動作状態をモニタするレジスタです。

3. AD変換値レジスタ (ADCDRH, ADCDRL)

ADコンバータによって変換されたデジタル値を格納するレジスタです。

AD コンバータ制御レジスタ 1

ADCCR1 (0x00034)		7	6	5	4	3	2	1	0
	Bit Symbol	ADRS	AMD		AINEN	SAIN			
	Read/Write	R/W	R/W		R/W	R/W			
	リセット後	0	0	0	0	0	0	0	0

ADRS	AD 変換開始	0: 1:	— AD 変換開始
AMD	AD 動作モード	00: 01: 10: 11:	AD 動作 Disable、AD 動作強制停止 シングルモード Reserved リピートモード
AINEN	アナログ入力制御	0: 1:	アナログ入力 Disable アナログ入力 Enable
SAIN	アナログ入力チャネル選択	0000: 0001: 0010: 0011: 0100: 0101: 0110: 0111: 1000: 1001: 1010: 1011: 1100: 1101: 1110: 1111:	AIN0 AIN1 AIN2 AIN3 AIN4 AIN5 AIN6 AIN7 Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved

- 注 1) AD 変換実行中(ADCCR2<ADBF>="1")に ADCCR1 レジスタに対して以下の操作を行わないでください。
- ・ SAIN の変更
 - ・ AINEN に"0"を設定
 - ・ AMD の変更(AMD="00"による強制停止は除く)
 - ・ ADRS に"1"を設定
- 注 2) アナログ入力チャネルをすべて Disable にする場合は、AINEN を"0"に設定してください。
- 注 3) アナログ入力はポートと兼用になっていますが、精度を保つ意味で AD 変換中はポート出力命令を実行しないでください。また、アナログ入力と近接するポートには AD 変換中、変化の激しい信号を入力しないようにしてください。
- 注 4) STOP, IDLE0, SLOW モードを起動すると、ADRS、AMD、AINEN は"0"に初期化されます。NORMAL モードへの復帰後、AD コンバータを使用する場合は、ADRS、AMD、AINEN を再設定してください。
- 注 5) ADRS は"1"をセットした後、自動的に"0"にクリアされます。"1"をセットしてから"0"にクリアされるまでの時間は、ADCCR2<ACK>=00*のとき最大 4/fcgck [s]、ADCCR2<ACK>=01*のとき最大 15/fcgck [s]、ADCCR2<ACK>=10*のとき最大 52/fcgck [s]となります。

ADコンバータ制御レジスタ2

ADCCR2 (0x00035)	7	6	5	4	3	2	1	0
Bit Symbol	EOCF	ADBF	-	-	"0"	ACK		
Read/Write	R	R	R	R	W	R/W		
リセット後	0	0	0	0	0	0	0	0

EOCF	AD変換終了フラグ	0: 1:	変換前または変換中 変換終了
ADBF	AD変換BUSYフラグ	0: 1:	AD変換停止中 AD変換実行中
ACK	AD変換時間選択 (変換時間例は下記表を参照してください)	000: 001: 010: 011: 100: 101: 110: 111:	39/fcgck 78/fcgck 156/fcgck 312/fcgck 624/fcgck 1248/fcgck Reserved Reserved

- 注1) ACKの変更は、AD変換停止状態(ADCCR2<ADBF> = "0")に行ってください。
- 注2) ADCCR2のビット3は必ず0を書き込んでください。
- 注3) STOP, IDLE0, SLOWモードを起動すると、EOCF、ADBFは0に初期化されます。
- 注4) EOCFはAD変換値レジスタ(ADCDRH)を読み出すと"0"にクリアされます。またEOCFは、シングルモードでAD変換終了後、ADCDRHを読み出さないままAD変換を開始(ADCCR1<ADRS>="1")したときも"0"にクリアされます。
- 注5) ADCCR2に対してリード命令を実行すると、ビット3~5は0が読み出されます。

表22-1 ACK設定と周波数別の変換時間

条件 ACK	変換時間	周波数(fcgck)								
		10MHz	8MHz	5MHz	4MHz	2.5MHz	2MHz	1MHz	0.5MHz	0.25MHz
000	39/fcgck	—	—	—	—	15.6 μs	19.5 μs	39.0 μs	78.0 μs	156.0 μs
001	78/fcgck	—	—	15.6 μs	19.5 μs	31.2 μs	39.0 μs	78.0 μs	156.0 μs	—
010	156/fcgck	15.6 μs	19.5 μs	31.2 μs	39.0 μs	62.4 μs	78.0 μs	156.0 μs	—	—
011	312/fcgck	31.2 μs	39.0 μs	62.4 μs	78.0 μs	124.8 μs	156.0 μs	—	—	—
100	624/fcgck	62.4 μs	78.0 μs	124.8 μs	156.0 μs	—	—	—	—	—
101	1248/fcgck	124.8 μs	156.0 μs	—	—	—	—	—	—	—
11*		Reserved								

- 注1) 上記表内"—"部分の設定は行わないでください。fcgck: 高周波発振周波数
- 注2) 上記の変換時間には、以下の時間は含まれていません。
- ADCCR1<ADRS>を1に設定してからAD変換動作を開始するまでの時間
 - AD変換動作が終了してからADCDRL,Hに変換値が格納されるまでの時間
- これらの時間は、ACK=00*のとき最大10/fcgck [s]、ACK=01*のとき最大32/fcgck [s]、ACK=10*のとき最大128/fcgck [s]となります。
- 注3) 変換時間は、アナログ基準電圧(VAREF)によって以下の時間以上を確保するように設定してください。
- VAREF = 4.5 ~ 5.5 V 時 15.6 μs 以上
 - VAREF = 2.7 ~ 5.5 V 時 31.2 μs 以上
 - VAREF = 2.2 ~ 5.5 V 時 124.8 μs 以上

AD 変換値レジスタ(下位)

ADCDRL (0x00036)		7	6	5	4	3	2	1	0
	Bit Symbol	AD07	AD06	AD05	AD04	AD03	AD02	AD01	AD00
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0	0	0	0	0	0	0

AD 変換値レジスタ(上位)

ADCDRH (0x00037)		7	6	5	4	3	2	1	0
	Bit Symbol	-	-	-	-	-	-	AD09	AD08
	Read/Write	R	R	R	R	R	R	R	R
	リセット後	0	0	0	0	0	0	0	0

- 注 1) ADCDRL、ADCDRH は INTADC 割り込み要求が発生した後、または ADCCR2<EOCF> が “1” になった後に読み出してください。
- 注 2) シングルモードのとき、AD 変換中(ADCCR2<ADBF>="1")に ADCDRL、ADCDRH を読み出さないでください。(ADCDRL を読み出してから ADCDRH を読み出すまでの期間に AD 変換が終了すると INTADC 割り込み要求はキャンセルされ変換結果が失われます)
- 注 3) STOP, IDLE0, SLOW モードを起動すると、ADCDRL, ADCDRH は"0"に初期化されます。
- 注 4) ADCCR1<AMD>に"00"を設定すると、ADCDRL, ADCDRH は"0"に初期化されます。
- 注 5) ADCDRH に対してリード命令を実行すると、ビット 7~2 は "0" が読み出されます。
- 注 6) リピートモードのとき、ADCDRL を読み出してから ADCDRH を読み出すまでの期間に AD 変換が終了すると AD 変換値レジスタは上書きされず前回の変換値を保持します。このとき INTADC 割り込み要求はキャンセルされ、上書きされた変換結果は失われます。

22.3 機能

10ビットADコンバータは、1回だけAD変換を行う「シングルモード」と、繰り返しAD変換を行う「リピートモード」の2つの動作モードがあります。

22.3.1 シングルモード

シングルモードは指定されたアナログ入力端子電圧のAD変換を1回だけ行います。

ADCCR1<AMD>を"01"(シングルモード)に設定後、ADCCR1<ADRS>を"1"に設定することによりAD変換を開始します。ADCCR1<ADRS>はAD変換開始後、自動的にクリアされます。ADCCR2<ADBF>はAD変換開始により"1"にセットされ、AD変換動作が終了またはAD変換を強制停止すると"0"にクリアされます。

AD変換終了後、変換結果はAD変換値レジスタ(ADCDRL,H)に格納され、ADCCR2<EOCF>が"1"にセットされます。このときAD変換終了割り込み要求(INTADC)が発生します。通常AD変換値レジスタ(ADCDRL,H)はINTADC割り込み処理ルーチンで読み出します。AD変換値レジスタの上位(ADCDRH)を読み出すとADCCR2<EOCF>は"0"にクリアされます。

- 注) AD変換実行中(ADCCR2<ADBF>="1")にADCCR1レジスタに対して以下の操作を行わないでください。
以下の操作を行うとAD変換が正しく行われない場合があります。

- ・ADCCR1<SAIN>の変更
- ・ADCCR1<AINEN>に"0"を設定
- ・ADCCR1<AMD>の変更(AMD="00"による強制停止は除く)
- ・ADCCR1<ADRS>に"1"を設定




図 22-2 シングルモード

22.3.2 リピードモード

リピートモードは、ADCCR1<SAIN>で指定されたアナログ入力端子電圧のAD変換を繰り返し行います。

ADCCR1<AMD>を"11"(リピートモード)に設定後、ADCCR1<ADRS>を"1"に設定することによりAD変換を開始します。ADCCR1<ADRS>はAD変換開始後、自動的にクリアされます。1回目のAD変換終了後、変換結果はAD変換値レジスタ(ADCDRL,H)に格納され、ADCCR2<EOCF>が"1"にセットされます。このときAD変換終了割り込み要求(INTADC)が発生します。割り込み発生後、2回目の(次の)AD変換が直ちに開始されます。

通常 AD 変換値レジスタ (ADCDRL,H)は、次の AD 変換が終了するまでに読み出してください。ADCDRL を読み出してから ADCDRH が読み出されるまでの期間に次の AD 変換が終了すると、AD 変換値レジスタ (ADCDRL,H)は上書きされず、前回の変換値を保持します。このとき INTADC 割り込み要求は発生せず、上書きされなかった変換結果は失われます。(図 22-3)

AD 変換を停止するには、ADCCR1<AMD> に"00" (AD 動作 Disable) を書き込んでください。AD 変換動作は即時に停止します。このときの変換値は、AD 変換値レジスタには格納されません。ADCCR2<EOCF>は AD 変換開始により "1" にセットされ、AMD に"00"を書き込むと"0" にクリアされます。




図 22-3 リピートモード

22.3.3 AD 動作 Disable、AD 動作強制停止

シングルモードで AD 変換動作中に AD コンバータを強制停止させる場合、リピートモードで AD 変換動作中に AD コンバータを停止させる場合、ADCCR1<AMD> を"00"に設定します。

ADCCR1<AMD> を"00"に設定すると、ADCCR2<EOCF, ADBF>、ADCDRL、ADCDRH レジスタは"0"に初期化されます。

22.4 レジスタの設定

1. AD コンバータ制御レジスタ1 (ADCCR1) を以下のように設定してください。
 - ・ AD 入力チャネル選択 (SAIN) により AD 変換するチャネルを選択してください。
 - ・ アナログ入力制御 (AINEN) をアナログ入力 Enable に指定してください。
 - ・ AD 動作モード(シングル、リピートモード)を (AMD) にて指定してください。
2. AD コンバータ制御レジスタ2 (ADCCR2) を以下のように設定してください。
 - ・ AD 変換時間 (ACK) により AD 変換時間を設定してください。変換時間の設定については、AD コンバータ制御レジスタ2 及び表 22-1 をご参照ください。
3. 上記 1. と 2. を設定後、AD コンバータ制御レジスタ1 (ADCCR1) の AD 変換開始 (ADRS) に “1” を設定すると、シングルモードの場合、直ちに AD 変換を開始します。
4. AD 変換が完了すると、AD コンバータ制御レジスタ2 (ADCCR2) の AD 変換終了フラグ (EOCF) が “1” にセットされ、AD 変換結果が AD 変換値レジスタ (ADCDRH, ADCDRL) に格納されます。また、このとき INTADC 割り込み要求が発生します。
5. AD 変換値レジスタ (ADCDRH) から変換結果を読み出すと EOCF は “0” にクリアされます。ただし、AD 変換値レジスタ (ADCDRH) を読み出す前に再変換を行った場合も、EOCF は “0” にクリアされます。この場合、変換結果は次の変換終了まで前回の結果を保持します。

(プログラム例) 変換時間 15.6 μs @ 10 MHz およびアナログ入力チャネル AIN3 端子を選択後、AD 変換を 1 回行います。EOCF を確認した後、変換結果を HL レジスタに格納します。動作モードは、シングルモードです。

```

; (ポートの設定)
LD    (ADCCR1), 0y00110011 ; AD コンバータのレジスタを設定する前にポートレジスタを適切に設定
; AIN3 を選択、動作モードを選択
LD    (ADCCR2), 0y00000010 ; 変換時間 (156/fcgck)
SET   (ADCCR1).7           ; ADRS = 1(AD 変換開始)
SLOOP: TEST   (ADCCR2).7           ; EOCF = 1 ?
J     T, code_addr(SLOOP)
LD    HL, (ADCDRL)          ; 変換結果の読み出し

```

22.5 STOP/IDLE0/SLOW モードの起動

STOP/IDLE0/SLOW モードを起動すると ADCCR1<ADRS, AMD, AINEN>, ADCCR2<EOCF, ADBF>, ADCDRL, ADCDRH レジスタは “0” に初期化されます。AD 変換中に同モードを起動した場合は、AD 変換は中断され、AD コンバータは停止します(レジスタは同様に初期化されます)。STOP/IDLE0/SLOW モードから復帰した際は、AD 変換は自動的に再開しませんので、必要に応じてレジスタの再設定を行ってください。

なお、AD 変換動作中に STOP/IDLE0/SLOW モードを起動した場合、アナログ基準電源は自動的にカットオフされますので、アナログ基準電源への電流の流れ込みはありません。

22.6 入力電圧と変換結果

アナログ入力電圧と AD 変換された 10 ビットデジタル値とは図 22-4 のように対応します。




図 22-4 アナログ入力電圧と AD 変換値 (typ.) の関係

22.7 ADコンバータの注意事項

22.7.1 アナログ入力端子電圧範囲

アナログ入力端子(AIN0~AIN7)は、VAREF~AVSS間でご使用ください。この範囲外の電圧が入力されるとその入力端子の変換値が不定となります。また他のアナログ入力端子の変換値にも影響を与えます。

22.7.2 アナログ入力兼用端子

アナログ入力端子(AIN0~AIN7)は、出入力ポートと兼用になっています。アナログ入力のいずれかを使用してAD変換を実行する場合、それ以外のポートの出入力命令は実行しないでください。AD変換精度が低下する場合があります。またアナログ入力兼用端子以外でも、隣接する端子への出力によるノイズにより影響を受ける場合がありますので、注意が必要です。

22.7.3 ノイズ対策

アナログ入力端子の内部等価回路は、図22-5のようになっています。アナログ入力源の出力インピーダンスが高いほどノイズなどの影響を受けやすくなりますので、信号源の出力インピーダンスは5 kΩ以下になるように設計してください。また、コンデンサの外付けを推奨します。




図 22-5 アナログ入力等価回路と入力端子処理例

第 23 章 LCD ドライバ

TMP89FW24A は、液晶表示器(LCD)を直接駆動するドライバおよびその制御回路を内蔵しています。LCD との接続端子は、次のとおりです。

1. セグメント出力端子 : 40 本 (SEG39 ~ SEG0)
2. コモン出力端子 : 4 本 (COM3 ~ COM0)

ほかに駆動用電源端子として VLC 端子、外部ブリーダ抵抗接続端子として LV1, LV2 端子があります。

- 注 1) 外部ブリーダ抵抗接続端子 LV1, LV2 とセグメント出力端子 SEG38,39 は兼用となっていますので、外部ブリーダ抵抗を使用する場合、SEG38,39 はセグメント出力として利用できません。
- 注 2) スタティック、1/3、1/2 デューティで使用する場合、未使用的コモン出力端子はオープンにしてください(バイアス電圧が output されます)。

直接駆動が可能な LCD は、次の 5 種類です。

- | | |
|------------------------|-------------------------------|
| 1. 1/4 デューティ(1/3 バイアス) | LCD 最大 160 画素(8 セグメント × 20 行) |
| 2. 1/3 デューティ(1/3 バイアス) | LCD 最大 120 画素(8 セグメント × 15 行) |
| 3. 1/3 デューティ(1/2 バイアス) | LCD 最大 120 画素(8 セグメント × 15 行) |
| 4. 1/2 デューティ(1/2 バイアス) | LCD 最大 80 画素(8 セグメント × 10 行) |
| 5. スタティック | LCD 最大 40 画素(8 セグメント × 5 行) |

23.1 構成




図 23-1 LCD ドライバ

23.2 制御

LCD ドライバの制御は、低消費電力レジスタ(POFFCR2)、LCD 制御レジスタ 1 (LCDCR1)、および LCD 制御レジスタ 2 (LCDCR2)で行います。

低消費電力レジスタ 2

POFFCR2 (0x00F76)	7	6	5	4	3	2	1	0
Bit Symbol	LCDEN	-	RTCEN	-	-	-	SIO1EN	SIO0EN
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット後	0	0	0	0	0	0	0	0

LCDEN	LCD 制御	0	Disable					
		1	Enable					
RTCEN	RTC 制御	0	Disable					
		1	Enable					
SIO1EN	SIO1 制御	0	Disable					
		1	Enable					
SIO0EN	SIO0 制御	0	Disable					
		1	Enable					

LCD ドライバ制御レジスタ 1

LCDCR1 (0x00E7C)		7	6	5	4	3	2	1	0
	Bit Symbol	EDSP	DUTY			SLF			
	Read/Write	R/W	R/W			R/W			
リセット後		0	0	0	0	0	0	0	0

EDSP	LCD 表示制御	0 1	表示 Blanking 表示 Enable (Blanking 解除)
DUTY	LCD 駆動方式の設定	000 001 010 011 100 101 110 111	1/4 デューティ (1/3 バイアス) 1/3 デューティ (1/3 バイアス) 1/3 デューティ (1/2 バイアス) 1/2 デューティ (1/2 バイアス) スタティック Reserved Reserved Reserved
SLF	ペース周波数の選択	0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 ~ 1111	$f_{cgck}/2^{18}$ $f_{cgck}/2^{17}$ $f_{cgck}/2^{16}$ $f_{cgck}/2^{15}$ $f_{cgck}/2^{14}$ $f_{cgck}/2^{13}$ $f_{cgck}/2^{12}$ Reserved $f_s/2^9$ $f_s/2^8$ Reserved Reserved

注 1) f_{cgck} : ギクロック [Hz]、 f_s : 低周波クロック [Hz]

注 2) SLOW2 モードのとき、SLF は f_{cgck} ベースの周波数(0y0000 ~ 0y0110)を選択しないでください。これらが選択された場合、コモン、セグメント出力端子から想定しないフレーム周波数のパルスが出力されます。

LCD ドライバ制御レジスタ 2

LCDCR2 (0x00E7D)	Bit Symbol	7	6	5	4	3	2	1	0
	Read/Write	LRSE			BRH	BRSEL			
	リセット後	0	0	0	0	0	0	0	0

LRSE	内部ブリーダ低抵抗の接続時間の選択	LCDCR1<SLF>の設定										
		0000	0001	0010	0011	0100	0101	0110	1000	1001		
		接続なし										
		000	$2^{11}/fcgck$	$2^{10}/fcgck$	$2^9/fcgck$	$2^8/fcgck$	$2^7/fcgck$	$2^6/fcgck$	$2^5/fcgck$	$2^2/fs$	$2/fs$	
		001	$2^{12}/fcgck$	$2^{11}/fcgck$	$2^{10}/fcgck$	$2^9/fcgck$	$2^8/fcgck$	$2^7/fcgck$	$2^6/fcgck$	$2^3/fs$	$2^2/fs$	
		010	$2^{13}/fcgck$	$2^{12}/fcgck$	$2^{11}/fcgck$	$2^{10}/fcgck$	$2^9/fcgck$	$2^8/fcgck$	$2^7/fcgck$	$2^4/fs$	$2^3/fs$	
		011	$2^{14}/fcgck$	$2^{13}/fcgck$	$2^{12}/fcgck$	$2^{11}/fcgck$	$2^{10}/fcgck$	$2^9/fcgck$	$2^8/fcgck$	$2^5/fs$	$2^4/fs$	
		100	$2^{15}/fcgck$	$2^{14}/fcgck$	$2^{13}/fcgck$	$2^{12}/fcgck$	$2^{11}/fcgck$	$2^{10}/fcgck$	$2^9/fcgck$	$2^6/fs$	$2^5/fs$	
		101	$2^{16}/fcgck$	$2^{15}/fcgck$	$2^{14}/fcgck$	$2^{13}/fcgck$	$2^{12}/fcgck$	$2^{11}/fcgck$	$2^{10}/fcgck$	$2^7/fs$	$2^6/fs$	
		110	常時接続									
		111	Reserved									
BRH	内部ブリーダ高抵抗の選択	0	200kΩ (Typ.)									
BRSEL	ブリーダ抵抗の内部/外部切り替え制御	1	500kΩ (Typ.)									
		0	外部ブリーダ抵抗を使用 (注 4)									
		1	内部ブリーダ抵抗を使用									

注 1) fcgck: ギアクロック [Hz]、fs: 低周波クロック [Hz]

注 2) LRSE, BRH の設定は、BRSEL で内部ブリーダ抵抗を選択したときのみ効果があります。

注 3) LCDCR2 に対してリード命令を実行するとビット 2 ~ 0 は"0"が読み出されます。

注 4) 外部ブリーダ抵抗接続端子とセグメント出力端子 SEG38,39 は兼用となっていますので、外部ブリーダ抵抗を使用する場合、SEG38,39 はセグメント出力として利用できません。

23.3 低消費電力機能

LCD ドライバは、表示機能を使用しないとき、低消費電力レジスタ(POFFCR2)によって不要な電力を抑える機能を持っています。

POFFCR2<LCDEN>を"0"に設定すると、LCD ドライバへの基本クロックが停止(Disable)され不要な電力を抑えることができます。ただしこのとき LCD ドライバが使用できなくなります。POFFCR2 <LCDEN>を"1"に設定すると、LCD ドライバへ基本クロックが供給(Enable)され LCD ドライバが使用可能になります。

リセット後、POFFCR2 <LCDEN>は"0"に初期化されますので、LCD ドライバは使用不可の設定となります。よって初めて LCD ドライバを使用するときは、プログラムの初期設定(LCD ドライバの制御レジスタを操作する前)で必ず POFFCR2 <LCDEN>を"1"に設定してください。

なお、LCD ドライバ動作中は POFFCR2<LCDEN>を"0"に変更しないでください。変更した場合 LCD ドライバが予期せぬ動作をする場合があります。

23.4 機能

23.4.1 LCD 表示制御 (LCDR1<EDSP>)

LCDR1<EDSP>を"1"に設定すると、LCD ドライバのパワースイッチが ON になり VLC 電圧が LCD ドライバに印加されることで LCD ドライバが表示 Enable となります。LCDR1<EDSP>を"0"に設定すると、LCD ドライバのパワースイッチが OFF になり VLC 電圧が遮断されることで LCD ドライバは表示 Blanking となります。

表示 Enable / Blanking 中の各端子の状態は、下表のようになります。

表 23-1

PxLCR	LCDR2 <BRSEL>	LCDR1 <EDSP>	コモン出力端子	入出力ポート/ セグメント出力 の兼用端子	入出力ポート/ セグメント出力/ 外部ブリーダ抵抗接続 の兼用端子
0	0	0	L レベル	入出力ポート	外部ブリーダ抵抗接続
0	0	1	コモン出力		
0	1	0	L レベル		入出力ポート
0	1	1	コモン出力		
1	0	0	L レベル	L レベル	外部ブリーダ抵抗接続
1	0	1	コモン出力	セグメント出力	
1	1	0	L レベル	L レベル	L レベル
1	1	1	コモン出力	セグメント出力	セグメント出力

注) x; I/O ポート番号

23.4.1.1 リセット発生時の動作

リセット時、LCDR1<EDSP>は"0"に初期化されますので、LCD ドライバのパワースイッチが自動的に OFF になり、VLC 電圧は遮断されます。このときコモン出力端子は L レベルに固定されますが、入出力ポート/セグメント出力の兼用端子はポート入力(ハイインピーダンス)となります。よって外部からのリセット時間が長くなる場合は、LCD 表示が滲むなどの影響を与える場合があります。また、入出力ポート / 外部ブリーダ抵抗接続 / セグメント出力の兼用端子は、外部ブリーダ抵抗接続端子に設定されます。

23.4.1.2 IDLE0 / SLEEP0 / STOP モード時の動作

LCDR1<EDSP>が"1"の状態で IDLE0, SLEEP0 または STOP モードを起動すると LCDR1<EDSP>は自動的に"0"に初期化され、表示は Blanking となります。モード復帰後、LCD を再表示するには LCDR1<EDSP>を"1"に設定する必要があります。

23.4.1.3 SLOW モード時の動作

NORMAL2 と SLOW1/2 の両モードで LCD を使用する場合、LCDR1<SLF>は fs ベースの周波数 (0y1000 ~ 0y1001)を選択することを推奨します(モード遷移の前後で LCDR1<SLF>の設定を変更する必要が無いため)。

NORMAL2 モードで fcgck ベースの周波数を使用した場合、SLOW2 モードに切り替える前に一度 LCDR1<EDSP>を"0"に設定し、SLOW2 モードに切り替えた後、LCDR1<SLF>を fs ベースの周波数に切り替えるとともに LCDR1<EDSP>を"1"に設定する必要があります。SLOW2 モードから NORMAL2 モードに切り替えるときも同様に、NORMAL2 モードに切り替える前に LCDR1<EDSP>を"0"に設定し、NORMAL2 モードに切り替えた後、LCDR1<SLF>を fcgck ベースの周波数に切り替えるとともに LCDR1<EDSP>を"1"に設定する必要があります。

23.4.1.4 ベース周波数(LCDCR1<SLF>)による表示動作(フェイルセーフ)

LCDCR1<SLF>を 0y0000 ~ 0y0110 の設定で使用する場合は、あらかじめ高周波クロックを動作(SYSCR2<XEN>="1" または SYSCR2<OSCEN>="1")させ、発振が十分安定してから LCDCR1<EDSP>を"1"に設定してください。高周波クロックが停止した状態では LCDCR1<EDSP>を"1"に設定しても、表示 Enable にはなりません(LCDCR1<EDSP>は"1"に書き変わりますが LCD ドライバは表示 Blanking と同じ状態になります)


同様に LCDCR1<SLF>を 0y1000 ~ 0y1001 の設定で使用する場合は、あらかじめ低周波クロックを動作(SYSCR2<XTEN>="1")させ、発振が十分安定してから LCDCR1<EDSP>を"1"に設定してください。低周波クロックが停止した状態では LCDCR1<EDSP>を"1"に設定しても、表示 Enable にはなりません(LCDCR1<EDSP>は"1"に書き変わりますが LCD ドライバは表示 Blanking と同じ状態になります)

23.4.1.5 低消費電力レジスタによる表示動作(フェイルセーフ)

LCDCR1<EDSP>が"1"のときに POFFCR2<LCDEN>を"0"に設定すると、表示 Blanking となります。この状態で再び POFFCR2<LCDEN>を"1"に設定すると表示 Enable となります。

23.4.2 LCD 駆動方式 (LCDR1<DUTY>)

LCD の駆動方式は、LCDR1<DUTY>により、5 種類の選択ができます。



注 1) f_F : フレーム周波数

注 2) f_B : ベース周波数 (LCDR1<SLF>)

注 3) V_{LCD3} : LCD 駆動電圧 ($=V_{LC} - V_{SS}$)

図 23-2 LCD 駆動波形 (COM - SEG 端子間電位差)

23.4.3 フレーム周波数 (LCDR1<SLF>)

フレーム周波数(f_F)は駆動方式とベース周波数により表 23-2 のように設定されます。ベース周波数は、LCDR1<SLF>によって選択します。

表 23-2 フレーム周波数設定

SLF	ベース周波数 [Hz]	フレーム周波数 [Hz]			
		1/4 デューティ	1/3 デューティ	1/2 デューティ	Static
0000	fcgck / 2^{18}	fcgck / 2^{18}	(4/3) × fcgck / 2^{18}	(4/2) × fcgck / 2^{18}	fcgck / 2^{18}
	(fcgck = 16 MHz)	61	81	122	61
0001	fcgck / 2^{17}	fcgck / 2^{17}	(4/3) × fcgck / 2^{17}	(4/2) × fcgck / 2^{17}	fcgck / 2^{17}
	(fcgck = 16 MHz)	122	163	244	122
	(fcgck = 8 MHz)	61	81	122	61
0010	fcgck / 2^{16}	fcgck / 2^{16}	(4/3) × fcgck / 2^{16}	(4/2) × fcgck / 2^{16}	fcgck / 2^{16}
	(fcgck = 8 MHz)	122	163	244	122
	(fcgck = 4 MHz)	61	81	122	61
0011	fcgck / 2^{15}	fcgck / 2^{15}	(4/3) × fcgck / 2^{15}	(4/2) × fcgck / 2^{15}	fcgck / 2^{15}
	(fcgck = 4 MHz)	122	163	244	122
	(fcgck = 2 MHz)	61	81	122	61
0100	fcgck / 2^{14}	fcgck / 2^{14}	(4/3) × fcgck / 2^{14}	(4/2) × fcgck / 2^{14}	fcgck / 2^{14}
	(fcgck = 2 MHz)	122	163	244	122
	(fcgck = 1 MHz)	61	81	122	61
0101	fcgck / 2^{13}	fcgck / 2^{13}	(4/3) × fcgck / 2^{13}	(4/2) × fcgck / 2^{13}	fcgck / 2^{13}
	(fcgck = 1 MHz)	122	163	244	122
	(fcgck = 0.5 MHz)	61	81	122	61
0110	fcgck / 2^{12}	fcgck / 2^{12}	(4/3) × fcgck / 2^{12}	(4/2) × fcgck / 2^{12}	fcgck / 2^{12}
	(fcgck = 0.5 MHz)	122	163	244	122
	(fcgck = 0.25 MHz)	61	81	122	61
1000	fs / 2^9	fs / 2^9	(4/3) × fs / 2^9	(4/2) × fs / 2^9	fs / 2^9
	(fs = 32.768 kHz)	64	85	128	64
1001	fs / 2^8	fs / 2^8	(4/3) × fs / 2^8	(4/2) × fs / 2^8	fs / 2^8
	(fs = 32.768 kHz)	128	171	256	128

注) f_{cgck}: ギアクロック周波数 [Hz], f_s: 低周波クロック周波数 [Hz]

23.4.4 ブリーダ抵抗の内部/外部切り替え制御

LCD のバイアス電圧はブリーダ抵抗によって生成されます。ブリーダ抵抗は、外部もしくは内部のいずれかを選択することができます。

内部ブリーダ抵抗を使用する場合は LCDCR2<BRSEL>を"1"に設定してください。この場合、入出力ポート/外部ブリーダ抵抗接続 / セグメント出力の兼用端子は、入出力ポートまたはセグメント出力端子として利用できます。

外部ブリーダ抵抗を使用する場合は LCDCR2<BRSEL>を"0"に設定し、ブリーダ外部接続端子(LV1, LV2)に抵抗を外付けしてください。この場合、入出力ポート/外部ブリーダ抵抗接続 / セグメント出力の兼用端子は、外部ブリーダ抵抗接続端子としてのみ利用できます。

接続方法については図 23-4 参照してください。

23.4.5 内部ブリーダ低抵抗の接続時間の選択 (LCDR2<LRSE>)

内部ブリーダ抵抗は、高抵抗および低抵抗の 2 系統によって構成されます。高抵抗と低抵抗はバイアス毎に並列接続されており、このうち低抵抗はアナログスイッチが併設されていますので LCDR2<LRSE>によってブリーダ低抵抗の接続時間を調整することができます。アナログスイッチが ON の期間は高抵抗に対し低抵抗が並列接続され見かけ上の抵抗値が低くなることで LCD ドライバの駆動能力を上げることができます。

基本的に低抵抗の接続時間を長くすると LCD パネルの駆動能力は高くなりますが、その分消費電力が大きくなります。逆に接続時間を短くすると駆動能力は低くなりますが、消費電力は、少なくなります。駆動能力が不足すると LCD 表示が滲むなどの影響が現れますので、使用する LCD パネルに合わせて最適な設定値に調整してください。

表 23-3 に 1 フレームに対するブリーダ低抵抗の接続時間比率およびブリーダ抵抗全体に流れる消費電流の目安を示します。


図 23-3 に 1/4 デューティ 1/3 バイアス場合のブリーダ抵抗の制御タイミングを示します。

BRH の設定については「23.4.6 内部ブリーダ高抵抗の選択 (LCDR2<BRH>)」を参照してください。

表 23-3 ブリーダ低抵抗の接続時間比率およびブリーダ抵抗全体に流れる消費電流の目安

LCDCR2 <LRSE>		1/4 デューティ (1/3 バイアス)		1/3 デューティ (1/3 バイアス)		1/3 デューティ (1/2 バイアス)		1/2 デューティ (1/2 バイアス)		
		BRH="1"	BRH="0"	BRH="1"	BRH="0"	BRH="1"	BRH="0"	BRH="1"	BRH="0"	
000	低抵抗 接続時間比率		0% (常時高抵抗)							
	ブリーダ 電流	VLC=5V 時	3.33μA	8.33μA	3.33μA	8.33μA	5.00μA	12.5μA	5.00μA	12.5μA
001	低抵抗 接続時間比率		3.13%							
	ブリーダ 電流	VLC=5V 時	5.94μA	10.94μA	5.94μA	10.94μA	8.91μA	16.41μA	8.91μA	16.41μA
010	低抵抗 接続時間比率		6.25%							
	ブリーダ 電流	VLC=5V 時	8.54μA	13.54μA	8.54μA	13.54μA	12.81μA	20.31μA	12.81μA	20.31μA
011	低抵抗 接続時間比率		12.5%							
	ブリーダ 電流	VLC=5V 時	13.75μA	18.75μA	13.75μA	18.75μA	20.63μA	28.13μA	20.63μA	28.13μA
100	低抵抗 接続時間比率		25%							
	ブリーダ 電流	VLC=5V 時	24.17μA	29.17μA	24.17μA	29.17μA	36.25μA	43.75μA	36.25μA	43.75μA
101	低抵抗 接続時間比率		50%							
	ブリーダ 電流	VLC=5V 時	45.00μA	50.00μA	45.00μA	50.00μA	67.50μA	75.00μA	67.50μA	75.00μA
110	低抵抗 接続時間比率		100% (常時低抵抗接続)							
	ブリーダ 電流	VLC=5V 時	86.67μA	91.67μA	86.67μA	91.67μA	130.0μA	137.5μA	130.0μA	137.5μA
		VLC=3V 時	52.00μA	55.00μA	52.00μA	55.00μA	78.00μA	82.50μA	78.00μA	82.50μA

注) ブリーダ抵抗の消費電流値は目安です。実際の電流値はLCDの負荷や、抵抗値の製造ばらつきなどによって変動する場合があります。



R_{Lt} : 低抵抗が接続されている期間（高抵抗と低抵抗が並列接続されている期間）

R_{Ht} : 低抵抗が接続されていない期間（高抵抗のみが接続されている期間）

図 23-3 LCDCR2<LRSE>によるブリーダ抵抗の選択(1/4 デューティ 1/3 バイアスの場合)

23.4.6 内部ブリーダ高抵抗の選択 (LCDCR2<BRH>)

内部ブリーダの高抵抗は LCDCR2<BRH>によって抵抗値を 2 段階(500kΩ(Typ.)または 200kΩ(Typ.))の中から選択することができます。基本的に抵抗値が低い方が LCD パネルの駆動能力は高くなりますが、その分消費電力が大きくなります。抵抗値が高い方が駆動能力は低くなりますが、消費電力は、少なくなります。

低抵抗の抵抗値については 20kΩ(Typ.)固定となります。低抵抗は高抵抗に対しアナログスイッチを介して並列に接続されていますので、LCDCR2<LRSE>の設定により見かけ上の抵抗値は表 23-4 のようになります。

例えば BRH が"1"のとき、低抵抗が接続されている期間は合成抵抗 19.23kΩ(Typ.)が選択され、接続されない期間は高抵抗 500kΩ(Typ.)が選択されることになります。



表 23-4 ブリーダ抵抗値

LCDCR2<BRH>	低抵抗が接続されていない時	低抵抗が接続されている時
1	500kΩ (Typ.)	19.23kΩ (Typ.)
0	200kΩ (Typ.)	18.18kΩ (Typ.)

23.5 LCD 表示動作

LCD 駆動電圧 V_{LCD} は、VLC–VSS 端子間の電位差($V_{LC}-V_{SS}$)により与えられます。LCD は、セグメント出力とコモン出力の電位差が $\pm V_{LCD}$ のとき点灯し、それ以外のときは消灯します。

動作電圧は、 $V_{LC} \leq V_{DD}$ となるように接続してください。図 23-4 に電源の接続例を示します。



*1 : 1/3バイアス時
*2 : 1/2バイアス時
*3 : スタティック時

図 23-4 接続例

- 注 1) CPU の動作電圧と LCD 駆動電圧が同一の場合、VLC 端子は VDD 端子に接続してください。
- 注 2) リセット時、コモン出力は L レベルとなりますが、入出力ポート/セグメント出力の兼用端子出力はポート入力(ハイインピーダンス)となります。従って、入出力ポート/セグメント出力の兼用端子をセグメントとして使用し、かつ外部からのリセット入力が著しく長くなる場合は、LCD 表示が滲むなどの悪影響を及ぼす恐れがあります。また、入出力ポート / 外部ブリーダ抵抗接続 / セグメント出力の兼用端子は、外部ブリーダ抵抗接続端子に設定されます。

23.6 表示データの設定

表示データは、SFR 内に設けられた表示データ領域(0x00E40 ~ 0x00E53 番地の 20 バイト)に格納します。

表示データ領域に格納された表示データは、ハードウェアにより自動的に読み出され、LCD ドライバへ送出されます。LCD ドライバは、表示データと駆動方式に従い、セグメント信号、コモン信号を発生します。従って、表示パターンの変更は、プログラムで表示データ領域の内容を書き替えるのみで行うことができます。表 23-6 に、表示データ領域と SEG/COM 端子の対応を示します。

LCD は、表示データが"1"のとき点灯し、"0"のとき消灯します。

リセット時、表示データ領域(0x00E40 ~ 0x00E53 番地の 20 バイト)のデータは"0"に初期化されます。

LCD の駆動方式によって駆動可能な画素数が異なりますので、表示データを格納するために使用する表示データ領域のビット数も異なります。従って、表示データの格納に使用しないビットや、LCD を接続しないアドレスに相当するデータメモリは、通常のユーザー処理データの格納に使用できます(表 23-5 参照)。

表 23-5 表示データの格納に使用するビット

駆動方式	ビット 7/3	ビット 6/2	ビット 5/1	ビット 4/0
1/4 デューティ	COM3	COM2	COM1	COM0
1/3 デューティ	-	COM2	COM1	COM0
1/2 デューティ	-	-	COM1	COM0
スタティック	-	-	-	COM0

注) - : 表示データの格納に使用しないビット

表 23-6 LCD 表示データ領域

レジスタ名(アドレス)	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	Read/ Write	初期値
LCDBUF00 (0x00E40)	SEG1				SEG0				R/W	(0000 0000)
LCDBUF01 (0x00E41)	SEG3				SEG2				R/W	(0000 0000)
LCDBUF02 (0x00E42)	SEG5				SEG4				R/W	(0000 0000)
LCDBUF03 (0x00E43)	SEG7				SEG6				R/W	(0000 0000)
LCDBUF04 (0x00E44)	SEG9				SEG8				R/W	(0000 0000)
LCDBUF05 (0x00E45)	SEG11				SEG10				R/W	(0000 0000)
LCDBUF06 (0x00E46)	SEG13				SEG12				R/W	(0000 0000)
LCDBUF07 (0x00E47)	SEG15				SEG14				R/W	(0000 0000)
LCDBUF08 (0x00E48)	SEG17				SEG16				R/W	(0000 0000)
LCDBUF09 (0x00E49)	SEG19				SEG18				R/W	(0000 0000)
LCDBUF10 (0x00E4A)	SEG21				SEG20				R/W	(0000 0000)
LCDBUF11 (0x00E4B)	SEG23				SEG22				R/W	(0000 0000)
LCDBUF12 (0x00E4C)	SEG25				SEG24				R/W	(0000 0000)
LCDBUF13 (0x00E4D)	SEG27				SEG26				R/W	(0000 0000)
LCDBUF14 (0x00E4E)	SEG29				SEG28				R/W	(0000 0000)
LCDBUF15 (0x00E4F)	SEG31				SEG30				R/W	(0000 0000)
LCDBUF16 (0x00E50)	SEG33				SEG32				R/W	(0000 0000)
LCDBUF17 (0x00E51)	SEG35				SEG34				R/W	(0000 0000)
LCDBUF18 (0x00E52)	SEG37				SEG36				R/W	(0000 0000)
LCDBUF19 (0x00E53)	SEG39				SEG38				R/W	(0000 0000)

COM3 COM2 COM1 COM0 COM3 COM2 COM1 COM0

23.7 LCD ドライバ制御例

23.7.1 初期設定

初期設定のフローチャートを、図 23-5 に示します。

(プログラム例) 1/4 デューティ 1/3 バイアス、LCD フレーム周波数 $f_{cgck}/2^{18}$ [Hz]、内部ブリーダ抵抗、ブリーダ低抵抗の接続時間 $2^{15}/f_{cgck}$ 、ブリーダ高抵抗 $200k\Omega$ で LCD ドライバを動作させる場合。

```

LD      (POFFCR2),0x80      ; LCDEN = 1
LD      (LCDCR1),0x00      ; LCD 駆動方法、ベース周波数の設定
LD      (LCDCR2),0x28      ; ブリーダ低抵抗の接続時間、ブリーダ高抵抗の設定
LD      (PxLCR),0xFF      ; PxLCR レジスタの設定 (x; I/O ポート番号)
:
:
:                                ; 表示データの初期値設定
SET     (LCDCR1).7        ; 表示 Enable

```




図 23-5 LCD ドライバの初期設定

23.7.2 表示データの格納

通常、表示データはプログラムメモリ(ROM)に固定データとして用意しておき、転送命令により、表示データ領域に格納します。

(プログラム例) 1/4 デューティ 1/3 バイアスの LCD を用いて、データメモリの 0x90 番地に格納されている BCD データに対応する数字を表示する場合(COM, SEG 端子と LCD との接続を図 23-6 としたとき)の表示データは、表 23-7 のようになります。

```

LCDctl section code abs = 0x1F000
sLCDmain:    LD      C,(0x90)
               LD      HL,sTABLE
               LD      A,(HL+C)
               LD      (0x0E40),A
               RET

LCDdata section romdata abs = 0xF800
sTABLE:      DB      0y11011111, 0y00000110,
               0y11100011, 0y10100111,
               0y00110110, 0y10110101,
               0y11110101, 0y00010111,
               0y11110111, 0y10110111

```

注) DB はバイトデータ定義命令



図 23-6 COM, SEG 端子接続例 (1/4 デューティ)

表 23-7 表示データ (1/4 デューティ) の例

数字	表示	表示データ	数字	表示	表示データ
0	0.	11011111	5	5	10110101
1	1	00000110	6	6	11110101
2	2	11100011	7	7	00000111
3	3	10100111	8	8	11110111
4	4	00110110	9	9	10110111

(例) 1/2 デューティ LCD を用いて、表 23-7 と同様の数字表示を行う場合の表示データの例を表 23-8 に示します。COM 端子および SEG 端子の接続方法は図 23-7 の例を用います。



図 23-7 COM, SEG 端子接続例

表 23-8 表示データ (1/2 デューティ) の例

数字	表示データ		数字	表示データ	
	上位アドレス	下位アドレス		上位アドレス	下位アドレス
0	**01**11	**01**11	5	**11**10	**01**01
1	**00**10	**00**10	6	**11**11	**01**01
2	**10**01	**01**11	7	**01**10	**00**11
3	**10**10	**01**11	8	**11**11	**01**11
4	**11**10	**00**10	9	**11**10	**01**11

注) *: Don't care

23.7.3 駆動出力例




図 23-8 1/4 デューティ (1/3 バイアス) 駆動




図 23-9 1/3 デューティ (1/3 バイアス) 駆動




図 23-10 1/3 デューティ (1/2 バイアス) 駆動




図 23-11 1/2 デューティ (1/2 バイアス) 駆動




図 23-12 スタティック駆動

第 24 章 フラッシュメモリ

TMP89FW24A は、126976 バイトのフラッシュメモリを内蔵しています。フラッシュメモリの書き込み/消去などの制御は、以下の 3 つのモードで実行可能です。

- MCU モード

MCU モードは、CPU の制御によってフラッシュメモリをアクセスするモードです。アプリケーションの動作を保った状態でフラッシュメモリの消去、書き込みが可能ですので、出荷後のソフトウェアバグ修正やファームウェアの変更などに利用できます。

- シリアル PROM モード

シリアル PROM モードは、CPU の制御によってフラッシュメモリをアクセスするモードです。シリアルインターフェース(UART および SIO)を使用することによって少ない端子で制御が可能ですので、出荷工程のオンボード書き込み(マイクロコントローラが基板に実装された状態での書き込み)などに利用できます。

- パラレル PROM モード

パラレル PROM モードは、サードパーティの提供するプログラムライタ等で単体のフラッシュメモリとしてフラッシュメモリをアクセスするモードで、アドレス/データ信号を直接制御することにより高速にフラッシュメモリをアクセスすることができます。プログラムライタのサポート状況については、当社営業窓口までお問い合わせください。

MCU モードおよびシリアル PROM モードは、フラッシュメモリの制御のためにフラッシュメモリ制御レジスタ (FLSCR1、FLSCR2)を使用します。本章では MCU モードおよびシリアル PROM モードを使用したフラッシュメモリのアクセス方法を説明します。

フラッシュメモリの書き込み、消去、セキュリティ設定、セキュリティ消去は、RAM もしくはシャドウ RAM 上から行ってください。
また、各コマンドシーケンスの処理終了を FLSCRM<BUSY>で確認した後、フラッシュメモリからのデータ読出し、または命令フェッチを開始するまで 200 μ s 以上のウェイト時間を確保してください。
なお、これらの処理中は割り込み禁止とするか、割り込みベクタと割り込みルーチンを RAM もしくはシャドウ RAM 上に配置してください。
対象コマンド : Page Program、Chip Erase、Sector Erase、Security Program、Security Erase

BOOTROM 内の API を使用して Sector 消去、Chip 消去、セキュリティ設定、セキュリティ解除を行う場合、API 呼び出し処理の完了より、フラッシュメモリからのデータ読出し、または命令フェッチを開始するまで 200 μ s 以上のウェイト時間を確保してください。
なお、API の呼び出し、およびウェイト時間の確保は、RAM もしくはシャドウ RAM 上で行ってください。
対象 API : 0x1012(.BTEraseSec)、0x1014(.BTEraseChip)、0x1018(.BTSetSP)、0x1020(.BTErsSP)

24.1 制御

フラッシュメモリは、フラッシュメモリ制御レジスタ1(FLSCR1)、フラッシュメモリ制御レジスタ2(FLSCR2)によって制御されます。

フラッシュメモリ制御レジスタ1

FLSCR1 (0x00FD0)	Bit Symbol	7	6	5	4	3	2	1	0
	FLSMD	BAREA			FAREA			"0"	"0"
	Read/Write	R/W			R/W	R/W			R/W
リセット後	0	1	0	0	0	0	0	0	0

FLSMD	フラッシュメモリのコマンドシーケンス制御	010:	コマンドシーケンスの実行を禁止				
		101:	コマンドシーケンスの実行を許可				
BAREA	BOOTROM のマッピング制御	その他:	Reserved				
			MCU モード		シリアル PROM モード		
FAREA	フラッシュメモリの領域切り替え制御	0:	BOOTROM 非表示	-			
		1:	BOOTROM を表示	BOOTROM を表示			
FLSMD	データ領域 0x08000 ~ 0xFFFF を割り当てる(標準マッピング)	00:	データ領域 0x08000 ~ 0xFFFF を				
		01:	データ領域 0x01000 ~ 0x07FFF を				
FAREA	データ領域 0x09000 ~ 0x0FFFF に割り当てる	10:	データ領域 0x09000 ~ 0x0FFFF に割り当てる				
		11:	コード領域 0x18000 ~ 0x1FFFF を				
FLSMD	データ領域 0x08000 ~ 0x0FFFF に割り当てる	00:	データ領域 0x08000 ~ 0x0FFFF に割り当てる				
		01:	データ領域 0x01000 ~ 0x07FFF を				
FLSMD	データ領域 0x09000 ~ 0x0FFFF に割り当てる	10:	データ領域 0x09000 ~ 0x0FFFF に割り当てる				
		11:	コード領域 0x10000 ~ 0x17FFF を				
FLSMD	データ領域 0x08000 ~ 0x0FFFF に割り当てる	00:	データ領域 0x08000 ~ 0x0FFFF に割り当てる				
		01:	データ領域 0x01000 ~ 0x07FFF を				
FLSMD	データ領域 0x09000 ~ 0x0FFFF に割り当てる	10:	データ領域 0x09000 ~ 0x0FFFF に割り当てる				
		11:	コード領域 0x10000 ~ 0x17FFF を				
FLSMD	データ領域 0x08000 ~ 0x0FFFF に割り当てる	00:	データ領域 0x08000 ~ 0x0FFFF に割り当てる				
		01:	データ領域 0x01000 ~ 0x07FFF を				
FLSMD	データ領域 0x09000 ~ 0x0FFFF に割り当てる	10:	データ領域 0x09000 ~ 0x0FFFF に割り当てる				
		11:	コード領域 0x10000 ~ 0x17FFF を				

- 注 1) Reserved : 設定しないでください。
- 注 2) フラッシュメモリ制御レジスタ1は、FLSCR1 レジスタとシフトレジスタとのダブルバッファ構造となっています。FLSCR1 レジスタの設定は、FLSCR2 レジスタに 0xD5 を書き込むことによってシフトレジスタに反映され、有効となります。よって FLSCR2 レジスタに 0xD5 を書き込むまでは、設定値は有効となりません。シフトレジスタの値は、FLSCRM レジスタをリードすると確認することができます。
- 注 3) FLSMD は、“0y010”、“0y101”以外設定しないでください。
- 注 4) FLSCR1 のビット 0, 1 は必ず"0"を書き込んでください。

フラッシュメモリ制御レジスタ2

FLSCR2 (0x00FD1)	Bit Symbol	7	6	5	4	3	2	1	0
	CR1EN				W				
	Read/Write				W				
リセット後	*	*	*	*	*	*	*	*	*
CR1EN	FLSCR1 レジスタの許可/禁止制御	0xD5			FLSCR1 の変更を有効にする			Reserved	

フラッシュメモリステータスレジスタ

FLSCRM (0x00FD1)	7	6	5	4	3	2	1	0
Bit Symbol	BUSY	-	FLSMDM	BAREAM	FAREAM			-
Read/Write	R	R	R	R	R			R
リセット後	0	0	0	0	0	0	0	0

BUSY	フラッシュメモリの Ready / Busy ステータス	0	-
		1	フラッシュの書き込み/消去中 Security の設定/消去中
FLSMDM	FLSCR1<FLSMD>の状態モニタ	0	FLSCR1<FLSMD>="101"の設定が無効
		1	FLSCR1<FLSMD>="101"の設定が有効
BAREAM	FLSCR1<BAREA>の状態モニタ	現在有効となっている FLSCR1<BAREA>の値	
FAREAM	FLSCR1<FAREA>の状態モニタ	現在有効となっている FLSCR1<FAREA>の値	

- 注 1) FLSCRM のビット 5~2 はフラッシュメモリ制御レジスタ 1 のシフトレジスタ値を確認するレジスタです。
- 注 2) FLSMDM は、FLSMD="101"が有効になったときのみ"1"となります。
- 注 3) FLSCRM に対してリード命令を実行するとビット 6 は"0"が読み出されます。
- 注 4) シリアル PROM モードのとき BAREAM は常に"1"が読み出されます。
- 注 5) FLSCRM のビット 1,0 は、FLSCR2 に 0xD5 を設定した時点の FLSCR1 のビット 1,0 の値が読み出されます。
- 注 6) FLSCRM<BUSY>に"0"が読み込まれた後、フラッシュメモリをアクセス（読み出し、命令実行）するまで 200μs 以上の時間を空けて下さい。

ポート入力制御レジスタ (シリアル PROM モードのみ機能)

SPCR (0x00FD3)	7	6	5	4	3	2	1	0
Bit Symbol	-	-	-	-	-	-	PIN1	PIN0
Read/Write	R	R	R	R	R	R	R/W	R/W
リセット後	1	1	1	1	1	0	0	0

PIN1	シリアル PROM モードのポート入力制御(SCLK0 端子)	0	シリアル PROM モード時	MCU モード時
			ポート入力無効 ポート入力有効	
PIN0	シリアル PROM モードのポート入力制御(RXD0, TXD0, SCLK0 を除く)	0	ポート入力無効	全てのポート入力有効 何を設定しても機能しない リードすると"0"
			ポート入力有効	

- 注 1) SPCR レジスタは、シリアル PROM モード時のみ R/W 可能です。MCU モードで同レジスタに対してライト命令を実行してもポート入力制御は機能しません。また、MCU モードで SPCR レジスタに対してリード命令を実行するとビット 7~0 は"0"が読み出されます。
- 注 2) PIN0 によって制御されるのは、シリアル PROM モードで使用する RXD0, TXD0, SCLK0 を除く全ての I/O ポートです。SCLK0 端子は PIN1 によって個別に設定可能です。

24.2 機能

24.2.1 フラッシュメモリのコマンドシーケンス制御 (FLSCR1<FLSMD>)

フラッシュメモリ製品は、プログラムエラーやマイコンの誤動作によるフラッシュメモリの誤書き込みを防止するために、制御レジスタによって、フラッシュメモリへのコマンドシーケンスの実行を禁止することができます（ライトプロテクト）。コマンドシーケンスの実行を許可するときは、FLSCR1<FLSMD>を0y101に設定した後、FLSCR2<CR1EN>に0xD5を設定します。コマンドシーケンスの実行を禁止するときは、FLSCR1<FLSMD>を0y010に設定した後、FLSCR2<CR1EN>に0xD5を設定します。コマンドシーケンスの実行が禁止された状態でコマンドシーケンスを実行した場合、処理は無効となります。

リセット後、FLSCR1<FLSMD>は0y010に初期化され、コマンドシーケンスの実行は禁止の状態となります。通常はフラッシュメモリの書き込み/消去を行うときを除き、FLSCR1<FLSMD>を0y010に設定します。

注 1) FLSCR1<FLSMD>を禁止に設定した場合、以降のコマンドの受け付け(ライト命令)が無効となるだけで、実行中または実行途中のコマンドシーケンスが初期化されるわけではありません。

従ってFLSCR1<FLSMD>を禁止に設定する場合は、全てのコマンドシーケンスを完結させてフラッシュメモリがリードできることを確認してから行ってください。

24.2.2 フラッシュメモリの領域切り替え (FLSCR1<FAREA>)

フラッシュメモリの消去や書き込みを行うためには、フラッシュメモリに対してメモリ転送命令(コマンドシーケンス)を実行する必要があります。ただしメモリ転送命令によるR/Wは基本的にデータ領域に対してしか実行できません。従ってコード領域に対する消去や書き込みは、コード領域の一部を一時的にデータ領域に切り替えることで行います。これらの切り替えはFLSCR1<FAREA>によって行います。

FLSCR1<FAREA>を"01"に設定した後、FLSCR2<CR1EN>に0xD5を設定すると、データ領域の0x01000～0x07FFF (AREA D0)はデータ領域の0x09000～0x0FFFF (AREA D1)にマッピングされます。

FLSCR1<FAREA>を"10"に設定した後、FLSCR2<CR1EN>に0xD5を設定すると、コード領域の0x18000～0x1FFFF (AREA C1)はデータ領域の0x08000～0x0FFFF (AREA D1)にマッピングされます。

FLSCR1<FAREA>を"11"に設定した後、FLSCR2<CR1EN>に0xD5を設定すると、コード領域の0x10000～0x17FFF (AREA C0)はデータ領域の0x08000～0x0FFFF (AREA D1)にマッピングされます。例えばコード領域の0x14000をアクセスしたい場合は、FLSCR1<FAREA>を"11"に設定した後、FLSCR2<CR1EN>に0xC000に対してメモリ転送命令を実行してください。

フラッシュメモリを初期マッピングに戻すには、FLSCR1<FAREA>を"00"に設定した後、FLSCR2<CR1EN>に0xD5を設定してください。

上記の設定により、データ領域の0x08000～0x0FFFF (AREA D1)にメモリ転送命令を実行するだけで全てのフラッシュメモリをアクセスすることができます。

また、メモリが割り当てられていない領域に対して命令によるアクセス、ジャンプやコールによる指定を行わないでください。




図 24-1 FLSCR1<FAREA>による領域切り替え

24.2.3 RAM の領域切り替え(SYSCR3<RAREA>)

MCU モードのとき、SYSCR3<RAREA>を"1"に設定した後、SYSCR4 に 0xD4 を設定するとコード領域に RAM がマッピングされます。RAM 領域を初期マッピングに戻すには SYSCR3<RAREA>を"0"に設定した後、SYSCR4 に 0xD4 を設定してください。

なお、シリアル PROM モードのときは SYSCR3<RAREA>の内容に関わらず、コード領域に RAM がマッピングされます。

注) SYSCR3<RAREA>を切り替えるプログラムは、コード領域の 0x0040 ~ 0x0FFF に配置しないでください。
もし配置した場合、ソフトウェアが正しく処理されずマイコンが誤動作する場合があります。

24.2.4 BOOTROM の領域切り替え(FLSCR1<BAREA>)

MCU モードのとき、FLSCR1<BAREA>を"1"に設定した後、FLSCR2<CR1EN>に 0xD5 を設定するとコード領域、データ領域の 0x1000 ~ 0x17FF はフラッシュメモリがマスクされ、2K バイト(4KB のうちの前半部分)の BOOTROM がマッピングされます。BOOTROM をマッピングしない場合は、FLSCR1<BAREA>を"0"に設定した後、FLSCR2<CR1EN>に 0xD5 を設定してください。

基本的に BOOTROM は、シリアル PROM モードでフラッシュメモリをプログラミングするプログラムコードが格納されていますが、BOOTROM 領域の一部にはフラッシュメモリを簡易的に消去、書き込みするためのサポートプログラム(API)が含まれています。よって BOOTROM がマッピングされた後、サポートプログラムのサブルーチンをコールすることによって簡単にフラッシュメモリを消去、書き込み、読み出しができます。

シリアル PROM モードのときは FLSCR1<BAREA>の内容に関わらず、データ領域の 0x1000 ~ 0x17FF、コード領域の 0x1000 ~ 0x1FFF は BOOTROM がマッピングされます。BAREA の内容は常に"1"となり、データを書き込んでも BAREA の設定値は変更されません。また BAREA をリードと必ず"1"が読み出されます。

注) FLSCR1<FAREA>を切り替えるプログラムは、コード領域の 0x1000 ~ 0x1FFF に配置しないでください。
もし配置した場合、ソフトウェアが正しく処理されずマイコンが誤動作する場合があります。




図 24-2 BOOTROM および RAM の表示/非表示切り替え

24.2.5 フラッシュメモリの Ready / Busy モニタ (FLSCRM<BUSY>)

Page Program、Chip Erase、Sector Erase、Security Program、Security Erase のコマンドシーケンスを実行すると、これらの処理が完了するまでの間、FLSCRM<BUSY>は"1"にセットされます。これを利用すると各処理の終了をソフト的に確認することができます。通常はこれらのコマンドに続き FLSCRM<BUSY>のリード命令を実行し、"0"が読み込まれるまでポーリングを行います。

FLSCRM<BUSY>に"0"が読み込まれた後、フラッシュメモリのアクセス（読み出し、命令実行）を行うまで 200μs 以上の時間を空けて下さい。

24.2.6 ポート入力制御レジスタ(SPCR<PIN0,PIN1>)

シリアル PROM モードでは、不使用ポートの貫通電流を防止するため、リセット解除後、シリアル PROM モードで使用する RXD0、TXD0 を除く全てのポート入力は、ハード的に入力レベルが固定されます(ポート入力やポートと兼用の周辺機能入力は無効になります)。従って RAM ローダモードを使用して UART 以外の方法でフラッシュメモリのアクセスを行う場合は、ポート入力を有効にする必要があります。SCLK0 ポート入力を有効にするには、SPCR<PIN1>を"1"に設定してください。RXD0、TXD0、SCLK0 ポート以外のポート入力を有効にするには、SPCR<PIN0>を"1"に設定してください。

なお、MCU モードでは、SPCR レジスタは機能しません。

24.2.7 シャドウ RAM のデータ領域マッピング切り替え(SDWCR1<DADIS>)

フラッシュメモリの消去、書き込みを実行する場合(BOOTROM の API 動作含む)、SDWCR1<DADIS>を"0"のままでは、0x0FC00～0xFFFF の領域に対してコマンドシーケンスを実行したりベリファイ動作を行うことができません。従ってフラッシュメモリの消去、書き込みを実行する場合は、SDWCR1<DADIS>を"1"に設定しデータ領域のシャドウ RAM のマッピングを解除してください。

24.3 コマンドシーケンス

MCU モードおよびシリアル PROM モードのコマンドシーケンスは 7 つのコマンドから構成されます。表 24-1 にコマンドシーケンスの詳細を示します。

表 24-1 コマンドシーケンス

	コマンド シーケンス	1st Bus Write Cycle		2nd Bus Write Cycle		3rd Bus Write Cycle		4th Bus Write Cycle		5th Bus Write Cycle		6th Bus Write Cycle	
		Add	Data	Add	Data	Add	Data	Add	Data	Add	Data	Add	Data
1	Page Program	0x#555	0xAA	0x#AAA	0x55	0x#555	0xA0	PA (注 1)	Data0 (注 2)	PA (注 1)	Data1 (注 2)	PA (注 1)	Data2 (注 2)
2	Sector Erase (Sector 単位の 部分消去)	0x#555	0xAA	0x#AAA	0x55	0x#555	0x80	0x#555	0xAA	0x#AAA	0x55	SA (注 3)	0x30
3	Chip Erase (全面消去)	0x#555	0xAA	0x#AAA	0x55	0x#555	0x80	0x#555	0xAA	0x#AAA	0x55	0x#555	0x10
4	Product ID Entry	0x#555	0xAA	0x#AAA	0x55	0x#555	0x90	-	-	-	-	-	-
5	Product ID Exit	0x#XXX	0xF0	-	-	-	-	-	-	-	-	-	-
6	Security Program	0x#555	0xAA	0x#AAA	0x55	0x#555	0x9A	0x#555	0xAA	0x#AAA	0x55	0x#555	0x9A
7	Security Erase	0x#555	0xAA	0x#AAA	0x55	0x#555	0x6A	0x#555	0xAA	0x#AAA	0x55	0x#555	0x6A

	コマンド シーケンス	7th Bus Write Cycle		8th Bus Write Cycle		9th Bus Write Cycle		---		130th Bus Write Cycle		131th Bus Write Cycle	
		Add	Data	Add	Data	Add	Data	---	---	Add	Data	Add	Data
1	Page Program	PA (注 1)	Data3 (注 2)	PA (注 1)	Data4 (注 2)	PA (注 1)	Data5 (注 2)	---	---	PA (注 1)	Data 126 (注 2)	PA (注 1)	Data 127 (注 2)
6	Security Program	SB (注 4)	0x9A	-	-	-	-	---	---	-	-	-	-
7	Security Erase	0x#XXX	0x6A	-	-	-	-	---	---	-	-	-	-

注 1) PA : Page アドレス

PA は書き込みを行う Page の先頭アドレスを設定してください。指定可能なアドレスについては表 24-3 を参照してください。なお、4th のアドレスによって書き込まれる Page が確定しますので 5th ~ 131th のアドレスは他の Page を指定しても変更されません。

注 2) 128 バイト(1 Page)のデータを設定してください。

注 3) SA : Sector アドレス

SA は消去する Sector のアドレスを設定してください。指定可能なアドレスについては表 24-5 を参照してください。

注 4) SB : Security アドレス

SB は Security ビットのアドレスを設定してください。指定可能なアドレスについては表 24-6 を参照してください。

注 5) コマンドシーケンスの途中、またはコマンドシーケンスの処理を実行中(書き込みや消去、ID Entry)は、STOP, IDLE0/1/2, SLEEP1/0 モードを起動しないでください。

注 6) # ; アドレスの上位 4 ビットとして 0x1 ~ 0xF を指定してください。ただし FLSCRM<BARDEM>が"1"のときは、0x2 以上を指定してください。通常は 0xF を指定することを推奨します。

注 7) 各コマンドシーケンスは、4 命令サイクル以上の命令で実行してください。4 命令サイクル未満の命令を使用する場合はライト命令の直後に NOP を配置し命令の間隔が 4 命令サイクル以上となるようにしてください。転送命令の一部を表 24-2 に示します。

注 8) コマンドシーケンスの実行は、フラッシュメモリの電源が接続されているとき(SDWCR1<FLSOFF>="0"かつ SDWCR1<FLSWUE>="1"のとき)に行ってください。フラッシュメモリの電源が遮断されているときにコマンドシーケンスを実行してもコマンドは受け付けられません。

注 9) X ; Don't care

表 24-2 転送命令の命令サイクル(参考)

命令サイクル	命令
6	LD (vw),n
5	LD (vw),r
4	LD (DE),n
	LD (IX),n
	LD (IY),n
3	LD (HL),n
	LD (DE),r
	LD (HL),r (注)
	LD (IX),r
	LD (IY),r

注) LD (HL),A は除く (2 命令サイクル)

24.3.1 Page Program

このコマンドシーケンスは Page 単位でフラッシュメモリの書き込みを行います。1回のコマンドシーケンスで 1つの Page に対し書き込みを行うことができます。1 Page は 128 バイト、992Page で構成されています。アドレスに対する Page の構成については表 24-4 を参照してください。

書き込みを行うアドレスとデータは、4th～131th Bus Write Cycle で指定します。このとき 4th～131th のアドレス(PA)は書き込みを行う Page の先頭アドレスを指定します。実際に命令で指定するアドレスについては表 24-3 に従って FLSCR1<FAREA>とともに設定してください。例えばデータ領域の Page 1(0x01080～0x010FF)に書き込む場合は、FLSCR1<FAREA>を"0y01"に設定し、FLSCR2<CR1EN>に"0xD5"を設定した後、4th～131th のアドレスとして 0x9080 を指定します。1 Pageあたりの書き込み時間(131th のコマンドが受け付けられてから FLSCRM<BUSY>が"0"になるまでの時間)は 1.25ms (typ.)です。書き込みが終了するまでは、他のコマンドシーケンスおよびフラッシュメモリの読み出しを実行しないでください。書き込み完了を確認するには、FLSCRM<BUSY>に対しリード命令を実行し、"0"が読み込まれるまでポーリングを行ってください。

FLSCRM<BUSY>に"0"が読み込まれた後、フラッシュメモリのアクセス（読み出し、命令実行）を行うまで 200μs 以上の時間を空けて下さい。

- 注 1) すでにデータ(0xFF を含む)が書き込まれた Page に対し、再度データの書き込みを行う場合、Sector Erase または Chip Erase によって、必ずその Page のデータを消去した後に書き込みを実行してください。
- 注 2) 表 24-3 で示す領域以外に対して Page Program を実行しないでください。
- 注 3) PA が Page の先頭アドレスで無い場合においても、そのアドレスを含む Page に対して書き込みは実行されます。

表 24-3 アドレスの指定範囲 (PA)

書き込み領域			FLSCR1 <FAREA>	4th ~ 131th アドレス(PA)
Sector	Page	アドレス		
AREA D0 (データ領域)	0	0x01000 ~ 0x0107F	01	0x9000
	1	0x01080 ~ 0x010FF		0x9080
	:	:		:
	222	0x07F00 ~ 0x07F7F		0xFF00
	223	0x07F80 ~ 0x07FFF		0xFF80
AREA D1 (データ領域)	224	0x08000 ~ 0x0807F	00	0x8000
	225	0x08080 ~ 0x080FF		0x8080
	:	:		:
	478	0x0FF00 ~ 0x0FF7F		0xFF00
	479	0x0FF80 ~ 0x0FFFF		0xFF80
AREA C0 (コード領域)	480	0x10000 ~ 0x1007F	11	0x8000
	481	0x10080 ~ 0x100FF		0x8080
	:	:		:
	734	0x17F00 ~ 0x17F7F		0xFF00
	735	0x17F80 ~ 0x17FFF		0xFF80
AREA C1 (コード領域)	736	0x18000 ~ 0x1807F	10	0x8000
	737	0x18080 ~ 0x180FF		0x8080
	:	:		:
	990	0x1FF00 ~ 0x1FF7F		0xFF00
	991	0x1FF80 ~ 0x1FFFF		0xFF80

表 24-4 Page 構成

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0x01000	F															
0x01010																
0x01020																
0x01030															Page 0 (128 バイト)	
0x01040																
0x01050																
0x01060																
0x01070															E	
0x01080	F															
0x01090																
0x010A0																
0x010B0															Page 1 (128 バイト)	
0x010C0																
0x010D0																
0x010E0																
0x010F0															E	
0x1FF80	F															
0x1FF90																
0x1FFA0																
0x1FFB0															Page 991 (128 バイト)	
0x1FFC0																
0x1FFD0																
0x1FFE0																
0x1FFF0															E	

注) “F”は各 Page の先頭アドレス、“E”は各 Page の終了アドレスを示します。

24.3.2 Sector Erase (Sector 単位の部分消去)

このコマンドシーケンスは Sector 単位でフラッシュメモリの消去を行います。1回のコマンドシーケンスで1つの Sector を消去することが可能です。Sector は AREA D0, D1, C0, C1 の4 Sector で構成されており、AREA D0 は 28K バイト、AREA D1, C0, C1 は 32K バイトのメモリが割り当てられています(図 24-1)。

消去する Sector は、6th Bus Write Cycle アドレスで指定します。このとき 6th のアドレスは消去を行う Sector の先頭アドレスを指定します。実際に命令で指定するアドレスについては表 24-5 に従って FLSCR1<FAREA>とともに設定してください。例えば AREA C0 の 32K バイトを消去する場合は、FLSCR1<FAREA>を "0y11" に設定し、FLSCR2<CR1EN>に "0xD5" を設定した後、6th Bus Write Cycle として 0x08000 を指定します。なお、Sector Erase は、シリアル PROM モード、MCU モードのみ有効です。パラレル PROM モードのときは動作しません。

32K(28K)バイトあたりの消去時間(6th のコマンドが受け付けられてから FLSCRM<BUSY>が "0" になるまでの時間)は、100 ms (typ.) です。消去が終了するまでは、他のコマンドシーケンスおよびフラッシュメモリの読み出しを実行しないでください。消去完了を確認するには、FLSCRM<BUSY>に対しリード命令を実行し、"0" が読み込まれるまでポーリングを行ってください。

FLSCRM<BUSY>に "0" が読み込まれた後、フラッシュメモリのアクセス（読み出し、命令実行）を行うまで 200μs 以上の時間を空けて下さい。

なお、消去された領域のデータは 0xFF となります。

- 注 1) 表 24-5 で示す領域以外に対して Sector Erase を実行しないでください。
- 注 2) SA が Sector の先頭アドレスで無い場合においても、そのアドレスを含む Sector に対して消去は実行されます。

表 24-5 アドレスの指定範囲 (SA)

消去領域		FLSCR1 <FAREA>	6th アドレス(SA)
AREA D0 (データ領域)	0x01000 ~ 0x07FFF	01	0x9000
AREA D1 (データ領域)	0x08000 ~ 0x0FFFF	00	0x8000
AREA C0 (コード領域)	0x10000 ~ 0x17FFF	11	0x8000
AREA C1 (コード領域)	0x18000 ~ 0x1FFFF	10	0x8000

24.3.3 Chip Erase (全面消去)

このコマンドシーケンスはフラッシュメモリの全領域を消去します。

全領域の消去時間(6th のコマンドが受け付けられてから FLSCRM<BUSY>が"0"になるまでの時間)は、400 ms (typ.)です。消去が終了するまでは、他のコマンドシーケンスおよびフラッシュメモリの読み出しを実行しないでください。消去完了を確認するには、FLSCRM<BUSY>に対しリード命令を実行し、"0"が読み込まれるまでポーリングを行ってください。

FLSCRM<BUSY>に"0"が読み込まれた後、フラッシュメモリのアクセス（読み出し、命令実行）を行うまで 200μs 以上の時間を空けて下さい。

なお、消去された領域のデータは 0xFF となります。

24.3.4 Security Program

このコマンドシーケンスはフラッシュメモリに対してリードプロテクトおよびライトプロテクトを設定します。Security Program は 3 ビットの Security ビット (SB2 ~ SB0)で構成されており、1 回のコマンドシーケンスで 1 ビットの Security ビットを設定することが可能です。3 ビット全ての Security ビットを設定するにはコマンドシーケンスを 3 回実行する必要があります。Security ビット(SB2 ~ SB0)を設定すると、各ビット毎に以下のようなアクセス制限が発生します。

- MCU モードのとき

SB2 を設定すると、CPU が Page Program のコマンドシーケンスを実行しても処理はキャッシュセルされます。CPU による読み出しについては制限がかかりません。

- シリアル PROM モードのとき

SB2 を設定すると、CPU が Page Program のコマンドシーケンスを実行しても処理はキャッシュセルされます。CPU による読み出しについては制限がかかりません。

シリアル通信による動作の場合、SB2 ~ 0 のいずれかに Security が設定されていると、外部からのフラッシュメモリ書き込みコマンド、フラッシュメモリ読み出しコマンド、RAM ローダコマンドの実行は制限されます。

- パラレル PROM モードのとき

SB0 ~ 1 を設定すると、全領域のフラッシュメモリに対して Page Program のコマンドシーケンスは実行できなくなります。また読み出しを行った場合、フラッシュメモリの内容に関係無く、常にデータバスから 0x9898 が読み出されます。なお、SB0、SB1 いずれか一方が設定されていれば Security は適用されますが、設定は両 2 ビットとも行ってください。

Security を設定するビットは 7th Bus Write Cycle で指定します。このとき 7th のアドレスは表 24-6 に従って設定してください。例えば SB2 に Security を設定する場合は、7th アドレスとして 0x8100 を設定します。

コマンドシーケンス 1 回あたりの処理時間(7th のコマンドが受け付けられてから FLSCRM<BUSY>が"0"になるまでの時間)は 1.25ms (typ.) です。Security の設定が終了するまでは、他のコマンドシーケンスおよびフラッシュメモリの読み出しを実行しないでください。Security の設定完了を確認するには、FLSCRM<BUSY> に対しリード命令を実行し、"0" が読み込まれるまでポーリングを行ってください。

FLSCRM<BUSY>に"0"が読み込まれた後、フラッシュメモリのアクセス（読み出し、命令実行）を行うまで 200μs 以上の時間を空けて下さい。

表 24-6 Security Program によるアクセス制限 (SB)

Security ビット	7th アドレス (SB)	MCU モード		シリアル PROM モード		パラレル PROM モード	
		リード プロテクト	ライト プロテクト	リード プロテクト	ライト プロテクト	リード プロテクト	ライト プロテクト
SB0	0x8000	-	-	-	-	O	O
SB1	0x8080	-	-	-	-	O	O
SB2	0x8100	-	O	-	O	-	-

注 1) O ; 対応する Security ビットを設定すると制限されます。

注 2) - ; Security ビットの影響を受けません。

24.3.5 Security Erase

このコマンドシーケンスはフラッシュメモリに対してリードプロテクトおよびライトプロテクトを解除します。

Security Erase を実行すると、SB2~0 の Security ビットが一括して消去されます。各 Security ビットを単独で消去することはできません。

Security Program が設定されているかどうかを確認するには、Product ID モードで 0xFF7F をリードします。詳細は表 24-7 を参照してください。Security Erase の設定時間は 100 ms です。Security Erase の設定が終了するまでは、他のコマンドシーケンスおよびフラッシュメモリの読み出しを実行しないでください。消去完了を確認するには、FLSCRM<BUSY>に対しリード命令を実行し、"0"が読み込まれるまでポーリングを行ってください。

FLSCRM<BUSY>に"0"が読み込まれた後、フラッシュメモリのアクセス（読み出し、命令実行）を行うまで 200μs 以上の時間を空けて下さい。

24.3.6 Product ID Entry

このコマンドシーケンスは Product ID モードを起動します。Product ID モード中、フラッシュメモリに対してリード命令を実行すると Security ステータスの値が読み出されます。

表 24-7 Product ID モード時のリード値

アドレス	意味	読み出される値	
0xFF7F	Security ステータス	Bit 0 (SB0)	0 : SB0 設定状態 1 : SB0 解除状態
		Bit 1 (SB1)	0 : SB1 設定状態 1 : SB1 解除状態
		Bit 2 (SB2)	0 : SB2 設定状態 1 : SB2 解除状態
		Bit 7 ~ 3	0y11111

注) X ; Don't care

24.3.7 Product ID Exit

このコマンドシーケンスは Product ID モードを終了します。

24.4 フラッシュメモリ領域へのアクセス

フラッシュメモリの書き込み/消去/セキュリティを設定するときは、フラッシュメモリのすべての領域に対してリード、プログラムフェッチを実行することができません。従って、フラッシュメモリ領域に対してこれらの操作を行うときは、フラッシュメモリのプログラムで直接フラッシュメモリをアクセスすることはできず、BOOTROM 領域もしくは RAM 領域上のプログラムによってフラッシュメモリをアクセスする必要があります。

フラッシュメモリ領域の書き込み、読み出しへは 1 page (128 バイト) 単位、消去は全領域または 32K バイト (1 部 28K バイト) 単位で実行可能です。読み出しへは 1 つのメモリ転送命令で実行可能ですが、書き込み／消去については、コマンドシーケンス方式を使用していますので、数個～数百個のメモリ転送命令を実行する必要があります。コマンドシーケンスについては表 24-1 を参照してください。

- 注 1) フラッシュメモリを消去、書き込みした後、内容が書き替わったフラッシュメモリ領域にプログラムの制御に戻す場合、プログラムが正しく書き込まれたかどうかを確認してからジャンプ(リターン)することを推奨します。
- 注 2) フラッシュメモリの書き込み/消去/セキュリティのコマンド実行中は MCU をリセットしないでください(内部要因リセットも含む)。もしリセットが発生した場合、フラッシュメモリ上のデータが予期しない値に書き変わる場合があります。
- 注 3) フラッシュメモリのアクセスは、フラッシュメモリの電源が接続されているとき(SDWCR1<FLSOFF>="0"かつ SDWCR1<FLSWUE>="1"のとき)に行ってください。
- 注 4) フラッシュメモリの消去、書き込みを実行する場合(BOOTROM の API 動作含む)、SDWCR1<ADDIS>を"0"のままで、0x0FC00 ~ 0xFFFF の領域に対してコマンドシーケンスを実行したりベリファイ動作を行うことができません。従ってフラッシュメモリの消去、書き込みを実行する場合は、SDWCR1<ADDIS>を"1"に設定しデータ領域のシャドウ RAM のマッピングを解除してください。
- 注 5) フラッシュメモリの読み出しへは、FLSCRM<BUSY>に"0"が読み込まれた事を確認後、200μs 以上の時間を空けて行って下さい。

24.4.1 シリアル PROM モードのフラッシュメモリ制御

シリアル PROM モードは、BOOTROM 上にあらかじめ用意された制御プログラムによってフラッシュメモリをアクセスするモードです。フラッシュメモリのアクセスに関するほとんどの動作は、シリアルインタフェース(UART または SIO)の通信データによって簡易的に制御可能ですので、ユーザはフラッシュ制御レジスタの操作をする必要はありません。シリアル PROM モードの詳細については「シリアル PROM モード」の章を参照してください。

シリアル PROM モードで独自のプログラムまたは UART、SIO 以外の周辺機能を使用してフラッシュメモリをアクセスする場合は、シリアル PROM モードの RAM ローダコマンドを利用して、RAM 上で制御プログラムを実行する必要があります。この場合の操作は、「24.4.1.1 シリアル PROM モードの RAM ローダモードで RAM 領域に制御プログラムを転送して書き込む例」を参照してください。

24.4.1.1 シリアル PROM モードの RAM ローダモードで RAM 領域に制御プログラムを転送して書き込む例

以下にシリアル PROM モードで RAM 上の制御プログラムを実行する方法(例)を示します。RAM 上で実行する制御プログラムは Intel-Hex 形式で生成し、シリアル PROM モードの RAM ローダで転送する必要があります。

以下の手順のうち 1 ~ 2 の処理は BOOTROM 上のプログラムによる制御、それ以外の処理は RAM に転送されたプログラムによる制御となります。なお、以下の手順は後述のプログラム例とリンクしています。

1. RAM ローダで書き込み制御プログラムを RAM に転送します。
2. RAM 領域にジャンプします。
3. ノンマスカブル割り込みベクタを RAM 領域内に設定します。

4. FLSCR1<FLSMD>を“0y101”に設定するとともに、FLSCR1<FAREA>で消去する領域を指定します。その後 FLSCR2<CR1EN>に“0xD5”を設定します。
5. 消去コマンドシーケンスを実行します。
6. FLSCRM<BUSY>が“0”になるまで繰り返しリード命令を実行します。
7. FLSCR1<FAREA>で書き込みを行う領域(上記 5 で消去した領域)を指定します。その後 FLSCR2<CR1EN>に“0xD5”を設定します。
8. 書き込みコマンドシーケンスを実行します。
9. FLSCRM<BUSY>が“0”になるまで繰り返しリード命令を実行します。
10. 200μs 以上のウェイト時間を確保します。

11. FLSCR1<FLSMD>を“0y010”に設定した後、FLSCR2<CR1EN>に“0xD5”を設定します。(コマンドシーケンスの実行を禁止します)。

- 注 1) シリアル PROM モードで RAM ローダを使用する場合、BOOTROM によってマスカブル割り込みは禁止(DI)に設定され、割り込みベクタ領域は RAM 領域(SYSCR3<RVCTR> = “1”)に設定されます。ただしノンマスカブル割り込みは予期せず発生する場合がありますので、これらの割り込みに相当するベクタアドレス(INTUNDEF, INTSWI : 0x001F8 ~ 0x001F9, WDT : 0x001FC ~ 0x001FD)を設定するとともに、割り込みサービスルーチンを RAM 領域内に定義することを推奨します。
- 注 2) RAM ローダプログラムで任意の割り込みを使用する場合は、その割り込みに相当するベクタアドレスおよび割り込みサービスルーチンを RAM 領域内に設定してください。またこの場合、ノンマスカブル割り込みは注 1 のように設定することを推奨します。
- 注 3) RAM ローダのプログラムで SYSCR3<RVCTR>を“0”に設定しないでください。SYSCR3<RVCTR>が“0”的ときに割り込みが発生するとベクタアドレスとして BOOTROM 領域が参照されますのでプログラムが正しく動作しません。

(プログラム例) RAM ローダで RAM プログラムを転送し、シリアルインターフェース等で RAM (0x00200 ~ 0x0027F) に 128 バイトのデータを取り込んだ後、データ領域の 0x08000 ~ 0x0FFFF の Sector Erase を実行し、0x08500 ~ 0x0857F に取り込んだ RAM データを書き込む。消去中、書き込み中にノンマスカブル割り込み(INTSWI, INTUNDEF, INTWDT)が発生した場合は、システムクロックリセットを発生させる。

```

main section code abs = 0x0100
; ##### ノンマスカブル割り込みベクタを RAM 領域内に設定 ##### (STEP 3)
    LD      HL,0x01FC          ; INTUNDEF, INTSWI 割り込みベクタの設定
    LDW     (HL),sINTSWI
    LD      HL,0x01F8          ; INTWDT 割り込みベクタの設定
    LDW     (HL),sINTWDT
; ##### 書き込みデータの準備 #####
    ; シリアルインターフェース等で RAM (0x0200 ~ 0x027F) に 128 バイトのデータを取り込む

; ##### シャドウ RAM をデータ領域にマッピングしない #####
    LD      (SDWCR1),0x60      ; DADIS = 1 に設定
; ##### Sector Erase、書き込み処理 #####
    LD      IY,0xF555          ; コマンドシーケンス用変数
    LD      DE,0xFAAA          ; コマンドシーケンス用変数
; Sector Erase 処理 (STEP 5)
    LD      C,0x00              ; アドレス上位の設定
    LD      IX,0x8000          ; アドレス中位、下位の設定
    CALL   sSectorErase        ; Sector Erase 処理(0x08000)
; 書き込み処理 (STEP 8)

```

```

LD      C,0x00          ; アドレス上位の設定
LD      IX,0x8500        ; アドレス中位、下位の設定
LD      HL, 0x0200        ; コピー元の RAM 先頭アドレスを設定
CALL    sPageProgram     ; 書き込み処理(0x08500)

; ##### シャドウ RAM をデータ領域にマッピングし直す #####
LD      (SDWCR1),0x40    ; DADIS = 0 に設定

; ##### 次のメインプログラム処理 #####
:      :                  ; メインプログラム処理
J      XXXXX

; ##### RAM で実行するプログラム #####
sSectorErase: CALL    sAddConv    ; アドレス変換
; Sector Erase 処理
LD      (IY),0xAA        ; 1st Bus Write Cycle (注 1)
LD      (DE),0x55        ; 2nd Bus Write Cycle (注 1)
LD      (IY),0x80        ; 3rd Bus Write Cycle (注 1)
LD      (IY),0xAA        ; 4th Bus Write Cycle (注 1)
LD      (DE),0x55        ; 5th Bus Write Cycle (注 1)
LD      (IX),0x30        ; 6th Bus Write Cycle (注 1)
J      sRAMopEnd

; 書き込み処理
sPageProgram: CALL    sAddConv    ; アドレス変換
LD      (IY), 0xAA       ; 1st Bus Write Cycle (注 1)
LD      (DE), 0x55       ; 2nd Bus Write Cycle (注 1)
LD      (IY), 0xA0       ; 3rd Bus Write Cycle (注 1)
sPageLoop: LD      B, (HL)
LD      (IX),B           ; 4th ~ 131th Bus Write Cycle (注 1)
INC    HL
CMP    L, 0x80
J      NZ, sPageLoop    ; 1Page 分のデータを設定するまでループ

; 終了処理
sRAMopEnd: NOP          ;
NOP          ;
NOP          ;
sLOOP1:   TEST   (FLSCRM).7   ; (STEP 6,9)
J      F,sLOOP1         ; FLSCRM<BUSY>が"0"になるまでループする

; FLSCRM<BUSY>に"0"が読み込まれた後、200μs 以上の 時間を空けてフラッシュへ戻る。 (STEP 10)
LD      BC, 0x0216        ; fc=16MHz 時のループ回数(0x216=534)
                      ; 62.5ns x 6cycle x 534 = 200μs
                      ; 使用クロックによって回数を変更してください。
sLOOP2:   DEC    BC          ; 2cycle
J      F, sLOOP2         ; 4cycle

LD      (FLSCR1),0x40    ; コマンドシーケンスの実行を禁止(STEP 11)
LD      (FLSCR2),0xD5    ; FLSCR1 の設定を反映
RET

; アドレス変換処理(STEP 4,7)
sAddConv: LD      WA,IX
SWAP    C
AND    C,0x10
SWAP    W

```

```
AND      W,0x08
OR       C,W
XOR      C,0x08
SHRC    C
OR       C,0xA0
LD       (FLSCR1),C          ; コマンドシーケンスの実行を許可。FAREA を設定。
LD       (FLSCR2),0xD5        ; FLSCR1 の設定を反映
LD       WA,IX
TEST    C.3
J        Z,sAddConvEnd
OR       W,0x80
LD       IX,WA
sAddConvEnd: RET
; 割り込みサービスルーチン
sINTWDT:
SINTSWI: TEST   (FLSCRM).7
J        F,sINTWDT          ; FLSCRM<BUSY>が"0"になるまでループする
LD       (SYSCR2),0x10        ; システムクロックリセットを発生
RETN
```

- 注 1) xxx Bus Write Cycle で使用するライト命令は、4 マシンサイクル以上の命令を使用するか、命令間隔が 4 マシンサイクル以上となるように命令を配置してください。16 ビット転送命令を使用したり、3 マシンサイクル以下の間隔でライト命令を実行すると、フラッシュのコマンドシーケンスが正しく送信されず誤動作する場合があります。

24.4.2 MCU モードのフラッシュメモリ制御

MCU モードの場合、RAM またはシャドウ RAM 上で制御プログラムを実行するか、BOOTROM 内に用意されたサポートプログラム(API)を使用することによってフラッシュメモリの書き込みを行うことができます。

24.4.2.1 RAM 領域に制御プログラムを転送して書き込む例

以下に MCU モードで RAM 上の制御プログラムを実行する方法(例)を示します。RAM 上で実行する制御プログラムは、あらかじめフラッシュメモリ内にコピーを用意しておくか、通信端子などをを利用して外部から取り込む必要があります(以下の方法は、フラッシュメモリ内にあらかじめプログラムのコピーを用意した場合の例です)。

以下の手順のうち 1~6,13,20,21 の処理はフラッシュメモリ上のプログラムによる制御、それ以外の処理は RAM に転送されたプログラムによる制御となります。なお、以下の手順は後述のプログラム例とリンクしています。

1. 割り込みマスタ許可フラグを禁止 (DI) にします。($IMF \leftarrow "0"$)
2. 書き込み制御プログラムを RAM に転送します。
3. ノンマスカブル割り込みベクタを RAM 領域内に設定します。
4. SYSCR3<RAREA>に"1"、SYSCR3<RVCTR>に"1"を設定した後、SYSCR4 に 0xD4 を設定し、RAM をコード領域に割り当てるとともにベクタ領域を RAM に切り替えます。
5. シャドウ RAM のデータ領域のマッピングを解除します。 $(SDWCR1<ADDIS> = "1")$
6. CALL 命令により RAM 上の消去処理プログラムを呼び出します。
7. FLSCR1<FLSMD>を "0y101" に設定するとともに FLSCR1<FAREA>で消去する領域を指定します。その後 FLSCR2<CR1EN>に"0xD5"を設定します。
8. 消去コマンドシーケンスを実行します。
9. FLSCRM<BUSY>が"0"になるまで繰り返しリード命令を実行します。
10. 200μs 以上のウェイト時間を確保します。
11. FLSCR1<FLSMD>を "0y010"、FLSCR1<FAREA>を "0y00" に設定した後、FLSCR2<CR1EN>に"0xD5"を設定します。(コマンドシーケンスの実行を禁止するとともに FAREA を初期マッピングに戻します)。
12. RET 命令によりフラッシュに戻ります。
13. CALL 命令により RAM 上の書き込みプログラムを呼び出します。
14. FLSCR1<FLSMD>を "0y101" に設定するとともに FLSCR1<FAREA>で書き込みを行う領域(上記 7 で消去した領域)を指定します。その後 FLSCR2<CR1EN>に"0xD5"を設定します。
15. 書き込みコマンドシーケンスを実行します。
16. FLSCRM<BUSY>が"0"になるまで繰り返しリード命令を実行します。

17. 200μs 以上のウェイト時間を確保します。
 18. FLSCR1<FLSMD> を "0y010" 、 FLSCR1<FAREA> を "0y00" に設定した後、 FLSCR2<CR1EN>に"0xD5"を設定します。(コマンドシーケンスの実行を禁止するとともに FAREA を初期マッピングに戻します)。
 19. RET 命令によりフラッシュに戻ります。
 20. SYSCR3<RAREA>に"0"、 SYSCR3<RVCTR>に"0"を設定した後、 SYSCR4 に 0xD4 を設定し、 RAM のコード領域の割り当てを解除するとともにベクタ領域をフラッシュに切り替えます。
 21. シャドウ RAM をデータ領域へマッピングし直します。
- 注 1) MCU モードで RAM 領域からフラッシュメモリに書き込みを行うときは、事前に SYSCR3<RVCTR>によってベクタ領域を RAM に切り替えてください。また、このときノンマスカブル割り込みに相当するベクタアドレス(INTUNDEF, INTSWI : 0x001F8 ~ 0x001F9, INTWDT : 0x001FC ~ 0x001FD)にデータを設定し、割り込みサービスルーチン(RAM 領域)を定義してください。これらの処理により書き込み中の予期しないノンマスカブル割り込みによるエラーをトラップすることができます。SYSCR3<RVCTR>がフラッシュ領域に設定されていると、書き込み中に予期せぬ割り込みが発生した場合、フラッシュメモリのベクタ領域が正しくリードできず誤動作する場合があります。
- 注 2) MCU モードで任意の割り込みを使用する場合は、その割り込みに相当するベクタアドレスおよび割り込みサービスルーチンを RAM 領域内に設定してください。またこの場合、ノンマスカブル割り込みは注 1 のように設定してください。
- 注 3) フラッシュメモリから RAM 領域にジャンプする前に、 SYSCR3<RAREA>によって RAM をコード領域に割り当ててください(上記 4 の処理)。
- 注 4) 上記 4 の処理はフラッシュメモリのコード領域 0x0040~{RAM の最終アドレス}には配置できません。もしこの処理が同領域で実行された場合、フェッチ領域がフラッシュメモリ領域から RAM 領域に切り替わるためプログラムが正しく動作しません。

(プログラム例) RAM (0x00200 ~)にプログラムを転送し、データ領域の 0x08000 ~ 0xFFFF の Sector Erase を実行した後、 0x08500 ~ 0x0857F に RAM (0x00100 ~ 0x0017F)のデータを書き込む。消去中、書き込み中にノンマスカブル割り込み(INTSWI, INTUNDEF, INTWDT)が発生した場合は、システムクロックリセットを発生させる。

```
cRAMStartAdd equ 0x0200 ; RAM のスタートアドレス
main section code abs = 0x1F000
    DI ; 割り込み禁止(STEP 1)
; ##### RAM にプログラムを転送する処理 ##### (STEP2)
    LD HL,cRAMStartAdd
    LD IX,sRAMprogStart
sRAMLOOP: LD A,(IX) ; sRAMprogStart から sRAMprogEndまでのプログラムを
    LD (HL),A ; cRAMStartAdd に転送する
    INC HL
    INC IX
    CMP IX,sRAMprogEnd
    J NZ,code_addr(sRAMLOOP)
; ##### ノンマスカブル割り込みベクタを RAM 領域内に設定 ##### (STEP 3)
    LD HL,0x01FC ; INTUNDEF, INTSWI 割り込みベクタの設定
    LDW (HL),sINTSWI - sRAMprogStart + cRAMStartAdd
    LD HL,0x01F8 ; INTWDT 割り込みベクタの設定
    LDW (HL),sINTWDT - sRAMprogStart + cRAMStartAdd
; ##### RAM をコード領域に割り当てる。ベクタ領域を RAM に切り替え ##### (STEP 4)
    LD (SYSCR3),0x06 ; RAREA = 1 , RVCTR = 1 を設定
    LD (SYSCR4),0xD4 ; Enable Code
; ##### シャドウ RAM をデータ領域にマッピングしない ##### (STEP 5)
    LD (SDWCR1),0x60 ; DADIS = 1 に設定
```

```

; ##### Sector Erase、書き込み処理 #####
LD      IY,0xF555          ; コマンドシーケンス用変数
LD      DE,0xFAAA          ; コマンドシーケンス用変数
; Sector Erase 処理 (STEP 6)
LD      C,0x00              ; アドレス上位の設定
LD      IX,0x8000          ; アドレス中位、下位の設定
CALL    sSectorErase - sRAMprogStart + cRAMStartAdd
                                ; Sector Erase 処理(0x1E000)

; 書き込み処理 (STEP 13)
LD      C,0x00              ; アドレス上位の設定
LD      IX,0x8500          ; アドレス中位、下位の設定
LD      HL, 0x0100          ; コピー元の RAM 先頭アドレスを設定
CALL    sPageProgram - sRAMprogStart + cRAMStartAdd
                                ; 書き込み処理(0x1E500)

; ##### RAM をコード領域に割り当て。ベクタ領域を RAM に切り替え ##### (STEP 20)
LD      (SYSCR3),0x00        ; RAREA = 0 , RVCTR = 0 を設定
LD      (SYSCR4),0xD4        ; Enable Code

; ##### シャドウ RAM をデータ領域にマッピングし直す #####
LD      (SDWCR1),0x40        ; DADIS = 0 に設定 (STEP 21)

; ##### 次のメインプログラム処理 #####
:      :                      ; メインプログラム処理
J      XXXXX

```

```

ramexe section code abs = 0x2000
; ##### RAM で実行するプログラム #####
sRAMprogStart:
NOP
NOP
NOP
NOP
NOP
LD      (SYSCR2),0x10        ; システムクロックリセットを発生
sSectorErase: CALL    sAddConv - sRAMprogStart + cRAMStartAdd
                                ; アドレス変換 (STEP 7)

; Sector Erase 処理 (STEP 8)
LD      (IY),0xAA            ; 1st Bus Write Cycle (注 1)
LD      (DE),0x55            ; 2nd Bus Write Cycle (注 1)
LD      (IY),0x80            ; 3rd Bus Write Cycle (注 1)
LD      (IY),0xAA            ; 4th Bus Write Cycle (注 1)
LD      (DE),0x55            ; 5th Bus Write Cycle (注 1)
LD      (IX),0x30            ; 6th Bus Write Cycle (注 1)
J      sRAMopEnd

; 書き込み処理 (STEP 13)
sPageProgram: CALL    sAddConv - sRAMprogStart + cRAMStartAdd
                                ; アドレス変換 (STEP 14)
LD      (IY), 0xAA           ; 1st Bus Write Cycle (注 1)
LD      (DE), 0x55           ; 2nd Bus Write Cycle (注 1)
LD      (IY), 0xA0           ; 3rd Bus Write Cycle (注 1)
sPageLoop: LD      B, (HL)
LD      (IX),B               ; 4th ~ 131th Bus Write Cycle (注 1)
INC     HL

```

```

        CMP      L, 0x80
        J       NZ, sPageLoop ; 1Page 分のデータを設定するまでループ

; 終了処理
sRAMopEnd: NOP ;
NOP ;
NOP ;
sLOOP1:   TEST    (FLSCRM).7 ; (STEP 9,16)
          J      F,sLOOP1 ; FLSCRM<BUSY>が"0"になるまでループする

; FLSCRM<BUSY>に"0"が読み込まれた後、200μs 以上の 時間を空けてフラッシュへ戻る。 (STEP 10,17)
LD      BC, 0x0216 ; fc=16MHz 時のループ回数(0x216=534)
          ; 62.5ns x 6cycle x 534 = 200μs
          ; 使用クロックによって回数を変更してください。
sLOOP2:   DEC     BC ; 2cycle
          J      F, sLOOP2 ; 4cycle

LD      (FLSCR1),0x40 ; コマンドシーケンスの実行を禁止 (STEP 11,18)
LD      (FLSCR2),0xD5 ; FLSCR1 の設定を反映
RET    ; フラッシュメモリに戻る (STEP 12,19)

; アドレス変換処理(STEP 7,14)
sAddConv: LD      WA,IX
          SWAP   C
          AND    C,0x10
          SWAP   W
          AND    W,0x08
          OR     C,W
          XOR    C,0x08
          SHRC   C
          OR     C,0xA0
          LD      (FLSCR1),C ; コマンドシーケンスの実行を許可。FAREA を設定。
          LD      (FLSCR2),0xD5 ; FLSCR1 の設定を反映
          LD      WA,IX
          TEST   C.3
          J      Z,sAddConvEnd
          OR     W,0x80
          LD      IX,WA
sAddConvEnd: RET

; 割り込みサービスルーチン
sINTWDT:
sINTSWI:  TEST    (FLSCRM).7
          J      F,sINTWDT ; FLSCRM<BUSY>が"0"になるまでループする
          LD      (SYSCR2),0x10 ; システムクロックリセットを発生
          RETN
sRAMprogEnd: NOP

```

注 1) xxx Bus Write Cycle で使用するライト命令は、4 マシンサイクル以上の命令を使用するか、命令間隔が 4 マシンサイクル以上となるように命令を配置してください。16 ビット転送命令を使用したり、3 マシンサイクル以下の間隔でライト命令を実行すると、フラッシュのコマンドシーケンスが正しく送信されず誤動作する場合があります。

24.4.2.2 BOOTROM のサポートプログラム(API)を利用してフラッシュの書き換えを行う例

以下に MCU モードで BOOTROM のサポートプログラム(API)を利用してフラッシュメモリの書き換えを行う方法(例)を示します。API の詳細については、「24.5 API (Application Programming Interface)」を参照してください。

以下の手順のうち 1~7, 19~21 はフラッシュメモリ上のプログラムによる処理、8~18 は RAM に転送されたプログラムによる処理になります。

1. 割り込みマスタ許可フラグを禁止 (DI) にします。 (IMF \leftarrow "0")
2. 書き換え処理プログラムを RAM へ転送します。
3. BOOT ROM をコード領域／データ領域へ割り当てます。 (FLSCR1<BARERA>="1")
4. ノンマスカブル割り込みベクタを.BTRESET(0x1000)に設定します。
5. RAM をコード領域へ割り当て、ベクタ領域を RAM へ切り替えます。 (SYSCR3<RARERA>=1,<RVCTR>=1)
6. シャドウ RAM のデータ領域へのマッピングを解除します。 (SDWCR1<DADIS>="1")
7. CALL 命令により RAM 上の消去・書き込み処理プログラムを呼び出します。
8. 表 24-9 に従って A レジスタに消去するアドレス範囲を設定します。
(0x20 : 0x08000~0x0FFF)
9. C レジスタに Enable Code として 0xD5 を設定します。
10. .BTERaseSec(0x1012)を CALL します。 (Sector Erase が実行されます)
11. フラッシュメモリのコマンドシーケンス実行を許可します。
12. 書き込みを行うフラッシュメモリ領域を指定します。
13. 書き込みコマンドシーケンスを実行します。
14. FLSCRM<BUSY>が"0"になるまで繰り返しリード命令を実行します。
15. 200μs 以上の時間を確保します。
16. フラッシュメモリのコマンドシーケンス実行を禁止します。
17. フラッシュメモリ領域の指定を元に戻します。
18. RET 命令でフラッシュメモリへ戻ります。
19. BOOT ROM のコード／データ領域への割り当てを解除します。
20. RAM のコード領域への割り当て、ベクタ領域の RAM のへの割り当てを解除します。
21. シャドウ RAM をデータ領域へマッピングし直します。

(プログラム例) RAM (0x00200) にプログラムを転送し、データ領域(0x08000 ~ 0x0FFF)を Sector Erase で消去した後、RAM (0x00100 ~ 0x0017F)の内容をデータ領域(0x08000 ~ 0x0807F)へ書き込む。消去、書き込み中にノンマスカブル割り込み(INTSWI、INTUNDEF、INTWDT)が発生した場合は、システムクロックリセットを発生させる。消去、書き換え処理は RAM 上で行う。消去は API 呼び出し、書き込みはコマンドシーケンスで行う。

```

cRAMStartAdd equ 0x0200 ; RAM のスタートアドレス

.BTRest      equ 0x1000 ; システムクロックリセットを発生
.BTEraseSec   equ 0x1012 ; Sector Erase
.BTEraseChip  equ 0x1014 ; Chip Erase
.BTGetSP     equ 0x1016 ; Security Program の状態を確認
.BTSetSP     equ 0x1018 ; Security Program の設定
.BTRead       equ 0x101A ; フラッシュの読み出し
.BTConvAdr   equ 0x101C ; アドレス変換
.BTCalcUART  equ 0x101E ; タイマキャプチャ値から UART 設定値を算出
.BTErsSP     equ 0x1020 ; Security Program を解除
.BTUpdSD     equ 0x1022 ; シャドウ RAM の内容を更新

main section code abs = 0x1F000
; ##### 割り込みを禁止にする #####
DI ; IMF="0"

; ##### RAM にプログラムを転送する処理 #####
(STEP 1)
LD      HL,cRAMStartAdd ; 転送先の RAM 先頭アドレス
LD      IX,sRAMprogStart ; 転送するプログラムのフラッシュ上の先頭アドレス
sRAMLOOP: LD      A,(IX) ; sRAMprogStart から sRAMprogEnd までのプログラムを
           LD      (HL),A ; cRAMStartAdd に転送する
           INC     HL
           INC     IX
           CMP     IX,sRAMprogEnd
           J      NZ,code_addr(sRAMLOOP)

; ##### BOOT ROM をコード/データ領域へ割り当てる #####
(STEP 3)
LD      (FLSCR1),0x50 ; BAREA を"1"に設定
LD      (FLSCR2),0xD5 ; Enable Code

; ##### ノンマスカブル割り込みベクタを.BTRest に設定 #####
(STEP 4)
LD      HL,0x01FC ; INTUNDEF, INTSWI 割り込みベクタの設定
LDW    (HL),.BTRest
LD      HL,0x01F8 ; INTWDT 割り込みベクタの設定
LDW    (HL),.BTRest

; ##### RAM をコード領域に割り当て。ベクタ領域を RAM に切り替え #####
(STEP 5)
LD      (SYSCR3),0x06 ; RAREA = 1, RVCTR = 1 を設定
LD      (SYSCR4),0xD4 ; Enable Code

; ##### シャドウ RAM をデータ領域にマッピングしない #####
(STEP 6)
LD      (SDWCR1),0x60 ; DADIS = 1 に設定

; ##### Sector Erase、書き込み処理 #####
(STEP 7)

```

```

CALL sSectorErase - sRAMprogStart + cRAMStartAdd ; RAM プログラム呼び出し

; ##### BOOT ROM のコード/データ領域への割り当てを解除##### (STEP 19)
LD      (FLSCR1), 0x40          ; BAREA を"0"に設定
LD      (FLSCR2), 0xD5          ; Enable Code

; ##### コード領域/ベクタ領域の RAM への割り当てを解除 ##### (STEP 20)
LD      (SYSCR3),0x00          ; RAREA = 0 , RVCTR = 0 を設定
LD      (SYSCR4),0xD4          ; Enable Code

; ##### シャドウ RAM をデータ領域にマッピングし直す ##### (STEP 21)
LD      (SDWCR1),0x40          ; DADIS = 0 に設定

; ##### 次のメインプログラム処理 #####
:           :           ; メインプログラム処理
J      XXXX

; -----
;以下は RAM へ転送して実行させるプログラム
;-----

ramexe section code abs = 0x2000

; ##### RAM で実行するプログラム #####
sRAMprogStart:
NOP          ; フェイルセーフ処理
NOP
NOP
NOP
NOP
LD      (SYSCR2),0x10          ; システムクロックリセットを発生

; ##### Sector Erase 処理 (API 使用) #####
sSectorErase:
; ##### 消去アドレス範囲の設定 ##### (STEP 8, 9)
LD      A, 0x20          ; 消去領域 (0x08000~0xFFFF)
LD      C, 0xD5          ; Enable Code

; ##### Sector Erase の実行 ##### (STEP 10)
CALL    (.BTEraseSec)        ; Sector Erase の実行

; ##### 書き込み処理 #####
sPageProgram:
; ##### 書き込み処理 ##### (STEP 11, 12)
LD      IY,0xF555          ; コマンドシーケンス用変数
LD      DE,0xFAAA          ; コマンドシーケンス用変数

LD      C, 0x00          ; アドレス上位の設定
LD      IX,0x8000          ; アドレス中位、下位の設定
LD      HL, 0x0100          ; コピー元の RAM 先頭アドレスを設定
CALL    sAddConv-sRAMprogStart+cRAMStartAdd ;アドレス変換

; ##### 書き込みシーケンスの実行 ##### (STEP 13)

```

```

LD      (IY), 0xAA          ; 1st Bus Write Cycle (注 1)
LD      (DE), 0x55          ; 2nd Bus Write Cycle (注 1)
LD      (IY), 0xA0          ; 3rd Bus Write Cycle (注 1)
sPageLoop: LD      B, (HL)
LD      (IX).B             ; 4th ~ 131th Bus Write Cycle (注 1)
INC     HL
CMP     L, 0x80
J       NZ, sPageLoop      ; 1Page 分のデータを設定するまでループ

; 終了処理
sRAMopEnd: NOP              ;
NOP              ;
NOP              ;
sLOOP1:   TEST    (FLSCRM).7  ; FLSCRM<BUSY>をチェック (STEP 14)
J       F,sLOOP1           ; FLSCRM<BUSY> が"0" になるまでループする

; FLSCRM<BUSY>に"0"が読み込まれた後、200μs 以上の 時間を空けてフラッシュへ戻る。 (STEP 15)
LD      BC, 0x0216          ; fc=16MHz 時のループ回数(0x216=534)
                           ; 62.5ns x 6cycle x 534 = 200μs
                           ; 使用クロックによって回数を変更してください。
sLOOP2:   DEC    BC            ; 2cycle
J       F, sLOOP2           ; 4/2cycle

LD      (FLSCR1),0x40        ; コマンドシーケンスの実行を禁止 (STEP 16, 17)
LD      (FLSCR2),0xD5        ; FLSCR1 の設定を反映

RET               ; フラッシュへ戻る (STEP 18)

; アドレス変換処理 (STEP 11, 12)
sAddConv:  LD      WA,IX
SWAP    C
AND     C,0x10
SWAP    W
AND     W,0x08
OR      C,W
XOR     C,0x08
SHRC    C
OR      C,0xA0
LD      (FLSCR1),C          ; コマンドシーケンスの実行を許可。FAREA を設定。
LD      (FLSCR2),0xD5        ; FLSCR1 の設定を反映
LD      WA,IX
TEST    C.3
J       Z,sAddConvEnd
OR      W,0x80
LD      IX,WA
sAddConvEnd: RET

sRAMprogEnd: NOP

```

-
- 注 1) xxx Bus Write Cycle で使用するライト命令は、4 マシンサイクル以上の命令を使用するか、命令間隔が 4 マシンサイクル以上となるように命令を配置してください。
16 ビット転送命令を使用したり、3 マシンサイクル以下の間隔でライト命令を実行すると、フラッシュのコマンドシーケンスが正しく送信されず誤動作する場合があります。
 - 注 2) 上記のプログラムはフラッシュメモリのコード領域 0x0000 ~ 0x17FF に配置しないでください。
同領域は、BAREA="1"に設定するとフラッシュ領域から BOOTROM 領域に切り替わるため、プログラムを正しく継続することができずマイコンが誤動作する場合があります。
 - 注 3) サポートプログラムには、割り込みマスタ許可フラグ(IMF)を禁止にする命令(DI 命令)が含まれています。
ただしサポートプログラムに EI 命令は含まれていませんので、割り込みを利用する場合は全ての処理が完了した後に IMF を許可に設定してください。

24.4.2.3 BOOTROM のサポートプログラム(API)を利用して Security Program を設定する例

以下に MCU モードで BOOT ROM のサポートプログラム(API)を利用してフラッシュメモリの Security Program を設定する方法(例)を示します。API の詳細については、「24.5 API (Application Programming Interface)」を参照してください。

以下の手順のうち 1~7, 14~16 はフラッシュメモリ上のプログラムによる処理、8~13 は RAM に転送されたプログラムによる処理になります。

1. 割り込みマスタ許可フラグを禁止 (DI) にします。 (IMF←"0")
2. 書き換え処理プログラムを RAM へ転送します。
3. BOOT ROM をコード領域／データ領域へ割り当てます。 (FLSCR1<BARERA>="1")
4. ノンマスカブル割り込みベクタを.BTRESET(0x1000)に設定します。
5. RAM をコード領域へ割り当て、ベクタ領域を RAM へ切り替えます。 (SYSCR3<RARERA>=1,<RVCTR>=1)
6. シャドウ RAM のデータ領域へのマッピングを解除します。 (SDWCR1<ADDIS>="1")
7. CALL 命令により RAM 上の Security Program 処理を呼び出します。
8. .BTGetSP(0x1016) を CALL します。
(Security Program の状態が戻り値として A レジスタに格納されます)
9. A レジスタの内容を読み出し、既に Security Program が設定されていたら sSKIP ヘジャンプします。
10. A レジスタに Enable Code として 0xD5 を設定します。
11. .BTSetSP(0x1018) を CALL します。 (Security Program が実行されます)
12. 200μs 以上の時間を確保します。
13. RET 命令でフラッシュへ戻ります。
14. BOOT ROM のコード／データ領域への割り当てを解除します。
15. RAM のコード領域への割り当て、ベクタ領域の RAM のへの割り当てを解除します。
16. シャドウ RAM をデータ領域へマッピングし直します。

(プログラム例) 現在 Security Program(SB2) が設定されているか確認し、設定されていなければ Security Program(SB2) を設定する。処理は RAM 上で行う。

```
cRAMStartAdd equ 0x0200 ; RAM のスタートアドレス

.BTRest    equ 0x1000 ; システムクロックリセットを発生
.BTEraseSec equ 0x1012 ; Sector Erase
.BTEraseChip equ 0x1014 ; Chip Erase
.BTGetSP   equ 0x1016 ; Security Program の状態を確認
```

```

.BTSetSP    equ 0x1018          ; Security Program の設定
.BTRRead    equ 0x101A          ; フラッシュの読み出し
.BTCConvAdr equ 0x101C          ; アドレス変換
.BTCalcUART equ 0x101E          ; タイマキャプチャ値から UART 設定値を算出
.BTErsSP    equ 0x1020          ; Security Program を解除
.BTUpdSD    equ 0x1022          ; シャドウ RAM の内容を更新

main section code abs = 0x1F000
; ##### 割り込みを禁止にする #####
                           (STEP 1)
DI                      ; IMF="0"

; ##### RAM にプログラムを転送する処理 #####
                           (STEP 2)
LD         HL,cRAMStartAdd    ; 転送先の RAM 先頭アドレス
LD         IX,sRAMprogStart   ; 転送するプログラムのフラッシュ上の先頭アドレス
sRAMLOOP: LD         A,(IX)      ; sRAMprogStart から sRAMprogEnd までのプログラムを
LD         (HL),A            ; cRAMStartAdd に転送する
INC        HL
INC        IX
CMP        IX,sRAMprogEnd
J          NZ,code_addr(sRAMLOOP)

; ##### BOOT ROM をコード/データ領域へ割り当てる #####
                           (STEP 3)
LD         (FLSCR1),0x50       ; BAREA を"1"に設定
LD         (FLSCR2),0xD5       ; Enable Code

; ##### ノンマスカブル割り込みベクタを.BTReset に設定 #####
                           (STEP 4)
LD         HL,0x01FC          ; INTUNDEF, INTSWI 割り込みベクタの設定
LDW        (HL),.BTReset
LD         HL,0x01F8          ; INTWDT 割り込みベクタの設定
LDW        (HL),.BTReset

; ##### RAM をコード領域に割り当てる。ベクタ領域を RAM に切り替え #####
                           (STEP 5)
LD         (SYSCR3),0x06       ; RAREA = 1 , RVCTR = 1 を設定
LD         (SYSCR4),0xD4       ; Enable Code

; ##### シャドウ RAM をデータ領域にマッピングしない #####
                           (STEP 6)
LD         (SDWCR1),0x60       ; DADIS = 1 に設定

; ##### Security program 処理 #####
                           (STEP 7)
CALL sSecProg - sRAMprogStart + cRAMStartAdd ; RAM プログラム呼び出し

; ##### BOOT ROM のコード/データ領域への割り当てを解除 #####
                           (STEP 14)
LD         (FLSCR1), 0x40       ; BAREA を"0"に設定
LD         (FLSCR2), 0xD5       ; Enable Code

; ##### コード領域/ベクタ領域の RAM への割り当てを解除 #####
                           (STEP 15)
LD         (SYSCR3),0x00       ; RAREA = 0 , RVCTR = 0 を設定
LD         (SYSCR4),0xD4       ; Enable Code

; ##### シャドウ RAM をデータ領域にマッピングし直す #####
                           (STEP 16)

```

```
LD      (SDWCR1),0x40          ; DADIS = 0 に設定

; ##### 次のメインプログラム処理 #####
:      :          ; メインプログラム処理
J      XXXX

; -----
; 以下は RAM へ転送して実行させるプログラム
; -----
ramexe section code abs = 0x2000

; ##### RAM で実行するプログラム #####
sRAMprogStart:
NOP          ; フェイルセーフ処理
NOP
NOP
NOP
NOP
NOP
LD      (SYSCR2),0x10          ; システムクロックリセットを発生

; ##### Security Program 処理 (API 使用) #####
sSecProg:
; ##### Security Program の状態を確認 #####
; (STEP 8)
CALL     (.BTGetSP)           ; Security Program の状態を確認
TEST     A.2                  ; (STEP 9)
J       T,sSKIP              ; SB2 が 0 の場合 sSKIP へ

; ##### Security Program の設定処理(API) #####
LD      WA,0x8000
LD      DE,0x0080
LD      (SP-),0xD5            ; Enable Code (STEP 10)
LD      C,0xFB                ; SB2=0 設定
CALL     (.BTSetSP)           ; Security Program の設定 (STEP 11)

; FLSCRM<BUSY>に"0"が読み込まれた後、200μs 以上の時間を空けてフラッシュへ戻る。(STEP 12)
LD      BC, 0x0216             ; fc=16MHz 時のループ回数(0x216=534)
; 62.5ns x 6cycle x 534 = 200μs
; 使用クロックによって回数を変更してください。
sLOOP2:   DEC    BC          ; 2cycle
J       F, sLOOP2             ; 4/2cycle

sSKIP:    LD      (FLSCR1),0x40          ; BAREA を"0" に設定
LD      (FLSCR2),0xD5          ; Enable Code
LD      (SYSCR3),0x00          ; RAREA = 0 , RVCTR = 0 を設定
LD      (SYSCR4),0xD4          ; Enable Code

RET          ; フラッシュへ戻る (STEP 13)

sRAMprogEnd: NOP
```

-
- 注 1) 上記のプログラムはフラッシュメモリのコード領域 0x0000 ~ 0x17FF に配置しないでください。同領域は、BAREA="1"に設定するとフラッシュ領域から BOOTROM 領域に切り替わるため、プログラムを正しく継続することができずマイコンが誤動作する場合があります。
 - 注 2) サポートプログラムには、割り込みマスタ許可フラグ(IMF)を禁止にする命令(DI 命令)が含まれていますので、上記のプログラムに DI 命令を組み込む必要はありません。ただしサポートプログラムに EI 命令は含まれていませんので、割り込みを利用する場合は全ての処理が完了した後に IMF を許可に設定してください。

24.4.2.4 シャドウ RAM と BOOTROM のサポートプログラム(API)を利用して自分自身を書き替える例

以下に MCU モードでシャドウ RAM 上の制御プログラムを実行する方法(例)を示します。

以下の手順 1~18 の処理はすべてシャドウ RAM 上のプログラムによる処理になります。

1. 割り込みマスク許可フラグを禁止 (DI) にします。 (IMF←"0")
2. BOOT ROM をコード領域／データ領域へ割り当てます。 (FLSCR1<BAR>="1")
3. ノンマスカブル割り込みベクタを.BTRESET(0x1000)に設定します。
4. RAM をコード領域へ割り当て、ベクタ領域を RAM へ切り替えます。 (SYSCR3<RAR>=1,<RVCTR>=1)
5. シャドウ RAM のデータ領域へのマッピングを解除します。 (SDWCR1<ADIS>="1")
6. 表 24-9 に従って A レジスタに消去するアドレス範囲を設定します。 (0x20:0x08000~0x0FFF)
7. C レジスタに Enable Code として 0xD5 を設定します。
8. .BTEraseSec(0x1012)を CALL します。 (Sector Erase が実行されます)
9. シリアルインターフェース等を利用し新しいプログラムを RAM に取り込みます。
10. フラッシュメモリのコマンドシーケンス実行を許可します。
11. 書き込みを行うフラッシュメモリ領域を指定します。
12. 書き込みコマンドシーケンスを実行します。
13. FLSCRM<BUSY>が"0"になるまで繰り返しリード命令を実行します。
14. FLSCRM<BUSY>に"0"が読み込まれた後から 200μs 以上の時間を空けます。
15. フラッシュメモリのコマンドシーケンス実行を禁止します。
16. フラッシュメモリ領域の指定を元に戻します。
17. WA レジスタにシャドウ RAM 更新後の戻りアドレスを設定します。
18. .BTUpdSD(0x1022) を CALL します。 (シャドウ RAM が更新されます)

(プログラム例) シャドウ RAM 領域内のプログラムで、0x18000 ~ 0x1FFFF の Sector Erase を実行した後、フラッシュメモリの 0x18000 ~ 0x1FFFF にシリアルインターフェース等で取り込んだ新しいプログラムを書き込む。その後シャドウ RAM を更新し、新しいプログラムを 0x1F900 から実行する。消去中、書き込み中にノンマスカブル割り込み(INTSWI, INTUNDEF, INTWDT) が発生した場合は、システムクロッククリセットを発生させる。

```
cRAMStartAdd equ 0x0200 ; RAM のスタートアドレス  
.BTReset     equ 0x1000 ; システムクロッククリセットを発生  
.BTEraseSec  equ 0x1012 ; Sector Erase
```

```

.BTEraseChip equ 0x1014 ; Chip Erase
.BTGetSP equ 0x1016 ; Security Program の状態を確認
.BTSetSP equ 0x1018 ; Security Program の設定
.BTRead equ 0x101A ; フラッシュの読み出し
.BTConvAdr equ 0x101C ; アドレス変換
.BTCalcUART equ 0x101E ; タイマキャプチャ値から UART 設定値を算出
.BTErsSP equ 0x1020 ; Security Program を解除
.BTUpdSD equ 0x1022 ; シャドウ RAM の内容を更新

ram section data abs = 0x00200
.gPrgAdd dsb 2 ; 書き込みアドレス用変数

main section code abs = 0x1F000
; ##### 割り込みを禁止にする #####
DI ; IMF="0"

; ##### BOOT ROM をコード/データ領域へ割り当てる #####
(STEP 1)
LD (FLSCR1),0x50 ; BAREA を"1"に設定
LD (FLSCR2),0xD5 ; Enable Code

; ##### ノンマスカブル割り込みベクタを.BTRestet に設定 #####
(STEP 2)
LD HL,0x01FC ; INTUNDEF, INTSWI 割り込みベクタの設定
LDW (HL),.BTRestet
LD HL,0x01F8 ; INTWDT 割り込みベクタの設定
LDW (HL),.BTRestet

; ##### RAM をコード領域に割り当て。ベクタ領域を RAM に切り替え ##### (STEP4)
(STEP 3)
LD (SYSCR3),0x06 ; RAREA = 1 , RVCTR = 1 を設定
LD (SYSCR4),0xD4 ; Enable Code

; ##### シャドウ RAM をデータ領域にマッピングしない #####
(STEP 5)
LD (SDWCR1),0x60 ; DADIS = 1 に設定

; ##### Sector Erase、書き込み処理 #####
(STEP 6)
; ##### 消去アドレス範囲の設定 #####
(STEP 6, 7)
LD A, 0x20 ; 消去領域(0x08000~0xFFFF)
LD C, 0xD5 ; Enable Code
; ##### Sector Erase の実行 #####
(STEP 8)
CALL (.BTEraseSec) ; Sector Erase の実行

; ##### プログラムデータの取り込み#####
LD HL, .gPrgAdd ; 書き込みアドレス用変数の設定
LDW (HL), 0x8000 ; 開始アドレスの設定

sGetPrgDat:
;シリアルインターフェース等を利用して、新しいプログラムを 128 バイトずつ
;RAM (0x00100 ~ 0x0017F) に取り込む (STEP 9)

sPageProgram:
; ##### 書き込み処理 #####
(STEP 10,11)
LD IY,0xF555 ; コマンドシーケンス用変数
LD DE,0xFAAA ; コマンドシーケンス用変数
LD IX,0x8000 ; Page アドレスの設定

```

```

LD      HL, (.gPrgAdd) ; 開始アドレスの設定
LD      (FLSCR1),0xB0 ; コマンドシーケンスの実行を許可。FAREA を設定。
LD      (FLSCR2),0xD5 ; FLSCR1 の設定を反映

; ##### 書き込みシーケンスの実行 #####
(STEP 12)
LD      (IY), 0xAA ; 1st Bus Write Cycle (注 1)
LD      (DE), 0x55 ; 2nd Bus Write Cycle (注 1)
LD      (IY), 0xA0 ; 3rd Bus Write Cycle (注 1)
sPageLoop: LD      B, (HL)
LD      (IX),B ; 4th ~ 131th Bus Write Cycle (注 1)
INC    HL
CMP    L, 0x80
J      NZ, sPageLoop ; 1Page 分のデータを設定するまでループ

; 終了処理
sRAMopEnd: NOP ; 
NOP ; 
NOP ; 
sLOOP1:   TEST   (FLSCRM).7 ; FLSCRM<BUSY>をチェック (STEP 13)
J      F,sLOOP1 ; FLSCRM<BUSY> が"0" になるまでループする

; FLSCRM<BUSY>が"0"になった後、200μs 以上の時間を空ける。 (STEP 14)
LD      BC, 0x0216 ; fc=16MHz 時のループ回数(0x216=534)
; 62.5ns x 6cycle x 534 = 200μs
; 使用クロックによって回数を変更してください。
sLOOP2:   DEC    BC ; 2cycle
J      F, sLOOP2 ; 4/2cycle

LD      (FLSCR1),0x40 ; コマンドシーケンスの実行を禁止 (STEP 15,16)
LD      (FLSCR2),0xD5 ; FLSCR1 の設定を反映

; ##### シャドウ RAM の更新 ##### (STEP 17, 18)
LD      WA, 0xF900 ; 戻りアドレスを 0x1F900 に設定
CALL   (.BTUpdSD) ; シャドウ RAM の更新後、0x1F900 にジャンプ

```

- 注 1) xxx Bus Write Cycle で使用するライト命令は、4 マシンサイクル以上の命令を使用するか、命令間隔が 4 マシンサイクル以上となるように命令を配置してください。
16 ビット転送命令を使用したり、3 マシンサイクル以下の間隔でライト命令を実行すると、フラッシュのコマンドシーケンスが正しく送信されず誤動作する場合があります。
- 注 2) 上記のプログラムはフラッシュメモリのコード領域 0x0000 ~ 0x17FF に配置しないでください。
同領域は、BAREA="1"に設定するとフラッシュ領域から BOOTROM 領域に切り替わるため、プログラムを正しく継続することができずマイコンが誤動作する場合があります。
- 注 3) サポートプログラムには、割り込みマスタ許可フラグ(IMF)を禁止にする命令(DI 命令)が含まれています。
ただしサポートプログラムに EI 命令は含まれていませんので、割り込みを利用する場合は全ての処理が完了した後に IMF を許可に設定してください。

24.4.2.5 フラッシュメモリからデータを読み出す例

フラッシュメモリからデータを読み出すには、メモリに対して転送命令(リード)を実行します。FLSCR1<FAREA>およびFLSCR2を設定することにより、コード領域を含む任意のアドレスのデータを読み出すことができます。

(プログラム例) コード領域の0x1F000からデータをリードしてRAMの(0x98)に格納する

LD	(FLSCR1),0xA8	; AREA C1 を選択
LD	(FLSCR2),0xD5	; FLSCR1 の設定を反映
LD	A,(0xF000)	; 0xF000 からデータを読み出す
LD	(0x98),A	; 0x98 にデータを格納する
LD	(FLSCR1),0x40	; AREA D0 を選択
LD	(FLSCR2),0xD5	; FLSCR1 の設定を反映

24.5 API (Application Programming Interface)

BOOTROM 領域の一部にはフラッシュメモリを簡易的に操作するためのサポートプログラム(API)が含まれています。BOOTROM をマッピングすることで、サポートプログラムのサブルーチンを呼び出すことができます。

- 注 1) API の呼び出し処理完了より、フラッシュメモリからのデータ読み出し、または命令フェッチを開始するまで 200μs 以上のウェイト時間を確保してください。
- 注 2) API の呼び出し、およびウェイト時間の確保は RAM、もしくはシャドウ RAM 上で行ってください。
- 注 3) API の呼び出しは、(.BTCalcUART)を除きフラッシュメモリの電源が接続されているとき(SDWCR1<FLSOFF> ="0"かつ SDWCR1<FLSWUE> ="1"のとき)に行ってください。フラッシュメモリの電源が遮断されているときに API の呼び出しを行っても期待する動作は得られません。
- 注 4) オンチップデバッグエミュレータを使用したデバッグ中に BOOTROM の API 内でプログラムの停止を行わないで下さい。BOOTROM の API 内でプログラムの実行を停止させた場合、API コマンドが動作しません。

対象となる機能

- STEP 機能による API 内の実行
- Brake 機能による API 内での停止

表 24-8 API 一覧

アドレス	内容	スタック 消費数 (注 2)	ワーク レジスタ (注 1)	引数		戻り値		
				レジスタ	設定値	レジスタ	内容	
0x1000 (.BTReset)	FLSCRM<BUSY>が"0"になるまでポーリングし、その後システムクロックリセットを発生させます。	-	-	-	-	-	-	-
0x1012 (.BTEraseSec)	指定した 1 つの Sector を消去します	6 バイト	WA	A	消去 Sector	A	0xFF	正常終了
			BC	C	0xD5 (Enable Code)		0x01	NO BUSY エラー
0x1014 (.BTEraseChip)	Chip Erase を行います	8 バイト	DE	A	0xD5 (Enable Code)	A	0xFF	正常終了
			IX				0x01	NO BUSY エラー
0x1016 (.BTGetSP)	セキュリティの情報を取得します	8 バイト	WA			A	ID (0x0FF7F) の内容	
0x1018 (.BTSetSP)	セキュリティを設定します	13 バイト	BC	WA	0x8000	A	0xFF	正常終了
			DE	C	セキュリティ設定値		0x01	NO BUSY エラー
			IX	DE	0x0080	-	0x02	アドレスオーバフロー エラー
				(SP-)	0xD5 (Enable Code)	-	-	-
0x101C (.BTConvAdr)	フラッシュメモリのアドレスを変換します	4 バイト	WA	WA	Page 先頭アドレス (M, L)	WA	変換後のアドレス	
			BC	C	Page 先頭アドレス(H)		-	-
0x101E (.BTCalcUART)	タイマでキャプチャしたパルス幅から UART レジスタの設定値(ボーレート)を算出します	4 バイト	DE	WA	キャプチャ幅	W	RTSEL 設定値	
			IX	C	演算ビット数		A	UARTDR 設定値
0x101A (.BTRead)	フラッシュメモリ上に連続する 128 バイト(1 Page 分)のデータを RAM に書き込みます。	9 バイト	WA	WA	コピー元の Page 先頭アドレス(M, L)	A	0xFF	正常終了
			BC	C	コピー元の Page 先頭アドレス(H)		0x00	Enable Code エラー
			DE	DE	コピー先の RAM 先頭アドレス	-	-	-
				(SP-)	0xD5 (Enable Code)			

表 24-8 API 一覧

アドレス	内容	スタック 消費数 (注 2)	ワーク レジスタ (注 1)	引数		戻り値	
				レジスタ	設定値	レジスタ	内容
0x1020 (.BTERsSP)	セキュリティを解除します	6 バイト	WA BC DE IX	A	0xD5 (Enable Code)	A	0xFF 正常終了
				-	-	0x01	NO BUSY エラー
0x1022 (.BTUpdSD)	シャドウ RAM の内容を更新します	2 バイト	WA	WA	戻りアドレス (注 3)	-	-

注 1) ワークレジスタはサポートプログラム内で書き替えられますので、サポートプログラムを呼び出す前に、必要に応じてレジスタデータの待避を行ってください。

注 2) サポートプログラムの実行中は最大 19 バイト(割り込みによるスタックは含まず)のスタックが消費されますので、サポートプログラムを呼び出す前に、あらかじめスタック領域を確保してください。

注 3) 0xFFFF が設定された場合は WA の値に関係無く、SP にスタックされている 2 バイトのアドレスに戻ります。

24.5.1 .BTRead

C, WA で指定したフラッシュメモリの Page 先頭アドレスに続く 128 バイトのデータを読み出し、DE レジスタで指定した RAM アドレスに続く 128 バイトに書き込みます。(SP-)にはあらかじめ Enable Code (0xD5) を設定しておく必要があります。読み出しを行う前に A レジスタの下位 7 ビットは"0"にマスクされます。

正常に処理が実行された場合は、戻り値として 0xFF を返します。(SP-)が 0xD5 以外だった場合は、Enable Code エラーとなり戻り値として 0x00 を返します。この場合、フラッシュメモリの読み出しおよび RAM の書き込みは行われません。なお API の処理完了後は正常終了、エラー終了に関係なく FLSCR1<FAREA>は 0y00 に初期化されます。

24.5.2 .BTEraseSec

A レジスタで指定した Sector を消去します。C レジスタにはあらかじめ Enable Code (0xD5) を設定しておく必要があります。消去される Sector は表 24-9 のようになります。

消去処理を実行した直後、消去のためにフラッシュメモリが BUSY 状態にならなかった場合(C レジスタに 0xD5 が設定されなかった場合等)、戻り値 A として 0x01 (NO BUSY エラー)を返します。

正常に処理が実行された場合は、戻り値として 0xFF を返します。

表 24-9 消去される Sector

A レジスタ	消去される Sector	消去領域
0x04 ~ 0x1F	AREA D0 を消去する	0x01000 ~ 0x07FFF
0x20 ~ 0x3F	AREA D1 を消去する	0x08000 ~ 0x0FFFF
0x40 ~ 0x5F	AREA C0 を消去する	0x10000 ~ 0x17FFF
0x60 ~ 0x7F	AREA C1 を消去する	0x18000 ~ 0x1FFFF

24.5.3 .BTEraseChip

フラッシュメモリの全領域を消去します。A レジスタにはあらかじめ Enable Code (0xD5) を設定しておく必要があります。消去処理を実行した直後、消去のためにフラッシュメモリが BUSY 状態にならなかった場合(A レジスタに 0xD5 が設定されなかった場合等)、戻り値 A として 0x01 (NO BUSY エラー)を返します。

正常に処理が実行された場合は、戻り値として 0xFF を返します。

24.5.4 .BTGetSP

フラッシュメモリのセキュリティ情報を取得します。戻り値 A として Product ID の(0xFF7F)の値を返します。

24.5.5 .BTSetSP

フラッシュメモリのセキュリティ設定を行います。WA レジスタには 0x8000、DE レジスタには 0x0080 をあらかじめ設定しておく必要があります。C レジスタには以下の表に従って値を設定してください。C レジスタの値が 0xFF だった場合は何も実行せず、戻り値 A として 0xFF を返します。

セキュリティ設定処理を実行した直後、セキュリティ設定のためにフラッシュメモリが BUSY 状態にならなかった場合((SP-)に 0xD5 が設定されなかった場合等)、戻り値 A として 0x01 (NO BUSY エラー)を返します。

また、開始アドレスとアドレス増分の設定によって設定アドレスが 0xFFFF を超えた場合、戻り値 A として 0x02 (アドレスオーバフローエラー)を返します。

C レジスタの設定値

7	6	5	4	3	2	1	0
"1"	"1"	"1"	"1"	"1"	SB2	SB1	SB0

SB2	MCU モード、シリアル PROM モード時のライトプロテクト設定	0: 1:	ライトプロテクトを設定する -
SB1, SB0	パラレル PROM モード時のリード/ライトプロテクト設定	00: 11:	リード/ライトプロテクトを設定する -

- 注 1) C レジスタのビット 7~3 は、かならず"1"を設定してください。
- 注 2) 既に設定済みのビットに"1"を設定してもセキュリティは解除されません。
- 注 3) セキュリティを設定しないビットには"1"を設定してください。
- 注 4) 既に設定済みのビットに対して"0"を設定しないでください。例えば SB1, 0 が既に設定済みのときに SB2 を設定する場合はビット 1~0 に"1"、ビット 2 には"0"を設定してください。

24.5.6 .BTErsSP

フラッシュメモリに対するセキュリティを全て解除します。A レジスタにはあらかじめ Enable Code (0xD5) を設定しておく必要があります。セキュリティの解除処理を実行した直後、フラッシュメモリが BUSY 状態にならなかった場合(A レジスタに 0xD5 が設定されなかった場合等)、戻り値 A として 0x01 (NO BUSY エラー)を返します。

正常に処理が実行された場合は、戻り値として 0xFF を返します。

24.5.7 .BTConvAddr

C, WA レジスタで指定した 0x01000~0x1FFF のアドレスを 0x08000~0x0FFFF のアドレスに変換し WA レジスタに格納するとともに、FLSCR1<FAREA>を設定します。

24.5.8 .BTCalcUART

C, WA レジスタで設定した値から、UART の適切なボーレート設定値を算出します。WA レジスタの値は、通常 16 ビットタイマカウンタのパルス幅測定モードによって、外部からの UART 信号をキャプチャしたカウント値を設定します。タイマカウンタのソースクロックは $2/f_{cgck}$ に設定し、8 ビット分のパルスをキャプチャしてください。C レジスタには 0x08 を設定します。

RXD 端子と TCA 端子は兼用になっていますので、キャプチャの期間は SERSEL<TCA0SEL>によって一時的に TCA 端子へ切り替え、処理実行後に RXD 端子に戻してください。

引数 WA の設定可能範囲は 0x0020 ~ 0x3BFF となります。WA がこの範囲を超えると戻り値 WA として 0xFFFF を返します。正しく変換が行われると、戻り値として W レジスタの 5~3 ビット目に UARTCR2<RTSEL> の値、A レジスタに UARTDR の値を返します。なお W レジスタは 5~3 ビット目以外は "0" となりますので、UARTCR2<RXDNC, STOPBR>についても別途設定してください。

注 1) 引数 WA 値が小さい場合(UART 自体が生成できないボーレート領域の場合)、戻り値の誤差が大きくなり適切なボーレートを生成できない場合があります。

注 2) 内部高周波発振クロック (f_{osc}) で動作させた場合、ボーレートの上限は表 24-10 のようになります。

表 24-10 内部高周波発振クロック (f_{osc}) 効果時のボーレート上限

クロックギア [Hz]	ボーレート上限 [bps]
$f_{cgck} = f_{osc} / 1$	76800
$f_{cgck} = f_{osc} / 2$	38400
$f_{cgck} = f_{osc} / 4$	19200

以下に MCU モードで BOOTROM のサポートプログラム(API) を利用して UART 転送クロックの設定値を算出する方法(例)を示します。

- シリアルインターフェース選択制御レジスタ SERSEL<TCA0SEL> にてタイマカウンタ入力と RXD 入力を兼用にします。
- 16 ビットタイマカウンタをパルス幅測定モード、外部トリガ入力を立下りエッジ/L レベル、ソースクロックを $f_{cgck}/2$ に選択します。
- マスターから調整用固定データ 0x80 を RXD 端子を介して受信します。このとき、UART は動作させる必要はありません。
- キャプチャしたデータを WA レジスタに格納します。サポートプログラムでは DE, BC, IX レジスタも使用しますので、これらのレジスタにデータが存在する場合は、あらかじめ退避処理をおこないます。
- 割り込みマスター許可フラグを禁止(DI) にします($IMF \leftarrow "0"$)。
- FLSCR1<BAREA> を "1" に設定し、FLSCR2 に 0xD5 を設定します。
- C レジスタに 0x08(8 ビット長の意味) を格納します。
- .BTCalcUART(0x101E) を CALL します。
- UARTCR2<RTSEL> に W レジスタのビット 5~3 を、UARTDR に A レジスタの 8 ビットを格納します。なお、サポートプログラムにて正常な計算ができなかった場合、WA レジスタには 0xFFFF が格納されますので、戻り値が 0xFFFF のときは、再度、調整用データの受信からやり直してください。
- FLSCR1<BAREA> を "0" に設定し、FLSCR2 に 0xD5 を設定します。

- 注 1) ノンマスカブル割り込み処理ルーチンにて WA,BC,DE,IX レジスタを使用しているとき、本サポートプログラム実行中にノンマスカブル割り込みが発生すると正しい計算結果が得られない恐れがあります。

注 2) サポートプログラムにて正しく計算が行われた場合、W レジスタの bit7,6,2 ~ 0 には戻り値として"0"が格納されますので、ノイズ除去時間の選択および受信ストップビット長の選択をおこなう場合は必要に応じて対応するビットを設定してください。

(プログラム例) 16 ビットタイマカウンタ(TCA0)のパルス幅測定モードで、RXD0 端子から受信した 8 ビット長の L 幅をキャプチャし、その結果から UART 転送クロック設定を算出する。

.BTCalcUART equ 0x101E ; UART 転送クロック設定算出

```

CalcUART seccion code abs = 0x1F000

;#### タイマカウンタ入力と UART 受信入力を兼用する処理####

LD      (SERSEL),0x40          ; TCA0 入力に切り替え

;#### 調整用データ(0x80)をマスタから受信 ####

LD      (TA0MOD),0x5E          ; パルス幅測定モード、立下りエッジトリガ
                               ; ソースクロック fcgck/2 選択

sTimerStart: LD      (TA0CR),0x01    ; タイマスタート
              :
              :

TCA0 端子から調整用固定データ 0x80 を受信する。

              :
              :

LD      WA,(TA0DRL)           ; キャプチャ値を WA レジスタに格納
LD      (TA0CR), 0x00          ; タイマストップ
DI

;#### BOOTROM をデータ/コード領域に割り当て####

LD      (FLSCR1),0x50          ; BAREA を"1"に設定
LD      (FLSCR2),0xD5          ; FLSCR1 の設定を反映

;#### UART 設定値計算処理(API) ####

LD      C,0x08                 ; 8 ビット長
CALL   (.BTCalcUART)          ; UART 設定値計算処理の実行
CMP    W, 0xFF                 ; W が 0xFF のときは再キャプチャ
J      Z, sTimerStart          ; W が 0xFF のときは再キャプチャ

;#### 計算結果を UART 制御レジスタに設定 ####

LD      (UARTCR2),W            ; RTSEL の設定
LD      (UARTDR), A            ; ポーレートレジスタの設定

;#### 終了処理 ####

LD      (FLSCR1),0x40          ; BAREA を"0"に設定
LD      (FLSCR2),0xD5          ; FLSCR1 の設定を反映

```

24.5.9 .BTUpdSD

シャドウ RAM の内容を更新します。WA レジスタにはあらかじめ戻りアドレスを設定しておく必要があります。シャドウ RAM の更新後、WA レジスタで設定されたアドレスに戻ります。ただし WA に 0xFFFF が設定された場合は、SP にスタックされている 2 バイトのアドレス(CALL 命令の次の命令アドレス)に戻ります。本 API を CALL 命令で呼び出し、シャドウ RAM 更新後にその次の命令から処理を開始したい場合は、WA に 0xFFFF を設定してください。

(プログラム例) シャドウ RAM の更新後、0x1F900 からプログラムを実行する

```
.BTUpdSD equ 1022
```

```
UpdSD section code abs = 0x1F800
:
LD      WA,0xF900
CALL    (.BTUpdSD)
```

第 25 章 シャドウ RAM

25.1 構成

シャドウ RAM は、メモリマップのデータ領域 0x0FC00～0x0FFFF (1024 バイト)、コード領域 0x1F800～0x1FFFF (2048 バイト) にマッピングされ、リセット時、同アドレスに配置されているフラッシュメモリのデータが自動的にシャドウ RAM へコピーされます。リセット解除後、同領域に対してリードまたはフェッチを実行するとシャドウ RAM からデータが読み出されます。

シャドウ RAM をマッピングしない場合は、レジスタ設定により内蔵 RAM (0x00040～0x00C3F の 3072 バイト) とは別に、通常のデータ用 RAM(0x01000～0x01BFF の 3072 バイト)としてマッピングすることも可能です。またシャドウ RAM、通常のデータ用 RAM のどちらもマッピングしないことも可能です。

図 25-1 はシャドウ RAM 制御回路の構成図です。




図 25-1 シャドウ RAM 制御回路の構成

25.2 制御

シャドウRAM制御回路は、シャドウRAM制御レジスタ1,2(SDWCR1, SDWCR2)によって制御されます。

シャドウRAM制御レジスタ1

SDWCR1 (0x00F7C)	7	6	5	4	3	2	1	0
Bit Symbol	FLSOFF	FLSWUE	DADIS	DAWREN	EXPRAM	SDWDIS	SDWBSY	SDWCPY
Read/Write	R/W	R	R/W	R/W	R/W	R/W	R	W
リセット後	0	1	0	0	0	0	0	0

FLSOFF	フラッシュメモリの電源制御	0: 1:	フラッシュメモリの電源を接続する フラッシュメモリの電源を遮断する				
FLSWUE	フラッシュメモリの電源ウォーミングアップフラグ	0: 1:	ウォーミングアップ中、または電源遮断中 ウォーミングアップ終了フラグ				
DADIS	データ領域の シャドウRAMマッピング制御		SDWDIS="0"時			SDWDIS="1"時	
		0:	シャドウRAMをデータ領域にマッピングする			-	
		1:	シャドウRAMをデータ領域にマッピングしない			-	
DAWREN	データ領域の シャドウRAM書き込み制御		SDWDIS="0"時			SDWDIS="1"時	
		0:	DADIS="0"時				
		1:	DADIS="1"時				
EXPRAM	データRAMのマッピング制御	0:	データ領域のシャドウRAMを書き替え禁止にする			-	
		1:	データ領域のシャドウRAMを書き替え許可にする			-	
SDWDIS			SDWDIS="0"時			SDWDIS="1"時	
SDWBSY	コピー中フラグ	0:	-			0x01000~0x01BFFに データRAMをマッピングしない	
SDWCPY		1:	-				
			0x01000~0x01BFFに データRAMをマッピングする				

注1) SDWCR1のビット0は、読み出すと"0"が読み出されます。

注2) SDWCR1<FLSOFF, SDWDIS>のレジスタはダブルバッファ構造となっています。SDWCR1<FLSOFF, SDWDIS>の設定は、SDWCR2レジスタに0x3Bを書き込むことによってシフトレジスタに反映され、有効となります。よってSDWCR2レジスタに0x3Bを書き込むまでは、設定値は有効となりません。

シャドウ RAM 制御レジスタ 2

SDWCR2 (0x00F7D)	7	6	5	4	3	2	1	0
Bit Symbol	SDWCMD							
Read/Write	Write only							
リセット後	0	0	0	0	0	0	0	0

SDWCMD	SDWCR1<FLSOFF, SDWDIS>の設定有効化	0x3B : その他:	SDWCR1<FLSOFF, SDWDIS>の設定を有効にする Reserved
--------	------------------------------	----------------	---

- 注 1) SDWCR2 は、読み出すと 0x00 が読み出されます。
- 注 2) SDWCR1<FLSOFF>の設定は、以下の領域で SDWCR2 = 0x3B の命令を実行した場合のみ有効になります。それ以外の領域で SDWCR2 = 0x3B の命令を実行しても SDWCR1<FLSOFF>の設定は有効とならず、SDWCR1<FLSOFF>は現在の有効値に書き替えられます。
- ・BOOTROM
 - ・RAREA = "1"での RAM 領域(0x00040 ~ 0x00C3F)
 - ・シャドウ RAM 領域
- 注 3) SDWCR1<SDWDIS>の設定は、以下の領域で SDWCR2 = 0x3B の命令を実行した場合のみ有効になります。それ以外の領域で SDWCR2 = 0x3B の命令を実行しても SDWCR1<SDWDIS>の設定は有効とならず、SDWCR1 <SDWDIS>は現在の有効値に書き替えられます。
- ・BOOTROM
 - ・RAREA = "1"での RAM 領域(0x00040 ~ 0x00C3F)
 - ・フラッシュメモリ領域

25.3 メモリマップ

SDWCR1<SDWDIS, DADIS, EXPRAM>の設定によって 3072 バイトの RAM を以下のように割り当てることが可能です。





図 25-2 メモリマップ

25.4 機能

25.4.1 フラッシュメモリのコピー

リセット時、フラッシュメモリのデータ領域 0x0FC00 ~ 0x0FFFF (1024 バイト)、コード領域 0x1F800 ~ 0x1FFFF (2048 バイト) の内容は自動的にシャドウ RAM にコピーされます(図 25-3)。

リセット解除後、シャドウ RAM 領域にあるフラッシュメモリを書き替えた場合や、シャドウ RAM のデータをリフレッシュしたい場合は、SDWCR1<SDWCPY>を"1"に設定すると、フラッシュメモリの内容をシャドウ RAM にコピーし、シャドウ RAM の内容を更新することができます。

フラッシュメモリの内容のコピー中に割り込みが発生した場合、表 25-1 のような動作となります。

表 25-1 コピー中の割り込み動作

割り込み要因	コピー中に割り込みが発生した場合の動作
ソフトウェア割り込み(INTSWI) 未定義命令割り込み (INTUNDEF)	コピー中も割り込みを受け付けます。ただしコピー中は、シャドウ RAM 中のベクタ領域を読み出すことができませんので、SYSCR3<RVCTR>によってあらかじめベクタ領域を RAM に割り付けておく必要があります。
ウォッチドッグタイマ割り込み(INTWDT)	割り込みは無視されます。割り込み要求は割り込みラッチに保持されませんので、コピー完了直後も INTWDT 割り込みは発生しません。ウォッチドッグタイマのアップカウンタはオーバフロー後、"0"に初期化されカウントを継続します。 (ウォッチドッグタイマの検出時間は、コピー時間に対し非常に長いため、コピー開始直前にウォッチドッグタイマのカウンタをクリアしておけば、通常コピー中に INTWDT 割り込みは発生しません)
その他マスカブル割り込み	IMF(割り込みマスク許可フラグ)が"1"であっても割り込みは受け付けられません。ただし割り込み要求は、割り込みラッチに保持されますので、IMFが"1"の場合はコピーが完了直後に割り込み処理が実行されます。

- 注 1) フラッシュメモリの内容のコピー中(SDWCR1<SDWBSY> = "1")は、フラッシュメモリ、シャドウ RAM へのアクセスはできなくなりますので、BOOTROM API のサブルーチンを使用するか、RAM 領域(0x00040 ~ 0x00C3F)にプログラムを置き、そこで待機するようにしてください。
- 注 2) フラッシュメモリの内容のコピー中(SDWCR1<SDWCPY> = "1")は、フラッシュメモリ、シャドウ RAM 領域をリードまたはフェッチすると、0xFF が読み出されます。
- 注 3) フラッシュメモリの内容のコピー中(SDWCR1<SDWCPY> = "1")は、IDLE1/2, SLEEP1 モードを起動しないでください。コピー中は、全てのマスカブル割り込みが受け付けられませんので、同モードを起動した場合、NORMAL, SLOW モードへ復帰することができなくなります。
- 注 4) フラッシュメモリの内容をコピーする場合は、かならずフラッシュメモリの電源が接続された状態(SDWCR1<FLSOFF>="0"かつ SDWCR1<FLSWUE>="1"の時)で行ってください。ウォーミングアップ中にコピーを開始したり、コピー開始後にフラッシュメモリの電源を遮断すると正しくコピーが行われません。




図 25-3 リセット時のコピー動作タイミング図

シャドウRAMへのコピー時間は次の式で現されます。

$$\text{tcopy} = 3072 / (\text{fcgck} \times 4) [\text{s}]$$

SDWCR1<SDWCPY>を"1"に設定した後は SDWCR1<SDWB SY>をモニタする事でコピーが完了したことを確認できます。

(プログラム例) 内蔵 RAM (0x00200～)にシャドウ RAM のコピープログラムを転送し、シャドウ RAM を更新する。シャドウ RAM の更新中にノンマスカブル割り込み(INTSWI, INTUNDEF)が発生した場合は、エラー処理プログラムを実行し、システムクロックリセットを発生させる。

```

cRAMStartAdd equ 0x0200 ; RAM のスタートアドレス

ShRam section code abs = 0x1F000
; ##### ノンマスカブル割り込みベクタを RAM 領域内に設定 #####
LD      HL,0x01FC ; INTUNDEF, INTSWI 割り込みベクタの設定
LDW    (HL),sINTSWI - sRAMprogStart + cRAMStartAdd

; ##### RAM にプログラムを転送する処理 #####
LD      HL,cRAMStartAdd
LD      IX,sRAMprogStart
sRAMLOOP: LD      A,(IX) ; sRAMprogStart から sRAMprogEnd までのプログラムを
          LD      (HL),A ; cRAMStartAdd に転送する
          INC     HL
          INC     IX
          CMP     IX,sRAMprogEnd
          J      NZ,code_addr(sRAMLOOP)

; ##### RAM をコード領域に割り当てる。ベクタ領域を RAM に切り替え #####
LD      (SYSCR3),0x06 ; RAREA = "1" , RVCTR = "1" を設定
LD      (SYSCR4),0xD4 ; Enable Code

; ##### シャドウ RAM を更新する #####
CALL   cRAMStartAdd ; RAM 上のプログラムを CALL する
; ##### 次のメインプログラム処理 #####
:      : ; メインプログラム処理
J      code_addr(XXXXXX)

RamExe section code abs = 0x2000
; ##### RAM で実行するプログラム #####
sRAMprogStart:
;割り込みサービスルーチン
sINTSWI:


エラー処理プログラムを実行


sCPLOOP1: TEST   (SDWCR1).1 ; フラッシュメモリをシャドウ RAM にコピー開始
          J      F, sCPLOOP1 ; コピー終了待ち
          RET
;割り込みサービスルーチン
sINTSWI:


エラー処理プログラムを実行


sCPLOOP2: TEST   (SDWCR1).1 ; コピー終了待ち
          J      F, sCPLOOP2 ;
          LD      (SYSCR2),0x10 ; システムクロックリセットを発生
          RETN
sRAMprogEnd: NOP

```

25.4.2 フラッシュメモリの電源遮断(SDWCR1<FLSOFF>)

SDWCR1<FLSOFF>を"1"に設定し、SDWCR2に0x3Bを書き込むと、フラッシュメモリの電源を遮断することができます。SDWCR1<FLSOFF>を"0"に設定し、SDWCR2に0x3Bを書き込むと、フラッシュメモリの電源を接続することができます。

フラッシュメモリの電源を接続するときには、フラッシュメモリのウォーミングアップ時間を持つ必要があります。ウォーミングアップが完了したか判定するには、SDWCR1<FLSWUE>をモニタする必要があります。ウォーミングアップ時間は、動作周波数に関係なく2~4msです。

- 注1) CPUがBOOTROM、RAM(0x00040~0x00C3F)、シャドウRAM領域のいずれかでプログラムを実行しているときのみ、フラッシュメモリの電源遮断を行えます。それ以外の領域でフラッシュメモリの電源遮断設定を行っても無視されます。
SDWCR2への書き込み命令から領域の判定を行い、その領域判定の結果が上記領域外であった場合は、SDWCR1<FLSOFF>は"0"にクリアされます。
- 注2) フラッシュメモリの電源を遮断した後、フラッシュメモリの配置されている領域をリードすると0xFFが読み出されます。同領域をフェッチした場合、ソフトウェア割り込みがかかります。

(プログラム例) シャドウRAM上でフラッシュメモリの電源を遮断し、NORMAL2→SLOW1モードに遷移する。その後、P70ポートがHレベルになったことを検出したらフラッシュメモリの電源を接続し、SLOW1→NORMAL2モードに遷移しメインルーチンに復帰する。

```

ShRam section code abs = 0x1F800
slow_task:    LD      (SDWCR1), 0x80          ; フラッシュメモリ電源遮断
               LD      (SDWCR2), 0x3B
               SET     (SYSCR1).4           ; SYSCR2<SYSCK>←1 (SLOW2モードに切り替え)
                                         ; (システムクロックを低周波の基準クロックに切り替え)
               NOP
                                         ; 2マシンサイクルのウェイト
               NOP
               CLR     (SYSCR2).6           ; SYSCR2<XEN>←0 (SLOW1モードに切り替え)

sLOOP1:
    任意のプログラムを実行
    TEST   (P7PRD).0          ; P70ポートの立ち上がりをポーリング
    J      T, code_addr(sLOOP1)
    LD      (SDWCR1), 0x00          ; フラッシュメモリ電源投入
    LD      (SDWCR2), 0x3B
sLOOP2:    TEST   (SDWCR1).6          ; フラッシュメモリのウォーミングアップ待ち
    J      T, code_addr(sLOOP2)
    LD      (WUCDR), 0x09
    LD      (WUCDR), 0x9D          ; ウォーミングアップ時間を設定
    SET     (SYSCR2).6           ; SYSCR2<XEN>←1 (SLOW2モードに切り替え)
sLOOP3:    TEST   (ILL).4           ; 高周波クロックのウォーミングアップ待ち
    J      T, code_addr(sLOOP3)
    LD      (ILL), 0xEF          ; IL4をクリア
    CLR     (SYSCR1).4           ; SYSCR2<SYSCK>←0 (NORMAL2モードに切り替え)
    RET

```

25.4.3 データ領域のシャドウ RAM マッピング制御 (SDWCR1<DADIS>)

SDWCR1<SDWDIS> = "0" のとき、SDWCR1<DADIS>を"1"に設定すると、データ領域の 0x0FC00 ~ 0x0FFFF はシャドウ RAM のマッピングが解除され、同領域はフラッシュメモリがマッピングされます。SDWCR1<DADIS>を"0"に設定すると、フラッシュメモリのマッピングが解除され、同領域はシャドウ RAM がマッピングされます。

フラッシュメモリの消去、書き込みを実行する場合 (BOOTROM の API 動作を含む)、SDWCR1<DADIS>を"0"のままでは 0x0FC00~0x0FFFF の領域に対してコマンドシーケンスを実行したりベリファイ動作を行うことができません。従ってフラッシュメモリの消去、書き込みを実行する場合は、SDWCR1<DADIS>を"1"に設定しデータ領域のシャドウ RAM のマッピングを解除してください。

25.4.4 シャドウ RAM のマッピング制御 (SDWCR1<SDWDIS>)

SDWCR1<SDWDIS>を"1"に設定し、SDWCR2 に 0x3B を書き込むと、シャドウ RAM (データ領域の 0x0FC00 ~ 0x0FFFF、コード領域の 0x1F800 ~ 0x1FFFF) のマッピングが解除され、同領域はフラッシュメモリがマッピングされます。SDWCR1<SDWDIS>を"0"に設定し、SDWCR2 に 0x3B を書き込むと、フラッシュメモリのマッピングが解除され、同領域はシャドウ RAM がマッピングされます。

25.4.5 データ領域のシャドウ RAM 書き込み制御 (SDWCR1<DAWREN>)

SDWCR1<SDWDIS> = "0"、SDWCR1<DADIS> = "0" のとき、SDWCR1<DAWREN>を"1"に設定すると、データ領域に配置されたシャドウ RAM への CPU からの書き込みが可能になります。SDWCR1<DAWREN>を"0"に設定するとデータ領域に配置されたシャドウ RAM は書き込み禁止になります。

なお、SDWCR1<DAWREN>を"0"に設定しても、シャドウ RAM のデータは自動的にはフラッシュメモリのデータに置き換わりません。シャドウ RAM の書き替えを行った場合、同領域のフラッシュメモリのデータと一致しなくなりますので一致させる必要がある場合、明示的にフラッシュメモリのコピー (25.4.1 フラッシュメモリのコピー) 参照)を行ってください。

25.4.6 データ RAM のマッピング制御 (SDWCR1<EXPRAM>)

シャドウ RAM のマッピングを解除した後、SDWCR1<EXPRAM>を"1"に設定するとデータ領域 0x01000 ~ 0x01BFF の 3072 バイトはフラッシュメモリのマッピングが解除され、内蔵 RAM (0x00040 ~ 0x00C3F の 3072 バイト) とは別に、通常のデータ用 RAM がマッピングされます。

データ用 RAM として使用する場合、SYSCR3<RAREA>の影響は受けません(コード領域にマッピングすることはできません)。また、同データ領域のフラッシュメモリにはアクセスできなくなります。

第 26 章 シリアル PROM モード

26.1 概要

TMP89FW24A はフラッシュメモリへのプログラミング用に 4K バイトの BOOTROM(MASK ROM)を内蔵しています。BOOTROM は、シリアル PROM モードで有効になります。シリアル PROM モードは、RXD0 / S10 端子, TXD0 / SO0 端子, MODE 端子、RESET 端子で制御され、UART または SIO を通して通信します。

表 26-1 シリアル PROM モード動作範囲

項目	Min	Max	単位
電源電圧	2.7	5.5	V
高周波周波数	1	16	MHz

注 1) 上記は外部高周波クロック(発振子)で動作させた場合の周波数となります。

注 2) 本製品は RESET 解除後、内部高周波クロックで動作するため、外部に発振子を接続しなくてもシリアル PROM モードを動作させることができます。後述のクロック変更コマンドを使用すると、システムクロックを外部高周波クロックに切り替えることができます。

26.2 セキュリティについて

シリアル PROM モードでは、第三者の不正なメモリアクセスを禁止するために、「パスワード」、「Security Program」の 2 つのセキュリティ機能を利用することができます。セキュリティの詳細については「26.12 セキュリティ」を参照してください。

26.3 シリアルPROMモード設定

26.3.1 シリアルPROMモード制御端子

オンボードプログラミングを実行する場合、シリアルPROMモードを起動します。シリアルPROMモードを起動するための端子設定を表26-2に示します。

表26-2 シリアルPROMモード設定

端子	設定
RXD0 / SI0 / P21 端子	H レベル
TXD0 / SO0 / P20 端子	H レベル
MODE, $\overline{\text{RESET}}$ 端子	

注) シリアルPROMモードが起動するまでの期間、RXD0/SI0/P21端子、TXD0/SO0/P20端子はプルアップ抵抗でHレベルに固定してください。

表26-3 シリアルPROMモードの端子機能

端子名 (シリアルPROMモード時)	入出力	機能	端子名(MCUモード時)
TXD0 / SO0	出力	シリアルPROMモード制御/シリアルデータ出力	TXD0 / SO0 / P20 / SEG37
RXD0 / SI0	入力	シリアルPROMモード制御/シリアルデータ入力	RXD0 / SI0 / P21 / SEG36
$\overline{\text{RESET}}$	入力	シリアルPROMモード制御	$\overline{\text{RESET}}$
MODE	入力	シリアルPROMモード制御	MODE
SCLK0	入力	シリアルクロック入力(SIO使用時) シリアルPROMモード中はハイインピーダンスになります。UARTを使用する場合、ポート入力は貫通電流を防止するためにハード的に入力レベルが固定されます。ポート入力を有効にするには、RAMローダの制御プログラムによって SPCR<PIN1>を"1"に設定する必要があります。	(注1) SCLK0
VDD	電源	2.7 V ~ 5.5 V	
AVDD	電源	VDDに接続してください。	
VSS	電源	0 V	
AVSS	電源	VSSに接続してください。	
VAREF	電源	開放またはリファレンス電圧を印加してください。	
RXD0, TXD0, SCLK0以外の入出力ポート	入出力	シリアルPROMモード中はハイインピーダンスになります。ポート入力は貫通電流を防止するためハード的に入力レベルが固定されます(ポート入力は無効となります)。ポート入力を有効にするには、RAMローダの制御プログラムによって SPCR<PIN0>を"1"に設定する必要があります。	
COM0 ~ COM3	出力	シリアルPROMモード中はLレベル出力となります。	
VLC	電源	VDDまたはLCD駆動電圧を印加してください。	
XIN	入力	発振子を取り付け自己発振させてください。	
XOUT	出力		

注1) オンボードプログラミング時、ほかの部品が実装されている場合は、これらの通信端子に影響を与えないようにしてください。




図 26-1 シリアル PROM モード端子設定

注 1) UART を使用してアクセスする場合、SCLK0 端子の制御は不要です。

注 2) その他の端子処理については、「表 26-3 シリアル PROM モードの端子機能」を参照してください。

26.4 オンボード書き込み接続例

図26-2にオンボード書き込みを行う場合の接続例を示します。





図26-2 オンボード書き込み接続例

- 注1) ターゲットボード上の他の部品が、シリアルPROMモードのUART通信に影響を与える場合、これらの端子はジャンパー やスイッチなどで切り離してください。
- 注2) ターゲットボード上のリセット制御回路が、シリアルPROMモードの起動に影響を与える場合、ジャンパー等で切り離してください。
- 注3) その他の端子処理については、「表26-3 シリアルPROMモードの端子機能」を参照してください。

26.5 シリアル PROM モードの起動

シリアル PROM モードを起動するには以下の手順で行います。詳細なタイミングについては、「26.14.1 リセットタイミング」を参照してください。

1. VDD 端子に電源を供給します。
2. $\overline{\text{RESET}}$ 端子、MODE 端子を L レベルに設定します。
3. RXD0/SI0/P21 端子、TXD0/SO0/P20 端子を H レベルに設定します。
4. 電源およびクロック発振が十分安定するまで待ちます。
5. $\overline{\text{RESET}}$ 端子、MODE 端子を L→H レベルに設定します。
6. セットアップ期間が経過した後、RXD0/SI0/P21 端子にマッチングデータ 0x86 または 0x30 を入力します。

26.6 インタフェース仕様

シリアルPROMモードはUARTとSIOの2種類の通信方法をサポートしています。通信方法は、リセット後最初に受信したシリアルデータの値によって選択されます。

オンボードプログラミングを実行するためには、外部コントローラ(パソコンやマイコンなど)の通信フォーマットを以下の仕様に合わせて設定する必要があります。

26.6.1 SIOによる通信

- 転送速度: 250kbps(Max)
- データ長: 8ビット
- スレーブ(外部クロック)
- ハードウェアフロー制御(SO0端子)

リセット後、TMP89FW24Aはシリアルデータとして0x30を受信すると、以降SIOによる通信を行います。

SIOによる通信を行うとき、TMP89FW24Aはスレーブデバイスとして動作しますので、外部コントローラはTMP89FW24Aに同期用のシリアルクロック(SCLK0端子)を供給する必要があります。

TMP89FW24Aはシリアルデータを出力していないとき、SO0端子を利用してハードウェアフロー制御を行います。通信処理に対して内部の処理が完了していないとき、SO0端子はLレベルを出力します。通信処理に対して内部の処理が十分なとき、または処理が完了したとき、SO0端子はHレベルを出力します。よって外部コントローラはシリアルクロックを供給する前にSO0端子の状態を確認する必要があります。

26.6.2 UARTによる通信

- ボーレート: 9600 ~ 115200bps(自動検出)
- データ長: 8ビット(LSB First)
- パリティビット: なし
- STOPビット: 1ビット

リセット後、TMP89FW24Aはシリアルデータとして0x86を受信すると、以降UARTによる通信を行います。同時に、受信したデータ(0x86)のパルス幅を測定し、自動的に基準ボーレートを設定します。その後の通信は全てその基準ボーレートが使用されます。各動作コマンドの通信タイミングについては、「26.14 AC特性(UART)」を参照してください。

なお、利用可能なボーレートは動作周波数によって変わります。表26-4に利用可能なボーレートの目安を示します。ただし表26-4で利用可能の条件であっても、外部コントローラ(パソコン等)や発振子の周波数誤差、通信端子の負荷容量などの要因により、通信が正しく動作しない場合があります。

表 26-4 利用可能なボーレートの目安

	9600bps	19200bps	38400bps	57600bps	115200bps
16MHz	○	○	○	○	○
10MHz	○	○	○	○	○
8MHz	○	○	○	○	○
7.3728MHz	○	○	○	○	○
6.144MHz	○	○	○	-	-
6MHz	○	○	○	○	○
5MHz	○	○	○	-	-
4.9152MHz	○	○	○	○	-
4.19MHz	○	○	○	-	-
4MHz	○	○	○	○	○
2MHz	○	○	○	○	-
1MHz	○	○	-	-	-

注 1) ○ : 利用可能、- : 利用不可

注 2) 上記は外部高周波クロック(発振子)で動作させた場合の対応表となります。内部高周波クロックで動作させる場合、ボーレートは 76800bps 以下で使用してください。

26.7 メモリマッピング

図26-3にシリアルPROMモードとMCUモードのメモリマップを示します。

シリアルPROMモードではデータ領域の0x1000~0x17FF、コード領域の0x1000~0x1FFFにBOOTROM(マスクROM)がマッピングされます。

RAMローダコマンド(以下0x60コマンド)を使用して独自のプログラムでフラッシュメモリに書き込みや消去を行うときは、フラッシュメモリ制御レジスタ(FLSCR1, FLSCR2)によって領域を切り替えながら実行する必要があります。アドレスの指定については「フラッシュメモリ」の章を参照してください。

フラッシュメモリ書き込みコマンド(以下0x30コマンド)やフラッシュメモリ消去コマンド(以下0xF0コマンド)を実行するときは、BOOTROMが自動的にアドレス変換を行いますので、フラッシュメモリのアドレスはMCUモード(FLSCR1<BAR>="0"時)と同様に0x01000~0x1FFFFを指定してください。




図26-3 メモリマッピング

26.8 動作コマンド

シリアル PROM モードでは、表 26-5 に示すコマンドを使用します。リセット解除後、TMP89FW24A はマッチングデータ 1 (0x86 or 0x30) 待ちの状態となります。

表 26-5 シリアル PROM モード動作コマンド

コマンドデータ	動作コマンド	備考
0x86 or 0x30	セットアップ (マッチングデータ 1, 2)	リセット解除後は、常にこのコマンドからスタートします。 通信フォーマットは、マッチングデータ 1 が 0x86 の場合 UART、0x30 の場合 SIO で動作します。
0xF0	フラッシュメモリ消去	フラッシュメモリ領域(アドレス 0x01000 ~ 0x1FFFF)の消去が可能です。
0x30	フラッシュメモリ書き込み	フラッシュメモリ領域 (アドレス 0x01000 ~ 0x1FFFF) への書き込みが可能です。
0x40	フラッシュメモリ読み出し	フラッシュメモリ領域 (アドレス 0x01000 ~ 0x1FFFF) の読み出しが可能です。
0x60	RAM ローダ	特定の RAM 領域 (アドレス 0x0060 ~ 0x0C3F)への書き込みが可能です。
0x90	フラッシュメモリ SUM 出力	フラッシュメモリの全領域 (アドレス 0x01000 ~ 0x1FFFF) の 0xFF チェックデータ、チェックサム(2 バイト)を上位、下位の順に出力します。
0xC0	製品識別コード出力	製品を識別するためのコードを出力します。
0xC3	フラッシュメモリステータス出力	Security Program の状態等のステータスコードを出力します。
0xFA	フラッシュメモリセキュリティ設定	Security Program の設定が可能です。
0xA0	クロック変更	システムクロックの変更およびボーレートクロックを変更します。

各コマンドの概要を以下に示します。詳細な動作については、26.8.1 以降を参照してください。

1. フラッシュメモリ消去コマンド

Chip Erase (フラッシュメモリの全面消去) または Sector Erase (フラッシュメモリの 32K (28K) バイト単位の消去) のいずれかの方法でフラッシュメモリを消去することができます。消去されたエリアのデータは 0xFF となります。Security Program が設定されているとき、またはオプションコード EPFC_OP が 0xFF のとき、フラッシュ消去コマンドの Sector Erase は実行できません。Security Program 設定を解除するには、フラッシュ消去コマンドの Chip Erase を実行してください。なお、TMP89FW24A はブランク品または EPFC_OP が 0xFF の場合を除き、フラッシュメモリの消去を行う前にパスワード照合を行います。パスワードが一致しない限り、フラッシュメモリ消去コマンドは実行されません。

注) シリアル PROM モードでフラッシュメモリの書き込み、または消去を行いチェックサムエラーが起こった場合、フラッシュメモリ SUM 出力コマンドにより再度チェックサムの確認を行ってください。

2. フラッシュメモリ 書き込みコマンド

指定したフラッシュメモリのアドレスに、128 バイト単位で任意のデータを書き込むことができます。外部コントローラは、書き込みデータをインテル Hex フォーマットのバイナリデータとして送信してください。エンドレコードまでエラーがなければ、TMP89FW24A はフラッシュメモリ全領域(0x01000 ~ 0x1FFFF) のチェックサムを計算し、その結果を返します。なお、フラッシュメモリ書き込みコマンドは、Security Program が設定されている場合、実行できません。この場合事前にフラッシュメモリ消去コマンドによって Chip Erase を実行してください。また、TMP89FW24A はブランク品の場合を除き、フラッシュメモリ書き込みコマンドを実行する前にパスワード照合を行います。パスワードが一致しない場合、フラッシュメモリ書き込みコマンドは実行されません。

注) シリアル PROM モードでフラッシュメモリの書き込み、または消去を行いチェックサムエラーが起こった場合、フラッシュメモリ SUM 出力コマンドにより再度チェックサムの確認を行ってください。

3. フラッシュメモリ読み出しコマンド

指定したフラッシュメモリのアドレスから 1 バイト単位でデータを読み出すことができます。外部コントローラは、読み出すメモリの開始アドレスとバイト数を送信してください。

TMP89FW24A は指定したバイト数分のデータを出力した後、出力したデータのチェックサムを計算し、その結果を返します。なお、フラッシュメモリ読み出しコマンドは、Security Program が設定されている場合、実行できません。この場合事前にフラッシュメモリ消去コマンドによって Chip Erase を実行してください。また、TMP89FW24A はブランク品の場合を除き、フラッシュメモリ読み出しコマンドを実行する前にパスワード照合を行います。パスワードが一致しない場合、フラッシュメモリ読み出しコマンドは実行されません。

4. RAM ローダコマンド

RAM ローダは、外部コントローラからインテル Hex フォーマットで送られてきたデータを内蔵 RAM へ転送します。転送が正常に終了するとチェックサムを計算し、その結果を送信後、最初のデータレコードで指定された RAM のアドレスにジャンプし、ユーザープログラムの実行を開始します。なお、RAM ローダコマンドは、Security Program が設定されている場合、実行できません。この場合事前にフラッシュメモリ消去コマンドによって Chip Erase を実行してください。また、TMP89FW24A はブランク品の場合を除き、RAM ローダコマンドを実行する前にパスワード照合を行います。パスワードが一致しない場合、RAM ローダコマンドは実行されません。

5. フラッシュメモリ SUM 出力コマンド

フラッシュメモリ全領域(0x01000～0x1FFF)のチェックサムを計算し、その結果を返します。

6. 製品識別コード出力コマンド

製品を識別するためのコードが出力されます。出力されるコードは製品が内蔵している ROM、RAM の領域を示す情報を含んだデータで構成されます。外部コントローラはこのコードを読み取ることにより、書き込みを行う製品の識別をすることができます。

7. フラッシュメモリステータス出力コマンド

0x1FFE0～0x1FFF の状態と Security Program の状態が出力されます。外部コントローラはこのコードを読み取ることにより、フラッシュメモリの状態を識別することができます。

8. フラッシュメモリセキュリティ設定コマンド

パラレルモードでのフラッシュメモリデータの読み出しおよび書き込み、MCU モードでのフラッシュメモリの書き込みを禁止します。シリアル PROM モードでは、フラッシュメモリ書き込みコマンド、RAM ローダコマンド、フラッシュメモリ読み出しコマンドが禁止されます。フラッシュメモリ Security Program 設定を解除するにはフラッシュメモリ消去コマンドで、Chip Erase を実行してください。

9. クロック変更コマンド

システムクロックおよびボーレートクロックを変更します。システムクロックは内部高周波クロックまたは外部高周波クロックの選択が可能です。システムクロックの変更後、外部から基準クロックを入力することよりボーレートを自動的に設定することができます。

26.8.1 フラッシュメモリ消去コマンド (0xF0)

表 26-6 にフラッシュメモリ消去コマンドを示します。

表 26-6 フラッシュメモリ消去コマンド

	転送バイト数	外部コントローラから TMP89FW24A への転送データ	ポーレート	TMP89FW24A から 外部コントローラへの転送データ
BOOT ROM	1 バイト目 2 バイト目	マッチングデータ 1 (0x86 or 0x30) -	自動調整 調整後のポーレート	- (ポーレート自動判定) OK: エコーバックデータ (0x86 or 0x30) Error: 何も送信しません
	3 バイト目 4 バイト目	マッチングデータ 2 (0x79 or 0xCF) -	調整後のポーレート 調整後のポーレート	- OK: エコーバックデータ (0x79 or 0xCF) Error: 何も送信しません
	5 バイト目 6 バイト目	動作コマンドデータ (0xF0) -	調整後のポーレート 調整後のポーレート	- OK: エコーバックデータ (0xF0) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3 (注 1)
	7 バイト目 8 バイト目	パスワード数格納先アドレス 23-16	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	9 バイト目 10 バイト目	パスワード数格納先アドレス 15-08	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	11 バイト目 12 バイト目	パスワード数格納先アドレス 07-00	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	13 バイト目 14 バイト目	パスワード比較開始アドレス 23-16	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	15 バイト目 16 バイト目	パスワード比較開始アドレス 15-08	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	17 バイト目 18 バイト目	パスワード比較開始アドレス 07-00	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	19 バイト目 : m バイト目	パスワード列 -	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	n-2 バイト目	消去範囲指定	調整後のポーレート	-
	n-1 バイト目	-	調整後のポーレート	OK: チェックサム(上位) (注 3) Error: 何も送信しません
	n バイト目	-	調整後のポーレート	OK: チェックサム(下位) (注 3) Error: 何も送信しません
	n+1 バイト目	(次の動作コマンドデータ待ち)	調整後のポーレート	-

注 1) "0xyy × 3" の意味は、0xyy を 3 バイト送信後、動作停止状態になることを示します。

注 2) 消去範囲指定については「26.8.1.1 消去範囲指定」、チェックサムについては、「26.10 チェックサム(SUM)」、パスワードについては、「26.12.1 パスワード」を参照してください。

注 3) ブランク品またはフラッシュメモリの 0x1FFFA が"0xFF"のときは、パスワード列を送信しないでください(パスワード数格納アドレス、パスワード比較開始アドレスは送信してください)。

注 4) フラッシュメモリの 0x1FFFA が"0xFF"の場合、n-2 バイト目で 0x80 未満の値を送信(Sector Erase を実行)すると TMP89FW24A は動作停止状態となります。

注 5) パスワードエラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。

注 6) パスワードアドレス、パスワード列データ受信中に通信エラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。

26.8.1.1 消去範囲指定

フラッシュメモリ消去コマンドで、n-2 バイト目はフラッシュ領域の消去範囲を指定します。

ERASEC で消去する領域のアドレスを指定します。

0x80 未満のデータを指定すると、Sector Erase（フラッシュメモリの 32K(28K)バイト単位の消去）が実行されます。ただし 0x1FFFA のメモリ内容が"0xFF"に設定された状態、または Security Program が設定された状態で Sector Erase を実行すると無限ループ状態となります。

0x80 以上のデータを指定すると、Chip Erase（フラッシュメモリの全面消去）に続き、Security Erase（セキュリティの解除）が実行され、フラッシュメモリの Security Program が解除されます。よってフラッシュメモリの Security Program を解除するためには、Sector Erase ではなく Chip Erase を実行してください。

消去範囲指定データ (n-2 バイト目のデータ)



ERASEC	消去領域		TMP89FW24A 消去領域	実アドレス	命令による指定	
					FLSCR1 <FAREA>	6th アドレス
0x00	Reserved					
0x01	Reserved					
0x02	Reserved					
0x03	Reserved					
0x04	Sector Erase (部分消去) 0x01000 ~ 0x07FFF (AREA D0)	0x01000	01		0x9000	
~		~			~	
0x1F		0x07C00			0xFC00	
0x20	Sector Erase (部分消去) 0x08000 ~ 0x0FFFF (AREA D1)	0x08000	00		0x8000	
~		~			~	
0x3F		0x0FC00			0xFC00	
0x40	Sector Erase (部分消去) 0x10000 ~ 0x17FFF (AREA C0)	0x10000	11		0x8000	
~		~			~	
0x5F		0x17C00			0xFC00	
0x60	Sector Erase (部分消去) 0x18000 ~ 0x1FFFF (AREA C1)	0x18000	10		0x8000	
~		~			~	
0x7F		0x1FC00			0xFC00	
0x80 以上	Chip Erase (全面消去) (全面消去の後、Security Erase (セキュリティの解除)が実行されます)					

注 1) フラッシュメモリの存在しない領域に対して Sector Erase を実行すると TMP89FW24A は通信を終了し動作停止状態となります。

注 2) Reserved 設定のデータを送信すると、TMP89FW24A は通信を終了し動作停止状態となります。

26.8.2 フラッシュメモリ書き込みコマンド(動作コマンド: 0x30)

表26-7にフラッシュメモリ書き込みコマンドの転送フォーマットを示します。

表26-7 フラッシュメモリ書き込みコマンド転送フォーマット

	転送バイト数	外部コントローラから TMP89FW24Aへの転送データ	ボーレート	TMP89FW24Aから 外部コントローラへの転送データ
BOOT ROM	1バイト目	マッチングデータ1 (0x86 or 0x30)	自動調整	- (ボーレート自動判定)
	2バイト目	-	調整後のボーレート	OK: エコーバックデータ (0x86 or 0x30) Error: 何も送信しません
	3バイト目	マッチングデータ2 (0x79 or 0xCF)	調整後のボーレート	-
	4バイト目	-	調整後のボーレート	OK: エコーバックデータ (0x79 or 0xCF) Error: 何も送信しません
	5バイト目	動作コマンドデータ (0x30)	調整後のボーレート	-
	6バイト目	-	調整後のボーレート	OK: エコーバックデータ (0x30) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3 (注1)
	7バイト目	パスワード数格納先アドレス 23-16	調整後のボーレート	-
	8バイト目	-	調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	9バイト目	パスワード数格納先アドレス 15-08	調整後のボーレート	-
	10バイト目	-	調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	11バイト目	パスワード数格納先アドレス 07-00	調整後のボーレート	-
	12バイト目	-	調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	13バイト目	パスワード比較開始アドレス 23-16	調整後のボーレート	-
	14バイト目	-	調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	15バイト目	パスワード比較開始アドレス 15-08	調整後のボーレート	-
	16バイト目	-	調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	17バイト目	パスワード比較開始アドレス 07-00	調整後のボーレート	-
	18バイト目	-	調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	19バイト目	パスワード列 注	調整後のボーレート	-
	mバイト目	-	調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	m + 1 byte	インテル Hex フォーマット (Binary)	調整後のボーレート	-
	n - 3 バイト目	-	調整後のボーレート	-
	n - 2 バイト目	-	調整後のボーレート	OK: 0x55 オーバライト検出: 0xAA
	n - 1 バイト目	-	調整後のボーレート	OK: チェックサム (High) (注3) Error: 何も送信しません
	n バイト目	-	調整後のボーレート	OK: チェックサム (Low) (注3) Error: 何も送信しません
	n + 1 バイト目	(次の動作コマンドデータ待ち)	調整後のボーレート	-

注1) “0xyy × 3”は0xyyを3バイト送信した後、動作停止状態となることを意味します。詳細は表26-18を参照してください。

注2) インテル Hex フォーマットについては、「26.11 インテル Hex フォーマット(Binary)」、チェックサムについては、「26.10 チェックサム(SUM)」、パスワードについては、「26.12.1 パスワード」を参照してください。

注3) 0x1FFE0 ~ 0xFFFF の領域がすべて“0xFF”的場合、パスワード判定は行われませんのでパスワード列の送信は不要です。ただし、ブランク品の場合でもパスワード数格納アドレス、パスワード比較開始アドレスの指定は必要です。なお、パスワード数格納アドレス、パスワード比較開始アドレスが正しくない場合パスワードエラーとなり、

TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。

- 注 4) フラッシュメモリ Security Program が設定されている場合、またはパスワードエラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。
- 注 5) パスワードアドレス、パスワード列データ受信中に通信エラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は、RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。
- 注 6) フラッシュメモリのすべてのデータが同一データの場合、アドレス 0x1FFE0 ~ 0x1FFF の領域にのみ書き込みを行わないでください。もし、この領域にのみ書き込みが行われるとパスワードエラーとなるため、以降の処理が実行できなくなります。
- 注 7) n-2 バイト目はオーバライトの検出フラグです。書き込み対象アドレスのメモリ内容がすでに 0xFF 以外だった場合、n-2 バイト目は 0xAA となります(そのアドレスに対して書き込みは行われず処理はスキップされます)。n-1、n バイト目のチェックサムは、書き込みを行わなかったメモリも含めて計算しますので、オーバライトを検出した場合、送信したデータのチェックサムと n-1、n バイト目のチェックサムは一致しません。

26.8.3 フラッシュメモリ読み出しコマンド(動作コマンド: 0x40)

表26-10にフラッシュメモリ読み出しコマンドの転送フォーマットを示します。

表26-8 フラッシュメモリ読み出しコマンド転送フォーマット

	転送バイト数	外部コントローラから TMP89FW24Aへの転送データ	ボーレート	TMP89FW24Aから 外部コントローラへの転送データ
BOOT ROM	1バイト目 2バイト目	マッチングデータ1 (0x86 or 0x30) -	自動調整 調整後のボーレート	- (ボーレート自動判定) OK:エコーバックデータ (0x86 or 0x30) Error:何も送信しません
	3バイト目 4バイト目	マッチングデータ2 (0x79 or 0xCF) -	調整後のボーレート 調整後のボーレート	- OK:エコーバックデータ (0x79 or 0xCF) Error:何も送信しません
	5バイト目 6バイト目	動作コマンドデータ (0x40) -	調整後のボーレート 調整後のボーレート	- OK:エコーバックデータ (0x40) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3 (注1)
	7バイト目 8バイト目	パスワード数格納先アドレス 23-16	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	9バイト目 10バイト目	パスワード数格納先アドレス 15-08	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	11バイト目 12バイト目	パスワード数格納先アドレス 07-00	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	13バイト目 14バイト目	パスワード比較開始アドレス 23-16	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	15バイト目 16バイト目	パスワード比較開始アドレス 15-08	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	17バイト目 18バイト目	パスワード比較開始アドレス 07-00	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	19バイト目 : mバイト目	パスワード列 -	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	m+1バイト目 m+2バイト目	読み出し開始アドレス 23-16	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	m+3バイト目 m+4バイト目	読み出し開始アドレス 15-08	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	m+5バイト目 m+6バイト目	読み出し開始アドレス 07-00	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	m+7バイト目 m+8バイト目	読み出しバイト数 23-16	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません
	m+9バイト目 m+10バイト目	読み出しバイト数 15-08	調整後のボーレート 調整後のボーレート	- OK:何も送信しません Error:何も送信しません

表 26-9 フラッシュメモリ読み出しコマンド転送フォーマット

	転送バイト数	外部コントローラから TMP89FW24A への転送データ	ボーレート	TMP89FW24A から 外部コントローラへの転送データ
BOOT ROM	m + 11 バイト目	読み出しバイト数 07-00	調整後のボーレート	-
	m + 12 バイト目		調整後のボーレート	OK: 何も送信しません Error: 何も送信しません
	m + 13 バイト目 ⋮ n - 2 バイト目		調整後のボーレート	メモリデータ
	n - 1 バイト目	-	調整後のボーレート	メモリデータ
	n バイト目	-	調整後のボーレート	OK: チェックサム (High) Error: 何も送信しません
	n + 1 バイト目	(次の動作コマンドデータ待ち)	調整後のボーレート	OK: チェックサム (Low) Error: 何も送信しません

- 注 1) “0xyy × 3” は、0xyy を 3 バイト送信した後、動作停止状態となることを意味します。詳細は表 26-18 を参照してください。
- 注 2) チェックサムについては、「26.10 チェックサム(SUM)」、パスワードについては、「26.12.1 パスワード」を参照してください。
- 注 3) 0x1FFE0 ~ 0x1FFFF の領域がすべて “0xFF” の場合、パスワード判定は行われませんのでパスワード列の送信は不要です。ただし、ブランク品の場合でもパスワード数格納アドレス、パスワード比較開始アドレスの指定は必要です。なお、パスワード数格納アドレス、パスワード比較開始アドレスが正しくない場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。
- 注 4) フラッシュメモリ Security Program が設定されている場合、またはパスワードエラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。
- 注 5) パスワードアドレス、パスワード列データ受信中に通信エラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は、RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。
- 注 6) m+7, m+9, m+11 バイト目で 0x000000 または内蔵メモリサイズを超えたバイト数を受信した場合、TMP89FW24A は通信を終了し動作停止状態となります。

26.8.4 RAM ローダコマンド(動作コマンド: 0x60)

表26-10にRAMローダコマンドの転送フォーマットを示します。

表26-10 RAM ローダコマンド転送フォーマット

	転送バイト数	外部コントローラから TMP89FW24Aへの転送データ	ボーレート	TMP89FW24Aから 外部コントローラへの転送データ
BOOT ROM	1バイト目 2バイト目	マッチングデータ1 (0x86 or 0x30) -	自動調整 調整後のボーレート	- (ボーレート自動判定) OK:エコーバックデータ (0x86 or 0x30) Error: 何も送信しません
	3バイト目 4バイト目	マッチングデータ2 (0x79 or 0xCF) -	調整後のボーレート 調整後のボーレート	- OK: エコーバックデータ (0x79 or 0xCF) Error: 何も送信しません
	5バイト目 6バイト目	動作コマンドデータ (0x60) -	調整後のボーレート 調整後のボーレート	- OK: エコーバックデータ (0x60) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3 (注1)
	7バイト目 8バイト目	パスワード数格納先アドレス 23-16	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	9バイト目 10バイト目	パスワード数格納先アドレス 15-08	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	11バイト目 12バイト目	パスワード数格納先アドレス 07-00	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	13バイト目 14バイト目	パスワード比較開始アドレス 23-16	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	15バイト目 16バイト目	パスワード比較開始アドレス 15-08	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	17バイト目 18バイト目	パスワード比較開始アドレス 07-00	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	19バイト目 : mバイト目	パスワード列 -	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	m+バイト目 : n-2バイト目	インテルHexフォーマット(Binary)	調整後のボーレート 調整後のボーレート	- -
	n-1バイト目	-	調整後のボーレート	OK: チェックサム(High) (注3) Error: 何も送信しません
	nバイト目	-	調整後のボーレート	OK: チェックサム(Low) (注3) Error: 何も送信しません
RAM	-	書き込みを開始したRAMの先頭アドレスにジャンプしプログラムを実行します。		

注1) “0xyy × 3”は、0xyyを3バイト送信した後、動作停止状態となることを意味します。詳細は表26-18を参照してください。

注2) インテルHexフォーマットについては、「26.11 インテルHexフォーマット(Binary)」、チェックサムについて
は、「26.10 チェックサム(SUM)」、パスワードについては、「26.12.1 パスワード」を参照してください。

注3) 0x1FFE0 ~ 0x1FFFFの領域がすべて“0xFF”的場合、パスワード判定は行われませんのでパスワード列の送信は不要です。ただし、ブランク品の場合でもパスワード数格納アドレス、パスワード比較開始アドレスの指定は必要です。なお、パスワード数格納アドレス、パスワード比較開始アドレスが正しくない場合、TMP89FW24Aは通信を終了し動作停止状態となります。従って、パスワードエラーの場合はRESET端子による初期化を行い、シリアルPROMモードを再起動してください。

注4) パスワード列を送信した後、エンドレコードだけの送信を行わないようにしてください。もし、TMP89FW24Aがパスワード列を受信した後にエンドレコードを受信した場合、正しく動作しないことがあります。

- 注 5) フラッシュメモリ Security Program が設定されている場合、またはパスワードエラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。
- 注 6) パスワードアドレス、パスワード列データ受信中に通信エラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は、RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。

26.8.5 フラッシュメモリSUM出力コマンド(動作コマンド: 0x90)

表26-11にフラッシュメモリSUM出力コマンドの転送フォーマットを示します。

表26-11 フラッシュメモリSUM出力コマンド転送フォーマット

	転送バイト数	外部コントローラから TMP89FW24Aへの転送データ	ボーレート	TMP89FW24Aから 外部コントローラへの転送データ
BOOT ROM	1バイト目 2バイト目	マッチングデータ1(0x86 or 0x30) -	自動調整 調整後のボーレート	- (ボーレート自動判定) OK: エコーバックデータ(0x86 or 0x30) Error: 何も送信しません
	3バイト目 4バイト目	マッチングデータ2(0x79 or 0xCF) -	調整後のボーレート 調整後のボーレート	- OK: エコーバックデータ(0x79 or 0xCF) Error: 何も送信しません
	5バイト目 6バイト目	動作コマンドデータ(0x90) -	調整後のボーレート 調整後のボーレート	- OK: エコーバックデータ(0x90) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3(注1)
	7バイト目	-	調整後のボーレート	0x55 : - 0xAA: 全てのデータが0xFF
	8バイト目	-	調整後のボーレート	OK: チェックサム(High)(注2) Error: 何も送信しません
	9バイト目	-	調整後のボーレート	OK: チェックサム(Low)(注2) Error: 何も送信しません
	10バイト目	(次の動作コマンドデータ待ち)	調整後のボーレート	-

注1) “0xyy × 3”は0xyyを3バイト送信した後、動作停止状態となることを意味します。詳細は表26-18を参照してください。

注2) チェックサムについては「26.10 チェックサム(SUM)」を参照してください。

注3) 7バイト目は、チェックサムの対象データが全て0xFFだった場合に0xAAとなります。1バイトでも0xFF以外だった場合は0x55となります。.

26.8.6 製品識別コード出力コマンド(動作コマンド: 0xC0)

表 26-12 に製品識別コード出力コマンドの転送フォーマットを示します。

表 26-12 製品識別コード出力コマンド転送フォーマット

	転送バイト数	外部コントローラから TMP89FW24Aへの転送データ	ポーレート	TMP89FW24A から 外部コントローラへの転送データ	
BOOT ROM	1 バイト目	マッチングデータ 1 (0x86 or 0x30)	自動調整	-(ポーレート自動判定)	
	2 バイト目	-	調整後のポーレート	OK: エコーバックデータ (0x86 or 0x30) Error: 何も送信しません	
	3 バイト目	マッチングデータ 2 (0x79 or 0xCF)	調整後のポーレート	-	
	4 バイト目	-	調整後のポーレート	OK: エコーバックデータ (0x79 or 0xCF) Error: 何も送信しません	
	5 バイト目	動作コマンドデータ (0xC0)	調整後のポーレート	-	
	6 バイト目	-	調整後のポーレート	OK: エコーバックデータ (0xC0) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3 (注 1)	
	7 バイト目		調整後のポーレート	0x3A	スタートマーク
	8 バイト目		調整後のポーレート	0x13	転送データ数 (9~27 バイト目までのバイト数)
	9 バイト目		調整後のポーレート	0x03	アドレス長 (3 バイト)
	10 バイト目		調整後のポーレート	0xFC	Reserved
	11 バイト目		調整後のポーレート	0x05	Reserved
	12 バイト目		調整後のポーレート	0x00	Reserved
	13 バイト目		調整後のポーレート	0x00	Reserved
	14 バイト目(注 2)			0xF8	ROM サイズコード
	15 バイト目		調整後のポーレート	0x01	ROM のブロック数 (1 ブロック)
	16 バイト目(注 3)		調整後のポーレート	0x00	ROM の先頭アドレス (上位)
	17 バイト目(注 3)		調整後のポーレート	0x10	ROM の先頭アドレス (中位)
	18 バイト目(注 3)		調整後のポーレート	0x00	ROM の先頭アドレス (下位)
	19 バイト目(注 3)		調整後のポーレート	0x10	ROM の終了アドレス (上位)
	20 バイト目(注 3)		調整後のポーレート	0xFF	ROM の終了アドレス (中位)
	21 バイト目(注 3)		調整後のポーレート	0xFF	ROM の終了アドレス (下位)
	22 バイト目(注 4)		調整後のポーレート	0x00	RAM の先頭アドレス (上位)
	23 バイト目(注 4)		調整後のポーレート	0x00	RAM の先頭アドレス (中位)
	24 バイト目(注 4)		調整後のポーレート	0x60	RAM の先頭アドレス (下位)
	25 バイト目(注 4)		調整後のポーレート	0x00	RAM の終了アドレス (上位)
	26 バイト目(注 4)		調整後のポーレート	0x0C	RAM の終了アドレス (中位)
	27 バイト目(注 4)		調整後のポーレート	0x3F	RAM の終了アドレス (下位)
	28 バイト目		調整後のポーレート	転送データのチェックサム (9~27 バイト目までの総和の 2 の補数)	
	29 バイト目	(次の動作コマンドデータ待ち)	調整後のポーレート	-	

注 1) “0xyy × 3” は 0xyy を 3 バイト送信した後、動作停止状態となることを意味します。詳細は表 26-18 を参照してください。

注 2) 14 バイト目の ROM サイズコードについては、表 26-13 を参照してください。

注 3) 16~21 バイト目は書き込み可能なフラッシュメモリのアドレス範囲を示します。

注 4) 22~27 バイト目は RAM ローダで利用可能なフラッシュメモリ領域と RAM 領域を示します。ここで示すアドレス範囲は BOOTROM で使用する作業領域を含みませんので、実際の製品に内蔵する RAM サイズよりも小さくなります。

表 26-13 ROM サイズコード(14 バイト目)

	7 6 5 4 3 2 1 0	ROMSIZE	"0" "0" "0"	TMP89FW24A 規定値(1111 1000)
ROMSIZE	フラッシュメモリサイズ情報	00010 : 4K バイト 00100 : 8K バイト 01000 : 16K バイト 10000 : 32K バイト 11000 : 48K バイト 11110 : 60K バイト 10001 : 96K バイト 11111 : 124K バイト		Read only

26.8.7 フラッシュメモリステータス出力コマンド (0xC3)

表 26-14 にフラッシュメモリステータス出力コマンドを示します。

表 26-14 フラッシュメモリステータス出力コマンド

	転送バイト数	外部コントローラから TMP89FW24A への転送データ	ボーレート	TMP89FW24A から 外部コントローラへの転送データ
BOOT ROM	1 バイト目	マッチングデータ 1 (0x86 or 0x30)	自動調整	- (ボーレート自動判定)
	2 バイト目	-	調整後のボーレート	OK: エコーバックデータ (0x86 or 0x30) Error: 何も送信しません
	3 バイト目	マッチングデータ 2 (0x79 or 0xCF)	調整後のボーレート	-
	4 バイト目	-	調整後のボーレート	OK: エコーバックデータ (0x79 or 0xCF) Error: 何も送信しません
	5 バイト目	動作コマンドデータ (0xC3)	調整後のボーレート	-
	6 バイト目	-	調整後のボーレート	OK: エコーバックデータ (0xC3) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3 (注 1)
	7 バイト目		調整後のボーレート	0x3A スタートマーク
	8 バイト目		調整後のボーレート	0x04 バイトカウント (9~12 バイト目までの数)
	9 バイト目		調整後のボーレート	ステータスコード 1
	10 バイト目		調整後のボーレート	ステータスコード 2
	11 バイト目		調整後のボーレート	0x00 Reserved
	12 バイト目		調整後のボーレート	0x00 Reserved
	13 バイト目		調整後のボーレート	チェックサム (9~12 バイト目までの総和の 2 の補数)
	14 バイト目	(次の動作コマンドデータ待ち)	調整後のボーレート	-

注 1) "0xyy × 3" の意味は、0xyy を 3 バイト送信後、動作停止状態になることを示します。.

注 2) ステータスコード 1, 2 の詳細については、「26.8.7.1 フラッシュメモリステータスコード」を参照してください。


26.8.7.1 フラッシュメモリステータスコード

フラッシュメモリステータスコードは7バイトのデータで、フラッシュメモリ Security Program の状態、0x1FFE0 から 0xFFFF の状態を示します。

表 26-15 フラッシュメモリステータスコード


データ	データの意味	TMP89FW24A の場合
1st	スタートマーク	0x3A
2nd	転送データ数(3rd ~ 6th データの4バイト)	0x04
3rd	ステータスコード1	下表を参照
4th	ステータスコード2	下表を参照
5th	Reserved	0x00
6th	Reserved	0x00
7th	転送データのチェックサム (3th ~ 6th データまでの総和の2の補数)	3rd データが 0x00 のとき : 0x00 3rd データが 0x01 のとき : 0xFF 3rd データが 0x02 のとき : 0xFE 3rd データが 0x03 のとき : 0xFD :

ステータスコード1



EPFC	フラッシュメモリ消去コマンド実行時のパスワード列判定(0x1FFFAの状態)	0: 1:	パスワード列の判定をスキップ(PNSA、PCSAのみ判定) パスワード列、PNSA、PCSAの判定を行う
DAFC	オンチップデバッグ機能(OCD)のSecurity Program チェック(0x1FFFBの状態)	0: 1:	OCD 起動時に Security Program チェックをスキップする OCD 起動時に Security Program チェックを行う
RPENA	フラッシュメモリ Security Program 状態	0: 1:	Security Program が解除された状態 Security Program が設定された状態
BLANK	0x1FFE0 ~ 0x1FFFF の状態	0: 1:	0x1FFE0 ~ 0x1FFFFまでの領域のデータがすべて 0xFF の場合 0x1FFE0 ~ 0x1FFFFまでの領域のデータが上記以外の場合

ステータスコード2



SB2	SB2の状態	0: 1:	セキュリティが設定された状態 セキュリティが解除された状態
SB1	SB1の状態	0: 1:	セキュリティが設定された状態 セキュリティが解除された状態
SB0	SB0の状態	0: 1:	セキュリティが設定された状態 セキュリティが解除された状態

注1) ステータスコード2はProduct IDの(0xFF7F)の値がそのまま読み出されます。

注2) 各ビットの定義については「26.12.2 Security Program」を参照してください。

ステータスコード1の内容によって、実行が制限されるコマンドがあります。詳細は以下の表を参照してください。Security Program が設定されると「フラッシュメモリ書き込みコマンド」、「RAM ローダコマンド」、「Sector Erase」は実行できなくなります。これらのコマンドを実行するためには事前にフラッシュの Chip Erase を実行してください。

RPENA	BLANK	EPFC	DAFC	フラッシュメモリ書き込み、読み出し、RAM ローダコマンド	フラッシュメモリ SUM 出力、製品識別出力、ステータス出力コマンド	フラッシュメモリ 消去コマンド		フラッシュメモリセキュリティ設定コマンド
						Chip Erase	Sector Erase	
0	0	0	0	○	○	○	×	×
1	0	0	0	×	○	○	×	×
0	1	0	*	Pass	○	○	×	Pass
		1	*	Pass	○	Pass		Pass
1	1	0	*	×	○	○	×	Pass
		1	*	×	○	Pass	×	Pass

注) ○ : コマンド実行可能

Pass: コマンド実行にはパスワードが必要

× : コマンド実行不可

(コマンドのエコーバックを返した後、TMP89FW24A は通信を終了し動作停止状態となります)

26.8.8 フラッシュメモリセキュリティ設定コマンド (0xFA)

表26-16にフラッシュメモリセキュリティ設定コマンドを示します。

表26-16 フラッシュメモリセキュリティ設定コマンド

	転送バイト数	外部コントローラから TMP89FW24Aへの転送データ	ポーレート	TMP89FW24Aから 外部コントローラへの転送データ
BOOT ROM	1バイト目 2バイト目	マッチングデータ 1 (0x86 or 0x30) -	自動調整 調整後のポーレート	- (ポーレート自動判定) OK:エコーバックデータ (0x86 or 0x30) Error: 何も送信しません
	3バイト目 4バイト目	マッチングデータ 2 (0x79 or 0xCF) -	調整後のポーレート 調整後のポーレート	- OK: エコーバックデータ (0x79 or 0xCF) Error: 何も送信しません
	5バイト目 6バイト目	動作コマンドデータ (0xFA) -	調整後のポーレート 調整後のポーレート	- OK: エコーバックデータ (0xFA) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3 (注 1)
	7バイト目 8バイト目	パスワード数格納先アドレス 23-16	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	9バイト目 10バイト目	パスワード数格納先アドレス 15-08	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	11バイト目 12バイト目	パスワード数格納先アドレス 07-00	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	13バイト目 14バイト目	パスワード比較開始アドレス 23-16	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	15バイト目 16バイト目	パスワード比較開始アドレス 15-08	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	17バイト目 18バイト目	パスワード比較開始アドレス 07-00	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	19バイト目 : mバイト目	パスワード列 -	調整後のポーレート 調整後のポーレート	- OK: 何も送信しません Error: 何も送信しません
	n-8バイト目	0x07	調整後のポーレート	-
	n-7バイト目	0x00	調整後のポーレート	-
	n-6バイト目	0x80	調整後のポーレート	-
	n-5バイト目	0x00	調整後のポーレート	-
	n-4バイト目	0x00	調整後のポーレート	-
	n-3バイト目	0x00	調整後のポーレート	-
	n-2バイト目	0x80	調整後のポーレート	-
	n-1バイト目	セキュリティ設定値	調整後のポーレート	-
	nバイト目	チェックサム (n-7 ~ n-1目までの総和の2の補数)	調整後のポーレート	-
	n+1バイト目	-	調整後のポーレート	OK: 0xFB (注 3) Error: 何も送信しません
	n+2バイト目	(次の動作コマンドデータ待ち)	調整後のポーレート	-

注1) "0xyy × 3"の意味は、0xyyを3バイト送信後、動作停止状態になることを示します。

注2) パスワードについては、後述の「26.12.1 パスワード」を参照してください。

注3) ブランク品に対してフラッシュメモリセキュリティ設定コマンドを実行した場合、また、非ブランク品でパスワードエラーが発生した場合、TMP89FW24Aは通信を終了し動作停止状態となります。従って、パスワードエラーの場合はRESET端子による初期化を行い、シリアルPROMモードを再起動してください。

- 注 4) パスワードアドレス、列データ受信中に通信エラーが発生した場合、TMP89FW24A は通信を終了し動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。
- 注 5) フラッシュメモリセキュリティが設定されていない場合は、パラレル PROM モードで ROM データが自由に読み出しが可能となりますので量産時は必ずフラッシュメモリセキュリティを設定してください。

セキュリティ設定値 (n バイト目)

7	6	5	4	3	2	1	0
"1"	"1"	"1"	"1"	"1"	SB2	SB1	SB0

SB2	SB2 のセキュリティ制御	0: 1:	セキュリティを設定する -(セキュリティ状態保持)
SB1	SB1 のセキュリティ制御	0: 1:	セキュリティを設定する -(セキュリティ状態保持)
SB0	SB0 のセキュリティ制御	0: 1:	セキュリティを設定する -(セキュリティ状態保持)

- 注 1) ビット 7 ~ 3 は必ず"1"を設定してください。
- 注 2) 既にセキュリティが設定("0")されているビットに対し、再度セキュリティを設定("0")しないでください。
- 注 3) 既にセキュリティが設定("0")されているビットに対し、"1"を設定してもセキュリティは解除されません。
- 注 4) 各ビットの定義については「26.12.2 Security Program」を参照してください。

26.8.9 クロック変更コマンド(動作コマンド: 0xA0)

表26-17にクロック変更コマンドの転送フォーマットを示します。

表26-17 クロック変更コマンド転送フォーマット

	転送バイト数	外部コントローラから TMP89FW24Aへの転送データ	ボーレート	TMP89FW24Aから 外部コントローラへの転送データ
BOOT ROM	1バイト目 2バイト目	マッチングデータ1(0x86 or 0x30) -	自動調整 調整後のボーレート	- (ボーレート自動判定) OK: エコーバックデータ(0x86 or 0x30) Error: 何も送信しません
	3バイト目 4バイト目	マッチングデータ2(0x79 or 0xCF) -	調整後のボーレート 調整後のボーレート	- OK: エコーバックデータ(0x79 or 0xCF) Error: 何も送信しません
	5バイト目 6バイト目	動作コマンドデータ(0xA0) -	調整後のボーレート 調整後のボーレート	- OK: エコーバックデータ(0xA0) Error: 0xA1 × 3, 0xA3 × 3, 0x63 × 3(注1)
	7バイト目 8バイト目	0x55(内部高周波クロック) 0xAA(外部高周波クロック)	調整後のボーレート 調整後のボーレート	- - 0x55: 内部高周波クロック 0xAA: 外部高周波クロック
	9バイト目 10バイト目	0x80 -	新しいボーレート 新しいボーレート	OK: 0x80 Error: 何も送信しません
	11バイト目 12バイト目	0xFF	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	13バイト目 14バイト目	0xFF	調整後のボーレート 調整後のボーレート	- OK: 何も送信しません Error: 何も送信しません
	15バイト目	-	調整後のボーレート	OK: 0x55 Error: 何も送信しません
	16バイト目	(次の動作コマンドデータ待ち)	調整後のボーレート	-

注1) “0xyy × 3”は0xyyを3バイト送信した後、動作停止状態となることを意味します。

注2) チェックサムについては「26.10 チェックサム(SUM)」を参照してください。

注3) 7バイト目は0x55または0xAAを送信してください。システムクロックを切り替えない場合は、現在のクロック状態と同じ設定値を送信してください。現在のクロック状態はステータスコード出力コマンドで確認できます。

26.9 エラーコード

TMP89FW24A が各エラーを検出した場合に送信するエラーコードを表 26-18 に示します。

表 26-18 エラーコード一覧

送信データ	エラー内容
0x63, 0x63, 0x63	動作コマンドエラー
0xA1, 0xA1, 0xA1	受信データのフレーミングエラー
0xA3, 0xA3, 0xA3	受信データのオーバーランエラー

注) パスワードエラーの場合は、エラーコードは送信されません。

26.10 チェックサム(SUM)

以下の動作コマンドでは、コマンド実行結果の正当性を確認するために、最後にチェックサムを返します。

- フラッシュメモリ消去コマンド(0xF0)
- フラッシュメモリ書き込みコマンド(0x30)
- フラッシュメモリ SUM 出力コマンド(0x90)
- フラッシュメモリ読み出しコマンド(0x40)
- RAM ローダコマンド(0x60)
- 製品識別コード出力コマンド(0xC0)
- フラッシュメモリステータス出力コマンド(0xC3)

26.10.1 計算方法

チェックサム (SUM) は $\text{byte} + \text{byte} \dots + \text{byte}$ の結果をワードで返します。つまり、バイトでデータを読み出して計算し、その結果をワードで返します。

例)

0xA1	左記4バイトが計算対照データの場合、チェックサムは以下のようになります。
0xB2	$0xA1 + 0xB2 + 0xC3 + 0xD4 = 0x02EA$
0xC3	SUM (HIGH)= 0x02
0xD4	SUM (LOW)= 0xEA

ただし、製品識別コード出力コマンド、フラッシュメモリステータス出力コマンドは計算方法が異なります。詳細は表 26-19 を参照してください。

26.10.2 計算対象データ

表 26-19 に各コマンドにおけるチェックサムの計算対象データを示します。

表 26-19 チェックサムの計算対象データ

動作コマンド	計算対象データ	備考
フラッシュメモリ消去コマンド	フラッシュメモリの全領域のデータ	
フラッシュメモリ書き込みコマンド	フラッシュメモリの全領域のデータ	フラッシュメモリの一部に書き込みを行った場合でも、フラッシュメモリ全領域(0x01000 ~ 0xFFFF)のチェックサムを計算します。なお、インテル Hex フォーマットにおけるデータ長、アドレス、レコードタイプ、チェックサムはチェックサムの対象とはなりません。
フラッシュメモリ SUM 出力コマンド		
フラッシュメモリ読み出しコマンド	読み出しを行ったフラッシュメモリのデータ	
RAM ローダコマンド	最初に受信した RAM アドレスから最後に受信した RAM アドレスまでに書き込まれた RAM のデータ	インテル Hex フォーマットにおけるデータ長、アドレス、レコードタイプ、チェックサムはチェックサムの対象とはなりません。
製品識別コード出力コマンド	転送データの 9~18 バイト目のデータ	詳細については、「26.8.6 製品識別コード出力コマンド(動作コマンド: 0xC0)」を参照してください。
フラッシュメモリステータス出力コマンド	転送データの 9~12 バイト目のデータ	詳細については、「表 26-14 フラッシュメモリステータス出力コマンド」を参照してください。

26.11 インテル Hex フォーマット(Binary)

以下の動作コマンドでは、転送フォーマットの一部にインテル Hex フォーマットを使用しています。

- フラッシュメモリ書き込みコマンド(0x30)
- RAM ローダコマンド(0x60)

インテル Hex フォーマットの定義については、表 26-20 を参照してください。

データは Binary で扱います。スタートマーク ":" は、0x3A の Binary データとして送信してください。

1. TMP89FW24A は各データレコードのチェックサムを受信後、次のデータレコードのスタートマーク (0x3A ":") 待ちとなりますので、外部コントローラがレコード間に 0x3A 以外のデータを送信してもそのデータは無視されます。
2. 受信エラーまたはインテル Hex フォーマットエラーが発生した場合は、エラーコードを送信せず、TMP89FW24A は動作停止状態となります。インテル Hex フォーマットエラーは以下の場合発生します。
 - レコードタイプが "0x00"、"0x01"、"0x02" 以外の場合
 - インテル Hex フォーマットのチェックサムエラーが発生した場合
 - 拡張レコード(レコードタイプ = 0x02)のデータ長が 0x02 でない場合
 - 拡張レコード(レコードタイプ = 0x02)のセグメントアドレスが 0x2000 以上で、その後データレコードを受信した場合
 - エンドレコード(レコードタイプ = 0x01)のデータ長が 0x00 でない場合
 - 拡張レコード(レコードタイプ = 0x02)のオフセットアドレスが 0x0000 以外の場合

TMP89FW24A のフラッシュメモリは 128 バイトを 1 Page として、992 Page で構成されています。フラッシュメモリへの書き込みは Page ごと(128 バイトごと)行われますので、Page 内でデータが 128 バイト未満の場合は不足分のデータを 0xFF 等で補い、1 ページ分(128 バイト)のデータを指定する必要があります。1 ページ分のデータは複数のデータレコードで指定しても問題ありませんが、外部コントローラは以下のルールでデータを転送する必要があります。以下のルールを逸脱するとデバイスは動作停止状態となります。

- フラッシュメモリ書き込みコマンド(0x30)を受け付け後、最初のデータレコードで指定されるアドレスは、必ず各 Page の先頭番地としてください。例えば Page 1 への書き込みを行う場合、最初のデータレコードのアドレスは 0x1080 (Page 1 の先頭アドレス)を指定する必要があります。
 - データレコードの最終データに相当するアドレスが Page の途中である場合、次のデータレコードで指定されるアドレスは、前のアドレス + 1 を指定する必要があります。
 - データレコードの最終データに相当するアドレスが Page の最終アドレスである場合、次のレコードはエンドレコード、もしくはデータレコードで Page の先頭アドレスを指定する必要があります。
 - エンドレコード直前のデータレコードの最終データのアドレスは、各 Page の最終アドレスになっている必要があります。
3. 外部コントローラは、エンドレコードのチェックサムを送信した後は何も送信せず、3 バイトの受信データ(オーバライト検出、チェックサムの上位と下位)待ちとなるようにしてください。(フラッシュメモリ書き込みコマンドの場合。RAM ローダコマンド場合はチェックサムの上位と下位の 2 バイトです)

表 26-20 インテル Hex フォーマットの定義

	(1)	(2)	(3)	(4)	(5)	(6)
	スタートマーク	データ長 (1バイト)	オフセットアドレス (2バイト)	レコードタイプ (1バイト)	データ	チェックサム (1バイト)
データレコード (レコードタイプ=00)	3A	データフィールド のデータ数	先頭バイトの 格納アドレス ※ビッグ・エンディ アンで指定	00	データ (1~255バイト)	(2)データ長 (3)オフセットアドレス (4)レコードタイプ (5)データ の合計の2の補数
エンドレコード (レコードタイプ=01)	3A	00	00 00	01	無し	(2)データ長 (3)オフセットアドレス (4)レコードタイプ の合計の2の補数
拡張レコード (レコードタイプ=02)	3A	02	00 00	02	セグメントアドレス (2バイト) ※ビッグ・エンディ アンで指定	(2)データ長 (3)オフセットアドレス (4)レコードタイプ (5)セグメントアドレス の合計の2の補数

26.12 セキュリティ

シリアル PROM モードでは、第三者の不正なメモリアクセスを禁止するために、「パスワード」、「Security Program」の 2 つのセキュリティ機能を利用することができます

26.12.1 パスワード

シリアル PROM モードとオンチップデバッグ機能(以下 OCD と表記)に対応したセキュリティ機能で、フラッシュメモリ内の任意のデータ(ユーザメモリの一部)を使用してパスワードを設定することができます。パスワードが設定されると、シリアル PROM モードでのフラッシュメモリの読み出しや書き込みなどの動作コマンドはパスワードの認証が必要となります。OCD ではシステムを起動するためにはパスワードの認証が必要となります。

パラレル PROM モードではパスワードによるアクセス制限はありませんので、パラレル PROM モードも含めたアクセス制限を行う場合は、Security Program の設定を併用してください。

26.12.1.1 パスワードのしくみ

TMP89FW24A は、フラッシュメモリ内の任意のデータ(連続する 8 バイト以上のデータ)をパスワードとして設定することができ、外部コントローラから送信されるパスワード列と、パスワードが設定された MCU のメモリデータ列を比較することによりパスワード列の認証を行います。パスワードを指定できる領域は、フラッシュメモリ内のアドレス 0x01000～0x1FEFF となります。

26.12.1.2 パスワードの構成

パスワードは、PNSA、PCSA、パスワード列の 3 つで構成されています。図 26-4 にパスワードの構成(送信例)を示します。

- PNSA (パスワード数格納アドレス)

0x01000～0x1FEFF 内のアドレスを 3 バイトで指定します。指定されたアドレスのメモリデータがパスワード列のバイト数になります。メモリデータが 0x07 以下の場合、アドレスが範囲外の場合はパスワードエラーとなります。

なお、ここで指定されたメモリデータは N と定義します。

- PCSA (パスワード比較開始アドレス)

0x01000～(0x1FEFF - N)内のアドレスを 3 バイトで指定します。指定されたアドレスは、パスワード列と比較するための開始アドレスとなります。アドレスが範囲外の場合はパスワードエラーとなります。

- パスワード列

8～255 (=N) バイトのデータを指定します。PCSA で指定されたアドレスを開始アドレスとして、メモリデータとパスワード列を N バイト分だけ比較します。比較の結果、不一致があった場合、または連続して 3 バイト以上同一のデータが指定された場合はパスワードエラーとなり、TMP89FW24A は動作停止状態となります。それ以降、外部デバイスは TMP89FW24A と通信ができなくなりますので、通信を再開する場合はリセット端子によってシリアル PROM モードを再起動してください。




図 26-4 パスワードの構成(送信例)

26.12.1.3 パスワードの設定/解除/認証

- パスワードの設定

パスワードはユーザプログラムの一部を利用することで実現しています。よって、パスワード設定のために特別な処理は不要で、フラッシュメモリにプログラムを書き込んだ時点でパスワードが設定されたことになります。

- パスワードの解除

パスワードを解除するためにはフラッシュメモリの Chip Erase(全面消去)が必要です。フラッシュメモリがすべて 0xFF に初期化された時点でパスワードは解除されます。

- パスワードの認証

TMP89FW24A のアドレス 0x1FFE0 ~ 0x1FFFF に書き込まれたデータが 1 バイトでも "0xFF"以外の場合、非ブランク品と判定され特定の動作コマンドを実行するにはパスワードの認証が必要となります。パスワードの認証には、PNSA、PCSA およびパスワード列を使用します。動作コマンドはパスワードの認証に成功したときだけ実行され、認証に失敗した場合 TMP89FW24A は動作停止状態となります。

アドレス 0x1FFE0 ~ 0x1FFFF に書き込まれたデータがすべて "0xFF" の場合、ブランク品と判定されパスワードの認証は行われません。ただしブランク品の場合でも、特定の動作コマンドを実行するには PNSA、PCSA だけは必要です(パスワード列は不要です)。この場合 PNSA、PCSA は表 26-21 で定義された任意のアドレスを指定してください。

ブランク品か非ブランク品かの判断は、「ステータス出力」コマンドを実行することで確認することができます。

PNSA、PCSA、(パスワード列)が必要な動作コマンドを以下に示します。

- フラッシュメモリ消去コマンド(0xF0)
- フラッシュメモリ書き込みコマンド(0x30)
- フラッシュメモリ読み出しコマンド(0x40)
- RAM ローダコマンド(0x60)
- フラッシュメモリセキュリティ設定コマンド(0xFA)

26.12.1.4 パスワードの設定値、設定範囲

パスワードは表 26-21 の条件に従って設定してください。この条件を満たさない場合パスワードエラーとなります。パスワードエラーが発生した場合、TMP89FW24A は何もデータを送信せず、動作停止状態となります。

表 26-21 パスワードの設定値、設定範囲

パスワード	ブランク品(注 1)	非ブランク品
PNSA (パスワード数格納アドレス)	$0x01000 \leq PNSA \leq 0x1FEFF$	$0x01000 \leq PNSA \leq 0x1FEFF$
PCSA (パスワード比較開始アドレス)	$0x01000 \leq PCSA \leq 0x1FEFF$	$0x01000 \leq PCSA \leq 0x1FF00 - N$
N (パスワード数)	*	$8 \leq N$
パスワード列	不要(注 4, 5)	必要(注 3)

注 1) *: Don't care.

注 2) アドレス 0x1FFE0 ~ 0x1FFFF の領域がすべて "0xFF" となっている製品をブランク品とします。

-
- 注3) 3バイト以上同一となるデータは、パスワード列として設定できません(パスワード認証でエラーとなり、TMP89FW24Aは何のデータも送信せず、停止状態となります)。
 - 注4) フラッシュメモリ書き込みコマンド、RAMローダコマンドの時、ブランク品はPCSAの受信後、パスワード列の受信は行わず即座にIntel-Hexフォーマットの受信処理を行います。このとき外部コントローラはダミーのパスワード列を送信したとしても、TMP89FW24AはIntel-Hexフォーマットとしてスタートマーク(0x3A ":")を検出するまで受信データを読み飛ばしますので、その後の処理は正しく動作します。ただし、ダミーのパスワード列に"0x3A"が含まれていると、誤ってスタートマークと検出されるためマイコンは動作停止状態となります。これが問題となる場合は、ダミーのパスワード列を送信しないでください。
 - 注5) フラッシュメモリ消去コマンドでは、ブランク品に対してパスワード列を送信しないでください。

26.12.2 Security Program

パラレル PROM モード、シリアル PROM モード、MCU モード、OCD に対応したセキュリティ機能です。プロテクト用に専用のメモリを内蔵しており、設定するには特別なコマンドが必要です。Security Program の SB1, SB0 が設定されると、パラレル PROM モードでのフラッシュメモリの読み出しが禁止されます。SB2 が設定されると、MCU モードでの Page Program コマンドシーケンスの実行が禁止されます。シリアル PROM モードでは、SB2~0 のいずれかが設定されると、フラッシュメモリ書き込みコマンド、RAM ローダーコマンド、フラッシュメモリ読み出しコマンドの実行が禁止されます。OCD では、SB2~0 のいずれかが設定されると、オプションコードによりシステムの起動を禁止するか、パスワード認証で起動するかを選択することができます。

26.12.2.1 Security Program のしくみ

TMP89FW24A は、専用メモリ (SB2~0) にプロテクト情報を書き込むことによって、フラッシュメモリのリードを抑制することができます。プロテクト情報は専用メモリに書き込まれますので、ユーザメモリのリソースを必要としません。

26.12.2.2 Security Program の設定/解除

- ・ Security Program の設定
Security Program を設定するには、「フラッシュメモリセキュリティ設定コマンド」を実行します。
- ・ Security Program の解除
Security Program を解除するには、「フラッシュメモリ消去コマンド」の Chip Erase を実行します。

26.12.3 オプションコード

割り込みベクタ領域内の特定のアドレスに規定のオプションコードを配置すると、フラッシュメモリ消去コマンド実行時のパスワード列認証の有無、およびOCDを起動する時のSecurity Programチェック有無を切り替えることができます。

- 消去パスワードフリーコード EPFC_OP (0x1FFFA)

TMP89FW24Aは、第三者による不正なメモリ消去を防止するため、消去実行時のパスワード認証を有効にすることができます。消去パスワードフリーコード(EPFC_OP)を設定すると、「フラッシュメモリ消去コマンド(0xF0)」のパスワード列の認証を有効にすることができます。EPFC_OPは、ベクタ領域内の(0x1FFFA)に割り当てられています。「フラッシュメモリ消去コマンド(0xF0)」のパスワード列を有効にするには、このEPFC_OPに0xFF以外の値(通常は0x00)を配置するようにしてください。量産時はEPFC_OPに0xFF以外の値(通常は0x00)配置することを推奨します。

ソフトウェアの開発時は、頻繁にプログラムを変更することによってパスワードが分からなくなってしまうことがあります。このような場合は、消去パスワードフリーコード(EPFC_OP)を0xFFに設定することにより「フラッシュメモリ消去コマンド(0xF0)」のパスワード列の認証を無効にすることができます(ただしPNSA、PCSAの認証は必要です)。「フラッシュメモリ消去コマンド(0xF0)」のパスワード列を無効化するには、このEPFC_OPに0xFFを配置するようにしてください。

なお、フラッシュメモリ消去コマンドでパスワード列の認証を無効にできるのは、Chip Eraseのみです。EPFC_OPが0xFFのときにSector Eraseを実行するとTMP89FW24Aは動作停止状態となります。また、フラッシュメモリ消去コマンド以外のコマンドはパスワード列の認証を無効化することはできません。

- OCD Security Program フリーコード DAFC_OP (0x1FFFFB)

TMP89FW24Aは、第三者の不正なメモリアクセス防止するためにSecurity Programを設定することができます。Security Programを設定するとメモリアクセスに関する動作コマンドに加えOCDの起動が制限されます。

通常、製品の出荷時はSecurity Programを設定しますが、出荷後にメモリの内容を保持した状態でOCDを利用する可能性がある場合は、OCD Security Program フリーコード(DAFC_OP)を設定することにより、Security ProgramチェックをスキップしてOCDを起動することができます(ただしパスワード列の認証は必要です)。

DAFC_OPはベクタ領域内の(0x1FFFFB)に割り当てられています。OCDの起動時、Security ProgramチェックをスキップするにはDAFC_OPに0xFFを配置してください。この場合、Security Programのチェックは行われずパスワード列の認証のみでOCDを起動することができます。

DAFC_OPに0xFF以外を配置すると、Security Programの状態によってOCDが利用できるかどうかが決定されます。Security Programが設定されている状態ではOCDを起動することはできずTMP89FW24Aは通信を終了し動作停止状態となります。この状態のTMP89FW24AでOCDを利用するには「フラッシュメモリ消去コマンド(0xF0)」によってフラッシュメモリのChip Eraseを実行する必要があります。Security Programが解除されているときは、パスワード列の認証のみでOCDを起動することができます。

表 26-22 オプションコード

シンボル	機能	アドレス	設定値	
EPFC_OP	フラッシュメモリ消去コマンド実行時のパスワード列認証	0x1FFFA	0xFF:	パスワード列の認証をスキップ(PNSA、PCSAのみ認証)
			0xFF以外:	パスワード列、PNSA、PCSAの認証を行う
DAFC_OP	OCD起動時のSecurity Programチェック	0x1FFFFB	0xFF:	Security Programチェックをスキップする
			0xFF以外:	Security Programチェックを行う

(プログラム例) 消去パスワード認証、OCD Security Program 認証を無効にする。

Vector Section romdata abs = 0x1FFFFA

DB	0xFF	; 消去時のパスワード列を無効 (EPFC_OP)
DB	0xFF	; OCD 起動時のアクセスを許可にする(DAFC_OP)

26.12.4 推奨設定

Security Program、オプションコードの推奨設定を表26-23、表26-24に示します。

表26-23 Security Program の推奨設定

	デバイスの状態		MCU モード	シリアル PROM モード	パラレル PROM モード
	Security Program			通信コマンドによる フラッシュメモリ 読み出し/書き込み および RAM ローダの実行 (注 2)	コマンドシーケンス Page Program の実行/ フラッシュメモリの 読み出し
	SB2	SB1,SB0 (注 3)			
ソフトウェア開発、デバッグ時	解除		可能	パスワード列が必要	可能 (注 1)
	設定	解除	不可	不可	
量産時	解除	設定	可能	不可	
	設定		不可		

注1) セキュリティ(SB1, SB0)が設定されていない場合(ともに"1"の場合)は、パラレルPROMモードでROMデータが自由に読み出し可能となりますので量産時はかならずセキュリティを設定してください。

注2) RAMローダによってRAMでプログラムを実行する際は、MCUモードと同条件でコマンドシーケンスPageProgramの実行が制限されます。

注3) SB1, SB0のうち、いずれか1ビットもしくは両方が"0"に設定されている場合、セキュリティが設定状態となります。通常はSB1, SB0の両方を"0"に設定してください。

表26-24 オプションコードの推奨設定

	デバイスの状態		シリアル PROM モード	パラレル PROM モード	オンチップデバッグ
	オプションコード		通信コマンドによる フラッシュメモリの 消去	コマンドシーケンス Chip Erase の実行	SB2~0 が 全て解除状態
	0x1FFFA (EPFC_OP)	0x1FFFБ (DAFC_OP)			
ソフトウェア開発、デバッグ時	0xFF	0xFF	パスワード列不要	可能 (注 1)	利用可能
		0xFF 以外			利用不可
量産時	0xFF 以外	0xFF	パスワード列必要	利用可能	利用可能
		0xFF 以外			利用不可

注1) オプションコードやセキュリティの設定に関係無く、パラレルPROMモードのときはChipEraseの実行が可能です。

26.13 フロチャート




図 26-5 フローチャート

26.14 AC特性(UART)

MCUが外部からのデータを受信してから、データを送信するまでのタイミングを表26-25に示します。

表26-25 UARTタイミング-1

項目	記号	時間(s)		
		Min.	Typ.	Max.
MCUが0x86を受信してからエコーバックを送信するまでの時間	CMeb1	-	583 / fcgck	-
MCUが0x79を受信してからエコーバックを送信するまでの時間	CMeb2	-	526 / fcgck	-
MCUが動作コマンドを受信してからエコーバックを送信するまでの時間(カッコ内は動作コマンド)	CMeb3	105 / fcgck	-	241 / fcgck
フラッシュメモリSUM出力コマンドのチェックサム計算時間	CM fsm	-	5605040 / fcgck	-
フラッシュメモリ書き込みコマンドのチェックサム計算時間	CM fwr	-	5456240 / fcgck	-
フラッシュメモリ消去コマンドの消去時間、チェックサム計算時間	CMfer	-	(5338530 / fcgck) + 500ms	-
		-	(5338365 / fcgck) + 100ms	-
RAMローダコマンドのチェックサム計算時間	CM rsm	-	150 / fcgck	-
MCUがIntel Hexデータを受信してから、オーバライト検出データを送信するまでの時間	CM wr	182 / fcgck	-	32000 / fcgck + 1.25ms
MCUが(読み出しバイト数)データを受信してから、メモリデータを送信するまでの時間	CM rd	-	382 / fcgck	-
フラッシュメモリセキュリティ設定コマンドのセキュリティ設定時間(iは設定ビット数)	CM rp	-	(857 / fcgck) + (193 x i) / fcgck + (1.25ms x i)	-
MCUが(クロック設定)データを受信してからエコーバックを送信するまでの時間	CM ck1	-	80531 / fcgck (注3)	-
		-	93 / fcgck	-
		-	109 / fcgck	-
MCUが0x80を受信してからエコーバックを送信するまでの時間	CM ck3	-	570 / fcgck	-
MCUが0xFFを受信してからエコーバックを送信するまでの時間	CM ck5	-	92 / fcgck	-

注1) セキュリティ設定時間(CM rp)は書き込みするビット数によって変動します。(i = 1 ~ 3)

注2) 上記の各タイミングはBOOTROMによるソフト的な処理時間となりますので、数クロック~数十クロックの誤差が発生する場合があります。

注3) 発振が安定するまでのウォーミングアップ時間を含みますので、発振子の特性により大きく変動する場合があります。

MCU の受信が可能となるまで時間を表 26-26 に示します。

表 26-26 UART タイミング-2

項目	記号	時間 (s)		
		Min.	Typ.	Max.
電源投入後、MODE, RESET 端子を L に保持する時間	RSsup	10 ms	-	-
MODE, RESET 端子を H にした後、RXD が受信可能となるまでの時間	RXsup	20 ms	-	-
MCU が 0x86 のエコーバックを送信してから RXD が受信可能となるまでの時間	CMtr1	1 / baud	-	-
MCU が 0x79 のエコーバックを送信してから RXD が受信可能となるまでの時間	CMtr2	(49 / fcgck) + (1 / baud)	-	-
MCU が動作コマンドのエコーバックを送信してから RXD が受信可能となるまでの時間	CMtr3	1 / baud	-	-
現在のコマンドが終了した後、次の動作コマンドが受信可能となるまでの時間	CMnx	(751 / fcgck) + (1 / baud)	-	-
MCU がクロック設定データをエコーバックしてから RXD が受信可能となるまでの時間	CMck2	(181 / fcgck) + (1 / baud)	-	-
MCU が 0x80 を送信してから RXD が受信可能となるまでの時間	CMck4	(35 / fcgck) + (1 / baud)	-	-

注 1) (1 / baud) : 通信ポーレート 1 ビット分の時間を示します。

注 2) 外部から MCU にデータを送信する場合は、上記タイミングに対し十分な時間を確保してください。

26.14.1 リセットタイミング




図 26-6 リセットタイミング

26.14.2 フラッシュメモリ消去コマンド(0xF0)




図 26-7 フラッシュメモリ消去コマンド

26.14.3 フラッシュメモリ書き込みコマンド (0x30)




図 26-8 フラッシュメモリ書き込みコマンド

26.14.4 フラッシュメモリ読み出しコマンド (0x40)




図 26-9 フラッシュメモリ読み出しコマンド

26.14.5 RAMローダコマンド(0x60)




図 26-10 RAM ローダコマンド

26.14.6 フラッシュメモリSUM出力コマンド(0x90)



図 26-11 フラッシュメモリSUM出力コマンド

26.14.7 製品識別コード出力コマンド(0xC0)




図 26-12 製品識別コード出力コマンド

26.14.8 フラッシュメモリステータス出力コマンド (0xC3)




図 26-13 フラッシュメモリステータス出力コマンド

26.14.9 フラッシュメモリセキュリティ設定コマンド (0xFA)




図 26-14 フラッシュメモリセキュリティ設定コマンド

26.14.10 クロック変更コマンド (0xA0)




図 26-15 クロック変更コマンド

26.15 AC特性(SIO)

表 26-27 SIOタイミング-1

項目	記号	時間(s)		
		Min.	Typ.	Max.
MCUが0xCFを送信してからSO0がL(Busy)になるまでの時間	CStr2	-	15 / fcgck	-
MCUが動作コマンドのエコーバックを送信してからSO0がL(Busy)になるまでの時間	CStr3	-	15 / fcgck	-
フラッシュメモリSUM出力コマンドのチェックサム計算時間	CS fsm	-	5609760 / fcgck	-
フラッシュメモリ書き込みコマンドのチェックサム計算時間	CS fwr	-	5718880 / fcgck	-
フラッシュメモリ消去コマンドの消去時間、チェックサム計算時間	Chip Eraseの場合	-	5365232 / fcgck + 1501 / fcgck + 400ms + 100ms	-
	Sector Eraseの場合	-	5616208 / fcgck + 1362 / fcgck + 100ms	-
フラッシュメモリセキュリティ設定コマンドのセキュリティ設定時間 (iは設定ビット数)	CS frp	-	801 / fcgck + (187 x i) / fcgck + (100ms x i)	-

注1) セキュリティ設定時間(CSfsc)は書き込みするビット数によって変動します。(i = 1 ~ 3)

注2) 上記の各タイミングはBOOTROMによるソフト的な処理時間となりますので、数クロック~数十クロックの誤差が発生する場合があります。

表 26-28 SIO タイミング-2

項目	記号	時間 (s)		
		Min.	Typ.	Max.
電源投入後、MODE, RESET 端子を L に保持する時間	RSsup	-	10 ms	-
MODE, RESET 端子を H にした後、SIO が受信可能となるまでの時間	RXsup	-	20 ms	-
MCU が 0x30 のデータを受信完了してから SO0 が L (Busy)になるまでの時間	CSeb1	-	81 / fcgck	-
MCU が 0xCF のデータを受信完了してから SO0 が L (Busy)になるまでの時間	CSeb2	-	44 / fcgck	-
MCU が動作コマンドを受信完了してから SO0 が L (Busy)になるまでの時間	CSeb3	-	41 / fcgck	-
MCU がフラッシュメモリ消去コマンドの消去範囲データの受信を開始してから SO0 が L (Busy)になるまでの時間	CEeb1	-	107 / fcgck	-
MCU がフラッシュメモリ書き込みコマンドの Intel-Hex データの受信を完了してから SO0 が L (Busy)になるまでの時間	CWeb1	-	79 / fcgck	-
MCU がセキュリティ設定コマンドのチェックサムを受信完了してから SO0 が L (Busy)になるまでの時間	CPeb1	-	63 / fcgck	-
MCU が RAM ローダコマンドの Intel-Hex データの受信を完了してから SO0 が L (Busy)になるまでの時間	CLeb1	-	65 / fcgck	-
MCU がフラッシュメモリ読み出しコマンドの読み出しバイト数の下位 8 ビットデータの受信を開始してから SO0 が L (Busy)になるまでの時間	CReb1	-	75 / fcgck	-

表 26-29 SIO タイミング-3

項目	記号	時間 (s)		
		Min.	Typ.	Max.
転送クロック幅 (1 ビット)	CSbit	40 / fcgck	-	-
転送クロック幅 (8 ビット)	CSbyte	320 / fcgck	-	-

26.15.1 SIO転送タイミング




図 26-16 SIO 転送タイミング

26.15.2 リセットタイミング




図 26-17 リセットタイミング

26.15.3 フラッシュメモリ消去コマンド (0xF0)




図 26-18 フラッシュメモリ消去コマンド

26.15.4 フラッシュメモリ書き込みコマンド(0x30)




図 26-19 フラッシュメモリ書き込みコマンド

26.15.5 フラッシュメモリ読み出しコマンド (0x40)




図 26-20 フラッシュメモリ読み出しコマンド

26.15.6 RAMローダコマンド(0x60)




図 26-21 RAM ローダコマンド

26.15.7 フラッシュメモリ SUM 出力コマンド (0x90)




図 26-22 フラッシュメモリ SUM 出力コマンド

26.15.8 製品識別コード出力コマンド (0xC0)




図 26-23 製品識別コード出力コマンド

26.15.9 フラッシュメモリステータス出力コマンド (0xC3)




図 26-24 フラッシュメモリステータス出力コマンド

26.15.10 フラッシュメモリセキュリティ設定コマンド(0xFA)




図 26-25 フラッシュメモリセキュリティ設定コマンド

第 27 章 オンチップデバッグ機能(OCD)

TMP89FW24A は、オンチップデバッグ機能を内蔵しています。当社の RTE870/C1 オンチップデバッグエミュレータを使用することによりオンボード環境でのソフトウェアデバッグ作業を行うことができます。PC 上のデバッガから操作することで、応用プログラムのエミュレーション機能やプログラム修正に有効なデバッグ機能を使用することができます。

本章ではオンチップデバッグ機能を使用するために必要な制御端子や、ターゲットシステムの接続構成についてだけを示します。RTE870/C1 オンチップデバッグエミュレータの詳細な使用方法についてはエミュレータの取り扱い説明書を参照してください。

27.1 特長

TMP89FW24A のオンチップデバッグ機能には以下のようないくつかの特長があります。

- ・ MCU を実装した製品と同等の動作状態でデバッグが可能
- ・ 2 本の通信制御端子でデバッグ機能を実現
- ・ 豊富なオンチップデバッグ機能
 - ブレーク 8 本(1 本はイベントと兼用)
 - 最新 2 分岐をリアルタイムに格納できるトレース機能
 - 実行中のメモリ表示機能/実行中のメモリ書き替え機能
- ・ 内蔵フラッシュメモリの消去、書き込みが可能

27.2 制御端子

オンチップデバッグ機能は、通信用として 2 端子、電源とリセット、モード制御用として 4 本の端子を使用します。オンチップデバッグ機能使用時の端子一覧を表 27-1 に示します。

なお、P20, P21 ポートはオンチップデバッグ機能の通信制御端子として使用されるため、RTE870/C1 オンチップデバッグエミュレータを使用するときは、ポート機能および兼用の UART0, SIO0, LCD セグメント出力機能をデバッグすることはできません。ただし UART0, SIO0 機能は SERSEL<SRSEL2>によって別ポートに割り付けを変更できますので、同通信機能はオンチップデバッグ動作のときも利用可能です。詳しくは入出力ポートの章を参照してください。

表 27-1 オンチップデバッグ機能使用時の端子一覧

端子名 (オンチップデバッグ時)	入出力	機能	端子名(MCU モード時)
OCDCK	出力	通信制御端子(クロック制御)	(注 1)
OCDIO	入力	通信制御端子(データ制御)	
RESET	入力	リセット制御端子	
MODE	入力	モード制御端子	
VDD	電源	2.7 V ~ 5.5 V (注 1)	
VSS	電源	0 V	
P20, P21 以外の入出力ポート	入出力	ターゲットシステムでアプリケーション用に利用可能です。	
XIN	入力	発振子を取り付け自己発振させてください。	
XOUT	出力		

注 1) オンチップデバッグの全機能を利用するには、電源電圧を 2.7 V ~ 5.5 V の範囲で使用する必要があります。2.2 V ~ 2.7 V で使用する場合は一部のデバッグ機能に制限が発生します。詳細はエミュレータの取り扱い説明書を参照してください。

27.3 接続方法

オンチップデバッグ機能を利用する場合は、あらかじめターゲットシステムの特定の端子を外部に接続できるようにしておく必要があります。

RTE870/C1 オンチップデバッグエミュレータとターゲットシステムの接続は、制御用 I/F ケーブルによって行われます。制御用 I/F ケーブルを接続するためのコネクタは当社のアクセサリツールとして用意されていますので、あらかじめターゲットシステム上に同コネクタを実装しておくとオンチップデバッグ機能を容易に利用することができます。

図 27-1 に RTE870/C1 オンチップデバッグエミュレータの接続例を示します。




図 27-1 RTE870/C1 オンチップデバッグエミュレータの接続例

- 注 1) P20, P21 ポートはオンチップデバッグ機能の通信制御端子として使用されるため、RTE870/C1 オンチップデバッグエミュレータを使用するときは、ポート機能および兼用の UART0, SIO0, LCD セグメント出力機能をデバッグすることはできません。エミュレータを切り離し MCU 単体として使用するときは P20, P21 ポートの機能を利用することはできますが、オンチップデバッグ機能を使用するとき、他の部品が通信制御に影響を与える場合ジャンパやスイッチなどで切り離してください。
- 注 2) アプリケーション基板上のリセット制御回路が、オンチップデバッグ機能の制御に影響を与える場合、ジャンパやスイッチ等で切り離してください。
- 注 3) 電源電圧 VDD は必ずターゲットシステム側で用意してください。エミュレータ側に VDD 端子を接続するのは、通信制御端子の電圧レベルをターゲットシステムの電源で生成するためで、エミュレータから電源電圧が供給されるわけではありません。

27.4 セキュリティについて


TMP89FW24A は、第三者の不正なメモリアクセスを禁止するために、「パスワード」および「セキュリティ」の 2 つのセキュリティ機能によってオンチップデバッグ機能の利用を制限することができます。TMP89FW24A に対して「パスワード」を設定すると、以降オンチップデバッグ機能を利用するにはパスワードの認証が必要となります。また「パスワード」と併用して「セキュリティ」を設定すると、オンチップデバッグ機能の利用を一切禁止することも可能です。さらに「オプションコード」を使用すると「セキュリティ」が設定された状態(シリアル、パラレル PROM モードでのアクセス制限を保持したまま)でオンチップデバッグ機能のみ利用を可能にすることも可能です(ただしこの場合パスワード認証は必要です)。

「パスワード」、「セキュリティ」および「オプションコード」の設定方法については、「シリアル PROM モード」の章を参照してください。

第 28 章 端子の入出力回路

28.1 制御端子

TMP89FW24A の制御端子の入出力回路を示します。

制御端子	入出力	回路	備考
XIN XOUT	入力 出力	入出力ポートの章の P0 ポートを参照してください	
XTIN XTOUT	入力 出力	入出力ポートの章の P0 ポートを参照してください	
RESET	入力	入出力ポートの章の P1 ポートを参照してください	
MODE	入力		R = 100 Ω (typ.) ヒステリシス入力

第 29 章 電気的特性

29.1 絶対最大定格

絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの1つの項目も超えることができない規格です。絶対最大定格を超えると、破壊や劣化の原因となり、破裂・燃焼による傷害を負うことがあります。従って、必ず絶対最大定格を超えないように、応用機器の設計を行ってください。


(VSS = 0 V)				
項 目	記 号	端 子	規 格	単 位
電源電圧	V _{DD}		-0.3 ~ 6.0	V
入力電圧	V _{IN1}	P0, P1, P2, P3, P4, P5, P6, P7, P8, P9 (シリーステートポート)	-0.3 ~ V _{DD} + 0.3	V
	V _{IN2}	A _{IN0} ~ A _{IN7} (アナログ入力電圧)	-0.3 ~ A _{VDD} + 0.3	
出力電圧	V _{OUT1}		-0.3 ~ V _{DD} + 0.3	V
出力電流 (1端子当り)	I _{OUT1}	P0, P1, P2, P3, P4, P5 (シリーステートポート、プルアップ抵抗含む)	-10	mA
	I _{OUT2}	P6, P7, P8, P90~P92, P94~P97 (シリーステートポート、プルアップ抵抗含む)	-10	
	I _{OUT3}	P0, P1, P2, P3, P4, P5 (シリーステートポート、プルダウン抵抗含む)	20	
	I _{OUT4}	P6, P7, P8, P90~P92, P94~P97 (シリーステートポート、プルダウン抵抗含む)	20	
出力電流 (全端子総計)	Σ I _{OUT1}	P0, P1, P2, P3, P4, P5 (シリーステートポート、プルアップ抵抗含む)	-25	mA
	Σ I _{OUT2}	P6, P7, P8, P90~P92, P94~P97 (シリーステートポート、プルアップ抵抗含む)	-25	
	Σ I _{OUT3}	P0, P1, P2, P3, P4, P5 (シリーステートポート、プルダウン抵抗含む)	40	
	Σ I _{OUT4}	P6, P7, P8, P90~P92, P94~P97 (シリーステートポート、プルダウン抵抗含む)	40	
消費電力 [Topr = 85 °C]	P _D		250	mW
はんだ付け温度 (時間)	T _{sld}		260 (10 s)	°C
保存温度	T _{stg}		-55 ~ 125	
動作温度	フラッシュメモリの書き込み、 および消去動作を除く	Topr	-40 ~ 85	
	フラッシュメモリの書き込み、 および消去動作時 シリアル PROM モード時		0 ~ 70	

29.2 動作条件


動作条件とは、製品が一定の品質を保って正常に動作する使用条件です。動作条件(電源電圧、動作温度範囲、AC/DC 標準値)から外れる動作条件で使用した場合、誤動作が生じる恐れがあります。従ってご使用の条件に対して、必ず動作条件の範囲を超えないように、応用機器の設計を行ってください。

29.2.1 MCU モード（フラッシュメモリの書き込みおよび消去動作時）

(V _{SS} = 0 V, Topr = 0 ~ 70°C)								
項目	記号	端子	条件	Min	Typ	Max	単位	
電源電圧	V _{DD}		NORMAL1, 2 モード	2.7	-	5.5	V	
高レベル入力電圧	V _{IH1}	MODE 端子	V _{DD} ≥ 4.5 V	V _{DD} × 0.70	-	V _{DD}		
	V _{IH2}	ヒステリシス入力		V _{DD} × 0.75	-			
	V _{IH3}		V _{DD} < 4.5 V	V _{DD} × 0.90	-			
低レベル入力電圧	V _{IL1}	MODE 端子	V _{DD} ≥ 4.5 V	0	-	V _{DD} × 0.30	MHz	
	V _{IL2}	ヒステリシス入力			-	V _{DD} × 0.25		
	V _{IL3}		V _{DD} < 4.5 V		-	V _{DD} × 0.10		
クロック周波数	fc	XIN, XOUT	V _{DD} ≥ 2.7 V	1.0	-	16.0	MHz	
	fosc	内蔵高周波発振器		9.5	10.0	10.5		
	fcgck			0.25	-	16.0		



ギアクロック (fcgck) の周波数範囲





高周波クロック (fc) の周波数範囲

図 29-1 ギアクロック(fcgck)と外部高周波クロック(fc)

29.2.2 MCU モード（フラッシュメモリの書き込みおよび消去動作を除く）


$(V_{SS} = 0 \text{ V}, T_{opr} = -40 \sim 85^\circ\text{C})$									
項目	記号	端子	条件		Min	Typ	Max	単位	
電源電圧	V_{DD}		$f_c = 16.0 \text{ MHz}$	NORMAL1, 2 モード	2.7	-	5.5	V	
			$f_c = 8.0 \text{ MHz}$	IDLE0, 1, 2 モード	1.8	-			
			$f_s = 32.768 \text{ kHz}$	SLOW1, 2 モード SLEEP0, 1 モード		5.5			
			STOP モード		1.8				-
高レベル入力電圧	V_{IH1}	MODE 端子	$V_{DD} \geq 4.5 \text{ V}$			$V_{DD} \times 0.70$	-	V_{DD}	
	V_{IH2}	ヒステリシス入力				$V_{DD} \times 0.75$	-		
	V_{IH3}		$V_{DD} < 4.5 \text{ V}$			$V_{DD} \times 0.90$	-		
低レベル入力電圧	V_{IL1}	MODE 端子	$V_{DD} \geq 4.5 \text{ V}$		0	-	$V_{DD} \times 0.30$	V	
	V_{IL2}	ヒステリシス入力					$V_{DD} \times 0.25$		
	V_{IL3}		$V_{DD} < 4.5 \text{ V}$				$V_{DD} \times 0.10$		
クロック周波数 (内蔵発振)	$fosc$	内蔵高周波発振器	$V_{DD} = 1.8 \sim 5.5 \text{ V}$		9.5	10.0	10.5	MHz	
クロック周波数	fc	XIN, XOUT	$V_{DD} = 2.7 \sim 5.5 \text{ V}$		1.0	-	16.0	MHz	
			$V_{DD} = 1.8 \sim 5.5 \text{ V}$				8.0		
	$fcgck$		$V_{DD} = 2.7 \sim 5.5 \text{ V}$		0.25	-	16.0		
			$V_{DD} = 1.8 \sim 5.5 \text{ V}$				8.0		
	fs	XTIN, XTOUT	$V_{DD} = 1.8 \sim 5.5 \text{ V}$		30.0	-	34.0	kHz	

ギアクロック ($fcgck$) の周波数範囲高周波クロック (fc) の周波数範囲図 29-2 ギアクロック ($fcgck$) と外部高周波クロック (fc)


29.2.3 シリアル PROM モード

 $(V_{SS} = 0 \text{ V}, Topr = 0 \sim 70^\circ\text{C})$

項目	記号	端子	条件	Min	Typ	Max	単位
電源電圧	V_{DD}		NORMAL1, 2 モード	2.7	—	5.5	
高レベル入力電圧	V_{IH1}	MODE 端子	$V_{DD} \geq 4.5 \text{ V}$	$V_{DD} \times 0.70$	—	V_{DD}	V
	V_{IH2}	ヒステリシス入力		$V_{DD} \times 0.75$	—		
	V_{IH3}		$V_{DD} < 4.5 \text{ V}$	$V_{DD} \times 0.90$	—		
低レベル入力電圧	V_{IL1}	MODE 端子	$V_{DD} \geq 4.5 \text{ V}$	0	—	$V_{DD} \times 0.30$	MHz
	V_{IL2}	ヒステリシス入力			—	$V_{DD} \times 0.25$	
	V_{IL3}		$V_{DD} < 4.5 \text{ V}$		—	$V_{DD} \times 0.10$	
クロック周波数	fc	XIN, XOUT	$V_{DD} \geq 2.7 \text{ V}$	1.0	—	16.0	MHz
	fosc	内蔵高周波発振器		9.5	10.0	10.5	
	fcgck			0.25	—	16.0	



ギアクロック (fcgck) の周波数範囲



高周波クロック (fc) の周波数範囲

図 29-3 ギアクロック (fcgck) と外部高周波クロック (fc)

29.3 DC 特性

(V_{SS} = 0 V, Topr = -40 ~ 85 °C)

項目	記号	端子	条件	Min	Typ.	Max	単位
ヒステリシス電圧	V _{HS}	ヒステリシス入力	V _{DD} = 5.5 V V _{IN} = 5.5 V/0 V	-	0.9	-	V
入力電流	I _{IN1}	MODE		-	-	±2	μA
	I _{IN2}	P0, P1, P2, P4, P5, P7, P8, P9		-	-	±2	
入力抵抗	I _{IN3}	RESET, STOP	V _{DD} = 5.5 V, V _{IN} = 0 V	100	220	500	kΩ
	R _{IN2}	RESET プルアップ		30	50	100	
出カリーク電流	I _{LO2}	P0, P1, P2, P3, P4, P5, P6, P7, P8, P90~P92, P94~P97	V _{DD} = 5.5 V, V _{OUT} = 5.5 V/0 V	-	-	±2	μA
高レベル出力電圧	V _{OH}	P0, P1, P2, P3, P4, P5, P6, P7, P8, P9 (除く P93, XOUT, XTOUT)	V _{DD} = 4.5 V, I _{OH} = -0.7mA	4.1	-	-	V
低レベル出力電圧	V _{OL}	P0, P1, P2, P3, P4, P5, P6, P7, P8, P9 (除く P93, XOUT, XTOUT)	V _{DD} = 4.5 V, I _{OL} = 1.6 mA	-	-	0.4	V
低レベル出力電流	I _{OL}	P90~P92, P94~P97, P84~P87	V _{DD} = 4.5 V, V _{OL} = 1.0 V	-	10	-	mA

注 1) Typ. 値は、条件に指定なき場合 Topr = 25°C, V_{DD} = 5.0 V 時の値を示します。注 2) 入力電流 I_{IN3} : プルアップ抵抗による電流を除きます。(V_{SS} = 0 V, Topr = -40 ~ 85 °C)

項目	記号	端子	条件	Min	Typ.	Max	単位
NORMAL1, 2 モード時電源電流	I _{DD}	V _{DD} = 5.5 V V _{IN} = 5.3 V/0.2V fcgck = 16.0 MHz fs = 32.768 kHz (外部高周波クロック動作時)	フラッシュメモリでプログラム動作	-	4.4	7.0	mA
IDLE1, 2 モード時電源電流			RAM でプログラム動作	-	3.5	5.6	
IDLE0 モード時電源電流			フラッシュメモリでプログラム動作	-	3.6	6.0	
NORMAL1, 2 モード時電源電流		V _{DD} = 5.5 V V _{IN} = 5.3 V/0.2V fcgck = 10.0 MHz fs = 32.768 kHz (内部高周波クロック動作時)	RAM でプログラム動作	-	3.0	5.2	
IDLE1, 2 モード時電源電流			フラッシュメモリでプログラム動作	-	2.4	4.6	
IDLE0 モード時電源電流			RAM でプログラム動作	-	1.8	3.9	
SLOW1 モード時 電源電流	V _{DD} = 3.0 V V _{IN} = 2.8 V/0.2 V fs = 32.768 kHz	V _{DD} = 5.5 V V _{IN} = 5.3 V/0.2 V	フラッシュメモリでプログラム動作	-	3.3	3.8	μA
SLEEP1 モード時 電源電流			RAM でプログラム動作	-	2.5	2.8	
SLEEP0 モード時 電源電流			フラッシュメモリでプログラム動作	-	2.7	3.2	
STOP モード時 電源電流			RAM でプログラム動作	-	1.8	2.0	
フラッシュメモリ書き込み、消去、セキュリティプログラム電流	I _{DDEW}	V _{DD} = 5.5 V V _{IN} = 5.3 V/0.2 V	フラッシュメモリでプログラム動作	-	1.8	2.3	
			RAM でプログラム動作	-	1.4	1.6	
		VLTD 使用時 VLTD 禁止時	フラッシュメモリでプログラム動作	-	550	850	mA
			RAM でプログラム動作	Ta=25°C	-	9	
				Ta=85°C	-	-	
			RAM でプログラム動作	Ta=25°C	-	8	
				Ta=85°C	-	-	
			RAM でプログラム動作	-	490	630	
		VLTD 禁止時	RAM でプログラム動作	-	8	60	μA
			RAM でプログラム動作	-	490	620	
			RAM でプログラム動作	-	8	60	
			RAM でプログラム動作	-	10	50	
		VLTD 禁止時	VLTD 使用時	-	8	50	mA
			VLTD 禁止時	-	4.2	-	

注 1) Typ. 値は、条件に指定なき場合 Topr = 25°C, V_{DD} = 5.0 V 時の値を示します。注 2) I_{DD} は、I_{REF} を含まず、周辺回路を動作させた状態の電流です。

- 注3) SLOW2 モードの各電源電流は、IDLE0, IDLE1, IDLE2 モードと同等です。
- 注4) フラッシュメモリでプログラム動作 : SDWCR1<FLSOFF>="0"
- 注5) RAM でプログラム動作 : SDWCR1<FLSOFF>="1"
- 注6) VLTD : 電圧検出回路
- 注7) フラッシュメモリ書き込み、消去、セキュリティプログラム時の温度範囲は 0 ~ 70°C です。

29.4 AD 変換特性

($V_{SS} = 0.0 \text{ V}$, $4.5 \text{ V} \leq V_{DD} \leq 5.5 \text{ V}$, $\text{Topr} = -40 \sim 85^\circ\text{C}$)

項目	記号	条件	Min	Typ.	Max	単位	
アナログ基準電源電圧	V_{AREF}	$V_{DD} = A_{VDD} = V_{AREF} = 5.5 \text{ V}$ $V_{SS} = A_{VSS} = 0.0 \text{ V}$	AVDD-1.0	-	A_{VDD}	V	
アナログ制御回路電源電圧	A_{VDD}		V_{DD}				
アナログ基準電源電圧範囲(注 4)	ΔV_{AREF}		3.5	-	-		
アナログ入力電圧範囲	V_{AIN}		V_{SS}	-	V_{AREF}		
アナログ基準電源電圧電流	I_{REF}	$V_{DD} = A_{VDD} = V_{AREF} = 5.5 \text{ V}$ $V_{SS} = A_{VSS} = 0.0 \text{ V}$ $V_{DD} = A_{VDD} = 5.0 \text{ V}$, $V_{SS} = A_{VSS} = 0.0 \text{ V}$ $V_{AREF} = 5.0 \text{ V}$	-	0.6	0.76	mA	
非直線性誤差			-	-	± 2	LSB	
ゼロ誤差			-	-	± 2		
フルスケール誤差			-	-	± 2		
総合誤差			-	-	± 2		

($V_{SS} = 0.0 \text{ V}$, $2.7 \text{ V} \leq V_{DD} < 4.5 \text{ V}$, $\text{Topr} = -40 \sim 85^\circ\text{C}$)

項目	記号	条件	Min	Typ.	Max	単位	
アナログ基準電源電圧	V_{AREF}	$V_{DD} = A_{VDD} = V_{AREF} = 4.5 \text{ V}$ $V_{SS} = A_{VSS} = 0.0 \text{ V}$	AVDD-1.0	-	A_{VDD}	V	
アナログ制御回路電源電圧	A_{VDD}		V_{DD}				
アナログ基準電源電圧範囲(注 4)	ΔV_{AREF}		2.5	-	-		
アナログ入力電圧範囲	V_{AIN}		V_{SS}	-	V_{AREF}		
アナログ基準電源電圧電流	I_{REF}	$V_{DD} = A_{VDD} = 2.7 \text{ V}$ $V_{SS} = A_{VSS} = 0.0 \text{ V}$ $V_{AREF} = 2.7 \text{ V}$	-	0.49	0.62	mA	
非直線性誤差			-	-	± 2	LSB	
ゼロ誤差			-	-	± 2		
フルスケール誤差			-	-	± 2		
総合誤差			-	-	± 2		

($V_{SS} = 0.0 \text{ V}$, $2.2 \text{ V} \leq V_{DD} < 2.7 \text{ V}$, $\text{Topr} = -40 \sim 85^\circ\text{C}$)

項目	記号	条件	Min	Typ.	Max	単位	
アナログ基準電源電圧	V_{AREF}	$V_{DD} = A_{VDD} = V_{AREF} = 2.7 \text{ V}$ $V_{SS} = A_{VSS} = 0.0 \text{ V}$	AVDD-0.5	-	A_{VDD}	V	
アナログ制御回路電源電圧	A_{VDD}		V_{DD}				
アナログ基準電源電圧範囲(注 4)	ΔV_{AREF}		2.5	-	-		
アナログ入力電圧範囲	V_{AIN}		V_{SS}	-	V_{AREF}		
アナログ基準電源電圧電流	I_{REF}	$V_{DD} = A_{VDD} = 2.2 \text{ V}$ $V_{SS} = A_{VSS} = 0.0 \text{ V}$ $V_{AREF} = 2.2 \text{ V}$	-	0.29	0.37	mA	
非直線性誤差			-	-	± 4	LSB	
ゼロ誤差			-	-	± 4		
フルスケール誤差			-	-	± 4		
総合誤差			-	-	± 4		

注 1) 総合誤差は量子化誤差を除いたすべての誤差を含み、理想変換直線に対する最大の隔たりとして定義します。

注 2) 変換時間は電源電圧範囲によって推奨値が異なります。

注 3) AIN 入力端子への入力電圧は $V_{AREF} \sim V_{SS}$ 範囲内でご使用ください。範囲外の電圧が入力されると、変換値が不定となり、他のチャネルの変換値にも影響を与えます。

注 4) アナログ基準電源電圧範囲: $\Delta V_{AREF} = V_{AREF} - V_{SS}$

注 5) AD コンバータを使用しない場合でも、 A_{VDD} 端子は必ず V_{DD} レベルに固定してください。

29.5 パワーオンリセット回路特性




図 29-4 パワーオンリセットの動作タイミング

注) 電源電圧 (V_{DD}) 変動によってはパワーオンリセット回路が完全な動作をしないことがありますので、機器設計時には電気的特性を参照の上、十分な考慮が必要です。

($V_{SS} = 0 \text{ V}$, $\text{Topr} = -40 \sim 85^\circ\text{C}$)

記号	項目	Min	Typ.	Max	単位
V_{PROFF}	パワーオンリセット解除電圧	-	1.5	-	V
t_{PWUP}	リセット解除後のウォーミングアップ時間	-	$102 \times 2^9 / f_{osc}$	-	s
$t_{cp}y$	シャドウ RAM コピー時間	-	$3072 / (f_{cgck} \times 4)$	-	s
t_{VDD}	電源立ち上がり時間	-	-	5	ms

注 1) ウォーミングアップカウンタの入力クロックに発振回路から出力されるクロックを使用します。発振回路が安定するまで発振周波数が安定しないため、ウォーミングアップ時間には誤差を含みます。

注 2) $t_{VDD} < t_{PWUP}$ となるように電源電圧を立ち上げてください。

29.6 電圧検出回路特性




図 29-5 電圧検出回路の動作タイミング

注) 電源電圧 (V_{DD}) 変動によっては電圧検出回路が完全な動作をしないことがありますので、機器設計時には電気的特性を参照の上、十分な考慮が必要です。

($V_{SS} = 0 \text{ V}$, $T_{opr} = -40 \sim 85^\circ\text{C}$)

記号	項目	Min	Typ.	Max	単位
t_{VLTOFF}	電圧検出回路解除応答時間	–	150	300	us
t_{VLTON}	電圧検出回路検出応答時間	–	40	60	
t_{VLTPW}	電圧検出回路検出最小パルス幅	10	–	–	

29.7 16ビットタイマカウンタ(TCB)特性

(V_{SS} = 0 V, Topr = -40 ~ 85°C)

項目	記号	条件		Min	Typ.	Max	単位
TCB0 端子入力パルス幅	t _{TCB0}		NORMAL1,2 モード IDLE1, 2 モード	2 / f _{cgck}	-	-	s
			SLOW1, 2 モード SLEEP1 モード	2 / f _s	-	-	

29.8 LCD 特性

(V_{SS} = 0 V, Topr = -40 ~ 85°C)

項目	記号	端子	条件	Min	Typ	Max	単位
動作電圧	V _{DD}			1.8	-	5.5	V
LCD 駆動用電源端子	V _{LC}	VLC 端子	表示 Enable 時	2.2	-	V _{DD}	V
			表示 Blanking 時	1.8	-	V _{DD}	V
内蔵ブリーダ抵抗値	R _{H1}			375	500	625	kΩ
	R _{H2}			150	200	250	
	R _L			15	20	25	

注 1) LCD 駆動用電源端子 V_{LC} が 2.2 V を下回る場合は LCD を表示 Blanking (消灯)にしてください。注 2) R_{H1}, R_{H2} : 高抵抗注 3) R_L : 低抵抗

29.9 AC 特性

29.9.1 MCU モード (フラッシュメモリの書き込みおよび消去動作時)

($V_{SS} = 0 \text{ V}$, $V_{DD} = 2.7 \text{ V} \sim 5.5 \text{ V}$, $\text{Topr} = 0 \sim 70^\circ\text{C}$)

項目	記号	条件	Min	Typ.	Max	単位	
マシンサイクルタイム	t_{cy}	NORMAL1, 2 モード時	0.0625	–	4	μs	
		IDLE0, 1, 2 モード時					
		SLOW1, 2 モード時	117.6	–	133.3		
		SLEEP0, 1 モード時					
高レベルクロックパルス幅	t_{WCH}	外部高周波クロック動作 (XIN 入力) $f_c = 16.0\text{MHz}$ 時	–	31.25	–	ns	
低レベルクロックパルス幅	t_{WCL}						
高レベルクロックパルス幅	t_{WSH}	外部低周波クロック動作 ($XTIN$ 入力) $f_s = 32.768 \text{ kHz}$ 時	–	15.26	–	μs	
低レベルクロックパルス幅	t_{WSL}						

29.9.2 MCU モード (フラッシュメモリの書き込みおよび消去動作を除く)

($V_{SS} = 0 \text{ V}$, $V_{DD} = 2.7 \text{ V} \sim 5.5 \text{ V}$, $\text{Topr} = -40 \sim 85^\circ\text{C}$)

項目	記号	条件	Min	Typ.	Max	単位	
マシンサイクルタイム	t_{cy}	NORMAL1, 2 モード時	0.0625	–	4	μs	
		IDLE0, 1, 2 モード時					
		SLOW1, 2 モード時	117.6	–	133.3		
		SLEEP0, 1 モード時					
高レベルクロックパルス幅	t_{WCH}	外部高周波クロック動作 (XIN 入力) $f_c = 16.0\text{MHz}$ 時	–	31.25	–	ns	
低レベルクロックパルス幅	t_{WCL}						
高レベルクロックパルス幅	t_{WSH}	外部低周波クロック動作 ($XTIN$ 入力) $f_s = 32.768 \text{ kHz}$ 時	–	15.26	–	μs	
低レベルクロックパルス幅	t_{WSL}						

($V_{SS} = 0 \text{ V}$, $V_{DD} = 1.8 \text{ V} \sim 5.5 \text{ V}$, $\text{Topr} = -40 \sim 85^\circ\text{C}$)

項目	記号	条件	Min	Typ.	Max	単位	
マシンサイクルタイム	t_{cy}	NORMAL1, 2 モード時	0.125	–	4	μs	
		IDLE0, 1, 2 モード時					
		SLOW1, 2 モード時	117.6	–	133.3		
		SLEEP0, 1 モード時					
高レベルクロックパルス幅	t_{WCH}	外部高周波クロック動作 (XIN 入力) $f_c = 8.0 \text{ MHz}$ 時	–	62.5	–	ns	
低レベルクロックパルス幅	t_{WCL}						
高レベルクロックパルス幅	t_{WSH}	外部低周波クロック動作 ($XTIN$ 入力) $f_s = 32.768 \text{ kHz}$ 時	–	15.26	–	μs	
低レベルクロックパルス幅	t_{WSL}						

29.9.3 シリアル PROM モード

($V_{SS} = 0 \text{ V}$, $V_{DD} = 2.7 \text{ V} \sim 5.5 \text{ V}$, $\text{Topr} = 0 \sim 70^\circ\text{C}$)

項目	記号	条件	Min	Typ.	Max	単位	
マシンサイクルタイム	t_{cy}	NORMAL1, 2 モード時	0.0625	–	4	μs	
		IDLE0, 1, 2 モード時					
		SLOW1, 2 モード時	117.6	–	133.3		
		SLEEP0, 1 モード時					
高レベルクロックパルス幅	t_{WCH}	外部高周波クロック動作 (XIN 入力) $f_c = 16.0\text{MHz}$ 時	–	31.25	–	ns	
低レベルクロックパルス幅	t_{WCL}						
高レベルクロックパルス幅	t_{WSH}	外部高周波クロック動作 ($XTIN$ 入力) $f_s = 32.768\text{kHz}$ 時	–	15.26	–	μs	
低レベルクロックパルス幅	t_{WSL}						


29.10 フラッシュ特性

29.10.1 書き込み特性

($V_{SS} = 0 \text{ V}$, $\text{Topr} = 0 \sim 70^\circ\text{C}$)

項目	条件	Min	Typ.	Max.	単位
フラッシュメモリ消去/書き込み保証回数		–	–	100	回
フラッシュメモリ書き込み時間	1 Page (128 バイト)あたり	–	1.25	3	
フラッシュメモリ消去時間	Chip Erase	–	400	1000	ms
	Sector Erase	–	100	250	

29.11 発振条件



- 注 1) 発振の安定には、発振子の位置、負荷容量等を適切にする必要があります。これらは、基板パターンにより大きな影響を受けます。よって安定した発振を得るために、ご使用される基板での評価をされるようお願いいたします。
- 注 2) (株)村田製作所の発振子は、型番・仕様の切り替えが隨時行われております。詳細につきましては、下記アドレスの同社ホームページをご参照ください。 <http://www.murata.co.jp/>


29.12 取り扱い上のご注意

- ブラウン管などの高電界のかかるところで使用する場合は、正常動作を保つためにパッケージを電気的にシールドすることを推奨します。

第 30 章 外形寸法


QFP80-P-1420-0.80M Rev 02

Unit: mm



LQFP80-P-1212-0.50F

Unit:mm



製品取り扱い上のお願い

- ・本資料に掲載されているハードウェア、ソフトウェアおよびシステム（以下、本製品という）に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- ・文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- ・当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- ・本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、電力機器、金融関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口までお問い合わせください。
- ・本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- ・本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- ・本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- ・別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- ・本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- ・本製品のRoHS適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。

