

**ハイパワーデバイス
圧接型 IEGT
(PPI:Press Pack IEGT)
アプリケーションノート**

目次

1. IEGT の構造と特長	4
1.1. 圧接型 IEGT (PPI : Press Pack IEGT)	4
1.2. IEGT の構造と特長	5
1.3. IGBT の断面構造と高耐圧化への問題点	6
1.4. IEGT のゲート構造の特長と IE 効果の適用	6
2. 用語と特性	7
2.1. 特性データの意味	8
2.2. 各データの見方	8
2.3. 絶対最大定格	15
2.4. 電気的特性	16
3. 半導体製品採用に当たって	18
3.1. IEGT 素子選定	18
3.2. 静電気対策 及び ゲート保護	19
3.3. 保護回路の設計	20
3.4. 放熱設計	20
3.5. ドライブ回路の設計	20
3.6. 実装上の注意事項	21
3.7. 保管・運搬上の注意事項	21
3.8. 信頼性上からの注意事項 (寿命設計)	21
3.9. その他 実使用上の注意事項	22
4. 保護回路の設計方法	23
4.1. サージ電圧保護	23
4.2. サージ電圧発生例(ダイオードの小電流の逆回復)	24
4.3. 短絡保護	25
4.4. 放熱理論	26
4.4.1. 熱等価回路	26
4.4.2. 損失計算	27
4.4.3. ジャンクション温度のパルス応答	27
4.4.4. 放熱フィン設計	29

4.4.5. 圧接状態の確認	30
4.4.6. 圧接型 IEGT の最大許容印可パワー	31
4.4.7. 圧接型 IEGT の印可パワーと TFT 耐量	31
5. ゲートドライバ回路設計	32
6. アプリケーションの適用	33
6.1. 直流送電変換機	33
6.2. 静止型無効電力補償装置(SVC: Static Var Compensator)	34
6.3. 中電力以上のインバータ装置(Medium Voltage Inverter)	34
7. 信頼性に関する情報	34
7.1. 概要	34
7.2. パワーデバイスの信頼性	35
7.3. 宇宙線耐量について	36
7.4. SCFM (Short Circuit Failure Mode)	36
7.5. 代表的な信頼性試験	38
7.6. 圧接型素子の信頼性要件	39
7.7. 圧接型素子の熱疲労モード	40
7.8. 圧接型素子の故障モード	40
8. トラブル発生時の対応	40
製品取り扱い上のお願い	43

1. IEGT の構造と特長

1.1. 圧接型 IEGT (PPI : Press Pack IEGT)

圧接型 IEGT は IEGT(Injection Enhanced Gate Transistor:電子注入促進型絶縁ゲートトランジスタ)を内蔵したハイパワーデバイスです。図 1.1 は圧接型 IEGT の構造図です。全ての電氣的な接続を圧接により実現しています。ワイヤボンディングによる接続は使用していないため、熱疲労に対する高い信頼性が期待できます。万一、製品が電氣的に故障破壊した場合でも、電極のコレクタとエミッタ間は短絡状態となるため、多数の直列接続で使用していれば、装置の運転を継続することができます。両面放熱構造の採用で、コレクタ側、エミッタ側の両面冷却も可能です。また、セラミックスと金属による気密封止構造により高い耐候性を持ち、冷却液に直接浸漬させることができるので効率のよい冷却も可能です。圧接型 IEGT の特長として以下があげられます。

- 電氣的接続・放熱は圧接により実現
IEGT チップを同一平面状に配置し、上下からチップを個別にモリブデン板で均一に圧接しています。チップのコレクタとエミッタの電極は、このモリブデン板を介して、それぞれコレクタとエミッタの銅電極に機械的圧接力で接触させ、電氣的接続と放熱を行います。
- 気密封止構造による高信頼性
不活性ガスをデバイス内部に気密封止して電極表面の酸化による劣化を防ぎ、環境的に高い信頼性を実現しています。
- 優れた並列動作技術
並列接続された多数の IEGT チップが、スイッチング時に互いに干渉して発振しないように、ゲート基板内の配線を最適化して均一動作させています。
- 破裂を抑えるパッケージ構造
IEGT チップをガイドする樹脂フレーム構造により、チップがスイッチング動作によって破壊溶融しても、パッケージが破裂しにくい構造となっています。

PPI:4.5kV/2.1kA(All IEGT)




図 1.1 圧接型 IEGT の構造

1.2. IEGT の構造と特長

IEGT(Injection Enhanced Gate Transistor:電子注入促進型絶縁ゲートトランジスタ)は、電圧駆動で大電流を制御できるパワーデバイスです。IGBT(Insulated Gate Bipolar Transistor: 絶縁ゲート型トランジスタ)を高耐圧化すると急激にオン電圧が増大する問題を、IEGT ではエミッタ側の素子構造を最適化することによって、低オン電圧特性を実現しています。IEGT のベースとなる n チャネル IGBT の基本構造と等価回路を図 1.2 に示します。構造は MOSFET と類似であり、MOSFET が $n^+ - n^-$ 基板を使用しているのに対し、 $p^+ - n^+ - n^-$ 基板を採用していることです。したがって基板以降の製造プロセスは基本的には MOSFET と類似プロセスです。等価回路上、PNP-NPN トランジスタ結合によるサイリスタが形成されていますが、構造図に示すように NPN トランジスタのベースとエミッタは Al 配線で短絡し、できる限り動作しないよう設計され、IGBT の基本動作には無関係です。したがって n チャネル IGBT の等価回路および動作機構は、n チャネルエンハンスメント MOSFET を入力段に、PNP トランジスタを出力段に配した MOS 入カインバーテッドダーリントンと同じです。

IGBT の特徴は、等価回路から説明される動作だけでなく、MOSFET と PNP トランジスタがモリシック構成であることによる n^- 層の伝導度変調が重要です。 $p^+ - n^+$ 層から n^- 層に注入されたホール（少数キャリア）により n^- 層に伝導度変調（MOSFET のドレイン抵抗の減少）が起こります。この伝導度変調機構により MOSFET の高耐圧素子は困難であった低飽和電圧特性が IGBT では得られます。

IGBT の飽和電圧 $V_{ce(sat)}$ を等価回路から見ると、

$$V_{ce(sat)} = V_{BE} + I_{MOS}[R_{N-(MOD)} + R_{ch}]$$

で表されます。また MOSFET と PNP トランジスタ電流の関係は、

$$I_{MOS} = I_{IGBT} / (h_{FE} + 1)$$

で表され PNP トランジスタの h_{FE} は IGBT の飽和電圧—スイッチング特性のトレードオフ関係を大きく左右します。




図 1.2 IGBT の基本構造と等価回路

IEGT の特長は下記のとおりです。高耐圧、低オン抵抗の他、優れた遮断能力と高破壊耐量性を備えているため、機器の省エネ化と小型・効率化に貢献します。産業用ドライブ装置、電力用変換装置など、社会インフラを支えている産業分野で性能を発揮します。複数のパッケージを用意、応用装置の電力容量や負荷特性に合わせて選択が可能です。

- 高耐圧、低オン抵抗
- IGBT 同等の広い安全動作領域（高 di/dt 、 dv/dt 耐量）
- 電圧駆動による駆動回路の簡素化、小型化
- 高速スイッチング動作

1.3. IGBT の断面構造と高耐圧化への問題点

図 1.3 図は、従来の IGBT の断面構造と n⁻ベース中のキャリア分布を示しています。キャリア分布は、コレクタ電極側からエミッタ電極側に近づくにつれて単調に減少しています。高耐圧化のためには、コレクタ・エミッタ間の n⁻ベース領域を広くする必要があるので、キャリアの少ない領域が厚くなり、その抵抗分が増加して電圧降下が増大します。すなわち、オン電圧が大きくなるという問題がありました。

1.4. IEGT のゲート構造の特長と IE 効果の適用

図 1.4 に、IEGT の断面構造とキャリア分布を示します。IGBT に比較して、エミッタ構造を最適化することにより、エミッタ電極へ抜ける抵抗が高くなり、キャリアの抜けが抑制されます。その結果、キャリアの蓄積が起き、n⁻ベースのキャリア分布がエミッタ電極側で増加します。このようにキャリアが注入蓄積されたようにすることを IE 効果（Injection Enhancement Effect）と呼んでいます。このエミッタ側構造の採用により、高耐圧化しても電圧降下の増大を抑えることができるようになりました。また、現在、類似効果がある別構造も開発、採用しています。




図 1.4 IGBT チップ断面構造とキャリア分布




図 1.3 IEGT チップ断面構造とキャリア分布


2. 用語と特性

圧接型 IEGT の特性を ST2100GXH24A と 1500GXHH24 の例にとり、技術資料等に記載されているデータにつき以下説明します。


形式

圧接型 IEGT (PPI) の製品名は次のように構成されています。

IEGT を含む製品



オールダイオード製品



2 項目の文字の意味は下記のとおりです。

3項の文字	最大電圧(V)
FXF	3300
GXH	4500
JX	6000
JXH	6500

IEGT を含む製品の 5 項目の説明の意味は下記のとおりです。

A: IEGT チップを搭載しています。逆並列接続のフリーホイールダイオードは非搭載

R: RC-IEGT チップを搭載しています。

記号無し: 内部に IEGT と逆並列に接続したフリーホイールダイオードを搭載しています。

2.1. 特性データの意味

圧接型 IEGT は、すべて IEGT 内蔵されているタイプ、IEGT とフリーホイールダイオード (FWD) が内蔵されているタイプ、またすべてフリーホイールダイオードが内蔵されているタイプがあります。IEGT、FWD それぞれで素子が ON 状態にあるときの損失を導通損失といい、ON から OFF または OFF から ON 状態に変化する瞬間に発生する損失をスイッチング損失と言います。

導通損失に関係するデータは I_C - V_{CE} 、出力特性、 I_F - V_F です。

スイッチング損失に関係するデータは E_{on-IC} 、 E_{off-IC} 、 E_{rr-IF} 、 $E_{on-RG(on)}$ 、 $E_{off-RG(off)}$ 、 $E_{rr-RG(on)}$ です。

IEGT のドライブ回路の容量設計に必要なデータは C_{ies} 、 C_{oes} 、 $C_{res-V_{CE}}$ 、 V_{GE-Qg} で、ドライブ回路に入力する ON 信号のタイミングに関係するデータは $t_{d(on)}$ 、 t_{on} 、 t_r 、 t_{rr} です。

放熱設計に関係するデータは $R_{th(j-f)-t}$ です。

IEGT の OFF する瞬間に発生するサージ電圧による損失によって破壊するモードに関係するデータは RBSOA で、FWD の逆回復動作時における破壊強度に関係するデータは RRSOA と言います。

2.2. 各データの見方

(1) I_C - V_{CE}

図 2.1 は素子の G-E 間に +15V を印加し素子を ON させた状態で C-E 間に流れる電流 (I_C) と、その際 C-E 間に発生するドロップ電圧 (V_{CE}) の関係を示したデータです。ご使用時の通電電流 I_C とその際のドロップ電圧 (V_{CE}) の積で素子の ON 時の導通損失 (P_{sat}) が計算できます。ご使用の際は素子の温度は上昇するので、適切な温度カーブを使って電力計算にご使用ください。




図 2.1 $I_C - V_{CE}$ 特性例

(2) 出力特性

図 2.2 は I_C - V_{CE} 特性のうち、 $T_j=150^\circ\text{C}$ または $T_j=125^\circ\text{C}$ で G-E 間電圧 (V_{GE}) を振って I_C を可変し C-E 間電圧を測定したものです。ご使用の I_C 条件で、導通損失を下げる為に必要な V_{GE} 電圧を求める為のデータです。




図 2.2 出力特性例

(3) I_F - V_F

図 2.3 は FWD に順方向電流 (I_F) を流した際のアノード-カソード間のドロップ電圧を示すデータです。 I_C - V_{CE} 特性と同様に FWD の導通損失 (P_F) が計算できます。




図 2.3 I_F - V_F 特性例

(4) E_{on} - I_C

図 2.4 は IEGT をスイッチングさせてご使用される場合の回路を簡易的に記載したもので、その場合の各部の波形を簡略化したものが図 2.5 です。




図 2.4 誘導負荷スイッチング測定回路図




図 2.5 タイミングチャート (IEGT 部)

E_{on} は

図 2.4 の素子が ON する際に発生する電力損失で図 2.5 の電流波形 (I_C) と電圧波形 (V_{CE}) の積を E_{on} と記載した期間積分したエネルギーです。また、 E_{on} を I_C 可変して求めたデータが図 2.6 です。ご使用 I_C 時の E_{on} を求め、この値にご使用周波数を掛けるとターンオン損失 (P_{on}) が求められます。




図 2.6 E_{on} - I_C 特性例

E_{off} は図 2.4 の素子が OFF する際に発生する電力損失で図 2.5 の電流波形 (I_C) と電圧波形 (V_{CE}) の積を E_{off} と記載した期間積分したエネルギーです。また、 E_{off} を I_C 可変して求めたデータが図 2.7 です。ご使用 I_C 時の E_{off} を求め、この値にご使用周波数を掛けるとターンオフ電力損失 (P_{off}) が求められます。





図 2.7 E_{off}-I_C特性例

(5) E_{rr}(E_{dsw})-I_F

FWD をスイッチングさせてご使用される場合の各部の波形を簡略化したものが図 2.8 です。

図 2.8 の電流波形 (I_{rr}) と電圧波形 (V_r) の積を E_{rr} と記載した期間積分したエネルギーが E_{rr} で、I_F を可変した際の E_{rr} のデータが図 2.9 です。ご使用 I_F 条件での E_{rr} を求め、この値にご使用周波数を掛けると FWD のスイッチング損失 (P_{rr}) が求められます。



$$E_{rr} = \int I_F \times V_r dt \quad Q_{rr} = \int I_F dt$$

図 2.8 タイミングチャート (FWD 部)




図 2.9 E_{rr}-I_F特性例

(6) $E_{on-RG(on)}$, $E_{off-RG(off)}$, $E_{rr-RG(on)}$

前記 E_{on} 、 E_{off} 、 E_{rr} の測定条件のうち、図 2.4 の $R_{G(on)}$ 、 $R_{G(off)}$ を可変してデータが図 2.10, 図 2.11, 図 2.12 です。IEGT はドライブ回路の R_G を可変することによってスイッチングタイムやスイッチングロスやスイッチング時に発生するサージ電圧が変化しますが、その際、スイッチングタイムとスイッチングロスはサージ電圧と背反の関係にありますので、 R_G を決める際はそれらを考慮して最適値を決定することをお勧めします。




図 2.10 $E_{on-RG(on)}$ 特性例




図 2.11 $E_{off-RG(off)}$ 特性例




図 2.12 $E_{rr-RG(on)}$ 特性例

(7) V_{GE-Qg}

IEGT のゲートドライブ回路を設計する際に必要な入力電荷量に関するデータを図 2.13 示します。この特性はゲート入力電荷量(Q_g)に対するゲート・エミッタ間電圧 (V_{GE}) の変化を示しています。

IEGT を ON するのに必要なゲート容量への充電電荷量を示します。(2)項で求めた V_{GE} になるまでの電荷量 Q_g をこの図から求め、それにスイッチング周波数を掛けるとドライブ回路に必要な電流供給能力が求められます。




図 2.13 V_{GE} - Q_g 特性例

(8) C_{ies} , C_{oss} , C_{res} - V_{CE}

IEGT はゲート-エミッタ間、コレクタ-エミッタ間、コレクタ-ゲート間に接合容量があります。具体的には C_{ies} はゲート-エミッタ間の入力容量、 C_{oes} はコレクタ-エミッタ間の出力容量、 C_{res} はコレクタ-ゲート間の帰還容量です。コレクタ-エミッタ間電圧 V_{CE} を変化させたときの各容量のデータを図 2.14 に示します。 V_{GE} - Q_g 特性と併せてドライブ回路の設計に使用ください。




図 2.14 C_{ies} , C_{oss} , C_{res} - V_{CE} 特性例

(9) $t_{d(on)}$, t_r , $t_{d(off)}$, t_f - I_c , t_{rr} , I_{rr} - I_f

図 2.5 と図 2.8 で定義された項目の電流依存を取得したデータが図 2.15, 図 2.16 です。上下直列接続された IEGT を ON、OFF させる際に、それらを同時に ON すると素子に主電源から過大な貫通電流が流れるので、損失の増大による発熱や、最悪の場合は破壊の可能性がある為、どちらの素子も ON しない休止期間を設ける必要があります。その際の各素子への入力信号のタイミング設計に使用するデータです。




図 2.15 $t_{d(on)}$, t_r , $t_{d(off)}$, t_f - I_c 特性例




図 2.16 t_{rr} - I_{rr} - I_f 特性例

(10) $R_{th(j-f)-t}$

図 2.17 は放熱設計を行う為のデータです。一般に印加時間(t)の間に電力(P_c)が印加された場合のチップの温度上昇 = $R_{th(j-f)}(t) \times P_c$ で示されますが、実際の印加電力の波形は複雑なので、詳細説明は後述致します。 $R_{th(j-f)}$ は圧接型 IEGT のジャンクション(接合)と冷却フィン間の熱抵抗で、導電性サーマルコンパウンドの熱抵抗を含みます。




図 2.15 $R_{th(j-f)-t}$ 特性例

(11) RBSOA

IEGT が ON 状態化から OFF 状態になった際に、回路の浮遊インダクタンスにより素子にサージ電圧が発生します。図 2.18 は OFF の遮断電流とその際に発生するサージ電圧をルーカスで示した場合の、素子が破壊しない領域を示したデータです。ご使用のターンオフ波形のルーカスがこの領域内に入るように設計（回路の浮遊インダクタンスの低減やサージ吸収回路の追加やターンオフ速度の緩和など）頂く必要があります。




図 2.16 RBSOA 特性例

(12) RRSOA

FWD の逆回復動作（図 2.8 参照）時の逆回復電流とその際に素子に発生するコレクタ・エミッタ間電圧のルーカスの安全動作領域を示したデータが図 2.19 です。ご使用時の FWD の逆回復動作時の波形がこの範囲に収まるように設計（回路の浮遊インダクタンス低減やターンオン時間の緩和による di/dt の緩和など）頂く必要があります。




図 2.17 RRSOA 特性例

2.3. 絶対最大定格

絶対最大定格として記載されている値は、いかなる場合も超えてはなりません。また絶対最大定格以内であっても余裕がないご使用条件の場合、信頼性（素子寿命）に影響する場合がありますので、弊社信頼性ハンドブックをご一読頂きご要求寿命に適したデレーティングを実施願います

項目	記号	定義 及び 内容 (保証値は各製品の個別技術資料をご参照ください)
コレクタ・エミッタ間電圧	V_{CES}	ゲート、エミッタ間ゼロバイアス時（ゲート、エミッタ間を短絡した状態）コレクタ・エミッタ間に印加可能な最大電圧。実使用時に発生するサージによる電圧は V_{CES} 値よりも低く個々の素子の RBSOA や RRSOA データを参考にサージ電圧の許容値を決める必要がある。
ゲート・エミッタ間電圧	V_{GES}	コレクタ、エミッタ間ゼロバイアス時（コレクタ、エミッタ間を短絡した状態）でゲート・エミッタ間に印加可能な最大電圧。ただし、 V_{GES} 以下の電圧印加であっても長期間の電圧印加は IEGT のゲート酸化膜の寿命を考慮する必要がある
コレクタ電流	I_C	コレクタ電流に許容される最大直流電流。ただし、素子の電力損失や放熱条件で制限され、最大ジャンクション温度 T_j を超えない条件で使用する必要があります。
	I_{CP}	コレクタ電流に許容される最大パルス電流。ただし、素子の電力損失や放熱条件で制限され、最大ジャンクション温度 T_j を超えない条件で使用する必要があります。
	I_F	内蔵フリーホイールダイオードに許容される最大直流電流。ただし、素子の電力損失や放熱条件で制限され、最大ジャンクション温度 T_j を超えない条件で使用する必要があります。
コレクタ電流	I_{FP}	内蔵フリーホイールダイオードに許容される最大パルス電流。ただし、素子の電力損失や放熱条件で制限され、最大ジャンクション温度 T_j を超えない条件で使用する必要があります。

項目	記号	定義 及び 内容 (保証値は各製品の個別技術資料をご参照ください)
コレクタ許容損失	P_C	1 素子に許容される最大電力損失。ただし、保証値は素子のケース温度 = 25°C に固定できた場合の理想的な理論値であり、実用時の有限放熱条件ではデレーティングしてご使用頂く必要があります。(詳細は放熱設計の説明をご参照ください。)
接合温度	T_j	正常に動作可能なチップ接合部(ジャンクション)温度の最大値。ジャンクション温度は信頼性に影響しますので、設計時の考慮が必要です。詳細は信頼性ハンドブックをご参照願います。
動作接合温度	$T_{j(opr)}$	継続した動作で、正常に動作可能なチップ接合部(ジャンクション)温度の最大値。ジャンクション温度は信頼性に影響しますので、設計時の考慮が必要です。詳細は信頼性ハンドブックをご参照願います。
保存温度	T_{stg}	素子に電気的な負荷を掛けずに保存や輸送する場合の保証温度範囲。

2.4. 電気的特性

項目	記号	定義 及び 内容 (測定条件及び規格値は各製品の個別技術資料をご参照ください)	
静特性	コレクタ・エミッタ間遮断電流	I_{CES}	ゲートとエミッタの電極を短絡し、コレクタとエミッタ間に指定の電圧を印加した際に流れるコレクタ電流値。温度によって増加するため、必要に応じて損失として考慮が必要です。
	ゲート漏れ電流	I_{GES}	コレクタとエミッタの電極を短絡し、ゲートとエミッタ間に指定の電圧を印加した際に流れるゲート電流値ゲート酸化膜の漏れ電流であるため、温度による増加は少ない。
	ゲート・エミッタ間遮断電圧	$V_{GE(off)}$	指定のコレクタ-エミッタ間電圧を印加し、指定のコレクタ電流を流すためのゲート-エミッタ間印加電圧値。この値を超えるサージ電圧がゲート-エミッタ間に発生すると素子が誤 ON する可能性がある為、設計時のサージ電圧の確認が必要です。
	コレクタ・エミッタ間飽和電圧	$V_{CE(sat)}$	ゲート-エミッタ間に指定の電圧を印加しコレクタに指定の電流を流した際のコレクタ-エミッタ間の電圧値。素子の導通損失に影響する重要特性のため、この値が十分低くて安定になるように V_{GES} 以下で電圧を印加する必要がある。
	入力容量	C_{ies}	コレクタ-エミッタ間を交流的に短絡した状態で、コレクタ-エミッタ間とゲート-エミッタ間に指定の電圧を印加した際のゲート-エミッタ間の静電容量値
	出力容量	C_{oes}	コレクタ-エミッタ間を交流的に短絡した状態で、コレクタ-エミッタ間とゲート-エミッタ間に指定の電圧を印加した際のコレクタ-エミッタ間の静電容量値
	帰還容量	C_{res}	エミッタ接地でゲート-エミッタ間に指定の電圧を印加した際のコレクタ-ゲート間の静電容量値。
	順電圧	V_F	IEGT のコレクタ-エミッタ間に逆並列に接続されたフリーホイールダイオードに指定の順バイアス電流を流した際のアノード-カソード間の電圧値。素子の導通損失に影響する重要特性。

項目		記号	定義 及び 内容 (測定条件及び規格値は各製品の個別技術資料をご参照ください)
動特性	ターンオン遅延時間	$t_{d(on)}$	IEGT がターンオンする際にゲート電圧の設定値の 10%時点からコレクタ電流が設定値の 10%になるまでの時間
	上昇時間	t_r	IEGT がターンオンする際にコレクタ電流が設定値の 10%から 90%になるまでの時間
	ターンオン時間	t_{on}	IEGT がターンオンする際にゲート電圧の設定値の 10%時点からコレクタ電流が設定値の 90%になるまでの時間
	ターンオフ遅延時間	$t_{d(off)}$	IEGT がターンオフする際にゲート電圧が設定最大値の 90%時点から、コレクタ電流が設定値の 90%になるまでの時間
	下降時間	t_f	IEGT がターンオフする際にコレクタ電流が設定値の 90%時点から 10%になるまでの時間
	ターンオフ時間	t_{off}	IEGT がターンオフする際にゲート電圧が設定最大値の 90%時点から、コレクタ電流が下降電流の接線上で、最大値の 10%になるまでの時間
	ピーク逆回復電流	I_{rr}	IEGT のコレクタ-エミッタ間に逆並列に接続された FWD の逆回復電流の最小値
動特性	逆回復時間	t_{rr}	IEGT のコレクタ-エミッタ間に逆並列に接続された FWD の逆回復電流が 0A 時点を起点として、最小電流値 (I_{rr})に到達後に再び 0A 戻る I_{rr} の 90%-50%の接線が 0A になるまでの時間
	逆回復電荷量	Q_{rr}	IEGT のコレクタ-エミッタ間に逆並列に接続されたフリーホイールダイオードの逆回復電流が 0A 時点を起点として、最小電流値 (I_{rr})に到達後に再び 0A に戻る逆回復電流が 2%になるまでの FWD の電荷量(逆回復電流と時間の積の積分値)
	ターンオンスイッチング損失	E_{on}	IEGT がターンオンする際にゲート電圧の設定値の 10%時点からコレクタ電圧が設定値の 2%になるまでの時間のコレクタ電流とコレクタ電圧の積の積分値
	ターンオフスイッチング損失	E_{off}	IEGT がターンオフする際にゲート電圧が設定最大値の 90%時点から、コレクタ電流が設定値の 2%になるまでの時間のコレクタ電流とコレクタ電圧の積の積分値
	逆回復損失	E_{rr} (E_{dsw})	IEGT のコレクタ-エミッタ間に逆並列に接続されたフリーホイールダイオードの逆回復電流が 0A 時点を起点として、最小電流値 (I_{rr})に到達後に再び 0A に戻る逆回復電流が 2%になるまでの時間の逆回復電流と FWD に掛かる電圧の積の積分値
	ゲート充電電荷量	Q_g	IEGT をターンオンさせる為にゲートへ供給が必要な充電電荷量。(ターンオフさせる場合は同じ量の放電が必要)
	熱抵抗	$R_{th(j-f)}$	IEGT または FWD の等価回路上の 1 素子でのジャンクション-冷却フィン間の飽和熱抵抗値

3. 半導体製品採用に当たって

3.1. IEGT 素子選定

(1) 電圧定格

IEGT 素子の電圧定格は、適用する装置の入力電源およびその安定度、使用回路定数を考慮する必要があります。目的に応じた素子の選定をお願いします。一般的に定常時は、

- ピーク電圧：素子定格(V_{CES})の 80%以下
- 直流電圧：素子定格 (V_{CES}) の 50~60%

非定常時においても素子定格 (V_{CES}) の 90%以下、で使用されることを推奨しています。インバーター応用時の素子電圧定格と電源電圧 (入力 AC ライン電圧) の関係は次式にまとめられます。

$$\text{素子定格電圧}(V_{CES}) = [\text{入力電圧}] + [\text{サージ電圧}] + [\text{電圧変動分}] + [\text{マージン}]$$

- 入力電圧：交流の場合は $\sqrt{2}$ を掛ける
- サージ電圧：回路インダクタンス等による跳ね上がり分の最大値
- 電圧変動分：電力回生などに伴う電圧上昇分
- マージン：安全係数分

(2) 電流定格

IEGT 素子のコレクタ電流が大きくなると $V_{CE(sat)}$ が上昇し、発生する導通損失が大きくなります。また、同時にスイッチング損失も増大し素子の発熱が大きくなります。

IEGT 素子はその IEGT, FWD の接合部温度 (T_j) が最大接合温度 $T_{j(max)}$ 以下となるように使用する必要があります。この選定を誤ると素子破壊、あるいは長期信頼性の低下を招くことがありますので注意が必要です。

インバーター応用の場合は過負荷が設定されていることも多いため一般的には、

- 定常時：素子定格電流の 50~60%以下
- 非定常時 (最大時)：素子定格電流内 (かつ接合温度も最大接合温度以下)

で使用することを推奨しています。なお、素子規格における 1ms 定格電流(I_{cp})はフリーホイールダイオード逆回復時のリカバリ電流を含むピーク値および各種保護動作時などの事故時を想定した値となっている点に注意願います。(先に記載のとおり最大接合温度を超えるような繰り返しでの使用はできません。)

一般的なインバーター応用時の電流選定は以下の式で考えることができます。

$$\begin{aligned} \text{ピーク電流}(I_p) &= [\text{インバーター容量}] \times [\text{過負荷率}] / [\text{交流電圧}] / \sqrt{3} \times \sqrt{2} \times [\text{電流リップル率}] \\ \text{素子定格電流}(I_c) &= I_p / \text{デレーティング率} \end{aligned}$$

- インバーター容量：出力負荷 (W) / 効率

- 交流電圧 : 実効値

しかしながら定格電流の選定に関しては、装置の運転条件や放熱条件に依存しますので、その装置での発生損失と温度上昇を確認した上で、電流定格の選定をお願いします。

3.2. 静電気対策 及び ゲート保護

IEGT 素子の V_{GE} の保証値は一般的に最大 $\pm 20V$ です(保証値は技術資料に記載されていますので確認願います)。 V_{GES} 保証値を超える電圧が IEGT の G-E 間に印加された場合、IEGT のゲートに不具合を起こす危険があります。G-E 間には保証値を超える電圧が印加されないよう注意、保護をお願いします。

また、IEGT のゲートは静電気などに対しても注意が必要なため取り扱いの際には以下の注意点を守って製品を取り扱うようお願いします。

- (1) IEGT を取り扱う際には、人体や衣服に帯電した静電気をアースバンド等で放電させた上で、接地された導電性マット上で作業をしてください。
- (2) 圧接型 IEGT は端子部に直接触れずに、パッケージ本体を持って取り扱ってください。この時エミッタ、コレクタ銅電極部に汚れ等を付けない様、手袋を着用してください。
- (3) 圧接型 IEGT の電極、端子へ配線部材（ブスバー、ワイヤ、等）を接続、固定する際には(1)と同様、静電気が IEGT に加わらないように、使用材料が帯電しないよう配慮をお願いします。
- (4) IEGT 素子は、銅ワイヤ、銅テープ等の導電性材料で G-E 間を静電対策した状態で出荷されています。この導電性材料は製品の電氣的配線直前に取り外してください。

また、ゲート-エミッタ間がオープン状態でコレクタ-エミッタ間に電圧を印加すると、IEGT が破壊する可能性があります。これはコレクタ電位の変化により図 3.1 に示すように電流 (i) が流れてゲート電位が上昇し、IEGT がオンして、コレクタ電流が流れる事が原因です。

製品が装置に組み込まれたときに、ゲート回路の故障、あるいはゲート回路が正常に動作しない状態（ゲートがオープン状態）で主回路に電圧が印加されると上記の理由により IEGT は破壊することがあります。この破壊防止のためにゲート回路の電源が入っていない状態ではゲート-エミッタ間をショート状態にする、ゲート回路電源が入っていること（ゲート-エミッタ間に負バイアスとなっていること）が確認できないと主回路が加電できないようにする、など保護回路を付加することを推奨します。




図 3.1 G-E 間オープン状態での IEGT の振る舞い

3.3. 保護回路の設計

IEGT 素子は、過電流・過電圧といった異常現象により破壊する可能性があります。これらから素子を保護するためにスナバ回路などの保護回路を付加する場合があります。保護回路は、素子の特性および回路動作を十分に理解した上で、素子の特性にマッチングするように設計することが重要です。このマッチングが取れていないと保護回路が付いていても効果が薄く、希望する結果が得られないことがあります。その一例として、過電流保護をかけるときの遮断時間が長過ぎ SOA を逸脱し破壊、スナバ回路のコンデンサ容量が小さくて過大なスパイク電圧が発生することなどが挙げられます。これら過電流・過電圧保護方法は、第 4 章「保護回路の設計方法」に詳しく説明されていますので、そちらを参照願います。

3.4. 放熱設計

IEGT 素子には、許容できる最大接合部温度 $T_{j(max)}$ が決められており、この温度以下になるような放熱設計が必要です。放熱設計を行なう際には IEGT 素子が適用されるアプリケーション動作を十分に考慮した上での設計をお願い致します。放熱設計が十分でない場合、実機運転中等に素子の許容温度を超え破壊するといった問題が発生する可能性があります。

放熱設計を行なうためには、まず素子の発生損失を算出し、その損失をもとに許容温度以下となるような放熱フィンの選定を行ないます。この点については第 4.4.4 節「放熱フィンの設計」に詳しい記載がしてありますので、そちらを参照願います。

3.5. ドライブ回路の設計

素子の性能を十分に引き出すためにはドライブ回路の設計が重要となります。また、保護回路の設計とも密接にかかわりあっています。

ドライブ回路は、素子をターンオンさせるための順バイアス回路と、素子のオフ状態を安定に保ち、かつターンオフを正確に行うための逆バイアス回路からなり、それぞれの条件設定により素子の特性が変わってきます。また、ドライブ回路の位置、配線方法によっては素子が誤動作するといった問題もできます。

最適なドライブ回路を設計することは非常に重要であり、第 5 章「ゲートドライバ回路設計」に記載してありますので、参照願います。

3.6. 実装上の注意事項

圧接型 IEGT 素子を実装する場合、特に次の事に注意してください。

- (1) 圧接型素子は主電極間に圧力をかけることで全てのコンタクトを取るためこの圧接状態（圧接力、面内の圧接力均一性）が重要となります。また、素子電極面と放熱フィン間には導電性のサーマルコンパウンドを塗布した上で規定の圧接力を印加してください。
- (2) 素子に印加する負荷による温度変化で素子自身が膨張、圧接力が上がるが考えられます。そのような状態でも圧接力が均一に保てるよう皿ばねなどの併用をお願いします。詳細な説明は、第 4 章、第 7 章を参照願います。

3.7. 保管・運搬上の注意事項

保管

- (1) 半導体デバイスを保管しておく場所の温度は 5～35℃、湿度は 45～75%が望ましいです。
- (2) 腐食性ガスを発生する場所や塵埃の多いところは避けてください。素子納入時の包装箱はダンボールが主材のため長期の保管については適しておりません。保管が長期に及ぶ場合は保管用に別の包装を検討願います。
- (3) 急激な温度変化のある所では、半導体デバイス表面に結露が起こることがあります。このような環境を避けて、温度変化の少ない場所に保管してください。
- (4) 保管状態では、半導体デバイスに外力または荷重がかからないようにしてください。特に積み重ねた状態では思わぬ荷重がかかることがあります。
- (5) 半導体デバイスを仮置きなどするときの容器は、静電気を帯びにくいものを選定してください。

運搬

- (1) 素子定格・構造上重量が重いものが多くあります。素子の落下により人体にけがをしないよう注意してください。
- (2) 製品の運搬時に衝撃を与えたり、落下させたりしないでください。
- (3) 多数の半導体デバイスを箱に入れて運搬するときは、接触電極面等を傷つけないようにやわらかいスペーサを素子相互間に入れてください。

3.8. 信頼性上からの注意事項（寿命設計）

一般的にインバーターをはじめとする電力変換装置の運転時には、それに組み込まれている IEGT 素子は温度の上昇と下降が繰り返されます。この温度変化により IEGT 素子は熱ストレスを受けるため、その運転条件に応じた寿命があります。それゆえ装置の要求寿命に対して設計寿命を長く設計する必要があります。

このような寿命設計を行なうためには、IEGT 素子の温度変化を確認し、熱疲労耐量から寿命設計を行なうのが一般的です。寿命設計が十分に考慮されていない場合、要求寿命に対してその寿命が短くなり、信頼性が確保されないといった問題が発生する可能性があります。それゆえ信頼性を踏まえた寿命設計は重要となります。この点については第 7 章「信頼性に関する情報」に詳しく記載していますので、参照願います。

3.9. その他 実使用上の注意事項

- (1) 電気的特性の測定時は適切な圧接状態で測定してください。詳細はデータシートの圧接力の項目、第 4.4.5 節、「圧接状態の確認」を参照ください。
- (2) ドライブ電圧 (V_{GE}) はデバイスの端子部で測定し、所定の電圧が印加されていることをご確認ください (ドライブ回路端で測定すると駆動回路終端に使用するトランジスタ等の電圧ドロップの影響を受けない電圧になりますので、IEGT に所定の V_{GE} が印加されていなくてもその不具合に気がつかず、素子破壊に至るという可能性があります)。
- (3) ターンオン・ターンオフ時のサージ電圧等の測定は製品の電極部で測定してください。
- (4) 製品は絶対最大定格 (電圧, 電流, 温度等) の範囲内でご使用ください。絶対最大定格を超えて使用すると、製品が破壊する場合があります。特に、 V_{CES} を超えた電圧が印加された場合、アバランシェを起こして素子破壊する場合があります。 V_{CE} は必ず絶対最大定格の範囲内でご使用ください。
- (5) 万一の不慮の事故で素子が破壊した場合を考慮し、主回路コンデンサと半導体デバイス間に適切な容量のヒューズまたは故障検出回路を設けて 2 次破壊を防いでください。
- (6) 製品の使用環境を十分に把握し、製品の信頼性寿命が満足できるか検討の上、適用してください。製品の信頼性寿命を超えて使用した場合、装置の目標寿命より前に素子が破壊する場合があります。
- (7) 本製品は熱疲労寿命以下で使用ください。熱疲労寿命には短周期パワーサイクル耐量と TFT (Thermal Fatigue Test) 耐量 (または長周期パワーサイクル耐量) の大きく 2 通りあり、前者が ΔT_j による場合、後者が ΔT_c による場合となります。但し、圧接型デバイスは TFT 耐量のみとなります。これらは、本製品をご使用する際の放熱設計に依存します。接合温度の上昇下降のみではなくケース温度の上昇下降についても十分留意してご使用ください。
- (8) 酸・有機物・腐食性ガス (硫化炭素, 亜硫酸ガス等) を発生する場所での使用は避けてください。酸・有機物・腐食性ガス (硫化炭素, 亜硫酸ガス等) を含む環境下で使用された場合、製品機能・外観などの保証は致しかねます。
- (9) 製品を装置に実装する際などで、圧接電極部に過大な応力を与えないでください。電極部の変形により、均一な圧接状態が維持できずデバイスの破壊などを引き起こす場合があります。推奨圧接力は製品仕様書を参照ください。
- (10) FWD のみ使用し、IEGT を使用しない時 (例えばチョップ回路等への適用時) は、使用しない IEGT の G-E 間に -5V 以上 (推奨 -15V, 最大 -20V) の逆バイアスをかけてください。逆バイアスが不足すると IEGT が FWD の逆回復時の dv/dt によって誤点弧を起こし、破壊する可能性があります。
- (11) ターンオン dv/dt が高いと対向アームの IEGT が誤点弧を起こす可能性があります。誤点弧を起こさない為の最適なドライブ条件 ($+V_{GE}, -V_{GE}, R_G, C_{GE}$) でご使用ください。
- (12) 制御端子に過大な静電気が印加された場合、素子が破壊する場合があります。取り扱い時は静電気対策を実施してください。
- (13) 素子を放熱フィンに取り付ける際には、熱伝導を確保するためのコンパウンド等をご使用ください。また、塗布量が不足したり、塗布方法が不適だったりすると熱伝導性が低下し、信頼性が低下しますので、コンパウンドを塗布する際には、製品全面にコンパウンドが広がっている事を確認してください。(実装した後に素子を取り外すとコンパウンドの広がり具合を確認することができます。)
- (14) 仕様書に記載の外付け抵抗 R_G はスイッチングロスを最小化するための推奨抵抗を記載していますが、最適な R_G は使用される回路構成や使用環境によって変わります。したがって外付け抵抗 R_G の決定に際しては、IEGT 素子が使用される回路構成や使用環境で、スイッチングロス、EMC/EMI、スパイク電圧、サージ電流や

予期しない振動などの特性を十分検討した上で、仕様書に記載の内容から逸脱しないように選定する必要がありますので、ご注意ください。

(15) 本節では主な実用上の注意点を記載していますが、詳細につきましては個々の製品の仕様書に記載の注意、警告内容を遵守いただきますようお願い致します。

4. 保護回路の設計方法

4.1. サージ電圧保護

IEGT のスイッチング時間は数 μs と短いため、高速スイッチングの分野で威力を発揮します。しかし、この高速スイッチング特性のために、回路的な工夫がないとストレーインダクタンス L_s によるサージ電圧が IEGT に印加されます。その大きさ V_{surge} は、

$$V_{\text{surge}} = -L_s \times di/dt + V_{\text{cc}}$$

となります。この値がデータシートに記載の主端子間絶対最大定格電圧より十分小さくなるように主回路設計してください。 V_{surge} の低減方法は di/dt やストレーインダクタンスを小さくすることですが、 di/dt を小さくすることは IEGT の高速スイッチング特性を犠牲にするため、ストレーインダクタンスを低減する必要があります。例えばワイヤの代わりに貼り合わせた銅板を用いると、インダクタンスを大幅に低減させることができます。発生したサージ電圧を低減させるには、スナバ回路を入れることが有効です。

スナバ回路の例

図 4.1 にスナバ回路例を示します。スナバ回路によりサージ電圧を吸収することができますが、IEGT のスイッチング特性、主回路配線構成によりサージ電圧が変わるため、スナバ回路の特性をよく理解した上で回路構成を選択し、実験的に定数を決める必要があります。




図 4.1 スナバ回路例

次に、(c)充電型 RCD スナバについて簡単に解説します。図 4.2 に充電型 RCD スナバとその時のターンオフ波形例を示します。 ΔV_1 は、スナバ回路のインダクタンス L_2 のために吸収できない電圧(サージ電圧)です。つまり、ターンオフ時の $di/dt \times L_2$ で発生するターンオフ電圧です。

C_s は次式より設定します。

$$1/2 \times L_1 \times (I_c)^2 = 1/2 \times C_s \times (\Delta V_2)^2$$

ここで L_1 は主配線のインダクタンス、 L_2 はスナバ回路のインダクタンス、 R_s はスナバ抵抗、 D_s はスナバダイオードです。




図 4.2 充電型 RDC スナバ回路とターンオフ波形例

PN 間に過大なサージ電圧が発生している場合は PN 間にコンデンサが必要です。特に大容量素子では、図 4.1 の (a)PN 間にコンデンサと(c)充電型 RDC スナバ回路が併用されることがあります。

4.2. サージ電圧発生例(ダイオードの小電流の逆回復)

IEGT とフリーホイールダイオード(FWD)を用いた PWM 制御のインバーターなどの応用回路では、FWD に小電流が短時間流れた時、対向側の IEGT がオンして FWD が逆回復するモードがあります。

この時、順方向のキャリア蓄積が少ないためカバリ時 FWD 内の空乏層が急激に広がり、図 4.3 の様な急激なピーク電圧が発生します。これを防ぐには小電流または短時間での動作確認を行い、サージ電圧を少なくすように ゲート抵抗やスナバ回路を工夫する必要があります。また、サージ電圧が発生しにくい FWD を選定することも対処法の一つです。




図 4.3 FWD 小電流の逆回復時のサージ電圧

4.3. 短絡保護

短絡耐量について

IEGT が短絡状態になると IEGT のコレクタ電流が急増するとともに、コレクター・エミッタ間に電源電圧付近の高い電圧が印可されます。短絡時のコレクタ電流は一定の値以下に抑制されますが、IEGT には高電圧・大電流が印加された状態になりますので、可能な限り短時間でこの高電圧・大電流の状態を取り除く必要があります。

しかしながら、IEGT には短絡の状況が発生してから電流を遮断するための時間に制約があります。これは、短絡耐量と呼ばれ、図 4.4 のように短絡電流の流れ始めから破壊に至るまでの時間で規定されます。それゆえ短絡発生時には規定の短絡耐量内で遮断する必要があります。短絡耐量はコレクター・エミッタ間電圧 V_{CE} やゲート・エミッタ間の印加電圧 V_{GE} 、接合温度 T_j などの条件に依存します。

一般に短絡耐量は電源電圧 V_{CC} が高い程、また、接合温度が高い程、小さくなります。なお、各素子の短絡耐量はテクニカルデータをご確認ください。




図 4.4 測定回路図と波形例

短絡保護過電流検出は CT(Current Transformer)や CE 間電圧等で行ない、過電流検出後、速やかにターンオフを行なう。電流検出のみで短絡保護が可能であるが、使用状況によっては、(1) 短絡ターンオン時のサージ電流大、(2) 短絡ターンオフ時のサージ電圧が大きくなる可能性があり、注意が必要です。


(1) 短絡ターンオン時のサージ電流抑制方法の例(図 4.5)

ゲート・エミッタ間電圧が持ち上がると短絡ターンオン時のサージ電流が大きくなり破壊に至る場合がある。サージ電流抑制するにはゲート電圧の持ち上がりを抑制する必要がある、一般的な方法としてゲート・エミッタ間に(16~17V)ツェナーダイオードを挿入する方法がある。

ツェナーダイオードを挿入することでゲート・エミッタ間電圧の持ち上がりが抑制され、サージ電流が抑制される。ただし、ツェナーダイオードの電圧が低過ぎると通常ターンオン/ターンオフ時のゲート電圧が不十分となりターンオン損失/ターンオフ損失を増大させる可能性がある。また、ツェナーダイオードの電圧が高過ぎるとゲート電圧抑制効果が低減するため、波形を確認しながら適切なツェナーダイオードの電圧を選定してください。

赤：ツェナーダイオード挿入した場合の例

黒：ツェナーダイオード挿入していない場合の例



(a) ツェナーダイオード挿入回路図例 (b) ツェナーダイオード挿入有無の短絡波形例

図 4.5 ツェナーダイオード挿入した場合の回路図と波形例

(2) 短絡ターンオフ時のサージ電圧

回路の主配線が長い場合、短絡ターンオフ時のサージ電圧が大きくなり、破壊に至る場合がある。サージ電圧を抑制する方法として、過電流検出またはドライバ回路で $V_{CE(sat)}$ の異常を検出し、ゲート抵抗を大きくする方法やゲート出力電圧を抑制する方法でソフトターンオフさせる方法が一般的にとられる(図 4.6、別回路が必要)。ただし、あらゆる動作モードでのターンオフ動作で、誤検出しないように留意する必要があり、波形を確認しながら適切な短絡保護回路を選定してください。

黒：ソフトターンオフしない場合

赤：過電流検出を行ない、ゲート抵抗を大きくして、ソフトターンオフした場合




図 4.6 ゲート抵抗によるソフトターンオフした場合の短絡波形例

4.4. 放熱理論

4.4.1. 熱等価回路

熱の移動を電流に置き換えると、熱が外部に伝導される経路は電気回路で表すことができます。IEGT のジャンクション部から外気への熱伝導は、この回路から、熱抵抗と熱容量で決まります。図 4.7 は、熱的に定常な状態における放熱等価回路です。




図 4.7 放熱等価回路

ジャンクション部から外気までの全熱抵抗 $R_{th(j-a)}$ は図 4.7 の等価回路から (2) 式で与えられます。

$$R_{th(j-a)} = R_{th(j-c)} + R_{th(c-f)} + R_{th(f-a)} \dots\dots\dots(2)$$

素子での発生損失を P_D とすると、ジャンクション温度 T_j は(3)式で与えられます

$$T_j = \Delta T_j + T_a = P_D \times R_{th(j-a)} + T_a \dots\dots\dots(3)$$

(3) 式で表される T_j がいかなる場合でもデータシートの絶対最大定格 $T_{j(max)}$ を超えないようにフィンの放熱設計をしてください。

4.4.2. 損失計算

素子で発生する損失は式(4)で表すことができます。

$$P_D = P_{ST(IEGT)} + P_{OFF} + P_{ON} + P_{ST(FWD)} + P_{DSW} \dots\dots\dots(4)$$

- $P_{ST(IEGT)}$: IEGT 部の導通損失
- P_{OFF} : IEGT のターンオフ損失
- P_{ON} : IEGT のターンオン損失
- $P_{ST(FWD)}$: ダイオード部の導通損失
- P_{DSW} : ダイオードの逆回復損失

$P_{ST(IEGT)}$ は I_C - V_{CE} カーブ、 $P_{ST(FWD)}$ は I_F - V_F カーブから計算することができます。 P_{OFF} 、 P_{ON} 、 P_{DSW} はそれぞれ E_{on} - I_C 、 E_{off} - I_C 、 E_{dsw} - I_F カーブを用途に合致した回路、ドライブ条件で測定し、計算に用いてください。データシートには代表的なドライブ条件の場合のスイッチング損失カーブが記載されています。いずれの場合も T_j が $T_{j(max)}$ を超えないよう、発生損失に対して余裕を持って放熱設計を行ってください。

4.4.3. ジャンクション温度のパルス応答

一般にパワー半導体の熱インピーダンスは、図 4.8 のような分布定数回路で与えられます。




図 4.8 パワー半導体の熱インピーダンス

通常のパワー半導体では $m = 4$ 程度を考えることにより、ほぼ実際の値に近似することができますが、 C 、 R の値が明確でない場合は T_j の値を算出することは困難です。そこで、一般的には過渡熱抵抗カーブを使用して $T_{j(max)}$ を推定します。

まず単発パルスについて考えます。単発方形波パルス (パルス幅 T_1 、尖頭値 P_0) が印加された場合、パルス幅 T_1 に対する過渡熱抵抗 $R_{th}(T_1)$ を求め、 $T_{j(max)}$ は、(5)式で与えられます。

$$T_{j(max)} = R_{th}(T_1) \times P_0 + T_a \dots \dots \dots (5)$$

インバータ動作ではスイッチングを繰り返すたびに損失がパルス状に発生するので、図 4.9 に示すようにジャンクションの温度変化を生じます。この場合、発生損失を一定周期の方形波パルスで近似し、過渡熱抵抗曲線を使用して温度のピーク値 ($T_{j(max)}$) を推定することができます。

図 4.9 のような周期 $T, T_1 = T_2$ の連続パルスが印加された場合、熱的安定状態において $T_{j(max)}$ は (5) 式で与えられます。パワー半導体の放熱設計においては (5) 式の $T_{j(max)}$ がパワー半導体の絶対最大定格を超えないよう十分注意する必要があります。




図 4.9 パルス損失が印加された場合の温度変化

圧接型 IEGT は素子に熱または機械的ストレスを加えずに十分な放熱効果を得るために、放熱器に素子を取り付ける際は以下の点に注意してください。

- 導電性グリスの塗布
素子とフィン間の熱抵抗改善のために素子とフィン間に導電性グリスを塗布してください。この場合、導電性グリスは薄く均一に塗布してください。非揮発性の導電性サーマルコンパウンドが適しています。(揮発性の導電性グリスを使用した場合、長期的にグリスにクラックが入り、放熱・導電効果が低下します)

- フィンへの取り付け

十分な放熱効果を得るために、素子の電極を直接フィンにマウントしてください。この場合、フィンは電気的接続をとるための電極としても用いられます。

- 冷却システムの選定

素子の発熱量に対して適切な冷却器を選定してください。空冷式の冷却器には安価なアルミフィン、銅ラミネートフィンなどがあります。クランプ治具は絶縁体のチューブで覆って、フィンに触れないようにしてください。圧接力は絶縁体を介して与え、治具がフレームやグラウンドに電気的に接続しないようにしてください。ばねは皿ばねを使います。皿ばねは規定の圧力で飽和するので、温度や気圧が変化しても一定の圧力を保つことができます。

より大きなパワーを扱う場合は、冷却効果の大きい水冷システムが適しています。冷却液で冷却された放熱フィンを圧接型素子の上下に設置し、プレス装置やボルトで素子を規定の圧接力になるまでプレスしてください。図 4.10 に示すように、電極となる水冷式放熱フィンの他に、クランプ治具、ばね（機械的圧力の元になります）、ボール（素子に均一に圧力を伝えるため）が必要です。水冷式冷却システムを使用する場合、電極内部の腐食を防ぎ、放熱フィン間の絶縁を確保するために電気抵抗の高い高品質の水（純水）を使用してください。また、それぞれの放熱フィンの熱抵抗は放熱フィンのメーカーにお問い合わせください。



東芝三菱電機産業システム(株)殿 提供

図 4.10 圧接型素子の水冷式フィンへのマウントの例


4.4.4. 放熱フィンの設計

圧接型 IGBT の最も重要なポイントは均一に圧接することです。放熱フィンを設計する際には以下のことにご注意ください。

- 放熱フィンが図 4.11 のスペックを満たしていること
- 動作中の環境（温度、気圧など）が変化した場合でもトータル圧力が規定値範囲に入っていること。
- 素子の部分的な圧力密度差が平均圧力密度（トータル圧力/圧接面積）の 20% 以下であること(図 4.12 参照)

項目	フィンの圧接面での値
平面度(フィン全体)	10 μ m 以下
平坦度 (Rz)	3 μ m 以下
平行度	100 μ m 以下
硬度 (ピッカース硬度)	100~120

図 4.11 圧接型素子用 Cu 放熱フィンの推奨スペック



基準：内接する六角形内で圧力ばらつき 20%以内

図 4.12 圧力測定システムによる圧力分布の例

4.4.5. 圧接状態の確認

スタックした状態での個々の素子が均一に圧接されていることを確認してください。

圧接素子と放熱フィン間に圧力センサシート等を挿入した状態でスタックした後に荷重を加えて、素子の主電極面における圧力分布を確認する方法があります。圧力センサシートは、圧接型素子の主電極面に加わる圧力に応じた適切な仕様のものを選択してください（図 4.13 参照）。






図 4.13 圧力センサシートの使用法

図 4.14 は、富士フィルム(株)のプレスケール (LW) で確認した実施例です。均一な圧接の基準は、内接する六角形内で圧力ばらつきが 20%以内です。図 4.15 は矢印に圧力抜けのある偏圧接の例です。



基準：内接する六角形内で圧力ばらつき 20%以内

図 4.14 正常な圧接状態



基準外:内接する六角形内で圧力ばらつき 20%以上

図 4.15 圧力抜けがある圧接状態

4.4.6. 圧接型 IEGT の最大許容印可パワー

圧接型 IEGT の最大許容印可パワーは、TFT 耐量(注)によって決まります。印加パワーによって TFT 耐量も変化します。最大許容印加パワーは、 T_j 最大値の制限として 25℃では以下のように算出できます。しかし、実使用で寿命を決めていく TFT 耐量が印加パワーに依存するため、特に、PPI では図 4.16 のような最大許容印加パワーを推奨しています。

(注) TFT(Thermal Fatigue Test)、長周期サーマルサイクリング試験とも呼ぶ。第 3.9 節、「その他実使用上の注意事項(7)」、第 7.5 節、「代表的な信頼性試験」参照

単純な最大許容印加パワーの算出 ($T_c=25℃$ 時) :

$$(T_j \text{最大値} - 25℃) / \text{熱抵抗}[℃/W]$$

最大許容印可パワー (TFT 耐量からの推奨値、下記記載ない製品はお問合せください。)

製品名	IEGT 側(W)	ダイオード側(W)
ST2100GXH24A / ST3000GXH31A	7000	-
ST2000GXH31 / ST2000GXH32	4500	2000
ST1500GXH24	5000	1500
ST1200GXH24A	5000	-
ST750GXH24	2000	750

図 4.14 最大許容印加パワー推奨値

4.4.7. 圧接型 IEGT の印可パワーと TFT 耐量

電極径 125mmφ の ST1500GXH24 の例であるが、図 4.17 に示すとおり、印加パワーをデレーティングすることによって寿命を長くすることができます。




図 4.15 印加パワーと TFT 寿命

5. ゲートドライバ回路設計

ゲートドライバはドライバ IC、フォトカプラ、ハイブリッド IC などを使って、アプリケーションの用途別に設計します。以下設計にあたってのポイントを示します。

ゲート電圧

ゲートドライバを設計する場合、ゲート順バイアスの推奨値は+15V、ゲート逆バイアスの推奨値は-15V です。順バイアス、逆バイアスの電源電圧の変動は±10%以下にしてください。

ゲート抵抗

ゲート抵抗はターンオンの di/dt を調整し、またターンオフ時のサージ電圧を低くするために、実機動作で検証して抵抗値を最適化してください。ゲート抵抗を小さくするとスイッチング損失が小さくなり、抵抗を大きくするとスイッチング損失が増加するため、適切なゲート抵抗値を選定してください。

デッドタイム

IEGT でインバーター回路を構成する場合は、上下アームの短絡を防止するために、デッドタイムを設けてください。デッドタイムとは上下アームの両方にゲートドライバがオフ信号を出力している期間です。デッドタイムは、誤点弧を生じないように実機回路で検証の上適切な値を設定してください

ゲート配線

ゲートドライバから素子までの配線は電磁ノイズなどによる誤動作を防止するため、できるだけ短くしてください。ゲート配線に同軸ケーブルを使用する、縊り線（ツイスト線）を使用するなどの対策で外部からのノイズの影響を減らすことができます。IEGT に印加されるゲート電圧がデータシートに記載のゲート絶対最大定格（20V）を超える場合は、ツェナーダイオードなどで適切な保護をしてください。




図 5.1 ゲートドライブ回路例

Power Integrations、InPower などのメーカーが当社 IEGT 用のゲートドライバを販売しています。図 5.2 は IEGT とドライバ回路の組み合わせの例です。

製品名称 \ ドライバメーカー	Power Integrations	InPower
ST1500GXH24	ISO51251-45	1IPSE1A45-105H

図 5.2 IEGT と各社ドライバ対応表

6. アプリケーションの適用


6.1. 直流送電変換機

直流送電は、洋上などで風力発電した電力を効率的に需要地に運ぶため、発電した交流電力をいったん直流電力に変換して長距離、あるいは海底を送電するときに使用されます。この時、高電圧の変換に直列接続対応、両面冷却の特長を生かした圧接型 IEGT(PPI)が使用されます。また、高電圧、大容量の直流送電のコンバータ(交流を直流に変換)、インバータ(直流を交流に変換)は MMC(Modular Multilevel Converter)の回路方式が多く使用されています。MMC は IEGT スイッチとコンデンサで構成された Sub Module(SM)と呼ばれる単位変換器を構成要素とし、Sub Module が多数直列に接続されたアームで DC-AC および AC-DC 変換を行います。圧接型 IEGT(PPI)は直列接続が容易で SCFM(Short Circuit Failure Mode、第 7.4 節参照)を有することから、MMC に適しています。




洋上風力発電機

■ 海底送電システム



■ MMC(Modular Multilevel Converter)




6.2. 静止型無効電力補償装置(SVC: Static Var Compensator)

電力系統などに設置され、力率改善などの電力の質の向上に用いられる設備です。能動型 SVC には、SVG(Static Var Generator)や STATCOM(Static Synchronous Compensator)などがあり、高電圧大容量の変換デバイスとして直列接続対応、両面冷却の特長を生かした圧接型 IEGT(PPI)が適しています。



変電所

■ SVGインバータ回路




6.3. 中電力以上のインバーター装置(Medium Voltage Inverter)

大容量のインバーター装置には、直列接続対応、両面冷却の特長を生かした圧接型 IEGT(PPI)を推奨します。



電気推進船

■ コンバーター、インバーター回路



7. 信頼性に関する情報

7.1. 概要

工業生産の始まりから、企業においては製品に対する信頼性を高めるため、製品の品質として耐久性、寿命、安全性、サービス性というような形で信頼性が取り上げられてきました。しかし信頼性が組織的に取り上げられるようになったのは1950年代からで、機器の高度化や複雑化、化学プラントや電力システムのようにシステム化の進展にともない、故障による社会的影響や損害の増大をきたすようになり、信頼性が重要な品質特性としてクローズ・アップされてきました。このため、信頼性という抽象的な概念から、もっと定量的な表現を見つけ出し、実際のシステムや製品の信頼性をはかり、改善し、管理するという動きが活発になってきました。JISでは「信頼度」として「アイテムが与えられた条件で規定の期間中、要求された機能を果たす確率」と定義し定量化を図っています。ここでは主に、パワーデバイスの信頼性に関する内容について取り上げます。なお、信頼性の考え方、詳細については東芝デバイス&ストレージ製品信頼性情報ホームページをご確認ください。

<<http://toshiba.semicon-storage.com/jp/design-support/reliability/device.html>>

7.2. パワーデバイスの信頼性

一般にパワーデバイスの故障率は、図 7.1 に示すバスタブカーブの様な形状を示します。素子適用当初の初期故障期、その後の偶発故障期・磨耗故障期となります。パワーデバイスの選定に際しては、適用アプリケーションおよび、故障率カーブの特性を考慮して、素子選定する必要があります。以下に各故障期の詳細について述べます。




図 7.1 半導体製品の故障率の時間経過(バスタブカーブ)

初期故障期間

初期故障は、IEGT や FWD 等チップ内の微細な欠陥等に起因して発生します。弊社では過去の品質トラブル事例を蓄積し、パワーチップ、組立工程等の設計にこれら不具合事例をフィードバックすることによる絶え間ない品質向上活動を実施することで、初期不良品の低減に努めております。しかしながら設計段階での完全な初期不良排除は非常に困難であり、この点を補うべく出荷試験を弊社では実施しております。出荷試験ではスクリーニング・エージング試験を実施することによって、初期故障率の低減に努めております。

偶発故障期間

故障率カーブの偶発故障期は初期故障品が除去されることで、素子単体の故障率はほぼ一定となります。つまり、この期間においてはパワーデバイス適用アプリケーションの動作条件により素子の故障率は変化します。具体的にはパワーデバイスや他の部品などで構成されるシステム全体の使用条件や環境によって変わり、そのシステム固有の信頼度に相当します。つまり、この期間での故障率低減のためには、システムの最悪運転条件において各種特性(過電圧、過電流、過熱等)がデバイスの絶対最大定格を超えないようにする必要があり、これら運転条件が仕様書に記載されている絶対最大定格に対し、デレーティング(一般には電圧は絶対最大定格の 50-60%以下、接合温度は絶対最大定格の 70-80%以下)して使用することおよび、デバイス適用回路・搭載環境条件等と十分にマッチングしている事が肝要となります。

磨耗故障期間

故障率カーブの磨耗故障期は製品の寿命による故障期です。この期間に到達前に製品寿命となるシステム設計が必要です。東芝では以下に示す長期信頼性試験を設計段階で検証し品質確認を行っています。特に圧接型 IEGT の熱疲労破壊モデルについては、第 4.4.6 節に示すように TFT (Thermal Fatigue Test) の破壊モードについて寿命確認を行っています。製品寿命設計に関しては、熱疲労破壊モデルを適用の上、適用システムの動作モードに適した熱疲労破壊耐量内での設計をしてください。

7.3. 宇宙線耐量について

宇宙線によるデバイス破壊

パワーデバイスはブロッキング電圧印可時、自然界に存在する宇宙線（Cosmic Ray）の影響である確率で破壊することが知られています。宇宙線は宇宙から飛来する高エネルギーの粒子（プロトン等）で、地球の大気、磁場と反応して上層大気で二次的な高エネルギー粒子（中性子等）が生成され地上に降り注ぎます。この高エネルギー粒子がデバイスのブロッキング時の空乏層に到達すると、多数の正穴-電子対が発生、最終的には、裏面コレクタ近傍における強電界とインパクトイオン化が、正帰還的に増幅し、デバイスは破壊に至ります。宇宙線破壊の特徴として下記があります。

- (1) 単発的な予期しない破壊。
- (2) デバイスのブロッキング時に発生。
- (3) ブロッキング電圧に比例して発生頻度が増加。
- (4) デバイスの使用環境により発生頻度が影響を受ける。
(デバイスが稼働している標高が高いと発生頻度が増加、コンクリート造建屋内では頻度低減、他)

圧接型 IEGT の宇宙線に対する故障率

図 7.2 に圧接型 IEGT (PPI) の宇宙線耐量 (Fit 率) を示します。宇宙線に対する故障率を低減させるためにはブロッキング電圧（DC 電圧）を低く設定して使用することが有効です。また、標高が高い場所での使用は宇宙線による故障が増加しますので対策（コンクリートの遮蔽等）が必要です。




図 7.2 圧接型 IEGT の宇宙線に対する故障率(参考値)

7.4. SCFM (Short Circuit Failure Mode)

圧接型 IEGT はデバイスが破壊してもショートモードを維持することが可能です。これは SCFM (Short Circuit Failure Mode) と呼び、圧接型 IEGT の優位点の一つです。SCFM を考慮した応用システム例（多数直列接続で使用、他）では、何らかの原因でデバイス破壊が生じて、破壊デバイスはショートモードを維持する為、応用システムの稼働は

他のデバイスで維持され停止することはありません。

図 7.3 は MMC(Modular Multilevel Converter)方式の VSC-HVDC の応用例です。SCFM を実現するためには、圧接型 IEGT の直列接続数に余裕を持たせ、一部のデバイスが破壊しても他のデバイスで定格運転ができるようにシステムの冗長設計(N+1 redundancy)を行います。MMC では通常 10%程度のデバイスを冗長として使用します。




図 7.3 圧接型 IEGT を直列接続した応用例(MMC 方式 VSC-HVDC)

SCFM の安定性

前項の破壊デバイスは SCFM を維持しますが、システムメンテナンスの時期に合わせて交換する必要があります。また、デバイスは交換時期までに安定した SCFM を保つ必要があります。当社の圧接型 IEGT は図 7.4 に示す通りデバイス破壊時からコレクター-エミッタ間抵抗は 1.6mΩ以下でほぼショートモードを維持し、240 時間まで継続することが確認されています。この結果から適切な圧接状態を維持すれば 240 時間以降も安定した SCFM を実現できると考えます。




図 7.4 圧接型 IEGT のデバイス破壊時からのショートモードの維持状態

7.5. 代表的な信頼性試験

図 7.5 に代表的な信頼性試験内容を示します。

分類	試験項目	内容及び試験条件	準拠規格			
			EIAJED-4701	MIL-STD-883	IEC 60749	JESD 22
熱的破壊試験	温度サイクル試験	<p>デバイスが低温と高温の繰り返し環境にさらされた場合の耐性を評価する。</p> <p>試験条件例: Ta = -40°C / 125°C</p> <p>125°C 30分 25°C 5分 -40°C 30分 1サイクル</p>	105	1010.7	Part 25	A104-B
機械的試験	衝撃試験	<p>輸送または使用中に受ける衝撃に対する耐性を評価する。</p> <p>通常試験条件: 構造により試験条件が異なるが、一例として、衝撃加速度 588m/s² パルス: 1ms、波形: 正弦半波 方向: X1、Y1、Y2、Z1方向、回数: 3回</p>	404	2002.3	Part 10	B104-C
	振動試験	<p>輸送中または使用中に受ける振動に対する耐性を評価する。</p> <p>試験は可変周波数振動と一定周波数振動とがあり、通常可変周波数振動を行う。一例として、周波数範囲: 100~1500~100(Hz)、加速度: 200(m/s²)、加速度: 200(m/s²)、掃引の割合: 約4(分) 掃引周波数変化の方法: 対数、総試験時間: 48分</p>	403	2007.2	Part 12	B103-B
	端子強度引張り試験	<p>端子部分(PPIではゲートリード部分)の強度が、その取り付け配線または使用に加えられる力に対して耐えられるかどうかを評価する。試験例として、リードの先端を規定荷重で引っ張り、一定時間(30s)保する。試験後、外観に切断、折損、ゆるみがある場合不良判定とする。</p>	401	2004.5	Part 14	B105-C
寿命試験	高温保存試験	<p>長時間、デバイスが高温下に放置された場合の耐性を評価する。通常試験条件: Ta = Tstg, Max</p>	201	1008.2	Part 6	A103-C
	TFT試験 (Thermal Fatigue Test) または、長周期サーマルサイクリング試験	<p>デバイスに大電力印可のオンとオフを繰り返し、チップの自己発熱と冷却を繰り返す。PPIの場合、圧接素子を構成している各部材と半導体チップの熱膨張差により発生する応力が半導体チップに損傷を与える度合いを評価する。</p>	-	-	-	-
	低温保存試験	<p>長時間、デバイスが低温下に放置された場合の耐性を評価する。通常試験: Ta = Tstg, Min</p>	202	-	-	-
	高温バイアス試験(ゲート)	<p>長時間、デバイスに電気的ストレス、熱的ストレスを加え、その耐性を評価する。通常試験条件: Ta = 85°C, 電源電圧 = 最大電圧定格の85%</p>	102	-	Part 5	A101-B
	高温バイアス試験(コレクタ)	<p>長時間、デバイスに電気的ストレスを加え、その耐性を評価する。通常試験条件: Ta = 25°C, 電源電圧 = 最大電圧定格</p>	102	-	Part 5	A101-B
	室温バイアス試験	<p>長時間、デバイスに電気的ストレスを加え、その耐性を評価する。通常試験条件: Ta = 25°C, 電源電圧 = 最大電圧定格</p>	102	-	Part 5	A101-B

図 7.5 代表的な信頼性試験

7.6. 圧接型素子の信頼性要件

圧接型素子の信頼性は素子の実装方法および動作上のストレス、使用環境上のストレスを加味して取り扱う必要があります。これらは、相互に密接な関係により、高信頼度で使用いただくため、主要なものについて説明します。

● 圧接型素子の実装方法

圧接型素子は主電極間に荷重を加えることにより、電氣的・熱的なコンタクトを得る構造です。スタック実装する際は次の要件に留意してください。

- (1) 素子の主電極面は規定荷重値を均一な圧力で圧接する。圧力バラつき無く圧接するには、スタック荷重部における構成部材(放熱フィン等)の材質や平面度に注意が必要です。通電時では印加負荷により素子自身が膨張し圧力が上昇するため、圧接力が均一に保てるようスタックには皿ばね等を併用してください。
- (2) 良好な熱伝導を確保し、適切な放熱設計を行う。十分な放熱効果を得るために、素子の主電極と放熱フィンとをじかに接触させ、素子の主電極と放熱フィンとの間には導電性のサーマルコンパウンドを塗布してください。また、素子の主電極は必ず両面とも冷却する必要があります。

● 圧接型素子の動作条件

圧接型素子に加味する電圧・電流や機器としての使用環境条件は、信頼度を左右する大きな要因です。目的とする回路に応じて適正な素子選択と回路設計により、動作点を設定しなければなりません。

圧接型素子の故障率は、動作時における温度および最大温度と最小温度の差に著しく影響を受け、高温度および最大温度と最小温度の差が大きくなるにつれて故障率も増加します。圧接型素子では比較的大きな電流、電圧を扱う用途が多く、電力消費も大きくなります。この電力消費は、圧接型素子に発熱をもたらす、特性面および信頼性面において好ましくなく、効率良く放熱する必要があります。

また、回路設計にあたっては、外来のサージ電圧やノイズの重畳が考えられますので素子特性の偏差を考慮して十分な回路マージンと保護回路で、余裕をもたすことができれば、素子の寿命、ひいては機器としての寿命を大幅に延ばすことが可能になります。

圧接型素子を高い信頼度で使用いただくため、絶対最大定格で規定の電圧、電流、電力、温度に対して、デレーティングして使用することを推奨します。しかし、デレーティングは信頼性と経済性を考慮して決める必要があります。

● 圧接型素子の特性バラツキ

製造工程の自動化や製造技術の進歩向上は目覚ましいものがあり、これらの発展と積極的な導入により、品質、信頼性は年々向上の一途をたどっております。しかし、圧接型素子に限らず半導体製品は、形状、構造、寸法が多種多様であり、物理化学的な技術を基に、高精度に制御管理する精密技術の上に成り立っております。このため、わずかな偏差でも特性におよぼす影響は大きく、最新技術を駆使しても、諸特性を均一に保つことは難しいと言えます。動作条件や回路構成によっては、各素子の諸特性に応じて回路配置を考慮する必要もあります。また、圧接型素子では、外囲器内部に複数の半導体チップが並列に組み込まれておりますが、それらの半導体チップの諸特性は同一外囲器内にて合わせ込むことにより、素子単体での信頼性を向上させております。

● 圧接型素子の耐環境性

圧接型素子は気密封止構造による高信頼性を実現しておりますが、有害ガス、塩気、放射線などの雰囲気と直接さらされると特性変動や劣化、シールやリード部分のサビなどの誘起原因になりますので、注意する必要があります。また、素子を高電圧下で使用される場合には、素子外囲器の結露や沿面汚れに注意が必要です。結露や汚れがひどい

場合には素子沿面にて放電し、装置を破壊する場合があります。絶縁を考慮して、素子を油など冷却用媒体の中に浸けて使用することがあります。この場合、素子の現品表示、ゲート・エミッタリードに影響をおよぼすことがありますので、あらかじめ当社窓口までご相談願います。

7.7. 圧接型素子の熱疲労モード

圧接型素子の熱疲労寿命は、使用される動作条件に応じた温度変化(ΔT)に強く依存しています。

圧接型素子では電氣的接続および放熱を圧接構造により実現しているため、熱疲労的に高い信頼性が期待できます。この構造上の特徴により、ワイヤボンディングタイプのパワー半導体素子でいう短周期パワーサイクル耐量による熱疲労寿命の束縛はありませんが、 ΔT に強く依存した TFT (Thermal Fatigue Test) 耐量(または長周期パワーサイクル耐量)は存在します。TFT 耐量による劣化モードは、圧接型素子を構成している銅電極、モリブデン板、半導体チップの熱膨張差による応力が繰り返し発生することより、半導体チップが損傷に至ります。

7.8. 圧接型素子の故障モード

故障の形態を大きく分けると、ショート、オープンおよび劣化に分類されます。

ショート不良の要因の主なものは、1) 過電圧、過電流などのオーバストレスによるもの、2) 劣化が高じてショートに至るもの、3) 電気化学的反応によるもの、等があります。

オープン不良については、一般的なボンディングワイヤを備える半導体製品と異なり、圧接型素子においては構造上の特徴により、オープン不良が発生しにくい素子となっています。

劣化は電氣的特性でみると、耐圧の規格値以下への低下、電流の異常増加、あるいは特性値のドリフトなどいろいろな場合があります。素子は物理的、化学的な技術を基に作られていますので、電圧や電流、温度により素子表面、内部における熱化学的な変化によって変動を起こすものが考えられ、これらが順次増大し規格値を超えてしまうものといえます。その原因としては、1) 製造上の欠陥、2) 設計上の問題、3) 使用上の問題があります。

また、圧接型素子に過大な電流が流れた場合、気密封止構造により外囲器が破裂しにくい構造となっていますが、過電流の大きさによっては外囲器が破裂して周辺器材を損傷することがあります。

8. トラブル発生時の対応

IEGT 素子を各種回路に適用・使用した場合、配線ミス、実装上のミス、制御信号不整合などの異常により素子が異常動作、または破壊することがあります。素子異常動作または破壊が発生した場合、その発生原因を明確にし、対策する必要があります。

素子が破壊した際の要因調査においては図 8.1 のような FTA (Fault Tree Analysis) を元に進めると分かりやすいです。また、破壊した素子を分解、チップの破壊状態を確認することで破壊モードが推定できます。破壊モードの詳細は図 8.2 を参照ください。




図 8.1 FTA の一例

製品が破壊しているかどうかを確認するには、トランジスタカーブトレーサ等の特性測定装置によって IEGT 素子の場合には下記(1)、(2)を、FWD 素子の場合には(3)を測定、確認することで判定できます。

- (1) G-E 間の漏れ電流
- (2) C-E 間の漏れ電流
- (3) A-K 間の漏れ電流

また、カーブトレーサの代わりにテスタ、バッテリーチェッカ等、電圧、抵抗が測定できる装置を使用しても簡易的な故障判定は可能です。









	破壊時点 (可能性 = ◎:大, ○:有, -:対象外)	ターン					ペレット破壊 パターン図	左記補足 (TR=IEGT, D=Diode)	考えられる 電氣的要因、他
		オン	定常 オン	ターン オフ	定常 オフ	他			
1	ターンオフ破壊	-	-	◎	-	-		TR1 枚 CE 短絡、GE 短絡 パターンのセル内で破壊 破壊時のパワーにより破壊痕大き さに差がある。 (チップ選別時含む) 他チップの劣化を伴う場合あり	素子耐量を超えて Vcc、Vcp、Icp が印加された。Ls が過大。 FWD 破壊後の SW による過電流など
2	GE 耐圧不良 1	○	○	○	○	○		TR1 枚以上 GE、または CE 短絡 溶融痕 微小の場合あり	GE 間に定格を超えた電圧印加 (dv/dt による VGE の変動含む) GE オープンで CE 間に電圧印加
3	GE 耐圧不良 2 (主に圧接型素子 の場合)	-	-	-	-	○		TR1 枚以上 ゲート配線つづれ Al 電極はみ出し、別配線との ショート	・過度の繰り返し圧接による配線つづれ ・異物の挟み込み ・片当たり含む過大圧接力による 配線 つづれ、変形
4	CE/AK への過電圧	-	-	-	-	-		TR1 枚以上、または D1 枚以上 チップ終端付近が破壊 (チップコーナ部多い)	IEGT 遮断時、FWD の逆回復時のサー ジ電圧が阻止耐量を超えて印加された
	IEGT	-	-	○	○	○			
	FWD	-	-	○	○	○			
5	逆回復時破壊 (FWD)	◎	-	-	-	-		D1 枚 or 複数で溶融 AK 短絡	過大な VR、IF などによるバックパワー 印 加
6	短時間通電後 逆回復破壊 (FWD)	-	-	◎	-	-		D1 枚 バルクで溶融 AK 短絡	短時間、過大バックパワー印加 (IEGT ターンオフ破壊に伴い相手アーム の FWD として動作している場合、等)
7	宇宙線破壊 (LTDS)	-	-	○	○	○		TR1 枚以上、または D1 枚以上 チップ終端付近、またはバルクの一 部がスポット的に溶融	・Vcc/VR 過大 ・標高が高いなど環境による影響あり。
8	サージ電流破壊 (FWD)	○	○	-	-	○		TR1 枚以上、または D1 枚以上 バルクで大きく溶融。FWD の場合 で逆回復を伴う場合は周辺部分 に複数の溶融痕が発生する場合 あり	・許容サージ電流超を通電 ・IEGT の場合、ラッチ耐量超電流通電

図 8.2 IEGT/FWD チップ破壊パターンと推定破壊モード例

注 1 : 上記主破壊チップの溶融面積が甚大な場合、隣接するチップも耐圧劣化、溶融することがあります。

注 2 : パターン例の図は一部 IEGT/ダイオードを兼ねています。(ダイオードには四角の隅、右上のゲート電極がありま
せん。また、圧接型とモジュール型の IEGT 内ゲート電極位置が本来は違いますがここでは同じにしています。)

製品取り扱い上のお願ひ

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。
本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器（ヘルスケア除く）、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、発電関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社 Web サイトのお問い合わせフォームからお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。

東芝デバイス&ストレージ株式会社

<https://toshiba.semicon-storage.com/jp/>