

TPD7104AF

アプリケーションノート

概要

TPD7104AF は、12 V 電源対応の N チャネル MOSFET 用ハイサイドゲートドライバー IC です。使用する MOSFET は内部のチャージポンプ回路より駆動され、使用条件に最適な MOSFET を選択することにより、小電流から大電流までシステムに最適な仕様のハイサイドスイッチを構成することが可能です。本 IC は、負荷ショート保護機能と診断機能に加えて、電源逆接続保護機能を内蔵しており、システムの安全性向上に貢献します。また、2.9 mm × 2.8 mm の小型面実装パッケージである PS-8 を採用しており、システムの小型化も可能です。

目次

概要	1
目次	2
1. 製品概要	5
2. 応用回路例	5
2.1. 電源リレー部への応用例	5
2.2. 電源逆接続保護部への応用例	6
3. 端子等価回路図	7
4. 各回路の説明	8
4.1. 電源逆接続保護回路	8
4.2. 負荷ショート（過電流）保護回路	8
4.3. チャージポンプ回路	11
4.4. チャージポンプ電圧モニター回路	14
4.5. 過電圧保護回路	14
5. 電気的特性測定回路図	15
6. 用語の説明	20
6.1. 絶対最大定格	20
6.2. 電気的特性	21
7. 評価ボード	23
7.1. 評価ボード外観	23
7.2. 評価ボード回路図	24
7.3. 部品表	24
7.4. 基板レイアウト	25
記載内容の留意点	26
使用上のご注意およびお願い事項	26
使用上の注意事項	26
製品取り扱い上のお願ひ	27

目次

図 2.1	TPD7104AF 電源リレー部に使用時の応用例	5
図 2.2	TPD7104AF 電源逆接続保護部に使用時の応用例	6
図 3.1	V_{DD} 端子等価回路図	7
図 3.2	I_S , R_{ISref} 端子等価回路図	7
図 3.3	OUT 端子等価回路図	7
図 3.4	SUB, GND 端子等価回路図	7
図 3.5	IN 端子等価回路図	7
図 3.6	DIAG 端子等価回路図	7
図 4.1	電源逆接続保護回路	8
図 4.2	負荷ショート検出回路	9
図 4.3	V_{RISref} と V_{ISOC} の関係	9
図 4.4	$V_{RISref} - R_{IS}$	10
図 4.5	負荷ショート時のタイミングチャート	10
図 4.6	チャージポンプ等価回路図	11
図 4.7	チャージポンプ回路動作	12
図 4.8	チャージポンプ回路の各ノードの動作波形	13
図 4.9	チャージポンプ電圧モニター回路図	14
図 4.10	過電圧保護回路	14
図 4.11	過電圧保護回路動作イメージ図	15
図 5.1	消費電流 $I_{DD(off)}$ 測定回路図	15
図 5.2	消費電流 $I_{DD(on)}$ 測定回路図	15
図 5.3	ハイレベル入力電圧 V_{IH} 測定回路図	15
図 5.4	入力電圧 V_{IL} 測定回路図	16
図 5.5	入力電流 I_{IH} 測定回路図	16
図 5.6	入力電流 I_{IL} 測定回路図	16
図 5.7	出力電圧 $V_{OUT1,2}$ 測定回路図	16
図 5.8	出カクランプ電圧 V_{clamp} 測定回路図	17
図 5.9	出力抵抗 R_{SINK} 測定回路図	17
図 5.10	診断出力リーク電流 I_{DIAGH} 測定回路図	17
図 5.11	診断出力電圧 V_{DIAGL} 測定回路図	18

図 5.12	負荷ショート検出電圧 V_{ISOC} 測定回路図	18
図 5.13	R_{ISref} 端子出力電流 $I_{ISref(1),(2),(3)}$ 測定回路図	18
図 5.14	スイッチングタイム t_{on}, t_{off} 測定回路図	19
図 5.15	電源逆接続時出力電流 $I_{REV(1),(2)}$ 測定回路図	19
図 7.1	TPD7104AF 評価ボード外観	23
図 7.2	TPD7104AF 評価ボード回路図	24
図 7.3	TPD7104AF 評価ボードレイアウト図	25

表目次

表 7.1	部品表	24
-------	-----	----

1. 製品概要

車載市場は、年々、進む電子化および電動化により、より高度な制御が必要となる反面、ECU への要求として小型化・安全性の向上がますます重要となってきました。TPD7104AF は、ジャンクションボックス内で使用される半導体リレーやバッテリーラインのロードスイッチなどの用途を対象にした N チャネル MOSFET 用のハイサイドゲートドライバー IC です。システムに最適な N チャネル MOSFET を選択することにより、さまざまな用途のアプリケーションに対応が可能です。また、TPD7104AF は、バッテリーが逆接続された場合でも、IC を保護する電源逆接続保護機能を内蔵しています。2.8 mm x 2.9 mm の小型面実装パッケージである PS-8 に最新の BiCD0.13 μm を適用した高機能な IC チップを搭載することにより、小型の ECU に多くのハイサイドスイッチを搭載する場合、最適な基板レイアウトを実現することが可能となります。

2. 応用回路例

2.1. 電源リレー部への応用例




図 2.1 TPD7104AF 電源リレー部に使用時の応用例

2.2. 電源逆接続保護部への応用例




図 2.2 TPD7104AF 電源逆接続保護部に使用時の応用例

3. 端子等価回路図




図 3.1 V_{DD} 端子等価回路図




図 3.2 IS, R_{ISref} 端子等価回路図




図 3.3 OUT 端子等価回路図




図 3.4 SUB, GND 端子等価回路図




図 3.5 IN 端子等価回路図




図 3.6 DIAG 端子等価回路図

4. 各回路の説明

4.1. 電源逆接続保護回路

TPD7104AFには、バッテリーが逆接続されたときに、GND端子からVDD端子方向に電流が流れ込み、ICが破壊しないように電源逆接続保護回路を内蔵しています。この回路は、IC内部の制御回路のGND（SUB端子に接続）とGND端子の間にNチャネルMOSFETを逆方向に接続しています。電源電圧VDDとGNDが正常な電位にあるときは、VDDを経由して、電源逆接続保護用MOSFETのゲートが駆動されMOSFETはオン状態となります。このとき、IC内部の消費電流はMOSFETのソースからドレインを経由してGND端子に流れます。バッテリーが逆接続されたときには、MOSFETがオフ状態となり、このMOSFETの耐圧によりGND端子からIC内部への電流の流れ込みを防止して、ICを破壊から保護します。電源逆接続保護機能を使用する場合には、SUB端子はオープン状態で使用してください。また、電源逆接続保護回路を使用しない場合には、GND端子とSUB端子をショートして使用してください。なお、電源逆接続保護機能を使用して、バッテリーが逆接続されたときには、外付けのNチャネルMOSFETはオフ状態となります。




図 4.1 電源逆接続保護回路

4.2. 負荷ショート（過電流）保護回路

TPD7104AFは、OUT端子がGNDにショートしたときや、過負荷状態となったときにシステムを保護するための負荷ショート保護回路を内蔵しています。この回路は、IC内部で設定された基準電圧（ $V_{ISOC} = 1.02\text{ V}$ 標準）、または、負荷ショート検出レベル設定端子 R_{ISref} に接続された抵抗に発生する電圧と、負荷ショート検出端子 IS と GND 間に接続された電流検出用抵抗 R_{SHUNT} の電圧を比較して電流検出を行います。負荷ショート検出レベル設定端子 R_{ISref} をオープンで使用すると、基準電圧は IC 内部の負荷ショート検出電圧 $V_{ISOC} = 1.02\text{ V}$ （標準）となります。負荷ショート検出レベル設定端子に抵抗 R_{IS} を接続し、 $R_{IS} \times I_{ISref} (38\ \mu\text{A 標準}) < V_{ISOC}$ となる条件では、 $(R_{IS} \times I_{ISref}) / R_{SHUNT}$ で決定する電流値で負荷ショートを検出します。負荷ショートを検出すると、OUT端子出力を”L”レベルとして、外付けのNチャネルMOSFETをシャットダウンし、DIAGは”L”レベルから”H”レベルに反転し、OUTとDIAGはその状態を保持するラッチ動作をします。ラッチの解除は、入力信号 V_{IN} をいったん、”L”レベルとして、再度、”H”レベルを入力することによりなされます。また、負荷ショート検出回路には、ノイズなどによる誤動作を防止するため、 $1.8\ \mu\text{s}$ （設計値）のフィルター回路が内蔵されており、このフィルター時間に内部回路の伝達時間を加えた遅延時間でDIAG出力や出力電圧は変化します。

なお、負荷ショート検出電流は、式（4-1）と式（4-2）で求められます。

R_{ISref} 端子をオープンで使用するとき

$$\text{負荷ショート電流検出値} = \frac{V_{ISref}}{R_{SHUNT}} \quad \dots (4-1)$$

R_{ISref} 端子に抵抗を接続して使用するとき

$$\text{負荷ショート電流検出値} = \frac{I_{ISref} \times R_{IS}}{R_{SHUNT}} \quad \dots (4-2)$$




図 4.2 負荷ショート検出回路

なお、図 4.3 のように負荷ショート検出値は、 V_{RISref} は小さい値が優先され、 $R_{ISref} \times R_{IS} > V_{ISOC}$ となるような設定のときには、負荷ショート検出の基準電圧値は V_{ISOC} となります。




図 4.3 V_{RISref} と V_{ISOC} の関係




図 4.4 V_{RISref} - R_{IS}




図 4.5 負荷ショート時のタイミングチャート

4.3. チャージポンプ回路

チャージポンプ回路は、外付けの N チャネル MOSFET のゲート駆動用電圧を生成するための昇圧電源回路です。ハイサイドスイッチの場合、N チャネル MOSFET がオンするとソースの電位は、電源電圧にほぼ等しくなり、オン状態を維持させるため、ゲートには電源電圧 + 10 ~ 15 V と電源電圧以上の電圧を印加しなければなりません。この電源電圧以上の電圧を IC 内部に生成する回路がチャージポンプ回路です。TPD7104AF は、図 4.6 のような IC 内に内蔵されたダイオード、コンデンサーおよびインバータ回路で構成される Dickson 方式のチャージポンプ回路を採用しており、昇圧される電圧 $V_{CP(OUT)}$ は、式 (4-3) で求められます。




図 4.6 チャージポンプ等価回路図

$$V_{CP(OUT)} = N \times (V_{REG} - V_F) \quad \cdots (4-3)$$

N : 段数

V_{REG} : 制御回路用電源電圧 (V)

V_F : ダイオードの順方向電圧 (V)

図 4.7 に Dickson 方式のチャージポンプ回路の動作を説明します。ここで、 CLK と \overline{CLK} の電圧振幅は、 V_{REG} と等しいものとします。

動作 1

CLK が "L" レベルのとき、 V_{REG} からダイオード D1 を経由してコンデンサー C1 が充電されて、C1 の両端電圧は $V_{REG} - V_F$ になり、CP1 は $2V_{REG} - V_F$ と $V_{REG} - V_F$ の間で電圧が振れます。

動作 2

CLK が "H" レベルとなり、 CLK が "L" レベルになると、C1 に蓄えられた電荷は、D2 を経由して C2 を充電して、C2 の両端電圧は $2V_{REG} - 2V_F$ になり、CP2 は $3V_{REG} - 2V_F$ と $2V_{REG} - 2V_F$ の間で電圧が振れます。

動作 3

CLK が "L" レベル、 CLK が "H" レベルになると、C2 に蓄えられた電荷は、D3 を経由して C3 を充電して C3 の両端電圧は、 $3V_{REG} - 3V_F$ になり、CP3 は $4V_{REG} - 3V_F$ と $3V_{REG} - 3V_F$ の間で電圧が振れます。

動作 4

CLKが”H”レベル、CLKが”L”レベルになると、C3に蓄えられた電荷はD4を経由してC4を充電してC4の両端電圧は、 $4V_{REG} - 4V_F$ になり、CP4は $5V_{REG} - 4V_F$ と $4V_{REG} - 4V_F$ の間で電圧が振れます。

動作 5

CLKが”L”レベル、CLKが”H”レベルになると、C4に蓄えられた電荷はD5を経由してC5を充電してC5の両端電圧は、 $5V_{REG} - 5V_F$ になり、CP5は $6V_{REG} - 5V_F$ と $5V_{REG} - 5V_F$ の間で電圧が振れます。

動作 6

C5に蓄えられた電荷は、D6を経由して最終的に $6 \times (V_{REG} - V_F)$ に昇圧された電圧で外付けのNチャンネルMOSFETのゲートを駆動します。




図 4.7 チャージポンプ回路動作

このチャージポンプ回路の各ノードでの電圧波形は、図 4.8 のようになっており、 $V_{REG} = 4.7\text{ V}$ 、 $V_F = 0.7\text{ V}$ とすると、式 (4-3) から求められる昇圧電圧は $V_{CP(OUT)} = 24\text{ V}$ となり、図 4.8 の $V_{CP(OUT)}$ とほぼ同じ電圧となっています。




図 4.8 チャージポンプ回路の各ノードの動作波形

4.4. チャージポンプ電圧モニター回路

外来ノイズなどの要因によりチャージポンプ回路で昇圧した電圧が異常に上昇し、外付けの N チャネル MOSFET のゲート・ソース間電圧定格を超えないように TPD7104AF には、チャージポンプ電圧モニター回路を内蔵しています。この回路は、チャージポンプで昇圧した電圧が、電源電圧 $V_{DD} + 15.7\text{ V}$ 以上になると、これ以上電圧が上昇しないようにチャージポンプ回路を停止させます。また、OUT 端子 - SUB 端子間にも、内部素子の保護を目的に 36 V のツェナーダイオードが内蔵されています。




図 4.9 チャージポンプ電圧モニター回路図

4.5. 過電圧保護回路

V_{DD} 端子に過大な電圧が印加されて、IC 内部の制御回路の耐圧を超えないように、 V_{DD} 端子には図 4.10 のようなシリーズレギュレーターが内蔵されています。このシリーズレギュレーターを経由して、後段に接続される制御回路用電源から各制御回路への電源が供給されます。このシリーズレギュレーターの出力電圧は、式 (4-4) で求められます。




図 4.10 過電圧保護回路

$$V_{OUT(reg)} \approx V_Z + V_{BE(Q2)} - V_{BE(Q1)} \quad \cdots (4-4)$$

図 4.11 は本回路の動作イメージ図ですが、電源電圧 V_{DD} が上昇すると、このシリーズレギュレーターの出力電圧は 25 V 程度でクランプされていることが分かります。




図 4.11 過電圧保護回路動作イメージ図

5. 電気的特性測定回路図




図 5.1 消費電流 $I_{DD(off)}$ 測定回路図




図 5.2 消費電流 $I_{DD(on)}$ 測定回路図




図 5.3 ハイレベル入力電圧 V_{IH} 測定回路図




図 5.4 入力電圧 V_{IL} 測定回路図




図 5.5 入力電流 I_{IH} 測定回路図




図 5.6 入力電流 I_{IL} 測定回路図




図 5.7 出力電圧 $V_{OUT1,2}$ 測定回路図




図 5.8 出力クランプ電圧 V_{clamp} 測定回路図




図 5.9 出力抵抗 R_{SINK} 測定回路図




図 5.10 診断出力リーク電流 I_{DIAGH} 測定回路図




図 5.11 診断出力電圧 V_{DIAGL} 測定回路図




図 5.12 負荷ショート検出電圧 V_{ISOC} 測定回路図




図 5.13 R_{ISref} 端子出力電流 $I_{ISref}(1), (2), (3)$ 測定回路図




図 5.14 スイッチングタイム t_{on} , t_{off} 測定回路図




図 5.15 電源逆接続時出力電流 $I_{REV(1),(2)}$ 測定回路図


6. 用語の説明

6.1. 絶対最大定格

用語	記号	説明
電源電圧(DC)	$V_{DD(1)}$	V_{DD} 端子に印加しても IC が破壊、特性劣化および信頼性低下をひき起こさない直流電圧定格。
電源電圧(パルス)	$V_{DD(2)}$	V_{DD} 端子に印加しても IC が破壊、特性劣化および信頼性低下をひき起こさないパルス電圧定格。
電源逆接続	$-V_{DD(3)}$	GND 端子にプラス、 V_{DD} 端子にマイナスの電源を印加しても IC が破壊、特性劣化および信頼性低下をひき起こさない電圧定格。
入力電圧	V_{IN}	V_{IN} 端子に印加しても IC が破壊、特性劣化および信頼性低下をひき起こさない電圧定格。
出力ソース電流	$I_{OUT(-)}$	IC が破壊、特性劣化および信頼性低下をひき起こさない出力端子から流し出し得る電流定格。
出力シンク電流	$I_{OUT(+)}$	IC が破壊、特性劣化および信頼性低下をひき起こさない出力端子から吸い込み得る電流定格。
IS 電圧	V_{IS}	IS 端子に印加しても IC が破壊、特性劣化および信頼性低下をひき起こさない電圧定格。
診断出力(DIAG)電圧	V_{DIAG}	DIAG 端子に印加しても IC が破壊、特性劣化および信頼性低下をひき起こさない電圧定格。
診断出力(DIAG)電流	I_{DIAG}	IC が破壊、特性劣化および信頼性低下をひき起こさない DIAG 端子に流し得る電流定格。
許容損失	P_D	全動作範囲で、IC の破壊などが生じない消費電力の最大許容値。
動作温度	T_{opr}	IC を正常に動作させるための周囲温度範囲。
ジャンクション温度	T_j	IC の動作が許容される接合部温度の最大値。
保存温度	T_{stg}	電圧を印加しない状態で、保存または輸送できる周囲温度範囲。

6.2. 電気的特性

用語	記号	説明
動作電源電圧	$V_{DD(opr)}$	既定のジャンクション温度範囲で、IC の正常な動作および電気的特性が保証されるための電源電圧範囲。
消費電流	$I_{DD(off)}$	既定のジャンクション温度範囲で、入力電圧 V_{IN} を V_{IL} よりも低い電圧に保ち、IC の動作をオフ状態としたときに V_{DD} 端子に流れる電流値。
消費電流	$I_{DD(on)}$	既定のジャンクション温度範囲で、入力電圧 V_{IN} を V_{IH} よりも高い電圧に保ち、IC の動作をオン状態としたときに V_{DD} 端子に流れる電流値。
ハイレベル入力電圧	V_{IH}	既定のジャンクション温度範囲で、内部の制御回路が正常に動作して、外付けの N チャンネル MOSFET がオンとなることを保証する入力端子 V_{IN} の最小電圧。
ローレベル入力電圧	V_{IL}	既定のジャンクション温度範囲で、内部の制御回路が正常に動作して、外付けの N チャンネル MOSFET をオフとなることを保証する入力端子 V_{IN} の最大電圧。
入力電流	I_{IH}	既定のジャンクション温度範囲で、測定条件で規定される電圧を入力端子 V_{IN} に印加したときに V_{IN} に流れ込む電流値。
入力電流	I_{IL}	既定のジャンクション温度範囲で、測定条件で規定される電圧を入力端子 V_{IN} に印加したときに V_{IN} から流れ出す電流値。
ハイレベル出力電圧	V_{OUTH1} V_{OUTH2}	既定のジャンクション温度範囲で、測定条件で規定される電圧、電流を印加したときに、出力端子 OUT に出力される電圧値。
出カクランプ電圧	V_{clamp}	既定のジャンクション温度範囲で、測定条件で規定される電圧を印加したときの、出力端子 OUT の電圧クランプ値。
出力抵抗	R_{SINK}	既定のジャンクション温度範囲で、測定条件で規定される電圧、電流を印加したときの、出力端子 OUT と SUB 端子間の抵抗値。
診断出力リーク電流	I_{DIAGH}	既定のジャンクション温度範囲で、測定条件で規定される電圧を印加したときに、診断出力端子 DIAG に流れるリーク電流値。
診断出力電圧	V_{DIAGL}	既定のジャンクション温度範囲で、測定条件で規定される電圧、電流を印加したときの診断出力端子 DIAG のオン電圧値。
負荷ショート検出電圧	V_{ISOC}	既定のジャンクション温度範囲で、測定条件で規定される電圧を印加したときの、IC 内部の負荷ショート検出基準電圧値。
R_{ISref} 端子出力電流	I_{ISref}	既定のジャンクション温度範囲で、測定条件で規定される電圧を印加したときに、負荷ショート検出レベル設定端子に発生する電圧値。

用語	記号	説明
スイッチングタイム	t_{on} t_{off}	<p>入力電圧の立ち上がり 50 % から出力電圧の立ち上がり $V_{DD} + 4V$ および、入力電圧の立ち下がり 50 % から出力電圧の立ち下がり 1.5 V までの遅延時間。</p>  <p>The diagram illustrates the switching time characteristics. The input voltage V_{IN} is shown as a square wave with a 2.5V step. The output voltage V_{OUT} is shown as a curve that rises from 0V to $V_{DD} + 4V$ during the t_{on} period and falls from $V_{DD} + 4V$ to 1.5V during the t_{off} period.</p>
電源逆接続時出力電流	$I_{REV(1)}$ $I_{REV(2)}$	<p>既定のジャンクション温度範囲で、測定条件で規定される電圧を印加したときに、出力端子 OUT に流れる電流値。</p>

7. 評価ボード

7.1. 評価ボード外観

本製品と、周辺デバイスを実装した評価ボードを準備しています。実負荷でのファンクションや保護診断機能を確認することができます。




図 7.1 TPD7104AF 評価ボード外観

7.2. 評価ボード回路図




図 7.2 TPD7104AF 評価ボード回路図

7.3. 部品表

表 7.1 部品表

No.	item	p/n	maker	spec.	location	PKG	QTY	Note.
1	IC	TPD7104AF	Toshiba	driver IC	U1,U2	PS-8	2	
2		LTC6101HVACS5	LT	sense amp.	U3	TSOT-23	1	
3	Power MOS	XPQR3004PB	Toshiba	Nch/40V	Q1,Q2	L-TOGL	2	
4	R	BVS-M-R0005-1.0	イザバレンヒユツテ	0.5mohm	R1		1	
5				300ohm	R2	1608	1	
6		ERJP03F1003V	Panasonic	100kohm	R3,R5,R8	1608	3	
7		ERJP03F1002V	Panasonic	10kohm	R4,R6,R7,R9,R10,R18	1608	5	
8		ERJ3GEY0R00V	Panasonic	0ohm	R11,R13	1608	2	
9		RR0816Q-510-D	進工業	51ohm	R12,R14	1608	2	
10		3329H	BOURNS	0 - 50kohm	R15	-	1	
11		CR0603-FX-2002ELF	BOURNS	20kohm	R16,R17	1608	2	
12				1kohm	R19	1608	1	
13		C	GRM155B11E103KA01D	Murata	10000pF/25V	C4,C5	1005	2
14	GRM188B31E105KA		Murata	1uF/25V	C6,C7,C8	1608	3	
15	C0603CH1E150J		TDK	15pF/25V	C9	0603	1	
16				100nF	C10	1608	1	
17	TP	ST2-2-2			TP1~TP8		8	
18	D	CRZ16	Toshiba	16V Zdi	D1,D2,D3,D4	S-FLAT	4	
19		CMG06A	Toshiba	400V/1A	D5	M-FLAT	1	
20		CMZ27	Toshiba	27V/1W	D6,D7	S-FLAT	2	
21		1SS352	Toshiba	80V/100mA	D8,D9,D10,D11	SOD-323	4	
22	terminal	OP-486	オサダ	40A DC max	T1,T2,T3,T4		4	
23	ジャンパ	XJ8T	Omron	2極/2.54mm	SW1,SW2,SW3	-	3	

7.4. 基板レイアウト




図 7.3 TPD7104AF 評価ボードレイアウト図

記載内容の留意点

1. ブロック図

ブロック図内の機能ブロック/回路/定数などは、機能を説明するため、一部省略・簡略化している場合があります。

2. 等価回路

等価回路は、回路を説明するため、一部省略・簡略化している場合があります。

使用上のご注意およびお願い事項

使用上の注意事項

- 絶対最大定格は複数の定格の、どの1つの値も瞬時たりとも超えてはならない規格です。複数の定格のいずれに対しても超えることができません。絶対最大定格を超えると破壊、損傷および劣化の原因となり、破裂・燃焼による傷害を負うことがあります。

製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。

本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器（ヘルスケア除く）、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、発電関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社 Web サイトのお問い合わせフォームからお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。