

スマートゲートドライバカプラ TLP5214A インバータ応用

デザインガイド

RD021-DGUIDE-03

東芝デバイス&ストレージ株式会社



目次

1. 柞	既要	3
1.1.	ターゲットアプリケーション	3
2. J	芯用回路例、部品表	4
2.1.	インバータ応用回路例	4
2.2.	部品表	9
3	インバータ応用回路設計ガイド	13
3.1.	ブランキング時間の設計	. 13
3.2.	IGBT 短絡判断電圧の設計	. 14
3.3.	制御信号の波形整形設計	. 15
3.4.	電流制御用シャント抵抗設計	. 15
3.5.	熱設計について	. 15
4. \$	製品概要	21
4.1.	概要	. 21
4.2.	外観と端子配置	.21
4.3.	内部回路ブロック図	. 23
44	直理植表	23



1. 概要

FA市場のACサーボや汎用インバータ、太陽光・風力発電市場のパワーコンディショナのインバータ等では、安定動作・高い信頼性を確保することが重要となります。

インバータ回路等で発生する過電流やノイズはシステムの誤動作を引き起こす原因ともなり、場合によっては機器が破壊する恐れがあります。IGBTやパワーMOSFETを保護する方法には(a)カレントトランスによる電流モニタ、(b)電流センス抵抗による電流モニタ、(c)IGBTの飽和電圧のモニタ、などが例としてあげられます。これらには一長一短がありますが、特に方法(c)は電力損失が小さく比較的安価であり高速動作が可能という特徴があります。

TLP5214Aは、方法(c)を容易に実現するIGBT非飽和(V_{CE(SAT)})検出機能を内蔵しており、これに加えて、アクティブミラークランプ、FAULT信号フィードバックなどの機能をワンパッケージに搭載しています。これらの機能によりスイッチング時や非飽和検出中の瞬間的なパルスノイズに対して、保護機能を内蔵していないゲートドライバと比べ確実な動作とシステムの安定化を図ることができるとともに、周辺回路設計の省力化や部品点数・実装面積削減にも寄与しますので、中容量IGBTやパワーMOSFETの直接駆動に最適なドライバカプラと言えます。さらに、絶縁耐圧5000Vrms(最小)を保証しており、さまざまな産業機器用途に使用できます。

本デザインガイドは、代表的な応用であるインバータ回路の例とその回路で TLP5214A を使用する際の設計ガイドを記載しています。TLP5214A の特徴的な機能、製品詳細については、データシートおよびアプリケーションノートをご参照ください。


TLP5214A のデータシートおよびアプリケーションノートのダウンロードはこちらから →

Click Here

1.1. ターゲットアプリケーション

● FA機器 / 汎用インバータ / ACモータ・ブラシレス DC モータ制御での IGBT/パワーMOSFET ゲートドライブ

インバータでの応用例



※ モータの相電流検出用として光結合型アイソレーションアンプ TLP7820 をラインアップしています。

TLP7820 のデータシートダウンロードはこちらから →

Click Here



2. 応用回路例、部品表

2.1. インバータ応用回路例

図 2.1 および図 2.2 は、TLP5214A のインバータ応用回路例です。本ドキュメントでは、負電源の使用有無およびミラークランプ機能の有無による二種類の回路を例示しますが、表 2.1 はそれら回路の差異を示します。

回路図名 負電源 ミラークランプ機能 V_{CH} $-V_{EH}$ V_{CL} V_{DH} RD021-SCEMATIC1-02 不使用 使用 17V 5V 5V RD021-SCEMATIC2-02 使用 不使用 17V 10V 5V 5V


表 2.1 回路図差異

また、表 2.2 に回路例での出力仕様を示します。

表 2.2 出力仕様


電源電圧(V _P)	300	V
出力駆動周波数	10	kHz
出力電流	±10	А

※出力駆動周波数はモータとの接続配線長の影響があるため、最終製品において、周波数を調整し確認してください。




(a) インバータ応用回路例-1 全体ブロック図






(b) インバータ応用回路例-1 U_Phase




(c) インバータ応用回路例-1 V_Phase

5 / 24






(d) インバータ応用回路例-1 W Phase




(e) インバータ応用回路例-1 MCU 部分の例

図 2.1 TLP5214A のインバータ応用回路例-1 (RD021-SCEMATIC1-02)






(a) インバータ応用回路例-2 全体ブロック図




(b) インバータ応用回路例-2 U Phase






(c) インバータ応用回路例-2 V Phase



(d) インバータ応用回路例-2 W_Phase





(e) インバータ応用回路例-2 MCU 部分の例

図 2.2 TLP5214A のインバータ応用回路例-2 (RD021-SCEMATIC2-02)

2.2. 部品表

表 2.3 および表 2.4 は、TLP5214A のインバータ応用回路例(図 2.1 および図 2.2)の部品表です。

表 2.3 TLP5214A インバータ応用回路例-1 (RD021-SCEMATIC1-02) の部品表

アイテム	品暗	数量	値	部品名	メーカ	説明	パッケージ名 称	標準寸法 mm (inch)
1	IC1,IC2,IC7,IC8, IC13,IC14	6	-	TC7SZ14F	TOSHIBA	Buffer	SMV	2.9×2.8
2	IC3,IC9,IC15	3	ı	OPA237	Texas Instruments	Ор Атр	8SOIC	6x4.9
3	IC4,IC5,IC10, IC11,IC16,IC17	6	ı	TLP5214A	TOSHIBA	Photocoupler	SO16L	10.3×10.0
4	IC6.IC12,IC18	3	ı	TLP7820	TOSHIBA	Isolation Amplifier	SO8L	11x5.8
5	IC19	1	-	MCU	-	MCU	-	-
6	Q1,Q2,Q3,Q4, Q5,Q6	6	-	GT30J341	TOSHIBA	IGBT	TO- 3P(N)	20x15.5
7	D1,D6,D7,D8, D13,D14,D15, D20,D21	9	ı	CMF05	TOSHIBA	Diode	M-FLAT	2.4×4.7
8	D2,D3,D9,D10, D16,D17	6	ı	CUZ8V2	TOSHIBA	Zener Diode	USC	2.5×1.25
9	D4,D5,D11,D12, D18,D19	6	-	CUS05F30	TOSHIBA	Diode	USC	2.5×1.25



RD021-DGUIDE-02

アイテム	部品	数量	値	部品名	メーカ	説明	パッケージ名 称	標準寸法 mm (inch)
10	R1,R2,R20,R23, R24,R42,R45, R46,R64	9	10kΩ			100mW、±5%	1608	1.6 x 0.8 (0603)
11	R3,R8,R9,R10, R25,R30,R31, R32,R47,R52, R53,R54	12	10kΩ			100mW、 ±0.5%	1608	1.6 × 0.8 (0603)
12	R4,R5,R6,R7, R26,R27,R28, R29,R48,R49, R50,R51	12	160Ω			100mW、±5%	1608	1.6 × 0.8 (0603)
13	R11,R12,R33, R34,R55,R56	6	1kΩ			100mW、 ±0.5%	1608	1.6 x 0.8 (0603)
14	R13,R16,R17, R35,R38,R39, R57,R60,R61	9	100Ω			250mW、±5%	2012	2.0 x 1.2 (0805)
15	R14,R15,R36, R37,R58,R59	6	10Ω			100mW、±5%	1608	1.6 x 0.8 (0603)
16	R18,R19,R40, R41,R62,R63	6	1kΩ			100mW、±1%	1608	1.6 x 0.8 (0603)
17	R21,R43,R65	3	10kΩ			100mW、±1%	1608	1.6 x 0.8 (0603)
18	R22,R44,R66	3	20mΩ	WSHP2818 R0200FEB	Vishay	10W、±1%	-	7.1 x 4.6
19	C1,C2,C3,C6,C7, C10,C18,C22, C23,C24,C27, C28,C31,C39, C43,C44,C45, C48,C49,C52, C60	21	100nF			セラミック、50V、± 10%	1608	1.6 × 0.8 (0603)
20	C4,C21,C25, C42,C46,C63	6	1nF			セラミック、50V、± 10%	1608	1.6 x 0.8 (0603)
21	C5,C8,C26,C29, C47,C50	6	68pF			セラミック、50V、± 10%	1005	1.0 x 0.5 (0402)
22	C9,C30,C51	3	10μF			セラミック、25V、± 10%	1608	1.6 x 0.8 (0603)
23	C11,C12,C14, C15,C32,C33, C35,C36,C53, C54,C56,C57	12	1µF			セラミック、50V、± 10%	2012	2.0 × 1.2 (0805)
24	C13,C34,C55	3	10μF			セラミック、6.3V、± 10%	2012	2.0 x 1.2 (0805)
25	C19,C20,C40, C41,C61,C62	6	120pF			セラミック、50V、± 10%	1608	1.6 x 0.8 (0603)



表 2.4 TLP5214A インバータ応用回路例-2 (RD021-SCEMATIC2-02) の部品表

アイテム	部品	数量	値	部品名	メーカ	説明	パッケージ名称	標準寸法 mm (inch)
1	IC1,IC2,IC7,IC8, IC13,IC14	6	ı	TC7SZ14F	TOSHIBA	Buffer	SMV	2.9×2.8
2	IC3,IC9,IC15	3	ı	OPA237	Texas Instruments	Ор Атр	8SOIC	6x4.9
3	IC4,IC5,IC10, IC16,IC17	6	-	TLP5214A	TOSHIBA	Photocoupler	SO16L	10.3×10.0
4	IC6,IC12,IC18	3	ı	TLP7820	TOSHIBA	Isolation Amplifier	SO8L	11x5.8
5	IC19	1	-	MCU	-	MCU	-	-
6	Q1,Q2,Q3,Q4, Q5,Q6	6	-	GT30J341	TOSHIBA	IGBT	TO-3P(N)	20x15.5
7	D1,D6,D7,D8, D13,D14,D15, D20,D21	9	-	CMF05	TOSHIBA	Diode	M-FLAT	2.4×4.7
8	D2,D3,D9,D10, D16,D17	6	ı	CUZ8V2	TOSHIBA	Zener Diode	USC	2.5×1.25
9	D4,D5,D11, D12,D18,D19	6	-	CUS05F30	TOSHIBA	Diode	USC	2.5×1.25
10	R1,R2,R20,R23, R24,R42,R45, R46,R64	9	10kΩ			100mW、±5%	1608	1.6 × 0.8 (0603)
11	R3,R8,R9,R10, R25,R30,R31, R32,R47,R52, R53,R54	12	10kΩ			100mW、±0.5%	1608	1.6 × 0.8 (0603)
12	R4,R5,R6,R7, R26,R27,R28, R29,R48,R49, R50,R51	12	160Ω			100mW、±5%	1608	1.6 × 0.8 (0603)
13	R11,R12,R33, R34,R55,R56	6	1kΩ			100mW、±0.5%	1608	1.6 x 0.8 (0603)
14	R13,R16,R17, R35,R38,R39, R57,R60,R61	9	100Ω			250mW、±5%	2012	2.0 x 1.2 (0805)
15	R14,R15,R36, R37,R58,R59	6	10Ω			100mW、±5%	1608	1.6 x 0.8 (0603)
16	R18,R19,R40, R41,R62,R63	6	1kΩ			100mW、±1%	1608	1.6 x 0.8 (0603)
17	R21,R43,R65	3	10kΩ			100mW、±1%	1608	1.6 x 0.8 (0603)
18	R22,R44,R66	3	20mΩ	WSHP2818 R0200FEB	Vishay	10W、±1%	-	7.1 x 4.6



RD021-DGUIDE-02

アイテム	部品	数量	値	部品名	メーカ	説明	パッケージ名称	標準寸法 mm (inch)
19	C1,C2,C3,C6, C7,C10,C18, C22,C23,C24, C27,C28,C31, C39,C43,C44, C45,C48,C49, C52,C60	21	100nF			セラミック、50V、± 10%	1608	1.6 × 0.8 (0603)
20	C4,C21,C25, C42,C46,C63	6	1nF			セラミック、50V、 ±10%	1608	1.6 x 0.8 (0603)
21	C5,C8,C26,C29, C47,C50	6	68pF			セラミック、50V、 ±10%	1005	1.0 x 0.5 (0402)
22	C9,C30,C51	3	10µF			セラミック、25V、 ±10%	1608	1.6 x 0.8 (0603)
23	C11,C12,C14, C15,C32,C33, C35,C36,C53, C54,C56,C57	12	1µF			セラミック、50V、 ±10%	2012	2.0 x 1.2 (0805)
24	C13,C34,C55	3	10µF			セラミック、6.3V、 ±10%	2012	2.0 x 1.2 (0805)
25	C19,C20,C40, C41,C61,C62	6	120pF			セラミック、50V、 ±10%	1608	1.6 x 0.8 (0603)

TLP5214A のデータシートダウンロードはこちらから → Click Here

TLP7820 のデータシートダウンロードはこちらから → Click Here

GT30J341 のデータシートダウンロードはこちらから → Click Here

CMF05 のデータシートダウンロードはこちらから → Click Here

CUZ8V2 のデータシートダウンロードはこちらから → Click Here

CUS05F30 のデータシートダウンロードはこちらから → Click Here

TC7SZ14F のデータシートダウンロードはこちらから → Click Here

© 2019-2021
Toshiba Electronic Devices & Storage Corporation



3. インバータ応用回路設計ガイド

ここでは、TLP5214Aをインバータ回路で使用する際の設計において注意すべき項目について解説します。

3.1. ブランキング時間の設計

ブランキング時間(t_{BLANK})とは、過電流保護動作が有効になるまでの時間です。TLP5214Aに入力信号をいれると V_{OUT} からゲートドライブ用の電流が出力されます。同時にDESAT機能が動作を開始しますが、パワーデバイスのターンオン時間が長い製品の場合、コレクタ-エミッタ間電圧(V_{CE})が下がりきる前にDESAT機能が電圧レベルを検知しシャットダウンモードに入ります。t_{BLANK} を調整することで電圧検知のタイミングを調整することができますが、IGBTの短絡耐量(IGBTに過電流が流れてから破壊するまでの時間)を超えないように調整する必要があります。

t_{BLANK} は下式のようにブランキング容量(C_{BLANK})、DESATスレッショルド電圧(V_{DESAT})、ブランキング容量充電電流 (I_{CHG})、DESAT立ち上がり時ブランキング時間(t_{DESAT(LEB)})を用いて計算します。

$$t_{BLANK} = \frac{C_{BLANK} \times V_{DESAT}}{I_{CHG}} + t_{DESAT(LEB)}$$

ここで V_{DESAT} 、 I_{CHG} は一定値で、それぞれ6.5 V(標準値)、240 μ A(標準値)、 $t_{DESAT(LEB)}$ は1.1 μ S (TLP5214Aの標準値)となります。図3.1に示す回路例で使用しているディスクリートIGBT GT30J341の短絡許容時間(短絡耐量) t_{SC} の定格は 5μ Sなので、 t_{BLANK} はこれを超えないように設定する必要があります。以下は C_{BLANK} を120 μ F とした場合の計算例です。

$$t_{BLANK} = \frac{120 \times 10^{-12} \ (F) \times 6.5 \ (V)}{240 \times 10^{-6} \ (A)} + 1.1 \times 10^{-6} \ (s) = 4.35 \ \mu s < 5\mu s$$

C_{BLANK} を大きくすることで、DESAT端子間電圧の立ち上がり時の傾きが変わり、過電流保護動作が有効になるまでの時間が長くなります (図3.2)。 C_{BLANK} の値を調整することで、過電流保護検知が誤動作せず、パワー素子の短絡許容時間内となるt_{BLANK} の時間に設定することができます。 t_{BLANK} とC_{BLANK} との関係を図3.2に示しますが、実際にはC_{BLANK} だけでなく、DESATのライン上に接続したダイオードの寄生容量などがt_{BLANK} に影響しますので注意が必要です。




図 3.1 ブランキング時間 (t_{BLANK})






図 3.2 ブランキング容量 (CRIANK) とブランキング時間 (tRIANK) との関係

3.2. IGBT 短絡判断電圧の設計

DESAT端子は I_F 入力時に外付けIGBTのコレクタ-エミッタ間電圧 V_{CE} をモニタします。端子電圧 V_{DESAT} が6.5 V (標準値)を越えるとDESAT回路が動作し、保護動作に入ります。 ここでの V_{CE} はダイオードや抵抗を経由して確認していますので、実際のIGBTの V_{CE} とは差があります。図3.3はダイオードなどを接続した際に変化する短絡判断電圧の調整方法を示したものです。IGBT側の電圧を基準としたときの短絡判断電圧を $V_{th(IGBT)}$ と定義した場合、使用するIGBTの安全動作領域等を考慮して図3.3のようにDESAT端子にダイオードを複数接続し、複数素子の V_F による電圧降下を利用し、 $V_{th(IGBT)}$ を引き下げて、下記計算式より、New $V_{th(IGBT)}$ として設定することが可能です。ダイオードは耐圧が十分高く、逆回復時間が十分速いものを使用してください。

$$NEW~V_{th(IGBT)}=~V_{DESAT}-(n~ imes~V_F+~R_{DESAT}~ imes~I_{CHG})$$
n: ダイオードの数

図2.1ならびに図2.2の回路例では、IGBT: GT30J341($V_{GE(OFF)}$ =5.5V)、ダイオード CMF05(V_F = 2.7 V@50 μ A) を1 個、 R_{DESAT} として100 Ω を使用していますので、

New
$$V_{th(IGBT)} = 6.5 - (1 \times 2.7 \ (V) + 100(\Omega) \times 50(\mu A) = 3.8 \ V$$




図 3.3 短絡判断電圧の調整概略図

© 2019-2021

となります。

Rev.3



3.3. 制御信号の波形整形設計

コントロール基板とモータ制御基板が離れている場合、TLP5214Aとの配線が長くなるため、配線によるインダクタンス等の 影響を受けて、入力信号の傾きが変わる可能性があります。

応用回路例には対策回路を追加しており、図3.4に示すように、TLP5214Aの入力端子の前段に、ヒステリシス機能付きバッファを入れ、入力信号の波形整形を行う回路構成例となっています。




図 3.4 制御信号の波形整形回路例

3.4. 電流制御用シャント抵抗設計

回路例では、モータ制御用として、3相の電流をコントローラ側で計測する3シャント電流検出構成になっており、 TLP7820を使用しています。電流検出回路設計方法については、TLP7820のドキュメント(RD013-RGUIDE-02)をご 参照願います。

TLP7820を用いた電流検出回路のリファレンスガイドはこちらから → Click Here

3.5. 熱設計について

ゲート駆動用フォトカプラは、パワー素子のゲートに短時間に電荷を供給する・引き抜くために、スイッチング時には短時間に大きな出力電流を吐き出す・吸い込む動作をします。そのため、フォトカプラのスイッチング損失や発熱を考慮する必要があります。スイッチング時の損失はフォトカプラの動作周波数、駆動電圧、パワー素子のゲート容量、ゲート抵抗などにより決まり、フォトカプラの全損失においては受光側の損失が支配的となります。損失は発熱につながり、発熱の大部分は受光側で生じます。周辺回路の設計においては、フォトカプラ内の受光チップおよびLEDチップのジャンクション温度の定格最大値を超えないように注意する必要があります。

以下、ここで用いる各項目の定義を示します。

Pall: フォトカプラの全電力損失

Po,all: 受光チップの電力損失 PD: LED側の電力損失

I_F: LED順電流 V_F: LED順電圧

Po,DC: DC動作時の消費電力 Po(bias:on): LEDオン時のDC消費電力

© 2019-2021



Po(bias:off): LEDオフ時のDC消費電力Po,sw:スイッチングに伴う消費電力duty:フォトカプラ動作のデューティ比Esw:スイッチング時の静電エネルギー

 I_{CCH} : "H"レベル供給電流 I_{CCL} : "L"レベル供給電流 V_{CC} : 出力側正電源電圧 V_{EE} : 出力側負電源電圧 V_{EE} < 0)

 $f_{sw}:$ スイッチング周波数 $R_g:$ ゲート抵抗

 $R_{on,H}: J$ オトカプラ出力抵抗(High側) $R_{on,L}: J$ オトカプラ出力抵抗(Low側) $C_g: \mathcal{F}$ ート容量($Q_g = C_g \times V_{CC}$ 相当) $I_{op,worst}: \mathcal{C}$ ーク出力電流の最大値 $T_{j,LED}: LED$ チップのジャンクション温度* $T_{j,Photo}: \mathfrak{S}$ 光チップの熱抵抗** $R_{th(j-a),Photo}: \mathfrak{S}$ 光チップの熱抵抗**

* TLP5214A の場合、それぞれ最大定格は 125℃です。

** TLP5214A の場合、熱抵抗は以下のとおりです (JEDEC 標準基板実装時)

 $R_{th(i-a),LED}$: 0.165 °C/mW $R_{th(i-a),Photo}$: 0.07 °C/mW

計算モデルとしては図3.5を用います。(TLP5214Aに対してもこのモデル同様に考えることができます。)




図3.5 受光チップ電力損失計算モデル

フォトカプラ受光チップの電力損失を求めます。フォトカプラのスイッチング動作時における受光チップの電力損失は、DC動作時の消費電力と、スイッチング損失の和と考えることができます。

① 受光チップの電力損失

$$P_{o,all} = P_{o,DC} + P_{o,sw}$$

② DC動作時の消費電力

$$\begin{aligned} P_{o,DC} &= P_{o(bias:on)} + P_{o(bias:off)} \\ &= duty \times I_{CCH} \times (V_{cc} + |V_{EE}|) + (1 - duty) \times I_{CCL} \times (V_{cc} + |V_{EE}|) \end{aligned}$$

③ スイッチングに伴う消費電力

1回のスイッチングでCoに蓄積・放出される静電エネルギーEswは

$$E_{sw} = \frac{C_g \times (V_{cc} + |V_{EE}|)^2}{2}$$

© 2019-2021
Toshiba Electronic Devices & Storage Corporation

16 / 24



となります。1秒間に f_{sw} 分、 C_g の静電エネルギー E_{sw} が R_g と $R_{on,H}$ 、 $R_{on,L}$ で消費されるので、スイッチング時の消費電力 $P_{o,sw}$ は次のようになります。

$$P_{o,sw} = E_{sw} \times \left[\frac{R_{on,H}}{(R_g + R_{on,H})} + \frac{R_{on,L}}{(R_g + R_{on,L})} \right] \times f_{sw}$$

④ ピーク出力電流と、フォトカプラ出力段のMOSFETオン抵抗の見積もり

ピーク出力電流の最大値Iop,worstは以下のように計算できます(実際はフォトカプラ出力段のMOSFETオン抵抗も入るため、ピーク出力電流はこの値よりも小さくなります)。

$$I_{op,worst} = \frac{(V_{cc} + |V_{EE}|)}{R_g}$$

この電流値を用いて、フォトカプラ出力段のオン抵抗を特性カーブから求めます。

$$R_{on,H} = rac{\left[V_{OH} - V_{CC}\right] \,\left(@\ I_{op,worst}
ight)}{I_{op,worst}}$$
※ $\left[V_{OH} - V_{CC}\right] \,\left(@\ I_{op,worst}
ight)$ を特性カーブから求める。

$$R_{on,L} = \frac{V_{oL} \ (@ \ I_{op,worst})}{I_{op,worst}}$$

 $% V_{OL}$ (@ $I_{op,worst}$)を特性カーブから求める。

この抵抗値をPoswの計算式に入れてスイッチング時の消費電力を算出します。

⑤ LED側の電力損失

以下のように計算できます。

$$P_D = duty \times I_F \times V_F$$

計算例

以下の回路条件下での具体的な計算例を示します。

$$V_{CC}=15$$
 V、 $V_{EE}=0$ V、 $I_{CCH}=3.8$ mA、 $I_{CCL}=3.8$ mA(TLP5214Aの規格最大値)、 $C_g=25$ nF、 $R_g=10$ Ω 、duty = 0.5 、 $f_{sw}=10$ kHz、 $T_a=110$ C $T_b=1.45$ V(TLP5214Aの $T_b=1.45$ V(TLP5214Aの $T_b=1.45$ V(TLP5214Aの $T_b=1.45$ V(TLP5214Aの $T_b=1.45$ V)(TLP5214Aの $T_b=1.45$ V)(TLP5214A V)(TLP5214A V)(TLP5214A V)(TLP5214A V)(TLP5214A V)(TLP5214A V)(TLP5214A V)(TLP5214A V)(TLP5214A V)(TLP5214A

受光側のDC損失

$$P_{o,DC} = P_{o(bias:on)} + P_{o(bias:off)}$$

= $duty \times I_{CCH} \times (V_{cc} + |V_{EE}|) + (1 - duty) \times I_{CCL} \times (V_{cc} + |V_{EE}|)$
= $0.5 \times 3.8(mA) \times 15(V) + 0.5 \times 3.8(mA) \times 15(V) = 57 \text{ mW}$



ピーク出力電流

$$I_{op,worst} = \frac{(V_{cc} + |V_{EE}|)}{R_g} = \frac{15(V)}{10(\Omega)} = 1.5 A$$

フォトカプラ出力段のオン抵抗

この1.5AをTLP5214AのVo-Iop特性カーブ(図3.6)に当てはめて[VoH-Vcc](@ Iop,worst)とVoL(@ Iop,worst) を求めると、それぞれ、-1.2V、1.0Vとなります。したがって、オン抵抗はそれぞれ

$$R_{on,H} = \frac{[V_{OH} - V_{CC}] \ (@ \ I_{op,worst})}{I_{op,worst}} = \frac{-1.2(V)}{-1.5(A)} = \mathbf{0.8} \ \Omega$$

$$R_{on,L} = \frac{V_{OL} \ (@ \ I_{op,worst})}{I_{op,worst}} = \frac{1.0(V)}{1.5(A)} = \mathbf{0.7} \ \Omega$$

となります。




図3.6 V_0 - I_{op} カーブを用いたフォトカプラ出力段MOSFETのオン抵抗の推定

スイッチング損失

$$P_{o,sw} = E_{sw} \times \left[\frac{R_{on,H}}{(R_g + R_{on,H})} + \frac{R_{on,L}}{(R_g + R_{on,L})} \right] \times f_{sw}$$

$$= \frac{C_g \times (V_{cc} + |V_{EE}|)^2}{2} \times \left[\frac{R_{on,H}}{(R_g + R_{on,H})} + \frac{R_{on,L}}{(R_g + R_{on,L})} \right] \times f_{sw}$$

$$= \frac{25(nF) \times (15(V))^2}{2} \times \left[\frac{0.8(\Omega)}{(10(\Omega) + 0.8(\Omega))} + \frac{0.7(\Omega)}{(10(\Omega) + 0.7(\Omega))} \right]$$

$$\times 10(kHz)$$

© 2019-2021 2019-04-02 18 / 24 Toshiba Electronic Devices & Storage Corporation



 $= 3.9 \ mW$

従って、受光チップの損失は以下のようになります。

$$P_{o,all} = P_{o,DC} + P_{o,sw} = 57(mW) + 3.9(mW) = 60.9 \text{ mW}$$

LED側の電力損失

LED側の電力損失は以下のように計算できます。

$$P_D = duty \times I_F \times V_F = 0.5 \times 10(mA) \times 1.45(V) = 7.3 \text{ mW}$$

フォトカプラ全体の消費電力

Pallは次のようになります。

$$P_{all} = P_D + P_{o,all} = 7.3 \ (mW) + 60.9 (mW) = 68.2 \ mW$$

以上の結果から、この例での推定ジャンクション温度 $T_{j,LED}$, $T_{j,Photo}$ を簡易的に計算すると(LED-受光チップ間の熱干渉を無視)、次のようになります。

したがって、この例の場合は熱的に使用可能な範囲と判断できます。

$$T_{j,LED} = T_a + \Delta T_{j,LED} = 110(^{\circ}\text{C}) + 0.165(^{\circ}\text{C}/mW) \times 7.3(mW) = 111.2 ^{\circ}\text{C} < 125 ^{\circ}\text{C}$$

$$T_{j,Photo} = T_a + \Delta T_{j,Photo} = 110(^{\circ}\text{C}) + 0.07(^{\circ}\text{C}/mW) \times 60.9(mW) = 114.3 ^{\circ}\text{C} < 125 ^{\circ}\text{C}$$

熱抵抗については基板の材質、ランドパターンや層構造によっても異なります。また、フォトカプラ出力端子から見た容量は、 基板の寄生容量も含まれます。従ってこの計算は参考としてください。

注意


TLP5214A は保護動作に入ると、フィードバック側にある LED(FAULT 出力用 LED)が点灯し IGBT の異常を知らせる FAULT 端子の出力が $H\to L$ へと変わります。 この時、保護動作状態が継続すると 2 次側の FAULT 出力動作用 LED が点灯状態になり、約 10 mA の電流が V_{CC2} - V_E 間に流れ、2 次側の電力損失が増えます。保護機能が働いたときは、速やかにシステムを停止して再起動するなどの対応をしてください(図 3.7、図 3.8)。

例) V_{CC2}=30V、FAULT モード発生時

フィードバック用 LED の電流=10 mA、2 次側受光チップで受け持つ電圧=28 V(LED の電圧降下以外の数値) の時の受光チップの電力損失は 28 V x 10 mA = 280 mW となり、先に示した TLP5214A の受光チップ側の熱抵抗を考慮すると、温度上昇は $0.07 \times 280 = 19.6$ Cとなります。周囲温度が高温の時には注意が必要となります。

© 2019-2021 19 / **24** 2019-04-02








図 3.7 内部回路図 (FAULT 時の動作経路)

図 3.8 TLP5214A タイミングチャート例 (保護動作時)



4. 製品概要

4.1. 概要

TLP5214Aは、長沿面・空間距離のSO16Lパッケージに高度に集積された4.0A出力のゲート駆動フォトカプラです。

● 出力ピーク電流: ±4.0A(最大)

● 動作温度:-40~+110℃

● 供給電流:3.8mA (最大)

● 電源電圧:15~30V

■ スレショルド入力電流:6mA(最大)

伝播遅延時間(t_{DLH} / t_{DHL}): 150ns

DESAT立ち上がり時ブランキング時間:1.1µs(標準)

瞬時コモンモード除去電圧:±35kV/us(最小)

絶縁耐圧:5000Vrms(最小)

安全規格

UL認定品 UL1577、ファイルNo.E67349

c-UL認定品 CSA Component Acceptance Service No.5A ファイルNo.E67349 VDE認定品 DIN EN60747-5-5、EN60065 または EN60950-1、EN62368-1(注1) CQC認定品 GB4943.1, GB8898 日本工場生産品(申請中)

注1: VDE認定品を採用する場合は"オプション (D4) 品"とご指定ください。

4.2. 外観と端子配置

製品外観と現品表示







図 4.1 TLP5214A の製品外観、現品表示

© 2019-2021 21 / 24 2019-04-02 Toshiba Electronic Devices & Storage Corporation






端子番号	端子名	I/O	機能	内部回路構成
1	Vs	GND	入力側 GND	Tr.(Open collector)
2	V _{CC1}	IN	入力側正電源	Tr./Photo Di
3	FAULT	OUT	IGBT 短絡(非飽和)フォルト・フィードバック。IGBT の非飽和検出時に L が出力される。	Tr.(Open collector)
4	V_S	GND	入力側 GND	Tr.(Open collector)
5	CATHODE	GND	入力側 LED カソード	LED
6	ANODE	IN	入力側 LED アノード	LED
7	ANODE	IN	入力側 LED アノード	LED
8	CATHODE	GND	入力側 LED カソード	LED
9	V _{EE}	IN	出力側負電源。正電源(V _{CC2})のみ使用する場合は V _E へ接続する。	DMOS/CMOS
10	V_{CLAMP}	IN	アクティブミラークランプ端子。IGBT ゲートに接続する。不使用時は V _{EE} へ接続する。	DMOS
11	V _{OUT}	OUT	IGBT ターンオン/ターンオフ用出力。	DMOS
12	V _{EE}	IN	出力側負電源。正電源(V_{CC2})のみ使用する場合は V_E へ接続する。	DMOS/CMOS
13	V _{CC2}	IN	出力側正電源	DMOS/CMOS
14	DESAT	IN	IGBT 短絡(非飽和)検出用端子。高耐圧 FRD を介して V _{CE} をモニタする。	CMOS
15	V_{LED}	IN	フィードバック LED テスト用端子。ユーザ使用時、本端子は OPEN。	LED/CMOS
16	V _E	GND	出力側電源コモン	-

図 4.2 TLP5214A の端子説明

2019-04-02



4.3. 内部回路ブロック図



注:9ピン(V_{EE})と13ピン(V_{CC2})の間、13ピンと16ピン(V_E)の間にバイパス用のコンデンサ1 μ Fをつける必要がありま す。

図 4.3 TLP5214A の内部回路のブロック図

4.4. 真理値表

I_{F}	UVLO	DESAT	FAULT	V
	$(V_{CC2}-V_E)$	(14ピン DESAT端子入力)	(3ピン FAULT端子出力)	Vo
OFF	Not Active (>V _{UVLO} ⁺)	Not Active	High	Low
ON	Not Active (>V _{UVLO} ⁺)	Low (<v<sub>DESATth)</v<sub>	High	High
ON	Not Active (>V _{UVLO} ⁺)	High (>V _{DESATth})	Low (FAULT)	Low
ON	Active (<v<sub>UVLO-)</v<sub>	Not Active	High	Low
OFF	Active (<v<sub>UVLO-)</v<sub>	Not Active	High	Low



ご利用規約

本規約は、お客様と東芝デバイス&ストレージ株式会社(以下「当社」といいます)との間で、当社半導体製品を搭載した機器を設計する際に参考となるドキュメント及びデータ(以下「本リファレンスデザイン」といいます)の使用に関する条件を定めるものです。 お客様は本規約を遵守しなければなりません。 本リファレンスデザインをダウンロードすることをもって、 お客様は本規約に同意したもの とみなされます。 なお、本規約は変更される場合があります。 当社は、理由の如何を問わずいつでも本規約を解除することができます。 本規約が解除された場合は、 お客様は、 本リファレンスデザインを破棄しなければなりません。 またお客様が本規約に違反した場合は、 お客様は、 本リファレンスデザインを破棄し、 その破棄したことを証する書面を当社に提出しなければなりません。

第1条 禁止事項

お客様の禁止事項は、以下の通りです。

- 1. 本リファレンスデザインは、機器設計の参考データとして使用されることを意図しています。信頼性検証など、それ以外の目的には使用しないでください。
- 2. 本リファレンスデザインを販売、譲渡、貸与等しないでください。
- 3. 本リファレンスデザインは、高低温・多湿・強電磁界などの対環境評価には使用できません。
- 4. 本リファレンスデザインを、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用しないでください。

第2条 保証制限等

- 1. 本リファレンスデザインは、技術の進歩などにより予告なしに変更されることがあります。
- 2. 本リファレンスデザインは参考用のデータです。当社は、データおよび情報の正確性、完全性に関して一切の保証をいたしません。
- 3. 半導体素子は誤作動したり故障したりすることがあります。本リファレンスデザインを参考に機器設計を行う場合は、誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。また、使用されている半導体素子に関する最新の情報(半導体信頼性ハンドブック、仕様書、データシート、アプリケーションノートなど)をご確認の上、これに従ってください。
- 4. 本リファレンスデザインを参考に機器設計を行う場合は、システム全体で十分に評価し、お客様の責任において適用可否を判断して下さい。当社は、適用可否に対する責任は負いません。
- 5. 本リファレンスデザインは、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 6. 当社は、本リファレンスデザインに関して、明示的にも黙示的にも一切の保証(機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。)をせず、また当社は、本リファレンスデザインに関する一切の損害(間接損害、結果的損害、特別損害、付随的損害、逸失利益、機会損失、休業損、データ喪失等を含むがこれに限らない。)につき一切の責任を負いません。

第3条 輸出管理

お客様は本リファレンスデザインを、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用してはなりません。また、お客様は「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守しなければなりません。

第4条 準拠法

本規約の準拠法は日本法とします。

End of Document

© 2019-2021 **24 / 24** 2019-04-02