

**サーバー用 1.6kW  
LLC 方式 AC-DC コンバーター  
デザインガイド**

**RD212-DGUIDE-01**

---

**東芝デバイス&ストレージ株式会社**

## 目次

<b>1. はじめに</b> .....	<b>3</b>
<b>2. 主な使用部品</b> .....	<b>4</b>
2.1. パワーMOSFET TK024N60Z1 .....	4
2.2. パワーMOSFET TK080N60Z1 .....	5
2.3. パワーMOSFET TK125A60Z1 .....	6
2.4. パワーMOSFET TPH2R408QM .....	7
2.5. SiC ショットキーバリアダイオード TRS8E65H .....	8
2.6. マイクロコントローラ-TMPM372FWUG .....	9
<b>3. インターリーブ PFC 回路、3 相 LLC DC-DC コンバーター概要</b> .....	<b>10</b>
3.1. インターリーブ PFC 回路 .....	10
3.2. 3 相 LLC DC-DC コンバーター回路 .....	12
<b>4. サーバー用 1.6kW LLC 方式 AC-DC コンバーター</b> .....	<b>14</b>
4.1. 仕様 .....	15
4.2. AC ライン回路 .....	16
4.3. アクティブブリッジ回路 .....	18
4.4. パワーファクターコレクション (PFC) 回路設計 .....	19
4.5. LLC 回路設計 .....	24
4.6. オアリング (ORing) 回路 .....	43

## 1. はじめに

本デザインガイドでは、サーバー用 1.6kW LLC 方式 AC-DC コンバーター（以下、本デザイン）の各部回路の設計概要について解説します。

日々扱う情報量の増大に伴い、データセンター数の増加、データセンターの大型化が進み、データセンターの消費電力抑制が世界的な課題となっています。データセンターの消費電力抑制には様々な方策が検討されていますが、データセンターで用されるサーバーのバス電圧 48V 化もその一つであり、近年 48V サーバーの普及が進んでいます。本デザインは、100V 系 /200V 系 AC 入力から、48V サーバーに対応した DC 54.5V を出力する AC-DC コンバーターです。

電源効率向上を目指し、ダイオードブリッジに代わり MOSFET を使用したアクティブブリッジ回路、インターリーブ PFC 回路、3 相 LLC DC-DC コンバーターのトポロジーを採用し、230V 入力条件で 80 PLUS<sup>※</sup>の Titanium 規格を上回る効率を実現しました。

アクティブブリッジ部に搭載した [TK024N60Z1](#)、インターリーブ PFC 部に搭載した [TK080N60Z1](#)、3 相 LLC DC-DC コンバーター 1 次側に搭載した [TK125A60Z1](#)、3 相 LLC DC-DC コンバーター 2 次側と ORing 部に搭載した [TPH2R408QM](#) の当社最新のパワー MOSFET と、インターリーブ PFC 部に搭載した当社最新世代の 650V 系 SiC ショットキーバリアダイオード [TRS8E65H](#) は、損失低減、高効率動作に貢献しています。

LLC DC-DC コンバーターの 3 相制御信号生成に当社マイクロコントローラー [TMPM372FWUG](#) を使用しています。

※80 PLUS : サーバーなどコンピューター用電源ユニットの効率規格、Titanium は最上位規格の名称

## 2. 主な使用部品

この章では本デザインに使用している主な部品について説明します。

### 2.1. パワー-MOSFET TK024N60Z1

ダイオードブリッジ回路に代わるアクティブブリッジ回路のスイッチング素子に 600V 耐圧 N チャンネル MOSFET [TK024N60Z1](#) を使用しています。TK024N60Z1 の主な特長は以下のとおりです。

- スーパージャンクション構造 DTMOS の採用によりオン抵抗が低い。:  $R_{DS(ON)} = 0.02\Omega$  (標準)
- 低容量によるスイッチングスピードの高速化。
- 取り扱いが簡単なエンハンスメントタイプです。:  $V_{th} = 3\sim 4V$  ( $V_{DS} = 10V$ 、 $I_D = 3.84mA$ )

#### 外観と端子配置




図 2.1 TK024N60Z1 の外観と端子配置図

## 2.2. パワー-MOSFET TK080N60Z1

PFC 回路のスイッチング素子に 600V 耐圧 N チャンネル MOSFET [TK080N60Z1](#) を使用しています。TK080N60Z1 の主な特長は以下のとおりです。

- スーパージャンクション構造 DTMOS の採用によりオン抵抗が低い。:  $R_{DS(ON)} = 0.067\Omega$  (標準)
- 低容量によるスイッチングスピードの高速化。
- 取り扱いが簡単なエンハンスメントタイプです。:  $V_{th} = 3\sim 4V$  ( $V_{DS} = 10V, I_D = 1.17mA$ )

### 外観と端子配置




図 2.2 TK080N60Z1 の外観と端子配置図

### 2.3. パワー-MOSFET TK125A60Z1

LLC DC-DC コンバータ回路の一次側スイッチング素子に 600V 耐圧 N チャンネル MOSFET [TK125A60Z1](#) を使用しています。TK125A60Z1 の主な特長は以下のとおりです。

- スーパージャンクション構造 DTMOS の採用によりオン抵抗が低い。:  $R_{DS(ON)} = 0.105\Omega$  (標準)
- 低容量によるスイッチングスピードの高速化。
- 取り扱いが簡単なエンハンスメントタイプです。:  $V_{th} = 3\sim 4V$  ( $V_{DS} = 10V, I_D = 0.73mA$ )

#### 外観と端子配置





図 2.3 TK125A60Z1 の外観と端子配置図

### 2.4. パワー-MOSFET TPH2R408QM


LLC DC-DC コンバーター回路の二次側スイッチング素子、出力 ORing 回路のスイッチング素子に 80V 耐圧 N チャンネル MOSFET [TPH2R408QM](#) を使用しています。TPH2R408QM の主な特長は以下のとおりです。

- スwitchングスピードが速い。
- ゲート入力電荷量が小さい。 :  $Q_{SW} = 28\text{nC}$  (標準)
- 出力電荷量が小さい。 :  $Q_{OSS} = 90\text{nC}$  (標準)
- オン抵抗が低い。 :  $R_{DS(ON)} = 1.9\text{m}\Omega$  (標準) ( $V_{GS} = 10\text{V}$ )
- 漏れ電流が低い。 :  $I_{DSS} = 10\mu\text{A}$  (最大) ( $V_{DS} = 80\text{V}$ )
- 取り扱いが簡単なエンハンスメントタイプです。 :  $V_{th} = 2.5\sim 3.5\text{V}$  ( $V_{DS} = 10\text{V}$ ,  $I_D = 1.0\text{mA}$ )


#### 外観と端子配置




SOP Advance



1, 2, 3: ソース  
4: ゲート  
5, 6, 7, 8: ドレイン



SOP Advance(N)



1, 2, 3: ソース  
4: ゲート  
5, 6, 7, 8: ドレイン

図 2.4 TPH2R408QM の外観と端子配置図

## 2.5. SiC ショットキーバリアダイオード TRS8E65H

PFC 回路の整流素子に 650V 系ダイオード [TRS8E65H](#) を使用しています。TRS8E65H の主な特長は以下のとおりです。

- 第 3 世代チップデザイン
- 順電圧が小さい :  $V_F = 1.2V$  (標準)
- 総電荷量が小さい :  $Q_C = 22nC$  (標準)
- 逆電流が小さい :  $I_R = 1.5\mu A$  (標準)




図 2.5 TRS8E65H の外観と端子配置図



### 2.6. マイクロコントローラ-TMPM372FWUG

3相 LLC DC-DCコンバーターの3相制御信号生成部にマイクロコントローラ-TMPM372FWUGを使用しています。TMPM372FWUGの主な特長は以下の通りです。

- Arm Coretex-M3 コア搭載、最大動作周波数：80MHz (動作温度範囲：-40 ~ 85°C)
- 16ビットタイマー/イベントカウンター：8チャンネル
- 5V 電圧動作
- 小型パッケージ：LQFP64





図 2.6 TMPM372FWUG のブロック図と外観

### 3. インターリーブ PFC 回路、3 相 LLC DC-DC コンバーター概要

この章では、本デザインで採用している、インターリーブ PFC 回路、3 相 LLC DC-DC コンバーターの基本概念について説明します。

#### 3.1. インターリーブ PFC 回路

昇圧コンバーター回路を複数並列に配置したインターリーブ PFC 回路は、出力 500W を超える中～大型電源で普及が進んでいる構成です。原理的には 3 相以上も可能ですが、図 3.1 のような 2 相方式が一般的です。図 3.1 上で  $L_1$ 、 $Q_1$ 、 $D_5$  で構成される回路を PFC 回路 1、 $L_2$ 、 $Q_2$ 、 $D_6$  で構成される回路を PFC 回路 2 とします。180 度ずつ位相をずらして各相をスイッチングするので、合成されたインダクター電流の周波数は見かけ上スイッチング素子の周波数の倍になります。

入力の交流電圧が、正期間の電流経路を図 3.1 (a) および (b) に、負期間の電流経路を (c) および (d) に、そのときの電流波形を図 3.2 に示します。入力電流は常に 2 つのインダクター  $L_1$ 、 $L_2$  の電流の和になり、位相が 180 度ずれているため入力リップル電流は小さくなります。インターリーブ方式は損失を 2 素子に分散することができるので熱設計が容易になります。

インターリーブ PFC 回路の動作概要を以下で説明します。ここでは単純化のため、各相のオンデューティーが 50% 未満 (ある相のスイッチング素子がオンしているとき、もう一方の相のスイッチング素子はオフしている) のときを考えます。

#### AC 入力为正の期間

PFC 回路 1 は  $Q_1$  のオン ( $Q_2$  オフ) 期間で  $L_1$  にエネルギーを蓄積します。このとき PFC 回路 2 は  $L_2$  に蓄積されていたエネルギーによる電流を流します (図 3.1 (a))。PFC 回路 2 は  $Q_2$  のオン ( $Q_1$  オフ) 期間で  $L_2$  にエネルギーを蓄積します。このとき PFC 回路 1 は  $L_1$  に蓄積されていたエネルギーによる電流が流れています (図 3.1 (b))。

#### AC 入力が負の期間

AC 入力の整流後の動作は AC 入力为正の動作と同じです。 $Q_1$  のオン ( $Q_2$  オフ) 期間の動作を図 3.1 (c) に、 $Q_2$  のオン ( $Q_1$  オフ) 期間の動作を図 3.1 (d) に示します。




図 3.1 インターリーブ PFC 回路動作




図 3.2 インターリーブ PFC 回路電流波形

### 3.2. 3相 LLC DC-DC コンバーター回路

図 3.3 に本デザインで採用した 3 相 LLC DC-DC コンバーターの構成を示します。1 次側がハーフブリッジの LLC コンバーターを 3 個並列に配置し、トランスの 2 次側端子を Y 結線しています。この構成を採用することで、汎用トランスを使用した 1U サイズで 1.6kW 出力を実現しました。






図 3.3 3相 LLC DC-DC コンバーター

3相 LLC DC-DC コンバーターの動作概要を説明します。各相はそれぞれ 120 度の位相差で動作し、トランス 1 次側の電流は 3 相交流相当の波形となります。図 3.4 (a) にトランス 1 次側電流のイメージを示します。実際の電流波形は正弦波ではありませんが、3 相交流をイメージして説明します。ここに示す電流の正負はトランス 1 次側に流れる電流の向きを表しています (1 次側のハイサイド MOSFET がオンし、電流が 1 次側トランス巻き線の上から下に流れる向きを正としています)。図 3.4 (a) に示す電流が、LLC 回路 1 が正、回路 2、3 が負の期間における 2 次側整流回路 1、2、3 の電流経路を図 3.4 (b) に示します。1 次側と 2 次側のハイサイド/ローサイド MOSFET は連動してオン/オフし、2 次側の整流回路 1、2、3 は連携して整流動作をします。

トランス 2 次側巻き線間電圧の 2 倍が出力電圧です。2 次側 MOSFET に印加される電圧は出力電圧の 1/2 であり、一般的な LLC DC-DC コンバーターに比べ、耐圧の低い素子が使用可能です。



(a) 1 次側電流イメージ



(b) 2 次側整流回路電流経路

図 3.4 3 相 LLC 動作概要

## 4. サーバー用 1.6kW LLC 方式 AC-DC コンバーター

この章では、本デザインの構成、各部の回路設計の概要を説明します。図 4.1 に本デザインの機能構成図、図 4.2 に回路ブロック図を示します。

100V 系、200V 系の交流電源から、MOSFET を使用したアクティブブリッジ回路を経由し、2 相構成のインターリーブ PFC 回路で直流 390V を生成します。その電圧を 3 相 LLC DC-DC コンバーターにて 54.5V に変換し、ORing 回路を介し出力する AC-DC コンバーターです。3 相 LLC DC-DC コンバーターの制御は通常の 1 相用 LLC コントローラーを使用し、その出力信号から MCU を使用して位相が 120 度ずつ異なる MOSFET 駆動信号を生成しています。




図 4.1 機能構成図




図 4.2 回路ブロック図

## 4.1. 仕様

表 4.1 に本デザインの主な仕様を示します。

表 4.1 本デザインの仕様

項目	条件	Min.	Typ.	Max.	単位
<b>入力特性</b>					
AC 入力電圧 (rms)		90		264	V
AC 入力電流 (rms)	Vin = AC 90V, Iout = 20A			12	A
入力周波数		47		63	Hz
<b>内部特性 (インターリーブ PFC 回路)</b>					
出力電圧			390		V
最大出力電力	Vin = AC 230V			1.77	kW
	Vin = AC 115V			0.89	kW
スイッチング周波数			62.5		kHz
<b>出力特性 (3 相 LLC DC-DC コンバーター回路)</b>					
出力電圧		51.7	54.5	57.3	V
出力電流	Vin = AC 230V			29.4	A
	Vin = AC 115V			14.7	A
最大出力電力	Vin = AC 230V			1.6	kW
	Vin = AC 115V			0.8	kW
出力リップル電圧	Ta = 25°C			2180	mV
<b>その他</b>					
保護機能	出力過電圧保護、出力過電流保護、出力短絡保護、過熱保護				
基板層構成	メイン基板 : FR-4 4 層構成、銅箔厚 70 $\mu$ m (全層) アクティブブリッジ回路基板 : FR-4 2 層構成、銅箔厚 70 $\mu$ m PFC 制御基板、LLC 制御基板 : FR-4 2 層構成、銅箔厚 35 $\mu$ m				

### 4.2. ACライン回路

ここでは、ACライン回路の設計に関し説明します。図 4.3 に ACライン回路を示します。




図 4.3 ACライン回路

#### ヒューズ

ACラインに過大電流が流れたときにACラインを遮断するため、ヒューズ (F1) を実装しています。ACラインの電流実効値の最大値  $ACin_{peakrms}$  からヒューズを選定します。最大電力  $P_{out}$ 、トータル電源効率  $\eta$ 、力率 PF、ACライン電圧実効値の最小値  $VinAC_{min}$  を用いて以下の式で ACラインの電流実効値の最大値  $ACin_{peakrms}$  を算出します。

$$ACin_{peakrms} = \frac{P_{out}}{\eta \times PF \times VinAC_{min}}$$

$VinAC_{min} = 90V$ 、 $P_{out} = 800W$ 、 $\eta = 90\%$ 、 $PF = 99\%$ とすると、 $ACin_{peakrms} = 10A$ となります。

本デザインでは、マージンを考慮し 20A のヒューズを選定しました。

ヒューズ選定時は、上記最大電流に加え、AC電源投入時の突入電流、対応すべき安全規格を取得した製品であるかなども考慮する必要があります。

#### バリスター

ACラインに誘導雷などによるサージ電圧が印加されたときに回路を保護するため、酸化金属バリスター (V1) を用いています。ACラインの電圧値でバリスターを選定します。本デザインの ACライン電圧最大値は実効値で 264V、ピーク値で 373V のため、マージンを考慮し最大許容回路電圧 420V (AC実効値)、バリスター電圧 680V のバリスターを選定しました。

バリスター選定時は、最大許容回路電圧やバリスター電圧だけでなく、サージ電流耐量、エネルギー耐量などを考慮する必要があります。また、バリスターの故障モードはショートモードが多いため、バリスターの前段 (ACラインの入力側) にヒューズを挿入します。



**EMI 対策部品**

コモンモードノイズ対策で Y コンデンサー (C2、C3、C7、C8)、コモンモードチョーク (L1、L3) を、ディファレンシャルノイズ対策で X コンデンサー (C4、C5、C6) を実装しています。各ノイズレベルは PCB レイアウト、筐体構造の影響を受けるため、必要に応じ前記部品を変更、削除、追加してください。なお、本デザインは筐体がないため十分な Y コンデンサーを設置していません。筐体があるシステムを設計する際はコモンモードノイズ対策として十分な Y コンデンサーを設置してください。なお、Y コンデンサーの容量を大きくすると漏洩電流が増加するため、システムで要求される安全規格を満足するか確認が必要です。

**突入電流対策部品**

AC 電源投入時の突入電流を抑制するため、ヒューズ内蔵抵抗 (R18、R22) とリレー (RL1) を実装しています。AC 電源投入時、RL1 は開放状態となり AC ライン電流が R18、R22 に流れるため、突入電流が抑制されます。AC 電源投入後、特定の条件が成立したら RL1 が導通します。RL1 が導通すると AC ラインの電流を抑制していた R18、R22 が短絡され、動作時の電力損失を低減できます。ヒューズ内蔵抵抗は突入電流に耐える仕様のものを選定する必要があります。また、リレーを開放・導通する条件とタイミングが要求仕様を満足するか確認してください。

### 4.3. アクティブブリッジ回路

PFC 回路前段の全波整流は、電源効率向上を目指し、パワー-MOSFET TK024N60Z1 を 4 個使用したアクティブブリッジ回路を採用しました。図 4.4 にアクティブブリッジ回路を示します。

MOSFET は TEA2209T (NXP 製、以下、アクティブブリッジコントローラー) で制御します。アクティブブリッジコントローラーの詳細は、TEA2209T のデータシート、関連ドキュメントを参照してください。アクティブブリッジコントローラーは、端子 L と R 間の AC 電源の極性を感知し、極性に応じて、対角ペアの MOSFET をオン/オフします。




図 4.4 アクティブブリッジ回路

#### X コンデンサー放電

図 4.3 に示す X コンデンサーCx (C4、C5、C6) の放電用抵抗 Rdis (R4、R5、R6) は実装していません。X コンデンサーCx の放電は上記アクティブブリッジコントローラーで行います。電源コンデンサーC<sub>VCC</sub> (図 4.3 C4) が V<sub>reg</sub> に充電された状態から主電源電圧が切断されると、内部バイアス電流 I<sub>bias</sub> (23μA) で C<sub>VCC</sub> が放電されます。VCC 端子の電圧が V<sub>dis</sub> (disable voltage 9.7V) 以下になると、2mA の電流で X コンデンサーの放電を開始します。X コンデンサーの放電が始まるまでの待機時間 t<sub>d</sub> は、次のとおりです。

$$t_d = \frac{C_{VCC}(V_{reg} - V_{dis})}{23 \mu A} = 0.11E6 \times C_{VCC}$$

本デザインでは C<sub>VCC</sub> は標準値 2.2μF を使用していますので、t<sub>d</sub> は約 0.24 秒になります。

### 4.4. インターリーブ PFC 回路

本デザインでは、UCC28070 (Texas Instruments 製、以下、PFC コントローラ) を使用してインターリーブ PFC 回路を構成しています。以下に基本的な設計項目に関し説明します。PFC コントローラ周辺の詳細設計は UCC28070 のデータシート、関連ドキュメントを参照してください。

図 4.5 にメイン基板上的インターリーブ PFC 回路、図 4.6 に PFC 制御基板上的 PFC コントローラ周辺回路を示します。




図 4.5 インターリーブ PFC 回路




図 4.6 PFC コントローラ周辺回路

### 出力電圧設定

出力電圧設定回路を図 4.7 に示します。出力電圧 (Vout\_PFC) を、メイン基板、PFC 制御基板に配置した抵抗 (R23、R24、R25、R200、R204、R208) で設定します。PFC コントローラーは、これらの抵抗で分割された出力センス電圧 (V<sub>VSENSE</sub>) と PFC コントローラーの VSENSE voltage (3V) が一致するように制御します。VSENSE 端子電圧へのバイアス電流 I<sub>bias\_PFC</sub> (250nA) を使用し、以下の式で Ta = 25°C における出力電圧 (Vout\_PFC) を算出します。

$$V_{out\_PFC} = \frac{V_{SENSE\ voltage} \times (R23 + R24 + R25 + R200 + R204 + R208)}{R208} + I_{bias\_PFC} \times (R23 + R24 + R25 + R200 + R204)$$

本デザインでは、R23-R25 に 840kΩ、R200 に 1MΩ、R204 に 1MΩ、R208 に 22kΩを採用し、Vout\_PFC を 390V としています。必要に応じて上記抵抗値を変更し、所望の出力電圧に設定することが出来ます。




図 4.7 出力電圧設定回路

### スイッチング周波数、最大デューティ設定

スイッチング周波数とPWMの最大デューティは、図4.8に示すRTピンとD<sub>MAX</sub>ピンに接続された抵抗によって設定されます。RT抵抗R<sub>RT</sub>(R215)によって、PWM周波数(f<sub>PWM</sub>)は設定され、以下の式により算出されます。

$$R_{RT}(k\Omega) = \frac{7500}{f_{PWM}(kHz)}$$

$$f_{PWM}(kHz) = \frac{7500}{R_{RT}(k\Omega)}$$

本デザインではR215に120kΩを採用し、f<sub>PWM</sub> = 62.5kHzに設定しています。

PWMの最大デューティD<sub>MAX</sub>は、R<sub>RT</sub>とD<sub>MAX</sub>抵抗R<sub>DMX</sub>(R214)から以下の式により算出されます。

$$R_{DMX} = R_{RT} \times (2 \times D_{MAX} - 1)$$

本デザインではR214に100kΩを採用し、D<sub>MAX</sub> = 0.916に設定しています。




図 4.8 スwitchング周波数、最大デューティ設定回路

### ゲート駆動回路

図4.9にゲート駆動回路を示します。ゲート駆動回路の設計が電源効率とEMI(ノイズ)に影響を与えます。一般に電源効率とEMIはトレードオフの関係にあり、両者のバランスを取った設計が必要です。EMIの調整はゲート直列抵抗(R7、R8)の抵抗値を調整し、確認してください。MOSFETのターンオンスピードはR7の値によって決まります。ターンオン時にはD1によってR8の値は関与しません。ターンオフスピードはR7とR8の並列抵抗値で決まります。ターンオンスピードだけを変えたいときはR7だけでなく、R8の値の調整が必要です。ターンオフスピードだけを変更したい場合、R8のみの調整で可能であれば、ターンオンスピードが変更されることはありません。なお、ゲート抵抗の値を大きくするとMOSFETのスイッチングスピードが低下するため、電源効率も低下する場合があります。電源効率仕様や放熱仕様が要求仕様を満足するか確認してください。




図 4.9 ゲート駆動回路

## インダクター

図 4.5 のインターリーブ PFC 回路で、インダクター-L2 のインダクタンス 値 L を入力 100V 系の条件で以下の項目を使用し設定します。インダクター-L4 も同様です。

1. 最大出力電力 (Pout) : 800W
2. 最小入力 AC 電圧実効値 (VinAC<sub>min</sub>) : 90V
3. 本デザインのトータル電力変換効率 : 90%
4. 本デザインの力率 (PF) : 99%
5. PFC 出力電圧 (Vout\_PFC) : 390V
6. スイッチング周波数 (f<sub>PWM</sub>) : 63kHz

入力 AC のピーク入力電流値 ACin<sub>peak</sub> は、以下の式で算出されます。

$$\begin{aligned} ACin_{peak} &= \frac{Pout \times \sqrt{2}}{\eta \times PF \times VinAC_{min}} \\ &= \frac{800 \times \sqrt{2}}{0.9 \times 0.99 \times 90} = 14.11 \end{aligned}$$

各相のインダクターの許容電流リップルΔIL とすると、L は以下で算出されます。

$$L = \frac{\sqrt{2} \times VinAC_{min} - \frac{2 \times VinAC_{min}^2}{Vout\_PFC}}{f_{PWM} \times \Delta IL}$$

ここで、ΔIL をピーク電流の 60% である 7.06A とすると、L は上記計算式 193μH と算出されます。本デザインでは 335μH のインダクターを選択しました。

また、インダクターに流れるピーク電流 IL<sub>peak</sub> は、AC ラインピーク入力電流 ACin<sub>peak</sub> を用いて下式で算出します。

$$IL_{peak} = \frac{ACin_{peak}}{2} + \frac{\Delta I}{2}$$

ACin<sub>peak</sub> = 14.11A、ΔI は 4.01A なので、IL<sub>peak</sub> = 9.06A となるので、本デザインでは 10A 定格のインダクターを選定しました。

### 出力コンデンサー

図 4.10 に出力コンデンサーの位置を示します。出力コンデンサーの静電容量 (C14、C16、C17、以下 Cout\_PFC) はホールドアップタイム要件に基づいて算出します。




図 4.10 出力コンデンサー

ホールドアップタイム  $T_{hold}$  は  $C_{out\_PFC}$ 、出力電圧  $V_{out\_PFC}$ 、出力下限電圧  $V_{out\_PFC\_min}$ 、最大出力電力  $P_{out\_max}$ 、と LLC 電源効率  $\eta_2$  を使用し、以下の式で算出します。

$$T_{hold} = C_{out\_PFC} \times \frac{(V_{out\_PFC}^2 - V_{out\_PFC\_hold}^2) \times \eta_2}{2 \times P_{out\_max}}$$

$V_{out\_PFC} = 390V$ 、 $V_{out\_PFC\_min} = 300V$ 、 $\eta_2 = 94\%$ 、 $P_{out\_max} = 1600W$  のとき、 $T_{hold}$  を AC 50Hz の半周期である 10ms とすると、 $C_{out\_PFC} = 549\mu F$  となります。本デザインでは、 $330\mu F$  のコンデンサーを 3 個並列に配置し  $990\mu F$  としています。

また、出力リップルに要求仕様がある場合は、以下の方法で設定してください。

1. 出力リップル仕様を満たす出力コンデンサー ( $C_{out\_PFC}$ ) の静電容量値を求める
2. ホールドアップタイムを満足する出力コンデンサー ( $C_{out\_PFC}$ ) の静電容量値を求める
3. 両者の静電容量値を比較し、大きな値を用いる

なお、出力コンデンサー ( $C_{out\_PFC}$ ) の選定時に公差や経年劣化を考慮してください。

### 4.5. 3相 LLC DC-DC コンバーター回路設計

図 4.11 に本デザインの 3 相 LLC DC-DC コンバーター部の回路図を示します。3 相構成であり、各相は 120 度の位相差で動作します。

本デザインではコントローラーとして NCP1397 (onsemi 製、以下、LLC コントローラー) を用い、電源制御を行っています。LLC コントローラーで生成した制御信号は、レベルシフターを経由し MCU TMPM372FWUG に入力されます。MCU は、制御信号から、120 度の位相差を持った制御信号 (MOSFET 駆動信号) を生成し、各相のゲートドライバーへ出力します。図 4.12 に 3 相 LLC DC-DC コンバーター制御回路部の回路図を示します。

以下に、3 相 LLC DC-DC コンバーターの基本設計を説明します。LLC コントローラー周辺の詳細設計は NCP1397 のデータシート、関連ドキュメントを参照してください。




図 4.11 3 相 LLC DC-DC コンバーター






図 4.12 3 相 LLC DC-DC コンバーター制御回路部

### 入力電圧低下保護回路

入力電圧低下保護は、DC-DC コンバーター部の入力電圧が低い際に、DC-DC コンバーターを保護するための機能です。入力電圧が設定したレベルより低い場合、LLC コントローラーは出力パルスを停止します。BO ピンに入力された、 $R_{upper}$  と  $R_{lower}$  で構成された抵抗分割器で分圧した入力電圧で、LLC コントローラーは動作を制御します。

図 4.13 に抵抗分圧器 (保護電圧設定部) を示します。本デザインでは、保護電圧を 356V、入力電圧低下時のヒステリシスを 60V とし、 $R_{upper} = 2.21\text{M}\Omega$ 、 $R_{lower} = 6.2\text{k}\Omega$  を選択しました。




図 4.13 入力電圧低下保護設定回路

### 出力電圧の設定

図 4.14 に出力電圧設定回路を示します。本デザインの出力電圧  $V_{out\_LLC}$  は外付け抵抗 (R88、R89、R90、R167 および R166) の抵抗値、シャントレギュレーター (U104) で設定します。シャントレギュレーターは、 $V_{out\_LLC}$  を上記抵抗で分割した電圧がリファレンス電圧  $V_{ref\_LLC}$  (2.5V) と一致するようにフォトカプラー (PC101) の電流を制御します。LLC コントローラーは PC101 から FB 端子にフィードバックされる電流量に応じて  $V_{out\_LLC}$  を一定に保つように動作します。

シャントレギュレーターの REF 端子電圧へのバイアス電流を  $I_{bias\_LLC}$  (30nA) として、以下の式で  $V_{out\_LLC}$  を算出します。

$$V_{out\_LLC} = \frac{V_{ref\_LLC} \times (R88 + R89 + R90 + R167 + R166)}{R166} + I_{bias\_LLC} \times (R88 + R89 + R90 + R166)$$

本デザインでは、出力部での電圧降下を考慮し  $V_{out\_LLC} = 54.6V$  に設定し、 $R88 = 27k\Omega$ 、 $R89 = 27k\Omega$ 、 $R90 = 330\Omega$ 、 $R167 = 330\Omega$ 、 $R166 = 3.9k\Omega$  を選択しています。




図 4.14 出力電圧設定回路



### ソフトスタート

起動時に、大電流が流れないようにソフトスタート機能が必要になります。LLCコントローラーのソフトスタートディスチャージピン CSS(dis) に接続されたソフトスタートコンデンサーCSS (C110) でソフトスタート期間を設定します。コントローラーが動作を開始すると、ソフトスタートコンデンサーCSS が完全に放電され、Rt ピンから充電が開始されます。CSS の充電が完了するまでの間スイッチング周波数が増加する、ソフトスタート動作となります。




図 4.16 ソフトスタート設定回路

### ゲート駆動回路

図 4.17 にゲート駆動回路を示します。ゲート直列抵抗 (R59、R60 および R55、R61) の値で、MOSFET のターンオンスピードとターンオフスピードの個別調整が可能です。

まず、ハイサイド MOSFET (Q6) に関する調整について説明します。R59 の値を大きくすることで、ターンオンスピードとターンオフスピードを同時に下げることができます。R60 の値を大きくすることで、ターンオンスピードのみを下げるできます。ローサイド MOSFET (Q7) に関しても、同様に R55、R61 の値を調整します。

なお、抵抗の値を大きくすると MOSFET のスイッチングスピードが低下するため、電源効率も低下する場合があります。電源効率仕様や放熱仕様が要求仕様を満足するか確認してください。




図 4.17 ゲート駆動回路

### 周波数設定

LLCコントローラーは、50 kHz から 500 kHz までのスイッチング周波数での動作が可能です。Rtピン-GND間に抵抗  $R_{Fmin}$  を配置すると最小周波数が設定され、Fmaxピン-GND間に抵抗  $R_{Fmax}$  を配置すると最大周波数が設定されます。

本デザインでは、 $R_{Fmin}$  に  $R151 = 39k\Omega$ 、 $R_{Fmax}$  に  $R148 = 8.2k\Omega$  を選択し、最小周波数設定は 50kHz、最大周波数は 200kHz に設定しています。




図 4.18 周波数設定回路

### デッドタイム設定

デッドタイムは DT ピン-GND 間の抵抗  $R_{DT}$  によって設定します。本デザインでは  $R_{DT}$  を  $R147 = 18k\Omega$  を選択し、デッドタイムを約 444ns に設定しています。




図 4.19 デッドタイム設定回路

### 出力コンデンサー

図 4.20 に出力コンデンサー周辺回路を示します。出力コンデンサーの値  $C_{out}$  は、出力電圧リップル  $V_{ripple}$  が要求仕様を満たすように設定します。 $V_{ripple}$  を 2180mV、最大出力電流を  $I_{max}$  とすると、出力コンデンサーに要求される ESR は以下の式で計算されます。

$$ESR = \frac{V_{ripple}}{2 \times \pi \times I_{max}}$$

$I_{max}$  が 29.4A なので、ESR は 44.2mΩとなります。

本デザインでは、容量が 1200μF、ESR が 20mΩのコンデンサーを 3 個並列で配置し (C68、C69、C70)、合計の ESR は約 7mΩとしています。

また、以下についても確認してください。

1. 負荷急変時に発生する出力端アンダーシュート・オーバーシュートが規定電圧範囲に入っていること
2. 出力コンデンサーの許容リップル電流が確保できていること
3. 出力コンデンサーの公差や経年劣化を考慮すること




図 4.20 出力コンデンサー

## 4.6. 3相 LLC DC-DC コンバーター共振設計

ここでは、3相 LLC DC-DC コンバーター部の設計（共振設計、トランス設計等）に関し説明します。

### 4.6.1. トランス個体での出力電圧、出力電力算出

図 4.21 に本デザインの 3 相 LLC DC-DC コンバーター部の概略を示します。1 次側は位相 120 度シフトさせたハーフブリッジスイッチング、2 次側はトランス端を Y 結線した電源構成です。




図 4.21 3相 LLC DC-DC コンバーター概略

トランス設計を基本波近似法 (FHA : First Harmonic Approximation) にて行います。基本波近似法 (FHA) の設計は単一トランスでの共振回路を前提に行うので、本デザインでのトランス単体での出力電力、出力電圧を算出します。

本デザインの仕様は、出力電圧 54.5V、最大出力電力 1600W です。3.2 で述べたように、3 相 Y 結線では常に 2 相のトランスが直列接続となり 54.5V を出力するので、トランス単体の 2 次側出力は 54.5V の半分の 27.25V です。最大出力電力 1600W なので、最大出力電流は  $1600\text{W}/54.5\text{V} = 29.4\text{A}$  です。29.4A を 3 相で分割しているので、トランス単体の平均出力電流は  $29.4\text{A}/3 = 9.79\text{A}$  です。

上記より、トランス単体の出力電圧 27.25V、出力電力 266.67W ( $= 27.25 \times 9.79$ ) を使用し、FHA で共振トランス設計を進めます。設計にあたり、図 4.21 の Phase\_A を例に設計します。Phase\_B、Phase\_C も同様の設計値となります。

## 4.6.2. トランス設計 (共振設計)

### 巻数比決定

巻数比  $n$  を決定します。巻き数比  $n$  は PFC の出力電圧  $V_{out\_PFC}$  と LLC の出力電圧  $V_{out\_LLC}$  ( $= 2 \times V_{out\_A}$ ) を用いて以下の式で算出します。

$$n = \frac{V_{out\_PFC}}{2 \times V_{out\_A}}$$

$V_{out\_PFC} = 390 \text{ V}$ 、 $V_{out\_A} = 27.25 \text{ V}$  を代入すると  $n = 7.16$  となり、本デザインでは、 $n = 7.75$  を選択します。

### 共振回路電圧ゲイン決定

基本波近似法 (FHA) では LLC 回路の入出力間の電圧ゲインを基に設計を展開します。LLC 共振回路に必要とされる電圧ゲインを算出します。通常時に LLC 共振回路で必要とされる電圧ゲイン最大値  $Mg\_nom\_max$  を以下の式で算出します。

$$Mg\_nom\_max = \frac{n \times V_{out\_A\_max}}{V_{out\_PFC\_min} / 2}$$

出力電圧  $V_{out\_LLC} = 54.5 \text{ V}$  の出力精度を  $\pm 5\%$  とすると、トランス単体の出力電圧  $V_{out\_A} = 27.25 \text{ V}$  の出力精度も  $\pm 5\%$  となり、 $V_{out\_A\_max} = 28.61 \text{ V}$  です。 $V_{out\_PFC} = 390 \text{ V}$  の出力精度を  $\pm 5\%$  とすると最低電圧値  $370.5 \text{ V}$  ですが、マージンを考慮し  $V_{out\_PFC\_min} = 360 \text{ V}$  とします。 $n$  が  $7.75$  であるため、 $Mg\_nom\_max = 1.23$  となります。最大負荷にマージンを含めた  $105\%$  負荷で電圧ゲインが  $Mg\_nom\_max = 1.23$  を確保できるようにします。

次に AC 入力瞬停時に LLC 共振回路で必要とされる電圧ゲイン最大値  $Mg\_hold\_max$  を算出します。瞬停時は、最大負荷で LLC 出力電圧が仕様下減値を満足確保できる電圧ゲインが確保できていれば問題ないものとし、以下の式で算出します。

$$Mg\_hold\_max = \frac{n \times V_{out\_A\_min}}{V_{out\_PFC\_hold} / 2}$$

$n$  が  $7.75$ 、本電源の出力電圧下限 (定格出力-5%) のトランス単体の出力電圧  $V_{out\_A\_min} = 25.89 \text{ V}$ 、瞬停時の PFC 出力電圧下限値を  $V_{out\_PFC\_hold} = 300 \text{ V}$  とします。これより、 $Mg\_hold\_max = 1.34$  となります。

以上から LLC 共振回路に必要とされる電圧ゲインは、 $105\%$  負荷時は  $Mg\_nom\_max = 1.23$ 、 $100\%$  負荷時は  $Mg\_hold\_max = 1.34$  となります。以降の計算では LLC 共振回路に必要とされる電圧ゲインは、 $105\%$  負荷時の  $Mg\_nom\_max = 1.23$  として共振回路の設計を進め、設計の最終段階で  $105\%$  負荷時の電圧ゲインが  $Mg\_nom\_max = 1.23$  を確保できていることを確認します。

次に LLC 共振回路で必要とされる電圧ゲイン最小値  $Mg\_min$  を以下の式で算出します。

$$Mg\_min = \frac{n \times V_{out\_A\_min}}{V_{out\_PFC\_max} / 2}$$

$n$  が  $7.75$ 、 $V_{out\_A\_min} = 25.89 \text{ V}$ 、 $V_{out\_PFC}$  の最大電圧値  $V_{out\_PFC\_max} = 420 \text{ V}$  とすると、 $Mg\_min = 0.96$  となります。



### 等価負荷抵抗算出

基本波近似法 (FHA) では LLC 共振回路を簡単な等価回路に変形し検討します。まず本デザインの 3 相 Y 結線回路内の単一トランスの動作を表現した LLC 共振回路を図 4.22 に示します。




図 4.22 3 相 Y 結線回路の単一 LLC 共振回路

ここで  $N_p$  は共振トランスの 1 次巻線の巻数、 $N_s$  は 2 次巻線の巻数、 $n$  は巻数比、 $L_p$  は 1 次インダクタンス (オープンインダクタンス)、 $L_s$  は 2 次インダクタンス、 $C_r$  は共振コンデンサー、 $C_o$  は出力コンデンサー、 $R_{out\_A}$  は単一トランスの負荷抵抗、 $V_{out\_A}$  は出力電圧、 $I_{out\_A}$  は出力電流です。

トランスの励磁インダクタンスと漏れインダクタンスを考慮した等価回路を図 4.23 に示します。




図 4.23 トランスの励磁インダクタンスと漏れインダクタンスを考慮した LLC 共振回路

トランス結合率は 1 次側と 2 次側で同一のため、1 次側漏れインダクタンス  $L_{kp}$  と 2 次側漏れインダクタンス  $L_{ks}$  の関係は以下の式で表されます。

$$L_{kp} = n^2 L_{ks}$$

ここで励磁インダクタンスを  $L_m$ 、共振トランス 2 次側をショートして測定するショートインダクタンスを  $L_x$  とすると、これらとオープンインダクタンス  $L_p$ 、1 次側漏れインダクタンス  $L_{kp}$  は以下の式が成り立ちます。

$$L_p = L_m + L_{kp}$$

$$L_x = L_{kp} + \frac{L_{kp} * L_m}{L_{kp} + L_m}$$

LLC 共振回路ではオープンインダクタンス  $L_p$  と共振コンデンサ  $C_r$  の共振周波数  $f_p$  と、ショートインダクタンス  $L_x$  と共振コンデンサ  $C_r$  の共振周波数  $f_0$  の 2 つの共振周波数があります。それぞれの関係式は以下のとおりです。

$$f_p = \frac{1}{2\pi\sqrt{L_p * C_r}}$$

$$f_0 = \frac{1}{2\pi\sqrt{L_x * C_r}}$$

LLC 共振回路ではスイッチング周波数  $f_{sw}$  が  $f_0$  を基準に動作します。またスイッチング周波数  $f_{sw}$  が  $f_p$  以下となると LLC 共振から逸脱しハードスイッチングとなるため、電力変換効率の低下やデバイスの破損につながります。したがって、 $f_p$  以上のスイッチング周波数で動作させる必要があります。

2 次側漏れインダクタンス  $L_{ks}$  を 1 次側に換算した場合の等価回路を図 4.24 に、そこから LLC 共振簡易等価回路化したものを図 4.25 に示します。

LLC 共振回路の負荷  $R_{out\_A}$  と LLC 共振簡易等価回路における等価負荷抵抗  $R_{Le}$  の関係式を示します。

$$R_{Le} = \frac{8n^2}{\pi^2} R_{out\_A}$$

単トランスでの LLC 共振回路の出力電圧  $V_{out\_A} = 27.25V$ 、出力電力  $P_{out\_A} = 266.67W$  より LLC 共振簡易等価回路での等価負荷抵抗  $R_{Le}$  は下記となります。

$$R_{Le} = \frac{8n^2}{\pi^2} R_{out\_A} = \frac{8n^2}{\pi^2} * \frac{(V_{out\_A})^2}{P_{out\_A}} = 135.57\Omega$$




図 4.24 共振トランスの 2 次側漏れインダクタンスを 1 次側換算した LLC 共振回路




図 4.25 LLC 共振簡易等価回路

### 共振回路クオリティファクター導出

図 4.26 に基本波近似法 (FHA) における LLC 共振回路のゲイン最大値  $Mg\_max$  と共振回路のクオリティファクター  $Qe$  の関係を表すグラフを示します。同図における  $Ln$  は共振トランスの励磁インダクタンス  $Lm$  と漏れインダクタンス  $Lk$  の比を表します ( $Ln = Lm/Lk$ )。ここで  $Ln = 12$  とすると、 $Mg\_max = 1.23$  の時のクオリティファクター  $Qe$  は 0.28 となります。




図 4.26 LLC 共振回路 電圧ゲイン最大値とクオリティファクター関係図

上記より、最大負荷にマージンを含めた 105% 負荷で  $Mg\_nom\_max = 1.23$  を確保するために、クオリティファクター  $Qe = 0.28$  付近に設定する必要があります。なお、基本波近似法 (FHA) では共振トランスを理想トランスとして定義していますので、漏れインダクタンス  $Lk$  はショートインダクタンス  $Lx$  と同値の前提となります。しかし、共振トランスの漏れインダクタンスを用いて LLC 共振回路を構成する場合、1 次側漏れインダクタンス  $Lkp$  とショートインダクタンス  $Lx$  は同値にならず、先に示した下記式の関係にあります。ここで  $Lm$  は励磁インダクタンスです。

$$Lx = Lkp + \frac{Lkp * Lm}{Lkp + Lm}$$

LLC 共振回路の基準動作スイッチング周波数  $f_0$  はショートインダクタンス  $L_x$  と共振コンデンサ  $C_r$  の共振周波数です。よって基本波近似法 (FHA) における  $Mg\_max$  とクオリティーファクター  $Q_e$  の関係図 (図 4.26) で定義する、共振トランスの励磁インダクタンス  $L_m$  と漏れインダクタンス  $L_k$  の比 ( $L_n = L_m/L_k$ ) は実際の励磁インダクタンス  $L_m$  とショートインダクタンス  $L_x$  の比とは異なります。しかし、励磁インダクタンス  $L_m$  の概算値の算出には有効な値です。

なお、クオリティーファクター  $Q_e$  は以下式となります。  $R_{Le}$  は LLC 共振回路の簡易等価回路の等価負荷抵抗値です。

$$Q_e = \frac{\sqrt{L_x/C_r}}{R_{Le}}$$

### Cr、Lx、Lm、Lkp の算出

共振コンデンサ  $C_r$  とショートインダクタンス  $L_x$  の共振周波数  $f_0$ 、等価負荷抵抗  $R_{Le}$ 、クオリティーファクター  $Q_e$  の関係式を示します。

$$C_r = \frac{1}{2 * \pi * f_0 * R_{Le} * Q_e}$$

ここで、 $f_0$  を 80kHz とすると、 $R_{Le} = 135.57\Omega$ 、 $Q_e = 0.28$  より、 $C_r = 52.41\text{nF}$  と算出されます。今回は、18 nF を 3 個並列に使用して  $C_r = 54\text{nF}$  とします。

ショートインダクタンス  $L_x$ 、 $C_r$ 、 $f_0$  の関係式と算出値を示します。

$$L_x = \frac{1}{(2 * \pi * f_0)^2 * C_r} = 73.29(\mu\text{H})$$

また、 $L_x$  と  $L_{kp}$  の関係式

$$L_x = L_{kp} + \frac{L_{kp} * L_m}{L_{kp} + L_m} = 73.29(\mu\text{H})$$

共振回路クオリティーファクター導出で設定した励磁インダクタンス  $L_m$  と 1 次側漏れインダクタンス  $L_{kp}$  の比  $L_n$

$$L_n = \frac{L_m}{L_{kp}} = 12$$

オープンインダクタンス  $L_p$  と励磁インダクタンス  $L_m$ 、1 次側漏れインダクタンス  $L_{kp}$  との関係式

$$L_p = L_m + L_{kp}$$

より励磁インダクタンス  $L_m$ 、1 次側漏れインダクタンス  $L_{kp}$ 、オープンインダクタンス  $L_p$  は下記のように算出されます。

$L_{kp} = 38.11\mu\text{H}$ 、 $L_m = 457.33\mu\text{H}$ 、 $L_p = 495.44\mu\text{H}$

### n、Lp、Lx、Cr の決定、Lm、Lkp、Lks、k、fp、f0 の算出

上記算出結果に基づいて作成した共振トランスと共振コンデンサの仕様を以下に決定します。

共振トランス巻数比  $n = 7.75$  ( $N_p:N_s = 31:4$ )

共振トランスオープンインダクタンス  $L_p = 480\mu\text{H}$

共振トランスショートインダクタンス  $L_x = 70\mu\text{H}$

共振コンデンサ  $C_r = 54\text{nF}$

これより、共振トランスの励磁インダクタンス、漏れインダクタンス、トランス結合係数、共振周波数の算出結果を示します。

共振トランス励磁インダクタンス  $L_m = 443.62\mu\text{H}$

共振トランス 1 次側漏れインダクタンス  $L_{kp} = 36.38\mu\text{H}$

共振トランス 2 次側漏れインダクタンス  $L_{ks} = L_{kp}/n^2 = 605.7\text{nH}$

共振トランス結合係数  $a = L_m/L_p = 0.92$

共振トランスオープンインダクタンス  $L_p$  と共振コンデンサ  $C_r$  の共振周波数  $f_p = 30.22\text{kHz}$

共振トランスショートインダクタンス  $L_0$  と共振コンデンサ  $C_r$  の共振周波数  $f_0 = 81.86\text{kHz}$

### 4.6.3. 共振回路電圧ゲイン確認

設計した共振トランス、共振コンデンサーを用いた共振回路でスイッチング周波数が想定した範囲内で適正に遷移することを確認します。共振回路のスイッチング周波数と電圧ゲインの関係を表す、LLC コンバーター伝達関数グラフを使用します。

#### LLC コンバーター伝達関数 M の算出

LLC コンバーター伝達関数 M は下記の式で算出します。M の値は負荷に応じた共振回路のスイッチング周波数と電圧ゲインの関係を示します。

$$M = \frac{2n * V_{oe}}{V_{out\_PFC}} = \frac{1}{\sqrt{\left(\frac{1}{a} \left(1 - \frac{1-a^2}{f_{sw}^2} * f_0^2\right)\right)^2 + \left(\frac{Q_e}{a} \left(\frac{f_{sw}}{f_0} - \frac{f_0}{f_{sw}}\right)\right)^2}}$$

上記式の  $Q_e$  は負荷量による変数クオリティーファクターです。 $Q_e$  とトランス単体の 2 次側負荷  $P_{out\_A}$  の関係式を示します。

$$Q_e = \frac{\sqrt{Lx/Cr}}{RLe} = \sqrt{Lx/Cr} * \frac{\pi^2}{8n^2 * R_{out\_A}} = \sqrt{Lx/Cr} * \frac{\pi^2}{8n^2} * \frac{P_{out\_A}}{(V_{out\_A})^2}$$

ここで、無負荷時  $P_{out\_A\_min} = 0W$ 、最大負荷時  $P_{out\_A\_max} = 266.67W$ 、

最大負荷負荷+5%時  $P_{out\_A\_max+5\%} = 280W$  より各負荷時の  $Q_e$  の算出結果を示します。

無負荷時  $Q_{e\_min} = 0$

最大負荷時  $Q_{e\_max} = 0.27$

最大負荷負荷+5%時  $Q_{e\_max+5\%} = 0.28$

上記計算結果より、 $Q_e$  は 0.00 から 0.28 の間で遷移します。また、共振回路クオリティーファクター導出の項で、最大負荷時に概算値で算出した  $Q_e = 0.28$  と近似しており、LLC 共振設計として適切であることが確認できます。

次項で  $Q_e$  ごとの LLC コンバーター伝達関数 M とスイッチング周波数  $f_{sw}$  の関係グラフを用いてスイッチング周波数遷移範囲が適正か確認します。

### 共振回路電圧ゲイン確認とスイッチング周波数遷移範囲確認

図 4.27 に上記仕様のトランス、共振コンデンサーを用いた共振回路のスイッチング周波数  $f_{sw}$  と電圧ゲインの関係グラフを示します。





図 4.27 LLC 共振回路 電圧ゲインとスイッチング周波数関係図

最大負荷にマージンを含めた 105%負荷時の  $Q_e = 0.28$  のゲインカーブが必要電圧ゲインの最大値  $Mg\_nom\_max = 1.23$  に達しているため、最大負荷+5%時の必要ゲイン確保が確認できます。また、最大負荷時のゲインカーブ  $Q_e = 0.27$  が瞬停時の必要ゲイン  $Mg\_hold\_max = 1.34$  に達しているため、最大負荷状態での瞬停時の必要電圧ゲイン確保も確認できます。この最大負荷時ゲインカーブと  $Mg\_hold\_max$  の交点 (図中 A 点) で得られるスイッチング周波数が今回の LLC 電源の最小スイッチング周波数  $f_{sw\_min}$  となります。 $f_{sw\_min}$  が共振トランスオープンインダクタンス  $L_p$  と共振コンデンサー  $C_r$  の共振周波数  $f_p$  より小さいため、本 LLC 電源が最大負荷時、瞬間停止時のいずれも共振によるソフトスイッチング動作領域から逸脱しないことを確認できます。

最小負荷時のゲインカーブ  $Q_e = 0.00$  と必要ゲインの最小値  $Mg\_min = 0.96$  の交点 (図中 B 点) で得られるスイッチング周波数が今回の LLC 電源の最大スイッチング周波数  $f_{sw\_max}$  となります。

次に必要最大電圧ゲイン付近のスイッチング周波数 (fsw) と電圧ゲインの関係グラフを図 4.28 に示します。




**図 4.28 LLC 共振回路 電圧ゲインとスイッチング周波数関係図  
(必要最大ゲイン付近拡大\_周波数軸線形目盛)**

定常動作状態の最大負荷+5%時に必要な最大電圧ゲイン  $Mg\_nom\_max = 1.23$  と最大負荷+5%負荷時  $Qe = 0.28$  のゲインカーブの交点 (図中 C 点) より、定常状態における最小スイッチング周波数は 60.5kHz となります。また、 $Mg\_nom\_max$  よりも瞬停時の必要電圧ゲイン  $Mg\_hold\_max = 1.34$  が大きいため、最大負荷時のゲインカーブ  $Qe = 0.27$  と  $Mg\_hold\_max =$  の交点 (図中 A 点) より、今回の LLC 電源の最小スイッチング周波数  $fsw\_min$  は 53.0kHz となります。LLC コントローラ周辺回路設計で設定した本デザインの LLC 部スイッチング周波数下限値 50.0kHz を上回っており、制限範囲内での正常動作が確認できます。

入力電圧、出力電圧共にセンター値  $Vout\_PFC\_typ = 390V$ 、 $Vout\_A\_typ = 27.25V$  の場合の電圧ゲイン  $Mg\_nom\_typ = 1.08$  と最大負荷時のゲインカーブ  $Qe = 0.27$  の交点 (図中 D 点) がほぼ共振トランスインダクタンス  $L0$  と共振コンデンサ  $Cr$  の共振周波数  $f0$  と一致しています。LLC 共振回路ではスイッチング周波数  $fsw$  が  $f0$  のとき最も安定した動作となるため、入出力電圧センター値で今回の LLC 電源動作が最も安定するように設定していることが確認できます。

次に必要最小電圧ゲイン付近のスイッチング周波数 (fsw) と電圧ゲインの関係グラフを図 4.29 に示します。



**図 4.29 LLC 共振回路 電圧ゲインとスイッチング周波数関係図  
(必要最小ゲイン付近拡大\_周波数軸線形目盛)**

定常動作状態の最小負荷に必要な最小電圧ゲイン  $Mg_{min} = 0.96$  と最小負荷時  $Qe = 0.00$  のゲインカーブの交点 (図中 B 点) より、今回の LLC 電源の最大スイッチング周波数  $fsw_{max}$  は 170.0kHz となります。LLC コントローラー周辺回路設計で設定した本デザインの LLC 部スイッチング周波数上限値  $fsw_{lim\_max}$  の 200.0kHz を下回っており、制限範囲内での正常動作が確認できます。

以上の確認より、今回の LLC 共振電源のスイッチング周波数遷移範囲は下記になり、LLC コントローラー周辺設計で設定したスイッチング周波数制限範囲内に収まっていることが確認できます。

最小スイッチング周波数  $fsw_{min} = 53kHz$

最大スイッチング周波数  $fsw_{max} = 170kHz$



#### 4.6.4. 共振トランス電流算出と ZVS (Zero Volt Switching) 確認

設計した共振トランスの電流値を算出し、ソフトスイッチングの ZVS 成立条件を確認します。

##### 共振トランスの電流算出

図 4.24 の最大電流  $I_{out\_A\_max}$  を算出します。このとき、出力電圧精度±5%より最小出力電圧  $V_{out\_A\_min} = 25.89V$ 、最大負荷時に+5%マージンを含め最大電力  $P_{out\_A\_max} = 266.67 \times 1.05 = 280W$  とします。

$$I_{out\_A\_max} = \frac{P_{out\_A\_max}}{V_{out\_A\_min}} = 10.81(A)$$

2次巻線に正弦波の電流が流れると仮定して、2次側巻線に流れるピーク負荷電流値  $I_{s\_A\_peak\_max}$ 、1次側巻線流れるピーク負荷電流値  $I_{p\_A\_peak\_max}$  を算出します。

$$I_{s\_A\_peak\_max} = \frac{\pi}{2} * I_{out\_A\_max} = 16.98(A_{peak})$$

$$I_{p\_A\_peak\_max} = \frac{\pi}{2n} * I_{out\_A\_max} = 2.19(A_{peak})$$

2次側巻線に流れる負荷電流実効値  $I_{s\_A\_rms\_max}$ 、1次側巻線流れる負荷電流実効値  $I_{p\_A\_rms\_max}$  を算出します。

$$I_{s\_A\_rms\_max} = \frac{1}{\sqrt{2}} I_{s\_A\_peak\_max} = \frac{\pi}{2\sqrt{2}} * I_{out\_A\_max} = 12.01(A_{rms})$$

$$I_{p\_A\_rms\_max} = \frac{1}{\sqrt{2}} I_{p\_A\_peak\_max} = \frac{\pi}{2n\sqrt{2}} * I_{out\_A\_max} = 1.55(A_{rms})$$

1次側には上記に加え、励磁インダクターに流れる励磁電流があります。励磁電流のピーク値  $I_{m\_A\_peak\_max}$ 、実効値  $I_{m\_A\_rms\_max}$  を下記式で算出します。このとき、励磁インダクタンス  $L_m = 443.62\mu H$ 、最小スイッチング周波数  $f_{sw\_min} = 53.00kHz$ 、出力電圧精度±5%より最大出力電圧  $V_{out\_A\_max} = 28.61V$  とします。

$$I_{m\_A\_peak\_max} = \frac{n}{4 * L_m * f_{sw\_min}} * V_{out\_A\_max} = 2.36(A_{peak})$$

$$I_{m\_A\_rms\_max} = \frac{1}{\sqrt{2}} I_{m\_A\_peak\_max} = \frac{n}{4\sqrt{2} * L_m * f_{sw\_min}} * V_{out\_A\_max} = 1.67(A_{rms})$$

1次側の合計 peak 電流  $I_{total\_A\_peak\_max}$ 、合計電流実効値  $I_{total\_A\_rms\_max}$  を下記で算出します。

$$I_{total\_A\_peak\_max} = \sqrt{(I_{p\_A\_peak\_max})^2 + (I_{m\_A\_peak\_max})^2} = 3.22(A_{peak})$$

$$I_{total\_A\_rms\_max} = \sqrt{(I_{p\_A\_rms\_max})^2 + (I_{m\_A\_rms\_max})^2} = 2.28(A_{rms})$$

$I_{total\_A\_peak\_max}$ 、 $I_{total\_A\_rms\_max}$  は共振コンデンサーに流れる最大電流値とも同値です。

## Zero Volt Switching 確認

LLC 共振電源はトランスの励磁電流で蓄えたエネルギーでスイッチング MOSFET の出力容量を充放電することによって ZVS を行い、高効率化を実現しています。広範囲な負荷条件で ZVS を実現するには、励磁電流  $Im\_A\_rms$  が最小の条件においても ZVS の条件が成立する必要があります。ZVS が成立する条件は、トランスの励磁電流で蓄えたエネルギーが、MOSFET の出力容量を充放電するのに必要なエネルギーを上回っていることです。励磁電流が最小時の条件はスイッチング周波数最大の  $fsw\_max = 170.00kHz$ 、最小出力電圧  $Vout\_A\_min = 25.89V$  です。励磁電流最小値  $Im\_A\_rms\_min$  は下記の通り算出されます。

$$Im\_A\_rms\_min = \frac{1}{\sqrt{2}} Im\_A\_peak\_min = \frac{n}{4\sqrt{2} * Lm * fsw\_max} * Vout\_A\_min = 0.47(Arms)$$

このとき、1 次側のトランスに蓄えられるエネルギー最小値  $Ep\_min$  は以下の通り算出されます。

$$Ep\_min = \frac{1}{2} Lp * (Im\_A\_rms\_min)^2 = 53.09(\mu J)$$

算出した上記エネルギーでスイッチング MOSFET の出力容量を充放電することができれば ZVS が実現します。スイッチング MOSFET TK125A60Z1 1 個の充放電に必要なエネルギー最大値  $Ezvs\_max$  は出力容量エネルギー換算実効容量値  $Co\_er = 70pF$ 、入力最大電圧  $Vout\_PFC\_max = 420V$  の条件下で下記の通り算出されます。

$$Ezvs\_max = \frac{1}{2} Co\_er * (Vout\_PFC\_max)^2 = 6.17(\mu J)$$

スイッチング MOS FET はハイサイド、ローサイドの 2 個あります。よって、本 LLC 共振電源で ZVS 実現するためには充放電に必要なエネルギー最大値  $Ezvs\_max$  の 2 倍必要です。1 次側トランスに蓄えられるエネルギー最小値  $Ep\_min = 53.09\mu J$  がスイッチング MOSFET TK125A60Z1 の充放電に必要なエネルギー最大値の 2 倍  $Ezvs\_max \times 2 = 12.34\mu J$  を上回っているため、励磁電流最小、ZVS 必要エネルギー最大のワースト状況下でも ZVS が成立することが確認できます。

### 4.7. オアリング (ORing) 回路

図 4.30 に ORing 回路を示します。ORing コントローラ LM5050-1 (Texas Instruments 製) は、電源と直列に接続すると、外部 MOSFET と連動して理想的なダイオード整流器として動作します。 $V_{IN} > V_{OUT}$  で GATE はオフします。また、OFF 端子をハイにすると MOSFET をオフすることができます。




図 4.30 ORing 回路

- ※ Arm, Cortex は、米国および／あるいはその他の国における Arm Limited (またはその子会社) の登録商標です。
- ※ その他の社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。

## ご利用規約

本規約は、お客様と東芝デバイス&ストレージ株式会社（以下「当社」といいます）との間で、当社半導体製品を搭載した機器を設計する際に参考となるドキュメント及びデータ（以下「本リファレンスデザイン」といいます）の使用に関する条件を定めるものです。お客様は本規約を遵守しなければなりません。

### 第1条 禁止事項

お客様の禁止事項は、以下の通りです。

1. 本リファレンスデザインは、機器設計の参考データとして使用されることを意図しています。信頼性検証など、それ以外の目的には使用しないでください。
2. 本リファレンスデザインを販売、譲渡、貸与等しないでください。
3. 本リファレンスデザインは、高温・多湿・強電磁界などの対環境評価には使用できません。
4. 本リファレンスデザインを、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用しないでください。

### 第2条 保証制限等

1. 本リファレンスデザインは、技術の進歩などにより予告なしに変更されることがあります。
2. 本リファレンスデザインは参考用のデータです。当社は、データ及び情報の正確性、完全性に関して一切の保証をいたしません。
3. 半導体素子は誤作動したり故障したりすることがあります。本リファレンスデザインを参考に機器設計を行う場合は、誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。また、使用されている半導体素子に関する最新の情報（半導体信頼性ハンドブック、仕様書、データシート、アプリケーションノートなど）をご確認の上、これに従ってください。
4. 本リファレンスデザインを参考に機器設計を行う場合は、システム全体で十分に評価し、お客様の責任において適用可否を判断して下さい。当社は、適用可否に対する責任を負いません。
5. 本リファレンスデザインは、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証又は実施権の許諾を行うものではありません。
6. 当社は、本リファレンスデザインに関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をせず、また当社は、本リファレンスデザインに関する一切の損害（間接損害、結果的損害、特別損害、付随的損害、逸失利益、機会損失、休業損害、データ喪失等を含むがこれに限らない。）につき一切の責任を負いません。

### 第3条 契約期間

本リファレンスデザインをダウンロード又は使用することをもって、お客様は本規約に同意したものとみなされます。本規約は予告なしに変更される場合があります。当社は、理由の如何を問わずいつでも本規約を解除することができます。本規約が解除された場合は、お客様は本リファレンスデザインを破棄しなければなりません。さらに当社が要求した場合には、お客様は破棄したことを証する書面を当社に提出しなければなりません。

### 第4条 輸出管理

お客様は本リファレンスデザインを、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用してはなりません。また、お客様は「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守しなければなりません。

### 第5条 準拠法

本規約の準拠法は日本法とします。

### 第6条 管轄裁判所

本リファレンスデザインに関する全ての紛争については、別段の定めがない限り東京地方裁判所を第一審の専属管轄裁判所とします。