

東芝バイポーラ形リニア集積回路 Bi-CMOS シリコン モノリシック

TB9081FG


Automotive GATE-driver for Brushless motor

TB9081FG は、車載向けブラシレスモータ用のブリドドライバ IC です。
3相ブリドドライバ以外に、フェイルセーフリレー用のブリドドライバも内蔵しています。

チャージポンプ、モータ電流検出回路、発振回路、SPI 通信回路を内蔵しています。

各種異常検出機能を搭載しており、異常検出条件、異常検出後の動作を設定できます。各設定については、SPI 通信を介して設定可能です。

また、各種異常検出機能の正常動作を診断する為の ABIST/LBIST 機能を搭載しています。



質量: 0.35 g (標準)

特長

- 3相ブリドドライバ : PWM 制御 ~20kHz
- フェイルセーフリレー用ブリドドライバ
- チャージポンプ回路内蔵
- 高速電流検出回路内蔵
- 各種異常検出機能内蔵
(低電圧(VB, VCC) / 高電圧(VCC) / 過熱 / ショート検出)
- ABIST/LBIST 機能内蔵
- 動作電圧範囲 : VB=4.5~28V、VCC=3.0~5.5V
- 動作温度範囲 : -40~125°C
- パッケージ : LQFP64 (0.5mm ピッチ)
- AEC-Q100 適合
- TM-SIL™
 - ISO 26262 の ASIL-D に準拠した開発
 - セーフティマニュアルや安全分析のレポート
 - 機能冗長および ABIST と LBIST 内蔵
 - CRC チェックによる SPI インターフェイス

包装箱ラベルに "[G]/RoHS COMPATIBLE"、"[G]/RoHS [[Chemical symbol(s) of controlled substance(s)]"、"RoHS COMPATIBLE" または "RoHS COMPATIBLE, [[Chemical symbol(s) of controlled substance(s)]>MCV" と記載があれば、本製品はその記載の意味において欧州 RoHS 指令 (2011 / 65 / EU) 対応品です。

目次

ブロック図

端子配置図(Top View)

端子説明

機能動作説明

- (1) チャージポンプ回路
- (2) プリドライバ回路
- (3) 電流検出回路
- (4) 発振回路/分周回路
- (5) 異常検出回路
 - (5-1) VB1/VB2 低電圧検出機能
 - (5-2) VCC1/VCC2 低電圧検出機能
 - (5-3) VCC1/VCC2 高電圧検出機能
 - (5-4) 過熱検出機能
 - (5-5) ショート検出機能
 - (5-6) 発振周波数監視機能
- (6) ALARM 入力回路
- (7) EN_CP 入力回路
- (8) ABIST 機能
- (9) SPI 通信回路
 - (9-1) SPI 通信動作
 - (9-2) レジスタマップ

絶対最大定格

電気的特性


応用回路例

外形図

変更履歴


製品取り扱い上のお願い

ブロック図 



注 1： ブロック図内の機能ブロック／接続配線などは、機能説明のため、一部省略または簡略化している場合があります。（個別ブロック図も含む）

端子配置図(Top View)



端子説明

No.	端子名称	入出力	機能	Pull-Up/Down		備考
1	RUI	IN	U 相モータリレー入力	Pull-Down	50kΩ	-
2	RV1	IN	V 相モータリレー入力	Pull-Down	50kΩ	-
3	VCC2	電源	外部 5V/3.3V 電源 2	-	-	-
4	RWI	IN	W 相モータリレー入力	Pull-Down	50kΩ	-
5	PGND1	GND	パワーグランド 1	-	-	-
6	RUO	OUT	U 相モータリレー出力	-	-	push-pull
7	RVO	OUT	V 相モータリレー出力	-	-	push-pull
8	RWO	OUT	W 相モータリレー出力	-	-	push-pull
9	NC	-	-	-	-	-
10	LWO	OUT	W 相ローサイドブリドドライブ出力	-	-	push-pull
11	LVO	OUT	V 相ローサイドブリドドライブ出力	-	-	push-pull
12	LUO	OUT	U 相ローサイドブリドドライブ出力	-	-	push-pull
13	PGND2	GND	パワーグランド 2	-	-	-
14	HS	IN	ショート検出用ハイサイドドレイン入力	-	-	-
15	SHU	IN	U 相ショート検出用モータ入力	-	-	-
16	VCPL	電源	チャージポンプ電圧(ローサイド用)	-	-	-
17	CP2L	OUT	チャージポンプ 2 段目出力	-	-	push-pull
18	SHV	IN	V 相ショート検出用モータ入力	-	-	-
19	CP1L	OUT	チャージポンプ 1 段目出力	-	-	push-pull
20	SHW	IN	W 相ショート検出用モータ入力	-	-	-
21	CP2H	IN/OUT	チャージポンプ 2 段目ドライブ出力	-	-	-
22	VCPL	電源	チャージポンプ電圧(ハイサイド用)	-	-	-
23	CP1H	IN/OUT	チャージポンプ 1 段目ドライブ出力	-	-	-
24	VB2	電源	バッテリー電源 2 (12V)	-	-	-
25	VB1	電源	バッテリー電源 1 (12V)	-	-	-
26	HWO	OUT	W 相ハイサイドブリドドライブ出力	-	-	push-pull
27	HVO	OUT	V 相ハイサイドブリドドライブ出力	-	-	push-pull
28	HUO	OUT	U 相ハイサイドブリドドライブ出力	-	-	push-pull
29	BR2O	OUT	電源リレー出力 2	-	-	push-pull
30	BR1O	OUT	電源リレー出力 1	-	-	push-pull
31	PGND3	GND	パワーグランド 3	-	-	-
32	EN_CP	IN	チャージポンプイネーブル信号	Pull-Down	50kΩ	-
33	BR2I	IN	電源リレー入力 2	Pull-Down	50kΩ	-
34	BR1I	IN	電源リレー入力 1	Pull-Down	50kΩ	-
35	HWI	IN	W 相ハイサイドブリドドライブ入力	Pull-Down	50kΩ	-
36	HVI	IN	V 相ハイサイドブリドドライブ入力	Pull-Down	50kΩ	-
37	HUI	IN	U 相ハイサイドブリドドライブ入力	Pull-Down	50kΩ	-
38	LUI	IN	U 相ローサイドブリドドライブ入力	Pull-Down	50kΩ	-
39	LVI	IN	V 相ローサイドブリドドライブ入力	Pull-Down	50kΩ	-
40	LWI	IN	W 相ローサイドブリドドライブ入力	Pull-Down	50kΩ	-
41	/CS	IN	SPI チップセレクト	Pull-Up	50kΩ	-
42	SCK	IN	SPI クロック入力	Pull-Down	50kΩ	-
43	VCC1	電源	外部 5V/3.3V 電源 1	-	-	-
44	SDIN	IN	SPI 入力	Pull-Down	50kΩ	-
45	SDOUT	OUT	SPI 出力	-	-	push-pull
46	AGND1	GND	アナログ回路用グランド 1	-	-	-
47	VRO	OUT	基準電圧アンプ出力	-	-	-
48	VRI	IN	基準電圧アンプ入力	-	-	-
49	AMP3O	OUT	電流検出アンプ出力 3	-	-	push-pull
50	AMP3N	IN	電流検出アンプ入力 3 (-)	-	-	-
51	AMP3P	IN	電流検出アンプ入力 3 (+)	-	-	-
52	AMP2O	OUT	電流検出アンプ出力 2	-	-	push-pull
53	AMP2N	IN	電流検出アンプ入力 2 (-)	-	-	-
54	AMP2P	IN	電流検出アンプ入力 2 (+)	-	-	-
55	VCC_OP	電源	電流検出アンプ用電源 (5V/3.3V)	-	-	-
56	AMP1O	OUT	電流検出アンプ出力 1	-	-	push-pull
57	AMP1N	IN	電流検出アンプ入力 1 (-)	-	-	-
58	AMP1P	IN	電流検出アンプ入力 1 (+)	-	-	-
59	AGND2	GND	アナログ回路用グランド 2	-	-	-
60	NDIAG	OUT	エラー出力端子	-	-	push-pull
61	CLKOUT	OUT	クロック出力	-	-	push-pull
62	ALARM2	IN	ブリドドライブイネーブル信号 2	Pull-Down	50kΩ	-
63	TEST	IN	テスト端子	Pull-Down	50kΩ	-
64	ALARM1	IN	ブリドドライブイネーブル信号 1	Pull-Down	50kΩ	-

●内部信号名解説

内部信号名	概要	状態	
		H	L
abst_pass	ABIST 正常信号	ABIST 正常	ABIST 異常
abst_end	ABIST 終了信号	ABIST 終了	ABIST 未終了
gate_en_u	ブリドライバ出力イネーブル信号(U相)	Enable	Disable
gate_en_v	ブリドライバ出力イネーブル信号(V相)	Enable	Disable
gate_en_w	ブリドライバ出力イネーブル信号(W相)	Enable	Disable
gate_en_r	ブリドライバ出力イネーブル信号(リレー)	Enable	Disable
gate_off_u	エラー出力信号(ブリドライバ出力イネーブル、U相)	Enable	Disable
gate_off_v	エラー出力信号(ブリドライバ出力イネーブル、V相)	Enable	Disable
gate_off_w	エラー出力信号(ブリドライバ出力イネーブル、W相)	Enable	Disable
gate_off_r	エラー出力信号(ブリドライバ出力イネーブル、リレー)	Enable	Disable
cp_en	チャージポンプ回路イネーブル信号	Enable	Disable
cp_off	エラー出力信号(チャージポンプ回路イネーブル)	Enable	Disable
vbl1	VB1/VB2 低電圧検出信号1	検出	解除
vbl2	VB1/VB2 低電圧検出信号2	検出	解除
vcl1	VCC1/VCC2 低電圧検出信号1	検出	解除
vcl2	VCC1/VCC2 低電圧検出信号2	検出	解除
por_x	内部リセット信号	リセット解除	リセット
vch	VCC1/VCC2 高電圧検出信号	検出	解除
vphh	VCPH クランプ電圧検出信号	検出	解除
tsd1det	過熱検出信号1	検出	解除
tsd2det	過熱検出信号2	検出	解除
tsd3det	過熱検出信号3	検出	解除
shuho	ショート検出信号(U相ローサイド)	検出	解除
shvho	ショート検出信号(V相ローサイド)	検出	解除
shwho	ショート検出信号(W相ローサイド)	検出	解除
shulo	ショート検出信号(U相ハイサイド)	検出	解除
shvlo	ショート検出信号(V相ハイサイド)	検出	解除
shwlo	ショート検出信号(W相ハイサイド)	検出	解除

<使用電源/GND リスト>

略号	端子名	機能・用途
Vb	VB1,VB2	バッテリー電源
Vcc	VCC1,VCC2	外部 5V/3.3V 電源
Vccop	VCC_OP	電流検出アンプ用電源(5V/3.3V)
Vcph	VCPH	チャージポンプ電圧(ハイサイド用)
Vcpl	VCPL	チャージポンプ電圧(ローサイド用)
AGND	AGND1,AGND2	アナログ回路用グラウンド
PGND	PGND1,PGND2,PGND3	パワーグラウンド

機能動作説明

(1) チャージポンプ回路

外付け Nch MOSFET を駆動するプリドライバ用のチャージポンプを内蔵しています。モータのハイサイド駆動用及びモータのリレー駆動用と、モータのローサイド駆動用の2つのチャージポンプ電圧を生成します。

ハイサイド及びリレー駆動用のチャージポンプ電圧 (V_{cph}) は内部回路により制御を行い、 V_{cph} が V_b+12V (Typ.) まで上がるとチャージポンプは動作を停止します。さらに過電圧状態を考慮し、 V_{cph} が $37V$ (Typ.) まで上がるとチャージポンプは停止し、 V_{cph} が $36.5V$ (Typ.) を下回るとチャージポンプは動作を再開します。

ローサイド駆動用のチャージポンプ電圧 (V_{cpl}) は、 V_{cph} から生成されます。 V_{cpl} が $16V$ (Typ.) まで上がるとクランプがかかり、クランプ電圧以上の電圧になりません。

チャージポンプ回路の V_b 側にはスイッチ回路 (CP_SW) を内蔵しており、CP_SW によりトランジスタをオフさせ、 V_b から V_{cph} への供給を停止させることが可能です。 V_{cc} 電圧が V_{cc} 低電圧検出電圧以下となる条件か、または、EN_CP=L の条件で、CP_SW のトランジスタはオフします。詳細は、(7)EN_CP 回路を参照して下さい。

また、端子 EN_CP によりチャージポンプを動作または停止させることが可能です。EN_CP="H" 時にチャージポンプは動作し、EN_CP="L" 時にチャージポンプは停止し、 V_b から V_{cph} への供給も停止します。

EN_CP="L" によるチャージポンプ停止時、 V_{cph} 出力電圧は $0V$ となります。

IC 内の制御によるチャージポンプ停止時、 V_{cph} 出力電圧は " V_b-3VF " となります。




Fig.1-a チャージポンプ回路ブロック図

(2) プリドライバ回路

プリドライバ回路は、モータのハイサイド駆動用、ローサイド駆動用、電源リレー駆動用、モータリレー駆動用のプリドライバ回路を有します。各プリドライバ回路はそれぞれ入出力端子を持ち、各入力端子に入力された信号により制御されます。




Fig.2-a プリドライバ回路ブロック図



<電源リレー駆動回路、モータリレー駆動回路>

電源リレー駆動回路は、バッテリー電源側のリレー用 FET を制御する回路です。

モータリレー駆動回路は、モータ側のリレー用 FET を制御する回路です。

真理値表を表 2-a、2-b に示します。真理値表内の内部信号(gate_en_r)の詳細は、(6)ALARM 入力回路を参照して下さい。

また、電源リレー駆動、モータリレー駆動の出力には抵抗 1kΩを内蔵しています。

さらに、電源リレー駆動回路の出力には逆接続時の逆流防止用ダイオードを内蔵しています。

●表 2-a 入出力真理値表 1 (電源リレー駆動回路)

・電源リレー駆動回路 1

入力	内部信号	出力	備考
BR1I	(gate_en_r)	BR1O	
L	H	L	-
H	H	H	-
*	L	L	-

*:Don't care

・電源リレー駆動回路 2

入力	内部信号	出力	備考
BR2I	(gate_en_r)	BR2O	
L	H	L	-
H	H	H	-
*	L	L	-

*:Don't care

●表 2-b 入出力真理値表 2 (モータリレー駆動回路)

・モータリレー駆動回路 1 (U相)

入力	内部信号	出力	備考
RUI	(gate_en_r)	RUO	
L	H	L	-
H	H	H	-
*	L	L	-

*:Don't care

・モータリレー駆動回路 2 (V相)

入力	内部信号	出力	備考
RVI	(gate_en_r)	RVO	
L	H	L	-
H	H	H	-
*	L	L	-

*:Don't care

・モータリレー駆動回路 3 (W相)

入力	内部信号	出力	備考
RWI	(gate_en_r)	RWO	
L	H	L	-
H	H	H	-
*	L	L	-

*:Don't care

<ハイサイド駆動回路、ローサイド駆動回路>

ハイサイド駆動回路は、モータのハイサイドの FET を駆動する回路です。ローサイド駆動回路は、モータのローサイドの FET を駆動する回路です。ハイサイド、ローサイド各 3ch 内蔵しています。

入力信号 (HUI/HVI/HWI, LUI/LVI/LWI) は制御ブロックで変換され、出力信号 (HUO/HVO/HWO, LUO/LVO/LWO) が出力されます。真理値表を表 2-c に示します。真理値表内の内部信号 (gate_en_u, gate_en_v, gate_en_w) の詳細は、(6)ALARM 入力回路を参照して下さい。

HUI/LUI,HVI/LVI,HWI/LWI が H/H の場合、出力は L/L となります (禁止入力)。禁止入力検出時の動作は SPI 通信を介して設定可能です。

また、ハイサイド駆動回路及びローサイド駆動回路の Turn on/Turn off 時の電流は、8 μ s(typ.)後に電流制限がかかります。この電流制限時間は、SPI 通信を介して3値の設定及び制限時間無しの設定が可能です。

異常検出及び ALARM1 または ALARM2=L により gate_en_u, gate_en_v, gate_en_w が H から L に切り替わり、ハイサイド駆動回路及びローサイド駆動回路が H 出力していた場合、L に切り替わります。この時、電流制限時間内は、出力ドライバのオン抵抗とゲート抵抗で決まる出力電流能力があります。但し、Vcc 低下検出時のみ、電流制限時間内でも出力制限電流 Iolmtl の電流能力となります。



●表 2-c 入出力真理値表 3 (ハイサイド、ローサイド駆動回路)



・FET 駆動回路 1 (U 相)

入力		内部信号	出力		備考
HUI	LUI	(gate_en_u)	HUO	LUO	
L	L	H	L	L	-
L	H	H	L	H	-
H	L	H	H	L	-
H	H	H	<u>L</u>	<u>L</u>	禁止入力モード
*	*	L	L	L	-

*:Don't care

・FET 駆動回路 2 (V 相)

入力		内部信号	出力		備考
HVI	LVI	(gate_en_v)	HVO	LVO	
L	L	H	L	L	-
L	H	H	L	H	-
H	L	H	H	L	-
H	H	H	<u>L</u>	<u>L</u>	禁止入力モード
*	*	L	L	L	-

*:Don't care

・FET 駆動回路 3 (W 相)

入力		内部信号	出力		備考
HWI	LWI	(gate_en_w)	HWO	LWO	
L	L	H	L	L	-
L	H	H	L	H	-
H	L	H	H	L	-
H	H	H	<u>L</u>	<u>L</u>	禁止入力モード
*	*	L	L	L	-

*:Don't care

(3) 電流検出回路

モータ電流検出用アンプを 3 個、基準電圧生成用アンプを 1 個内蔵しています (Fig3-a)。

モータ電流検出用アンプは、モータ駆動部に接続されているシャント抵抗を流れる電流により生じる差電圧を増幅して出力することができます。

基準電圧生成用アンプは、基準電圧生成用のバッファアンプとして用います。

電流検出の外部構成として、1 シャント構成と 3 シャント構成のどちらにも対応可能です。




Fig.3-a モータ電流検出回路ブロック図

(4) 発振回路 / 分周回路

発振回路は CR 内蔵構成となっており、発振周波数は $F_c=4\text{MHz}$ (typ.) です。発振回路は内部信号 (por_x) 解除後に動作を開始します。

4MHz (clk4m) は、ロジック回路のシステムクロック、外部 FET のショート検出回路のデジタルフィルタの動作クロックとして使用します。

クロック 1MHz (clk1m) は、ALARM 検出回路のデジタルフィルタの動作クロックとして使用します。

クロック 500kHz (clk500k) は、チャージポンプの動作クロックとして使用します。

クロック 16kHz (clk16k) は、ABIST の動作クロックとして使用します。

CLKOUT 出力 (端子) は、SPI で設定したクロック (clk4m、clk500k、clk16k) を出力します。




Fig.4-a 発振回路、分周回路ブロック図

<分周回路タイミングチャート>




Fig.4-b 分周回路タイミングチャート

(5) 異常検出回路

低電圧(VB1, VB2, VCC1, VCC2) / 高電圧(VCC1, VCC2) / 過熱 / 外部 FET ショート / 周波数異常検出機能を内蔵しています。

監視機能一覧及び内部信号の内容について以下に示します。動作詳細を(5-1)以降に記載しています。

異常検出してプリドライバ回路がオフする場合、ショート検出機能は無効となります。その後異常から復帰しプリドライバ回路が動作可能になると、ショート検出機能は再び有効になります。

● 監視機能一覧



監視機能	SPI 設定	設定 bit	検出時動作 ※注1 ※注5	初期値	ABIST	レジスタ書き込み	NDIAG ※注2 ※注4
VB1/VB2 低電圧	有	00	プリドライバ回路オフ	—	—	○	L(保持)
		01	プリドライバ回路オフ	○		○	L
		1*	プリドライバ回路オフ	—		○	H
VCC1/VCC2 低電圧	無	—	プリドライバ/チャージポンプ/分周回路オフ	—	—	—	L
VCC1/VCC2 高電圧	有	00	プリドライバ/チャージポンプ回路動作継続	—	○	○	L(保持)
		01	プリドライバ回路オフ	○			
		10	プリドライバ/チャージポンプ回路オフ	—			
		11	プリドライバ/チャージポンプ回路オフ(保持)	—			
過熱	有	00	プリドライバ/チャージポンプ回路動作継続	—	○	○	L(保持)
		01	プリドライバ回路オフ	—			
		10	プリドライバ/チャージポンプ回路オフ	○			
		11	プリドライバ/チャージポンプ回路オフ(保持)	—			
外部 FET ショート	有	000	プリドライバ/チャージポンプ回路動作継続	—	—	○	L(保持)
		001	プリドライバ回路(検出相のみ)オフ	—			
		010	プリドライバ回路(検出相のみ)オフ(保持)	○			
		011	プリドライバ回路(全相)オフ	—			
		100	プリドライバ回路(全相)オフ(保持)	—			
		101	プリドライバ(全相)/チャージポンプ回路オフ	—			
		110	プリドライバ(全相)/チャージポンプ回路オフ(保持)	—			
		111	検出無し	—			
周波数異常	有	000	プリドライバ/チャージポンプ回路動作継続	—	○ (低周波)	○	L(保持)
		001	プリドライバ回路オフ	—			
		010	プリドライバ/チャージポンプ回路オフ	—			
		011	プリドライバ/チャージポンプ回路オフ(保持)	—			
		1**	検出無し	○			
プリドライバ 禁止入力 ※注3	有	0	禁止入力時にプリドライバオフ チャージポンプ回路動作継続	○	—	—	H
		1	禁止入力時にプリドライバオフ チャージポンプ回路動作継続	—			
SPI 通信異常	無	—	プリドライバ/チャージポンプ回路動作継続	—	—	○	L(保持)

*: don't care

注1) プリドライバ/チャージポンプ/分周回路について記載しています。

オフとオフ(保持)の定義は以下の通り

オフ: 異常状態からの復帰後、動作可能

オフ(保持): 異常状態からの復帰後もオフを保持

注2) 検出時の NDIAG 動作について記載しています。

L(保持)は、異常検出解除でも NDIAG=L 出力を保持します。

注3) レジスタ設定 0 の場合、異常検出時でも、レジスタの書き込みは無し、NDIAG は H 出力となります。

レジスタ設定 1 の場合、異常検出時に、レジスタの書き込みがあり、NDIAG は L 出力となります。

注4) 保持無しの設定の場合、異常検出解除で、レジスタはクリアされ、NDIAG=H となります。

注5) プリドライバ回路オフ/プリドライバ回路(全相)オフは、電源リレー・モータリレープリドライバもオフになります。プリドライバ(検出相のみ)オフは、検出相ハイサイド、ローサイドプリドライバのみオフします。



(5-1) VB1/VB2 低電圧検出機能

VB1/VB2 の低電圧検出を行います。検出コンパレータ及びフィルタを各2つ内蔵しており、2つのフィルタのうち1つでもフィルタ出力がHとなれば、低電圧検出が検出状態となります。

検出コンパレータの基準となるバンドギャップ電圧は、別々のバンドギャップ回路(BG1、BG2)から生成します。




Fig.5-1a VB1/VB2 低電圧検出ブロック図

➤ A-① Vb 電圧低下

VB1 電圧、VB2 電圧が低電圧検出電圧 v_{thbl} を下回ると、Vb の L 検出コンパレータ出力が H となります。

➤ A-② Vb 低電圧検出

検出フィルタ時間 T_{bl} 後、Vb 低電圧検出信号 (v_{bl1}), (v_{bl2})=H により低電圧状態を検出し、プリドライバ回路をオフします。発振回路、チャージポンプ回路はオフしません。


低電圧が解除されるまで、プリドライバ回路はオフを保持します。

検出後の NDIAG 出力状態は、SPI 通信を介して3モードの選択が可能です。

Vb 低電圧検出状態時にモード変更しても、設定が有効になりません。Vb 低電圧が解除されレジスタ: uvb をクリア後に設定が有効になります。

➤ A-③ Vb 電圧復帰(低電圧解除)

VB1 電圧、VB2 電圧が v_{thblh} を上回ると、Vb 低電圧検出信号 (v_{bl1}), (v_{bl2})=L となり低電圧が解除され、プリドライバ回路は通常動作となります。NDIAG=L を出力している場合、SPI 通信によりレジスタ: uvb がクリアされると、NDIAG=H となります。低電圧検出中は、レジスタ: uvb をクリアできず、NDIAG=L を出力します。



2

Fig.5-1b VB1/VB2 低電圧検出タイミングチャート

(5-2) VCC1/VCC2 低電圧検出機能

VCC1/VCC2 の低電圧検出を行います。検出コンパレータを2つ内蔵しており、2つのコンパレータのうち1つでもコンパレータの出力がHとなれば、低電圧検出が検出状態となります。

検出コンパレータの基準となるバンドギャップ電圧は、別々のバンドギャップ回路(BG1、BG2)から生成します。




Fig.5-2a VCC1/VCC2 低電圧検出ブロック図

➤ B-① Vcc 電圧低下

VCC1 電圧、VCC2 電圧が低電圧検出電圧 v_{thcll} を下回ります。

1

➤ B-② Vcc 低電圧検出

緩応答時間 T_{cl} 後、Vcc 低電圧検出信号 (vcl1),(vcl2)=H により低電圧状態を検出し、(por_x)=L となり、NDIAG=L を出力し、プリドライバ回路、チャージポンプ回路、発振回路をオフします。

低電圧が解除されるまで、各回路はオフを保持します。

➤ B-③ Vcc 電圧復帰(低電圧解除)

VCC1 電圧、VCC2 電圧が v_{thchl} を上回ると、Vcc 低電圧検出信号 (vcl1),(vcl2)=L となり低電圧が解除されます。

➤ B-④ 通常動作復帰

LBIST、ABIST を実行後、BIST の診断が OK の場合に通常動作となります。チャージポンプ回路が動作を開始し、プリドライバ回路をオンすることが可能になります。診断が NG の場合は、チャージポンプ回路、プリドライバ回路は動作しません。

また NDIAG は、診断 OK の場合は H、診断 NG の場合は L を出力します。




Fig.5-2b VCC1/VCC2 低電圧検出タイミングチャート

※ Vcc 低電圧検出電圧よりもさらに Vcc が低下すると、スタンバイ状態となります。スタンバイ状態では、Vcc 低電圧検出以外の機能はオフします。

(5-3) VCC1/VCC2 高電圧検出機能

VCC1/VCC2 の高電圧検出を行います。検出コンパレータ及びフィルタを内蔵しており、フィルタ出力が H となれば、高電圧検出が検出状態となります。




Fig.5-3a VCC1/VCC2 高電圧検出ブロック図

➤ C-① Vcc 電圧上昇

VCC1 電圧、VCC2 電圧が高電圧検出電圧 v_{thchh} を上回ると、Vcc の H 検出コンパレータ出力が H となります。

➤ C-② Vcc 高電圧検出

検出フィルタ時間 T_{ch} 後、Vcc 高電圧検出信号(v_{ch})=H により高電圧状態を検出し、NDIAG=L となります。

検出後の動作は、SPI 通信を介して4モードの選択が可能です。

Vcc 高電圧検出状態時にモード変更しても、設定が有効になりません。Vcc 高電圧が解除されレジスタ: ovc をクリア後に設定が有効になります。


➤ C-③ Vcc 電圧復帰(高電圧解除)

VCC1 電圧、VCC2 電圧が v_{thchl} を下回ると、Vcc 高電圧検出信号(v_{ch})=L となり高電圧が解除されます。

レジスタ $ovc_{op}=11$ の場合、高電圧が解除されても各回路はオフを継続し、NDIAG=L を保持します。レジスタ $ovc_{op}=00$ 、01、10 の場合、各回路は通常動作となりますが、NDIAG=L を保持します。SPI 通信によりレジスタ: ovc がクリアされると、各回路は通常動作となり、NDIAG=H となります。

高電圧検出中は、レジスタ: ovc をクリアできず NDIAG=L を出力します。

1



2

Fig.5-3b VCC1/VCC2 高電圧検出タイミングチャート

(5-4) 過熱検出機能

3つの過熱検出コンパレータを内蔵しています。検出コンパレータ及びフィルタを各3つ内蔵しており、3つのフィルタのうち1つでもフィルタ出力がHとなれば、過熱検出が検出状態となります。

検出コンパレータの基準となるバンドギャップ電圧は2つのバンドギャップ回路(BG1、BG2)から生成します。

過熱検出コンパレータでは、チップ温度が 170°Cを超えるとコンパレータが切り替わり過熱検出します。検出後の動作は、SPI 通信を介して4モードの選択が可能です。また、内部温度が 160°Cを下回ると、過熱検出が解除されます。




Fig.5-4a 過熱検出ブロック図

> D-① 過熱検出

温度が T_{sdh} を上回ると、検出フィルタ時間 T_{tsd} 後、過熱検出信号 ($tsd1 \sim 3det$) = H となり過熱状態を検出します。検出後の動作は、SPI 通信を介して4モードの選択が可能です。



過熱検出状態時にモード変更しても、設定が有効になりません。過熱状態が解除されレジスタ: $tsd*det$ をクリア後に設定が有効になります。

> D-② 過熱検出解除

温度が T_{sdl} を下回ると、過熱検出信号 ($tsd1 \sim 3det$) = L となり過熱検出が解除されます。

レジスタ $tsd_{op}=11$ の場合、過熱検出が解除されても各回路はオフを継続し、 $NDIAG=L$ を保持します。レジスタ $tsd_{op}=00, 01, 10$ の場合、各回路は通常動作となりますが、 $NDIAG=L$ を保持します。SPI 通信によりレジスタ: $tsd*det$ がクリアされると、各回路は通常動作となり、 $NDIAG=H$ となります。

過熱検出中は、レジスタ: $tsd*det$ をクリアできず、 $NDIAG=L$ を出力します。




Fig.5-4b 過熱検出タイミングチャート

(5-5) ショート検出機能

外付け MOSFET のドレイン端子、ソース端子をモニタすることで、外付け MOSFET のショートを検出します。ショートを検出した場合、検出後の動作は、SPI 通信を介して8モードの選択が可能です。また、検出閾値電圧及び検出時間は、SPI 通信を介して4値の設定が可能です。

ショート検出解除時、レジスタ sh_op=010、100、110 の場合、ショート検出が解除されても各回路はオフを継続し、NDIAG=L を保持します。レジスタ tsd_op=000、001、011、101 の場合、各回路は通常動作となりますが、NDIAG=L を保持します。SPI 通信によりレジスタ:sc**がクリアされると、各回路は通常動作となり、NDIAG=H となります。




Fig.5-5a ショート検出ブロック図

●表 5-5a ショート検出状態表

コンパレータ入力	コンパレータ出力	入力信号	異常状態
SHU > LREF	shul = H	LUI = H	HUO の外部 MOSFET ショート
SHV > LREF	shvl = H	LVI = H	HVO の外部 MOSFET ショート
SHW > LREF	shwl = H	LWI = H	HWO の外部 MOSFET ショート
SHU < HREF	shuh = H	HUI = H	LUO の外部 MOSFET ショート
SHV < HREF	shvh = H	HVI = H	LVO の外部 MOSFET ショート
SHW < HREF	shwh = H	HWI = H	LWO の外部 MOSFET ショート

※ HREF = HS - Vth_sh (ハイスайд検出閾値電圧)、LREF = Vth_sh (ローサイド検出閾値電圧)

※ ハイスайдの検出閾値電圧は、IC 端子の HS-SH*間電圧で規定しています。

HS 端子と SH*端子の外部抵抗による発生電圧及びハイスайд MOSFET のドレイン-ソース間電圧を考慮し、HREF の閾値を設定して下さい。

※ ローサイドの検出閾値電圧は、IC 端子の SH*-PGND 間電圧で規定しています。

SH*端子の外部抵抗による発生電圧及び電流検出用のシャント抵抗による発生電圧及びローサイド MOSFET のドレイン-ソース間電圧を考慮し、LREF の閾値を設定して下さい。




Fig.5-5b ショート検出タイミングチャート (レジスタ sh_op = "000"時)






Fig.5-5c ショート検出タイミングチャート (レジスタ sh_op = "001"、"011"時)



※"001": 検出相のみプリドライバオフ
 "011": 全相プリドライバオフ




Fig.5-5d ショート検出タイミングチャート (レジスタ sh_op = "010"、“100”時)



※"010": 検出相のみプリドライバオフ
 "100": 全相プリドライバオフ

レジスタ sh_op = "101"




Fig.5-5e ショート検出タイミングチャート (レジスタ sh_op = "101"時)






Fig.5-5f ショート検出タイミングチャート (レジスタ sh_op = "110"時)



(5-6) 発振周波数監視機能



発振周波数が低い場合及び高い場合に周波数異常を検出する機能を内蔵しています。

発振周波数の低周波検出回路は、clk1m 毎にコンパレータの入力をリセットします。周波数が低くなりリセットが遅れると、コンパレータの出力が反転し、次の clk1m の立ち上がりエッジで周波数異常を検出します。

発振周波数の高周波検出回路では、clk1m 毎にコンパレータは H/L 出力を繰り返します。発振周波数が高くなり、検出コンパレータが H 出力を継続し、clk1m の 1 カウント目の立ち下がりエッジでも検出コンパレータが H を出力していた場合、高周波異常を検出します。

異常検出時の動作は、SPI 通信を介して5モードの選択が可能です。

周波数異常検出状態時にモード変更しても、設定が有効になりません。周波数異常が解除され、レジスタ:err_of、err_uf のクリア後に設定が有効になります。

レジスタ ferr_op=1** の場合は、周波数異常検出しません。

周波数異常検出解除時、レジスタ ferr_op=011 の場合、周波数異常検出が解除されても各回路はオフを継続し、NDIAG=L を保持します。レジスタ ferr_op=000、001、010 の場合、各回路は通常動作となりますが、NDIAG=L を保持します。SPI 通信によりレジスタ:err_of、err_uf がクリアされると、各回路は通常動作となり、NDIAG=H となります。




Fig.5-6a 周波数監視回路図




Fig.5-6b 周波数監視タイミングチャート(周波数低い場合)




Fig.5-6c 周波数監視タイミングチャート(周波数高い場合)

(6) ALARM 入力回路

ALARM 信号の入力端子として、ALARM1 及び ALARM2 の 2 端子があります。

ALARM 信号は、プリドライバ回路 (FET 駆動回路、モータリレー駆動回路、電源リレー駆動回路) の Enable/Disable の制御を行います。

ALARM1="L" または ALARM2="L" の場合、プリドライバ回路は Disable となります。ALARM1="H" 及び ALARM2="H" の場合、プリドライバ回路の入力と内部信号によって Enable/Disable が決まります。

また、ALARM1 及び ALARM2 端子の入力側にはノイズ除去のためのデジタルフィルタ (D.F.) を内蔵しています。デジタルフィルタ時間は、SPI 通信を介して設定可能です。

ALARM1="L" または ALARM2="L" を検出した場合でも、ショート検出機能は有効です。




Fig.6-a FET 駆動回路制御ブロック図

表 6-a FET 駆動回路制御真理値表

入力信号		内部入力信号					内部制御信号				FET 駆動回路
ALARM1	ALARM2	(por_x)	(gate_off_u)	(gate_off_v)	(gate_off_w)	(gate_off_r)	(gate_en_u)	(gate_en_v)	(gate_en_w)	(gate_en_r)	
L	*	*	*	*	*	*	L	L	L	L	Disable
*	L	*	*	*	*	*	L	L	L	L	Disable
*	*	L	*	*	*	*	L	L	L	L	Disable
H	H	H	L	-	-	-	L	-	-	-	U 相 Disable
H	H	H	H	-	-	-	H	-	-	-	U 相 Enable
H	H	H	-	L	-	-	-	L	-	-	V 相 Disable
H	H	H	-	H	-	-	-	H	-	-	V 相 Enable
H	H	H	-	-	L	-	-	-	L	-	W 相 Disable
H	H	H	-	-	H	-	-	-	H	-	W 相 Enable
H	H	H	-	-	-	L	-	-	-	L	リレー-Disable
H	H	H	-	-	-	H	-	-	-	H	リレー-Enable

(注 1) "*" : Don't care

(注 2) "-" : gate_off_* 及び gate_en_* は、同相の論理依存があるが、他の相への論理依存は無し

(7) EN_CP 入力回路

EN_CP 信号は、チャージポンプ回路の Enable/Disable の制御を行います。

入力信号 EN_CP="L" の場合、チャージポンプ回路は Disable となります。EN_CP="H" の場合、内部信号によってチャージポンプ回路の Enable/Disable が決まります。

また、チャージポンプ SW 回路 (CP_SW) は、入力信号 EN_CP = "L" または内部信号 (por_x) = "L" の場合に Disable となります。EN_CP = (por_x) = "H" の場合、Enable となります。




Fig.7-a EN_CP 入力回路ブロック図

表 7-a チャージポンプ回路制御真理値表

入力信号	内部入力信号		内部制御信号	チャージポンプ回路	チャージポンプ SW 回路
EN_CP	(por_x)	(cp_off)	(cp_en)		
L	*	*	L	Disable	Disable
H	L	*	L	Disable	Disable
H	H	L	L	Disable	Enable
H	H	H	H	Enable	Enable

(注) “*”: Don't care

(8) ABIST 機能

IC 起動時に、各種異常検出が正常に機能しているかを診断します。

IC 起動時、VCC1/VCC2 低電圧解除後に分周回路が動作を開始し、LBIST 完了後に ABIST の診断を開始します。LBIST が NG の場合でも ABIST の診断は実行されます。

ABIST が開始すると、診断用スイッチをオンすることでコンパレータの入力電圧を切り替え、各検出コンパレータを反転させて診断を行います。診断は、クロック (clk16k) に同期して順次行われ、診断情報は ABIST 判定回路に入力されます。また、診断期間中は NDIAG=L に保持されます。

全ての診断終了後、IC は通常動作に切り替わります。診断で異常が検出されない場合は、NDIAG=H となります。診断で異常が検出された場合、NDIAG=L となり、診断情報を保持し続けます。

診断箇所は下記の通り。

VCC1/VCC2 高電圧検出、VCPH クランプ電圧検出、過熱検出、周波数異常検出 (低周波数側)




Fig.8-a ABIST ブロック図 (VCC1/VCC2 高電圧検出)

表 8-a 回路動作真理値表 (CP_SW 回路)

入力信号	CP_SW 回路			
	ABIST 前	ABIST 中	ABIST OK	ABIST NG
EN_CP				
L	Disable	Enable	Disable	Disable
H	Enable	Enable	Enable	Enable

表 8-b 回路動作真理値表 (チャージポンプ回路)

入力信号	チャージポンプ回路			
	ABIST 前	ABIST 中	ABIST OK	ABIST NG
EN_CP				
L	Disable	Disable	Disable	Disable
H	Disable	Disable	Enable	Disable

表 8-c 回路動作真理値表 (プリドライバ回路)

入力信号		プリドライバ回路			
ALARM1	ALARM2	ABIST 前	ABIST 中	ABIST OK	ABIST NG
L	*	Disable	Disable	Disable	Disable
*	L	Disable	Disable	Disable	Disable
H	H	Disable	Disable	Enable	Disable

(注) “*”: Don't care

<ABIST 全体動作／立ち上り動作>

> H-① IC 起動

IC 起動時、V_{CC} の低電圧解除により、分周回路が動作開始します。

> H-② LBIST 実行

分周回路が動作を開始し、LBIST を開始します。

> H-③ ABIST 開始

LBIST 後、ABIST を開始します。

clk16k の 2clk 毎に検出コンパレータを切り替え、検出コンパレータが故障検出信号を正しく出力しているか診断します。最初に過熱検出用のコンパレータを診断します。

> H-④ 診断

以下の各コンパレータの診断を実施します。

V_{CC1}/V_{CC2} 高電圧、V_{CPH} クランプ電圧、周波数監視(低周波)

> H-⑤ ABIST 終了

全ての検出コンパレータの診断が終了すると、IC は通常動作モードに切り替わり、チャージポンプ回路が動作を開始し、プリドライバ回路をオンすることが可能になります。また、診断結果を NDIAG へ出力します。

また、診断 NG 時は、チャージポンプ回路、プリドライバ回路がオフを継続します。




Fig.8-b ABIST タイミングチャート

※1 EN_CP に関係なく ABIST 実行中は、 $V_{cph}=V_{cpl}=V_b-3V$ ($V_{cpl} \leq 16V$) となります。

※2 VB1/2 と VCC1/2 の立ち上げ順序はありません。

また、V_b 及び V_{CC} のスルーレートは以下範囲で使用して下さい。

V_b=8V/ μ s 未満

V_{CC}=0.3V/ μ s 未満

※3 vphh の異常診断時、V_b が V_{CC} より低い場合に、clk16k の 2clk の期間(125 μ s)で最大 10 μ A の電流が流れます。

※4 LBIST と ABIST を合わせた実行期間は、約 2.4ms(typ.)となります。

(9) SPI 通信回路

SPI 通信回路は、SPI コア回路、レジスタリード回路ブロックで構成されています。

/CS が L の時のみ、マイコンとの通信が可能となります。クロックの立ち上がりエッジでマイコンは SDIN にデータを書き込み、次の立ち下がりエッジで IC がデータを読み取ります。また、クロックの立ち上がりエッジで IC は SDOUT にデータを書き込み、次の立ち下がりエッジでマイコンがデータを読み取ります。SDIN はマイコンからのデータビットを MSB から LSB の順に受信します。SDOUT はマイコンへデータビットを MSB から LSB の順に送信します。出力はプッシュプル構成で、/CS="H" の時にはハイインピーダンスとなります。また、IC 内部で /CS 端子は抵抗プルアップ、SCK、SDIN 端子は抵抗プルダウンされています。




Fig.9-a SPI 通信回路ブロック図

(9-1) SPI 通信動作

/CS が "L" の時、SCK に同期してシリアルデータを送受信します。/CS が "H" の場合、SDOUT 出力は、ハイインピーダンスとなります。データ長は 40bit です。機能としては、リード動作、ライト動作の 2 種類があり、"RW" bit によりライト/リード動作の選択が可能です。"Dummy" bit は、動作に影響しません。

<ライト動作>

ライト動作時のデータ構成を Fig.9-b に示します。

SDIN は、"RW" bit、"Address" bit、"Dummy" bit (2bit)、"Data" bit、"CRC" bit、"Dummy" bit (16bit) で構成されます。"RW" bit はライト/リード動作の選択 bit で、"RW" bit = '1' の時にライト動作となります。"Address" bit はアドレス指定 bit、"Data" bit はライトデータ bit で、"Address" bit のアドレスへ "Data" bit のデータをライトします。"CRC" bit は "RW" bit、"Address" bit、"Dummy" bit (2bit)、"Data" bit の 16bit からマイコンが算出します。

SDOUT は全て "Dummy" bit となります。

なお、ライト後に必ずデータをリードして、正しいデータがライトできていることを確認して下さい。

また、Data の空 bit にライトしたとしても、データはライトされません。




Fig.9-b ライト動作時データ構成

<リード動作>

リード動作時のデータ構成を Fig.9-c に示します。

SDIN は、"RW"bit、"Address"bit、"Dummy"bit (10bit)、"CRC"bit、"Dummy"bit (16bit)で構成されます。"RW"bit はライト/リード動作の選択 bit で、"RW"bit='0' の時にリード動作となります。"Address"bit はアドレス指定 bit で、データを"Address"bit のアドレスからリードします。"CRC"bit は"RW"bit、"Address"bit、"Dummy"bit (10bit)の 16bit からマイコンが算出します。

SDOUT は"Dummy"bit (8bit)、"Data"bit、"Dummy"bit (16bit)、"CRC"bit で構成されます。"Data"bit には、SDIN の"Address"bit のアドレスからリードしたデータを出力します。"CRC"bit は"Data"bit の 8bit から IC で算出した値を出力します。




Fig.9-c リード動作時データ構成

<CRC エラー判定>

データ通信が正しく行われたかを確認する為に、CRC によるエラー判定を行います。

算出に使用する生成多項式は、以下となります。

$$x^8+x^4+x^3+x^2+1$$

CRC エラーとなった場合は、以下動作となります。

(1)ライト動作時

ライトデータは IC にライトされません。




Fig.9-d ライト動作時 CRC エラー

(2)リード動作時

同フレーム内の SDOUT の CRCbit に誤データを書き込みます。

これにより、マイコン側で CRC エラーを検出します。




Fig.9-e リード動作時 CRC エラー

<Vcc 低下検出時>

Vcc 低下検出時は、SPI 通信ができません。

Vcc 低下検出時は、SDOUT が 'L' に固定されます。(ライト動作時、リード動作時共)

<Fail 判定>

SPI 通信で次の場合、IC が通信エラーと判断し、SPI 通信異常のレジスタ err_spi に '1' が書き込まれます。

- (1) レジスタが存在しないアドレスへのアクセス
- (2) データ長が 40bit 以外

(9-2) レジスタマップ



表 9-2a config1 (Address : 0x01)

bit	7	6	5	4	3	2	1	0
名称	df_alm1		df_alm2		sh_op			-
初期値	1	1	1	1	0	1	0	0

bit	レジスタ	R/W	説明
7:6	df_alm1	R/W	ALARM1 デジタルフィルタ設定 (H側/L側共通) Fc=4MHz(typ.) "00" = $16 \times 2^2 / Fc + 1 / Fc$ "01" = $1000 \times 2^2 / Fc + 1 / Fc$ "10" = $2000 \times 2^2 / Fc + 1 / Fc$ "11" = $4000 \times 2^2 / Fc + 1 / Fc$
5:4	df_alm2	R/W	ALARM2 デジタルフィルタ設定 (H側/L側共通) Fc=4MHz(typ.) "00" = $16 \times 2^2 / Fc + 1 / Fc$ "01" = $1000 \times 2^2 / Fc + 1 / Fc$ "10" = $2000 \times 2^2 / Fc + 1 / Fc$ "11" = $4000 \times 2^2 / Fc + 1 / Fc$
3:1	sh_op	R/W	ショート検出後の動作選択 "000" = NDIAG: L出力(保持) "001" = NDIAG: L出力(保持)、ブリドライバ(検出相のみ)オフ(検出期間) "010" = NDIAG: L出力(保持)、ブリドライバ(検出相のみ)オフ(保持) "011" = NDIAG: L出力(保持)、ブリドライバ(全相)オフ(検出期間) "100" = NDIAG: L出力(保持)、ブリドライバ(全相)オフ(保持) "101" = NDIAG: L出力(保持)、ブリドライバ/チャージポンプ回路オフ(検出期間) "110" = NDIAG: L出力(保持)、ブリドライバ/チャージポンプ回路オフ(保持) "111" = 検出無し

表 9-2b config2 (Address : 0x02)

bit	7	6	5	4	3	2	1	0
名称	-	-	-	ovc_op		tsd_op		pl_op
初期値	0	0	0	0	1	1	0	0

bit	レジスタ	R/W	説明
4:3	ovc_op	R/W	VCC1/VCC2 高電圧検出後の動作選択 "00" = NDIAG: L出力(保持) "01" = NDIAG: L出力(保持)、ブリドライバオフ(検出期間) "10" = NDIAG: L出力(保持)、ブリドライバ/チャージポンプ回路オフ(検出期間) "11" = NDIAG: L出力(保持)、ブリドライバ/チャージポンプ回路オフ(保持)
2:1	tsd_op	R/W	過熱検出後の動作選択 "00" = NDIAG: L出力(保持) "01" = NDIAG: L出力(保持)、ブリドライバオフ(検出期間) "10" = NDIAG: L出力(保持)、ブリドライバ/チャージポンプ回路オフ(検出期間) "11" = NDIAG: L出力(保持)、ブリドライバ/チャージポンプ回路オフ(保持)
0	pl_op	R/W	ブリドライバ禁止入力検出後の動作選択 "0" = NDIAG: 出力無し、禁止入力時のみ検出のブリドライバオフ "1" = NDIAG: L出力(保持)、禁止入力時のみ検出のブリドライバオフ

ブリドライバ禁止入力について

同相のハイサイドとローサイドの入力が H の場合、ハイサイドとローサイドの出力は L となります。

(Input) HUI=LUI="H" → HUO=LUO="L"
 HVI=LVI="H" → HVO=LVO="L"
 HWI=LWI="H" → HWO=LWO="L"

表 9-2c config3 (Address : 0x03)

bit	7	6	5	4	3	2	1	0
名称	uvb_op		co_sel		ferr_op			-
初期値	0	1	0	0	1	0	0	0

bit	レジスタ	R/W	説明
7:6	uvb_op	R/W	VB1/VB2低電圧時の動作選択 "00" = NDIAG:L出力(保持)、プリドライバオフ(検出期間) "01" = NDIAG:L出力、プリドライバオフ(検出期間) "1*" = NDIAG:H出力、プリドライバオフ(検出期間)
5:4	co_sel	R/W	CLKOUT 出力選択 "00" = L出力 "01" = clk4m 4MHz(typ.) "10" = clk500k 500kHz(typ.) "11" = clk16k 16kHz(typ.)
3:1	ferr_op	R/W	周波数異常時出力選択 000 = NDIAG:L出力(保持) 001 = NDIAG:L出力(保持)、プリドライバオフ(検出期間) 010 = NDIAG:L出力(保持)、プリドライバ/チャージポンプ回路オフ(検出期間) 011 = NDIAG:L出力(保持)、プリドライバ/チャージポンプ回路オフ(保持) 1** = 検出無し

*: don't care

表 9-2d config4 (Address : 0x04)

bit	7	6	5	4	3	2	1	0
名称	-	df_sh			vthh_sh		vthl_sh	
初期値	0	0	0	1	0	0	0	1

bit	レジスタ	R/W	説明
6:4	df_sh	R/W	ショート検出デジタルフィルタ設定 (typ. at 4MHz) "000" = 6μs "001" = 8μs "010" = 10μs "011" = 12μs "1**" = フィルタ無し
3:2	vthh_sh	R/W	ショート検出閾値電圧(Hi側) "00" = 0.5V "01" = 0.75V "10" = 1.0V "11" = 1.25V
1:0	vthl_sh	R/W	ショート検出閾値電圧(Lo側) "00" = 0.5V "01" = 0.75V "10" = 1.0V "11" = 1.25V

*: don't care

表 9-2e config5 (Address : 0x05)

bit	7	6	5	4	3	2	1	0
名称	rebst	diag_dg	shuh_dg	shul_dg	shvh_dg	shvl_dg	shwh_dg	shwl_dg
初期値	0	0	0	0	0	0	0	0

bit	レジスタ	R/W	説明
7	rebst	R/W	BISTリスタート設定 "0": BIST リスタート無し "1": BIST リスタート実行
6	diag_dg	R/W	SPI通信によるNDIAG機能診断 "0": NDIAG通常動作 "1": NDIAGからL出力
5	shuh_dg	R/W	SPI通信によるショート検出機能診断(U相Lサイド) "0": 通常のショート検出モード "1": ショート検出状態に変更(NDIAGからL出力)
4	shul_dg	R/W	SPI通信によるショート検出機能診断(U相Hサイド) "0": 通常のショート検出モード "1": ショート検出状態に変更(NDIAGからL出力)
3	shvh_dg	R/W	SPI通信によるショート検出機能診断(V相Lサイド) "0": 通常のショート検出モード "1": ショート検出状態に変更(NDIAGからL出力)
2	shvl_dg	R/W	SPI通信によるショート検出機能診断(V相Hサイド) "0": 通常のショート検出モード "1": ショート検出状態に変更(NDIAGからL出力)
1	shwh_dg	R/W	SPI通信によるショート検出機能診断(W相Lサイド) "0": 通常のショート検出モード "1": ショート検出状態に変更(NDIAGからL出力)
0	shwl_dg	R/W	SPI通信によるショート検出機能診断(W相Hサイド) "0": 通常のショート検出モード "1": ショート検出状態に変更(NDIAGからL出力)

※レジスタ:rebst は LBIST または ABIST が NG 判定の時のみ有効になります。通常動作時は、rebst=1 に設定しても BIST のリスタートはしません。

※ショート検出状態について
NDIAG=L となります。

config1 のレジスタ sh_op の設定によって、ブリドライバ、チャージポンプの動作が決まります。

※レジスタ: sh**_dg=0 設定時には、ブリドライバ、チャージポンプは正常動作に復帰します。

config1 のレジスタ:sh_op="111"設定時は、レジスタ:sh**_dg=1 に設定しても、上記のショート検出機能診断は行われません

表 9-2f config6 (Address : 0x06)

bit	7	6	5	4	3	2	1	0
名称	-	-	-	-	-	-	t_ili	
初期値	0	0	0	0	0	0	0	0

bit	レジスタ	R/W	説明
1:0	t_ili	R/W	ブリドライバ出力電流制限時間設定 (typ. at 4MHz) "00" = 8μs "01" = 16μs "10" = 32μs "11" = 制限時間無し

電流制限は、ブリドライバ(HUO,HVO,HWO,LUO,LVO,LWO)の出力に対応しています(電気的特性参照)。電流制限が無効になる時間は、SPI レジスタによって設定できます。例えば"00"の場合、ターンオン/オフから 8μs(typ.)間は電流制限が無効で、8μs(typ.)後に電流制限がかかります。

Turn On の電流制限: Io_lmth = 1mA(typ.)

Turn Off の電流制限: Io_lmtl = 10mA(typ.)

表 9-2g status1 (Address : 0x07)

bit	7	6	5	4	3	2	1	0
名称	uvb	-	ovc	-	-	-	-	-
初期値	0	0	0	0	0	0	0	0

bit	レジスタ	R/W	説明
7	uvb	R/W	VB1/VB2 低電圧検出 "0" = 検出無し "1" = 検出有り
5	ovc	R/W	VCC1/VCC2 高電圧検出 "0" = 検出無し "1" = 検出有り

※各レジスタは、通常状態に移行後に“1”のライトによりフラグはリセットされ、レジスタが“0”(初期値)になります。

この場合、NDIAG=High となり、正常動作に復帰します。“0”のライトは無効です。

※ 異常検出状態の時に“1”のライトをしても、書き込みは無効化され、検出状態を維持します。

表 9-2h status2 (Address : 0x08)

bit	7	6	5	4	3	2	1	0
名称	-	-	tsd1det	tsd2det	tsd3det	-	-	-
初期値	0	0	0	0	0	0	0	0

bit	レジスタ	R/W	説明
5	tsd1det	R/W	過熱検出1 "0" = 検出無し "1" = 検出有り
4	tsd2det	R/W	過熱検出2 "0" = 検出無し "1" = 検出有り
3	tsd3det	R/W	過熱検出3 "0" = 検出無し "1" = 検出有り

※各レジスタは、通常状態に移行後に“1”のライトによりフラグはリセットされ、レジスタが“0”(初期値)になります。

この場合、NDIAG=High となり、正常動作に復帰します。“0”のライトは無効です。

※ 異常検出状態の時に“1”のライトをしても、書き込みは無効化され、検出状態を維持します。

表 9-2i status3 (Address : 0x09)

bit	7	6	5	4	3	2	1	0
名称	-	-	scuh	scvh	scwh	scul	scvl	scwl
初期値	0	0	0	0	0	0	0	0

bit	レジスタ	R/W	説明
5	scuh	R/W	外部FETショート検出 (U相、地絡) "0" = 検出無し "1" = 検出有り
4	scvh	R/W	外部FETショート検出 (V相、地絡) "0" = 検出無し "1" = 検出有り
3	scwh	R/W	外部FETショート検出 (W相、地絡) "0" = 検出無し "1" = 検出有り
2	scul	R/W	外部FETショート検出 (U相、天絡) "0" = 検出無し "1" = 検出有り
1	scvl	R/W	外部FETショート検出 (V相、天絡) "0" = 検出無し "1" = 検出有り
0	scwl	R/W	外部FETショート検出 (W相、天絡) "0" = 検出無し "1" = 検出有り

※各レジスタは、通常状態に移行後に“1”のライトによりフラグはリセットされ、レジスタが“0”(初期値)になります。

この場合、NDIAG=High となり、正常動作に復帰します。“0”のライトは無効です。

※ 異常検出状態の時に“1”のライトをしても、書き込みは無効化され、検出状態を維持します。

表 9-2j status4 (Address : 0x0A)

bit	7	6	5	4	3	2	1	0
名称	err_of	err_uf	err_plu	err_plv	err_plw	err_spi	-	-
初期値	0	0	0	0	0	0	0	0

bit	レジスタ	R/W	説明
7	err_of	R/W	発振周波数異常検出 (高周波数) "0" = 検出無し "1" = 検出有り
6	err_uf	R/W	発振周波数異常検出 (低周波数) "0" = 検出無し "1" = 検出有り
5	err_plu	R/W	U相ブリドライバ禁止入力エラー検出 "0" = 検出無し "1" = 検出有り
4	err_plv	R/W	V相ブリドライバ禁止入力エラー検出 "0" = 検出無し "1" = 検出有り
3	err_plw	R/W	W相ブリドライバ禁止入力エラー検出 "0" = 検出無し "1" = 検出有り
2	err_spi	R/W	SPI通信エラー検出 "0" = 検出無し "1" = 検出有り

※各レジスタは、通常状態に移行後に“1”のライトによりフラグはリセットされ、レジスタが“0”(初期値)になります。

この場合、NDIAG=High となり、正常動作に復帰します。“0”のライトは無効です。

※ 異常検出状態の時に“1”のライトをしても、書き込みは無効化され、検出状態を維持します。

表 9-2k status5 (Address : 0x0B)




bit	7	6	5	4	3	2	1	0
名称	abst_judge				abst_pass	lbst_pass	abst_end	lbst_end
初期値	0	0	0	0	0	0	0	0

bit	レジスタ	R/W	説明
7:4	abst_judge	R	ABISTカウンタ値 "0***" = ABISTエラー "11**" = ABISTエラー "101*" = ABISTエラー "1001" = ABISTエラー "1000" = エラー無し
3	abst_pass	R	ABISTフラグ "0" = Failure "1" = Pass
2	lbst_pass	R	LBISTフラグ "0" = Failure "1" = Pass
1	abst_end	R	ABIST終了検出 "0" = ABIST未終了 "1" = 終了(完了)
0	lbst_end	R	LBIST終了検出 "0" = LBIS未終了 "1" = 終了(完了)

※ABISTとLBISTが完了すると、レジスタ“abst_end”と“lbst_end”は、“1”になります。ABISTとLBISTが異常で終了しない場合は、レジスタ“abst_end”と“lbst_end”は“0”となります。

※ABISTとLBISTが正常に終了し、Passとなると、レジスタ“abst_pass”と“lbst_pass”は“1”になります。ABISTとLBISTの結果が不具合の場合、レジスタ“abst_pass”と“lbst_pass”は“0”になります。

絶対最大定格 (Ta = 25°C)



特に指定がない場合、電圧は全て AGND 基準

項目	記号	端子	定格	単位	条件
電源電圧	Vb	VB1,VB2	-0.3~+28(DC)	V	-
			+28~+40(≤1s)		
	Vcpl	VCPL	-0.3~+20	V	-
	Vcph	VCPH	-0.3~+40	V	-
	Vcc	VCC1,VCC2	-0.3~+6	V	-
Vccop	VCC_OP	-0.3~+6	V	-	
AGND-PGND 端子間電圧	Vgnd	AGND1,AGND2, PGND1,PGND2,PGND3	-0.3~+0.3	V	AGND: AGND1,2 PGND: PGND1,2,3
入力電圧	Vin1	LUI, LVI, LWI, HUI, HVI, HWI, BR1I, BR2I, RUI, RVI, RWI, SCK, /CS, SDIN, ALARM1, ALARM2, EN_CP, TEST AMP1P, AMP1N, AMP2P, AMP2N, AMP3P, AMP3N,VRI	-0.3~Vcc +0.3	V	Vin1 ≤ 6V
	Vin2	HS, SHU, SHV, SHW	-0.3~Vcph +0.3	V	Vin2 ≤ 40V
	Vin3	BR1O, BR2O	-18~0	V	AGND1,2=PGND1,2,3=0V 上記以外の端子は open
出力電圧	Vout1	CP1H, CP2H, HUO, HVO,HWO, BR1O, BR2O, RUO, RVO, RWO	-0.3~Vcph +0.3	V	Vout1 ≤ 40V
	Vout2	CP1L, CP2L	-0.3~Vb +0.3	V	Vout2 ≤ 28V(DC) Vout2 ≤ 40V(≤1s)
	Vout3	LUO, LVO, LWO	-0.3~Vcpl +0.3	V	Vout3 ≤ 20V
	Vout4	AMP1O, AMP2O, AMP3O, VRO	-0.3~Vccop +0.3	V	Vout4 ≤ 6V
	Vout5	NDIAG, CLKOUT, SDOUT	-0.3~Vcc +0.3	V	Vout5 ≤ 6V
入力電流	Iin1	SHU, SHV, SHW,	(-10)	mA	外部入力抵抗 1kΩ 5μs 以下 (括弧)内は設計値
	Iin2	AMP1P, AMP1N, AMP2P, AMP2N, AMP3P, AMP3N	±5	mA	-
出力電流	Iout1		-5~20	mA	-
	Iout2	HUO, HVO,HWO, LUO, LVO, LWO	±1	A	出力電流切替時間(Tsw) より短い時間 PWM 周期:50μs
	Iout3	AMP1O, AMP2O, AMP3O,VRO	±5	mA	-
	Iout4	NDIAG, CLKOUT, SDOUT	±10	mA	-
動作周囲温度	Ta	-	-40~125	°C	-
保存温度	Tstg	-	-55~150	°C	-
許容損失	PD	-	515	mW	JEDEC 四層基板、 Ta=125°C、 熱抵抗 48.5°C/W

※ (括弧)表記の規格は、設計値であり出荷テストは実施していません。

《ユーザ注意事項》

※絶対最大定格とは、瞬時たりとも超えてはならない規格であり、一つの項目でも超えて使用することが出来ません。

※本 IC への流入電流を '+' で、本 IC からの流出電流を '-' で表示しています。


※絶対最大定格値は条件欄の範囲に限定しています。

※上記最大定格表中の記号 (Vb、Vcpl、Vcph、Vcc、Vccop) は、各端子 (VB1/2、VCPL、VCPH、VCC1/2、VCC_OP) での印加電圧、出力電圧を意味しています。

※Vb 及び Vcc のスルーレートは以下範囲で使用して下さい。

Vb=8V/μs 未満、Vcc=0.3V/μs 未満

※本製品は 12V バッテリでの使用を想定しています。



(ご参考)
 基板: JEDEC 四層基板
 熱抵抗: 48.5°C/W

許容損失曲線

電気的特性

動作電圧範囲



項目	適用端子	記号	定格	単位	条件
入力電圧	VB1,VB2	Vb	4.5~28	V	DC
	VCC1,VCC2	Vcc	3.0~5.5	V	DC
	VCC_OP	Vccop	3.0~5.5	V	DC

※本製品は 12V バッテリでの使用を想定しています。

消費電流

特に指定がない場合、Vb=4.5~28V、Vcc=3~5.5V、Vccop=3~5.5V、Ta=-40~125°C



項目	適用端子	記号	測定条件	Min	Typ.	Max	単位
スタンバイ電流(Vb)	VB1,VB2	Ib1	Vb=12V ,Vcc=Vccop=0V	-	0.01	2.0	μA
消費電流(Vb)	VB1,VB2	Ib2	Vb=13.5V HUO,HVO,HWO=20kHz LUO,LVO,LWO=20kHz Cload=10000pF, Rload=33Ω	-	100	200	mA
		Ib3	Vb=17V HUO,HVO,HWO=20kHz LUO,LVO,LWO=20kHz Cload=10000pF, Rload=33Ω	-	120	250	mA
		Ib4	Vb=28V HUO,HVO,HWO=20kHz LUO,LVO,LWO=20kHz Cload=10000pF, Rload=33Ω	-	200	300	mA
消費電流(Vcc)	VCC1,VCC2	Icc1	Vcc=5V	4.0	6.5	10.0	mA
		Icc2	Vcc=3.3V	3.0	5.5	9.0	mA
消費電流(Vccop)	VCC_OP	Iccop1	Vccop=5V	3.0	6.5	11.0	mA
		Iccop2	Vccop=3.3V	3.0	5.5	9.0	mA

※ Ib1,Ib2,Ib3,Ib4 は、VB1 と VB2 の電流を合算した電流です。

※ Icc1,Icc2 は、VCC1 と VCC2 の電流を合算した電流です。

※ Vcc が低下するとスタンバイ状態となります。スタンバイ状態の電流は、Ib1 で規定しています。

※ Ib2,Ib3,Ib4 のチャージポンプの外付け定数は、応用回路例の定数になります。

チャージポンプ回路

特に指定がない場合、 $V_b=4.5\sim 28V$ 、 $V_{cc}=3\sim 5.5V$ 、 $T_a=-40\sim 125^\circ C$ 、 $F_c=4MHz$

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
出力電圧	VCPL	Vcpl	$V_b=4.5\sim 5.5V$ (出力負荷=1.5k Ω)	V_b+4	-	-	V	-
			$V_b=5.5\sim 7V$ (出力負荷=1.5k Ω)	V_b+6	-	-	V	-
			$V_b=7\sim 28V$ (出力負荷=1.5k Ω)	V_b+8 (Vcplcl)	-	-	V	-
	VCPL	Vcph	$V_b=4.5\sim 5.5V$ (出力負荷=1.5k Ω)	V_b+4	-	-	V	-
$V_b=5.5\sim 7V$ (出力負荷=1.5k Ω)			V_b+6	-	-	V	-	
$V_b=7\sim 8V$ (出力負荷=1.5k Ω)			V_b+8	-	-	V	-	
$V_b=8\sim 28V$ (出力負荷=1.5k Ω)			V_b+10 (Vcphcll)	V_b+12	V_b+14 (Vcphclh)	V	-	
クランプ電圧	VCPL	Vcplcl	-	14	16	18	V	-
	VCPH	Vcphclh	-	34.5	37	40	V	-
		Vcphcll	-	34	36.5	39.5	V	-

※ チャージポンプ容量 C_{cp} 、チャージポンプ抵抗 R_{cp} 、チャージポンプ電圧端子容量 $C_{vcph1}, C_{vcph2}, C_{vcpl1}, C_{vcpl2}$ の参考値は、以下になります。

$C_{cp} = 0.1 [\mu F]$ 、 $R_{cp} = 15 [\Omega]$ 、 $C_{vcph1} = 10 [\mu F]$ 、 $C_{vcph2} = 0.1 [\mu F]$ 、 $C_{vcpl1} = 4.7 [\mu F]$ 、 $C_{vcpl2} = 0.1 [\mu F]$

使用環境を想定した評価及び確認を、ユニット基板上にて十分に実施した上で、外付け回路を決定して下さい。




Fig.1-c チャージポンプ応用回路図

ブリドライバ回路

特に指定がない場合、Vb=4.5~28V、Vcc=3~5.5V、Ta=-40~125°C、Fc=4MHz

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
Highレベル 入力電流	HUI, HVI, HWI, LUI, LVI, LWI,	Iih	Vcc= 5.0V, Vin = 5.0V	50	100	200	μA	-
Lowレベル 入力電流	RUI, RVI, RWI, BR1I, BR2I	Iil	Vcc = 5.0V, Vin = 0V	-5	-	5	μA	-
Highレベル 入力検出電圧	HUI, HVI, HWI, LUI, LVI, LWI,	Vih	-	0.75 × Vcc	-	-	V	-
Lowレベル 入力検出電圧	RUI, RVI, RWI, BR1I, BR2I	Vil		-	-	0.25 × Vcc	V	-
出力電圧 1	HUO,HVO,HWO	Voh1	Iload=-100μA	Vcph-0.1	-	Vcph	V	-
		Vol1	Iload=100μA	-	-	0.5	V	-
出力電圧 2	LUO,LVO,LWO	Voh2	Iload=-100μA	Vcpl-0.1	-	Vcpl	V	-
		Vol2	Iload=100μA	-	-	0.5	V	-
出力電圧 3	BR1O,BR2O	Voh3	Iload=-100μA	Vcph-0.2	-	Vcph	V	-
		Vol3	Iload=10μA	-	-	0.9	V	-
出力電圧 4	RUO,RVO,RWO	Voh4	Iload=-100μA	Vcph-0.2	-	Vcph	V	-
		Vol4	Iload=100μA	-	-	0.5	V	-
出力抵抗 1	HUO,HVO,HWO	Rohh	HUI,HVI,HWI = 5.0V Iload=-50mA	1.0	2.5	6.0	Ω	Tsw 経過前
		Rohl	HUI,HVI,HWI = 0V Iload=50mA	0.3	1.0	3.0	Ω	Tsw 経過前
出力抵抗 2	LUO,LVO,LWO	Rolh	LUI,LVI,LWI = 5.0V Iload=-50mA	1.0	2.5	6.0	Ω	Tsw 経過前
		Roll	LUI,LVI,LWI = 0V Iload=50mA	0.3	1.0	3.0	Ω	Tsw 経過前
出力抵抗 3	RUO,RVO,RWO	Rorh	RUI,RVI,RWI = 5.0V Iload=-5mA	0.8	1	1.2	kΩ	-
		Rorl	RUI,RVI,RWI = 0V Iload=5mA	0.8	1	1.2	kΩ	-
出力抵抗 4	BR1O,BR2O	Robh	BR1I,BR2I = 5.0V Iload=-5mA	0.8	1	1.2	kΩ	-
		Robl	BR1I,BR2I = 0V Robl=Vd/4mA	0.8	1	1.2	kΩ	Fig.2-e 参照
VB 逆接時 リーク電流	BR1O,BR2O	Iol	BR1O,BR2O=-18V, PGND1,2,3=0V	0	0.01	1.0	μA	-
出力制限電流	HUO,HVO,HWO, LUO,LVO,LWO	Io_lmth	Turn on 時 Tsw 経過後	-1.4	-1	-0.6	mA	Fig.2-d 参照
		Io_lmthl	Turn off 時 Tsw 経過後	6	10	14	mA	Fig.2-d 参照
出力電流 切替時間	HUO,HVO,HWO, LUO,LVO,LWO	Tsw	-	5	8	14	μs	t_ilim = "00" Fig.2-d 参照
			-	10	16	28	μs	t_ilim = "01" Fig.2-d 参照
			-	20	32	56	μs	t_ilim = "10" Fig.2-d 参照

※ モータリレー出力 RUO,RVO,RWO には、外付けシリーズ抵抗 10kΩ以上を接続して下さい。

特に指定がない場合、Vb=4.5~28V、Vcc=3~5.5V、Ta=-40~125°C、Fc=4MHz

1

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
Turn on 入力伝搬 遅延時間	HUI,HVI,HWI, HUO,HVO,HWO,	Tdonh1	Ta=-40°C, VCC=3.0~3.5V, Rload=33Ω, Cload=10000pF	50	120	1200	ns	Fig.2-d 参照
		Tdonh2	Ta=25/125°C, VCC=3.0~3.5V, Rload=33Ω, Cload=10000pF	50	120	250	ns	Fig.2-d 参照
		Tdonh3	VCC=3.5~5.5V, Rload=33Ω, Cload=10000pF	50	120	250	ns	Fig.2-d 参照
	LUI,LVI,LWI, LUO,LVO,LWO	Tdonl1	Ta=-40°C, VCC=3.0~3.5V, Rload=33Ω, Cload=10000pF	50	120	1200	ns	Fig.2-d 参照
		Tdonl2	Ta=25/125°C, VCC=3.0~3.5V, Rload=33Ω, Cload=10000pF	50	120	250	ns	Fig.2-d 参照
		Tdonl3	VCC=3.5~5.5V, Rload=33Ω, Cload=10000pF	50	120	250	ns	Fig.2-d 参照
Turn off 入力伝搬 遅延時間	HUI,HVI,HWI, HUO,HVO,HWO,	Tdoffh	Rload=33Ω, Cload=10000pF	100	180	300	ns	Fig.2-d 参照
	LUI,LVI,LWI, LUO,LVO,LWO	Tdoffl	Rload=33Ω, Cload=10000pF	100	180	300	ns	Fig.2-d 参照
入力伝搬 遅延時間差	HUI,HVI,HWI, LUI,LVI,LWI, HUO,HVO,HWO, LUO,LVO,LWO	dTd1	Ta=-40°C, VCC=3.0~3.5V, Tdonh-Tdoffl, Tdonl-Tdoffh	-125	-	1150	ns	同相 UVW の H/L 側の差
		dTd2	Ta=25/125°C, VCC=3.0~3.5V, Tdonh-Tdoffl, Tdonl-Tdoffh	-125	-	125	ns	同相 UVW の H/L 側の差
		dTd3	VCC=3.5~5.5V, Tdonh-Tdoffl, Tdonl-Tdoffh	-125	-	125	ns	同相 UVW の H/L 側の差

※ 測定回路は Fig.2-b 及び Fig.2-c を参照して下さい。




Fig.2-b 測定回路図(ハイサイド/ローサイド)




Fig.2-c 測定回路図(電源リレー/モータリレー)




Fig.2-d 出力電流切替時間、入力伝搬遅延時間タイミングチャート




Fig.2-e BR10, BR20 出力抵抗測定方法

電流検出回路



特に指定がない場合、 $V_b=4.5\sim 28V$ 、 $V_{ccop}=3\sim 5.5V$ 、 $T_a=-40\sim 125^\circ C$

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
入力電圧範囲	VRI	Vin1	-	0.5	-	$V_{ccop} - 1.4$	V	-
入力オフセット電圧	VRI	Voff1	$V_{in1}=0.5\sim V_{ccop}-1.4V$	-7	-	7	mV	-
	AMP*P, AMP*M	Voff2	Gain=5, $V_{inr} = -0.5V\sim 0.5V$, $VRO=V_{ccop}/2$ $I_{load} = 0$ 、及び $1mA$	-7	-	7	mV	-
入力オフセット電圧温度特性	AMP*P, AMP*M	VoffdT	Gain=5, $V_{inr} = -0.5V\sim 0.5V$, $VRO=V_{ccop}/2$ $I_{load} = 0$ 、及び $1mA$	(-15)	-	(15)	$\mu V/^\circ C$	(括弧)内は設計値
入力バイアス電流	VRI AMP*P, AMP*M	Iin	-	-1	-	1	μA	-
出力電圧	VRO	Vo	$I_{load} = -2mA$	0.5	-	$V_{ccop} - 1.4$	V	-
	AMP*O	Voh	Gain=5, $V_{inr} = -0.1 \times V_{ccop}$ $VRO=V_{ccop}/2$ $I_{load} = -1mA$	$V_{ccop} - 0.3$	-	V_{ccop}	V	-
		Vol	Gain=5, $V_{inr} = 0.1 \times V_{ccop}$ $VRO=V_{ccop}/2$ $I_{load} = 1mA$	0	-	0.3	V	-
スルーレート	AMP*O	SR1	Gain=5	10	20	40	$V/\mu s$	Fig.3-d 参照
		SR2	$R_{load}=1k\Omega$, $C_{load}=100pF$	-40	-20	-10	$V/\mu s$	Fig.3-d 参照

*は 1~3

※入力抵抗 R1,R2 は 1.5k Ω 以上 20k Ω 以下、R3 は 100k Ω 以下の範囲で使用して下さい。

※Gain は、5~30 倍の範囲で使用して下さい。

※アンプ構成は Fig.3-c の構成で使用して下さい。

※ (括弧)表記の規格は、設計値であり出荷テストは実施していません。




Fig.3-c 測定回路図




Fig.3-d スルーレートタイミングチャート

発振回路 / 分周回路

特に指定がない場合、 $V_b=4.5\sim 28V$ 、 $V_{cc}=3\sim 5.5V$ 、 $T_a=-40\sim 125^\circ C$ 、 $F_c=4MHz$

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
内部発振周波数	—	F_c	—	2.6	4	5.4	MHz	—
出力電圧	CLKOUT	V_{oh}	$I_{oh}=-2mA$	$0.85 \times V_{cc}$	—	—	V	—
		V_{ol}	$I_{ol}=2mA$	—	—	$0.15 \times V_{cc}$	V	—
分周出力	CLKOUT	F_{co}	—	—	F_c	—	Hz	$co_sel = "01"$ (clk4m)
				—	$F_c/2^3$	—		$co_sel = "10"$ (clk500k)
				—	$F_c/250$	—		$co_sel = "11"$ (clk16k)

※ CLKOUT 端子には、内蔵抵抗 100Ω (typ.)が接続されています。

異常検出回路

特に指定がない場合、Vb=4.5~28V、Vcc=3~5.5V、Ta=-40~125°C、Fc=4MHz

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
Vb 低電圧検出電圧	VB1,VB2	Vthblh	-	4.2	4.35	4.5	V	-
		Vthbll	-	3.9	4.05	4.2	V	-
		Vthblhys	-	0.2	0.3	0.4	V	-
Vb 低電圧検出フィルタ時間	VB1,VB2	Tbl	-	13	20	34	μs	-
Vcc 低電圧検出電圧	VCC1,VCC2	Vthclh	-	2.7	2.85	3.0	V	-
		Vthcll	-	2.55	2.70	2.85	V	-
		Vthclhys	-	0.10	0.15	0.20	V	-
Vcc 低電圧緩応答時間	VCC1,VCC2	Tcl	-	10	20	40	μs	-
Vcc 高電圧検出電圧	VCC1,VCC2	Vthchh	-	5.6	5.75	5.9	V	-
		Vthchl	-	5.5	5.65	5.8	V	-
		Vthchhys	-	0.05	0.10	0.15	V	-
Vcc 高電圧検出フィルタ時間	VCC1,VCC2	Tch	-	13	20	34	μs	-
過熱検出温度	-	Tsdh	-	(155)	(170)	(185)	°C	(括弧)内は設計値
過熱検出解除	-	Tsdl	-	(145)	(160)	(175)	°C	(括弧)内は設計値
過熱検出フィルタ時間	-	Ttsd	-	(13)	(20)	(34)	μs	(括弧)内は設計値

※ (括弧)表記の規格は設計値であり、出荷テストは実施していません。

※ Vcc 低電圧検出電圧よりもさらに Vcc が低下すると、スタンバイ状態となります。

特に指定がない場合、Vb=4.5~28V、Vcc=3~5.5V、Ta=-40~125°C、Fc=4MHz

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
ショート検出フィルタ時間	-	Tsf	-	3.9	6	10.2	μs	df_sh=000
				5.2	8	13.6		df_sh=001
				6.5	10	17.0		df_sh=010
				7.8	12	20.4		df_sh=011
ショート検出閾値電圧 (Hi-side)	-	Vthh_sh	-	0.4	0.5	0.6	V	vthh_sh=00
				0.6	0.75	0.9		vthh_sh=01
				0.8	1	1.2		vthh_sh=10
				1.0	1.25	1.5		vthh_sh=11
ショート検出閾値電圧 (Lo-side)	-	Vthl_sh	-	0.4	0.5	0.6	V	vthl_sh=00
				0.6	0.75	0.9		vthl_sh=01
				0.8	1	1.2		vthl_sh=10
				1.0	1.25	1.5		vthl_sh=11
NDIAG 出力電圧	NDIAG	Voh	Ioh = -5mA	0.9 × Vcc	-	-	V	-
		Vol	Iol = 5mA	-	-	0.1 × Vcc	V	-
L 保持電圧	NDIAG	Vlk	Vcc=1.1V~Vthcll Iol = 100μA	0	-	0.3	V	Fig.5-2c 参照
高周波検出周波数	-	Fh	-	6.4	8	9.6	MHz	-
低周波検出周波数	-	Fl	-	1.6	2	2.4	MHz	-

- ※ ショート検出閾値電圧 (Hi-side) は、IC 端子の HS-SH*間電圧で規定しています。
- ※ ショート検出閾値電圧 (Lo-side) は、IC 端子の SH*-PGND 間電圧で規定しています。
- ※ HS 端子及び SH*端子には電流が流れる為、ショート検出閾値は、レジスタ及び HS、SH*の外部抵抗値によって決まります。計算シートがありますので、そちらを参照して下さい。




Fig.5-2c L 保持電圧

ALARM 入力回路

特に指定がない場合、Vb=4.5~28V、Vcc=3~5.5V、Ta=-40~125°C、Fc=4MHz

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
High レベル 入力電流	ALARM1	Iih	Vcc = 5.0V, Vin = 5.0V	50	100	200	μA	-
Low レベル 入力電流	ALARM2	Iil	Vcc = 5.0V, Vin = 0V	-5	-	5	μA	-
High レベル 入力検出電圧	ALARM1	Vih	-	$0.75 \times V_{cc}$	-	-	V	-
Low レベル 入力検出電圧	ALARM2	Vil		-	-	$0.25 \times V_{cc}$	V	-
入力検出 パルス幅	ALARM1 ALARM2	T _{wmin}	H,L 検出	$16 \times 2^2 / F_c + 1 / F_c$	-	-	s	df_alm1 = "00" df_alm2 = "00"
				$1000 \times 2^2 / F_c + 1 / F_c$	-	-	s	df_alm1 = "01" df_alm2 = "01"
				$2000 \times 2^2 / F_c + 1 / F_c$	-	-	s	df_alm1 = "10" df_alm2 = "10"
				$4000 \times 2^2 / F_c + 1 / F_c$	-	-	s	df_alm1 = "11" df_alm2 = "11"
入力除去 パルス幅	ALARM1 ALARM2	T _{wmax}	H,L 検出	-	-	$15 \times 2^2 / F_c - 1 / F_c$	s	df_alm1 = "00" df_alm2 = "00"
				-	-	$999 \times 2^2 / F_c - 1 / F_c$	s	df_alm1 = "01" df_alm2 = "01"
				-	-	$1999 \times 2^2 / F_c - 1 / F_c$	s	df_alm1 = "10" df_alm2 = "10"
				-	-	$3999 \times 2^2 / F_c - 1 / F_c$	s	df_alm1 = "11" df_alm2 = "11"

《ユーザ注意事項》

※入力検出パルス幅(T_{wmin})とはデジタルフィルタを通過して出力に現れるパルスの幅を、入力除去パルス幅(T_{wmax})とはデジタルフィルタによって除去されるパルスの幅を意味します (Fig.6-b)。




Fig.6-b 入力除去パルス幅(フィルタ有り)と入力検出パルス幅(フィルタ有り)

EN_CP 入力回路


特に指定がない場合、 $V_b=4.5\sim 28V$ 、 $V_{cc}=3\sim 5.5V$ 、 $T_a=-40\sim 125^{\circ}C$

項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
High レベル 入力電流	EN_CP	I _{ih}	$V_{cc} = 5.0V$, $V_{in} = 5.0V$	50	100	200	μA	-
Low レベル 入力電流		I _{il}	$V_{cc} = 5.0V$, $V_{in} = 0V$	-5	-	5	μA	-
High レベル 入力検出電圧	EN_CP	V _{ih}	-	$0.75 \times V_{cc}$	-	-	V	-
Low レベル 入力検出電圧		V _{il}		-	-	$0.25 \times V_{cc}$	V	-

SPI 通信回路

特に指定がない場合、 $V_b=4.5\sim 28V$ 、 $V_{cc}=3\sim 5.5V$ 、 $T_a=-40\sim 125^{\circ}C$ 、 $F_c=4MHz$


項目	適用端子	記号	測定条件	Min	Typ.	Max	単位	備考
High レベル入力電流	/CS	Iih	$V_{cc} = 5.0V$, $V_{in} = 5.0V$	-5	-	5	μA	-
Low レベル入力電流		Iil	$V_{cc} = 5.0V$, $V_{in} = 0V$	-200	-100	-50	μA	-
High レベル入力電流	SCK, SDIN	Iih	$V_{cc} = 5.0V$, $V_{in} = 5.0V$	50	100	200	μA	-
Low レベル入力電流		Iil	$V_{cc} = 5.0V$, $V_{in} = 0V$	-5	-	5	μA	-
High レベル入力 検出電圧	/CS, SCK, SDIN	Vthh	-	$0.75 \times V_{cc}$	-	-	V	-
Low レベル入力 検出電圧		Vthl	-	-	-	$0.25 \times V_{cc}$	V	-
出力電圧	SDOUT	Vohso	Iohso = -5mA	$0.9 \times V_{cc}$	-	-	V	-
		Volso	Iolso = 5mA	-	-	$0.1 \times V_{cc}$	V	-
有効待機時間	/CS SCK	Tcsck	fop = 2MHz	250	-	-	ns	/CS 立ち下りエッジから SCK 立ち上りエッジまでの時間
無効待機時間		Tckcs	-	250	-	-	ns	最後の SCK 立ち下りエッジから /CS 立ち上りエッジまでの時間
/CS 立ち下り -SDOUT 遅延時間	/CS SDOUT	Tcsdo	Cload=100pF	-	-	340	ns	/CS 立ち下りエッジから SDOUT が3ステート状態でなくなるまでの時間
SDOUT-/CS 立ち上り 遅延時間		Tdocs	Cload=100pF	-	-	100	ns	/CS 立ち上りエッジから SDOUT が3ステート状態になるまでの時間
SDIN 設定時間	SCK SDIN	Tdick	-	120	-	-	ns	SCK 立ち下りエッジ前に SDIN が有効な時間
SDIN 保持時間		Tckdi	-	120	-	-	ns	SCK 立ち下りエッジ後に SDIN が有効な時間
SDOUT 有効時間	SCK SDOUT	Tckdo	Cload=100pF	-	-	100	ns	SCK 立ち上がりエッジから有効出力データまでの時間
/CS 無効時間	/CS	Tcsh	-	5	-	-	μs	連続した /CS 間の無効時間
動作周波数	SCK	fop	-	-	-	2	MHz	-



SPI タイミングチャート

応用回路例

3




<注意事項>

- ※これらの回路定数は、応用回路例であり、保証されるものではありません。
- ユニット基板上にて使用環境を想定した条件で、評価・確認を十分に実施した上で、外付け回路を決定して下さい。
- ※電源端子 (VB1/VB2, VCC1/VCC2, VCC_OP) に外付けする平滑コンデンサは、極力 IC の根本付近に配置して下さい。
- ※VRI 端子に接続される抵抗分圧の電源は、VCC_OP と同電源として下さい。
- ※AGND1,2 と PGND1,2,3 はユニット基板上でベタ GND (同電位±0.3V) として下さい。
- ※ユニット設計の際には、各ブロックの注意事項にも配慮して下さい。
- ※誤装着はしないで下さい。IC の破壊、機器の損傷を招くおそれがあります。

外形図






LQFP64-P-1010-0.50E

Unit: mm



質量: 0.35 g (標準)

変更履歴

仕様書 Ver	記号	項目	仕様変更内容	作成・変更日
1.0	—	—	新規作成	2015-05-07
2.0	—	—	ES2 に対応した仕様修正	2016-04-07
2.1		全体	ショート検出回路の VB 電源削除	2017-02-17
		プリドライバ回路	ブロック図訂正、説明文見直し	
		異常検出回路	動作説明見直し、注 4 追加	
		レジスタ	説明見直し	
		電氣的特性	VB 消費電流規定、VCC 消費電流仕様変更、スタンバイ電流仕様変更、 入力伝搬遅延時間の仕様変更、 入力オフセット電圧温度特性の設計値の仕様変更	
2.2		異常検出回路	リストに注 4 追加、注 5 のプリドライバの動作説明追加、 異常検出の各タイミングチャートのラッチ表現を保持へ見直し、	2017-03-17
		レジスタ	status5 [7:4]のレジスタ変更	
2.3		異常検出回路	注 5 のプリドライバの動作説明見直し、 外付け応用回路例見直し	2017-04-28
2.4		異常検出回路	発振周波数監視機能の動作説明、タイミングチャート見直し 絶対最大定格見直し	2017-08-07
2.5		絶対最大定格 動作電圧範囲	VB=28V の時間規定を削除	2018-04-18
2.6	—	—	本文中の誤記訂正	2018-05-07
2.7	—	—	補足説明追加	2019-02-27

製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。

本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- ・ 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- ・ 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- ・ 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- ・ 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器（ヘルスケア除く）、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、発電関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社 Web サイトのお問い合わせフォームからお問い合わせください。
- ・ 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- ・ 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- ・ 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- ・ 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- ・ 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- ・ 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。

東芝デバイス&ストレージ株式会社

<https://toshiba.semicon-storage.com/jp/>