

32 ビット RISC マイクロコントローラ

TXZ ファミリ

リファレンスマニュアル

12 ビットアナログデジタルコンバータ
(ADC-A)

Revision 2.2

2018-06

東芝デバイス&ストレージ株式会社

目次

序章	5
関連するドキュメント	5
表記規約	6
用語・略語	8
1. 概要	9
2. 構成	11
3. 機能説明・動作説明	12
3.1. クロック供給	12
3.2. 汎用起動要因による変換動作	13
3.2.1. 動作概要	13
3.2.2. 制御レジスタ	14
3.3. PMD トリガによる変換動作	16
3.3.1. 動作概要	16
3.3.2. 制御レジスタ	17
3.4. 変換の停止	18
3.5. 起動要因の優先度	19
3.6. AD 監視機能	20
3.7. アナログ基準電圧	22
3.8. 変換時間	23
3.8.1. 変換タイミング	23
3.8.2. サンプリング時間	23
3.8.3. 変換時間の設定	25
4. レジスタ説明	27
4.1. レジスター一覧	27
4.2. レジスタ詳細	29
4.2.1. [ADxCR0] (制御レジスタ 0)	29
4.2.2. [ADxCR1] (制御レジスタ 1)	29
4.2.3. [ADxST] (ステータスレジスタ)	30
4.2.4. [ADxCLK] (変換クロック設定レジスタ)	31
4.2.5. [ADxMOD0] (モード設定レジスタ 0)	31
4.2.6. [ADxMOD1] (モード設定レジスタ 1)	32
4.2.7. [ADxMOD2] (モード設定レジスタ 2)	32
4.2.8. [ADxCMPEN] (監視機能許可レジスタ)	33
4.2.9. [ADxCMPCR0] (監視機能設定レジスタ 0)	33
4.2.10. [ADxCMPCR1] (監視機能設定レジスタ 1)	34
4.2.11. [ADxCMP0] (変換結果比較レジスタ 0)	34
4.2.12. [ADxCMP1] (変換結果比較レジスタ 1)	34
4.2.13. PMD トリガ用制御レジスタ	35

4.2.13.1. [ADxPSEL0] (PMD トリガ用プログラム番号選択レジスタ 0)	35
4.2.13.2. [ADxPINTS0] (PMD トリガ用割り込み選択レジスタ 0)	35
4.2.13.3. [ADxPREGS] (PMD トリガ用格納選択レジスタ)	36
4.2.13.4. [ADxPSET0] (PMD トリガ用プログラムレジスタ 0)	37
4.2.14. [ADxTSET0] (汎用起動要因用プログラムレジスタ 0)	38
4.2.15. [ADxREG0] (変換結果格納レジスタ 0)	39
5. 使用方法の例	40
5.1. 単独変換	40
5.2. PMD トリガ変換	41
5.2.1. PMD(3 シャント)、ADC × 1	41
5.2.2. PMD(1 シャント)、ADC × 1	42
6. 使用上のご注意およびお願ひ事項	43
7. 改訂履歴	44
製品取り扱い上のお願い	46

図目次

図 1.1 ADC と周辺機能の関連図	10
図 2.1 ADC ブロック図	11
図 3.1 汎用起動要因と動作の関連	13
図 3.2 PMD 起動要因と関連レジスタ	16
図 3.3 AD 監視機能(判定カウント連続方式)	21
図 3.4 AD 監視機能(判定カウント累積方式)	21
図 3.5 アナログ基準電圧回路構成	22
図 3.6 変換タイミング例	23
図 5.1 3 シャントの例	41
図 5.2 1 シャントの例	42

表目次

表 2.1 信号一覧表	11
表 3.1 汎用起動要因と割り込み/DMA 要求	14
表 3.2 実行中に新たに起動要因発生時の動作	19
表 3.3 監視機能と割り込み	20
表 3.4 サンプルリング時間の設定例(1) (SCLK=40[MHz]、 $4.5[V] \leq AVDD5 \leq 5.5[V]$ 時、単位: μs)	24
表 3.5 サンプルリング時間の設定例(2) (SCLK=40[MHz]、 $2.7[V] \leq AVDD5 < 4.5[V]$ 時、単位: μs)	24
表 3.6 変換時間と設定の例(1) (SCLK=40[MHz]、 $4.5[V] \leq AVDD5 \leq 5.5[V]$ 時、単位: μs)	25
表 3.7 変換時間と設定の例(2) (SCLK=40[MHz]、 $2.7[V] \leq AVDD5 < 4.5[V]$ 時、単位: μs)	26
表 5.1 3 シャントでの ADC 設定	41
表 5.2 1 シャントでの ADC 設定	42
表 7.1 改訂履歴	44

序章

関連するドキュメント

文書名
例外
クロック制御と動作モード
製品個別情報
アドバンストプログラマブルモータ制御回路
プログラマブルモータ制御回路プラス

表記規約

- 数値表記は以下の規則に従います。
 - 16進数表記: 0xABCD
 - 10進数表記: 123 または 0d123 (10進表記であることを示す必要のある場合だけ使用)
 - 2進数表記: 0b111 (ビット数が本文中に明記されている場合は「0b」を省略可)
- ロー・アクティブの信号は信号名の末尾に「_N」で表記します。
- 信号がアクティブ・レベルに移ることを「アサート (assert)」アクティブでないレベルに移ることを「デアサート (deassert)」と呼びます。
- 複数の信号名は [m:n] とまとめて表記する場合があります。
例: S[3:0] は S3,S2,S1,S0 の 4つの信号名をまとめて表記しています。
- 本文中 [] で囲まれたものはレジスタを定義しています。
例: [ABCD]
- 同種で複数のレジスタ、フィールド、ビット名は「n」で一括表記する場合があります。
例: [XYZ1], [XYZ2], [XYZ3] → [XYZn]
- 「レジスター一覧」中のレジスタ名でユニットまたはチャネルは「x」で一括表記しています。
ユニットの場合、「x」は A,B,C,... を表します。
例: [ADACR0], [ADBCR0], [ADCCR0] → [AdxCR0]
チャネルの場合、「x」は 0,1,2,.. を表します。
例: [T32A0RUNA], [T32AIRUNA], [T32A2RUNA] → [T32AxRUNA]
- レジスタのビット範囲は [m:n] と表記します。
例: [3:0] はビット 3 から 0 の範囲を表します。
- レジスタの設定値は 16進数または2進数のどちらかで表記されています。
例: [ABCD]<EFG> = 0x01 (16進数)、[XYZn]<VW> = 1 (2進数)
- ワード、バイトは以下のビット長を表します。
 - バイト: 8 ビット
 - ハーフワード: 16 ビット
 - ワード: 32 ビット
 - ダブルワード: 64 ビット
- レジスタ内の各ビットの属性は以下の表記を使用しています。
 - R: リードオンリー
 - W: ライトオンリー
 - R/W: リード / ライト
- 断りのない限り、レジスタアクセスはワードアクセスだけをサポートします。
- 本文中の予約領域「Reserved」として定義されたレジスタは書き換えを行わないでください。
また、読み出した値を使用しないでください。
- Default 値が「—」となっているビットから読み出した値は不定です。
- 書き込み可能なビットフィールドと、リードオンリー「R」のビットフィールドが共存するレジスタに書き込みを行う場合、リードオンリー「R」のビットフィールドには Default 値を書き込んでください。
Default 値が「—」となっている場合は、個々のレジスタの定義に従ってください。
- ライトオンリーのレジスタの Reserved ビットフィールドには Default 値を書き込んでください。Default 値が「—」となっている場合は、個々のレジスタの定義に従ってください。
- 書き込みと読み出しで異なる定義のレジスタへのリードモディファイライト処理は行わないでください。

Arm, Cortex および Thumb は Arm Limited(またはその子会社)の US またはその他の国における登録商標です。 All rights reserved.



FLASH メモリについては、米国 SST 社(Silicon Storage Technology, Inc.)からライセンスを受けた Super Flash®技術を使用しています。Super Flash®は SST 社の登録商標です。

本資料に記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。

用語・略語

この仕様書で使用されている用語・略語の一部を記載します。

ADC	Analog to Digital Converter
A-PMD	Advanced Programmable Motor Control Circuit
PMD+	Programmable Motor Control Circuit Plus
TRGSEL	Trigger Selection circuit

1. 概要

12ビットアナログデジタルコンバータ(ADC)は、1ユニット単位で複数チャネルのアナログ入力(AINx00～AINxn)を AD 変換することができます。以下に、機能の一覧を示します。

機能分類	機能	動作説明
AD 変換	変換分解能	12 ビット
	変換時間	4.5[V]≤AVDD5≤5.5[V] 時: 1.5[μs] @ADCLK=40[MHz] 2.7[V]≤AVDD5<4.5[V] 時: 2.95[μs] @ADCLK=40[MHz]
	変換結果の保存	24 本の変換結果格納レジスタがあります。
変換開始	汎用起動要因による起動	ソフトウェア起動(連続変換、単独変換)と汎用トリガ起動を選択可能 汎用起動要因は最大 24 回変換できる変換プログラム(注)あり
	PMD トリガによる起動	12 本の PMD トリガごとに 8 本の変換プログラム(注)から 1 本を選択して起動可能 1 本の変換プログラムごとに最大 4 回の変換設定可能
変換状態	ステータスフラグ	AD 変換中フラグ トリガ別のプログラム実行中フラグ 変換結果格納レジスタごとの変換結果格納フラグ 変換結果格納レジスタごとの変換結果オーバランフラグ
割り込み	—	PMD トリガプログラム AD 変換終了(2 本) 汎用トリガプログラム AD 変換終了 ソフトウェア単独変換プログラム AD 変換終了 ソフトウェア連続変換プログラム AD 変換終了 監視機能割り込み(2 本)
変換結果の監視	AD 監視機能	2 チャネルの AD 監視機能がチャネルごとに設定可能 監視対象(変換結果格納レジスタ)を選択可能 監視方法を比較レジスタより大きいか小さいかを選択可能 検出回数の設定および連続方式と累積方式を選択可能

注) 変換プログラムとは、変換チャネル、割り込み発生の有無を指定することが可能となる機能。
プログラムは複数の変換設定を持ち、それぞれ起動要因/トリガで起動することができます。

ADC と連携している周辺機能との関係を「図 1.1 ADC と周辺機能の関連図」に示します。

プログラマブルモータ制御回路プラスまたはアドバンストプログラマブルモータ制御回路(以降、PMD)のモータ駆動タイミングと同期したトリガ(PMD トリガ)、汎用タイマトリガなどから AD 変換を開始することができます。AD 監視機能により PMD の OVV 保護やタイマの起動を行うことができます。




図 1.1 ADC と周辺機能の関連図

2. 構成




図 2.1 ADC ブロック図

表 2.1 信号一覧表

No	信号名	信号名称	I/O	参照リファレンスマニュアル
1	ADCLK	ADC 用変換クロック	入力	クロック制御と動作モード
2	AINx00~AINxn	アナログ入力端子	入力	製品個別情報
3	VREFHx	アナログ基準電源端子	入力	製品個別情報
4	VREFLx	アナログ基準 GND 端子	入力	製品個別情報
5	PMDTRG0~5	PMD トリガ	入力	製品個別情報
6	PMDTRG6~11	PMD/その他周辺機能からのトリガ	入力	製品個別情報
7	ADxTRGIN	汎用トリガ	入力	製品個別情報
8	ADxCP0L_N	PMD 保護用の監視機能 0 出力	出力	製品個別情報
9	ADxCP1L_N	PMD 保護用の監視機能 1 出力	出力	製品個別情報
10	INTADxPDA	PMD トリガ割り込み A	出力	例外
11	INTADxPDB	PMD トリガ割り込み B	出力	例外
12	INTADxTRG	汎用トリガ割り込み	出力	例外、製品個別情報
13	INTADxSGL	単独変換割り込み	出力	例外、製品個別情報
14	INTADxCNT	連続変換割り込み	出力	例外、製品個別情報
15	INTADxCP0	監視機能 0 割り込み	出力	例外、製品個別情報
16	INTADxCP1	監視機能 1 割り込み	出力	例外、製品個別情報
17	ADxTRG_DMAREQ	汎用トリガ DMA 要求	出力	製品個別情報
18	ADxSGL_DMAREQ	単独変換 DMA 要求	出力	製品個別情報
19	ADxCNT_DMAREQ	連続変換 DMA 要求	出力	製品個別情報

3. 機能説明・動作説明

ADC はソフトウェアによる起動(ソフトウェアトリガ)または PMD/タイマなどからのトリガ信号により任意の AD 変換を開始します。

3.1. クロック供給

ADC を使用する場合は、CG(クロック制御と動作モード)の fsys 供給停止レジスタ A または B (**[CGFSYSENA]**, **[CGFSYSENB]**)、fc 供給停止レジスタ(**[CGFCEN]**)および ADC,TRACE クロック供給停止レジスタ(**[CGSPCLKEN]**)で該当するクロックイネーブルビットを"1"(クロック供給)に設定してください。詳細はリファレンスマニュアルの「クロック制御と動作モード」を参照してください。

クロックの供給を停止する場合、AD 変換が停止していることを確認してください。また、STOP モードに遷移する際も同様に AD 変換が停止していることを確認してください。

3.2. 汎用起動要因による変換動作

汎用起動要因として汎用トリガ入力、ソフトウェアによる起動が可能です。
また、ソフトウェア起動では、単独変換または連続変換が選択可能となっています。

3.2.1. 動作概要

汎用起動要因による変換動作は、変換結果格納レジスタごとに準備されている汎用起動要因用プログラムレジスタの設定に従って動作します。




図 3.1 汎用起動要因と動作の関連

汎用起動要因用プログラムレジスタ([ADxTSETn])に起動要因選択(変換制御)<TRGSn>、AIN 選択<AINSn>、割り込み発生の有無(割り込み制御)<ENINTn>をプログラムします。起動要因が発生すると、指定された変換を若い番号から実行します。

連続変換は、連続変換に指定された変換を繰り返し実行します。単独変換は、単独変換に指定された変換を各 1 回実行します。汎用トリガによる変換は、汎用トリガが入力されると汎用トリガ変換に指定された変換を各 1 回実行します。

汎用起動要因では、[ADxTSETn]<ENINTn>で割り込み発生を指定された変換が終了すると、起動要因(汎用トリガ起動、単独変換、連続変換)ごとに異なる割り込み(INTADxTRG, INTADxSGL, INTADxCNT)が発生します。

また、汎用起動要因ごとにDMA要求を発生させることができます。割り込み発生を指定した状態で、[ADxCR1]<CNTDMEN><SGLDMEN><TRGDMEN>が"1" (DMA要求制御: 許可)の場合、割り込み発生と同時に DMA 要求が発生します。

表 3.1 汎用起動要因と割り込み/DMA要求

汎用起動要因	割り込み	DMA 要求
汎用トリガ起動	汎用トリガプログラム AD 変換終了(INTADxTRG)	汎用トリガ DMA 要求 (ADxTRG_DMAREQ)
単独変換	ソフトウェア単独変換プログラム AD 変換終了(INTADxSGL)	単独変換 DMA 要求 (ADxSGL_DMAREQ)
連続変換	ソフトウェア連続変換プログラム AD 変換終了(INTADxCNT)	連続変換 DMA 要求 (ADxCNT_DMAREQ)

3.2.2. 制御レジスタ

- 汎用起動要因用プログラムレジスタ([ADxTSET0]～[ADxTSET23])

変換結果格納レジスタごとに汎用起動要因用プログラムレジスタが存在します。
 [ADxTSETn]に、AIN 選択<AINSTn>、変換制御<TRGSn>、割り込み制御<ENINTn>を設定します。
- モード設定レジスタ 0 ([ADxMOD0])

ADC を使用するには、まず[ADxMOD0]<DACON>に"1"を設定します。安定時間に 3[μs]必要です。
- 制御レジスタ 0 ([ADxCR0])

各種設定後変換動作を可能にするには、[ADxCR0]<ADEN>に"1"を設定します。
 ソフトウェアにより単独変換または連続変換を開始する場合、[ADxCR0]<SGL>または<CNT>に"1"を書き込みます。連続変換を停止する場合は<CNT>に"0"を書き込みます。
- 制御レジスタ 1 ([ADxCRI])

汎用トリガによるプログラムの起動を許可するには、[ADxCRI]<TRGEN>でトリガを許可します。
 この状態で、トリガが入力されると変換を開始します。
 DMA 要求の発生を許可する場合、[ADxCRI]<SGLDMEN><CNTDMEN><TRGDMEN>に"1"を設定します。

注) [ADxCRI] レジスタの設定は[ADxCR0]<ADEN>=0 の状態で行ってください。

変換動作を開始にするには、以下の手順でレジスタを設定してください。

- 単独変換
 - INTADxSGL を使えるように割り込み設定をします。
 - [ADxMOD0]<DACON>を"1"に設定します。
 - 3[μs]以上待ちます。
 - [ADxTSETn] の AIN 選択<AINSTn>=任意、変換制御<TRGSn>=10、割り込み制御<ENINTn>=1 を設定します。
 - 複数チャネルの単独変換を行う場合は、AIN 選択を変えて(4)を再度設定します。
 - [ADxCR0]<ADEN>に"1"を設定します。
 - [ADxCR0]<SGL>に"1"を設定すると、変換を開始します。
 - 変換が終了したら、INTADxSGL が発生します。割り込みサービスルーチンで[ADxREGn]をリードします。
 - 以降(7)～(8)を繰り返します。

- 連続変換

- (1) INTADxCNT を使えるように割り込み設定をします。
- (2) [ADxMOD0]<DACON>を"1"に設定します。
- (3) 3[μs]以上待ちます。
- (4) [ADxTSETn] の AIN 選択<AINSTn>=任意、変換制御<TRGSn>=01、割り込み制御<ENINTn>=1 を設定します。
- (5) 複数チャネルの連続変換を行う場合は、AIN 選択を変えて(4)を再度設定します。
- (6) [ADxCR0]<ADEN>に"1"を設定します。
- (7) [ADxCR0]<CNT>に"1"を設定すると、変換を開始します。
- (8) 変換が終了したら、INTADxCNT が発生します。割り込みサービスルーチンで[ADxREGn]をリードします。
- (9) 以降(8)を繰り返します。

- 汎用トリガ起動

- (1) INTADxTRG を使えるように割り込み設定をします。
- (2) [ADxMOD0]<DACON>を"1"に設定します。
- (3) 3[μs]以上待ちます。
- (4) [ADxCRI]<TRGEN>に"1"を設定する。
- (5) 汎用トリガ(ADxTRGIN)に何を使用するか設定します。(注)
- (6) [ADxTSETn] の AIN 選択<AINSTn>=任意、変換制御<TRGSn>=11、割り込み制御<ENINTn>=1 を設定します。
- (7) 複数チャネルの汎用トリガ起動を行う場合は、AIN 選択を変えて(6)を再度設定します。
- (8) [ADxCR0]<ADEN>に"1"を設定します。
- (9) トリガを入力すると変換を開始します。
- (10) 変換が終了したら、INTADxTRG が発生します。割り込みサービスルーチンで[ADxREGn]をリードします。
- (11) 以降(9)~(10)を繰り返します。

注) 汎用トリガ(ADxTRGIN)に接続されている信号の詳細はリファレンスマニュアル「製品個別情報」を参照してください。

3.3. PMD トリガによる変換動作

3.3.1. 動作概要

PMDTRG_n ($n=0 \sim 11$)によって変換動作を起動する方法です。PMDTRG_n は PMD/その他周辺機能からのトリガです。(注1)(注2)

PMDTRG_nによる変換動作では、プログラムされた変換動作を実行します。プログラムは8種類あり、PMDTRG_nごとに起動するプログラムを選択します。

ひとつのプログラムで最大4回の変換を実行することができます。変換結果の格納先は4つの格納レジスタの組で選択が可能です。

プログラム終了時に2種の割り込み(INTADxPDA, INTADxPDB)のどちらかを発生させることができます。

注1) PMD の詳細はリファレンスマニュアルの「プログラマブルモータ制御回路プラス」または「アドバンストプログラマブルモータ制御回路」を参照してください。

注2) 製品によって接続先が異なりますので、リファレンスマニュアルの「製品個別情報」を参照してください。




図 3.2 PMD起動要因と関連レジスタ

3.3.2. 制御レジスタ

PMD トリガによる変換動作は、以下のレジスタで設定します。

- モード設定レジスタ 0 (**[ADxMOD0]**)
ADC を使用するには、まず**[ADxMOD0]<DACon>**に"1"を設定します。安定時間に 3[μs]必要です。
- PMD トリガ用プログラム番号選択レジスタ(**[ADxPSEL0]～[ADxPSEL11]**)
12 本の PMD トリガ信号に対して、トリガの有効/無効とそれぞれ起動するプログラム番号(0～7)を選択するレジスタです。
PMD トリガ(PMDTRG0～PMDTRG11)それぞれに対応した、**[ADxPSEL0]～[ADxPSEL11]**の 12 本のレジスタがあります。
- PMD トリガ用プログラムレジスタ(**[ADxPSET0]～[ADxPSET7]**)
プログラムごとに、変換の有効/無効、変換するアナログ入力チャネルを設定します。プログラム 1 つに対して 4 回までの変換設定ができます。
- PMD トリガ用割り込み選択レジスタ(**[ADxPINTS0]～[ADxPINTS7]**)
各プログラム終了時に、割り込みを発生させることができます。PMD トリガ用割り込み選択レジスタで、割り込みの種類(INTADxPDA, INTADxPDB)と有無を選択します。
プログラムごとに、**[ADxPINTS0]～[ADxPINTS7]**の 8 本のレジスタがあります。
- PMD トリガ用格納選択レジスタ(**[ADxPREGS]**)
各プログラムの変換結果の格納先を選択することができます。格納先は、変換結果格納レジスタの 0～3、4～7、8～11、12～15、16～19、20～23 のいずれかより選択します。
- 制御レジスタ 0 (**[ADxCR0]**)
変換動作を可能にするには、**[ADxCR0]<ADEN>**に"1"を設定します。

PMD トリガによる変換動作を開始にするには、以下の手順でレジスタを設定してください。

- (1) INTADxPDA または INTADxPDB を使えるように割り込み設定をします。
- (2) **[ADxMOD0]<DACon>**を"1"に設定します。
- (3) 3[μs]以上待ちます。
- (4) **[ADxPSELn]**のトリガ制御<PENS_n>=1、プログラム番号<PMDS_n>=任意 を設定します。
- (5) **[ADxPSETn]**のAIN 選択<AINSP_m>=任意の AIN、変換制御<ENSP_n>=1 を設定します。
- (6) **[ADxPINTS_n]**の割り込み選択<INTSEL_n>=INTADxPDA または INTADxPDB を設定します。
- (7) **[ADxPREGS]**のレジスタ選択<REGSEL_n>=任意 を設定します。
- (8) **[ADxCR0]<ADEN>**に"1"を設定します。
- (9) PMD が発生するトリガ(PMDTRG_n)によって変換を開始します。
- (10) 変換プログラムの終了時に割り込み(INTADxPDA または INTADxPDB)が発生します。割り込みサービスルーチンで**[ADxREGn]～[ADxREGn+3]**をリードします。
- (11) 以降(9)～(10)を繰り返します。

3.4. 変換の停止


[ADxCR0]<ADEN>に"0"を書き込むと直ちに変換を停止します。連続変換を許可している場合は[ADxCR0]<CNT>も"0"を書き込んでください。

"0"書き込み後、変換が完全に停止すると[ADxST]の全てのビットが"0"になります。[ADxST]以外のレジスタと変換結果レジスタの値は保持されます。次に変換を許可する前に、変換結果レジスタの値を読み出してフラグをクリアしてください。

ADCLK を停止する場合、変換停止処理を実施後、[ADxST]<ADBF>が"0"であることを確認してから停止してください。

3.5. 起動要因の優先度

起動要因には、以下のとおり優先度があります。



複数の起動要因が同時発生する場合、最も優先度の高い起動要因の変換プログラムが実行され、他の起動要因は保留されます。

PMD トリガの変換プログラムは一度開始したら中断されることはありません。優先度の高い PMD トリガが発生しても、実行中の変換プログラム終了まで保留されます。

汎用トリガ、単独変換、連続変換の変換プログラムは、実行中に優先度の高い起動要因が発生した場合中断し優先度の高い起動要因の変換プログラムを実行します。優先度の低い起動要因が発生した場合は保留されます。

中断された汎用トリガ、単独変換、連続変換の変換プログラムは、実行可能になると中断した変換から再開します。

変換プログラム実行中に、その変換プログラムを起動した起動要因が再度発生した場合は無視されます。変換プログラムの実行状態は、**[ADxST]<CNTF><SNGF><TRGF><PMDF>**で確認することができます。ソフトウェアで起動する要因では、フラグが"0"であることを確認することで確実に起動することができます。

表 3.2 実行中に新たに起動要因発生時の動作

		新規発生する起動要因			
		PMDTRGn (注 1)	汎用トリガ	ソフトウェア 単独変換	ソフトウェア 連続変換
実行中の 起動要因	PMDTRGm (注 1)	実行中要因継続 (注 2)	実行中要因継続 (注 3)	実行中要因継続 (注 3)	実行中要因継続 (注 3)
	汎用トリガ	新規要因開始 (注 5)	実行中要因継続 (注 4)	実行中要因継続 (注 3)	実行中要因継続 (注 3)
	ソフトウェア 単独変換	新規要因開始 (注 5)	新規要因開始 (注 5)	実行中要因継続 (注 4)	実行中要因継続 (注 3)
	ソフトウェア 連続変換	新規要因開始 (注 5)	新規要因開始 (注 5)	新規要因開始 (注 5)	実行中要因継続 (注 4)

注 1) $m, n = 0 \sim 11$

注 2) $m=n$ の場合、新規起動要因は無視されます。

$m \neq n$ の場合、新規起動要因は保留されて実行中の要因終了後に実行されます。

注 3) 新規起動要因は保留されて実行中の要因終了後に実行されます。

注 4) 新規起動要因は無視されます。

注 5) 実行中の起動要因は中断され、新規起動要因が実行されます。中断された起動要因は、新規起動要因終了後に再開されます。

3.6. AD 監視機能

AD 監視機能は、AD 変換結果が設定した値より大きい場合、または、小さい場合に割り込みを発生します。本機能を 2 チャネル同時に使用することで、AD 変換結果が 2 つの設定値の範囲内に入っているかの検出、範囲外となっているかの検出が可能となります。

[ADxCMPPEN]<CMP0EN>、<CMP1EN>に"1"をセットすると AD 監視機能が有効になります。2 つの監視機能を同時に有効にすることも可能です。

[ADxCMPCR0]を例に説明します([ADxCMPCR1]も同様です)。

[ADxCMPCR0]<REGS0[4:0]>で比較対象の変換結果格納レジスタ、<ADBIG0>で大・小判定、<CMPCND0>で判定カウントの条件、<CMPCNT0[3:0]>で判定カウント数を設定します。

対象の変換結果格納レジスタに結果が格納されるごとに大・小比較判定を行い、判定結果が<ADBIG0>の設定にあてはまれば判定カウンタをプラスします。

判定カウントの条件には、連続方式と累積方式があります。

連続方式は、<ADBIG0>に設定した状態が連続して<CMPCNT0[3:0]>に設定したカウント回数に達すると AD 監視機能割り込み(INTADxCP0)および PMD への保護信号が発生します。その後、設定したカウント数を超えて継続した場合は何も発生しません。<ADBIG0>に設定した状態と異なる場合にカウンタ値をクリアします。

累積方式は、<ADBIG0>に設定した状態が累積して<CMPCNT0[3:0]>に設定したカウント回数に達すると AD 監視機能割り込み(INTADxCP0)および PMD への保護信号が発生し、カウンタをクリアします。<ADBIG0>に設定した状態と異なる場合でもカウンタ値を保持します。なお[ADxCMPCR0]レジスタで指定された変換結果格納レジスタの内容が変換結果比較レジスタの値と同じ場合は、カウントをプラスせず、AD 監視機能割り込み(INTADxCP0)およびトリガは発生しません。

表 3.3 監視機能と割り込み

監視機能	割り込み
監視機能設定レジスタ 0 ([ADxCMPCR0])	監視機能 0 割り込み (INTADxCP0)
監視機能設定レジスタ 1 ([ADxCMPCR1])	監視機能 1 割り込み (INTADxCP1)

AD 監視機能を使用する際、格納レジスタは通常ではソフトウェアで読み出しを行いませんので、オーバランフラグ[ADxREGn]<ADOVRFn>は常にセットされていることになり、変換結果格納フラグ[ADxREGn]<ADRFn>もまたセットされている事になります。したがって、AD 監視機能を使用する場合は当該変換結果格納レジスタのフラグを使用しないでください。

注) 監視機能のレジスタ設定は[ADxCR0]<ADEN>=0 の状態で行ってください。

1. 連続方式による判定

- 監視機能設定レジスタ 0 ($[ADxCMPCR0] = 0x00000200$)
 - 比較する変換結果格納レジスタ: $[ADxREG0]$
 - 大小判定: $[ADxREG0] < [ADR0] > [ADxCMP0] < [AD0CMP0]$ (比較レジスタより大)
 - 判定カウント条件: 連続方式
 - 大小判定カウント数: 3 回カウント
- AD 変換結果比較レジスタ ($[ADxCMP0] < [AD0CMP0] = 0x888$)
- 監視機能許可レジスタ ($[ADxCMPEN] = 0x00000001$)




図 3.3 AD 監視機能(判定カウント連続方式)

2. 累積方式による判定

- 監視機能設定レジスタ ($[ADxCMPCR0] = 0x00000240$)
 - 比較する変換結果格納レジスタ: $[ADxREG0]$
 - 大小判定: $[ADxREG0] < [ADR0] > [ADxCMP0] < [AD0CMP0]$ (比較レジスタより大)
 - 判定カウント条件: 累積方式
 - 大小判定カウント数: 3 回カウント
- AD 変換結果比較レジスタ ($[ADxCMP0] < [AD0CMP0] = 0x888$)
- 監視機能許可レジスタ ($[ADxCMPEN] = 0x00000001$)




図 3.4 AD 監視機能(判定カウント累積方式)

3.7. アナログ基準電圧

アナログ基準電圧は ADC ユニットの VREFHx, VREFLx 端子に High, Low のレベルを入力します。低消費電力モード選択レジスタ [ADxMOD0]<RCUT> に "1" を設定することで VREFHx と VREFLx 間のスイッチを変換中のみオン状態に切り換えて、VREFHx と VREFLx の間に流れる電流を削減することができます。




図 3.5 アナログ基準電圧回路構成

3.8. 変換時間

3.8.1. 変換タイミング

変換のタイミングは図 3.6 に示します。




図 3.6 変換タイミング例

3.8.2. サンプリング時間

サンプリング時間は $[ADxCLK]<EXAZ>$ と $<VADCLK>$ 、および $[ADxMOD1]<MOD1>$ で設定します。

$$\text{サンプリング時間} = [ADxMOD1]<MOD1> \times n = \text{SCLK 周期} \times m \times n$$

(n: $<EXAZ>$ 設定、m: $<MOD1>$ 設定)

サンプリング時間は使用する電源電圧によって設定可能な時間が異なります。

4.5[V] \leq AVDD5 \leq 5.5[V] 時: 0.4[μs] ~ 15.2[μs] (SCLK=40MHz)

2.7[V] \leq AVDD5 < 4.5[V] 時: 1.5[μs] ~ 15.2 [μs] (SCLK=40MHz)

下表にサンプルリング時間の設定例を示します。

表 3.4 サンプルリング時間の設定例(1) (SCLK=40[MHz]、4.5[V]≤AVDD5≤5.5[V]時、単位: μs)

[ADxMOD1] <MOD1[31:0]>	[ADxCLK]<EXAZ[3:0]>				
	0000	0001	0010	0011	0101
0x00000000	-	0.4	0.6	0.8	3.2
0x00001000	-	0.5	0.75	1.0	4.0
0x00002000	-	0.6	0.9	1.2	4.8
0x00003000	-	0.7	1.05	1.4	5.6
0x00004000	0.4	0.8	1.2	1.6	6.4
0x00005000	0.45	0.9	1.35	1.8	7.2
0x00006000	0.5	1.0	1.5	2.0	8.0
0x00007000	0.55	1.1	1.65	2.2	8.8
0x00008000	0.6	1.2	1.8	2.4	9.6
0x00009000	0.65	1.3	1.95	2.6	10.4
0x0000A000	0.7	1.4	2.1	2.8	11.2
0x0000B000	0.75	1.5	2.25	3.0	12.0
0x0000C000	0.8	1.6	2.4	3.2	12.8
0x0000D000	0.85	1.7	2.55	3.4	13.6
0x0000E000	0.9	1.8	2.7	3.6	14.4
0x0000F000	0.95	1.9	2.85	3.8	15.2

注) “-”の設定は使用できません。

表 3.5 サンプルリング時間の設定例(2) (SCLK=40[MHz]、2.7[V]≤AVDD5<4.5[V]時、単位: μs)

[ADxMOD1] <MOD1[31:0]>	[ADxCLK]<EXAZ[3:0]>				
	0000	0001	0010	0011	0101
0x00000001	-	-	-	-	3.2
0x00001001	-	-	-	-	4.0
0x00002001	-	-	-	-	4.8
0x00003001	-	-	-	-	5.6
0x00004001	-	-	-	1.6	6.4
0x00005001	-	-	-	1.8	7.2
0x00006001	-	-	1.5	2.0	8.0
0x00007001	-	-	1.65	2.2	8.8
0x00008001	-	-	1.8	2.4	9.6
0x00009001	-	-	1.95	2.6	10.4
0x0000A001	-	-	2.1	2.8	11.2
0x0000B001	-	1.5	2.25	3.0	12.0
0x0000C001	-	1.6	2.4	3.2	12.8
0x0000D001	-	1.7	2.55	3.4	13.6
0x0000E001	-	1.8	2.7	3.6	14.4
0x0000F001	-	1.9	2.85	3.8	15.2

注) “-”の設定は使用できません。

3.8.3. 変換時間の設定

変換時間は以下の式で求められます。

$$\text{変換時間} = \text{サンプリング時間} + \text{比較時間}$$

(1) $4.5[\text{V}] \leq \text{AVDD5} \leq 5.5[\text{V}]$ 、SCLK=40[MHz]時

$$\text{変換時間} = \text{サンプリング時間} + 1.1[\mu\text{s}]$$

注) サンプリング時間は表 3.4 を参照してください。

(2) $2.7[\text{V}] \leq \text{AVDD5} < 4.5[\text{V}]$ 、SCLK=40[MHz]時

$$\text{変換時間} = \text{サンプリング時間} + 1.45[\mu\text{s}]$$

注) サンプリング時間は表 3.5 を参照してください。

以下に変換時間の設定例を示します。

表 3.6 変換時間と設定の例(1) (SCLK=40[MHz]、 $4.5[\text{V}] \leq \text{AVDD5} \leq 5.5[\text{V}]$ 時、単位: μs)

<i>[ADxMOD1] <MOD1[31:0]></i>	<i>[ADxClock]<EXAZ[3:0]></i>				
	0000	0001	0010	0011	0101
0x00000000	-	1.5	1.7	1.9	4.3
0x00001000	-	1.6	1.85	2.1	5.1
0x00002000	-	1.7	2.0	2.3	5.9
0x00003000	-	1.8	2.15	2.5	6.7
0x00004000	1.5	1.9	2.3	2.7	7.5
0x00005000	1.55	2.0	2.45	2.9	8.3
0x00006000	1.6	2.1	2.6	3.1	9.1
0x00007000	1.65	2.2	2.75	3.3	9.9
0x00008000	1.7	2.3	2.9	3.5	10.7
0x00009000	1.75	2.4	3.05	3.7	11.5
0x0000A000	1.8	2.5	3.2	3.9	12.3
0x0000B000	1.85	2.6	3.35	4.1	13.1
0x0000C000	1.9	2.7	3.5	4.3	13.9
0x0000D000	1.95	2.8	3.65	4.5	14.7
0x0000E000	2.0	2.9	3.8	4.7	15.5
0x0000F000	2.05	3.0	3.95	4.9	16.3

注) “-”の設定は使用できません。

表 3.7 変換時間と設定の例(2) (SCLK=40[MHz]、2.7[V]≤AVDD5<4.5[V]時、単位: μs)

[ADxMOD1] <MOD1[31:0]>	[ADxCLK]<EXAZ[3:0]>				
	0000	0001	0010	0011	0101
0x00000001	-	-	-	-	4.65
0x00001001	-	-	-	-	5.45
0x00002001	-	-	-	-	6.25
0x00003001	-	-	-	-	7.05
0x00004001	-	-	-	3.05	7.85
0x00005001	-	-	-	3.25	8.65
0x00006001	-	-	2.95	3.45	9.45
0x00007001	-	-	3.1	3.65	10.25
0x00008001	-	-	3.25	3.85	11.05
0x00009001	-	-	3.4	4.05	11.85
0x0000A001	-	-	3.55	4.25	12.65
0x0000B001	-	2.95	3.7	4.45	13.45
0x0000C001	-	3.05	3.85	4.65	14.25
0x0000D001	-	3.15	4.0	4.85	15.05
0x0000E001	-	3.25	4.15	5.05	15.85
0x0000F001	-	3.35	4.3	5.25	16.65

注) “-”の設定は使用できません。

4. レジスタ説明

4.1. レジスター一覧

制御レジスタとアドレスは以下のとおりです。

機能名	チャネル/ユニット	ベースアドレス
12 ビットアナログデジタルコンバータ	ADC	Unit A
		Unit B

レジスタ名	アドレス(Base+)
制御レジスタ 0	[ADxCR0]
制御レジスタ 1	[ADxCR1]
ステータスレジスタ	[ADxST]
変換クロック設定レジスタ	[ADxCLK]
モード設定レジスタ 0	[ADxMOD0]
モード設定レジスタ 1	[ADxMOD1]
モード設定レジスタ 2	[ADxMOD2]
監視機能許可レジスタ	[ADxCMPEN]
監視機能設定レジスタ 0	[ADxCMPCR0]
監視機能設定レジスタ 1	[ADxCMPCR1]
変換結果比較レジスタ 0	[ADxCMP0]
変換結果比較レジスタ 1	[ADxCMP1]
PMDトリガ用プログラム番号選択レジスタ 0	[ADxPSEL0]
PMDトリガ用プログラム番号選択レジスタ 1	[ADxPSEL1]
PMDトリガ用プログラム番号選択レジスタ 2	[ADxPSEL2]
PMDトリガ用プログラム番号選択レジスタ 3	[ADxPSEL3]
PMDトリガ用プログラム番号選択レジスタ 4	[ADxPSEL4]
PMDトリガ用プログラム番号選択レジスタ 5	[ADxPSEL5]
PMDトリガ用プログラム番号選択レジスタ 6	[ADxPSEL6]
PMDトリガ用プログラム番号選択レジスタ 7	[ADxPSEL7]
PMDトリガ用プログラム番号選択レジスタ 8	[ADxPSEL8]
PMDトリガ用プログラム番号選択レジスタ 9	[ADxPSEL9]
PMDトリガ用プログラム番号選択レジスタ 10	[ADxPSEL10]
PMDトリガ用プログラム番号選択レジスタ 11	[ADxPSEL11]
PMDトリガ用割り込み選択レジスタ 0	[ADxPINTS0]
PMDトリガ用割り込み選択レジスタ 1	[ADxPINTS1]
PMDトリガ用割り込み選択レジスタ 2	[ADxPINTS2]
PMDトリガ用割り込み選択レジスタ 3	[ADxPINTS3]
PMDトリガ用割り込み選択レジスタ 4	[ADxPINTS4]
PMDトリガ用割り込み選択レジスタ 5	[ADxPINTS5]
PMDトリガ用割り込み選択レジスタ 6	[ADxPINTS6]
PMDトリガ用割り込み選択レジスタ 7	[ADxPINTS7]
PMDトリガ用格納選択レジスタ	[ADxPREGS]
PMDトリガ用プログラムレジスタ 0	[ADxPSET0]
PMDトリガ用プログラムレジスタ 1	[ADxPSET1]
PMDトリガ用プログラムレジスタ 2	[ADxPSET2]
PMDトリガ用プログラムレジスタ 3	[ADxPSET3]
PMDトリガ用プログラムレジスタ 4	[ADxPSET4]

レジスタ名		アドレス(Base+)
PMDトリガ用プログラムレジスタ 5	[ADxPSET5]	0x00B4
PMDトリガ用プログラムレジスタ 6	[ADxPSET6]	0x00B8
PMDトリガ用プログラムレジスタ 7	[ADxPSET7]	0x00BC
汎用起動要因用プログラムレジスタ 0	[ADxTSET0]	0x00C0
汎用起動要因用プログラムレジスタ 1	[ADxTSET1]	0x00C4
汎用起動要因用プログラムレジスタ 2	[ADxTSET2]	0x00C8
汎用起動要因用プログラムレジスタ 3	[ADxTSET3]	0x00CC
汎用起動要因用プログラムレジスタ 4	[ADxTSET4]	0x00D0
汎用起動要因用プログラムレジスタ 5	[ADxTSET5]	0x00D4
汎用起動要因用プログラムレジスタ 6	[ADxTSET6]	0x00D8
汎用起動要因用プログラムレジスタ 7	[ADxTSET7]	0x00DC
汎用起動要因用プログラムレジスタ 8	[ADxTSET8]	0x00E0
汎用起動要因用プログラムレジスタ 9	[ADxTSET9]	0x00E4
汎用起動要因用プログラムレジスタ 10	[ADxTSET10]	0x00E8
汎用起動要因用プログラムレジスタ 11	[ADxTSET11]	0x00EC
汎用起動要因用プログラムレジスタ 12	[ADxTSET12]	0x00F0
汎用起動要因用プログラムレジスタ 13	[ADxTSET13]	0x00F4
汎用起動要因用プログラムレジスタ 14	[ADxTSET14]	0x00F8
汎用起動要因用プログラムレジスタ 15	[ADxTSET15]	0x00FC
汎用起動要因用プログラムレジスタ 16	[ADxTSET16]	0x0100
汎用起動要因用プログラムレジスタ 17	[ADxTSET17]	0x0104
汎用起動要因用プログラムレジスタ 18	[ADxTSET18]	0x0108
汎用起動要因用プログラムレジスタ 19	[ADxTSET19]	0x010C
汎用起動要因用プログラムレジスタ 20	[ADxTSET20]	0x0110
汎用起動要因用プログラムレジスタ 21	[ADxTSET21]	0x0114
汎用起動要因用プログラムレジスタ 22	[ADxTSET22]	0x0118
汎用起動要因用プログラムレジスタ 23	[ADxTSET23]	0x011C
変換結果格納レジスタ 0	[ADxREG0]	0x0140
変換結果格納レジスタ 1	[ADxREG1]	0x0144
変換結果格納レジスタ 2	[ADxREG2]	0x0148
変換結果格納レジスタ 3	[ADxREG3]	0x014C
変換結果格納レジスタ 4	[ADxREG4]	0x0150
変換結果格納レジスタ 5	[ADxREG5]	0x0154
変換結果格納レジスタ 6	[ADxREG6]	0x0158
変換結果格納レジスタ 7	[ADxREG7]	0x015C
変換結果格納レジスタ 8	[ADxREG8]	0x0160
変換結果格納レジスタ 9	[ADxREG9]	0x0164
変換結果格納レジスタ 10	[ADxREG10]	0x0168
変換結果格納レジスタ 11	[ADxREG11]	0x016C
変換結果格納レジスタ 12	[ADxREG12]	0x0170
変換結果格納レジスタ 13	[ADxREG13]	0x0174
変換結果格納レジスタ 14	[ADxREG14]	0x0178
変換結果格納レジスタ 15	[ADxREG15]	0x017C
変換結果格納レジスタ 16	[ADxREG16]	0x0180
変換結果格納レジスタ 17	[ADxREG17]	0x0184
変換結果格納レジスタ 18	[ADxREG18]	0x0188
変換結果格納レジスタ 19	[ADxREG19]	0x018C
変換結果格納レジスタ 20	[ADxREG20]	0x0190
変換結果格納レジスタ 21	[ADxREG21]	0x0194
変換結果格納レジスタ 22	[ADxREG22]	0x0198
変換結果格納レジスタ 23	[ADxREG23]	0x019C

4.2. レジスタ詳細

4.2.1. [ADxCR0] (制御レジスタ 0)

Bit	Bit Symbol	リセット後	Type	機能
31:8	-	0	R	リードすると"0"が読めます。
7	ADEN	0	R/W	ADC の動作 0: 禁止 1: 許可 "1"を書き込むと変換が可能になります。"0"を書き込むと、変換を終了します。
6:2	-	0	R	リードすると"0"が読めます。
1	SGL	0	W	単独変換動作 0: Don't care 1: 変換開始 "1"を書き込むと単独変換プログラムの実行を開始します。 読み出しどと"0"が読めます。
0	CNT	0	R/W	連続変換動作 0: 停止 1: 変換実行 "1"に設定中、連続変換プログラムを繰り返し実行します。 [ADxSTJ]<CNTF>が"0"(連続変換プログラムを実行していない)の状態で"1"を設定してください。

4.2.2. [ADxCR1] (制御レジスタ 1)

Bit	Bit Symbol	リセット後	Type	機能
31:7	-	0	R	リードすると"0"が読めます。
6	CNTDMEN	0	R/W	連続変換 DMA 要求制御 0: 禁止 1: 許可
5	SGLDMEN	0	R/W	単独変換 DMA 要求制御 0: 禁止 1: 許可
4	TRGDMEN	0	R/W	汎用トリガ DMA 要求制御 0: 禁止 1: 許可
3:1	-	0	R	リードすると"0"が読めます。
0	TRGEN	0	R/W	汎用トリガ起動制御 0: 禁止 1: 許可

注) このレジスタの設定は [ADxCR0]<ADEN>=0 の状態で行ってください。

4.2.3. [ADxST] (ステータスレジスタ)

Bit	Bit Symbol	リセット後	Type	機能
31:8	-	0	R	リードすると"0"が読めます。
7	ADBF	0	R	AD動作フラグ 0: 動作していない(ADCLK停止可能) 1: 動作中(ADCLK停止不可) ADCLKを停止する場合、このビットが"0"であることを確認してください。
6:4	-	0	R	リードすると"0"が読めます。
3	CNTF	0	R	連続変換プログラム動作状態フラグ 0: 実行していない 1: 実行中 要求が受け付けられると"1"となり、最後の変換結果が格納されると"0"になります。
2	SNGF	0	R	単独変換プログラム動作状態フラグ 0: 実行していない 1: 実行中 要求が受け付けられると"1"となり、最後の変換結果が格納されると"0"になります。
1	TRGF	0	R	汎用トリガプログラム動作状態フラグ 0: 実行していない 1: 実行中 要求が受け付けられると"1"となり、最後の変換結果が格納されると"0"になります。
0	PMDF	0	R	PMDトリガプログラム動作状態フラグ 0: 実行していない 1: 実行中 要求が受け付けられると"1"となり、最後の変換結果が格納されると"0"になります。

4.2.4. [ADxCLK] (変換クロック設定レジスタ)

Bit	Bit Symbol	リセット後	Type	機能
31:7	-	0	R	リードすると"0"が読めます。
6:3	EXAZ[3:0]	0000	R/W	AIN サンプリング時間選択(注 2) 0000: [ADxMOD1]<MOD1>の値×1 0001: [ADxMOD1]<MOD1>の値×2 0010: [ADxMOD1]<MOD1>の値×3 0011: [ADxMOD1]<MOD1>の値×4 0101: [ADxMOD1]<MOD1>の値×16 上記以外: 使用禁止 設定が可能な範囲は「3.7.2. サンプリング時間」を参照してください。
2:0	VADCLK[2:0]	000	R/W	AD ブリスケーラ出力(SCLK)選択 000: ADCLK/1 001: ADCLK/2 010~111: Reserved SCLK が 40MHz になるように設定してください。

注 1) このレジスタの設定は [ADxCR0]<ADEN>=0 の状態で行ってください。

注 2) SCLK = 40[MHz]の場合

4.2.5. [ADxMOD0] (モード設定レジスタ 0)

Bit	Bit Symbol	リセット後	Type	機能
31:2	-	0	R	リードすると"0"が読めます。
1	RCUT	1	R/W	低消費電力モード選択 0: 通常動作 1: 低消費電力動作(変換中のみ VREFHx-VREFLx 間通電)
0	DACON	0	R/W	DAC 制御(注 2) 0: OFF 1: ON ADC を使用するときには必ず最初に<DACON>を"1"にセットしてください。

注 1) このレジスタの設定は [ADxCR0]<ADEN>=0 の状態で行ってください。

注 2) <DACON>を"1"に設定した後、3[μs]の安定時間が必要です。

4.2.6. [ADxMOD1] (モード設定レジスタ 1)

Bit	Bit Symbol	リセット後	Type	機能
31:0	MOD1[31:0]	0x00004000	R/W	<p>4.5[V]≤AVDD5≤5.5[V]時</p> <p>0x00000000: SCLK 周期 × 8 0x00001000: SCLK 周期 × 10 0x00002000: SCLK 周期 × 12 0x00003000: SCLK 周期 × 14 0x00004000: SCLK 周期 × 16 0x00005000: SCLK 周期 × 18 0x00006000: SCLK 周期 × 20 0x00007000: SCLK 周期 × 22 0x00008000: SCLK 周期 × 24 0x00009000: SCLK 周期 × 26 0x0000A000: SCLK 周期 × 28 0x0000B000: SCLK 周期 × 30 0x0000C000: SCLK 周期 × 32 0x0000D000: SCLK 周期 × 34 0x0000E000: SCLK 周期 × 36 0x0000F000: SCLK 周期 × 38</p> <p>2.7[V]≤AVDD5<4.5[V]時</p> <p>0x00000001: SCLK 周期 × 8 0x00001001: SCLK 周期 × 10 0x00002001: SCLK 周期 × 12 0x00003001: SCLK 周期 × 14 0x00004001: SCLK 周期 × 16 0x00005001: SCLK 周期 × 18 0x00006001: SCLK 周期 × 20 0x00007001: SCLK 周期 × 22 0x00008001: SCLK 周期 × 24 0x00009001: SCLK 周期 × 26 0x0000A001: SCLK 周期 × 28 0x0000B001: SCLK 周期 × 30 0x0000C001: SCLK 周期 × 32 0x0000D001: SCLK 周期 × 34 0x0000E001: SCLK 周期 × 36 0x0000F001: SCLK 周期 × 38</p>

設定が可能な範囲は「3.7.2. サンプリング時間」を参照してください。

注) このレジスタの設定は [ADxCRO]<ADEN>=0 の状態で行ってください。

4.2.7. [ADxMOD2] (モード設定レジスタ 2)

Bit	Bit Symbol	リセット後	Type	機能
31:0	MOD2[31:0]	0x00000000	R/W	<p>このレジスタは製品によって設定値が異なります。</p> <p>設定値はリファレンスマニュアルの「製品個別情報」を参照してください。</p>

注) このレジスタの設定は [ADxCRO]<ADEN>=0 の状態で行ってください。

4.2.8. [ADxCMPEN] (監視機能許可レジスタ)

Bit	Bit Symbol	リセット後	Type	機能
31:2	-	0	R	リードすると"0"が読めます。
1	CMP1EN	0	R/W	AD 監視機能 1 動作 0: 禁止 1: 許可
0	CMP0EN	0	R/W	AD 監視機能 0 動作 0: 禁止 1: 許可

4.2.9. [ADxCMPCR0] (監視機能設定レジスタ 0)

Bit	Bit Symbol	リセット後	Type	機能
31:12	-	0	R	リードすると"0"が読めます。
11:8	CMPCNT0[3:0]	0000	R/W	比較回数 0000: 1 回 1000: 9 回 0001: 2 回 1001: 10 回 0010: 3 回 1010: 11 回 0011: 4 回 1011: 12 回 0100: 5 回 1100: 13 回 0101: 6 回 1101: 14 回 0110: 7 回 1110: 15 回 0111: 8 回 1111: 16 回
7	-	0	R	リードすると"0"が読めます。
6	CMPCND0	0	R/W	判定条件 0: 連続方式 1: 累積方式
5	ADBIG0	0	R/W	大小判定設定 0: <REGS0>選択の変換結果 > [ADxCMP0] 1: <REGS0>選択の変換結果 < [ADxCMP0]
4:0	REGS0[4:0]	00000	R/W	比較する変換結果格納レジスタ 00000: ADxREG0 01000: ADxREG8 10000: ADxREG16 00001: ADxREG1 01001: ADxREG9 10001: ADxREG17 00010: ADxREG2 01010: ADxREG10 10010: ADxREG18 00011: ADxREG3 01011: ADxREG11 10011: ADxREG19 00100: ADxREG4 01100: ADxREG12 10100: ADxREG20 00101: ADxREG5 01101: ADxREG13 10101: ADxREG21 00110: ADxREG6 01110: ADxREG14 10110: ADxREG22 00111: ADxREG7 01111: ADxREG15 10111: ADxREG23 11000 以上の値は設定禁止

注) このレジスタの設定は [ADxCMPEN]<CMP0EN>=0 の状態で行ってください。

4.2.10. [ADxCMPCR1] (監視機能設定レジスタ 1)

Bit	Bit Symbol	リセット後	Type	機能
31:12	-	0	R	リードすると"0"が読めます。
11:8	CMPCNT1[3:0]	0000	R/W	比較回数 0000: 1 回 1000: 9 回 0001: 2 回 1001: 10 回 0010: 3 回 1010: 11 回 0011: 4 回 1011: 12 回 0100: 5 回 1100: 13 回 0101: 6 回 1101: 14 回 0110: 7 回 1110: 15 回 0111: 8 回 1111: 16 回
7	-	0	R	リードすると"0"が読めます。
6	CMPCND1	0	R/W	判定条件 0: 連続方式 1: 累積方式
5	ADBIG1	0	R/W	大小判定設定 0: <REGS1>選択の変換結果 > [ADxCMP1] 1: <REGS1>選択の変換結果 < [ADxCMP1]
4:0	REGS1[4:0]	00000	R/W	比較する変換結果格納レジスタ 00000: ADxREG0 01000: ADxREG8 10000: ADxREG16 00001: ADxREG1 01001: ADxREG9 10001: ADxREG17 00010: ADxREG2 01010: ADxREG10 10010: ADxREG18 00011: ADxREG3 01011: ADxREG11 10011: ADxREG19 00100: ADxREG4 01100: ADxREG12 10100: ADxREG20 00101: ADxREG5 01101: ADxREG13 10101: ADxREG21 00110: ADxREG6 01110: ADxREG14 10110: ADxREG22 00111: ADxREG7 01111: ADxREG15 10111: ADxREG23 11000 以上の値は設定禁止

注) このレジスタの設定は [ADxCMPEN]<CMP1EN>=0 の状態で行ってください。

4.2.11. [ADxCMP0] (変換結果比較レジスタ 0)

Bit	Bit Symbol	リセット後	Type	機能
31:16	-	0	R	リードすると"0"が読めます。
15:4	AD0CMP0[11:0]	0x000	R/W	AD 変換結果比較値格納 AD 変換結果と比較する値を設定します。
3:0	-	0	R	リードすると"0"が読めます。

注) このレジスタの設定は [ADxCMPEN]<CMP0EN>=0 の状態で行ってください。

4.2.12. [ADxCMP1] (変換結果比較レジスタ 1)

Bit	Bit Symbol	リセット後	Type	機能
31:16	-	0	R	リードすると"0"が読めます。
15:4	AD0CMP1[11:0]	0x000	R/W	AD 変換結果比較値格納 AD 変換結果と比較する値を設定します。
3:0	-	0	R	リードすると"0"が読めます。

注) このレジスタの設定は [ADxCMPEN]<CMP1EN>=0 の状態で行ってください。

4.2.13. PMD トリガ用制御レジスタ

4.2.13.1. [ADxPSEL0] (PMD トリガ用プログラム番号選択レジスタ 0)

[ADxPSEL0]の例です。[ADxPSEL1]~[ADxPSEL11]も同じ構成です。

Bit	Bit Symbol	リセット後	Type	機能
31:8	-	0	R	リードすると"0"が読めます。
7	PENS0	0	R/W	PMDTRG0 トリガ制御 (注 2) 0: 禁止 1: 許可
6:3	-	0	R	リードすると"0"が読めます。
2:0	PMDS0[2:0]	000	R/W	プログラム番号選択 000: プログラム 0 001: プログラム 1 010: プログラム 2 011: プログラム 3 100: プログラム 4 101: プログラム 5 110: プログラム 6 111: プログラム 7

注 1) このレジスタの設定は [ADxCRO]<ADEN>=0 の状態で行ってください。

注 2) PMD の詳細はリファレンスマニュアルの「プログラマブルモータ制御回路プラス」または「アドバンストプログラマブルモータ制御回路」を参照してください。

4.2.13.2. [ADxPINTS0] (PMD トリガ用割り込み選択レジスタ 0)

[ADxPINTS0]の例です。[ADxPINTS1]~[ADxPINTS7]も同じ構成です。

Bit	Bit Symbol	リセット後	Type	機能
31:2	-	0	R	リードすると"0"が読めます。
1:0	INTSEL0[1:0]	00	R/W	割り込み選択 00: 割り込み出力なし 01: INTADxPDA 10: INTADxPDB 11: Reserved し プログラム 0 に対して、起動する割り込みを選択します。

注) このレジスタの設定は [ADxCRO]<ADEN>=0 の状態で行ってください。

4.2.13.3. [ADxPREGS] (PMD トリガ用格納選択レジスタ)

Bit	Bit Symbol	リセット後	Type	機能
31	-	0	R	リードすると"0"が読めます。
30:28	REGSEL7[2:0]	000	R/W	プログラム 7 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止
27	-	0	R	リードすると"0"が読めます。
26:24	REGSEL6[2:0]	000	R/W	プログラム 6 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止
23	-	0	R	リードすると"0"が読めます。
22:20	REGSEL5[2:0]	000	R/W	プログラム 5 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止
19	-	0	R	リードすると"0"が読めます。
18:16	REGSEL4[2:0]	000	R/W	プログラム 4 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止
15	-	0	R	リードすると"0"が読めます。
14:12	REGSEL3[2:0]	000	R/W	プログラム 3 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止
11	-	0	R	リードすると"0"が読めます。
10:8	REGSEL2[2:0]	000	R/W	プログラム 2 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止
7	-	0	R	リードすると"0"が読めます。
6:4	REGSEL1[2:0]	000	R/W	プログラム 1 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止
3	-	0	R	リードすると"0"が読めます。
2:0	REGSEL0[2:0]	000	R/W	プログラム 0 変換結果格納レジスタ選択 000: ADxREG0~3 100: ADxREG16~19 001: ADxREG4~7 101: ADxREG20~23 010: ADxREG8~11 110: 設定禁止 011: ADxREG12~15 111: 設定禁止

注) このレジスタの設定は [ADxCRO]<ADEN>=0 の状態で行ってください。

4.2.13.4. [ADxPSET0] (PMD トリガ用プログラムレジスタ 0)

[ADxPSET0]の例です。[ADxPSET1]~[ADxPSET7]も同じ構成です。

Bit	Bit Symbol	リセット後	Type	機能
31	ENSP03	0	R/W	変換 3 設定レジスタ: 変換制御 0: 禁止 1: 許可
30:29	-	00	R/W	"00"を書いてください。
28:24	AINSP03[4:0]	00000	R/W	変換 3 設定レジスタ: AIN 選択 (注 2) 00000: AINx00 01000: AINx08 10000: AINx16 00001: AINx01 01001: AINx09 10001: AINx17 00010: AINx02 01010: AINx10 10010: AINx18 00011: AINx03 01011: AINx11 10011: AINx19 00100: AINx04 01100: AINx12 10100: AINx20 00101: AINx05 01101: AINx13 10101: AINx21 00110: AINx06 01110: AINx14 10110: AINx22 00111: AINx07 01111: AINx15 10111: AINx23 11000 以上の値は設定禁止
23	ENSP02	0	R/W	変換 2 設定レジスタ: 変換制御 0: 禁止 1: 許可
22:21	-	00	R/W	"00"を書いてください。
20:16	AINSP02[4:0]	00000	R/W	変換 2 設定レジスタ: AIN 選択 (注 2) 00000: AINx00 01000: AINx08 10000: AINx16 00001: AINx01 01001: AINx09 10001: AINx17 00010: AINx02 01010: AINx10 10010: AINx18 00011: AINx03 01011: AINx11 10011: AINx19 00100: AINx04 01100: AINx12 10100: AINx20 00101: AINx05 01101: AINx13 10101: AINx21 00110: AINx06 01110: AINx14 10110: AINx22 00111: AINx07 01111: AINx15 10111: AINx23 11000 以上の値は設定禁止
15	ENSP01	0	R/W	変換 1 設定レジスタ: 変換制御 0: 禁止 1: 許可
14:13	-	00	R/W	"00"を書いてください。
12:8	AINSP01[4:0]	00000	R/W	変換 1 設定レジスタ: AIN 選択 (注 2) 00000: AINx00 01000: AINx08 10000: AINx16 00001: AINx01 01001: AINx09 10001: AINx17 00010: AINx02 01010: AINx10 10010: AINx18 00011: AINx03 01011: AINx11 10011: AINx19 00100: AINx04 01100: AINx12 10100: AINx20 00101: AINx05 01101: AINx13 10101: AINx21 00110: AINx06 01110: AINx14 10110: AINx22 00111: AINx07 01111: AINx15 10111: AINx23 11000 以上の値は設定禁止
7	ENSP00	0	R/W	変換 0 設定レジスタ: 変換制御 0: 禁止 1: 許可
6:5	-	00	R/W	"00"を書いてください。

Bit	Bit Symbol	リセット後	Type	機能
4:0	AINSP00[4:0]	00000	R/W	変換 0 設定レジスタ: AIN 選択 (注 2) 00000: AINx00 01000: AINx08 10000: AINx16 00001: AINx01 01001: AINx09 10001: AINx17 00010: AINx02 01010: AINx10 10010: AINx18 00011: AINx03 01011: AINx11 10011: AINx19 00100: AINx04 01100: AINx12 10100: AINx20 00101: AINx05 01101: AINx13 10101: AINx21 00110: AINx06 01110: AINx14 10110: AINx22 00111: AINx07 01111: AINx15 10111: AINx23 11000 以上の値は設定禁止

注 1) このレジスタの設定は $[ADxCR0]<ADEN>=0$ の状態で行ってください。

注 2) 製品に無い AIN は設定禁止です(リファレンスマニュアルの「製品個別情報」を参照してください)。

4.2.14. $[ADxTSET0]$ (汎用起動要因用プログラムレジスタ 0)

$[ADxTSET0]$ の例です。 $[ADxTSET1] \sim [ADxTSET23]$ も同じ構成です。

Bit	Bit Symbol	リセット後	Type	機能
31:8	-	0	R	リードすると"0"が読めます。
7	ENINT0	0	R/W	変換結果格納レジスタ 0 設定: 割り込み制御 0: 禁止 1: 許可
6:5	TRGS0[1:0]	00	R/W	変換結果格納レジスタ 0 設定: 変換制御 00: 変換禁止 01: 連続変換 10: 単独変換 11: 汎用トリガ変換
4:0	AINST0[4:0]	00000	R/W	変換結果格納レジスタ 0 設定: AIN 選択 (注 2) 00000: AINx00 01000: AINx08 10000: AINx16 00001: AINx01 01001: AINx09 10001: AINx17 00010: AINx02 01010: AINx10 10010: AINx18 00011: AINx03 01011: AINx11 10011: AINx19 00100: AINx04 01100: AINx12 10100: AINx20 00101: AINx05 01101: AINx13 10101: AINx21 00110: AINx06 01110: AINx14 10110: AINx22 00111: AINx07 01111: AINx15 10111: AINx23 11000 以上の値は設定禁止

注 1) このレジスタの設定は $[ADxCR0]<ADEN>=0$ の状態で行ってください。

注 2) 製品に無い AIN は設定禁止です(リファレンスマニュアルの「製品個別情報」を参照してください)。

4.2.15. [ADxREG0] (変換結果格納レジスタ 0)

[ADxREG0]の例です。[ADxREG1]~[ADxREG23]も同じ構成です。

Bit	Bit Symbol	リセット後	Type	機能
31:30	-	0	R	リードすると"0"が読めます。
29	ADOVR_M0	0	R	オーバランフラグ<ADOVRF0>のミラービットです。
28	ADRF_M0	0	R	AD 変換結果格納フラグ<ADRF0>のミラービットです。
27:16	ADR_M0[11:0]	0x000	R	AD 変換結果<ADR0>のミラー領域です。 [ADxREG0]レジスタの上位ハーフワードに下詰 12 ビットで AD 変換結果を読み出せます。
15:4	ADR0[11:0]	0x000	R	AD 変換結果が格納されます。 [ADxREG0]レジスタの下位ハーフワードに上詰 12 ビットで AD 変換結果を読み出せます。
3:2	-	0	R	リードすると"0"が読めます。
1	ADOVRF0	0	R	オーバランフラグ 0: 発生なし 1: 発生あり [ADxREG0]レジスタを読み出す前に AD 変換結果が上書きされると "1" にセットされます。このフラグは読み出すと "0" にクリアされます。
0	ADRF0	0	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると "1" にセットされます。このフラグは読み出すと "0" にクリアされます。

5. 使用方法の例

5.1. 単独変換

単独変換はソフトウェアで変換開始し、複数の変換が可能です。

以下は、単独変換で 2 つのアナログ入力(AINx02,AINx03)の変換結果を 2 つの変換結果格納レジスタ([ADxREG4], [ADxREG5])に保管し、2 つ目の変換終了で単独変換割り込み INTADxSGL を発生する場合の設定例です。

【初期設定】

- **[ADxMOD0]**=0x00000001
DAC オン: <DACON>=1
通常動作: <RCUT>=0
- **[ADxCLK]**=0x00000000
変換時間 1.5[μs] @ 4.5[V]≤AVDD5≤5.5[V]/ADCLK=40[MHz] の変換クロック設定
- **[ADxMOD1]**=0x00004000
変換時間 1.5[μs] @ 4.5[V]≤AVDD5≤5.5[V]/ADCLK=40[MHz] のモード設定 1
- **[ADxMOD2]**=0x00000300

注) 製品によって設定値が異なります。設定値はリファレンスマニュアルの「製品個別情報」を参照してください。

【変換プログラム設定】

- **[ADxTSET4]**=0x00000042
単独変換: <TRGS4>=10
AINx02: <AINST4>=00010
割り込み禁止: <ENINT4>=0
- **[ADxTSET5]**=0x000000C3
単独変換: <TRGS5>=10
AINx03: <AINST5>=00011
割り込み許可: <ENINT5>=1

【変換開始設定】

- **[ADxCRI]**=0x00000000
DMA 要求禁止
- **[ADxCR0]**=0x00000082
ADC 許可: <ADEN>=1
連続変換禁止: <CNT>=0
単独変換許可: <SGL>=1 ; 変換開始

5.2. PMD トリガ変換

5.2.1. PMD(3 シャント)、ADC × 1

3 シャントで、PMD チャネル 0 と ADC ユニット A を使用した場合の構成図を以下に示します。




図 5.1 3シャントの例

この場合の ADC の設定例を以下に示します。

表 5.1 3シャントでのADC設定

Program	0	1	2	3	4	5
Reg0	U	V	W	V	W	U
Reg1	V	W	U	U	V	W
INT	INTADAPDA	INTADAPDA	INTADAPDA	INTADAPDA	INTADAPDA	INTADAPDA

6 本のトリガ入力 PMD0TRG0～5 に対し、[ADAPSEL0]～[ADAPSEL5]でそれぞれ 0～5 のプログラム番号を割り付けます。

表中の Reg0, Reg1 は[ADAPSETn][7:0]および[ADAPSETn][15:8]を表します(n: プログラム番号)。表中の「U」、「V」、「W」はモータの位相を表しており、それぞれの位相が得られる AIN 入力を選択します。

トリガが入力されると Reg0, Reg1 の順に AD 変換が開始され、それぞれの変換結果が変換結果格納レジスタへ保存され、INTADAPDA 割り込みが出力されます。

5.2.2. PMD(1 シャント)、ADC × 1

1 シャントで、PMD チャネル 0 と ADC ユニット A を使用した場合の構成図を以下に示します。




図 5.2 1シャントの例

この場合の ADC の設定例を以下に示します。

表 5.2 1シャントでのADC設定

トリガ	PMD0	PMD0
	0	1
Program	0	1
Reg0	R	-
Reg1	-	R
INT	-	INTADAPDA

PMD0 から出力される 2 本のトリガ信号に対し、それぞれプログラム番号を割り付けています。

表中の Reg0, Reg1 は [ADAPSETn][7:0]、[ADAPSETn][15:8] を表します(n: プログラム番号)。表中の「R」は抵抗を表しており、接続されている AIN を設定します。

トリガが入力されると ADC ユニット A の AD 変換が開始し、変換結果が変換結果格納レジスタ 0 と 1 に保存されます。プログラム 0, 1 の順で変換が実行され、終了すると INTADAPDA 割り込みを発生します。

6. 使用上のご注意およびお願い事項

- 電源電圧の変動や周囲のノイズの影響によって AD 変換結果がばらつくことがあります。また、AD 変換中に AD 入力が兼用となっている端子への入力および出力の変化、出力ポートに設定している他の端子の出力が変動すると AD 変換精度が低下することがあります。従って、AD 入力が兼用となっている端子への入力および出力の変化や出力ポートに設定している他の端子の出力の変化をさせないようにしてください。なお、上記のような AD 変換結果のばらつきや AD 変換精度の低下が考えられる場合は、プログラムで複数回の変換結果の平均値をとるなどの対策を行ってください。
- ADC のアナログ電源端子(AVDD5、AVSS)、基準電圧端子(VREFHx、VREFLx)には、デジタル系のノイズが混入しないような対策を講じてください。
 - AVDD5 と AVSS 端子間、VREFHx と VREFLx 端子間にバイパスコンデンサを挿入してください。コンデンサはできる限り端子の近くに配置してください。

7. 改訂履歴

表 7.1 改訂履歴

Revision	Date	Description
1.0	2017-02-03	新規
1.1	2017-04-24	<ul style="list-style-type: none"> ・全般の用語変更 AD コンバータ → ADC ・「1.概要」表下の文章を表現変更 ・「3.1.2 制御レジスタ」最終項 (注 2)削除 ・「3.2.2 制御レジスタ」最終項 本文に「[ADxMOD0]<DACon>を"1"に設定し、3[μs]以上待ってから、」を追記して注意文言は削除 ・「3.5」(1),(2) の 3 行目の表現変更 「比較レジスタより大」 → 「[ADxREG0]<ADR0> > [ADxCMP0]」 ・「4.1 レジスター一覧」表中の誤記修正 汎用トリガ用プログラムレジスタ n → 汎用起動要因用プログラムレジスタ n ・「4.2.8」注意文言削除 ・「4.2.9」~「4.2.12」注意文言誤記修正 [ADxCR0]<ADEN> → [ADxCMPEN]<CMPrnEN> ・5 章構成変更 「5.1」説明見直し 設定説明を設定例の前に移動して「単独変換で 2 つのアナログ入力(AINx02, AINx03)の変換結果を…」にまとめる。 ・「5.2 PMD トリガ変換」追加し、旧「5.2」「5.3」をその下に移動 ・「6.」最終項 誤記修正 「VREFLx 端子との間に…」 → 「AVDD - AVSS 端子間、VREFHx - VREFLx 端子間に…」
1.2	2017-07-10	<ul style="list-style-type: none"> ・社名変更による変更 表紙 商標の見直し 製品取り扱い上のお願いの差し替え ・[ADxPSET0]レジスタの"変換結果格納レジスタ n"を"変換 n 設定レジスタ"に修正 ・[ADxCLK]レジスタ名修正 クロック設定レジスタ → 変換クロック設定レジスタ ・「図 2.1」、「表 2.1」 PMD トリガの表記変更 ・「4.2.13.1」表内の用語修正 PMD0TRG0 → PMDTRG0
2.0	2017-12-21	<ul style="list-style-type: none"> ・Arm 関連記述変更 ・関連するリファレンスマニュアルの修正と追加 ・用語・略語の追加と修正 ・1. 概要の本文“アナログ/デジタル”を“アナログデジタル”に修正、表中の変換時間 “3.0[μs]”を“2.95[μs]”に変更、変換時間の電圧条件表現を変更、“汎用トリガ変換”を“汎用トリガ起動”に変更、“PMD トリガごと”を“12 本の PMD トリガごと”に修正、“オーバーランフラグ”を“オーバーランフラグ”に修正、“比較レジスタより大きか”を“比較レジスタより大きいか”に修正、割り込みの説明から具体的な割り込み信号名を削除、AD 監視機能の“検出回数を設定でき”を“検出回数の設定および”に変更 ・3. 機能説明・動作説明：説明の最終段“AD 変換を起動する前に...”を削除 ・3.1.“汎用起動の要因”を“汎用起動要因”に変更 ・3.1.1.図 3.1 下の説明にレジスタ名を追加、割り込みと DMA の説明を変更/追加、表 3.1 を追加 ・3.1.2. [ADxMOD0]を追加して[ADxCR0]の説明の一部を移動、[ADxCR1]の説明中“を許可します”を“許可します。”に修正、“変換開始手順”的説明を追加 ・3.2.1.注 1)の参照先リファレンスマニュアルを修正 ・3.2.2.説明から“5 種類の”を削除、[ADxMOD0]を追加して[ADxCR0]の説明の一部を移動、“変換開始手順”的説明を追加 ・3.4 起動要因の優先度：表 3.2 の注 5)中に“新規起動要因が実行されます。中断された起動要因は、”を追加 ・3.5.AD 監視機能：連続方式の説明に“設定したカウント数を超えて...しません。”を追記、“表 3.3 監視機能と割り込み”を追加、“バーランフラグ”を“オーバーランフラグ”に修正、(2)累積方式による判定の[ADxREG0]の説明を“比較対象チャネル”から“比較する変換結果格納レジスタ”に修正 ・3.7.“変換時間”章を追加し、変換タイミング、サンプリング時間、変換時間を記述

		<ul style="list-style-type: none"> ・4.1.レジスター一覧の表の機能名を“12 ビットアナログデジタルコンバータ”に修正 ・4.2.1.Bit[31:8]と[6:2]のリセット後の値を“0”に修正 ・4.2.2.Bit[31:7]と[3:1]のリセット後の値を“0”に修正 ・4.2.3.Bit[31:8]と[6:4]のリセット後の値を“0”に修正 ・4.2.4. [ADxCLK] の <EXAZ[3:0]> の機能説明を変更 ・4.2.5. [ADxMOD0] の <DACON> の説明に “最初に” を追加、注 2) を変更 ・4.2.6 [ADxMOD1] の <MOD1[31:0]> の機能説明を変更 ・4.2.13.1. (PMD トリガ用プログラム番号選択レジスタ 0) に修正、注 2) の参照先リファレンスマニュアルを修正 ・4.2.13.2. (PMD トリガ用割り込み選択レジスタ 0) に修正 ・4.2.13.4. (PMD トリガ用プログラムレジスタ 0) に修正、機能の “常に “00” を書いてください。” → ““00” を書いてください。” に変更 ・4.2.14. (汎用起動要因用プログラムレジスタ 0) に修正 ・4.2.15. (変換結果格納レジスタ 0) に修正、Bit29,1 の機能 “オーバーラン” → “オーバラン” ・5.1. 単独変換の “2つ変換終了” を “2つの変換終了” に変更、【初期設定】の順番を変更、【変換プログラム設定】の (注) を削除、【変換開始設定】の [ADxCR0] の設定順番を修正、[ADxCLK] と [ADxMOD1] の電圧条件表現を変更 ・6. “コンデンサはできる限り端子の近くに配置してください。” に修正
2.1	2018-02-21	<ul style="list-style-type: none"> ・3.1.1.動作概要: レジスタ名修正 “[ADxTESTn]” → “[ADxTSETn]” ・5.1.単独変換: レジスタ設定値表記の統一(32 ビット, バイナリ表現)、レジスタ名修正 “<TRGS4>” → “<TRGS5>”, “<AINST4>” → “<AINST5>”, “<ENINT4>” → “<ENINT5>” ・6.使用上のご注意およびお願い事項: 1 段目, 2 段目を 1 つにまとめ、“AVDD” → “AVDD5” に修正
2.2	2018-06-19	<ul style="list-style-type: none"> ・関連するドキュメント タイトル変更 ・1. 概要 P10: “PMD” → “プログラムブルモータ制御回路プラスまたは アドバンストプログラムブルモータ制御回路(以降、PMD) 図 1.1: “モータ駆動制御”削除、AD コンバーター→ADC ・2.構成 図 2.1: 周辺機能からのトリガ→周辺機能からのトリガ(TRGSEL 経由) AINx0→AINx00, [ADxMODE2]追加 表 2.1 No2 行: AINx0→AINx00 ・3.機能説明・動作説明: クロック供給説明を“3.1.”項に分離 ・3.2.1. 動作概要 図 3.1: AINx0～AINx3→AINx00～AINx03 最終段: 起動要因→汎用起動要因 ・3.2.2. 制御レジスタ: “[ADxTSETn] n=0～23” → “[ADxTSET0]～[ADxTSET23]” ・3.3.2. 制御レジスタ 2 項目: (PMDTRGn (n =0～11) → (PMDTRG0～PMDTRG11) (10): プログラム→変換プログラム ・3.5. 起動要因の優先度 2 段目追加: “複数の起動要因が同時発生する場合、 ……。” 3～6 段目: プログラム→変換プログラム、要因→起動要因 6 段目: プログラムの状態は→変換プログラムの実行状態は 表 3.2 タイトル: AD 変換実行中→実行中 ・3.6. AD 監視機能 1 段目: AD 変換値→AD 変換結果 7,8 段目: AD 監視割り込み→AD 監視機能割り込み 1.連続方式による判定, 2.累積方式による判定: [ADxCMP0] → [ADxCMP0]<AD0CMP0> (比較レジスタより大) <ADxCMP0>→<AD0CMP0> 図 3.3、図 3.4 <ADxCMP0>→<AD0CMP0> ・3.7. アナログ基準電圧: “VREFHx-VREFLx” → “VREFHx と VREFLx の間” ・4.2.5. DACON/機能: “(注 2)”追記 ・4.2.11. と 4.2.12.: BitSymbol: ADxCMP→AD0CMP ・4.2.13.2. 機能: “11: 割り込み出力なし” → “11: Reserved” ・4.2.15. Bit Symbol: ADOVRF_M0→ADOVR_M0 ・5.1. 単独変換 【変換開始設定】項: シングル変換許可→単独変換許可 ・5.2.1. PMD(3 シャント)、ADC × 1: 図 5.1: AINA0～AINA2→AINA00～AINA02 下から 5 行目: “Reg0,1” → “Reg0, Reg1” ・5.2.2. PMD(1 シャント)、ADC × 1: 図 5.2: AINA0→AINA00 下から 5 行目: “Reg0,1” → “Reg0, Reg1” ・6. 使用上のご注意およびお願い事項 2 項目: “AVDD5 - AVSS 端子間” → “AVDD5 と AVSS 端子間” “VREFHx - VREFLx 端子間” → “VREFHx と VREFLx 端子間”

製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。

本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることとは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、電力機器、金融関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口までお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品のRoHS適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。