

32 ビット RISC マイクロコントローラー

TMPM3H グループ(2)

リファレンスマニュアル 製品個別情報 (PINFO-M3H(2))

Revision 3.3

2021-01

東芝デバイス&ストレージ株式会社



目次

序章	9
関連するドキュメント	9
表記規約	10
用語・略語	12
1. 概要	13
2.1. レジスターベースアドレス	13
2.2. トリガーセレクター(TRGSEL)	
2.2.1. トリガーセレクターと製品対応	
2.2.2. 使用方法と設定	
2.2.3. レジスター一覧	
2.2.4. レジスター詳細	
2.2.4.1. <i>[TSEL0CR0]</i> (コントロールレジスター0)	25
2.2.4.2. <i>[TSEL0CR1]</i> (コントロールレジスター1)	
2.2.4.3. <i>[TSEL0CR2]</i> (コントロールレジスター2)	29
2.2.4.4. [TSEL0CR3] (コントロールレジスター3)	31
2.2.4.5. <i>[TSEL0CR4]</i> (コントロールレジスター4)	33
2.2.4.6. <i>[TSEL0CR5]</i> (コントロールレジスター5)	35
2.2.4.7. [TSEL0CR6] (コントロールレジスター6)	37
2.2.4.8. <i>[TSEL0CR7]</i> (コントロールレジスター7)	39
2.2.4.9. <i>[TSEL0CR8]</i> (コントロールレジスター8)	41
2.2.4.10. <i>[TSEL0CR9]</i> (コントロールレジスター9)	43
2.2.4.11. <i>[TSEL0CR10]</i> (コントロールレジスター10)	
2.2.4.12. <i>[TSEL0CR11]</i> (コントロールレジスター11)	
2.2.4.13. <i>[TSEL0CR12]</i> (コントロールレジスター12)	
2.2.4.14. <i>[TSEL0CR13]</i> (コントロールレジスター13)	
2.2.4.15. <i>[TSEL0CR14]</i> (コントロールレジスター14)	
2.2.4.16. <i>[TSEL0CR15]</i> (コントロールレジスター15)	
2.2.4.17. [TSEL1CR0] (コントロールレジスター0)	
2.2.4.18. [TSEL1CR1] (コントロールレジスター1)	
2.2.4.19. [TSEL1CR2] (コントロールレジスター2)	
2.3. クロック選択式ウオッチドッグタイマー(SIWDT)	
2.3.1. 搭載チャネル	
2.3.2. カウントクロック	
2.3.3. 制御出力	
2.4. 周波数検知回路(OFD)	
2.4.1. 搭載一覧	
2.4.2. 基準クロック	
2.4.3. 検知対象クロック	63

2.5. デバッグインターフェース	64
2.5.1. 製品別デバッグインターフェース一覧	64
2.6. フラッシュメモリー	65
2.6.1. 書き込み,消去操作用クロック	65
2.6.2. 製品別コードフラッシュブロック構成	65
2.6.3. 製品別データフラッシュブロック構成	66
2.6.4. シングルブート使用リソース	67
2.7. DMA コントローラー(DMAC)	68
2.7.1. 搭載ユニット	68
2.7.2. DMA 要求一覧	68
2.8. アドバンストプログラマブルモーター制御回路(A-PMD)	76
2.8.1. 搭載チャネル	76
2.8.2. 機能端子とポート	76
2.8.3. DMA 要求	76
2.8.4. その他接続	77
2.8.5. PMD0DBG 使用時の追加設定	77
2.9. アドバンストエンコーダー入力回路(A-ENC)	78
2.9.1. 搭載チャネル	78
2.9.2. 機能端子とポート	78
2.9.3. 内部信号接続仕様	78
2.9.3.1. T32A/A-PMD 接続	78
2.10. 12 ビットアナログデジタルコンバーター(ADC)	80
2.10.1. 搭載ユニット	80
2.10.2. 機能端子とポート	80
2.10.3. ADC 用変換クロック	81
2.10.4. モード設定レジスター2 の設定値	81
2.10.5. DMA 要求	81
2.10.6. 内部信号接続仕様	82
2.10.6.1. 起動トリガー接続仕様	
2.10.6.2. T32A/A-PMD 接続	
2.11. 8 ビットデジタルアナログコンバーター(DAC)	84
2.11.1. 搭載チャネル	
2.11.2. 機能端子とポート	84
2.12. コンパレーター(COMP)	85
2.12.1. 搭載一覧	85
2.13. 電圧検知回路(LVD)	85
2.13.1. 搭載一覧	85
2.13.2. 検知対象電源	86
2.14. 32 ビットタイマーイベントカウンター(T32A)	86
2.14.1. 搭載チャネル	86

2.14.2. 機能端子とポート	87
2.14.3. プリスケーラー用クロック	89
2.14.4. 内部信号接続仕様	89
2.14.4.1. キャプチャートリガー信号接続仕様	90
2.14.4.2. 同期制御接続仕様	94
2.14.5. 製品別パルスカウント対応一覧	95
2.14.6. DMA 要求	96
2.14.7. 非対応割り込み	98
2.15. リアルタイムクロック(RTC)	99
2.15.1. 搭載チャネル	99
2.15.2. 機能端子とポート	99
2.15.3. 時計カウントクロック	99
2.16. 非同期シリアル通信回路(UART)	100
2.16.1. 搭載チャネル	100
2.16.2. 機能端子とポート	100
2.16.3. 製品別ハーフクロックモード対応一覧	102
2.16.4. プリスケーラー用クロック	102
2.16.5. DMA 要求	102
2.16.6. 内部信号接続仕様	103
2.16.6.1. トリガー転送信号接続仕様	103
2.16.6.2. T32A 接続	104
2.17. I ² C インターフェース(I ² C)	105
2.17.1. 搭載チャネル	105
2.17.2. 機能端子とポート	105
2.17.3. プリスケーラー用クロック	105
2.17.4. アドレス一致ウエイクアップ機能対応	106
2.17.5. フィルター	106
2.17.6. DMA 要求	107
2.18. シリアルペリフェラルインターフェース(TSPI)	108
2.18.1. 搭載チャネル	108
2.18.2. 機能端子とポート	109
2.18.3. 製品別転送モード対応一覧	110
2.18.4. クロック	110
2.18.5. DMA 要求	111
2.18.6. 内部信号接続仕様	112
2.18.6.1. トリガー送信信号接続仕様	112
2.18.6.2. T32A 接続	113
2.19. リモコン受信回路(RMC)	114
2.19.1. 搭載チャネル	114
2.19.2. 機能端子とポート	114
2.19.3. サンプリングクロック	114

	2.20. デジタルノイズフィルター回路(DNF)	115
	2.20.1. 搭載ユニット	
	2.20.2. 製品別外部割り込みと DNF の対応	116
	2.20.3. サンプリングソースクロック	117
:	2.21. CRC 計算回路(CRC)	117
	2.21.1. 搭載一覧	117
:	2.22. RAM パリティー(RAMP)	117
	2.22.1. 搭載一覧	117
	2.22.2. エラー判定ブロックエリア	
:	2.23. トリミング回路(TRM)	
	2.23.1. 搭載一覧	118
	2.23.2. 対象発振器	118
3.	改訂履歴	. 119
刬	品取り扱い上のお願い	122

図目次

図 2.1	トリカーセレクター接続例	14
	表目次	
表 2.1	レジスターベースアドレスタイプ	
	製品別トリガーセレクター対応一覧 (1/12)	
表 2.3		
表 2.4		
表 2.5	製品別トリガーセレクター対応一覧 (4/12)	
表 2.6 表 2.7	製品別トリガーセレクター対応一覧 (5/12) 製品別トリガーセレクター対応一覧 (6/12)	
表 2.7	製品別トリガーセレクター対応一覧 (7/12)	
表 2.0	,	
表 2.10		
表 2.11	製品別トリガーセレクター対応一覧 (10/12)	
表 2.12		
表 2.13		
表 2.14	SIWDT 搭載チャネル	62
表 2.15		
表 2.16		
表 2.17		
表 2.18		
表 2.19	- 10.000	
表 2.20 表 2.21	デバッグインターフェース搭載一覧 書き込み,消去操作用クロック	
表 2.21		
表 2.22		
表 2.24		
表 2.25		
表 2.26		
表 2.27	DMA unitA 要求一覧(1/4)	68
表 2.28		69
表 2.29		
表 2.30		
表 2.31		
表 2.32		
表 2.33		
表 2.34	/	
表 2.35	****	
表 2.36 表 2.37		
表 2.37		
	A-PMD 内部接続仕様:出力	
表 2.40		, , 77
表 2.41		
	A-ENC 機能端子	
	A-ENC 内部信号接続仕様:入力	

表 2.46	ADC 機能端子とポート	90
表 2.40	ADC 開変換クロック	
-	ADC	
表 2.48		
表 2.49	ADC DMA 要求	
表 2.50	ADC 起動トリガー接続仕様	
表 2.51	ADC 内部接続仕様:出力	
表 2.52	DAC 搭載チャネル	
表 2.53	DAC 機能端子とポート	
表 2.54	コンパレーター 搭載チャネル	
表 2.55	コンパレーターの入力と出力	
表 2.56	LVD 搭載一覧	85
表 2.57	LVD 検知対象電源	86
表 2.58	T32A 搭載チャネル	86
表 2.59	T32A 機能端子とポート(1/3)	87
表 2.60	T32A 機能信号とポート(2/3)	88
表 2.61	T32A 機能信号とポート(3/3)	
表 2.62	T32A プリスケーラー用クロック	
表 2.63	T32A キャプチャートリガー信号接続仕様(1/4)	
表 2.64	T32A キャプチャートリガー信号接続仕様(2/4)	
表 2.65	T32A キャプチャートリガー信号接続仕様(3/4)	
表 2.66	T32A キャプチャートリガー信号接続仕様(4/4)	
表 2.67	T32A 同期制御接続仕様(1/2)	
表 2.68	T32A 同期制御接続仕様(2/2)	
表 2.69	T32A 同期前脚接続は様(2/2)	
表 2.70	T32A DMA 要求(1/3)	
表 2.71	T32A DMA 要求(2/3)	
表 2.72	T32A DMA 要求(3/3)	
表 2.73	RTC 搭載一覧	
表 2.74	RTC 機能端子とポート	
表 2.75	RTC 時計カウントクロック	
表 2.76	UART 搭載チャネル	
表 2.77	UART 端子信号とポート	101
表 2.78	UART ハーフクロックモード対応一覧	102
表 2.79	UART プリスケーラー用クロック	102
表 2.80	UART DMA 要求	
表 2.81	UART トリガー転送信号接続仕様	103
表 2.82	UART 内部接続仕様:出力	
表 2.83	I ² C インターフェース 搭載チャネル	105
表 2.84	I ² C インターフェース 機能端子とポート	
表 2.85	I ² C インターフェース プリスケーラー用クロック	105
表 2.86	I ² C インターフェース アドレス一致ウエイクアップ機能(I2CS)対応	106
表 2.87	I ² C インターフェース フィルター	
表 2.88	I ² C インターフェース DMA 要求	
表 2.89	TSPI 搭載チャネル	
表 2.90	TSPI 機能端子とポート	
表 2.91	TSPI モード対応一覧	
表 2.92	TSPI 用クロック	
表 2.93	TSPI DMA 要求	
表 2.93	TSPI トリガー転送仕様	
表 2.94	TSPI トリカー転送仕様TSPI 内部接続仕様(出力)	
	TSPT 内部接続任様(四刀) RMC 搭載チャネル	
表 2.96		
表 2.97	RMC 機能端子とポート	114

TMPM3H グループ(2) 製品個別情報

表 2.98 RMC サンプリングクロック	114
表 2.99 DNF 搭載ユニット	
表 2.100 外部割り込みと DNF 対応	
表 2.101 DNF サンプリングソースクロック	
表 2.102 CRC 搭載チャネル	
表 2.103 RAMP 搭載チャネル	117
表 2.104 RAMPの RAM エリアとアドレス	118
表 2.105 TRM 搭載一覧	118
表 2.106 TRM トリミング対象発振器	118
表 3.1 改訂履歴	119



序章

関連するドキュメント

文書名	IP 記号
入出力ポート (TMPM3H グループ(2))	PORT-MH3(2)
クロック制御と動作モード (TMPM3H グループ(2))	CG-M3H(2)-D
例外 (TMPM3H グループ(2))	EXCEPT-M3H(2)
電源とリセット動作 (TMPM3H グループ(2))	RESET-M3H(2)
DMA コントローラー	DMAC-B
32 ビットタイマーイベントカウンター	T32A-B
非同期シリアル通信回路	UART-C
シリアルペリフェラルインターフェース	TSPI-B
I ² C インターフェース	I2C-B
12 ビットアナログデジタルコンバーター	ADC-A
8 ビットデジタルアナログコンバーター	DAC-A
アドバンストプログラマブルモーター制御回路	A-PMD-B
アドバンストエンコーダー入力回路	A-ENC-A
クロック選択式ウオッチドッグタイマー	SIWDT-A
リモコン受信回路	RMC-A
リアルタイムクロック	RTC-A
周波数検知回路	OFD-A
デバッグインターフェース	DEBUG-A
デジタルノイズフィルター回路	DNF-A
トリミング回路	TRM-A
電圧検知回路	LVD-A
フラッシュメモリー	FLASH512_32-A
CRC 計算回路	CRC-A
RAM パリティー	RAMP-A
コンパレーター	COMP-B



表記規約

数値表記は以下の規則に従います。

16 進数表記: 0xABC

10 進数表記: 123 または 0d123 (10 進表記であることを示す必要のある場合だけ使用)

2 進数表記: 0b111 (ビット数が本文中に明記されている場合は「0b」を省略可)

● ローアクティブの信号は信号名の末尾に「 N」で表記します。

● 信号がアクティブレベルに移ることを「アサート (assert)」アクティブでないレベルに移ることを 「デアサート (deassert)」と呼びます。

複数の信号名は [m:n]とまとめて表記する場合があります。例: S[3:0] は S3,S2,S1,S0 の 4 つの信号名をまとめて表記しています。

• 本文中 // で囲まれたものはレジスターを定義しています。

例: [ABCD]

● 同種で複数のレジスター、フィールド、ビット名は「n」で一括表記する場合があります。

例: [XYZ1], [XYZ2], [XYZ3] → [XYZn]

「レジスター一覧」中のレジスター名でユニットまたはチャネルは「x」で一括表記しています。ユニットの場合、「x」は A,B,C...を表します。

例: [ADACR0], [ADBCR0], [ADCCR0]→[ADxCR0]

チャネルの場合、「x」は0,1,2,..を表します。

例: [T32A0RUNA], [T32A1RUNA], [T32A2RUNA]→[T32AxRUNA]

レジスターのビット範囲は [m:n] と表記します。例: [3:0] はビット3から0の範囲を表します。

レジスターの設定値は16進数または2進数のどちらかで表記されています。

例: [ABCD]<EFG> = 0x01 (16 進数)、 [XYZn]<VW> = 1 (2 進数)

ワード、バイトは以下のビット長を表します。

バイト: 8 ビット ハーフワード: 16 ビット ワード: 32 ビット

ダブルワード: 64 ビット

レジスター内の各ビットの属性は以下の表記を使用しています。

R: リードオンリー W: ライトオンリー R/W: リード / ライト

- 断りのない限り、レジスターアクセスはワードアクセスだけをサポートします。
- 本文中の予約領域「Reserved」として定義されたレジスターは書き換えを行わないでください。 また、読み出した値を使用しないでください。
- Default 値が「一」となっているビットから読み出した値は不定です。
- 書き込み可能なビットフィールドと、リードオンリー「R」のビットフィールドが共存するレジスターに書き込みを行う場合、リードオンリー「R」のビットフィールドには Default 値を書き込んでください。

Default 値が「一」となっている場合は、個々のレジスターの定義に従ってください。

- ライトオンリーのレジスターの Reserved ビットフィールドには Default 値を書き込んでください。 Default 値が「─」となっている場合は、個々のレジスターの定義に従ってください。
- 書き込みと読み出しで異なる定義のレジスターへのリードモディファイライト処理は行わないでく ださい。



Arm,Cortex および Thumb は Arm Limited(またはその子会社)の US またはその他の国における登録商標です。 All rights reserved.



FLASH メモリについては、米国 SST 社 (Silicon Storage Technology, Inc.) からライセンスを受けた Super Flash®技術を使用しています。Super Flash®は SST 社の登録商標です。

本資料に記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している 場合があります。



用語・略語

この仕様書で使用されている用語・略語の一部を記載します。

ADC Analog to Digital Converter

A-ENC Advanced Encoder input Circuit

A-PMD Advanced Programmable Motor Control Circuit

COMP Comparator

CRC Cyclic Redundancy Check
DAC Digital to Analog Converter

DMAC Direct Memory Acess Controler

DNF Digital Noise Filter

EHOSC External High speed Oscillator
ELOSC External Low speed Oscillator
IHOSC Internal High speed Oscillator

INT Interrupt

I²C Inter-Integrated Circuit

I2CS I²C wake-up circuit from Stand-by mode

LVD Voltage Detection Circuit

OFD Oscillation Frequency Detector

RAMP RAM Parity

RMC Remote control signal preprocessor

RTC Real Time Clock

SIWDT Clock Selective Watchdog Timer

TRGSEL Trigger Selection circuit

TRM Trimming circuit

TSPI Serial Peripheral Interface
T32A 32-bit Timer Event Counter

UART Universal Asynchronous Receiver Transmitter



1. 概要

この章では、周辺機能に関し、チャネルまたはユニット数、端子情報、その他の製品固有機能の情報 について纏めています。各周辺機能のリファレンスマニュアルと合わせてご使用ください。

2. 各周辺機能の情報

2.1. レジスターベースアドレス

下記に各周辺機能で使用するレジスターのベースアドレスタイプを示します。

表 2.1 レジスターベースアドレスタイプ

製品	レジスターベースアドレスタイプ
TMPM3H グループ(2)	TYPE1

上記ベースアドレスタイプを参照して各周辺機能の開発を行ってください。

リファレンスマニュアルのレジスターベースアドレスに TYPE1/TYPE2/TYPE3 の記載がない場合は TYPE1 としてご使用ください。



2.2. トリガーセレクター(TRGSEL)

トリガーセレクターは、周辺機能、ポートなどから入力された複数のトリガーから、1つのトリガーを選択し周辺機能にトリガー信号を出力する回路です。

8本のトリガーから *[TSELxCRn]* < INSELm > で選択されたトリガーを、接続先の周辺機能に出力します。

図 2.1 トリガーセレクター接続例は、ポート端子(PB1,PA3,PN3)及び 32 ビットタイマー/イベントカウンター(ch6)から出力されるタイマーレジスター一致トリガー(A1,B1,C1)が、トリガーセレクター経由で TSPI(ch0)に接続されている例です。*[TSEL0CR9]*<INSEL39[2:0]>で入力トリガー選択、エッジ検出の許可/禁止<UPDN39>とエッジ検出条件の設定<OUSEL39>およびトリガー出力制御<EN39>を行います。




図 2.1 トリガーセレクター接続例



2.2.1. トリガーセレクターと製品対応

TMPM3H グループ(2)のトリガーセレクターは、19本の制御レジスター(*[TSEL0CR0~15]*, *[TSEL1CR0~2]*)で構成されており 74本のトリガーを制御できます。

下記の表にコントロールレジスターと接続先および対応製品を示します。

表 2.2 製品別トリガーセレクター対応一覧 (1/12)

レジスター		トリガー		製品対応 (〇:対応、-:非対応)					
	Bit Symbol	ソース	入カトリガー信号	M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL	
[TSEL0CR0]	INSEL0[2:0]	DMAC A ch15	・T32A ch0 DMA 要求レジスターA1 一致 ・T32A ch0 DMA 要求レジスターC1 一致 ・T32A ch1 DMA 要求レジスターA1 一致 ・T32A ch1 DMA 要求レジスターC1 一致	0	0	0	0	0	
	INSEL1[2:0]	DMAC A ch16	•T32A ch2 DMA 要求レジスターA1 一致 •T32A ch2 DMA 要求レジスターC1 一致 •T32A ch3 DMA 要求レジスターA1 一致 •T32A ch3 DMA 要求レジスターC1 一致	0	0	0	0	0	
	INSEL2[2:0]	DMAC A ch17	・T32A ch0 DMA 要求レジスターB1 一致 ・T32A ch1 DMA 要求レジスターB1 一致	0	0	0	0	0	
	INSEL3[2:0]	DMAC A ch18	・T32A ch2 DMA 要求レジスターB1 一致 ・T32A ch3 DMA 要求レジスターB1 一致	0	0	0	0	0	
[TSEL0CR1]	INSEL4[2:0]	DMAC A ch19	 ・T32A DMA 要求 ch0 キャプチャーA0 ・T32A DMA 要求 ch0 キャプチャーA1 ・T32A DMA 要求 ch1 キャプチャーA0 ・T32A DMA 要求 ch1 キャプチャーA1 ・T32A DMA 要求 ch0 キャプチャーC0 ・T32A DMA 要求 ch0 キャプチャーC1 ・T32A DMA 要求 ch1 キャプチャーC0 ・T32A DMA 要求 ch1 キャプチャーC0 ・T32A DMA 要求 ch1 キャプチャーC1 	0	0	0	0	0	
	INSEL5[2:0]	DMAC A ch20	・T32A DMA 要求 ch2 キャプチャーA0 ・T32A DMA 要求 ch2 キャプチャーA1 ・T32A DMA 要求 ch3 キャプチャーA0 ・T32A DMA 要求 ch3 キャプチャーA1 ・T32A DMA 要求 ch2 キャプチャーC0 ・T32A DMA 要求 ch2 キャプチャーC1 ・T32A DMA 要求 ch3 キャプチャーC0 ・T32A DMA 要求 ch3 キャプチャーC0	0	0	0	0	0	
	INSEL6[2:0]	DMAC A ch21	 ・T32A DMA 要求 ch0 キャプチャーB0 ・T32A DMA 要求 ch0 キャプチャーB1 ・T32A DMA 要求 ch1 キャプチャーB0 ・T32A DMA 要求 ch1 キャプチャーB1 	0	0	0	0	0	
	INSEL7[2:0]	DMAC A ch22	・T32A DMA 要求 ch2 キャプチャーB0 ・T32A DMA 要求 ch2 キャプチャーB1 ・T32A DMA 要求 ch3 キャプチャーB0 ・T32A DMA 要求 ch3 キャプチャーB1	0	0	0	0	0	



表 2.3 製品別トリガーセレクター対応一覧 (2/12)

		トリガー		象	·····································	(〇:対応	、-:非対応	<u>.</u>)
レジスター	Bit Symbol	ソース	入カトリガー信号	M3HQ	МЗНР	мзни	мзнм	M3HL
[TSEL0CR2]	INSEL8[2:0]	DMAC A ch23	・DMAC A ch0 転送終了割り込み ・DMAC A ch1 転送終了割り込み ・DMAC A ch6 転送終了割り込み ・DMAC A ch7 転送終了割り込み	0	0	0	0	0
	INSEL9[2:0]	DMAC A ch24	・DMAC A ch2 転送終了割り込み ・DMAC A ch3 転送終了割り込み ・DMAC A ch8 転送終了割り込み ・DMAC A ch9 転送終了割り込み	0	0	0	0	0
	INSEL10[2:0] DMAC A ch25	・DMAC A ch4 転送終了割り込み ・DMAC A ch5 転送終了割り込み ・DMAC A ch10 転送終了割り込み ・DMAC A ch11 転送終了割り込み	0	0	0	0	0	
	INSEL11[2:0]	DMAC A ch26	・DMAC A ch12 転送終了割り込み ・DMAC A ch13 転送終了割り込み ・DMAC A ch14 転送終了割り込み	0	0	0	0	0
	INSEL12[2:0]	2:0] DMAC A ch27	・DMAC A ch15 転送終了割り込み ・DMAC A ch19 転送終了割り込み	0	0	0	0	0
ITSEL ACRAI	INSEL13[2:0]	DMAC A ch28	・DMAC A ch16 転送終了割り込み・DMAC A ch20 転送終了割り込み	0	0	0	0	0
[TSEL0CR3]	INSEL14[2:0]	DMAC A ch29	・DMAC A ch17 転送終了割り込み・DMAC A ch21 転送終了割り込み	0	0	0	0	0
	INSEL15[2:0]	DMAC A ch30	・DMAC A ch18 転送終了割り込み ・DMAC A ch22 転送終了割り込み	0	0	0	0	0
	INSEL16[2:0]	DMAC A ch31	·PB1 端子(TRGIN0) ·PA3 端子(TRGIN1) ·PN3 端子(TRGIN2)	0	0	0	0	0
	INSEL17[2:0]	DMAC B ch0	・TSPI ch2 受信完了トリガー	0	0	0	0	_
(TOE) 00D41			・I ² C ch3 受信完了トリガー	0	0	_	_	_
[TSEL0CR4]	INSEL18[2:0]	ISEL18[2:0] DMAC B ch1	・TSPI ch2 送信完了トリガー	0	0	0	0	_
			・I ² C ch3 送信完了トリガー	0	0	_	_	_
	INSEL19[2:0]	DMAC B ch14	・ADC ユニット A 汎用トリガーDMA 要求・ADC ユニット A 単独変換 DMA 要求・ADC ユニット A 連続変換 DMA 要求	0	0	0	0	0
[TSEL0CR5]	INSEL20[2:0]	DMAC B ch15	・T32A ch4 DMA 要求レジスターA1 一致 ・T32A ch4 DMA 要求レジスターC1 一致 ・T32A ch5 DMA 要求レジスターA1 一致 ・T32A ch5 DMA 要求レジスターC1 一致	0	0	0	0	0
	INSEL21[2:0]	DMAC B ch16	・T32A ch6 DMA 要求レジスターA1 一致 ・T32A ch6 DMA 要求レジスターC1 一致 ・T32A ch7 DMA 要求レジスターA1 一致 ・T32A ch7 DMA 要求レジスターC1 一致	0	0	0	0	0
	INSEL22[2:0]	DMAC B ch17	・T32A ch4 DMA 要求レジスターB1 一致 ・T32A ch5 DMA 要求レジスターB1 一致	0	0	0	0	0
	INSEL23[2:0]	DMAC B ch18	・T32A ch6 DMA 要求レジスターB1 一致 ・T32A ch7 DMA 要求レジスターB1 一致	0	0	0	0	0



表 2.4 製品別トリガーセレクター対応一覧 (3/12)

レジスター		トリガー	製品対応 (〇:対応、-:非対応)					
	Bit Symbol	ソース	人力トリカー信号	M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
			・T32A DMA 要求 ch4 キャプチャーA0 ・T32A DMA 要求 ch4 キャプチャーA1					
			・T32A DMA 要求 ch5 キャプチャーA0					í
		DMAC B	・T32A DMA 要求 ch5 キャプチャーA1	_	_	_	_	_
	INSEL24[2:0]	ch19	・T32A DMA 要求 ch4 キャプチャーC0	0	0	0	0	0
			・T32A DMA 要求 ch4 キャプチャーC1					
			・T32A DMA 要求 ch5 キャプチャーC0					
			・T32A DMA 要求 ch5 キャプチャーC1					
			・T32A DMA 要求 ch6 キャプチャーA0					
			・T32A DMA 要求 ch6 キャプチャーA1					
			・T32A DMA 要求 ch7 キャプチャーA0					
[TSEL0CR6]	INSEL25[2:0]	DMAC B	・T32A DMA 要求 ch7 キャプチャーA1	0	0	0	0	0
[ISELUCKO]	INSELZS[Z.U]	ch20	・T32A DMA 要求 ch6 キャプチャーC0	O				
			・T32A DMA 要求 ch6 キャプチャーC1					
			・T32A DMA 要求 ch7 キャプチャーC0					
			・T32A DMA 要求 ch7 キャプチャーC1					
	INSEL26[2:0]	DMAC B ch21	・T32A DMA 要求 ch4 キャプチャーB0	0	0	0	0	0
			・T32A DMA 要求 ch4 キャプチャーB1					
			・T32A DMA 要求 ch5 キャプチャーB0					
			・T32A DMA 要求 ch5 キャプチャーB1					
			・T32A DMA 要求 ch6 キャプチャーB0	0	0	0	0	0
	INSEL27[2:0]	DMAC B	・T32A DMA 要求 ch6 キャプチャーB1					
	INOLLET[2.0]	ch22	•T32A DMA 要求 ch7 キャプチャーB0					
			・T32A DMA 要求 ch7 キャプチャーB1					
			・DMAC B ch0 転送終了割り込み	0	0	0	0	0
	INSEL28[2:0]	DMAC B	・DMAC B ch1 転送終了割り込み					
		ch23	・DMAC B ch6 転送終了割り込み					
			・DMAC B ch7 転送終了割り込み					
			・DMAC B ch2 転送終了割り込み					
	INSEL29[2:0]	DMAC B	- DMAC B ch3 転送終了割り込み	0	0	0	0	0
FT051 00571		ch24	- DMAC B ch8 転送終了割り込み					
[TSEL0CR7]			- DMAC B ch4 転送終了割り込み					0
		DMAGG	・DMAC B ch4 転送終了割り込み ・DMAC B ch5 転送終了割り込み					
	INSEL30[2:0]	DMAC B ch25	- DMAC B ch3 転送終了割り込み	0	0	0	0	
		GHZ5	- DMAC B ch10 転送終了割り込み					
			・DMAC B ch12 転送終了割り込み					
	INSEL31[2:0]	DMAC B	- DMAC B ch12 転送終了割り込み	0	0	0	0	0
		ch26	- DMAC B ch14 転送終了割り込み					



表 2.5 製品別トリガーセレクター対応一覧 (4/12)

レジスター	レジスター		入力トリガー信号	製品対応 (〇:対応、-:非対応)				
	Bit Symbol	ソース	人 ハトリル 一 旧 方	M3HQ	МЗНР	M3HN	МЗНМ	M3HL
	INSEL32[2:0]	DMAC B ch27	・DMAC B ch15 転送終了割り込み ・DMAC B ch19 転送終了割り込み	0	0	0	0	0
	INSEL33[2:0]	DMAC B ch28	・DMAC B ch16 転送終了割り込み ・DMAC B ch20 転送終了割り込み	0	0	0	0	0
[TSEL0CR8]	INSEL34[2:0]	DMAC B ch29	・DMAC B ch17 転送終了割り込み ・DMAC B ch21 転送終了割り込み	0	0	0	0	0
	INSEL35[2:0]	DMAC B ch30	・DMAC B ch18 転送終了割り込み ・DMAC B ch22 転送終了割り込み	0	0	0	0	0
	INSEL36[2:0]] DMAC B ch31	・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2)	0	0	0	0	0
	INSEL37[2:0]	ADC (PMDTRG6)	 ・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・T32A ch7 タイマーレジスターA1 一致トリガー ・T32A ch7 タイマーレジスターB1 一致トリガー ・T32A ch7 タイマーレジスターC1 一致トリガー 	0	0	0	0	0
[TSEL0CR9]	INSEL38[2:0]	ADC (ADATRGIN) (汎用トリガー)	 ・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・T32A ch7 タイマーレジスターA1 一致トリガー ・T32A ch7 タイマーレジスターB1 一致トリガー ・T32A ch7 タイマーレジスターC1 一致トリガー 	0	0	0	0	0
	INSEL39[2:0]	TSPI ch0	 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	0



表 2.6 製品別トリガーセレクター対応一覧 (5/12)

レジスター		トリガー	製	品対応	(〇:対応、-:非対応)			
	Bit Symbol	ソース	人力トリカー信 与	M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
	INSEL40[2:0]	TSPI ch1	 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	1
	INSEL41[2:0]	TSPI ch2	 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	_
[ISELUCKIO]	INSEL42[2:0] TSPI ch3 INSEL43[2:0] TSPI ch4		 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	1
			 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	_

表 2.7 製品別トリガーセレクター対応一覧 (6/12)

レジスター		トリガー	3 本いは 60	氢	以品対応	(〇:対応	、-:非対応	<u>\$</u>)
<i>D D D D D D D D D D</i>	Bit Symbol	ソース	入力トリガー信号	M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
	INSEL44[2:0]	UART ch0	 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	0
	INSEL45[2:0]	UART ch1	 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	0
[TSEL0CR11]	INSEL46[2:0]	UART ch2	 ・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・T32A ch6 タイマーレジスターA1 一致トリガー ・T32A ch6 タイマーレジスターB1 一致トリガー ・T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	0
	INSEL47[2:0]		 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	0



表 2.8 製品別トリガーセレクター対応一覧 (7/12)

レジスター		トリガー	入力トリガー信号	製	品対応	(〇:対応、-:非対応		応)
	Bit Symbol	ソース	人力トリカー信号	M3HQ	МЗНР	M3HN	МЗНМ	M3HL
	INSEL48[2:0]	UART ch4	 ・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・T32A ch6 タイマーレジスターA1 一致トリガー ・T32A ch6 タイマーレジスターB1 一致トリガー ・T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	0
[TSEL0CR12]	INSEL49[2:0]	UART ch5	 PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) T32A ch6 タイマーレジスターA1 一致トリガー T32A ch6 タイマーレジスターB1 一致トリガー T32A ch6 タイマーレジスターC1 一致トリガー 	0	0	0	0	0
	INSEL50[2:0]	T32A SEL50[2:0] ch0 タイマーA	・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・UART ch0 送信完了トリガー ・UART ch0 受信完了トリガー	0	0	0	0	0
	INSEL51[2:0] ch	T32A ch0 タイマーB	・T32A ch0 タイマーレジスターA0 一致トリガー ・T32A ch0 タイマーレジスターA1 一致トリガー ・T32A ch0 タイマーA オーバーフロートリガー ・T32A ch0 タイマーA アンダーフロートリガー	0	0	0	0	0

表 2.9 製品別トリガーセレクター対応一覧 (8/12)

レジスター		トリガー	入力トリガー信号	製品	品対応	(〇:対応	、-:非対	応)
	Bit Symbol	ソース	人のトッカー信号	M3HQ	МЗНР	МЗНМ	МЗНМ	M3HL
	INSEL52[2:0]	T32A ch0 タイマーC	・T32A ch7 タイマーレジスターC0 一致トリガー ・T32A ch7 タイマーレジスターC1 一致トリガー ・T32A ch7 タイマーC オーバーフロートリガー ・T32A ch7 タイマーC アンダーフロートリガー	0	0	0	0	0
[TSEL0CR13]	INSEL53[2:0]	T32A ch1 タイマーA	PB1 端子(TRGIN0) PA3 端子(TRGIN1) PN3 端子(TRGIN2) UART ch1 送信完了トリガー UART ch1 受信完了トリガー I ² C ch0 送受信割り込み	0	0	0	0	0
	INSEL54[2:0]	T32A ch1 タイマーB	・T32A ch1 タイマーレジスターA0 一致トリガー ・T32A ch1 タイマーレジスターA1 一致トリガー ・T32A ch1 タイマーA オーバーフロートリガー ・T32A ch1 タイマーA アンダーフロートリガー	0	0	0	0	0
	INSEL55[2:0] ch1	T32A ch1 タイマーC	・T32A ch0 タイマーレジスターC0 一致トリガー ・T32A ch0 タイマーレジスターC1 一致トリガー ・T32A ch0 タイマーC オーバーフロートリガー ・T32A ch0 タイマーC アンダーフロートリガー	0	0	0	0	0



表 2.10 製品別トリガーセレクター対応一覧 (9/12)

レジスター	レジスター		入力トリガー信号	製	品対応	(〇:対応	、-:非対	応)
	Bit Symbol	ソース	人がトリルーはち	M3HQ	МЗНР	M3HN	МЗНМ	M3HL
	INSEL56[2:0]	T32A ch2 タイマーA	・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・UART ch2 送信完了トリガー ・UART ch2 受信完了トリガー ・TSPI ch0 送信完了信号 ・TSPI ch0 受信完了信号	0	0	0	0	0
			・I ² C ch1 送受信割り込み	0	0	0	0	_
[TSEL0CR14	INSEL57[2:0]	T32A ch2 タイマーB	 ・T32A ch2 タイマーレジスターA0 一致トリガー ・T32A ch2 タイマーレジスターA1 一致トリガー ・T32A ch2 タイマーA オーバーフロートリガー ・T32A ch2 タイマーA アンダーフロートリガー 	0	0	0	0	0
J	INSEL58 [2:0]	T32A ch2 タイマーC	・T32A ch1 タイマーレジスターC0 一致トリガー ・T32A ch1 タイマーレジスターC1 一致トリガー ・T32A ch1 タイマーC オーバーフロートリガー ・T32A ch1 タイマーC アンダーフロートリガー	0	0	0	0	0
	INSEL59[2:0]	T32A ch3 タイマーA	・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・UART ch3 送信完了トリガー ・UART ch3 受信完了トリガー ・I ² C ch2 送受信割り込み	0	0	0	0	0
			・TSPI ch1 送信完了信号 ・TSPI ch1 受信完了信号	0	0	0	0	_

表 2.11 製品別トリガーセレクター対応一覧 (10/12)

レジスター		トリガー	入力トリガー信号	製	品対応	(〇:対応	、-:非対	応)
	Bit Symbol	ソース	人のドッカー信号	M3HQ	МЗНР	M3HN	МЗНМ	M3HL
	INSEL60[2:0]	T32A ch3 タイマーB	・T32A ch3 タイマーレジスターA0 一致トリガー ・T32A ch3 タイマーレジスターA1 一致トリガー ・T32A ch3 タイマーA オーバーフロートリガー ・T32A ch3 タイマーA アンダーフロートリガー	0	0	0	0	0
	INSEL61[2:0] ch3	T32A ch3 タイマーC	・T32A ch2 タイマーレジスターC0 一致トリガー ・T32A ch2 タイマーレジスターC1 一致トリガー ・T32A ch2 タイマーC オーバーフロートリガー ・T32A ch2 タイマーC アンダーフロートリガー	0	0	0	0	0
[TSEL0CR15]	INSEL62[2:0]	T32A	・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・UART ch4 送信完了トリガー ・UART ch4 受信完了トリガー	0	0	0	0	0
			·TSPI ch2 送信完了信号 ·TSPI ch2 受信完了信号	0	0	0	0	-
			・I ² C ch3 送受信割り込み	0	0	_	_	
	T32A INSEL63[2:0] ch4 タイマーB	・T32A ch4 タイマーレジスターA0 一致トリガー ・T32A ch4 タイマーレジスターA1 一致トリガー ・T32A ch4 タイマーA オーバーフロートリガー ・T32A ch4 タイマーA アンダーフロートリガー	0	0	0	0	0	



表 2.12 製品別トリガーセレクター対応一覧 (11/12)

レジスター		トリガー	入力トリガー信号	製	品対応	(〇:対応、-:非対応)		
	Bit Symbol	ソース	人が下りが一倍を	M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
	INSEL0[2:0]	T32A ch4 タイマーC	 T32A ch3 タイマーレジスターC0 一致トリガー T32A ch3 タイマーレジスターC1 一致トリガー T32A ch3 タイマーC オーバーフロートリガー T32A ch3 タイマーC アンダーフロートリガー 	0	0	0	0	0
[TSEL1CR0]	INSEL1[2:0] ch5 タイマー	T32A ch5 タイマーA	・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・UART ch5 送信完了トリガー ・UART ch5 受信完了トリガー ・A-ENC ch0 分周パルス信号	0	0	0	0	0
[102210110]			・TSPI ch3 送信完了信号 ・TSPI ch3 受信完了信号	0	0	0	0	-
	INSEL2[2:0]	T32A ch5 タイマーB	・T32A ch5 タイマーレジスターA0 一致トリガー・T32A ch5 タイマーレジスターA1 一致トリガー・T32A ch5 タイマーA オーバーフロートリガー・T32A ch5 タイマーA アンダーフロートリガー	0	0	0	0	0
	INSEL3[2:0] ch5	T32A ch5 タイマーC	・T32A ch4 タイマーレジスターC0 一致トリガー ・T32A ch4 タイマーレジスターC1 一致トリガー ・T32A ch4 タイマーC オーバーフロートリガー ・T32A ch4 タイマーC アンダーフロートリガー	0	0	0	0	0

表 2.13 製品別トリガーセレクター対応一覧 (12/12)

レジスター		トリガー	入力トリガー信号	製	品対応	(〇:対応	、-:非対応	<u>~</u>)
	Bit Symbol	ソース	人がパルーに方	M3HQ	МЗНР	M3HN	МЗНМ	M3HL
	INSEL4[2:0]	T32A ch6	·PB1 端子(TRGIN0) ·PA3 端子(TRGIN1) ·PN3 端子(TRGIN2)	0	0	0	0	0
	INSEL4[2.0]	タイマーA	・TSPI ch4 送信完了信号 ・TSPI ch4 受信完了信号	0	0	-	_	_
			・ELOSC 低速クロック	0	0	0	0	0
	INSEL5[2:0]	T32A ch6 タイマーB	・T32A ch6 タイマーレジスターA0 一致トリガー ・T32A ch6 タイマーレジスターA1 一致トリガー ・T32A ch6 タイマーA オーバーフロートリガー ・T32A ch6 タイマーA アンダーフロートリガー	0	0	0	0	0
[TSEL1CR1]	INSEL6[2:0]	T32A ch6 タイマーC		0	0	0	0	0
	T32A INSEL7[2:0] ch7 タイマーA		 ・PB1 端子(TRGIN0) ・PA3 端子(TRGIN1) ・PN3 端子(TRGIN2) ・ADC ユニット A 汎用トリガー割り込み ・ADC ユニット A 単独変換割り込み ・ADC ユニット A 連続変換割り込み ・ADC ユニット A 監視 0 割り込み ・ADC ユニット A 監視 1 割り込み 	0	0	0	0	0
	INSEL8[2:0]	T32A ch7 タイマーB	・T32A ch7 タイマーレジスターA0 一致トリガー ・T32A ch7 タイマーレジスターA1 一致トリガー ・T32A ch7 タイマーA オーバーフロートリガー ・T32A ch7 タイマーA アンダーフロートリガー	0	0	0	0	0
[TSEL1CR2]	T32 INSEL9[2:0] ch	T32A ch7 タイマーC	・T32A ch6 タイマーレジスターC0 一致トリガー ・T32A ch6 タイマーレジスターC1 一致トリガー ・T32A ch6 タイマーC オーバーフロートリガー ・T32A ch6 タイマーC アンダーフロートリガー	0	0	0	0	0



2.2.2. 使用方法と設定

TRGSEL を使用する場合は、CG(クロック制御と動作モード)の fsys 供給停止レジスターA または B ([CGFSYSENA], [CGFSYSENB])、fc 供給停止レジスター([CGFCEN])で該当するクロックイネーブルビットを"1"(クロック供給)に設定してください。詳細はリファレンスマニュアルの"クロック制御と動作モード"を参照してください。

トリガーセレクターの設定は以下の順序で行ってください。

(1) 入力トリガーの選択 (/TSELxCRn/<INSELm>)

トリガーセレクターの接続先に対し、入力トリガーの選択を行います。

入力トリガーの選択はコントロールレジスターの入力トリガー選択ビット (/TSELxCRn/<INSELm>)で設定してください。(n: レジスター番号、m: トリガー番号)

(2) エッジ検出条件の選択 (JTSELxCRnJ<UPDNm>)

選択された入力トリガー信号に対し、立ち上がりエッジまたは立ち下がりエッジの検出選択を 行います。

エッジ検出条件の選択はコントロールレジスターのエッジ検出条件ビット (/TSELxCRn/<UPDNm>)を設定してください。

エッジ検出が必要なトリガー信号は以下となります。

- ・外部トリガー入力(TRGIN0, TRGIN1, TRGIN2)
- ・ELOSC 低速クロック(fs)
- (3) 出力トリガーの選択 (*[TSELxCRn]*<OUTSELm>)

出力するトリガー信号に対し、エッジ検出なし出力またはエッジ検出あり出力の選択を行います。

トリガー出力の選択はコントロールレジスターのトリガー出力の選択ビット(/TSELxCRn/<OUTSELm>)で設定してください。

(4) トリガー出力制御の選択 (/TSELxCRn/<ENm>)

選択したトリガー信号の出力許可または禁止を選択します。

出力許可または禁止の選択はコントロールレジスターのトリガー出力制御ビット(*[TSELxCRn]* <ENm>)を設定してください。*[TSELxCRn]*<ENm>を"1"に設定するとトリガー出力が許可になります。



2.2.3. レジスター一覧

制御レジスターとアドレスは以下のとおりです。

周辺機能		チャネル/ユニット	ベースアドレス
トリガーセレクター	TDCCEL	ch0	0x400BB800
F-771-12-0-7-3-	TRGSEL	ch1	0x400BB900

レジスター4	3	アドレス(Base+)
コントロールレジスター0	[TSELxCR0]	0x0000
コントロールレジスター1	[TSELxCR1]	0x0004
コントロールレジスター2	[TSELxCR2]	0x0008
コントロールレジスター3	[TSELxCR3]	0x000C
コントロールレジスター4	[TSELxCR4]	0x0010
コントロールレジスター5	[TSELxCR5]	0x0014
コントロールレジスター6	[TSELxCR6]	0x0018
コントロールレジスター7	[TSELxCR7]	0x001C
コントロールレジスター8	[TSELxCR8]	0x0020
コントロールレジスター9	[TSELxCR9]	0x0024
コントロールレジスター10	[TSELxCR10]	0x0028
コントロールレジスター11	[TSELxCR11]	0x002C
コントロールレジスター12	[TSELxCR12]	0x0030
コントロールレジスター13	[TSELxCR13]	0x0034
コントロールレジスター14	[TSELxCR14]	0x0038
コントロールレジスター15	[TSELxCR15]	0x003C



2.2.4. レジスター詳細

以下の章でレジスターの詳細を示します。

各表の機能欄カッコ内の記号は各機能信号名を表しています。

2.2.4.1. [TSEL0CR0] (コントロールレジスター0)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL3[2:0]	000	R/W	入力トリガーの選択(DMAC A ch18) 000: T32A ch2 DMA 要求レジスターB1 一致 (T32A02DMAREQCMPB1) 001: T32A ch3 DMA 要求レジスターB1 一致 (T32A03DMAREQCMPB1) 010: reserved 011: reserved 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN3	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL3	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN3	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL2[2:0]	000	R/W	入力トリガーの選択(DMAC A ch17) 000: T32A ch0 DMA 要求レジスターB1 一致 (T32A00DMAREQCMPB1) 001: T32A ch1 DMA 要求レジスターB1 一致 (T32A01DMAREQCMPB1) 010: reserved 011: reserved 100: reserved 101: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN2	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL2	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN2	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL1[2:0]	000	R/W	入力トリガーの選択(DMAC A ch16) 000: T32A ch2 DMA 要求レジスターA1 一致 (T32A02DMAREQCMPA1) 001: T32A ch2 DMA 要求レジスターC1 一致 (T32A02DMAREQCMPC1) 010: T32A ch3 DMA 要求レジスターA1 一致 (T32A03DMAREQCMPA1) 011: T32A ch3 DMA 要求レジスターC1 一致 (T32A03DMAREQCMPC1) 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN1	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL1	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN1	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL0[2:0]	000	R/W	入力トリガーの選択(DMAC A ch15) 000: T32A ch0 DMA 要求レジスターA1 一致 (T32A00DMAREQCMPA1) 001: T32A ch0 DMA 要求レジスターC1 一致 (T32A00DMAREQCMPC1) 010: T32A ch1 DMA 要求レジスターA1 一致 (T32A01DMAREQCMPA1) 011: T32A ch1 DMA 要求レジスターC1 一致 (T32A01DMAREQCMPC1) 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN0	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL0	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN0	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.2. *[TSEL0CR1]* (コントロールレジスター1)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL7[2:0]	000	R/W	入力トリガーの選択(DMAC A ch22) 000: T32A DMA 要求 ch2 キャプチャーB0 (T32A02DMAREQCAPB0) 001: T32A DMA 要求 ch2 キャプチャーB1 (T32A02DMAREQCAPB1) 010: T32A DMA 要求 ch3 キャプチャーB0 (T32A03DMAREQCAPB0) 011: T32A DMA 要求 ch3 キャプチャーB1 (T32A03DMAREQCAPB1) 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN7	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL7	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN7	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL6[2:0]	000	R/W	入力トリガーの選択(DMAC A ch21) 000: T32A DMA 要求 ch0 キャプチャーB0 (T32A00DMAREQCAPB0) 001: T32A DMA 要求 ch0 キャプチャーB1 (T32A00DMAREQCAPB1) 010: T32A DMA 要求 ch1 キャプチャーB0 (T32A01DMAREQCAPB0) 011: T32A DMA 要求 ch1 キャプチャーB1 (T32A01DMAREQCAPB1) 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN6	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL6	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN6	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL5[2:0]	000	R/W	入力トリガーの選択(DMAC A ch20) 000: T32A DMA 要求 ch2 キャプチャーA0 (T32A02DMAREQCAPA0) 001: T32A DMA 要求 ch2 キャプチャーA1 (T32A02DMAREQCAPA1) 010: T32A DMA 要求 ch3 キャプチャーA0 (T32A03DMAREQCAPA0) 011: T32A DMA 要求 ch3 キャプチャーA1 (T32A03DMAREQCAPA1) 100: T32A DMA 要求 ch3 キャプチャーC0 (T32A02DMAREQCAPC0) 101: T32A DMA 要求 ch2 キャプチャーC1 (T32A02DMAREQCAPC1) 110: T32A DMA 要求 ch3 キャプチャーC0 (T32A03DMAREQCAPC0) 111: T32A DMA 要求 ch3 キャプチャーC1 (T32A03DMAREQCAPC1)
11	-	0	R	リードすると"0"が読めます。
10	UPDN5	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL5	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN5	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6-4	INSEL4[2:0]	000	R/W	入力トリガーの選択(DMAC A ch19) 000: T32A DMA 要求 ch0 キャプチャーA0 (T32A00DMAREQCAPA0) 001: T32A DMA 要求 ch0 キャプチャーA1 (T32A00DMAREQCAPA1) 010: T32A DMA 要求 ch1 キャプチャーA0 (T32A01DMAREQCAPA0) 011: T32A DMA 要求 ch1 キャプチャーA1 (T32A01DMAREQCAPA1) 100: T32A DMA 要求 ch0 キャプチャーC0 (T32A00DMAREQCAPC0) 101: T32A DMA 要求 ch0 キャプチャーC1 (T32A00DMAREQCAPC1) 110: T32A DMA 要求 ch1 キャプチャーC0 (T32A01DMAREQCAPC0) 111: T32A DMA 要求 ch1 キャプチャーC1 (T32A01DMAREQCAPC1)
3	-	0	R	リードすると"0"が読めます。
2	UPDN4	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL4	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN4	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.3. [TSEL0CR2] (コントロールレジスター2)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL11[2:0]	000	R/W	入力トリガーの選択(DMAC A ch26) 000: DMAC A ch12 転送終了割り込み (INTDMAATC12) 001: DMAC A ch13 転送終了割り込み (INTDMAATC13) 010: DMAC A ch14 転送終了割り込み (INTDMAATC14) 011: reserved 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN11	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL11	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN11	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL10[2:0]	000	R/W	入力トリガーの選択(DMAC A ch25) 000: DMAC A ch4 転送終了割り込み (INTDMAATC4) 001: DMAC A ch5 転送終了割り込み (INTDMAATC5) 010: DMAC A ch10 転送終了割り込み (INTDMAATC10) 011: DMAC A ch11 転送終了割り込み (INTDMAATC11) 100: reserved 101: reserved 110: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN10	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL10	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN10	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL9[2:0]	000	R/W	入力トリガーの選択(DMAC A ch24) 000: DMAC A ch2 転送終了割り込み (INTDMAATC2) 001: DMAC A ch3 転送終了割り込み (INTDMAATC3) 010: DMAC A ch8 転送終了割り込み (INTDMAATC8) 011: DMAC A ch9 転送終了割り込み (INTDMAATC9) 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN9	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL9	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN9	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL8[2:0]	000	R/W	入力トリガーの選択(DMAC A ch23) 000: DMAC A ch0 転送終了割り込み (INTDMAATC0) 001: DMAC A ch1 転送終了割り込み (INTDMAATC1) 010: DMAC A ch6 転送終了割り込み (INTDMAATC6) 011: DMAC A ch7 転送終了割り込み (INTDMAATC7) 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN8	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL8	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN8	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.4. [TSEL0CR3] (コントロールレジスター3)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL15[2:0]	000	R/W	入力トリガーの選択(DMAC A ch30) 000: DMAC A ch18 転送終了割り込み (INTDMAATC18) 001: DMAC A ch22 転送終了割り込み (INTDMAATC22) 010: reserved 011: reserved 100: reserved 101: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN15	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL15	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN15	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL14[2:0]	000	R/W	入力トリガーの選択(DMAC A ch29) 000: DMAC A ch17 転送終了割り込み (INTDMAATC17) 001: DMAC A ch21 転送終了割り込み (INTDMAATC21) 010: reserved 011: reserved 100: reserved 101: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN14	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL14	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN14	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL13[2:0]	000	R/W	入力トリガーの選択(DMAC A ch28) 000: DMAC A ch16 転送終了割り込み (INTDMAATC16) 001: DMAC A ch20 転送終了割り込み (INTDMAATC20) 010: reserved 011: reserved 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN13	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL13	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN13	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL12[2:0]	000	R/W	入力トリガーの選択(DMAC A ch27) 000: DMAC A ch15 転送終了割り込み (INTDMAATC15) 001: DMAC A ch19 転送終了割り込み (INTDMAATC19) 010: reserved 011: reserved 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN12	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL12	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN12	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.5. [TSEL0CR4] (コントロールレジスター4)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL19[2:0]	000	R/W	入力トリガーの選択(DMAC B ch14) 000: ADC ユニット A 汎用トリガーDMA 要求(ADATRG_DMAREQ) 001: ADC ユニット A 単独変換プログラム DMA 要求(ADASGL_DMAREQ) 010: ADC ユニット A 連続変換プログラム DMA 要求(ADACNT_DMAREQ) 011: reserved 100: reserved 110: reserved 111: reserved
27	-	0	R	リードするど"0"が読めます。
26	UPDN19	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL19	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN19	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL18[2:0]	000	R/W	入力トリガーの選択(DMAC B ch1) 000: TSPI ch2 送信完了信号 (TSPI2TX_DMA) 001: I ² C ch3 送信完了トリガー (I2C3TXDMAREQ) 010: reserved 011: reserved 100: reserved 101: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN18	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL18	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN18	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL17[2:0]	000	R/W	入力トリガーの選択(DMAC B ch0) 000: TSPI ch2 受信完了信号 (TSPI2RX_DMA) 001: I ² C ch3 受信完了トリガー (I2C3RXDMAREQ) 010: reserved 011: reserved 100: reserved 101: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN17	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL17	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN17	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL16[2:0]	000	R/W	入力トリガーの選択(DMAC A ch31) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: reserved 100: reserved 101: reserved 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel16>は"1"(エッジ検出あり)に設定してください。</outsel16>
3	-	0	R	リードすると"0"が読めます。
2	UPDN16	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL16	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN16	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.6. [TSEL0CR5] (コントロールレジスター5)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL23[2:0]	000	R/W	入力トリガーの選択(DMAC B ch18) 000: T32A ch6 DMA 要求レジスターB1 一致 (T32A06DMAREQCMPB1) 001: T32A ch7 DMA 要求レジスターB1 一致 (T32A07DMAREQCMPB1) 010: reserved 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN23	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL23	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN23	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL22[2:0]	000	R/W	入力トリガーの選択(DMAC B ch17) 000: T32A ch4 DMA 要求レジスターB1 一致 (T32A04DMAREQCMPB1) 001: T32A ch5 DMA 要求レジスターB1 一致 (T32A05DMAREQCMPB1) 010: reserved 011: reserved 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN22	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL22	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN22	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL21[2:0]	000	R/W	入力トリガーの選択(DMAC B ch16) 000: T32A ch6 DMA 要求レジスターA1 一致 (T32A06DMAREQCMPA1) 001: T32A ch6 DMA 要求レジスターC1 一致 (T32A06DMAREQCMPC1) 010: T32A ch7 DMA 要求レジスターA1 一致 (T32A07DMAREQCMPA1) 011: T32A ch7 DMA 要求レジスターC1 一致 (T32A07DMAREQCMPC1) 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN21	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL21	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN21	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL20[2:0]	000	R/W	入力トリガーの選択(DMAC B ch15) 000: T32A ch4 DMA 要求レジスターA1 一致 (T32A04DMAREQCMPA1) 001: T32A ch4 DMA 要求レジスターC1 一致 (T32A04DMAREQCMPC1) 010: T32A ch5 DMA 要求レジスターA1 一致 (T32A05DMAREQCMPA1) 011: T32A ch5 DMA 要求レジスターC1 一致 (T32A05DMAREQCMPC1) 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN20	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL20	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN20	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.7. [TSEL0CR6] (コントロールレジスター6)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL27[2:0]	000	R/W	入力トリガーの選択(DMAC B ch22) 000: T32A DMA 要求 ch6 キャプチャーB0 (T32A06DMAREQCAPB0) 001: T32A DMA 要求 ch6 キャプチャーB1 (T32A06DMAREQCAPB1) 010: T32A DMA 要求 ch7 キャプチャーB0 (T32A07DMAREQCAPB0) 011: T32A DMA 要求 ch7 キャプチャーB1 (T32A07DMAREQCAPB1) 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN27	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL27	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN27	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL26[2:0]	000	R/W	入力トリガーの選択(DMAC B ch21) 000: T32A DMA 要求 ch4 キャプチャーB0 (T32A04DMAREQCAPB0) 001: T32A DMA 要求 ch4 キャプチャーB1 (T32A04DMAREQCAPB1) 010: T32A DMA 要求 ch5 キャプチャーB0 (T32A05DMAREQCAPB0) 011: T32A DMA 要求 ch5 キャプチャーB1 (T32A05DMAREQCAPB1) 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN26	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL26	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN26	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL25[2:0]	000	R/W	入力トリガーの選択(DMAC B ch20) 000: T32A DMA 要求 ch6 キャプチャーA0 (T32A06DMAREQCAPA0) 001: T32A DMA 要求 ch6 キャプチャーA1 (T32A06DMAREQCAPA1) 010: T32A DMA 要求 ch7 キャプチャーA0 (T32A07DMAREQCAPA0) 011: T32A DMA 要求 ch7 キャプチャーA1 (T32A07DMAREQCAPA1) 100: T32A DMA 要求 ch6 キャプチャーC0 (T32A06DMAREQCAPC0) 101: T32A DMA 要求 ch6 キャプチャーC1 (T32A06DMAREQCAPC1) 110: T32A DMA 要求 ch7 キャプチャーC0 (T32A07DMAREQCAPC0) 111: T32A DMA 要求 ch7 キャプチャーC1 (T32A07DMAREQCAPC1)
11	-	0	R	リードすると"0"が読めます。
10	UPDN25	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL25	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN25	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL24[2:0]	000	R/W	入力トリガーの選択(DMAC B ch19) 000: T32A DMA 要求 ch4 キャプチャーA0 (T32A04DMAREQCAPA0) 001: T32A DMA 要求 ch4 キャプチャーA1 (T32A04DMAREQCAPA1) 010: T32A DMA 要求 ch5 キャプチャーA0 (T32A05DMAREQCAPA0) 011: T32A DMA 要求 ch5 キャプチャーA1 (T32A05DMAREQCAPA1) 100: T32A DMA 要求 ch4 キャプチャーC0 (T32A04DMAREQCAPC0) 101: T32A DMA 要求 ch4 キャプチャーC1 (T32A04DMAREQCAPC1) 110: T32A DMA 要求 ch5 キャプチャーC0 (T32A05DMAREQCAPC0) 111: T32A DMA 要求 ch5 キャプチャーC1 (T32A05DMAREQCAPC1)
3	-	0	R	リードすると"0"が読めます。
2	UPDN24	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL24	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN24	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.8. [TSEL0CR7] (コントロールレジスター7)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL31[2:0]	000	R/W	入力トリガーの選択(DMAC B ch26) 000: DMAC B ch12 転送終了割り込み (INTDMABTC12) 001: DMAC B ch13 転送終了割り込み (INTDMABTC13) 010: DMAC B ch14 転送終了割り込み (INTDMABTC14) 011: reserved 100: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN31	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL31	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN31	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL30[2:0]	000	R/W	入力トリガーの選択(DMAC B ch25) 000: DMAC B ch4 転送終了割り込み (INTDMABTC4) 001: DMAC B ch5 転送終了割り込み (INTDMABTC5) 010: DMAC B ch10 転送終了割り込み (INTDMABTC10) 011: DMAC B ch11 転送終了割り込み (INTDMABTC11) 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードするど"0"が読めます。
18	UPDN30	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL30	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN30	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードするど"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL29[2:0]	000	R/W	入力トリガーの選択(DMAC B ch24) 000: DMAC B ch2 転送終了割り込み (INTDMABTC2) 001: DMAC B ch3 転送終了割り込み (INTDMABTC3) 010: DMAC B ch8 転送終了割り込み (INTDMABTC8) 011: DMAC B ch9 転送終了割り込み (INTDMABTC9) 100: reserved 101: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN29	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL29	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN29	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL28[2:0]	000	R/W	入力トリガーの選択(DMAC B ch23) 000: DMAC B ch0 転送終了割り込み (INTDMABTC0) 001: DMAC B ch1 転送終了割り込み (INTDMABTC1) 010: DMAC B ch6 転送終了割り込み (INTDMABTC6) 011: DMAC B ch7 転送終了割り込み (INTDMABTC7) 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN28	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL28	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN28	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.9. [TSEL0CR8] (コントロールレジスター8)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL35[2:0]	000	R/W	入力トリガーの選択(DMAC B ch30) 000: DMAC B ch18 転送終了割り込み (INTDMABTC18) 001: DMAC B ch22 転送終了割り込み (INTDMABTC22) 010: reserved 011: reserved 100: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN35	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL35	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN35	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL34[2:0]	000	R/W	入力トリガーの選択(DMAC B ch29) 000: DMAC B ch17 転送終了割り込み (INTDMABTC17) 001: DMAC B ch21 転送終了割り込み (INTDMABTC21) 010: reserved 011: reserved 100: reserved 101: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN34	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL34	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN34	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL33[2:0]	000	R/W	入力トリガーの選択(DMAC B ch28) 000: DMAC B ch16 転送終了割り込み (INTDMABTC16) 001: DMAC B ch20 転送終了割り込み (INTDMABTC20) 010: reserved 101: reserved 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN33	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL33	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN33	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL32[2:0]	000	R/W	入力トリガーの選択(DMAC B ch27) 000: DMAC B ch15 転送終了割り込み (INTDMABTC15) 001: DMAC B ch19 転送終了割り込み (INTDMABTC19) 010: reserved 011: reserved 100: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN32	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL32	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN32	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.10. [TSEL0CR9] (コントロールレジスター9)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL39[2:0]	000	R/W	入力トリガーの選択(TSPI ch0) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー(T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー(T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー(T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel39>は"1"(エッジ検出あり)に設定してください。</outsel39>
27	-	0	R	リードすると"0"が読めます。
26	UPDN39	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL39	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN39	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL38[2:0]	000	R/W	入力トリガーの選択(ADC 汎用トリガー) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch7 タイマーレジスターA1 一致トリガー (T32A07TRGOUTCMPA1) 100: T32A ch7 タイマーレジスターB1 一致トリガー (T32A07TRGOUTCMPB1) 101: T32A ch7 タイマーレジスターC1 一致トリガー (T32A07TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel38> は"1"(エッジ検出あり)に設定してください。</outsel38>
19	-	0	R	リードすると"0"が読めます。
18	UPDN38	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL38	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN38	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL37[2:0]	000	R/W	入力トリガーの選択(ADC の PMDTRG6) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch7 タイマーレジスターA1 一致トリガー (T32A07TRGOUTCMPA1) 100: T32A ch7 タイマーレジスターB1 一致トリガー (T32A07TRGOUTCMPB1) 101: T32A ch7 タイマーレジスターC1 一致トリガー (T32A07TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel37> は"1"(エッジ検出あり)に設定してください。</outsel37>
11	-	0	R	リードすると"0"が読めます。
10	UPDN37	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL37	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN37	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL36[2:0]	000	R/W	入力トリガーの選択(DMAC B ch31) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: reserved 100: reserved 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel36>は"1"(エッジ検出あり)に設定してください。</outsel36>
3	-	0	R	リードすると"0"が読めます。
2	UPDN36	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL36	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN36	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.11. [TSEL0CR10] (コントロールレジスター10)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL43[2:0]	000	R/W	入力トリガーの選択(TSPI ch4) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved
				は"1"(エッジ検出あり)に設定してください。
27	-	0	R	リードすると"0"が読めます。
26	UPDN43	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL43	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN43	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	ı	0	R	リードすると"0"が読めます。
22:20	INSEL42[2:0]	000	R/W	入力トリガーの選択(TSPI ch3) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel42>は"1"(エッジ検出あり)に設定してください。</outsel42>
19	-	0	R	リードすると"0"が読めます。
18	UPDN42	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL42	0	R/W	出カトリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN42	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードするど"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL41[2:0]	000	R/W	入力トリガーの選択(TSPI ch2) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel41> は"1"(エッジ検出あり)に設定してください。</outsel41>
11	-	0	R	リードすると"0"が読めます。
10	UPDN41	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL41	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN41	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL40[2:0]	000	R/W	入力トリガーの選択(TSPI ch1) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel40> は"1"(エッジ検出あり)に設定してください。</outsel40>
3	-	0	R	リードすると"0"が読めます。
2	UPDN40	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL40	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN40	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.12. [TSEL0CR11] (コントロールレジスター11)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL47[2:0]	000	R/W	入力トリガーの選択(UART ch3) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel47></outsel47>
				は"1"(エッジ検出あり)に設定してください。
27	-	0	R	リードすると"0"が読めます。
26	UPDN47	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL47	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN47	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	ı	0	R	リードすると"0"が読めます。
22:20	INSEL46[2:0]	000	R/W	入力トリガーの選択(UART ch2) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel46>は"1"(エッジ検出あり)に設定してください。</outsel46>
19	-	0	R	リードすると"0"が読めます。
18	UPDN46	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL46	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN46	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL45[2:0]	000	R/W	入力トリガーの選択(UART ch1) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel45>は"1"(エッジ検出あり)に設定してください。</outsel45>
11	-	0	R	リードすると"0"が読めます。
10	UPDN45	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL45	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN45	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL44[2:0]	000	R/W	入力トリガーの選択(UART ch0) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel44>は"1"(エッジ検出あり)に設定してください。</outsel44>
3	-	0	R	リードすると"0"が読めます。
2	UPDN44	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL44	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN44	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.13. [TSEL0CR12] (コントロールレジスター12)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL51[2:0]	000	R/W	入力トリガーの選択(T32A ch0 タイマーB) 000: T32A ch0 タイマーレジスターA0 一致トリガー (T32A00TRGOUTCMPA0) 001: T32A ch0 タイマーレジスターA1 一致トリガー (T32A00TRGOUTCMPA1) 010: T32A ch0 タイマーA オーバーフロートリガー (T32A00TRGOUTOFA) 011: T32A ch0 タイマーA アンダーフロートリガー (T32A00TRGOUTUFA) 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN51	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL51	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN51	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL50[2:0]	000	R/W	入力トリガーの選択(T32A ch0 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: UART ch0 送信完了トリガー (UARTOTXTRG) 100: UART ch0 受信完了トリガー (UARTORXTRG) 101: reserved 110: reserved 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel50>は"1"(エッジ検出あり)に設定してください。</outsel50>
19	-	0	R	リードすると"0"が読めます。
18	UPDN50	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL50	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN50	0	R/W	トリガー出力制御0: 禁止1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL49[2:0]	000	R/W	入力トリガーの選択(UART ch5) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel49>は"1"(エッジ検出あり)に設定してください。</outsel49>
11	-	0	R	リードすると"0"が読めます。
10	UPDN49	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL49	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN49	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL48[2:0]	000	R/W	入力トリガーの選択(UART ch4) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 100: T32A ch6 タイマーレジスターB1 一致トリガー (T32A06TRGOUTCMPB1) 101: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel48>は"1"(エッジ検出あり)に設定してください。</outsel48>
3	-	0	R	リードすると"0"が読めます。
2	UPDN48	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL48	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN48	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.14. [TSEL0CR13] (コントロールレジスター13)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL55[2:0]	000	R/W	入力トリガーの選択(T32A ch1 タイマーC) 000: T32A ch0 タイマーレジスターC0 一致トリガー (T32A00TRGOUTCMPC0) 001: T32A ch0 タイマーレジスターC1 一致トリガー (T32A00TRGOUTCMPC1) 010: T32A ch0 タイマーC オーバーフロートリガー (T32A00TRGOUTOFC) 011: T32A ch0 タイマーC アンダーフロートリガー (T32A00TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN55	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL55	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN55	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL54[2:0]	000	R/W	入力トリガーの選択(T32A ch1 タイマーB) 000: T32A ch1 タイマーレジスターA0 一致トリガー (T32A01TRGOUTCMPA0) 001: T32A ch1 タイマーレジスターA1 一致トリガー (T32A01TRGOUTCMPA1) 010: T32A ch1 タイマーA オーバーフロートリガー (T32A01TRGOUTOFA) 011: T32A ch1 タイマーA アンダーフロートリガー (T32A01TRGOUTUFA) 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN54	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL54	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN54	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL53[2:0]	000	R/W	入力トリガーの選択(T32A ch1 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: UART ch1 送信完了トリガー (UART1TXTRG) 100: UART ch1 受信完了トリガー (UART1RXTRG) 101: I ² C ch0 送受信割り込み (INTI2C0) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel53> は"1"(エッジ検出あり)に設定してください。</outsel53>
11	-	0	R	リードすると"0"が読めます。
10	UPDN53	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL53	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN53	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL52[2:0]	000	R/W	入力トリガーの選択(T32A ch0 タイマーC) 000: T32A ch7 タイマーレジスターC0 一致トリガー (T32A07TRGOUTCMPC0) 001: T32A ch7 タイマーレジスターC1 一致トリガー (T32A07TRGOUTCMPC1) 010: T32A ch7 タイマーC オーバーフロートリガー (T32A07TRGOUTOFC) 011: T32A ch7 タイマーC アンダーフロートリガー (T32A07TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN52	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL52	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN52	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.15. [TSEL0CR14] (コントロールレジスター14)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL59[2:0]	000	R/W	入力トリガーの選択(T32A ch3 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: UART ch3 送信完了トリガー (UART3TXTRG) 100: UART ch3 受信完了トリガー (UART3RXTRG) 101: TSPI ch1 送信完了信号 (TSPI1TXEND) 110: TSPI ch1 受信完了信号 (TSPI1RXEND) 111: I ² C ch2 送受信割り込み (INTI2C2) 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel59>は"1"(エッジ検出あり)に設定してください。</outsel59>
27	-	0	R	リードすると"0"が読めます。
26	UPDN59	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL59	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN59	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL58[2:0]	000	R/W	入力トリガーの選択(T32A ch2 タイマーC) 000: T32A ch1 タイマーレジスターC0 一致トリガー (T32A01TRGOUTCMPC0) 001: T32A ch1 タイマーレジスターC1 一致トリガー (T32A01TRGOUTCMPC1) 010: T32A ch1 タイマーC オーバーフロートリガー (T32A01TRGOUTOFC) 011: T32A ch1 タイマーC アンダーフロートリガー (T32A01TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN58	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL58	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN58	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL57[2:0]	000	R/W	入力トリガーの選択(T32A ch2 タイマーB) 000: T32A ch2 タイマーレジスターA0 一致トリガー (T32A02TRGOUTCMPA0) 001: T32A ch2 タイマーレジスターA1 一致トリガー (T32A02TRGOUTCMPA1) 010: T32A ch2 タイマーA オーバーフロートリガー (T32A02TRGOUTOFA) 011: T32A ch2 タイマーA アンダーフロートリガー (T32A02TRGOUTUFA) 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN57	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL57	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN57	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL56[2:0]	000	R/W	入力トリガーの選択(T32A ch2 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: UART ch2 送信完了トリガー (UART2TXTRG) 100: UART ch2 受信完了トリガー (UART2RXTRG) 101: TSPI ch0 送信完了信号 (TSPI0TXEND) 110: TSPI ch0 受信完了信号 (TSPI0RXEND) 111: I ² C ch1 送受信割り込み (INTI2C1)(注) 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel56>は"1"(エッジ検出あり)に設定してください。</outsel56>
3	-	0	R	リードすると"0"が読めます。
2	UPDN56	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL56	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN56	0	R/W	トリガー出力制御 0: 禁止 1: 許可

注) I²C ch1 は M3HL にはありません。



2.2.4.16. [TSEL0CR15] (コントロールレジスター15)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL63[2:0]	000	R/W	入力トリガーの選択(T32A ch4 タイマーB) 000: T32A ch4 タイマーレジスターA0 一致トリガー (T32A04TRGOUTCMPA0) 001: T32A ch4 タイマーレジスターA1 一致トリガー (T32A04TRGOUTCMPA1) 010: T32A ch4 タイマーA オーバーフロートリガー (T32A04TRGOUTOFA) 011: T32A ch4 タイマーA アンダーフロートリガー (T32A04TRGOUTUFA) 100: reserved 101: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN63	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL63	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN63	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL62[2:0]	000	R/W	入力トリガーの選択(T32A ch4 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: UART ch4 送信完了トリガー (UART4TXTRG) 100: UART ch4 受信完了トリガー (UART4RXTRG) 101: TSPI ch2 送信完了信号 (TSPI2TXEND) 110: TSPI ch2 受信完了信号 (TSPI2RXEND) 111: I ² C ch3 送受信割り込み (INTI2C3)(注) 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel62>は"1"(エッジ検出あり)に設定してください。</outsel62>
19	-	0	R	リードすると"0"が読めます。
18	UPDN62	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL62	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN62	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。

注) I²C ch3 は M3HN,M3HM,M3HL にはありません。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL61[2:0]	000	R/W	入力トリガーの選択(T32A ch3 タイマーC) 000: T32A ch2 タイマーレジスターC0 一致トリガー (T32A02TRGOUTCMPC0) 001: T32A ch2 タイマーレジスターC1 一致トリガー (T32A02TRGOUTCMPC1) 010: T32A ch2 タイマーC オーバーフロートリガー (T32A02TRGOUTOFC) 011: T32A ch2 タイマーC アンダーフロートリガー (T32A02TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN61	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL61	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN61	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL60[2:0]	000	R/W	入力トリガーの選択(T32A ch3 タイマーB) 000: T32A ch3 タイマーレジスターA0 一致トリガー (T32A03TRGOUTCMPA0) 001: T32A ch3 タイマーレジスターA1 一致トリガー (T32A03TRGOUTCMPA1) 010: T32A ch3 タイマーA オーバーフロートリガー (T32A03TRGOUTOFA) 011: T32A ch3 タイマーA アンダーフロートリガー (T32A03TRGOUTUFA) 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN60	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL60	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN60	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.17. [TSEL1CR0] (コントロールレジスター0)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL3[2:0] (INSEL67[2:0])	000	R/W	入力トリガーの選択(T32A ch5 タイマーC) 000: T32A ch4 タイマーレジスターC0 一致トリガー (T32A04TRGOUTCMPC0) 001: T32A ch4 タイマーレジスターC1 一致トリガー (T32A04TRGOUTCMPC1) 010: T32A ch4 タイマーC オーバーフロートリガー (T32A04TRGOUTOFC) 011: T32A ch4 タイマーC アンダーフロートリガー (T32A04TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved
27	-	0	R	リードすると"0"が読めます。
26	UPDN3	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL3	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN63	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL2[2:0] (INSEL66[2:0])	000	R/W	入力トリガーの選択(T32A ch5 タイマーB) 000: T32A ch5 タイマーレジスターA0 一致トリガー (T32A05TRGOUTCMPA0) 001: T32A ch5 タイマーレジスターA1 一致トリガー (T32A05TRGOUTCMPA1) 010: T32A ch5 タイマーA オーバーフロートリガー (T32A05TRGOUTOFA) 011: T32A ch5 タイマーA アンダーフロートリガー (T32A05TRGOUTUFA) 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN2	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL2	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN2	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL1[2:0] (INSEL65[2:0])	000	R/W	入力トリガーの選択(T32A ch5 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: UART ch5 送信完了トリガー (UART5TXTRG) 100: UART ch5 受信完了トリガー (UART5RXTRG) 101: TSPI ch3 送信完了信号 (TSPI3TXEND) 110: TSPI ch3 受信完了信号 (TSPI3RXEND) 111: A-ENC 分周パルス信号 (ENCOTIMPLS) 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel1>は"1"(エッジ検出あり)に設定してください。</outsel1>
11	-	0	R	リードすると"0"が読めます。
10	UPDN1	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL1	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN1	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL0[2:0] (INSEL64[2:0])	000	R/W	入力トリガーの選択(T32A ch4 タイマーC) 000: T32A ch3 タイマーレジスターC0 一致トリガー(T32A03TRGOUTCMPC0) 001: T32A ch3 タイマーレジスターC1 一致トリガー(T32A03TRGOUTCMPC1) 010: T32A ch3 タイマーC オーバーフロートリガー (T32A03TRGOUTOFC) 011: T32A ch3 タイマーC アンダーフロートリガー (T32A03TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved
3	-	0	R	リードすると"0"が読めます。
2	UPDN0	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL0	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN0	0	R/W	トリガー出力制御 0: 禁止 1: 許可



2.2.4.18. [TSEL1CR1] (コントロールレジスター1)

Bit	Bit Symbol	リセット後	Туре	機能
31	-	0	R	リードすると"0"が読めます。
30:28	INSEL7[2:0] (INSEL71[2:0])	000	R/W	入力トリガーの選択(T32A ch7 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: ADC ユニット A 汎用トリガー割り込み (INTADATRG) 100: ADC ユニット A 単独変換割り込み (INTADASG) 101: ADC ユニット A 連続変換割り込み (INTADACNT) 110: ADC ユニット A 監視 0 割り込み (INTADACP0) 111: ADC ユニット A 監視 1 割り込み (INTADACP1) 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel7>は"1"(エッジ検出あり)に設定してください。</outsel7>
27	-	0	R	リードすると"0"が読めます。
26	UPDN7	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
25	OUTSEL7	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
24	EN7	0	R/W	トリガー出力制御 0: 禁止 1: 許可
23	-	0	R	リードすると"0"が読めます。
22:20	INSEL6[2:0] (INSEL70[2:0])	000	R/W	入力トリガーの選択(T32A ch6 タイマーC) 000: T32A ch5 タイマーレジスターC0 一致トリガー (T32A05TRGOUTCMPC0) 001: T32A ch5 タイマーレジスターC1 一致トリガー (T32A05TRGOUTCMPC1) 010: T32A ch5 タイマーC オーバーフロートリガー (T32A05TRGOUTOFC) 011: T32A ch5 タイマーC アンダーフロートリガー (T32A05TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved
19	-	0	R	リードすると"0"が読めます。
18	UPDN6	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
17	OUTSEL6	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
16	EN6	0	R/W	トリガー出力制御 0: 禁止 1: 許可
15	-	0	R	リードすると"0"が読めます。



Bit	Bit Symbol	リセット後	Туре	機能
14:12	INSEL5[2:0] (INSEL69[2:0])	000	R/W	入力トリガーの選択(T32A ch6 タイマーB) 000: T32A ch6 タイマーレジスターA0 一致トリガー (T32A06TRGOUTCMPA0) 001: T32A ch6 タイマーレジスターA1 一致トリガー (T32A06TRGOUTCMPA1) 010: T32A ch6 タイマーA オーバーフロートリガー (T32A06TRGOUTOFA) 011: T32A ch6 タイマーA アンダーフロートリガー (T32A06TRGOUTUFA) 100: reserved 101: reserved 110: reserved 111: reserved
11	-	0	R	リードすると"0"が読めます。
10	UPDN5	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
9	OUTSEL5	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
8	EN5	0	R/W	トリガー出力制御 0: 禁止 1: 許可
7	-	0	R	リードすると"0"が読めます。
6:4	INSEL4[2:0] (INSEL68[2:0])	000	R/W	入力トリガーの選択(T32A ch6 タイマーA) 000: PB1 端子 (TRGIN0) 001: PA3 端子 (TRGIN1) 010: PN3 端子 (TRGIN2) 011: TSPI ch4 送信完了信号 (TSPI4TXEND) (注) 100: TSPI ch4 受信完了信号 (TSPI4RXEND) (注) 101: ELOSC 低速クロック (fs) 110: reserved 111: reserved 000(PB1 端子)/001(PA3 端子)/010(PN3 端子)を選択した場合は、 <outsel4>は"1"(エッジ検出あり)に設定してください。</outsel4>
3	-	0	R	リードすると"0"が読めます。
2	UPDN4	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出
1	OUTSEL4	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり
0	EN4	0	R/W	トリガー出力制御 0: 禁止 1: 許可

注) TSPI ch4 は M3HN、M3HM、M3HL にはありません。



2.2.4.19. [TSEL1CR2] (コントロールレジスター2)

Bit	Bit Symbol	リセット後	Туре	機能	
31:15	-	0	R	リードすると"0"が読めます。	
14:12	INSEL9[2:0] (INSEL73[2:0])	000	R/W	入力トリガーの選択(T32A ch7 タイマーC) 000: T32A ch6 タイマーレジスターC0 一致トリガー (T32A06TRGOUTCMPC0) 001: T32A ch6 タイマーレジスターC1 一致トリガー (T32A06TRGOUTCMPC1) 010: T32A ch6 タイマーC オーバーフロートリガー (T32A06TRGOUTOFC) 011: T32A ch6 タイマーC アンダーフロートリガー (T32A06TRGOUTUFC) 100: reserved 101: reserved 110: reserved 111: reserved	
11	-	0	R	リードすると"0"が読めます。	
10	UPDN9	0	R/W	エッジ検出条件 0: 立ち上がりエッジを検出 1: 立ち下がりエッジを検出	
9	OUTSEL9	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり	
8	EN9	0	R/W	トリガー出力制御 0: 禁止 1: 許可	
7	-	0	R	リードすると"0"が読めます。	
6:4	INSEL8[2:0] (INSEL72[2:0])	000	R/W	入力トリガーの選択(T32A ch7 タイマーB) 000: T32A ch7 タイマーレジスターA0 一致トリガー (T32A07TRGOUTCMPA0) 001: T32A ch7 タイマーレジスターA1 一致トリガー (T32A07TRGOUTCMPA1) 010: T32A ch7 タイマーA オーバーフロートリガー (T32A07TRGOUTOFA) 011: T32A ch7 タイマーA アンダーフロートリガー (T32A07TRGOUTUFA) 100: reserved 101: reserved 110: reserved 111: reserved	
3	-	0	R	リードすると"0"が読めます。	
2	UPDN8	0	R/W	エッジ検出条件	
1	OUTSEL8	0	R/W	出力トリガーの選択 0: エッジ検出なし 1: エッジ検出あり	
0	EN8	0	R/W	トリガー出力制御 0: 禁止 1: 許可	



2.3. クロック選択式ウオッチドッグタイマー(SIWDT)

2.3.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

表 2.14 SIWDT 搭載チャネル

製品	搭載チャネル (〇:搭載、- :非搭載)
	ch0
M3HQ	0
МЗНР	0
мзни	0
МЗНМ	0
M3HL	0

2.3.2. カウントクロック

クロック選択式ウオッチドッグタイマーは、カウントするクロックを選択可能です。以下の表に選択できるクロックを示します。

表 2.15 SIWDT カウントクロック

クロック	信号名	選択
システムクロック	fsys	
内蔵高速発振器 1 クロック	f _{IHOSC1}	[SIWD0MOD] <wdcls> レジスターで選択します。</wdcls>
内蔵高速発振器2 クロック	f _{IHOSC2}	レンハグ(足派しよう。

2.3.3. 制御出力

内蔵高速発振器 2(f_{IHOSC2})を選択した場合、内蔵高速発振器 2 の書き換えを禁止することが可能です。

表 2.16 SIWDT 制御出力

制御出力	信号名	備考
内蔵高速発振器 2 発振制御ビット (<i>[CGOSCCR]</i> <ihosc2en>) のプロテクト信号</ihosc2en>	OSCPRO	[SIWD0OSCCR] <oscpro>レジスター で設定します。</oscpro>



2.4. 周波数検知回路(OFD)

2.4.1. 搭載一覧

製品毎の搭載一覧を下記表に示します。

表 2.17 OFD 搭載一覧

•	
製品	OFD 搭載 (○:搭載、- :非搭載)
M3HQ	0
МЗНР	0
M3HN	0
МЗНМ	0
M3HL	0

2.4.2. 基準クロック

周波数検知回路は以下の表のクロックを基準クロックとして動作します。

表 2.18 OFD 基準クロック

基準クロック	信号名	分周値
内蔵高速発振器 2	f _{IHOSC2}	256

2.4.3. 検知対象クロック

周波数検知回路は以下の表の検知対象クロックからモニターしたいクロックを選択します。

表 2.19 OFD 検知対象クロック

	検知対象クロック					
	外部高速発振器クロック	f_{EHOSC}				
入力信号	CG(クロック制御部)の [CGOSCCR] <oscsel> と [CGPLL0SEL]<pll0sel>で 選択されたクロック</pll0sel></oscsel>	fc				



2.5. デバッグインターフェース

2.5.1. 製品別デバッグインターフェース一覧

JTAG(TMS,TCK,TDI,TRST_N) と Serial Wire(SWDIO,SWCLK,SWV)があります。

表 2.20 デバッグインターフェース搭載一覧

デバッグ端子	ポート	端子対応 (O:あり、一:なし)				
(信号名)		МЗНQ	МЗНР	мзни	мзнм	M3HL
SWDIO	PL4	C	0	0	0	
TMS	PL4))	O	0	0
SWCLK	PL3	C	C	0	C	0
TCK	FLS))	O)	O
SWV	PL2	C	C	0	0	0
TDO	FLZ))	0)	O
TDI	PL1	0	0	0	0	0
TRST_N	PL0	0	0	0	0	0
TRACECLK	PM0	0	0	0	0	_
TRACEDATA0	PM1	0	0	0	0	_
TRACEDATA1	PM2	0	0	0	0	_
TRACEDATA2	PM3	0	0	0	_	_
TRACEDATA3	PM4	0	0	0	_	_



2.6. フラッシュメモリー

2.6.1. 書き込み、消去操作用クロック

フラッシュメモリーは、コードフラッシュまたはデータフラッシュへの書き込み、消去操作用に以下 の表に示すクロックが使用されます。

表 2.21 書き込み、消去操作用クロック

書き込み、消去操作用クロック

f_{IHOSC1}

2.6.2. 製品別コードフラッシュブロック構成

コードフラッシュメモリーは、下記の表のように製品によってメモリーのブロック構成が異なります。

表 2.22 製品別コードフラッシュ

TMPM3HQFDFG TMPM3HQFZFG TMPM3HQFYFG

エリア	ブロック	7名称	TMPM3HPFDFG TMPM3HNFDFG TMPM3HNFDDFG TMPM3HMFDFG TMPM3HLFDUG	TMPM3HPFZFG TMPM3HNFZFG TMPM3HNFZDFG TMPM3HMFZFG TMPM3HLFZUG	TMPM3HPFYFG TMPM3HNFYFG TMPM3HNFYDFG TMPM3HMFYFG TMPM3HLFYUG	ブロック サイズ (KB)
		PG0	0	0	0	4
		PG1	0	0	0	4
		PG2	0	0	0	4
	Block0	PG3	0	0	0	4
	DIOCKO	PG4	0	0	0	4
		PG5	0	0	0	4
		PG6	0	0	0	4
		PG7	0	0	0	4
	Block1		0	0	0	32
	Block2		0	0	0	32
	Block3		0	0	0	32
0	Block4		0	0	0	32
	Block5		0	0	0	32
	Block6		0	0	0	32
	Block7		0	0	0	32
	Block8		0	0	_	32
	Block9		0	0	_	32
	Block10		0	0	_	32
	Block11		0	0	_	32
	Block	k12	0	_	_	32
	Block	k13	0	_	_	32
	Block	k14	0	_	_	32
I	Block15		0	_	_	32

注1) O:Block あり、-: Block なし



2.6.3. 製品別データフラッシュブロック構成

データフラッシュメモリーは、下記の表のようになります。

表 2.23 製品別データフラッシュ

エリア	ブロック名称	TMPM3HQFDFG TMPM3HNFDFG TMPM3HNFDFG TMPM3HMFDFG TMPM3HLFDUG TMPM3HQFZFG TMPM3HNFZFG TMPM3HNFZFG TMPM3HMFZFG TMPM3HLFZUG TMPM3HQFYFG TMPM3HPFYFG TMPM3HNFYFG TMPM3HNFYFG TMPM3HMFYFG TMPM3HMFYFG TMPM3HMFYFG	ブロック サイズ (KB)
	Block0	0	4
	Block1	0	4
	Block2	0	4
4	Block3	0	4
7	Block4	0	4
	Block5	0	4
	Block6	0	4
	Block7	0	4

注) ○:Block あり、-: Block なし



2.6.4. シングルブート使用リソース

シングルブートでは下記表の周辺機能を使用します。

表 2.24 シングルブート使用リソース

周辺機能	チャネル	端子名
воот	_	PB0 (BOOT_N)
UART	ch0	PA1/PA2 (UT0TXDA/UT0RXD) または、 PM1/PM2 (UT0TXDA/UT0RXD) (注)
T32A	ch0	-

注) シングルブート起動時、PA1/PA2またはPM1/PM2の選択は端子の状態により自動判別されます。 自動判別の期間、PA2/UT0RXD および PM2/UT0RXD は内部 pull-up が有効となって"High"レベル が 出力されます。この時、使用しない側のUT0RXDの"High"レベルを保持(オープンまたは"High"レベル入力)してください。自動判別が終わると使用しない側のUT0RXD は Hi-Z となります。

RAM ローダーコマンドで転送する RAM アドレスは下表の範囲で行ってください。

表 2.25 RAM転送可能最終アドレス

製品名	RAM 転送可能最終アドレス
TMPM3HQFDFG TMPM3HPFDFG TMPM3HNFDFG TMPM3HMFDFG TMPM3HLFDUG TMPM3HQFZFG TMPM3HPFZFG TMPM3HNFZFG TMPM3HMFZFG TMPM3HLFZUG TMPM3HQFYFG TMPM3HPFYFG TMPM3HNFYFG TMPM3HNFYFG TMPM3HLFYUG	0x20000400~0x2000FFFF



2.7. DMA コントローラー(DMAC)

2.7.1. 搭載ユニット

製品毎の搭載ユニットを下記表に示します。

表 2.26 DMAC 搭載ユニット

製品	DMAC 搭載ユニット (〇:搭載、- :非搭載)		
	ユニット A	ユニット B	
МЗHQ	0	0	
M3HP	0	0	
M3HN	0	0	
МЗНМ	0	0	
M3HL	0	0	

2.7.2. DMA 要求一覧

下記表に DMA 要求一覧を示します。

表のトリガーセレクター欄にレジスター名のあるチャネルは、トリガーセレクターで使用する要求を 選択してください。表内の"-"は該当する機能がありません。

表 2.27 DMA unitA 要求一覧(1/4)

チャ	シングル転送		バースト転送			
ネル		信号名	トリガー セレクター		信号名	
0	TSPI ch0 受信 DMA 要求	TSPI0RX_DMA	-	TSPI ch0 受信 DMA 要求	TSPI0RX_DMA	
1	TSPI ch0 送信 DMA 要求	TSPI0TX_DMA	-	TSPI ch0 送信 DMA 要求	TSPI0TX_DMA	
2	TSPI ch1 受信 DMA 要求(注 1)	TSPI1RX_DMA	•	TSPI ch1 受信 DMA 要求(注 1)	TSPI1RX_DMA	
3	TSPI ch1 送信 DMA 要求(注 1)	TSPI1TX_DMA	•	TSPI ch1 送信 DMA 要求(注 1)	TSPI1TX_DMA	
4	1	•	•	I ² C ch0 受信 DMA リクエスト	I2C0RXDMAREQ	
5	1	•	•	I ² C ch0 送信 DMA リクエスト	I2C0TXDMAREQ	
6	UART ch0 受信 DMA 要求	UARTORX_DMAREQ	•	UART ch0 受信 DMA 要求	UARTORX_DMAREQ	
7	UART ch0 送信 DMA 要求	UART0TX_DMAREQ	•	UART ch0 送信 DMA 要求	UART0TX_DMAREQ	
8	UART ch1 受信 DMA 要求	UART1RX_DMAREQ	-	UART ch1 受信 DMA 要求	UART1RX_DMAREQ	
9	UART ch1 送信 DMA 要求	UART1TX_DMAREQ	-	UART ch1 送信 DMA 要求	UART1TX_DMAREQ	
10	UART ch2 受信 DMA 要求	UART2RX_DMAREQ	-	UART ch2 受信 DMA 要求	UART2RX_DMAREQ	
11	UART ch2 送信 DMA 要求	UART2TX_DMAREQ	-	UART ch2 送信 DMA 要求	UART2TX_DMAREQ	
12	UART ch3 受信 DMA 要求	UART3RX_DMAREQ	-	UART ch3 受信 DMA 要求	UART3RX_DMAREQ	

注 1)TSPI ch1 は M3HL にはありません。



表 2.28 DMA unit A要求一覧(2/4)

チャ	シングル転送		バースト転送		
ネル		信号名	トリガー セレクター		信号名
13	UART ch3 送信 DMA 要求	UART3TX_DMAREQ	-	UART ch3 送信 DMA 要求	UART3TX_DMAREQ
14	-	-	-	A-PMD ch0 PWM 割り込み	INTPMD0
			[TSELOCRO]	T32A ch0 DMA 要求 レジスターA1 一致	T32A00DMAREQCMPA1
15				T32A ch0DMA 要求 レジスターC1 一致	T32A00DMAREQCMPC1
15	-	-	<insel0[2:0]> (注)</insel0[2:0]>	T32A ch1 DMA 要求 レジスターA1 一致	T32A01DMAREQCMPA1
				T32A ch1 DMA 要求 レジスターC1 一致	T32A01DMAREQCMPC1
				T32A ch2 DMA 要求 レジスターA1 一致	T32A02DMAREQCMPA1
40		-	[TSELOCRO]	T32A ch2 DMA 要求 レジスターC1 一致	T32A02DMAREQCMPC1
16	-		<insel1[2:0]> (注)</insel1[2:0]>	T32A ch3 DMA 要求 レジスターA1 一致	T32A03DMAREQCMPA1
				T32A ch3 DMA 要求 レジスターC1 一致	T32A03DMAREQCMPC1
	-	-	[TSELOCRO] <insel2[2:0]> (注)</insel2[2:0]>	T32A ch0 DMA 要求 レジスターB1 一致	T32A00DMAREQCMPB1
17				T32A ch1 DMA 要求 レジスターB1 一致	T32A01DMAREQCMPB1
40			[TSEL0CR0]	T32A ch2 DMA 要求 レジスターB1 一致	T32A02DMAREQCMPB1
18	-	-	<insel3[2:0]> (注)</insel3[2:0]>	T32A ch3 DMA 要求 レジスターB1 一致	T32A03DMAREQCMPB1
				T32A ch0 DMA 要求 キャプチャーA0	T32A00DMAREQCAPA0
				T32A ch0 DMA 要求 キャプチャーA1	T32A00DMAREQCAPA1
				T32A ch1 DMA 要求 キャプチャーA0	T32A01DMAREQCAPA0
19	-	-	[TSELOCR1] <insel4[2:0]> (注)</insel4[2:0]>	T32A ch1 DMA 要求 キャプチャーA1	T32A01DMAREQCAPA1
				T32A ch0 DMA 要求 キャプチャーC0	T32A00DMAREQCAPC0
				T32A ch0 DMA 要求 キャプチャーC1	T32A00DMAREQCAPC1
				T32A ch1 DMA 要求 キャプチャーC0	T32A01DMAREQCAPC0
				T32A ch1 DMA 要求 キャプチャーC1	T32A01DMAREQCAPC1
					- 学师大士女子!

注) ch15~ch31 はトリガーセレクターで DMA 要求のトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



表 2.29 DMA unit A要求一覧(3/4)

チャ	シングル転送		パースト転送		
ネル		信号名	トリガー セレクター		信号名
		_	[TSEL0CR1] <insel5[2:0]> (注)</insel5[2:0]>	T32A ch2 DMA 要求 キャプチャーA0	T32A02DMAREQCAPA0
				T32A ch2 DMA 要求 キャプチャーA1	T32A02DMAREQCAPA1
				T32A ch3 DMA 要求 キャプチャーA0	T32A03DMAREQCAPA0
20	_			T32A ch3 DMA 要求 キャプチャーA1	T32A03DMAREQCAPA1
				T32A ch2 DMA 要求 キャプチャーC0	T32A02DMAREQCAPC0
				T32A ch2 DMA 要求 キャプチャーC1	T32A02DMAREQCAPC1
				T32A ch3 DMA 要求 キャプチャーC0	T32A03DMAREQCAPC0
				T32A ch3 DMA 要求 キャプチャーC1	T32A03DMAREQCAPC1
		_	[TSEL0CR1] <insel6[2:0]> (注)</insel6[2:0]>	T32A ch0 DMA 要求 キャプチャーB0	T32A00DMAREQCAPB0
21	_			T32A ch0 DMA 要求 キャプチャーB1 T32A ch1 DMA 要求	T32A00DMAREQCAPB1
				T32A CHT DMA 要求 キャプチャーB0 T32A ch1 DMA 要求	T32A01DMAREQCAPB0
				T32A CHT DMA 要求 キャプチャーB1 T32A ch2 DMA 要求	T32A01DMAREQCAPB1
	_		[TSEL0CR1] <insel7[2:0]> (注)</insel7[2:0]>	132A GHZ DMA 要求 キャプチャーB0 T32A ch2 DMA 要求	T32A02DMAREQCAPB0
22				キャプチャーB1 T32A ch3 DMA 要求	T32A02DMAREQCAPB1
				キャプチャーB0 T32A ch3 DMA 要求	T32A03DMAREQCAPB0
				キャプチャーB1 DMAC A ch0 転送終	T32A03DMAREQCAPB1
	_			了割り込み DMAC A ch1 転送終	INTDMAATC0
23		- –	[TSEL0CR2] <insel8[2:0]> (注)</insel8[2:0]>	了割り込み DMAC A ch6 転送終	INTDMAATC1
				了割り込み DMAC A ch7 転送終	INTDMAATC7
	_		[TSEL0CR2] <insel9[2:0]> (注)</insel9[2:0]>	了割り込み DMAC A ch2 転送終	INTDMAATC7 INTDMAATC2
24				了割り込み DMAC A ch3 転送終	INTDMAATC3
				了割り込み DMAC A ch8 転送終	INTDMAATC8
				了割り込み DMAC A ch9 転送終	INTDMAATC9
> > >> 1	115 131) 4 }]] 4	bibb & DM	再上のしまず	了割り込み	

注) ch15~ch31 はトリガーセレクターで DMA 要求のトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



表 2.30 DMA unit A要求一覧(4/4)

チャ	シングル転送		バースト転送		
ネル		信号名	トリガー セレクター		信号名
			[TSEL0CR2] <insel10[2:0]> (注)</insel10[2:0]>	DMAC A ch4 転送終了 割り込み	INTDMAATC4
25	_			DMAC A ch5 転送終了 割り込み	INTDMAATC5
25	_			DMAC A ch10 転送終了 割り込み	INTDMAATC10
				DMAC A ch11 転送終了 割り込み	INTDMAATC11
			ITSEL ACDOL	DMAC A ch12 転送終了 割り込み	INTDMAATC12
26	_		[TSELOCR2] <insel11[2:0]> (注)</insel11[2:0]>	DMAC A ch13 転送終了 割り込み	INTDMAATC13
				DMAC A ch14 転送終了 割り込み	INTDMAATC14
27	_		[TSEL0CR3] <insel12[2:0]> (注)</insel12[2:0]>	DMAC A ch15 転送終了 割り込み	INTDMAATC15
21				DMAC A ch19 転送終 了割り込み	INTDMAATC19
28	20		[TSEL0CR3] <insel13[2:0]></insel13[2:0]>	DMAC A ch16 転送終 了割り込み	INTDMAATC16
20			(注)	DMAC A ch20 転送終了 割り込み	INTDMAATC20
29	_	_	[TSEL0CR3] <insel14[2:0]> (注)</insel14[2:0]>	DMAC A ch17 転送完了 割り込み	INTDMAATC17
29	_	_		DMAC A ch21 転送終了 割り込み	INTDMAATC21
30	_		[TSEL0CR3] <insel15[2:0]> (注)</insel15[2:0]>	DMAC A ch18 転送終了 割り込み	INTDMAATC18
	_			DMAC A ch22 転送終了 割り込み	INTDMAATC22
	-		[TSEL0CR4] <insel16[2:0]> (注)</insel16[2:0]>	PB1 端子	TRGIN0
31				PA3 端子	TRGIN1
				PN3 端子	TRGIN2

注) ch15~ch31 はトリガーセレクターで DMA 要求のトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



表 2.31 DMA unit B要求一覧(1/4)

チャ	シングル転送		パースト転送			
ネル		信号名	トリガー セレクター		信号名	
	TSPI ch2 受信		[TSEL0CR4] <insel17[2:0]> (注 1)</insel17[2:0]>	TSPI ch2 受信 DMA 要求(注 2)	TSPI2RX_DMA	
0	DMA 要求(注 2)	TSPI2RX_DMA		I ² C ch3 受信 DMA リクエスト (注 3)	I2C3RXDMAREQ	
	TSPI ch2 送信		[TSEL0CR4]	TSPI ch2 送信 DMA 要求(注 2)	TSPI2TX_DMA	
1	DMA 要求(注 2)	TSPI2TX_DMA	<insel18[2:0]> (注 1)</insel18[2:0]>	I ² C ch3 送信 DMA リクエスト (注 3)	I2C3TXDMAREQ	
2	TSPI ch3 受信 DMA 要求(注 2)	TSPI3RX_DMA	-	TSPI ch3 受信 DMA 要求(注 2)	TSPI3RX_DMA	
3	TSPI ch3 送信 DMA 要求(注 2)	TSPI3TX_DMA	-	TSPI ch3 送信 DMA 要求(注 2)	TSPI3TX_DMA	
4	TSPI ch4 受信 DMA 要求(注 4)	TSPI4RX_DMA	-	TSPI ch4 受信 DMA 要求(注 4)	TSPI4RX_DMA	
5	TSPI ch4 送信 DMA 要求(注 4)	TSPI4TX_DMA	-	TSPI ch4 送信 DMA 要求(注 4)	TSPI4TX_DMA	
6	-	-	-	I ² C ch1 受信 DMA リクエスト '(注 2)	I2C1RXDMAREQ	
7	-	-	-	I ² C ch1 送信 DMA リクエスト (注 2)	I2C1TXDMAREQ	
8	-	-	-	I ² C ch2 受信 DMA リクエスト	I2C2RXDMAREQ	
9	-	-	-	I ² C ch2 送信 DMA リクエスト	I2C2TXDMAREQ	
10	UART ch4 受信 DMA 要求	UART4RX_DMAREQ	-	UART ch4 受信 DMA 要求	UART4RX_DMAREQ	
11	UART ch4 送信 DMA 要求	UART4TX_DMAREQ	-	UART ch4 送信 DMA 要求	UART4TX_DMAREQ	
12	UART ch5 受信 DMA 要求	UART5RX_DMAREQ	-	UART ch5 受信 DMA 要求	UART5RX_DMAREQ	
13	UART ch5 送信 DMA 要求	UART5TX_DMAREQ	-	UART ch5 送信 DMA 要求	UART5TX_DMAREQ	
			ITSEL OCDAL	ADC ユニット A 汎用トリガー DMA 要求	ADATRG_DMAREQ	
14	-	-	[TSEL0CR4] <insel19[2:0]> (注 1)</insel19[2:0]>	ADC ユニット A 単独変換 DMA 要求	ADASGL_DMAREQ	
			(/1 1)	ADC ユニット A 連続変換 DMA 要求	ADACNT_DMAREQ	
			T32A ch4 DMA 要求レジスター A1 一致	T32A04DMAREQCMPA1		
15		-	[TSEL0CR5] <insel20[2:0]> (注 1)</insel20[2:0]>	T32A ch4 DMA 要求レジスター C1 一致	T32A04DMAREQCMPC1	
13				T32A ch5 DMA 要求レジスター A1 一致	T32A05DMAREQCMPA1	
				T32A ch5 DMA 要求レジスター C1 一致	T32A05DMAREQCMPC1	
	-		[TSELOCR5] <insel21[2:0]> (注 1)</insel21[2:0]>	T32A ch6 DMA 要求レジスター A1 一致	T32A06DMAREQCMPA1	
16				T32A ch6 DMA 要求レジスター C1 一致	T32A06DMAREQCMPC1	
10				T32A ch7 DMA 要求レジスター A1 一致	T32A07DMAREQCMPA1	
				T32A ch7 DMA 要求レジスター C1 一致	T32A07DMAREQCMPC1	

注1) ch0,ch1,ch14~ch31 はトリガーセレクターで DMA 要求のトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



- 注2) TSPI ch2、ch3、I²C ch1 は M3HL にはありません。
- 注3) I²C ch3 は M3HN/M3HM/M3HL にはありません。
- 注4) TSPI ch4 は M3HN、M3HM、M3HL にはありません。

表 2.32 DMA unit B要求一覧(2/4)

チャ	シン	グル転送		バースト転送	
ネル		信号名	トリガー セレクター		信号名
			[TSEL0CR5]	T32A ch4 DMA 要求レジスターB1 一致	T32A04DMAREQCMPB1
17	-	-	<insel22[2:0]> (注)</insel22[2:0]>	T32A ch5 DMA 要求レジスターB1 一致	T32A05DMAREQCMPB1
			[TSEL0CR5]	T32A ch6 DMA 要求レジスターB1 一致	T32A06DMAREQCMPB1
18	-	-	<insel23[2:0]> (注)</insel23[2:0]>	T32A ch7 DMA 要求レジスターB1 一致	T32A07DMAREQCMPB1
				T32A ch4 DMA 要求キャプチャーA0	T32A04DMAREQCAPA0
				T32A ch4 DMA 要求キャプチャーA1	T32A04DMAREQCAPA1
			ITCEL ACDEL	T32A ch5 DMA 要求キャプチャーA0	T32A05DMAREQCAPA0
19		_	[TSEL0CR6] <insel24[2:0]></insel24[2:0]>	T32A ch5 DMA 要求キャプチャーA1	T32A05DMAREQCAPA1
19	_	-	(注)	T32A ch4 DMA 要求キャプチャーC0	T32A04DMAREQCAPC0
			(12)	T32A ch4 DMA 要求キャプチャーC1	T32A04DMAREQCAPC1
				T32A ch5 DMA 要求キャプチャーC0	T32A05DMAREQCAPC0
				T32A ch5 DMA 要求キャプチャーC1	T32A05DMAREQCAPC1
				T32A ch6 DMA 要求キャプチャーA0	T32A06DMAREQCAPA0
				T32A ch6 DMA 要求キャプチャーA1	T32A06DMAREQCAPA1
			ITSEL OCDEL	T32A ch7 DMA 要求キャプチャーA0	T32A07DMAREQCAPA0
20	_	_	[TSEL0CR6] <insel25[2:0]></insel25[2:0]>	T32A ch7 DMA 要求キャプチャーA1	T32A07DMAREQCAPA1
20			(注)	T32A ch6 DMA 要求キャプチャーC0	T32A06DMAREQCAPC0
			(/	T32A ch6 DMA 要求キャプチャーC1	T32A06DMAREQCAPC1
				T32A ch7 DMA 要求キャプチャーC0	T32A07DMAREQCAPC0
				T32A ch7 DMA 要求キャプチャーC1	T32A07DMAREQCAPC1
			(TOE! 00D0;	T32A ch4 DMA 要求キャプチャーB0	T32A04DMAREQCAPB0
21	_	_	[TSEL0CR6] <insel26[2:0]></insel26[2:0]>	T32A ch4 DMA 要求キャプチャーB1	T32A04DMAREQCAPB1
- 1		_	(注)	T32A ch5 DMA 要求キャプチャーB0	T32A05DMAREQCAPB0
			(<i>')</i>	T32A ch5 DMA 要求キャプチャーB1	T32A05DMAREQCAPB1

注) ch0,ch1,ch14~ch31 はトリガーセレクターで DMA 要求のトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



表 2.33 DMA unit B要求一覧(3/4)

チャ	シン	グル転送	バースト転送		
ネル		信号名	トリガー セレクター		信号名
				T32A ch6 DMA 要求キャ プチャーB0	T32A06DMAREQCAPB0
22	_	_	[TSEL0CR6] <insel27[2:0]></insel27[2:0]>	T32A ch6 DMA 要求キャ プチャーB1	T32A06DMAREQCAPB1
			(注)	T32A ch7 DMA 要求キャ プチャーB0	T32A07DMAREQCAPB0
				T32A ch7 DMA 要求キャ プチャーB1	T32A07DMAREQCAPB1
				DMAC B ch0 転送終了割 り込み	INTDMABTC0
23	_	_	[TSEL0CR7] <insel28[2:0]></insel28[2:0]>	DMAC B ch1 転送終了割 り込み	INTDMABTC1
20			(注)	DMAC B ch6 転送終了割 り込み	INTDMABTC6
				DMAC B ch7 転送終了割 り込み	INTDMABTC7
				DMAC B ch2 転送終了割 り込み	INTDMABTC2
24	_	_	[TSEL0CR7] <insel29[2:0]></insel29[2:0]>	DMAC B ch3 転送終了割 り込み	INTDMABTC3
			(注)	DMAC B ch8 転送終了割 り込み	INTDMABTC8
				DMAC B ch9 転送終了割 り込み	INTDMABTC9
				DMAC B ch4 転送終了割 り込み	INTDMABTC4
25	_	_	[TSEL0CR7] <insel30[2:0]></insel30[2:0]>	DMAC B ch5 転送終了割 り込み	INTDMABTC5
			(注)	DMAC B ch10 転送終了 割り込み	INTDMABTC10
				DMAC B ch11 転送終了 割り込み	INTDMABTC11
			[TSEL0CR7]	DMAC B ch12 転送終了 割り込み	INTDMABTC12
26	_	_	<insel31[2:0]> (注)</insel31[2:0]>	DMAC B ch13 転送終了 割り込み	INTDMABTC13
				DMAC B ch14 送終了割り 込み	INTDMABTC14
27	_	_	[TSEL0CR8] <insel32[2:0]></insel32[2:0]>	DMAC B ch15 転送終了 割り込み	INTDMABTC15
			(注)	DMAC B ch19 転送終了 割り込み	INTDMABTC19
28	_	_	[TSEL0CR8] <insel33[2:0]></insel33[2:0]>	DMAC B ch16 転送終了 割り込み	INTDMABTC16
			(注)	DMAC B ch20 転送終了 割り込み	INTDMABTC20

注) ch0,ch1,ch14~ch31 はトリガーセレクターで DMA 要求のトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



表 2.34 DMA unit B要求一覧(4/4)

チャ	シン	シングル転送		バースト転送		
ネル		信号名	トリガー セレクター		信号名	
29	_	_	[TSEL0CR8] <insel34[2:0]></insel34[2:0]>	DMAC B ch17 転送終了割 り込み	INTDMABTC17	
29	_	_	(注)	DMAC B ch21 転送終了割 り込み	INTDMABTC21	
30			[TSEL0CR8] <insel35[2:0]></insel35[2:0]>	DMAC B ch18 転送終了割 り込み	INTDMABTC18	
30	_		(注)	DMAC B ch22 転送終了割 り込み	INTDMABTC22	
			[TSEL0CR9]	PB1 端子	TRGIN0	
31	_	_	<insel36[2:0]></insel36[2:0]>	PA3 端子	TRGIN1	
			(注)	PN3 端子	TRGIN2	

注) ch0,ch1,ch14~ch31 はトリガーセレクターで DMA 要求のトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



2.8. アドバンストプログラマブルモーター制御回路(A-PMD)

2.8.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

表 2.35 A-PMD 搭載チャネル

	A-PMD 搭載チャネル
製品	(〇:搭載、-:非搭載)
	ch0
M3HQ	0
МЗНР	0
M3HN	0
МЗНМ	0
M3HL	0

2.8.2. 機能端子とポート

機能端子は以下ポートに割り当てられています。

表 2.36 A-PMD 機能端子

チャネ	チャネ 機能端子		信 号 名	ポート	才	一トの製品	対応 (〇:	:あり、一なし	ر)
ル			нун		M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
	XO0	出力	XO0	PJ1	0	0	0	0	0
	YO0	出力	YO0	PJ3	0	0	0	0	0
	ZO0	出力	Z00	PJ5	0	0	0	0	0
A-	UO0	出力	UO0	PJ0	0	0	0	0	0
PMD	VO0	出力	VO0	PJ2	0	0	0	0	0
ch0	WO0	出力	WO0	PJ4	0	0	0	0	0
	PMD0DBG	出力	PMD0DBG	PP6	0	0	0	0	_
	EMG0	入力	EMGI0	PK0	0	0	0	0	0
	OVV0	入力	OVVI0	PK1	0	0	0	0	0

2.8.3. DMA 要求

アドバンストプログラマブルモーター制御回路は、以下の表に示す DMA 要求があります。

表 2.37 A-PMD DMA要求

			トリガー	DMA 要求チャネル			L
チャネル	要求	信号名	セレクター		UNIT	シングル 転送	バースト 転送
ch0	A-PMD ch0 PWM 割り込み	INTPMD0	_	14	Α	_	0

注) ○:対応、一:非対応



2.8.4. その他接続

アドバンストプログラマブルモーター制御回路は、下記表のように内部で周辺機能と接続されている 信号があります。

入力信号 チャネル 入出力 機能入力 信号名 周辺機能 信号名 OVV 状態信号 PMD 保護用の ADACP0L_N ADACMP0L N (AD 監視機能 0) 監視機能 0 出力 OVV 状態信号 PMD 保護用の ADACMP1L N ADACP1L N (AD 監視機能 1) 監視機能1出力 ADC ADC 変換終了割り込 ADC 変換終了割り込み INTADAPDA **INTADAPDA** ユニット A み A (PMD0DBG) ADC 変換終了割り込 ADC 変換終了割り込み **INTADAPDB INTADAPDB** み B (PMD0DBG) В ch0 入力 ADC 変換中フラグ **ADABUSY** ADC 変換中フラグ **ADABUSY** (PMD0DBG) 転流トリガー エンコーダー入力割り込み INTENC00 INTENC00 (ENC 位置検出同期) A-ENC ch0 転流トリガー **ENCOCTRGO** 転流トリガー出力 **ENCOCTRGO** (ENC MCMP 同期) T32A ch3 転流トリガー T32A タイマーレジスターA0 T32A03TRGOUTCMPA0 PMD0TMR (汎用タイマー同期) ch3 一致トリガー

表 2.38 A-PMD 内部接続仕様:入力

表 2.39 A-PMD 内部接続仕様:出力

7.40	7 du ±	144 Ab 11 1			出力先		
チャネル 入出力 		機能出力	信号名	周辺機能		信号名	
		ADC 同期サンプリング出力 0	PMD0TRG0		PMD トリガー0	PMDTRG0	
		ADC 同期サンプリング出力 1	PMD0TRG1		PMD トリガー1	PMDTRG1	
		ADC 同期サンプリング出力 2	PMD0TRG2	ADC	PMD トリガー2	PMDTRG2	
ch0		出力	ADC 同期サンプリング出力 3	PMD0TRG3	ユニット A	PMD トリガー3	PMDTRG3
0110	щи	ADC 同期サンプリング出力 4	PMD0TRG4		PMD トリガー4	PMDTRG4	
			ADC 同期サンプリング出力 5	PMD0TRG5		PMD トリガー5	PMDTRG5
		エンコーダー入力用 PWM 信号	PMD0PWMON	A-ENC ch0	サンプリング用の PWM 信号	ENC0PWMON	

2.8.5. PMD0DBG 使用時の追加設定

[PMDxDBGOUTCR]でデバッグ出力を設定することができますが、デバッグモード選択でADC変換タイミングモニター(<DBGMD[1:0]>=00)を設定する場合は、同時に下記レジスターを設定してください。

表 2.40 ADCモード設定レジスター3の設定値

レジスター名	値	アドレス(Base+)
[ADxMOD3] <mod3[31:0]></mod3[31:0]>	0x0000001	0x001C



2.9. アドバンストエンコーダー入力回路(A-ENC)

2.9.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

表 2.41 A-ENC 搭載チャネル

製品	A-ENC 搭載チャネル (〇:搭載、- :非搭載)
Te Chin	ch0
M3HQ	0
M3HP	0
M3HN	0
МЗНМ	0
M3HL	0

2.9.2. 機能端子とポート

機能端子は以下ポートに割り当てられています。

表 2.42 A-ENC 機能端子

チャネ	機能端子		(信号名)	ポート	ポー	トの製品対	応 (O:対	 応、-:非対	応)
ル					M3HQ	МЗНР	M3HN	МЗНМ	M3HL
	ENC0A	入力	ENC0A	PA0	0	0	0	0	0
A-ENC ch0	ENC0B	入力	ENC0B	PA1	0	0	0	0	0
5,10	ENC0Z	入力	ENC0Z	PA2	0	0	0	0	0

2.9.3. 内部信号接続仕様

2.9.3.1. T32A/A-PMD 接続

アドバンストエンコーダー入力回路は、下記表のように内部で周辺機能と接続されている信号があります。表内の"-"は該当する機能がありません。

表 2.43 A-ENC 内部信号接続仕様:入力

				1 4 5 0	
入出力	機能入力	信号名	周辺機能	入力信号	信号名
7.4	汎用タイマー出力信号	ENC0PSGI	T32A ch5	T32A ch5 タイマーA 出力	T32A05OUTA
入力 	サンプリング用の PWM 信号	ENC0PWMON	A-PMD ch0	エンコーダー入力用 PWM 信号	PMD0PWMON



表 2.44 A-ENC 内部接続仕様:出力

3 111 4	世 たいよ たりガー 出		出力先			
入出力	機能出力	信号名	セレクター	周辺機能		信号名
	A-ENC 分周 パルス信号	ENC0TIMPLS	[TSEL1CR0] <insel1[2:0]> (注)</insel1[2:0]>	T32A ch5	T32A ch5 タイマーA 内部トリガー入力	T32A05TRGINAPHCK
出力	転流トリガー出力	ENC0CTRGO	-	A-PMD	転流トリガー (ENC MCMP 同期)	ENC0CTRGO
	エンコーダー入力 割り込み 0	INTENC00	-	ch0	転流トリガー (ENC 位置検出同期)	INTENC00

注) [TSEL1CR0]<INSEL1[2:0]>はトリガーセレクターで起動トリガーのトリガーソースを選択します。 詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



2.10. 12 ビットアナログデジタルコンバーター(ADC)

2.10.1. 搭載ユニット

製品毎の搭載ユニットを下記表に示します。

表 2.45 ADC 搭載ユニット

製品	ADC 搭載ユニット (〇:搭載、- :非搭載) ユニット A
M3HQ	0
МЗНР	0
M3HN	0
МЗНМ	0
M3HL	0

2.10.2. 機能端子とポート

機能端子は以下の表のポートに割り当てられています。

製品により機能端子がないチャネルもあります。

表 2.46 ADC 機能端子とポート

7 + 7 1. + 11	機能端子	0	ポートの製品		対応 (0:8	あり、一なし	•)
入力チャネル	(信号名)	ポート	M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
ch0	AINA00	PD0	0	0	0	0	0
ch1	AINA01	PD1	0	0	0	0	0
ch2	AINA02	PD2	0	0	0	0	0
ch3	AINA03	PD3	0	0	0	_	_
ch4	AINA04	PE0	0	0	0	0	0
ch5	AINA05	PE1	0	0	0	0	0
ch6	AINA06	PE2	0	0	0	0	0
ch7	AINA07	PE3	0	0	0	0	0
ch8	AINA08	PE4	0	0	0	0	0
ch9	AINA09	PE5	0	0	0	0	0
ch10	AINA10	PE6	0	0	0	0	0
ch11	AINA11	PF0	0	0	0	_	_
ch12	AINA12	PF1	0	0	0	_	_
ch13	AINA13	PF2	0	0	_	_	_
ch14	AINA14	PF3	0	0	_	_	_
ch15	AINA15	PF4	0	0	_	_	_
ch16	AINA16	PF5	0	0	_	_	_
ch17	AINA17	PF6	0	0	_	_	_
ch18	AINA18	PF7	0	0	_	_	_
ch19	AINA19	PD4	0	_	_	_	_
ch20	AINA20	PD5	0	_	_	_	_
ch21	AINA21	DAC0	0	0	0	0	0

注) ch21 を使用する場合は,DAC0 端子はオープンにしてください。



2.10.3. ADC 用変換クロック

12 ビットアナログデジタルコンバーターは、AD コンバーター用変換クロックに以下の表に示すクロックが使用されます。

表 2.47 ADC 用変換クロック

クロック
ADCLK

2.10.4. モード設定レジスター2 の設定値

モード設定レジスター2 ([ADxMOD2])の設定値については、以下の表の値を必ず設定してください。

表 2.48 ADCモード設定レジスター2の設定値

レジスター名	値
[ADxMOD2] <mod2[31:0]></mod2[31:0]>	0x00000300

2.10.5. DMA 要求

12 ビットアナログデジタルコンバーターは、以下の表に示す DMA 要求があります。

表 2.49 ADC DMA要求

		トリガー			DMA 星	要求チャネル	L	
チャネル	要求	信号名	セレクター		UNIT	シングル 転送	バースト 転送	
	ADC ユニット A 汎用トリガー DMA 要求	ADATRG_DMAREQ	[TSEL0CR4] <insel19[2:0]> (注 1)</insel19[2:0]>	ITCEL ACD 41			_	0
ADC	ADC ユニット A 単独変換 DMA 要求	ADASGL_DMAREQ		14	В	_	0	
	ADC ユニット A 連続変換 DMA 要求	ADACNT_DMAREQ	(/_ 1)			1	0	

注1) *[TSELOCR4]*<INSEL19[2:0]>はトリガーセレクターで起動トリガーのトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。

注2) ○:対応、一:非対応



2.10.6. 内部信号接続仕様

2.10.6.1. 起動トリガー接続仕様

12 ビットアナログデジタルコンバーターには、トリガー信号による AD 変換機能があります。

下記表のトリガーセレクター欄にレジスター名のある入力トリガー信号は、トリガーセレクターで使用する入力トリガーを選択してください。表内の"-"は該当する機能がありません。

表 2.50 ADC 起動トリガー接続仕様

接続先		起動トリガー	
(信号名)	トリガー	入力トリガー信号	
	セレクター	74551 555 III 3	信号名
PMDTRG0	-	PMD トリガー0	PMD0TRG0
PMDTRG1	-	PMD トリガー1	PMD0TRG1
PMDTRG2	-	PMD トリガー2	PMD0TRG2
PMDTRG3	-	PMD トリガー3	PMD0TRG3
PMDTRG4	-	PMD トリガー4	PMD0TRG4
PMDTRG5	-	PMD トリガー5	PMD0TRG5
		PB1 端子	TRGIN0
		PA3 端子	TRGIN1
PMDTRG6	[TSEL0CR9] <insel37[2:0]></insel37[2:0]>	PN3 端子	TRGIN2
PMDTRG6	< NSEL3/[2.0]> (注)	T32A ch7 タイマーレジスターA1 一致トリガー	T32A07TRGOUTCMPA1
	(/	T32A ch7 タイマーレジスターB1 一致トリガー	T32A07TRGOUTCMPB1
		T32A ch7 タイマーレジスターC1 一致トリガー	T32A07TRGOUTCMPC1
PMDTRG7	-	-	-
PMDTRG8	-	-	-
PMDTRG9	-	-	-
PMDTRG10	-	-	-
PMDTRG11	-	-	-
		PB1 端子	TRGIN0
		PA3 端子	TRGIN1
ADATRGIN	[TSEL0CR9] <insel38[2:0]></insel38[2:0]>	PN3 端子	TRGIN2
ADATKGIN	< NSEL30[2.0]> (注)	T32A ch7 タイマーレジスターA1 一致トリガー	T32A07TRGOUTCMPA1
	(,	T32A ch7 タイマーレジスターB1 一致トリガー	T32A07TRGOUTCMPB1
		T32A ch7 タイマーレジスターC1 一致トリガー	T32A07TRGOUTCMPC1

注) **[TSELOCR9]**<INSELm[2:0]>はトリガーセレクターで起動トリガーのトリガーソースを選択します。 詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



2.10.6.2. T32A/A-PMD 接続

12 ビットアナログデジタルコンバーターは、その他、下記表のように内部で周辺機能と接続されている信号があります。表内の"-"は該当する機能がありません。

表 2.51 ADC 内部接続仕様:出力

7 UL-	148 AP. LJ -L	是日夕	トリガー		U - #		
入出力	機能出力	信节名	信号名 セレクター		出力先	信号名	
	ADC ユニットA 汎用トリガー割り込み	INTADATRG					
	ADC ユニット A 単独変換割り込み	INTADASGL	[TSEL1CR1] <insel7[2:0]> (注)</insel7[2:0]>	[TSEL1CR1]			
	ADC ユニット A 連続変換割り込み	INTADACNT			T32A	タイマーA ch7	T32A07TRGINAPCK
出力	ADC ユニット A 監視 0 割り込み	INTADACP0					
	ADC ユニット A 監視 1 割り込み	INTADACP1					
	PMD 保護用の	ADACP0L N	_		OVV状態信号	ADACMP0L N	
	監視機能 0 出力	ADACFUL_N	-	A-PMD	(AD監視機能0)	ADACINIFUL_IN	
	PMD 保護用の	ADACD11 N		ch0	OVV状態信号	ADACMD11 N	
	監視機能1出力	ADACP1L_N	-		(AD監視機能1)	ADACMP1L_N	

注) **[TSEL1CR1]**<INSEL7[2:0]>はトリガーセレクターで起動トリガーのトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



2.11. 8 ビットデジタルアナログコンバーター(DAC)

2.11.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

表 2.52 DAC 搭載チャネル

製品	DAC 搭載チャネル (〇:搭載、- :非搭載)		
	ch0	ch1	
M3HQ	0	0	
МЗНР	0	0	
мзни	0	0	
МЗНМ	0	0	
M3HL	0	0	

2.11.2. 機能端子とポート

機能端子は以下ポートに割り当てられています。

表 2.53 DAC 機能端子とポート

チャネル	機能端子	ポート	ポートの製品対応 (〇:対応、-:非対応)				
	(信号名)		M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
DAC ch0	DAC0	PG0	0	0	0	0	0
DAC ch1	DAC1	PG1	0	0	0	0	0

VREFH は AVDD5、VREFL は AVSS に接続されています。



2.12. コンパレーター(COMP)

2.12.1. 搭載一覧

製品毎の搭載チャネルを下記表に示します。

表 2.54 コンパレーター 搭載チャネル

製品	DAC 搭載チャネル (〇:搭載、- :非搭載) ch0
M3HQ	0
МЗНР	0
M3HN	0
МЗНМ	0
M3HL	0

表 2.55 コンパレーターの入力と出力

信号		接続先	ポ	心)			
		3349670	M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
AINA00	入力	AINA00(ADC)	0	0	0	0	0
AINA01	入力	AINA01(ADC)	0	0	0	0	0
DAC0(VREFC)	入力	DAC ch0	0	0	0	0	0
COMP 出力	出力	CMPA(A-PMD)	0	0	0	0	0

2.13. 電圧検知回路(LVD)

2.13.1. 搭載一覧

製品毎の搭載一覧を下記表に示します。

表 2.56 LVD 搭載一覧

製品	LVD搭載 (○:搭載、- :非搭載)
M3HQ	0
M3HP	0
M3HN	0
МЗНМ	0
M3HL	0



2.13.2. 検知対象電源

電圧検知回路は以下の表の電源をモニターします。

表 2.57 LVD 検知対象電源

検知対象電源	電源名
デジタル用電源端子	DVDD5A, DVDD5B

2.14. 32 ビットタイマーイベントカウンター(T32A)

2.14.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

表 2.58 T32A 搭載チャネル

製品	T32A チャネル (〇:搭載、- :非搭載)							
4× HH	ch0	ch1	ch2	ch3	ch4	ch5	ch6	ch7
M3HQ	0	0	0	0	0	0	0	0
МЗНР	0	0	0	0	0	0	0	0
M3HN	0	0	0	0	0	0	0	0
МЗНМ	0	0	0	0	0	0	0	0
M3HL	0	0	0	0	0	0	0	0



2.14.2. 機能端子とポート

機能端子は以下の表のポートに割り当てられています。

複数に割り当てられている同一機能端子は排他的に使用してください。

製品により機能端子がないチャネルもあります。

表 2.59 T32A 機能端子とポート(1/3)

エレショ	機能提了/房具/	5 \	ポート	1	ポートの製品対応 (O:あり、一なし)					
チャネル	機能端子(信号4	6)	ルート	M3HQ	M3HP	мзни	МЗНМ	M3HL		
	T32A00OUTA	出力	PA0 / PM0	0/0	0/0	0/0	0/0	0/0		
	T32A00OUTB	出力	PA3 / PM3	0/0	0/0	0/0	0/-	0/-		
	T32A00OUTC	出力	PA0 / PM0	0/0	0/0	0/0	0/0	0/0		
	T32A00INA0	入力	PA1 / PM1	0/0	0/0	0/0	0/0	0/-		
T32A ch0	T32A00INA1	入力	PA2 / PM2	0/0	0/0	0/0	0/0	0/-		
	T32A00INB0	入力	PA4 / PM4	0/0	0/0	0/0	0/-	-/-		
	T32A00INB1	入力	PA5 / PM5	0/0	0/0	0/0	0/-	-/-		
	T32A00INC0	入力	PA1 / PM1	0/0	0/0	0/0	0/0	0/-		
	T32A00INC1	入力	PA2 / PM2	0/0	0/0	0/0	0/0	0/-		
	T32A01OUTA	出力	PB0 / PP0	0/0	0/0	0/0	0/0	0/-		
	T32A01OUTB	出力	PB3	0	0	0	0	0		
	T32A01OUTC	出力	PB0 / PP0	0/0	0/0	0/0	0/0	0/-		
	T32A01INA0	入力	PB1 / PP1	0/0	0/0	0/0	0/0	0/-		
T32A ch1	T32A01INA1	入力	PB2 / PP2	0/0	0/0	0/0	0/0	-/-		
	T32A01INB0	入力	PB4	0	0	0	0	_		
	T32A01INB1	入力	PB5	0	0	0	_	_		
	T32A01INC0	入力	PB1 / PP1	0/0	0/0	0/0	0/0	0/-		
	T32A01INC1	入力	PB2 / PP2	0/0	0/0	0/0	0/0	0/-		



表 2.60 T32A 機能信号とポート(2/3)

				ポートの製品対応 (O:あり、ーなし)					
チャネル	機能端子(信号	(名)	ポート	不- M3HQ	ートの製品図 M3HP	可心 (O:ð M3HN	あり、一なし M3HM	M3HL	
	T32A02OUTA	出力	PC0 / PR0	0/0	0/0	0/0	0/-	0/-	
	T32A02OUTB	出力	PC3	0	0	0	0	0	
	T32A02OUTC	出力	PC0 / PR0	0/0	0/0	0/0	0/-	0/-	
	T32A02INA0	入力	PC1 / PR1	0/0	0/0	0/0	0/-	0/-	
T32A ch2	T32A02INA0	入力	PC2 / PR2	0/0	0/0	0/0	0/-	-/-	
132A GIIZ	T32A02INA1	入力	PC4	0	0	0	0	0	
	T32A02INB1	入力	PC5	0	0	0	0	_	
	T32A02INC0	入力	PC1 / PR1	0/0	0/0	0/0	0/-	0/-	
	T32A02INC0	入力	PC2 / PR2	0/0	0/0	0/0	0/-	-/-	
	T32A03INC1	出力	PJ0	0/0	0	0	0	0	
	T32A03OUTB	出力	PJ3	0	0	0	0	0	
	T32A03OUTC	出力	PJ0	0	0	0	0	0	
	T32A03INA0	入力	PJ1	0	0	0	0	0	
T32A ch3	T32A03INA1	入力	PJ2	0	0	0	0	0	
1327 013	T32A03INA1	入力	PJ4	0	0	0	0	0	
	T32A03INB1	入力	PJ5	0	0	0	0	0	
	T32A03INC0	入力	PJ1	0	0	0	0	0	
	T32A03INC1	入力	PJ2	0	0	0	0	0	
	T32A04OUTA	出力	PK2	0	0	0	0	0	
	T32A04OUTB	出力	PK5	0	0	0	0	0	
	T32A04OUTC	出力	PK2	0	0	0	0	0	
	T32A04INA0	入力	PK3	0	0	0	0	0	
T32A ch4	T32A04INA1	入力	PK4	0	0	0	0	0	
102710111	T32A04INB0	入力	PK6	0	0	0	0	0	
	T32A04INB1	入力	PK7	0	0	0	0	_	
	T32A04INC0	入力	PK3	0	0	0	0	0	
	T32A04INC1	入力	PK4	0	0	0	0	0	
	T32A05OUTA	出力	PN0	0	0	0	0	_	
	T32A05OUTB	出力	PN3	0	0	0	0	0	
	T32A05OUTC	出力	PN0	0	0	0	0	0	
	T32A05INA0	入力	PN1	0	0	0	0	0	
T32A ch5	T32A05INA1	入力	PN2	0	0	0	0	0	
	T32A05INB0	入力	PN4	0	0	0	0	_	
	T32A05INB1	入力	PN5	0	0	0	_	_	
	T32A05INC0	入力	PN1	0	0	0	0	0	
	T32A05INC1	入力	PN2	0	0	0	0	0	



チャネル	機能端子(信号:	ጃ)	ポート	ポートの製品対応 (〇:あり、一なし)					
7 (1170			1	M3HQ	МЗНР	M3HN	МЗНМ	M3HL	
	T32A06OUTA	出力	PL5/PT5	0/0	0/-	0/-	-/-	-/-	
	T32A06OUTB	出力	PL2/PT2	0/0	0/0	0/-	0/-	0/-	
	T32A06OUTC	出力	PL5/PT5	0/0	0/-	0/-	-/-	-/-	
T32A ch6	T32A06INA0	入力	PL6/PT6	0/0	0/-	0/-	-/-	-/-	
	T32A06INA1	入力	PL7/PT7	0/0	0/-	-/-	-/-	-/-	
	T32A06INB0	入力	PL3/PT3	0/0	0/0	0/-	0/-	0/-	
	T32A06INB1	入力	PL4/PT4	0/0	0/-	0/-	0/-	0/-	
	T32A06INC0	入力	PL6/PT6	0/0	0/-	0/-	-/-	-/-	
	T32A06INC1	入力	PL7/PT7	0/0	0/-	-/-	-/-	-/-	
	T32A07OUTA	出力	PG2	0	0	_	_	_	
	T32A07OUTB	出力	PG5	0	0	_	_	_	
	T32A07OUTC	出力	PG2	0	0	_	_	_	
	T32A07INA0	入力	PG3	0	0	_	_	_	
T32A ch7	T32A07INA1	入力	PG4	0	0	_	_	_	
	T32A07INB0	入力	PG6	0	0	_	_	_	
	T32A07INB1	入力	PG7	0	0	_	_	_	
	T32A07INC0	入力	PG3	0	0	_	_	_	
	T32A07INC1	入力	PG4	0	0	_	_	_	

表 2.61 T32A 機能信号とポート(3/3)

2.14.3. プリスケーラー用クロック

32 ビットタイマーイベントカウンターは、プリスケーラー用クロックに以下の表に示すクロックが使用されます。

表 2.62 T32A プリスケーラー用クロック



2.14.4. 内部信号接続仕様

32 ビットタイマーイベントカウンターは、以下の表に示す信号が接続されます。

下記表のトリガーセレクター欄にレジスター名のある入力トリガー信号は、トリガーソースで使用する入力トリガーを選択してください。



2.14.4.1. キャプチャートリガー信号接続仕様

表 2.63 T32A キャプチャートリガー信号接続仕様(1/4)

		チャネル		トリガーソース	ース		
	タイマ	キャプチャートリガー 入力信号名	トリガー セレクター	入力トリガー信号	信号名		
		T32A00TRGINAPHCK (他タイマー出力)	-	-	-		
				PB1 端子	TRGIN0		
	Α	T32A00TRGINAPCK (内部トリガー入力)	[TSEL0CR12]	PA3 端子	TRGIN1		
	,,		<insel50[2:0]></insel50[2:0]>	PN3 端子	TRGIN2		
		(1141)/3 /(/3)	(注)	UART ch0 送信完了トリガー	UART0TXTRG		
				UART ch0 受信完了トリガー	UART0RXTRG		
		T32A00TRGINBPHCK (他タイマー出力)	T32A ch0 タイマ-	− A 出力	T32A00OUTA		
T32A				T32A ch0 タイマーレジスターA0 一致トリガー	T32A00TRGOUTCMPA0		
ch0	В	T32A00TRGINBPCK	[TSEL0CR12] <insel51[2:0]></insel51[2:0]>	T32A ch0 タイマーレジスターA1 一致トリガー	T32A00TRGOUTCMPA1		
		(内部トリガー入力)	(注)	T32A ch0 タイマーA オーバーフロートリガー	T32A00TRGOUTOFA		
				T32A ch0 タイマーA アンダーフロートリガー	T32A00TRGOUTUFA		
		T32A00TRGINCPHCK (他タイマー出力)	-	-	-		
				T32A ch7 タイマーレジスターC0 一致トリガー	T32A07TRGOUTCMPC0		
	С	T32A00TRGINCPCK	[TSELOCR13]	T32A ch7 タイマーレジスターC1 一致トリガー	T32A07TRGOUTCMPC1		
		(内部トリガー入力)	<insel52[2:0]> (注)</insel52[2:0]>	T32A ch7 タイマーC オーバーフロートリガー	T32A07TRGOUTOFC		
				T32A ch7 タイマーC アンダーフロートリガー	T32A07TRGOUTUFC		
		T32A01TRGINAPHCK (他タイマー出力)	-	-	-		
				PB1 端子	TRGIN0		
				PA3 端子	TRGIN1		
	Α	T32A01TRGINAPCK	[TSEL0CR13] <insel53[2:0]></insel53[2:0]>	PN3 端子	TRGIN2		
		(内部トリガー入力)	(注)	UART ch1 送信完了トリガー	UART1TXTRG		
				UART ch1 受信完了トリガー	UART1RXTRG		
				I ² C ch0 送受信割り込み	INTI2C0		
T32A		T32A01TRGINBPHCK (他タイマー出力)	T32A ch1 タイマ-	-A 出力	T32A01OUTA		
ch1				T32A ch1 タイマーレジスターA0 一致トリガー	T32A01TRGOUTCMPA0		
	В	T32A01TRGINBPCK	[TSEL0CR13] <insel54[2:0]></insel54[2:0]>	T32A ch1 タイマーレジスターA1 一致トリガー	T32A01TRGOUTCMPA1		
		(内部トリガー入力)	(注)	T32A ch1 タイマーA オーバーフロートリガー	T32A01TRGOUTOFA		
				T32A ch1 タイマーA アンダーフロートリガー	T32A01TRGOUTUFA		
		T32A01TRGINCPHCK (他タイマー出力)		T32A ch0 タイマーC 出力	T32A00OUTC		
	_			T32A ch0 タイマーレジスターC0 一致トリガー	T32A00TRGOUTCMPC0		
	С	T32A01TRGINCPCK	[TSEL0CR13] <insel55[2:0]></insel55[2:0]>	T32A ch0 タイマーレジスターC1 一致トリガー	T32A00TRGOUTCMPC1		
		(内部トリガー入力)	(注)	T32A ch0 タイマーC オーバーフロートリガー	T32A00TRGOUTOFC		
				T32A ch0 タイマーC アンダーフロートリガー	T32A00TRGOUTUFC		

注) [TSELOCRn] < INSELm[2:0] > はトリガーセレクターで内部トリガーのトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



表 2.64 T32A キャプチャートリガー信号接続仕様(2/4)

		チャネル		トリガーソース	
	タイマー	キャプチャートリガー入力 信号名	トリガーセレクター	入力トリガー信号	信号名
		T32A02TRGINAPHCK (他タイマー出力)	-	-	-
				PB1 端子	TRGIN0
				PA3 端子	TRGIN1
				PN3 端子	TRGIN2
	Α	T32A02TRGINAPCK	[TSEL0CR14]	UART ch2 送信完了トリガー	UART2TXTRG
		(内部トリガー入力)	<insel56[2:0]> (注 1)</insel56[2:0]>	UART ch2 受信完了トリガー	UART2RXTRG
			(— <i>)</i>	TSPI ch0 送信完了トリガー	TSPI0TXEND
				TSPI ch0 受信完了トリガー	TSPI0RXEND
				I ² C ch1 送受信割り込み	INTI2C1
T32A ch2		T32A02TRGINBPHCK (他タイマー出力)	T32A ch2 タイマー	A 出力	T32A02OUTA
				T32A ch2 タイマーレジスターA0 一致トリガー	T32A02TRGOUTCMPA0
	В	T32A02TRGINBPCK (内部トリガー入力)	[TSEL0CR14] <insel57[2:0]> (注 1)</insel57[2:0]>	T32A ch2 タイマーレジスターA1 一致トリガー	T32A02TRGOUTCMPA1
				T32A ch2 タイマーA オーバーフロートリガー	T32A02TRGOUTOFA
				T32A ch2 タイマーA アンダーフロートリガー	T32A02TRGOUTUFA
		T32A02TRGINCPHCK (他タイマー出力)	-	-	-
				T32A ch1 タイマーレジスターC0 一致トリガー	T32A01TRGOUTCMPC0
	С	T32A02TRGINCPCK	[TSEL0CR14]	T32A ch1 タイマーレジスターC1 一致トリガー	T32A01TRGOUTCMPC1
		(内部トリガー入力)	<insel58[2:0]> (注 1)</insel58[2:0]>	T32A ch1タイマーC オーバーフロートリガー	T32A01TRGOUTOFC
				T32A ch1タイマーC アンダーフロートリガー	T32A01TRGOUTUFC
		T32A03TRGINAPHCK (他タイマー出力)	-	-	-
		,		PB1 端子	TRGIN0
				PA3 端子	TRGIN1
	Α		[TSEL0CR14]	PN3 端子	TRGIN2
	^	T32A03TRGINAPCK	<insel59[2:0]></insel59[2:0]>	UART ch3 送信完了トリガー	UART3TXTRG
		(内部トリガー入力)	(注 1)	UART ch3 受信完了トリガー	UART3RXTRG
				TSPI ch1 送信完了信号(注 2)	TSPI1TXEND
				TSPI ch1 受信完了信号(注 2)	TSPI1RXEND
T32A		T32A03TRGINBPHCK		I ² C ch2 送受信割り込み	INTI2C2
ch3		(他タイマー出力)	T32A ch3 タイマー	A 出力	T32A03OUTA
	В		[TSEL0CR15]	T32A ch3 タイマーレジスターA0 一致トリガー	T32A03TRGOUTCMPA0
		T32A03TRGINBPCK	<insel60[2:0]></insel60[2:0]>	T32A ch3 タイマーレジスターA1 一致トリガー	T32A03TRGOUTCMPA1
		(内部トリガー入力)	(注)	T32A ch3 タイマーA オーバーフロートリガー	T32A03TRGOUTOFA
		T32A03TRGINCPHCK		T32A ch3 タイマーA アンダーフロートリガー	T32A03TRGOUTUFA
		(他タイマー出力)	T32A ch2 タイマー		T32A02OUTC
	С		[TSEL0CR15]	T32A ch2 タイマーレジスターC0 一致トリガー	T32A02TRGOUTCMPC0
		T32A03TRGINCPCK	<insel61[2:0]></insel61[2:0]>	T32A ch2 タイマーレジスターC1 一致トリガー	T32A02TRGOUTCMPC1
		(内部トリガー入力) 	(注 1)	T32A ch2 タイマーC オーバーフロートリガー	T32A02TRGOUTOFC
				T32A ch2 タイマーC アンダーフロートリガー	T32A02TRGOUTUFC

注 1) **[TSELOCRn]**<INSELm[2:0]>はトリガーセレクターで内部トリガーのトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。

注 2) TSPIch1 は、M3HL にはありません。



表 2.65 T32A キャプチャートリガー信号接続仕様(3/4)

		チャネル	トリガーソース					
	タイマ	キャプチャートリガー	トリガーセレクター	入力トリガー信号	岩口 夕			
	_	入力信号名 T32A04TRGINAPHCK			信号名			
		(他タイマー出力)	-	-	-			
		(,,		PB1 端子	TRGIN0			
				PA3 端子	TRGIN1			
		T32A04TRGINAPCK		PN3 端子	TRGIN2			
	Α		[TSELOCR15]	UART ch4 送信完了トリガー	UART4TXTRG			
		(内部トリガー入力)	<insel62[2:0]> (注 1)</insel62[2:0]>	UART ch4 受信完了トリガー	UART4RXTRG			
			(/= ./	TSPI ch2 送信完了信号(注 2)	TSPI2TXEND			
				TSPI ch2 受信完了信号(注 2)	TSPI2RXEND			
				I ² C ch3 送受信割り込み (注 3)	INTI2C3			
T32A ch4	В	T32A04TRGINBPHCK (他タイマー出力)	T32A ch4 タイマー/	A 出力	T32A04OUTA			
			(TOEL 00D45)	T32A ch4 タイマーレジスターA0 一致トリガー	T32A04TRGOUTCMPA0			
	В	T32A04TRGINBPCK (内部トリガー入力)	[TSEL0CR15] <insel63[2:0]></insel63[2:0]>	T32A ch4 タイマーレジスターA1 一致トリガー	T32A04TRGOUTCMPA1			
			(注 1)	T32A ch4 タイマーA オーバーフロートリガー	T32A04TRGOUTOFA			
			(/	T32A ch4 タイマーA アンダーフロートリガー	T32A04TRGOUTUFA			
		T32A04TRGINCPHCK (他タイマー出力)		-				
	0		(TOEL 4000)	T32A ch3 タイマーレジスターC0 一致トリガー	T32A03TRGOUTCMPC0			
	С	T32A04TRGINCPCK	[TSEL1CR0] <insel0[2:0]></insel0[2:0]>	T32A ch3 タイマーレジスターC1 一致トリガー	T32A03TRGOUTCMPC1			
		(内部トリガー入力)	(注 1)	T32A ch3 タイマーC オーバーフロートリガー	T32A03TRGOUTOFC			
			(/	T32A ch3 タイマーC アンダーフロートリガー	T32A03TRGOUTUFC			
		T32A05TRGINAPHCK (他タイマー出力)	-	-	-			
				PB1 端子	TRGIN0			
				PA3 端子	TRGIN1			
	۸		[TCF 40D0]	PN3 端子	TRGIN2			
	Α	T32A05TRGINAPCK	[TSEL1CR0] <insel1[2:0]></insel1[2:0]>	UART ch5 送信完了トリガー	UART5TXTRG			
		(内部トリガー入力)	(注 1)	UART ch5 受信完了トリガー	UART5RXTRG			
			,	TSPI ch3 送信完了信号(注 2)	TSPI3TXEND			
				TSPI ch3 受信完了信号(注 2)	TSPI3RXEND			
T004				A-ENC 分周パルス信号	ENC0TIMPLS			
T32A ch5		T32A05TRGINBPHCK (他タイマー出力)	T32A ch5 タイマー/	A Шカ	T32A05OUTA			
	В		[TSEL1CR0]	T32A ch5 タイマーレジスターA0 一致トリガー	T32A05TRGOUTCMPA0			
	Ь	T32A05TRGINBPCK	<insel2[2:0]></insel2[2:0]>	T32A ch5 タイマーレジスターA1 一致トリガー	T32A05TRGOUTCMPA1			
		(内部トリガー入力)	(注 1)	T32A ch5 タイマーA オーバーフロートリガー	T32A05TRGOUTOFA			
		T32A05TRGINCPHCK		T32A ch5 タイマーA アンダーフロートリガー	T32A05TRGOUTUFA			
		(他タイマー出力)	T32A ch4 タイマー(T32A04OUTC			
			ITSEL 1CD01	T32A ch4 タイマーレジスターC0 一致トリガー	T32A04TRGOUTCMPC0			
	С	T32A05TRGINCPCK	[TSEL1CR0] <insel3[2:0]></insel3[2:0]>	T32A ch4 タイマーレジスターC1 一致トリガー	T32A04TRGOUTCMPC1			
		(内部トリガー入力)	<insel3[2:0]> (注 1)</insel3[2:0]>	T32A ch4 タイマーC オーバーフロートリガー	T32A04TRGOUTOFC			
				T32A ch4 タイマーC アンダーフロートリガー	T32A04TRGOUTUFC			

- 注1) **[TSEL0CRn]**<INSELm[2:0]>, **[TSEL1CRn]**<INSELm[2:0]>はトリガーセレクターで内部トリガーのトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター (TRGSEL)"を参照してください。
- 注2) TSPI ch2、ch3 は M3HL にはありません。
- 注3) I²C ch3 は M3HN,M3HM,M3HL にはありません。



表 2.66 T32A キャプチャートリガー信号接続仕様(4/4)

		チャネル		トリガーソース	
	タイマ	キャプチャートリガー 入力信号名	トリガーセレクター	入力トリガー信号	信号名
		T32A06TRGINAPHCK (他タイマー出力)	-	-	-
		,		PB1 端子	TRGIN0
				PA3 端子	TRGIN1
	Α	T32A06TRGINAPCK (内部トリガー入力)	[TSEL1CR1] <insel4[2:0]></insel4[2:0]>	PN3 端子	TRGIN2
			(注 1)	TSPI ch4 送信完了信号 (注 2)	TSPI4TXEND
			,	TSPI ch4 受信完了信号 (注 2)	TSPI4RXEND
				ELOSC 低速クロック	fs
T32A		T32A06TRGINBPHCK (他タイマー出力)	T32A ch6 タイマー	A 出力	T32A06OUTA
ch6	В		ITSEL ACDAL	T32A ch6 タイマーレジスターA0 一致トリガー	T32A06TRGOUTCMPA0
	Ь	T32A06TRGINBPCK (内部トリガー入力)	[TSEL1CR1] <insel5[2:0]></insel5[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1
			(注 1)	T32A ch6 タイマーA オーバーフロートリガー	T32A06TRGOUTOFA
			, ,	T32A ch6 タイマーA アンダーフロートリガー	T32A06TRGOUTUFA
		T32A06TRGINCPHCK (他タイマー出力)	-	-	-
	С		ITSELACDAL	T32A ch5 タイマーレジスターC0 一致トリガー	T32A05TRGOUTCMPC0
	C	T32A06TRGINCPCK	[TSEL1CR1] <insel6[2:0]> (注 1)</insel6[2:0]>	T32A ch5 タイマーレジスターC1 一致トリガー	T32A05TRGOUTCMPC1
		(内部トリガー入力)		T32A ch5 タイマーC オーバーフロートリガー	T32A05TRGOUTOFC
			, ,	T32A ch5 タイマーC アンダーフロートリガー	T32A05TRGOUTUFC
		T32A07TRGINAPHCK (他タイマー出力)	-	-	-
				PB1 端子	TRGIN0
				PA3 端子	TRGIN1
	^		[TSEL1CR1]	PN3 端子	TRGIN2
	Α	T32A07TRGINAPCK	<pre></pre>	ADC ユニットA汎用トリガー割り込み	INTADATRG
		(内部トリガー入力)	(注 1)	ADC ユニット A 単独変換割り込み	INTADASGL
			,	ADC ユニット A 連続変換割り込み	INTADACNT
				ADC ユニット A 監視 0 割り込み	INTADACP0
				ADC ユニット A 監視 1 割り込み	INTADACP1
T32A ch7		T32A07TRGINBPHCK (他タイマー出力)	T32A ch7 タイマー	A 出力	T32A07OUTA
	В		[TSEL1CR2]	T32A ch7 タイマーレジスターA0 一致トリガー	T32A07TRGOUTCMPA0
	Ь	T32A07TRGINBPCK	<pre></pre>	T32A ch7 タイマーレジスターA1 一致トリガー	T32A07TRGOUTCMPA1
		(内部トリガー入力)	(注 1)	T32A ch7 タイマーA オーバーフロートリガー	T32A07TRGOUTOFA
		TOO A OZTROWNORUSK	, - ,	T32A ch7 タイマーA アンダーフロートリガー	T32A07TRGOUTUFA
		T32A07TRGINCPHCK (他タイマー出力)	T32A ch6 タイマー		T32A06OUTC
	С		ITSEL 1CD21	T32A ch6 タイマーレジスターC0 一致トリガー	T32A06TRGOUTCMPC0
	C	T32A07TRGINCPCK	[TSEL1CR2] <insel9[2:0]></insel9[2:0]>	T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1
		(内部トリガー入力)	(注 1)	T32A ch6 タイマーC オーバーフロートリガー	T32A06TRGOUTOFC
			, ,	T32A ch6 タイマーC アンダーフロートリガー	T32A06TRGOUTUFC

注1) **[TSEL1CRn]**<INSELm[2:0]>はトリガーセレクターで内部トリガーのトリガーソースを選択します。詳細な接続先については、"2.2 トリガーセレクター(TRGSEL)"を参照してください。

注2) TSPI ch4 は M3HN、M3HM、M3HL にはありません。



2.14.4.2. 同期制御接続仕様

32 ビットタイマーイベントカウンターは、以下の表に示すように同じチャネル内でタイマーが同期接続されています。

表 2.67 T32A 同期制御接続仕様(1/2)

		マスタ-	_	スレーブ				
チャネル	タイマー	機能(出力)	信号名	チャネル	タイマー	機能(入力)	信号名	
				ch0	В	同期スタート B	T32A00SYNCSTARTB	
		同期スタート出力 A	T32A00SYNCSTARTOUTA	-1-1	Α	同期スタート A	T32A01SYNCSTARTA	
				ch1	В	同期スタート B	T32A01SYNCSTARTB	
				ch0	В	同期ストップ B	T32A00SYNCSTOPB	
	Α	同期ストップ出力 A	T32A00SYNCSTOPOUTA	ah 1	Α	同期ストップ A	T32A01SYNCSTOPA	
-60				ch1	В	同期ストップ B	T32A01SYNCSTOPB	
ch0				ch0	В	同期リロード B	T32A00SYNCRELOADB	
		同期リロード出力 A	T32A00SYNCRELOADOUTA	ch1	Α	同期リロードA	T32A01SYNCRELOADA	
				Cni	В	同期リロード B	T32A01SYNCRELOADB	
		同期スタート出力 C	T32A00SYNCSTARTOUTC			同期スタート C	T32A01SYNCSTARTC	
	С	同期ストップ出力 С	T32A00SYNCSTOPOUTC	ch1	С	同期ストップ C	T32A01SYNCSTOPC	
		同期リロード出力 C	T32A00SYNCRELOADOUTC	1		同期リロード C	T32A01SYNCRELOADC	
			T32A02SYNCSTARTOUTA	ch2	В	同期スタート B	T32A02SYNCSTARTB	
		同期スタート出力 A		-1-0	Α	同期スタート A	T32A03SYNCSTARTA	
				ch3	В	同期スタート B	T32A03SYNCSTARTB	
				ch2	В	同期ストップ B	T32A02SYNCSTOPB	
	Α	同期ストップ出力 A	T32A02SYNCSTOPOUTA	-1-0	Α	同期ストップ A	T32A03SYNCSTOPA	
-1-0				ch3	В	同期ストップ B	T32A03SYNCSTOPB	
ch2			T32A02SYNCRELOADOUTA	ch2	В	同期リロード B	T32A02SYNCRELOADB	
		同期リロード出力 A		ch3	Α	同期リロードA	T32A03SYNCRELOADA	
					В	同期リロード B	T32A03SYNCSRELOADB	
		同期スタート出力 C	T32A02SYNCSTARTOUTC			同期スタートC	T32A03SYNCSTARTC	
	С	同期ストップ出力 C	T32A02SYNCSTOPOUTC	ch3	С	同期ストップ C	T32A03SYNCSTOPC	
		同期リロード出力 C	T32A02SYNCRELOADOUTC			同期リロード C	T32A03SYNCRELOADC	
				ch4	В	同期スタート B	T32A04SYNCSTARTB	
		同期スタート出力 A	T32A04SYNCSTARTOUTA	-1-5	Α	同期スタート A	T32A05SYNCSTARTA	
				ch5	В	同期スタート B	T32A05SYNCSTARTB	
				ch4	В	同期ストップ B	T32A04SYNCSTOPB	
	Α	同期ストップ出力 A	T32A04SYNCSTOPOUTA	-1-5	Α	同期ストップ A	T32A05SYNCSTOPA	
				ch5	В	同期ストップ B	T32A05SYNCSTOPB	
ch4				ch4	В	同期リロード B	T32A04SYNCRELOADB	
		同期リロード出力 A	T32A04SYNCRELOADOUTA	-l	Α	同期リロードA	T32A05SYNCRELOADA	
				ch5	В	同期リロード B	T32A05SYNCRELOADB	
		同期スタート出力 C	T32A04SYNCSTARTOUTC			同期スタート C	T32A05SYNCSTARTC	
	С	同期ストップ出力 C	T32A04SYNCSTOPOUTC	ch5	С	同期ストップ C	T32A05SYNCSTOPC	
		同期リロード出力 C	T32A04SYNCRELOADOUTC			同期リロード C	T32A05SYNCRELOADC	



表 2.	.68 T32A	、同期制御接続仕様(2/2)
------	----------	----------------

		マスタ-	_	スレーブ			
チャネル	タイマー	機能(出力)	信号名	チャネル	タイマー	機能(入力)	信号名
			T32A06SYNCSTARTOUTA	ch6	タイマーB	同期スタート B	T32A06SYNCSTARTB
		同期スタート出力 A		ch7	タイマーA	同期スタート A	T32A07SYNCSTARTA
					タイマーB	同期スタート B	T32A07SYNCSTARTB
		同期ストップ出力 A	T32A06SYNCSTOPOUTA	ch6	タイマーB	同期ストップ B	T32A06SYNCSTOPB
	Α			ch7	タイマーA	同期ストップ A	T32A07SYNCSTOPA
ch6					タイマーB	同期ストップ B	T32A07SYNCSTOPB
CHO			T32A06SYNCRELOADOUTA	ch6	タイマーB	同期リロード B	T32A06SYNCRELOADB
		同期リロード出力 A		ch7	タイマーA	同期リロード A	T32A07SYNCRELOADA
				CIT	タイマーB	同期リロード B	T32A07SYNCRELOADB
	•	同期スタート出力 C	T32A06SYNCSTARTOUTC			同期スタート C	T32A07SYNCSTARTC
	С	同期ストップ出力 С	T32A06SYNCSTOPOUTC	ch7	タイマーC	同期ストップ С	T32A07SYNCSTOPC
		同期リロード出力 C	T32A06SYNCRELOADOUTC			同期リロードC	T32A07SYNCRELOADC

2.14.5. 製品別パルスカウント対応一覧

32 ビットタイマーイベントカウンターは、以下の表に示すように製品によってパルスカウントの対応が異なります。

表 2.69 T32A 製品別パルスカウント対応一覧

チャネル	M3HQ	M3HP	M3HN	МЗНМ	M3HL				
T32A ch0		2 相パルスカウント							
132A CHU			1 相パルスカウント						
T32A ch1			2 相パルスカウント						
132A CITT			1 相パルスカウント						
T32A ch2		2 相パ	ルスカウント		1相パルスカウント				
132A CHZ		1相パ	ルスカウント		(T32A02INC0 のみ)				
T32A ch3			2 相パルスカウント						
132A GI3			1 相パルスカウント						
T32A ch4			2 相パルスカウント						
132A CH4			1 相パルスカウント						
T32A ch5			2 相パルスカウント						
132A 013			1 相パルスカウント						
T32A ch6	2 相パルスカ	ウント	1相パルスカウント		_				
132A CHO	1 相パルスカ	ウント	(T32A06INC0 のみ)	_					
T32A ch7	2 相パルスカ	ウント		·					
132A CII7	1 相パルスカ	ウント	-	-					



2.14.6. DMA 要求

32 ビットタイマーイベントカウンターは、以下の表に示す DMA 要求があります。

表のトリガーセレクター欄にレジスター名の記載あるものは、トリガーセレクターで使用する要求を 選択してください。

表 2.70 T32A DMA要求(1/3)

			トリガーセレクター		DMA	A 要求チャス	ネル		
チャネル	要求	信号名	(注 2)		UNIT	シングル 転送	バースト 転送		
	T32A ch0 DMA 要求レジスターA1 一致	T32A00DMAREQCMPA1	[TSEL0CR0]	15	Α	_	0		
	T32A ch0 DMA 要求レジスターC1 一致	T32A00DMAREQCMPC1	<insel0[2:0]></insel0[2:0]>	13	A	_	O		
	T32A ch0 DMA 要求レジスターB1 一致	T32A00DMAREQCMPB1	[TSEL0CR0] <insel2[2:0]></insel2[2:0]>	17	Α	_	0		
T32A	T32A ch0 DMA 要求キャプチャーA0	T32A00DMAREQCAPA0							
ch0	T32A ch0 DMA 要求キャプチャーA1	T32A00DMAREQCAPA1	[TSEL0CR1]	[TSEL0CR1]	[TSEL0CR1]	19	A	_	0
	T32A ch0 DMA 要求キャプチャーC0	CO T32A00DMAREQCAPCO <insel4[2:0]></insel4[2:0]>	<insel4[2:0]></insel4[2:0]>	19	_ ^		O		
	T32A ch0 DMA 要求キャプチャーC1	T32A00DMAREQCAPC1							
	T32A ch0 DMA 要求キャプチャーB0	T32A00DMAREQCAPB0	[TSEL0CR1]	21	Α		0		
	T32A ch0 DMA 要求キャプチャーB1	T32A00DMAREQCAPB1	<insel6[2:0]></insel6[2:0]>	> 21	A		O		
	T32A ch1 DMA 要求レジスターA1 一致	T32A01DMAREQCMPA1	[TSEL0CR0]	15	Α	_	0		
	T32A ch1 DMA 要求レジスターC1 一致	T32A01DMAREQCMPC1	<insel0[2:0]></insel0[2:0]>	13	_		O		
	T32A ch1 DMA 要求レジスターB1 一致	T32A01DMAREQCMPB1	[TSEL0CR0] <insel2[2:0]></insel2[2:0]>	17	Α	-	0		
T32A	T32A ch1 DMA 要求キャプチャーA0	T32A01DMAREQCAPA0							
ch1	T32A ch1 DMA 要求キャプチャーA1	T32A01DMAREQCAPA1	[TSEL0CR1]	19	A	_	0		
	T32A ch1 DMA 要求キャプチャーC0	プチャーC0 T32A01DMAREQCAPC0 <insel4[2:0]></insel4[2:0]>	<insel4[2:0]></insel4[2:0]>	19 /	A	_	O		
	T32A ch1 DMA 要求キャプチャーC1	T32A01DMAREQCAPC1							
	T32A ch1 DMA 要求キャプチャーB0	T32A01DMAREQCAPB0	[TSEL0CR1]	21	^		0		
	T32A ch1 DMA 要求キャプチャーB1	T32A01DMAREQCAPB1	<insel6[2:0]></insel6[2:0]>	۷۱	Α		0		

注 1) ○:対応、一:非対応

注 2) [TSELOCRn]<INSELm[2:0]>はトリガーセレクターで起動トリガーのトリガーソースを選択します。詳細な接続先については、"2.2. トリガーセレクター(TRGSEL)"を参照してください。



表 2.71 T32A DMA要求(2/3)

			トリガーセレクター		DMA	要求チャネ	シル
チャネル	要求	信号名	(注 2)		UNIT	シングル 転送	バースト 転送
	T32A ch2 DMA 要求レジスターA1 一致	T32A02DMAREQCMPA1	[TSEL0CR0]	16	Α		0
	T32A ch2 DMA 要求レジスターC1 一致	T32A02DMAREQCMPC1	<insel1[2:0]></insel1[2:0]>	10	_ A	_	O
	T32A ch2 DMA 要求レジスターB1 一致	T32A02DMAREQCMPB1	[TSEL0CR0] <insel3[2:0]></insel3[2:0]>	18	Α	_	0
T32A	T32A ch2 DMA 要求キャプチャーA0	T32A02DMAREQCAPA0					
ch2	T32A ch2 DMA 要求キャプチャーA1	T32A02DMAREQCAPA1	[TSEL0CR1]	20	A	_	0
	T32A ch2 DMA 要求キャプチャーC0	T32A02DMAREQCAPC0	<insel5[2:0]></insel5[2:0]>	20	_ ^	_	O
	T32A ch2 DMA 要求キャプチャーC1	T32A02DMAREQCAPC1					
	T32A ch2 DMA 要求キャプチャーB0	T32A02DMAREQCAPB0	[TSEL0CR1]	22	Α		0
	T32A ch2 DMA 要求キャプチャーB1	T32A02DMAREQCAPB1	<insel7[2:0]></insel7[2:0]>	22	_ A	_	O
	T32A ch3 DMA 要求レジスターA1 一致	T32A03DMAREQCMPA1	[TSEL0CR0]	16	Α		0
	T32A ch3 DMA 要求レジスターC1 一致	T32A03DMAREQCMPC1	<insel1[2:0]></insel1[2:0]>	10	_ A	_	O
	T32A ch3 DMA 要求レジスターB1 一致	T32A03DMAREQCMPB1	[TSEL0CR0] <insel3[2:0]></insel3[2:0]>	18	Α	_	0
T32A	T32A ch3 DMA 要求キャプチャーA0	T32A03DMAREQCAPA0					
ch3	T32A ch3 DMA 要求キャプチャーA1	T32A03DMAREQCAPA1	[TSEL0CR1]	20	_		0
	T32A ch3 DMA 要求キャプチャーC0	T32A03DMAREQCAPC0	<insel5[2:0]></insel5[2:0]>	20	Α	_	O
	T32A ch3 DMA 要求キャプチャーC1	T32A03DMAREQCAPC1					
	T32A ch3 DMA 要求キャプチャーB0	T32A03DMAREQCAPB0	[TSEL0CR1]	22	^		0
	T32A ch3 DMA 要求キャプチャーB1	T32A03DMAREQCAPB1	<insel7[2:0]></insel7[2:0]>	22	Α	_	O
	T32A ch4 DMA 要求レジスターA1 一致	T32A04DMAREQCMPA1	[TSEL0CR5]	15	В		0
	T32A ch4 DMA 要求レジスターC1 一致	T32A04DMAREQCMPC1	<insel20[2:0]></insel20[2:0]>	15	Ь	_	O
	T32A ch4 DMA 要求レジスターB1 一致	T32A04DMAREQCMPB1	[TSEL0CR5] <insel22[2:0]></insel22[2:0]>	17	В	_	0
T32A	T32A ch4 DMA 要求キャプチャーA0	T32A04DMAREQCAPA0					
ch4	T32A ch4 DMA 要求キャプチャーA1	T32A04DMAREQCAPA1	[TSEL0CR6]	19	В		0
	T32A ch4 DMA 要求キャプチャーC0	T32A04DMAREQCAPC0	<insel24[2:0]></insel24[2:0]>	19	В	_	O
	T32A ch4 DMA 要求キャプチャーC1	T32A04DMAREQCAPC1]				
	T32A ch4 DMA 要求キャプチャーB0	T32A04DMAREQCAPB0	[TSEL0CR6]	21	В		
	T32A ch4 DMA 要求キャプチャーB1	T32A04DMAREQCAPB1	<insel26[2:0]></insel26[2:0]>	∠1	В	_	0

注 1) ○:対応、一:非対応

注 2) [TSELOCRn] <INSELm[2:0] >はトリガーセレクターで起動トリガーのトリガーソースを選択します。詳細な接続先については、"2.2. トリガーセレクター(TRGSEL)"を参照してください。



表 2.72 T32A DMA要求(3/3)

			トリガーセレクター		DMA	₹ 要求チャネ		
チャネル	要求	信号名	(注 2)		UNIT	シングル 転送	バースト 転送	
	T32A ch5 DMA 要求レジスターA1 一致	T32A05DMAREQCMPA1	[TSEL0CR5]	15	В		0	
	T32A ch5 DMA 要求レジスターC1 一致	T32A05DMAREQCMPC1	<insel20[2:0]></insel20[2:0]>	13	В		O	
	T32A ch5 DMA 要求レジスターB1 一致	T32A05DMAREQCMPB1	[TSEL0CR5] <insel22[2:0]></insel22[2:0]>	17	В	1	0	
T32A	T32A ch5 DMA 要求キャプチャーA0	T32A05DMAREQCAPA0						
ch5	T32A ch5 DMA 要求キャプチャーA1	T32A05DMAREQCAPA1	[TSEL0CR6]	19	В	_	0	
	T32A ch5 DMA 要求キャプチャーC0	T32A05DMAREQCAPC0	<insel24[2:0]></insel24[2:0]>	19	В	_	O	
	T32A ch5 DMA 要求キャプチャーC1	T32A05DMAREQCAPC1						
	T32A ch5 DMA 要求キャプチャーB0	T32A05DMAREQCAPB0	[TSEL0CR6]	21	В		0	
	T32A ch5 DMA 要求キャプチャーB1	T32A05DMAREQCAPB1	<insel26[2:0]></insel26[2:0]>	∠ 1	В	_	O	
	T32A ch6 DMA 要求レジスターA1 一致	T32A06DMAREQCMPA1	[TSEL0CR5]	16	В		0	
	T32A ch6 DMA 要求レジスターC1 一致	T32A06DMAREQCMPC1	<insel21[2:0]></insel21[2:0]>	10	В	_	O	
	T32A ch6 DMA 要求レジスターB1 一致	T32A06DMAREQCMPB1	[TSEL0CR5] <insel23[2:0]></insel23[2:0]>	18	В	-	0	
T32A	T32A ch6 DMA 要求キャプチャーA0	T32A06DMAREQCAPA0						
ch6	T32A ch6 DMA 要求キャプチャーA1	T32A06DMAREQCAPA1	[TSEL0CR6] <insel25[2:0]></insel25[2:0]>	20	В		0	
	T32A ch6 DMA 要求キャプチャーC0	T32A06DMAREQCAPC0		<insel25[2:0]> 1</insel25[2:0]>	20	В		O
	T32A ch6 DMA 要求キャプチャーC1	T32A06DMAREQCAPC1						
	T32A ch6 DMA 要求キャプチャーB0	T32A06DMAREQCAPB0	[TSEL0CR6]	22	В		0	
	T32A ch6 DMA 要求キャプチャーB1	T32A06DMAREQCAPB1	<insel27[2:0]></insel27[2:0]>	22	В	_	O	
	T32A ch7 DMA 要求レジスターA1 一致	T32A07DMAREQCMPA1	[TSEL0CR5]	16	В	_	0	
	T32A ch7 DMA 要求レジスターC1 一致	T32A07DMAREQCMPC1	<insel21[2:0]></insel21[2:0]>	10	Б		O	
	T32A ch7 DMA 要求レジスターB1 一致	T32A07DMAREQCMPB1	[TSEL0CR5] <insel23[2:0]></insel23[2:0]>	18	В	-	0	
T32A	T32A ch7 DMA 要求キャプチャーA0	T32A07DMAREQCAPA0						
ch7	T32A ch7 DMA 要求キャプチャーA1	T32A07DMAREQCAPA1	[TSEL0CR6]	20	Ь			
	T32A ch7 DMA 要求キャプチャーC0	T32A07DMAREQCAPC0	<insel25[2:0]></insel25[2:0]>		20	В	_	0
	T32A ch7 DMA 要求キャプチャーC1	T32A07DMAREQCAPC1						
	T32A ch7 DMA 要求キャプチャーB0	T32A07DMAREQCAPB0	[TSEL0CR6]	22	В	_		
	T32A ch7 DMA 要求キャプチャーB1	T32A07DMAREQCAPB1	<insel27[2:0]></insel27[2:0]>	22	D		0	

注 1) ○:対応、一:非対応

2.14.7. 非対応割り込み

本製品は毎カウント割り込み(INTT32AxEVRYC)は非対応です。

注 2) [TSELOCRn]<INSELm[2:0]>はトリガーセレクターで起動トリガーのトリガーソースを選択します。詳細な接続先については、"2.2. トリガーセレクター(TRGSEL)"を参照してください。



2.15. リアルタイムクロック(RTC)

2.15.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

表 2.73 RTC 搭載一覧

製品	RTC 搭載 (O:搭載、-:非搭載)
M3HQ	0
M3HP	0
M3HN	0
МЗНМ	0
M3HL	0

2.15.2. 機能端子とポート

機能端子は以下ポートに割り当てられています。

表 2.74 RTC 機能端子とポート

機能端子		ポート	ポ	ペートの製品対	r応 (O:対	応、-:非対応)
(信号名)			M3HQ	МЗНР	M3HN	МЗНМ	M3HL
RTCOUT	出力	PC2	0	0	0	0	_

注) M3Hグループ(2)は、ALARM N端子はありません。

2.15.3. 時計カウントクロック

リアルタイムクロックは、時計カウントクロックに以下の表に示すクロックが使用されます。

表 2.75 RTC 時計カウントクロック

クロック	
fs	



2.16. 非同期シリアル通信回路(UART)

2.16.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

M3H グループ(2)製品に搭載の UART 通最大通信速度は 2.5Mbps です。

表 2.76 UART 搭載チャネル

製品	UART 搭載チャネル (〇:搭載、- :非搭載)						
	Ch0	Ch1	Ch2	Ch3	Ch4	Ch5	
M3HQ	0	0	0	0	0	0	
МЗНР	0	0	0	0	0	0	
M3HN	0	0	0	0	0	0	
МЗНМ	0	0	0	0	0	0	
M3HL	0	0	0	0	0	0	

2.16.2. 機能端子とポート

機能端子は以下の表のポートに割り当てられています。

複数に割り当てられている同一機能端子は排他的に使用してください。

製品により機能端子がないチャネルもあります。



表 2.77 UART 端子信号とポート

	機能端	子		ポートの製品対応 (O:対応、-:非対応			応)	
チャネル	(信号名		ポート	M3HQ	МЗНР	мзни	МЗНМ	M3HL
	UT0TXDA	出力	PA1 / PA2 / PM1 / PM2	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	O/O /-/-
	UT0TXDB	出力	PA0 / PM0	0/0	0/0	0/0	0/0	0/0
UART ch0	UT0RXD	入力	PA2 / PA1 / PM2 / PM1	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /-/-
	UT0CTS_N	入力	PM3 / PM4	0/0	0/0	0/0	-/-	-/-
	UT0RTS_N	出力	PM4 / PM3	0/0	0/0	0/0	-/-	-/-
	UT1TXDA	出力	PJ1 / PJ2 / PK1 / PK2	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0
	UT1TXDB	出力	PJ0 / PK0	0/0	0/0	0/0	0/0	0/0
UART	UT1RXD	入力	PJ2 / PJ1 / PK2 / PK1	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0
ch1	UT1CTS_N	入力	PJ3 / PJ4 / PK3 / PK4	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0
	UT1RTS_N	出力	PJ4 / PJ3 / PK4 / PK3	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0
	UT2TXDA	出力	PB2 / PB3 / PL0 / PL1	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0
	UT2TXDB	出力	-	_	_	_	_	_
UART	UT2RXD	入力	PB3 / PB2 / PL1 / PL0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0 /0/0
ch2	UT2CTS_N	入力	PB4 / PB5 / PL2 / PL3	0/0 /0/0	0/0 /0/0	0/0 /0/0	O/- /O/O	-/- /0/0
	UT2RTS_N	出力	PB5 / PB4 / PL3 / PL2	0/0 /0/0	0/0 /0/0	0/0 /0/0	0/0/ 0/0	-/- /0/0
	UT3TXDA	出力	PA7/ PA6 / PG3 / PG2	0/0 /0/0	0/0 /0/0	O/O /-/-	O/O /-/-	O/O /-/-
	UT3TXDB	出力	PG4	0	0	_	_	-
UART ch3	UT3RXD	入力	PA6/ PA7 / PG2 / PG3	0/0 /0/0	0/0 /0/0	O/O /-/-	O/O /-/-	O/O /-/-
	UT3CTS_N	入力	-	_	_	1	ı	1
	UT3RTS_N	出力	-	_	-	ı	ı	ı
	UT4TXDA	出力	PC3 / PC4 / PV6 / PV7	0/0/0	0/0	0/0	 	0/0
LIADT	UT4TXDB	出力	PC2 / PV5	0/0	0/-	0/-	0/-	-/-
UART ch4	UT4RXD	入力	PC4 / PC3 / PV7/ PV6	0/0 /0/0	O/O /-/-	0/0 /-/-	O/O /-/-	0/0 /-/-
	UT4CTS_N	入力	PC5/ PC6	0/0	0/0	0/0	0/0	-/-
	UT4RTS_N	出力	PC6 / PC5	0/0	0/0	0/0	0/0	-/-
	UT5TXDA	出力	PN3/PN2	0/0	0/0	0/0	0/0	0/0
LIADT	UT5TXDB	出力	PN4	0	0	0	0	0
UART ch5	UT5RXD	入力	PN2 / PN3	0/0	0/0	0/0	0/0	0/0
5.10	UT5CTS_N	入力	PN1 / PN0	0/0	0/0	0/0	0/0	0/-
	UT5RTS_N	出力	PN0 / PN1	0/0	0/0	0/0	0/0	-/O



2.16.3. 製品別ハーフクロックモード対応一覧

非同期シリアル通信回路は、以下の表に示すように製品によってハーフクロックモードがありません。

製品対応 (〇:対応、-:非対応) チャネル M3HQ **М3HP** M3HN МЗНМ M3HL UART ch0 0 0 0 0 0 UART ch1 0 0 0 0 0 UART ch2 UART ch3 0 0 UART ch4 0 0 0 0 UART ch5 0 0 0 0 0

表 2.78 UART ハーフクロックモード対応一覧

2.16.4. プリスケーラー用クロック

非同期シリアル通信回路は、プリスケーラー用クロックに以下の表に示すクロックが使用されます。

表 2.79 UART プリスケーラー用クロック

クロック	
ФТ0	

2.16.5. DMA 要求

非同期シリアル通信回路は、以下の表に示す DMA 要求があります。 表内の"-"は該当する機能がありません。

表 2.80 UART DMA要求

			トリガー		DMA 要求		,
チャネル			セレクター		UNIT	シングル 転送	バースト 転送
UART ch0	UART ch0 受信 DMA 要求	UARTORX_DMAREQ		6	Α	0	0
UART CITO	UART ch0 送信 DMA 要求	UART0TX_DMAREQ	-	7	Α	0	0
UART ch1	UART ch1 受信 DMA 要求	UART1RX_DMAREQ		8	Α	0	0
UARTCIT	UART ch1 送信 DMA 要求	UART1TX_DMAREQ	-	9	Α	0	0
UART ch2	UART ch2 受信 DMA 要求	言 DMA 要求 UART2RX_DMAREQ		10	Α	0	0
UART Ch2	UART ch2 送信 DMA 要求	UART2TX_DMAREQ	-	11	Α	0	0
UART ch3	UART ch3 受信 DMA 要求	UART3RX_DMAREQ		12	Α	0	0
UARTOIS	UART ch3 送信 DMA 要求	UART3TX_DMAREQ	-	13	Α	0	0
LIADT ob 4	UART ch4 受信 DMA 要求	UART4RX_DMAREQ		10	В	0	0
UART ch4	UART ch4 送信 DMA 要求	UART4TX_DMAREQ	-	11	В	0	0
UART ch5	UART ch5 受信 DMA 要求	UART5RX_DMAREQ		12	В	0	0
UART CIIS	UART ch5 送信 DMA 要求	UART5TX_DMAREQ	-	13	В	0	0

注) ○:対応、一:非対応



2.16.6. 内部信号接続仕様

2.16.6.1. トリガー転送信号接続仕様

非同期シリアル通信回路には、トリガー信号による送信機能があります。 トリガー信号は以下の表に示すトリガーソースをトリガーセレクターで選択し使用します。

表 2.81 UART トリガー転送信号接続仕様

			トリガーソース		
チャネル	F D A	トリガー	3 41 114 FD		
	信号名	セレクター(注)	入力トリガー信号	信号名	
			PB1 端子	TRGIN0	
			PA3 端子	TRGIN1	
UART ch0	UART0TRGIN	[TSEL0CR11]	PN3 端子	TRGIN2	
UART CHU	(入力)	<insel44[2:0]></insel44[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1	
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1	
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1	
			PB1 端子	TRGIN0	
			PA3 端子	TRGIN1	
LIADT -b4	UART1TRGIN	[TSEL0CR11]	PN3 端子	TRGIN2	
UART ch1	(入力)	<insel45[2:0]></insel45[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1	
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1	
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1	
			PB1 端子	TRGIN0	
				PA3 端子	TRGIN1
LIADT LO	UART2TRGIN	[TSEL0CR11] <insel46[2:0]></insel46[2:0]>	PN3 端子	TRGIN2	
UART ch2	(入力)		T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1	
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1	
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1	
			PB1 端子	TRGIN0	
			PA3 端子	TRGIN1	
LIADT -I-O	UART3TRGIN	[TSEL0CR11]	PN3 端子	TRGIN2	
UART ch3	(入力)	<insel47[2:0]></insel47[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1	
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1	
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1	
			PB1 端子	TRGIN0	
			PA3 端子	TRGIN1	
LIADT I A	UART4TRGIN	ITSEL0CR121	PN3 端子	TRGIN2	
UART ch4	(入力)	<insel48[2:0]></insel48[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1	
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1	
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1	
			PB1 端子	TRGIN0	
			PA3 端子	TRGIN1	
LIADT 15	UART5TRGIN	[TSEL0CR12]	PN3 端子	TRGIN2	
UART ch5	(入力)	<insel49[2:0]></insel49[2:0]>		T32A06TRGOUTCMPA1	
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1	
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1	
	ı	ı	<u>l</u>		

注) [TSELOCRn]<INSELm[2:0]>はトリガーセレクターでトリガー入力のトリガーソースを選択します。トリガーセレクターの詳細は、"2.2 トリガーセレクター(TRGSEL)"を参照してください。



2.16.6.2. T32A 接続

非同期シリアル通信回路は、その他、下記表のように内部で周辺機能と接続されている信号があります。

表 2.82 UART 内部接続仕様:出力

2 1114	المراجع المناشل		トリガー				
入出力	機能出力	信号名	セレクター(注)	周辺機能	出力先	信号名	
	UART ch0 送信完了トリガー	UART0TXTRG	[TSEL0CR12]	T32A	タイマーA ch0	T32A00TRGINAPCK	
	UART ch0 受信完了トリガー	UART0RXTRG	<insel50[2:0]></insel50[2:0]>				
	UART ch1 送信完了トリガー	UART1TXTRG	[TSEL0CR13]	T32A	タイマーA ch1	T32A01TRGINAPCK	
	UART ch1 受信完了トリガー	UART1RXTRG	<insel53[2:0]></insel53[2:0]>				
	UART ch2 送信完了トリガー	UART2TXTRG	[TSEL0CR14]	T32A	タイマーA ch2		
出力	UART ch2 受信完了トリガー	UART2RXTRG	<insel56[2:0]></insel56[2:0]>			T32A02TRGINAPCK	
шу	UART ch3 送信完了トリガー	UART3TXTRG	[TSEL0CR14]	T32A	タイマーA ch3	T32A03TRGINAPCK	
	UART ch3 受信完了トリガー	UART3RXTRG	<insel59[2:0]></insel59[2:0]>				
	UART ch4 送信完了トリガー	UART4TXTRG	[TSEL0CR15]	T32A	タイマーA ch4	T32A04TRGINAPCK	
	UART ch4 受信完了トリガー	UART4RXTRG	<insel62[2:0]></insel62[2:0]>				
	UART ch5 送信完了トリガー	UART5TXTRG	[TSEL1CR0]	T32A	タイマーA ch5	T32A05TDCINADCK	
	UART ch5 受信完了トリガー	UART5RXTRG	<insel1[2:0]></insel1[2:0]>			132A03TRGINAFOR	

注) [TSELxCRn] < INSELm[2:0] > はトリガーセレクターでトリガー入力のトリガーソースを選択します。トリガーセレクターの詳細は、"2.2. トリガーセレクター(TRGSEL)"を参照してください。



2.17. I²C インターフェース(I²C)

2.17.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

M3H グループ(2)製品に搭載の I²C インターフェースは標準モード、ファストモードに対応します。

I²C インターフェース 搭載チャネル (〇:搭載、-:非搭載) 製品 ch2 ch0 ch1 M3HQ 0 0 0 0 **М3HP** 0 0 0 0 M3HN 0 0 0 **М3НМ** 0 0 0 M3HL \circ \circ

表 2.83 I²Cインターフェース 搭載チャネル

2.17.2. 機能端子とポート

機能端子は以下ポートに割り当てられています。

ポートの製品対応 (〇:対応、-:非対応) チャネル 機能端子(信号名) ポート M3HQ M3HP M3HN M3HM M3HL 入出力 I2C0SCL PC0 0 0 0 0 0 I²C ch0 I2C0SDA 入出力 PC1 0 0 0 0 0 入出力 I2C1SCL PA4 0 0 0 0 I²C ch1 I2C1SDA 入出力 PA5 0 0 0 0 I2C2SCL 入出力 PL0 Ο 0 0 0 0 I2C ch2 入出力 I2C2SDA PL1 0 0 0 0 0 入出力 I2C3SCL PT1 0 0 I²C ch3 入出力 I2C3SDA PT0 0 0

表 2.84 I²Cインターフェース 機能端子とポート

2.17.3. プリスケーラー用クロック

I²C インターフェースは、プリスケーラー用クロックに以下の表に示すクロックが使用されます。

表 2.85 I²Cインターフェース プリスケーラー用クロック

クロック	
fsys	



2.17.4. アドレス一致ウエイクアップ機能対応

アドレス一致ウエイクアップ機能は、以下の表に示すように製品によって対応が異なります。

表 2.86 I²Cインターフェース アドレス一致ウエイクアップ機能(I2CS)対応

チャネル	製品対応 (〇:対応、-:非対応)						
7 (117)	M3HQ	МЗНР	M3HN	МЗНМ	M3HL		
I ² C ch0	0	0	0	0	0		
I ² C ch1	_	_	_	_	_		
I ² C ch2	_	_	_	_	_		
I ² C ch3	_	_	_	_	_		

2.17.5. フィルター

フィルター搭載は、以下の表に示す対応となっています。なおチャネル 0 のアドレス一致ウエイクアップ機能(I2CS)についてはアナログフィルターが接続されています。

表 2.87 I²C インターフェース フィルター

チャネル		フィルター種類		
12C ah0		デジタル		
I ² C ch0	I2CS	アナログ		
I ² C ch1		デジタル		
I ² C ch2		デジタル		
I ² C ch3		デジタル		



2.17.6. DMA 要求

I²C インターフェースは、以下の表に示す DMA 要求があります。 表内の"-"は該当する機能がありません。

表 2.88 I²Cインターフェース DMA要求

			トリガー	DMA 要求チャネル			
チャネル	要求	信号名	セレクター		UNIT	シングル 転送	パースト 転送
I ² C ch0	I ² C ch0 受信 DMA 要求	I2C0RXDMAREQ		4	Α	_	0
I-C CITO	I ² C ch0 送信 DMA 要求	I2C0TXDMAREQ	-	5	Α	_	0
I ² C ch1	I ² C ch1 受信 DMA 要求	I2C1RXDMAREQ		6	В	_	0
(注 2)	I ² C ch1 送信 DMA 要求	I2C1TXDMAREQ	-	7	В	_	0
I2C ch2	I ² C ch2 受信 DMA 要求 I2C2RXDMAREQ			8	В	_	0
120 0112	I ² C ch2 送信 DMA 要求	I2C2TXDMAREQ	-	9	В	_	0
I ² C ch3	I ² C ch3 受信 DMA 要求	I2C3RXDMAREQ	<i>[TSEL0CR4]</i> <insel17[2:0]> (注 1)</insel17[2:0]>	0	В	_	0
(注 3)	I ² C ch3 送信 DMA 要求	I2C3TXDMAREQ	[TSEL0CR4] <insel18[2:0]> (注 1)</insel18[2:0]>	1	В	_	0

- 注1) **[TSELOCR4]**<INSELm[2:0]>はトリガーセレクターで起動トリガーソースを選択します。トリガーセレクターの詳細は、"2.2 トリガーセレクター(TRGSEL)"を参照してください。
- 注2) I²C ch1 は M3HL にはありません。
- 注3) I²C ch3 は M3HN,M3HM,M3HL にはありません。
- 注4) ○:対応、一:非対応



2.18. シリアルペリフェラルインターフェース(TSPI)

2.18.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

M3H グループ(2)製品に搭載の TSPI の転送クロックは最大 20MHz です。 チャネルによって最大値が異なりますので、データシートの電気的特性を参照してください。

表 2.89 TSPI 搭載チャネル

製品	TSPI 搭載チャネル (〇:搭載、-:非搭載)					
	ch0	ch1	ch2	ch3	ch4	
M3HQ	0	0	0	0	0	
МЗНР	0	0	0	0	0	
мзни	0	0	0	0	_	
МЗНМ	0	0	0	0	_	
M3HL	0	_	_	_	_	



2.18.2. 機能端子とポート

機能端子は以下ポートに割り当てられています。

複数に割り当てられている同一機能端子は排他的に使用してください。

製品により機能端子がないチャネルもあります。

表 2.90 TSPI 機能端子とポート

女 2.50 TSFT 放化率 T C 小一ド								
チャネル	機能端子(信	是名)	ポート	ポートの製品対応 (〇:あり、一なし)				
フャベル			W_L	M3HQ	МЗНР	МЗНМ	МЗНМ	M3HL
	TSPI0SCK	入出力	PA0 / PM0	0/0	0/0	0/0	0/0	0/0
	TSPI0TXD	出力	PA1 / PM1	0/0	0/0	0/0	0/0	0/-
TSPI ch0	TSPI0RXD	入力	PA2 / PM2	0/0	0/0	0/0	0/0	0/-
1371 010	TSPI0CSIN	入力	PA3 / PM3	0/0	0	0/0	0/-	0/-
	TSPI0CS0	入力	PA3 / PM3	0/0	0	0/0	0/-	0/-
	TSPI0CS1	入力	PA4 / PM4	0/0	0	0/0	0/-	-/-
	TSPI1SCK	入出力	PB2	0	0	0	0	_
	TSPI1TXD	出力	PB3	0	0	0	0	_
TSPI ch1	TSPI1RXD	入力	PB4	0	0	0	0	_
ISPICIT	TSPI1CSIN	入力	PB5	0	0	0	_	_
	TSPI1CS0	入力	PB5	0	0	0	_	_
	TSPI1CS1	入力	PB6	0	0	0	_	_
	TSPI2SCK	入出力	PP0 / PT2	0/0	0/0	0/-	0/-	-/-
	TSPI2TXD	出力	PP1 / PT3	0/0	0/0	0/-	0/-	-/-
TSPI ch2	TSPI2RXD	入力	PP2 / PT4	0/0	0/-	0/-	0/-	-/-
1391012	TSPI2CSIN	入力	PT1	0	0	_	_	_
	TSPI2CS0	入力	PT1	0	0	_	_	_
	TSPI2CS1	入力	PT0	0	0	_	_	_
	TSPI3SCK	入出力	PP5	0	0	0	0	_
	TSPI3TXD	出力	PP4	0	0	0	0	_
TSPI ch3	TSPI3RXD	入力	PP3	0	0	0	0	_
1381 (113	TSPI3CSIN	入力	PT6	0	0	0	0	_
	TSPI3CS0	入力	PT6	0	0	0	0	_
	TSPI3CS1	入力	PT7	0	0	0	_	_
	TSPI4SCK	入出力	PH4	0	0	_	_	
TSPI ch4	TSPI4TXD	出力	PH5	0	0	_	_	_
	TSPI4RXD	入力	PH6	0	0	_	_	_



2.18.3. 製品別転送モード対応一覧

シリアルペリフェラルインターフェースは、以下の表に示すように製品によって使用できる転送モードが異なります。

モード対応 チャネル M3HQ МЗНР МЗНМ M3HL M3HN SPI モード TSPI ch0 SIO モード SPI モード SIO モード TSPI ch1 SIO モード SPI モード SIO モード TSPI ch2 SIO モード SPI モード TSPI ch3 SIO モード SIO モード TSPI ch4

表 2.91 TSPI モード対応一覧

2.18.4. クロック

シリアルペリフェラルインターフェースは、以下の表に示すクロックが使用されます。

表 2.92 TSPI用クロック

動作クロック	プリスケーラー用クロック
fsys	ФТ0



2.18.5. DMA 要求

シリアルペリフェラルインターフェースは、以下の表に示す DMA 要求があります。

表 2.93 TSPI DMA要求

			トリガーセレクタ		,		
チャネル	要求	信号名			UNIT	シングル 転送	バースト 転送
TSPI ch0	TSPI ch0 受信 DMA 要求	TSPI0RX_DMA		0	Α	0	0
1371 010	TSPI ch0 送信 DMA 要求	TSPI0TX_DMA	_	1	Α	0	0
TSPI ch1	TSPI ch1 受信 DMA 要求	TSPI1RX_DMA		2	Α	0	0
(注 2)	TSPI ch1 送信 DMA 要求	TSPI1TX_DMA	-	3	Α	0	0
TSPI ch2	TSPI ch2 受信 DMA 要求	TSPI2RX_DMA	[TSEL0CR4] <insel17[2:0]> (注 1)</insel17[2:0]>	0	В	0	0
(注 2)	TSPI ch2 送信 DMA 要求	TSPI2TX_DMA	[TSEL0CR4] <insel18[2:0]> (注 1)</insel18[2:0]>	1	В	0	0
TSPI ch3	TSPI ch3 受信 DMA 要求	TSPI3RX_DMA		2	В	0	0
(注 2)	TSPI ch3 送信 DMA 要求	TSPI3TX_DMA	_	3	В	0	0
TSPI ch4	TSPI ch4 受信 DMA 要求	TSPI4RX_DMA		4	В	0	0
(注 3)	TSPI ch4 送信 DMA 要求	TSPI4TX_DMA		5	В	0	0

注1) **[TSELOCR4]**<INSELm[2:0]>はトリガーセレクターで起動トリガーソースを選択します。トリガーセレクターの詳細は、"2.2. トリガーセレクター(TRGSEL)"を参照してください。

注2) TSPI ch1、ch2、ch3 は M3HL にはありません。

注3) TSPI ch4 は M3HN、M3HM、M3HL にはありません。

注4) ○:対応、一:非対応



2.18.6. 内部信号接続仕様

シリアルペリフェラルインターフェースには、トリガー信号による送信機能があります。トリガー信号は以下の表に示すトリガーソースをトリガーセレクターで選択し使用します。

2.18.6.1. トリガー送信信号接続仕様

表 2.94 TSPI トリガー転送仕様

	トリガーソース							
			トリカーソース					
チャネル	信 号 名	トリガーセレクター (注1)	入カトリガー信号	信号名				
			PB1 端子	TRGIN0				
			PA3 端子	TRGIN1				
TSPI ch0	TSPI0TRG	[TSEL0CR9]	PN3 端子	TRGIN2				
1321010	(入力)	<insel39[2:0]></insel39[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1				
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1				
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1				
			PB1 端子	TRGIN0				
			PA3 端子	TRGIN1				
TSPI ch1	TSPI1TRG	[TSEL0CR10]	PN3 端子	TRGIN2				
(注 2)	(入力)	<insel40[2:0]></insel40[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1				
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1				
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1				
			PB1 端子	TRGIN0				
			PA3 端子	TRGIN1				
TSPI ch2	TSPI2TRG	[TSEL0CR10]	PN3 端子	TRGIN2				
(注 2)	(入力)	<insel41[2:0]></insel41[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1				
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1				
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1				
			PB1 端子	TRGIN0				
			PA3 端子	TRGIN1				
TSPI ch3	TSPI3TRG	[TSEL0CR10]	PN3 端子	TRGIN2				
(注 2)	(入力)	<insel42[2:0]></insel42[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1				
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1				
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1				
			PB1 端子	TRGIN0				
			PA3 端子	TRGIN1				
TSPI ch4	TSPI4TRG	[TSEL0CR10]	PN3 端子	TRGIN2				
(注 3)	(入力)	<insel43[2:0]></insel43[2:0]>	T32A ch6 タイマーレジスターA1 一致トリガー	T32A06TRGOUTCMPA1				
			T32A ch6 タイマーレジスターB1 一致トリガー	T32A06TRGOUTCMPB1				
			T32A ch6 タイマーレジスターC1 一致トリガー	T32A06TRGOUTCMPC1				

注1) *[TSELOCRx]*<INSELm[2:0]>はトリガーセレクターで起動トリガーソースを選択します。トリガーセレクターの詳細は、"2.2 トリガーセレクター(TRGSEL)"を参照してください。

注2) TSPI ch 1、ch2、ch3 は M3HL にはありません。

注3) TSPI ch4 は M3HN、M3HM、M3HL にはありません。



2.18.6.2. T32A 接続

シリアルペリフェラルインターフェースは、その他、下記表のように内部で周辺機能と接続されている信号があります。

表 2.95 TSPI 内部接続仕様(出力)

3 10 4	ــــــــــــــــــــــــــــــــــــــ		トリガー		出力勞	t
入出力	機能出力	信号名	セレクター (注 1)	周辺機能		信号名
	TSPI ch0 送信完了トリガー	TSPI0TXEND	[TSEL0CR14]	T32A	タイマーA 内	T32A02TRGINAPCK
	TSPI ch0 受信完了トリガー	TSPI0RXEND	<insel56[2:0]></insel56[2:0]>	ch2	部トリガー入力	132AUZTRGINAPOK
	TSPI ch1 送信完了トリガー (注 2)	TSPI1TXEND	[TSEL0CR14]	T32A	タイマーA 内	T32A03TRGINAPCK
	TSPI ch1 受信完了トリガー (注 2)	TSPI1RXEND	<insel59[2:0]></insel59[2:0]>	ch3	部トリガー入力	132AU31RGINAPUR
	TSPI ch2 送信完了トリガー (注 2)	TSPI2TXEND	[TSEL0CR15]	T32A	タイマーA 内	T32A04TRGINAPCK
出力	TSPI ch2 受信完了トリガー (注 2)	TSPI2RXEND	<insel61[2:0]></insel61[2:0]>	ch4	部トリガー入力	132AU4TRGINAFOR
	TSPI ch3 送信完了トリガー (注 2)	TSPI3TXEND	[TSEL1CR0]	T32A	タイマーA 内	T32A05TRGINAPCK
	TSPI ch3 受信完了トリガー (注 2)	TSPI3RXEND	<insel1[2:0]></insel1[2:0]>	ch5	部トリガー入力	132A03TNGINALON
	TSPI ch4 送信完了トリガー (注 3)	TSPI4TXEND	[TSEL1CR1]	T32A	タイマーA 内	T32A06TRGINAPCK
	TSPI ch4 受信完了トリガー (注 3)	TSPI4RXEND	<insel4[2:0]></insel4[2:0]>	ch6	部トリガー入力	132AUUTRGINAPUK

- 注1) *[TSELxCRn]*<INSELm[2:0]>はトリガーセレクターでトリガー入力の起動トリガーソースを選択します。トリガーセレクターの詳細は、"2.2. トリガーセレクター(TRGSEL)"を参照してください。
- 注2) TSPI ch1、ch2、Ch3 は M3HL にはありません。
- 注3) TSPI ch4 は M3HN、M3HM、M3HL にはありません。



2.19. リモコン受信回路(RMC)

2.19.1. 搭載チャネル

製品毎の搭載チャネルを下記表に示します。

表 2.96 RMC 搭載チャネル

製品	RMC 搭載チャネル (〇:搭載、- :非搭載)
	ch0
M3HQ	0
M3HP	0
M3HN	0
МЗНМ	0
M3HL	0

2.19.2. 機能端子とポート

機能端子は以下ポートに割り当てられています。

表 2.97 RMC 機能端子とポート

機能端子(信号名)		ポート	ポートの製品対応 (O:あり、ーなし)					
(信号名)			M3HQ	M3HP	M3HN	МЗНМ	M3HL	
RXIN0	入力	PB1	0	0	0	0	0	

2.19.3. サンプリングクロック

リモコン受信回路は、以下の表に示すサンプリングクロックが選択可能です。

表 2.98 RMC サンプリングクロック

クロック	信号名	クロックソース	信号名
低周波クロック	fs	外部低速発振器	fs
他タイマーからの出力クロック入力	TB0OUT	T32A ch7 タイマーA 出力	T32A07OUTA

注)サンプリングクロックは [RMC0FSSEL]<RMCCLK>で選択してください。



2.20. デジタルノイズフィルター回路(DNF)

2.20.1. 搭載ユニット

製品毎の搭載ユニットを下記表に示します。

表 2.99 DNF 搭載ユニット

		<u> </u>			
製品	DNF 搭載ユニット (〇:搭載、- :非搭載)				
	ユニット A	ユニット B			
M3HQ	0	0			
МЗНР	0	0			
M3HN	0	0			
МЗНМ	0				
M3HL	0				



2.20.2. 製品別外部割り込みと DNF の対応

デジタルノイズフィルター回路は以下の外部割り込み端子に対応しています。

表 2.100 外部割り込みとDNF対応

外部割り込み	_10 .		設定	DN	IF 搭載	(〇:搭載	、- :非搭	載)
端子(信号名)	ポート	ユニット	レジスター名	M3HQ	МЗНР	мзни	мзнм	M3HL
INT00	PC0		[DNFAENCR] <nfen0></nfen0>	0	0	0	0	0
INT01	PC1		[DNFAENCR] <nfen1></nfen1>	0	0	0	0	0
INT02	PC2		[DNFAENCR] <nfen2></nfen2>	0	0	0	0	_
INT03	PB1		[DNFAENCR] <nfen3></nfen3>	0	0	0	0	0
INT04	PJ4		[DNFAENCR] <nfen4></nfen4>	0	0	0	0	0
INT05	PK1		[DNFAENCR] <nfen5></nfen5>	0	0	0	0	0
INT06	PH3		[DNFAENCR] <nfen6></nfen6>	0	0	0	0	0
INT07	PA6	Α	[DNFAENCR] <nfen7></nfen7>	0	0	0	0	0
INT08	PL3		[DNFAENCR] <nfen8></nfen8>	0	0	0	0	0
INT09	PM2		[DNFAENCR] <nfen9></nfen9>	0	0	0	0	_
INT10	PN3		[DNFAENCR] <nfen10></nfen10>	0	0	0	0	0
INT11	PA7		[DNFAENCR] <nfen11></nfen11>	0	0	0	0	0
INT12	PL4		[DNFAENCR] <nfen12></nfen12>	0	0	0	0	0
INT13	PK7		[DNFAENCR] <nfen13></nfen13>	0	0	0	0	_
INT14	PP3		[DNFAENCR] <nfen14></nfen14>	0	0	0	0	0
INT15	PM6		[DNFAENCR] <nfen15></nfen15>	0	0	0	_	_
INT16	PB7		[DNFBENCR] <nfen0></nfen0>	0	0	0	_	_
INT17	PV2		[DNFBENCR] <nfen1></nfen1>	0	0	0	_	_
INT18	PV3		[DNFBENCR] <nfen2></nfen2>	0	0	0	_	_
INT19	PH4		[DNFBENCR] <nfen3></nfen3>	0	0	_	_	_
INT20	PH5		[DNFBENCR] <nfen4></nfen4>	0	0	_	_	_
INT21	PH6		[DNFBENCR] <nfen5></nfen5>	0	0	_	_	_
INT22	PH7		[DNFBENCR] <nfen6></nfen6>	0	0	_	_	_
INT23	PT0	В	[DNFBENCR] <nfen7></nfen7>	0	0	_	_	_
INT24	PT1		[DNFBENCR] <nfen8></nfen8>	0	0	_	_	_
INT25	PT2		[DNFBENCR] <nfen9></nfen9>	0	0	_	_	_
INT26	PT3		[DNFBENCR] <nfen10></nfen10>	0	0	_	_	_
INT27	PG2]	[DNFBENCR] <nfen11></nfen11>	0	0	-	_	_
INT28	PG3]	[DNFBENCR] <nfen12></nfen12>	0	0	_	_	_
INT29	PT7		[DNFBENCR] <nfen13></nfen13>	0	_	_	_	_
INT30	PU0		[DNFBENCR] <nfen14></nfen14>	0	_	_	_	_
INT31	PU1		[DNFBENCR] <nfen15></nfen15>	0	_	_	_	_



2.20.3. サンプリングソースクロック

デジタルノイズフィルター回路は、サンプリングのソースクロックとして以下の表に示すクロックが 使用されます。

表 2.101 DNF サンプリングソースクロック

クロック	
fc	

2.21. CRC 計算回路(CRC)

2.21.1. 搭載一覧

製品毎の搭載チャネルを下記表に示します。

表 2.102 CRC 搭載チャネル

製品	CRC 搭載 (〇:対応、-:非対応)
M3HQ	0
M3HP	0
M3HN	0
МЗНМ	0
M3HL	0

2.22. RAM パリティー(RAMP)

2.22.1. 搭載一覧

製品毎の搭載チャネルを下記表に示します。

表 2.103 RAMP 搭載チャネル

製品	RAMP 搭載 (〇:対応、-:非対応)
M3HQ	0
M3HP	0
M3HN	0
МЗНМ	0
M3HL	0



2.22.2. エラー判定ブロックエリア

表 2.104 RAMP の RAM エリアとアドレス

レジスター名	RAM エリア アドレス	ポートの製品対応 (〇:対応、-:非対応)				
		M3HQ	МЗНР	МЗНИ	МЗНМ	M3HL
[RPARST] <rparfg3></rparfg3>	0x20010000-0x200107FF	0	0	0	0	0
[RPARST] <rparfg2></rparfg2>	0x20008000-0x2000FFFF	0	0	0	0	0
[RPARST] <rparfg1></rparfg1>	0x20004000-0x20007FFF	0	0	0	0	0
[RPARST] <rparfg0></rparfg0>	0x20000000-0x20003FFF	0	0	0	0	0

2.23. トリミング回路(TRM)

2.23.1. 搭載一覧

製品毎の搭載一覧を下記表に示します。

表 2.105 TRM 搭載一覧

_	
製品	TRM搭載 (〇:搭載、- :非搭載)
M3HQ	0
МЗНР	0
M3HN	0
МЗНМ	0
M3HL	0

2.23.2. 対象発振器

トリミング回路の対象発振器は以下の表に示す発振器です。

表 2.106 TRM トリミング対象発振器

対象発振器	発振器名
内蔵高速発振器 1	IHOSC1



3. 改訂履歴

表 3.1 改訂履歴

Revision	Date	Description
1.0	2017-07-12	新規
2.0	2017-07-12	・Am 関連記述変更 ・問連するリファレンスマニュアル:マニュアル名称修正,IP 記号追加 ・用語・略語:追記と修正 ・参照先表記を1」→""に変更 ・2.1 文中の TYPE1/2 → TYPE1/2/3 へ変更 ・2.2.1トリガーセレクタと製品対応:修正"73 本のトリガー"→"74 本のトリガー"、表 2.3 の< NSEL17>< NSEL18>の入りトリガー信号名"送/受信完了"→"送受信 のMA 要求"に修正、表 2.12 の"A-ENC"→"A-ENC ch0"に修正、表 2.13 の"LOSC 低周波クロック"→"ELOSC 低速クロック"に修正 ・2.2.2 使用方法と設定:(2)と(3)の説明変更 ・2.2.3.レジスター覧:コントロールレジスタ 14 のアドレス修正 0x00C8→0x0038 ・2.2.4.3 ・2.2.4.4 [TSEL10CR3]:< NSEL14>< NSEL13>< NSEL12>の 000,001 設定説明の"DMAC"→"DMAC A"に修正 ・2.2.4.18 [TSEL10CR1]:< NSEL6>の BitSymbol に (INSEL70[2:0]) 追 加、(NSEL4>の"LOSC 低 通波クロック"→"ELOSC 低 連タロック"に修正 ・2.2.4.18 [TSEL10CR1]:< NSEL6>の BitSymbol に (INSEL70[2:0]) 追 加、 ・2.2.2.1 (INSEL13> ************************************



_		
		に修正
		·2.16.6.1.トリガー転送信号接続仕様: 表 2.79 のトリガーセレクタの(注)位置変
		更、注) "[TSEL0CRn] <inselm[2:0]>"I=変更</inselm[2:0]>
		, -
		・2.16.6.2. T32A 接続:表 2.80 のトリガーセレクタに(注)、表外に(注)追加
		・2.17.1.搭載チャネル:"M3H グループ(2)製品に搭載の I2C インタフェースは標
		準モード、ファストモードに対応します。"を追加、表 2.81 の"Ch"→"ch"に変更
		・2.17.2. 機能端子とポート:表 2.82 の ch3 の機能端子名を
		"I2C3SCL","I2C3SDA"に修正
		・2.17.3.プリスケーラ用クロック:"l ² C····ースは。"→"l ² C····ースは、"修正
		・2.17.4.ウェイクアップ機能対応:表 2.84 の表題に"I2CS"を追加
		・2.17.5.フィルタ: 章題を"フィルタ選択" ⇒ "フィルタ"に変更、説明を"フィルタ搭載
		は、以下の表に示す対応となっています。チャネル 0 のウエイクアップ機能(I2CS)
		にはアナログフィルタが接続されています。"に変更、表 2.85 を変更
		・2.17.6.DMA 要求:表 2.86 の注 1)を" <i>[TSEL0CR4]</i> <inselm[2:0]>"に変更</inselm[2:0]>
		・2.18.1.搭載チャネル: "M3H グループ(2)製品に搭載の TSPI の転送クロックは最
		, ,
		大 20MHz です。 チャネルさい。"を追加.
		表 2.87 Chx → chx へ変更
		-2.18.5.DMA 要求:本文の"表内の"-"は該当する機能がありません"を削除、表
		2.91 の注 1)" <i>[TSEL0CR4]</i>
		, -
		・2.18.6.1.トリガー送信信号接続仕様:表 2.92 チャネルと信号名を修正"ch2~
		ch4", "TSPI2TRG~TSPI4TRG",トリガーセレクタの(注)→(注 1), ch4に(注 2)追
		加, "注 2) TSPI ch4 は M3HN、M3HM にはありません。"追加
		・2.18.6.2.T32A 接続:表 2.93 トリガーセレクタに(注 1 追加),ch4 の(注)→(注 2),
		注 1) [TSELxCRn] <inselm[2:0]>は…"追加</inselm[2:0]>
		・2.22.RAM パリティ:レジスタ表記の"-"を"~"に統一,表 2.102 の <i>[RPARFG0]</i> レ
		ジスタの対象アドレス修正 0x200003FFF→0x20003FFF,同[RPARFG2]のアド
		レス表記を"0X…"→"0x…"に修正
		・M3HL の追加による、未対応ペリフェラルの注意文言を修正。
		・関連するリファレンスマニュアル →ドキュメント へ変更:
		文書名変更(フラッシュメモリ)
		・用語略語 A-PMD 修正(Driver→Control Circuit)、Fm,NMI、POR を削除
		·2.1 文中追加修正(TYPE1/2 → TYPE1/TYPE2/TYPE3)
		·2.2.1 表 2.2~表 2.13 M3HL 列を追加
		表 2.3 DMA 要求、DMA リクエスト → 完了トリガー へ修正
		・表 2.10/2.11/2.12/2.13 入力トリガー信号名を修正(TSPI chx 完了トリガー→
		完了信号)
		・2.2.4.5/ 2.2.4.17 入力トリガー信号名を修正(TSPI chx xx 完了トリガー→完了
		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
		信号)
		・2.2.4.15/ 2.2.4.16/ 2.2.4.18 入力トリガー信号名を修正(TSPI chx xx 完了トリ
		ガー→完了信号)、注)を修正/追記
		·2.3.1 表 2.14 M3HL を追加
		-2.4.1 搭載一覧の章を追加
		・2.4.2 分周値を追加
	0040 00 00	・2.5.1 書き出し説明文を削除,表 2.20 のデバッグ端子ポートを修正、M3HL を
3.0	2018-08-09	追加
		・2.6 章タイトル修正
		·2.6.2 表 2.22 M3HL 製品名追加,修正
		•2.6.3 表 2.23 M3HL 製品名追加,修正
		•2.6.4 表 2.25 M3HL 製品名追加,修正
		·2.7.1 表 2.26 M3HL 製品名追加、
		・2.7.2 表 2.27 注 1)を追加、表 2.31 注 4)を修正、注 2)を追加
		, ,
		· 2.8.1 表 2.35 M3HL 製品名追加
		•2.8.2 表 2.36 M3HL 製品名追加
		·2.8.5 Bit 名 修正(DBGMD)
		·2.9.1 表 2.41 M3HL 製品名追加
		·2.9.2 表 2.42 M3HL 製品名追加
		・2.10.1 表 2.45 M3HL 製品名追加
		・2.10.2 表 2.46 M3HL 製品名追加、注 2 を削除
		·2.10.6.2 表 2.51 出力先修正
		·2.11.1. 表 2.52 M3HL 製品名追加
		•2.11.2 表 2.53 M3HL 製品名追加、VREHL→VREFL へ修正



-2.12.1 指数一度 第曲加、表 2.54 表 2.55 M3HL 製品名追加			
・2.14.1 素 2.58 M3HL 製品名追加 ・2.14.4.1 表 2.63/表 2.64/表 2.65/表 2.68 表記変更(タイマーA→A、タイマーB→B、タイマーC→C) ・			
・2.14.2 素 2.59/2.60/2.61 M3HL 製品名追加 ・2.14.4.1 素 2.63/素 2.64/素 2.65/素 2.66 表記変更(タイマーA→A、タイマーB→B、タケイマーC→C) 素 2.64/素 2.65/素 2.65/表 2.66 人 カトリガー信号名修正、表 2.67/2.68 表記変更(タイマーA→A、タイマーB→B、タイマーC→C) ・2.14.4.2 素 2.67 C 10.9 ケイマーC、スレーブの信号名修正、表 2.67/2.68 表記変更(タイマーA→A、タイマーB→B、タイマーC→C) ・2.14.5 素 2.69 M3HL 製品名追加 ・2.16.1 素 2.73 M3HL 製品名追加 ・2.16.1 素 2.77 M3HL 製品名追加 ・2.16.2 素 2.77 M3HL 製品名追加 ・2.16.3 表 2.77 M3HL 製品名追加 ・2.16.3 表 2.77 M3HL 製品名追加 ・2.16.3 表 2.78 M3HL 製品名追加 ・2.16.3 表 2.87 M3HL 製品名追加 ・2.16.5 素 2.82 出力大の修正 ・2.17.1 素 2.83 M3HL 製品名追加 ・2.17.5 説明文を修正、表 2.47 Chlo 修正 ・2.17.1 素 2.88 M3HL 製品名追加 ・2.17.5 説明文を修正、表 2.47 Chlo 修正 ・2.17.6 表 2.88 注② 1.30 を修正追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.3 素 2.91 M3HL 製品名追加 ・2.18.3 素 2.91 M3HL 製品名追加 ・2.18.5 素 2.99 M3HL 製品名追加 ・2.18.5 素 2.99 M3HL 製品名追加 ・2.18.5 素 2.93 法2.12 修正追加 ・2.18.6 ま 2.94 注② 注③ 修正追加 ・2.18.6 ま 2.93 法2.14 修正追加 ・2.18.6 ま 2.94 注② 注③ 修正追加 ・2.18.6 ま 2.94 法2.13 M3HL 製品名追加 ・2.18.6 ま 2.94 法2.13 M3HL 製品名追加 ・2.18.6 ま 2.95 素 2.97 M3HL 製品名追加 ・2.18.6 ま 2.95 M3HL 製品名追加 ・2.19.1 素 2.96 素 2.103 M3HL 製品名追加 ・2.20.1 素 2.99 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 指数一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 指数一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 指数一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 表 2.18			
・2.14.4.1 表 2.63.表 2.64表 2.65/表 2.66 表記変更(タイマース→A、タイマーB→ B, 8.74マーC→C)、表 2.64/表 2.65/表 2.66 入カトリガー信号名を修正(TSPI chx xx完了トリガー分元で信号) ・2.14.4.2 表 2.67 Ch0,タイマーC,スレープの信号名修正、表 2.67/2.68 素記変更(タイマーA→A、タイマーB→ B,タイマーC・C・C) ・2.14.5 表 2.69 M3HL 製品名追加 (M3HN/M3HM Ch6 修正(1相パルスカウント対応) ・2.15.1 表 2.73 M3HL 製品名追加 (2.15.2 表 2.74 M3HL 製品名追加 (2.16.2 表 2.74 M3HL 製品名追加 (2.16.2 表 2.78 M2HL 2.70分で一てプロックモード非対応追加: M3HN、M3HN、M3HM、M3HL) (2.16.2 表 2.78 M2HL 型品名追加 (2.16.2 表 2.87 M2HL 製品名追加 (2.17.4 表 2.83 M3HL 製品名追加 (2.17.5 思明文を修正、表 2.87 Ch0 修正 (2.17.4 表 2.86 M3HL 製品名追加 (2.17.5 思明文を修正、表 2.87 Ch0 修正 (2.17.6 表 2.88 12.2)、注 3.7を修正急追加 (2.17.5 思明文を修正、表 2.87 Ch0 修正 (2.17.6 表 2.88 12.2)、注 3.7を修正追加 (2.18.5 表 2.91 M3HL 製品名追加 (2.18.6 2 出力先 名修正(M3HL 追加) (2.18.6 2 出力先 名修正(M3HL 追加) (2.18.6 2 2.99 M3HL 製品名追加 (2.20.1 表 2.99 M3HL 製品名追加 (2.20.1 指数一質の節を追加、表 2.103 M3HL 製品名追加 (2.20.1 表 2.99 M3HL 製品名追加 (2.21.1 指数一質の節を追加、表 2.103 M3HL 製品名追加 (2.21.1 指数一質の節を追加、表 2.105 M3HL 製品名追加 (2.21.1 指数一質の節を追加、表 2.105 M3HL 製品名追加 (2.21.1 基数 2.20 m3HL 2.1 m3HL 2.2 m3 m3 m3HL 2.2 m3 m3H			
B - B - B - B - B - D - C - C - C - C - C - C - C - C - C			
表 2.64表 2.65表 2.66 入力トリガー信号名を修正(TSPI chx xx完了トリガー分完了信号) -2.14.42 表 2.67 Ch0.タイマーC,スレープの信号名修正、表 2.67/2.68 表記変更タイマーA→A、タイマーB→ B,タイマーC →C) -2.14.5 表 2.69 M3HL 製品名追加、M3HN/M3HM Ch6 修正(1相パルスカウント対応) -2.15.1 表 2.73 M3HL 製品名追加 -2.15.2 表 2.74 M3HL 製品名追加 -2.16.1 表 2.76 M3HL 製品名追加 -2.16.2 表 2.78 M3HL 製品名追加 -2.16.3 表 2.78 M2H、一つプロックモード非対応追加: M3HN、M3HM、M3HL) -2.16.3 表 2.78 M2H、一つプロックモード非対応追加: M3HN、M3HM、M3HL) -2.16.3 表 2.87 M3HL 製品名追加 -2.17.1 表 2.83 M3HL 製品名追加 -2.17.2 表 2.84 M3HL 製品名追加 -2.17.4 表 2.85 M3HL 製品名追加 -2.17.6 表 2.83 上2)注。3.8 を正返通加 -2.18.1 表 2.89 M3HL 製品名追加 -2.18.2 表 2.99 M3HL 製品名追加 -2.18.2 表 2.99 M3HL 製品名追加 -2.18.5 表 2.91 M3HL 製品名追加 -2.18.5 表 2.91 M3HL 製品名追加 -2.18.6.1 表 2.92 上2)注。3.6 修正通加 -2.18.6.2 出力先 名修正[M3HL 设品名追加 -2.20.1 表 2.90 M3HL 製品名追加 -2.21.1 括截一管の節を追加、表 2.102 M3HL 製品名追加 -2.22.1 指截一管の節を追加、表 2.102 M3HL 製品名追加 -2.22.1 工程動一質の節を追加、表 2.102 M3HL 製品名追加 -2.22.1 工程 数 2.00 M3HL 型品名追加 -2.22.1 工程 3.00 M3HL 型品名追加 -2.22.1 工程 3.00 M3HL 型品名追加 -2.22.1 工程 4.00 M3HP 0.00 M3H			· ·
トリガー→完了信号			
2.14.4.2 表 2.67 Cn0,タイマーCスレーブの信号を修正、表 2.67/2.68 表記変更(タイマーA→A、タイマーB→ B,タイマーC →C)			· ·
表 2.67/2.68 表記変更(タイマーA→A、タイマーB→ B,タイマーC →C) -2.14.5 表 2.69 M3HL 製品名追加、M3HN/M3HM Ch6 修正(1相パルスカウント対応) -2.15.1 表 2.73 M3HL 製品名追加 -2.15.2 表 2.77 M3HL 製品名追加 -2.16.2 表 2.77 M3HL 製品名追加 -2.16.3 表 2.78 修正(ハーブロックモード非対応追加:M3HN、M3HM、M3HL) -2.16.2 表 2.77 M3HL 製品名追加 -2.17.1 表 2.83 M3HL 製品名追加 -2.17.4 表 2.86 M3HL 製品名追加 -2.17.5 説明文を修正、表 2.87 Ch0 修正 -2.17.6 表 2.88 M3HL 製品名追加 -2.17.5 説明文を修正、表 2.87 Ch0 修正 -2.17.6 表 2.88 M3HL 製品名追加 -2.18.1 表 2.89 M3HL 製品名追加 -2.18.1 表 2.89 M3HL 製品名追加 -2.18.3 表 2.91 M3HL 製品名追加 -2.18.3 表 2.91 M3HL 製品名追加 -2.18.5 表 2.93 i 注注。 3.24 修正追加 -2.18.6.2 出力先 名修正(M3HL 追加) -2.18.1 表 2.96 表 2.97 M3HL 製品名追加 -2.18.1 表 2.98 M3HL 製品名追加 -2.18.1 表 2.99 M3HL 製品名追加 -2.18.1 表 2.99 M3HL 製品名追加 -2.20.2 表 2.100 M3HL 製品名追加 -2.20.1 核型 2.99 M3HL 製品名追加 -2.20.1 表 2.99 M3HL 製品名追加 -2.20.1 表 2.99 M3HL 製品名追加 -2.20.1 表 2.99 M3HL 製品名追加 -2.21.1 表 2.99 M3HL 製品名追加 -2.22.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 -2.22.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 -2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 -2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 -2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 -2.22.1 搭載一覧の節を追加 表 2.105 M3HL 製品名を追加 -2.22.1 接載一覧の節を追加 -2.22.2 表 2.71 M2RTTRX →UARTTRX → DARTTRX 表 2.31 注意 M3HL を追加 -2.17.2 表 2.17 表 2.71 M2RTTRX → DARTTRX 表 2.31 注意 M3HL を追加 -2.17.5 党 2.71 M2RTTRX → DARTTRX 表 2.31 注意 M3HL を追加 -2.17.5 党 2.71 M2RTTRX → DARTTRX 表 2.31 注意 M3HL を追加 -2.17.5 党 2.71 M2RTTRX → DARTTRX 表 2.31 注意 M3HL を追加 -2.17.5 党 2.71 M2RTTRX → DARTTRX 表 2.31 注意 M3HL を追加 -2.17.5 党 2.71 M2RTTRX → DARTTRX → DARTTRX 表 2.31 注意 M3HL を追加 -2.17.5 党 2.71 M2RTTRX → DARTTRX →			,
→C) -2.14.5 表 2.69 M3HL 製品名追加, M3HN/M3HM Ch6 修正(1相/ルスカウント対応) -2.15.1 表 2.73 M3HL 製品名追加 -2.15.2 表 2.74 M3HL 製品名追加 -2.16.3 表 2.78 修正(ハーフクロックモード非対応追加:M3HN, M3HM, M3HL) -2.16.3 表 2.78 修正(ハーフクロックモード非対応追加:M3HN, M3HM, M3HL) -2.16.6.2 表 2.82 出力先の修正 -2.17.1 表 2.83 M3HL 製品名追加 -2.17.2 表 2.84 M3HL 製品名追加 -2.17.2 表 2.84 M3HL 製品名追加 -2.17.5 説明文を修正。表 2.87 Ch0 修正 -2.17.6 表 2.88 注2), 注 3)を修正&追加 -2.18.1 表 2.89 M3HL 製品名追加 -2.18.2 表 2.90 M3HL 製品名追加 -2.18.3 表 2.91 M3HL 製品名追加 -2.18.3 表 2.91 M3HL 製品名追加 -2.18.6.3 表 2.91 M3HL 製品名追加 -2.18.6.4 表 2.93 注2.13.14 修正追加 -2.18.6.2 出力先 名修正(T32A ch2 タイマーA 内部トリガー入力) -2.19.1 表 2.99 M3HL 製品名追加 -2.18.6.2 出力先 名修正(T32A ch2 タイマーA 今夕イマーA 内部トリガー入力) -2.19.1 表 2.99 M3HL 製品名追加 -2.20.1 表 2.99 M3HL 製品名追加 -2.20.1 接数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.20.1 接数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.22.1 搭載一剪の節を追加、表 2.103 M3HL 製品名追加 -2.22.1 指数一剪の節を追加、表 2.103 M3HL 製品名追加 -2.22.1 指数一剪の節を追加、表 2.103 M3HL 製品名追加 -2.22.1 指数一剪の節を追加、表 2.103 M3HL 製品名追加 -2.23.1 描数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.24.2 表 2.102 M3HL 製品名追加 -2.21.4 核型一型の大型、表 2.102 M3HL 製品名追加 -2.21.4 核型一型の大型、表 2.102 M3HL 製品名追加 -2.21.4 指数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.21.1 指数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.21.1 指数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.21.1 指数一剪の節を追加 表 2.102 M3HL 製品名追加 -2.21.1 指数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.21.1 指数一剪の節を追加、表 2.102 M3HL 製品名追加 -2.21.1 指数一剪の節を追加 表 2.102 M3HL 製品名追加 -2.21.1 指数一页の M3HL 型品名追加 -2.21.1 表 2.60 T3A M3HL を追加 -2.21.1 表 2.70 表 2.71 表 2.71 工 型 中 2.71 工 型 2.71 工 2.71			
**2 (14.5 表 2.69 M3HL 製品名追加、M3HN/M3HM Ch6 修正(1相バルスカウント対応) **2.15.1 表 2.73 M3HL 製品名追加 **2.15.2 表 2.74 M3HL 製品名追加 **2.16.3 表 2.78 修正(ハーフクロックモード非対応追加: M3HN、M3HM、M3HM、M3HL) **2.16.3 表 2.78 修正(ハーフクロックモード非対応追加: M3HN、M3HM、M3HL) **2.16.6.2 表 2.82 出力先の修正 **2.17.1 表 2.83 M3HL 製品名追加 **2.17.2 表 2.84 M3HL 製品名追加 **2.17.4 表 2.86 M3HL 製品名追加 **2.17.5 説明文を修正。表 2.87 Ch0 修正 **2.17.6 表 2.88 ½ 2), 注 3)を修正&追加 **2.18.1 表 2.89 M3HL 製品名追加 **2.18.1 表 2.89 M3HL 製品名追加 **2.18.2 表 2.90 M3HL 製品名追加 **2.18.5 表 2.91 M3HL 製品名追加 **2.18.6.1 表 2.94 注 2, 注 3 添正追加 **2.18.6.2 出力先 名修正(M3HL 追加) **2.18.6.2 出力先 名修正(M3HL 追加) **2.18.6.2 出力先 名修正(M3HL 製品名追加 **2.20.1 表 2.99 M3HL 製品名追加 **2.20.2 表 2.100 M3HL 製品名追加 **2.20.1 核血管的能注通加表 2.103 M3HL 製品名追加 **2.20.2 表 2.100 M3HL 製品名追加 **2.20.2 表 2.07 M3HL 製品名追加 **2.20.2 表 2.20 M3HL 製品名追加 **2.20.1 核血管的能注通加表 2.105 M3HL 製品名追加 **2.20.2 表 2.20 M3HL 製品名追加 **2.20.2 表 2.21 M3HL 表 2.00 M3HL 製品名追加 **2.22.1 指截一管的能注通加表 2.105 M3HL 製品名追加 **2.22.2 工ラー判定プロックエアの節を追加 **2.22.2 工ラー制定プロックエアの節を追加 **2.22.2 工ラー制定プロックエアの節を追加 **2.22.2 工ラー制定プロック工作の語を追加 **2.22.2 工ラー制定プロック工作の影を追加 **2.22.2 指表 表 2.82 KBH 2.02 M3HL 3.04 KBH 2.04 M3HL 3.04 KBH 2.04 K			· ·
・2.15.1 表 2.73 M3HL 製品名造加 ・2.15.2 表 2.74 M3HL 製品名造加 ・2.16.1 表 2.76 M3HL 製品名造加 ・2.16.1 表 2.76 M3HL 製品名造加 ・2.16.3 表 2.78 修正(ハーフクロックモード非対応追加: M3HN、M3HM、M3HL) ・2.16.2 表 2.82 出力先の修正 ・2.17.1 表 2.83 M3HL 製品名造加 ・2.17.2 表 2.84 M3HL 製品名造加 ・2.17.2 表 2.84 M3HL 製品名造加 ・2.17.5 説明文を修正。表 2.87 Ch0 修正 ・2.17.6 表 2.88 注 2.) 注 3.76 修正と追加 ・2.18.5 表 2.89 M3HL 製品名造加 ・2.18.5 表 2.89 M3HL 製品名造加 ・2.18.3 表 2.90 M3HL 製品名造加 ・2.18.3 表 2.91 M3HL 製品名造加 ・2.18.6 表 2.89 M3HL 製品名造加 ・2.18.6.1 表 2.94 法2.注 3. 修正追加 ・2.18.6.2 出力先 名修正(M324 ch2 タイマーA 今4マーA 内部トリガー入力) 注 2.注 3. を修正(M34HL 追加) ・2.19.1 表 2.94 法2.注 3. 修正追加 ・2.18.6.2 出力先 名修正(M324 ch2 タイマーA 内部トリガー入力) 注 2.注 3. を修正(M3HL 追加) ・2.19.1 表 2.96 表 2.97 M3HL 製品名造加 ・2.20.1 表 2.99 M3HL 製品名造加 ・2.20.1 接 一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.20.1 接 一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー制定プロックエリアの節を追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー制定プロックエリアの節を追加 ・2.22.3 計 基本一覧の節を追加表 2.105 M3HL 製品名を追加 ・2.22.4 表 2.18 表記修正(発展器 2 クロック・発振器 2) ・2.42 表 2.18 表記修正(発展器 2 クロック・発振器 2) ・2.44 表 2.18 表記修正(発展器 2 クロック・発振器 2) ・2.14.6 表 2.70 表 2.71 表 2.72 一致りガー → → 致			
*2.15.1 表 2.73 M3HL 製品名通加 *2.15.2 表 2.74 M3HL 製品名通加 *2.16.1 表 2.76 M3HL 製品名通加 *2.16.2 表 2.77 M3HL 製品名通加 *2.16.6 表 2.88 L3 H3 H2 製品名通加 *2.16.6 表 2.88 L3 H3 H2 製品名通加 *2.17.4 表 2.86 M3HL 製品名通加 *2.17.4 表 2.86 M3HL 製品名通加 *2.17.4 表 2.86 M3HL 製品名通加 *2.17.5 脱明文を修正。表 2.87 Ch0 修正 *2.17.6 表 2.88 ± 22)注 3.16 修正急通加 *2.17.5 脱明文を修正。表 2.87 Ch0 修正 *2.17.6 表 2.88 ± 22)注 3.16 修正急通加 *2.18.1 表 2.99 M3HL 製品名通加 *2.18.2 表 2.90 M3HL 製品名通加 *2.18.3 表 2.91 M3HL 製品名通加 *2.18.5 表 2.93 注 2.注 3.注 4 修正通加 *2.18.6 表 2.91 ½ 2.注 3 修正通加 *2.18.6 表 2.91 ½ 2.注 3 修正通加 *2.18.6 表 2.91 ½ 2. 注 3 修正通加 *2.18.6 表 2.92 M3HL 製品名通加 *2.18.6 表 2.92 M3HL 製品名通加 *2.18.6 表 2.92 M3HL 製品名通加 *2.18.6 表 2.99 M3HL 製品名通加 *2.18.6 主 出力先 名修正(T32A ch2 タイマーA 今夕イマーA 内部トリガー入 7)) 注 2.注 2.转 3 修正(M3HL 製品名通加 *2.21.1 搭載一覧の節を追加表 2.102 M3HL 製品名追加 *2.22.1 指載一覧の節を追加表 2.103 M3HL 製品名追加 *2.22.1 指載一覧の節を追加表 2.103 M3HL 製品名追加 *2.22.2 工ラー判定プロックェリアの節を追加 *2.22.1 指載一覧の節を追加表 2.103 M3HL 製品名追加 *2.22.2 財務一覧の節を追加表 2.105 M3HL 製品名を追加 *注意文言更新、URL 追加 *2.22.2 財民 表記修正(発展器2 クロック→発展器2) *2.22.2 表 2.18 表記修正(発展器2 クロック→発展器2) *2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL *2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL *2.14.6 表 2.70 表 2.71、表 2.72 一致トリガー → 一致 《修正表2.71、表 2.73 RTC のチャネル表記を削除 *2.17.4 章タイトル、表 2.86 マイル、			· ·
*2.15.2 表 2.74 M3HL 製品名追加 *2.16.1 表 2.76 M3HL 製品名追加 *2.16.2 表 2.77 M3HL 製品名追加 *2.16.3 表 2.78 修正(ハーフクロックモード非対応追加: M3HN、M3HM、M3HL) *2.16.6 表 2.8 282 出力先の修正 *2.17.1 表 2.83 M3HL 製品名追加 *2.17.2 表 2.84 M3HL 製品名追加 *2.17.5 説明文を修正。表 2.87 Ch0 修正 *2.17.6 表 2.88 注 2.) 注 3.76 修正 8. 追加 *2.17.6 表 2.88 注 2.) 注 3.76 修正 8. 追加 *2.18.1 表 2.89 M3HL 製品名追加 *2.18.2 表 2.90 M3HL 製品名追加 *2.18.2 表 2.90 M3HL 製品名追加 *2.18.3 表 2.91 M3HL 製品名追加 *2.18.5 表 2.93 注 2.注 3.16 修正追加 *2.18.6 表 2.94 注 2.注 3.16 修正追加 *2.18.6 表 2.94 注 2.注 3. 修正追加 *2.18.6 表 2.94 注 2.注 3. 修正追加 *2.18.6 表 2.94 注 2. 注 3. 修正追加 *2.18.6 表 2.94 注 2. 注 3. 修正追加 *2.18.6 表 2.99 M3HL 製品名追加 *2.18.6 表 2.99 M3HL 製品名追加 *2.20.1 括截一氮の節を追加、表 2.102 M3HL 製品名追加 *2.20.1 括截一氮の節を追加、表 2.105 M3HL 製品名追加 *2.22.1 搭載一氮の節を追加、表 2.105 M3HL 製品名追加 *2.22.2 エラー判定プロックエリアの節を追加 *2.22.2 エラー判定プロックエリアの節を追加 *2.22.3 指式 1 表 3. M3HL 差 2.6			· ·
-2.16.1 表 2.76 M3HL 製品名追加			
・2.16.2 表 2.77 M3HL 製品名追加 ・2.16.3 表 2.78 修正 (ハーフウロックモード非対応追加: M3HN、M3HM、M3HL) ・2.16.6 2 表 2.82 出力先の修正 ・2.17.1 表 2.83 M3HL 製品名追加 ・2.17.2 表 2.84 M3HL 製品名追加 ・2.17.4 表 2.86 M3HL 製品名追加 ・2.17.5 説明文を修正、表 2.87 Ch0 修正 ・2.17.6 表 2.88 注 2.) 注 3) を修正&追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.5 表 2.93 注 2;注 3,修正通加 ・2.18.6 表 2.93 注 2;注 3,修正通加 ・2.18.6 表 2.93 注 2;注 3,修正通加 ・2.18.6 表 2.94 注 2,注 3 修正通加 ・2.18.6 表 2.94 注 2,注 3 修正通加 ・2.18.6 表 2.97 M3HL 製品名追加 ・2.18.6 表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 素 2.99 M3HL 製品名追加 ・2.20.1 素 2.99 M3HL 製品名追加 ・2.20.1 素 2.90 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 指載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.22.1 搭載一覧の節を追加 ・2.22.2 エラー判定プロック・2.17 所3の節を追加 ・2.23.1 指3 m3HL 多加 ・2.23.1 注 3.1 M3HL を追記 ・2.14.4 表 2.61 5 m24			
・2.16.3 表 2.78 修正(ハーフウロックモード非対応追加: M3HN、M3HM、M3HL) -2.16.6。 表 2.82 出力先の修正 -2.17.1 表 2.83 M3HL 製品名追加 ・2.17.2 表 2.84 M3HL 製品名追加 ・2.17.5 説明文を修正。表 2.87 Ch0 修正 ・2.17.6 表 2.88 注 2)、注 3)を修正8追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.2 表 2.99 1 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) ・ 注 2.18.6.1 表 2.94 注 2. 注 3 修正追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) ・ 注 2.18.6.3 表 2.99 M3HL 製品名追加 ・2.18.6.2 出力先 名修正(M3HL 認加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 接越一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.24.2 表 2.18 表記修正(発展器 2 クロック)発振器 2) ・2.25 Bit 情報を追加 < INSEL39 、			
・2.16.6.2 表 2.82 出力 外の修正 ・2.17.1 表 2.83 M3HL 製品名追加 ・2.17.2 表 2.84 M3HL 製品名追加 ・2.17.4 表 2.86 M3HL 製品名追加 ・2.17.5 説明文を修正。表 2.87 Ch0 修正 ・2.17.6 表 2.88 注2.) 注 3) を修正を追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.2 表 2.90 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.6 表 2.83 注2.注 3.注 4 修正追加 ・2.18.6 ま 2.93 注2.注 3.注 4 修正追加 ・2.18.6 1 表 2.94 注2.注 3 修正追加 ・2.18.6 1 表 2.94 注2.注 3 修正追加 ・2.18.6 2 出力先 名修正(M3HL 追加) ・2.19.1 表 2.96 表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 指載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.20.1 指載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 指載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 指載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー制定プロックエリアの節を追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.24.2 表 2.18 表記修正(発振器 2 プロック→発振器 2) ・2.2.2 表 2.18 表記修正(発振器 2 プロック→発振器 2) ・2.2.2 表 2.2 市 12 (JART1RX → JURT3RX 人表 2.31 注 3.1 M3HL 差追記 ・2.4.4 表 2.86 T32A ch7: INTADASG → INTADASGL ・2.4.4 表 2.82 (L3 表 2.17; 表 2.72 一致トリガー → D へ修正表 2.74 表 2.70 表 2.71、表 2.72 一致トリガー → D へ修正表 2.74 年 章タイトル、ウェイクアップーデレスー致ウェイクアップに修正表 2.87 の ch0 を見面し ・2.17.4 章タイトル、表 2.86 タイトル ウェイクアップーデレスー致ウェイクアップに修正表 2.87 の ch0 を見面し ・2.18.4 表 2.92 に動作クロックの列を追加 ・フック・レイアウト修正・2.18.4 表 2.92 に動作クロックの列を追加 ・フック・レイアウト修正・2.18.4 表 2.92 に動作クロックの列を追加			
・2.17.1 表 2.83 M3HL 製品名追加 ・2.17.4 表 2.86 M3HL 製品名追加 ・2.17.5 説明文を修正。表 2.87 Ch0 修正 ・2.17.6 表 2.88 注 2). 注 3 / を修正急追加 ・2.18.1 表 2.99 M3HL 製品名追加 ・2.18.2 表 2.90 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.5 表 2.93 注 2.注 3.24 修正追加 ・2.18.6 表 2.93 注 2.注 3.4 修正追加 ・2.18.6 表 2.94 注 2.注 3 修正追加 ・2.18.6.1 表 2.94 注 2.注 3 修正追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注 2.注 3 を修正(M3HL 追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.90 M3HL 製品名追加 ・2.20.2 表 2.100 M3HL 製品名追加 ・2.21.1 指載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.22.3 I接勤・質の節を追加、表 2.105 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加 表 2.105 M3HL 製品名追加 ・2.22.3 注 3.1 以 表 2.105 M3HL 製品名追加 ・2.23.1 注			・2.16.3 表 2.78 修正(ハーフクロックモード非対応追加: M3HN、M3HM、M3HL)
・2.17.2 表 2.84 M3HL 製品名追加 ・2.17.5 説明文を修正。表 2.87 ChO 修正 ・2.17.6 表 2.88 注 2)、注 3)を修正&追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.2 表 2.90 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.5 表 2.93 注 2,注 3,注 4 修正追加 ・2.18.6.1 表 2.94 注 2,注 3 修正追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA 内部トリガー入力) 注 2.18.6 表 2.97 M3HL 製品名追加 ・2.18.6 2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注 2.19.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 接 1 質の節を追加、表 2.102 M3HL 製品名追加 ・2.20.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2			・2.16.6.2 表 2.82 出力先の修正
2.17.4 表 2.86 M3HL 製品名追加 2.17.6 表 2.88 注 2.) 注 3)を修正&追加 2.18.1 表 2.89 M3HL 製品名追加 2.18.2 表 2.90 M3HL 製品名追加 2.18.3 表 2.91 M3HL 製品名追加 2.18.5 表 2.93 注 2.注 3.注 4 修正追加 2.18.6 表 2.94 注 2.注 3 修正追加 2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力)			·2.17.1 表 2.83 M3HL 製品名追加
・2.17.5 説明文を修正。表 2.87 Ch0 修正 ・2.17.6 表 2.88 注 2)、注 3)を修正&追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.2 表 2.90 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.5 表 2.93 注 2.注 3.注 4 修正追加 ・2.18.6.1 表 2.94 注 2.注 3 修正追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注 2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注 2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 接 2.99 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.24.2 某 1 無 50 m を追加 ・2.25 財情機を通加 < INSEL39>、< CUSEL39>、<			•2.17.2 表 2.84 M3HL 製品名追加
・2.17.6 表 2.88 注 2)、注 3)を修正&追加 ・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.5 表 2.93 注 2.注 3,注 4 修正追加 ・2.18.6.1 表 2.94 注 2、注 3 修正追加 ・2.18.6.2 出力失 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) ・注 2、注 3 を修正(M3HL 製品名追加 ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 接載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.22.2 エラー制定プロックエリアの節を追加 ・2.22.3 指載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.4 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー制定プロックエリアの節を追加 ・2.22.3 指載一覧の節を追加・表 2.105 M3HL 製品名を追加 ・2.23.1 指載一覧の節を追加・表 2.105 M3HL 製品名を追加 ・2.24.4 1表 表記修正(発展器 2 クロック) 発振器 2) ・2.44.6 表 2.77 はRTITX → UART3RX 表 2.28 は 3 は 3 i M3HL を追記 ・2.14.4 1 表 2.66 T32A ch7: iNTADASG→INTADASGL ・2.14.6 表 2.70 表 2.71 表 2.72 一致トリガー →一致 へ修正表 2.71 表 2.72 T32A ch5 IT3ADASG→INTADASGL ・2.14.6 表 2.70 表 2.71 表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5 IT3ADASG→INTADASGL ・2.14.6 表 2.70 表 2.71 表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5 IT3ADASG→INTADASGL ・2.14.6 表 2.70 表 2.71 表 2.72 一致トリガー → T文 へ修正表 2.87 の ch0 を 1 直し			
・2.18.1 表 2.89 M3HL 製品名追加 ・2.18.2 表 2.90 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.5 表 2.93 注2,注3,注 4 修正追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注2.13.6 を修正(M3HL 追加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.90 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.24.3 計画・ で記入 は 2.105 M3HL 製品名追加 ・2.22.1 指動一覧の節を追加 を2.105 M3HL 製品名を追加 ・2.22.2 I前報を追加 <insel39>、<updn39>、<usel39>、<en39>・2.4.2 表 2.18 表記修正(発掘器 2 クロック→発振器 2)・2.7.2 表 2.27 ch12: UART1RX → UART3TX 表 2.28 た 13: UART1TX → UART3TX 表 2.28 た 13: UART1TX → UART3TX 表 2.23 1 注 3: M3HL を追記 ・2.14.4 ま 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70 表 2.71 表 2.72 一致トリガー → 一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウェイクアップに修正表 2.87 の ch0 を 直し ・2.15.1 表 2.73 RTC のチャネル表記を削除 ・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のボート名と UT4TXDA_UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></usel39></updn39></insel39>			・2.17.5 説明文を修正。表 2.87 ChO 修正
・2.18.2 表 2.90 M3HL 製品名追加 ・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.6.1 表 2.94 注 2.注 3 修正追加 ・2.18.6.1 表 2.94 注 2.注 3 修正追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注 2.注 3 を修正(M3HL 遺加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.22.3 I 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.3 I 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.4 表 18 表 10			・2.17.6 表 2.88 注 2)、注 3)を修正&追加
・2.18.3 表 2.91 M3HL 製品名追加 ・2.18.6 ま 表 2.93 注2 注3 注 修正追加 ・2.18.6.1 表 2.94 注 2、注3 修正追加 ・2.18.6.2 出力先 名修正(T3ZA ch2 タイマーA→タイマーA 内部トリガー入力) 注2、注3 を修正(M3HL 追加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 其一判定プロックエリアの節を追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 財債報を追加 (NSEL39>、 <updn39>、<ousel39>、<en39>・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12:UART1RX、→UART3RX、表 2.28、ch13:UART1TX—→UART3TX—表 2.31 注3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ・カエイクアップ・アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ・アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ・アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ・アドレス一致ウェイクアップに修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39>			·2.18.1 表 2.89 M3HL 製品名追加
2.18.5 表 2.93 注 2,注 3,注 4 修正追加 ・2.18.6.1 表 2.94 注 2.注 3 修正追加 ・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注 2、注 3 を修正(M3HL 追加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.2 表 2.100 M3HL 製品名追加 ・2.20.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.24.2 北京一製定プロックエリアの節を追加 ・注意文言更新、URL 追加 ・3.51 商標修正 (Inc→Inc.) ・2.2 Bit 情報を追加 (INSEL39>、 <updn39>、<ousel39>、<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12:UART1RX、→UART3RX 表 2.31 注 3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5 T32A ch5 DMA 要求キャブチャ B1 を追加 ・2.17.4 章タイトル ウエイクアップーアドレス — 致ウェイクアップに修正・2.17.5 ウエイクアップーアドレス — 致ウェイクアップに修正表 2.87 の ch0 を見直し ・2.15.1 表 2.73 RTC のチャネル表記を削除 ・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UART1ch4 の UT4RXD 端子のポート名と 出対なた修正 UT4TXDA UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39>			•2.18.2 表 2.90 M3HL 製品名追加
2.18.6.1 表 2.94 注 2、注 3 修正追加			·2.18.3 表 2.91 M3HL 製品名追加
・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入力) 注 2、注 3 を修正(M3HL 追加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー判定ブロックエリアの節を追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名を追加 ・注意文言更新、VRL 追加 ・SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>、<updn39>、<ousel39>、<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.28、ch13: UART1TRX → UART3TX 表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル ウエイクアップーアドレス一致ウェイクアップに修正・2.17.5 ウエイクアップーアドレス一致ウェイクアップに修正・2.17.4 章タイトル ウエイクアップーアドレス一致ウェイクアップに修正表 2.87 の ch0 を見直し ・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel39>			•2.18.5 表 2.93 注 2,注 3,注 4 修正追加
カ) 注 2、注 3 を修正(M3HL 追加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.2 表 2.100 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・注意文言更新、URL 追加 ・ SST 商標修正 (Inc →Inc) ・2.2 Bit 情報を追加 <insel39>、 <idpdn39>、 <ousel39>、 <en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12: UART1RX → UART3RX 表 2.28、ch13: UART1TX → UART3RX 表 2.28、ch13: UART1TX → UART3TX 表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー → → 致 へ修正表2.72 T32A ch5 DMA 要求キャブチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ・カエイクアップ→アドレスー致ウェイクアップに修正を追加 ・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正表2.87 の ch0 を見直し ・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></idpdn39></insel39>			•2.18.6.1 表 2.94 注 2、注 3 修正追加
注 2、注 3 を修正(M3HL 追加) ・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.2 表 2.100 M3HL 製品名追加 ・2.20.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.22.3.1 搭載一覧の節を追加、表 2.105 M3HL 製品名を追加 ・注意文言更新、URL 追加 ・SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 < NSEL39>, <updn39>,<ousel39>,<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12:UART1RX → UART3RX — 表 2.28、ch13:UART1TX → UART3TX — 表 2.31 注 3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正 表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 草タイトル、表 2.86 タイトル ウェイクアップ → アドレス — 致ウェイクアップに修正 ・2.17.5 ウエイクアップ → アドレス — 致ウェイクアップに修正 ・2.17.5 ウェイクアップ → アドレス — 致ウェイクアップに修正 ・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39>			・2.18.6.2 出力先 名修正(T32A ch2 タイマーA→タイマーA 内部トリガー入
・2.19.1 表 2.96、表 2.97 M3HL 製品名追加 ・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.2 表 2.100 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・注意文言更新、URL 追加 ・ SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel.39>,<updn39>,<ousel39>,<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12: UART1RX → UART3RX 表 2.28、ch13: UART1TX → UART3TX 表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル ウェイクアップ・アドレス 一致ウェイクアップに修正・2.17.5 ウェイクアップ・アドレス 一致ウェイクアップに修正・2.17.5 ウェイクアップ・アドレス 一致ウェイクアップに修正・2.17.5 ウェイクアップ・アドレス 一致ウェイクアップに修正表 2.87 の ch0 を見直し・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名とUT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel.39>			カ)
・2.20.1 表 2.99 M3HL 製品名追加 ・2.20.2 表 2.100 M3HL 製品名追加 ・2.20.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・注意文言更新、URL 追加 ・ SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>,<updn39>,<ousel39>,<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12: UART1RX_→UART3RX_表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.4.1 表 2.66 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.16.2 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のボート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel39>			注 2、注 3 を修正(M3HL 追加)
・2.20.2 表 2.100 M3HL 製品名追加 ・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2.23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名追加 ・注意文言更新、URL 追加 ・ SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>、UPDN39>、OUSEL39>、EN39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12:UART1RX_→UART3RX_ 表 2.31 注 3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.4.1 表 2.66 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章 タトル、 ウエイクアップ→アドレスー致ウェイクアップに修正 表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章 タトル、カース・ファップ・ファドレスー致ウェイクアップに修正 ・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正 ・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正 ・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UART1ch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</insel39>			·2.19.1 表 2.96、表 2.97 M3HL 製品名追加
・2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加 ・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2・23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名を追加 ・注意文言更新、URL 追加 ・ SST 商標修正 (Inc→Inc.) ・2.2 Bit 情報を追加 <insel.39>、<updn39>、<ousel39>、<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12:UART1RX_→UART3RX_ 表 2.31 注 3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASGL ・2.14.6.1 表 2.70、表 2.71、表 2.72 — 致トリガー → 一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、カニスーのサードレスーのウェイクアップに修正・2.17.5 ウエイクアップ・アドレスーのウェイクアップに修正・2.17.5 ウエイクアップ・アドレスーのウェイクアップに修正・2.17.5 ウエイクアップ・アドレスーのウェイクアップに修正・2.17.5 ウエイクアップ・アドレスーのウェイクアップに修正・2.18.4 表 2.92 に動作クロックの列を追加・フッターレイアウト修正・2.18.4 表 2.92 に動作クロックの列を追加・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名とUT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel.39>			·2.20.1 表 2.99 M3HL 製品名追加
・2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加 ・2.22.2 エラー判定プロックエリアの節を追加 ・2:23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名を追加 ・注意文言更新、URL 追加 ・ SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>、<updn39>、<ousel39>、<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12: UART1RX_→UART3RX_ 表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5 : T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正を追加・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel39>			·2.20.2 表 2.100 M3HL 製品名追加
・2.22.2 エラー判定ブロックエリアの節を追加 ・2・23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名を追加 ・注意文言更新、URL 追加 ・SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>、<updn39>、<ousel39>、<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12: UART1RX_→UART3RX_ 表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 — 致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正表 2.87 の ch0 を見直し ・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel39>			·2.21.1 搭載一覧の節を追加、表 2.102 M3HL 製品名追加
・2・23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名を追加 ・注意文言更新、URL 追加 ・ SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>,<updn39>,<ousel39>,<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12:UART1RX_→UART3RX_ 表 2.28、ch13:UART1TX_→UART3TX_ 表 2.31 注 3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel39>			·2.22.1 搭載一覧の節を追加、表 2.103 M3HL 製品名追加
・注意文言更新、URL 追加 ・ SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>,<updn39>,<ousel39>,<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12: UART1RX_→UART3RX_ 表 2.28、ch13: UART1TX_→UART3TX_ 表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel39>			・2.22.2 エラー判定ブロックエリアの節を追加
・ SST 商標修正 (Inc →Inc.) ・2.2 Bit 情報を追加 <insel39>,<updn39>,<ousel39>,<en39> ・2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2) ・2.7.2 表 2.27 ch12: UART1RX_→UART3RX_ 表 2.28、ch13: UART1TX_→UART3TX_ 表 2.31 注 3: M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 草タイトル、表 2.86 タイトル ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレスー致ウェイクアップに修正・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正</en39></ousel39></updn39></insel39>			·2·23.1 搭載一覧の節を追加、表 2.105 M3HL 製品名を追加
2.2 Bit 情報を追加 <insel39>,<updn39>,<ousel39>,<en39></en39></ousel39></updn39></insel39>			·注意文言更新、URL 追加
2.4.2 表 2.18 表記修正(発振器 2 クロック→発振器 2)			
3.1 2018-10-29			·2.2 Bit 情報を追加 <insel39>,<updn39>,<ousel39>,<en39></en39></ousel39></updn39></insel39>
3.1 2018-10-29 表 2.28、ch13:UART1TX_→UART3TX_表 2.31 注 3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正表 2.87 の ch0 を見直し・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			
表 2.31 注 3:M3HL を追記 ・2.14.4.1 表 2.66 T32A ch7:INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正表 2.87 の ch0 を見直し・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名とUT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			·2.7.2 表 2.27 ch12:UART1RX_→UART3RX_
・2.14.4.1 表 2.66 T32A ch7: INTADASG→INTADASGL ・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正表 2.87 の ch0 を見直し・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名とUT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正	3.1	2018-10-29	
・2.14.6 表 2.70、表 2.71、表 2.72 一致トリガー →一致 へ修正表 2.72 T32A ch5: T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレス一致ウェイクアップに修正・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正表 2.87 の ch0 を見直し・2.15.1 表 2.73 RTC のチャネル表記を削除・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名とUT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			
表 2.72 T32A ch5 : T32A ch5 DMA 要求キャプチャ B1 を追加 ・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレス一致ウェイクアップに修正 ・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正表 2.87 の ch0 を 見直し ・2.15.1 表 2.73 RTC のチャネル表記を削除 ・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製 品対応を修正			
・2.17.4 章タイトル、表 2.86 タイトル ウエイクアップ→アドレス一致ウェイクアップに修正 3.2 2019-02-28 ・2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正表 2.87 の ch0 を 見直し ・2.15.1 表 2.73 RTC のチャネル表記を削除 ・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製 品対応を修正			
ウエイクアップ→アドレス一致ウェイクアップに修正 2019-02-28 2			
3.2 2019-02-28 -2.17.5 ウエイクアップ→アドレス一致ウェイクアップに修正表 2.87 の ch0 を 見直し -2.15.1 表 2.73 RTC のチャネル表記を削除 -2.18.4 表 2.92 に動作クロックの列を追加 -フッターレイアウト修正 -2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			
3.2 見直し ・2.15.1 表 2.73 RTC のチャネル表記を削除 ・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			
5.回し -2.15.1 表 2.73 RTC のチャネル表記を削除 -2.18.4 表 2.92 に動作クロックの列を追加 -フッターレイアウト修正 -2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正	2.2	2010 02 29	
・2.18.4 表 2.92 に動作クロックの列を追加 ・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と 3.3 2021-01-21 UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正	3.2	2019-02-28	
・フッターレイアウト修正 ・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と 3.3 2021-01-21 UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			
・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と 3.3 2021-01-21 UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			・2.18.4 表 2.92 に動作クロックの列を追加
3.3 2021-01-21 UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製品対応を修正			・フッターレイアウト修正
品対応を修正			・2.16.2 表 2.77 UARTch4 の UT4RXD 端子のポート名と
	3.3	2021-01-21	UT4TXDA,UT4RXD の M3HP の製品対応、UARTch5 の全ポート名、全製
・2.18.2 表 2.90 M3HL の TSPIOTXD 端子の製品対応を修正			
			·2.18.2 表 2.90 M3HL の TSPI0TXD 端子の製品対応を修正



製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。 本資料に掲載されているハードウエア、ソフトウエアおよびシステムを以下「本製品」といいます。

- ◆ 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本 資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウエア・ソフトウエア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報(本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど)および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器(以下 "特定用途"という)に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器(ヘルスケア除く)、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、発電関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社 Web サイトのお問い合わせフォームからお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- ◆ 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証(機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。)をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいは その他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸 出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。

https://toshiba.semicon-storage.com/jp/