

TOSHIBA

32 ビット RISC マイクロコントローラ
TX03 シリーズ

TMPM3U0FSDMG

東芝デバイス&ストレージ株式会社

Arm, Cortex および Thumb は Arm Limited (またはその子会社) の US またはその他の国における
登録商標です。 All rights reserved.



製品ご使用上の注意点について

本資料に掲載されている製品について、使用上の注意点を説明します。

なお、本項目と本資料での記述について、異なる場合は、本資料の記述が優先されます。

1. 電源投入時の動作について

電源投入時、本資料に掲載されている製品の内部は不定状態となります。

このため、リセットが有効となるまで、端子の状態は不定となります。

外部リセット端子を使用してリセットする製品の場合、電源投入後外部から入力するリセットが有効になるまでの間、端子の状態は不定となります。

また、内蔵パワーオンリセットを使用してリセットする製品の場合、電源電圧が電源投入から内蔵パワーオンリセットが有効となる電圧に上昇するまでの間、端子の状態は不定となります。

2. 未使用端子の処置について

本資料に掲載されている製品では、未使用の入出力ポートは、入出力禁止となり、端子はハイインピーダンスです。一般にハイインピーダンスの端子を開放状態で製品を動作させると、外部からのノイズを受け誘起電圧が発生して LSI 内部で静電破壊やラッチアップが発生することがあります。

未使用端子については、1 本ずつ、抵抗を通して電源端子または GND 端子に固定することを推奨します。

3. クロック発振の安定について

リセットはクロック発振が安定してから解除してください。プログラム動作中にクロックを切り替える場合、切り替える先のクロック発振が安定している状態で切り替えてください。

はじめに(本仕様書での SFR 表記に関する注意点)

各周辺機能回路(IP)には、SFR(Special Function Register)と呼ばれる制御レジスタが準備されています。

メモリマップの章に各 IP の SFR アドレス一覧を記載しており、各 IP の章では SFR の詳細を説明しています。

本仕様書では、SFR に関して以下のルールに従って表現しています。

a. IP 別 SFR の一覧表(一例)

- 各 IP の章における SFR の一覧表では、レジスタ名称、アドレス、簡単な説明が表現されています。
- すべてのレジスタには、32bit で表現されるユニークなアドレスが割り振られており、各レジスタのアドレスは「Base Address + (固有)アドレス」で表現されています。(一部例外有)

		Base Address = 0x0000_0000
レジスタ名		Address(Base+)
コントロールレジスタ	SAMCR	0x0004
		0x000C

注) SAMCR レジスタのアドレスは 0x0000_0004 番地「Base Address(0x00000000 番地)+固有アドレス(0x0004 番地)」から 32 ビット分となります。

注) 本レジスタは記述説明用のサンプルです。本マイコンには存在しません。

b. 各 SFR(レジスタ)の説明

- 各レジスタは、基本的にすべて 32bit のレジスタで構成されています(一部例外有)。
- 各レジスタの説明では、対象ビット、ビットシンボル、タイプ、リセット後の初期値、機能説明が表現されています。

1.2.2 SAMCR(コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	MODE	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MODE		TDATA					
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-10	-	R	リードすると"0"が読めます。
9-7	MODE[2:0]	R/W	動作モード設定 000: サンプルモード 0 に設定 001: サンプルモード 1 に設定 010: サンプルモード 2 に設定 011: サンプルモード 3 に設定 上記以外: Reserved
6-0	TDATA[6:0]	W	送信データ

注) Type は基本的に下記 3 種類となります。

R / W: READ WRITE 読み出し/書き込み可能
R: READ 読み出しのみ可能
W: WRITE 書き込みのみ可能

c. データ表記について

SFR の説明において使用しているシンボルには以下のようなものがあります。

- x: チャンネル番号/ポート
- n,m: ビット番号

d. レジスタの表現

説明文においてレジスタを以下のように表現しています。

- レジスタ名<Bit Symbol>
例: SAMCR<MODE>="000"または SAMCR<MODE[2:0]>="000"
<MODE[2:0]>はビットシンボル MODE(3 ビット幅)の 2~0 ビット目を意味します。
- レジスタ名[Bit]
例: SAMCR[9:7]="000"
レジスタ SAMCR(32 ビット幅)の 9~7 ビット目を意味します。

改訂履歴

日付	版	改訂理由
2019-03-19	1	First Release
2022-03-31	2	Contents Revised
2022-06-01	3	Contents Revised

CMOS 32 ビット マイクロコントローラ

TMPM3U0FSDMG

TMPM3U0FSDMG は、Arm®社 Cortex®-M3 コアを内蔵した 32 ビット RISC マイクロプロセッサです。機能概要と特長は次のとおりです。

1.1 機能概要

1. Arm 社製 Cortex-M3 コアを使用
 - a. Thumb®-2 命令で、コード効率の向上を実現
 - ・プログラムフロー改善のための新しい 16 ビット命令
 - ・性能とコードサイズ向上のための新しい 32 ビット命令
 - ・32 ビット/16 ビット混在の命令セットでコード効率を向上
 - b. 高性能化と低消費電力化を同時に実現
 - 【高性能化】
 - ・32 ビット乗算($32 \times 32 = 32$ ビット)を 1 クロックで実行
 - ・除算を 2~12 クロックで実行
 - 【低消費電力化】
 - ・低消費電力ライブラリを使用した最適化設計
 - ・プロセッサコアの動作を停止させるスタンバイ機能
 - c. リアルタイム制御に向けた高速割り込み応答
 - ・実行時間の長い命令は割り込みで中断可能
 - ・スタックへの PUSH をハードウェアで自動的に実行
2. 内蔵プログラムメモリ/データメモリ
 - ・内蔵 RAM : 4Kbyte
 - ・内蔵 FlashROM : 64Kbyte
3. 16 ビットタイマ(TMRB) : 4 チャンネル
 - ・16 ビットインタバルタイマモード
 - ・16 ビットイベントカウンタモード
 - ・インプットキャプチャ機能
 - ・16 ビット PPG 出力
 - ・外部トリガ PPG 出力
4. ウォッチドッグタイマ(WDT) : 1 チャンネル
 - リセット発生
5. パワーオンリセット回路(POR)
6. 電圧検出回路(VLTD)

-
7. 周波数検知回路(OFD)
 8. モータ制御回路(PMD) : 1 チャンネル
 - ・ 3 相相補 PWM 出力
 - ・ AD コンバータを連動させる同期トリガ生成
 - ・ 緊急停止保護機能(EMG 端子)
 9. エンコーダ入力回路(ENC) : 1 チャンネル
 - ・ インクリメンタル形エンコーダ対応(AB 信号/ ABZ 信号)
 - ・ 回転方向検出回路
 - ・ 絶対位置検出カウンタ
 - ・ 位置コンペア回路
 - ・ ノイズフィルタ内蔵
 - ・ 3 相センサ入力対応
 10. 汎用シリアルインターフェース(SIO/UART) : 2 チャンネル
 - ・ UART/クロック同期式モード選択可能(4byte FIFO 内蔵)(1 チャンネル)
 - ・ UART モード(4byteFIFO 内蔵)(1 チャンネル)
 11. シリアルバスインタフェース(I2C/SIO) : 1 チャンネル
I2C バスモード/クロック同期式モード選択可能
 12. 12 ビット AD コンバータ(ADC) : 1 ユニット(アナログ入力 : 4 チャンネル)
 - ・ トリガスタート機能 : TMRB 割り込み/ PMD トリガによるスタート可能
 - ・ 常時変換可能
 - ・ AD 監視機能 2ch
 - ・ 変換時間 2.0 μ sec (ADC 変換クロック 40 MHz 時)
 13. 入出力ポート(PORT) : 21 端子
入出力端子 : 21 本
 14. 割り込み機能
 - ・ 内部 29 本 : 7 レベルの優先順位設定可能(ウォッチドッグタイマ割り込みを除く)
 - ・ 外部 3 本 : 7 レベルの優先順位設定可能
 15. スタンバイ機能
スタンバイモード : IDLE, STOP

16. クロックジェネレータ(CG)
 - ・ PLL 内蔵(4 または 5 通倍)
 - ・ クロックギア機能 : 高速クロックを 1/1, 1/2, 1/4, 1/8, 1/16 に分周可能

17. エンディアン
 - リトルエンディアン

18. 内蔵高速発振回路:10MHz

19. 最大動作周波数 : 40 MHz

20. 動作電圧範囲
 - ・ DVDD5B = 4.5 V~5.5 V@fsys = 40 MHz
全機能動作
 - ・ DVDD5B = 3.9 V~4.5 V@fsys = 40 MHz
除く、12 ビット AD コンバータ特性, 電气的特性(AC/DC),
Flash 書き込み/消去特性

21. 温度範囲
 - ・ -40°C ~ 105°C (Flash W/E およびデバッグ時以外)
 - ・ 0°C ~ 70°C (Flash W/E 時およびデバッグ時)

22. パッケージ
 - SSOP30 (5.6 mm × 9.7 mm, 0.65 mm ピッチ)

1.2 ブロック図




図 1-1 TMPM3U0FSDMG ブロック図

1.3 ピン配置図(Top view)

TMPM3U0FSDMG のピン配置図は、下図のとおりです。




図 1-2 ピン配置図(SSOP30)

1.4 ピン名称と機能

TMPM3U0FSDMG の入出力ピン名称と機能は、表 1-1 のとおりです。

1.4.1 ポート順

表 1-1 ピン名称と機能<ポート順> (1/2)

PORT	分類	ピン番号	記号	入出力	機能
PORT B	機能/ デバッグ	16	PB3 TMS/SWDIO (RXD1)	入出力 入出力 入力	入出力ポート デバッグ用端子 SIO 受信端子
PORT B	機能/ デバッグ	17	PB4 TCK/SWCLK (TXD1)	入出力 入力 出力	入出力ポート デバッグ用端子 SIO 送信端子
PORT B	機能/ デバッグ	18	PB5 TDO/SWV SCK0 (SDA0)	入出力 出力 入出力 入出力	入出力ポート デバッグ用端子 SIO モードクロック端子 I2C モード送受信
PORT B	機能/ デバッグ	19	PB6 TDI SIO/SCL0 TB7OUT INT6 RXD1	入出力 入力 入出力 出力 入力 入力	入出力ポート デバッグ用端子 SIO モード受信端子、I2C モードクロック タイマB出力端子 外部割り込み端子 SIO 受信端子
PORT E	機能	30	PE0 TXD0 ENCA	入出力 出力 入力	入出力ポート SIO 送信端子 エンコーダ入力端子
PORT E	機能	29	PE1 RXD0 ENCB TB4IN	入出力 入力 入力 入力	入出力ポート SIO 受信端子 エンコーダ入力端子 タイマB インプットキャプチャ端子
PORT E	機能	21	PE2 SCLK0 $\overline{\text{CTS0}}$ ENCZ INT7 (SCL0)	入出力 入出力 入力 入力 入力 入出力	入出力ポート SIO クロック端子 SIO ハンドシェイク用端子 エンコーダ入力端子 外部割り込み端子 I2C モードクロック
PORT F	機能/ 制御	20	PF0 TB7IN SO0/SDA0 $\overline{\text{BOOT}}$ TXD1 INTC	入出力 入力 入出力 入力 出力 入力	入出力ポート タイマB インプットキャプチャ端子 SIO モード送信端子、I2C モード送受信 BOOT モード端子 (注)リセット信号の立ち上がりで"Low"をサンプリングしてシングルブートモードになります。 SIO 送信端子 外部割り込み端子
PORT G	機能	8	PG0 U0	入出力 出力	入出力ポート U 相出力端子
PORT G	機能	9	PG1 X0	入出力 出力	入出力ポート X 相出力端子

表 1-1 ピン名称と機能<ポート順> (2/2)

PORT	分類	ピン番号	記号	入出力	機能
PORT G	機能	10	PG2 V0	入出力 出力	入出力ポート V 相出力端子
PORT G	機能	11	PG3 Y0	入出力 出力	入出力ポート Y 相出力端子
PORT G	機能	12	PG4 W0	入出力 出力	入出力ポート W 相出力端子
PORT G	機能	13	PG5 Z0	入出力 出力	入出力ポート Z 相出力端子
PORT G	機能	14	PG6 $\overline{\text{EMG}}$ $\overline{\text{OVV}}$	入出力 入力 入力	入出力ポート 異常検出入力 過電流入力
PORT J	機能	2	PJ6 AINB9	入出力 入力	入出力ポート アナログ入力端子
PORT J	機能	3	PJ7 AINB10	入出力 入力	入出力ポート アナログ入力端子
PORT K	機能	4	PK0 AINB11	入出力 入力	入出力ポート アナログ入力端子
PORT K	機能	5	PK1 AINB12	入出力 入力	入出力ポート アナログ入力端子
PORT M	機能 /クロック	25	PM0 X1	入出力 入力	入出力ポート 高速発振子接続端子
PORT M	機能 /クロック	27	PM1 X2	入出力 出力	入出力ポート 高速発振子接続端子
-	制御	7	MODE	入力	モード端子 (注)必ず GND に接続してください。
-	機能	15	$\overline{\text{RESET}}$	入力	リセット入力端子 (注)プルアップおよびノイズフィルタ(Typ.条件で約 30ns)付きです。
-	電源	26	DVSSB	-	GND 端子
-	電源	28	DVDD5B	-	電源端子
-	電源	23	VINREG5	-	電源端子
-		24	VOUT15	-	レギュレータ出力端子
-		22	VOUT3	-	レギュレータ出力端子
-	電源 (注 1)	1	AVSSB VREFLB	-	AD コンバータ用 GND 端子 AD コンバータ用基準電源端子
-	電源 (注 2)	6	AVDD5B VREFHB	-	AD コンバータ用電源端子 AD コンバータ用基準電源端子

注 1) AD コンバータを使用しない場合でも GND に接続してください。

注 2) AD コンバータを使用しない場合でも電源に接続してください。

1.5 電源の種類と供給端子

表 1-2 電源の種類と供給端子

電源の種類	電圧範囲	ピン番号	電源供給端子
DVDD5B	4.5 ~ 5.5V 3.9 ~ 4.5V (注)	28	PB,PE,PF,PG,PM RESET,MODE
AVDD5B		6	PJ, PK
VINREG5		23	-

注) 動作保証制約があります。詳細は「電気的特性」の章を参照願います。

表 1-3 出力専用端子

出力専用端子	ピン番号	端子処置
VOUT15	24	内部電源の安定化コンデンサ接続端子です。外部回路への電源供給はできません。DVSSB との間にコンデンサ 3.3 μ F ~ 4.7 μ F を接続してください。
VOUT3	22	内部電源の安定化コンデンサ接続端子です。外部回路への電源供給はできません。DVSSB との間にコンデンサ 3.3 μ F ~ 4.7 μ F を接続してください。

注) VOUT15,VOUT3 は内蔵レギュレータ出力の安定化のためのコンデンサ接続端子です。

第2章 プロセッサコア

TX03 シリーズには、高性能 32 ビットプロセッサコア(Arm 社 Cortex-M3 コア)が内蔵されています。プロセッサコアの動作については、Arm 社からリリースされる"Cortex-M3 テクニカルリファレンスマニュアル"を参照してください。ここでは、製品固有の情報について説明します。

2.1 コアに関する情報

TMPM3U0FSDMG で使用している Cortex-M3 コアのリビジョンは以下のとおりです。

CPU コア部、アーキテクチャなどの詳細は、Arm 社の下記 URL より"Cortex-M series processors"のマニュアルを参照してください。

<http://infocenter.arm.com/help/index.jsp>

製品名	コアリビジョン
TMPM3U0FSDMG	r2p1

2.2 構成可能なオプション

Cortex-M3 コアは、一部のブロックについて実装するかどうかを選択することができます。TMPM3U0FSDMG での構成は以下のとおりです。

構成可能なオプション	実装
FPB	リテラルコンパレータ：2 本 命令コンパレータ：6 本
DWT	コンパレータ：4 本
ITM	あり
MPU	なし
ETM	あり
AHB-AP	あり
AHB トレースマクロセル インターフェース	なし
TPIU	あり
WIC	なし
デバッグポート	JTAG/シリアルワイヤ
ビットバンド	あり
AHB の継続的な制御	なし

2.3 例外/割り込み

例外/割り込みに関連する製品固有の情報をまとめます。

2.3.1 割り込み本数

Cortex-M3 コアは割り込み本数を 1～240 本の間で任意に構成することができます。

TMPM3U0FSDMG の割り込み本数は 32 本です。割り込み本数は NVIC レジスタの割り込みコンローラタイプレジスタの<INTLINESNUM[4:0]>ビットに反映され、本製品では"0x00"が読み出されま

2.3.2 割り込み優先度ビット数

Cortex-M3 コアは割り込み優先度ビット数を 3～8 ビットの間で任意に構成することができます。

TMPM3U0FSDMG の割り込み優先度は 3 ビットです。このビット数は割り込み優先度レジスタとシステムハンドラ優先度レジスタのビット構成に反映されます。

2.3.3 SysTick

Cortex-M3 コアには SysTick と呼ばれるシステムタイマがあり、SysTick 例外を発生させることができます。

SysTick 例外の詳細については、例外の「SysTick」の章および、「NVIC レジスタ」の SysTick 関連レジスタの章を参照してください。

2.3.4 SYSRESETREQ

Cortex-M3 コアは、アプリケーション割り込みおよびリセット制御レジスタの<SYSRESETREQ>ビットがセットされると SYSRESETREQ 信号を出力します。

TMPM3U0FSDMG では SYSRESETREQ 信号が出力されるとウォームリセットと同様の動作になります。

2.3.5 LOCKUP

回復不能な例外が発生すると Cortex-M3 コアは LOCKUP 信号を出力し、ソフトウェアに重大な誤りのあることを示します。

TMPM3U0FSDMG ではこの信号は未使用です。LOCKUP 状態から復帰する際にはマスク不能割り込み(NMI)またはリセットを使用する必要があります。

2.3.6 補助フォールトステータスレジスタ

Cortex-M3 コアにはソフトウェアに対して追加のシステムフォールト情報を提供するための補助フォールトステータスレジスタが準備されています。

TMPM3U0FSDMG ではこのレジスタに対して機能を定義していません。リードすると常に"0x0000_0000"が読み出されます。

2.4 イベント

Cortex-M3 コアにはイベント出力信号とイベント入力信号があります。イベント出力信号は、SEV 命令実行により出力されます。また、イベントが入力されると WFE 命令による低電力状態から復帰します。

TMPM3U0FSDMG では、イベント出力信号、イベント入力信号とも未使用です。SEV 命令、WFE 命令は使用しないでください。

2.5 電力管理

Cortex-M3 コアには電力管理のための信号として SLEEPING および SLEEPDEEP があります。SLEEPDEEP は、システム制御レジスタの<SLEEPDEEP>ビットがセットされている場合に出力されます。

これらの信号は、割り込み待ち(WFI)命令の実行、イベント待ち(WFE)命令の実行または、システム制御レジスタの<SLEEPONEXIT>ビットがセットされている場合の割り込みサービスルーチン(ISR)からの退出時に出力されます。

TMPM3U0FSDMG では、SLEEPDEEP 信号は使用していません。<SLEEPDEEP>ビットはセットしないでください。また、イベント信号も未使用のため、WFE 命令は使用しないでください。

電力管理については、「クロック／モード制御」の章を参照してください。

2.6 排他アクセス

Cortex-M3 コアの DCode バスおよびシステムバスは排他アクセスをサポートしていますが、TMPM3U0FSDMG ではこの機能を使用していません。

第3章 メモリマップ

3.1 メモリマップ

TMPM3U0FSDMG のメモリマップは、Arm Cortex-M3 コアのメモリマップに沿って作られており、内蔵 ROM 領域は Cortex-M3 コアメモリマップの Code 領域、内蔵 RAM 領域は SRAM 領域、特殊機能レジスタ(SFR)領域は Peripheral 領域に割り付けられています。特殊機能レジスタ(SFR : Special function register)とは、入出力ポートおよび周辺機能のコントロールレジスタを示します。SRAM 領域、SFR 領域はすべてビットバンド領域に含まれています。

CPU 内レジスタ領域はコア内部のレジスタ領域です。

各領域の詳細については、"Cortex-M3 テクニカルリファレンスマニュアル"を参照してください。

"Fault"と記載された領域では、アクセスするとメモリフォールトが有効な場合にはメモリフォールト、無効な場合にはハードフォールトが発生します。また、ベンダ固有領域にはアクセスしないでください。

3.1.1 TMPM3U0FSDMG メモリマップ

TMPM3U0FSDMG のメモリマップを図 3-1 に示します。




図 3-1 メモリマップ

3.2 SFR 領域詳細

SFR 領域の詳細を表 3-1 に示します。

表 3-1 の Reserved (予約領域)にはアクセスしないでください。また、周辺機能によってはアクセスを制限するアドレスを有する場合があります。詳細は各周辺機能の章を参照してください。

表 3-1 SFR 詳細

Start Address	End Address	Peripheral
0x4000_0000	0x4000_033F	PORT
0x4000_0340	0x4000_FFFF	Reserved
0x4001_0000	0x4001_01FF	TMRB
0x4001_0200	0x4001_03FF	Reserved
0x4001_0400	0x4001_043F	ENC
0x4001_0440	0x4001_FFFF	Reserved
0x4002_0000	0x4002_007F	I2C/SIO
0x4002_0080	0x4002_00FF	SIO/UART
0x4002_0100	0x4003_01FF	Reserved
0x4003_0200	0x4003_02FF	ADC
0x4003_0300	0x4003_0417	Reserved
0x4003_0418	0x4003_041F	Reserved
0x4003_0420	0x4003_FFFF	Reserved
0x4004_0000	0x4004_003F	WDT
0x4004_0040	0x4004_01FF	Reserved
0x4004_0200	0x4004_022F	CG
0x4004_0230	0x4004_02FF	Reserved
0x4004_0300	0x4004_030F	TRM
0x4004_0310	0x4004_07FF	Reserved
0x4004_0800	0x4004_083F	OFD
0x4004_0840	0x4004_08FF	Reserved
0x4004_0900	0x4004_093F	VLTD
0x4004_0940	0x4004_FFFF	Reserved
0x4005_0000	0x4005_01FF	Reserved
0x4005_0200	0x4005_047F	Reserved
0x4005_0480	0x4005_04FF	PMD
0x4005_0500	0x4005_FFFF	Reserved
0x4006_0000	0x4006_0007	DNF
0x4006_0008	0x4007_FFFF	Reserved
0x4008_0000	0x41FF_EFFF	Hard fault
0x41FF_F000	0x41FF_F03F	FLASH
0x41FF_F040	0x41FF_FFFF	Reserved

表 3-2 ベースアドレス一覧

Peripheral Name	Base Address	SFR
Prot B	0x4000_0040	PORT
Port E	0x4000_0100	PORT
Port F	0x4000_0140	PORT
Port G	0x4000_0180	PORT
Port J	0x4000_0240	PORT
Port K	0x4000_0280	PORT
Port M	0x4000_0300	PORT

TMRB 0	0x4001_0000	TMRB
TMRB 4	0x4001_0100	TMRB
TMRB 5	0x4001_0140	TMRB
TMRB 7	0x4001_01C0	TMRB

ENC 0	0x4001_0400	ENC
-------	-------------	-----

SBI 0	0x4002_0000	SBI
-------	-------------	-----

SIO UART 0	0x4002_0080	SIO / UART
SIO UART 1	0x4002_00C0	SIO / UART

ADC	0x4003_0200	ADC
-----	-------------	-----

WDT	0x4004_0000	WDT
-----	-------------	-----

CG	0x4004_0200	CG
----	-------------	----

OSCTRIM	0x4004_0300	TRM
---------	-------------	-----

OFD	0x4004_0800	OFD
-----	-------------	-----

LVD	0x4004_0900	LVD
-----	-------------	-----

PMD 1	0x4005_0480	PMD
-------	-------------	-----

DNF	0x4006_0000	DNF
-----	-------------	-----

第4章 リセット動作

リセットの種類として以下のものがあります。

- ・ パワーオンリセット回路(POR)
- ・ 電圧検出回路(VLTD)
- ・ リセット端子(RESET)
- ・ ウォッチドッグタイマ(WDT)
- ・ 周波数検知回路(OFD)
- ・ CPU のアプリケーション割り込みおよびリセットレジスタ<SYSRESETREQ>ビット

リセットの要因を確認するためには、クロックジェネレータレジスタの CGRSTFLG を参照してください。CGRSTFLG については、例外の章を参照してください。

パワーオンリセット回路、電圧検出回路、ウォッチドッグタイマ、周波数検知回路についてはそれぞれの章を参照してください。

<SYSRESETREQ>によるリセットについては、"Cortex-M3 テクニカルリファレンスマニュアル"を参照してください。

注) リセット動作を行うと内蔵 RAM のデータは保証されません。

4.1 コールドリセット時

電源投入の際には、内蔵レギュレータ、内蔵フラッシュメモリおよび内蔵高速発振の安定時間を考慮する必要があります。TMPM3U0FSDMGでは、これらの機能の安定のための時間を内部回路が自動的に挿入します。

4.1.1 パワーオンリセット回路によるリセット($\overline{\text{RESET}}$ 端子を使用しない場合)

電源電圧がパワーオンリセットの解除電圧を超えるとパワーオンカウンタが動作を開始し、約3.2ms後に内部リセット信号が解除されます。

パワーオンリセット回路の動作については、「パワーオンリセット回路(POR)」の章を参照してください。

注) 本製品は、電源投入時に、 $\overline{\text{BOOT}}$ 端子がLowレベルであるとシングルブートモードで起動します。シングルチップモード時の電源投入の際はリセット動作が完了するまで、 $\overline{\text{BOOT}}$ 端子をHighレベルにしてください。




図 4-1 パワーオン回路によるリセット動作

注1) 電源再投入時にも、必ず上記シーケンスで行って下さい。

注2) 0Vから動作電圧範囲までの電源の立ち上がりのトータル時間は100 μ sよりも長くしてください。

4.1.2 $\overline{\text{RESET}}$ 端子によるリセット

$\overline{\text{RESET}}$ 端子によるリセットは、パワーオンカウンタ動作終了後より有効となります。よって、パワーオンリセット検出信号が"High"になってから 3.2ms 以内に $\overline{\text{RESET}}$ 端子を"High"にした場合、4.1.1 のパワーオンリセットによるリセット動作と同じ動作になります。

注) 本製品は、電源投入時に、 $\overline{\text{BOOT}}$ 端子がLow レベルであるとシングルブートモードで起動します。シングルチップモード時の電源投入の際はリセット動作が完了するまで、 $\overline{\text{BOOT}}$ 端子をHigh レベルにしてください。




図 4-2 $\overline{\text{RESET}}$ 端子によるリセット動作

注1) 電源再投入時にも、必ず上記シーケンスで行って下さい。

注2) 0Vから動作電圧範囲までの電源の立ち上がりのトータル時間は100 μ sよりも長くしてください。

4.2 ウォームリセット時

4.2.1 リセット期間

TMPM3U0FSDMG にリセットをかけるには、電源電圧が動作範囲内であり、 $\overline{\text{RESET}}$ 端子を少なくとも内部高周波発振 12 システムクロック間"Low"にしてください。RESET 端子が"High"になってから内部リセットが解除されます。

4.3 リセット解除後

リセット解除後は、Cortex-M3 コアの制御レジスタや周辺機能の制御レジスタ(SFR)は初期化されません。コア内部のシステムデバッグコンポーネント(FPB、DWT、ITM)レジスタ、クロックジェネレータレジスタの CGRSTFLG および FLASH 関連レジスタの FCSECBIT はコールドリセットでのみ初期化されません。

リセット解除後、内蔵高速発振器のクロックで動作を開始します。必要に応じて外部クロック、PLL 逡倍回路の設定を行ってください。

第5章 クロック/モード制御

5.1 特長

クロック/モード制御ブロックでは、クロックギアやプリスケラクロックの選択、PLL(通倍回路)や発振器のウォーミングアップ等を設定することが可能です。

また、低消費電力モードがあり、モード遷移を行うことで電力の消費を抑えることが可能です。

本章では、クロックの制御および動作モードとモード遷移について説明します。

クロックに関連する機能としては以下のようなものがあります。

- ・ システムクロックの制御
- ・ プリスケラクロックの制御
- ・ クロック通倍回路 (PLL) の制御
- ・ ウォーミングアップタイマの制御

また、動作モードとして NORMAL モードと各種低消費電力モードがあり、使用方法に応じて消費電力を抑えることができます。

5.2 レジスタ説明

5.2.1 レジスタ一覧

CG 関連のレジスタとアドレスを以下に示します。

Base Address = 0x4004_0200

レジスタ名		Address(Base+)
システムコントロールレジスタ	CGSYSCR	0x0000
発振コントロールレジスタ	CGOSCCR	0x0004
スタンバイコントロールレジスタ	CGSTBYCR	0x0008
PLL セレクトレジスタ	CGPLLSEL	0x000C
Reserved	-	0x0010

5.2.2 CGSYSCR(システムコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	1
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	FPSEL	-	PRCK		
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	GEAR		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-18	-	R	リードすると"0"が読めます。
17-16	-	R/W	"01"をライトしてください。
15-13	-	R	リードすると"0"が読めます。
12	FPSEL	R/W	fperiph 選択 0: fgear 1: fc fperiph のソースクロックを選択します。
11	-	R	リードすると"0"が読めます。
10-8	PRCK[2:0]	R/W	プリスケラックロック 選択 000: fperiph 001: fperiph/2 010: fperiph/4 011: fperiph/8 100: fperiph/16 101: fperiph/32 110: Reserved 111: Reserved 周辺 I/O に供給するプリスケラックロックを選択します。
7-3	-	R	リードすると"0"が読めます。
2-0	GEAR[2:0]	R/W	高速クロック(fc)のギア選択 000: fc 001: Reserved 010: Reserved 011: Reserved 100: fc/2 101: fc/4 110: fc/8 111: fc/16

5.2.3 CGOSCCR(発振コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	WUODR							
リセット後	1	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	WUODR				WUPSEL2	HOSCON	OSCSEL	XEN2
リセット後	0	0	0	0	0	0	0	1
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	XEN1
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	WUPSEL1	PLLON	WUEF	WUEON
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-20	WUODR[11:0]	R/W	発振器用ウォーミングアップタイマの時間を設定
19	WUPSEL2	R/W	ウォーミングアップタイマ(WUP)のクロック 0: 内部(OSC2) 1: 外部(OSC1) ウォーミングアップタイマのクロックソースを選択します。
18	HOSCON	R/W	ポート M/外部高速発振器選択(注) 0: ポート M 1: 発振器(X1 / X2) 外部高速発振器(X1 / X2)とポート M のどちらを使用するか選択します。 外部発振器として選択する場合は、ポート M について、PMCR/PMPUP/PMPDN/PMIE=disable に設定してください(リセット後は、全て disable)。
17	OSCSEL	R/W	高速発振器の切り替え 0: 内部(OSC2) 1: 外部(OSC1) 高速発振を外部(OSC1)へ切り替えます。切り替え後は高速発振器が外部(OSC1)へ切り替わった事(<OSCSEL> = "1")を確認し、内蔵発振器は速やかに停止してください。また、外部発振器に切り替え後は本ビットの書き替えによる内蔵発振器に切り替えを行わないでください。
16	XEN2	R/W	高速発振器 2 (内部: OSC2) 0: 停止 1: 発振 高速発振器 2(OSC2)の動作を選択します。
15-12	-	R/W	"0"をライトしてください。
11-10	-	R	リードすると"0"が読めます。
9	-	R/W	"0"をライトしてください。
8	XEN1	R/W	高速発振器 1 (外部: OSC1) 0: 停止 1: 発振 高速発振器 1(OSC1)の動作を選択します。
7-4	-	R	リードすると"0"が読めます。
3	WUPSEL1	R/W	ウォーミングアップタイマ(WUP)のクロック "0"を設定してください。
2	PLLON	R/W	PLL 動作 0: 停止 1: 発振 PLL(通倍回路)の動作を選択します。 リセット解除後は停止状態です。PLL を使用する場合はこのビットをセットします。

Bit	Bit Symbol	Type	機能
1	WUEF	R	ウォーミングアップタイム(WUP)ステータス 0: ウォーミングアップ終了 1: ウォーミングアップ中 このビットを読むことでウォーミングアップタイムの動作状態を確認できます。
0	WUEON	W	ウォーミングアップタイム(WUP)制御 0: don't care 1: ウォーミングアップスタート このビットをセットすることでウォーミングアップタイムがスタートします。 (注)自動ウォーミングアップする低消費電力モード(表 5-6)からの復帰では、本レジスタの設定をする必要はありません。ソフトにて WUP スタートした場合にはウォーミングアップが終了していること(<WUEF> = "0")を確認してからモード遷移するようにしてください。

注) <HOSCON>="1"設定時、ポート M のすべてのレジスタにアクセスできなくなります。(読み出すと常に"0"が読めます)また、PMDATA, PMOD を除くポート M のレジスタのいずれかが"0"でない場合、<HOSCON>を"1"に設定することはできません。

5.2.4 CGSTBYCR(スタンバイコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	DRVE
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	RXEN
リセット後	0	0	0	0	0	0	0	1
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	STBY		
リセット後	0	0	0	0	0	0	1	1

Bit	Bit Symbol	Type	機能
31-18	-	R	リードすると"0"が読めます。
17	-	R/W	"0"をライトしてください。
16	DRVE	R/W	STOP モード中の端子状態制御 0: STOP モード中端子をドライブしません 1: STOP モード中も端子をドライブします
15-10	-	R	リードすると"0"が読めます。
9	-	R/W	"0"をライトしてください。
8	RXEN	R/W	STOP モード解除後の高速発振器の動作選択 "1"を設定してください。
7-3	-	R	リードすると"0"が読めます。
2-0	STBY[2:0]	R/W	低消費電力モード選択 000: Reserved 001: STOP 010: Reserved 011: IDLE 100: Reserved 101: Reserved 110: Reserved 111: Reserved STOP モード起動時には内蔵発振器(OSC2)または外部発振器(OSC1)のうち、システムクロックとして使用していない側の発振器は必ず停止させておいてください。

5.2.5 CGPLLSEL(PLL セレクトレジスタ)

	31	30	29	28	27	26	25	24	
bit symbol	-	-	-	-	-	-	-	-	
リセット後	0	0	0	0	0	0	0	0	
	23	22	21	20	19	18	17	16	
bit symbol	-	-	-	-	-	-	-	-	
リセット後	0	0	0	0	0	0	0	0	
	15	14	13	12	11	10	9	8	
bit symbol	PLLSET1				-	PLLSET0			
リセット後	1	1	0	1	0	0	0	0	
	7	6	5	4	3	2	1	0	
bit symbol	PLLSET0								PLLSEL
リセット後	0	0	0	1	1	1	1	0	

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-12	PLLSET1[3:0]	R/W	"1101"をライトしてください。
11	-	R	リードすると"0"が読めます。
10-1	PLLSET0[9:0]	R/W	PLL 通倍数設定 外部周波数 8MHz 使用時は以下の設定をしてください。 5 通倍: "01_0001_0011" 外部周波数 10MHz 使用時は以下の設定をしてください。 4 通倍: "01_0000_1111" (注)上記以外の設定は禁止です。
0	PLLSEL	R/W	PLL 選択 0: fosc 1: PLL 使用 PLL で通倍されたクロック (f _{PLL}) をシステムクロック : fc へのクロックソースとすることが選択します。 リセット解除後は "fosc" が選択されているので、PLL を使用する場合は設定が必要です

5.3 クロック制御

5.3.1 クロックの種類

クロックの一覧を以下に示します。

fosc1	: X1, X2 端子より入力されるクロック
fosc2	: 内蔵発振器より入力されるクロック
fosc	: fosc1 または fosc2 どちらか選択されたシステムクロック
f _{PLL}	: PLL により通倍(5 or 4 通倍)されたクロック
fc	: CGPLLSEL<PLLSEL>で選択されたクロック(高速クロック)
fgear	: CGSYSCR<GEAR[2:0]>で選択されたクロック
f _{sys}	: fgear と同一クロック(システムクロック)
f _{periph}	: CGSYSCR<FPSEL>で選択されたクロック
φT0	: CGSYSCR<PRCK[2:0]>で選択されたクロック (プリスケーラクロック)

高速クロック fc と、プリスケーラクロック φT0 は以下のように分周することが可能です。

高速クロック	: fc, fc/2, fc/4, fc/8, fc/16
プリスケーラクロック	: f _{periph} , f _{periph} /2, f _{periph} /4, f _{periph} /8, f _{periph} /16, f _{periph} /32

5.3.2 リセット動作による初期値

リセット動作により、クロックの設定は下記のような状態に初期化されます。

外部高速発振器(OSC1)	: 停止(X1,X2)
内部高速発振器(OSC2)	: 発振
PLL (通倍回路)	: 停止
高速クロックギア	: fc (分周なし)

リセット動作により、すべてのクロックの設定が f_{OSC2} と同じになります。

f _C	= f _{OSC2}
f _{sys}	= f _C (= f _{OSC2})
f _{periph}	= f _C (= f _{OSC2})
φT0	= f _{periph} (= f _{OSC2})

5.3.3 クロック系統図

クロック系統図を図 5-1 に示します。




図 5-1 クロック系統図

セレクタに入力されるクロックのうち、矢印付きのものがリセット後の初期状態として選択されます。

5.3.4 クロック逡倍回路(PLL)

高速発振器の出力クロック f_{osc} を4または5逡倍した f_{PLL} クロックを出力する回路です。これにより、発振器への入力周波数は低く内部クロックは高速にすることが可能です。

PLL はリセット解除後、ディセーブル状態です。PLL を有効にするためには、CGOSCCR<PLLON>を"1"に設定し、CGPLLSEL<PLLSEL>を"1"に設定することで f_{osc} を4または5逡倍した f_{PLL} クロックを出力することができます。なお、PLL の動作が安定するまでの時間をウォーミングアップ機能等を用いて確保する必要があります。

5.3.4.1 安定時間


PLL 動作開始および、逡倍値の変更の際にはウォーミングアップ機能等を用いて安定時間を確保する必要があります。

動作を開始するときはロックアップ時間として約 200 μ s 必要です。

逡倍数の変更を行う場合、まず CGPLLSEL<PLLSEL>="0"として逡倍クロックを使用しない設定に切り替えた上で<PLLON>を"0"としてPLLを停止します。<PLLSET0>の逡倍値を変更し、PLLの初期化時間として約 100 μ s 経過後に<PLLON>を"1"としてPLLの動作を開始します。その後、ロックアップ時間(PLL安定時間)を確保してください。

5.3.4.2 PLL 設定シーケンス

以下にリセット解除後の PLL 設定シーケンスを示します。



注) PLL を停止する場合は、CGPLLSEL<PLLSEL>="0"を設定後、GPLLSEL<PLLSEL>をリードして"0"となっている事を確認した後に CGOSCCR<PLLON>="0" (PLL 停止) を設定してください。

注) PLL 通倍数を変更した場合、PLL 初期化安定時間として 100μs 以上、CGOSCCR<PLLON>="0"(PLL 停止)を保持する必要があります。

5.3.5 ウォーミングアップ機能

ウォーミングアップ機能は、STOP モード解除時に、ウォーミングアップタイマを用いて発振子の発振安定時間や、PLL の安定時間を確保するための機能です。詳細機能については「5.6.6 ウォーミングアップ」にて説明します。

注) ウォーミングアップタイマ動作中に、低消費電力モードへ遷移しないでください。

ウォーミングアップ機能は、STOP モードからの復帰の際にも使用されます。この場合には、低消費電力モードからの復帰割り込みが発生すると自動的にタイマがカウントを開始し、設定された時間のカウント終了後、システムクロックが出力され CPU が動作を開始します。

STOP モードでは PLL がディセーブルになるため、復帰の際には内部発振器の安定のほかに、PLL の安定時間も考慮してウォーミングアップ時間を設定してください。

ウォーミングアップ機能の設定方法を説明します。

1. クロックの選択

ウォーミングアップカウンタのカウントアップクロックを CGOSCCR<WUPSEL1>および <WUPSEL2>で選択します。(<WUPSEL1>は"0"を、 <WUPSEL2>は"0"または"1"を設定してください。)

2. ウォーミングアップカウンタ設定値の算出

ウォーミングアップ時間は CGOSCCR<WUODR[11:0]>により任意の値が設定可能です。

以下にウォーミングアップ時間の計算式と設定例を示します。

$$\text{ウォーミングアップサイクル数} = \frac{\text{ウォーミングアップ時間}}{\text{ウォームアップクロック周期}}$$

<例>高速発振子 8MHz 使用時、ウォーミングアップ時間 5ms を設定する場合

$$\frac{\text{ウォーミングアップ時間}}{\text{ウォームアップクロック周期}} = \frac{5\text{ms}}{1/8\text{MHz}} = 40,000\text{サイクル} = 0x9C40$$

下位 4 ビットを切り捨て、0x9C4 を CGOSCCR<WUODR[11:0]>に設定

3. ウォーミングアップの開始および終了確認

ウォーミングアップタイマのスタートおよび終了確認は、CGOSCCR<WUEON><WUEF>を使用してソフトウェア (命令) により行います。

注) ウォーミングアップタイマは発振クロックで動作しているため、発振周波数にゆらぎがある場合は誤差を含みます。従って概略時間としてとらえる必要があります。

以下に、ウォーミングアップ機能の設定例を示します。

ウォーミングアップ機能設定例 (外部発振の場合)

CGOSCCR<WUPSEL1> = "0"	:ウォーミングアップタイマクロック設定
CGOSCCR<WUPSEL2> = "1"	:ウォーミングアップタイマクロック設定(1:外部(OSC1))
CGOSCCR<WUODR[11:0]> = "0x9C4"	:ウォーミングアップ時間設定
内部発振器から外部発振器への切り替えは 5.3.6 を参照してください	
CGOSCCR<WUEON>="1"	:ウォーミングアップタイマ(WUP)スタート
CGOSCCR<WUEF>リード	: "0"(WUP 終了)になるまでウェイト

5.3.6 システムクロック

システムクロックは高速クロックのみですが、内部発振器と外部発振器のどちらかを選択して使用します。リセット解除時は内部発振器が有効（発振）となっており、外部発振器は停止しています。高速クロックは分周することができます。

- ・ X1, X2 入力周波数: 8 MHz ~ 10MHz
- ・ 内部発振入力周波数: 10MHz
- ・ クロックギア: 1/1, 1/2, 1/4, 1/8, 1/16 (リセット後は 1/1 分周)

表 5-1 高速クロック範囲(単位は MHz)

入力周波数	最低動作周波数	最大動作周波数	リセット後 (PLL = OFF, CG = 1/1)	クロックギア(CG) PLL = ON 時					クロックギア(CG) PLL = OFF 時					
				1/1	1/2	1/4	1/8	1/16	1/1	1/2	1/4	1/8	1/16	
OSC1	8	1	40	8	40	20	10	5	2.5	8	4	2	1	-
	10			40	20	10	5	2.5	10	5	2.5	1.25	-	
OSC2	10			40	20	10	5	2.5	10	5	2.5	1.25	-	

注 1) PLL=ON / OFF は CGOSCCR<PLLON>で設定します。

注 2) 高速クロックの分周の切り替えは、CGSYSCR<GEAR[2:0]>へ値を書き込むことにより実行されます。書き込み後、実際に切り替わるまでに若干の時間を要します。

注 3) PLL=OFF 時、クロックギアの 1/16 は設定しないでください。

注 4) SysTick 使用時、クロックギアの 1/16 は設定しないでください。

内部発振器から外部発振器への切り替え手順を以下に示します。

1. PMCR / PMPUP / PMPDN / PMIE の該当ビット = "0" : PM0, PM1 について禁止(リセット後は、全て禁止)
2. CGOSCCR<WUODR[11:0]> = "ウォーミングアップ時間" : ウォーミングアップ時間設定
3. CGOSCCR<HOSCON> = "1" : 外部発振使用 : PM0, PM1 □ X1, X2
4. CGOSCCR<XEN1> = "1" : 外部高速発振の発振
5. CGOSCCR<WUPSEL2> = "1" : ウォーミングアップタイマクロック設定(1:外部(OSC1))
6. CGOSCCR<WUEON>="1" : ウォーミングアップタイマ(WUP)スタート
CGOSCCR<WUEF>リード : "0" (WUP 終了)になるまでウェイト
7. CGOSCCR<OSCSSEL> = "1" : 高速発振器を外部発振器(OSC1)に切り替え
8. CGOSCCR<OSCSSEL>リード : 外部発振選択を確認(<OSCSSEL> = "1")
9. CGOSCCR<XEN2> = "0" : 内部発振停止

なお、CGOSCCR<HOSCON>="1" と設定したあとはポート M の全てのレジスタのアクセスが禁止されるため、ポート M の設定値を変更する事はできません。

5.3.7 プリスケーラクロック

周辺機能には、それぞれにクロックを分周するプリスケーラがあります。これらのプリスケーラへ入力するクロック $\phi T0$ は、CGSYSCR<FPSEL>から選択されたクロック f_{periph} をさらにCGSYSCR<PRCK[2:0]>にて分周することが可能です。リセット後の $\phi T0$ は $f_{\text{periph}}/1$ が選択されます。

注) クロックギアを使用する場合、周辺 I/O の各ブロックのプリスケーラ出力 ϕTn は、 $\phi Tn < f_{\text{sys}}$ を満足するように時間設定(ϕTn が f_{sys} よりも遅くなるように)してください。また、タイマカウンタなどの周辺 I/O 動作中にクロックギアを切り替えないようにしてください。

5.4 モードとモード遷移

5.4.1 モード状態遷移

動作モードとしてシステムクロックに高速クロックを使用する NORMAL モードがあります。

プロセッサコアの動作を停止して電力の消費を抑える低消費電力モードとして、IDLE モード、STOP モードがあります。

図 5-2 にモード状態遷移図を示します。

WFI 命令、Sleep-on-exit については、"Cortex-M3 テクニカルリファレンスマニュアル"を参照してください。




図 5-2 モード状態遷移図

注) 復帰時にウォーミングアップが必要となります。ウォーミングアップ時間の設定はSTOPモードに入る前のモード(NORMAL)にて設定する必要があります。ウォーミングアップ時間に関しては、「5.6.6 ウォーミングアップ」を参照してください。

5.5 動作モード

動作モードには NORMAL モードがあります。NORMAL モードの特長は次のとおりです。

5.5.1 NORMAL モード

CPU コアおよび周辺ハードウェアを高速クロックで動作させるモードです。リセット解除後は、NORMAL モードになります。

5.6 低消費電力モード

低消費電力モードには、IDLE, STOP モードがあります。低消費電力モードに移行するには、システムコントロールレジスタ `CGSTBYCR<STBY[2:0]>`にてモードを選択し、WFI(Wait For Interrupt)命令を実行します。WFI 命令によって低消費電力モードへ移行した場合、低消費電力モードからの復帰はリセットまたは割り込み発生により行われます。割り込みで復帰する場合には、設定を行っておく必要があります。詳細は「例外」の章の「割り込み」を参照してください。

- 注 1) 本製品ではイベントによる復帰はサポートしていないため、WFE (Wait For Event)による低消費電力モードへの移行は行わないでください。
- 注 2) 本製品は、Cortex-M3 コアの SLEEPDEEP による低消費電力モードはサポートしていません。システム制御レジスタの<SLEEPDEEP>ビットは設定しないでください。

IDLE, STOP モードの特長は次のとおりです。

5.6.1 IDLE モード

CPU のみが停止するモードです。周辺機能は、各モジュールの中のレジスタに IDLE モード時の動作/停止設定レジスタを 1 ビット持ち、IDLE モードでの動作設定が可能です。IDLE モード時に動作停止に設定された周辺機能は、IDLE モードへ遷移した時の状態で停止します。

以下に IDLE モードでの動作を設定できる周辺機能の一覧を示します。設定方法は、各機能の章を参照してください。

- ・ 16 ビットタイマ/イベントカウンタ(TMRB)
- ・ シリアルチャネル(SIO/UART)
- ・ シリアルバスインタフェース(I2C/SIO)
- ・ ウォッチドッグタイマ(WDT)

注) ウォッチドッグタイマは IDLE モードへ遷移する前に停止してください。

5.6.2 STOP モード

STOP モードでは、内部発振器も含めてすべての内部回路が停止します。

STOP モードが解除されると、STOP モードへ移行する直前の動作モードへ復帰し、動作を開始します。

STOP モードでは、CGSTBYCR<DRVE>の設定により端子の状態を設定することができます。STOP モード時の端子状態を表 5-2 に示します。

表 5-2 STOP モード時の端子状態

	機能	入出力	<DRVE> = 0	<DRVE> = 1
ポート 以外	RESET, MODE	入力専用	o	
	VOUT15, VOUT3	出力専用	o	
ポート	X1	入力専用	x	
	X2	出力専用	"High"レベル出力	
	TMS TCK TDI	入力	o	
	TDO/SWV	出力	データ有効時はイネーブル データ無効時はディセーブル	
	SWCLK	入力	o	
	SWDIO	入力	o	
		出力	データ有効時はイネーブル データ無効時はディセーブル	
	U0, V0, W0, X0, Y0, Z0	出力	データ有効時はイネーブル データ無効時はディセーブル	
	INT6, INT7, INTC	入力	o	
	上記以外の機能端子または 汎用入出力として使用	入力	x	o
出力		x	o	

o:入力または出力がイネーブルであることを示します。

x:入力または出力がディセーブルであることを示します。

5.6.3 低消費電力モードの選択

低消費電力モード選択は、CGSTBYCR<STBY[2:0]>の設定で選択されます。

表 5-3 に<STBY[2:0]>の設定より選択されるモードを示します。

表 5-3 低消費電力モードと設定

モード	CGSTBYCR <STBY[2:0]>
STOP	001
IDLE	011

注) 上記以外の設定は行わないでください。

5.6.4 各モードにおける動作状態

各モードにおける動作状態を表 5-4 に示します。

IO ポートについては「o」は入出力の有効、「×」は無効を、その他の機能については「o」はクロックが供給されていることを、「×」は供給されていないことを示します。

表 5-4 各動作モードにおける動作状態

ブロック	NORMAL	IDLE	STOP
プロセッサコア	o	×	×
I/O ポート	o	o	* (注 1)
PMD	o	o	×
ENC	o	o	×
OFD	o	o	×
ADC	o	o	×
SIO	o	モジュールごと に動作/停止選択 可能	×
SBI	o		×
TMRB	o		×
WDT	o		×
VLTD	o	o	o (注 2)
POR	o	o	o (注 2)
DNF	o	o	×
CG	o	o	×
PLL	o	o	×
高速発振器(fc)	o	o	×

o: 対象のモード中に動作が可能

×: 対象のモードに移行すると自動的にモジュールへのクロックが停止

注 1) CGSTBYCR<DRVE>の設定によります。

注 2) クロックは供給されていませんが、動作停止しません。

5.6.5 低消費電力モードの解除

低消費電力モードからの解除は、割り込み、リセットによって行うことができます。使用できるスタンバイ解除ソースは、低消費電力モードにより決まります。詳細を表 5-5 に示します。

表 5-5 解除ソースと解除可能なモード

低消費電力モード		IDLE (プログラマブル)	STOP	
解除 ソース	割り 込み	INT6, 7, C (注 1)	o	
		INTRX0, 1, INTTX0, 1	o	x
		INTVCNB	o	x
		INTEMG1	o	x
		INTOVV1	o	x
		INTADBPDB	o	x
		INTTB00, 40, 50, 70	o	x
		INTTB01, 41, 51, 71	o	x
		INTPMD1	o	x
		INTCAP00, 50, 70	o	x
		INTCAP01, 51, 71	o	x
		INTADBCPA, INTADBCPB	o	x
		INTADBSFT	o	x
		INTADBTMR	o	x
		INTENC0	o	x
		INTSBIO	o	x
		SysTick 割り込み	o	x
マスク不能割り込み (INTWDT)	o	x		
RESET (RESET 端子)	o	o		

o: 解除後、割り込み処理を開始します(RESET は本製品を初期化します)。

x: 解除に使用できません。

注 1) レベルモードの割り込みによる解除を行う場合、割り込み処理が開始されるまでレベルを保持してください。それ以前でレベルを変化させた場合は、正しい割り込み処理を開始できません。

注 2) 低消費電力モードへ移行する場合は、CPU で復帰要因以外の割り込みを禁止してください。禁止していないと復帰要因以外の割り込みで解除が行われる場合があります。

注 3) 各モードからの復帰に必要なウォーミングアップについては「5.6.6 ウォーミングアップ」を参照してください。

- ・ 割り込み要求による解除

割り込みによって低消費電力モードを解除する場合、CPU で割り込みが検出されるよう準備しておく必要があります。STOP モードの解除に使用する割り込みは、CPU の設定のほかにクロックジェネレータで割り込み検出の設定を行う必要があり、またデジタルノイズフィルタ回路を禁止にする必要があります。

- ・ マスク不能割り込み(NMI)による解除

マスク不能割り込みの要因には、WDT 割り込み(INTWDT)があります。INTWDT は IDLE モードでのみ使用可能です。

注) IDLE モード中は CPU によるウォッチドッグタイマのクリアができませんので注意してください。

- ・ リセットによる解除

$\overline{\text{RESET}}$ 端子によるリセットですべての低消費電力モードからの解除を行うことができます。リセットで解除した場合には通常のリセット動作と同様になり、解除後は NORMAL モードですべてのレジスタが初期化された状態になります。

- ・ SysTick 割り込みによる解除

SysTick 割り込みは IDLE モードでのみ使用可能です。

割り込みの詳細に関しては、「例外」の章の「割り込み」をご参照ください。

5.6.6 ウォーミングアップ

モード遷移の際には内部発振器(OSC2)の安定のためウォーミングアップが必要な場合があります。

STOP モードから NORMAL モードへの遷移では、自動的にウォーミングアップ用カウンタが起動され、設定されているウォーミングアップ時間経過後にシステムクロックの出力が開始されます。このため、STOP モードに移行する命令を実行する前に CGOSCCR<WUPSEL1><WUPSEL2>でウォーミングアップする発振器の選択(注 1)および、<WUODR>でウォーミングアップ時間の設定を行ってください。

注 1) TMPM3U0FSDMG では、常に CGOSCCR<WUPSEL1>=0 を設定してください。

注 2) STOP モードでは PLL がディセーブルになるため、STOP モード解除の際には内部発振器の安定のほかに、PLL の安定時間も考慮してウォーミングアップ時間を設定してください。PLL の安定時間は、約 200 μs です。

注 3) 自動ウォーミングアップする低消費電力モードからの復帰では、CGOSCCR<WUEON>の設定をする必要はありません。

各動作モード遷移時におけるウォーミングアップ有無を表 5-6 に示します。

表 5-6 各動作モード遷移時のウォーミングアップ設定

動作モード遷移	ウォーミングアップ設定
NORMAL → IDLE	不要
NORMAL → STOP	不要
IDLE → NORMAL	不要
STOP → NORMAL	自動ウォーミングアップ


5.6.7 モード遷移によるクロック動作

モード遷移の際の、クロック動作について示します。

5.6.7.1 NORMAL → STOP → NORMAL 動作モード遷移

STOP モードから NORMAL モードへ復帰する場合、ウォーミングアップは自動的に起動します。STOP モードへ遷移する前にウォーミングアップ時間の設定を行ってください。

リセットで NORMAL モードへ復帰する場合にはウォーミングアップは行われませんので、発振動作が安定するまでリセット信号を有効に保ってください。



第 6 章 内蔵高速発振調整機能

TMPM3U0FSDMG には、内蔵高速発振の周波数を調整する機能があります。

6.1 構成

内蔵高速発振調整機能は、16 ビットタイマ/イベントカウンタ(TMRB) のパルス幅測定機能を使用して周波数の調整を行います。

図 6-1 に機能ブロック図を示します。




図 6-1 機能ブロック図

6.2 レジスタ説明

6.2.1 レジスタ一覧

制御レジスタとアドレスを以下に示します。

Base Address = 0x4004_0300

レジスタ名(x=0~7)		Address(Base+)
プロテクトレジスタ	TRMOSCPRO	0x0000
イネーブルレジスタ	TRMOSCEN	0x0004
初期トリミング値モニタレジスタ	TRMOSCINIT	0x0008
トリミング値設定レジスタ	TRMOSCSET	0x000C

6.2.2 TRMOSCPRO (プロテクトレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PROTECT							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PROTECT[7:0]	R/W	レジスタ書き込み制御 0xC1 : 許可 0xC1 以外 : 禁止 "0xC1"を設定すると、TRMOSCEN, TRMOSCINIT, TRMOSCSET に書き込みができるようになります。

6.2.3 TRMOSCEN (イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	TRIMEN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	TRIMEN	R/W	トリミング制御 0: 禁止 1: 許可 "1"を設定すると、内蔵発振器のトリミング値が、TRIMOSCINITで読み出される値から TRMOSCSET に設定した値に切り替わります。

6.2.4 TRMOSCINIT (初期トリミング値モニタレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	TRMINITC					
リセット後	0	0	不定					
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	TRMINITF			
リセット後	0	0	0	0	不定			

Bit	Bit Symbol	Type	機能
31-14	-	R	リードすると"0"が読めます。
13-8	TRMINITC [5:0]	R/W	初期粗トリミング値 出荷時の粗トリミング値が読めます。
7-4	-	R	リードすると"0"が読めます。
3-0	TRMINITF[3:0]	R/W	初期微トリミング値 出荷時の微トリミング値が読めます。

粗トリミング、微トリミングの具体的な設定と調整値については、「6.3.2 調整範囲」を参照してください。

6.2.5 TRMOSCSET (トリミング値設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	TRIMSETC					
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	TRIMSETF			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-14	-	R	リードすると"0"が読めます。
13-8	TRIMSETC [5:0]	R/W	粗トリミング値設定 粗トリミング値を設定します。
7-4	-	R	リードすると"0"が読めます。
3-0	TRIMSETF[3:0]	R/W	微トリミング値設定 微トリミング値を設定します。

粗トリミング、微トリミングの具体的な設定と調整値については、「6.3.2 調整範囲」を参照してください。

6.3 動作説明

6.3.1 概要

周波数の調整は、粗トリミング値と微トリミング値で行います。

出荷時の設定値は、TRMOSCINIT<TRIMINITC> および<TRIMINITF> で確認できます。変更する設定値は、TRMOSCSET<TRIMSETC> および<TRIMSETF> に設定します。TRMOSCEN<TRIMEN> に"1"を設定することで内蔵高速発振器の設定値が切り替わります。

注) リセット後、TRMOSCSET、TRMOSCEN への書き込みは禁止されています。書き込みを行うためには、TRMOSCPRO<PROTECT> に"0xC1"を設定する必要があります。

6.3.2 調整範囲

粗トリミングは1.8%ステップで-57.6%~+55.8%の調整が可能です。微トリミングは0.3%ステップで-2.4%~+2.1%の調整が可能です。表 6-1 に調整範囲を示します。

注) 1ステップの値は typ. 条件のものであり、粗トリミングでは±0.2%、微トリミングでは±0.1%程度の誤差があります。

表 6-1 調整範囲

粗トリミング		微トリミング	
<TRIMSETC>	周波数変化 (typ.)	<TRIMSETF>	周波数変化 (typ.)
011111	+55.8%	0111	+2.1%
.	.	.	.
000001	+1.8%	0001	+0.3%
000000	±0%	0000	±0%
111111	-1.8%	1111	-0.3%
111110	-3.6%	1110	-0.6%
.	.	.	.
100000	-57.6%	1000	-2.4%

6.3.3 TMRB を使用した内蔵発振周波数測定

内蔵高速発振の周波数を測定するために、TMRB のパルス幅測定機能を使用することができます。TMRB のプリスケアラ用クロック $\Phi T0$ として、内蔵高速発振を選択します。TBxIN から基準となるパルスを入力し、キャプチャ機能を用いてパルスの立ち上がりエッジでアップカウンタ値をキャプチャします。キャプチャ値から算出した TBxIN の周波数と実際の周波数の差から調整値を決定します。

第7章 例外

この章では、例外の特長、種類、処理について概略を説明します。

例外はCPUのアーキテクチャと深くかかわる部分ですので、必要に応じて"Cortex-M3 テクニカルリファレンスマニュアル"もご覧ください。

7.1 概要

例外はCPUに対し現在実行中の処理を中断して別の処理に移ることを要求するものです。

例外には、何らかの異常な状態が起こったときや例外を発生する命令を実行したときに発生するものと、外部端子や周辺機能からの割り込み要求信号といった、ハードウェアによる要因で発生する割り込みがあります。

すべての例外は優先度にしたがってCPU内にあるネスト型ベクタ割り込みコントローラ(NVIC)によって処理されます。例外が発生すると、CPUはそのときの状態をスタックに退避し、割り込み処理ルーチンへ分岐します。割り込み処理ルーチンの実行後、スタックに退避した情報は自動的に復帰されます。



7.1.1 種類

例外には以下のようなものがあります。














それぞれの例外の詳細な内容は、"Cortex-M3 テクニカルリファレンスマニュアル"をご覧ください。

- ・ リセット
- ・ マスク不能割り込み(NMI)
- ・ ハードフォールト
- ・ メモリ管理
- ・ バスフォールト
- ・ 用法フォールト
- ・ SVCcall (スーパーバイザコール)
- ・ デバッグモニタ
- ・ PendSV
- ・ SysTick
- ・ 外部割り込み

7.1.2 処理の流れ

例外／割り込みの処理の流れの概略を以下に示します。以下の説明で、はハードウェアによる処理を、はソフトウェアによる処理を示しています。

それぞれの処理の内容について、後続の節で説明します。

処理	内容	説明
 CG/CPU が例外を検出	CG/CPU が例外要求を検出します。	 7.1.2.1 節
		
 CPU が例外を処理	CPU が例外処理を行います。	 7.1.2.2 節
		
 CPU が割り込み処理ルーチンへ分岐	検出した例外に応じた割り込み処理ルーチンへ分岐します。	
		
 割り込み処理ルーチン実行	必要な処理を行います。	 7.1.2.3 節
		
 例外からの復帰	別の割り込み処理ルーチンまたはもとのプログラムに復帰します。	 7.1.2.4 節

7.1.2.1 例外要求と検出

(1) 例外要求の発生

例外は、CPU の命令実行、メモリアクセス、外部割り込み端子や周辺機能からの割り込み要求などにより発生します。

CPU の命令実行による例外の要求は、例外を発生する命令の実行や、命令実行中の異常が要因で発生します。

メモリアクセスによる例外の要求は、実行不可領域からの命令フェッチや、フォールト領域へのアクセスにより発生します。

割り込みの要求は、外部割り込み端子からの信号入力や周辺機能から発生します。スタンバイ解除に使用する割り込みの場合、クロックジェネレータの設定も必要になります。詳細は「7.5 割り込み」の節で説明します。

(2) 例外の検出

複数の例外が同時に検出された場合には、CPU は優先度にしたがって最も優先度の高い例外を選択します。

各例外の優先度は以下のとおりです。"構成可能"と記載された例外は、優先度を設定することができます。また、メモリ管理、バスフォールト、用法フォールトは許可/禁止を選択することができます。禁止された例外が発生した場合にはハードフォールトとして扱われます。

表 7-1 例外の種類と優先度

番号	例外	優先度	要因
1	リセット	-3 (最高)	リセット端子, WDT, POR, VLTD, OFD, SYSRESETREQ
2	マスク不能割り込み	-2	WDT
3	ハードフォールト	-1	より優先度の高いフォールトの処理中、または禁止されているために発生できないフォールト
4	メモリ管理	構成可能	MPU (メモリ保護ユニット)からの例外(注 1) 実行不可(XN) (Execute Never)領域からの命令フェッチ
5	バスフォールト	構成可能	メモリマップのハードフォールト領域に対するアクセス
6	用法フォールト	構成可能	未定義命令の実行や、命令実行によって発生するその他のエラー
7~10	予約	-	
11	SVCcall	構成可能	SVC 命令によるシステムサービスの呼び出し
12	デバッグモニタ	構成可能	CPU がフォールト中でないときのデバッグモニタ
13	予約	-	
14	PendSV	構成可能	保留可能なシステムサービスへの要求
15	SysTick	構成可能	システムタイマからの通知
16~	外部割り込み	構成可能	外部割り込み端子や周辺機能(注 2)

注 1) 本製品は MPU を搭載していません。

注 2) 外部割り込みは、製品により要因と番号が異なります。具体的な要因と番号については、「7.5.1.5 要因一覧」を参照してください。

(3) 優先度の設定

・ 優先度レベル

外部割り込みの優先度は、割り込み優先度レジスタで、それ以外の例外はシステムハンドラ優先度レジスタで該当する<PRI_n>ビットに設定します。

<PRI_n>は、構成を変更することが可能になっており、優先度設定のためのビット数は製品により3ビット~8ビットのいずれかになります。このため、設定できる優先度の範囲も製品により異なります。

8ビットの構成の場合、優先度は0~255のレベルを設定できます。最も高い優先度は"0"です。複数の要因を同じ優先度に設定した場合、番号の小さい例外の優先度が高くなります。

注) 本製品では、<PRI_n>ビットは3ビットの構成になっています。

・ 優先度のグループ化

優先度をグループ化することもできます。アプリケーション割り込みおよびリセット制御レジスタの<PRIGROUP>を設定することで、<PRI_n>を横取り優先度とサブ優先度に分割することができます。

優先度はまず横取り優先度で判定され、横取り優先度が同じ場合サブ優先度で判定されます。サブ優先度も同じ場合は例外番号の小さいほうが優先度が高くなります。

表 7-2 に優先度のグループ化の設定についてまとめます。表中の横取り優先度数、サブ優先度数は、<PRI_n>が8ビット構成の場合の数です。

表 7-2 優先度のグループ化設定

<PRIGROUP[2:0]> の設定	<PRI_n[7:0]>		横取り優先度数	サブ優先度数
	横取り フィールド	サブ優先度 フィールド		
000	[7:1]	[0]	128	2
001	[7:2]	[1:0]	64	4
010	[7:3]	[2:0]	32	8
011	[7:4]	[3:0]	16	16
100	[7:5]	[4:0]	8	32
101	[7:6]	[5:0]	4	64
110	[7]	[6:0]	2	128
111	なし	[7:0]	1	256

注) <PRI_n>の構成が8ビットより小さい場合、下位ビットは"0"となります。

たとえば、3ビット構成の場合、<PRI_n[7:5]>で優先度が設定され、<PRI_n[4:0]>は"00000"になります。

7.1.2.2 例外の処理と割り込み処理ルーチンへの分岐(横取り)

例外により、実行中の処理を中断して割り込み処理ルーチンへ分岐する動作を"横取り"と呼びます。

(1) レジスタの退避

例外を検出すると、CPUは8つのレジスタの内容を退避します。退避するレジスタと退避の順序は以下のとおりです。

- ・ プログラムカウンタ(PC)
- ・ プログラムステータスレジスタ(xPSR)
- ・ r0~r3
- ・ r12
- ・ リンクレジスタ(LR)

レジスタの退避が終了すると、SPは8ワード分減らされます。レジスタ退避終了後のスタックの状態は以下のようになっています。



(2) 割り込み処理ルーチンのフェッチ

レジスタの退避と同時にCPUは割り込み処理ルーチンの命令フェッチを行います。

各例外の割り込み処理ルーチンの先頭番地をベクタテーブルに準備しておきます。ベクタテーブルはリセット後、コード領域の0x0000_0000番地に置かれます。ベクタテーブルは、ベクタテーブルオフセットレジスタを設定することでコード空間またはSRAM空間の任意のアドレスに置くことができます。

ベクタテーブルにはまた、メインスタックの初期値を設定します。

(3) 後着

割り込み処理ルーチンの実行前に、検出した例外よりも優先度の高い例外を検出した場合、CPUは優先度の高い例外の処理に移行します。これを後着と呼びます。

後着の場合、CPUは新たに検出された例外の割り込み処理ルーチンのフェッチを改めて行い、分岐しますが、再度レジスタの内容を退避することはありません。

(4) ベクタテーブルの構成

ベクタテーブルの構成は以下のとおりです。

最初の4ワード(スタックの先頭アドレス, リセット, NMI, ハードフォールトの割り込み処理ルーチンアドレス)は必ず設定する必要があります。その他の例外の割り込み処理ルーチンアドレスは、必要に応じて準備します。

オフセット	例外	内容	備考
0x00	リセット	メインスタックの初期値	必須
0x04	リセット	割り込み処理ルーチンアドレス	必須
0x08	マスク不能割り込み	割り込み処理ルーチンアドレス	必須
0x0C	ハードフォールト	割り込み処理ルーチンアドレス	必須
0x10	メモリ管理	割り込み処理ルーチンアドレス	任意
0x14	バスフォールト	割り込み処理ルーチンアドレス	任意
0x18	用法フォールト	割り込み処理ルーチンアドレス	任意
0x1C ~ 0x28	予約		
0x2C	SVCall	割り込み処理ルーチンアドレス	任意
0x30	デバッグモニタ	割り込み処理ルーチンアドレス	任意
0x34	予約		
0x38	PendSV	割り込み処理ルーチンアドレス	任意
0x3C	SysTick	割り込み処理ルーチンアドレス	任意
0x40	外部割り込み	割り込み処理ルーチンアドレス	任意

7.1.2.3 割り込み処理ルーチンの発行

割り込み処理ルーチンでは、発生した例外に応じて必要な処理を行います。割り込み処理ルーチンはユーザが準備します。

割り込み処理ルーチンでは、通常の処理プログラムに戻ったときに再度同じ割り込みが発生しないよう、割り込み要求の取り下げなどの処理が必要になる場合があります。

割り込みについての詳細は「7.5 割り込み」の節で説明します。

割り込み処理ルーチンの実行中に現在処理中の例外よりも優先度の高い例外を検出した場合、CPU は現在実行中の割り込み処理ルーチンを中断し新たに検出された例外の処理を行います。

7.1.2.4 例外からの復帰

(1) 割り込み処理ルーチンからの復帰先

割り込み処理ルーチン終了時の状態により復帰先が決まります。

- ・ テールチェーン

保留中の例外が存在し、中断されている例外処理がないかまたは中断されているどの例外よりも優先度が高い場合、保留中の例外の割り込み処理ルーチンへ復帰します。

このとき、スタックの退避と復帰は省略されます。この動作をテールチェーンと呼びます。

- ・ 処理が中断されている割り込み処理ルーチンへ復帰

保留中の例外がない場合、または存在しても処理が中断されている例外の優先度が高い場合、中断されている例外の割り込み処理ルーチンへ復帰します。

- ・ 元のプログラムへ復帰

保留中の例外も処理が中断されている例外もない場合、元のプログラムへ復帰します。

(2) 復帰処理

CPU は、割り込み処理ルーチンから復帰する際に以下の処理を行います。

- ・ レジスタの復帰

退避していた 8 つのレジスタ(PC, xPSR, r0 ~ r3, r12, LR)を復帰し SP を調整します。

- ・ 割り込み番号のロード

退避していた xPSR から現在有効な割り込み番号をロードします。この割り込み番号によって CPU はどの割り込みに復帰するかを制御します。

- ・ SP の選択

例外(ハンドラモード)へ復帰する場合、SP は SP_main です。スレッドモードへ復帰する場合、SP は SP_main または SP_process です。

7.2 リセット例外

リセット例外には、以下の6種類の要因があります。

リセットの要因を確認するためには、クロックジェネレータレジスタのCGRSTFLGを参照してください。

- ・ 外部リセット端子
外部リセット端子を"Low"にしたのち、"High"にすることによりリセット例外が発生します。
- ・ PORによるリセット例外
PORにリセットを発生する機能があります。詳細は「パワーオンリセット回路」の章をご覧ください。
- ・ VLTDによるリセット例外
VLTDにリセットを発生する機能があります。詳細は「電源検出回路」の章をご覧ください。
- ・ OFDによるリセット例外
OFDにリセットを発生する機能があります。詳細は「周波数検知回路」の章をご覧ください。
- ・ WDTによるリセット例外
WDTにリセットを発生する機能があります。詳細は「ウォッチドッグタイマ」の章をご覧ください。
- ・ SYSRESETREQによるリセット例外
NVICレジスタの、アプリケーション割り込みおよびリセット制御レジスタのSYSRESETREQビットをセットすることで、リセットを発生させることができます。

7.3 マスク不能割り込み(NMI)

WDTにマスク不能割り込みを発生する機能があります。詳細は「ウォッチドッグタイマ」の章をご覧ください。

マスク不能割り込みの要因を確認するためには、クロックジェネレータレジスタのCGNMIFLGを参照してください。

7.4 SysTick

SysTick は、CPU の持つシステムタイマを使用した割り込み機能です。

SysTick リロード値レジスタに値を設定し、SysTick 制御およびステータスレジスタで機能をイネーブルにすると、リロード値レジスタに設定された値がカウンタへリロードされカウントダウンを開始します。カウンタが"0"になると SysTick 例外が発生します。また、例外を保留しフラグでタイマが"0"になったことを確認することもできます。

SysTick 較正值レジスタには、システムタイマで 10 ms を計測する際のリロード値が準備されています。製品により、カウントクロックの周期は異なるため、較正值レジスタに設定されている値も異なります。

注) 本製品では外部参照クロックとして fosc(CGOSCCR<OSCSSEL>で選択されるクロック) を 32 分周したクロックが使用されます。

7.5 割り込み

この節では、割り込みの伝わる経路, 要因, 必要な設定について説明します。

割り込みは、割り込み要因ごとの信号により CPU へ通知されます。

CPU は、優先順位付けを行い最も優先度の高い割り込みを発生します。

スタンバイ解除に使用する割り込み要因は、クロックジェネレータを経由して CPU に要因が伝わるため、クロックジェネレータの設定も必要です。

7.5.1 要因

7.5.1.1 経路

割り込み要求の経路を図 7-1 に示します。

周辺機能からの割り込み要求のうち、スタンバイ解除に使用されないものは直接 CPU に入力されます。(経路 ①)

スタンバイ解除に使用される周辺機能割り込み(経路 ②)および、外部割り込み端子からの割り込み(経路 ③)はクロックジェネレータに入力され、スタンバイ解除のロジックを経由して CPU に入力されます。(経路 ④⑤)

外部割り込み端子からの割り込みは、スタンバイ解除に使用しない場合スタンバイ解除ロジックを経由せずに CPU に入力されます。(経路 ⑥)




図 7-1 割り込みの経路

7.5.1.2 割り込み要因の発生

割り込み要求は、割り込み要因に割り当てられた外部端子, 周辺機能, NVIC レジスタの割り込み保留セットレジスタの設定により発生します。

- ・ 外部端子からの割り込み
外部割り込み端子を使用する場合、ポートの制御レジスタで端子を割り込み機能に設定します。
- ・ 周辺機能の割り込み
周辺機能の割り込みを使用する場合、使用する周辺機能で割り込みが出力されるよう設定する必要があります。
詳細は各章をご覧ください。
- ・ 割り込みの強制的な保留
割り込み保留セットレジスタの該当する割り込みのビットをセットすることで、割り込み要因を発生させることができます。

7.5.1.3 割り込み要因の伝達

外部端子/周辺機能から発生した割り込み要求のうち、スタンバイ解除要因にならないものは直接 CPU に接続されます。

スタンバイ解除要因として使用できる割り込みは、クロックジェネレータを経由して CPU に接続されるため、クロックジェネレータの設定が必要です。ただし、外部割り込みについてはスタンバイ解除要因として使用しない場合はクロックジェネレータの設定なしで使用することもできます。この場合、次項の注意事項に留意して使用してください。

7.5.1.4 外部割り込み端子を使用する際の注意

外部割り込みを使用する際には、予期しない割り込みが発生しないよう以下の点に留意してください。

外部割り込み端子からの入力信号は、入力ディセーブル(PxIE<PxmiE>="0")の場合"High"となります。また、外部割り込みをスタンバイ解除要因として使用しない場合（「図 7-1 割り込みの経路」の⑥の経路）、外部割り込み端子からの入力信号がそのまま CPU に伝わります。CPU は"High"入力を割り込みとして認識しますので、入力ディセーブルのまま CPU で該当する割り込みを有効にすると割り込みが発生します。

外部割り込みをスタンバイ解除要因とせずに使用する際には、割り込み端子入力を"Low"レベルとして入力ディセーブルにし、その後 CPU で割り込み許可設定を行ってください。

7.5.1.5 要因一覧

割り込みの要因一覧を表 7-3 に示します。

表 7-3 割り込み要因一覧

番号	要因		アクティブレベル (スタンバイ解除)	CG 割り込みモード コントロールレジスタ
0	INTRX0	シリアル受信(channel0)		
1	INTTX0	シリアル送信(channel0)		
2	INTRX1	シリアル受信(channel1)		
3	INTTX1	シリアル送信(channel1)		
4	Reserved	Reserved		
5	INTEMG1	PMD1 EMG 割り込み		
6	INTOVV1	PMD1 OVV 割り込み		
7	INTADBPDB	ADCB PMD1 トリガ同期変換終了		
8	INTTB00	16bitTMRB0 コンペア一致 0/オーバーフロー		
9	INTTB01	16bitTMRB0 コンペア一致 1		
10	INTTB40	16bitTMRB4 コンペア一致 0/オーバーフロー		
11	INTTB41	16bitTMRB4 コンペア一致 1		
12	INTTB50	16bitTMRB5 コンペア一致 0/オーバーフロー		
13	INTTB51	16bitTMRB5 コンペア一致 1		
14	INTPMD1	PMD1 PWM 割り込み		
15	INTCAP00	16-bit TMRB0 インพุットキャプチャ 0		
16	INTCAP01	16-bit TMRB0 インพุットキャプチャ 1		
17	INTCAP50	16-bit TMRB5 インพุットキャプチャ 5		
18	INTCAP51	16-bit TMRB5 インพุットキャプチャ 1		
19	INT6	割り込み端子	「H」 / 「L」 レベル	CGIMCGA
20	INT7	割り込み端子	「↑」 / 「↓」エッジ選択可	
21	INTADBCPA	ADCB 監視割り込み A		
22	INTADBCPB	ADCB 監視割り込み B		
23	INTADBSFT	ADCB ソフトスタート変換終了		
24	INTADBTMR	ADCB タイマ同期変換終了		
25	INTENC0	エンコーダ入力 0 割り込み		
26	INTTB70	16bitTMRB7 コンペア一致 0/オーバーフロー		
27	INTTB71	16bitTMRB7 コンペア一致 1		
28	INTCAP70	16-bit TMRB7 インพุットキャプチャ 0		
29	INTCAP71	16-bit TMRB7 インพุットキャプチャ 1		
30	INTC	割り込み端子	「H」 / 「L」 レベル 「↑」 / 「↓」エッジ選択可	
31	INTSBI	シリアルバスインタフェース		

7.5.1.6 アクティブレベル

アクティブレベルはどのような信号変化を割り込み要因と見なすかを示しています。CPU は割り込み信号の"High"を割り込み要因とみなします。各種周辺機能から CPU へ直接割り込み信号が伝わるものは、割り込み要求として"High"パルスを出力するようになっています。

スタンバイ解除要因となる割り込みについては、クロックジェネレータに設定するアクティブレベルは、周辺機能からの割り込み要求は立ち上がり(「↑」)エッジまたは立ち下がり(「↓」)エッジとなり、割り込み端子からの割り込み要求は"High"レベル、"Low"レベル、立ち上がり(「↑」)エッジ、立ち下がり(「↓」)エッジから選ぶことができます。

スタンバイ解除要因となる割り込みを使用するときにはクロックジェネレータレジスタの **CGIMCGn<INTmEN>** を有効にし、**CGIMCGn<EMCGm[2:0]>** にアクティブレベルを設定します。周辺機能からの割り込み要求のアクティブレベルは表 7-3 で指定されているとおりに設定してください。


クロックジェネレータで検出された割り込みは、"High"レベル信号で CPU に通知されます。

7.5.2 処理詳細

7.5.2.1 処理の流れ

割り込みの処理の流れを以下に示します。

以下の説明で、はハードウェアによる処理を、はソフトウェアによる処理を示しています。



処理	内容	説明
<p>割り込み サービスルーチン実行</p>	<p>必要な処理をプログラミングしてください。 必要に応じて割り込み要因の取り下げを行ってください。</p>	<p>「7.5.2.6 割り込み処理 ルーチンでの処理(要因の 取り下げ)」</p>
<p style="text-align: center;">↓</p> <p>元のプログラムへ復帰</p>	<p>割り込み処理ルーチンから通常の処理プログラムに復帰します。</p>	

7.5.2.2 準備

割り込みの準備を行うときには、設定途中で不要な割り込みの発生を防ぐために設定の順番に注意が必要です。

割り込みの使用開始、または設定変更のときの基本的な順序は、まず、CPU で割り込みを禁止し、次に割り込み経路で CPU から遠いところから設定を行い、最後に CPU で割り込みを許可します。

クロックジェネレータの設定を行うときには、条件の設定を行った後、不要な割り込みが発生しないよう、クロックジェネレータ内部の割り込み情報をクリアしてから割り込み許可の設定を行います。

以下に設定の手順と、手順ごとの具体的な設定方法を示します。

1. CPU 割り込み禁止
2. CPU 割り込み設定
3. 要因の準備(1)(外部割り込み)
4. 要因の準備(2)(周辺機能からの割り込み)
5. 要因の準備(3)(割り込み保留セットレジスタ)
6. クロックジェネレータの設定
7. CPU 割り込み許可

(1) CPU 割り込み禁止

CPU を割り込み禁止状態にするには、PRIMASK レジスタに"1"をセットします。これにより、マスク不能割り込みとハードフォールト例外以外のすべての割り込みと例外がマスクされます。

このレジスタをセットするためには"MSR"命令を使用します。

割り込みマスクレジスタ		
PRIMASK	←	"1"(割り込み禁止)

注 1) PRIMASK レジスタは、ユーザ・アクセス・レベルではセットできません。

注 2) PRIMASK レジスタに"1"がセットされているとき、フォールトが発生するとハードフォールトとして扱われます。

(2) CPU 割り込み設定

NVIC レジスタの割り込み優先度 レジスタで<PRI_n>に優先度の設定を行います。

このレジスタは、8 ビットごとに各割り込み要因に割り当てられていますが、製品ごとに構成するビット数が異なります。8 ビットの構成の場合「0」から「255」までの優先度を設定することができます。最も高い優先度は「0」です。複数の要因を同じ優先度に設定した場合、番号の小さい割り込みの優先度が高くなります。

グループ優先度を設定する場合にはアプリケーション割り込みおよびリセット制御レジスタの<PRIGROUP>も設定します。

NVIC レジスタ		
<PRI_n>	←	「優先度」
<PRIGROUP>	←	「グループ優先度」(必要に応じて設定してください)

注) 「n」は該当する例外/割り込みの番号を示します。
本製品では割り込み優先度レジスタの優先度設定領域は3ビットの構成になっています。

(3) 要因の準備(1) (外部割り込み)

外部割り込みを使用する場合、該当する端子のポートの設定を行います。機能端子として使用するため、該当するポートのファンクションレジスタ PxFRn[m]を"1"に、ポートを入力として使用するために PxIE[m]を"1"に設定します。

ポートレジスタ		
PxFRn<PxmFn>	←	"1"
PxIE<PxmlE>	←	"1"

注) 「x」は該当ポート番号、「m」は該当ビット、「n」はファンクションレジスタ番号を示します。
STOP 以外のモードでは、PxIE で入力イネーブル設定であれば PxFR の設定によらず割り込みの入力が有効になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。また、「7.5.1.4 外部割り込み端子を使用する際の注意」の記載事項に注意してください。

(4) 要因の準備(2) (周辺機能からの割り込み)

周辺機能からの割り込みを使用する場合、設定方法は周辺機能によって異なります。各周辺機能の章をご覧ください。

(5) 要因の準備(3) (割り込み保留セットレジスタ)

割り込み保留セットレジスタで割り込みを発生する場合、該当するビットに"1"をセットします。

NVIC レジスタ		
割り込み保留セット[m]	←	"1"

注) 「m」は該当ビットを示します。

(6) クロックジェネレータの設定

スタンバイ解除要因となる割り込みは、クロックジェネレータの CGIMCG レジスタでアクティブレベルと割り込み許可の設定を行います。CGIMCG レジスタは要因ごとの設定レジスタです。

割り込み許可の前に、不要な割り込み発生を防止するため割り込み要求のクリアを CGICRCG レジスタで行います。CGICRCG レジスタは、要因に対応した値を書き込むことで保持されていた割り込み要求をクリアすることができます。具体的な値は、「7.6.3.2 CGICRCG(CG 割り込み要求クリアレジスタ)」を参照してください。

割り込み端子からの割り込み要求をスタンバイ解除要因として使用しない場合、クロックジェネレータの設定を行わずに使用することもできます。ただし、CPUが割り込み要因として検出するためには、「High」パルスまたは「High」レベルの信号を入力する必要があります。また、「7.5.1.4 外部割り込み端子を使用する際の注意」の記載事項に注意してください。

クロックジェネレータレジスタ		
CGIMCGn<EMCGm>	←	アクティブレベル
CGICRCG<ICRCG>	←	使用する要因に対応する値
CGIMCGn<INTmEN>	←	"1"(割り込み許可)

注) 「n」はレジスタ番号、「m」は割り込み要因固有の番号を示します。

(7) CPU 割り込み許可

CPUの割り込み許可の設定をします。

割り込み保留クリアレジスタで保留状態の割り込みをクリアし、割り込みイネーブルセットレジスタで割り込みを許可します。これらのレジスタは1ビットずつ各割り込み要因に割り当てられています。

割り込み保留クリアレジスタの該当する割り込みのビットに"1"を書くことで保留されている要因をクリアすることができ、割り込みイネーブルセットレジスタの該当する割り込みのビットに"1"を書くことで割り込みを許可することができます。

ただし、割り込み保留セットレジスタの設定で割り込みを発生する場合、割り込み保留クリアを行うと割り込み要因そのものが失われるため、この操作は不要です。

最後に、PRIMASKレジスタを"0"にクリアします。

NVIC レジスタ		
割り込み保留クリア[m]	←	"1"
割り込みイネーブルセット[m]	←	"1"
割り込みマスクレジスタ		
PRIMASK	←	"0"

注1) 「m」は該当ビットを示します。

注2) PRIMASKレジスタは、ユーザ・アクセス・レベルではセットできません。

7.5.2.3 検出(クロックジェネレータ)

スタンバイ解除要因となる割り込みは、クロックジェネレータに設定されたアクティブレベルにしたがって検出されCPUに伝えられます。

アクティブレベルが立ち上がりまたは立ち下がりエッジの割り込み要因は、検出された後クロックジェネレータで要因が保持されますが、「High」レベルまたは「Low」レベル設定の割り込み要因は、アクティブレベルから変化すると割り込み要因がなくなるとみなされるため、割り込み検出までレベルを保つ必要があります。

クロックジェネレータは割り込みを検出するとCG割り込み要求クリアレジスタ(CGICRCG)で解除されるまで「High」レベルの割り込み信号をCPUに出力します。解除を行わずに復帰すると再度同じ割り込みが検出されますので、割り込み処理ルーチン内で割り込みの解除を行ってください。

7.5.2.4 検出(CPU)

CPU は優先順位に従って最も優先度の高い割り込み要因を検出します。

7.5.2.5 CPU の処理

割り込みが検出されると、CPU はスタックへ PC, PSR, r0~r3, r12, LR を退避し、検出した割り込みの割り込み処理ルーチンへ分岐します。

7.5.2.6 割り込み処理ルーチンでの処理(要因の取り下げ)

割り込み処理ルーチンではアプリケーションにより必要な内容をプログラミングしますが、ここでは推奨する処理と要因の取り下げについて説明します。

(1) 割り込み処理ルーチンでの処理

通常、割り込み処理ルーチンでは必要なレジスタの退避と割り込み処理を行います。Cortex-M3 コアは自動的に PC, PSR, r0~r3, r12, LR をスタックへ退避するため、これらのレジスタをユーザプログラムで退避する必要はありません。

その他のレジスタについては必要に応じて退避します。

割り込み処理ルーチン実行中でも、より高い優先度の割り込みや NMI などの例外は受け付けられます。そのため書き換わる可能性のある、汎用レジスタを退避することを推奨します。

(2) 割り込み要因の取り下げ

スタンバイ解除要因となる割り込みについては、CGICRCG レジスタで割り込み要求を解除する必要があります。

アクティブレベルがレベル検出の割り込みの場合、要因そのものを取り下げない限り割り込み要求は存在し続けるため、まず要因を取り下げる必要があります。レベル検出の場合は、要因が取り下げられるとクロックジェネレータからの割り込み要求信号は自動的に取り下げられます。

エッジ検出の場合は CGICRCG レジスタに該当する割り込みの値を設定することで要因は取り下げられ、再度有効なエッジが発生したときに改めて要因として認識されます。

7.6 例外/割り込み関連レジスタ

以下に、本章で説明した CPU の NVIC レジスタとクロックジェネレータレジスタとアドレスを示します。

7.6.1 レジスタ一覧

NVIC レジスタ		Base Address = 0xE000_E000
レジスタ名		Address
SysTick 制御およびステータスレジスタ		0x0010
SysTick リロード値レジスタ		0x0014
SysTick 現在値レジスタ		0x0018
SysTick 較正值レジスタ		0x001C
割り込みイネーブルセットレジスタ 1		0x0100
Reserved		0x0104
Reserved		0x0108
割り込みイネーブルクリアレジスタ 1		0x0180
Reserved		0x0184
Reserved		0x0188
割り込み保留セットレジスタ 1		0x0200
Reserved		0x0204
Reserved		0x0208
割り込み保留クリアレジスタ 1		0x0280
Reserved		0x0284
Reserved		0x0288
割り込み優先度レジスタ		0x0400 ~ 0x0460
ベクタテーブルオフセットレジスタ		0x0D08
アプリケーション割り込みおよびリセット制御レジスタ		0x0D0C
システムハンドラ優先度レジスタ		0x0D18, 0x0D1C, 0x0D20
システムハンドラ制御および状態レジスタ		0x0D24

クロックジェネレータレジスタ			Base Address = 0x4004_0200
レジスタ名			Address
CG 割り込み要求クリアレジスタ	CGICRCG		0x0014
NMI フラグレジスタ	CGNMIFLG		0x0018
リセットフラグレジスタ	CGRSTFLG		0x001C
CG 割り込みモードコントロールレジスタ A	CGIMCGA		0x0020

注) "Reserved"表記のアドレスにはアクセスしないでください。

7.6.2 NVIC レジスタ

7.6.2.1 SysTick 制御およびステータスレジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	COUNTFLAG
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	CLKSOURCE	TICKINT	ENABLE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-17	-	R	リードすると"0"が読めます。
16	COUNTFLAG	R/W	0: タイマは0になっていない 1: タイマが0になった "1"の場合、最後の読み出しの後にタイマが"0"になったことを示します。 このレジスタのいずれかの部分を読み出すとこのビットはクリアされます。
15-3	-	R	リードすると"0"が読めます。
2	CLKSOURCE	R/W	0: 外部参照クロック (fosc/32) (注) 1: CPU クロック (fsys)
1	TICKINT	R/W	0: SysTick を保留しない 1: SysTick を保留する
0	ENABLE	R/W	0: ディセーブル 1: イネーブル "1"をセットするとリロード値レジスタの値をカウンタにロードし、動作を開始します。

注) 本製品では外部参照クロックとして fosc(CGOSCCR<OSCSSEL>で選択されるクロック) を 32 分周したクロックが使用されます。

7.6.2.2 SysTick リロード値レジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RELOAD							
リセット後	不定							
	15	14	13	12	11	10	9	8
bit symbol	RELOAD							
リセット後	不定							
	7	6	5	4	3	2	1	0
bit symbol	RELOAD							
リセット後	不定							

Bit	Bit Symbol	Type	機能
31-24	-	R	リードすると"0"が読めます。
23-0	RELOAD	R/W	リロード値 タイマが"0"になったときに SysTick 現在値レジスタにロードする値を設定します。

7.6.2.3 SysTick 現在値レジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CURRENT							
リセット後	不定							
	15	14	13	12	11	10	9	8
bit symbol	CURRENT							
リセット後	不定							
	7	6	5	4	3	2	1	0
bit symbol	CURRENT							
リセット後	不定							

Bit	Bit Symbol	Type	機能
31-24	-	R	リードすると"0"が読めます。
23-0	CURRENT	R/W	[リード] SysTick タイマ現在値 [ライト] クリア 任意の値を書き込むとタイマカウントがクリアされます。 このレジスタをクリアすることで、SysTick 制御およびステータスレジスタの<COUNTFLAG>もクリアされます。

7.6.2.4 SysTick 較正值レジスタ

	31	30	29	28	27	26	25	24
bit symbol	NOREF	SKEW	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	TENMS							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TENMS							
リセット後	0	0	0	0	1	0	0	1
	7	6	5	4	3	2	1	0
bit symbol	TENMS							
リセット後	1	1	0	0	0	1	0	0

Bit	Bit Symbol	Type	機能
31	NOREF	R	0: 参照クロックあり 1: 参照クロックなし
30	SKEW	R	0: 較正值は 10 ms 1: 較正值は 10 ms でない
29-24	-	R	リードすると"0"が読めます。
23-0	TENMS	R	較正值 外部参照クロックで 10 ms をカウントするために使用するリロード値(0xC35)です。(注)

注) マルチショットで使用する場合、この値を-1 して使用してください。

7.6.2.5 割り込みイネーブルセットレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	SETENA (割り込み 31)	SETENA (割り込み 30)	SETENA (割り込み 29)	SETENA (割り込み 28)	SETENA (割り込み 27)	SETENA (割り込み 26)	SETENA (割り込み 25)	SETENA (割り込み 24)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	SETENA (割り込み 23)	SETENA (割り込み 22)	SETENA (割り込み 21)	SETENA (割り込み 20)	SETENA (割り込み 19)	SETENA (割り込み 18)	SETENA (割り込み 17)	SETENA (割り込み 16)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	SETENA (割り込み 15)	SETENA (割り込み 14)	SETENA (割り込み 13)	SETENA (割り込み 12)	SETENA (割り込み 11)	SETENA (割り込み 10)	SETENA (割り込み 9)	SETENA (割り込み 8)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SETENA (割り込み 7)	SETENA (割り込み 6)	SETENA (割り込み 5)	SETENA (割り込み 4)	SETENA (割り込み 3)	SETENA (割り込み 2)	SETENA (割り込み 1)	SETENA (割り込み 0)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	SETENA	R/W	割り込み番号[31:0] [ライト] 1: 許可 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しています。 "1"をライトすることで該当する割り込みを許可します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止状態が確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.6 割り込みイネーブルクリアレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	CLRENA (割り込み 31)	CLRENA (割り込み 30)	CLRENA (割り込み 29)	CLRENA (割り込み 28)	CLRENA (割り込み 27)	CLRENA (割り込み 26)	CLRENA (割り込み 25)	CLRENA (割り込み 24)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CLRENA (割り込み 23)	CLRENA (割り込み 22)	CLRENA (割り込み 21)	CLRENA (割り込み 20)	CLRENA (割り込み 19)	CLRENA (割り込み 18)	CLRENA (割り込み 17)	CLRENA (割り込み 16)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CLRENA (割り込み 15)	CLRENA (割り込み 14)	CLRENA (割り込み 13)	CLRENA (割り込み 12)	CLRENA (割り込み 11)	CLRENA (割り込み 10)	CLRENA (割り込み 9)	CLRENA (割り込み 8)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CLRENA (割り込み 7)	CLRENA (割り込み 6)	CLRENA (割り込み 5)	CLRENA (割り込み 4)	CLRENA (割り込み 3)	CLRENA (割り込み 2)	CLRENA (割り込み 1)	CLRENA (割り込み 0)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	CLRENA	R/W	割り込み番号[31:0] [ライト] 1: 禁止 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しており、割り込みを禁止したり、禁止されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを禁止します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止の状態を確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.7 割り込み保留セットレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	SETPEND (割り込み 31)	SETPEND (割り込み 30)	SETPEND (割り込み 29)	SETPEND (割り込み 28)	SETPEND (割り込み 27)	SETPEND (割り込み 26)	SETPEND (割り込み 25)	SETPEND (割り込み 24)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	SETPEND (割り込み 23)	SETPEND (割り込み 22)	SETPEND (割り込み 21)	SETPEND (割り込み 20)	SETPEND (割り込み 19)	SETPEND (割り込み 18)	SETPEND (割り込み 17)	SETPEND (割り込み 16)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	SETPEND (割り込み 15)	SETPEND (割り込み 14)	SETPEND (割り込み 13)	SETPEND (割り込み 12)	SETPEND (割り込み 11)	SETPEND (割り込み 10)	SETPEND (割り込み 9)	SETPEND (割り込み 8)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	SETPEND (割り込み 7)	SETPEND (割り込み 6)	SETPEND (割り込み 5)	SETPEND (割り込み 4)	SETPEND (割り込み 3)	SETPEND (割り込み 2)	SETPEND (割り込み 1)	SETPEND (割り込み 0)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-0	SETPEND	R/W	<p>割り込み番号[31:0] [ライト] 1: 保留する [リード] 0: 保留なし 1: 保留あり</p> <p>各ビットが指定された番号の割り込みに対応しており、割り込みを強制的に保留したり、保留されているかどうかを確認できます。</p> <p>"1"をライトすることで該当する割り込みを保留します。ただし、すでに保留されている割り込みおよび禁止されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。</p> <p>リードの場合、該当する割り込みが保留されているかどうかを示します。</p> <p>このレジスタのビットをクリアするには、割り込み保留クリアレジスタの対応するビットに"1"をセットします。</p>

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.8 割り込み保留クリアレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	CLRPEND (割り込み 31)	CLRPEND (割り込み 30)	CLRPEND (割り込み 29)	CLRPEND (割り込み 28)	CLRPEND (割り込み 27)	CLRPEND (割り込み 26)	CLRPEND (割り込み 25)	CLRPEND (割り込み 24)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	CLRPEND (割り込み 23)	CLRPEND (割り込み 22)	CLRPEND (割り込み 21)	CLRPEND (割り込み 20)	CLRPEND (割り込み 19)	CLRPEND (割り込み 18)	CLRPEND (割り込み 17)	CLRPEND (割り込み 16)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	CLRPEND (割り込み 15)	CLRPEND (割り込み 14)	CLRPEND (割り込み 13)	CLRPEND (割り込み 12)	CLRPEND (割り込み 11)	CLRPEND (割り込み 10)	CLRPEND (割り込み 9)	CLRPEND (割り込み 8)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	CLRPEND (割り込み 7)	CLRPEND (割り込み 6)	CLRPEND (割り込み 5)	CLRPEND (割り込み 4)	CLRPEND (割り込み 3)	CLRPEND (割り込み 2)	CLRPEND (割り込み 1)	CLRPEND (割り込み 0)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-0	CLRPEND	R/W	割り込み番号[31:0] [ライト] 1: 保留をクリアする [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、保留された割り込みをクリアしたり、保留されているかどうかを確認できます。 "1"をライトすることで該当する保留された割り込みをクリアします。ただし、すでに処理が開始されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.9 割り込み優先度レジスタ

割り込み優先度レジスタは、各割り込みに対し8ビットごとの構成になっています。

割り込み番号と対応する割り込み優先度レジスタのアドレスは以下のとおりです。

	31	24 23	16 15	8 7	0
0xE000_E400	PRI_3	PRI_2	PRI_1	PRI_0	
0xE000_E404	PRI_7	PRI_6	PRI_5	PRI_4	
0xE000_E408	PRI_11	PRI_10	PRI_9	PRI_8	
0xE000_E40C	PRI_15	PRI_14	PRI_13	PRI_12	
0xE000_E410	PRI_19	PRI_18	PRI_17	PRI_16	
0xE000_E414	PRI_23	PRI_22	PRI_21	PRI_20	
0xE000_E418	PRI_27	PRI_26	PRI_25	PRI_24	
0xE000_E41C	PRI_31	PRI_30	PRI_29	PRI_28	

各割り込みに割り当てられている8ビットのうち何ビットを優先度の設定に使用できるかは製品により異なります。本製品では、3ビットで優先度を設定することができます。

以下に、代表として割り込み番号0~3の割り込み優先度レジスタの構成を示します。未使用のビットはリードすると"0"が読め、ライトは無視されます。

	31	30	29	28	27	26	25	24
bit symbol	PRI_3			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	PRI_2			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	PRI_1			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PRI_0			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-29	PRI_3	R/W	割り込み番号3優先度
28-24	-	R	リードすると"0"が読めます。
23-21	PRI_2	R/W	割り込み番号2優先度
20-16	-	R	リードすると"0"が読めます。
15-13	PRI_1	R/W	割り込み番号1優先度
12-8	-	R	リードすると"0"が読めます。
7-5	PRI_0	R/W	割り込み番号0優先度
4-0	-	R	リードすると"0"が読めます。

7.6.2.10 ベクタテーブルオフセットレジスタ

	31	30	29	28	27	26	25	24
bit symbol	TBLOFF							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	TBLOFF							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBLOFF							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBLOFF	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	TBLOFF	R/W	オフセット値 TBLBASE で指定した領域の先頭からのオフセット値を設定します。 オフセットはテーブルにある例外の数に基づいてアラインされる必要があります。16 個までの割り込みが使える、最小のアライメントは 32 ワードになります。割り込みの数がより多い場合は、次の 2 のべき乗まで切り上げて、アライメントを調整する必要があります。
6-0	-	R	リードすると"0"が読めます。

注) <TBLOFF[31:30]>は"00"に設定してください。

7.6.2.11 アプリケーション割り込みおよびリセット制御レジスタ

	31	30	29	28	27	26	25	24
bit symbol	VECTKEY/VECTKEYSTAT							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	VECTKEY/VECTKEYSTAT							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENDIANESS	-	-	-	-	PRIGROUP		
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	SYSRESET REQ	VECTCLR ACTIVE	VECTRESET
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	VECTKEY (ライト) VECTKEYSTAT (リード)	R/W	レジスタキー [ライト]このレジスタへ書き込みを行うには、<VECTKEY>に"0x05FA"を書き込む必要があります。 [リード]リードすると"0xFA05"が読めます。
15	ENDIANESS	R/W	エンディアン形式ビット(注1) 1: ビッグエンディアン 0: リトルエンディアン
14-11	-	R	リードすると"0"が読めます。
10-8	PRIGROUP	R/W	割り込み優先度グループ分け 000: 横取り優先度 7bit、サブ優先度 1bit 001: 横取り優先度 6bit、サブ優先度 2bit 010: 横取り優先度 5bit、サブ優先度 3bit 011: 横取り優先度 4bit、サブ優先度 4bit 100: 横取り優先度 3bit、サブ優先度 5bit 101: 横取り優先度 2bit、サブ優先度 6bit 110: 横取り優先度 1bit、サブ優先度 7bit 111: 横取り優先度 0bit、サブ優先度 8bit 割り込み優先度レジスタ<PRI_n>を、横取り優先度とサブ優先度分けする際のビット構成を設定します。
7-3	-	R	リードすると"0"が読めます。
2	SYSRESET REQ	R/W	システムリセットリクエスト "1"をセットすると CPU が SYSRESETREQ 信号を出力します。(注2)
1	VECTCLR ACTIVE	R/W	アクティブなベクタのクリア 1: アクティブな NMI、フォールト、割り込みのすべての状態の情報をクリアします。 0: クリアしません。 このビットは自身の動作によりクリアされます。 スタックの再初期化はアプリケーションで行う必要があります。
0	VECTRESET	R/W	システムリセット 1: システムをリセットします。 0: システムをリセットしません。 "1"をセットするとデバッグコンポーネント(FPB,DWT,ITM)以外の CPU 内部をリセットし、本ビットもクリアされます。

注1) 本製品はリトルエンディアン固定です。

注2) 本製品では、SYSRESETREQが出力されるとウォームリセットが発生します。ウォームリセットにより<SYSRESETREQ>はクリアされます。

7.6.2.12 システムハンドラ優先度レジスタ

システムハンドラ優先度レジスタは、各例外に対し 8 ビットごとの構成になっています。

例外と対応する割り込み優先度レジスタのアドレスは以下のとおりです。

	31	24 23	16 15	8 7	0
0xE000_ED18	PRI_7		PRI_6 (用法フォールト)	PRI_5 (バスフォールト)	PRI_4 (メモリ管理)
0xE000_ED1C	PRI_11 (SVCall)		PRI_10	PRI_9	PRI_8
0xE000_ED20	PRI_15 (SysTick)		PRI_14 (PendSV)	PRI_13	PRI_12 (デバッグモニタ)

各割り込みに割り当てられている 8 ビットのうち何ビットを優先度の設定に使用できるかは製品により異なります。本製品では、3 ビットで優先度を設定することができます。

以下に、代表として割り込み番号 4~7 の割り込み優先度レジスタの構成を示します。未使用のビットはリードすると"0"が読め、ライトは無視されます。

	31	30	29	28	27	26	25	24
bit symbol	PRI_7			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	PRI_6			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	PRI_5			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PRI_4			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-29	PRI_7	R/W	予約
28-24	-	R	リードすると"0"が読めます。
23-21	PRI_6	R/W	用法フォールト 優先度
20-16	-	R	リードすると"0"が読めます。
15-13	PRI_5	R/W	バスフォールト 優先度
12-8	-	R	リードすると"0"が読めます。
7-5	PRI_4	R/W	メモリ管理 優先度
4-0	-	R	リードすると"0"が読めます。

7.6.2.13 システムハンドラ制御および状態レジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	USGFAULT ENA	BUSFAULT ENA	MEMFAULT ENA
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	SVCALL PENDED	BUSFAULT PENDED	MEMFAULT PENDED	USGFAULT PENDED	SYSTICKACT	PENDSVACT	-	MONITOR ACT
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SVCALLACT	-	-	-	USGFAULT ACT	-	BUSFAULT ACT	MEMFAULT ACT
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-19	-	R	リードすると"0"が読めます。
18	USGFAULT ENA	R/W	用法フォールト 0: 禁止 1: 許可
17	BUSFAULT TENA	R/W	バスフォールト 0: 禁止 1: 許可
16	MEMFAULT ENA	R/W	メモリ管理 0: 禁止 1: 許可
15	SVCALL PENDED	R/W	SVCall 0: 保留されていない 1: 保留されている
14	BUSFAULT PENDED	R/W	バスフォールト 0: 保留されていない 1: 保留されている
13	MEMFAULT PENDED	R/W	メモリ管理 0: 保留されていない 1: 保留されている
12	USGFAULT PENDED	R/W	用法フォールト 0: 保留されていない 1: 保留されている
11	SYSTICKACT	R/W	SysTick 0: アクティブでない 1: アクティブ
10	PENDSVACT	R/W	PendSV 0: アクティブでない 1: アクティブ
9	-	R	リードすると"0"が読めます。
8	MONITORACT	R/W	デバッグモニタ 0: アクティブでない 1: アクティブ

Bit	Bit Symbol	Type	機能
7	SVCALLACT	R/W	SVCall 0: アクティブでない 1: アクティブ
6-4	-	R	リードすると"0"が読めます。
3	USGFAULT ACT	R/W	用法フォールト 0: アクティブでない 1: アクティブ
2	-	R	リードすると"0"が読めます。
1	BUSFAULT ACT	R/W	バスフォールト 0: アクティブでない 1: アクティブ
0	MEMFAULT ACT	R/W	メモリ管理 0: アクティブでない 1: アクティブ

注) アクティブビットの書き換えは、スタックの内容の更新等行いませんので注意して行ってください。

7.6.3 クロックジェネレータレジスタ

7.6.3.1 CGIMCGA(CG 割り込みモードコントロールレジスタ A)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	EMCG2			EMST2		-	INT2EN
リセット後	0	0	1	0	0	0	不定	0
	15	14	13	12	11	10	9	8
bit symbol	-	EMCG1			EMST1		-	INT1EN
リセット後	0	0	1	0	0	0	不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	EMCG0			EMST0		-	INT0EN
リセット後	0	0	1	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31-23	-	R	リードすると"0"が読めます。
23	-	R	リードすると"0"が読めます。
22-20	EMCG2[2:0]	R/W	INTC スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
19-18	EMST2[1:0]	R	INTC スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
17	-	R	リードすると不定値が読まれます。
16	INT2EN	R/W	INTC 解除入力 0: ディセーブル 1: イネーブル
15	-	R	リードすると"0"が読めます。
14-12	EMCG1[2:0]	R/W	INT7 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
11-10	EMST1[1:0]	R	INT7 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
9	-	R	リードすると不定値が読まれます。
8	INT1EN	R/W	INT7 解除入力 0: ディセーブル 1: イネーブル
7	-	R	リードすると"0"が読めます。

Bit	Bit Symbol	Type	機能
6-4	EMCG0[2:0]	R/W	INT6 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ
3-2	EMST0[1:0]	R	INT6 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がリエッジ 11: 両エッジ
1	-	R	リードすると不定値が読まれます。
0	INT0EN	R/W	INT6 解除入力 0: ディセーブル 1: イネーブル

- 注 1) <EMSTx>は、<EMCGx[2:0]>が"100"の両エッジ設定のときのみ有効です。<EMSTx>を参照することにより、スタンバイ解除に使用されたアクティブ状態を確認することができます。CGICRCG レジスタで割り込みをクリアすると<EMSTx>もクリアされます。
- 注 2) エッジ設定と同時に<INTxEN>を設定しないでください。エッジ設定を行ってから<INTxEN>を設定してください。

7.6.3.2 CGICRCG(CG 割り込み要求クリアレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	ICRCG				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4-0	ICRCG[4:0]	W	割り込み要求をクリア 0_0000:INT6 0_1000: reserved 0_0001: INT7 0_1001: reserved 0_0010: INTC 0_1010: reserved 0_0011: reserved 0_1011: reserved 0_0100: reserved 0_1100: reserved 0_0101: reserved 0_1101: reserved 0_0110: reserved 0_1110: reserved 0_0111: reserved 0_1111: reserved 0_0011 ~ 1_1111: 設定禁止 リードすると"0"が読めます

7.6.3.3 CGNMIFLG(NMI フラグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	NMIFLG0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	NMIFLG0	R	NMI 起動要因フラグ 0: 要因なし 1: WDT による NMI 発生

注) <NMIFLG>は読み出すと"0"にクリアされます。

7.6.3.4 CGRSTFLG(リセットフラグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
パワーオンリセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
パワーオンリセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
パワーオンリセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	OFDRSTF	DBGRSTF	VLDRSTF	WDTRSTF	PINRSTF	PONRSTF
パワーオンリセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-6	-	R	リードすると"0"が読めます。
5	OFDRSTF	R/W	OFD リセットフラグ 0: 0 ライト 1: OFD によるリセットによるリセットフラグ
4	DBGRSTF	R/W	デバッグリセットフラグ(注 1) 0: 0 ライト 1: SYSRESETREQ によるリセットによるリセットフラグ
3	VLDRSTF	R/W	VLTD リセットフラグ 0: 0 ライト 1: VLTD によるリセットフラグ
2	WDTRSTF	R/W	WDT リセットフラグ 0: 0 ライト 1: WDT によるリセットフラグ
1	PINRSTF	R/W	RESET 端子フラグ 0: 0 ライト 1: RESET 端子によるリセットフラグ
0	PONRSTF	R/W	パワーオンフラグ 0: 0 ライト 1: 電源投入時のリセットによるリセットフラグ

注 1) CPU の NVIC 内にある、アプリケーション割り込みおよびリセット制御レジスタの<SYSRESETREQ>ビットのセットにより発生したリセットであることを示します。

注 2) 本製品はパワーオンリセット回路を内蔵しており、本レジスタはパワーオンリセットでのみ初期化されます。したがって、電源投入時の初期リセット後は<PONRSTF>がセットされますが、2 度目以降のリセットでは<PONRSTF>はセットされません。また、本レジスタは自動的にクリアされませんので、"0"を書いてクリアしてください。

第 8 章 デジタルノイズフィルタ回路(DNF)

デジタル式のノイズキャンセラ回路により、外部割り込み端子に入力される信号を所定の幅でノイズを除去することができます。

8.1 構成




図 8-1 デジタルノイズフィルタ回路図

8.2 レジスタ説明

8.2.1 レジスタ一覧

Base Address = 0x4006_0000

レジスタ名		Address(Base+)
ノイズフィルタ制御レジスタ	NFCKCR	0x0000
ノイズフィルタ許可レジスタ	NFENCR	0x0004

8.2.1.1 NFCKCR(ノイズフィルタ制御レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	NFCKS		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	NFCKS[2:0]	R/W	ノイズフィルタクロック選択 000: クロック制御回路停止 001: fsys/2 クロック出力 010: fsys/4 クロック出力 011: fsys/8 クロック出力 100: fsys/16 クロック出力 101: fsys/32 クロック出力 110: fsys/64 クロック出力 111: fsys/128 クロック出力

注1) NFCKCR<NFCKS>の設定は、NFENCR<NFEN[2:0]>="000"で行なってください。

注1) STOP モード解除に外部割込み端子を使用する場合、ノイズフィルタ回路は使用できません。必ず NFENCR レジスタのノイズフィルタ許可ビットを禁止設定にし、NFCKCR レジスタでクロックを停止してください。

8.2.1.2 NFENCR(ノイズフィルタ許可レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	NFEN2	NFEN1	NFEN0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	NFENC	R/W	INTC ノイズフィルタ許可 0: 禁止 (ノイズ除去前信号出力およびノイズ除去回路カウンタクリア、STOP モード解除時) 1: 許可 (ノイズ除去後信号出力)
1	NFEN7	R/W	INT7 ノイズフィルタ許可 0: 禁止 (ノイズ除去前信号出力およびノイズ除去回路カウンタクリア、STOP モード解除時) 1: 許可 (ノイズ除去後信号出力)
0	NFEN6	R/W	INT6 ノイズフィルタ許可 0: 禁止 (ノイズ除去前信号出力およびノイズ除去回路カウンタクリア、STOP モード解除時) 1: 許可 (ノイズ除去後信号出力)

- 注) fsys より短いパルスに対してノイズ除去動作ができない場合があります。特に fsys の周波数が低い場合にノイズ除去動作が有効とならない場合があります。
- 注) 外部割込みを許可に設定する前に割り込み要因をクリアし、NFENCR レジスタの対象ビットを許可設定にしてください。
- 注) STOP モード解除に外部割込み端子を使用する場合、ノイズフィルタ回路は使用できません。必ず NFENCR レジスタのノイズフィルタ許可ビットを禁止設定にし、NFCKCR レジスタでクロックを停止してください。

8.3 動作説明

8.3.1 構成

ノイズフィルタ回路は、ノイズ除去回路、割り込み要求信号発生回路から構成されています。

外部から入力された信号はノイズ除去回路によって High レベルまたは Low レベルのノイズを除去した後、各外部割り込みごとに CG で立ち上がり/立ち下がり/レベル検出を行ないます。

8.3.2 動作

外部割り込み信号 INTx の High レベル/Low レベル入力ともにノイズを除去します。

ノイズ除去時間は、レベル入力継続時間が NFCKCR<NFCKS>で設定したクロック周期の7クロック以下をノイズと判定し、継続時間がクロック周期の8クロック以上で有効な信号と判定します。

ただし、7、8クロックの間に入力信号はエッジタイミングによって判定が異なる場合があります。

8.3.3 使用可能な動作モード

ノイズフィルタ回路は NORMAL モード、IDLE モードのときのみ使用可能です。

8.3.4 STOP モードを使用する場合の注意点

STOP モードを使用する場合、fsys クロックが停止するためノイズフィルタ回路は使用できません。STOP モード解除に外部割り込みを使用する場合は割り込み許可ビットを禁止した後に NFENCR レジスタのノイズフィルタ許可/禁止ビットを禁止に設定し、NFCKCR レジスタのノイズフィルタクロックを停止させてください。

8.3.5 最小ノイズ除去時間

ノイズ除去回路は NFCKCR レジスタで設定したクロック周期の8クロック以上の期間、High レベル入力または Low レベル入力が入力されていた場合、レベル入力を判定し外部割り込み信号を発生します。

表 8-1 最小ノイズ除去時間

NFCKCR<NFCKS>	fsys [MHz]			Unit
	20	32	40	
001	0.7	0.44	0.35	μs
010	1.4	0.88	0.7	
011	2.8	1.75	1.4	
100	5.6	3.5	2.8	
101	11.2	7.0	5.6	
110	22.4	14.0	11.2	
111	44.8	28.0	22.4	

第9章 入出力ポート

9.1 ポート機能

9.1.1 機能一覧

TMPM3U0FSDMGには21本のポートがあり、ポート機能のほかに内蔵する周辺機能に対する入出力端子としても使用されます。

表 9-1 にポート機能の一覧を示します。

表 9-1 ポート機能一覧

ポート	端子名	入出力	Pull-up Pull-down	Schmitt 入力	デジタルノ イズフィル タ回路	プログラマ ブルオープ ンドレイン	機能端子名
ポート B							
	PB3	入出力	Pull-up / Pull-down	o	-	o	TMS / SWDIO , (RXD1)
	PB4	入出力	Pull-up / Pull-down	o	-	o	TCK / SWCLK , (TXD1)
	PB5	入出力	Pull-up / Pull-down	o	-	o	TDO / SWV , SCK0 , (SDA0 / SO0)
	PB6	入出力	Pull-up / Pull-down	o	o	o	TDI , SCL0 / SI0 , TB7OUT , INT6, RXD1
ポート E							
	PE0	入出力	Pull-up / Pull-down	o	-	o	TXD0 , ENCA
	PE1	入出力	Pull-up / Pull-down	o	-	o	RXD0 , TB4IN , ENCB
	PE2	入出力	Pull-up / Pull-down	o	o	o	SCLK0 , $\overline{CTS0}$, ENCZ , INT7, (SCL0)
ポート F							
	PF0	入出力	Pull-up / Pull-down	o	o	o	TB7IN , SDA0 / SO0 , \overline{BOOT} , INTC , TXD1
ポート G							
	PG0	入出力	Pull-up / Pull-down	o	-	o	U0
	PG1	入出力	Pull-up / Pull-down	o	-	o	X0
	PG2	入出力	Pull-up / Pull-down	o	-	o	V0
	PG3	入出力	Pull-up / Pull-down	o	-	o	Y0
	PG4	入出力	Pull-up / Pull-down	o	-	o	W0
	PG5	入出力	Pull-up / Pull-down	o	-	o	Z0
	PG6	入出力	Pull-up / Pull-down	o	-	o	\overline{EMG} , \overline{OVV}
ポート J							
	PJ6	入出力	Pull-up / Pull-down	o	-	o	AINB9
	PJ7	入出力	Pull-up / Pull-down	o	-	o	AINB10
ポート K							
	PK0	入出力	Pull-up / Pull-down	o	-	o	AINB11
	PK1	入出力	Pull-up / Pull-down	o	-	o	AINB12
ポート M							
	PM0	入出力	Pull-up / Pull-down	o	-	o	X1
	PM1	入出力	Pull-up / Pull-down	o	-	o	X2

o: あり

-: なし

9.1.2 ポートレジスタ概略説明

ポートを使用する際には以下のレジスタを設定する必要があります。

- **PxDATA**: ポート x データレジスタ
ポートのデータ読み込み、データ書き込みを行います。
- **PxCR**: ポート x 出力コントロールレジスタ
出力の制御を行います。
入力の制御は **PxIE** で設定してください。
- **PxFRn**: ポート x ファンクションレジスタ n
機能設定を行いません。
"1"をセットすることにより割り当てられている機能を使用できるようになります。
- **PxOD**: ポート x オープンドレインコントロールレジスタ
プログラマブルオープンドレインの制御を行います。
プログラマブルオープンドレインは、**PxOD** の設定により、出力データが"1"の場合に出力バッファをディセーブルにし、擬似的にオープンドレインを実現する機能です。
- **PxPUP**: ポート x プルアップコントロールレジスタ
プログラマブルプルアップを制御します。
- **PxPDN**: ポート x プルダウンコントロールレジスタ
プログラマブルプルダウンを制御します。
- **PxIE**: ポート x 入力コントロールレジスタ
入力の制御を行いません。貫通電流対策のため、初期状態は入力禁止になっています。

9.1.3 STOP モード中のポート状態

STOP モード中の入力と出力の状態を、クロック/モード制御部の CGSTBYCR<DRVE>で制御することができます。

PxIE, PxCR が許可で、<DRVE>を"1"に設定した場合、STOP モード中も入力, 出力が許可となります。<DRVE>を"0"に設定した場合、一部のポートを除き、PxIE, PxCR が許可であっても STOP モード中は入力, 出力が禁止になります。

STOP モード時の端子状態を表 9-2 に示します。

表 9-2 STOP モード時の端子状態

	機能	入出力	<DRVE> = 0	<DRVE> = 1
ポート 以外	RESET, MODE	入力専用	o	
	VOUT15, VOUT3	出力専用	o	
ポート	X1	入力専用	x	
	X2	出力専用	"High"レベル出力	
	TMS TCK TDI	入力	o	
	TDO/SWV	出力	データ有効時はイネーブル データ無効時はディセーブル	
	SWCLK	入力	o	
	SWDIO	入力	o	
		出力	データ有効時はイネーブル データ無効時はディセーブル	
	U0 V0 W0 X0 Y0 Z0	出力	データ有効時はイネーブル データ無効時はディセーブル	
	INT6, INT7, INTC	入力	o	
	上記以外の機能端子または 汎用入出力として使用	入力	x	o
出力		x	o	

o:入力または出力がイネーブルであることを示します。

x:入力または出力がディセーブルであることを示します。

9.2 ポート機能詳細

本章では、各ポートのレジスタの詳細について説明します。

回路構成については、本章では「回路タイプ」のみ記載しています。具体的な回路図は「ポート部等価回路図」章に記載していますので、そちらを参照してください。

9.2.1 ポート B (PB3 ~ PB6)

ポート B はビット単位で入出力の指定ができる 4 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にデバッグ通信機能、シリアルバスインタフェース機能(I2C / SIO)、シリアルインターフェース機能(UART)、外部割込み入力機能、16 ビットタイマ出力機能があります。

リセット後 PB3、PB4、PB5、PB6 はデバッグ通信機能になります。

PB3 は TMS または SWDIO 機能で入力・出力・プルアップイネーブル、PB4 は TCK または SWCLK 機能で入力・プルダウンイネーブルとなります。

PB5 は TDO または SWV 機能で出力イネーブル、PB6 は TDI 機能で入力・プルアップイネーブルとなります。

割り込み入力を STOP モード解除に使用する場合、PBFR4 で機能設定にし、PBIE で入力設定をしてください。この設定では、クロック/モード制御部の CGSTBYCR<DRVE>で STOP モード中端子をドライブしない設定を行っていても割り込み入力可能です。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

9.2.1.1 ポート B レジスタ一覧

Base Address = 0x4000_0040

レジスタ名		Address(Base+)
ポート B データ レジスタ	PBDATA	0x0000
ポート B 出力コントロールレジスタ	PBCR	0x0004
ポート B ファンクションレジスタ 1	PBFR1	0x0008
ポート B ファンクションレジスタ 2	PBFR2	0x000C
ポート B ファンクションレジスタ 3	PBFR3	0x0010
ポート B ファンクションレジスタ 4	PBFR4	0x0014
ポート B ファンクションレジスタ 5	PBFR5	0x0018
ポート B オープンドレインコントロールレジスタ	PBOD	0x0028
ポート B プルアップコントロールレジスタ	PBPUP	0x002C
ポート B プルダウンコントロールレジスタ	PBPDN	0x0030
ポート B 入力コントロールレジスタ	PBIE	0x0038

9.2.1.2 PBDATA (ポート B データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6	PB5	PB4	PB3	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-3	PB6-PB3	R/W	ポート B データレジスタ
2-0	-	R	リードすると"0"が読めます。

9.2.1.3 PBCR (ポート B 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6C	PB5C	PB4C	PB3C	-	-	-
リセット後	0	0	1	0	1	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-3	PB6C-PB3C	R/W	出力 0: 禁止 1: 許可
2-0	-	R	リードすると"0"が読めます。

9.2.1.4 PBFR1 (ポート B ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6F1	PB5F1	PB4F1	PB3F1	-	-	-
リセット後	0	1	1	1	1	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PB6F1	R/W	0: PORT 1: TDI
5	PB5F1	R/W	0: PORT 1: TDO / SWV
4	PB4F1	R/W	0: PORT 1: TCK / SWCLK
3	PB3F1	R/W	0: PORT 1: TMS / SWDIO
2-0	-	R	リードすると"0"が読めます。

9.2.1.5 PBFR2 (ポート B ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6F2	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PB6F2	R/W	0: PORT 1: SCL0 / SI0 (注)
5-0	-	R	リードすると"0"が読めます。

注) SCL0 は PB6 と PE2 の兼用機能として割り当てられています。各ポートに設定する場合は以下のように設定してください。

SCL0	<PB6F2>	<PE2F5>
PB6	1	0
PE2	0	1
<PB6F2> と <PE2F5> の両方に"1"を設定した場合は PB6 の機能が有効となります。		

9.2.1.6 PBFR3 (ポート B ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6F3	PB5F3	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PB6F3	R/W	0: PORT 1: TB7OUT
5	PB5F3	R/W	0: PORT 1: SCK0
4-0	-	R	リードすると"0"が読めます。

9.2.1.7 PBFR4 (ポート B ファンクションレジスタ 4)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6F4	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PB6F4	R/W	0: PORT 1: INT6
5-0	-	R	リードすると"0"が読めます。

9.2.1.8 PBFR5 (ポート B ファンクションレジスタ 5)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6F5	PB5F5	PB4F5	PB3F5	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PB6F5	R/W	0: PORT 1: RXD1 (注)
5	PB5F5	R/W	0: PORT 1: SDA0 / SO0 (注)
4	PB4F5	R/W	0: PORT 1: TXD1 (注)
3	PB3F5	R/W	0: PORT 1: RXD1 (注)
2-0	-	R	リードすると"0"が読めます。

注) RXD1はPB6とPB3、SDA0/SO0はPB5とPF0、TXD1はPB4とPF0の兼用機能として割り当てられています。各ポートに設定する場合は以下のように設定してください。

RXD1	<PB6F5>	<PB3F5>
PB6	1	0
PB3	0	1
<PB6F5>と<PB3F5>の両方に"1"を設定した場合にはPB6の機能が有効となります。		

SDA0/SO0	<PF0F2>	<PB5F5>
PF0	1	0
PB5	0	1
<PF0F2>と<PB5F5>の両方に"1"を設定した場合にはPF0の機能が有効となります。		

TXD1	<PF0F5>	<PB4F5>
PF0	1	0
PB4	0	1

<PF0F5> と <PB4F5> の両方に"1"を設定した場合には PF0 の機能が有効となります。

9.2.1.9 PBOD (ポート B オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6OD	PB5OD	PB4OD	PB3OD	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-3	PB6OD- PB3OD	R/W	0: CMOS 1: オープンドレイン
2-0	-	R	リードすると"0"が読めます。

9.2.1.10 PBPUP (ポート B プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6UP	PB5UP	PB4UP	PB3UP	-	-	-
リセット後	0	1	0	0	1	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-3	PB6UP-PB3UP	R/W	プルアップ 0: 禁止 1: 許可
2-0	-	R	リードすると"0"が読めます。

9.2.1.11 PBPDN (ポート B プルダウンコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6DN	PB5DN	PB4DN	PB3DN	-	-	-
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-3	PB6DN-PB3DN	R/W	プルダウン 0: 禁止 1: 許可
2-0	-	R	リードすると"0"が読めます。

9.2.1.12 PBIE (ポート B 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PB6IE	PB5IE	PB4IE	PB3IE	-	-	-
リセット後	0	1	0	1	1	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-3	PB6IE-PB3IE	R/W	入力 0: 禁止 1: 許可
2-0	-	R/W	リードすると"0"が読めます。

9.2.2 ポート E (PE0 ~ PE2)

ポート E はビット単位で入出力の指定ができる 3 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルインタフェース機能(SIO / UART)、シリアルバスインタフェース機能(I2C / SIO)、エンコーダ入力機能、外部割り込み入力機能、16 ビットタイマ入力機能があります。

リセット後ファンクションレジスタは汎用ポートとなり、入力・出力・プルアップ・プルダウンは禁止となります。

ポート E には複数のファンクションレジスタがあります。汎用ポート機能として使用する場合は、全てのファンクションレジスタの該当するビットに"0"を設定してください。汎用ポート機能以外で使用する場合には、ファンクションレジスタの該当ビットに"1"を設定してください。複数のファンクションレジスタを同時に"1"に設定しないでください。

割り込み入力を STOP モード解除に使用する場合は、PEFR4 で機能設定にし、PEIE で入力設定をしてください。この設定では、クロック/モード制御部の CGSTBYCR<DRVE>で STOP モード中端子をドライブしない設定を行っていても割り込み入力可能です。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

9.2.2.1 ポート E レジスタ一覧

Base Address = 0x4000_0100

レジスタ名		Address(Base+)
ポート E データ レジスタ	PEDATA	0x0000
ポート E 出力コントロールレジスタ	PECR	0x0004
ポート E ファンクションレジスタ 1	PEFR1	0x0008
ポート E ファンクションレジスタ 2	PEFR2	0x000C
ポート E ファンクションレジスタ 3	PEFR3	0x0010
ポート E ファンクションレジスタ 4	PEFR4	0x0014
ポート E ファンクションレジスタ 5	PEFR5	0x0018
ポート E オープンドレインコントロールレジスタ	PEOD	0x0028
ポート E プルアップコントロールレジスタ	PEPUP	0x002C
ポート E プルダウンコントロールレジスタ	PEPDN	0x0030
ポート E 入力コントロールレジスタ	PEIE	0x0038

9.2.2.2 PEDATA (ポート E データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2	PE1	PE0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	PE2-PE0	R/W	ポート E データレジスタ

9.2.2.3 PECCR (ポート E 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2C	PE1C	PE0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	PE2C-PE0C	R/W	出力 0: 禁止 1: 許可

9.2.2.4 PEFR1 (ポート E ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2F1	PE1F1	PE0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	PE2F1	R/W	0: PORT 1: SCLK0
1	PE1F1	R/W	0: PORT 1: RXD0
0	PE0F1	R/W	0: PORT 1: TXD0

9.2.2.5 PEFR2 (ポート E ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2F2	PE1F2	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	PE2F2	R/W	0: PORT 1: CTS0
1	PE1F2	R/W	0: PORT 1: TB4IN
0	-	R	リードすると"0"が読めます。

9.2.2.6 PEFR3 (ポート E ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2F3	PE1F3	PE0F3
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	PE2F3	R/W	0: PORT 1: ENCZ
1	PE1F3	R/W	0: PORT 1: ENCB
0	PE0F3	R/W	0: PORT 1: ENCA

9.2.2.7 PEFR4 (ポート E ファンクションレジスタ 4)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2F4	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	PE2F4	R/W	0: PORT 1: INT7
1-0	-	R	リードすると"0"が読めます。

9.2.2.8 PEFR5 (ポート E ファンクションレジスタ 5)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2F5	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	PE2F5	R/W	0: PORT 1: SCL0 (注)
1-0	-	R	リードすると"0"が読めます。

注) SCL0 は PB6 と PE2 の兼用機能として割り当てられています。各ポートに設定する場合は以下のように設定してください。

SCL0	<PB6F2>	<PE2F5>
PB6	1	0
PE2	0	1
<PB6F2> と <PE2F5> の両方に"1"を設定した場合は PB6 の機能が有効となります。		

9.2.2.9 PEOD (ポート E オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2OD	PE1OD	PE0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	PE2OD-PE0OD	R/W	0: CMOS 1: オープンドレイン

9.2.2.10 PEPUP (ポート E プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2UP	PE1UP	PE0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	PE2UP-PE0UP	R/W	プルアップ 0: 禁止 1: 許可

9.2.2.11 PEPDN (ポート E プルダウンコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2DN	PE1DN	PE0DN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	PE2DN-PE0DN	R/W	プルダウン 0: 禁止 1: 許可

9.2.2.12 PEIE (ポート E 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	PE2IE	PE1IE	PE0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	PE2IE-PE0IE	R/W	入力 0: 禁止 1: 許可

9.2.3 ポート F (PF0)

ポート F はビット単位で入出力の指定ができる 1 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルバスインタフェース機能(I2C / SIO)、シリアルインターフェース機能(UART)、16 ビットタイマ入力機能、動作モード設定機能があります。

リセット入力端子に"0"が入力されている期間およびパワーオンリセット期間、PF0 は入力とプルアップがイネーブルになっており、リセット信号の立ち上がりで PF0 が"1"の場合、シングルチップモードになって内蔵 Flash メモリから起動し、PF0 が"0"の場合、シングルブートモードとなって内蔵ブートプログラムから起動します。シングルブートモードの説明は、「Flash 動作説明」の章を参照してください。

リセット後ファンクションレジスタは汎用ポートとなり、入力・出力・プルアップ・プルダウンは禁止となります。

なお、リセット期間が終了すると PF0 の入力とプルアップは PFIE と PFPUP の初期値に従いディセーブルとなります。

割り込み入力を STOP モード解除に使用する場合、PFFR4 で機能設定にし、PFIE で入力設定をしてください。この設定では、クロック/モード制御部の CGSTBYCR<DRVE>で STOP モード中端子をドライブしない設定を行っていても割り込み入力可能です。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

9.2.3.1 ポート F レジスタ一覧

Base Address = 0x4000_0140

レジスタ名		Address(Base+)
ポート F データ レジスタ	PFDATA	0x0000
ポート F 出力コントロールレジスタ	PFCR	0x0004
ポート F ファンクションレジスタ 1	PFFR1	0x0008
ポート F ファンクションレジスタ 2	PFFR2	0x000C
ポート F ファンクションレジスタ 4	PFFR4	0x0014
ポート F ファンクションレジスタ 5	PFFR5	0x0018
ポート F オープンドレインコントロールレジスタ	PFOD	0x0028
ポート F プルアップコントロールレジスタ	PFPUP	0x002C
ポート F プルダウンコントロールレジスタ	PFPDN	0x0030
ポート F 入力コントロールレジスタ	PFIE	0x0038

9.2.3.2 PFDATA (ポート F データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	TypF	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0	R/W	ポート F データレジスタ

9.2.3.3 PFCR (ポート F 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0C	R/W	出力 0: 禁止 1: 許可

9.2.3.4 PFFR1 (ポート F ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0F1	R/W	0: PORT 1: TB7IN

9.2.3.5 PFFR2 (ポート F ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0F2	R/W	0: PORT 1: SDA0/SO0 (注)

注) SDA0/SO0 は PB5 と PF0 の兼用機能として割り当てられています。各ポートに設定する場合は以下のよう
に設定してください。

SDA0/SO0	<PF0F2>	<PB5F5>
PF0	1	0
PB5	0	1

<PF0F2> と <PB5F5> の両方に"1"を設定した場合には PF0 の機能が有効となります。

9.2.3.6 PFFR4 (ポート F ファンクションレジスタ 4)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0F4
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0F4	R/W	0: PORT 1: INTC

9.2.3.7 PFFR5 (ポート F ファンクションレジスタ 5)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0F5
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0F5	R/W	0: PORT 1: TXD1 (注)

注) TXD1 は PB4 と PF0 の兼用機能として割り当てられています。各ポートに設定する場合は以下のように設定してください。

TXD1	<PF0F5>	<PB4F5>
PF0	1	0
PB4	0	1

<PF0F5> と <PB4F5> の両方に"1"を設定した場合には PF0 の機能が有効となります。

9.2.3.8 PFOD (ポート F オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0OD	R/W	0 : CMOS 1 : オープンドレイン

9.2.3.9 PFPUP (ポート F プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PFOUP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PFOUP	R/W	プルアップ 0: 禁止 1: 許可

9.2.3.10 PFPDN (ポート F プルダウンコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PFDN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PFDN	R/W	プルダウン 0: 禁止 1: 許可

9.2.3.11 PFIE (ポート F 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PF0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PF0IE	R/W	入力 0: 禁止 1: 許可

9.2.4 ポート G (PG0 ~ PG6)

ポート G はビット単位で入出力の指定ができる 7 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に三相モータ制御のための入出力端子機能があります。

リセット後ファンクションレジスタは汎用ポートとなり、入力・出力・プルアップ・プルダウンは禁止となります。

9.2.4.1 ポート G レジスタ一覧

Base Address = 0x4000_0180

レジスタ名		Address(Base+)
ポート G データ レジスタ	PGDATA	0x0000
ポート G 出カコントロールレジスタ	PGCR	0x0004
ポート G ファンクションレジスタ 1	PGFR1	0x0008
ポート G ファンクションレジスタ 2	PGFR2	0x000C
ポート G オープンドレインコントロールレジスタ	PGOD	0x0028
ポート G プルアップコントロールレジスタ	PGPUP	0x002C
ポート G プルダウンコントロールレジスタ	PGPDN	0x0030
ポート G 入カコントロールレジスタ	PGIE	0x0038

9.2.4.2 PGDATA (ポート G データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6	PG5	PG4	PG3	PG2	PG1	PG0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PG6-PG0	R/W	ポート G データレジスタ

9.2.4.3 PGCR (ポート G 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6C	PG5C	PG4C	PG3C	PG2C	PG1C	PG0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PG6C-PG0C	R/W	出力 0: 禁止 1: 許可

9.2.4.4 PGFR1 (ポート G ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6F1	PG5F1	PG4F1	PG3F1	PG2F1	PG1F1	PG0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PG6F1	R/W	0: PORT 1: EMG
5	PG5F1	R/W	0: PORT 1: Z0
4	PG4F1	R/W	0: PORT 1: W0
3	PG3F1	R/W	0: PORT 1: Y0
2	PG2F1	R/W	0: PORT 1: V0
1	PG1F1	R/W	0: PORT 1: X0
0	PG0F1	R/W	0: PORT 1: U0

9.2.4.5 PGFR2 (ポート G ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6F2	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PG6F2	R/W	0: PORT 1:OVV
5-0	-	R	リードすると"0"が読めます。

9.2.4.6 PGOD (ポート G オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6OD	PG5OD	PG4OD	PG3OD	PG2OD	PG1OD	PG0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PG6OD- PG0OD	R/W	0: CMOS 1: オープンドレイン

9.2.4.7 PGPUP (ポート G プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6UP	PG5UP	PG4UP	PG3UP	PG2UP	PG1UP	PG0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PG6UP- PG0UP	R/W	プルアップ 0: 禁止 1: 許可

9.2.4.8 PGPDN (ポート G プルダウンコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6DN	PG5DN	PG4DN	PG3DN	PG2DN	PG1DN	PG0DN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PG6DN- PG0DN	R/W	プルダウン 0: 禁止 1: 許可

9.2.4.9 PGIE (ポート G 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PG6IE	PG5IE	PG4IE	PG3IE	PG2IE	PG1IE	PG0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PG6IE-PG0IE	R/W	入力 0: 禁止 1: 許可

9.2.5 ポート J (PJ6 ~ PJ7)

ポート J はビット単位で入出力の指定ができる 2 ビットの汎用入出力です。汎用入出力ポート機能以外に AD コンバータのアナログ入力端子機能があります。

リセット後ファンクションレジスタは汎用ポートとなり、入力・出力・プルアップ・プルダウンは禁止となります。

注) ポート J を、アナログ入力とそれ以外の機能で混在して使用した場合、AD 変換精度が悪化する場合があります。必ずご使用になるシステム上で問題のないことを確認してください。

9.2.5.1 ポート J レジスタ一覧

Base Address = 0x4000_0240

レジスタ名		Address(Base+)
ポート J データレジスタ	PJDATA	0x0000
ポート J 出力コントロールレジスタ	PJCR	0x0004
ポート J オープンドレインコントロールレジスタ	PJOD	0x0028
ポート J プルアップコントロールレジスタ	PJPUP	0x002C
ポート J プルダウンコントロールレジスタ	PJPDN	0x0030
ポート J 入力コントロールレジスタ	PJIE	0x0038

9.2.5.2 PJDATA (ポート J データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7	PJ6	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	PJ7-PJ6	R/W	ポート J データレジスタ
5-0	-	R	リードすると"0"が読めます。

9.2.5.3 PJCR (ポート J 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7C	PJ6C	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	PJ7C-PJ6C	R/W	出力 0: 禁止 1: 許可
5-0	-	R	リードすると"0"が読めます。

9.2.5.4 PJOD (ポート J オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7OD	PJ6OD	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	PJ7OD-PJ6OD	R/W	0: CMOS 1: オープンドレイン
5-0	-	R	リードすると"0"が読めます。

9.2.5.5 PJPUP (ポート J プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7UP	PJ6UP	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	PJ7UP-PJ6UP	R/W	プルアップ 0: 禁止 1: 許可
5-0	-	R	リードすると"0"が読めます。

9.2.5.6 PJPDN (ポート J プルダウンコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7DN	PJ6DN	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	PJ7DN-PJ6DN	R/W	プルダウン 0: 禁止 1: 許可
5-0	-	R	リードすると"0"が読めます。

9.2.5.7 PJIE (ポート J 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7IE	PJ6IE	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	PJ7IE-PJ6IE	R/W	入力 0: 禁止 1: 許可
5-0	-	R	リードすると"0"が読めます。

9.2.6 ポート K (PK0 ~ PK1)

ポート K はビット単位で入出力の指定ができる 2 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に AD コンバータのアナログ入力端子機能があります。

リセット後ファンクションレジスタは汎用ポートとなり、入力・出力・プルアップ・プルダウンは禁止となります。

注) ポート K を、アナログ入力とそれ以外の機能で混在して使用した場合、AD 変換精度が悪化する場合があります。必ずご使用になるシステム上で問題のないことを確認してください。

9.2.6.1 ポート K レジスタ一覧

Base Address = 0x4000_0280

レジスタ名		Address(Base+)
ポート K データレジスタ	PKDATA	0x0000
ポート K 出力コントロールレジスタ	PKCR	0x0004
ポート K オープンドレインコントロールレジスタ	PKOD	0x0028
ポート K プルアップコントロールレジスタ	PKPUP	0x002C
ポート K プルダウンコントロールレジスタ	PKPDN	0x0030
ポート K 入力コントロールレジスタ	PKIE	0x0038

9.2.6.2 PKDATA (ポート K データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PK1	PK0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PK1-PK0	R/W	ポート K データレジスタ

9.2.6.3 PKCR (ポート K 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PK1C	PK0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PK1C-PK0C	R/W	出力 0: 禁止 1: 許可

9.2.6.4 PKOD (ポート K オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PK1OD	PK0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PK1OD- PK0OD	R/W	0: CMOS 1: オープンドレイン

9.2.6.5 PKPUP (ポート K プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PK1UP	PK0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PK1UP- PK0UP	R/W	プルアップ 0: 禁止 1: 許可

9.2.6.6 PKPDN (ポート K プルダウンコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PK1DN	PK0DN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PK1DN-PK0DN	R/W	プルダウン 0: 禁止 1: 許可

9.2.6.7 PKIE (ポート K 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PK1IE	PK0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PK1IE-PK0IE	R/W	入力 0: 禁止 1: 許可

9.2.7 ポート M (PM0~PM1)

ポート M はビット単位で入出力の指定ができる 2 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に CGOSCCR<HOSCON>=1 で外部高速発振子接続用端子(X1,X2)になります。

CGOSCCR<HOSCON>=1 となっている間はポート M の各レジスタの書換えはできません。外部高速発振子接続端子として使用する場合は「システムクロック」の章をご参照ください(注 1)。

リセット後ファンクションレジスタは汎用ポートとなり、入力・出力・プルアップ・プルダウンは禁止となります。(注 2)

注 1) PMDATA、PMOD を除く、ポート M のレジスタのいずれかが"0"でない場合、外部高速発振子接続端子への切り替え(CGOSCCR<HOSCON>=1)ができません。

注 2) リセット解除後に選択される高速クロックは内蔵高速クロックです。従って、初期状態ではポート M になります。

9.2.7.1 ポート M レジスタ一覧

Base Address = 0x4000_0300

レジスタ名		Address(Base+)
ポート M データ レジスタ	PMDATA	0x0000
ポート M 出力コントロールレジスタ	PMCR	0x0004
ポート M オープンドレインコントロールレジスタ	PMOD	0x0028
ポート M プルアップコントロールレジスタ	PMPUP	0x002C
ポート M プルダウンコントロールレジスタ	PMPDN	0x0030
ポート M 入力コントロールレジスタ	PMIE	0x0038

9.2.7.2 PMDATA (ポート M データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PM1	PM0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PM1-PM0	R/W	ポート M データレジスタ

9.2.7.3 PMCR (ポート M 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PM1C	PM0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PM1C-PM0C	R/W	出力 0: 禁止 1: 許可

9.2.7.4 PMOD (ポート M オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PM1OD	PM0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PM1OD- PM0OD	R/W	0 : CMOS 1 : オープンドレイン

9.2.7.5 PMPUP (ポート M プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PM1UP	PM0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PM1UP- PM0UP	R/W	プルアップ 0: 禁止 1: 許可

9.2.7.6 PMPDN (ポート M プルダウンコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PM1DN	PM0DN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PM1DN-PM0DN	R/W	プルダウン 0: 禁止 1: 許可

9.2.7.7 PMIE (ポート M 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PM1IE	PM0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	PM1IE-PM0IE	R/W	入力 0: 禁止 1: 許可

9.3 ポート回路図

9.3.1 ポートタイプ一覧

ポートには、以下のタイプがあります。それぞれの回路図を次ページから示します。

図中の点線は「ポート部等価回路図」で記されている等価回路の範囲を示します。

表 9-3 機能一覧

Type	汎用 ポート	機能	Analog	プルアップ	プルダウン	プログラマブルオープンドレイン	備考
FT1	入出力	入出力	-	R	-	o	
FT2	入出力	入出力	-	R	-	o	イネーブル信号による機能選択あり
FT3	入出力	入出力	-	R	-	o	イネーブル信号による機能選択あり
FT4	入出力	入力 (int)	-	R	-	o	ノイズフィルター付き
FT5	入出力	入出力	o	R	-	-	
FT6	出力	出力	-	NoR	-	o	リセット中 $\overline{\text{BOOT}}$ 入力許可

int: 割り込み入力

-: 無し

o: 有り

R: リセット中ディセーブル

NoR: リセットでは制御されない

9.3.2 Type FT1




図 9-1 ポート Type FT1

9.3.3 Type FT2




図 9-2 ポート Type FT2

9.3.4 Type FT3




図 9-3 ポート Type FT3

9.3.5 Type FT4




図 9-4 ポート Type FT4

9.3.6 Type FT5




図 9-5 ポート Type FT5

9.3.7 Type FT6




図 9-6 ポート Type FT6

9.4 付録(ポート設定一覧)

機能ごとのレジスタ設定一覧を以下に示します。

初期設定欄に「・」のないポートの初期設定は、すべてのレジスタ設定が"0"となっています。

"x"のビット設定は任意に行ってください。

9.4.1 ポート B 設定

表 9-4 ポート設定一覧(ポート B)

端子名	ポート タイプ	機能	初期 設定	PB CR	PB FR1	PB FR2	PB FR3	PB FR4	PB FR5	PB OD	PB PUP	PB PDN	PB IE
PB3	-	入力ポート		0	0	-	-	-	0	x	x	x	1
		出力ポート		1	0	-	-	-	0	x	x	x	0
	FT2	TMS / SWDIO (入出力)	・	1	1	-	-	-	0	0	1	0	1
	FT1	RXD1 (入力)		0	0	-	-	-	1	x	x	x	1
PB4	-	入力ポート		0	0	-	-	-	0	x	x	x	1
		出力ポート		1	0	-	-	-	0	x	x	x	0
	FT2	TCK / SWCLK (入力)	・	0	1	-	-	-	0	0	0	1	1
	FT1	TXD1 (出力)		1	0	-	-	-	1	x	x	x	0
PB5	-	入力ポート		0	0	-	0	-	0	x	x	x	1
		出力ポート		1	0	-	0	-	0	x	x	x	0
	FT2	TDO / SWV (出力)	・	1	1	-	0	-	0	0	0	0	0
	FT1	SCK (入出力)		1	0	-	1	-	0	x	x	x	1
		SDA0 (入出力)		1	0	-	0	-	1	x	x	x	1
PB6	-	入力ポート		0	0	0	0	0	0	x	x	x	1
		出力ポート		1	0	0	0	0	0	x	x	x	0
	FT2	TDI (入力)	・	0	1	0	0	0	0	0	1	0	1
	FT1	SI0 (入力)		0	0	1	0	0	0	x	x	x	1
		SCL0 (入出力)		1	0	1	0	0	0	x	x	x	1
		TB7OUT (出力)		1	0	0	1	0	0	x	x	x	0
	FT4	INT6 (入力)		0	0	0	0	1	0	x	x	x	1
FT1	RXD1 (入力)		0	0	0	0	0	1	x	x	x	1	

9.4.2 ポート E 設定

表 9-5 ポート設定一覧(ポート E)

端子名	ポート タイプ	機能	初期 設定	PE CR	PE FR1	PE FR2	PE FR3	PE FR4	PE FR5	PE OD	PE PUP	PE PDN	PE IE
PE0	-	入力ポート		0	0	-	0	-	-	x	x	x	1
		出力ポート		1	0	-	0	-	-	x	x	x	0
	FT1	TXD0 (出力)		1	1	-	0	-	-	x	x	x	0
		ENCA (入力)		0	0	-	1	-	-	x	x	x	1
PE1	-	入力ポート		0	0	0	0	-	-	x	x	x	1
		出力ポート		1	0	0	0	-	-	x	x	x	0
	FT1	RXD0 (入力)		0	1	0	0	-	-	x	x	x	1
		TB4IN (入力)		0	0	1	0	-	-	x	x	x	1
		ENCB (入力)		0	0	0	1	-	-	x	x	x	1
PE2	-	入力ポート		0	0	0	0	0	0	x	x	x	1
		出力ポート		1	0	0	0	0	0	x	x	x	0
	FT1	SCLK0 (入出力)		1	1	0	0	0	0	x	x	x	1
		$\overline{\text{CTS0}}$ (入力)		0	0	1	0	0	0	x	x	x	1
		ENCZ (入力)		0	0	0	1	0	0	x	x	x	1
	FT4	INT7 (入力)		0	0	0	0	1	0	x	x	x	1
	FT1	SCL0 (入出力)		1	0	0	0	0	1	x	x	x	1

9.4.3 ポート F 設定

表 9-6 ポート設定一覧(ポート F)

端子名	ポート タイプ	機能	初期 設定	PF CR	PF FR1	PF FR2	PF FR4	PF FR5	PF OD	PF PUP	PF PDN	PF IE
PF0	-	入力ポート		0	0	0	0	0	x	x	x	1
		出力ポート		1	0	0	0	0	x	x	x	0
	FT1	TB7IN (入力)		0	1	0	0	0	x	x	x	1
		SO0 (出力)		1	0	1	0	0	x	x	x	0
		SDA0 (入出力)		1	0	1	0	0	x	x	x	1
	FT4	INTC (入力)		0	0	0	1	0	x	x	x	1
	FT1	TXD1 (出力)		1	0	0	0	1	x	x	x	0

注) PF0 は $\overline{\text{RESET}}$ 端子が"Low"の間 Pull-up と入力が許可になり、 $\overline{\text{BOOT}}$ 入力端子として機能します。この場合、ポートタイプは FT6 になります。

9.4.4 ポート G 設定

表 9-7 ポート設定一覧(ポート G)

端子名	ポート タイプ	機能	初期 設定	PG CR	PG FR1	PG FR2	PG OD	PG PUP	PG PDN	PG IE
PG0	-	入力ポート		0	0	-	x	x	x	1
		出力ポート		1	0	-	x	x	x	0
	FT2	U0 (出力)		1	1	-	x	x	x	0
PG1	-	入力ポート		0	0	-	x	x	x	1
		出力ポート		1	0	-	x	x	x	0
	FT2	X0 (出力)		1	1	-	x	x	x	0
PG2	-	入力ポート		0	0	-	x	x	x	1
		出力ポート		1	0	-	x	x	x	0
	FT2	V0 (出力)		1	1	-	x	x	x	0
PG3	-	入力ポート		0	0	-	x	x	x	1
		出力ポート		1	0	-	x	x	x	0
	FT2	Y0 (出力)		1	1	-	x	x	x	0
PG4	-	入力ポート		0	0	-	x	x	x	1
		出力ポート		1	0	-	x	x	x	0
	FT2	W0 (出力)		1	1	-	x	x	x	0
PG5	-	入力ポート		0	0	-	x	x	x	1
		出力ポート		1	0	-	x	x	x	0
	FT2	Z0 (出力)		1	1	-	x	x	x	0
PG6	-	入力ポート		0	0	0	x	x	x	1
		出力ポート		1	0	0	x	x	x	0
	FT1	$\overline{\text{EMG}}$ (入力)		0	1	0	x	x	x	1
		$\overline{\text{OVV}}$ (入力)		0	0	1	x	x	x	1

9.4.5 ポート J 設定

表 9-8 ポート設定一覧(ポート J)

端子名	ポート タイプ	機能	初期 設定	PJ CR	PJ OD	PJ PUP	PJ PDN	PJ IE
PJ6	-	入力ポート		0	x	x	x	1
		出力ポート		1	x	x	x	0
	FT5	AINB9 (入力)	・	0	0	0	0	0
PJ7	-	入力ポート		0	x	x	x	1
		出力ポート		1	x	x	x	0
	FT5	AINB10 (入力)	・	0	0	0	0	0

9.4.6 ポート K 設定

表 9-9 ポート設定一覧(ポート K)

端子名	ポート タイプ	機能	初期 設定	PK CR	PK OD	PK PUP	PK PDN	PK IE
PK0	-	入力ポート		0	x	x	x	1
		出力ポート		1	x	x	x	0
	FT5	AINB11 (入力)	・	0	0	0	0	0
PK1	-	入力ポート		0	x	x	x	1
		出力ポート		1	x	x	x	0
	FT5	AINB12 (入力)	・	0	0	0	0	0

9.4.7 ポート M 設定

表 9-10 ポート設定一覧(ポート M)

端子名	ポート タイプ	機能	初期 設定	PM CR	PM OD	PM PUP	PM PDN	PM IE
PM0	-	入力ポート		0	x	x	x	1
		出力ポート		1	x	x	x	0
PM1	-	入力ポート		0	x	x	x	1
		出力ポート		1	x	x	x	0

注) X1, X2 端子機能あり。

第 10 章 16 ビットタイマ/イベントカウンタ(TMRB)

10.1 概要

TMRB は、次の機能をもっています。

- ・ 16 ビットインタバルタイマモード
- ・ 16 ビットイベントカウンタモード
- ・ 16 ビットプログラマブル矩形波出力 (PPG) モード
- ・ 外部トリガプログラマブル矩形波出力 (PPG) モード

また、キャプチャ機能を利用することで、次のような用途に使用することができます。

- ・ 外部トリガからのワンショットパルス出力
- ・ パルス幅測定

以下の説明中、"x"はチャンネル番号を表します。

10.2 チャンネル別仕様相違点

TMPM3U0FSDMG は、4 チャンネルの TMRB を内蔵しています。各チャンネルはそれぞれ独立に動作します。いずれのチャンネルも表 10-1 に示される仕様相違点を除いて同一の動作をします。

表 10-1 TMRB のチャンネル別仕様相違点

仕様 チャンネル	外部端子		割り込み		内部接続
	外部クロック/ キャプチャトリガ入力端子	タイマフリップフロップ 出力端子	キャプチャ 割り込み	TMRB 割り込み	
	信号名	信号名			
TMRB0	-	-	INTCAP00 INTCAP01	INTTB00 INTTB01	TIMPLS (キャプチャトリガ)
TMRB4	TB4IN	-	-	INTTB40 INTTB41	-
TMRB5	-	-	INTCAP50 INTCAP51	INTTB50 INTTB51	INTTB51 (AD 変換開始)
TMRB7	TB7IN	TB7OUT	INTCAP70 INTCAP71	INTTB70 INTTB71	-

10.3 構成

各チャンネルは、主に 16 ビットアップカウンタ、16 ビットタイマレジスタ 2 本 (ダブルバッファ構造)、16 ビットのキャプチャレジスタ 2 本、コンパレータ 2 個、および、キャプチャ入力制御、タイマフリップフロップとその制御回路で構成されています。タイマの動作モードやタイマフリップフロップはレジスタで制御されます。




図 10-1 TMRBx ブロック図(x= 0,4,5,7)

10.4 レジスタ説明

10.4.1 チャンネル別レジスタ一覧

各チャンネルのレジスタとアドレスを以下に示します。

Channel x	Base Address
Channel0	0x4001_0000
Channel4	0x4001_0100
Channel5	0x4001_0140
Channel7	0x4001_01C0

レジスタ名(x=0,4,5,7)		Address(Base+)
イネーブルレジスタ	TBxEN	0x0000
RUN レジスタ	TBxRUN	0x0004
コントロールレジスタ	TBxCR	0x0008
モードレジスタ	TBxMOD	0x000C
フリップフロップコントロールレジスタ	TBxFFCR	0x0010
ステータスレジスタ	TBxST	0x0014
割り込みマスクレジスタ	TBxIM	0x0018
アップカウンタキャプチャレジスタ	TBxUC	0x001C
タイマレジスタ 0	TBxRG0	0x0020
タイマレジスタ 1	TBxRG1	0x0024
キャプチャレジスタ 0	TBxCP0	0x0028
キャプチャレジスタ 1	TBxCP1	0x002C

10.4.2 TBxEN(イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBEN	TBHALT	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TBEN	R/W	TMRBx 動作 0: 禁止 1: 許可 TMRB の動作を指定します。動作禁止の状態では TMRB モジュールの他のレジスタへクロックが供給されませんので消費電力の低減が可能です(この状態では、TBxEN レジスタ以外のレジスタへのリード、ライトはできません)。 TMRB を使用する場合は、TMRB モジュールの各レジスタを設定する前に TMRB 動作許可("1")にしてください。TMRB をいったん動作させた後に、動作禁止した場合は各レジスタの設定は保持されます。
6	TBHALT	R/W	ホールドモード時の制御 0: 動作 1: 停止 デバッグホールド中の動作を指定します。"0" を設定するとデバッグホールド中も動作を継続します。
5-0	-	R	リードすると"0"が読めます。

10.4.3 TBxRUN(RUN レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	TBPRUN	-	TBRUN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	TBPRUN	R/W	プリスケアラ動作 0: 停止&クリア 1: カウント
1	-	R	リードすると"0"が読めます。
0	TBRUN	R/W	カウンタ動作 0: 停止&クリア 1: カウント

- 注 1) 外部トリガでカウントをスタートさせる場合は、必ず<TBRUN>=1 に設定してください。
- 注 2) カウンタ停止状態(<TBRUN>="0")でアップカウンタキャプチャレジスタの<TBxUC[15:0]>をリードすると、カウンタ動作時に最後にキャプチャした値がリードされます。

10.4.4 TBxCR(コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBWBFB	-	-	-	I2TB	-	TRGSEL	CSSEL
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TBWBFB	R/W	ダブルバッファ 0: 禁止 1: 許可
6-5	-	R/W	"0"をライトしてください。
4	-	R	リードすると"0"が読めます。
3	I2TB	R/W	IDLE 時の動作 0: 停止 1: 動作
2	-	R/W	"0"を書いて下さい。
1	TRGSEL	R/W	外部トリガ選択 0: 立ち上がりエッジ 1: 立ち下がりエッジ 外部トリガ選択時 (TBxIN 端子への信号) のエッジを選択します。
0	CSSEL	R/W	カウンタスタートの方法選択 0: ソフトスタート 1: 外部トリガ

注 1) TBxCR レジスタはタイマ動作中に変更しないでください。

注 2) 外部トリガによるカウンタスタート機能を使用する場合は、<CSSEL>と<TRGSEL>を設定した後、<TBRUN>=<TBPRUN>=1 としてください。

10.4.5 TBxMOD(モードレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	TBCP	TBCPM		TBCLE	TBCLK		
リセット後	0	1	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TBRSWR	R/W	ダブルバッファ使用時のタイマレジスタ 0,1 への書き込みタイミング制御 0: タイマレジスタ 0、タイマレジスタ 1 への書き込み準備が片側のみしか出来ていない場合でも、片方ずつタイマレジスタに書き込みを行うことができます。 1: タイマレジスタ 0、タイマレジスタ 1 への書き込み準備が両方とも出来ていない場合は、タイマレジスタに書き込みを行うことができません。
6	TBCP	W	ソフトウェアキャプチャ制御 0: ソフトキャプチャ 1: Don't care "0" を書き込むとキャプチャレジスタ 0 (TBxCP0)にカウント値を取り込みます。 リードすると"1"が読めます。
5-4	TBCPM[1:0]	R/W	キャプチャタイミング 00: ディセーブル 01: TBxIN↑ TBxIN 端子入力の立ち上がりでキャプチャレジスタ 0 (TBxCP0)にカウント値を取り込む 10: TBxIN↑ TBxIN↓ TBxIN 端子入力の立ち上がりでキャプチャレジスタ 0 (TBxCP0)にカウント値を取り込み、TBxIN 端子入力の立ち下がりでキャプチャレジスタ 1 (TBxCP1)にカウント値を取り込む 11: TIMPLS↑ TIMPLS↓ TIMPLS の立ち上がりでキャプチャレジスタ 0(TBxCP0)にカウント値を取り込み、TIMPLS の立ち下がりでキャプチャレジスタ 1(TBxCP1)にカウント値を取り込む
3	TBCLE	R/W	アップカウンタ制御 0: クリアディセーブル 1: クリアイネーブル アップカウンタのクリア制御を行います。 "0"でクリア禁止、"1"でタイマレジスタ 1 (TBxRG1)との一致時にクリアします。
2-0	TBCLK[2:0]	R/W	TMRBx のソースクロック選択 000: TBxIN 端子入力 001: φT1 010: φT4 011: φT16 100: φT32 101: φT64 110: φT128 111: φT256

注) TBxMOD レジスタはタイマ動作中に変更しないでください。

10.4.6 TBxFFCR(フリップフロップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	TBC1T1	TBC0T1	TBE1T1	TBE0T1	TBFF0C	
リセット後	1	1	0	0	0	0	1	1

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	-	R	リードすると"1"が読めます。
5	TBC1T1	R/W	TBxCP1 へのアップカウンタ値取り込み時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタの値がキャプチャレジスタ 1 (TBxCP1)に取り込まれた時にタイマフリップフロップを反転します。
4	TBC0T1	R/W	TBxCP0 へのアップカウンタ値取り込み時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタの値がキャプチャレジスタ 0 (TBxCP0)に取り込まれた時にタイマフリップフロップを反転します。
3	TBE1T1	R/W	アップカウンタと TBxRG1 との一致時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタとタイマレジスタ 1 (TBxRG1)との一致時にタイマフリップフロップを反転します。
2	TBE0T1	R/W	アップカウンタと TBxRG0 との一致時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタとタイマレジスタ 0 (TBxRG0)との一致時にタイマフリップフロップを反転します。
1-0	TBFF0C[1:0]	R/W	TBxFF0 の制御 00: Invert TBxFF0 の値を反転(ソフト反転)します。 01: Set TBxFF0 を"1"にセットします。 10: Clear TBxFF0 を"0"にクリアします。 11: Don't care *リードすると"11" が読めます。

注) TBxFFCR レジスタはタイマ動作中に変更しないでください。

10.4.7 TBxST(ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	INTTBOF	INTTB1	INTTB0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	INTTBOF	R	オーバーフローフラグ 0: オーバーフローは発生していない 1: オーバーフローが発生 アップカウンタのオーバーフローが発生すると"1"がセットされます。
1	INTTB1	R	一致フラグ(TBxRG1) 0: 一致検出していない 1: TBxRG1 との一致を検出した タイマレジスタ 1 (TBxRG1)との一致を検出すると"1"がセットされます。
0	INTTB0	R	一致フラグ(TBxRG0) 0: 一致検出していない 1: TBxRG0 との一致を検出した タイマレジスタ 0 (TBxRG0)との一致を検出すると"1"がセットされます。

注 1) TBxIM でマスク設定されていない要因のみ、CPU に対し割り込み要求が出力されます。マスク設定されていても、フラグはセットされます。

注 2) フラグは自動的にクリアされません。クリアするためには本レジスタをリードしてしてください。

10.4.8 TBxIM(割り込みマスクレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	TBIMOF	TBIM1	TBIM0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	TBIMOF	R/W	オーバーフロー割り込みマスク 0:割り込みをマスクしない 1:割り込みをマスクする アップカウンタのオーバーフロー割り込みをマスクする/しないを設定します。
1	TBIM1	R/W	一致割り込みマスク(TBxRG1) 0:割り込みをマスクしない 1:割り込みをマスクする タイマレジスタ 1 (TBxRG1)との一致割り込みをマスクする/しないを設定します。
0	TBIM0	R/W	一致割り込みマスク(TBxRG0) 0:割り込みをマスクしない 1:割り込みをマスクする タイマレジスタ 0 (TBxRG0)との一致割り込みをマスクする/しないを設定します。

注) TBxIM を設定して割り込みをマスクしても TBxST はセットされます。

10.4.9 TBxUC(アップカウンタキャプチャレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBUC							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBUC							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBUC[15:0]	R	アップカウンタ読み出しによりキャプチャした値 TBxUCをリードすると、現在のアップカウンタの値をキャプチャすることができます。

注) カウンタ動作時に TBxUC をリードすると、リード時のアップカウンタの値をキャプチャしリードすることが出来ます。

10.4.10 TBxRG0(タイマレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBRG0							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBRG0							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBRG0[15:0]	R/W	アップカウンタと比較する値を設定します。

10.4.11 TBxRG1(タイマレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBRG1							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBRG1							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBRG1[15:0]	R/W	アップカウンタと比較する値を設定します。

10.4.12 TBxCP0(キャプチャレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBCP0							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBCP0							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBCP0[15:0]	R	アップカウンタをキャプチャした値が読めます。

10.4.13 TBxCP1(キャプチャレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBCP1							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBCP1							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBCP1[15:0]	R	アップカウンタをキャプチャした値が読めます。

10.5 回路別の動作説明

各チャンネルは表 10-1 に示される仕様相違点を除いて同一の動作をします。

10.5.1 プリスケーラ

アップカウンタ UC のソースクロックを生成する 4 ビットのプリスケーラです。

プリスケーラへの入力クロック $\phi T0$ は CG 部の CGSYSCR<PRCK[2:0]>で選択された fperiph/1, fperiph/2, fperiph/4, fperiph/8, fperiph/16, fperiph/32 のいずれかのクロックです。このペリフェラルクロック fperiph は CG 部の CGSYSCR<FPSEL>で選択したクロック fgear またはクロックギア分周前のクロック fc のいずれかのクロックです。

プリスケーラは TBxRUN<TBPRUN>により動作/停止の設定をします。"1" をライトするとカウント開始し "0" をライトするとクリアされ停止します。プリスケーラ出力クロックの分解能を、表 10-2 に示します。

表 10-2 プリスケーラ出力クロック分解能(fc = 40MHz)

ペリフェラル クロック選択 CGSYSCR <FPSEL>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケーラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケーラ出力クロック機能		
			$\phi T1$	$\phi T4$	$\phi T16$
0 (fgear)	000 (fc)	000 (fperiph/1)	fc/2 ¹ (0.05 μ s)	fc/2 ³ (0.2 μ s)	fc/2 ⁵ (0.8 μ s)
		001 (fperiph/2)	fc/2 ² (0.10 μ s)	fc/2 ⁴ (0.4 μ s)	fc/2 ⁶ (1.6 μ s)
		010 (fperiph/4)	fc/2 ³ (0.2 μ s)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)
		011 (fperiph/8)	fc/2 ⁴ (0.4 μ s)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)
		100 (fperiph/16)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)
		101 (fperiph/32)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)
	100 (fc/2)	000 (fperiph/1)	fc/2 ² (0.1 μ s)	fc/2 ⁴ (0.4 μ s)	fc/2 ⁶ (1.6 μ s)
		001 (fperiph/2)	fc/2 ³ (0.2 μ s)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)
		010 (fperiph/4)	fc/2 ⁴ (0.4 μ s)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)
		011 (fperiph/8)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)
		100 (fperiph/16)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)
		101 (fperiph/32)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹¹ (51.2 μ s)
	101 (fc/4)	000 (fperiph/1)	fc/2 ³ (0.2 μ s)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)
		001 (fperiph/2)	fc/2 ⁴ (0.4 μ s)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)
		010 (fperiph/4)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)
		011 (fperiph/8)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)
		100 (fperiph/16)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹¹ (51.2 μ s)
		101 (fperiph/32)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹² (102.4 μ s)
	110 (fc/8)	000 (fperiph/1)	fc/2 ⁴ (0.4 μ s)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)
		001 (fperiph/2)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)
		010 (fperiph/4)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)
		011 (fperiph/8)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹¹ (51.2 μ s)
		100 (fperiph/16)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹² (102.4 μ s)
		101 (fperiph/32)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹³ (204.8 μ s)
111 (fc/16)	000 (fperiph/1)	fc/2 ⁵ (0.8 μ s)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)	
	001 (fperiph/2)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)	
	010 (fperiph/4)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹¹ (51.2 μ s)	
	011 (fperiph/8)	fc/2 ⁸ (6.4 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹² (102.4 μ s)	
	100 (fperiph/16)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹³ (204.8 μ s)	
	101 (fperiph/32)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹⁴ (409.6 μ s)	

表 10-2 プリスケーラ出カクロック分解能($f_c = 40\text{MHz}$)

ペリフェラル クロック選択 CGSYSCR <FPSEL>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケーラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケーラ出カクロック機能		
			$\phi T1$	$\phi T4$	$\phi T16$
1 (fc)	000 (fc)	000 (fperiph/1)	$fc/2^1$ (0.05 μs)	$fc/2^3$ (0.2 μs)	$fc/2^5$ (0.8 μs)
		001 (fperiph/2)	$fc/2^2$ (0.10 μs)	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)
		010 (fperiph/4)	$fc/2^3$ (0.2 μs)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)
		011 (fperiph/8)	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)
		100 (fperiph/16)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)	$fc/2^9$ (12.8 μs)
		101 (fperiph/32)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)	$fc/2^{10}$ (25.6 μs)
	100 (fc/2)	000 (fperiph/1)	-	$fc/2^3$ (0.2 μs)	$fc/2^5$ (0.8 μs)
		001 (fperiph/2)	$fc/2^2$ (0.10 μs)	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)
		010 (fperiph/4)	$fc/2^3$ (0.2 μs)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)
		011 (fperiph/8)	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)
		100 (fperiph/16)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)	$fc/2^9$ (12.8 μs)
		101 (fperiph/32)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)	$fc/2^{10}$ (25.6 μs)
	101 (fc/4)	000 (fperiph/1)	-	$fc/2^3$ (0.2 μs)	$fc/2^5$ (0.8 μs)
		001 (fperiph/2)	-	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)
		010 (fperiph/4)	$fc/2^3$ (0.2 μs)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)
		011 (fperiph/8)	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)
		100 (fperiph/16)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)	$fc/2^9$ (12.8 μs)
		101 (fperiph/32)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)	$fc/2^{10}$ (25.6 μs)
	110 (fc/8)	000 (fperiph/1)	-	-	$fc/2^5$ (0.8 μs)
		001 (fperiph/2)	-	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)
		010 (fperiph/4)	-	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)
		011 (fperiph/8)	$fc/2^4$ (0.4 μs)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)
		100 (fperiph/16)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)	$fc/2^9$ (12.8 μs)
		101 (fperiph/32)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)	$fc/2^{10}$ (25.6 μs)
111 (fc/16)	000 (fperiph/1)	-	-	$fc/2^5$ (0.8 μs)	
	001 (fperiph/2)	-	-	$fc/2^6$ (1.6 μs)	
	010 (fperiph/4)	-	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)	
	011 (fperiph/8)	-	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)	
	100 (fperiph/16)	$fc/2^5$ (0.8 μs)	$fc/2^7$ (3.2 μs)	$fc/2^9$ (12.8 μs)	
	101 (fperiph/32)	$fc/2^6$ (1.6 μs)	$fc/2^8$ (6.4 μs)	$fc/2^{10}$ (25.6 μs)	

注 1) プリスケーラ出カクロック ϕT_n は、必ず $\phi T_n < f_{\text{sys}}$ を満足するように(ϕT_n が f_{sys} よりも遅くなるように) 選択してください。

注 2) タイマ動作中はクロックギアの切り替えは行わないでください。

注 3) 表中"- "は設定禁止です。

表 10-3 プリスケアラ出カクロック分解能(fc = 40MHz)

ペリフェラル クロック選択 CGSYSCR <FPSEL>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出カクロック機能			
			ϕ T32	ϕ T64	ϕ T128	ϕ T256
0 (fgear)	000 (fc)	000 (fperiph/1)	fc/2 ⁶ (1.6 μ s)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ⁹ (12.8 μ s)
		001 (fperiph/2)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)
		010 (fperiph/4)	fc/2 ⁸ (6.4 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)
		011 (fperiph/8)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)
		100 (fperiph/16)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)
		101 (fperiph/32)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)
	100 (fc/2)	000 (fperiph/1)	fc/2 ⁷ (3.2 μ s)	fc/2 ⁸ (6.4 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)
		001 (fperiph/2)	fc/2 ⁸ (6.4 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)
		010 (fperiph/4)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)
		011 (fperiph/8)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)
		100 (fperiph/16)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)
		101 (fperiph/32)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)
	101 (fc/4)	000 (fperiph/1)	fc/2 ⁸ (6.4 μ s)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)
		001 (fperiph/2)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)
		010 (fperiph/4)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)
		011 (fperiph/8)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)
		100 (fperiph/16)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)
		101 (fperiph/32)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)	fc/2 ¹⁶ (1638.4 μ s)
	110 (fc/8)	000 (fperiph/1)	fc/2 ⁹ (12.8 μ s)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)
		001 (fperiph/2)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)
		010 (fperiph/4)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)
		011 (fperiph/8)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)
		100 (fperiph/16)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)	fc/2 ¹⁶ (1638.4 μ s)
		101 (fperiph/32)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)	fc/2 ¹⁶ (1638.4 μ s)	fc/2 ¹⁷ (3276.8 μ s)
111 (fc/16)	000 (fperiph/1)	fc/2 ¹⁰ (25.6 μ s)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	
	001 (fperiph/2)	fc/2 ¹¹ (51.2 μ s)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	
	010 (fperiph/4)	fc/2 ¹² (102.4 μ s)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)	
	011 (fperiph/8)	fc/2 ¹³ (204.8 μ s)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)	fc/2 ¹⁶ (1638.4 μ s)	
	100 (fperiph/16)	fc/2 ¹⁴ (409.6 μ s)	fc/2 ¹⁵ (819.2 μ s)	fc/2 ¹⁶ (1638.4 μ s)	fc/2 ¹⁷ (3276.8 μ s)	
	101 (fperiph/32)	fc/2 ¹⁵ (819.2 μ s)	fc/2 ¹⁶ (1638.4 μ s)	fc/2 ¹⁷ (3276.8 μ s)	fc/2 ¹⁸ (6553.6 μ s)	

表 10-3 プリスケーラ出カクロック分解能(fc = 40MHz)

ペリフェラル クロック選択 CGSYSCR <FPSEL>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケーラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケーラ出カクロック機能			
			φ T32	φ T64	φ T128	φ T256
1 (fc)	000 (fc)	000 (fperiph/1)	fc/2 ⁶ (1.6 μs)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)
		001 (fperiph/2)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)
		010 (fperiph/4)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)
		011 (fperiph/8)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)
		100 (fperiph/16)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)
		101 (fperiph/32)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)	fc/2 ¹⁴ (409.6 μs)
	100 (fc/2)	000 (fperiph/1)	fc/2 ⁶ (1.6 μs)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)
		001 (fperiph/2)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)
		010 (fperiph/4)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)
		011 (fperiph/8)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)
		100 (fperiph/16)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)
		101 (fperiph/32)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)	fc/2 ¹⁴ (409.6 μs)
	101 (fc/4)	000 (fperiph/1)	fc/2 ⁶ (1.6 μs)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)
		001 (fperiph/2)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)
		010 (fperiph/4)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)
		011 (fperiph/8)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)
		100 (fperiph/16)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)
		101 (fperiph/32)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)	fc/2 ¹⁴ (409.6 μs)
	110 (fc/8)	000 (fperiph/1)	fc/2 ⁶ (1.6 μs)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)
		001 (fperiph/2)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)
		010 (fperiph/4)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)
		011 (fperiph/8)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)
		100 (fperiph/16)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)
		101 (fperiph/32)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)	fc/2 ¹⁴ (409.6 μs)
111 (fc/16)	000 (fperiph/1)	fc/2 ⁶ (1.6 μs)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	
	001 (fperiph/2)	fc/2 ⁷ (3.2 μs)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	
	010 (fperiph/4)	fc/2 ⁸ (6.4 μs)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	
	011 (fperiph/8)	fc/2 ⁹ (12.8 μs)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	
	100 (fperiph/16)	fc/2 ¹⁰ (25.6 μs)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)	
	101 (fperiph/32)	fc/2 ¹¹ (51.2 μs)	fc/2 ¹² (102.4 μs)	fc/2 ¹³ (204.8 μs)	fc/2 ¹⁴ (409.6 μs)	

- 注 1) プリスケーラ出カクロック φ Tn は、必ず φ Tn < fsys を満足するように(φ Tn が fsys よりも遅くなるように) 選択してください。
- 注 2) タイマ動作中はクロックギアの切り替えは行わないでください。
- 注 3) 表中"- "は設定禁止です。

10.5.2 アップカウンタ(UC)

16 ビットのバイナリカウンタです。

- ・ ソースクロック
ソースクロックは TBxMOD<TBCLK[2:0]>で設定することができます。
プリスケアラ出力クロック φ T1, φ T4, φ T16、φ T32, φ T64, φ T128、φ T256、または、TBxIN 入力のいずれかを選択できます。
- ・ カウンタ動作の開始と停止
カウンタ動作は TBxRUN<TBRUN>で行います。<TBRUN> = "1"でカウントを開始し、"0"でカウント停止と同時にカウンタのクリアを行います。
- ・ カウンタクリアのタイミング
 1. コンペア一致時
TBxMOD<TBCLE> = "1"に設定することで、TBxRG1 とのコンペア一致とともにカウンタのクリアをすることができます。TBxMOD<TBCLE> = "0"に設定するとカウンタはフリーランニングカウンタとして動作します。
 2. カウンタ停止時
TBxRUN<TBRUN> = "0"に設定すると、カウンタが停止するとともにクリアされます。
- ・ カウンタのオーバフロー
アップカウンタ UC がオーバフローすると、オーバフロー割り込み INTTBx0 が発生します。

10.5.3 タイマレジスタ(TBxRG0, TBxRG1)

アップカウンタ UC と比較する値を設定するレジスタで、2 本内蔵されています。タイマレジスタに設定された値とアップカウンタの値をコンパレータで比較し、一致するとコンパレータが一致検出信号を出力します。

TBxRG0/1 はダブルバッファ構成になっており、レジスタバッファとペアになっています。初期状態では、ダブルバッファはディセーブルです。

ダブルバッファのイネーブル/ディセーブル制御は TBxCR<TBWBF>によって行います。<TBWBF> = "0" のときディセーブル、<TBWBF> = "1" のときイネーブルとなります。ダブルバッファイネーブル時、UC と TBxRG1 との一致時にレジスタバッファ 0/1 からタイマレジスタ TBxRG0/1 へデータ転送が行われます。また、ダブルバッファがイネーブルでもカウンタが停止しているときはシングルバッファ動作となり、TBxRG0/1 に直接値を書き込むことができます。

10.5.4 キャプチャ制御

アップカウンタ UC の値をキャプチャレジスタ TBxCP0, TBxCP1 にラッチするタイミングを制御する回路です。キャプチャレジスタのラッチタイミングは、TBxMOD<TBxCPM[1:0]>で設定します。

また、ソフトウェアによってもアップカウンタ UC の値をキャプチャレジスタへ取り込むことができ、TBxMOD<TBxCP>に "0" を書き込むたびに、その時点の UC の値をキャプチャレジスタ TBxCP0 へキャプチャします。

10.5.5 キャプチャレジスタ(TBxCP0, TBxCP1)

アップカウンタ UC の値をキャプチャするレジスタです。

10.5.6 アップカウンタキャプチャレジスタ(TBxUC)

キャプチャ制御回路によるキャプチャ機能のほかに、TBxUC レジスタを読み出すことにより、アップカウンタの現在のカウンタ値をキャプチャすることができます。

10.5.7 コンパレータ(CP0, CP1)

アップカウンタ UC と、タイマレジスタ TBxRG0, TBxRG1 への設定値とを比較し、一致を検出します。一致すると、INTTBx0 と INTTBx1 を発生します。

10.5.8 タイマフリップフロップ(TBxFF0)

タイマフリップフロップ (TBxFF0) は、コンパレータからの一致信号、キャプチャレジスタへのラッチ信号によって反転するフリップフロップです。反転のディセーブル/イネーブルは、TBxFFCR<TBC1T1, TBC0T1, TBE1T1, TBE0T1>によって設定できます。

リセット後、TBxFF0 の値は不定となります。TBxFFCR<TBFF0C[1:0]>に "00" を書き込むことで反転、"01" を書き込むことで "1" にセット、"10" を書き込むことで "0" にクリアすることが可能です。

TBxFF0 の値は、タイマ出力端子 TBxOUT 端子へ出力することができます。タイマ出力を行う場合、あらかじめ該当するポートの設定を行う必要があります。

10.5.9 キャプチャ割り込み(INTCAPx0, INTCAPx1)

キャプチャレジスタ TBxCP0, TBxCP1 にラッチするタイミングで割り込み INTCAPx0, INTCAPx1 をそれぞれ発生します。割り込みの設定は CPU で行います。

10.6 モード別動作説明

10.6.1 16 ビットインタバルタイマモード

一定周期の割り込みを発生させる場合、タイマレジスタ TBxRG1 にインタバル時間を設定し、INTTBx1 割り込みを発生します。

	7	6	5	4	3	2	1	0	
TBxEN	← 1	X	X	X	X	X	X	X	TMRBx モジュールを起動します。
TBxRUN	← X	X	X	X	X	0	X	0	TMRBx を停止します
割り込みイネーブルセ ットレジスタ	← *	*	*	*	*	*	*	*	INTTBx1 割り込みに対応するビットを"1"にし、割り込みを許 可します。
TBxFFCR	← X	X	0	0	0	0	1	1	TBxFF0 反転トリガをディセーブルします。
TBxMOD	← 0	1	0	0	1	*	*	*	入力クロックをプリスケアラ出力クロックにし、キャプチャ 機能ディセーブルにします。
						(** = 001, 010, 011, 100, 101, 110, 111)			
TBxRG1	← *	*	*	*	*	*	*	*	インタバル時間を設定します。(16 ビット)
	← *	*	*	*	*	*	*	*	
TBxRUN	← *	*	*	*	*	1	X	1	TMRBx を起動します。

注) X; Don't care -; No change

10.6.2 16 ビットイベントカウンタモード

入力クロックを外部クロック(TBxIN 端子入力)にすることでイベントカウンタにすることができま
す。

アップカウンタは TBxIN 端子入力の立ち上がりエッジでカウントアップします。ソフトウェアキャ
プチャを行い、キャプチャ値をリードすることでカウント値を読むことができます。

	7	6	5	4	3	2	1	0	
TBxEN	← 1	X	X	X	X	X	X	X	TMRBx モジュールを起動します。
TBxRUN	← X	X	X	X	X	0	X	0	TMRBx を停止します
PORT 関連レジスタ設定									該当ポートを TBxIN になるように設定します。
TBxFFCR	← X	X	0	0	0	0	1	1	TBxFF0 反転トリガをディセーブルします。
TBxMOD	← 0	1	0	0	0	0	0	0	入力クロックを TBxIN にします。
TBxRUN	← *	*	*	*	*	1	X	1	TMRBx を起動します。
TBxMOD	← 0	0	0	0	0	0	0	0	ソフトウェアキャプチャを行います。

注) X; Don't care -; No change

10.6.3 16ビット PPG (プログラマブル矩形波)出力モード

任意周波数, 任意デューティの矩形波 (プログラマブル矩形波) を出力することができます。出力パルスは、ローアクティブ, ハイアクティブどちらでも可能です。

アップカウンタ (UC) とタイマレジスタ (TBxRG0, TBxRG1) への設定値との一致によりタイマフリップフロップ (TBxFF0) の反転トリガをかけることで、プログラマブル矩形波を TBxOUT 端子より出力することができます。ただし、TBxRG0 と TBxRG1 の設定値は次の条件を満たす必要があります。

TBxRG0 設定値 < TBxRG1 設定値




図 10-2 プログラマブル矩形波(PPG)出力波形例

このモードでは、TBxRG0 のダブルバッファをイネーブルにすることにより、TBxRG1 との一致で、レジスタバッファ 0 の値が TBxRG0 へシフトインされます。これにより、小さいデューティへの対応が容易に行えます。




図 10-3 レジスタバッファの動作

このモードのブロック図を示します。




図 10-4 16 ビット PPG モードのブロック図

16 ビット PPG 出力モード時の各レジスタは、次のように設定します。

	7	6	5	4	3	2	1	0	
TBxEN	← 1	X	X	X	X	X	X	X	TMRBx モジュールを起動します。
TBxRUN	← X	X	X	X	X	0	X	0	TMRBx を停止します
TBxCR	← 0	0	0	X	-	0	0	0	ダブルバッファをディセーブルします。
TBxRG0	← *	*	*	*	*	*	*	*	デューティを設定します。(16 ビット)
TBxRG1	← *	*	*	*	*	*	*	*	周期を設定します。(16 ビット)
TBxCR	← 1	0	0	X	-	X	0	0	ダブルバッファイネーブル (INTTBx0 割り込みでデューティ/周期の変更)
TBxFFCR	← X	X	0	0	1	1	1	0	TBxFF0 を TBxRG0, TBxRG1 との一致検出で反転するように設定します。また、TBxFF0 の初期値を "0" にします。
TBxMOD	← 0	1	0	0	1	*	*	*	入力クロックをプリスケアラ出力クロックにし、キャプチャ機能ディセーブルにします。 UC は TBxRG1 との一致でクリアされます。
PORT 関連レジスタ設定									
TBxRUN	← *	*	*	*	*	1	X	1	該当ポートを TBxOUT になるように設定します。 TMRBx を起動します。

注) X; Don't care
-; No change

10.6.4 外部トリガ PPG(プログラマブル矩形波)出力モード

外部トリガカウントスタートを使用すると、小さいディレイでのワンショットパルス出力が可能です。

外部トリガカウントスタートを使用したワンショットパルス出力(ディレイあり)の例を以下に示します。

16ビットアップカウンタ(UC)が停止状態($TBxRUN < TBRUN > = 0$)で、 $TBxIN$ 端子の立ち上がりでカウントアップするように設定しておきます($TBxCR[1:0] = "01"$)。タイマレジスタ($TBxRG0$)には、ディレイタイム(d)を設定します。タイマレジスタ($TBxRG1$)には $TBxRG0$ の値とワンショットパルスの幅(p)を加算した値($d+p$)を設定します。

$TBxFFCR < TBE1T1, TBE0T1 >$ に"11"を設定し、UC と $TBxRG0$ との一致、および、 $TBxRG1$ との一致より、タイマフリップフロップ($TBxFF0$)が反転するようにトリガをイネーブルにします。

$TBxRUN < TBRUN >$ を"1"にセットし、外部トリガパルスの立ち上がりで、カウントアップスタートを有効にします。

$TBxIN$ 端子の立ち上がりでワンショットパルスが出力された後、 $INTTBx1$ の割り込み処理でタイマフリップフロップ($TBxFF0$)の反転をディセーブルにするか、 $TBxRUN < TBRUN >$ を"0"にクリアし、16ビットアップカウンタの動作を停止します。

なお、文中の(d)、(p)は図 10-5 の d 、 p と対応しています。




図 10-5 外部トリガカウントスタートを使用したワンショットパルス出力(ディレイあり)

10.7 キャプチャ機能を利用した応用例

キャプチャ機能を利用することにより、次に示す例をはじめ、多くの応用が可能です。

1. 外部トリガパルスからのワンショットパルス出力
2. パルス幅測定

10.7.1 外部トリガパルスからのワンショットパルス出力

外部トリガパルスからのワンショットパルス出力は、次のように行います。

16 ビットアップカウンタ UC をプリスケアラ出力クロックにてフリーランニングでカウントアップさせておきます。TBxIN 端子より外部トリガパルスを入力し、キャプチャ機能を用いて、外部トリガパルスの立ち上がりで、アップカウンタ値をキャプチャレジスタ(TBxCP0)に取り込みます。

外部トリガパルスの立ち上がり時、割り込み INTCAPx0 が発生するように CPU で設定します。この割り込みで、タイマレジスタ(TBxRG0)には、TBxCP0 の値(c)とディレイタイム(d)を加算した値(c+d)を設定します。

タイマレジスタ(TBxRG1)には、TBxRG0 の値とワンショットパルスのパルス幅(p)を加算した値(c+d+p)を設定します。(TBxRG1 の変更は次の一致までに完了してください)

さらに、タイマフリップフロップコントロールレジスタ(TBxFFCR<TBE1T1, TBE0T1>)に "11" を設定し、UC と TBxRG0 との一致、および、TBxRG1 との一致により、タイマフリップフロップ(TBxFF0)が反転するように、トリガイネーブルにします。ワンショットパルス出力後、INTTBx0/INTTBx1 の割り込み処理により、これをディセーブルに戻します。

なお、文中の(c), (d), (p)は、図 10-6 の c, d, p と対応しています。




図 10-6 ワンショットパルス出力(ディレイあり)

TBxIN 入力の立ち上がりをトリガとして、3ms 後に 2ms 幅のワンショットパルスを出力する場合の設定例を以下に示します。ここではソースクロックに $\Phi T1$ を使用しています。

	7	6	5	4	3	2	1	0	
[メイン処理] TBxIN でのキャプチャ設定									
PORT 関連レジスタ設定									
TBxEN	←	1	X	X	X	X	X	X	該当ポートを TBxIN になるように設定します。
TBxRUN	←	X	X	X	X	X	0	X	TMRBx モジュールを起動します。
TBxMOD	←	0	1	0	1	0	0	1	TMRBx を停止します
TBxFFCR	←	X	X	0	0	0	0	1	ソースクロックを $\Phi T1$ にし、TBxIN 立ち上がりで TBxCP0 へカウント値を取り込みます。
PORT 関連レジスタ設定									
割り込みイネーブルセットレジスタ	←	*	*	*	*	*	*	*	INTCAPx0 割り込みに対応するビットを"1"にし、割り込みを許可します。
TBxRUN	←	*	*	*	*	*	1	X	TMRBx を起動します。
[INTCAPx0 割り込みサービスルーチンでの処理] パルス出力設定									
TBxRG0	←	*	*	*	*	*	*	*	カウント値を設定します。(TBxCP0 + 3ms/ $\Phi T1$)
TBxRG1	←	*	*	*	*	*	*	*	カウント値を設定します。(TBxCP0 + (3+2)ms/ $\Phi T1$)
TBxFFCR	←	X	X	-	-	1	1	-	TBxRG0, TBxRG1 との一致で TBxFF0 を反転します。
TBxIM	←	X	X	X	X	X	1	0	TBxRG1 との一致割り込み以外をマスクします。
割り込みイネーブルセットレジスタ	←	*	*	*	*	*	*	*	INTTBx1 割り込みに対応するビットを"1"にし、割り込みを許可します。
[INTTBx1 割り込みサービスルーチンでの処理] 出力ディセーブル									
TBxFFCR	←	X	X	-	-	0	0	-	TBxFF0 反転トリガ設定をクリアします。
割り込みイネーブルクリアレジスタ	←	*	*	*	*	*	*	*	INTTBx 割り込みに対応するビットを"1"にし、割り込みを禁止します。

注) X; Don't care
-; No change

ディレイが不要な場合、TBxCP0 への取り込みによって TBxFF0 を反転させ、割り込み INTCAPx0 で TBxCP0 の値(c) にワンショットパルスの幅(p)を加算した値(c + p)を TBxRG1 に設定します。(TBxRG1 の変更は次の一致までに完了してください。) TBxFF0 は、TBxRG1 と UC の一致によって反転するように、反転イネーブルを選択します。また、INTTBx1 割り込みでこれをディセーブルに戻します。




図 10-7 外部トリガパルスのワンショットパルス出力(ディレイなし)

10.7.2 パルス幅測定

キャプチャ機能を用いて、外部パルスの"High"レベル幅を測定することができます。TBxIN 端子より外部パルスを入力し、アップカウンタ (UC) をプリスケータ出力クロックにてフリーランニングでカウントアップさせておきます。キャプチャ機能を用いて、外部パルスの立ち上がり/立ち下がり、それぞれのエッジでトリガをかけ、このときのアップカウンタ値をキャプチャレジスタ (TBxCP0, TBxCP1) に取り込みます。TBxIN 端子の立ち下がりにより、INTCAPx1 が発生するように CPU で設定します。

"High"レベルパルス幅は、TBxCP0 と TBxCP1 の差を求め、その値に内部クロックの周期をかけることにより、求めることができます。

例えば TBxCP0 と TBxCP1 の差が 100 で、プリスケータ出力クロックの周期が $0.5 \mu\text{s}$ であれば、パルス幅は、 $100 \times 0.5 \mu\text{s} = 50 \mu\text{s}$ となります。

なお、クロックソースにより定まる UC の最大カウント時間を越えるパルス幅の測定を行う場合は、注意が必要です。この場合、ソフトウェアによる処理を行ってください。

また、外部パルスの"Low"レベル幅を測定することもできます。この場合、図 10-8 における、2 回目の INTCAPx0 割り込み処理により、1 回目の C2 と 2 回目の C1 の差に、プリスケータ出力クロックの周期をかけることにより、求めることができます。




図 10-8 パルス幅測定

第 11 章 シリアルチャネル(SIO/UART)

11.1 概要

シリアルチャネル(SIO/UART)は次の動作モードを持っています。

- ・ 同期通信モード(I/O インタフェースモード)
- ・ 非同期通信モード(UART モード)

特長は以下のとおりです。

- ・ 転送クロック
 - プリスケアラでペリフェラルクロック($\phi T0$)を 1/1、1/2、1/4、1/8、1/16、1/32、1/64、1/128 分周
 - プリスケアラ出力クロックに対し、1~16 分周が可能
 - プリスケアラ出力クロックに対し、 $N + m/16$ ($N = 2 \sim 15$, $m = 1 \sim 15$)分周が可能(UART モードのみ)
 - システムクロックを使用可能(UART モードのみ)
- ・ バッファ
 - ダブルバッファ構成で使用可能
 - 送信バッファのクリアが可能
- ・ FIFO
 - 送受信合わせて 4 バイトの FIFO を使用可能
- ・ I/O インタフェースモード
 - 転送モード：半二重(受信/送信)、全二重
 - クロック：出力(立ち上がりエッジ固定)/入力(立ち上がり/立ち下がりエッジ選択)
 - 連続転送時のインターバル時間設定が可能
 - 最終ビット出力後の TXD_x 端子の状態を下記から選択可能
"High"保持/"Low"保持/最終ビット保持
 - クロック入力モード時、アンダーランエラーが発生したときの TXD_x 端子の状態を下記から選択可能
"High"保持/"Low"保持
 - クロック入力モード時、TXD_x 端子の最終ビットホールド時間を設定可能
- ・ UART モード
 - データ長：7, 8, 9 ビット
 - パリティ付加(9 ビット長では不可)
 - シリアルリンクでのウェイクアップ機能
 - CTS_x 端子を用いたハンドシェイク機能

以下の説明中、"x"はチャネル番号をあらわします。

注) 本章で端子名、レジスタ名等のチャネル番号部分"x"の記述が無い場合は、必要に応じて"x"付きに読み替えてください。

11.2 チャネル別仕様相違点

TMPM3U0FSDMG は 2 チャネルの SIO を内蔵しています。

各チャネルはそれぞれ独立に動作します。チャネルごとの使用端子と割り込みを以下にまとめます。

表 11-1 SIO のチャネル別仕様相違点

	端子名			割り込み		シリアルクロック生成タイマ
	TXD	RXD	$\overline{\text{CTSx}}$ / SCLKx	受信割り込み	送信割り込み	
チャンネル 0	PE0	PE1	PE2	INTRX0	INTTX0	TB4OUT
チャンネル 1	PF0	PB6	-	INTRX1	INTTX1	TB4OUT
	PB4	PB3	-			

11.3 構成

図 11-1 に SIO のブロック図を示します。




図 11-1 SIO ブロック図

11.4 レジスタ説明

11.4.1 チャネル別レジスタ一覧

各チャネルのレジスタとアドレスを示します。

Channel x	Base Address
Channel0	0x4002_0080
Channel1	0x4002_00C0

レジスタ名(x=0,1)		Address(Base+)
イネーブルレジスタ	SCxEN	0x0000
送受信バッファレジスタ	SCxBUF	0x0004
コントロールレジスタ	SCxCR	0x0008
モードコントロールレジスタ 0	SCxMOD0	0x000C
ボーレートジェネレータコントロールレジスタ	SCxBRCR	0x0010
ボーレートジェネレータコントロールレジスタ 2	SCxBRADD	0x0014
モードコントロールレジスタ 1	SCxMOD1	0x0018
モードコントロールレジスタ 2	SCxMOD2	0x001C
受信 FIFO コンフィグレジスタ	SCxRFC	0x0020
送信 FIFO コンフィグレジスタ	SCxTFC	0x0024
受信 FIFO ステータスレジスタ	SCxRST	0x0028
送信 FIFO ステータスレジスタ	SCxTST	0x002C
FIFO コンフィグレジスタ	SCxFCNF	0x0030

注 1) 送信中、受信中に制御レジスタを書き換えないでください。

11.4.2 SCxEN (イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	BRCKSEL	SIOE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	BRCKSEL	R/W	プリスケアラの入カクロックを選択します。 0: φT0/2 1: φT0
0	SIOE	R/W	SIO 動作 0: 禁止 1: 動作 SIO の動作を指定します。SIO を使用する場合は、まず<SIOE>に"1"をセットしてください。 動作禁止の状態では、イネーブルレジスタを除く SIO のすべてのクロックが停止しますので消費電力の低減が可能です。 SIO を一旦動作させた後に動作禁止にした場合は、SCxTFC<TIL[1:0]>を除くレジスタの設定は保持されます。

注) SCxEN<SIOE>=0(SIO 動作禁止)、または SCxMOD1<I2S0>=0 で IDLE モードへの移行(IDLE モード中の動作禁止)した場合は、必ず SCxTFC の再設定を行ってください。

11.4.3 SCxBUF (バッファレジスタ)

SCxBUF は、書き込み時は送信バッファまたは FIFO、読み出し時は受信バッファまたは FIFO として機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TB / RB							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	TB[7:0] / RB [7:0]	R/W	[ライト] TB : 送信用バッファ/ FIFO [リード] RB : 受信用バッファ/ FIFO

11.4.4 SCxCR (コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	EHOLD			-	TXDEMP	TIDLE	
リセット後	0	0	0	0	0	1	1	0
	7	6	5	4	3	2	1	0
bit symbol	RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
14-12	EHOLD	R/W	クロック入力モードの TXDx 端子の最終ビットホールド時間の設定(I/O インタフェースモードのみ有効) 最終ビットのホールド時間 ≤ SCLK 周期/2 となるように、最終ビットのホールド時間、SCLK 周期を設定してください。 000: 2/fc 100: 32/fc 001: 4/fc 101: 64/fc 010: 8/fc 110: 128/fc 011: 16/fc 111: Reserved
11	-	R	リードすると"0"が読めます。
10	TXDEMP	R/W	クロック入力モード時、アンダーランエラーが発生したときの TXDx 端子の状態選択(I/O インタフェースモードのみ有効) 0: "Low"出力 1: "High"出力
9-8	TIDLE	R/W	最終ビット出力後の TXDx 端子の状態選択(I/O インタフェースモードのみ有効) <TIDLE[1:0]>="10"を設定したときには、<EHOLD[2:0]>="000"を設定してください。 00: "Low"出力保持 01: "High"出力保持 10: 最終ビット保持 11: Reserved
7	RB8	R	受信データビット 8 (UART 用) 9 ビット UART モード時の 9 ビット目の受信データです。
6	EVEN	R/W	パリティ (UART 用) 0: Odd 1: Even パリティの条件を設定します。 "0"で奇数(Odd)パリティ、"1"で偶数(Even)パリティです。 パリティは、7 ビット UART モード、8 ビット UART モードで使用可能です。
5	PE	R/W	パリティ付加 (UART 用) 0: 禁止 1: 許可 パリティ許可/禁止を制御するビットです。 パリティは、7 ビット UART モード、8 ビット UART モードで使用可能です。
4	OERR	R	オーバランエラー (注) 0: エラーではない 1: エラー
3	PERR	R	パリティ/アンダーランエラー (注) 0: エラーではない 1: エラー

Bit	Bit Symbol	Type	機能
2	FERR	R	フレーミングエラー(注) 0: エラーではない 1: エラー
1	SCLKS	R/W	入力クロックエッジ選択(IO インタフェース用) 0: SCLKx の立ち下がりエッジで送信バッファのデータを 1bit ずつ TXDx 端子へ出力します。 SCLKx の立ち上がりエッジで RXDx 端子のデータを 1bit ずつ受信バッファに取り込みます。 この時、SCLKx は High レベルからスタートします。 1: SCLKx の立ち上がりエッジで送信バッファのデータを 1bit ずつ TXDx 端子へ出力します。 SCLKx の立ち下がりエッジで RXDx 端子のデータを 1bit ずつ受信バッファに取り込みます。 この時、SCLKx は Low レベルからスタートします。 クロック出力モード時は、"0" を設定してください。
0	IOC	R/W	クロック選択(IO インタフェース用) 0: ポーレートジェネレータ 1: SCLK 端子入力

注) エラーフラグ(OERR, PERR, FERR)は読み出すとクリアされます。

11.4.5 SCxMOD0 (モードコントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TB8	CTSE	RXE	WU	SM		SC	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TB8	R/W	送信データビット 8 (UART 用) 9 ビット UART モード時の 9 ビット目の送信データをセットします。
6	CTSE	R/W	ハンドシェイク機能制御 (UART 用) 0: CTS ディセーブル 1: CTS イネーブル ハンドシェイク機能の制御を行います。 イネーブルにすると $\overline{\text{CTS}}$ 端子を用いたハンドシェイク機能が使用可能になります。
5	RXE	R/W	受信制御(注 1)(注 2) 0: 禁止 1: 許可
4	WU	R/W	ウェイクアップ機能 (UART 用) 0: ディセーブル 1: イネーブル 9 ビット UART モードの場合のみ有効で、その他のモードでは無視されます。 イネーブルの場合、受信データ 9 ビット目が"1"のときのみ割り込みが発生します。
3-2	SM[1:0]	R/W	シリアル転送モード 00: IO インタフェースモード 01: 7 ビット長 UART モード 10: 8 ビット長 UART モード 11: 9 ビット長 UART モード
1-0	SC[1:0]	R/W	シリアル転送クロック (UART 用) 00: タイマ TBxOUT (表 11-1 を参照) 01: ボーレートジェネレータ 10: 内部クロック fsys 11: 外部クロック (SCLK 入力) (IO インタフェースモード時の転送クロックは、コントロールレジスタ (SCxCR) で選択します。)

注 1) <RXE>ビットは、各モードレジスタ (SCxMOD0, SCxMOD1, SCxMOD2) を設定してから許可してください。

注 2) 受信中に動作を停止 (SCxMOD0<RXE>を"0"にクリア) しないでください。

11.4.6 SCxMOD1 (モードコントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	I2S0	FDPX		TXE	SINT			-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	I2S0	R/W	IDLE モード時の動作 0: 停止 1: 動作 IDLE モード時の動作を指定します。
6-5	FDPX[1:0]	R/W	転送モード設定 00: 転送禁止 01: 半二重(受信) 10: 半二重(送信) 11: 全二重 IO インタフェースモード時の転送モードを設定します。また FIFO が許可されている場合は FIFO の構成を指定します。 UART モードの場合は FIFO 構成の指定のみ行われます。
4	TXE	R/W	送信制御(注 1)(注 2) 0: 禁止 1: 許可 全転送モードに有効な送信許可ビットです。
3-1	SINT[2:0]	R/W	連続転送時のインターバル時間(IO インタフェース用) 000: なし 001: 1SCLK 010: 2SCLK 011: 4SCLK 100: 8SCLK 101: 16SCLK 110: 32SCLK 111: 64SCLK IO インタフェースモードで SCLK 出力の場合に有効なビットです。その他のモードでは意味を持ちません。 IO インタフェースモードで、ダブルバッファまたは FIFO が許可されている時に連続転送のインターバル時間を指定します。
0	-	R/W	"0"をライトしてください。

注 1) <TXE>ビットは、すべての設定を行った後に許可してください。

注 2) 送信中に動作を停止(SCxMOD1<TXE>を"0"にクリア)しないでください。

注 3) SCxEN<SIOE>=0(SIO 動作禁止)、または SCxMOD1<I2S0>=0 で IDLE モードへの移行(IDLE モード中の動作禁止)した場合は、必ず SCxTFC の再設定を行ってください。

11.4.7 SCxMOD2 (モードコントロールレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBEMP	RBFLl	TXRUN	SBLEN	DRCHG	WBUF	SWRST	
リセット後	1	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能											
31-8	-	R	リードすると"0"が読めます。											
7	TBEMP	R	送信バッファエンプティフラグ 0: Full 1: Empty ダブルバッファ不許可の場合はこのフラグは意味を持ちません。 送信ダブルバッファのデータ empty を示すフラグです。送信ダブルバッファのデータが送信シフトレジスタに移され empty になると"1"になり、送信データが書き込まれると"0"になります。											
6	RBFLl	R	受信バッファ full フラグ 0: Empty 1: Full ダブルバッファ不許可の場合はこのフラグは意味を持ちません。 受信ダブルバッファのデータ full を示すフラグです。受信動作が終了して、受信シフトレジスタから受信ダブルバッファヘデータが格納されると"1"になり、読み出すと"0"になります。											
5	TXRUN	R	送信動作中フラグ 0: 停止 1: 動作 送信シフト動作中を示すステータスフラグです。 <TXRUN>と<TBEMP>ビットで以下のような状態を示します。 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th><TXRUN></th> <th><TBEMP></th> <th>状態</th> </tr> </thead> <tbody> <tr> <td>1</td> <td>-</td> <td>送信動作中</td> </tr> <tr> <td rowspan="2">0</td> <td>1</td> <td>送信が完全に終了</td> </tr> <tr> <td>0</td> <td>送信バッファに次のデータがあり送信待ち</td> </tr> </tbody> </table>	<TXRUN>	<TBEMP>	状態	1	-	送信動作中	0	1	送信が完全に終了	0	送信バッファに次のデータがあり送信待ち
<TXRUN>	<TBEMP>	状態												
1	-	送信動作中												
0	1	送信が完全に終了												
	0	送信バッファに次のデータがあり送信待ち												
4	SBLEN	R/W	送信 STOP ビット長(UART 用) 0: 1 ビット 1: 2 ビット UART モード時の送信 STOP ビットの長さを指定します。 受信の場合は設定に関わらず 1 ビットの STOP ビットで認識します。											
3	DRCHG	R/W	転送方向設定 0: LSB first 1: MSB first IO インタフェースモード時の転送方向を指定します。 UART モード時は LSB first に設定してください。											
2	WBUF	R/W	ダブルバッファの許可 0: 不許可 1: 許可 IO インタフェースモードの送信(SCLK 出力/入力), 受信(SCLK 出力), UART モードの送信時に、送信、受信のダブルバッファの許可/不許可を指定します。 IO インタフェースモードの受信(SCLK 入力), UART モードの受信時は設定に関わらず、常にダブルバッファは許可されます。											

Bit	Bit Symbol	Type	機能										
1-0	SWRST[1:0]	R/W	<p>ソフトリセット</p> <p>"10"→"01" の順に書き込むことでソフトウェアリセットが発生します。</p> <p>ソフトウェアリセットにより、以下のビットが初期化されます。また、送受信回路と FIFO は初期状態になります。(注 1) (注 2)</p> <table border="1"> <thead> <tr> <th>レジスタ名</th> <th>ビット</th> </tr> </thead> <tbody> <tr> <td>SCxMOD0</td> <td><RXE></td> </tr> <tr> <td>SCxMOD1</td> <td><TXE></td> </tr> <tr> <td>SCxMOD2</td> <td><TBEMP>, <RBFLL>, <TXRUN></td> </tr> <tr> <td>SCxCR</td> <td><OERR>, <PERR>, <FERR></td> </tr> </tbody> </table>	レジスタ名	ビット	SCxMOD0	<RXE>	SCxMOD1	<TXE>	SCxMOD2	<TBEMP>, <RBFLL>, <TXRUN>	SCxCR	<OERR>, <PERR>, <FERR>
レジスタ名	ビット												
SCxMOD0	<RXE>												
SCxMOD1	<TXE>												
SCxMOD2	<TBEMP>, <RBFLL>, <TXRUN>												
SCxCR	<OERR>, <PERR>, <FERR>												

注 1) 転送動作中にソフトリセットを実施する場合は 2 回連続して実行してください。

注 2) ソフトウェアリセット動作が完了するのに、命令実行後 2 クロックが必要です。

11.4.8 SCxBRCR (ポーレートジェネレータコントロールレジスタ), SCxBRADD (ポーレートジェネレータコントロールレジスタ 2)

ポーレートジェネレータの分周値は、下記の2つのレジスタで設定します。

SCxBRCR

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	BRADDE	BRCK		BRS			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R/W	"0"をライトしてください。
6	BRADDE	R/W	N + (16 - K) / 16 分周機能(UART 用) 0: ディセーブル 1: イネーブル この機能は、UART モードのときのみ使用可能です。
5-4	BRCK[1:0]	R/W	ポーレートジェネレータ入カクロック選択 00: φTS0 01: φTS2 10: φTS8 11: φTS32
3-0	BRS[3:0]	R/W	分周値"N"の設定 0000: 16 分周 0001: 1 分周 0010: 2 分周 : 1111: 15 分周

SCxBRADD

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	BRK			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-0	BRK[3:0]	R/W	N + (16 - K) / 16 分周の K 値の設定(UART 用) 0000: 設定禁止 0001: K = 1 0010: K = 2 : 1111: K = 15

ボーレートジェネレータ分周値の設定方法を表 11-2 にまとめます。

表 11-2 分周値の設定方法

	<BRADDE> = "0"のとき	<BRADDE> = "1"のとき (注 1) (UART モードのみ使用可能)
<BR0S>の設定	分周値"N"を設定 (注 2) (注 3)	
<BR0K>の設定	設定不要	"K"値を設定 (注 4)
分周値	N 分周	$N + \frac{(16 - K)}{16}$ 分周

- 注 1) N + (16 - K)/16 分周機能を使用する場合、必ず<BR0K>に"K"値を設定後に<BRADDE> = "1"を設定してください。この機能は、UART モードのときのみ使用可能です。
- 注 2) UART モードで N + (16 - K)/16 分周機能を使用する場合、分周値"N"に 1 分周("0001")と 16 分周("0000")は設定できません。
- 注 3) IO インタフェースモードの場合、分周値"N"に 1 分周("0001")を設定できるのはダブルバッファを使用する場合のみです。
- 注 4) "K"値に"0"を設定することはできません。

11.4.9 SCxFCNF (FIFO コンフィグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	RFST	TFIE	RFIE	RXTXCNT	CNFG
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能						
31-8	-	R	リードすると"0"が読めます。						
7-5	-	R/W	必ず"000"を書き込んでください。						
4	RFST	R/W	受信 FIFO 使用バイト数 0: 最大 1: 受信 FIFO の FILL レベルに同じ 受信 FIFO 使用バイト数の設定ビットです。(注 1) "0"の場合、構成されている FIFO の最大のバイト数(<CNFG>ビットの説明を参照。)が使用可能です。 "1"の場合、SCxRFC<RIL[1:0]>で指定された FILL レベルのバイト数になります。						
3	TFIE	R/W	送信 FIFO 使用時の送信割り込み許可 0: 禁止 1: 許可 送信 FIFO が有効にされている時の送信割り込みの禁止/許可を切り替えます。						
2	RFIE	R/W	受信 FIFO 使用時の受信割り込み許可 0: 禁止 1: 許可 受信 FIFO が有効にされている時の受信割り込みの禁止/許可を切り替えます。						
1	RXTXCNT	R/W	<RXE>/<TXE>の自動禁止 0: なし 1: 自動禁止 送信/受信の自動禁止機能の制御ビットです。 "1"に設定した場合、設定された通信方式により以下のように動作します。 <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 30%;">半二重受信</td> <td>受信シフトレジスタ、受信バッファおよび受信 FIFO に指定された有効バイト数分のデータが格納されると自動的に受信許可ビット(SCxMOD0 <RXE>)が"0"となり、受信が禁止される。</td> </tr> <tr> <td>半二重送信</td> <td>送信 FIFO、送信バッファおよび送信シフトレジスタのすべてのデータ送信が終了すると自動的に送信許可ビット(SCxMOD1 <TXE>)が"0"となり、送信が禁止される。</td> </tr> <tr> <td>全二重</td> <td>上記の半二重受信または半二重送信のどちらかの条件が成立すると自動的に送信許可ビット、受信許可ビットとも"0"となり、送受信が禁止される。</td> </tr> </table>	半二重受信	受信シフトレジスタ、受信バッファおよび受信 FIFO に指定された有効バイト数分のデータが格納されると自動的に受信許可ビット(SCxMOD0 <RXE>)が"0"となり、受信が禁止される。	半二重送信	送信 FIFO、送信バッファおよび送信シフトレジスタのすべてのデータ送信が終了すると自動的に送信許可ビット(SCxMOD1 <TXE>)が"0"となり、送信が禁止される。	全二重	上記の半二重受信または半二重送信のどちらかの条件が成立すると自動的に送信許可ビット、受信許可ビットとも"0"となり、送受信が禁止される。
半二重受信	受信シフトレジスタ、受信バッファおよび受信 FIFO に指定された有効バイト数分のデータが格納されると自動的に受信許可ビット(SCxMOD0 <RXE>)が"0"となり、受信が禁止される。								
半二重送信	送信 FIFO、送信バッファおよび送信シフトレジスタのすべてのデータ送信が終了すると自動的に送信許可ビット(SCxMOD1 <TXE>)が"0"となり、送信が禁止される。								
全二重	上記の半二重受信または半二重送信のどちらかの条件が成立すると自動的に送信許可ビット、受信許可ビットとも"0"となり、送受信が禁止される。								
0	CNFG	R/W	FIFO の許可 0: 禁止 1: 許可 FIFO 使用の許可ビットです。(注 2) "1"に設定すると FIFO が使用可能となります。設定された通信方式により FIFO の構成は以下のようになります。 <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 30%;">半二重受信</td> <td>受信 FIFO 4 バイト</td> </tr> <tr> <td>半二重送信</td> <td>送信 FIFO 4 バイト</td> </tr> <tr> <td>全二重</td> <td>受信 FIFO 2 バイト + 送信 FIFO 2 バイト</td> </tr> </table>	半二重受信	受信 FIFO 4 バイト	半二重送信	送信 FIFO 4 バイト	全二重	受信 FIFO 2 バイト + 送信 FIFO 2 バイト
半二重受信	受信 FIFO 4 バイト								
半二重送信	送信 FIFO 4 バイト								
全二重	受信 FIFO 2 バイト + 送信 FIFO 2 バイト								

注 1) 送信 FIFO は常に構成されている FIFO の最大バイト数を使用できます。

注 2) 9 ビット UART モードでは FIFO は使用できません。

11.4.10 SCxRFC (受信 FIFO コンフィグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RFCS	RFIS	-	-	-	-	RIL	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能															
31-8	-	R	リードすると"0"が読めます。															
7	RFCS	W	受信 FIFO クリア(注 1) 1: クリア "1"を書き込むと受信 FIFO がクリアされ、SCxRST<RLVL>="000"となります。また、リードポインタも初期化されます。 リードすると"0"が読めます。															
6	RFIS	R/W	割り込み発生条件選択 0: fill レベル到達 1: fill レベル到達および新規データ読み出し時に fill レベルを超えている															
5-2	-	R	リードすると"0"が読めます。															
1-0	RIL[1:0]	R/W	受信割り込みが発生する FIFO の fill レベル <table border="1" style="margin-left: 20px;"> <thead> <tr> <th></th> <th>半二重</th> <th>全二重</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>4 バイト</td> <td>2 バイト</td> </tr> <tr> <td>01</td> <td>1 バイト</td> <td>1 バイト</td> </tr> <tr> <td>10</td> <td>2 バイト</td> <td>2 バイト</td> </tr> <tr> <td>11</td> <td>3 バイト</td> <td>1 バイト</td> </tr> </tbody> </table>		半二重	全二重	00	4 バイト	2 バイト	01	1 バイト	1 バイト	10	2 バイト	2 バイト	11	3 バイト	1 バイト
	半二重	全二重																
00	4 バイト	2 バイト																
01	1 バイト	1 バイト																
10	2 バイト	2 バイト																
11	3 バイト	1 バイト																

注 1) 送信/受信 FIFO 使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF<CNFG>="1")の後、必ず送信/受信 FIFO のクリアを実行してください。

11.4.11 SCxTFC (送信 FIFO コンフィグレジスタ) (注 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	TBCLR
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TFCS	TFIS	-	-	-	-	TIL	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能															
31-8	-	R	リードすると"0"が読めます。															
8	TBCLR	W	送信バッファクリア 1: クリア "1"を書き込むと送信バッファがクリアされます。 リードすると"0"が読めます。															
7	TFCS	W	送信 FIFO クリア(注 1) 1: クリア "1"を書き込むと送信 FIFO がクリアされ、SCxTST<TLVL>="000"となります。また、ライトポイントも初期化されます。 リードすると"0"が読めます。															
6	TFIS	R/W	割り込み発生条件選択 0: fill レベル到達 1: fill レベル到達および新規データ書き込み時に fill レベルに達していない															
5-2	-	R	リードすると"0"が読めます。															
1-0	TIL[1:0]	R/W	送信割り込みが発生する FIFO の fill レベル <table border="1" style="margin-left: 20px;"> <thead> <tr> <th></th> <th>半二重</th> <th>全二重</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>Empty</td> <td>Empty</td> </tr> <tr> <td>01</td> <td>1 バイト</td> <td>1 バイト</td> </tr> <tr> <td>10</td> <td>2 バイト</td> <td>Empty</td> </tr> <tr> <td>11</td> <td>3 バイト</td> <td>1 バイト</td> </tr> </tbody> </table>		半二重	全二重	00	Empty	Empty	01	1 バイト	1 バイト	10	2 バイト	Empty	11	3 バイト	1 バイト
	半二重	全二重																
00	Empty	Empty																
01	1 バイト	1 バイト																
10	2 バイト	Empty																
11	3 バイト	1 バイト																

注 1) 送信/受信 FIFO 使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF<CNFG>="1")の後、必ず送信/受信 FIFO のクリアを実行してください。

注 2) 以下の動作を行った際は、SCxTFC レジスタを再度設定してください。

- ・ SCxEN<SIOE>="0" (SIO 動作停止)
- ・ SCxMOD1<I2S0> = "0" (IDLE モード時動作禁止)設定で、WFI 命令による低消費電力モードへの移行からの復帰後

11.4.12 SCxRST (受信 FIFO ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ROR	-	-	-	-	RLVL		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	ROR	R	受信 FIFO オーバーラン(注) 0: オーバーランは発生していない 1: オーバーラン発生
6-3	-	R	リードすると"0"が読めます。
2-0	RLVL[2:0]	R	受信 FIFO の fill レベル 000: Empty 001: 1 バイト 010: 2 バイト 011: 3 バイト 100: 4 バイト

注) <ROR>ビットはバッファレジスタ(SCxBUF)を読み出すと"0"にクリアされます。

11.4.13 SCxTST (送信 FIFO ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TUR	-	-	-	-	TLVL		
リセット後	1	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TUR	R	送信 FIFO アンダーラン(注) 0: アンダーランは発生していない 1: アンダーラン発生
6-3	-	R	リードすると"0"が読めます。
2-0	TLVL[2:0]	R	送信 FIFO の fill レベル 000: Empty 001: 1 バイト 010: 2 バイト 011: 3 バイト 100: 4 バイト

注) <TUR>ビットはバッファレジスタ(SCxBUF)に書き込みを行うと"0"にクリアされます。

11.5 動作モード

表 11-3 にモードとデータフォーマットをまとめます。

表 11-3 モードとデータフォーマット

モード	種類	データ長	転送方向	パリティ付加	STOP ビット長(送信)
モード 0	同期通信モード (IO インタフェースモード)	8 ビット	LSB first/MSB first	-	-
モード 1	非同期通信モード (UART モード)	7 ビット	LSB first	○	1 ビットまたは 2 ビット
モード 2		8 ビット		○	
モード 3		9 ビット		×	

モード 0 は同期通信モードで、IO を拡張するために使用できます。SCLK に同期してデータの送受信を行います。SCLK は入力/出力いずれも使用できます。

転送方向は、LSB first と MSB first から選択可能です。パリティ付加機能はなく、STOP ビットも使用しません。

モード 1 からモード 3 は非同期通信モードです。転送方向は LSB first 固定です。

モード 1 とモード 2 はパリティビットの付加が可能です。モード 3 は、マスタコントローラが、シリアルリンク(マルチコントローラシステム)でスレーブコントローラを起動させるためのウェイクアップ機能を有しています。

送信時の STOP ビットを 1 ビットまたは 2 ビットから選択できます。受信時の STOP ビット長は 1 ビット固定です。

11.6 データフォーマット

11.6.1 データフォーマット一覧

図 11-2 にデータフォーマットを示します。




図 11-2 データフォーマット

11.6.2 パリティ制御

7ビットUARTモードまたは8ビットUARTモードでは送信データにパリティビットを付加することができます。

SCxCR<PE>に"1"を設定するとパリティが有効になります。SCxCR<EVEN>で偶数/奇数パリティを選択することができます。

11.6.2.1 送信

送信時、パリティ制御回路は送信バッファのデータに対して自動的にパリティを発生し、7ビットUARTモードのときはSCxBUF<TB[7]>に、8ビットUARTモードのときはSCxMOD0<TB8>にパリティが格納されます。

なお<PE>と<EVEN>の設定は、送信データをバッファレジスタに書き込む前に行ってください。

11.6.2.2 受信

受信データが受信シフトレジスタから受信バッファに移されるとパリティを自動発生し、7ビットUARTモードのときはSCxBUF<RB[7]>と、8ビットUARTモードのときはSCxCR<RB8>と生成したパリティを比較します。異なっているとパリティエラーが発生し、SCxCR<PERR>が書き込まれます。

FIFOを使用する場合、<PERR>は受信したいずれかのデータでパリティエラーが発生したことを示します。

11.6.3 STOPビット長

SCxMOD2<SBLN>で、UART送信モードのSTOPビット長を1ビットまたは2ビットに設定できます。受信の場合にはこのビットの設定にかかわらず1ビットのSTOPビット長として認識します。

11.7 クロック制御

シリアルクロック(SIOCLK)生成回路をに示します。シリアルクロックの設定は、AC 電気的特性を満足することを確認の上行ってください




図 11-3 シリアルクロック生成回路

11.7.1 プリスケータ

7ビットのプリスケータを実装しており、 $\phi T0$ の $1/2/4/8/16/32/64/128$ 分周のクロックを生成します。

プリスケータの入力クロック $\phi T0$ は、クロック/モード制御部の CGSYSCR レジスタでと

SCxEN<BRCKSEL>で選択します。

プリスケータは、SCxMOD0<SC[1:0]>="01"でポーレートジェネレータを転送クロックとして選択した場合に動作します。

11.7.2 シリアルクロック生成回路

送受信クロック(SIOCLK)を生成するブロックで、ポーレートジェネレータとモードによりクロックを選択する回路で構成されています。

11.7.2.1 ポーレートジェネレータ

ポーレートジェネレータは、シリアルチャネルの転送速度を定める送受信クロックを生成するための回路です。

(1) ボーレートジェネレータ入力クロック

ボーレートジェネレータの入力クロックは、プリスケアラ出力の 1/4/16/64 分周から選択します。入力クロックの選択は SCxEN<BRCKSEL>と SCxBRCR<BRCK>で行います。

SCxEN<BRCKSEL>		SCxBRCR<BRCK>		ボーレートジェネレータ入力 ϕTx
0	$\phi T0/2$	00	$\phi TS0$	$\phi T0/2$
0		01	$\phi TS2$	$\phi T0/8$
0		10	$\phi TS8$	$\phi T0/32$
0		11	$\phi TS32$	$\phi T0/128$
1	$\phi T0$	00	$\phi TS0$	$\phi T0$
1		01	$\phi TS2$	$\phi T0/4$
1		10	$\phi TS8$	$\phi T0/16$
1		11	$\phi TS32$	$\phi T0/64$

(2) ボーレートジェネレータ出力クロック

ボーレートジェネレータの出力クロック分周値は、SCxBRCR、SCxBRADD で設定します。

I/O インタフェースモードでは N 分周、UART モードでは N 分周または $N + (16-K)/16$ 分周が使用できます。

以下に設定可能な分周値をまとめます。

モード	分周機能設定 SCxBRCR<BRADDE>	N 分周値 SCxBRCR<BRS>	K 値 SCxBRADD<BRK>
I/O インタフェース	N 分周	1 ~ 16 (注)	-
UART	N 分周	1 ~ 16	-
	$N + (16-K)/16$ 分周	2 ~ 15	1 ~ 15

注) 1 分周は、ダブルバッファ許可時のみ使用できます。

ボーレートジェネレータ分周機へのクロック入力を ϕTx とした時、N 分周の場合と $N + (16-K)/16$ 分周の場合のボーレートは以下の計算式であらわされます。

- ・ N 分周

$$\text{ボーレート} = \frac{\phi Tx}{N}$$

- ・ $N + (16-K)/16$ 分周

$$\text{ボーレート} = \frac{\phi Tx}{N + \frac{(16-K)}{16}}$$

11.7.2.2 クロック選択回路

モードとレジスタ設定により、クロックが選択されます。

モードは SCxMOD0<SM>で指定します。

I/O インタフェースモード時のクロックは、SCxCR で設定します。

UART モード時のクロックは、SCxMOD0<SC>で設定します。

(1) I/O インタフェースモードの転送クロック

表 11-4 に I/O インタフェースモードで可能なクロックを示します。

表 11-4 I/O インタフェースモードのクロック選択

モード SCxMOD0<SM>	入出力選択 SCxCR<IOC>	クロックエッジ選択 SCxCR<SCLKS>	使用クロック
I/O インタフェース モード	クロック出力 モード	"0"で使用 (立ち上がり固定)	ポーレートジェネレータ出力の 2分周
	クロック入力 モード	立ち上がり	SCLKx 端子入力 立ち上がりエッジ
		立下り	SCLKx 端子入力 立ち下がりエッジ

SCLK 入力を使用する場合、以下の条件を満足する必要があります。

- ・ ダブルバッファ使用の場合
SCLK 周期 > 6/fsys
- ・ ダブルバッファ未使用の場合
SCLK 周期 > 8/fsys

(2) UART モードの転送クロック

表 11-5 に UART モードの場合のクロック選択を示します。UART モードでは、選択されたクロックを受信/送信カウンタでさらに 16 分周して使用します。

表 11-5 UART モードのクロック選択

モード SCxMOD0<SM>	クロック選択 SCxMOD0<SC>
UART モード	タイマ出力
	ポーレートジェネレータ
	f _{sys}
	SCLKx 端子入力

SCLKx 端子入力を使用する場合、以下の条件を満足する必要があります。

- SCLK 周期 > 2/f_{sys}

タイマの出力を使用する場合、カウンタと TBxRG1 の一致でタイマフリップフロップ出力を反転させる設定とします。SIOCLK クロック周期は「TBxRG1 設定値 × 2」となります。

ポーレートは以下の計算式で求められます。

ポーレートの算出方法

$$\text{転送レート} = \frac{\text{CGSYSCR<PRCK[1:0]>で選択されたクロック周波数}}{(\text{TBxRG1} \times 2) \times 2 \times 16}$$

↑ (タイマプリスケラクロックφT1 (2分周) を選択した場合)
 ↑ (タイマフリップフロップ反転2回で1クロック周期となる)

11.7.3 送信/受信バッファと FIFO

11.7.3.1 構成

送信/受信バッファと FIFO の構成を図 11-4 に示します。

バッファと FIFO を使用するには設定が必要です。また、モードによっては構成が決まっている場合があります。




図 11-4 バッファと FIFO の構成

11.7.3.2 送信/受信バッファ

送信および受信バッファはダブルバッファ構造となっています。バッファ構成の設定は、SCxMOD2<WBUF>で行います。

受信の場合、I/O インタフェースモードでクロック入力モードの場合と、UART モードでは<WBUF>の設定によらずダブルバッファ構成になります。その他のモードでは<WBUF>の設定に従います。

表 11-6 にモードとバッファ構成の関係をまとめます。

表 11-6 モードとバッファ構成

モード		SCxMOD2<WBUF>	
		"0"	"1"
UART	送信	シングル	ダブル
	受信	ダブル	ダブル
I/O インタフェース (クロック入力モード)	送信	シングル	ダブル
	受信	ダブル	ダブル
I/O インタフェース (クロック出力モード)	送信	シングル	ダブル
	受信	シングル	ダブル

11.7.3.3 送信バッファの初期化

送信バッファにデータが残っている状態で送信を中断した場合、送信バッファに新たにデータを書き込む前に送信バッファの初期化を行う必要があります。

送信バッファの初期化は、送信動作が停止している状態で行ってください。SCxMOD2<TXRUN>を読み出すことで、送信動作が停止しているかを判断できます。送信動作が停止していることが確認できたら、SCxTFC<TBCLR>に"1"を設定し、送信バッファの初期化を行います。

送信 FIFO が有効な場合、送信 FIFO の状態で動作が変わります。送信 FIFO にデータがある場合、送信 FIFO から送信バッファにデータが転送されます。送信 FIFO が空なら、SCxMOD2<TBEMP>が"1"にセットされます。

注) I/O インタフェースモードのクロック入力モードではクロックが非同期に入力されます。送信動作が停止しているときにクロックを入力しないようにしてください。

11.7.3.4 FIFO

ダブルバッファに加えて、4byte の FIFO を使用することができます。

FIFO を有効にするには SCxMOD2<WBUF>を"1"としてダブルバッファをイネーブルにし、SCxFCNF<CNFG>に"1"をセットします。FIFO バッファの構成は SCxMOD1<FDPX[1:0]>で設定します。

注) 送信/受信 FIFO 使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF<CNFG>="1")の後、必ず送信/受信 FIFO のクリアを実行して下さい。

表 11-7 にモードと FIFO 構成の関係をまとめます。

表 11-7 モードと FIFO 構成

	SCxMOD1<FDPX[1:0]>	受信 FIFO	送信 FIFO
半二重受信	"01"	432byte	-
半二重送信	"10"	-	432byte
全二重	"11"	216byte	216byte

11.8 ステータスフラグ

SCxMOD2 レジスタに 2 種類のステータスフラグが準備されています。これらのフラグはダブルバッファ許可設定時のみ意味を持ちます。

<RBFLL>は、受信バッファ full を示すフラグです。1 データの受信が終了し、データが受信シフトレジスタから受信バッファに移されると"1"にセットされます。受信バッファを読み出すと"0"にクリアされません。

<TBEMP>は、送信バッファ empty を示すフラグです。送信バッファから送信シフトレジスタへデータが移されると、"1"がセットされます。送信バッファにデータをセットすると"0"にクリアされます。

11.9 エラーフラグ

SCxCR レジスタに 3 種類のエラーフラグが準備されています。フラグによってはモードにより意味が変わります。以下にモードごとのフラグの意味をまとめます。

これらのフラグは、SCxCR レジスタを読み出すと"0"にクリアされます。

モード	フラグ		
	<OERR>	<PERR>	<FERR>
UART	オーバランエラー	パリティエラー	フレーミングエラー
IO インタフェース (SCLK 入力)	オーバランエラー	アンダーランエラー (ダブルバッファ または FIFO 使用時)	"0"固定
		"0"固定 (ダブルバッファ および FIFO 未使用時)	
IO インタフェース (SCLK 出力)	不定	不定	"0"固定

11.9.1 OERR フラグ

UART モード、IO インタフェースモード共に、受信バッファのデータを読み出す前に次のフレームの受信が終了すると"1"にセットされます。受信 FIFO を有効にしている場合は、受信 FIFO ヘッダが自動的に移されるので、受信 FIFO が full (使用バイト数) になるまではフラグはセットされません。

IO インタフェースモードの SCLK 出力の設定では、フラグのセットとともに SCLK 出力が停止します。

注) IO インタフェース SCLK 出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、オーバランフラグをクリアしてください。

11.9.2 PERR フラグ

UART モードではパリティエラーを、IO インタフェースモードではアンダーランエラーまたは送信終了を示します。

パリティエラーは UART モードで受信したデータから生成されたパリティと受信したパリティが異なる場合に"1"にセットされます。

アンダーランエラーは、IO インタフェースモードでダブルバッファが有効な場合に以下の条件で"1"にセットされます。

SCLK 入力の場合、送信シフトレジスタのデータを送信終了後、送信バッファにデータがない状態で次の転送クロックが入力されるとセットされます。

SCLK 出力の場合、すべてのデータ送信が終了するとセットされクロック出力を停止します。

注) IO インタフェース SCLK 出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、アンダーランフラグをクリアしてください。

11.9.3 FERR フラグ

フレーミングエラーは UART モードの受信データのストップビットを中央付近でサンプリングし、結果が"0"の場合に発生します。SCxMOD2<SBLEN>でのストップビット長設定に関わらず、判定は第 1 ストップビットで行われます。

IO インタフェースモードではこのビットは"0"固定です。

11.10 受信

11.10.1 受信カウンタ

受信カウンタは4ビットのバイナリカウンタで、SIOCLKでカウントアップされます。

UARTモードでは、データ1ビットの受信にSIOCLKが16クロック用いられ、8発目でデータをサンプリングします。なお受信信号は、SIOCLKでサンプリングされ3回連続一致で有効になるフィルタリング処理をしてから受信データとして扱われます。

11.10.2 受信制御部

11.10.2.1 I/O インタフェースモードの場合

SCxCR<IOC>="0"のクロック出力モードのときは、SCLKx端子へ出力されるクロックの立ち上がりでRXDx端子をサンプリングします。

SCxCR<IOC>="1"のクロック入力モードのときは、SCxCR<SCLKS>の設定に従って、SCLKx端子の立ち上がり/立ち下がりエッジでシリアル受信データRXDx端子をサンプリングします。

11.10.2.2 UARTモードの場合

受信制御部はスタートビット検出回路を持ち、正常なスタートビットを判断して受信動作を開始します。

11.10.3 受信動作

11.10.3.1 受信バッファの動作

受信シフトレジスタに受信データが1ビットずつ格納され、データがそろろうと割り込みINTRXxが発生します

ダブルバッファ設定の場合は、データは受信バッファ(SCxBUF)へ移され受信バッファのfullフラグ(SCxMOD2<RBFL>)が"1"にセットされます。受信バッファfullフラグは、受信バッファを読み出すと"0"にクリアされます。シングルバッファの場合、受信バッファfullフラグは意味を持ちません。




図 11-5 受信バッファの動作

11.10.3.2 受信 FIFO の動作

FIFO が許可されている場合、受信データは受信バッファから受信 FIFO に移され、受信バッファ full フラグはただちにクリアされます。割り込みは SCxRFC<RIL[1:0]>SCxRFC<RIL[4:0]>の設定に従って発生します。

注) UART モードで、FIFO 使用時にパリティビット付きのデータ受信する場合、パリティエラーは受信したいずれかのデータで発生したことを示します。

以下に、半二重受信の設定と動作を示します。

- SCxMOD1<FDPX[1:0]> = "01" : 転送モードを半二重受信に設定
- SCxFCNF<RFST><TFIE><RFIE> : fill レベル到達後の継続受信自動禁止
- <RXTXCNT><CNFG> = "10111" : 受信 FIFO の使用バイト数は割り込み発生 fill レベルに同じ
- SCxRFC<RIL[1:0]> = "00" : 受信割り込みが発生する FIFO の fill レベルを 4 バイトに設定
- SCxRFC<RFCS><RFIS> = "01" : 受信 FIFO のクリアと割り込み発生条件の設定

上記の FIFO 構成の設定後、SCxMOD0<RXE> に 1 を書き込むとデータ受信を開始します。受信シフトレジスタ、受信バッファ、受信 FIFO すべてにデータが格納されると<RXE>を自動クリアして受信を終了します。

上記の設定で、fill レベル到達後の継続受信を許可にしておくこと、FIFO のデータを読み出すことにより継続して受信動作を行うことができます。




図 11-6 受信 FIFO の動作

11.10.3.3 I/O インタフェースモード、クロック出力モードでの受信

I/O インタフェースモードでクロック出力モード設定の場合、使用可能な受信バッファ/FIFO にすべてデータが格納されるとクロック出力が停止されます。このため、このモードではオーバランエラーフラグは意味を持ちません。

クロック出力の停止/再開のタイミングはバッファ/FIFO の使用状況によって変わります。

(1) シングルバッファの場合

1 データ受信後にクロック出力を停止します。このため、通信相手と1データごとのハンドシェイクが可能です。バッファからデータが読み出されるとクロック出力を再開します。

(2) ダブルバッファの場合

受信シフトレジスタ、受信バッファともにデータが格納されると、クロック出力を停止します。1データが読み出されるとクロック出力を再開します。

(3) FIFO の場合

受信シフトレジスタ、受信バッファ、FIFO すべてにデータが格納されるとクロック出力を停止します。1データが読み出されると受信バッファから FIFO へ、受信シフトレジスタから受信バッファへデータが転送され、クロック出力を再開します。

また、SCxFCNF<RXTXCNT>がセットされているとクロック出力停止とともに SCxMOD0<RXE>がクリアされ受信動作を停止します。

11.10.3.4 受信データの読み出し

FIFO の有効/無効にかかわらず、受信バッファ (SCxBUF) からデータを読み出します。

受信 FIFO が有効にされていない場合は、この読み出しにより受信バッファの full フラグ SCxMOD2<RBFL>は"0"にクリアされます。受信バッファを読み出す前でも、次の受信データは受信シフトレジスタに格納することができます。8 ビット UART モードでパリティ付加の場合と 9 ビット UART モードの場合、最上位ビットは SCxCR <RB8> に格納されます。

受信 FIFO が有効な場合、FIFO に格納できるデータは最大 8 ビットですので、9 ビット UART モードは使用できません。8 ビット UART モードでパリティ付加の場合、パリティビットは失われますがエラー判定は行われ、結果が SCxCR<PERR>に格納されます。

11.10.3.5 ウェイクアップ機能

9 ビット UART モードの場合、ウェイクアップ機能 SCxMOD0<WU> を"1"にすることによって、スレーブコントローラのウェイクアップ動作が可能で、SCxCR<RB8>="1"のときのみ、割り込み INTRXx を発生させることができます。

11.10.3.6 オーバランエラー

受信 FIFO が有効にされていない場合は、受信シフトレジスタに次のデータが全ビット受信される前に受信バッファ(SCxBUF)を読み出さなければオーバランエラーとなります。オーバランエラーが発生した場合、受信バッファおよび SCxCR <RB8> の内容は保存されていますが、受信シフトレジスタの内容は失われます。

受信 FIFO が有効にされている場合は、受信 FIFO が full になり、受信バッファに次のデータが移される前に受信 FIFO を読み出さないと、受信 FIFO のオーバランが発生してオーバランフラグがセットされます。この場合でも、受信 FIFO のデータは保存されます。

I/O インタフェースモードのクロック出力モードの設定では、クロック出力が自動的に停止するためこのフラグは意味を持ちません。

注) I/O インタフェースのクロック出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、オーバランフラグをクリアしてください。

11.11 送信

11.11.1 送信カウンタ

送信カウンタは4ビットのバイナリカウンタで、受信カウンタ同様 SIOCLK でカウントされます。UART モードでは、16 クロックごとに送信クロック (TXDCLK) を生成します。




図 11-7 UART モード送信クロックの生成

11.11.2 送信制御部

11.11.2.1 I/O インタフェースモードの場合

SCxCR<IOC> = "0"のクロック出力モードのときは、SCLKx 端子より出力されるクロックの立ち下がりエッジで送信バッファのデータを1ビットずつ TXDx 端子へ出力します。

SCxCR<IOC> = "1"のクロック入力モードのときは、SCxCR<SCLKS>の設定に従って SCLKx 端子の立ち上がりエッジ/立ち下がりエッジで送信バッファのデータを1ビットずつシリアル送信データ TXDx 端子へ出力します。

11.11.2.2 UART モードの場合

送信バッファに送信データが書き込まれると、次の TXDCLK の立ち上がりエッジから送信を開始し、送信シフトクロックを生成します。

11.11.3 送信動作

11.11.3.1 送信バッファの動作

ダブルバッファ無効の場合、送信データの書き込みは送信シフトレジスタに対して行われ、送信が終了すると送信割り込み INTTXx が発生します。

ダブルバッファ有効の場合(送信 FIFO が有効な場合も含む)、送信バッファへ書き込まれたデータは送信シフトレジスタに転送されます。同時に送信割り込み INTTXx が発生し、送信バッファエンプティフラグ(SCxMOD2<TBEMP>)がセットされ、次のデータが書き込み可能であることを示します。次のデータを送信バッファに書き込むと<TBEMP>は"0"にクリアされます。




図 11-8 送信バッファの動作(ダブルバッファ有効時)

11.11.3.2 送信 FIFO の動作

FIFO が許可されている場合、送信バッファと FIFO で最大 5 バイトのデータを格納することができます。送信を許可すると、送信バッファから送信シフトレジスタにデータが転送されて送信を開始するとともに、FIFO にデータが存在する場合はただちに送信バッファへ移され、<TBEMP> フラグは"0"にクリアされます。


注) 送信 FIFO バッファ使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF <CNFG>="1")の後、必ず送信 FIFO クリアを実行して下さい。

以下に、4 バイトのデータを半二重送信する場合の設定と動作を示します。

SCxMOD1<FDPX[1:0]> = "10"	: 転送モードを半二重送信に設定
SCxFCNF<RFST><TFIE><RFIE>	: FIFO が空になると送信を自動的に禁止
<RXTXCNT><CNFG> = "11011"	: 受信 FIFO の使用バイト数は割り込み発生 fill レベルに同じ
SCxTFC<TIL[1:0]> = "00"	: 割り込み発生時の fill レベル を 0 に設定
SCxTFC<TFCS[1:0]> = "11"	: 送信 FIFO のクリアと割り込み発生条件の設定
SCxFCNF<CNFG> = "1"	: FIFO の許可

上記の設定後、送信バッファ/FIFO に 5 バイト分の送信データを書き込み、SCxMOD1<TXE> ビットを 1 に設定することによりデータ送信を開始します。最後の送信データが送信バッファに移されると送信 FIFO 割り込みが発生して最後のデータの送信が終了すると送信を終了します。

上記の設定で、送信の自動禁止としなければ送信データを書き込むことにより継続して送信を行うことができます。



11.11.3.3 I/O インタフェースモード、クロック出力モードでの送信

I/O インタフェースモードでクロック出力モードの場合、設定されたデータがすべて送信されるとクロック出力は自動的に停止します。このため、このモードではアンダーランエラーは発生しません。

バッファ使用状況によってクロック出力の停止/再開のタイミングが変わります。

(1) シングルバッファの場合

1 データ送信後にクロック出力を停止します。このため、通信相手と 1 データごとのハンドシェイクが可能です。バッファに次のデータが書き込まれるとクロック出力を再開します。

(2) ダブルバッファの場合

送信シフトレジスタと送信バッファのデータがすべて送信されるとクロック出力を停止します。バッファに次のデータが書き込まれるとクロック出力を再開します。

(3) FIFO の場合

送信シフトレジスタ、送信バッファ、FIFO すべてのデータ送信が終了するとクロック出力を停止します。次のデータが書き込まれるとクロック出力を再開します。

また、SCxFCNF<RXTXCNT>がセットされていると、クロック出力停止とともに SCxMOD0<TXE>がクリアされ、送信動作を停止します。

11.11.3.4 I/O インターフェースモード時の最終ビット出力後の TXDx 端子の状態

最終ビットを出力し、データのホールド時間が終了した後の TXDx 端子の状態を、SCxCR<TIDLE>で指定することができます。

SCxCR<TIDLE>="00"の場合、TXDx 端子は"Low"出力を保持します。SCxCR<TIDLE>="01"の場合、TXDx 端子は"High"出力を保持します。SCxCR<TIDLE>="10"の場合、TXDx 端子は最終ビットを保持します。




図 11-9 最終ビット出力後の TXDx 端子の状態

11.11.3.5 アンダーランエラー

I/O インタフェースモードのクロック入力モード時、送信 FIFO が空で、送信シフトレジスタのデータの送信が終了し、次の転送クロックが入力される前に送信バッファヘータがセットされないときはアンダーランエラーになり、SCxCR<PERR>に"1"がセットされます。

アンダーランエラーが発生したときの TXDx 端子の状態を SCxCR<TXDEMP>で指定することができます。SCxCR<TXDEMP>が"0"の場合、TXDx 端子はデータ出力期間の間、"Low"出力を保持します。SCxCR<TXDEMP>が"1"の場合、TXDx 端子はデータ出力期間の間、"High"出力を保持します。




図 11-10 アンダーランが発生したときの TXDx 出力

I/O インタフェースモードのクロック出力モードの設定では、クロック出力が自動的に停止するためこのフラグは意味を持ちません。

注) I/O インタフェースのクロック出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、アンダーランフラグをクリアしてください。

11.11.3.6 I/O インタフェースモード、クロック入力モードでのデータのホールド時間

I/O インタフェースモードでクロック入力モードの場合、SCxCR<EHOLD[2:0]>で最終ビットのホールド時間を設定できます。

最終ビットのホールド時間 \leq SCLK 周期/2 を満たすように、最終ビットのホールド時間、SCLK 周期を設定してください。

11.12 ハンドシェーク機能

ハンドシェーク機能は CTS (Clear to send)端子を用いて 1 データ単位での送信を行う機能で、この機能を使うことでオーバーランエラーの発生を防ぐことができます。ハンドシェーク機能は SCxMOD0 <CTSE> によってイネーブル/ディセーブルを設定できます。

$\overline{\text{CTS}}$ 端子が "High" レベルになると、現在送信中のデータを送信完了後、 $\overline{\text{CTS}}$ 端子が "Low" レベルに戻るまで送信を停止します。ただし、INTTx 割り込みは通常のタイミングで発生しますので、次の送信データを送信バッファに書き込み、送信待機状態にすることができます。

- 注 1) 送信中に $\overline{\text{CTS}}$ 信号を立ち上げた場合、送信終了後に停止します。
注 2) $\overline{\text{CTS}}$ 信号立下り後の最初の TXDCLK クロックから送信を開始します。

なお、RTS 端子はありませんが、任意のポートの 1 ビットを RTS 機能に割り当て、受信終了時に (受信割り込みルーチン内で)このポートを "High" レベルにし、送信側に送信の一時停止を要求することで容易にハンドシェーク機能を構築できます。




図 11-11 ハンドシェーク機能接続




図 11-12 $\overline{\text{CTS}}$ 信号のタイミング

11.13 割り込み/エラー発生タイミング

11.13.1 受信割り込み

受信動作のデータの流れと読み出しの経路を図 11-13 に示します。




図 11-13 受信バッファ/FIFO 構成図

11.13.1.1 シングルバッファ/ダブルバッファ構成の場合

受信割り込みは、転送モードとバッファ構成により以下のタイミングで発生します。

バッファ構成	UART モード	IO インタフェースモード
シングルバッファ	-	・最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がりは、SCxCR<SCLKS>設定による)
ダブルバッファ	・第1ストップビットの中央付近	・最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がりは、SCxCR<SCLKS>設定による) ・バッファのリードによる、シフトレジスタからバッファへのデータ転送時

注) オーバーランエラー成立時は割り込みは発生しません。

11.13.1.2 FIFO 使用の場合

FIFO 使用の場合の受信割り込みは、以下の動作で SCxRFC<RFIS>の設定で決まる条件を満たした場合に発生します。

- ・ 1 フレームの全ビットの受信終了
- ・ FIFO をリードしたとき

発生条件は SCxRFC<RFIS>の設定により表 11-8 のようになります。

表 11-8 FIFO 使用時の受信割り込み発生条件

SCxRFC<RFIS>	割り込み発生条件
"0"	FIFO fill レベル=割り込み発生 fill レベルが成立したとき
"1"	FIFO fill レベル \geq 割り込み発生 fill レベルとなったとき

11.13.2 送信割り込み

送信動作のデータの流れと読み出しの経路を示します。




図 11-14 送信バッファ/FIFO 構成図

11.13.2.1 シングルバッファ/ダブルバッファ構成の場合

送信割り込みは、転送モードとバッファ構成により以下のタイミングで発生します。

バッファ構成	UART モード	IO インタフェースモード
シングルバッファ	ストップビット送出の直前	最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がり、SCxCR<SCLKS>設定による)
ダブルバッファ	送信バッファから送信シフトレジスタへのデータ転送時	

注) ダブルバッファ有効の場合、送信バッファ書き込みによってバッファからシフトレジスタへデータが転送された場合も割り込みが発生します。

11.13.2.2 FIFO 使用の場合

FIFO 使用の場合の送信割り込みは、以下の動作で SCxTFC<TFIS>の設定で決まる条件を満たした場合に発生します。

- ・ 1 フレームの全ビットの送信終了
- ・ FIFO への書き込み

発生条件は SCxTFC<TFIS>の設定により表 11-9 のようになります。

表 11-9 FIFO 使用時の送信割り込み発生条件

SCxTFC<TFIS>	割り込み発生条件
"0"	FIFO fill レベル=割り込み発生 fill レベルが成立したとき
"1"	FIFO fill レベル ≤ 割り込み発生 fill レベルとなったとき

11.13.3 エラー発生

11.13.3.1 UART モード

モード	9 ビット	7 ビット 8 ビット 7 ビット+パリティ 8 ビット+パリティ
フレーミングエラー オーバランエラー	ストップビットの中央付近	
パリティエラー	-	判定: パリティビットの中央付近 フラグ変化: ストップビットの中央付近

11.13.3.2 IO インタフェースモード

オーバランエラー	最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がり、SCxCR<SCLKS>設定による)
アンダーランエラー	次回 SCLK の立ち上がり/立ち下がり直後 (立ち上がり/立ち下がり、SCxCR<SCLKS>設定による)

注) SCLK 出力モードではオーバランエラー、アンダーランエラーフラグは意味を持ちません。

11.14 ソフトリセット

SCxMOD2<SWRST[1:0]>に"10" → "01"の順でライトすることによりソフトウェアリセットが発生します。これにより、SCxMOD0<RXE>、SCxMOD1<TXE>、SCxMOD2<TBEMP><RBFLL><TXRUN>、SCxCR<OERR> <PERR> <FERR>が初期化され、送受信回路と FIFO は初期状態になります。その他の状態は保持されます。

11.15 モード別動作説明

11.15.1 モード 0 (IO インタフェースモード)

このモードには、同期クロック SCLK を出力する SCLK 出力モードと、外部より同期クロック SCLK を入力する SCLK 入力モードがあります。以下に FIFO の使用が禁止されている状態での各動作の説明を行います。FIFO の動作については、前述の受信 FIFO 動作および送信 FIFO 動作の項を参照してください。

11.15.1.1 送信

(1) SCLK 出力モード

- ・ ダブルバッファ不許可(SCxMOD2<WBUF> = "0")の場合

送信バッファにデータを書き込むたびに、データが TXD 端子から、クロックが SCLK 端子より出力されます。データがすべて出力されると割り込み(INTTXx)が発生します。

- ・ ダブルバッファ許可(SCxMOD2<WBUF> = "1")の場合

送信停止の状態です送信バッファにデータを書き込んだとき、またはシフトレジスタのデータ送達が終了したときに送信バッファよりシフトレジスタにデータが移されます。これと同時に送信バッファ empty フラグ SCxMOD2 <TBEMP>が"1"にセットされ割り込み(INTTXx)が発生します。

シフトレジスタのデータ送達終了時に送信バッファにデータが存在しない場合は、割り込み(INTTXx)を発生せず、SCLK 出力も停止します。






図 11-15 IO インタフェースモード送信動作(SCLK 出力モード)

(2) SCLK 入力モード


- ・ ダブルバッファ不許可(SCxMOD2<WBUF> = "0")の場合

送信バッファにデータが書き込まれている状態で SCLK が入力されると、8 ビットのデータが TXD 端子より出力されます。データがすべて出力されると割り込み INTTXx が発生します。次の送信データは図 11-16 に示す A 点までに書き込んでください。


- ・ ダブルバッファ許可(SCxMOD2<WBUF> = "1")の場合

SCLK が入力される前に送信バッファにデータを書き込んだとき、または送信シフトレジスタのデータ送出が終了したときに送信バッファのデータがシフトレジスタへ移されます。これと同時に送信バッファ empty フラグ SCxMOD2<TBEMP> が "1" にセットされ、割り込み(INTTXx)が発生します。


送信バッファにデータが書き込まれていない状態で、SCLK が入力された場合、内部ビット数カウンタはカウントを開始しますが、アンダーランエラーがセットされ、8 ビット分のダミーデータ(0xFF)を送出します。



<WBUF> = "0" (if double buffering is disabled) (SCxCR<TILDE>="10")



<WBUF> = "1" (if double buffering is enabled and there is data in buffer2) (SCxCR<TILDE>="00")



<WBUF> = "1" (if double buffering is enabled and there is no data in buffer2) (SCxCR<TXDEMP><TILDE>="100")

図 11-16 IO インタフェースモード送信動作(SCLK 入力モード)

11.15.1.2 受信

(1) SCLK 出力モード

受信許可ビット SCxMOD0<RXE>を"1"にセットすることで SCLK 出力が開始されます。

- ・ ダブルバッファ不許可(SCxMOD2<WBUF> = "0")の場合

受信データが読み出されるごとに、SCLK 端子よりクロックが出力され次のデータがシフトレジスタに格納されます。8 ビットデータが受信されると、割り込み INTRXx が発生します。

- ・ ダブルバッファ許可(SCxMOD2<WBUF> = "1")の場合

シフトレジスタに格納されたデータは受信バッファに移され、続けて次のフレームを受信することができます。シフトレジスタから受信バッファにデータが移されると、受信バッファ full フラグ SCxMOD2<RBFL>が"1"にセットされ、割り込み INTRXx が発生します。

受信バッファにデータが存在する状態で、次の 8 ビット分のデータを受信完了する前に受信バッファのデータが読み出されない場合、割り込み INTRXx は発生せず、SCLK 出力は停止します。この状態で受信バッファのデータを読み出すと、シフトレジスタのデータを受信バッファに移し、割り込み INTRXx を発生して受信を再開します。




図 11-17 IO インタフェースモード受信動作(SCLK 出力モード)

(2) SCLK 入力モード

SCLK 入力モードでは常に受信ダブルバッファが許可されており、受信したフレームはシフトレジスタから受信バッファに移され、連続して次のフレームを受信することができます。

受信データが受信バッファへ移されるごとに受信割り込み INTRXx が発生します。




図 11-18 IO インタフェースモード受信動作(SCLK 入力モード)

11.15.1.3 送受信(全二重)

(1) SCLK 出力モード

- ・ ダブルバッファ不許可(SCxMOD2<WBUF> = "0")の場合

送信バッファにデータを書き込むと SCLK 出力を開始します。

SCLK の出力により 8 ビットデータが受信シフトレジスタにシフトインされ、受信割り込み(INTRXx)が発生します。それと並行して送信バッファに書き込まれた 8 ビットデータが、TXD 端子より出力され、すべてのデータが送信されると送信割り込み(INTTXx)が発生します。この状態で SCLK の出力は停止します。

受信バッファの読み出しと送信バッファへのデータ書き込みを行うと次の送受信が開始されます。受信バッファの読み出しと送信バッファの書き込み順番は任意です。両方の条件が成立した場合に再開されます。

- ・ ダブルバッファ許可(SCxMOD2<WBUF> = "1")の場合

送信バッファにデータを書き込むと SCLK 出力を開始します。

8 ビットデータが受信シフトレジスタにシフトインされるとデータは受信バッファに移され、割り込み(INTRXx)が発生します。受信と並行して 8 ビットデータが TXD 端子より出力され、データがすべて出力されると割り込み(INTTXx)が発生して次のデータが送信バッファから送信シフトレジスタに移されます。

この時、送信バッファに移すデータが存在しない(SCxMOD2 <TBEMP> = "1")または受信バッファにデータが存在している(SCxMOD2 <RBFL> = "1") 場合は SCLK 出力が停止します。その後は受信データの読み出しと送信データの書き込みの両方の条件が成立すると再度 SCLK の出力が開始されて次の送受信が始まります。




図 11-19 IO インタフェースモード送受信動作(SCLK 出力モード)

(2) SCLK 入力モード

- 送信ダブルバッファ不許可(SCxMOD2<WBUF> = "0")の場合

受信は SCxMOD2<WBUF>の設定に関わらずダブルバッファが有効になります。

送信バッファにデータが書き込まれている状態で SCLK が入力されると、8 ビットのデータが TXD より出力されると同時に 8 ビットのデータが受信バッファへシフトインされます。送信が終了すると割り込み(INTTXx)が発生し、受信が終了すると受信シフトレジスタから受信バッファへデータが移されると同時に割り込み(INTRXx)が発生します。

次のフレームの SCLK が入力される前にデータを送信バッファへ書き込むようにしてください。(図 11-20 に示す A 点までに書き込んでください)。受信データは、次のフレームの受信が終了する前に読み出してください。

- ダブルバッファ許可(SCxMOD2<WBUF> = "1")の場合

送信シフトレジスタのデータの送信が終了すると、送信バッファのデータが送信シフトレジスタへ移されると同時に割り込み(INTTXx)が発生します。平行して受信が行われ、シフトレジスタにデータが揃うと受信バッファへ移され、割り込み(INTRXx)が発生します。

次のフレームの SCLK が入力される前に送信データを送信バッファへ書き込むようにしてください。(図 11-20 に示す A 点までに書き込んでください)。受信データは、次のフレームの受信が終了する前に読み出してください。

続けて次のフレームの SCLK が入力されると、送信バッファから送信シフトレジスタにデータを移して送信が始まり、並行して受信シフトレジスタでのデータ受信が行なわれます。

フレームの最終ビットの受信までに受信バッファのデータが読み出されていない場合はオーバランエラーが発生します。また、次のフレームの SCLK 入力までに送信バッファへ転送データが書き込まれていない場合はアンダーランエラーが発生します。





図 11-20 IO インタフェースモード送受信動作(SCLK 入力モード)

11.15.2 モード 1 (7 ビット UART モード)

モードコントロールレジスタ(SCxMOD0 <SM[1: 0]>)を"01"にセットすると 7 ビット UART モードになります。

このモードではパリティビットの付加が可能で、コントロールレジスタ (SCxCR <PE>) でパリティビット付加のイネーブル/ディセーブルを制御しています。 <PE> = "1" (イネーブル)のときは、SCxCR<EVEN>で偶数パリティ/奇数パリティを選択できます。 STOP ビットの長さは SCxMOD2<SBLEN>で指定することができます。

下記フォーマットのデータを送信する場合の各コントロールレジスタの設定を示します。



クロック条件	システムクロック:		高速 (fc)						
	高速クロックギア:		1 倍 (fc)						
	プリスケアラクロック:		fperiph/2 (fperiph = fsys)						


		7	6	5	4	3	2	1	0	
SCxMOD0	←	x	0	-	0	0	1	0	1	7 ビット UART モードに設定
SCxCR	←	x	1	1	x	x	x	0	0	偶数パリティイネーブルに設定
SCxBRCR	←	0	0	1	0	0	1	0	0	2400bps に設定
SCxBUF	←	*	*	*	*	*	*	*	*	送信データを設定

x : don't care - : no change

11.15.3 モード 2 (8 ビット UART モード)

SCxMOD0 <SM[1:0]> を"10"にセットすると 8 ビット UART モードになります。このモードでは、パリティビットの付加が可能で SCxCR <PE> でパリティビット付加のイネーブル/ディセーブルを制御できます。 <PE> = "1" (イネーブル)のとき、SCxCR <EVEN> で偶数パリティ/奇数パリティの選択も可能です。

下記のフォーマットのデータを受信する場合の各コントロールレジスタの設定を示します。



クロック条件	システムクロック:		高速 (fc)						
	高速クロックギア:		1 倍 (fc)						
	プリスケアラクロック:		fperiph/2 (fperiph = fsys)						

	7	6	5	4	3	2	1	0	
SCxMOD0	← x	0	0	0	1	0	0	1	8ビットUARTモードに設定
SCxCR	← x	0	1	x	x	x	0	0	奇数パリティネーブルに設定
SCxBRCR	← 0	0	0	1	0	1	0	0	9600bpsに設定
SCxMOD0	← -	-	1	-	-	-	-	-	受信許可

x : don't care - : no change

11.15.4 モード3 (9ビットUARTモード)

SCxMOD0 <SM[1:0]> を "11" にセットすると9ビットUARTモードになります。このモードでは、パリティビットの付加を禁止(SCxCR<PE>="0")してください。

最上位ビット(9ビット目)は、送信の場合 SCxMOD0<TB8>に書き込み、受信の場合 SCxCR<RB8>に格納されます。また、バッファに対する書き込み、読み出しは必ず最上位ビットの方を先に行い、SCxBUFの方を後にします。STOPビットの長さは SCxMOD2<SBLEN>で指定することができます。

11.15.4.1 ウェイクアップ機能

9ビットUARTモードでは、ウェイクアップ機能制御ビット SCxMOD0 <WU>を"1"にすることによって、スレーブコントローラのウェイクアップ動作が可能で、SCxCR<RB8>="1"のときのみの割り込み (INTRXx) が発生します。

注) スレーブコントローラの TXD 端子は、必ず PxOD レジスタを設定してオープンドレイン出力モードにしてください。





図 11-21 ウェイクアップ機能によるシリアルリンク

11.15.4.2 プロトコル

1. マスタおよびスレーブコントローラは9ビットUARTモードにします。
2. 各スレーブコントローラはSCxMOD0<WU>を"1"にセットし、受信可能状態とします。
3. マスタコントローラは、スレーブコントローラのセレクトコード(8ビット)を含む1フレームを送信します。このとき最上位ビット(ビット8)<TB8>は"1"にします。



4. 各スレーブコントローラは、上記フレームを受信し、自分のセレクトコードと一致すれば、<WU>を"0"にクリアします。
5. マスタコントローラは指定したスレーブコントローラ(<WU>="0"にクリアされたコントローラ)に対しデータを送信します。このとき、最上位ビット(ビット8)<TB8>は"0"にします。



6. <WU>="1"のままのスレーブコントローラは、受信データの最上位ビット(ビット8)の<RB8>が"0"であるため、割り込み(INTRXx)が発生せず、受信データを無視します。また、<WU>="0"になったスレーブコントローラがマスタコントローラにデータを送信し、この送信データで受信終了をマスタコントローラに知らせることもできます。

第 12 章 シリアルバスインタフェース(I2C/SIO)

シリアルバスインタフェースを 1 チャンネル内蔵しています。シリアルバスインタフェースは、下記の 2 つの動作モードを持っています。

- ・ I2C バスモード(マルチマスタ)
- ・ クロック同期式 8 ビット SIO モード

I2C バスモードでは、SCL および SDA を通して外部デバイスと接続されます。

SIO モードでは、SCK, SI, SO を通して外部デバイスと接続されます。

チャンネルごとの使用端子とポートの設定は、下記のとおりです。

表 12-1 シリアルバスインタフェース使用時のポート設定

チャンネル	動作モード	端子	ポート ファンクション レジスタ設定	ポート 出力コントロール レジスタ設定	ポート 入力コントロール レジスタ設定	ポート オープンドレイン コントロール レジスタ設定
SBI	I2C バスモード	SCL:PB6 SDA:PF0	PBFR2[6]=1 PFFR2[0]=1	PBCR[6]=1 PFCR[0]=1	PBIE[6]=1 PFIE[0]=1	PBOD[6]=1 PFOD[0]=1
		SCL:PE2 SDA:PB5	PEFR5[2]=1 PBFR5[5]=1	PECR[2]=1 PBCR[5]=1	PEIE[2]=1 PBIE[5]=1	PEOD[2]=1 PBOD[5]=1
	SIO モード	SCK:PB5 SI:PB6 SO:PF0	PBFR3[5]=1 PBFR2[6]=1 PFFR2[0]=1	PBCR[6:5]=01(SCK0 出力) PBCR[6:5]=00(SCK0 入力) PFCR[0]=1	PBIE[6:5]=10(SCK0 出力) PBIE[6:5]=11(SCL0 入力) PFIE[0]=0	PBOD[6:5]=xx PFOD[0]=x

注) x: Don't care

注) I2C モードは、PB6&PF0 または PE2&PB5 を選択してください。

12.1 構成

構成を図 12-1 に示します。




図 12-1 シリアルバスインタフェースブロック図

12.2 レジスタ説明

シリアルバスインタフェースの制御および動作状態のモニタを行うレジスタとアドレスは以下のとおりです。

下記レジスタは使用するモードによって、機能が異なります。詳細は「12.4 I2C バスモード時のコントロールレジスタ」および「12.8 SIO モード時のコントロールレジスタ」を参照してください。

12.2.1 チャンネル別レジスタ一覧

各チャンネルのレジスタとアドレスを示します。


BaseAddress= 0x4002_0000

レジスタ名		Address(Base+)
コントロールレジスタ 0	SBICR0	0x0000
コントロールレジスタ 1	SBICR1	0x0004
データバッファレジスタ	SBIDBR	0x0008
I2C バスアドレスレジスタ	SBII2CAR	0x000C
コントロールレジスタ 2	SBICR2(ライト時)	0x0010
ステータスレジスタ	SBISR(リード時)	
ポーレートレジスタ 0	SBIBR0	0x0014


12.3 I2C バスモード時のデータフォーマット

I2C バスモード時のデータフォーマットを図 12-2 に示します。


(a) アドレッシングフォーマット



(b) アドレッシングフォーマット (再スタートあり)



(c) フリーデータフォーマット (マスターデバイスからスレーブデバイスへデータを転送する転送フォーマット)



注) S: スタートコンディション
 RW: 方向ビット
 ACK: アクノリッジビット
 P: ストップコンディション

図 12-2 I2C バスモード時のデータフォーマット

12.4 I2C バスモード時のコントロールレジスタ

シリアルバスインタフェースをI2Cバスモードで使用するときの制御、および動作状態のモニタは以下のレジスタで行います。

12.4.1 SBICR0(コントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SBIEN	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	SBIEN	R/W	シリアルバスインタフェース動作 0: 禁止 1: 許可 シリアルバスインタフェースを使用する場合、まずこのビットを許可にしてください。 許可の設定をして初めて、SBIに関連するレジスタのリード、ライトが可能になります。 禁止の場合、SBICR0を除くすべてのクロックが停止しますので消費電力の低減が可能です。 いったん許可した後に禁止にした場合、各レジスタの設定は保持されます。
6-0	-	R	リードすると"0"が読めます。

注) シリアルバスインタフェースを使用する場合、まずこのビットを許可にしてください。

12.4.2 SBICR1(コントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	BC			ACK	-	SCK2	SCK1	SCK0 / SWRMON
リセット後	0	0	0	0	1	0	0	1(注 3)

Bit	Bit Symbol	Type	機能																																																	
31-8	-	R	リードすると"0"が読めます。																																																	
7-5	BC[2:0]	R/W	転送ビット数の選択(注 1) <table border="1" style="margin-left: 20px;"> <thead> <tr> <th rowspan="2"><BC></th> <th colspan="2"><ACK> = 0 のとき</th> <th colspan="2"><ACK> = 1 のとき</th> </tr> <tr> <th>クロック数</th> <th>データ長</th> <th>クロック数</th> <th>データ長</th> </tr> </thead> <tbody> <tr><td>000</td><td>8</td><td>8</td><td>9</td><td>8</td></tr> <tr><td>001</td><td>1</td><td>1</td><td>2</td><td>1</td></tr> <tr><td>010</td><td>2</td><td>2</td><td>3</td><td>2</td></tr> <tr><td>011</td><td>3</td><td>3</td><td>4</td><td>3</td></tr> <tr><td>100</td><td>4</td><td>4</td><td>5</td><td>4</td></tr> <tr><td>101</td><td>5</td><td>5</td><td>6</td><td>5</td></tr> <tr><td>110</td><td>6</td><td>6</td><td>7</td><td>6</td></tr> <tr><td>111</td><td>7</td><td>7</td><td>8</td><td>7</td></tr> </tbody> </table>	<BC>	<ACK> = 0 のとき		<ACK> = 1 のとき		クロック数	データ長	クロック数	データ長	000	8	8	9	8	001	1	1	2	1	010	2	2	3	2	011	3	3	4	3	100	4	4	5	4	101	5	5	6	5	110	6	6	7	6	111	7	7	8	7
<BC>	<ACK> = 0 のとき		<ACK> = 1 のとき																																																	
	クロック数	データ長	クロック数	データ長																																																
000	8	8	9	8																																																
001	1	1	2	1																																																
010	2	2	3	2																																																
011	3	3	4	3																																																
100	4	4	5	4																																																
101	5	5	6	5																																																
110	6	6	7	6																																																
111	7	7	8	7																																																
4	ACK	R/W	マスターモード 0: アクノリッジメントのためのクロックを発生しない 1: アクノリッジメントのためのクロックを発生する ----- スレーブモード 0: アクノリッジメントのためのクロックをカウントしない 1: アクノリッジメントのためのクロックをカウントする																																																	
3	-	R	リードすると"1"が読めます。																																																	
2-1	SCK[2:1]	R/W	内部 SCL 出カクロックの周波数選択<SCK[2:0]>@ライト (注 2)																																																	
0	SCK[0]	W	<table border="1" style="margin-left: 20px;"> <tbody> <tr><td>000</td><td>n = 5</td><td>385 kHz</td></tr> <tr><td>001</td><td>n = 6</td><td>294 kHz</td></tr> <tr><td>010</td><td>n = 7</td><td>200 kHz</td></tr> <tr><td>011</td><td>n = 8</td><td>122 kHz</td></tr> <tr><td>100</td><td>n = 9</td><td>68 kHz</td></tr> <tr><td>101</td><td>n = 10</td><td>36 kHz</td></tr> <tr><td>110</td><td>n = 11</td><td>19 kHz</td></tr> <tr><td>111</td><td></td><td>reserved</td></tr> </tbody> </table> <div style="margin-left: 100px;"> $\left. \begin{array}{l} \text{システムクロック: } f_{\text{sys}} \\ \text{クロックギア: } fc/1 \\ \text{周波数} = \frac{f_{\text{sys}}}{2^n + 72} \text{ [Hz]} \end{array} \right\} \begin{array}{l} (= 40\text{MHz}) \end{array}$ </div>	000	n = 5	385 kHz	001	n = 6	294 kHz	010	n = 7	200 kHz	011	n = 8	122 kHz	100	n = 9	68 kHz	101	n = 10	36 kHz	110	n = 11	19 kHz	111		reserved																									
000	n = 5	385 kHz																																																		
001	n = 6	294 kHz																																																		
010	n = 7	200 kHz																																																		
011	n = 8	122 kHz																																																		
100	n = 9	68 kHz																																																		
101	n = 10	36 kHz																																																		
110	n = 11	19 kHz																																																		
111		reserved																																																		
	SWRMON	R	ソフトウェアリセット状態モニタ<SWRMON>@リード 0: ソフトウェアリセット中 1: ソフトウェアリセット中ではない																																																	

- 注 1) SIO モードに切り替える前に<BC[2:0]>を"000"にクリアしてください。
- 注 2) SCL ラインクロックの周波数については、「12.5.1 シリアルクロック」を参照してください。
- 注 3) <SCK[0]/SWRMON>は、リセット後"1"が読み出されますが、SBICR2 レジスタにて SIO モードに設定した場合、<SCK[0]>の初期値は"0"になります。
- 注 4) 読み出しの初期値とは関係なく、周波数選択の初期値は<SCK[2:0]>=000 です。
- 注 5) マスターモードで<BC[2:0]>="001"で<ACK>="0"のとき、ストップコンディション発生後の SCL ラインの立ち下がりによって、SCL ラインが"L"に固定されることがあり、他のマスタデバイスがバスを使用できなくなります。複数のマスタデバイスがバスに接続されている場合、ストップコンディション発生前に、転送ビット数を"2"以上にしてください。

12.4.3 SBICR2(コントロールレジスタ 2)

このレジスタをリードすると、SBISR レジスタとして機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MST	TRX	BB	PIN	SBIM		SWRST	
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	MST	W	マスタモード/スレーブモードの選択 0: スレーブモード 1: マスタモード
6	TRX	W	送信/受信の選択 0: 受信 1: 送信
5	BB	W	スタート/ストップ状態の発生 0: ストップ状態発生 1: スタート状態発生
4	PIN	W	INTSBI 割り込み要求解除 0: - 1: 割り込み要求の解除
3-2	SBIM[1:0]	W	シリアルバスインタフェースの動作モード選択(注) 00: ポートモード(シリアルバスインタフェースの出力禁止) 01: SIO モード 10: I2C バスモード 11: Reserved
1-0	SWRST[1:0]	W	ソフトウェアリセットの発生 最初に"10"、次に"01"をライトすると、ソフトウェアリセットが発生します。 詳細は、「12.5.16 ソフトウェアリセット」を参照してください。

注) 通信中はモードを切り替えないでください。ポートモードへの切り替えはバスフリーを確認してから行ってください。また、ポートモードから I2C バスモードへの切り替えは、ポートの状態が"High"になっていることを確認してから行ってください。

12.4.4 SBISR(ステータスレジスタ)

このレジスタをライトすると、SBICR2として機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MST	TRX	BB	PIN	AL	AAS	ADO	LRB
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	MST	R	マスタ/スレーブ選択状態モニタ 0: スレーブモード 1: マスタモード
6	TRX	R	トランスミッタ/レシーバ選択状態モニタ 0: レシーバ 1: トランスミッタ
5	BB	R	I2C バス状態モニタ 0: バスフリー 1: バスビジー
4	PIN	R	INTSBI 割り込み要求状態モニタ 0: 割り込みサービス要求中 1: 割り込みサービス要求解除中
3	AL	R	アービトラクションロスト検出モニタ 0: - 1: 検出
2	AAS	R	スレーブアドレス一致検出モニタ 0: - 1: 検出 (ジェネラルコールアドレス検出時もセットされます。)
1	ADO	R	ジェネラルコール検出モニタ 0: - 1: 検出
0	LRB	R	最終受信ビットモニタ 0: 最終受信ビット "0" 1: 最終受信ビット "1"

12.4.5 SBIBR0(ポーレートレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	I2SBI	-	-	-	-	-	-
リセット後	1	0	1	1	1	1	1	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R	リードすると"1"が読めます。
6	I2SBI	R/W	IDLE モード時の動作 0: 停止 1: 動作
5-1	-	R	リードすると"1"が読めます。
0	-	R/W	必ず"0"をライトしてください。

12.4.6 SBIDBR(データバッファレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DB							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	DB[7:0]	R	受信データ
		W	送信データ

- 注 1) 送信データ書き込み時は、データを MSB(ビット 7)側につめてライトしてください。また、受信データは LSB 側に格納されます。
- 注 2) SBIDBR は書き込み用のバッファと読み出し用のバッファを個別に持っているため、書き込んだデータを読み出すことはできません。したがって、ビット操作などのリードモディファイライト命令は使用できません。

12.4.7 SBII2CAR(I2C バスアドレスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SA							ALS
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-1	SA[6:0]	R/W	スレーブデバイスとして動作するときのスレーブアドレスの設定
0	ALS	R/W	アドレス認識モードの指定 0:スレーブアドレスを認識する 1:スレーブアドレスを認識しない(フリーデータフォーマット)

注 1) <ALS>はフリーデータフォーマット使用時以外は必ず"0"に設定してください。"1"に設定した場合にはフリーデータフォーマットとして動作し、マスタ時は送信に、スレーブ時は受信に転送方向が固定されます。

注 2) スレーブモード時 SBII2CAR を"0x00"に設定しないでください。("0x00"に設定した場合、スレーブモードで I2C バス規格の START バイト("0x01")を受信した時にスレーブアドレスが一致したと判断します。)

12.5 I2C バスモード時の制御

12.5.1 シリアルクロック

12.5.1.1 クロックソース

SBICR1 <SCK[2:0]>で、マスタモード時に SCL 端子から出力されるシリアルクロックの最大転送周波数を選択します。




図 12-3 クロックソース

注) 通信規格上、標準モード/高速モードの最高速は 100 kHz/400 kHz です。内部 SCL クロックの周波数の設定は、使用される fsys と上記計算式にて設定されますのでご注意ください。

12.5.1.2 クロック同期化

I2C バスでは、端子の構造上バスをワイヤードアンドで駆動させるため、クロックラインを最初に"Low"レベルに引いたマスタが、"High"レベルを出力しているマスタのクロックを無効にします。このため、"High"レベルを出力しているマスタは、これを検出し対応する必要があります。

シリアルバスインタフェース回路はクロック同期化機能をもっており、バス上に複数のマスタが存在する場合でも、正常に転送が行われます。

クロック同期の手順を、バス上に 2 つのマスタが同時に存在した場合を例に挙げて以下に示します。




図 12-4 クロック同期化の例

a 点でマスタ A が内部 SCL 出力を"Low"レベルに引くことで、バスの SCL ラインは"Low"レベルになります。マスタ B はこれを検出し、マスタ B の"High"レベル期間のカウントをリセットし、内部 SCL 出力を"Low"レベルに引きます。

b 点でマスタ A は"Low"レベル期間のカウントを終わり、内部 SCL 出力を"High"レベルにします。しかし、マスタ B がバスの SCL ラインを"Low"レベルに保持し続けているので、マスタ A は"High"レベル期間のカウントを止めます。マスタ A は、c 点でマスタ B が内部 SCL 出力を"High"レベルにし、バスの SCL ラインが"High"レベルになったことを検出後、"High"レベル期間のカウントを始めます。その後、"High"レベル期間のカウントを終了したマスタ A が SCL 端子を"Low"に引くことでバスの SCL ラインは"Low"レベルになります。

以上のようにバス上のクロックは、バスに接続されているマスタの中で最も短い"High"レベル期間をもつマスタと最も長い"Low"レベル期間をもつマスタによって決定されます。

12.5.2 アクノリッジメントモードの指定

SBICR1<ACK>を"1"に設定するとアクノリッジメントモードとして動作します。マスタモードのときには、アクノリッジ信号のためのクロックを 1 クロック付加します。スレーブモードのときはアクノリッジ信号のためのクロックをカウントします。トランスミッタモードのときには、アクノリッジのためのクロック期間中 SDA 端子を開放し、レシーバからのアクノリッジ信号を受信できる状態にします。レシーバモードのときはクロック期間中 SDA 端子を"Low"レベルに引き、更に、スレーブモードのときにジェネラルコールアドレスを受信した場合にもアクノリッジのためのクロック期間中、SDA 端子を"Low"レベルに引き、アクノリッジ信号を発生します。セカンドバイトは内容によりアクノリッジ信号の発生有無を制御する必要がありますので、ソフトウェアによりアクノリッジ信号の制御を行なってください。

<ACK>を"0"に設定すると、非アクノリッジメントモードとして動作し、マスタモードのときにアクノリッジ信号のためのクロックを発生しません。スレーブモードのときはアクノリッジ信号のためのクロックをカウントしません。

12.5.3 転送ビット数の選択

SBICR1<BC[2:0]>により、次に送受信するデータのビット数を選択します。

<BC[2:0]>はスタートコンディションにより"000"にクリアされるため、スレーブアドレス、方向ビットの転送は必ず 8 ビットで行われます。それ以外のときは<BC[2:0]>は一度設定された値を保持します。

12.5.4 スレーブアドレスとアドレス認識モードの設定

スレーブアドレスを認識するアドレスリングフォーマットで動作させるときは、SBII2CAR<ALS>に"0"を設定し、SBII2CAR <SA[6:0]>にスレーブアドレスを設定します。

スレーブアドレスを認識しないフリーデータフォーマットで使用するときは<ALS>を"1"に設定します。なお、フリーデータフォーマットで使用した場合、スレーブアドレスと方向ビットの認識は行われず、スタートコンディション直後からデータとして扱われます。

12.5.5 動作モード

SBICR2<SBIM[1:0]>で動作モードを設定します。I2C バスモードで使用するときには、シリアルバスインタフェース端子の状態が"High"になっていることを確認後、<SBIM[1:0]>を"10"に設定してください。また、ポートモードへの切り替えは、バスフリーであることを確認してから行ってください。

12.5.6 トランスミッタ/レシーバの選択

SBICR2<TRX>を"1"に設定すると、トランスミッタとして動作し、<TRX>を"0"に設定すると、レシーバとして動作します。

スレーブモード時は、

- ・ アドレッシングフォーマットのデータ転送を行うとき
- ・ 受信したスレーブアドレスが SBII2CAR にセットした値と同じとき
- ・ ジェネラルコール(スタートコンディション後の 8 ビットのデータがすべて"0")を受信したとき

ハードウェアによりマスタデバイスから送られてくる方向ビット(R/\overline{W})が"1"の場合、<TRX>は"1"にセットされ、"0"の場合、<TRX>は"0"にクリアされます。

マスタモード時は、スレーブデバイスからアクノリッジが返ってくると、ハードウェアにより、送信した方向ビットが"1"の場合、<TRX>は"0"に、方向ビットが"0"の場合、<TRX>は"1"に変化します。アクノリッジが返ってこないときは、以前の状態を保ちます。

<TRX>はバス上のストップコンディションの検出、またはアービトレーションロストの検出で、ハードウェアにより"0"にクリアされます。

フリーデータフォーマットで使用する場合、<TRX>はハードウェアによって変化することはありません。

12.5.7 マスタ/スレーブの選択

SBICR2<MST>を"1"に設定すると、マスタデバイスとして動作します。

<MST>を"0"に設定すると、スレーブデバイスとして動作します。<MST>はバス上のストップコンディションの検出、またはアービトレーションロストの検出で、ハードウェアにより"0"にクリアされます。

12.5.8 スタート/ストップコンディションの発生

SBISR<BB>が"0"のときに、SBICR2<MST, TRX, BB, PIN>に"1"を書き込むと、バス上にスタートコンディションと、あらかじめデータバッファレジスタに書き込んだスレーブアドレスと方向ビットが出力されます。あらかじめ、<ACK>に"1"を設定しておいてください。




図 12-5 スタートコンディションの発生とスレーブアドレスの発生

<BB>="1"のときに、<MST, TRX, PIN>に"1"、<BB>に"0"を書き込むと、バス上にストップコンディション出力のシーケンスが開始されます。バス上にストップコンディションが発生するまで、<MST, TRX, BB, PIN>の内容を書き替えないでください。

ストップコンディション発生時にバスの SCL ラインがほかのデバイスにより"Low"に引かれていた場合、SCL ラインが開放された後にストップコンディションが発生します。




図 12-6 ストップコンディションの発生

また、SBISR<BB>を読み出すことで、バスの状態を知ることができます。<BB>は、バス上のスタートコンディションを検出すると"1"にセットされ(バスビジー状態)、ストップコンディションを検出すると"0"にクリアされます(バスフリー状態)。

12.5.9 割り込みサービス要求と解除

マスタモードの時、<BC>と<ACK>によって設定されたクロック数の転送が終了すると、シリアルバスインタフェース割り込み要求(INTSBI)が発生します。

スレーブモードの場合は、以下のときに INTSBI が発生します。

- ・ 受信したスレーブアドレスが SBII2CAR<SA[6:0]>に設定されたスレーブアドレスとアクノリッジ信号出力後
- ・ ジェネラルコールを受信した時のアクノリッジ信号出力後
- ・ スレーブアドレス一致、またはジェネラルコール受信後におけるデータ転送終了時

アドレス認識モード(<ALS> = "0")では、受信したスレーブアドレスが SBII2CAR にセットした値と同じとき、またはジェネラルコール(スタートコンディション後の 8 ビットのデータがすべて"0")を受信したときに INTSBI が発生します。

割り込み要求(INTSBI)が発生すると、SBICR2<PIN>が"0"にクリアされます。<PIN>が"0"の間、SCL ラインを"Low"レベルに引きます。

<PIN>は SBIDBR にデータを書き込むか、SBIDBR からデータを読み出すと"1"にセットされます。<PIN>が"1"にセットされてから、SCL ラインが開放されるまで、 t_{Low} の時間がかかります。プログラムで<PIN>に"1"を書き込むと"1"にセットされますが、"0"を書き込んでも"0"にクリアされません。

注) マスタモードでスレーブアドレスと方向ビットの転送中にアービトレーションロストが発生した場合、受信したスレーブアドレスと SBII2CAR<SA>の一致にかかわらず、<PIN>は"0"にクリアされ、INTSBI が発生します。

12.5.10 アービトレーションロスト検出モニタ

I2C バスではマルチマスタ(1 つのバス上で同時に 2 つ以上のマスタが存在する)が可能なため、転送されるデータの内容を保証するためにバスのアービトレーション手順が必要となります。

バスビジーの状態のときにスタートコンディションを出力しようとした場合、SCL, SDA ラインには出力されずにアービトレーションロストが発生します。I2C バスではバスのアービトレーションに SDA ラインのデータを使用します。

アービトレーションの手順を、バス上に 2 つのマスタが同時に存在した場合を例に挙げて以下に示します。

a 点のビットまでマスタ A, マスタ B とも同じデータを出力し、a 点でマスタ A が"Low"レベルを出力、マスタ B が"High"レベルを出力すると、バスの SDA ラインはワイヤードアンドで駆動されるためにマスタ A によって"Low"レベルに引かれます。b 点でバスの SCL ラインが立ち上がると、スレーブデバイスは SDA ラインデータ、すなわち、マスタ A のデータを取り込みます。このとき、マスタ B の出力したデータは無効になります。マスタ B のこの状態を"アービトレーションロスト"と呼びます。マスタ B は SDA 端子を開放し、他のマスタの出力するデータに影響を及ぼさないようにします。また、複数のマスタが 1 ワード目でまったく等しいデータを送信した場合、アービトレーションの手順は 2 ワード目以降も継続されます。




図 12-7 アービトレーションロスト

バスの SDA ラインのレベルと内部 SDA 出力のレベルの比較は、SCL ラインの立ち上がりで行います。この比較結果が不一致の場合アービトレーションロストになり、SBISR<AL>が"1"にセットされます。

アービトレーションロストが発生すると、SBISR<MST>と<TRX>は"0"にクリアされ、スレーブレシーバモードになり、SCL クロックの出力を停止します。スレーブアドレスと方向ビットの転送中にアービトレーションロストが発生したマスタデバイスは、通常のスレーブデバイスのように、他のマスタデバイスが通信するスレーブアドレスを受信します。受信したスレーブアドレスが SBII2CAR<SA>との一致にかかわらず、<PIN>が"0"にクリアされ、INTSBI が発生します。

<AL>は、SBIDBR にデータを書き込むか、SBIDBR からデータを読み込む、または SBICR2 にデータを書き込むと"0"にクリアされます。




図 12-8 マスタ B の場合の例(D7A=D7B,D6A=D6B)

12.5.11 スレーブアドレス一致検出モニタ

SBISR<AAS>は、スレーブモード時、アドレス認識モード(SBII2CAR<ALS>="0")のとき、ジェネラルコールアドレスまたは SBII2CAR にセットした値と同じスレーブアドレスを受信すると"1"にセットされます。フリーデータフォーマット(<ALS>="1")のときは、最初の 1 ワードが受信される

と"1"にセットされます。<AAS>は SBIDBR にデータを書き込むか、SBIDBR からデータを読み出すと"0"にクリアされます。

12.5.12 ジェネラルコール検出モニタ

SBISR<ADO>は、スレーブモード時、ジェネラルコール(スタートコンディション後の 8 ビットのデータがすべて"0")を受信したとき"1"にセットされます。また、バス上のスタートコンディション、またはストップコンディションが検出されると"0"にクリアされます。

12.5.13 最終受信ビットモニタ

SBISR<LRB>には、SCL ラインの立ち上がりで取り込まれた SDA ラインの値がセットされます。アクノリッジメントモードのとき、INTSBI 割り込み要求発生直後に SBISR<LRB> を読み出すと、ACK 信号が読み出されます。

12.5.14 データバッファレジスタ(SBIDBR)

SBIDBR をリード/ライトすることで、受信データの読み出し/送信データの書き込みを行います。また、マスタモード時において、このレジスタにスレーブアドレスと方向ビットを設定後、スタートコンディションが発生します。

12.5.15 ボーレートレジスタ(SBIBR0)

SBIBR0<I2SBI>は IDLE モードに遷移した際にシリアルバスインタフェース回路の動作の許可/禁止を設定するレジスタです。スタンバイモードに移る命令を実行する前に、あらかじめ設定してください。

12.5.16 ソフトウェアリセット

シリアルバスインタフェース回路が、外部からのノイズによりロックした場合、ソフトウェアリセット機能を使い、シリアルバスインタフェース回路を初期化することができます。

SBICR2<SWRST[1:0]>へ、最初に"10"、次に"01"をライトすると、ソフトウェアリセットが発生します。ライトの際、SBICR2<MST><TRX><BB><PIN>は"0000"、SBICR2<SBIM[1:0]> は"10" (I2C バスモード)を指定してください。ソフトウェアリセットが発生すると、シリアルバスインタフェース回路にリセット信号が入力され、回路が初期化されます。このとき、すべてのコントロールレジスタとステータスフラグはリセット直後の値となります。また、<SWRST[1:0]>は、シリアルバスインタフェースを初期化すると、自動的に"0"にクリアされます。

注) ソフトウェアリセットをかけると動作モード選択もリセットされ、I2C モードから PORT モードになります。

12.6 I2C バスモード時のデータ転送手順

12.6.1 デバイスの初期化

最初に SBICR1<ACK, SCK[2:0]>を設定します。<ACK>には"1"を設定してアクノリッジメントモードに設定します。SBICR1<BC[2:0]>には、"000"を設定してください。

次に SBII2CAR にスレーブアドレス<SA[6:0]>と<ALS>(アドレッシングフォーマット時には、<ALS>="0")を設定します。

最後に、シリアルバスインタフェース端子の状態が"High"になっていることを確認し、SBICR2<MST><TRX><BB>に"000", <PIN>に"1", <SBIM[1:0]>に"10", <SWRST[1:0]>に"00"を書き込み、初期状態をスレーブレシーバモードにします。

注) シリアルバスインタフェース回路の初期化は、バスに接続されているすべてのデバイスが初期化された後、どのデバイスも一定期間スタートコンディションを発生しない期間を設け、その期間内に終了させてください。この制約が守られない場合、シリアルバスインタフェース回路の初期化が終了する前にほかのデバイスが転送を開始することがあり、正常にデータを受信することができません。

	7	6	5	4	3	2	1	0	
SBICR1	← 0	0	0	1	0	X	X	X	ACK および SCL クロックの設定をします。
SBII2CAR	← X	X	X	X	X	X	X	X	スレーブアドレスおよびアドレス認識モードの設定をします。
SBICR2	← 0	0	0	1	1	0	0	0	スレーブレシーバモードにします。

注) X; Don't care

12.6.2 スタートコンディション, スレーブアドレスの発生

12.6.2.1 マスタモードの場合

マスタモード時は、スタートコンディションとスレーブアドレスを、次の手順で発生します。

はじめに、バスフリー状態(<BB>="0")を確認します。次に、SBICR1<ACK>に"1"を書き込んで、アクノリッジメントモードに設定します。また、SBIDBR に、送信するスレーブアドレスと方向ビットのデータを書き込みます。

<BB>="0"の状態、SBICR2<MST, TRX, BB, PIN>に"1111"を書き込むと、バス上にスタートコンディションが発生します。スタートコンディションの発生に次いで、SCL 端子から 9 クロックを出力します。最初の 8 クロックで、SBIDBR に設定したスレーブアドレスと方向ビットを出力します。9 クロック目で、SDA ラインを解放し、スレーブデバイスからのアクノリッジ信号を受信します。

9 クロック目の立ち下がり、INTSBI 割り込み要求が発生し、<PIN>="0"にされます。マスタモード時は、<PIN>="0"の間 SCL ラインを"Low"レベルにひきます。また、スレーブデバイスからのアクノリッジ信号が返ってきたときのみ、INTSBI 割り込み要求の発生により、送信した方向ビットに合わせて<TRX>は変化します。

注) スレーブアドレスを出力するために SBIDBR に書き込む時は事前にソフトウェアによってバスフリーを検出してから行ってください。この制約が守られない場合、現在出力中のバス上のデータが破壊されることがあります。

メインルーチンでの設定

		7	6	5	4	3	2	1	0	
Reg.	←	SBISR								
Reg.	←	Reg. e 0x20								
if Reg.	≠	0x00								バスがフリー状態になるまで確認します。
Then										
SBICR1	←	X	X	X	1	0	X	X	X	アクノリッジメントモードに設定します。
SBIDBR	←	X	X	X	X	X	X	X	X	目的のスレーブのスレーブアドレスと方向をセットします。
SBICR2	←	1	1	1	1	1	0	0	0	スタートコンディションの発生を行います。

INTSBI 割り込みルーチンでの処理例

割り込み要求クリア
 処理
 割り込み終了

12.6.2.2 スレーブモードの場合

スレーブモードの場合は、スタートコンディションとスレーブアドレスを受信します。

マスタデバイスからのスタートコンディションを受信した後、SCL ラインの最初の 8 クロックで、マスタデバイスからのスレーブアドレスと方向ビットを受信します。ジェネラルコール、または SBII2CAR に設定されたスレーブアドレスと同一のアドレスを受信したとき、9 クロック目で SDA ラインを "Low" レベルに引き、アクノリッジ信号を出力します。

9 クロック目の立ち下がりで、INTSBI 割り込み要求が発生し、<PIN> = "0" にされます。スレーブモード時は、<PIN> = "0" の間 SCL ラインを "Low" レベルに引きます。




図 12-9 スタートコンディションとスレーブアドレスの発生

12.6.3 1ワードのデータ転送

1ワード転送終了の INTSBI 割り込みの処理で<MST>をテストし、マスタモード/スレーブモードの判断をします。

12.6.3.1 マスタモードの場合(<MST> = "1")

<TRX>をテストし、トランスミッタ/レシーバの判断をします。

(1) トランスミッタモードの場合(<TRX> = "1")

<LRB>をテストします。<LRB> = "1"のとき、レシーバはデータを要求していないのでストップコンディションを発生する処理(後記参照)を行ってデータ転送を終了します。

<LRB> = "0"のときレシーバが次のデータを要求しています。次に転送するデータのビット数が8ビットのとき SBIDBR に転送データを書き込みます。8ビット以外のときは<BC[2:0]>, <ACK>を設定し、転送データを SBIDBR に書き込みます。データを書き込むと<PIN>が"1"になり SCL 端子から次の1ワードデータ転送用のシリアルクロックが発生され、SDA 端子から1ワードのデータが転送されます。転送終了後 INTSBI 割り込み要求が発生し、<PIN>が"0"になり SCL 端子を"Low"レベルに引きます。複数ワードの転送が必要な場合は上記<LRB>のテストから繰り返します。

INTSBI 割り込み

```

if MST = 0
Then スレーブモード時の処理へ移行
if TRX = 0
Then レシーバモード時の処理へ移行
if LRB = 0
Then ストップコンディションを発生する処理へ移行
SBICR1    ←  X  X  X  X  0  X  X  X    転送ビット数および ACK を設定します。
SBIDBR    ←  X  X  X  X  X  X  X  X    転送データを書き込みます。
割り込み処理終了

```

注) X; Don't care




図 12-10 <BC[2:0]>="000", <ACK>="1"の場合 (トランスミッタモード)

(2) レシーバモードの場合(<TRX> = "0")

次に転送するデータのビット数が 8 ビットの場合は SBIDBR に転送データを書き込みます。8 ビット以外の場合は<BC[2:0]>, <ACK>を設定し、SCL ラインを解放するために SBIDBR から受信データを読み出します(スレーブアドレス送信直後のリードデータは不定です)。データを読み出すと<PIN>は"1"になり、次の 1 ワードデータ転送用のシリアルクロックを SCL 端子に出力します。最後のビットでアクノリッジ信号の"Low"レベルのタイミングで"0"を SDA 端子に出力します。

その後、INTSBI 割り込み要求が発生し、<PIN>が"0"になり SCL 端子を"Low"レベルに引きます。SBIDBR から受信データを読み出すたびに 1 ワードの転送クロックとアクノリッジを出力します。




図 12-11 <BC[2:0]>="000", <ACK>="1"のときの例 (レシーバモード)

トランスミッタに対してデータの送信を終了させるときは、最後に受信したいデータの 1 ワード手前のデータを読み出す前に<ACK>を"0"にします。これにより、最終データのアクノリッジのためのクロックは発生されなくなります。転送終了の割り込み要求発生後の処理で、<BC[2:0]> = "001"に設定し、データを読み出すと、1 ビット転送のためのクロックを発生します。このときマスタはレシーバなのでバスの SDA ラインは"High"レベルを保ちます。トランスミッタは ACK 信号としてこの"High"レベルを受信するので、レシーバはトランスミッタへ送信終了を知らせることができます。

この 1 ビット転送の受信終了割り込み要求後の処理で、ストップコンディションを発生させ、データ転送を終了させます。




図 12-12 マスタレシーバモード時、データの送信を終了させるときの処理

例:データを N 回受信する場合

INTSBI 割り込み(データ送信後)

		7	6	5	4	3	2	1	0
SBICR1	←	X	X	X	X	0	X	X	X
Reg.	←	SBIDBR							

割り込み終了

受信データのビット数および ACK を設定します。

ダミーデータを取り込みます。

INTSBI 割り込み(データ受信 1~(N - 2)回目)

		7	6	5	4	3	2	1	0
Reg.	←	SBIDBR							

割り込み終了

1~(N - 2)回目のデータを取り込みます。

INTSBI 割り込み(データ受信 (N - 1)回目)

		7	6	5	4	3	2	1	0
SBICR1	←	X	X	X	0	0	X	X	X
Reg.	←	SBIDBR							

割り込み終了

アクノリッジ信号のクロックを発生しないようにします。

(N - 1)回目のデータを取り込みます。

INTSBI 割り込み(データ受信 N 回目)

		7	6	5	4	3	2	1	0
SBICR1	←	0	0	1	0	0	X	X	X
Reg.	←	SBIDBR							

割り込み終了

1 ビット転送のためのクロックを発生します。

N 回目のデータを取り込みます。

INTSBI 割り込み(データ受信後)

ストップコンディションを発生する処理
割り込み終了

データ転送を終了させます。

注) X; Don't care

12.6.3.2 スレーブモードの場合(<MST> = "0")

スレーブモードのとき、マスタが送ったスレーブアドレス、またはジェネラルコールアドレスを受信したとき、もしくは、受信したスレーブアドレスが一致した後、またはジェネラルコールアドレスを受信した後のデータ転送終了時に INTSBI 割り込み要求が発生します。

また、マスタモードのとき、アービトレーションロストを検出するとスレーブモードとして動作し、アービトレーションロストを検出したワード転送の終了時に INTSBI 割り込み要求が発生します。

INTSBI 割り込み要求が発生すると<PIN>が"0"にされ、SCL 端子を"Low"レベルに引きまします。SBIDBR にデータを書き込む、SBIDBR からデータを読み出す、または<PIN>に"1"を設定すると SCL 端子が t_{LOW} 後に開放されます。

なお、ジェネラルコールのセカンドバイトは内容によりアクノリッジ信号の発生有無を制御する必要がありますので、ソフトウェアによりアクノリッジ信号の制御を行なってください。

スレーブモード時は、通常のスレーブモードとしての処理、またはアービトレーションロストを検出し、スレーブモードになったときの処理を行います。

SBISR<AL>, <TRX>, <AAS>, <ADO>をテストし、場合分けを行います。「表 12-2 スレーブモード時の処理」にスレーブモード時の状態と必要な処理を示します。

例: スレーブレシーバモード時スレーブアドレスが一致し、方向ビットが"1"の場合

INTSBI 割り込み

```

if TRX = 0
Then その他処理へ移行
if AL = 0
Then その他処理へ移行
if AAS = 0
Then その他処理へ移行
SBICR1    ←  X  X  X  1  0  X  X  X      送信ビット数を設定します。
SBIDBR    ←  X  X  X  X  X  X  X  X      送信データをセットします。

```

注) X; Don't care

表 12-2 スレーブモード時の処理

<TRX>	<AL>	<AAS>	<ADO>	状態	処理
1	1	1	0	スレーブアドレス送信中にアービトレーションロストを検出し、他のマスタが送った方向ビットが"1"のスレーブアドレスを受信	1 ワードのビット数を<BC[2:0]>にセットし、送信するデータを SBIDBR に書き込みます。
	0	1	0	スレーブレシーバモード時、マスタが送った方向ビットが"1"のスレーブアドレスを受信	
		0	0	0	スレーブトランスミッタモード時、1 ワードのデータの送信が終了
0	1	1	1/0	スレーブアドレス送信中にアービトレーションロストを検出し、他のマスタが送った方向ビットが"0"のスレーブアドレス、またはジェネラルコールを受信	<PIN>を"1"にセットするために SBIDBR を読み出します。(ダミー読み出し)または<PIN>に"1"を書き込みます。
		0	0	スレーブアドレスを送信中またはデータ送信中にアービトレーションロストを検出し、そのワードの転送が終了	
	0	1	1/0	スレーブレシーバモード時、マスタの送った方向ビットが"0"のスレーブアドレス、またはジェネラルコールを受信	
		0	1/0	スレーブレシーバモード時、1 ワードのデータの受信が終了	

12.6.4 ストップコンディションの発生

SBISR<BB>="1"のときに、SBICR2<MST, TRX, PIN>に"1"、<BB>に"0"を書き込むとバス上にストップコンディション出力のシーケンスを開始します。バス上にストップコンディションが発生するまで、<MST, TRX, BB, PIN>の内容を書き替えないでください。

なお、バスの SCL ラインが他のデバイスにより引かれていた場合、SCL ラインが開放されてから、SDA 端子が立ち上がり、ストップコンディションが発生します。

		7	6	5	4	3	2	1	0	
SBICR2	←	1	1	0	1	1	0	0	0	ストップコンディションを発生させます。




図 12-13 ストップコンディションの発生

12.6.5 再スタートの手順

再スタートはマスタデバイスがスレーブデバイスに対して、データ転送を終了させずに転送の方向を変化させるときに使用します。マスタモード時、再スタートが発生する場合の手順を以下に示します。

まず、SBICR2<MST, TRX, BB>に"0"、<PIN>に"1"を書き込み、バスを開放します。このとき SDA 端子は"High"レベルを保ち、SCL 端子が開放され、バス上にストップコンディションが発生されないため、他のデバイスからみるとバスはビジー状態のままです。このあと、SBISR<BB>をテストして"0"になるまで待ち、SCL 端子が開放されたことを確認します。次に<LRB>をテストして"1"になるまで待ち、他のデバイスがバスの SCL ラインを"Low"レベルに引いていないことを確認します。以上の手順によってバスがフリー状態になっていることを確認した後に前記「12.6.2 スタートコンディション、スレーブアドレスの発生」の手順で、スタートコンディションの発生を行います。

なお、再スタート時のセットアップタイムを満たすために、バスフリーの確認からスタートの発生まで最低 4.7 μs (標準モード時)のソフトウェアによる待ち時間が必要です。

注 1) <MST>="0"の状態の時に<MST>="0"をライトしないでください(再スタートできません)。

注 2) マスタデバイスがレシーバのとき、再スタートを発生させる前にトランスミッタとなっているスレーブデバイスからのデータ送信を終了させる必要があります。データ送信を終了させるために、"High"レベルのアクノリッジ信号をスレーブデバイスに受信させます。このため、再スタート発生前の<LBR>は"1"となり、再スタートの手順で<LBR>="1"であることを確認しても、SCL ラインの立ち上がりを確認できません。SCL ラインの状態を確認するにはポートを読み出してください。

		7	6	5	4	3	2	1	0		
→	SBICR2	←	0	0	0	1	1	0	0	0	バスを開放します。
→	if SBISR<BB> ≠ 0										SCL 端子の開放を確認します。
→	Then										
→	if SBISR<LRB> ≠ 1										他のデバイスの SCL 端子"Low"レベルの確認を行います。
→	Then										
	4.7 μs Wait										
→	SBICR1	←	X	X	X	1	0	X	X	X	アクノリッジメントモードに設定します。
→	SBIDBR	←	X	X	X	X	X	X	X	X	目的のスレーブのスレーブアドレスと方向をセットします。
→	SBICR2	←	1	1	1	1	1	0	0	0	スタートコンディションの発生を行います。

注) X; Don't care




図 12-14 再スタートを発生する場合のタイミングチャート

12.7 マルチマスタで使用する際の注意点

マルチマスタで使用している際に通信がロックした場合に備え、ソフトウェアによるリカバリ対策を用意願います。

リカバリ処理例

1. 送信開始と共にタイムアウト検知用のタイマカウントを開始
2. 一定時間内にシリアルインターフェイス割り込み（INTSBI）が発生せず、タイムアウトとなった場合、通信がロックしたと判断
3. シリアルバスインターフェースのソフトウェアリセットを実行し通信ロックを解除
4. 送信タイミングの調整処理(注)
5. 送信データを再送信

注) 再送信タイミングが重ならないよう、デバイス毎に送信タイミングを調整してください。

12.8 SIO モード時のコントロールレジスタ

シリアルバスインタフェースをクロック同期式 8 ビット SIO モードで使用するときの制御、および動作状態のモニタは、以下のレジスタで行います。

12.8.1 SBICR0(コントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SBIEN	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	SBIEN	R/W	シリアルバスインタフェース動作 0: 禁止 1: 許可 シリアルバスインタフェースを使用する場合、まずこのビットを許可にしてください。 禁止の場合、SBICR0 を除くすべてのクロックが停止しますので消費電力の低減が可能です。 いったん許可した後に禁止にした場合、各レジスタの設定は保持されます。
6-0	-	R	リードすると"0"が読めます。

12.8.2 SBICR1(コントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SIOS	SIOINH	SIOM		-	SCK		
リセット後	0	0	0	0	1	0	0	0(注1)

Bit	Bit Symbol	Type	機能																								
31-8	-	R	リードすると"0"が読めます。																								
7	SIOS	R/W	転送の開始/終了 0: 終了 1: 開始																								
6	SIOINH	R/W	転送の強制停止 0: 転送継続 1: 強制停止																								
5-4	SIOM[1:0]	R/W	転送モードの設定 00: 送信モード 01: Reserved 10: 送受信モード 11: 受信モード																								
3	-	R	リードすると"1"が読めます。																								
2-0	SCK[2:0]	R/W	シリアルクロックの周波数選択<SCK[2:0]>@ライト(注 1) <table border="1" style="margin-left: 20px;"> <tr> <td>000</td> <td>n = 3</td> <td>2.5 MHz</td> </tr> <tr> <td>001</td> <td>n = 4</td> <td>1.25 MHz</td> </tr> <tr> <td>010</td> <td>n = 5</td> <td>625 kHz</td> </tr> <tr> <td>011</td> <td>n = 6</td> <td>313 kHz</td> </tr> <tr> <td>100</td> <td>n = 7</td> <td>156 kHz</td> </tr> <tr> <td>101</td> <td>n = 8</td> <td>78 kHz</td> </tr> <tr> <td>110</td> <td>n = 9</td> <td>39 kHz</td> </tr> <tr> <td>111</td> <td>-</td> <td>外部クロック</td> </tr> </table> <div style="margin-left: 40px;"> $\left. \begin{array}{l} \text{システムクロック: } f_{\text{sys}} \\ \text{クロックギア: } fc/1 \\ \text{周波数} = \frac{f_{\text{sys}}/2}{2^n} \text{ [Hz]} \end{array} \right\} (= 40\text{MHz})$ </div>	000	n = 3	2.5 MHz	001	n = 4	1.25 MHz	010	n = 5	625 kHz	011	n = 6	313 kHz	100	n = 7	156 kHz	101	n = 8	78 kHz	110	n = 9	39 kHz	111	-	外部クロック
000	n = 3	2.5 MHz																									
001	n = 4	1.25 MHz																									
010	n = 5	625 kHz																									
011	n = 6	313 kHz																									
100	n = 7	156 kHz																									
101	n = 8	78 kHz																									
110	n = 9	39 kHz																									
111	-	外部クロック																									

注 1) <SCK[0]>ビットは、リセット後"1"が読み出されますが、SBICR2 レジスタにて SIO モードに設定後は"0"が初期値として読み出されます。ここでは初期状態で SIO モードに設定した後の値を「リセット後」欄に示します。なお、SBICR2 レジスタ、SBISR レジスタでも同様な記載をしています

注 2) 転送モード、シリアルクロックの設定時は、<SIOS> = "0"、および、<SIOINH> = "1"に設定してください。

12.8.3 SBIDBR(データバッファレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DB							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	DB[7:0]	R	受信データ
		W	送信データ

- 注 1) 送信データを書き込み時には、データを MSB(ビット 7)側につめてライトしてください。また、受信データは LSB 側に格納されます。
- 注 2) SBIDBR は書き込み用のバッファと読み出し用のバッファを個別に持っているため、書き込んだデータを読み出すことはできません。したがって、ビット操作などのリードモディファイライト命令は使用できません。

12.8.4 SBICR2(コントロールレジスタ 2)

このレジスタをリードすると、SBISR レジスタとして機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	SBIM		-	-
リセット後	1(注 1)	1(注 1)	1(注 1)	1(注 1)	0	0	1(注 1)	1(注 1)

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-4	-	R	リードすると"1"が読めます。(注 1)
3-2	SBIM[1:0]	W	シリアルバスインタフェースの動作モード選択(注 2) 00:ポートモード 01: SIO モード 10: I2C バスモード 11: Reserved
1-0	-	R	リードすると"1"が読めます。(注 1)

注 1) ここでは SIO モードに設定後の初期値を「リセット後」欄に示します。

注 2) 通信中はモードを切り替えないでください。

12.8.5 SBISR(ステータスレジスタ)

このレジスタをライトすると、SBICR2 として機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	SIOF	SEF	-	-
リセット後	1(注)	1(注)	1(注)	1(注)	0	0	1(注)	1(注)

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-4	-	R	リードすると"1"が読めます。(注)
3	SIOF	R	シリアル転送動作状態モニタ 0: 転送終了 1: 転送中
2	SEF	R	シフト動作状態モニタ 0: シフト動作終了 1: シフト転送中
1-0	-	R	リードすると"1"が読めます。(注)

注) ここでは SIO モードに設定後の初期値を「リセット後」欄に示します。

12.8.6 SBIBR0(ボーレートレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	I2SBI	-	-	-	-	-	-
リセット後	1	0	1	1	1	1	1	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R	リードすると"1"が読めます。
6	I2SBI	R/W	IDLE モード時の動作 0: 停止 1: 動作
5-1	-	R	リードすると"1"が読めます。
0	-	R/W	必ず"0"をライトしてください。

12.9 SIO モード時の制御

12.9.1 シリアルクロック

12.9.1.1 クロックソース

SBICR1 <SCK[2:0]> により、次の選択ができます。

(1) 内部クロック

内部クロックモードでは 7 種類の周波数が選択できます。シリアルクロックは SCK 端子より外部に出力されます。なお、転送開始時 SCK 端子出力は"High"レベルになります。

プログラムでデータの書き込み(送信時)またはデータの読み出し(受信時)がこのシリアルクロックレートに追従できないときには、自動的にシリアルクロックを停止し、それらの処理が終了するまで次のシフト動作を待機させる自動ウェイト機能を有しています。




図 12-15 自動ウェイト機能

(2) 外部クロック (<SCK[2:0]> = "111")

外部から SCK 端子に供給されるクロックをシリアルクロックとして用います。なお、シフト動作を確実に行うためには、シリアルクロックの"High"レベル、"Low"レベル幅は下記に示すパルス幅が必要です。




図 12-16 外部クロック入力時の最大転送周波数

12.9.1.2 シフトエッジ

送信は前縁シフト, 受信は後縁シフトになります。

- 前縁シフト

シリアルクロックの前縁(SCK 端子入出力の立ち下がりエッジ)でデータをシフトします。

- 後縁シフト

シリアルクロックの後縁(SCK 端子入出力の立ち上がりエッジ)でデータをシフトします。




図 12-17 シフトエッジ

12.9.2 転送モード

SBICR1<SIOM[1:0]>で、送信/受信/送受信モードを選択します。

12.9.2.1 8ビット送信モード

コントロールレジスタに送信モードをセットした後、送信データを SBIDBR に書き込みます。

送信データの書き込み後、SBICR1<SIOS>="1"を書き込むことにより送信が開始されます。送信データは、SBIDBR からシフトレジスタに移され、シリアルクロックに同期して最下位ビット(LSB)側から SO 端子に出力されます。送信データがシフトレジスタに移されると、SBIDBR が空になりますので、次の送信データを要求する INTSBI(バッファエンプティ)割り込み要求が発生します。

内部クロック動作の場合、8ビットのデータをすべて送信したあと、次のデータがセットされていないとシリアルクロックを停止して自動ウェイト動作を行います。次の送信データを書き込むと自動ウェイト動作は解除されます。

外部クロック動作の場合、次のデータのシフト動作に入る前に、SBIDBR にデータが書き込まれている必要があります。したがって、転送速度は割り込み要求の発生から割り込みサービスプログラムにて、SBIDBR にデータを書き込むまでの最大遅れ時間により決まります。

送信開始時、SBISR<SIOF>が"1"となってから SCK の立ち上がりエッジまでの間、前回送信したデータの最後のビットと同じ値が出力されます。

送信を終了させるには、INTSBI 割り込みサービスプログラムで<SIOS>="0"を書き込むか<SIOINH>="1"を書き込みます。<SIOS>がクリアされると、データがすべて出力された時点で送信終了します。プログラムで送信の終了の確認は SBISR<SIOF>で行います。<SIOF>は送信の終了で"0"になります。<SIOINH>="1"を書き込んだ場合はただちに送信を打ち切り、<SIOF>は"0"になります。

外部クロック動作では、次の送信データのシフト動作に入る前に<SIOS>を"0"にクリアする必要があります。もしシフトアウトする前に<SIOS>が"0"にクリアされなかった場合は、ダミーのデータの送信後、停止します。

	7	6	5	4	3	2	1	0	
SBICR1	← 0	1	0	0	0	X	X	X	送信モードをセットします。
SBIDBR	← X	X	X	X	X	X	X	X	送信データを書き込みます。
SBICR1	← 1	0	0	0	0	X	X	X	送信を開始します。

INTSBI 割り込み

SBIDBR	← X	X	X	X	X	X	X	X	送信データを書き込みます。
--------	-----	---	---	---	---	---	---	---	---------------




図 12-18 送信モード

例: <SIO> の送信終了指示(外部クロックの場合)のプログラム例

```

    7 6 5 4 3 2 1 0
    if SBISR<SIOF> ≠ 0          転送の終了を確認します。
    Then
    if SCK ≠ 1                  ポートをモニタし、SCK 端子が"1"になったことを確認し
    Then                          ます。
    SBICR1 ← 0 0 0 0 0 0 1 1 1  <SIO> = 0 を設定し送信を終了します。
  
```

12.9.2.2 8 ビット受信モード

コントロールレジスタに受信モードをセットした後、SBICR1<SIOS>="1" を書き込むことにより受信可能となります。シリアルクロックに同期して、SI 端子より最下位ビット側からシフトレジスタへデータを取り込みます。8 ビットのデータが取り込まれるとシフトレジスタから SBIDBR に受信データが書き込まれ、受信データの読み出しを要求する INTSBI (バッファフル) 割り込み要求が発生します。受信データは、割り込みサービスプログラムにて SBIDBR から読み出します。

内部クロック動作の場合、受信データが SBIDBR から読み出されるまでシリアルクロックを停止する自動ウェイト動作を行います。

外部クロック動作の場合は、シフト動作が外部から供給されるクロックに同期します。外部クロック動作での最大転送速度は、割り込み要求の発生から受信データの読み出しまでの最大遅れ時間により決まります。

受信を終了させるには INTSBI 割り込みサービスプログラムで<SIOS>="0" を書き込むか、<SIOINH>="1" を書き込みます。<SIOS>がクリアされると、受信データが全ビット揃い、SBIDBR への書き込みが完了した時点で受信が終了します。プログラムで受信の終了の確認は、SBISR<SIOF>で行います。<SIOF>は受信の終了で"0"にされます。受信終了の確認のあと最終受信データを読み出します。<SIOINH>="1" を書き込んだ場合は、ただちに受信を打ち切り、<SIOF>は"0"になります(受信データは無効になりますので読み出す必要はありません)。

注) 転送モードを切り替えると SBIDBR の内容は保持されません。もし、転送モードの切り替えが必要な場合は、受信終了指示(<SIOS>="0" を書き込む)を行い、最終受信データを読み出したあとで切り替えてください。

		7	6	5	4	3	2	1	0	
SBICR1	←	0	1	1	1	0	X	X	X	受信モードをセットします。
SBICR1	←	1	0	1	1	0	X	X	X	受信を開始します。

INTSBI 割り込み

Reg.	←	SBIDBR	受信データを取り込みます。
------	---	--------	---------------




図 12-19 受信モード(例: 内部クロック)

12.9.2.3 8ビット送受信モード

コントロールレジスタに送受信モードをセットした後、送信データを SBIDBR に書き込みます。その後、SBICR1<SIOS>に"1"をセットすることにより送受信可能となります。最下位ビットから、シリアルクロックの立ち下がり で送信データが SOx 端子から出力され、立ち上がり で受信データが SI 端子から取り込まれます。8ビットのデータが取り込まれると、シフトレジスタから SBIDBR へ受信データが転送され、INTSBI 割り込み要求が発生します。割り込みサービスプログラムにて受信データをデータバッファレジスタから読み出し、そのあと送信データを書き込みます。SBIDBR は、送信/受信モードで兼用していますので、送信データは、必ず受信データを読み出してから書き込むようにしてください。

内部クロック動作の場合、受信データを読み出し、次の送信データを書き込むまで自動ウェイト動作を行います。

外部クロック動作の場合は、シフト動作が外部から供給されるシリアルクロックに同期するので、次のシフト動作に入る前に受信データを読み出し、次の送信データを書き込む必要があります。外部クロック動作での最大転送速度は、割り込み要求の発生から受信データを読み出し、送信データを書き込むまでの最大遅れ時間により決まります。

送信開始時、<SIOF>が"1"となってから SCK の立ち下がりエッジまでの間、前回送信したデータの最後のビットと同じ値が出力されます。

送受信を終了させるには、INTSBI 割り込みサービスプログラムで<SIOS> = "0"を書き込むか SBICR1 <SIOINH> = "1"を書き込みます。<SIOS>が"0"にクリアされると、受信データが揃い、SBIDBR への転送が完了した時点で送受信が終了します。プログラムで送受信の終了の確認は、SBISR<SIOF>で行います。<SIOF>は送受信の終了で"0"にクリアされます。<SIOINH>を"1"にセットした場合は、ただちに送受信を打ち切り、<SIOF>は"0"にされます。

注) 転送モードを切り替えると SBIDBR の内容は保持されません。もし、転送モードの切り替えが必要な場合は、送受信終了指示(<SIOS> = "0"を書き込む)を行い、最終受信データを読み出したあとで切り替えてください。




図 12-20 送受信モード(例: 内部クロック)

		7	6	5	4	3	2	1	0	
SBICR1	←	0	1	1	0	0	X	X	X	送受信モードをセットします。
SBIDBR	←	X	X	X	X	X	X	X	X	送信データを書き込みます。
SBICR1	←	1	0	1	0	0	X	X	X	送受信を開始します。

INTSBI 割り込み

Reg.	←	SBIDBR								受信データを取り込みます。
SBIDBR	←	X	X	X	X	X	X	X	X	送信データを書き込みます。

12.9.2.4 送信終了時の最終ビット保持時間

SBICR1<SIOS>="0"の状態では、送信データの最終ビットの SCK 立ち上がりに対するデータ保持時間は以下ようになります。送信モード、送受信モードとも同様です。




図 12-21 送信終了時の最終ビット保持時間

第 13 章 12 ビットアナログ/デジタルコンバータ

TMPM3U0FSDMG は、12 ビット逐次変換方式アナログ/デジタルコンバータ (AD コンバータ) を内蔵しています。PMD回路と連携してモーターの制御を支援します。

AD コンバータユニット B は 4 本のアナログ入力を持っています。

4 本の外部アナログ入力端子 (AINB9 ~ AINB12) は、入出力専用ポートと兼用です。

13.1 機能と特徴

1. PMD やタイマからのトリガ信号に同期して任意のアナログ入力を変換することができます。
2. ソフトウェア起動、常時起動において任意のアナログ入力を変換することができます。
3. AD 変換値レジスタが 12 個あります。
4. トリガ起動によるプログラム終了時に割り込みを発生できます。
5. ソフトウェア起動、常時起動によるプログラム終了時に割り込みを発生できます。
6. AD 監視機能があります。有効時に比較条件と一致した場合は割り込みを発生します。

13.2 ブロック図




図 13-1 AD コンバータブロック図

13.3 レジスタ一覧

ユニット	Base Address
ユニット B	0x4003_0200

レジスタ名(x=B)		Address(Base+)
クロック設定レジスタ	ADxCLK	0x0000
モード設定レジスタ 0	ADxMOD0	0x0004
モード設定レジスタ 1	ADxMOD1	0x0008
モード設定レジスタ 2	ADxMOD2	0x000C
監視割り込み設定レジスタ 0	ADxCMPCR0	0x0010
監視割り込み設定レジスタ 1	ADxCMPCR1	0x0014
変換結果比較レジスタ 0	ADxCMP0	0x0018
変換結果比較レジスタ 1	ADxCMP1	0x001C
変換結果格納レジスタ 0	ADxREG0	0x0020
変換結果格納レジスタ 1	ADxREG1	0x0024
変換結果格納レジスタ 2	ADxREG2	0x0028
変換結果格納レジスタ 3	ADxREG3	0x002C
変換結果格納レジスタ 4	ADxREG4	0x0030
変換結果格納レジスタ 5	ADxREG5	0x0034
変換結果格納レジスタ 6	ADxREG6	0x0038
変換結果格納レジスタ 7	ADxREG7	0x003C
変換結果格納レジスタ 8	ADxREG8	0x0040
変換結果格納レジスタ 9	ADxREG9	0x0044
変換結果格納レジスタ 10	ADxREG10	0x0048
変換結果格納レジスタ 11	ADxREG11	0x004C
-	Reserved	0x0050
-	Reserved	0x0054
-	Reserved	0x0058
-	Reserved	0x005C
-	Reserved	0x0060
-	Reserved	0x0064
PMD トリガ用プログラム番号選択レジスタ 6	ADxPSEL6	0x0068
PMD トリガ用プログラム番号選択レジスタ 7	ADxPSEL7	0x006C
PMD トリガ用プログラム番号選択レジスタ 8	ADxPSEL8	0x0070
PMD トリガ用プログラム番号選択レジスタ 9	ADxPSEL9	0x0074
PMD トリガ用プログラム番号選択レジスタ 10	ADxPSEL10	0x0078
PMD トリガ用プログラム番号選択レジスタ 11	ADxPSEL11	0x007C
PMD トリガ用割り込み選択レジスタ 0	ADxPINTS0	0x0080
PMD トリガ用割り込み選択レジスタ 1	ADxPINTS1	0x0084
PMD トリガ用割り込み選択レジスタ 2	ADxPINTS2	0x0088
PMD トリガ用割り込み選択レジスタ 3	ADxPINTS3	0x008C
PMD トリガ用割り込み選択レジスタ 4	ADxPINTS4	0x0090
PMD トリガ用割り込み選択レジスタ 5	ADxPINTS5	0x0094
PMD トリガ用プログラム選択レジスタ 0	ADxPSET0	0x0098
PMD トリガ用プログラム選択レジスタ 1	ADxPSET1	0x009C
PMD トリガ用プログラム選択レジスタ 2	ADxPSET2	0x00A0
PMD トリガ用プログラム選択レジスタ 3	ADxPSET3	0x00A4

レジスタ名(x=B)		Address(Base+)
PMD トリガ用プログラム選択レジスタ 4	ADxPSET4	0x00A8
PMD トリガ用プログラム選択レジスタ 5	ADxPSET5	0x00AC
タイマトリガ用プログラムレジスタ 0~3	ADxTSET03	0x00B0
タイマトリガ用プログラムレジスタ 4~7	ADxTSET47	0x00B4
タイマトリガ用プログラムレジスタ 8~11	ADxTSET811	0x00B8
ソフトウェア トリガ用プログラムレジスタ 0~3	ADxSSET03	0x00BC
ソフトウェア トリガ用プログラムレジスタ 4~7	ADxSSET47	0x00C0
ソフトウェア トリガ用プログラムレジスタ 8~11	ADxSSET811	0x00C4
常時変換用プログラムレジスタ 0~3	ADxASET03	0x00C8
常時変換用プログラムレジスタ 4~7	ADxASET47	0x00CC
常時変換用プログラムレジスタ 8~11	ADxASET811	0x00D0
モード設定レジスタ 3	ADxMOD3	0x00D4

注) "Reserved"表記のアドレスにはアクセスしないでください。


13.4 レジスタ詳細

AD 変換は AD コンバータクロック設定レジスタによって選択されたクロックで実行されます。

13.4.1 ADxCLK (変換クロック設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	TSH				ADCLK		
リセット後	0	1	0	0	1	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-3	TSH[3:0]	R/W	"1001"をライトしてください。
2-0	ADCLK[2:0]	R/W	AD 変換クロック(SCLK)選択 000: fc (注 1) 001: fc/2 010: fc/4 011: fc/8 1xx: fc/16



注 1) SCLK は最大 40MHz です。

注 2) AD 変換は上記レジスタで選択されたクロックで実行されますが、保証精度を満足する様に変換クロックを選択する必要があります。

注 3) AD 変換中に、AD 変換クロック設定を変更しないで下さい。

13.4.2 ADxMOD0 (モード設定レジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	DACON	ADSS
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	DACON	R/W	DAC 制御 0: OFF 1: ON AD コンバータを使用する時には必ず<DACON>を"1"にセットしてください。
0	ADSS	W	ソフトウェア変換スタート 0: Don't care 1: 変換開始 ADxMOD1<ADEN>を"1"にセットして変換を許可し、<ADSS>を"1"にセットすると AD 変換を開始します。また、PMD トリガ、タイマ割り込み入力でも AD 変換を開始します。PMD トリガのタイミング設定、タイマ割り込みの設定はそれぞれ PMD、タイマの説明をご参照ください。

13.4.3 ADxMOD1 (モード設定レジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADEN	-	-	-	-	-	-	ADAS
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	ADEN	R/W	AD 変換許可/禁止 0: 禁止 1: 許可 <ADEN>のセットで AD を変換許可します。この状態の時に<ADAS>の常時 AD 変換許可のセットで AD 変換を開始します。
6-1	-	R	リードすると"0"が読めます。
0	ADAS	R/W	常時 AD 変換許可 0: 変換禁止 1: 変換許可

13.4.4 ADxMOD2 (モード設定レジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	ADSFN	ADBFN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	ADSFN	R	ソフトウェア変換フラグ 0: 終了 1: ソフト変換中
0	ADBFN	R	AD 変換 BUSY フラグ 0: 変換停止 1: 変換中 <ADBFN>は AD 変換 Busy フラグで、ソフトウェア変換が開始されると、"1"にセットされ、変換が終了するとフラグが"0"にクリアされます。

13.4.5 ADxMOD3 (モード設定レジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	RCUT
リセット後	0	0	0	0	0	1	0	1
	7	6	5	4	3	2	1	0
bit symbol	-	-	PMODE			-	-	-
リセット後	0	1	1	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-11	-	R/W	"0"をライトしてください。
10	-	R/W	"1"をライトしてください。
9	-	R/W	"0"をライトしてください。
8	RCUT	R/W	ADC 動作制御 2 0: 動作 1: 停止 ADC 使用時は"0"を書いてください。ADC 停止時"1"に設定する事で消費電流を削減できます。
7	-	R/W	"0"をライトしてください。
6	-	R/W	"1"をライトしてください。
5-3	PMODE[2:0]	R/W	"100"をライトしてください。
2-0	-	R/W	"0"をライトしてください。

注) ADxMOD3<PMODE[2:0]>は必ず"100"に設定してください。その他の bit は初期値の値を変更しないでください。

13.4.6 ADxCMPCR0(監視割り込み設定レジスタ 0)

判定が確定すると割り込み(INTADxCpN)を発生します。(x=B,n=A; A:監視 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	CMPCNT0			
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CMP0EN	-	-	ADBIG0	REGS0			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能												
31-12	-	R	リードすると"0"が読めます。												
11-8	CMPCNT0[3:0]	R/W	判定確定するまでの比較回数を設定 0: 毎回有効 1: 2回以上有効 . . 15: 16回以上有効 AD変換結果とADxCMP0に設定した値との比較の許可禁止と比較する値の格納されたレジスタを選択します。												
7	CMP0EN	R/W	AD監視機能 0: 禁止 1: 許可												
6-5	-	R	リードすると"0"が読めます。												
4	ADBIG0	R/W	大小判定設定 0: 比較 REG より大 1: 比較 REG より小												
3-0	REGS0[3:0]	R/W	比較するAD変換結果格納レジスタ <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td>0000: ADxREG0</td> <td>0100: ADxREG4</td> <td>1000: ADxREG8</td> </tr> <tr> <td>0001: ADxREG1</td> <td>0101: ADxREG5</td> <td>1001: ADxREG9</td> </tr> <tr> <td>0010: ADxREG2</td> <td>0110: ADxREG6</td> <td>1010: ADxREG10</td> </tr> <tr> <td>0011: ADxREG3</td> <td>0111: ADxREG7</td> <td>1011: ADxREG11</td> </tr> </table>	0000: ADxREG0	0100: ADxREG4	1000: ADxREG8	0001: ADxREG1	0101: ADxREG5	1001: ADxREG9	0010: ADxREG2	0110: ADxREG6	1010: ADxREG10	0011: ADxREG3	0111: ADxREG7	1011: ADxREG11
0000: ADxREG0	0100: ADxREG4	1000: ADxREG8													
0001: ADxREG1	0101: ADxREG5	1001: ADxREG9													
0010: ADxREG2	0110: ADxREG6	1010: ADxREG10													
0011: ADxREG3	0111: ADxREG7	1011: ADxREG11													

13.4.7 ADxCMP1(監視割り込み設定レジスタ 1)

判定が確定すると割り込み(INTADxCpN)を発生します。(x=B,n=B; B:監視 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	CMPCNT1			
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CMP1EN	-	-	ADBIG1	REGS1			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能												
31-12	-	R	リードすると"0"が読めます。												
11-8	CMPCNT1[3:0]	R/W	判定確定するまでの比較回数を設定 0: 毎回有効 1: 2 回以上有効 . . 15: 16 回以上有効 AD 変換結果と ADxCMP1 に設定した値との比較の許可禁止と比較する値の格納されたレジスタを選択します。												
7	CMP1EN	R/W	A/D 監視機能 0: 禁止 1: 許可												
6-5	-	R	リードすると"0"が読めます。												
4	ADBIG1	R/W	大小判定設定 0: 比較 REG より大 1: 比較 REG より小												
3-0	REGS1[3:0]	R/W	比較する AD 変換結果格納レジスタ <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td>0000: ADxREG0</td> <td>0100: ADxREG4</td> <td>1000: ADxREG8</td> </tr> <tr> <td>0001: ADxREG1</td> <td>0101: ADxREG5</td> <td>1001: ADxREG9</td> </tr> <tr> <td>0010: ADxREG2</td> <td>0110: ADxREG6</td> <td>1010: ADxREG10</td> </tr> <tr> <td>0011: ADxREG3</td> <td>0111: ADxREG7</td> <td>1011: ADxREG11</td> </tr> </table>	0000: ADxREG0	0100: ADxREG4	1000: ADxREG8	0001: ADxREG1	0101: ADxREG5	1001: ADxREG9	0010: ADxREG2	0110: ADxREG6	1010: ADxREG10	0011: ADxREG3	0111: ADxREG7	1011: ADxREG11
0000: ADxREG0	0100: ADxREG4	1000: ADxREG8													
0001: ADxREG1	0101: ADxREG5	1001: ADxREG9													
0010: ADxREG2	0110: ADxREG6	1010: ADxREG10													
0011: ADxREG3	0111: ADxREG7	1011: ADxREG11													

13.4.8 ADxCMP0(変換結果比較レジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	AD0CMP							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	AD0CMP				-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-4	AD0CMP[11:0]	R/W	AD 変換結果比較値格納 AD 変換結果と比較する値を設定します。
3-0	-	R	リードすると"0"が読めます。

13.4.9 ADxCMP1(変換結果比較レジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	AD1CMP							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	AD1CMP				-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-4	AD1CMP[11:0]	R/W	AD 変換結果比較値格納 AD 変換結果と比較する値を設定します。
3-0	-	R	リードすると"0"が読めます。

13.4.10 ADxREG0(変換結果格納レジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR00							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR00				-	-	OVR0	ADR0RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR00[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR0	R	Over Run フラグ 0: 発生なし 1: 発生あり ADxREG0 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG0 レジスタをリードすると"0"にクリアされます。
0	ADR0RF	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG0 レジスタをリードすると"0"にクリアされます。

13.4.11 ADxREG1(変換結果格納レジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR10							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR10				-	-	OVR1	ADR1RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR10[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR1	R	Over Run フラグ 0 : 発生なし 1 : 発生あり ADxREG1 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG1 レジスタをリードすると"0"にクリアされます。
0	ADR1RF	R	AD 変換結果格納フラグ 0 : 変換結果なし 1 : 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG1 レジスタをリードすると"0"にクリアされます。

13.4.12 ADxREG2(変換結果格納レジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR20							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR20				-	-	OVR2	ADR2RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR20[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR2	R	Over Run フラグ 0: 発生なし 1: 発生あり ADxREG2 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG2 レジスタをリードすると"0"にクリアされます。
0	ADR2RF	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG2 レジスタをリードすると"0"にクリアされます。

13.4.13 ADxREG3(変換結果格納レジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR30							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR30				-	-	OVR3	ADR3RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR30[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR3	R	Over Run フラグ 0 : 発生なし 1 : 発生あり ADxREG3 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG3 レジスタをリードすると"0"にクリアされます。
0	ADR3RF	R	AD 変換結果格納フラグ 0 : 変換結果なし 1 : 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG3 レジスタをリードすると"0"にクリアされます。

13.4.14 ADxREG4(変換結果格納レジスタ 4)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR40							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR40				-	-	OVR4	ADR4RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR40[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR4	R	Over Run フラグ 0: 発生なし 1: 発生あり ADxREG4 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG4 レジスタをリードすると"0"にクリアされます。
0	ADR4RF	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG4 レジスタをリードすると"0"にクリアされます。

13.4.15 ADxREG5(変換結果格納レジスタ 5)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR50							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR50				-	-	OVR5	ADR5RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR50[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR5	R	Over Run フラグ 0: 発生なし 1: 発生あり ADxREG5 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG5 レジスタをリードすると"0"にクリアされます。
0	ADR5RF	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG5 レジスタをリードすると"0"にクリアされます。

13.4.16 ADxREG6(変換結果格納レジスタ 6)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR60							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR60				-	-	OVR6	ADR6RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR60[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR6	R	Over Run フラグ 0: 発生なし 1: 発生あり ADxREG6 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG6 レジスタをリードすると"0"にクリアされます。
0	ADR6RF	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG6 レジスタをリードすると"0"にクリアされます。

13.4.17 ADxREG7(変換結果格納レジスタ 7)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR70							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR70				-	-	OVR7	ADR7RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR70[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR7	R	Over Run フラグ 0 : 発生なし 1 : 発生あり ADxREG7 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG7 レジスタをリードすると"0"にクリアされます。
0	ADR7RF	R	AD 変換結果格納フラグ 0 : 変換結果なし 1 : 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG7 レジスタをリードすると"0"にクリアされます。

13.4.18 ADxREG8(変換結果格納レジスタ 8)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR80							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR80				-	-	OVR8	ADR8RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR80[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR8	R	Over Run フラグ 0: 発生なし 1: 発生あり ADxREG8 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG8 レジスタをリードすると"0"にクリアされます。
0	ADR8RF	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG8 レジスタをリードすると"0"にクリアされます。

13.4.19 ADxREG9(変換結果格納レジスタ 9)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR90							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR90				-	-	OVR9	ADR9RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR90[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR9	R	Over Run フラグ 0 : 発生なし 1 : 発生あり ADxREG9 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG9 レジスタをリードすると"0"にクリアされます。
0	ADR9RF	R	AD 変換結果格納フラグ 0 : 変換結果なし 1 : 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG9 レジスタをリードすると"0"にクリアされます。

13.4.20 ADxREG10(変換結果格納レジスタ 10)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR100							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR100				-	-	OVR10	ADR10RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR100[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR10	R	Over Run フラグ 0: 発生なし 1: 発生あり ADxREG10 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG10 レジスタをリードすると"0"にクリアされます。
0	ADR10RF	R	AD 変換結果格納フラグ 0: 変換結果なし 1: 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG10 レジスタをリードすると"0"にクリアされます。

13.4.21 ADxREG11(変換結果格納レジスタ 11)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR110							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR110				-	-	OVR11	ADR11RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-4	ADR110[11:0]	R	AD 変換結果値格納
3-2	-	R	リードすると"0"が読めます
1	OVR11	R	Over Run フラグ 0 : 発生なし 1 : 発生あり ADxREG11 レジスタを読み出す前に AD 変換結果が上書きされると"1"にセットされます。このフラグは ADxREG11 レジスタをリードすると"0"にクリアされます。
0	ADR11RF	R	AD 変換結果格納フラグ 0 : 変換結果なし 1 : 変換結果あり AD 変換値が格納されると"1"にセットされます。このフラグは ADxREG11 レジスタをリードすると"0"にクリアされます。

13.4.22 PMD トリガ用プログラムレジスタ

本 AD コンバータは PMD 回路が発生するトリガ信号によって AD 変換を開始することができます。

PMD トリガ用プログラムレジスタは PMD が発生する 6 種類のトリガによって起動するプログラム番号の設定、プログラム終了時に発生する割り込みの制御、AD 変換の AIN の設定などを行います。

PMD トリガ用プログラムレジスタは 3 種類のレジスタから構成されます。

(x=B : AD コンバータユニット)

- PMD トリガ用プログラム番号選択レジスタ(ADxPSEL6~ADxPSEL11)

PMD からの 6 本のトリガ信号(PMD1TRG0~5)に対して、それぞれ起動するプログラム番号(0~5)を選択するレジスタです。

ADxPSEL6~ADxPSEL11 が PMD1TRG0~5 に対応しています。

- PMD トリガ用割り込み選択レジスタ(ADxPINTS0~ADxPINTS5)

それぞれのプログラム番号ごとにプログラム終了時に発生させる割り込みの有無や種類(INTADxPDB)を選択するレジスタです。

ADxPINTS0 がプログラム 0 に対応しており、ADxPINT5(プログラム 5)まであります。

- PMD トリガ用プログラム選択レジスタ(ADxPSET0~ADxPSET5)

プログラム番号(0~5)に対して、AD 変換する AIN 番号を設定します。プログラム番号 1 つに対して PMD トリガ用プログラム選択レジスタは 4 組あり、変換結果は、それぞれ変換結果格納レジスタ 0~3(ADxREG0~3)に格納されます。




図 13-2 PMD トリガ用プログラムレジスタ

13.4.22.1 ADxPSEL6 ~ ADxPSEL11(PMD トリガ用プログラム番号選択レジスタ 6 ~ 11)

ADxPSEL6 : PMD トリガ用プログラム番号選択レジスタ 6

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PENS6	-	-	-	-	PMDS6		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PENS6	R/W	PMD1TRG0 トリガ制御 0:ディセーブル 1:イネーブル
6-3	-	R	リードすると"0"が読めます。
2-0	PMDS6[2:0]	R/W	プログラム番号選択(表 13-1 参照)

ADxPSEL7 : PMD トリガ用プログラム番号選択レジスタ 7

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PENS7	-	-	-	-	PMDS7		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PENS7	R/W	PMD1TRG1 トリガ制御 0:ディセーブル 1:イネーブル
6-3	-	R	リードすると"0"が読めます。
2-0	PMDS7[2:0]	R/W	プログラム番号選択(表 13-1 参照)

ADxPSEL8 : PMD トリガ用プログラム番号選択レジスタ 8

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PENS8	-	-	-	-	PMDS8		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PENS8	R/W	PMD1TRG2 トリガ制御 0:ディセーブル 1:イネーブル
6-3	-	R	リードすると"0"が読めます。
2-0	PMDS8[2:0]	R/W	プログラム番号選択(表 13-1 参照)

ADxPSEL9 : PMD トリガ用プログラム番号選択レジスタ 9

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PENS9	-	-	-	-	PMDS9		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PENS9	R/W	PMD1TRG3 トリガ制御 0:ディセーブル 1:イネーブル
6-3	-	R	リードすると"0"が読めます。
2-0	PMDS9[2:0]	R/W	プログラム番号選択(表 13-1 参照)

ADxPSEL10 : PMD トリガ用プログラム番号選択レジスタ 10

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PENS10	-	-	-	-	PMDS10		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PENS10	R/W	PMD1TRG4 トリガ制御 0:ディセーブル 1:イネーブル
6-3	-	R	リードすると"0"が読めます。
2-0	PMDS10[2:0]	R/W	プログラム番号選択(表 13-1 参照)

ADxPSEL11 : PMD トリガ用プログラム番号選択レジスタ 11

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PENS11	-	-	-	-	PMDS11		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PENS11	R/W	PMD1TRG5 トリガ制御 0:ディセーブル 1:イネーブル
6-3	-	R	リードすると"0"が読めます。
2-0	PMDS11[2:0]	R/W	プログラム番号選択(表 13-1 参照)

表 13-1 プログラム番号選択

<PMDS6[2:0]>~ <PMDS11[2:0]>	
000	プログラム 0
001	プログラム 1
010	プログラム 2
011	プログラム 3
100	プログラム 4
101	プログラム 5
110	reserved
111	reserved

13.4.22.2 ADxPINTS0 ~ 5(PMD トリガ用割り込み選択レジスタ 0 ~ 5)

ADxPINTS0 : PMD トリガ用割り込み選択レジスタ 0

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	INTSEL0	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	INTSEL0[1:0]	R/W	割り込み選択 00:割り込み出力なし 01:Reserved 10:INTADxPDB 11: 割り込み出力なし プログラム 0 に対して、起動する割り込みを選択します。

ADxPINTS1 : PMD トリガ用割り込み選択レジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	INTSEL1	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	INTSEL1[1:0]	R/W	割り込み選択 00:割り込み出力なし 01:Reserved 10:INTADxPDB 11: 割り込み出力なし プログラム 1 に対して、起動する割り込みを選択します。

ADxPINTS2 : PMD トリガ用割り込み選択レジスタ 2

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	INTSEL2	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	INTSEL2[1:0]	R/W	割り込み選択 00:割り込み出力なし 01:Reserved 10:INTADxPDB 11: 割り込み出力なし プログラム 2 に対して、起動する割り込みを選択します。

ADxPINTS3 : PMD トリガ用割り込み選択レジスタ 3

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	INTSEL3	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	INTSEL3[1:0]	R/W	割り込み選択 00:割り込み出力なし 01:Reserved 10:INTADxPDB 11: 割り込み出力なし プログラム 3 に対して、起動する割り込みを選択します。

ADxPINTS4 : PMD トリガ用割り込み選択レジスタ 4

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	INTSEL4	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	INTSEL4[1:0]	R/W	割り込み選択 00:割り込み出力なし 01:Reserved 10:INTADxPDB 11: 割り込み出力なし プログラム 4 に対して、起動する割り込みを選択します。

ADxPINTS5 : PMD トリガ用割り込み選択レジスタ 5

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	INTSEL5	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	INTSEL5[1:0]	R/W	割り込み選択 00:割り込み出力なし 01:Reserved 10:INTADxPDB 11: 割り込み出力なし プログラム 5 に対して、起動する割り込みを選択します。

13.4.22.3 ADxPSET0 ~ 5(PMD トリガ用プログラム選択レジスタ 0 ~ 5)

各 ADxPSETn (n=0 ~ 5: プログラム番号) は、AD 変換入力端子の選択をする<AINSPnm [4:0]>と<ENSPnm>を 1 組とした 4 つのセットで構成されます。(m=0 ~ 3) (x = B: AD コンバータユニット)

<ENSPnm>を"1"にセットすると<AINSPnm[4:0]>の AIN 選択で設定された条件で AD 変換を開始し変換結果レジスタへ格納されます。

ADxREGm ADxPSETn	m=0	m=1	m=2	m=3
n=0	<ENSP00> <AINSP00>	<ENSP01> <AINSP01>	<ENSP02> <AINSP02>	<ENSP03> <AINSP03>
n=1	<ENSP10> <AINSP10>	<ENSP11> <AINSP11>	<ENSP12> <AINSP12>	<ENSP13> <AINSP13>
n=2	<ENSP20> <AINSP20>	<ENSP21> <AINSP21>	<ENSP22> <AINSP22>	<ENSP23> <AINSP23>
n=3	<ENSP30> <AINSP30>	<ENSP31> <AINSP31>	<ENSP32> <AINSP32>	<ENSP33> <AINSP33>
n=4	<ENSP40> <AINSP40>	<ENSP41> <AINSP41>	<ENSP42> <AINSP42>	<ENSP43> <AINSP43>
n=5	<ENSP50> <AINSP50>	<ENSP51> <AINSP51>	<ENSP52> <AINSP52>	<ENSP53> <AINSP53>

表 13-2 AD 変換入力端子の選択

<AINSP00 [4:0]> ~ <AINSP53 [4:0]>	AD コンバータ ユニット B
0_0000	:Reserved
0_0001	:Reserved
0_0010	:Reserved
0_0011	:Reserved
0_0100	:Reserved
0_0101	:Reserved
0_0110	:Reserved
0_0111	:Reserved
0_1000	:Reserved
0_1001	:AINB9
0_1010	:AINB10
0_1011	:AINB11
0_1100	:AINB12
0_1101	:Reserved
0_1110	:Reserved
0_1111	:Reserved
1_0000	:Reserved
1_0001 ~ 1_1111	:Reserved

ADxPSET0 : PMD トリガ用プログラム選択レジスタ 0

	31	30	29	28	27	26	25	24
bit symbol	ENSP03	-	-	AINSP03				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSP02	-	-	AINSP02				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSP01	-	-	AINSP01				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSP00	-	-	AINSP00				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSP03	R/W	ADxREG3 イネーブル 0:禁止 1:許可
30-29	-	R/W	"00"を書いてください。
28-24	AINSP03[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
23	ENSP02	R/W	ADxREG2 イネーブル 0:禁止 1:許可
22-21	-	R/W	"00"を書いてください。
20-16	AINSP02[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
15	ENSP01	R/W	ADxREG1 イネーブル 0:禁止 1:許可
14-13	-	R/W	"00"を書いてください。
12-8	AINSP01[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
7	ENSP00	R/W	ADxREG0 イネーブル 0:禁止 1:許可
6-5	-	R/W	"00"を書いてください。
4-0	AINSP00[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照

ADxPSET1 : PMD トリガ用プログラム選択レジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	ENSP13	-	-	AINSP13				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSP12	-	-	AINSP12				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSP11	-	-	AINSP11				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSP10	-	-	AINSP10				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSP13	R/W	ADxREG3 イネーブル 0:禁止 1:許可
30-29	-	R/W	"00"を書いてください。
28-24	AINSP13[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
23	ENSP12	R/W	ADxREG2 イネーブル 0:禁止 1:許可
22-21	-	R/W	"00"を書いてください。
20-16	AINSP12[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
15	ENSP11	R/W	ADxREG1 イネーブル 0:禁止 1:許可
14-13	-	R/W	"00"を書いてください。
12-8	AINSP11[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
7	ENSP10	R/W	ADxREG0 イネーブル 0:禁止 1:許可
6-5	-	R/W	"00"を書いてください。
4-0	AINSP10[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照

ADxPSET2 : PMD トリガ用プログラム選択レジスタ 2

	31	30	29	28	27	26	25	24
bit symbol	ENSP23	-	-	AINSP23				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSP22	-	-	AINSP22				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSP21	-	-	AINSP21				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSP20	-	-	AINSP20				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSP23	R/W	ADxREG3 イネーブル 0:禁止 1:許可
30-29	-	R/W	"00"を書いてください。
28-24	AINSP23[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
23	ENSP22	R/W	ADxREG2 イネーブル 0:禁止 1:許可
22-21	-	R/W	"00"を書いてください。
20-16	AINSP22[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
15	ENSP21	R/W	ADxREG1 イネーブル 0:禁止 1:許可
14-13	-	R/W	"00"を書いてください。
12-8	AINSP21[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
7	ENSP20	R/W	ADxREG0 イネーブル 0:禁止 1:許可
6-5	-	R/W	"00"を書いてください。
4-0	AINSP20[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照

ADxPSET3 : PMD トリガ用プログラム選択レジスタ 3

	31	30	29	28	27	26	25	24
bit symbol	ENSP33	-	-	AINSP33				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSP32	-	-	AINSP32				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSP31	-	-	AINSP31				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSP30	-	-	AINSP30				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSP33	R/W	ADxREG3 イネーブル 0:禁止 1:許可
30-29	-	R/W	"00"を書いてください。
28-24	AINSP33[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
23	ENSP32	R/W	ADxREG2 イネーブル 0:禁止 1:許可
22-21	-	R/W	"00"を書いてください。
20-16	AINSP32[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
15	ENSP31	R/W	ADxREG1 イネーブル 0:禁止 1:許可
14-13	-	R/W	"00"を書いてください。
12-8	AINSP31[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
7	ENSP30	R/W	ADxREG0 イネーブル 0:禁止 1:許可
6-5	-	R/W	"00"を書いてください。
4-0	AINSP30[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照

ADxPSET4 : PMD トリガ用プログラム選択レジスタ 4

	31	30	29	28	27	26	25	24
bit symbol	ENSP43	-	-	AINSP43				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSP42	-	-	AINSP42				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSP41	-	-	AINSP41				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSP40	-	-	AINSP40				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSP43	R/W	ADxREG3 イネーブル 0:禁止 1:許可
30-29	-	R/W	"00"を書いてください。
28-24	AINSP43[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
23	ENSP42	R/W	ADxREG2 イネーブル 0:禁止 1:許可
22-21	-	R/W	"00"を書いてください。
20-16	AINSP42[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
15	ENSP41	R/W	ADxREG1 イネーブル 0:禁止 1:許可
14-13	-	R/W	"00"を書いてください。
12-8	AINSP41[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
7	ENSP40	R/W	ADxREG0 イネーブル 0:禁止 1:許可
6-5	-	R/W	"00"を書いてください。
4-0	AINSP40[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照

ADxPSET5 : PMD トリガ用プログラム選択レジスタ 5

	31	30	29	28	27	26	25	24
bit symbol	ENSP53	-	-	AINSP53				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSP52	-	-	AINSP52				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSP51	-	-	AINSP51				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSP50	-	-	AINSP50				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSP53	R/W	ADxREG3 イネーブル 0:禁止 1:許可
30-29	-	R/W	"00"を書いてください。
28-24	AINSP53[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
23	ENSP52	R/W	ADxREG2 イネーブル 0:禁止 1:許可
22-21	-	R/W	"00"を書いてください。
20-16	AINSP52[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
15	ENSP51	R/W	ADxREG1 イネーブル 0:禁止 1:許可
14-13	-	R/W	"00"を書いてください。
12-8	AINSP51[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照
7	ENSP50	R/W	ADxREG0 イネーブル 0:禁止 1:許可
6-5	-	R/W	"00"を書いてください。
4-0	AINSP50[4:0]	R/W	AIN 選択 「表 13-2 AD 変換入力端子の選択」を参照

13.4.23 ADxTSET03 / ADxTSET47 / ADxTSET811(タイマトリガ用プログラムレジスタ)

本 AD コンバータはタイマ 5(TMRB5)の INTTB51 が発生するトリガ信号によって AD 変換を開始する事ができます。タイマトリガ用プログラムレジスタは 12 個の設定レジスタから構成されます。<ENSTm>を 1 にセットすると ADxTSETm をイネーブルにします。<AINSTm [4:0]>は AIN を選択します。設定レジスタの番号は変換結果レジスタ番号(m=0~11)にそれぞれ対応しています。ADxTSET0 は変換結果レジスタ 0 に対応し、ADxTSET11(変換値レジスタ 11)まで全部で 12 個あります。タイマトリガによる AD 変換が終了すると割り込み(INTADxTMR)が発生します。(x=B : AD コンバータユニット)

表 13-3 AD 変換入力端子の選択

<AINST0 [4:0]> ~ <AINST11 [4:0]>	AD コンバータ ユニット B
0_0000	:Reserved
0_0001	:Reserved
0_0010	:Reserved
0_0011	:Reserved
0_0100	:Reserved
0_0101	:Reserved
0_0110	:Reserved
0_0111	:Reserved
0_1000	:Reserved
0_1001	:AINB9
0_1010	:AINB10
0_1011	:AINB11
0_1100	:AINB12
0_1101	:Reserved
0_1110	:Reserved
0_1111	:Reserved
1_0000	:Reserved
1_0001 ~ 1_1111	:Reserved

ADxTSET03 : タイマトリガ用プログラムレジスタ 03

	31	30	29	28	27	26	25	24
bit symbol	ENST3	-	-	AINST3				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENST2	-	-	AINST2				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENST1	-	-	AINST1				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENST0	-	-	AINST0				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENST3	R/W	ADxREG3 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINST3[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
23	ENST2	R/W	ADxREG2 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINST2[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
15	ENST1	R/W	ADxREG1 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINST1[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
7	ENST0	R/W	ADxREG0 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINST0[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照

ADxTSET47 : タイマトリガ用プログラムレジスタ 47

	31	30	29	28	27	26	25	24
bit symbol	ENST7	-	-	AINST7				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENST6	-	-	AINST6				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENST5	-	-	AINST5				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENST4	-	-	AINST4				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENST7	R/W	ADxREG7 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINST7[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
23	ENST6	R/W	ADxREG6 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINST6[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
15	ENST5	R/W	ADxREG5 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINST5[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
7	ENST4	R/W	ADxREG4 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINST4[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照

ADxTSET811 : タイマトリガ用プログラムレジスタ 811

	31	30	29	28	27	26	25	24
bit symbol	ENST11	-	-	AINST11				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENST10	-	-	AINST10				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENST9	-	-	AINST9				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENST8	-	-	AINST8				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENST11	R/W	ADxREG11 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINST11[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
23	ENST10	R/W	ADxREG10 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINST10[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
15	ENST9	R/W	ADxREG9 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINST9[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照
7	ENST8	R/W	ADxREG8 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINST8[4:0]	R/W	AIN 選択 「表 13-3 AD 変換入力端子の選択」を参照

13.4.24 ADxSSET03 / ADxSSET47 / ADxSSET811(ソフトウェアトリガ用プログラムレジスタ)

本 AD コンバータはソフトウェアによって AD 変換を開始する事ができます。ソフトウェアトリガ用のプログラムレジスタは 12 個の設定レジスタから構成されます。<ENSSm>を 1 にセットすると ADxSSETm をイネーブルにします。<AINSSm 4:0>は AIN を選択します。プログラム設定レジスタの番号(m=0 ~ 11)は変換結果レジスタ番号にそれぞれ対応しており、レジスタは全部で 12 個あります。ソフトウェアトリガによる AD 変換が終了すると割り込み(INTADxSFT)を発生します。(x = B : AD コンバータユニット)

表 13-4 AD 変換入力端子の選択

<AINSS0 [4:0]> ~ <AINSS11 [4:0]>	AD コンバータ ユニット B
0_0000	:Reserved
0_0001	:Reserved
0_0010	:Reserved
0_0011	:Reserved
0_0100	:Reserved
0_0101	:Reserved
0_0110	:Reserved
0_0111	:Reserved
0_1000	:Reserved
0_1001	:AINB9
0_1010	:AINB10
0_1011	:AINB11
0_1100	:AINB12
0_1101	:Reserved
0_1110	:Reserved
0_1111	:Reserved
1_0000	:Reserved
1_0001 ~ 1_1111	:Reserved

ADxSSET03 : ソフトウェアトリガ用プログラムレジスタ 03

	31	30	29	28	27	26	25	24
bit symbol	ENSS3	-	-	AINSS3				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSS2	-	-	AINSS2				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSS1	-	-	AINSS1				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSS0	-	-	AINSS0				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSS3	R/W	ADxREG3 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINSS3[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
23	ENSS2	R/W	ADxREG2 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINSS2[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
15	ENSS1	R/W	ADxREG1 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINSS1[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
7	ENSS0	R/W	ADxREG0 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINSS0[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照

ADxSSET47 : ソフトウェアトリガ用プログラムレジスタ 47

	31	30	29	28	27	26	25	24
bit symbol	ENSS7	-	-	AINSS7				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSS6	-	-	AINSS6				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSS5	-	-	AINSS5				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSS4	-	-	AINSS4				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSS7	R/W	ADxREG7 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINSS7[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
23	ENSS6	R/W	ADxREG6 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINSS6[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
15	ENSS5	R/W	ADxREG5 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINSS5[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
7	ENSS4	R/W	ADxREG4 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINSS4[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照

ADxSSET811: ソフトウェアトリガ用プログラムレジスタ 811

	31	30	29	28	27	26	25	24
bit symbol	ENSS11	-	-	AINSS11				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSS10	-	-	AINSS10				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSS9	-	-	AINSS9				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSS8	-	-	AINSS8				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSS11	R/W	ADxREG11 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINSS11[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
23	ENSS10	R/W	ADxREG10 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINSS10[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
15	ENSS9	R/W	ADxREG9 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINSS9[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照
7	ENSS8	R/W	ADxREG8 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINSS8[4:0]	R/W	AIN 選択 「表 13-4 AD 変換入力端子の選択」を参照

13.4.25 ADxASET03 / ADxASET47 / ADxASET811(常時変換用プログラムレジスタ)

本 AD コンバータは常時変換状態に設定する事が出来ます。常時変換用のプログラムレジスタは 12 個の設定レジスタから構成されます。設定レジスタの番号は変換結果レジスタ番号(m=0~11)にそれぞれ対応しています。常時変換用プログラムレジスタの<ENSA_m>を 1 にセットすると ADxPSET_m をイネーブルにします。<AINSA_m [4:0]>は AIN を選択します。レジスタは全部で 12 個あります。(x = B : AD コンバータユニット)

表 13-5 AD 変換入力端子の選択

<AINSA0[4:0]> ~ <AINSA11[4:0]>	AD コンバータ ユニット B
0_0000	:Reserved
0_0001	:Reserved
0_0010	:Reserved
0_0011	:Reserved
0_0100	:Reserved
0_0101	:Reserved
0_0110	:Reserved
0_0111	:Reserved
0_1000	:Reserved
0_1001	:AINB9
0_1010	:AINB10
0_1011	:AINB11
0_1100	:AINB12
0_1101	:Reserved
0_1110	:Reserved
0_1111	:Reserved
1_0000	:Reserved
1_0001 ~ 1_1111	:Reserved

ADxASET03 : 常時トリガ用プログラムレジスタ 03

	31	30	29	28	27	26	25	24
bit symbol	ENSA3	-	-	AINSA3				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSA2	-	-	AINSA2				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSA1	-	-	AINSA1				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSA0	-	-	AINSA0				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSA3	R/W	ADxREG3 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINSA3[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
23	ENSA2	R/W	ADxREG2 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINSA2[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
15	ENSA1	R/W	ADxREG1 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINSA1[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
7	ENSA0	R/W	ADxREG0 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINSA0[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照

ADxASET47 : 常時変換用プログラムレジスタ 47

	31	30	29	28	27	26	25	24
bit symbol	ENSA7	-	-	AINSA7				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSA6	-	-	AINSA6				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSA5	-	-	AINSA5				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSA4	-	-	AINSA4				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSA7	R/W	ADxREG7 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINSA7[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
23	ENSA6	R/W	ADxREG6 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINSA6[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
15	ENSA5	R/W	ADxREG5 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINSA5[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
7	ENSA4	R/W	ADxREG4 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINSA4[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照

ADxASET811 : 常時変換用プログラムレジスタ 811

	31	30	29	28	27	26	25	24
bit symbol	ENSA11	-	-	AINSA11				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	ENSA10	-	-	AINSA10				
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENSA9	-	-	AINSA9				
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ENSA8	-	-	AINSA8				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	ENSA11	R/W	ADxREG11 イネーブル 0:disable 1:enable
30-29	-	R	リードすると"0"が読めます。
28-24	AINSA11[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
23	ENSA10	R/W	ADxREG10 イネーブル 0:disable 1:enable
22-21	-	R	リードすると"0"が読めます。
20-16	AINSA10[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
15	ENSA9	R/W	ADxREG9 イネーブル 0:disable 1:enable
14-13	-	R	リードすると"0"が読めます。
12-8	AINSA9[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照
7	ENSA8	R/W	ADxREG8 イネーブル 0:disable 1:enable
6-5	-	R	リードすると"0"が読めます。
4-0	AINSA8[4:0]	R/W	AIN 選択 「表 13-5 AD 変換入力端子の選択」を参照

13.5 動作説明

13.5.1 アナログ基準電圧

アナログ基準電圧は AD コンバータ ユニット B の VREFHB、VREFLB 端子にそれぞれ High、Low のレベルを入力します。

- 注 1) AD 変換精度への影響を避けるために AD 動作(変換)中は出力ポートとして使用しているポート J/K の出力データを書き換えないようにしてください。
- 注 2) 電源電圧の変動や周囲のノイズの影響によって AD 変換結果がばらつくことがあります。AD 変換中に AD 入力に兼用となっている端子への入力および端子出力を変化させる、または AD 変換中に出力ポートに設定している端子の出力電流が変動すると AD 変換精度が低下することがあります。プログラムで複数回の平均値をとるなどして対策してください。

13.5.2 AD 変換開始

AD コンバータはソフトウェアによる起動（ソフトウェアトリガ）または PMD/タイマからのトリガ信号により任意の AD が変換開始します。

- ・ PMD トリガ（13.4.22 PMD トリガ用プログラムレジスタ参照）
- ・ タイマトリガ（タイマ 5）（13.4.23 タイマトリガ用プログラムレジスタ参照）
- ・ ソフトトリガ（13.4.24 ソフトウェアトリガ用プログラムレジスタ参照）

これらの起動要因には優先順位があり、

PMD トリガ 0 > …… > PMD トリガ 5 > タイマ > ソフトウェア > 常時

上位の起動要因(トリガ)が発生した時は、実行中の AD 変換を中止して直ちに上位のプログラムを実行します。PMD トリガによる AD 変換実行中に上位要因が発生時は、実行中の AD 変換終了後に上位のプログラムに移行します。

起動要因発生から実際の AD 変換実行までには遅れがあります。トリガ要因による AD 変換タイミングと遅延時間を以下に示します。




図 13-3 AD 変換開始動作タイミングチャート

表 13-6 AD 変換時間と変換開始遅延時間(SCLK = 40MHz、単位: μ s)

	変換開始要因	fsys = 40MHz	
		MIN	MAX
開始遅延時間[μ s] (注 1)	PMD	0.225	0.3
	TMRB	0.225	0.5
	ソフトウェア、 常時変換	0.25	0.525
AD 変換時間[μ s]	-	1.85	
次変換開始遅延時間 [μ s] (注 2)	PMD	0.175	0.225
	TMRB、ソフトウェア、 常時変換	0.175	0.425

注 1) 変換開始要因発生から AD 変換開始までの時間

注 2) 同一変換開始要因で複数の変換を設定する場合の 2 番目以降の開始遅延時間

13.5.3 AD 監視機能

本 AD コンバータには AD 監視機能があり、監視機能有効時に比較条件と一致した場合、割り込みが発生します。

ADxCMPCR0<CMP0EN>または ADxCMPCR1<CMP1EN>を"1"に設定すると AD 監視機能が有効となり、<REGS0>/<REGS1>で指定された変換結果格納レジスタの内容が比較レジスタの値以上または以下になると AD 監視機能割り込みが発生します (<ADBIG0>/<ADBIG1>で以上、以下を指定)

比較動作は監視機能が設定された変換結果格納レジスタに対し、変換結果が格納されるごとにおこなわれ、条件が成立すると割り込みが発生します。

注 1) AD 監視機能による比較動作では AD 変換結果格納フラグ<ADR0RF> ~ <ADR11RF>はクリアされません。

注 2) AD 監視機能は通常の読み出し動作と異なりますので、ソフトによる変換結果読み出しなしに連続して AD 変換がおこなわれる場合は、Over Run フラグ<OVR0> ~ <OVR11>が"1"にセットされます。

13.6 AD 変換タイミングチャート

ソフトウェア AD 変換、常時 AD 変換、PMD トリガ/タイマトリガ受け付け時のタイミングチャートを以下に示します。

13.6.1 ソフトウェア AD 変換

ソフトウェア AD 変換では、ADxSSET03, ADxSSET47, ADxSSET811 でプログラムされた AD 変換が終了時に割り込みが発生します(図 13-4)。

ソフトウェア AD 変換中に ADxMOD1<ADEN>="0"とした場合、実行中の AD 変換を終了します。このとき、変換途中の結果はレジスタには格納されません(図 13-5)。

[設定条件]

ソフトウェアトリガ設定 : AIN0, AIN1, AIN2, AIN3, AIN4




図 13-4 ソフトウェア AD 変換時のタイミングチャート

[設定条件]

ソフトウェアトリガ設定 : AINB9, AINB10, AINB11




図 13-5 ソフトウェア AD 変換中に<ADEN> = "0"書き込み

13.6.2 常時 AD 変換

常時 AD 変換では、変換結果を読み出す前に次の AD 変換が終了した場合、Over Run フラグが"1"にセットされます。このとき、変換結果レジスタは後続のデータによって上書きされます。OverRun フラグは変換結果を読み出すことにより"0"にクリアされます (図 13-6)。

[設定条件]

常時変換設定: AINB9




図 13-6 常時 AD 変換時のタイミングチャート

13.6.3 トリガによる AD 変換開始

ソフトウェア AD 変換実行中に PMD トリガが発生した場合、実行中のソフトウェア AD 変換は直ちに中断してPMDトリガによるAD変換を開始します(図 13-7)。PMDトリガによる変換が終了後、ソフトウェア AD 変換は設定されたプログラムの最初からAD 変換を開始します。タイマトリガが発生した場合も同様です(図13-8)。

【設定条件】

ソフトウェアトリガ設定 : AINB9, AINB10, AINB11

PMD トリガ設定 : AINB12




図 13-7 ソフトウェア AD 変換中の PMD トリガ発生

【条件設定】

ソフトウェアトリガ設定: AINB9、AINB10、AINB11

タイマトリガ設定: AINB12





図 13-8 ソフトウェア AD 変換中のタイマトリガ発生

注) タイマトリガを使用しない場合は、INTTB51を使用しないでください。TB5IM<TBIM1>="1"に設定してください。

13.7 使用方法の例

13.7.1 PMD1 (3 シャント)、AD コンバータ × 1、順次変換方式

PMD1 を 3 シャントで、AD コンバータ（ユニット B）を 1 つ使用した場合の回路図を以下に示します。



この場合の AD コンバータの設定例を以下に示します。

AD コンバータユニット B

Program	0	1	2	3	4	5
reg0	U	V	W	V	W	U
reg1	V	W	U	U	V	W
INT	B	B	B	B	B	B


6 本のトリガ入力 PMD1TRG0~5 に対し、ADBPSEL0~5 でそれぞれ 0~5 のプログラム番号を割り付けます。

表中の reg0,1 は ADBPSETn[7:0]および ADBPSETn[15:8]を表します(n:プログラム番号)。表中の「U」、「V」、「W」はモーターの位相を表しており、それぞれの位相が得られる AIN 入力を選択します。

トリガが入力されると reg0、reg1 の順に AD 変換が開始され、それぞれの変換結果が変換結果格納レジスタへ保存され、INTADBPDB 割り込みが出力されます。

13.7.2 PMD1 (1 シャント)、AD コンバータ × 1、順次変換方式

PMD1 を 1 シャントで 1 つ、AD コンバータ を 1 つ使用した場合の回路図を以下に示します。



この場合の AD コンバータの設定例を以下に示します。

AD コンバータユニット B

トリガ	PMD1	PMD1
	0	1
Program	0	1
reg0	R	-
reg1	-	R
INT	-	B

PMD1 から出力される 2 本のトリガ信号に対し、それぞれプログラム番号を割り付けています。

表中の reg0,1 は ADBPSETn[7:0]、ADBPSETn[15:8]を表します(n : プログラム番号)。表中の「R」は抵抗を表しており、接続されている AIN を設定します。

トリガが入力されると AD コンバータ ユニット B の AD 変換が開始し、変換結果が変換結果格納レジスタ 0 と 1 に保存されます。プログラム 0、1 の順で変換が実行され、終了すると INTADBPDB 割り込みが発生します。

第 14 章 モータ制御回路(PMD : Programmable Motor Driver)

TMPM3U0FSDMG はモータ制御回路(PMD)を 1 チャンネル内蔵しています。

本製品の PMD はアナログ/デジタルコンバータ(ADC)と連携動作して 3 相モータ制御を実現します。




図 14-1 モータ制御関連機能のブロック図




図 14-2 モータ制御回路とベクトルエンジンおよび A/D 変換器の関連図

14.1 PMD 回路への入出力信号の動作説明

モータ制御回路のチャネル別の入力信号および出力信号は以下の通りです。

表 14-1 入出力信号一覧

CH	端子名	PMD 信号名	機能
PMD1	PG6/EMG/OV \bar{V}	EMG/OV \bar{V}	EMG 状態信号/OV \bar{V} 状態信号
	PG5/UO	UO	U 相出力
	PG4/XO	XO	X 相出力
	PG3/VO	VO	V 相出力
	PG2/YO	YO	Y 相出力
	PG1/WO	WO	W 相出力
	PG0/ZO	ZO	Z 相出力

14.2 PMD 回路構成




図 14-3 PMD 回路概略図

PMD(プログラマブルモータドライバ)回路は波形生成回路と同期トリガ生成回路の2ブロックから成り、波形生成回路はパルス幅変調回路、通電制御回路、保護制御回路、デッドタイム制御回路で構成されています。

- ・ パルス幅変調回路は、PWM キャリアが共通で3相の独立した PWM 波形を生成します。
- ・ 通電制御回路は U、V、W 相の各上下相の出力パターンを決定します。
- ・ 保護回路では EMG 入力、OVV 入力による緊急出力停止を行ないます。
- ・ デッドタイム制御回路では上下相の切り替え時の短絡を防止します。
- ・ 同期トリガ生成回路では ADC への同期トリガ信号を生成します。

14.3 PMD レジスタ一覧

レジスタとアドレスを示します。

Base Address = 0x4005_0480

レジスタ名		Address(Base+)
PMD イネーブルレジスタ	PMD1MDEN	0x0000
ポート出力モードレジスタ	PMD1PORTMD	0x0004
PMD コントロールレジスタ	PMD1MDCR	0x0008
PWM カウンタステータスレジスタ	PMD1CNTSTA	0x000C
PWM カウンタレジスタ	PMD1MDCNT	0x0010
PWM 周期レジスタ	PMD1MDPRD	0x0014
PWM コンペア U レジスタ	PMD1CMPU	0x0018
PWM コンペア V レジスタ	PMD1CMPV	0x001C
PWM コンペア W レジスタ	PMD1CMPW	0x0020
Reserved	-	0x0024
PMD 通電制御レジスタ	PMD1MDOUT	0x0028
PMD 出力設定レジスタ	PMD1MDPOT	0x002C
EMG 解除レジスタ	PMD1EMGREL	0x0030
EMG コントロールレジスタ	PMD1EMGCR	0x0034
EMG ステータスレジスタ	PMD1EMGSTA	0x0038
OVV コントロールレジスタ	PMD1OVVCR	0x003C
OVV ステータスレジスタ	PMD1OVVSTA	0x0040
デッドタイムレジスタ	PMD1DTR	0x0044
トリガコンペア 0 レジスタ	PMD1TRGCMP0	0x0048
トリガコンペア 1 レジスタ	PMD1TRGCMP1	0x004C
トリガコンペア 2 レジスタ	PMD1TRGCMP2	0x0050
トリガコンペア 3 レジスタ	PMD1TRGCMP3	0x0054
トリガコントロールレジスタ	PMD1TRGCR	0x0058
トリガ出力モード設定レジスタ	PMD1TRGMD	0x005C
トリガ出力選択レジスタ	PMD1TRGSEL	0x0060
トリガ更新タイミング設定レジスタ	PMD1TRGSYNCR	0x0064
Reserved	-	0x0068
Reserved	-	0x006C
Reserved	-	0x0070
Reserved	-	0x0074
Reserved	-	0x0078
Reserved	-	0x007C

注) "Reserved" 領域にはアクセスしないでください。

14.3.1 PMD1MDEN(PMD イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PWMEN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます
0	PWMEN	R/W	<p>波形合成機能の許可/禁止を制御。</p> <p>0: 禁止 1: 許可</p> <p>注)ポートを機能出力(PWM 出力)として設定している場合、<PWMEN>="0"でポートは出力禁止(ハイインピーダンス)になります。</p> <p>注)出力ポート極性等、<PWMEN>以外の初期設定を行った後に、<PWMEN>="1"に設定して下さい。</p>

14.3.2 PMD1PORTMD(ポート出力モードレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PORTMD	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます
1-0	PORTMD[1:0]	R/W	<p>ツールブ레이크時のポート制御の設定</p> <p>00: 上相 High-z / 下相 High-z 01: 上相 High-z / 下相 PMD 出力 10: 上相 PMD 出力 / 下相 High-z 11: 上相 PMD 出力 / 下相 PMD 出力</p> <p>ポートを機能出力(PMW 出力)で使用中にツールブ레이크が発生した場合の上相(UO/VO/WO)および下相(XO/YO/ZO)のポート出力を設定します。</p> <p>"High-z"選択時にツールブ레이크が発生した場合、ポートを出力禁止(ハイインピーダンス)にします。それ以外の場合は PMD 出力に従います。</p>

注 1) <PWMEN>="0" 時は PORTMD の設定に関わらず出力禁止(ハイインピーダンス)になります。

注 2) ポート出力制御は PMD1EMGCR<EMGMD[1:0]> の設定により EMG 入力時にも行なわれます。

14.3.3 パルス幅変調回路




図 14-4 パルス幅変調回路概略図

パルス幅変調回路は、16bitのアップ/ダウンカウンタであるPWMカウンタを持ち、25ns@40MHzの分解能でPWMキャリアを生成します。PWM周期延長モード $\langle \text{PWMCK}="1" \rangle$ にすることにより、PWMカウンタは100ns@40MHzの分解能でPWMキャリアを生成します。

PWMキャリアの波形モードはPWMモード0としてエッジPWM(のこぎり波変調)、モード1としてセンターPWM(三角波変調)を選択可能です(「図14-5 PWM波形」参照)。また、三角波変調ではセンターPWMの他に立ち下がりエッジ固定と立ち上がりエッジ固定のPWMを相別を選択することができます。(「図14-6 三角波キャリアPWMのエッジ固定波形」参照)。

1. PWM 周期設定

PMD1MDPRD により PWM 周期を決定します。PMD1MDPRD はダブルバッファ構成であり、後段バッファは PWM 周期で更新されます。PWM 半周期毎の更新も選択できます(「表 14-2 PMD1MDPRD, PMD1CMPU/V/W バッファ更新制御」参照)。

$$\text{のこぎり波 PWM : PMD1MDPRD レジスタ設定} = \frac{\text{発振周波数[Hz]}}{\text{PWM 周波数[Hz]}}$$

$$\text{三角波変調 PWM : PMD1MDPRD レジスタ設定値} = \frac{\text{発振周波数[Hz]}}{\text{PWM 周波数[Hz]} \times 2}$$

2. コンペア機能

3 相の PWM コンペアレジスタ(PMD1CMPU/V/W)の値と、PWM カウンタ PMD1MDCNT <MDCNT[15:0]>により生成される PWM キャリアをコンパレータで大小比較して所望のデューティの PWM 波形を生成します。

各相の PWM コンペアレジスタはダブルバッファ構成となります。PWM コンペアレジスタの値は PWM 周期に同期して後段バッファにロードされます。PWM 半周期での更新(半周期毎ロード)も選択できます(「表 14-2 PMD1MDPRD, PMD1CMPU/V/W バッファ更新制御」参照)。




図 14-5 PWM 波形




図 14-6 三角波キャリア PWM のエッジ固定波形

3. 波形モード

2種類の3相PWMの生成方法を選択できます。

1. 3相独立 Duty モード: 3相のPWMコンペアレジスタにそれぞれ独立した値を設定して、3相の独立したPWM波形を生成します。これは、正弦波等の任意の駆動波形生成に使用します。
2. 3相共通 Duty モード: U相のPWMコンペアレジスタだけに設定し、U相の設定値で3相同一のPWM波形を生成します。これは、DCモータの矩形波駆動に使用します。

4. 割り込み処理

パルス幅変調回路ではPWM波形に同期してPWM割り込み要求を発生します。割り込み要求の発生タイミングはPWMキャリアピークとPWMキャリアボトムを選択できます。

PWM割り込みの頻度はPWM周期半周期に1回、1周期に1回、2周期に1回、4周期に1回を選択することができます。

14.3.3.1 PMD1MDCR (PMD コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	WPWMES		VPWMES		UPWMES		DSYNCS	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PWMCK	SYNTMD	DTYMD	PINT	INTPRD		PWMMD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-14	WPWMES[1:0]	R/W	W 相 PWM エッジ設定 00:エッジ固定なし(センタ PWM) 01: Reseved 10: PWM 立ち上がりエッジ固定(キャリアボトムに固定) 11: PWM 立ち下がりエッジ固定(キャリアボトムに固定) 注) 三角波キャリア選択(<PMMMD>="1")時に有効
13-12	VPWMES[1:0]	R/W	V 相 PWM エッジ設定 00:エッジ固定なし(センタ PWM) 01: Reseved 10: PWM 立ち上がりエッジ固定(キャリアボトムに固定) 11: PWM 立ち下がりエッジ固定(キャリアボトムに固定) 注) 三角波キャリア選択(<PMMMD>="1")時に有効
11-10	UPWMES[1:0]	R/W	U 相 PWM エッジ設定 00:エッジ固定なし(センタ PWM) 01: Reseved 10: PWM 立ち上がりエッジ固定(キャリアボトムに固定) 11: PWM 立ち下がりエッジ固定(キャリアボトムに固定) 注) 三角波キャリア選択(<PMMMD>="1")時に有効
9-8	DSYNCS[1:0]	R/W	Duty コンペアレジスタと PWM 周期レジスタのダブルバッファ更新タイミング 00: 割り込み周期設定(INTPRD)によります。(表 14-2 参照) 0.5 周期割り込み要求選択(<INTPRD>="00")時はキャリアピークとボトムで更新、それ以外ではキャリアピーク更新 01: PWM キャリアボトムで更新 10: PWM キャリアピークで更新 11: PWM キャリアのピークとボトムで更新 注 1) ノコギリ波キャリア選択(<PMMMD>="0")時は設定に関わらずキャリアピーク更新になります。 注 2) PMD1MDEN<PWMEN>="0" 時は設定に関わらず非同期更新になります。
7	-	R	リードすると"0"が読めます。
6	PWMCK	R/W	PWM 周期延長モードを指定 0: 通常周期 1: 4 倍周期 PWM カウンタのカウント周期を設定します。 通常周期設定:ノコギリ波 25ns / 三角波 50ns@fsys=40MHz 4 倍周期設定:ノコギリ波 100ns / 三角波 200ns@fsys=40MHz
5	SYNTMD	R/W	ポート出力モード設定 <nOC>,<nPWM>,<POLH>,<POLL>,<SYNTMD>との組み合わせでポート出力を制御します。 (表 14-4)

Bit	Bit Symbol	Type	機能
4	DTYMD	R/W	DUTY モード選択 0: 3 相共通 1: 3 相独立 デューティの設定を PMD1CMPU/V/W の 3 相独立で行うか、PMD1CMPU レジスタの設定を 3 相共通で用いるかの選択を行います。
3	PINT	R/W	PWM 割り込み要求タイミング選択 0: PWM キャリアボトム(PMD1MDCNT<MDCNT[15:0]>=0x0001)で割り込み要求発生 1: PWM キャリアピーク(PMD1MDCNT<MDCNT[15:0]>=PMD1MDPRD<MDPRD[15:0]>)で割り込み要求発生 注 1) PWM キャリアがノコギリ波(<PWMMD>="0")の場合はキャリアピークになります。 注 2) 割り込み周期が 0.5 周期(<INTPRD>="00")の場合はキャリアピークとキャリアボトムの両方になります。
2-1	INTPRD[1:0]	R/W	PWM 割り込み要求周期選択 00: PWM 0.5 周期毎に割り込み要求 注 1) PWM キャリアが三角波(<PWMMD>="1")の場合のみ設定可能 注 2) コンペアレジスタ(PMD1CMPU/V/W)および周期レジスタ PMD1MDPRD のダブルバッファは PWM キャリアのピークとボトムで更新されます。 01: PWM 1 周期毎に割り込み要求 10: PWM 2 周期毎に割り込み要求 11: PWM 4 周期毎に割り込み要求 PWM 割り込み要求の発生する頻度を PWM 周期の 0.5 周期/1 周期/2 周期/4 周期に 1 回から選択します。
0	PWMMD	R/W	PWM キャリア波形選択 0: PWM モード 0(エッジ PWM、ノコギリ波) 1: PWM モード 1(センタ PWM、三角波)

表 14-2 PMD1MDPRD, PMD1CMPU/V/W バッファ更新制御

設定		更新タイミング
<DSYNCS[1:0]>	<INTPRD[1:0]>	
00	1x	PWM キャリアピークで更新
	x1	PWM キャリアピークで更新
	00	PWM キャリアのピークとボトムで更新
01	xx	PWM キャリアボトムで更新
10	xx	PWM キャリアピークで更新
11	xx	PWM キャリアのピークとボトムで更新

x : Don't care

14.3.3.2 PMD1CNTSTA (PWM カウンタステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	UPDWN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	UPDWN	R	PWM カウンタフラグ 0: アップカウント中 1: ダウンカウント中 PWM カウンタがアップカウント中かダウンカウント中かを示します。 注) ノコギリ波キャリア(PMD1MDCR<PWMMD>="0")は、常に"0"が読み出されます。

14.3.3.3 PMD1MDCNT(PWM カウンタレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	MDCNT							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MDCNT							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	MDCNT[15:0]	R	PWM カウンタ PWM キャリア波形となるアップダウンカウンタを読み出せます。 カウンタ値分解能 25ns@fsys=40MHz 注 1) 4 倍周期モード(PMD1MDCR<PVMCK>="1")の場合、分解能は 100ns@fsys=40MHz になります。 注 2) PMD 禁止(PMD1MDEN<PVMEN>="0")の PWM カウンタ値は PMD1MDCR<PVMMD> 設定(キャリア波形選択)によって、以下ようになります。 <PVMMD>="0"の場合: 0x0001 <PVMMD>="1"の場合: PMD1MDPRD<MDPRD[15:0]>レジスタ 値

14.3.3.4 PMD1MDPRD(PWM 周期レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	MDPRD							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MDPRD							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	MDPRD[15:0]	R/W	PWM 周期設定。 $\langle \text{MDPRD}[15:0] \rangle \geq 0x010$ PWM 周期は PWM 周期延長モード PMD1MDCR<PWMCK>と PWM キャリア波形<PWMMMD>の組み合わせで以下の計算式で表されます。 $\langle \text{PWMCK} \rangle = "0"$ の場合、 $\langle \text{PWMMMD} \rangle = "0"$: $\langle \text{MDPRD} \rangle \times 1/\text{fsys}$ $\langle \text{PWMMMD} \rangle = "1"$: $\langle \text{MDPRD} \rangle \times 2/\text{fsys}$ $\langle \text{PWMCK} \rangle = "1"$ の場合、 $\langle \text{PWMMMD} \rangle = "0"$: $\langle \text{MDPRD} \rangle \times 4/\text{fsys}$ $\langle \text{PWMMMD} \rangle = "1"$: $\langle \text{MDPRD} \rangle \times 8/\text{fsys}$ 注) $\langle \text{MDPRD}[15:0] \rangle$ に 0x010 未満の値を設定した場合、自動的に $\langle \text{MDPRD}[15:0] \rangle = 0x010$ として動作します(レジスタには設定した値が入ります)。

- 注 1) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 2) PMD1MDPRD レジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 3) 後段バッファの更新タイミングは「表 14-2 PMD1MDPRD, PMD1CMPU/V/W バッファ更新制御」を参照してください。
- 注 4) リード時は前段バッファの値(バスから設定したデータ)をリードします。

14.3.3.5 PMD1CMPU (U 相用 PWM コンペアレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CMPU							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CMPU							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	CMPU[15:0]	R/W	<p>U相 PWM パルス幅の設定。 0x0000 ~ 0xFFFF 注) <CMPU> > <MDPRD>の場合、デューティ 100%になります。</p> <p>U相 PWM のパルス幅を決定する比較レジスタで、ダブルバッファ構成となっています。後段のバッファと PWM カウンタとを大小比較しパルス幅を決定します。</p> <p>パルス幅は PWM 周期延長モード PMD1MDCR<PWMCK>と PWM キャリア波形<PWMMMD>の組み合わせで以下の計算式で表されます。</p> <p><PWMCK>="0"の場合、<PWMMMD>="0" : <CMPU> × 1/fsys <PWMMMD>="1" : <CMPU> × 2/fsys <PWMCK>="1"の場合、<PWMMMD>="0" : <CMPU> × 4/fsys <PWMMMD>="1" : <CMPU> × 8/fsys</p>

- 注 1) リード時は前段バッファの値(バスから設定したデータ)をリードします。
- 注 2) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 3) PMD1CMPU レジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 4) 後段バッファの更新タイミングは「表 14-2 PMD1MDPRD, PMD1CMPU/V/W バッファ更新制御」を参照してください。

14.3.3.6 PMD1CMPV (V 相用 PWM コンペアレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CMPV							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CMPV							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	CMPV[15:0]	R/W	<p>V 相 PWM パルス幅の設定。 0x0000 ~ 0xFFFF</p> <p>注) <CMPV> > <MDPRD>の場合、デューティ 100%になります。</p> <p>V 相 PWM のパルス幅を決定する比較レジスタで、ダブルバッファ構成となっています。後段のバッファと PWM カウンタとを大小比較しパルス幅を決定します。</p> <p>パルス幅は PWM 周期延長モード PMD1MDCR<PWMCK>と PWM キャリア波形<PWMMMD>の組み合わせで以下の計算式で表されます。</p> <p style="padding-left: 20px;"><PWMCK>="0"の場合、 <PWMMMD>="0" : <CMPV> × 1/fsys <PWMMMD>="1" : <CMPV> × 2/fsys <PWMCK>="1"の場合、 <PWMMMD>="0" : <CMPV> × 4/fsys <PWMMMD>="1" : <CMPV> × 8/fsys</p>

- 注 1) リード時は前段バッファの値(バスから設定したデータ)をリードします。
- 注 2) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 3) PMD1CMPV レジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 4) 後段バッファの更新タイミングは「表 14-2 PMD1MDPRD, PMD1CMPU/V/W バッファ更新制御」を参照してください。

14.3.3.7 PMD1CMPW (W 相用 PWM コンペアレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CMPW							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CMPW							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-0	CMPW[15:0]	R/W	<p>W 相 PWM パルス幅の設定。 0x0000 ~ 0xFFFF</p> <p>注) <CMPW> > <MDPRD>の場合、デューティ 100%になります。</p> <p>W 相 PWM のパルス幅を決定する比較レジスタで、ダブルバッファ構成となっています。後段のバッファと PWM カウンタとを大小比較しパルス幅を決定します。</p> <p>パルス幅は PWM 周期延長モード PMD1MDCR<PWMCK>と PWM キャリア波形<PWMMMD>の組み合わせで以下の計算式で表されます。</p> <p style="padding-left: 20px;"><PWMCK>="0"の場合、<PWMMMD>="0" : <CMPW> × 1/fsys <PWMMMD>="1" : <CMPW> × 2/fsys</p> <p style="padding-left: 20px;"><PWMCK>="1"の場合、<PWMMMD>="0" : <CMPW> × 4/fsys <PWMMMD>="1" : <CMPW> × 8/fsys</p>

- 注 1) リード時は前段バッファの値(バスから設定したデータ)をリードします。
- 注 2) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 3) PMD1CMPW レジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 4) 後段バッファの更新タイミングは「表 14-2 PMD1MDPRD, PMD1CMPU/V/Wバッファ更新制御」を参照してください。

14.3.4 通電制御回路




図 14-7 通電制御回路概略図

通電制御レジスタ PMD1MDOUTと出力設定レジスタ PMD1MDPOT の設定により、出力ポートの制御を行います。PMD1MDOUTレジスタはダブルバッファ構成であり、更新タイミングはPWMへの同期更新と非同期更新を選択できます。また、トリガ入力に同期した更新を選択することも可能です。(更新タイミングは「表 14-3 PMD1MDOUTバッファの更新タイミング」を参照してください。)

6本のポートの出力設定は、上相出力(UO,VO,WO)と下相出力(XO,YO,ZO)のそれぞれにローアクティブ/ハイアクティブ設定をPMD1MDPOTの<POLH>,<POLL>により行うことができます。さらに、U,V,Wそれぞれに、PWM出力とHigh/Low出力との選択をPMD1MDOUTの<WPWM>,<VPWM>,<UPWM>により設定します。PWM出力を選択するとPWM波形が、High/Low出力を選択するとHigh固定またはLow固定の出力が得られます。それぞれの出力をHighにするかLowにするかはPMD1MDOUTの<WOC>,<VOC>,<UOC>で選択します。PMD1MDOUTとPMD1MDPOTによるポート出力設定とPMD制御レジスタ(PMD1MDCR)のポート出力モード設定によって得られる端子出力の関係については「表 14-4 <UOC>,<VOC>,<WOC>および<UPWM>,<VPWM>,<WPWM>の各ビット設定によるポート出力」を参照してください。

表 14-3 PMD1MDOUTバッファの更新タイミング

		PSYNCS 設定			
		00	01	10	11
SYNCS 設定	00	常時更新	PWM キャリアボトム	PWM キャリアピーク	PWM キャリアピークと PWM キャリアボトム
	01	INTENC 発生時	INTENC 発生毎に最初の PWM キャリアボトム	INTENC 発生毎に最初の PWM キャリアピーク	INTENC 発生毎に最初の PWM キャリアピークか PWM キャリアボトム
	10	INTTB00 発生時	INTTB00 発生毎に最初の PWM キャリアボトム	INTTB00 発生毎に最初の PWM キャリアピーク	INTTB00 発生毎に最初の PWM キャリアピークか PWM キャリアボトム
	11	-	-	-	-

注) PMD 禁止(PMD1MDCR<PMWEN>="0")にすると保持されているトリガ条件はクリアされます。

14.3.4.1 PMD1MDPOT (PMD 出力設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	SYNCS	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	POLH	POLL	PSYNCS	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-10	-	R	リードすると"0"が読めます。
9-8	SYNCS[1:0]	R/W	PMD1MDOUT設定転送タイミング選択(トリガ同期設定) 00: 非同期 01: INTENC (ENC 割り込み要求) 発生時 10: INTTB00 (TMRB 割り込み要求) 発生時 11: Reserved 通電制御レジスタのバッファ更新タイミングを選択します。 注 1) バッファ更新タイミングは、<PSYNC>設定と<SYNCS>設定の組み合わせで決まります。(「表 14-3 PMD1MDOUTバッファの更新タイミング」参照) 注 2) PMD 禁止(PMD1MDEN<PWMEN>="0") 時は設定に関わらず非同期になります。
7-4	-	R	リードすると"0"が読めます。
3	POLH	R/W	上相出力(UO,VO,WO)の出力極性選択。 0: ローアクティブ 1: ハイアクティブ
2	POLL	R/W	下相出力(XO,YO,ZO)の出力極性選択。 0: ローアクティブ 1: ハイアクティブ
1-0	PSYNCS[1:0]	R/W	PMD1MDOUT設定転送タイミング選択(PWM 同期設定)。 00: PWM 非同期 PMD1MDOUTレジスタ更新と同時にポート出力に反映されます。 01: キャリアボトム(<MDCNT[15:0]>="1"の時) 10: キャリアピーク(<MDCNT[15:0]>=<MDPRD[15:0]>の時) 11: キャリアピークおよびキャリアボトム 通電制御レジスタのバッファ更新タイミングを選択します。 注 1) ノコギリ波キャリア(PMD1MDCR<PMMMD>="0")の場合、"00"以外ではキャリアピーク更新になります。 注 2) バッファ更新タイミングは、<PSYNC>設定と<SYNCS>設定の組み合わせで決まります。(「表 14-3 PMD1MDOUTバッファの更新タイミング」参照) 注 3) PMD 禁止(PMD1MDEN<PWMEN>="0")時は設定に関わらずPWM 非同期になります。

注) PMD1MDEN<PWMEN>="0"の状態を選択を行って下さい。

14.3.4.2 PMD1MDOOUT(PMD 通電制御レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	WPWM	VPWM	UPWM
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	WOC		VOC		UOC	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-11	-	R	リードすると"0"が読めます。
10	WPWM	R/W	W相PWM出力設定 0: H/L出力 1: PWM出力 <WOC>, <WPWM>, <POLH>, <POLL>, <SYNTMD>との組み合わせでポート出力を制御します。 (表 14-4 参照)
9	VPWM	R/W	V相PWM出力設定 0: H/L出力 1: PWM出力 <VOC>, <VPWM>, <POLH>, <POLL>, <SYNTMD>との組み合わせでポート出力を制御します。 (表 14-4 参照)
8	UPWM	R/W	U相PWM出力設定 0: H/L出力 1: PWM出力 <UOC>, <UPWM>, <POLH>, <POLL>, <SYNTMD>との組み合わせでポート出力を制御します。 (表 14-4 参照)
7-6	-	R	リードすると"0"が読めます。
5-4	WOC[1:0]	R/W	W相通電設定 <WOC>, <WPWM>, <POLH>, <POLL>, <SYNTMD>との組み合わせでポート出力を制御します。 (表 14-4 参照)
3-2	VOC[1:0]	R/W	V相通電設定 <VOC>, <VPWM>, <POLH>, <POLL>, <SYNTMD>との組み合わせでポート出力を制御します。 (表 14-4 参照)
1-0	UOC[1:0]	R/W	U相通電設定 <UOC>, <UPWM>, <POLH>, <POLL>, <SYNTMD>との組み合わせでポート出力を制御します。 (表 14-4 参照)

- 注 1) リード時は前段バッファの値(バスから設定したデータ)をリードします。
- 注 2) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 3) 通電制御レジスタはダブルバッファ構成のためPWMカウンタ動作中でも変更可能です。
- 注 4) 後段バッファの更新タイミングは「表 14-3 PMD1MDOOUTバッファの更新タイミング」を参照してください。

表 14-4 <UOC>,<VOC>,<WOC>および<UPWM>,<VPWM>,<WPWM>の各ビット設定によるポート出力

PMD1MDCR<SYNTMD>="0"

極性ハイアクティブ(PMD1MDPOT<POLH><POLL>="11")

PMD1MDOUT 通電制御		<WPWM><VPWM><UPWM> 出力選択			
上相	下相	0:H/L 出力		1: PWM 出力	
<WOC[1]> <VOC[1]> <UOC[1]>	<WOC[0]> <VOC[0]> ><UOC[0]>	上相 出力	下相 出力	上相 出力	下相 出力
0	0	L	L	$\overline{\text{PWM}}$	PWM
0	1	L	H	L	PWM
1	0	H	L	PWM	L
1	1	H	H	PWM	$\overline{\text{PWM}}$

PMD1MDCR<SYNTMD>="0"

極性ローアクティブ(PMD1MDPOT<POLH><POLL>="00")

PMD1MDOUT 通電制御		<WPWM><VPWM><UPWM> 出力選択			
上相	下相	0:H/L 出力		1: PWM 出力	
<WOC[1]> <VOC[1]> <UOC[1]>	<WOC[0]> <VOC[0]> ><UOC[0]>	上相 出力	下相 出力	上相 出力	下相 出力
0	0	H	H	PWM	$\overline{\text{PWM}}$
0	1	H	L	H	$\overline{\text{PWM}}$
1	0	L	H	$\overline{\text{PWM}}$	H
1	1	L	L	$\overline{\text{PWM}}$	PWM

PMD1MDCR<SYNTMD>="1"

極性ハイアクティブ(PMD1MDPOT<POLH><POLL>="11")

PMD1MDOUT 通電制御		<WPWM><VPWM><UPWM> 出力選択			
上相	下相	0:H/L 出力		1: PWM 出力	
<WOC[1]> <VOC[1]> <UOC[1]>	<WOC[0]> <VOC[0]> ><UOC[0]>	上相 出力	下相 出力	上相 出力	下相 出力
0	0	L	L	$\overline{\text{PWM}}$	PWM
0	1	L	H	L	$\overline{\text{PWM}}$
1	0	H	L	PWM	L
1	1	H	H	PWM	$\overline{\text{PWM}}$

PMD1MDCR<SYNTMD>="1"

極性ローアクティブ(PMD1MDPOT<POLH><POLL>="00")

PMD1MDOUT 通電制御		<WPWM><VPWM><UPWM> 出力選択			
上相	下相	0:H/L 出力		1: PWM 出力	
<WOC[1]> <VOC[1]> <UOC[1]>	<WOC[0]> <VOC[0]> ><UOC[0]>	上相 出力	下相 出力	上相 出力	下相 出力
0	0	H	H	PWM	$\overline{\text{PWM}}$
0	1	H	L	H	PWM
1	0	L	H	$\overline{\text{PWM}}$	H
1	1	L	L	$\overline{\text{PWM}}$	PWM

14.3.5 保護制御回路




図 14-8 保護制御回路

保護制御回路は、EMG 保護制御部と OVV 保護制御部から構成されます。

14.3.5.1 保護制御回路(EMG 入力部)

保護制御回路は EMG 保護制御とポート出力禁止部から構成され、EMG 入力が Low レベルになると動作します。

EMG 保護回路は緊急停止用の保護回路であり、EMG 入力があった場合(High → Low)、直ちに 6 本の PWM 出力を禁止し(PMD1EMGCR<EMGMD>の設定によります)、EMG 割り込み(INTEMG)を発生します。また<EMGMD>の設定により、外部出力ポートを"Hi-z"に設定する制御信号を出力します。

ツールブレークによる PMD 停止制御時も同様に 6 本の PWM 出力を禁止します、但し PMD1PORTMD<PORTMD>の設定によります。ツールブレーク時は PMD1PORTMD <PORTMD>の設定により、外部出力ポートの"Hi-z"制御を選択することができます。また、PMD1EMGSTA<EMGST>をリードした時、"1"の場合は EMG 保護状態であることを示します。

EMG 保護は EMG 制御レジスタ(PMD1EMGCR)で設定します。

EMG保護状態の時は、ポート出力を全てインアクティブに設定(PMD1MDOUTの<UPWM>、<VPWM>,<WPWM>,<UOC>,<VOC>,<WOC>を全て"0")後(注1)、PMD1EMGCRの<EMGRS>に"1"を設定することによりEMG保護状態から復帰することができます。また、EMG機能を禁止するにはEMG解除レジスタ(PMD1EMGREL)に0x5Aと0xA5を順番に設定後、PMD1EMGCR <EMGEN>に"0"を設定します(3 命令連続して行います)。ただし、EMG保護入力が Low の期間は、復帰処理を行っても無視されます。PMD1EMGSTA<EMGI>をリードしポート入力が High になったことを確認してから復帰処理をしてください。

EMG 保護回路を禁止するには EMG 解除レジスタに所定のキーコード(0x5A、0xA5)を設定することではじめて可能になり、誤って EMG 保護回路を禁止することを防止します。

注 1)PMD1MDOUTのダブルバッファまで反映されている必要があります。

注 2)リセット解除後の EMG の解除手順について

EMG 端子と兼用となっているポートは、リセット解除後はポート機能が選択されていますが、EMG 保護回路は初期状態で動作状態(許可)となっており、EMG 保護状態となっている場合がありますので、イニシャルシーケンスにて、以下の手順で EMG 保護状態を解除してください。

- 1: ポートのファンクションレジスタ(PxFR)にて EMG 機能を選択します。
- 2: PMD1EMGSTA<EMGI>をリードし、"1"であることを確認します。
- 3: PMD1MDOUTの<UPWM>,<VPWM>,<WPWM>,<UOC>,<VOC>,<WOC>を全て"0"に設定し、ポート出力を全てインアクティブ("Low"出力)にします。
- 4: PMD1EMGCRの<EMGRS>を"1"に設定し、EMG 保護状態から復帰させます。

なお、EMG 保護を禁止とする場合は、継続して以下の手順で行ないます。

- 5: PMD1EMGREL に禁止コードをライトします。(0x5A → 0xA5 の順)
- 6: PMD1EMGCR<EMGEN>に"0"を設定し、EMG 保護回路を禁止にします。

14.3.5.2 PMD1EMGREL (EMG 解除レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	EMGREL							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます
7-0	EMGREL[7:0]	W	EMG/OVV 禁止コード "0x5A"→"0xA5"に設定することにより EMG 機能と OVV 機能を禁止することができます。 禁止コード書き込み後、続けて PMD1EMGCR<EMGEN>="0"または PMD1OVVCR<OVVEN>="0"を設定してください。

注) EMG 禁止時と OVV 禁止時のそれぞれで禁止コードを書き込んでください。

14.3.5.3 PMD1EMGCR (EMG コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	EMGCNT			
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	INHEN	EMGMD		-	EMGRS	EMGEN
リセット後	0	0	1	1	1	0	0	1

Bit	Bit Symbol	Type	機能
31-12	-	R	リードすると"0"が読めます。
11-8	EMGCNT[3:0]	R/W	EMG 入力検出時間 0x0 ~ 0xF("0"設定時はノイズフィルタをスルーします。) 異常検出入力のノイズ除去時間を設定します。 ノイズ除去時間は以下の計算式で表されます。 <EMGCNT[3:0]> × 16/fsys (分解能 400[ns] @40MHz)
7-6	-	R	リードすると"0"が読めます。
5	INHEN	R/W	ツールブレークの許可/禁止 0: 禁止 1: 許可 ツールからの PMD 停止信号が入力された場合に PMD を停止させるかを選択します。 注) 初期状態で許可となっています。
4-3	EMGMD[1:0]	R/W	EMG 保護モード選択 00: 全相 High-z 01: 全上相オン/全下相 High-z 10: 全上相 High-z/全下相オン 11: 全相 High-z 注)オン: PWM 出力を継続します。 EMG 発生時の上相(UO,VO,WO)および下相(XO,YO,ZO)のポート出力を設定します。
2	-	R/W	常に"0"を書いてください。
1	EMGRS	W	EMG 保護状態からの復帰 0: - 1: 保護状態からの復帰 PMD1MDOUTレジスタに"0x000"を設定後、<EMGRS>に"1"を設定することにより EMG 保護状態から復帰します。 注)リードすると常に"0"が読めます。 注) PMD1MDOUTレジスタのダブルバッファが"0x000"に更新されていないと復帰できません。 注) PMD1EMGSTA<EMGI> が"1"になったことを確認後復帰させてください。
0	EMGEN	R/W	EMG 保護回路の許可/禁止を設定 0: 禁止 1: 許可 禁止するときは EMG 解除レジスタ PMD1EMGREL<EMGREL[7:0]>に"0x5A"→"0xA5"を順にライトした後、<EMGEN>に"0"を設定してください。(3 命令を連続して行います) 注)初期状態で許可となっています。

14.3.5.4 PMD1EMGSTA (EMG ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	EMGI	EMGST
リセット後	0	0	0	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます
1	EMGI	R	EMG 入力 EMG 入力 の状態 リードすることにより、EMG 入力の状態を知ることができます。
0	EMGST	R	EMG 保護状態 0: 通常動作中 1: 保護中 リードすることにより、EMG 保護の状態を知ることができます。

14.3.5.5 保護制御回路(OVV 入力部)

OVV 保護制御とポート出力禁止部から構成されます。OVV 入力ポートがアクティブになることで動作します。

OVV 保護回路は、一定期間(OVV カウントで設定)過電圧信号入力があった場合(High→Low)、通電制御部で 6 本のポート出力を High または Low に固定します。またその時、OVV 割り込み(INTOVV)を発生します。PMD1OVVCR<OVVMD>の設定により、下相オフ、上相オフ、全相オフを選択することができます。

OVV 保護は OVV 制御レジスタ PMD1OVVCR で設定します。また、PMD1OVVSTA<OVVST>をリードした時、"1"の場合は OVV 保護回路が動作中であることを示します。

PMD1OVVCR<OVVRS>に"1"を設定することにより OVV 保護からの復帰可能状態となり、OVV 保護入力解除後、保護状態からの復帰タイミングで自動的に OVV 保護から復帰します。(OVV 保護入力が Low の期間は、保護状態からの復帰は行われません。ポート入力の状態は PMD1OVVSTA<OVVI>をリードすることで確認することができます。)

OVV から復帰するタイミングは、PWM 周期(PWM カウント PMD1MDCNT と PMD1MDPRD との一致時。ただし PWM0.5 周期割り込み設定時は PWM カウントが、"1"または PMD1MDPRD との一致時)となります。また、OVV 機能を禁止するには EMG 解除レジスタ PMD1EMGREL に 0x5A と 0xA5 を順番に設定後、PMD1OVVCR<OVVEN>に"0"を設定します。(3 命令連続して行ってください)

OVV 保護回路を禁止するには EMG 解除レジスタに所定のキーコード(0x5A、0xA5)を設定することではじめて可能になり、誤って OVV 保護回路を禁止することを防止します。

14.3.5.6 PMD1OVVCR (OVV コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	OVVCNT			
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	ADIN1EN	ADIN0EN	OVVMD		OVVISEL	OVVRS	OVVEN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-12	-	R	リードすると"0"が読めます
11-8	OVVCNT[3:0]	R/W	OVV 入力検出時間 1 ~ 15 ("0" 設定時は"1"になります) OVV 入力のノイズ除去時間を設定します。 ノイズ除去時間は以下の計算式で表されます。 <OVVCNT[3:0]> × 16/fsys (分解能 400[ns] @40MHz) 注) <OVVCNT[3:0]> はポート入力(<OVVISEL>="0")時のみ有効になります。
7	-	R	リードすると"0"が読めます
6	ADIN1EN	R/W	ADC 監視機能 1 入力許可 0: 入力禁止 1: 入力許可 ADC の監視機能 1 からの信号入力の許可/禁止を選択します。許可に設定し、かつ入力に ADC 監視信号 (<OVVISEL>="1") を選択時、ADC 監視機能 1 の比較結果を OVV 入力として使用できます。(OVV 保護許可設定時) 注) ADC 監視機能の詳細は、「12 ビットアナログ/デジタルコンバータ」の動作説明の"AD 監視機能"を参照してください。
5	ADIN0EN	R/W	ADC 監視機能 0 入力許可 0: 入力禁止 1: 入力許可 ADC の監視機能 0 からの信号入力の許可/禁止を選択します。許可に設定し、かつ入力に ADC 監視信号 (<OVVISEL>="1") を選択時、ADC 監視機能 0 の比較結果を OVV 入力として使用できます。(OVV 保護許可設定時) 注) ADC 監視機能の詳細は、「12 ビットアナログ/デジタルコンバータ」の動作説明の"AD 監視機能"を参照してください。
4-3	OVVMD	R/W	OVV 保護モード選択 00: 出力制御なし 01: 全上相オン、全下相オフ 10: 全上相オフ、全下相オン 11: 全相オフ OVV 発生時に、上相(UO,VO,WO)および下相(XO,YO,ZO)の出力をオン/オフさせます。 注)オンはアクティブ出力固定、オフはインアクティブ出力固定になります。アクティブ/インアクティブは<POLL>,<POLH>の設定で決まります。 注) OVV、EMG 同時発生時は<EMGMD[1:0]> での保護モード設定が優先されます。
2	OVVISEL	R/W	OVV 入力選択 0: ポート入力 1: ADC 監視信号 保護回路に入力させる OVV 信号をポートからの入力か、ADC からの監視信号かを選択します。 注) ADC 監視信号を選択した場合、OVV 入力検出時間<OVVCNT[3:0]> は無効となります(直接入力)。

Bit	Bit Symbol	Type	機能
1	OVRS	R/W	OVV 保護状態からの復帰 0: 保護状態からの自動復帰禁止 1: 保護状態からの自動復帰許可 異常検出 (OVV 入力 H → L)して OVV 保護状態へ移行しても、自動復帰許可時は OVV 入力が高レベルになった後の PWM 周期レジスタ(PMD1MDPRD)のバッファ更新タイミングで自動的に復帰します。 (「表 14-2 PMD1MDPRD, PMD1CMPU/V/W バッファ更新制御」参照)
0	OVVEN	R/W	OVV 保護回路の許可/禁止 0: 禁止 1: 許可 注) 禁止に変更する場合、EMG 解除レジスタ(PMD1EMGREL)に"0x5A" → "0xA5"を順に書き込み後、<OVVEN>="0"に設定してください。(3 命令を連続して行います。)

14.3.5.7 PMD1OVVSTA (OVV ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	OVVI	OVVST
リセット後	0	0	0	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます
1	OVVI	R	OVVI 入力 OVVI の状態 リードすることにより、OVV 入力の状態(PMD1OVVDEL<OVVISEL>)で選択された側を知ることができます。
0	OVVST	R	OVV 保護状態 0: 通常動作中 1: 保護中 リードすることにより、OVV 保護の状態を知ることができます。

14.3.6 デッドタイム回路




図 14-9 デッドタイム回路概略図

デッドタイム回路はデッドタイム部と出力極性切り替え部から構成されます。

U,V,W のそれぞれの相において、上下相が逆転する場合に上下相が短絡するのを回避するため、デッドタイムカウンタによりオン時間を遅延させます。遅延時間は、8bit 値により 200ns@40MHz の分解能で設定が可能です。遅延時間はデッドタイムレジスタ(PMD1DTR<DTR[7:0]>)に設定します。

出力極性切替回路は、上相出力(UO,VO,WO)と下相出力(XO,YO,ZO)のそれぞれに対してハイアクティブ/ローアクティブを PMD 出力設定レジスタ PMD1MDPOT の<POLH>,<POLL>により設定します。

14.3.6.1 PMD1DTR (デッドタイムレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DTR							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます
7-0	DTR[7:0]	R/W	デッドタイムを設定します。 0x00 ~ 0xFF デッドタイムは以下の計算式で表されます。 $200\text{ns} \times \langle \text{DTR}[7:0] \rangle$ (最大 51 μs 、 $f_{\text{sys}}=40\text{MHz}$)

14.3.7 同期トリガ生成回路




図 14-10 同期トリガ生成回路

同期トリガ生成回路は PWM に同期して ADC のサンプリングを行うための 4 種類(TRG0~TRG3)のトリガ信号を生成します。

トリガタイミングは以下の 6 種類が選択可能です。

1. アップカウント動作時のコンペアー一致(注)
2. ダウンカウント動作時のコンペアー一致(注)
3. アップ/ダウンカウント両動作でのコンペアー一致(注)
4. PWM キャリアピーク
5. PWM キャリアボトム
6. PWM キャリアピークと PWM キャリアボトム

注) PWM カウンタ PMD1MDCNT<MDCNT[15:0]>と PMD1TRGCMPn<TRGCMPn[15:0]>が一致

トリガ選択出力モード $\text{PMD1TRGMD} \langle \text{TRGOUT} \rangle = "1"$ では、TRG0 信号 (PMD1TRGCMP0 , $\text{PMD1TRGCR} \langle \text{TRG0MD} \rangle$) がトリガ出力選択レジスタ PMD1TRGSEL で選択したトリガ ($\text{PMD1TRG0} \sim 5$) 信号として出力されます。

なお、エッジモード(ノコギリ波キャリアモード)選択時はコンペアー一致はアップカウント時となります。また、EMG 保護動作時もトリガ出力許可する場合は $\text{PMD1TRGMD} \langle \text{EMGTGE} \rangle$ に "1" を設定します。

14.3.7.1 PMD1TRGCMP0 (トリガコンペアレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TRGCMP0							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TRGCMP0							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TRGCMP0 [15:0]	R/W	トリガ出力用コンペアレジスタ <TRGCMP0[15:0]>コンペアレジスタの設定範囲: 1 ~ [<MDPRD[15:0]>設定値 -1] PWM カウンタ<MDCNT[15:0]>と一致するとトリガ信号(TRG0)を出力します。 注) <TRGCMP0>="0"および<TRGCMP0> ≥ [<MDPRD[15:0]>設定値] は設定禁止

- 注 1) リード時は前段バッファの値(バスから設定したデータ)をリードします。
- 注 2) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 3) トリガコンペアレジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 4) 後段バッファの更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照してください。

表 14-5 トリガコンペアレジスタのバッファ更新タイミング

<TSYNCS>設定	<TRGnMD>設定	TRGCMPn レジスタ バッファ更新タイミング
00	000	直ちに更新
	001	PWM キャリアピークで更新
	010	PWM キャリアボトムで更新
	011	PWM キャリアのピークとボトムで更新(注 1)
	1xx	直ちに更新
01	xxx	PWM キャリアボトムで更新
10	xxx	PWM キャリアピークで更新
11	xxx	PWM キャリアのピークとボトムで更新(注 1)

注) x : Don't care

注) PMD1MDEN<PWMEN>="0"時は設定に関わらず直ちに更新されます。

注 1) PWM キャリアがノコギリ波(PMD1MDCR<PWMMD>="0")の場合、キャリアピーク更新になります。

14.3.7.2 PMD1TRGCMP1 (トリガコンペアレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TRGCMP1							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TRGCMP1							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TRGCMP1 [15:0]	R/W	トリガ出力用コンペアレジスタ コンペアレジスタの設定範囲: 1 ~ [<MDPRD[15:0]> 設定値-1] PWM カウンタ<MDCNT[15:0]> と一致するとトリガ信号(TRG1)を出力します。 注) <TRGCMP1>="0"および<TRGCMP1> ≥ [<MDPRD[15:0]>設定値] は設定禁止

- 注 1) リード時は前段バッファの値(バスから設定したデータ)をリードします。
- 注 2) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 3) トリガコンペアレジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 4) 後段バッファの更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照してください。

14.3.7.3 PMD1TRGCMP2 (トリガコンペアレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TRGCMP2							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TRGCMP2							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TRGCMP2 [15:0]	R/W	トリガ出力用コンペアレジスタ コンペアレジスタの設定範囲: 1 ~ [<MDPRD[15:0]> 設定値-1] PWM カウンタ<MDCNT[15:0]> と一致するとトリガ信号(TRG2)を出力します。 注) <TRGCMP2>="0"および<TRGCMP2> ≥ [<MDPRD[15:0]>設定値] は設定禁止

- 注 1) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 2) トリガコンペアレジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 3) 後段バッファの更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照してください。
- 注 4) リード時は前段バッファの値(バスから設定したデータ)をリードします。

14.3.7.4 PMD1TRGCMP3 (トリガコンペアレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TRGCMP3							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TRGCMP3							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15-0	TRGCMP3 [15:0]	R/W	トリガ出力用コンペアレジスタ コンペアレジスタの設定範囲: 1 ~ [<MDPRD[15:0]> 設定値-1] PWM カウンタ<MDCNT[15:0]> と一致するとトリガ信号(TRG3)を出力します。 注) <TRGCMP3>="0"および<TRGCMP3> ≥ [<MDPRD[15:0]>設定値] は設定禁止

- 注 1) このレジスタへのバイト書き込み(上位 8bit([15:8]), 下位 8bit([7:0])を別々に書き込み)はしないでください。バイト書き込みした場合の動作は保証できません。
- 注 2) トリガコンペアレジスタはダブルバッファ構成のため PWM カウンタ動作中でも変更可能です。
- 注 3) 後段バッファの更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照してください。
- 注 4) リード時は前段バッファの値(バスから設定したデータ)をリードします。

14.3.7.5 PMD1TRGCR (トリガコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TRG3BE	TRG3MD			TRG2BE	TRG2MD		
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TRG1BE	TRG1MD			TRG0BE	TRG0MD		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます
15	TRG3BE	R/W	PMD1TRGCMP3<TRGCMP3[15:0]>バッファの非同期更新許可 後段バッファの非同期更新を許可します。 0:同期更新 1:非同期更新(書き込み後、直ちに反映されます) 注) 更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照 注) PMD1MDEN<PWMEN>="0"時は設定に関わらず非同期更新になります。
14-12	TRG3MD[2:0]	R/W	PMD1TRGCMP3<TRGCMP3[15:0]>のモード設定 <TRGCMP3[15:0]>トリガ出力の一致モードを選択します。 000:トリガ出力禁止 001:ダウンカウント時の一致でトリガ出力 010:アップカウント時の一致でトリガ出力 011:アップ/ダウンカウントの一致でトリガ出力 100:PWM キャリアピークでトリガ出力 101:PWM キャリアボトムでトリガ出力 110:PWM キャリアピーク/ボトムでトリガ出力 111:トリガ出力禁止 注) PMD1MDCR<PWMMD>="0"(ノコギリ波)時は、"001"選択でもアップカウント一致に、"101"選択でも キャリアピークになります。 注) "011"選択時、PMD1TRGCMP3="0x0001"の場合、PMD1MDCR<PWMMD>="1"(三角波)においてトリ ガ出力は1周期に1度となります。
11	TRG2BE	R/W	PMD1TRGCMP2<TRGCMP2[15:0]>バッファの非同期更新許可 後段バッファの非同期更新を許可します。 0:同期更新 1:非同期更新(書き込み後、直ちに反映されます) 注) 更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照 注) PMD1MDEN<PWMEN>="0"時は設定に関わらず非同期更新になります。

Bit	Bit Symbol	Type	機能
10-8	TRG2MD[2:0]	R/W	<p>PMD1TRGCMP2<TRGCMP2[15:0]>のモード設定 <TRGCMP2[15:0]>トリガ出力の一致モードを選択します。</p> <p>000：トリガ出力禁止 001：ダウンカウント時の一致でトリガ出力 010：アップカウント時の一致でトリガ出力 011：アップ/ダウンカウントの一致でトリガ出力 100：PWM キャリアピークでトリガ出力 101：PWM キャリアボトムでトリガ出力 110：PWM キャリアピーク/ボトムでトリガ出力 111：トリガ出力禁止</p> <p>注) PMD1MDCR<PWMMMD>="0"(ノコギリ波)時は、"001"選択でもアップカウント一致に、"101"選択でもキャリアピークになります。</p> <p>注) "011"選択時、PMD1TRGCMP2="0x0001"の場合、PMD1MDCR<PWMMMD>="1"(三角波)においてトリガ出力は1周期に1度となります。</p>
7	TRG1BE	R/W	<p>PMD1TRGCMP1<TRGCMP1[15:0]>バッファの非同期更新許可 後段バッファの非同期更新を許可します。</p> <p>0：同期更新 1：非同期更新(書き込み後、直ちに反映されます)</p> <p>注) 更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照 注) PMD1MDEN<PWMMEN>="0"時は設定に関わらず非同期更新になります。</p>
6-4	TRG1MD[2:0]	R/W	<p>PMD1TRGCMP1<TRGCMP1[15:0]>のモード設定 <TRGCMP1[15:0]>トリガ出力の一致モードを選択します。</p> <p>000：トリガ出力禁止 001：ダウンカウント時の一致でトリガ出力 010：アップカウント時の一致でトリガ出力 011：アップ/ダウンカウントの一致でトリガ出力 100：PWM キャリアピークでトリガ出力 101：PWM キャリアボトムでトリガ出力 110：PWM キャリアピーク/ボトムでトリガ出力 111：トリガ出力禁止</p> <p>注) PMD1MDCR<PWMMMD>="0"(ノコギリ波)時は、"001"選択でもアップカウント一致に、"101"選択でもキャリアピークになります。</p> <p>注) "011"選択時、PMD1TRGCMP1="0x0001"の場合、PMD1MDCR<PWMMMD>="1"(三角波)においてトリガ出力は1周期に1度となります。</p>
3	TRG0BE	R/W	<p>PMD1TRGCMP0<TRGCMP0[15:0]>バッファの非同期更新許可 後段バッファの非同期更新を許可します。</p> <p>0：同期更新 1：非同期更新(書き込み後、直ちに反映されます)</p> <p>注) 更新タイミングは「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照 注) PMD1MDEN<PWMMEN>="0"時は設定に関わらず非同期更新になります。</p>
2-0	TRG0MD[2:0]	R/W	<p>PMD1TRGCMP0<TRGCMP0[15:0]>のモード設定 <TRGCMP0[15:0]>トリガ出力の一致モードを選択します。</p> <p>000：トリガ出力禁止 001：ダウンカウント時の一致でトリガ出力 010：アップカウント時の一致でトリガ出力 011：アップ/ダウンカウントの一致でトリガ出力 100：PWM キャリアピークでトリガ出力 101：PWM キャリアボトムでトリガ出力 110：PWM キャリアピーク/ボトムでトリガ出力 111：トリガ出力禁止</p> <p>注) PMD1MDCR<PWMMMD>="0"(ノコギリ波)時は、"001"選択でもアップカウント一致に、"101"選択でもキャリアピークになります。</p> <p>注) "011"選択時、PMD1TRGCMP0="0x0001"の場合、PMD1MDCR<PWMMMD>="1"(三角波)においてトリガ出力は1周期に1度となります。</p>

14.3.7.6 PMD1TRGSYNCR (トリガ更新タイミング設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	TSYNCS	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1-0	TSYNCS	R/W	トリガコンペアレジスタのバッファ更新タイミング設定 00: トリガ別に PMD1TRGCR<TRGxMD>設定で直ちに更新、PWM キャリアピークで更新、PWM キャリアボトムで更新、または PWM キャリアのピークとボトムで更新 01: PWM キャリアボトムで更新 10: PWM キャリアピークで更新 11: PWM キャリアピークとボトムで更新 注) 「表 14-5 トリガコンペアレジスタのバッファ更新タイミング」を参照 注) PMD1MDEN<PWMEN>="0"時は設定に関わらず非同期になります。

14.3.7.7 PMD1TRGMD (トリガ出力モード設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	TRGOUT	EMGTGE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	TRGOUT	R/W	トリガ出力モード 0:トリガ固定出力 1:トリガ選択出力 トリガ固定出力では、トリガ出力 PMD1TRG0 ~ PMD1TRG3 はそれぞれ<TRGCMP0[15:0]> ~ <PMDCMP3 [15:0]> で一致したトリガ信号を出力します。PMD1TRG4、PMD1TRG5 は出力されません。 トリガ選択出力では、<TRGCMP0[15:0]>の出力信号をトリガ出力 PMD1TRG0 ~ PMD1TRG5 のいずれかに出力します。トリガ出力はトリガ出力選択レジスタで選択します。 注)トリガ選択出力(<TRGOUT>="1")時のトリガ出力パターンについては表 14-6 を参照してください。
0	EMGTGE	R/W	EMG 保護動作中の出力許可設定 0:保護動作時 トリガ出力禁止 1:保護動作時 トリガ出力許可 EMG 保護動作中のトリガ出力許可設定を選択します。

表 14-6 トリガ出力パターン

<TRGOUT> 設定	コンペアレジスタ	<TRGSEL[2:0]> 設定	トリガ出力
<TRGOUT>="0"	PMD1TRGCMP0	×	PMD1TRG0
	PMD1TRGCMP1		PMD1TRG1
	PMD1TRGCMP2		PMD1TRG2
	PMD1TRGCMP3		PMD1TRG3
<TRGOUT>="1"	PMD1TRGCMP0	0	PMD1TRG0
		1	PMD1TRG1
		2	PMD1TRG2
		3	PMD1TRG3
		4	PMD1TRG4
	PMD1TRGCMP1	5	PMD1TRG5
		×	トリガ出力されない
		×	トリガ出力されない
PMD1TRGCMP2	×	トリガ出力されない	
PMD1TRGCMP3	×	トリガ出力されない	

14.3.7.8 PMD1TRGSEL (トリガ出力選択レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	TRGSEL		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-0	TRGSEL[2:0]	R/W	トリガ出力ポート選択 000 : PMD1TRG0 より出力 001 : PMD1TRG1 より出力 010 : PMD1TRG2 より出力 011 : PMD1TRG3 より出力 100 : PMD1TRG4 より出力 101 : PMD1TRG5 より出力 110 : トリガ出力しない 111 : トリガ出力しない トリガ選択出力(<TRGOUT>="1")時に有効となり、PMD1TRGCMP0 で設定した出力トリガを選択します。「表 14-6 トリガ出力パターン」参照)

注1) PMD 禁止(PMD1MDCR<PWMEN>="0")時は非同期更新されます。

注2) トリガ出力選択レジスタはダブルバッファ構成のためPWM カウンタ動作中でも変更可能です。

注3) 後段バッファの更新タイミングはコンペアレジスタ(PMD1CMPU/V/W)と同じです。

第 15 章 エンコーダ入力回路 (ENC)

15.1 概要

エンコーダ入力回路は、エンコーダモード、センサモード (2 種類)、タイマモードの 4 つの動作モードに対応しています。また、以下の機能を有しています。

- ・ インクリメンタルエンコーダおよびホール IC センサ対応 (センサ信号を直接入力可能)
- ・ 汎用 24 ビットタイマ機能
- ・ 4 通倍 (6 通倍) 回路内蔵
- ・ 回転方向検出回路内蔵
- ・ カウンタ (24 ビット) 内蔵
- ・ コンペア許可/禁止設定可能
- ・ 割り込み出力 1 本
- ・ 入力信号についてデジタルノイズフィルタ内蔵

15.2 チャネル別相違点

TMPM3U0FSDMG は、エンコーダ入力回路を内蔵しています。インクリメンタルエンコーダの信号を直接入力し、モータの絶対位置を容易に得ることができます。

いずれのチャネルにも示される使用相違点を除いて同一の動作をします。

表 15-1 チャネル別仕様相違点

チャネル	入力端子			エンコーダ入力 割り込み
	A 相	B 相	Z 相	
チャネル 0	ENCA0	ENCB0	ENCZ0	INTENC0

15.3 ブロック図




図 15-1 エンコーダ入力回路ブロック図

15.4 レジスタ説明

15.4.1 レジスタ一覧

エンコーダ入力回路の制御レジスタとアドレスは以下のとおりです。

Channel x	Base Address
Channel0	0x4001_0400

レジスタ名		Address(Base+)
入力制御レジスタ	ENTNCR	0x0000
カウンタリロードレジスタ	ENRELOAD	0x0004
比較レジスタ	ENINT	0x0008
カウンタレジスタ	ENCNT	0x000C

15.4.2 ENTNCR(入力制御レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	MODE		P3EN
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CMP	REVERR	UD	ZDET	SFTCAP	ENCLR	ZESEL	CMPEN
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ZEN	ENRUN	NR		INTEN	ENDEV		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-19	-	R	リードすると"0"が読めます。
18-17	MODE[1:0]	R/W	エンコーダ入力モード設定 00: エンコーダモード 01: センサモード(イベントカウント) 10: センサモード(タイマカウント) 11: タイマモード
16	P3EN	R/W	2相 / 3相入力選択 (センサモード時) (注1) 0: 2相入力 1: 3相入力 入力信号の数を設定します
15	CMP	R	コンペア発生フラグ 0: - 1: コンペア発生 (RD でクリア) コンペアが実施されると <CMP> が "1" にセットされます。 値を読み出すとフラグがクリアされます。また、<ENRUN> = "0" のときは常に "0" がセットされます。 このビットに値を書き込んでも何も起こりません。
14	REVERR	R	反転エラーフラグ (センサモード(タイマカウント)時) (注2) 0: - 1: エラー発生 (RD でクリア) センサモード (タイマカウント) 時、反転エラーが発生すると <REVERR> が "1" にセットされます。 値を読み出すとフラグがクリアされます。また、<ENRUN> = "0" のときは常に "0" がセットされます。 このビットに値を書き込んでも何も起こりません。 エンコーダモード、センサモード (イベントカウント) およびタイマモードの場合、このビットは意味を持ちません。
13	UD	R	エンコーダ回転方向 0: CCW方向(反時計回り) 1: CW方向(時計回り) モータがCW方向に回転しているときは "1"、CCW方向に回転しているときは "0" がセットされます。 また、<ENRUN> = "0" のときは常に "0" がセットされます。

Bit	Bit Symbol	Type	機能				
12	ZDET	R	<p>Z 相通過検出 0 : Z 非検出 1 : Z 検出</p> <p><ENRUN> = "0" → "1" 変化後の Z 相入力 (ENCZ) の最初の検出エッジ (インクリメンタル型エンコーダ信号の Z 相の立ち上がりエッジ (CW 方向)、もしくは立ち下がりエッジ (CCW 方向)) のタイミングで "1" がセットされます。また、<ENRUN> = "0" のときは常に "0" がセットされます。 このビットの動作は <ZEN> の値とは無関係です。</p> <p>センサモード (イベントカウント) およびセンサモード (タイマカウント) の場合、このビットは常に "0" です。</p>				
11	SFTCAP	W	<p>ソフトキャプチャ実行 (タイマモード/センサモード(タイマカウント)時) 0 : - 1 : ソフトキャプチャ</p> <p><SFTCAP> に "1" が書き込まれると、エンコーダカウンタの値をキャプチャし、ENCNT レジスタに格納します。 "0" を書き込んで何も起こりません。また、リードすると "0" が読めます。 エンコーダモードおよびセンサモード (イベントカウント) の場合、このビットは意味を持たず、"1" を書き込んで何も起こりません。</p>				
10	ENCLR	W	<p>エンコーダパルスカウンタクリア 0 : - 1 : クリア</p> <p><ENCLR> に "1" が書き込まれると、エンコーダカウンタは "0" にクリアされます。クリアされた後は、再びカウントを始めます。"0" を書き込んで何も起こりません。また、リードすると "0" が読めます。</p>				
9	ZESEL	R/W	<p>ENCZ の使用エッジ選択 (タイマモード時) 0 : 立ち上がりエッジ 1 : 立ち下がりエッジ</p> <p>タイマモード時、外部トリガとして使用する ENCZ 入力のエッジを選択します。 他のモードの場合、このビットは意味を持ちません</p>				
8	CMPEM	R/W	<p>コンペアイネーブル 0 : コンペア実行しない 1 : コンペア実行する</p> <p><CMPEM> に "1" が書き込まれると、エンコーダカウンタのカウント値と ENINT レジスタ値のコンペアを実施します。<CMPEM> に "0" が書き込まれると、コンペアを実施しません。</p>				
7	ZEN	R/W	<p>Z 相イネーブル (エンコーダモード/タイマモード時) 0 : 禁止 1 : 許可</p> <p>他のモードの場合、このビットは意味を持ちません。</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50%; padding: 5px;"> <エンコーダモード時> ENCZ 入力によるエンコーダカウンタのクリアを設定 </td> <td style="width: 50%; padding: 5px;"> <ZEN> = "1" のとき、CW 方向に回転しているときは ENCZ の立ち上がりエッジを検出してエンコーダカウンタが "0" にクリアされ、CCW 方向に回転しているときは ENCZ の立ち下がりエッジを検出してエンコーダカウンタが "0" にクリアされます。ENCLK (A 相、B 相信号を 4 通倍したクロック) タイミングとこのエッジ検出のタイミングが同時となった場合には、エンコーダカウンタはカウント動作を行わず "0" にクリアされます。(クリア優先) </td> </tr> <tr> <td style="width: 50%; padding: 5px;"> <タイマモード時> ENCZ 入力を外部トリガとして使用するかどうかを設定 </td> <td style="width: 50%; padding: 5px;"> <ZEN> = "1" のとき、<ZESEL> で指定された ENCZ 入力のエッジ検出で、エンコーダカウンタの値をキャプチャ、およびエンコーダカウンタを "0" にクリアします。 </td> </tr> </table>	<エンコーダモード時> ENCZ 入力によるエンコーダカウンタのクリアを設定	<ZEN> = "1" のとき、CW 方向に回転しているときは ENCZ の立ち上がりエッジを検出してエンコーダカウンタが "0" にクリアされ、CCW 方向に回転しているときは ENCZ の立ち下がりエッジを検出してエンコーダカウンタが "0" にクリアされます。ENCLK (A 相、B 相信号を 4 通倍したクロック) タイミングとこのエッジ検出のタイミングが同時となった場合には、エンコーダカウンタはカウント動作を行わず "0" にクリアされます。(クリア優先)	<タイマモード時> ENCZ 入力を外部トリガとして使用するかどうかを設定	<ZEN> = "1" のとき、<ZESEL> で指定された ENCZ 入力のエッジ検出で、エンコーダカウンタの値をキャプチャ、およびエンコーダカウンタを "0" にクリアします。
<エンコーダモード時> ENCZ 入力によるエンコーダカウンタのクリアを設定	<ZEN> = "1" のとき、CW 方向に回転しているときは ENCZ の立ち上がりエッジを検出してエンコーダカウンタが "0" にクリアされ、CCW 方向に回転しているときは ENCZ の立ち下がりエッジを検出してエンコーダカウンタが "0" にクリアされます。ENCLK (A 相、B 相信号を 4 通倍したクロック) タイミングとこのエッジ検出のタイミングが同時となった場合には、エンコーダカウンタはカウント動作を行わず "0" にクリアされます。(クリア優先)						
<タイマモード時> ENCZ 入力を外部トリガとして使用するかどうかを設定	<ZEN> = "1" のとき、<ZESEL> で指定された ENCZ 入力のエッジ検出で、エンコーダカウンタの値をキャプチャ、およびエンコーダカウンタを "0" にクリアします。						
6	ENRUN	R/W	<p>エンコーダ動作イネーブル 0 : 禁止 1 : 許可</p> <p><ENRUN> = "1" で、<ZDET> を "0" にクリアするとともにエンコーダ動作をイネーブルします。 <ENRUN> = "0" で、エンコーダ動作をディセーブルにします。 エンコーダの動作を停止した際 (<ENRUN> ビットを "1" → "0")、クリアされるカウンタおよびフラグと、クリアされないカウンタおよびフラグが存在します。</p>				

Bit	Bit Symbol	Type	機能
5-4	NR[1:0]	R/W	ノイズフィルタ 00 : ノイズフィルタなし 01 : 31/fsys 未満のパルスはノイズとして除去 10 : 63/fsys 未満のパルスはノイズとして除去 11 : 127/fsys 未満のパルスはノイズとして除去 デジタルノイズフィルタでノイズとして除去するパルスの幅を設定します。
3	INTEN	R/W	エンコーダ割り込みイネーブル 0 : 禁止 1 : 許可 <INTEN> = "1" で割り込み信号の発生をイネーブルにし、<INTEN> = "0" で割り込み信号の発生をディセーブルにします。
2-0	ENDEV[2:0]	R/W	エンコーダパルス分周比 000 : 1 分周 100 : 16 分周 001 : 2 分周 101 : 32 分周 010 : 4 分周 110 : 64 分周 011 : 8 分周 111 : 128 分周 エンコーダパルスの分周比を設定します。 この設定に従ってエンコーダパルスが分周され、イベント割り込みの発生周期として使用されます。

注 1) エンコーダモード、タイマモードの場合は、必ず <P3EN> = "0" に設定してください。

注 2) モードを変更した後は、必ず最初にフラグをリードし、"0"にクリアしてください。

動作モードは <MODE[1:0]>、<P3EN>、<ZEN>により決定し、全部で 8 種類の設定があります。

動作モードの設定表を以下に示します。

<MODE[1:0]>	<ZEN>	<P3EN>	入力端子	モード
00	0	0	A, B	エンコーダモード
	1		A,B,Z	エンコーダモード (Z 使用)
01	0	0	U,V	センサモード (イベントカウント, 2 相入力)
		1	U,V,W	センサモード (イベントカウント, 3 相入力)
10	0	0	U,V	センサモード (タイマカウント, 2 相入力)
		1	U,V,W	センサモード (タイマカウント, 3 相入力)
11	0	0	-	タイマモード
	1		Z	タイマモード (Z 使用)

<ENRUN> と各信号の状態を以下に示します。

カウンタ／フラグ	<ENRUN> = 0 時 (リセット解除後)	<ENRUN> = 1 時 (動作中)	<ENRUN> = 0 時 (停止中)	<ENRUN> = 0 時 対象フラグ／カウンタの クリア手段
エンコーダカウンタ	0x000000	カウント動作	停止時の値を保持	ソフトクリア (<ENCLR> = 1 WR)
ノイズフィルタ カウンタ	0b0000000	カウントアップ動作	カウントアップ動作 (常時フィルタリング)	リセットのみ
エンコーダパルス 分周カウンタ	0x00	カウントダウン動作	停止してクリア	<ENRUN> = 0 時はクリア
コンペアフラグ <CMP>	0	コンペア時 "1" セット リードでクリア	クリア	<ENRUN> = 0 時はクリア
反転エラーフラグ <REVERR>	0	エラー発生で "1" セット リードでクリア	クリア	<ENRUN> = 0 時はクリア
Z 検出フラグ <ZDET>	0	Z 検出で "1" セット	クリア	<ENRUN> = 0 時はクリア
回転方向ビット <UD>	0	方向検出で "0" / "1" セット	クリア	<ENRUN> = 0 時はクリア

15.4.3 ENRELOAD(カウンタリロードレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RELOAD							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RELOAD							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	RELOAD[15:0]	R/W	<p>エンコーダカウンタの周期 (4 通倍(6 通倍)後) 設定 0x0000 ~ 0xFFFF</p> <p>Z 相使用する場合 : 1 回転分のカウントパルス数を設定 Z 相使用しない場合 : 1 回転分のカウントパルス数-1 を設定</p> <p>エンコーダカウンタの周期 (4 通倍後) を設定します。 エンコーダカウンタが UP カウントをおこなっていた場合、カウンタの値が<RELOAD[15:0]> の値と等しくなったら、次の ENCLK タイミングで"0"にクリアされます。DOWN カウントをおこなっていた場合、カウンタの値が "0" になった次の ENCLK のタイミングで、<RELOAD[15:0]> の値がエンコーダカウンタにロードされます。</p>

- 注 1) エンコーダモード時のみ使用
- 注 2) ENRELOAD レジスタは、必ずワード単位でアクセスしてください。

15.4.4 ENINT(比較レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	INT							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	INT							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	INT							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能	
31-24	-	R	リードすると"0"が読めます。	
23-0	INT[23:0]	R/W	カウンタ比較値設定	
			エンコーダモード時	エンコーダのパルス位置割り込み発生位置設定 0x0000 ~ 0xFFFF <CMPEN> = "1" のときエンコーダカウンタと <INT[15:0]> の値が一致すると、<CMP> が "1" にセットされます。さらに <INTEN> = "1" であれば割り込み要求 (INTENC0) が発生します。 ただし、<ZEN> = "1" のときは、<ZDET> = "1" になるまでの間の一致については割り込み要求は発生しません。
			センサモード時 (イベントカウント)	エンコーダのパルス位置割り込み発生位置設定 0x0000 ~ 0xFFFF <CMPEN> = "1" のとき、エンコーダカウンタと <INT[15:0]> の値が一致すると、<CMP> が "1" にセットされます。さらに <INTEN> = "1" であれば割り込み要求 (INTENC0) が発生します。 <ZEN> の値には影響しません。
			センサモード時 (タイマカウント)	パルス未検出時間異常判定割り込み発生位置設定 0x000000 ~ 0xFFFFF <CMPEN> = "1" のとき、内部カウンタ値が <INT[23:0]> の値と一致すると、パルス未検出時間異常エラーと判定され、<CMP> が "1" にセットされます。さらに <INTEN> = "1" であれば割り込み要求 (INTENC0) が発生します。 <ZEN> の値には影響しません。
			タイマモード時	タイマコンペア割り込み発生位置設定 0x000000 ~ 0xFFFFF <CMPEN> = "1" のとき、内部カウンタ値が <INT[23:0]> の値と一致すると、<CMP> が "1" にセットされます。さらに <INTEN> = "1" であればタイマコンペア割り込み要求 (INTENC0) が発生します。 <ZEN> の値には影響しません。

注 1) <INT[23:16]>はセンサモード(タイマカウント)、タイマモード時のみ使用

注 2) ENINT レジスタは、必ずワード単位でアクセスしてください。

17.4.5 ENCNT(カウンタレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CNT							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CNT							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CNT							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能	
31-24	-	R	リードすると"0"が読めます。	
23-0	CNT[23:0]	R/W	エンコーダカウンタ/キャプチャ値	
			エンコーダモード時	エンコーダパルスのカウント値 0x0000 ~ 0xFFFF エンコーダパルスのカウント値を読み出すことができます。 エンコーダモード時、エンコーダカウンタは、エンコーダパルス (ENCLK) を UP もしくは DOWN カウントします。 CW 方向に回転しているときは UP カウントを行い、カウンタ値が <RELOAD [15:0]> と等しくなったとき、次の ENCLK タイミングで"0"にクリアされます。 CCW 方向に回転しているときは DOWN カウントを行い、カウンタ値が "0" のとき、次の ENCLK タイミングで <RELOAD[15:0]> の値がカウンタにロードされます。
			センサモード時 (イベントカウント)	エンコーダパルスのカウント値 0x0000 ~ 0xFFFF エンコーダパルスのカウント値を読み出すことができます。 センサモード (イベントカウント) 時、エンコーダカウンタは、エンコーダパルス (ENCLK) を UP もしくは DOWN カウントします。 CW 方向に回転しているときは UP カウントを行い、カウンタ値が "0xFFFF"までカウントすると、次の ENCLK タイミングで"0"にクリアされます。 CCW 方向に回転しているときは DOWN カウントを行い、カウンタ値が "0" のとき、次の ENCLK タイミングで"0xFFFF"がカウンタにロードされます。
			センサモード時 (タイマカウント)	パルス検出時間の値 もしくは ソフトキャプチャ値 0x000000 ~ 0xFFFFFFFF エンコーダパルス (ENCLK) によりエンコーダカウンタをキャプチャした値、もしくは、<SFTCAP> に "1" を書きこむことでエンコーダカウンタをソフトキャプチャした値を読み出すことができます。キャプチャした値はシステムリセットで"0"にクリアされます。また、<ENCLR> = "1" を書き込んでカウンタをクリアした後、ソフトキャプチャすることによりクリアすることも可能です。 センサモード (タイマカウント) 時、エンコーダカウンタは、fsys で UP カウントし、フリーランで動作します。エンコーダパルス (ENCLK) を検出すると"0"にクリアされます。"0xFFFFFFFF"までカウントすると自動的に"0"にクリアされます。
			タイマモード時	内部カウンタのキャプチャ値もしくは ソフトキャプチャ値 0x000000 ~ 0xFFFFFFFF <SFTCAP> に "1" を書きこむことでエンコーダカウンタをソフトキャプチャした値を読み出すことができます。<ZEN> = "1" のときは、<ZESEL> で指定された Z 相の検出エッジでもキャプチャされます。キャプチャした値はリセットで"0"にクリアされます。<ENCLR> = "1" を書き込んでカウンタをクリアした後にソフトキャプチャすることにより、クリアすることも可能です。 タイマモード時、エンコーダカウンタは、fsys で UP カウントし、フリーランで動作します。"0xFFFFFFFF"までカウントすると自動的に"0"にクリアされず。

- 注 1) <CNT[23:16]>はセンサモード(タイマカウント)、タイマモード時のみ使用。(エンコーダモード、センサモード(イベントカウント)時は常に"0"が READ されます。)
- 注 2) ENCNT レジスタは、必ずワード単位でアクセスしてください。

15.5 動作説明

15.5.1 エンコーダモード

高速位置センサ対応 (位相判定) で、AB エンコーダ入力および ABZ エンコーダ入力に対応しています。

- ・ イベント検出 (回転パルス) → 割り込み発生
- ・ イベントカウント → 一致割り込み発生 (移動量測定)
- ・ 回転方向検出
- ・ アップダウンカウント (動作中随時変更可能)
- ・ カウンタ周期設定可能

15.5.2 センサモード

低速位置センサ対応 (零クロス判定) で、UV ホールセンサ入力および UVW ホールセンサ入力に対応しています。

イベントカウントモードとタイマカウントモード (fsys でカウント) の 2 種類があります。

15.5.2.1 イベントカウントモード

- ・ イベント検出 (回転パルス) → 割り込み発生
- ・ イベントカウント → 一致割り込み発生 (移動量測定)
- ・ 回転方向検出

15.5.2.2 タイマカウントモード

- ・ イベント検出 (回転パルス) → 割り込み発生
- ・ タイマカウント
- ・ 回転方向検出
- ・ キャプチャ機能 → イベントキャプチャ (イベント間隔測定) → 割り込み発生
ソフトキャプチャ
- ・ 未検出時間によるエラー (タイマコンペア) → 一致割り込み発生
- ・ 反転検出エラー → 回転方向変化によるエラーフラグ

15.5.3 タイマモード

汎用 24 ビットタイマとして使用できます。


- ・ 24 ビットアップカウンタ
- ・ カウンタクリア制御 (ソフトクリア、タイマクリア、外部トリガ、フリーランカウント)
- ・ コンペア機能 → 一致割り込み発生
- ・ キャプチャ機能 → 外部トリガキャプチャ → 割り込み発生
ソフトキャプチャ

15.6 機能


15.6.1 モード動作概要

15.6.1.1 エンコーダモード

1. $\langle ZEN \rangle = 1$ のとき ($\langle RELOAD \rangle = 0x0380$ 、 $\langle ENINT \rangle = 0x0002$)





2. $\langle ZEN \rangle = 0$ のとき ($\langle RELOAD \rangle = 0x0380$ 、 $\langle ENINT \rangle = 0x0002$)



- ・ インクリメンタルエンコーダ入力を A、B、Z 相に接続します。A、B 信号を 4 週倍して、エンコーダパルス数のカウントを行います。
- ・ CW 方向 (A 相が B 相に対して 90 度進んでいる状態) に回転しているときは Up カウントを行い、カウンタ値が $\langle RELOAD \rangle$ と等しくなったとき、次の ENCLK でカウンタが "0" クリアされます。
- ・ CCW 方向 (A 相が B 相に対して 90 度遅れている状態) に回転しているときは Down カウントを行い、カウンタ値が "0x0000" と等しくなったとき、次の ENCLK でカウンタに $\langle RELOAD \rangle$ の値がセットされます。

- ・ さらに、<ZEN>="1" の場合は、CW 方向に回転しているときは Z 相の立ち上がりエッジでカウンタが"0"にクリアされます。CCW 方向に回転しているときは Z 相の立ち下がりエッジでカウンタが"0"にクリアされます。ENCLK と Z 相検出のタイミングが同時になったときは、カウント動作を行わず、"0"にクリアされます。
- ・ <ENCLR> に "1" が書き込まれると、カウンタは"0"にクリアされます。
- ・ <UD> は CW 方向に回転していることを検出しているときは "1"、CCW 方向のときは "0" がセットされます。
- ・ ENCLK を分周した信号 (TIMPLS) を取り出すことができます。
- ・ <CMPEN>="1" のとき、<ENINT> の値とエンコーダカウンタ値が等しくなったときに割り込みを発生させることができます。ただし、<ZEN>="1" の場合、<ZDET>="0" の期間の一致では割り込みを発生しません。
- ・ <ZDET>、<UD> は、<ENRUN>="0" のときは"0"にクリアされます。


15.6.1.2 センサモード (イベントカウント)

1. $\langle P3EN \rangle = 1$ のとき ($\langle ENINT \rangle = 0x0002$)2. $\langle P3EN \rangle = 0$ のとき ($\langle ENINT \rangle = 0x0002$)


- ・ ホールセンサ入力を U、V、W 相に接続します。 $\langle P3EN \rangle = "0"$ の場合は U、V 信号を 4 通倍、 $\langle P3EN \rangle = "1"$ の場合は U、V、W 信号を 6 通倍して、ホールセンサパルス数のカウントを行います。
- ・ CW 方向 (U 相が V 相、V 相が W 相に対して 90 度進んでいる状態) に回転しているときは Up カウントを行い、カウンタ値が "0xFFFF" と等しくなったとき、次の ENCLK でカウンタが "0" にクリアされます。
- ・ CCW 方向 (U 相が V 相、V 相が W 相に対して 90 度遅れている状態) に回転しているときは Down カウントを行い、カウンタ値が "0x0000" と等しくなったとき、次の ENCLK でカウンタに "0xFFFF" がセットされます。
- ・ $\langle ENCLR \rangle$ に "1" が書き込まれると、カウンタは "0" にクリアされます。
- ・ $\langle UD \rangle$ は CW 方向に回転していることを検出しているときは "1"、CCW 方向のときは "0" がセットされます。
- ・ ENCLK を分周した信号 (TIMPLS) を取り出すことができます。
- ・ $\langle CMPEN \rangle = "1"$ のとき、 $\langle ENINT \rangle$ の値とカウンタ値が等しくなったときに割り込みを発生させることができます。
- ・ $\langle UD \rangle$ は $\langle ENRUN \rangle = "0"$ のときは "0" にクリアされます。

15.6.1.3 センサモード (タイマカウント)

1. <P3EN> = 1 のとき (<ENINT> = 0x0002)



2. <P3EN> = 0 のとき (<ENINT> = 0x0002)




- ・ ホールセンサ入力を U、V、W 相に接続します。<P3EN> = "0" の場合は U、V 信号を 4 通倍、<P3EN> = "1" の場合は U、V、W 信号を 6 通倍して、ホールセンサパルス幅のカウントを行います。
- ・ カウンタは常に Up カウントを行い、ENCLK でカウンタが"0"にクリアされます。また、カウンタ値が"0xFFFFFFFF"と等しくなったとき、カウンタが"0"にクリアされます。
- ・ <ENCLR> に "1" が書き込まれると、カウンタは"0"にクリアされます。
- ・ ENCLK により、発生時のカウンタ値がキャプチャされます。キャプチャした値は ENCNT レジスタから読み出すことができます。
- ・ <SFTCAP> に "1" が書き込まれると、発生時のカウンタ値がキャプチャされます。キャプチャは任意のタイミングで行うことができます。キャプチャした値は ENCNT レジスタから読み出すことができます。
- ・ <UD> は CW 方向に回転していることを検出しているときは "1"、CCW 方向のときは "0" がセットされます。
- ・ <CMPEN> = "1" のとき、<ENINT> の値とカウンタ値が等しくなったときに割り込みを発生させることができます。


- ・ <UD> は <ENRUN> = "0" のときは"0"にクリアされます。
- ・ 回転方向が変化した場合は <REVERR> = "1" にセットされます。フラグは読み出すことでクリアされます。
- ・ ENCNT レジスタの値 (キャプチャ値) は、<ENRUN> の値にかかわらず保持されます。ENCNT レジスタのクリア要因はリセットのみです。

15.6.1.4 タイマモード

1. <ZEN> = 1 のとき (<ENINT> = 0x0006)



2. <ZEN> = 0 のとき (<ENINT> = 0x0006)




- <ZEN> = "1" のとき、Z 入力端子を外部トリガとして使います。<ZEN> = "0" のとき、外部入力を使用しません。
- カウンタは常に Up カウントを行います。<ZEN> = "1" の場合、<ZESEL> = "0" のときは Z 相の立ち上がりエッジでカウンタが"0"にクリアされ、<ZESEL> = "1" のときは Z 相の立ち下がりエッジでカウンタが"0"にクリアされます。また、エンコーダカウンタ値が"0xFFFFF"と等しくなったとき、カウンタが"0"にクリアされます。
- <ENCLR> に "1" が書き込まれると、カウンタは"0"にクリアされます。


- ・ Z 相検出により、発生時のカウンタ値がキャプチャされます。キャプチャした値は ENCNT レジスタから読み出すことができます。
- ・ <SFTCAP> に "1" が書き込まれると、発生時のエンコーダカウンタ値がキャプチャされます。キャプチャは任意のタイミングで行うことができます。キャプチャした値は ENCNT レジスタから読み出すことができます。
- ・ <UD> は CW 方向に回転していることを検出しているときは "1"、CCW 方向のときは "0" がセットされます。
- ・ <CMPEN> = "1" のとき、<ENINT> の値とエンコーダカウンタ値が等しくなったときに割り込みを発生させることができます。
- ・ <UD> は <ENRUN> = "0" のときは "0" にクリアされます。
- ・ ENCNT レジスタの値 (キャプチャ値) は、<ENRUN> の値にかかわらず保持されません。ENCNT レジスタのクリア要因はリセットのみです。

15.6.2 カウンタおよび割り込み発生動作 <CMPEN> = 1 のとき


15.6.2.1 エンコーダモード




15.6.2.2 センサモード (イベントカウント)



15.6.2.3 センサモード (タイマカウント)




15.6.2.4 タイマモード



15.6.3 カウンタおよび割り込み発生動作 <CMPEN> = 0 のとき


15.6.3.1 エンコーダモード

<ENDEV>="000"




15.6.3.2 センサモード (イベントカウント)


<ENDEV>="000"



15.6.3.3 センサモード (タイマカウント)



15.6.3.4 タイマモード



15.6.4 エンコーダ回転方向

A,B,Z 相の位相を判定します。

この回路は 2 相 (A,B) / 3 相 (A,B,Z) 入力兼用で使用します。3 相入力時は <P3EN> = "1" に設定します。

	2 相入力時	3 相入力時
CW 方向	<p>A 0 1 1 0 0 1 B 0 0 1 1 0 0</p>	<p>A 0 1 1 1 0 0 0 1 1 B 0 0 0 1 1 1 0 0 0 Z 1 1 0 0 0 1 1 1 0</p>
CCW 方向	<p>A 0 0 1 1 0 0 B 0 1 1 0 0 1</p>	<p>A 1 1 0 0 0 1 1 1 0 B 0 0 0 1 1 1 0 0 0 Z 0 1 1 1 0 0 0 1 1</p>

15.6.5 カウンタ回路

カウンタ回路は、24bit のアップダウンカウンタを内蔵し、カウンタの制御を行います。

15.6.5.1 動作概要

動作モードにより、カウント動作、クリア、リロードを制御します。カウンタの制御を表 15-2 に示します。

表 15-2 カウンタの制御

モード <MODE[1:0]>	<ZEN>	<P3EN>	入力端子	カウント	動作	カウンタ クリア条件	カウンタ リロード条件	カウンタ動作 可能範囲 (リロード値)
エンコーダモード 00	0	0	A,B	エンコーダ パルス (ENCLK)	UP	[1]<ENCLR> = 1 WR [2]<RELOAD>と一致	-	0x0000~<REL OAD>
					DOWN	[1]<ENCLR> = 1 WR	[1]0x0000 と一致	
	1		A,B,Z		UP	[1]<ENCLR> = 1 WR [2]<RELOAD>と一致 [3]Z トリガ	-	
					DOWN	[1]<ENCLR> = 1 WR	[1]0x0000 と一致	
センサモード (イベントカウント) 01	0	0	U,V		UP	[1]<ENCLR> = 1 WR [2]0xFFFF と一致	-	0x0000~0xFFFF F
					DOWN	[1]<ENCLR> = 1 WR	[1]0x0000 と一致	
	1		U,V,W		UP	[1]<ENCLR> = 1 WR [2]0xFFFF と一致	-	
					DOWN	[1]<ENCLR> = 1 WR	[1]0x0000 と一致	
センサモード (タイマカウント) 10	0	0	U,V	fsys	UP	[1]<ENCLR> = 1 WR [2]0xFFFFFFFF と一致	-	0x000000~0xF FFFFFF
					UP	[3] エンコーダパルス (ENCLK)	-	
1	U,V,W	-	UP		[1]<ENCLR> = 1 WR [2] 0xFFFFFFFF と一致 [3]<ENINT>と一致	-	0x000000 ~ 0xFFFFFFFF	
			UP		[1]<ENCLR> = 1 WR [2] 0xFFFFFFFF と一致 [3] <ENINT>と一致 [4]Z トリガ	-		
タイマモード 11	1	×	Z		UP	[1]<ENCLR> = 1 WR [2] 0xFFFFFFFF と一致 [3] <ENINT>と一致 [4]Z トリガ		-

注) カウンタの値は、<ENRUN> = "0" を書き込んでもクリアされません。また、再度 ENRUN = 1 とすると、停止時のカウンタ値からカウントを再開します。カウンタ値を"0"にクリアする場合は、<ENCLR> = "1" を書き込むことでソフトクリアしてください。

15.6.6 割り込み

割り込みには、イベント(分周パルス、キャプチャ)割り込み、未検出時間異常割り込み、タイマコンペア割り込み、キャプチャ割り込みがあります。

15.6.6.1 動作概要

<INTEN> = "1" のとき、カウンタ値およびエンコーダパルスにより割り込みを発生します。

割り込みの要因は、動作モードおよび<CMPEN>、<ZEN>の設定により以下の6種類があります。表 15-3 に割り込み要因を示します。

表 15-3 割り込み要因

	割り込み要因	説明	モード	割り込み出力	Status フラグ
1	イベントカウント割り込み	<CMPEN> = "1" のとき、イベント(回転パルス)の発生をカウントするカウンタを使用し、設定回数(= <ENINT>) カウントされたことを通知します。	エンコーダモード および センサモード (イベントカウント)	<INTEN> = "1" かつ <CMPEN> = "1" 時	あり <CMP>
2	イベント割り込み (分周パルス)	イベント(エンコーダパルス)の発生を、<ENDEV> の設定により1分周~128分周して、通知します。		<INTEN> = "1" 時	なし
3	イベント割り込み (キャプチャ割り込み)	イベント(エンコーダパルス)の発生およびイベント(回転パルス)でキャプチャが行われたことを通知します。		<INTEN> = "1" 時	なし
4	未検出時間異常割り込み	<CMPEN> = "1" のとき、fsys でカウントしイベント(エンコーダパルス)でクリアするカウンタを使用し、イベントがある一定時間(= <ENINT>)以上発生しないことを通知します。	センサモード (タイマカウント)	<INTEN> = "1" かつ <CMPEN> = "1" 時	あり <CMP>
5	タイマコンペア割り込み	<CMPEN> = "1" のとき、タイマで設定時間(= <ENINT>) カウントしたことを通知します。	タイマモード	<INTEN> = "1" かつ <CMPEN> = "1" 時	あり <CMP>
6	キャプチャ割り込み	外部トリガ(ENCZ入力)でキャプチャが行われたことを通知します。		<INTEN> = "1" 時	なし

センサモード(タイマカウント)およびタイマモード時は、エンコーダカウンタのキャプチャ動作が可能です。

キャプチャした値は、ENCNT レジスタから読み出すことができます。

センサモード(タイマカウント)時は、イベント発生(エンコーダパルス)により、カウンタの値がキャプチャされます。<SFTCAP> に "1" を書き込むことにより、ソフトキャプチャも可能です。

タイマモード時は、<SFTCAP> に "1" を書き込むことにより、ソフトキャプチャが可能です。<ZEN> = "1" 設定時は、ENCZ 入力を使用して、<ZESEL> に従ったエッジでの外部トリガキャプチャも可能です。

第 16 章 パワーオンリセット回路(POR)

パワーオンリセット回路(POR)は、電源投入時にパワーオンリセット信号を発生します。

電源電圧とは、DVDD5B を指しています。

16.1 構成

パワーオンリセット回路は、基準電圧発生回路、コンパレータ、VLTD リセット回路およびパワーオンカウンタから構成されます。

電源電圧をラダー抵抗によって分圧した電圧を基準電圧発生回路が発生した基準電圧とコンパレータで比較します。




図 16-1 パワーオンリセット回路

VLTD リセット回路のレジスタ VDCR は、電圧検出回路(VLTD)の章を参照願います。

16.2 機能

電源投入時、電源電圧がパワーオンリセット解除電圧以下の間、パワーオン検出信号が発生されま
す。パワーオン検出信号が解除されるのは、DVDD5B が $3.0 \pm 0.2 \text{ V}$ を超えるタイミングです。

パワーオン検出信号が解除され、さらにリセット検出信号も解除されるとパワーオンカウンタ回路
が動作し待機時間(約 3.2 ms)後に内部リセット信号が解除されます。

内部リセット信号が発生している間、CPU および周辺機能はリセットされます。

リセット端子入力を使用しない場合、内部リセット信号解除までに電源電圧をVLTD検出電圧以上
まで上昇させてください。電源電圧がVLTD検出電圧以上に到達しない場合、TMPM3U0FSDMG は正
常に動作することができません。




図 16-2 パワーオンリセット動作タイミング

記号	項目	Min	Typ	Max	単位
t PWUP	パワーオンリセット解除時間	-	$2^{15} / f_{OSC2}$	-	s
tDVDD	電源立ち上がり時間	-	-	3	ms
VPORH	パワーオンリセット解除電圧	2.8	3	3.2	V
VPORL	パワーオンリセット検出電圧	2.6	2.8	3.0	V
tPORDT1	パワーオンリセット解除応答時間		30		μs

注) パワーオンリセット解除電圧(VPORH)とパワーオンリセット検出電圧(VPORL) は、相対的に変動するため検出電
圧が逆転することはありません。

注) 電源電圧の変動によりパワーオンリセット回路が完全な動作をしないことがあります。機器設計的には電氣的特性
を参照の上十分な考慮をしてください。

第 17 章 電圧検出回路(VLTD)

電圧検出回路は、電源電圧の低下を検出し、リセット信号を発生します。

注) 電源電圧の変動によっては電圧検出回路が完全な動作をしないことがありますので、機器設計時には電気的特性を参照の上、十分な考慮が必要です。

17.1 構成

電圧検出回路は、基準電圧発生回路、検出電圧レベル選択回路、コンパレータ、制御レジスタから構成されます。

電源電圧(DVDD5B)はラダー抵抗で分圧され、検出電圧レベル選択回路に入力されます。検出電圧レベル選択回路で検出電圧(VDLVL)に応じた電圧が選択され、コンパレータで基準電圧と比較されます。電源電圧(DVDD5B)が検出電圧(VDLVL)を下回ると、リセット信号を発生します。




図 17-1 電圧検出回路

17.2 レジスタ説明

17.2.1 レジスタ一覧

レジスタ名		Address(Base+)
電圧検出制御レジスタ	VDCR	0x0000

Base Address = 0x4004_0900

17.2.2 VDCR (電圧検出制御レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	VDLVL		VDEN
リセット後	0	0	0	0	0	0	1	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2-1	VDLVL[1:0]	R/W	検出電圧レベル選択 00: Reserved 01: 4.1 ± 0.2V 10: 4.4 ± 0.2V 11: 4.6 ± 0.2V
0	VDEN	R/W	電圧検出の許可/禁止 0: 禁止 1: 許可

注) VDCR はパワーオンリセット、外部リセット入力初期化されます。



17.3 動作説明

17.3.1 制御

電圧検出回路は、電圧検出制御レジスタで制御されます。

17.3.2 機能

電圧検出回路は、検出電圧レベル選択ビット $VDCR\langle VDLVL[1:0]\rangle$ 、電圧検出の許可／禁止 $VDCR\langle VDEN\rangle$ で設定します。電圧検出が許可設定の場合、電源電圧(DVDD5B)が検出電圧($VDLVL[1:0]$)を下回ったとき、リセット信号を発生します。

17.3.2.1 電圧検出動作の許可／禁止

$VDCR\langle VDEN\rangle$ はパワーオンリセット、外部リセット解除後、“0”にクリアされ禁止されます。“1”にセットすると電圧検出動作が許可されます。

注) 電源電圧(DVDD5B) < 検出電圧 $VDCR\langle VDLVL[1:0]\rangle$ の状態で、 $VDCR\langle VDEN\rangle = "0"$ (禁止) から“1” (許可) に設定すると、設定した時点でリセット信号が発生します。

17.3.2.2 検出電圧レベル選択

$VDCR\langle VDLVL[1:0]\rangle$ で検出電圧を選択します。




図 17-2 電圧検出タイミング

記号	項目	Min	Typ	Max	単位
tVDEN	電圧検出回路が有効になる時間	-	40	-	μs
tVDDT1	電圧検出回路検出応答時間	-	40	-	
tVDDT2	電圧検出回路検出解除時間	-	40	-	
tVDPW	電圧検出回路検出最小パルス幅	45	-	-	

第 18 章 周波数検知回路(OFD)

周波数検知回路(Oscillation Frequency Detector)は、CPU クロック用外部高周波の周波数が検知周波数設定レジスタによって設定された周波数範囲を超えた場合にリセットを発生する回路です。

検知する周波数の上限と下限は OFDMXPLLOFF と OFDMNPLLOFF レジスタで設定します。TMPM3U0FSDMG の検出周波数の初期値は図 20-3 を参照してください。OFDMXPLLOFF、OFDMXPLLON、OFDMNPLLOFF 及び OFDMNPLLON レジスタは周波数検知動作中は書き換えることができませんので、検知周波数を変更する場合は周波数検知が停止中に行なってください。また、OFDMXPLLOFF、OFDMXPLLON、OFDMNPLLOFF 及び OFDMNPLLON レジスタに書き込みを行なうためには、周波数検知回路制御レジスタ 1(OFDCR1)に書き込み許可コード"0xF9"を設定する必要があります。周波数検知回路は RESET 端子への外部リセット入力、パワーオンリセットおよび VLTD リセットによりディセーブルとなります。検知動作をイネーブルにするためには、OFDCR1 に書き込み許可コード"0xF9"を書き込んだ後、周波数検知回路制御レジスタ 2(OFDCR2)に"0xE4"を設定します。

OFDMNPLLOFF、OFDMNPLLON、OFDMXPLLOFF 及び OFDMXPLLON レジスタで設定した周波数範囲を超えた場合、TMPM3U0FSDMG は周波数検知リセットを発生し、電源端子、RESET 端子、MODE 端子を除く全ての入出力ポートはハイインピーダンス状態となり、CPU などの内部回路が初期化されます。CG レジスタが初期化されることによりシステムクロックは PLL ディセーブル、内部高速発振器 fosc2 に切り替わって動作します。

周波数検知回路の全てのレジスタ(OFDCR1、OFDCR2、OFDMNPLLOFF、OFDMNPLLON、OFDMXPLLOFF、OFDMXPLLON)は、周波数検知リセットでは初期化されず、システムクロックが内部 fosc2 に切り替わるため、検知対象クロックと基準クロックが同じになり、結果として周波数範囲が設定値以内に納まるために周波数検知リセットは解除されます。

したがって、周波数検知リセットが発生すると、システムクロックが内部 IOSC に切り替わり、周波数検知イネーブル状態でリセットシーケンスを実行します。

注) いかなる異常も検知できるわけではありません。また、クロックの誤差を測定するための回路ではありません。

注) 周波数検知回路は NORMAL モードおよび IDLE モードのときのみ有効となります。STOP モードのときは、周波数検知回路は自動的にディセーブルとなります。

注) CGPLLSEL レジスタにて PLL を設定する場合、および CGOSCCR<OSCSEL>レジスタで内部 fosc2 または外部 fosc1 にシステムクロックを切り替える場合、周波数検知回路(OFD)は必ずディセーブルの状態で行なってください。なお、PLL オン状態で OFD リセットが発生した場合、検知周波数設定レジスタは、OFDMNPLLON/OFDMXPLLON から OFDMNPLLOFF/OFDMXPLLOFF に自動的に切り替わります。

18.1 構成




図 18-1 周波数検知回路ブロック図

18.2 レジスタ説明

18.2.1 レジスタ一覧

Base Address = 0x4004_0800

レジスタ名		Address(Base+)
周波数検知回路制御レジスタ 1	OFDCR1	0x0000
周波数検知回路制御レジスタ 2	OFDCR2	0x0004
検知周波数下限値レジスタ (PLL OFF 時)	OFDMNPLLOFF	0x0008
検知周波数下限値レジスタ (PLL ON 時)	OFDMNPLLON	0x000C
検知周波数上限値レジスタ (PLL OFF 時)	OFDMXPLLOFF	0x0010
検知周波数上限値レジスタ (PLL ON 時)	OFDMXPLLON	0x0014

注) "Reserved"表記のアドレスにはアクセスしないでください。

18.2.1.1 OFDCR1(周波数検知回路制御レジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	OFDWEN							
リセット後	0	0	0	0	0	1	1	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	OFDWEN[7:0]	R/W	レジスタ書き込み制御 0x06: 禁止 0xF9: 許可 0xF9を設定すると、OFDCR1以外のレジスタへの書き込みができるようになります。 0x06、0xF9以外の値を書いた場合、0x06が書かれます。 書き込みが禁止されていても、各レジスタを読み出すことは可能です。

注) OFDCR1は外部リセット($\overline{\text{RESET}}$ 端子への"L"入力)、パワーオンリセット、またはVLTDリセットで初期化されます。

18.2.1.2 OFDCR2(周波数検知回路制御レジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	OFDEN							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	OFDEN[7:0]	R/W	周波数検知動作制御 0x00: 禁止 0xE4: 許可 0x00、0xE4 以外の値の書き込みは無効で値は変化しません。

注) OFDCR2 は外部リセット($\overline{\text{RESET}}$ 端子への"L"入力)、パワーオンリセット、または VLTD リセットで初期化されます。

18.2.1.3 OFDMNPLLOFF (検知周波数下限値設定レジスタ(PLL OFF 時))

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	OFDMNPLLOFF
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	OFDMNPLLOFF							
リセット後	0	0	0	1	1	1	0	1

Bit	Bit Symbol	Type	機能
31-9	-	R	リードすると"0"が読めます。
8-0	OFDMNPLLOFF[8:0]	R/W	検知周波数の下限値を設定します。 リセット後の値は、基準クロック: 9.7MHz ± 5%、検出対象クロック: 10MHz ± 5% 時の設定値です。

注) 本レジスタは、周波数検知動作が許可されているときは書き込みできません。

注) OFDMNPLLOFF は外部リセット(RESET 端子への"L"入力)、パワーオンリセット、または VLTD リセットで初期化されます。

18.2.1.4 OFDMNPLLON (検知周波数下限値設定レジスタ(PLL ON 時))

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	OFDMNPLLON
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	OFDMNPLLON							
リセット後	0	1	1	1	0	1	1	1

Bit	Bit Symbol	Type	機能
31-9	-	R	リードすると"0"が読めます。
8-0	OFDMNPLLON [8:0]	R/W	検知周波数の下限値を設定します。 リセット後の値は、基準クロック: 9.7MHz ± 5%、検出対象クロック: 40MHz ± 5% 時の設定値です。

注) 本レジスタは、周波数検知動作が許可されているときは書き込みできません。

注) OFDMNPLLON は外部リセット($\overline{\text{RESET}}$ 端子への"L"入力)、パワーオンリセット、または VLTD リセットで初期化されます。

18.2.1.5 OFDMXPLLOFF (検知周波数上限値設定レジスタ(PLL OFF 時))

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	OFDMXPLLOFF
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	OFDMXPLLOFF							
リセット後	0	0	1	0	0	1	0	1

Bit	Bit Symbol	Type	機能
31-9	-	R	リードすると"0"が読めます。
8-0	OFDMXPLLOFF[8:0]	R/W	検知周波数の上限値を設定します。 リセット後の値は、基準クロック: 9.7MHz ± 5%、検出対象クロック: 10MHz ± 5% 時の設定値です。

注) 本レジスタは、周波数検知動作が許可されているときは書き込みできません。

注) OFDMXPLLOFF は外部リセット(RESET 端子への"L"入力)、パワーオンリセット、または VLTD リセットで初期化されます。

18.2.1.6 OFDMXPLLON (検知周波数上限値設定レジスタ(PLL ON 時))

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	OFDMXPLLON
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	OFDMXPLLON							
リセット後	1	0	0	0	1	1	1	1

Bit	Bit Symbol	Type	機能
31-9	-	R	リードすると"0"が読めます。
8-0	OFDMXPLLON [8:0]	R/W	検知周波数の上限値を設定します。 リセット後の値は、基準クロック: 9.7MHz ± 5%、検出対象クロック: 41MHz の設定値です。

注) 本レジスタは、周波数検知動作が許可されているときは書き込みできません。

注) OFDMXPLLON は外部リセット($\overline{\text{RESET}}$ 端子への"L"入力)、パワーオンリセット、または VLTD リセットで初期化されます。

18.3 動作説明

18.3.1 設定

外部リセット入力($\overline{\text{RESET}}$ 端子への"L"入力)、パワーオンリセットまたは VLTD リセットにより OFD の制御レジスタは初期化され、OFDCR1 以外のレジスタには書き込みができない状態になります。OFDCR1 に"0xF9"を書き込むことにより、OFDCR1 以外のレジスタに書き込みができるようになります。

検知する周波数の範囲は、対象クロックごとに OFDMNPLLON または OFDMNPLLLOFF と OFDMXPLLON または OFDMXPLLLOFF で設定します。OFDCR1 に書き込み許可コード "0xF9" が設定された状態で OFDCR2 に "0xE4" を書き込むと周波数検知回路はイネーブルとなり動作します。

誤書き込み防止のため、すべてのレジスタの設定後、OFDCR1 に"0x06"を設定し書き込み禁止にしてください。また、設定の変更は動作が停止した状態で行ってください。

OFDMNPLLLOFF/OFDMXPLLLOFF と OFDMNPLLON/OFDMXPLLON は CGPLLSEL<PLLSEL>設定により自動的に切り替わります。

周波数検知動作がイネーブル状態(OFDCR2 = "0xE4")で STOP モードを起動した場合、周波数検知回路は自動的にディセーブルとなります。この状態で STOP モードが解除されると周波数検知回路は STOP モード解除後のウォーミングアップ期間が終了してからイネーブルとなります。

周波数検知回路は NORMAL モードと IDLE モードのときのみ使用可能です。詳細は表 18-1 を参照してください。

表 18-1 各動作モードにおける周波数検知回路の状態

動作モードまたは状態	周波数検知回路動作 (OFDCR2 = "0xE4" 設定時)	周波数検知リセットによる端子状態 (電源、 $\overline{\text{RESET}}$ 、MODE 端子を除く)
NORMAL	動作	ハイインピーダンス
IDLE	動作	ハイインピーダンス
STOP (ウォーミングアップ期間含む)	周波数検知回路は自動的にディセーブルとなります。	
周波数検知によるリセット	動作	ハイインピーダンス
ウォッチドッグタイマリセット SYSRESETREQ リセット	動作	ハイインピーダンス
外部リセット入力 ($\overline{\text{RESET}}$ 端子への"L"入力) パワーオンリセット VLTD リセット	停止	-

18.3.2 動作

動作開始から検知開始まで検知周期 2 周期分の時間が必要で、検知周期は 128/基準クロック周波数です。

検出対象クロックが OFDMNPLLON、OFDMNPLLOFF と OFDMXPLLON、OFDMXPLLOFF で設定した周波数範囲を超えると周波数検知回路 OFD はリセットを発生します。OFD が異常を検知してからリセットを発生するまで検知周期 1 周期分の時間が必要です。周波数検知回路 OFD が発生するリセットでは周波数検知回路 OFD 自身はリセットされず検知動作を継続します。

周波数検知回路が発生するリセットにより fosc は内部高速発振クロック fosc2 に初期化され、検出対象クロック fc は PLL OFF 時の fosc2 の検知動作を継続します。

注) リセットの要因は複数あります。クロックジェネレータレジスタの CGRSTFLG で要因を確認することができます。CGRSTFLG については例外の章を参照してください。

注) 検出対象クロックの設定値 (OFDMNPLLOFF、OFDMXPLLOFF) を 10MHz 以外、例えば 8MHz の設定値にして検知回路を動作させ周波数検知リセットが掛かった場合、対象クロックが異常と判断し、周波数検知リセットを発生し続ける場合があります。




図 18-2 周波数検知回路動作例

18.3.3 検知周波数

検知周波数には、基準クロックの発振精度によって、検出範囲と非検出範囲が存在します。検出範囲と非検出範囲の間の周波数では、検出されるかどうかは未確定です。

検知周波数上限値、下限値は、検出対象クロックと基準クロックの最大誤差より計算します。

OFDMNPLLON、OFDMNPLLOFF と OFDMXPLLON、OFDMXPLLOFF を決める時の計算結果の丸め方により、検出範囲と非検出範囲の上限値、下限値が下記のように変わります。検出対象となるクロックのばらつきに応じて選択してください。

- ・ OFDMXPLLON/OFDMXPLLOFF を切上げ、OFDMNPLLON/OFDMNPLLOFF を切捨てた場合
検出対象クロックに対して、非検出範囲の上限が高くなり、非検出範囲の下限が低くなります。
- ・ OFDMXPLLON/OFDMXPLLOFF を切捨て、OFDMNPLLON/OFDMNPLLOFF を切上げた場合
検出対象クロックに対して、非検出範囲の上限が低くなり、非検出範囲の下限が高くなります。

基準クロック誤差を±5%、検出対象クロック誤差±5%(非検出範囲)を許容する場合の OFDMXPLLOFF/OFDMNPLLOFF の設定値の算出方法を以下に示します。この例では、OFDMXPLLOFF を切上げ、OFDMNPLLOFF を切り捨てます。(①~⑧は、「図 20-3 検出周波数範囲例(10MHz の場合)」に対応)

検出対象クロック	10MHz ± 5%	Max. 10.5MHz	----- ③
		Min. 9.5MHz	----- ②
基準クロック	9.7MHz ± 5%	Max. 10.185MHz	----- ⑥
		Min. 9.215MHz	----- ⑤

$$\text{OFDMXPLLOFF} = \text{③} \div \text{⑤} \times 32 = 36.46\dots = 37 \text{ (小数点以下切上げ)} = 0x25$$

$$\text{OFDMNPLLOFF} = \text{②} \div \text{⑥} \times 32 = 29.85\dots = 29 \text{ (小数点以下切捨て)} = 0x1D$$

このときの検出範囲は以下のように求められます。

$$\text{①} = \text{⑤} \times \text{OFDMNPLLOFF} \div 32 = 8.35$$

$$\text{④} = \text{⑥} \times \text{OFDMXPLLOFF} \div 32 = 11.78$$

また、このときの非検出範囲は以下のようになります。

$$\text{⑦} = \text{⑤} \times \text{OFDMXPLLOFF} \div 32 = 10.65$$

$$\text{⑧} = \text{⑥} \times \text{OFDMNPLLOFF} \div 32 = 9.23$$

よって、レジスタ OFDMXPLLOFF に 0x25、OFDMNPLLOFF に 0x1D を設定すると、11.78MHz 以上と 8.35MHz 以下の発振周波数を検知した場合、周波数検知リセットを発生します。

また、9.23MHz から 10.65MHz の発振周波数を検知した場合、周波数検知リセットは発生しません。

図 18-3 に、このときの検出範囲/非検出範囲を示します。




図 18-3 検出周波数範囲例(10MHz の場合)

18.3.4 使用可能な動作モード

周波数検知回路は NORMAL モードと IDLE モード時の外部高周波発振のみ使用可能です。他のモード、および内部高周波発振に遷移する際は、周波数検知回路を停止させてください。

18.3.5 動作手順例

周波数検知回路を使用する場合の動作手順例を示します。

リセット発生後、CGRSTFLG でリセットの要因を確認します。要因が周波数検知リセットでなければ、外部発振を有効にし、周波数検知回路を使用するためのレジスタ設定を行い動作を許可します。




図 18-4 動作手順例

第 19 章 ウォッチドッグタイマ(WDT)

ウォッチドッグタイマは、ノイズなどの原因により CPU が誤動作(暴走)を始めた場合、これを検出し正常な状態に戻すことを目的としています。

暴走を検出した場合、INTWDT 割り込みを発生またはマイコンをリセットします。

注) INTWDT 割り込みはマスク不能割り込み(NMI)要因のひとつです。

また、外部周辺装置に対しては、ウォッチドッグタイマアウト端子(WDTOUT)より"Low"を出力して暴走の検出を知らせます。

注) 本製品にはウォッチドッグタイマアウト端子(WDTOUT)はありません。

19.1 構成

図 19-1 にウォッチドッグタイマのブロック図を示します。




図 19-1 ウォッチドッグタイマのブロック図

19.2 レジスタ一覧

ウォッチドッグタイマの制御レジスタとアドレスは以下の通りです。

Base Address = 0x4004_0000

レジスタ名		Address(Base+)
ウォッチドッグタイマモードレジスタ	WDMOD	0x0000
ウォッチドッグタイマコントロールレジスタ	WDCR	0x0004

19.2.1 WDMOD(ウォッチドッグタイマモードレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	WDTE	WDTP			-	I2WDT	RESCR	-
リセット後	1	0	0	0	0	0	1	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	WDTE	R/W	許可/禁止制御 0: 禁止 1: 許可
6-4	WDTP[2:0]	R/W	検出時間の選択(表 21-1 を参照) 000: $2^{15}/f_{SYS}$ 100: $2^{23}/f_{SYS}$ 001: $2^{17}/f_{SYS}$ 101: $2^{25}/f_{SYS}$ 010: $2^{19}/f_{SYS}$ 110: 設定禁止 011: $2^{21}/f_{SYS}$ 111: 設定禁止
3	-	R	リードすると"0"が読めます。
2	I2WDT	R/W	IDLE 時の動作 0: 停止 1: 動作
1	RESCR	R/W	暴走検出後の動作 0: INTWDT 割り込み要求を発生します。(注) 1: マイコンをリセットします。
0	-	R/W	"0"をライトしてください。

注) INTWDT 割り込みはマスク不能割り込み(NMI)要因のひとつです。

表 19-1 ウォッチドッグタイマの検出時間 (fc = 40MHz)

クロックギア値 CGSYSCR<GEAR[2:0]>	WDMOD<WDTP[2:0]>					
	000	001	010	011	100	101
000 (fc)	0.82 ms	3.28 ms	13.11 ms	52.43 ms	209.72 ms	838.86 ms
100 (fc/2)	1.63 ms	6.55 ms	26.21 ms	104.86 ms	419.43 ms	1.68 s
101 (fc/4)	3.28 ms	13.11 ms	52.43 ms	209.72 ms	838.86 ms	3.36 s
110 (fc/8)	6.55 ms	26.21 ms	104.86 ms	419.43 ms	1.68 s	6.71 s
111 (fc/16)	13.12 ms	52.43 ms	209.72 ms	838.86 ms	3.36 s	13.42 s

19.2.2 WDCR(ウォッチドッグタイマコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	WDCR							
リセット後	-	-	-	-	-	-	-	-

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	WDCR	W	ディセーブル/クリアコード 0xB1: ディセーブルコード 0x4E: クリアコード 上記以外:Reserved

19.3 動作説明

19.3.1 基本動作

ウォッチドッグタイマは、システムクロック f_{sys} を入力クロックとするバイナリカウンタで構成されています。検出時間は $\text{WDMOD}<\text{WDTP}[2:0]>$ によって $2^{15}, 2^{17}, 2^{19}, 2^{21}, 2^{23}$ および 2^{25} から選択します。検出時間経過後にウォッチドッグタイマ割り込み(INTWDT)が発生し、ウォッチドッグタイマアウト端子(WDTOUT)より"Low"が出力されます。

ノイズなどの原因による CPU の暴走を検出するために、ソフトウェア(命令)でウォッチドッグタイマ用のバイナリカウンタを INTWDT 割り込みが発生する前にクリアするように設定しておきます。クリアが行われなかった場合、INTWDT によってマスク不能割り込みが発生しますので、CPU は暴走を検知し、暴走対策プログラムにより正常な状態に戻すことができます。

また、ウォッチドッグタイマアウト端子を外部周辺装置のリセットなどへ接続することにより、CPU の誤動作(暴走)に対処することができます。

注) 本製品にはウォッチドッグタイマアウト端子(WDTOUT)はありません。

19.3.2 動作モードと動作状態

ウォッチドッグタイマは、リセット解除後ただちに動作を開始します。使用しない場合はディセーブルの処理を行ってください。

ウォッチドッグタイマは高速クロックが停止するモードでは使用できません。以下に示すモードに遷移する前にディセーブルしてください。IDLE モード中は $\text{WDMOD}<12\text{WDT}>$ の設定に従います。

- STOP mode

また、デバッグモード中は自動的にバイナリカウンタが停止します。

19.4 暴走検出時の動作

19.4.1 INTWDT 割り込み発生の場合

図 21-2 に INTWDT 割り込み発生(WDMOD<RESCR>="0")の場合の動作を示します。

バイナリカウンタのオーバーフローにより INTWDT 割り込みが発生します。INTWDT 割り込みはマスク不能割り込み(NMI)の要因であるため、CPU はマスク不能割り込みを検出し処理を行います。

マスク不能割り込み要因は複数あり、CGNMIFLG レジスタでマスク不能割り込み要因を識別できます。INTWDT 割り込みの場合、CGNMIFLG<NMIFLG0>がセットされます。

INTWDT 割り込み発生と同時にウォッチドッグタイマアウト(WDTOUT)より"Low"を出力します。 $\overline{\text{WDTOUT}}$ は、ウォッチドッグタイマのクリア(WDCR レジスタにクリアコード 0x4E をライト)により"High"に戻ります。

注) 本製品にはウォッチドッグタイマアウトの外部出力端子はありません。




図 19-2 INTWDT 割り込み発生

21.4.2 内部リセット発生の場合

図19-3 に内部リセット発生(WDMOD<RESCR>="1")の場合の動作を示します。

バイナリカウンタのオーバフローによりマイコンをリセットします。この場合、32 ステートの期間、リセットを行います。クロックの設定も初期化され、入力クロック f_{SYS} と内蔵高速発振器のクロック f_{OSC} の関係は、 $f_{SYS} = f_{OSC}$ となります。




図 19-3 内部リセット発生

19.5 コントロールレジスタ

ウォッチドッグタイマ(WDT)は、2つのコントロールレジスタ(WDMOD, WDCR)によって制御されています。

19.5.1 ウォッチドッグタイマモードレジスタ(WDMOD)

1. ウォッチドッグタイマ検出時間の設定<WDTP[2:0]>

ウォッチドッグタイマ検出時間を設定します。リセット時 WDMOD<WDTP[2:0]> = "000" に初期化されます。

2. ウォッチドッグタイマのイネーブル/ディセーブル制御<WDTE>

リセット時 WDMOD<WDTE> = "1" に初期化されますので、ウォッチドッグタイマはイネーブルになっています。

暴走による誤書き込みを防止するため、ディセーブルにするには、このビットを"0"にした後で、WDCR にディセーブルコード(0xB1)を書き込む必要があります。

ディセーブル状態からイネーブル状態に戻す場合は、WDMOD<WDTE>を"1"に設定します。

3. ウォッチドッグタイマアウトのリセット接続<RESCR>

WDTOUT を内部リセットとして使用するか割り込みとして使用するかを設定するレジスタです。リセット時 WDMOD<RESCR> = "1"に初期化されますので、バイナリカウンタのオーバーフローにより内部リセットが発生します。

19.5.2 ウォッチドッグタイマコントロールレジスタ(WDCR)

ウォッチドッグタイマ機能のディセーブルおよびバイナリカウンタのクリアを制御するレジスタです。

19.5.3 設定例

19.5.3.1 ディセーブル制御

WDMOD<WDTE>に"0"を設定したあと、WDCR レジスタにディセーブルコード(0xB1)を書き込むとウォッチドッグタイマはディセーブルになり、バイナリカウンタはクリアされます。

		7	6	5	4	3	2	1	0	
WDMOD	←	0	-	-	-	-	-	-	-	<WDTE>に"0"を設定します。
WDCR	←	1	0	1	1	0	0	0	1	ディセーブルコード(0xB1)を書き込みます。

19.5.3.2 イネーブル制御

WDMOD<WDTE>に"1"を設定します。

		7	6	5	4	3	2	1	0	
WDMOD	←	1	-	-	-	-	-	-	-	<WDTE>に"1"を設定します。

19.5.3.3 ウォッチドッグタイマのクリア制御

WDCR レジスタにクリア コード (0x4E) を書き込むと、バイナリカウンタはクリアされ、再カウントします。

		7	6	5	4	3	2	1	0	
WDCR	←	0	1	0	0	1	1	1	0	クリアコード(0x4E)を書き込みます。

19.5.3.4 ウォッチドッグタイマ検出時間の設定

検出時間を $2^2/f_{SYS}$ に設定する場合、WDMOD<WDTP[2:0]>に"011"を設定します。

		7	6	5	4	3	2	1	0	
WDMOD	←	1	0	1	1	-	-	-	-	

第 20 章 フラッシュメモリ動作説明

フラッシュメモリについて、構成およびその動作を説明します。本文中の「1 ワード」は、32 ビットをあらわします。

20.1 フラッシュメモリの特長

20.1.1 メモリ容量と構成

TMPM3U0FSDMG の内蔵するフラッシュメモリの容量と構成は、表 20-1 および図 20-1 のとおりです。

表 20-1 メモリ容量と構成

メモリ容量	ブロック構成				1 ページのワード数	ページ数	書き込み時間		消去時間	
	128 KB	64 KB	32 KB	16 KB			1 ページ	全エリア	ブロック消去	チップ消去
64KB	-	-	2	-	32	512	1.25ms	0.64 sec	0.1 sec	0.2 sec

注) 上記の値は理論時間を表しており、データ転送時間などは含まれていません。チップ当たりの時間はユーザーの書き替え方法により異なります。




図 20-1 ブロック構成

フラッシュメモリ構成の単位として、「ブロック」と「ページ」があります。

- ・ ページ
 - 1 ページは 32 ワードで、アドレス[31:7]が同じで、先頭アドレス[6:0]=0、最後のアドレス[6:0]=0x7F のグループです。
- ・ ブロック
 - 1 ブロックは 32KB で、2 ブロックで構成されます。

書き込みはページ単位で行います。1 ページあたりの書き込み時間は 1.25ms (Typ.)です。

消去はブロック単位(自動ブロック消去コマンド使用)またはフラッシュメモリ全体(自動チップ消去コマンド使用)で行います。消去時間は使用するコマンドによって異なり、自動ブロック消去コマンドを使用した場合は1ブロックあたり 0.1 sec (Typ.)、自動チップ消去コマンドを使用して全領域を消去した場合は 0.2sec(Typ.)です。

また、ブロック単位でプロテクト機能を使用することができます。プロテクト機能については「22.1.5 プロテクト/セキュリティ機能」を参照してください

20.1.2 機能

本製品内蔵のフラッシュメモリは、一部の機能を除き JEDEC 標準機能に準拠しています。このため、外部メモリとしてフラッシュメモリをご使用になられている場合でも、本製品への移行が容易です。また、フラッシュメモリ内に書き込み、チップ消去など自動で行う回路を内蔵していますので、書き込み、消去動作を容易に実現できます。

JEDEC 準拠の機能	変更, 追加, 削除した機能
<ul style="list-style-type: none"> ・自動プログラム ・自動チップ消去 ・自動ブロック消去 ・データポーリング/トグルビット 	<p><変更>ブロック単位でのライト/消去プロテクト(ソフトウェアプロテクトのみサポート)</p> <p><削除>消去レジューム/サスペンド機能</p>

20.1.3 動作モード

20.1.3.1 モードの説明

本製品には、シングルチップモードとシングルブートモードがあり、シングルチップモードにはノーマルモードとユーザーブートモードがあります。モード遷移図を図 20-2 に示します。




図 20-2 モード遷移図

(1) シングルチップモード

リセット解除後、フラッシュメモリから起動するモードで、以下の2つのモードがあります。

- ・ ノーマルモード
ユーザーのアプリケーションプログラムを実行するモードです。
- ・ ユーザーブートモード
ユーザーのセット上でフラッシュメモリの書き替えを実行するモードです。

ノーマルモードとユーザーブートモードの切り替えはユーザーが独自に設定できます。例えばポート A の PA0 が "1" のときノーマルモード、"0" のときにユーザーブートモードというように自由に設計することが可能です。ユーザーはアプリケーションプログラムの一部に切り替えを判定するためのルーチンを準備してください。

(2) シングルブートモード

リセット解除後、内蔵する BOOT ROM (Mask ROM) から起動するモードです。

BOOT ROM には、本デバイスのシリアルポートを経由してユーザーのセット上で書き替えを行うことができるアルゴリズムがプログラムされています。シリアルポートにより外部ホストと接続し、規定されたプロトコルでデータの転送を行うことでフラッシュメモリの書き替えが実行できます。

(3) オンボードプログラミングモード

ユーザーのセット上でフラッシュメモリの書き替えが可能なモードは、ユーザーブートモードとシングルブートモードです。この2つをオンボードプログラミングモードと定義します。

20.1.3.2 モードの決定

シングルチップ、シングルブートの各動作モードは、リセットを解除するときの $\overline{\text{BOOT}}$ 端子の状態により決定されます。

表 20-2 動作モード設定表

動作モード	端子	
	RESET	BOOT
シングルチップモード	0 → 1	1
シングルブートモード	0 → 1	0

20.1.4 メモリマップ

図 20-3 にシングルチップモードとシングルブートモードのメモリマップの比較を示します。図のように、シングルブートモードでは、フラッシュメモリは 0x3F80_0000 番地からマッピングされます。また、0x0000_0000 番地から 0x0000_0FFF 番地には BOOT ROM がマッピングされます。

フラッシュメモリと RAM のマッピングは以下のとおりです。

FLASH サイズ	RAM サイズ	FLASH アドレス	RAM アドレス
64K	4KB	0x0000_0000 ~ 0x0000_FFFF(シングルチップモード) 0x3F80_0000 ~ 0x3F80_FFFF(シングルブートモード)	0x2000_0000 ~ 0x2000_0FFF




図 20-3 メモリマップの比較

20.1.5 プロテクト/セキュリティ機能

本製品は、フラッシュメモリに対して、プロテクトとセキュリティの2つの機能を持っています。

1. プロテクト機能

フラッシュメモリへの書き込み、消去をブロック単位で禁止

2. セキュリティ機能

フラッシュライターによるフラッシュメモリの読み出しの禁止

デバッグ機能の使用制限

20.1.5.1 プロテクト機能

ブロック単位で書き込みと消去の動作を禁止することができます。

プロテクト機能を有効にするためには、プロテクトビットプログラムコマンドを用いて対応するプロテクトビットを"1"にします。プロテクトビット消去コマンドによりプロテクトビットを"0"にすることでブロックプロテクトは解除されます。プロテクトビットは、FCPSRA<BLK1><BLK0>でモニタすることができます。

プロテクトビットのプログラムは1ビット単位、消去は2ビット単位で行います。プロテクトビットのプログラムと消去の方法については、「22.2.5 コマンド説明」の章を参照してください。

20.1.5.2 セキュリティ機能

セキュリティ機能が有効な場合の動作を、表 20-3 に示します。

表 20-3 セキュリティ機能が有効な場合の動作

項目	内容
フラッシュメモリの読み出し	CPU からの読み出しは可能です。
デバッグポート	JTAG、シリアルワイヤ、トレースの通信ができなくなります。
フラッシュメモリに対するコマンドの実行	フラッシュに対してのコマンドライトが受け付けられません。またプロテクトビットを消去しようとすると、チップ消去が行われ、すべてのプロテクトビットも消去されます。

セキュリティ機能が有効になる条件は以下のとおりです。

1. FCSECBIT<SECBIT>が"1"にセットされている。
2. すべてのプロテクトビット(FCPSRA<BLK1><BLK0>)が"1"にセットされている。

FCSECBIT<SECBIT>はパワーオンリセットで"1"にセットされます。

FCSECBIT<SECBIT>の書き替えは以下の手順で行います。

注) 以下の 1., 2.の書き込みは 32bit 転送命令で行ってください。

1. FCSECBIT に対して特定のコード(0xa74a9d23)を書き込む。
2. 1.の書き込みから 16 クロック以内にデータを書き込む。

20.1.6 レジスタ

20.1.6.1 レジスタ一覧

Base Address = 0x41FF_F000

レジスタ名		Address(Base+)
セキュリティビットレジスタ	FCSECBIT	0x0010
フラッシュ IF コントロールレジスタ	FCCR	0x001C
フラッシュスタータスレジスタ	FCSR	0x0020
フラッシュプロテクトスタータスレジスタ	FCPSRA	0x0030

20.1.6.2 FCCR(フラッシュ IF コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	FLBOFF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	FLBOFF	R/W	Flash IF の分岐バッファの制御 (注 1) 0: 分岐バッファ Enable 1: 分岐バッファ Disable(バッファクリア) 本ビットは Flash IF のバッファを制御するための機能ビットです。 分岐バッファを使用する場合は、"0"を、使用しない場合は、"1"を設定します。 TMPM3U0FSDMG で、Flash をアクセスする場合は必ず、"0"を設定して下さい。

注 1) TMPM3U0FSDMG で Flash 書換えや消去実行後には、必ず本ビットを使用して分岐バッファをクリアするか、端子リセットを入れて下さい。

バッファクリア操作は下記の通り

RAM 上で、FCCR<FLBOFF>="1"を実行後、FCCR<FLBOFF>="0"へ書き戻す。

20.1.6.3 FCSR(フラッシュスタータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	RDY/BSY
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	RDY/BSY	R	Ready/Busy (注 1) 0: Busy(自動動作中) 1: Ready(自動動作終了) 本ビットはフラッシュメモリの状態を CPU からモニタするための機能ビットです。フラッシュメモリが自動動作中は "0" を出力し、ビジー状態であることを示します。自動動作が終了するとレディ状態となり "1" を出力し、次のコマンドを受け付けます。 自動動作の結果が不良であった場合、本ビットは "0" 出力を継続します。ハードウェアリセットにより "1" に復帰します。

- 注 1) コマンド発行は、必ずレディ状態であることを確認してから発行してください。ビジー中にコマンド発行を行なった場合、正常なコマンドが送られないだけでなく、それ以降のコマンドを入力できなくなる可能性があります。その際は、ハードウェアリセットで復帰してください。ハードウェアリセットを行う場合は、システムクロックによらず 0.5 μ s 以上のリセット期間が必要となります。またこの場合、リセット解除後読み出しが可能になるまで 2 ms 程度の時間がかかります。

20.1.6.4 FCSECBIT(セキュリティビットレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	SECBIT
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	SECBIT	R/W	セキュリティビット 0:セキュリティ機能設定不可 1:セキュリティ機能設定可能

注) 本レジスタは、パワーオンリセットで初期化されます。

20.1.6.5 FCPSRA(フラッシュプロテクトスタータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	BLK1	BLK0
リセット後	0	0	0	0	0	0	(注 1)	(注 1)

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
1-0	BLK1- BLK0	R	Block1～0のプロテクト状態 0: プロテクト状態ではない 1: プロテクト状態 プロテクトビット値は各ブロックのプロテクト状態に対応します。該当ビットが"1"の時は対応するブロックがプロテクト状態であることを示します。プロテクト状態のブロックは書き換えはできません。

注 1) プロテクト状態に応じた値になります。

20.2 フラッシュメモリ詳細

オンボードプログラミングモードでは、制御プログラム中でコマンドを実行することで、フラッシュメモリの書き込み/消去を行います。この書き込み/消去の制御プログラムはユーザーがあらかじめ用意しておきます。フラッシュメモリの書き込み/消去を行っている間、フラッシュメモリ上のプログラムは実行できませんので、書き込み/消去制御プログラムはRAM上で実行してください。また、リセットを除く割り込み/フォールトは、処理が正しく終了しない可能性があるため発生させないようにしてください。

20.2.1 機能

一部の機能を除き、フラッシュメモリの書き込みおよび消去などは JEDEC 標準コマンドに準拠していますが、動作コマンドのアドレス指定が標準コマンドとは異なります。

書き込み、消去を行う場合、32 ビット(1 ワード)のストア命令を用いてフラッシュメモリへコマンドを入力します。コマンド入力後、書き込みおよび消去は内部で自動的に行われます。

表 20-4 フラッシュメモリの機能

主な機能	説明
自動ページプログラム	データ書き込みを自動で行います。
自動チップ消去	フラッシュメモリの全エリアの一括消去を自動で行います。
自動ブロック消去	ブロック単位での消去を自動で行います。
ライト/消去プロテクト	ブロック単位ごとに書き込みおよび消去を禁止することができます。

注) TMPM3U0FSDMG で、書き込み、消去を実施した後は、必ず分岐パツファのクリアを行ってください。クリアの方法については、「22.1.6.2 FCCR(フラッシュ IF コントロールレジスタ)」を参照下さい。

注) フラッシュメモリへの書き込み、消去、プロテクトビットプログラム、プロテクトビット消去の各コマンドシーケンスの処理終了を FCSR<RDY/BSY> で確認した後、フラッシュメモリからのデータ読み出し、または命令フェッチを開始するまで 200μs 以上のウェイト時間を確保してください。

20.2.2 フラッシュメモリの動作モード

フラッシュメモリには、大きく分けて以下の 2 種類の動作モードがあります。

- ・ メモリデータを読み出すモード(リードモード)
- ・ メモリデータを自動的に消去/書き替えるモード(自動動作)

電源投入後、リセット解除後、および自動動作の正常終了時にフラッシュメモリはリードモードになります。フラッシュメモリに書かれた命令の実行、およびデータの読み出しはリードモードで行います。

リードモード中にコマンドを入力すると自動動作へ移り、コマンドの処理が正常に終了するとリードモードに戻ります(ID-Read コマンドを除く)。自動動作中は、フラッシュメモリデータの読み出しとフラッシュメモリ上の命令の実行ができません。

コマンドが正常に終了しないなど、強制的にリードモードに復帰させる場合には、後述する Read コマンド、Read/リセットコマンドもしくはハードウェアリセットを用います。

20.2.3 ハードウェアリセット

ハードウェアリセットとはパワーオンリセットおよびウォームリセットを指しており、自動プログラム/消去動作の強制的な実行中止や、自動動作が異常終了した場合のリードモードへの復帰のために使用します。

自動動作中にハードウェアリセットが発生すると、フラッシュメモリは自動動作を中止しリードモードに戻ります。フラッシュメモリの自動プログラム/消去動作中にハードウェアリセットを行う場

合は、システムクロックによらず $0.5\mu\text{s}$ 以上のリセット期間が必要となります。またこの場合、リセット解除後読み出しが可能になるまで 2ms 程度の時間がかかります。なお、自動動作の実行中にハードウェアリセットが入った場合は、データの書き替えが正常に行えませんので注意が必要です。再度、書き替えを行う処置をしてください。

本製品のリセット動作については、「リセット動作」の章を参照してください。所定のリセット入力後、CPU はフラッシュメモリよりリセットベクタデータをリードし、リセット解除後の動作を開始します。

20.2.4 コマンド実行方法

コマンド実行は、ストア命令を用いてフラッシュメモリに対してコマンドシーケンスを書き込むことで行います。フラッシュメモリは、入力されたアドレスとデータの組み合わせによって各自動動作コマンドを実行します。コマンド実行の詳細は、「22.2.5 コマンド説明」を参照してください。

フラッシュメモリに対するストア命令の実行を"バスライトサイクル"と呼びます。各コマンドはいくつかのバスライトサイクルで構成されています。フラッシュメモリは、バスライトサイクルのアドレスとデータが規定の順番で実行された時はコマンドの自動動作を実施します。規定の順番で実行されなかった場合、フラッシュメモリはコマンドの実行を中止してリードモードになります。

コマンドシーケンスの途中でキャンセルしたい場合や、間違ったコマンドシーケンスを入力した場合は、Read コマンドまたは Read/リセットコマンドを実行します。フラッシュメモリはコマンド実行を中止してリードモードになります。Read コマンドおよび Read/リセットコマンドをソフトウェアリセットと呼びます。

コマンドシーケンスの書き込みが終了すると自動動作を開始し、FCSR<RDY/BSY>が"0"になります。自動動作が正常終了した時に FCSR<RDY/BSY>="1" となり、リードモードに復帰します。

自動動作中は、新たなコマンドシーケンスを受け付けません。動作を中止する場合はハードウェアリセットを用います。また、自動動作が正常終了しない場合(FCSR<RDY/BSY>が"0"のままの場合)、フラッシュメモリはこのモードのままロックされリードモードには復帰しません。リードモードに復帰させるにはハードウェアリセットを行う必要があります。ハードウェアリセットで動作を中止させた場合は、コマンドは正常に実行されません。

コマンドを実行する際には以下の事項に留意してください。

1. コマンドシーケンサがコマンドを認識するために、コマンド開始前の状態がリードモードである必要があります。各コマンドシーケンスの第 1 バスライトサイクル前に FCSR<RDY/BSY>=1 であることを確認してください。続いて Read コマンドを実行することを推奨します。
2. 各コマンドシーケンスは、フラッシュメモリ外のエリアから実行します。
3. 各バスライトサイクルは連続して、1 ワード(32 ビット)のデータ転送命令で行って下さい。
4. 各コマンドシーケンスの実行中に、フラッシュメモリへのアクセスはしないで下さい。また、リセットを除く割り込み/フォールトは発生させないようにして下さい。
5. コマンド発行時、誤ったアドレスやデータをライトした場合は、必ずソフトウェアリセットを発行して、リードモードに戻して下さい。

20.2.5 コマンド説明

各コマンドの内容について説明します。具体的なコマンドシーケンスは「20.2.6 コマンドシーケンス」を参照してください。

20.2.5.1 自動ページプログラム

(1) 動作内容

自動ページプログラムは、ページごとにデータを書き込みます。複数のページに対してデータの書き込みを行うときは、ページごとにページプログラムコマンドを実行する必要があります。ページを跨ってデータを書き込むことはできません。

フラッシュメモリへの書き込みは、「1」データセルを「0」データにすることです。「0」データセルを「1」データにすることはできません。「0」データセルを「1」データにするには消去動作を行う必要があります。

自動ページプログラムは消去後のページに対して1回のみ可能で、「1」データセルであっても「0」データセルであっても2回以上の実行はできません。一度書き込み動作を行ったページに対して再度書き込みを行う場合は、自動ブロック消去または自動チップ消去コマンドを行った後に自動ページプログラムを実行しなおす必要があります。

注1) 消去動作を伴わない同一ページへの2回以上ページプログラム実施はデバイス破損の可能性があります。

注2) プロテクトされたブロックへの書き込みはできません。

(2) 実行方法

第1～第3バスライトサイクルが自動ページプログラムのコマンドシーケンスです。

第4バスライトサイクルでページの先頭アドレスとデータを書き込みます。第5バスライトサイクル以降、連続して1ページ分のデータを書き込みます。データは1ワード(32ビット)単位で書き込んでください。

ページの一部に書き込みを行う場合、書き込みが不要なアドレスのデータを「0xFFFFFFFF」として1ページ分の書き込みを行ってください。

本デバイス内部で自動的なベリファイ動作は行いませんので、正常に書き込みができたか、実行後に読み出しをして確認してください。

自動プログラム動作が正常終了しなかった場合、このページへの書き込みが不良になっていますので、デバイスの使用を停止するか、以後このアドレスを含むブロックを使用しないことを推奨します。

20.2.5.2 自動チップ消去

(1) 動作内容

自動チップ消去は、全アドレスのメモリセルに対して消去動作を行います。プロテクトされているブロックがある場合、そのブロックの消去は行いません。すべてのブロックがプロテクトされている場合は自動チップ消去を実行せず、コマンドシーケンスの入力後にリードモードに戻ります。

(2) 実行方法

第1～第6バスライトサイクルが自動チップ消去のコマンドシーケンスです。コマンドシーケンス入力後、自動チップ消去動作を行います。

本デバイス内部で自動的なベリファイ動作は行いませんので、正常に消去ができたか、実行後に読み出しをして確認してください。

20.2.5.3 自動ブロック消去

(1) 動作内容

自動ブロック消去コマンドは、指定されたブロックに対する消去動作を行います。指定されたブロックがプロテクトされている場合、消去を行いません。

(2) 実行方法

第 1～第 5 バスライトサイクルが自動ブロック消去のコマンドシーケンスです。第 6 バスライトサイクルで消去するブロックを指定します。コマンドシーケンス入力後、自動ブロック消去動作を行います。

本デバイス内部で自動的なベリファイ動作は行いませんので、正常に消去ができたか、実行後に読み出しをして確認してください。

20.2.5.4 自動プロテクトビットプログラム

(1) 動作内容

自動プロテクトビットプログラムは、プロテクトビットにビット単位で"1"を書き込みます。プロテクトビットを"0"にするためには自動プロテクトビット消去コマンドを使用します。

プロテクトの機能については「20.1.5 プロテクト/セキュリティ機能」を参照してください。

(2) 実行方法

第 1～第 6 バスライトサイクルが自動プロテクトビットプログラムのコマンドシーケンスになります。第 7 バスライトサイクルで書き込むプロテクトビットを指定します。コマンドシーケンス入力後、自動プロテクトビットプログラム動作を行います。正しく書き込みができたかどうか、FCPSRA<BLK1><BLK0>で確認してください。

20.2.5.5 自動プロテクトビット消去

(1) 動作内容

自動プロテクトビット消去コマンドは、実行する際のセキュリティの状態によって動作内容が異なります。セキュリティ状態については、「20.1.5 プロテクト/セキュリティ機能」を参照してください。

- ・ セキュリティ状態でない場合

指定されたプロテクトビットを"0"にクリアします。プロテクトビットの消去は 2 ビット単位で行われます。

- ・ セキュリティ状態の場合

フラッシュメモリの全アドレスのデータを消去した後、すべてのプロテクトビットを消去します。

(2) 実行方法

第1～第6バスライトサイクルが自動プロテクトビット消去のコマンドシーケンスになります。第7バスライトサイクルで消去するプロテクトビットを指定します。コマンドシーケンス入力後、自動動作を行います。

セキュリティ状態でない場合、指定されたプロテクトビットが消去されます。正常に消去が行われたか、FCPSRA<BLK1><BLK0>で確認してください。

セキュリティ状態の場合、フラッシュメモリの全アドレスのデータ消去およびすべてのプロテクトビットが消去されます。データの消去およびプロテクトビットの消去が正常に行われたか読み出して確認し、必要に応じて再度自動プロテクトビット消去、自動チップ消去あるいは自動ブロック消去を実行してください。

いずれの場合も他のコマンドと同様、自動動作中はFCSR<RDY/BSY>が"0"となり、終了後"1"となりリードモードに戻ります。自動動作を中断するためにはハードウェアリセットが必要です。

20.2.5.6 ID-Read

(1) 動作内容

ID-Read コマンドは、フラッシュメモリのタイプ等の情報を読み出すことができます。読み出せる内容は、メーカーコード、デバイスコード、マクロコードの3種類です。

(2) 実行方法

第1～第3バスライトサイクルがID-Readのコマンドシーケンスになります。第4バスライトサイクルで読み出すコードを指定します。第4バスライトサイクル以降、任意のフラッシュ領域からのリード動作でコードが得られます。

ID-Read コマンドは連続実行が可能です。第4バスライトサイクルとIDの値の読み出しは繰り返し実行できます。

ID-Read コマンドは自動的にリードモードに戻りません。リードモードへの復帰はReadコマンド、Read/リセットコマンドまたはハードウェアリセットで行います。

20.2.5.7 Read コマンド、Read/リセットコマンド(ソフトウェアリセット)

(1) 動作内容

フラッシュメモリをリードモードに戻すコマンドです。

ID-Read コマンドを実行した場合、マクロは自動的にリードモードに復帰せず、その状態で停止します。このような状態からリードモードに復帰させるために、Read コマンドまたはRead/リセットコマンドを使用します。また、途中まで入力したコマンドをキャンセルする場合にも使用します。

(2) 実行方法

Read コマンドでは第1バスサイクルが、Read/リセットコマンドでは第1～3バスライトサイクルがコマンドシーケンスになります。コマンドシーケンス実行後、フラッシュメモリはリードモードになります。

20.2.6 コマンドシーケンス

20.2.6.1 コマンドシーケンス一覧

表 20-5 に各コマンドのバスライトサイクルのアドレスとデータを示します。

ID-Read コマンドの第 5 バスサイクル以外はすべて「バスライトサイクル」です。バスライトサイクルは 32 ビット(1 ワード)のデータ転送命令で実施します(表では、データの低位 8 ビットのデータのみ示しています)。

アドレスの詳細は、表 20-6 を参照してください。表 20-6 で「コマンド」と記載された、Addr [15:9]に下記の値を使用します。

- 注 1) アドレスビット[1:0]へは常に"0"を設定してください。
- 注 2) アドレスビット[19]はフラッシュメモリサイズにより以下の値を設定してください。
メモリサイズが 1MB 以下 : 常に"0"
メモリサイズが 1MB を超える : 1MB 以下の領域へのバスライトサイクルでは"0"
1MB を超える領域へのバスライトサイクルでは"1"

表 20-5 コマンドシーケンス

コマンド	第 1 バス サイクル	第 2 バス サイクル	第 3 バス サイクル	第 4 バス サイクル	第 5 バス サイクル	第 6 バス サイクル	第 7 バス サイクル
	Addr.	Addr.	Addr.	Addr.	Addr.	Addr.	Addr.
	Data	Data	Data	Data	Data	Data	Data
Read	0xXX	-	-	-	-	-	-
	0xF0	-	-	-	-	-	-
Read/リセット	0xX55X	0xAAX	0xX55X	-	-	-	-
	0xAA	0x55	0xF0	-	-	-	-
ID-Read	0xX55X	0xAAX	0xX55X	IA	0xXX	-	-
	0xAA	0x55	0x90	0x00	ID	-	-
自動ページ プログラム	0xX55X	0xAAX	0xX55X	PA	PA	PA	PA
	0xAA	0x55	0xA0	PD0	PD1	PD2	PD3
自動チップ消去	0xX55X	0xAAX	0xX55X	0xX55X	0xAAX	0xX55X	-
	0xAA	0x55	0x80	0xAA	0x55	0x10	-
自動 ブロック消去	0xX55X	0xAAX	0xX55X	0xX55X	0xAAX	BA	-
	0xAA	0x55	0x80	0xAA	0x55	0x30	-
自動プロテクトビット プログラム	0xX55X	0xAAX	0xX55X	0xX55X	0xAAX	0xX55X	PBA
	0xAA	0x55	0x9A	0xAA	0x55	0x9A	0x9A
自動プロテクトビット 消去	0xX55X	0xAAX	0xX55X	0xX55X	0xAAX	0xX55X	0xXX
	0xAA	0x55	0x6A	0xAA	0x55	0x6A	0x6A

補足説明

- ・ IA: ID アドレス
- ・ ID: ID データ
- ・ PA: プログラム ページアドレス
- ・ PD: プログラムデータ(32 ビットデータ)
第 4 バスサイクル以降 1 ページ分をアドレス順にデータ入力
- ・ BA: ブロックアドレス(表 22-7 参照)
- ・ PBA: プロテクトビットアドレス(表 22-8 参照)

20.2.6.2 バスライトサイクル時のアドレスビット構成

表 20-6 は「表 20-5 コマンドシーケンス」と併せてご使用願います。

第 1 バスサイクルから「通常のバスライトサイクルアドレス設定」に従い、アドレス設定を行ってください。

表 20-6 バスライトサイクル時のアドレスビット構成

アドレス	Addr [31:15]	Addr [14]	Addr [13:12]	Addr [11:9]	Addr [8:7]	Addr [6:4]	Addr [3:0]
------	-----------------	--------------	-----------------	----------------	---------------	---------------	---------------

通常のバスライトサイクルアドレス設定	
通常 コマンド	フラッシュ領域 "0"推奨 コマンド Addr[1:0] = "0"固定、 他ビットは"0"推奨
IA: ID アドレス(ID-READ の第 4 バスライトサイクルアドレス設定)	
ID-READ	フラッシュ領域 "0"推奨 ID アドレス Addr[1:0] = "0"固定、他ビットは"0"推奨
BA: ブロックアドレス(ブロック消去の第 6 バスライトサイクルアドレス設定)	
ブロック 消去	ブロックアドレス(表 22-7) Addr[1:0] = "0"固定、他ビットは"0"推奨
PA: プログラムページアドレス(ページプログラムの第 4 バスライトサイクルアドレス設定)	
Auto ページ プログラム	ページアドレス Addr[1:0] = "0"固定、 他ビットは"0"推奨
PBA: プロテクトビットアドレス(プロテクトビットプログラムの第 7 バスライトサイクルアドレス設定)	
プロテクト ビットプロ グラム	フラッシュ領域 "0"固定 プロテクトビ ット選択 (表 22-8) Addr[1:0] = "0"固定、 他ビットは"0"推奨

20.2.6.3 ブロックアドレス(BA)

表 20-7 にブロックアドレスを示します。自動ブロック消去コマンドの第 6 バスライトサイクルで、消去するブロックに含まれる任意のアドレスを指定します。

表 20-7 ブロックアドレス表

Block	アドレス (ユーザーブートモード)	アドレス (シングルブートモード)	サイズ (Kbyte)
1	0x0000_8000 ~ 0x0000_FFFF	0x3F80_8000 ~ 0x3F80_FFFF	32
0	0x0000_0000 ~ 0x0000_7FFF	0x3F80_0000 ~ 0x3F80_7FFF	32

20.2.6.4 プロテクトビットの指定(PBA)

プロテクトビットは、プログラム時は 1 ビット単位、消去時は 4 ビット単位の操作になります。

自動プロテクトビットプログラムのプロテクトビット選択を表 22-8 に示します。アドレス例の、上段はユーザーブートモード時のアドレス、下段はシングルブートモード時のアドレスです。

消去は、自動プロテクトビット消去コマンドを実行することで 4 ビットのプロテクトビットがまとめて消去されます。

表 20-8 プロテクトビットプログラムアドレス表

Block	プロテクト ビット	第 7 バスライトサイクルのアドレス			アドレス例 [31:0]
		アドレス [14:9]	アドレス [8]	アドレス [7]	
Block0	<BLK0>	"0"固定	0	0	0x0000_0000 0x3F80_0000
Block1	<BLK1>		0	1	0x0000_0080 0x3F80_0080

20.2.6.5 ID-Read のコード(IA, ID)

ID-Read コマンドでのコード指定方法と読み出される内容を表 22-9 に示します。

下表のアドレス例の、上段はユーザーブートモード時のアドレス、下段はシングルブートモード時のアドレスです。

表 20-9 IID-Read コマンドのコード指定とコードの内容

Code	ID[7:0]	IA[13:12]	アドレス例[31:0]
メーカーコード	0x98	0b00	0x0000_0000 0x3F80_0000
デバイスコード	0x5A	0b01	0x0000_1000 0x3F80_1000
-	Reserved	0b10	-
マクロコード	0x33	0b11	0x0000_3000 0x3F80_3000

20.2.6.6 コマンドシーケンス例

(1) ユーザーブートモード


コマンド	バスサイクル							
		1	2	3	4	5	6	7
Read	アドレス	0x0000_0000	-	-	-	-	-	-
	データ	0x0000_00F0	-	-	-	-	-	-
Read/リセット	アドレス	0x0000_0550	0x0000_0AA0	0x0000_0550	-	-	-	-
	データ	0x0000_00AA	0x0000_0055	0x0000_00F0	-	-	-	-
ID-Read	アドレス	0x0000_0550	0x0000_0AA0	0x0000_0550	IA	0x0000_0000	-	-
	データ	0x0000_00AA	0x0000_0055	0x0000_0090	0x0000_0000	ID	-	-
自動ページプログラム	アドレス	0x0000_0550	0x0000_0AA0	0x0000_0550	PA	以降、連続して1ページ分のアドレスとデータを書き込み		
	データ	0x0000_00AA	0x0000_0055	0x0000_00A0	PD			
自動チップ消去	アドレス	0x0000_0550	0x0000_0AA0	0x0000_0550	0x0000_0550	0x0000_0AA0	0x0000_0550	-
	データ	0x0000_00AA	0x0000_0055	0x0000_0080	0x0000_00AA	0x0000_0055	0x0000_0010	-
自動ブロック消去	アドレス	0x0000_0550	0x0000_0AA0	0x0000_0550	0x0000_0550	0x0000_0AA0	BA	-
	データ	0x0000_00AA	0x0000_0055	0x0000_0080	0x0000_00AA	0x0000_0055	0x0000_0030	-
自動プロテクトビットプログラム	アドレス	0x0000_0550	0x0000_0AA0	0x0000_0550	0x0000_0550	0x0000_0AA0	0x0000_0550	PBA
	データ	0x0000_00AA	0x0000_0055	0x0000_009A	0x0000_00AA	0x0000_0055	0x0000_009A	0x0000_009A
自動プロテクトビット消去	アドレス	0x0000_0550	0x0000_0AA0	0x0000_0550	0x0000_0550	0x0000_0AA0	0x0000_0550	0x0000_0550
	データ	0x0000_00AA	0x0000_0055	0x0000_006A	0x0000_00AA	0x0000_0055	0x0000_006A	0x0000_006A

(2) シングルブートモード

コマンド	バスサイクル							
		1	2	3	4	5	6	7
Read	アドレス	0x3F80_0000	-	-	-	-	-	-
	データ	0x0000_00F0	-	-	-	-	-	-
Read/リセット	アドレス	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	-	-	-	-
	データ	0x0000_00AA	0x3F80_0055	0x3F80_00F0	-	-	-	-
ID-Read	アドレス	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	IA	0x0000_0000	-	-
	データ	0x0000_00AA	0x0000_0055	0x0000_0090	0x0000_0000	ID	-	-
自動ページプログラム	アドレス	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	PA	以降、連続して1ページ分のアドレスとデータを書き込み		
	データ	0x0000_00AA	0x0000_0055	0x0000_00A0	PD			
自動チップ消去	アドレス	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	-
	データ	0x0000_00AA	0x0000_0055	0x0000_0080	0x0000_00AA	0x0000_0055	0x0000_0010	-
自動ブロック消去	アドレス	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	0x3F80_0550	0x3F80_0AA0	BA	-
	データ	0x0000_00AA	0x0000_0055	0x0000_0080	0x0000_00AA	0x0000_0055	0x0000_0030	-
自動プロテクトビットプログラム	アドレス	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	PBA
	データ	0x0000_00AA	0x0000_0055	0x0000_009A	0x0000_00AA	0x0000_0055	0x0000_009A	0x0000_009A
自動プロテクトビット消去	アドレス	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	0x3F80_0550	0x3F80_0AA0	0x3F80_0550	0x3F80_0550
	データ	0x0000_00AA	0x0000_0055	0x0000_006A	0x0000_00AA	0x0000_0055	0x0000_006A	0x0000_006A

20.2.7 フローチャート

20.2.7.1 自動プログラム



自動ページプログラムコマンドシーケンス(アドレス/コマンド)






図 20-4 自動プログラムフローチャート

20.2.7.2 自動消去



自動チップ消去コマンドシーケンス
(アドレス/コマンド)



自動ブロック消去コマンドシーケンス
(アドレス/コマンド)




図 20-5 自動消去フローチャート

20.3 シングルブートモードによる書き替え方法

内蔵 BOOT ROM のプログラムを利用してフラッシュメモリを書き替える方法です。このモードでは、BOOT ROM が割り込みベクタテーブルを含む領域にマッピングされ、フラッシュメモリは BOOT ROM 領域とは別のアドレス空間にマッピングされます。

シングルブートモードでは、コマンドおよびデータをシリアル転送してフラッシュメモリの書き替えを行います。本デバイスのシリアルチャネル(SIO/UART) と外部ホストを接続し、外部ホスト側から内蔵 RAM に書き替えプログラムをコピーし、RAM 上の書き替えルーチンを実行してフラッシュメモリの書き替えを行います。ホスト側との通信の詳細は後述のプロトコルに従ってください。

シングルブートモードでも、リセットを除く割り込み/フォールトは、処理が正しく終了しない可能性があるため発生させないようにしてください。

シングルチップモード(通常動作モード)中に誤ってフラッシュメモリの内容を書き替えないよう、書き替え処理が完了したら必要なブロックにライト/消去プロテクトをかけておくことを推奨します。

20.3.1 モード設定

オンボードプログラミングを実行するためには、本デバイスをシングルブートモードで立ち上げます。シングルブートモードで立ち上がるための設定を以下に示します。

```
BOOT = 0  
RESET = 0 → 1
```

$\overline{\text{RESET}}$ 入力端子を"0"の状態にして、 $\overline{\text{BOOT}}$ 端子をあらかじめ上記条件に設定します。その後 RESET 解除を行うとシングルブートモードで起動します。

注) 本製品は、電源投入時に、 $\overline{\text{BOOT}}$ 端子がLow レベルであるとシングルブートモードで起動します。シングルチップモード時の電源投入の際はリセット動作が完了するまで、BOOT 端子をHigh レベルにしてください。

20.3.2 インタフェース仕様

シングルブートモードでの SIO/UART 通信フォーマットを以下に示します。シリアル動作のモードは、UART (非同期通信) に対応しています。オンボードプログラミングを実行するためには、書き込みコントローラ側の通信フォーマットも同様に設定する必要があります。

- UART で通信する場合

通信チャネル: チャンネル 0

シリアル転送モード: UART (非同期通信) モード, 半二重通信, LSB ファースト

データ長: 8 ビット

パリティビット: なし

STOP ビット: 1 ビット

ボーレート: 任意のボーレート

ブートプログラムは、クロック/モード制御ブロックの設定は初期状態のまま動作します。クロック設定の初期状態は、「クロック/モード制御」の章を参照してください。

ボーレートは、「22.3.5.1 シリアル動作モード判定」で説明しているように 16 ビットタイマ(TMRB)を用いて判定します。判定時のボーレートは所望のボーレートの 1/16 で通信するため、このボーレートがタイマで計測可能な範囲である必要があります。タイマのカウントクロックは $\Phi T1(fc/2)$ で動作します。

ブートプログラムで使用する端子を表 22-10 にまとめます。これ以外の端子はブートプログラムでは操作しません。

表 20-10 端子の接続

端子		インタフェース
		UART
モード設定端子	$\overline{\text{BOOT}}$	o
リセット端子	RESET	o
通信端子	TXD0 (PE0)	o
	RXD0 (PE1)	o

o;必要、*;不要

20.3.3 メモリの制約について

シングルブートモードでは、内蔵 RAM、内蔵フラッシュメモリに対して表 20-11 のような制約がありますのでご注意ください。

表 20-11 シングルブート時のメモリの制約

メモリ	制約内容
内蔵 RAM	0x2000_0000 ~ 0x2000_03FF 番地は BOOT プログラムのワークエリアになります。プログラムは 0x2000_0400 から RAM の最終番地に格納してください。プログラムの開始アドレスは偶数アドレスでなければいけません。
内蔵フラッシュメモリ	以下の番地はソフトなどの ID 情報やパスワードの格納エリアとなりますので、なるべくプログラムエリアとしての使用はさけてください。 0x3F80_FFF0 ~ 0x3F80_FFFF

注) パスワードが消去データ(0xFF)の場合、容易にパスワードの照合が可能になり、セキュリティの確保が難しくなります。シングルブートモードを使用しない場合も固有の値を置くことを推奨します。

20.3.4 動作コマンド

ブートプログラムには、以下の動作コマンドが準備されています。

表 20-12 動作コマンドデータ

動作コマンドデータ	動作モード
0x10	RAM 転送
0x40	フラッシュメモリチップ消去およびプロテクトビット消去

20.3.4.1 RAM 転送

RAM 転送は、コントローラから送られてくるデータを内蔵 RAM へ格納します。転送が正常に終了するとユーザープログラムの実行を開始します。ユーザープログラム領域として、ブートプログラムで使用する領域(0x2000_0000 ~ 0x2000_03FF)を除く、0x2000_0400 以降を使用可能です。実行開始アドレスは、RAM 格納開始アドレスになります。実行開始アドレスは偶数アドレスでなければいけません。

この RAM 転送機能により、ユーザー独自のオンボードプログラミング制御を行うことができます。ユーザープログラムでオンボードプログラミングを実行するためには、「20.2.6 コマンドシーケンス」で説明するフラッシュメモリコマンドシーケンスを使う必要があります。

20.3.4.2 フラッシュメモリチップ消去およびプロテクトビット消去

このコマンドはすべてのブロックのフラッシュメモリを消去します。ライト/消去プロテクトおよび、セキュリティ状態にかかわらず、メモリセルのすべてのブロックを消去し、すべてのブロックのライト/消去プロテクトを消去します。

20.3.5 コマンドによらず共通の動作

ブートプログラム実行において、共通に行われる動作について説明します。

20.3.5.1 シリアル動作モード判定

コントローラは、UART で通信したい場合、所望のボーレートで 1 バイト目を 0x86 にし送信してください。図 20-6 に波形を示します。




図 20-6 シリアル動作モード判定データ

ブートプログラムは図 20-7 に示すフローチャートで、リセット解除後の 1 バイト目のシリアル動作モード判定データ(0x86)を、16 ビットタイマ(TMRB)を用いて図 22-6 の tAB, tAC と、tAD の時間から求めています。図 20-7 のフローチャートに示すように、CPU が受信端子のレベルをモニタしてレベルの変化があると、そのときのタイマ値を取り込みます。このため、tAB, tAC と、tAD のタイマ値には誤差が生じます。また、ボーレートが速いときには、CPU は受信端子のレベルの変化を判断できない場合がありますので注意してください。

図 20-8 のフローチャートに示すように、シリアル動作モードの判定は、受信端子が"L"レベルのときの時間幅の大小関係で判定しています。tAB ≤ tCD の場合 UART と判定し、ボーレートの自動設定が可能かどうかを tAD の時間から判定します。なお、先に述べたように、tAB, tAC, tAD のタイマ値には誤差が生じているため、ボーレートが速く、動作周波数が低い場合、各タイマ値が小さくなり、意図しない判断を行うことがありますので注意してください(書き換えルーチン内で UART の再設定を行ってください)。

例えば、コントローラが UART で通信したい場合、1 バイト目のデータを送信後、タイムアウト時間内にデータ 0x86 を正常受信できなければ通信不可能と判断してください。




図 20-7 シリアル動作モード受信フローチャート




図 20-8 シリアル動作モード判定フローチャート

20.3.5.2 ACK 応答データ

ブートプログラムは処理状況を各種コードによってコントローラに送信します。表 20-13 から表 20-16 に各受信データに対する ACK 応答データを示します。

表 20-14 から表 20-16 に示す ACK 応答データの上位 4 ビットは、動作コマンドデータの上位 4 ビットになります。また 3 ビット目は受信エラーを表し、0 ビット目は動作コマンドエラー、CHECK SUM エラー、パスワードエラーの状態を表します。1 ビット目と 2 ビット目は常に 0 になります。

表 20-13 シリアル動作判定データに対する ACK 応答データ

送信データ	送信データの意味
0x86	UART での通信が可能と判定した。(注)

注) UART の場合、ボーレートの設定が不可能と判定したら、何も送信しないで動作を停止します。

表 20-14 動作コマンドデータに対する ACK 応答データ

送信データ	送信データの意味
0x?8 (注)	動作コマンドデータに受信エラーが発生した。
0x?1 (注)	未定義の動作コマンドデータを正常受信した。
0x10	RAM 転送コマンドと判定した。
0x40	フラッシュメモリチップ消去コマンドと判定した。

注) 上位 4 ビットは、直前の動作コマンドデータの上位 4 ビットになります。

表 20-15 CHECK SUM データに対する ACK 応答データ

送信データ	送信データの意味
0xN8 (注)	受信エラーが発生していた。
0xN1 (注)	CHECK SUM エラーが発生した。あるいは、パスワードエラーが発生した。
0xN0 (注)	CHECK SUM 値は正常な値と判定した。

注) 上位 4 ビットは動作コマンドデータの上位 4 ビットになります。

表 20-16 フラッシュメモリチップ消去およびプロテクトビット消去動作に対する ACK 対応データ

送信データ	送信データの意味
0x54	消去イネーブルコマンドと判定した。
0x4F	消去コマンド終了
0x4C	消去コマンドが不正に終了した。

注) 消去コマンドが正常に行われた場合でも、ACK 応答で以上を返す場合があります。FCSR<RDY/BSY>でコマンド終了を確認した後、200 μ s 以上待って消去の再確認を行って下さい。

20.3.5.3 パスワード判定

ブートプログラムでは、以下の領域をパスワード要否判定データおよびパスワードとして使用します。

領域	アドレス
パスワード要否判定	0x3F80_FFF0 (1byte)
パスワード領域	0x3F80_FFF4 ~ 0x3F80_FFFF (12byte)

RAM 転送コマンドでは、要否判定データにかかわらずパスワード判定を行い、フラッシュメモリチップ消去およびプロテクトビット消去コマンドでは要否判定データが「要」の場合のみパスワード判定を行います。

パスワード要否選択	データ
パスワード要	0xFF 以外
パスワード否	0xFF

パスワードが消去データ(0xFF)の場合、容易にパスワードの照合が可能になり、セキュリティの確保が難しくなります。シングルブートモードを使用しない場合も固有の値を置くことを推奨します。

(1) RAM 転送コマンドでのパスワード判定

図 20-9 に示すようにパスワードエリアのデータが、0xFF 以外の同一データになっていた場合、パスワードエリアエラーと判定します。パスワードエリアエラーと判定された場合、パスワードデータの照合結果に関わらず、17 バイト目の CHECK SUM 値に対する ACK 対応は 0x11 を送信します。

次に、5 バイト目～16 バイト目の受信データ(パスワードデータ)の照合を行います。12 バイト分すべてが一致しないと、パスワードエラーになります。パスワードエラーと判定された場合、17 バイト目の CHECK SUM 値に対する ACK 応答は、パスワードエラーとなります。

セキュリティ機能が有効な状態でもパスワードの参照は行います。




図 20-9 パスワードエリアチェックフローチャート

(2) フラッシュメモリチップ消去およびプロテクトビット消去コマンドでのパスワード判定

図 22-10 に示すように、消去パスワード要否の選択エリアがパスワード有効の場合は、パスワードエリアのデータが同一データになっていた場合、パスワードエリアエラーと判定します。パスワードエリアエラーと判定された場合、パスワードデータの照合結果に関わらず、17 バイト目の CHECK SUM 値に対する ACK 対応は 0x41 を送信します。

次に、5 バイト目～16 バイト目の受信データ (パスワードデータ) の照合を行います。12 バイト分すべてが一致しないと、パスワードエラーになります。パスワードエラーと判定された場合、17 バイト目の CHECK SUM 値に対する ACK 応答は、パスワードエラーとなります。セキュリティ機能が有効な状態でもパスワードの参照を行います。




図 20-10 パスワードエリアチェックフローチャート

20.3.5.4 CHECK SUM の計算方法

CHECK SUM の計算方法は、送信データを符号なし 8 ビット加算(オーバフローを無視)して得られた下位 8 ビット値の 2 の補数値を求めています。コントローラは CHECK SUM 値を送信するときは、本計算方法を使用してください。

例)CHECK SUM 計算例

2 バイトのデータ 0xE5、0xF6 の CHECK SUM 値を求める場合、まず符号なし 8 ビット加算を行います。

$$0xE5 + 0xF6 = 0x1DB$$

この値の下位 8 ビットに対しての 2 の補数をとると以下のようになり、この値が CHECK SUM 値になります。従って、コントローラには 0x25 を送信します。

$$0 - 0xDB = 0x25$$

20.3.6 RAM 転送の転送フォーマット

RAM 転送コマンドの転送フォーマットを示します。表中の転送方向の表記が示す意味は以下のとおりです。

転送方向「C→T」：コントローラから TMPM3U0FSMDMG へ

転送方向「C←T」：TMPM3U0FSMDMG からコントローラへ

転送 バイト数	転送 方向	転送データ	内容
1	C→T	シリアル動作モード、ボーレート設定	シリアル動作モードを判定するデータを送信します。モード判定の詳細は「20.3.5.1 シリアル動作モード判定」を参照してください。
		[UART モード] 0x86	0x86 を送信してください。UART モードと判定した場合、ボーレートの設定が可能かどうかを判定します。設定が不可能と判断した場合は動作を停止するため、通信が行えなくなります。
2	C←T	シリアル動作モードに対する ACK 応答	2 バイト目の送信データは、1 バイト目のシリアル動作モード設定データに対する ACK 応答データになります。設定が可能と判定した場合、SIO/UART の設定を行います。受信を許可するタイミングは、送信バッファにデータを書き込む前に行っています。
		[UART モード] 正常の場合: 0x86	設定が可能と判定した場合 0x86 を送信し、設定が不可能と判定した場合、動作を停止するため何も送信しません。 コントローラは、1 バイト目のデータの送信が終了した後、タイムアウト時間(5 秒)を設けます。タイムアウト時間内に、データ(0x86)を正常受信できなければ、通信不能と判断してください。
3	C→T	動作コマンドデータ(0x10)	RAM 転送コマンドデータ(0x10)を送信してください。
4	C←T	動作コマンドに対する ACK 応答 正常の場合: 0x10 異常の場合: 0xX1 通信異常の場合: 0xX8	動作コマンドデータに対する ACK 応答データになります。 最初に、3 バイト目の受信データに受信エラーがあるかをチェックします(UART モードのみ)。受信エラーがある場合、通信異常の ACK 応答データ 0xX8 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、不定値になります。(直前の動作コマンドデータの上位 4 ビットになります)。 次に、3 バイト目の受信データが、表 20-12 の動作コマンドデータのいずれかに該当する場合は、受信データをエコーバック送信します。RAM 転送の場合、0x10 をエコーバック送信して RAM 転送処理ルーチンに分岐します。 該当しない場合は、動作コマンドエラーの ACK 応答データ 0xX1 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、不定値になります(直前の動作コマンドデータの上位 4 ビットになります)。
		パスワードデータ(12 バイト) 0x3F80_FF04 ~ 0x3F80_FF0F	パスワードエリアのデータをチェックします。パスワードエリアのデータのチェック方法は「20.3.5.3 パスワード判定」を参照してください。 5 バイト目の受信データから順に、フラッシュメモリの 0x3F80_FFF0~0x3F80_FFFF のデータと照合します。一致していない場合、パスワードエラーフラグをセットします。
17	C→T	5 ~ 16 バイト目の CHECK SUM 値	5 バイト目から 16 バイト目の CHECK SUM 値を送信してください。 CHECK SUM の計算方法は 20.3.5.4 を参照してください

転送 バイト数	転送 方向	転送データ	内容
18	C←T	CHECK SUM 値に対する ACK 応答 正常の場合: 0x10 異常の場合: 0x11 通信異常の場合: 0x18	最初に、5 バイト目 ~ 17 バイト目の受信データに受信エラーがあるかをチェックします(UART モードのみ)。受信エラーがある場合、通信異常の ACK 応答データ 0x18 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 次に、17 バイト目の CHECK SUM データをチェックします。エラーの場合、0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 最後に、パスワードの照合結果をチェックします。パスワードエラーの場合、パスワードエラーの ACK 応答データ 0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 上記のチェックを終えて、すべて正常なら、正常 ACK 応答データ 0x10 を送信します。
19	C→T	RAM 格納開始アドレス 31 ~ 24	ブロック転送における格納先の RAM の開始アドレスを送信してください。19 バイト目がアドレスの 31 ビット ~ 24 ビットに対応し、22 バイト目が 7 ビット ~ 0 ビットに対応します。RAM のアドレス 0x2000_0400 から RAM の最終番地の範囲で指定してください。RAM の開始アドレスは偶数アドレスでなければなりません。
20	C→T	RAM 格納開始アドレス 23 ~ 16	
21	C→T	RAM 格納開始アドレス 15 ~ 8	
22	C→T	RAM 格納開始アドレス 7 ~ 0	
23	C→T	RAM 格納バイト数 15 ~ 8	
24	C→T	RAM 格納バイト数 7 ~ 0	ブロック転送するバイト数を送信してください。23 バイト目が転送バイト数の 15 ビット ~ 8 ビット目に対応し、24 バイト目が 7 ビット ~ 0 ビット目に対応します。RAM のアドレス 0x2000_0400 から RAM の最終番地に収まるように指定してください
25	C→T	19 ~ 24 バイト目の CHECK SUM 値	19 バイト目から 24 バイト目の CHECK SUM 値を送信してください。
26	C←T	CHECK SUM 値に対する ACK 応答 正常の場合: 0x10 異常の場合: 0x11 通信異常の場合: 0x18	最初に、19 バイト目 ~ 25 バイト目の受信データに受信エラーがあるかどうかをチェックします(UART モードのみ)。受信エラーがある場合、通信異常の ACK 応答データ 0x18 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 次に、25 バイト目の CHECK SUM データをチェックします。エラーの場合、0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 上記のチェックを終えてすべて正常なら、正常 ACK 応答データ 0x10 を送信します。
27~m	C→T	RAM 格納データ	RAM に格納するデータを、23 バイト目から 24 バイト目に指定されたバイト数分送信してください。
m+1	C→T	27 ~ m バイト値の CHECK SUM 値	27 バイト目 ~ m バイト目の CHECK SUM 値を送信してください。
m+2	C←T	CHECK SUM 値に対する ACK 応答 正常の場合: 0x10 異常の場合: 0x11 通信異常の場合: 0x18	最初に 27 バイト目 ~ m + 1 バイト目の受信データに受信エラーがあるかどうかをチェックします(UART モードのみ)。受信エラーがある場合、通信異常の ACK 応答データ 0x18 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 次に、m + 1 バイト目の CHECK SUM データをチェックします。エラーの場合、0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 上記のチェックを終えてすべて正常なら、正常 ACK 応答データ 0x10 を送信します。
-	-	-	m + 2 バイト目の ACK 応答データが正常 ACK 応答データの場合、19 バイト目 ~ 22 バイト目で指定されたアドレスに分岐します。

20.3.7 フラッシュメモリチップ消去およびプロテクトビット消去の転送フォーマット

フラッシュメモリチップ消去およびプロテクトビット消去コマンドの転送フォーマットを示します。表中の転送方向の表記が示す意味は以下のとおりです。

転送方向「C→T」：コントローラ→TMPM3U0FSDMG

転送方向「C←T」：コントローラ←TMPM3U0FSDMG

転送 バイト数	転送 方向	転送データ	内容
1	C→T	シリアル動作モード、ボーレート設定	シリアル動作モードを判定するデータを送信します。モード判定の詳細は「20.3.5.1 シリアル動作モード判定」を参照してください。
		[UART モード] 0x86	0x86 を送信してください。UART モードと判定した場合、ボーレートの設定が可能かどうかを判定します。設定が不可能と判断した場合は動作を停止するため、通信が行えなくなります。
2	C←T	シリアル動作モードに対する ACK 応答	2 バイト目の送信データは、1 バイト目のシリアル動作モード設定データに対する ACK 応答データになります。設定が可能と判定した場合、SIO/UART の設定を行います。受信を許可するタイミングは、送信バッファにデータを書き込む前に行っています。
		[UART モード] 正常の場合: 0x86	設定が可能と判定した場合 0x86 を送信し、設定が不可能と判定した場合、動作を停止するため何も送信しません。 コントローラは、1 バイト目のデータの送信が終了した後、タイムアウト時間(5 秒)を設けます。タイムアウト時間内に、データ(0x86)を正常受信できなければ、通信不能と判断してください。
3	C→T	動作コマンドデータ(0x40)	フラッシュメモリチップ消去およびプロテクトビット消去コマンドデータ(0x40)を送信してください。
4	C←T	動作コマンドに対する ACK 応答 正常の場合: 0x40 異常の場合: 0xX1 通信異常の場合: 0xX8	動作コマンドデータに対する ACK 応答データになります。 最初に、3 バイト目の受信データに受信エラーがあるかをチェックします(UART モードのみ)。受信エラーがある場合、通信異常の ACK 応答データ 0xX8 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、不定値になります。(直前の動作コマンドデータの上位 4 ビットになります)。 次に、3 バイト目の受信データが、表 20-12 の動作コマンドデータのいずれかに該当する場合は、受信データをエコーバック送信します。フラッシュメモリチップ消去およびプロテクトビット消去の場合、0x40 をエコーバック送信します。 該当しない場合は、動作コマンドエラーの ACK 応答データ 0xX1 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、不定値になります。(直前の動作コマンドデータの上位 4 ビットになります)。
		パスワードデータ(12 バイト) 0x3F80_FF04 ~ 0x3F80_FF0F	パスワード要否選択が「否」の場合、ダミーデータです。 パスワード要否選択が「要」の場合、パスワードエリアのデータをチェックします。パスワードエリアのデータのチェック方法は「20.3.5.3 パスワード判定」を参照してください。 5 バイト目の受信データから順に、フラッシュメモリの 0x3F80_FFF0~0x3F80_FFFF のデータと照合します。一致していない場合、パスワードエラーフラグをセットします。
17	C→T	5 ~ 16 バイト目の CHECK SUM 値	5 バイト目から 16 バイト目の CHECK SUM 値を送信してください。 CHECK SUM の計算方法は「20.3.5.4 CHECK SUM の計算方法」を参照してください

転送 バイト数	転送 方向	転送データ	内容
18	C←T	CHECK SUM 値に対する ACK 応答 正常の場合: 0x40 異常の場合: 0x41 通信異常の場合: 0x48	パスワード要否選択が「否」の場合、正常 ACK 応答データ 0x40 を送信します。 パスワード要否選択が「要」の場合、最初に 5 バイト目 ~ 17 バイト目の受信データに受信エラーがあるかをチェックします(UART モードのみ)。受信エラーがある場合、通信異常の ACK 応答データ 0x48 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 次に、17 バイト目の CHECK SUM データをチェックします。エラーの場合、0x41 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 最後に、パスワードの照合結果をチェックします。パスワードエラーの場合、パスワードエラーの ACK 応答データ 0x41 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。 上記のチェックを終えて、すべて正常なら、正常 ACK 応答データ 0x40 を送信します。
19	C→T	消去イネーブルコマンドデータ(0x54)	消去イネーブルコマンドデータ(0x54)を送信してください。
20	C←T	消去イネーブルコマンドに対する ACK 応答 正常の場合: 0x54 異常の場合: 0xX1 通信異常の場合: 0x58	最初に、19 バイト目の受信データに受信エラーがあるかどうかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ (bit 3) 0x58 を送信して、次の動作コマンド (3 バイト目) データ待ちになります。 次に、19 バイト目の受信データが、消去イネーブルコマンドに該当する場合は、受信データをエコーバック送信 (正常 ACK 応答データ) します。この場合、0x54 をエコーバック送信して、フラッシュメモリチップ消去処理ルーチンに分岐します。 該当しない場合は、動作コマンドエラーの ACK 応答データ (bit 0) 0xX1 を送信して、次の動作コマンド (3 バイト目) データ待ちになります。送信データの上位 4 ビットは不定値になります(直前の動作コマンドデータの上位 4 ビットになります)。
21	C→T	消去コマンドに対する ACK 応答(注 1) 正常の場合: 0x4F 異常の場合: 0x4C	正常に終了した時は、終了コード(0x4F)を返します。 消去 Error が起きた場合は、エラーコード(0x4C)を返します。
-	-	-	次の動作コマンドデータ待ち状態になります。

注 1) 消去コマンドが正常に行われた場合でも、ACK 応答で異常を返す場合があります。FCSR<RDY/BSY>でコマンド終了を確認した後、200μs 以上待って消去の再確認を行って下さい。

20.3.8 ブートプログラム全体フローチャート

ブートプログラム全体フローチャートを示します。





図 20-11 ブートプログラム全体フローチャート

20.3.9 内蔵 BOOT ROM の書き替えアルゴリズムを利用した書き替え手順

内蔵ブートプログラムを利用した書き替え手順を示します。


20.3.9.1 Step-1

フラッシュメモリの状態は旧バージョンのユーザープログラムが書かれた状態でも、消去されている状態でも構いません。書き替えルーチン、書き替えデータなどの転送は SIO (SIO0) を経由して行いますので、ボード上で本デバイスの SIO (SIO0) と外部ホストとをつなげます。書き替えを行うための(a)書き替えルーチンはホスト上に用意します。




20.3.9.2 Step-2

シングルブートモードの端子条件設定でリセットを解除し、BOOT ROM で起動します。シングルブートモードの手順に従い、SIO0 を経由して転送元(ホスト)より(a)書き替えルーチンの転送を行います。最初にユーザーアプリケーションプログラム上に記録されているパスワードとの照合を行います。(フラッシュメモリが消去されている状態でも、消去データ(0xFF)をパスワードとして照合を行います。)




20.3.9.3 Step-3

パスワードの照合が終了すると、転送元(ホスト)から(a)書き替えルーチンを転送します。BOOT ROMはそのルーチンを内部 RAM にロードします。ただし、RAM 上のアドレス 0x2000_0400 から RAM の最終番地の範囲に格納してください。



20.3.9.4 Step-4


RAM 上の(a)書き替えルーチンへジャンプし、旧ユーザーアプリケーションプログラムエリアの消去を行います。(ブロック単位もしくは一括)



20.3.9.5 Step-5


さらに、RAM上の(a)書き換えルーチンを実行して、転送元(ホスト)より新ユーザーアプリケーションプログラムのデータをロードし、フラッシュメモリの消去したエリアに書き込みを行います。書き込みが完了したら、ユーザープログラムエリアのライト/消去プロテクトをオンにします。

下の例の場合、書き換えルーチンを転送したときと同じホストおよびSIO0経由で書き換えデータも転送されていますが、RAM上で動作を開始した以降では、ユーザー独自にデータバスおよび転送元を設定することもできます。方法に応じて、ボードのハードおよび書き換えルーチンを組み立ててください。



20.3.9.6 Step-6

書き込みが完了したら、一度ボードの電源を落とし、ホストと接続していたケーブルをはずします。この後、再度電源を入れ直し、シングルチップモード(ノーマルモード)起動し、新しいユーザーアプリケーションプログラムを実行します。



20.4 ユーザーブートモードによる書き替え方法

ユーザーブートモードは、ユーザー独自のフラッシュメモリ書き替えルーチンを使う方法です。ユーザーアプリケーション上で用意されているフラッシュメモリ書き替え用のプログラムで用いるデータ転送バスが、シリアル I/O と異なる場合に使用します。動作はシングルチップモード上で行います。このため、シングルチップモードにおいて通常のユーザーアプリケーションプログラムが動作しているノーマルモードから、フラッシュを書き替えるためのユーザーブートモードに移行する必要があります。従って、条件判定を行うプログラムをユーザーアプリケーションの中で、リセット処理プログラムの中に組み込んでください。

このモード切り替えの条件設定は、ユーザーのシステムセット条件に合わせて独自に構築してください。また、ユーザーブートモード移行後に使用するユーザー独自のフラッシュメモリ書き替えルーチンも同様にユーザーアプリケーションの中にあらかじめ組み込んでおき、ユーザーブートモード移行後にこれらのルーチンを使用して書き替えを行ってください。なお、フラッシュメモリは消去/書き込み動作モード中はフラッシュのデータを読み出せません。このため、書き替えルーチンはフラッシュメモリアリア外に格納して実行させる必要があります。また、シングルチップモード（通常動作モード）中に誤ってフラッシュの内容を書き替えないよう、書き替え処理が完了した後、必要なブロックにライト/消去プロテクトをかけておくことを推奨します。ユーザーブートモードでも、リセットを除く割り込み/フォールトは、処理が正しく終了しない可能性があるため発生させないようにしてください。


書き替えルーチンをフラッシュメモリに置く場合と、外部から転送する場合の 2 ケースを例に、以下 (1-A), (1-B) にその手順を説明します。フラッシュメモリへの書き込み/消去方法の詳細は、「20.2 フラッシュメモリ詳細」を参照してください。

20.4.1 (1-A)書き替えルーチンをフラッシュメモリに内蔵する場合の手順例

20.4.1.1 Step-1


ユーザーは、あらかじめどのような条件（例えば端子状態）に設定されたらユーザーブートモードに移行するか、どの I/O バスを使用してデータ転送を行うかを決め、それに合った回路の設計、プログラムの作成を行います。ユーザーは本デバイスをボードに組み込む前に、あらかじめフラッシュメモリ上の任意のブロックにライターなどを使用して以下に示す 3 つのプログラムを書き込んでおきます。

- | | |
|--------------------|---|
| (a) モード判定ルーチン: | 書き替え動作に移るためのプログラム |
| (b) フラッシュ書き替えルーチン: | 書き替えデータを外部から取り込み、フラッシュメモリを書き替えるためのプログラム |
| (c) コピールーチン: | 上記(b)を内蔵 RAM または外部メモリにコピーするためのプログラム |




20.4.1.2 Step-2

以下リセット処理プログラム内にこれらのルーチンを組み込んだ場合について説明します。まず、リセット処理プログラムにおいてユーザーブートモードへの移行を判定します。このとき、移行条件が整っていれば、プログラムは書き替えのためのユーザーブートモードに移ります。




20.4.1.3 Step-3

ユーザーブートモードに移ると、(c)コピールーチンを使用して、(b)書き替えルーチンを内蔵RAMにコピーします。




20.4.1.4 Step-4

RAM 上の書き替えルーチンヘジャンプし、旧ユーザープログラムエリアのライト/消去プロテクトを解除して、消去(ブロック単位)を行います。




20.4.1.5 Step-5

さらに、RAM 上の書き替えルーチンを実行して、転送元(ホスト)より新ユーザーアプリケーションプログラムのデータをロードし、フラッシュメモリの消去したエリアに書き込みを行います。書き込みが完了したら、ユーザープログラムエリアのライト/消去プロテクトをオンにします。



20.4.1.6 Step-6

$\overline{\text{RESET}}$ 入力端子を"0"にしてリセットを行い、設定条件をノーマルモードの設定にします。リセット解除後、新ユーザーアプリケーションプログラムで動作を開始します。



20.4.2 (1-B)書き替えルーチンを外部から転送する手順例


20.4.2.1 Step-1

ユーザーは、あらかじめどのような条件(例えば端子状態)に設定されたらユーザーブートモードに移行するか、どの I/O バスを使用してデータ転送を行うかを決め、それに合った回路の設計、プログラムの作成を行います。ユーザーは本デバイスをボードに組み込む前に、あらかじめフラッシュメモリ上の任意のブロックにライタなどを使用して以下に示す 2 つのプログラムを書き込んでおきます。

- (a) モード判定ルーチン: 書き替え動作に移るためのプログラム
 (b) 転送ルーチン: 書き替えプログラムを外部から取り込むためのプログラム


また、下記に示すプログラムはホスト上に用意します。

- (c) 書き替えルーチン: 書き替えを行うためのプログラム




20.4.2.2 Step-2

以下、リセット処理プログラム内にこれらのルーチンを組み込んだ場合について説明します。まず、リセット解除後のリセット処理プログラムにおいてユーザーブートモードへの移行を判定します。このとき、移行条件が整っていれば、プログラムは書き替えのためのユーザーブートモードに移ります。




20.4.2.3 Step-3

ユーザーブートモードに移ると、(b)転送ルーチンを使用して、転送元(ホスト)より(c)書き替えルーチンを内蔵RAMにロードします。




20.4.2.4 Step-4

RAM 上の書き替えルーチンへジャンプし、旧ユーザープログラムエリアのライト/消去プロテクトを解除して、消去(ブロック単位)を行います。




20.4.2.5 Step-5

さらに、RAM 上の(c)書き替えルーチンを実行して、転送元(ホスト)より新ユーザーアプリケーションプログラムのデータをロードし、消去したエリアに書き込みを行います。書き込みが完了したら、ユーザープログラムエリアのライト/消去プロテクトをオンにします。



20.4.2.6 Step-6

$\overline{\text{RESET}}$ 入力端子を"0"にしてリセットを行い、設定条件をノーマルモードに設定します。リセット解除後、新ユーザーアプリケーションプログラムで動作を開始します。



第 21 章 デバッグインタフェース

21.1 仕様概要

TMPM3U0FSDMG は、デバッグツールと接続するためのデバッグインタフェースとして SWJ-DP(Serial Wire JTAG Debug Port)ユニット、および内部プログラムをトレース出力するための ETM™(Embedded Trace Macrocell)ユニットを搭載しています。トレース出力はマイコン内部の TPIU(Trace Port Interface Unit)を通じてデバッグ用端子(SWV)に出力されます。SWJ-DP、ETM、TPIU の詳細に関しましては Arm社からリリースされる”Cortex-M3 テクニカルリファレンスマニュアル”を参照してください。

21.2 SWJ-DP の特長

シリアルワイヤデバッグポート(SWDCK,SWDIO)と、JTAG デバッグポート(TDI,TDO,TMS,TCK)をサポートしています。

21.3 ETM の特長

シリアルワイヤビューア信号 1pin(SWV)による SWV トレース出力をサポートしています。

21.4 端子情報

デバッグインタフェース端子は汎用ポートと兼用しています。

デバッグインタフェース端子と兼用の汎用ポートのうち、PB3/PB4 は JTAG デバッグポート機能とシリアルワイヤデバッグポート機能、PB5 は JTAG デバッグポート機能および SWV トレース出力機能と兼用しています。

表 21-1 SWJ-DP,ETM デバッグ機能

SWJ-DP 端子名	汎用 ポート名	JTAG デバッグ機能		SW デバッグ機能	
		I/O	説明	I/O	説明
TMS/SWDIO	PB3	入力	JTAG Test Mode Selection	入出力	Serial Wire Data Input/Output
TCK/SWCLK	PB4	入力	JTAG Test Check	入力	Serial Wire Clock
TDO/SWV	PB5	出力	JTAG Test Data Output	(出力) (注 1)	(Serial Wire Viewer Output)
TDI	PB6	入力	JTAG Test Data Input	-	-

注 1) SWV 機能を許可した場合

リセット解除後、PB3/PB4/PB5/PB6 はデバッグインタフェース端子となりますが、その他のデバッグインタフェース端子は汎用ポート設定です。必要に応じてデバッグインタフェースを使用する設定をおこなってください。また、使用しないデバッグインタフェース端子は汎用ポートとして使用可能です。

表 21-2 にデバッグインタフェースの端子情報とリセット解除後のポート設定を示します。

表 21-2 デバッグインタフェース/汎用ポート兼用端子のリセット解除後設定値

初期設定	ポート (ビット名)	デバッグ機能	ポート制御レジスタの設定値					
			機能 (PBFR)	入力 (PBIE)	出力 (PBCR)	オープン ドレイン (PBOD)	プル アップ (PBPUP)	プル ダウン (PBPDN)
デバッグ	PB3	TMS/SWDIO	1	1	1	0	1	0
デバッグ	PB4	TCK/SWCLK	1	1	0	0	0	1
デバッグ	PB5	TDO/SWV	1	0	1	0	0	0
デバッグ	PB6	TDI	1	1	0	0	1	0

低消費電力モードを使用する場合には、以下の注意事項に留意してください。

- 注 1) PB3/PB5 がデバッグインタフェース設定の場合、CGSTBYCR<DRVE>の設定によらず、STOP モード中も出力が有効な状態で保持されます。
- 注 2) PB4 がデバッグインタフェース設定の場合、STOP モードで十分な低消費電力効果が得られません。デバッグインタフェースとして使用しない場合は、PB4 をポート設定にしてください。

21.5 デバッグツールとの接続

21.5.1 接続方法

デバッグツールとの接続方法については、お使いになるツールメーカーが推奨する接続方法を参照してください。また、デバッグインタフェース端子はプルアップ/プルダウン抵抗を内蔵していますので、外部にプルアップ/プルダウン抵抗を接続する場合には注意してください。

21.5.2 デバッグインタフェース端子を汎用ポートとして使用する場合

デバッグ時に、リセット解除後ユーザプログラムでデバッグインタフェース端子を汎用ポートに設定すると、それ以降はデバッグツールからの制御が受け付けられず、デバッグツールを使用してデバッグできなくなる場合があります。デバッグインタフェース端子の使用状況に合わせて、設定を変える場合は注意してください。

表 21-3 デバッグインタフェース端子の使用例

デバッグインタフェースの 組み合わせ(例)	使用するデバッグインタフェース端子			
	TDI	TDO/SWV	TCK/ SWCLK	TMS/ SWDIO
JTAG+SW(リセット解除時)	○	○	○	○
JTAG+SW(TRST 無し)	○	○	○	○
JTAG+TRACE	○	○	○	○
SW	×	×	○	○
SW+SWV	×	○	○	○
デバッグ機能ディセーブル	×	×	×	×

注 1) ○;イネーブル、×;ディセーブル(汎用ポートとして使用)

21.6 ホールトモード中の周辺機能（プログラム実行の一時停止時）


Cortex-M3 コアがホールトモードに入ると、ウォッチドッグタイマ(WDT)のカウンタが自動的に停止します。また、16ビットタイマ(TMRB)はホールトモード時に動作するかどうか指定することができます。その他の周辺機能は動作を続けます。

第 22 章 ポート部等価回路図


基本的に標準 CMOS ロジック IC 「74HCxx」 シリーズと同じゲート記号を使って書かれています。

入力保護抵抗は、数十 Ω ~ 数百 Ω 程度です。X2 のダンピング抵抗値は、図中に typ. 値を記入しています。


22.1 PB3~6, PE0~2, PG0~6




22.2 PJ6~7, PK0~1




22.3 PF0



22.4 PM0~1




22.5 X1, X2



22.6 $\overline{\text{RESET}}$




22.7 MODE




(注)本端子は必ずGNDへ接続してください。

22.8 VREFHB, VREFLB



22.9 VOUT15, VOUT3



第 23 章 電気的特性

23.1 絶対最大定格

項目		記号	定格	単位
電源電圧		VDD (注2)	-0.3 to 6	V
電圧保持用キャパシタ端子電圧		VOUT15	-0.3 to 3	V
		VOUT3	-0.3 to 3.9	
入力電圧		V _{IN}	-0.3 ~ VDD (注2) + 0.3	V
低レベル 出力電流	1 端子	I _{OL}	5	mA
	合計	ΣI _{OL}	50	
高レベル 出力電流	1 端子	I _{OH}	-5	
	合計	ΣI _{OH}	50	
消費電力		PD	350	mW
はんだ付け温度(10 s)		T _{SOLDER}	260	°C
保存温度		T _{STG}	-55 ~ 125	°C
動作温度	Flash W/E 時を除く	T _{OPR}	-40 ~ 105	°C
	Flash W/E 時		0 ~ 70	

注1) 絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの1つの項目も超えることができない規格です。絶対最大定格(電流, 電圧, 消費電力, 温度)を超えると破壊や劣化の原因となり、破裂・燃焼による障害を負うことがあります。従って必ず絶対最大定格を超えないように、応用機器の設計を行ってください。

注2) VDD = DVDD5B / AVDD5B

23.2 DC 電気的特性 (1/2)

DVSS = DVSSB = AVSSB = 0V, Ta = -40 ~ 105 °C

項目		記号	条件	Min.	Typ. (注 1)	Max.	単位
電源電圧 (注 2)	DVDD5B AVDD5B	VDD	f _{OSC} = 8, 10 MHz f _{sys} = 1 ~ 40 MHz	4.5	-	5.5	V
電源電圧 (FLASH W/E 時) (注 2)	DVDD5B AVDD5B	VDD	f _{OSC} = 8, 10 MHz f _{sys} = 1 ~ 40 MHz (Ta (°C) = 0 ~ 70)	4.5	-	5.5	V
電源電圧 (電源上昇、 下降時) (注 5)	DVDD5B AVDD5B	VDD	f _{OSC} = 8, 10 MHz f _{sys} = 1 ~ 40 MHz	3.9	-	5.5	V
低レベル 入力電圧	シュミット入力	V _{IL1}	VDD = 4.5V ~ 5.5V (注 4)	-0.3	-	0.25 VDD	V
高レベル 入力電圧	シュミット入力	V _{IH1}	VDD = 4.5V ~ 5.5V (注 4)	0.75VDD	-	VDD+0.3	V
電圧保持用キャパシタ容量(注 3)		C _{out}	VOUT15, VOUT3	3.3	-	4.7	μF
低レベル出力電圧		V _{OL}	I _{OL} = 1.6 mA VDD ≥ 4.5V (注 4)	-	-	0.4	V
高レベル出力電圧		V _{OH}	I _{OH} = -1.6 mA VDD ≥ 4.5V (注 4)	4.1	-	-	V
入力リーク電流		I _{LI1}	0.0 ≤ V _{IN} ≤ VDD (注 4)	-	0.02	±5	μA
出力リーク電流		I _{LO}	0.2 ≤ V _{IN} ≤ VDD - 0.2 (注 4)	-	0.05	±10	
リセットプルアップ抵抗		R _{RST}	4.5 ≤ VDD ≤ 5.5 (注 4)	-	50	150	kΩ
プログラマブルプルアップ/ダウン抵抗		P _{KH}	4.5 ≤ VDD ≤ 5.5 (注 4)	-	50	150	kΩ
シュミット入力幅		V _{TH1}	4.5 ≤ VDD ≤ 5.5 (注 4)	0.3	0.6	-	V
Pin 容量 (電源端子を 除く)	デジタル端子	C _{IO1}	fc = 1 MHz	-	-	10	pF
	アナログ兼用端子 PJ6, PJ7, PK0, PK1	C _{IO2}		-	-	30	

注 1) Typ 値は特に指定のない限り Ta = 25 °C, DVDD5B = AVDD5B = 5V の値です。

注 2) DVDD5B、AVDD5B は同電位で使用してください。

注 3) VOUT15 端子と VOUT3 端子は同値の保持用キャパシタを介して GND に接続してください。VOUT15 端子と VOUT3 端子から IC 外部への電源供給はできません。

注 4) VDD = DVDD5B = AVDD5B

注 5) 電源上昇時(パワーオン時)と電圧検出回路(VLTD)イネーブルでの電源電圧下降時における電圧範囲となります。なお、3.9V ≤ VDD < 4.5V の範囲では 12 ビット AD コンバータ変換特性および AC 電気的特性は保証外となります。

23.3 DC 電気的特性 (2/2)

DVDD5B = AVDD5B = 4.5 V ~ 5.5 V, Ta = -40 ~ 105 °C

項目	記号	条件	Min.	Typ. (注 1)	Max.	単位
NORMAL (注 2) ギア比 1/1	I _{DD}	f _{sys} = 40 MHz	-	15	25	mA
IDLE (注 3) ギア比 1/1			-	5	15	
STOP			-	0.1	3	

注 1) Typ 値は特に指定のない限り Ta = 25 °C, DVDD5B = AVDD5B = 5V の値です。

注 2) I_{DD} NORMAL の測定条件:

ADコンバータを除く内蔵周辺機能はすべて動作

注 3) I_{DD} IDLE の測定条件:

内蔵周辺機能はすべて停止

23.4 12ビットADコンバータ変換特性

DVDD5B = AVDD5B / VREFHB = 4.5 V ~ 5.5 V
 DVSSB = AVSSB / VREFLB = 0V, Ta = -40 ~ 105 °C

項目	記号	条件	Min.	Typ.	Max	単位
アナログ基準電圧(+)	VREFHB	-	-	AVDD	-	V
アナログ入力電圧	VAIN	-	AVSS	-	AVDD	V
消費電流 A/D 変換時	-	IREF を含む	-	6.0	10.0	mA
積分非直線性誤差	-	AIN 負荷抵抗 ≤ 600 Ω AIN 負荷容量 ≥ 0.1 μF 変換時間 ≥ 2 μs	-	-	± 8	LSB
微分非直線性誤差			-	-	± 5	
オフセット誤差			-	-	± 5	
フルスケール誤差			-	-	± 6	
総合誤差			-	-	-7 ~ +11	

注) 1LSB = (AVDD - AVSS)/4096 [V]

注) AVDD = AVDD5B、AVSS = AVSSB

注) AD コンバータのみ動作時の特性です。

23.5 AC 電気的特性

23.5.1 AC 測定条件

本章に記載されている AC 特性は、特に指定のない限り以下の条件での測定結果です。

- ・ 出力レベル: High = $0.8 \times VDD$ 、Low = $0.2 \times VDD$
- ・ 入力レベル: DC 電気的特性の"低レベル入力電圧/高レベル入力電圧"参照
- ・ 負荷容量: $CL=30pF$

注) $VDD = DVDD5B = AVDD5B$

23.5.2 シリアルチャネル (SIO/UART)

23.5.2.1 I/O インターフェースモード

表中の x は SIO の動作クロックの周期を表します。SIO の動作クロックは、システムクロック fsys と同じ周期です。この周期は、クロックギアの設定に依存します。

(1) SCLK 入力モード

[データ入力]

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
SCLK クロック High 幅(入力)	t_{SCH}	4x	-	100	-	ns
SCLK クロック Low 幅(入力)	t_{SCL}	4x	-	100	-	
SCLK 周期	t_{SCY}	8x	-	200	-	
有効 Data 入力 ← SCLK 立ち上がり/立ち下がり (注 1)	t_{SRD}	30	-	30	-	
SCLK 立ち上がり/立ち下がり → Input Data 保持(注 1)	t_{HSR}	x + 30	-	55	-	

[データ出力]

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
SCLK クロック High 幅(入力)	t_{SCH}	4x	-	120 (注 3)	-	ns
SCLK クロック Low 幅(入力)	t_{SCL}	4x	-	120 (注 3)	-	
SCLK 周期	t_{SCY}	8x	-	240	-	
Output Data ← SCLK 立ち上がり/立ち下がり(注 1)	t_{OSS}	$t_{SCY}/2 - 3x - 45$	-	0 (注 2)	-	
SCLK 立ち上がり/立ち下がり(注 1) → OutputData 保持	t_{OHS}	$t_{SCY}/2$	-	120	-	

注 1) SCLK 立ち上がり/立ち下がり SCLK 立ち上がりモードの場合は SCLK 立ち上がり、SCLK 立ち下がりモードの場合は SCLK 立ち下がりのタイミングです。

注 2) 計算値がマイナスにならない範囲の SCLK 周期で使用して下さい。

注 3) t_{OSS} がマイナスにならない最小値を示しています。

(2) SCLK 出力モード

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
SCLK 周期(プログラマブル)	t_{SCY}	4x	-	100	-	ns
Output Data ← SCLK 立ち上がり	t_{OSS}	$t_{SCY}/2 - 30$	-	20	-	
SCLK 立ち上がり → Output Data 保持	t_{OHS}	$t_{SCY}/2 - 30$	-	20	-	
有効 Data 入力 ← SCLK 立ち上がり	t_{SRD}	45	-	45	-	
SCLK 立ち上がり → Input Data 保持	t_{HSR}	0	-	0	-	




図23-1 シリアルチャネルタイミング(SIO)

23.5.3 シリアルバスインターフェース (I2C/SIO)

23.5.3.1 I2C モード

表中の x は I²C の動作クロックの周期を表します。I²C の動作クロックは、システムクロック f_{sys} と同じ周期です。この周期は、クロックギアの設定に依存します。

n は SBIxCR<SCK>で指定した SCLK 出力クロックの周波数選択値です。

項目	記号	計算式		標準モード		ファーストモード		単位
		Min.	Max	Min.	Max	Min.	Max	
SCL クロック周波数	t_{SCL}	0	-	0	100	0	400	kHz
スタートコンディション保持	$t_{HD}; STA$	-	-	4.0	-	0.6	-	μs
SCL クロック Low 幅(入力) (注 1)	t_{LOW}	-	-	4.7	-	1.3	-	μs
SCL クロック High 幅(入力) (注 2)	t_{HIGH}	-	-	4.0	-	0.6	-	μs
再スタートコンディション セットアップ時間	$t_{SU}; STA$	(注 5)	-	4.7	-	0.6	-	μs
データ保持時間(入力) (注 3, 4)	$t_{HD}; DAT$	-	-	0.0	-	0.0	-	μs
データセットアップ時間	$t_{SU}; DAT$	-	-	250	-	100	-	ns
ストップコンディションセットアップ時間	$t_{SU}; STO$	-	-	4.0	-	0.6	-	μs
ストップコンディションとスタート コンディション間のパスフリー時間	t_{BUF}	(注 5)	-	4.7	-	1.3	-	μs

注 1) SCL クロック LOW 幅(出力): $(2^{n-1} + 58)/x$

注 2) SCL クロック HIGH 幅(出力): $(2^{n-1} + 14)/x$

通信規格上、標準モード/高速モードの最高速は 100 kHz/400 kHz です。内部 SCL クロックの周波数の設定は、使用される f_{sys} と上記注 1,注 2 の計算式にて設定されますのでご注意ください。

- 注 3) データ保持時間(出力)は内部 SCL から $4x$ の時間です。
- 注 4) フィリップス仕様では内部で、SDA 入力時にデータホールド 300ns を確保して SCL 立ち下がり時の不安定状態を回避することになっていますが、本製品では対応していません。また SCL のエッジスロープコントロール機能を持っていません。従って、SCL/SDA の t_r/t_f を含めて BUS 上で上表のデータ保持時間(入力)を守るように設計してください。
- 注 5) ソフトウェアに依存します。
- 注 6) フィリップス仕様では、ファーストモードデバイスへの電源供給が切れた場合、バスラインを妨げることがないように SDA および SCL 信号の I/O ピンと電源との接続が外れるようにする必要がありますが、本デバイスでは対応していません。




図23-2 シリアルバスタイミング(I2C)

23.5.3.2 クロック同期式 8 ビット SIO モード

x は I²C/SIO の動作クロックの周期を表します。I²C の動作クロックは、システムクロック f_{sys} と同じ周期です。この周期は、クロックギアの設定に依存します。

(1) SCK 入力モード(SCK デューティ 50%の場合)

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
SCK クロック High 幅(入力)	t _{SCH}	4x	-	100	-	ns
SCK クロック Low 幅(入力)	t _{SCL}	4x	-	100	-	
SCK 周期	t _{SCY}	t _{SCH} + t _{SCL}	-	200	-	
Output Data ←SCK 立ち上がり	t _{OSS}	t _{SCY} /2 - 3x - 45	-	-20 (注)	-	
SCK 立ち上がり →Output Data 保持	t _{OHS}	t _{SCY} /2 + x	-	125	-	
有効 Data 入力 ←SCK 立ち上がり	t _{SRD}	30 - x	-	5	-	
SCK 立ち上がり →Input Data 保持	t _{HSR}	30	-	30	-	

注) 計算式によりマイナス値となる場合は、シリアルクロックを落としてください。

(2) SCK 出力モード(SCK デューティ 50%の場合)

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
SCK 周期 (プログラマブル)	t _{SCY}	16x	-	400	-	ns
Output Data ←SCK 立ち上がり	t _{OSS}	t _{SCY} /2 - 30	-	170	-	
SCK 立ち上がり →Output Data		t _{SCY} /2 - 30	-	170	-	
有効データ入力 ←SCK 立ち上がり		45	-	45	-	
SCK 立ち上がり →Input Data 保持	t _{OHS}	0	-	0	-	




図23-3 シリアルバスタイミング(SIO)

23.5.4 イベントカウンタ

x は TMRB の動作クロックの周期を表します。TMRB の動作クロックは、システムクロック f_{sys} と同じ周期です。この周期は、クロックギアの設定に依存します。

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
クロック低レベルパルス幅	t_{VCKL}	$2x + 100$	–	150	–	ns
クロック高レベルパルス幅	t_{VCKH}	$2x + 100$	–	150	–	ns

23.5.5 キャプチャ

x は TMRB の動作クロックの周期を表します。TMRB の動作クロックは、システムクロック f_{sys} と同じ周期です。この周期は、クロックギアの設定に依存します。

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
低レベルパルス幅	t_{CPL}	$2x + 100$	–	150	–	ns
高レベルパルス幅	t_{CPH}	$2x + 100$	–	150	–	ns

23.5.6 外部割り込み

表中の x はシステムクロック f_{sys} の周期を表します。

1. STOP 解除割り込み以外

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
INT6,7,C 低レベルパルス幅	t_{INTAL}	$x + 100$	–	125	–	ns
INT6,7,C 高レベルパルス幅	t_{INTAH}	$x + 100$	–	125	–	ns

2. STOP 解除割り込み

項目	記号	計算式		40 MHz		単位
		Min.	Max	Min.	Max	
INT6,7,C 低レベルパルス幅	t_{INTBL}	100	–	100	–	ns
INT6,7,C 高レベルパルス幅	t_{INTBH}	100	–	100	–	ns

23.5.7 デバッグ通信

23.5.7.1 AC 測定条件

- ・ 出力レベル: High = $0.7 \times DVDD5$, Low = $0.3 \times DVDD5$
- ・ 負荷容量: TRACECLK CL = 25pF、TRACEDATA CL = 20pF

23.5.7.2 SWD インタフェース

項目	記号	Min.	Max	単位
CLK 周期	T_{dck}	100	-	ns
CLK 立上がり → 出力データ保持	T_{d1}	4	-	
CLK 立上がり → 出力データ有効	T_{d2}	-	45	
入力データ有効 → CLK 立上がり	T_{ds}	20	-	
CLK 立上がり → 入力データ保持	T_{dh}	15	-	

23.5.7.3 JTAG インタフェース

項目	記号	Min.	Max	単位
CLK 周期	T_{dck}	100	-	ns
CLK 立下がり → 出力データ保持	T_{d3}	4	-	
CLK 立下がり → 出力データ有効	T_{d4}	-	45	
入力データ有効 → CLK 立上がり	T_{ds}	20	-	
CLK 立上がり → 入力データ保持	T_{dh}	15	-	




図23-4 JTAGとSWD通信タイミング

23.5.8 Flash 特性

項目	条件	Min.	Typ.	Max	単位
フラッシュメモリ 書き換え保証回数	Ta = 0 to 70°C VDD5B = AVDD5B = 4.5 to 5.0	-	-	100	回

23.5.9 内蔵発振回路特性

項目	記号	条件	Min.	Typ.	Max	単位
発振周波数	fosc2	Ta = -40 to 105°C	9.4	9.7	10	MHz

注) 工場出荷時の値です。

23.5.10 外部発振子

項目	記号	条件	PLL 通倍	Min.	Typ.	Max	単位
高周波発振	fosc1	Ta = -40 to 105°C	5	7.92	8	8.08	MHz
			4	9.9	10	10.1	

23.6 発振回路




図 23-5 高周波発振回路例

注1) 発振の安定には、発振子の位置、負荷容量を適切にする必要があります。これらは基板パターンにより大きな影響を受けます。安定した発振を得るため、ご使用される基板での評価をされるようお願いいたします。

注2) X1/X2端子に外部からクロックを入力することはできません。

TX03は、下記のメーカーの発振子を用いて評価しています。発振回路設計時に発振子の選択に活用願います。

23.7.1 セラミック発振子


本製品は(株)村田製作所製セラミック発振子を用いて評価しています。

(株)村田製作所の製品詳細につきましては、同社ホームページを参照してください。

第 24 章 パッケージ寸法図

パッケージ型名: SSOP30-P-300-0.65

Unit : mm



製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。
本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器（ヘルスケア除く）、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、発電関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社Webサイトのお問い合わせフォームからお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品のRoHS適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。