

LDX dst, src

< Load eXtract 抜き取り転送 >

動作 : dst ← src

説明 : srcの内容が、dstへ転送されます。この命令コードは、1バイトおきに有効コードが割り当てられており、16ビットデータバスモードで、8ビットデータバスメモリ上のコードをフェッチして、転送動作を行うための命令です。

詳細 :

サイズ	ニモニック	コード
バイト	ワード	ロング

○ × × LDX (#8), #

1	1	1	1	0	1	1	1
0	0	0	0	0	0	0	0
#8							
0	0	0	0	0	0	0	0
#							
0	0	0	0	0	0	0	0

補足 : 第2,第4,第6命令コードの値が00Hでなくとも、正しく命令は動作します。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。


C = 変化なし。

実行例：TMP95C061Bを例に、8ビット幅のデータバスを持つEPROMでプログラムを実行させる場合を示します。

AM8/16=0のとき、TMP95C061Bはリセット後、リセットベクタFFFF00H番地から16ビット幅データバスのモードでスタートアドレスをフェッチし始めます。このため、8ビット幅のデータバスを持つ外付けメモリでプログラムをスタートする場合、上位側のデータバスD8~15端子をプルアップ/ダウンにより固定する必要があります。例えばプログラムのスタートアドレスを10000H番地に設定する場合、メモリアドレスのFFFF00H番地に10000Hを置き、データバスD8~15をプルダウンして固定します。そして、スタートアドレス番地の10000H番地に下記の命令を置きます。

LDX (6AH),17H

上記の命令を実行すると、内蔵のプログラマブルチップセレクト/ウェイトコントローラの6AH番地のコントロールレジスタに17Hのデータが書き込まれ、その結果、メモリアドレスの000080H~FFFFFFH番地領域は、“8ビット幅のデータバスで0WAITモード”になります。



LINK dst, num

< Link スタックフレームの生成 >

動作 : $(-XSP) \leftarrow dst, dst \leftarrow XSP, XSP \leftarrow XSP + num$

説明 : **dst**の内容がスタック領域へ退避されます。次に、スタックポインタ**XSP**の内容が**dst**へ転送されます。最後にスタックポインタ**XSP**の内容と**num**の内容(符号付き)が加算され、スタックポインタ**XSP**へ転送されます。この命令はスタック領域にローカルな変数エリアを**-num**バイト分だけ確保するときに使用します。

詳細 :

サイズ	ニモニック	コード																												
バイト	ワード	ロング																												
×	×	○																												
LINK r, d16																														
<table border="1" style="width: 100%; text-align: center;"> <tr> <td>1</td><td>1</td><td>1</td><td>0</td><td>1</td> <td>r</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>0</td><td>1</td> <td>1</td><td>0</td><td>0</td> </tr> <tr> <td colspan="7">d<7:0></td> </tr> <tr> <td colspan="7">d<15:8></td> </tr> </table>			1	1	1	0	1	r	0	0	0	0	1	1	0	0	d<7:0>							d<15:8>						
1	1	1	0	1	r																									
0	0	0	0	1	1	0	0																							
d<7:0>																														
d<15:8>																														

フラグ :


S	Z	H	V	N	C
-	-	-	-	-	-

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。

実行例 : スタックポインタ**XSP**が**280H**で、**XIZ**レジスタが**290H**のとき、

LINK XIZ, -40H

を実行すると、メモリの**27CH**番地にデータ**00000290H**(ロングデータ)が書き込まれ、**XIZ**レジスタは**27CH**に、スタックポインタ**XSP**は**23CH**になります。



MDEC1 num, dst

< Modulo Decrement 1 モジュロ減少1 >

動作 : if (dst mod num) = 0 then dst ← dst + (num - 1) else dst ← dst - 1.

説明 : dstのモジュロnumが0の場合、dstにnum-1が加算されます。それ以外の場合、dstから1が減算されます。この命令は、循環構造のメモリテーブルポインタを操作するとき、使用します。

詳細 :

サイズ	ニモニック	コード																												
バイト	ワード	ロング																												
×	○	×																												
MDEC1	#, r																													
<table border="1" style="width: 100%; text-align: center;"> <tr> <td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td colspan="2">r</td> </tr> <tr> <td>0</td><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0 0</td> </tr> <tr> <td colspan="7"># <7:0> - 1</td> </tr> <tr> <td colspan="7"># <15:8></td> </tr> </table>			1	1	0	1	1	r		0	0	1	1	1	1	0 0	# <7:0> - 1							# <15:8>						
1	1	0	1	1	r																									
0	0	1	1	1	1	0 0																								
# <7:0> - 1																														
# <15:8>																														

補足 : オペランドの#は、2のn乗 (nは1~15) の値に限られます。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。

実行例 : IXレジスタを1230H~1237Hの範囲内で循環デクリメントする例です。


IXレジスタが1231Hのとき、

MDEC1 8, IX

を実行すると、IXレジスタは1230Hになり、再び

MDEC1 8, IX

を実行すると、IXレジスタのモジュロ8 (8で割った余り) が0なので、IXレジスタに8-1が加算され、IXレジスタは1237Hになります。



MDEC2 num, dst

< Modulo Decrement 2 モジュロ減少2 >

動作 : if (dst mod num) = 0 then dst ← dst + (num - 2) else dst ← dst - 2.

説明 : dstのモジュロnumが0の場合、dstにnum-2が加算されます。それ以外の場合、dstから2が減算されます。この命令は、循環構造のメモリテーブルポインタを操作するとき、使用します。

詳細 :

サイズ	ニモニック	コード
バイト	ワード	ロング

× ○ × MDEC2 #, r

1	1	0	1	1	r		
0	0	1	1	1	1	0	1
# <7:0> -2							
# <15:8>							

補足 : オペランドの#は、2のn乗 (nは2~15) の値に限られます。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。


実行例 : IXレジスタを1238H~123FHの範囲内で循環デクリメントする例です。
IXレジスタが123AHのとき、

MDEC2 8, IX

を実行すると、IXレジスタは1238Hになり、再び

MDEC2 8, IX

を実行すると、IXレジスタのモジュロ8(8で割った余り)が0なので、IXレジスタに8-2が加算され、IXレジスタは123EHになります。



MDEC4 num, dst

< Modulo Decrement 4 モジュロ減少4 >

動作 : if (dst mod num)=0 then dst←dst+(num-4) else dst←dst-4.

説明 : dstのモジュロnumが0の場合、dstにnum-4が加算されます。それ以外の場合、dstから4が減算されます。この命令は、循環構造のメモリテーブルポインタを操作するとき、使用します。

詳細 :

サイズ	ニモニック	コード
バイト		
ワード		
ロング		

× ○ × MDEC4 #,r

1	1	0	1	1		r	
0	0	1	1	1	1	1	0
#<7:0>-4							
#<15:8>							

補足 : オペランドの#は、2のn乗 (nは3~15) の値に限られます。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : IXレジスタを1280H~12FFHの範囲内で循環デクリメントする例です。


IXレジスタが1284Hのとき、

MDEC4 80H, IX

を実行すると、IXレジスタは1280Hになり、再び

MDEC4 80H, IX

を実行すると、IXレジスタのモジュロ80H (80Hで割った余り) が0なので、IXレジスタに80H-4が加算され、IXレジスタは12FCHになります。



MINC2 num, dst

< Modulo Increment 2 モジュロ増加2 >

動作 : if (dst mod num) = (num-2) then dst ← dst - (num-2) else dst ← dst + 2.

説明 : dstのモジュロnumがnum-2の場合、dstからnum-2が減算されます。それ以外の場合、dstに2が加算されます。この命令は、循環構造のメモリテーブルポインタを操作するとき、使用します。

詳細 :

サイズ	ニモニック	コード																													
バイト	ワード	ロング																													
×	○	×																													
MINC2 #,r		<table border="1"> <tr> <td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td colspan="2">r</td> </tr> <tr> <td>0</td><td>0</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td> </tr> <tr> <td colspan="7"># <7:0> -2</td> </tr> <tr> <td colspan="7"># <15:8></td> </tr> </table>	1	1	0	1	1	r		0	0	1	1	1	0	0	1	# <7:0> -2							# <15:8>						
1	1	0	1	1	r																										
0	0	1	1	1	0	0	1																								
# <7:0> -2																															
# <15:8>																															

補足 : オペランドの#は、2のn乗 (nは2~15) の値に限られます。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : IXレジスタを1230H~1237Hの範囲内で循環インクリメントする例です。


IXレジスタが1234Hのとき、

MINC2 8, IX

を実行すると、IXレジスタは1236Hになり、再び

MINC2 8, IX

を実行すると、IXレジスタのモジュロ8 (8で割った余り) が8-2なので、IXレジスタから8-2が減算され、IXレジスタは1230Hになります。



MINC4 num, dst

< Modulo Increment 4 モジユロ増加4 >

動作 : if (dst mod num) = (num-4) then dst ← dst - (num-4) else dst ← dst + 4.

説明 : dstのモジユロnumがnum-4の場合、dstからnum-4が減算されます。それ以外の場合、dstに4が加算されます。この命令は、循環構造のメモリテーブルポインタを操作するとき、使用します。

詳細 :

サイズ	ニモニック	コード																													
バイト	ワード	ロング																													
×	○	×																													
	MINC4	#,r																													
<table border="1" style="width: 100%; text-align: center;"> <tr> <td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td colspan="2">r</td> </tr> <tr> <td>0</td><td>0</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td> </tr> <tr> <td colspan="7"># <7:0> -4</td> </tr> <tr> <td colspan="7"># <15:8></td> </tr> </table>			1	1	0	1	1	r		0	0	1	1	1	0	1	0	# <7:0> -4							# <15:8>						
1	1	0	1	1	r																										
0	0	1	1	1	0	1	0																								
# <7:0> -4																															
# <15:8>																															

補足 : オペランドの#は、2のn乗 (nは3~15) の値に限られます。

フラグ :

S	Z	H	V	N	C
-	-	-	-	-	-

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : IXレジスタを1240H~127FHの範囲内で循環インクリメントする例です。


IXレジスタが1278Hのとき、

MINC4 40H, IX

を実行すると、IXレジスタは127CHになり、再び

MINC4 40H, IX

を実行すると、IXレジスタのモジユロ40H (40Hで割った余り) が40H-4なので、IXレジスタから40H-4が減算され、IXレジスタは1240Hになります。



MIRR dst

< Mirror ミラー交換 >

動作 : dst<MSB:LSB>←dst<LSB:MSB>

説明 : dstの内容が、ビットパターンのイメージでミラー交換されます。

詳細 :


サイズ	ニモニック	コード														
バイト	ワード	ロング														
×	○	×														
MIRR	r															
		<table border="1"> <tr> <td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td>r</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td> </tr> </table>	1	1	0	1	1	r	0	0	0	1	0	1	1	0
1	1	0	1	1	r											
0	0	0	1	0	1	1	0									

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。

実行例 : HLレジスタが0001 0010 0011 0100B (2進数) のとき、
MIRR HL
 を実行すると、HLレジスタは0010 1100 0100 1000B (2進数) になります。



MUL dst, src

< Multiply 符号なし乗算 >

動作 : $dst \leftarrow dst \langle \text{下位半分} \rangle \times src$ (符号なし)

説明 : dst の下位半分の内容と src の内容が符号なし乗算され、 dst へ転送されます。

詳細 :

サイズ			ニモニック		コード																																
バイト	ワード	ロング																																			
○	○	×	MUL	RR, r	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td></td><td>R</td><td></td></tr> </table>	1	1	0	z	1		r		0	1	0	0	0		R																	
1	1	0	z	1		r																															
0	1	0	0	0		R																															
○	○	×	MUL	rr, #	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td colspan="8"># <7:0></td></tr> <tr><td colspan="8"># <15:8></td></tr> </table>	1	1	0	z	1		r		0	0	0	0	1	0	0	0	# <7:0>								# <15:8>							
1	1	0	z	1		r																															
0	0	0	0	1	0	0	0																														
# <7:0>																																					
# <15:8>																																					
○	○	×	MUL	RR, (mem)	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td></td><td>R</td><td></td></tr> </table>	1	m	0	z	m	m	m	m	0	1	0	0	0		R																	
1	m	0	z	m	m	m	m																														
0	1	0	0	0		R																															

補足 : 演算サイズがバイトのときは、“ dst (ワード) $\leftarrow dst$ (バイト) $\times src$ (バイト)”、演算サイズがワードのときは、“ dst (ロング) $\leftarrow dst$ (ワード) $\times src$ (ワード)”になります。オペランドの dst の記述は、演算結果のサイズに合わせてください。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : IXレジスタが1234Hで、IYレジスタが89ABHのとき、

MUL XIX, IY

を実行すると、IXレジスタの内容とIYレジスタの内容が符号なし乗算され、XIXレジスタは09C9FCBCHになります。

注意：“MUL RR, r”と“MUL RR, (mem)”命令のRRは、下記に示す表のようになります。

演算サイズがバイト
(16ビット←8ビット×8ビット)

RR	コード R
WA	001
BC	011
DE	101
HL	111
IX	} 指定不可!
IY	
IZ	
SP	

演算サイズがワード
(32ビット←16ビット×16ビット)

RR	コード R
XWA	000
XBC	001
XDE	010
XHL	011
XIX	100
XIY	101
XIZ	110
XSP	111

“MUL rr, #”命令のrrは、下記に示す表のようになります。

演算サイズがバイト
(16ビット←8ビット×8ビット)

rr	コード r
WA	001
BC	011
DE	101
HL	111
IX	C7H : F0H
IY	C7H : F4H
IZ	C7H : F8H
SP	<u>C7H</u> : <u>FCH</u>

1バイト目 2バイト目

(注) その他のワードレジスタもIX~SPと同様の拡張コード方式で、すべて指定可能。

演算サイズがワード
(32ビット←16ビット×16ビット)

rr	コード r
XWA	000
XBC	001
XDE	010
XHL	011
XIX	100
XIY	101
XIZ	110
XSP	111

(注) その他のロングワードレジスタも拡張コード方式ですべて指定可能。

MULA dst

< Multiply and Add 符号付き積和演算 >

動作 : $dst \leftarrow dst + (XDE) \times (XHL), XHL \leftarrow XHL - 2$

説明 : XDEレジスタで示されたメモリデータ(16ビット)とXHLレジスタで示されたメモリデータ(16ビット)の内容が符号付き乗算され、その結果(32ビット)とdstの内容(32ビット)が加算され、dst(32ビット)へ転送されます。その後、XHLレジスタの内容が-2されます。

詳細 :

サイズ	ニモニック	コード															
バイト	ワード	ロング															
×	○	×															
MULA rr																	
<table border="1" style="display: inline-table;"> <tr> <td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td colspan="2">r</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td> </tr> </table>			1	1	0	1	1	r		0	0	0	1	1	0	0	1
1	1	0	1	1	r												
0	0	0	1	1	0	0	1										

補足 : オペランドのdstの記述は、演算結果のサイズ(ロング)に合わせてください。

フラグ : S Z H V N C

*	*	-	*	-	-
---	---	---	---	---	---

S = 演算結果の最上位ビットの値がセットされます。

Z = 演算結果がゼロのときは“1”、それ以外の場合は“0”がセットされます。

H = 変化なし。

V = 演算結果、オーバーフローが発生したときは“1”、それ以外の場合は“0”がセットされます。


N = 変化なし。

C = 変化なし。

実行例 : XIXレジスタが50000000Hで、XDEレジスタが100H, XHLが200H, 100H番地のメモリの内容(ワード)が1234H, 200H番地のメモリの内容(ワード)が89ABHのとき、

MULA XIX

を実行すると、XIXレジスタは4795FCBCH、XHLレジスタは1FEHになります。



MULS dst, src

< Multiply Signed 符号付き乗算 >

動作 : $dst \leftarrow dst \langle \text{下位半分} \rangle \times src$ (符号付き)

説明 : dst の下位半分の内容と src の内容が符号付き乗算され、 dst へ転送されます。

詳細 :

サイズ			ニモニック		コード																																
バイト	ワード	ロング																																			
○	○	×	MULS	RR, r	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td></td><td>R</td><td></td></tr> </table>	1	1	0	z	1		r		0	1	0	0	1		R																	
1	1	0	z	1		r																															
0	1	0	0	1		R																															
○	○	×	MULS	rr, #	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td></tr> <tr><td colspan="8"># <7:0></td></tr> <tr><td colspan="8"># <15:8></td></tr> </table>	1	1	0	z	1		r		0	0	0	0	1	0	0	1	# <7:0>								# <15:8>							
1	1	0	z	1		r																															
0	0	0	0	1	0	0	1																														
# <7:0>																																					
# <15:8>																																					
○	○	×	MULS	RR, (mem)	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td></td><td>R</td><td></td></tr> </table>	1	m	0	z	m	m	m	m	0	1	0	0	1		R																	
1	m	0	z	m	m	m	m																														
0	1	0	0	1		R																															

補足 : 演算サイズがバイトのときは、“ $dst(\text{ワード}) \leftarrow dst(\text{バイト}) \times src(\text{バイト})$ ”、演算サイズがワードのときは、“ $dst(\text{ロング}) \leftarrow dst(\text{ワード}) \times src(\text{ワード})$ ”になります。オペランドの dst の記述は、演算結果のサイズに合わせてください。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : IXレジスタが1234Hで、IYレジスタが89ABHのとき、

MULS XIX, IY

を実行すると、IXレジスタの内容とIYレジスタの内容が符号付き乗算され、XIXレジスタはF795FCBCHになります。

注意：“MULS RR, r”と“MULS RR, (mem)”命令のRRは、下記に示す表のようになります。

演算サイズがバイト
(16ビット←8ビット×8ビット)

RR	コード R
WA	001
BC	011
DE	101
HL	111
IX	} 指定不可!
IY	
IZ	
SP	

演算サイズがワード
(32ビット←16ビット×16ビット)

RR	コード R
XWA	000
XBC	001
XDE	010
XHL	011
XIX	100
XIY	101
XIZ	110
XSP	111

“MULS rr, #”命令のrrは、下記に示す表のようになります。

演算サイズがバイト
(16ビット←8ビット×8ビット)

rr	コード r
WA	001
BC	011
DE	101
HL	111
IX	C7H : F0H
IY	C7H : F4H
IZ	C7H : F8H
SP	<u>C7H</u> : <u>FCH</u>

1バイト目 2バイト目

(注) その他のワードレジスタもIX~SPと同様の拡張コード方式で、すべて指定可能。

演算サイズがワード
(32ビット←16ビット×16ビット)

rr	コード r
XWA	000
XBC	001
XDE	010
XHL	011
XIX	100
XIY	101
XIZ	110
XSP	111

(注) その他のロングワードレジスタも拡張コード方式ですべて指定可能。

NEG dst

< Negate 2の補数 >

動作 : $dst \leftarrow 0 - dst$

説明 : ゼロからdstの内容が減算され、dstへ転送されます。

詳細 :

サイズ ニモニック コード
 バイト ワード ロング

○ ○ × NEG r

1	1	0	z	1		r	
0	0	0	0	0	1	1	1

フラグ : S Z H V N C

*	*	*	*	1	*
---	---	---	---	---	---

S = 演算結果の最上位ビットの値がセットされます。

Z = 演算結果がゼロのときは“1”、それ以外の場合は“0”がセットされます。

H = 演算結果、ビット3からビット4へボローが発生したときは“1”、それ以外の場合は“0”がセットされます。

V = 演算結果、オーバフローが発生したときは“1”、それ以外の場合は“0”がセットされます。


N = “1”にセットされます。

C = 演算結果、最上位ビットからボローが発生したときは“1”、それ以外の場合は“0”がセットされます。

実行例 : IXレジスタ0002Hのとき、

NEG IX

を実行すると、IXレジスタはFFFEHになります。



NOP

<No Operation 何もしない>

動作： 何もしない

説明： 何もせず、次の命令の実行に移ります。この命令は、オブジェクトコードが00Hです。

詳細：

ニモニック

コード

NOP

0	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---

フラグ： S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

OR dst, src

< Or 論理和 >

動作 : dst←dst OR src

説明 : dstの内容とsrcの内容が論理和演算され、dstへ転送されます。

(真理値表)

A	B	A OR B
0	0	0
0	1	1
1	0	1
1	1	1

詳細 :

サイズ			ニモニック		コード	
バイト	ワード	ロング				
○	○	○	OR	R, r	1 1 z z 1	r R
○	○	○	OR	r, #	1 1 z z 1	r # <7:0> <15:8> <23:16> <31:24>
○	○	○	OR	R, (mem)	1 m z z m m m m	R
○	○	○	OR	(mem), R	1 m z z m m m m	R
○	○	×	OR<W>	(mem), #	1 m 0 z m m m m	<7:0> <15:8>

フラグ : S Z H V N C

*	*	0	*	0	0
---	---	---	---	---	---

S = 演算結果の最上位ビットの値がセットされます。

Z = 演算結果がゼロのときは“1”、それ以外の場合は“0”がセットされます。

H = “0”にセットされます。

V = 演算結果のパリティ (“1”の数)が偶数のときは“1”、奇数のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は、不定値がセットされます。

N = “0”にクリアされます。

C = “0”にクリアされます。

実行例 : HLレジスタが7350H, IXレジスタが3456Hのとき、

OR HL, IX

を実行すると、HLレジスタは7756Hになります。

```

      0111  0011  0101  0000  ← HLレジスタ(実行前)
OR ) 0011  0100  0101  0110 ← IXレジスタ (実行前)
      0111  0111  0101  0110  ← HLレジスタ(実行後)

```

ORCF num, src

< Or Carry Flag キャリーフラグとの1ビット論理和 >

動作 : $CY \leftarrow CY \text{ OR } \text{src} \langle \text{num} \rangle$

説明 : キャリーフラグCYの内容とsrcのビットnumの内容が論理和演算され、キャリーフラグCYへ転送されます。

詳細 :

サイズ			ニモニック		コード	
バイト	ワード	ロング				
○	○	×	ORCF	#4, r	1 1 0 z 1 r	0 0 1 0 0 0 0 1
						0 0 0 0 # 4
○	○	×	ORCF	A, r	1 1 0 z 1 r	0 0 1 0 1 0 0 1
○	×	×	ORCF	#3, (mem)	1 m 1 1 m m m m	1 0 0 0 1 # 3
○	×	×	ORCF	A, (mem)	1 m 1 1 m m m m	0 0 1 0 1 0 0 1


補足 : ビットnumがAレジスタで指定された場合、Aレジスタの下位4ビットの値がビットnumとして使われます。オペランドがバイトのとき、ビットnumの下位の値が8~15の場合、演算結果は不定になります。

フラグ : S Z H V N C

-	-	-	-	-	*
---	---	---	---	---	---

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = キャリーフラグCYの内容とsrcのビットnumの内容の論理和演算された値がセットされます。

実行例 : 100番地のメモリの内容が01000000B (2進数)で、キャリーフラグCYが0のとき、ORCF 6, (100H)を実行すると、キャリーフラグは1になります。



PAA dst

< Pointer Adjust Accumulator ポインタ偶数補正 >

動作 : if dst <LSB> = 1 then dst ← dst + 1

説明 : dstのLSB(最下位ビット)が1の場合、dstに1が加算されます。dstのLSBが0の場合、何もしません。

この命令は、dstの内容を偶数にするためのものです。TLCS-900では、メモリ中の16ビットデータ、または、32ビットデータをアクセスするとき、そのデータが偶数番地から配置されている方が、奇数番地からの場合に比べて、バスサイクル数が1回少なくなります。

詳細 :

サイズ		ニモニック		コード								
バイト	ワード	ロング										
×	○	○	PAA	r	1	1	z	z	1	r		
					0	0	0	1	0	1	0	0

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : XIZレジスタが00234567Hのとき、

PAA XIZ

を実行すると、XIZレジスタは+1されて00234568Hになります。

POP dst

< Pop スタック領域からの転送 >

動作 : $dst \leftarrow (XSP+)$ $\left[\begin{array}{l} \text{バイト時: } dst \leftarrow (XSP), XSP \leftarrow XSP+1 \\ \text{ワード時: } dst \leftarrow (XSP), XSP \leftarrow XSP+2 \\ \text{ロング時: } dst \leftarrow (XSP), XSP \leftarrow XSP+4 \end{array} \right]$

説明 : まず、スタックポインタ **XSP** で示されたメモリ番地の内容が、**dst** へ転送されます。次に、スタックポインタ **XSP** がオペランドサイズのバイト長だけ加算されます。

詳細 :

サイズ			ニモニック		コード
バイト	ワード	ロング			
○	×	×	POP	F	0 0 0 1 1 0 0 1
○	×	×	POP	A	0 0 0 1 0 1 0 1
×	○	○	POP	R	0 1 0 s 1 R
○	○	○	POP	r	1 1 z z 1 r
					0 0 0 0 0 1 0 1
○	○	×	POP<W>	(mem)	1 m 1 1 m m m m
					0 0 0 0 0 1 z 0

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。


C = 変化なし。

(注) “POP F” を実行すると、フラグはすべて変化します。

実行例： スタックポインタXSPが0100Hで、100H番地の内容が56H、101H番地の内容が78Hのとき、

POP IX

を実行すると、IXレジスタは7856Hになります。また、スタックポインタXSPは、0102Hになります。



POP SR

< Pop SR ステータスレジスタのスタック領域からの転送 >

動作 : SR←(XSP+)

説明 : スタックポインタXSPで示されたメモリ番地の内容が、ステータスレジスタへ転送されます。その後、スタックポインタXSPの内容が+2されます。

詳細 :

サイズ		ニモニック		コード
バイト	ワード	ロング		
×	○	×	POP SR	0 0 0 0 0 0 1 1

フラグ : S Z H V N C

*	*	*	*	*	*
---	---	---	---	---	---

S =
 Z =
 H =
 V =
 N =
 C =

} スタックポインタXSPで示されたメモリ番地の内容がセットされます。

注意 : 本命令の実行は「DI」状態で行ってください。この命令が実際に実行されるタイミングは、この命令がフェッチされるタイミングより、数ステート遅れます。これは、本CPUが命令キュー(4バイト)とパイプライン処理方式を採用しているためです。

また、本命令はステータスレジスタの全ビットを書き替える動作を行いますので、値を書き替えてはいけないビット(MAXビットは“1”しかライトしてはけません)は、書き替わることがないようにしてください。

PUSH SR

<Push SR ステータスレジスタのスタック領域への転送>

動作 : $(-XSP) \leftarrow SR$

説明 : スタックポインタ **XSP** の内容が -2 されます。その後、ステータスレジスタ **SR** の内容が、スタックポインタ **XSP** で示されたメモリ番地へ転送されます。

詳細 :

サイズ	ニモニック	コード
バイト	ワード	ロング
×	○	×
PUSH		SR
		0 0 0 0 0 0 1 0

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

PUSH src

< Push スタック領域への転送 >

動作 : $(-XSP) \leftarrow src$ $\left[\begin{array}{l} \text{バイト時: } XSP \leftarrow XSP - 1, (XSP) \leftarrow src \\ \text{ワード時: } XSP \leftarrow XSP - 2, (XSP) \leftarrow src \\ \text{ロング時: } XSP \leftarrow XSP - 4, (XSP) \leftarrow src \end{array} \right]$

説明 : まず、スタックポインタ **XSP** がオペランドサイズのバイト長だけ減算されます。次に、スタックポインタ **XSP** が示すメモリ番地へ、**src** の内容が転送されます。

詳細 :

サイズ			ニモニック		コード
バイト	ワード	ロング			
○	×	×	PUSH	F	0 0 0 1 1 0 0 0
○	×	×	PUSH	A	0 0 0 1 0 1 0 0
×	○	○	PUSH	R	0 0 1 s 1 R
○	○	○	PUSH	r	1 1 z z 1 r 0 0 0 0 0 1 0 0
○	○	×	PUSH<W>	#	0 0 0 0 1 0 z 1 #<7:0> #<15:8>
○	○	×	PUSH<W>	(mem)	1 m 0 z m m m m 0 0 0 0 0 1 0 0

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。


H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : スタックポインタ XSPが0100Hで、HLレジスタが1234Hのとき、
PUSH HL
を実行すると、00FEH番地は34Hに、00FFH番地は12Hになります。また、スタックポインタ XSPは、00FEHになります。



RCF

< Reset Carry Flag キャリーフラグのリセット >

動作 : $CY \leftarrow 0$

説明 : キャリーフラグCYが0にリセットされます。

詳細 :

ニモニック

コード

RCF

0	0	0	1	0	0	0	0
---	---	---	---	---	---	---	---

フラグ : S Z H V N C

-	-	0	-	0	0
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = “0”にリセットされます。

V = “0”にリセットされます。

N = 変化なし。

C = “0”にリセットされます。

RES num, dst

< Reset 1ビットのリセット >

動作 : dst <num> ← 0

説明 : dstのビットnumが“0”にリセットされます。

詳細 :

サイズ			ニモニック		コード																								
バイト	ワード	ロング																											
○	○	×	RES	#4,r	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td><td>#</td><td>4</td><td></td></tr> </table>	1	1	0	z	1		r		0	0	1	1	0	0	0	0	0	0	0	0		#	4	
1	1	0	z	1		r																							
0	0	1	1	0	0	0	0																						
0	0	0	0		#	4																							
○	×	×	RES	#3,(mem)	<table border="1"> <tr><td>1</td><td>m</td><td>1</td><td>1</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td></td><td>#3</td><td></td></tr> </table>	1	m	1	1	m	m	m	m	1	0	1	1	0		#3									
1	m	1	1	m	m	m	m																						
1	0	1	1	0		#3																							

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。

実行例 : 100番地のメモリの内容が00100111B (2進数)のとき、
RES 5,(100H)
 を実行すると、100番地のメモリの内容は00000111B (2進数)になります。



RET condition

< Return リターン >

動作 : if ccが真 then 32ビットPC ← (XSP), XSP ← XSP+4.

説明 : オペランドのconditionが真の場合、スタック領域からプログラムカウンタPCへリターンアドレスがPOPされます。

詳細 :

ニモニック

コード

RET

0	0	0	0	1	1	1	0
---	---	---	---	---	---	---	---

RET cc

1	0	1	1	0	0	0	0
1	1	1	1		c	c	

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : スタックポインタXSPが0FCHで、0FCH番地のメモリの内容が9000H(ロングデータ)のとき、

RET

を実行すると、スタックポインタXSPは100Hになり、9000H番地にジャンプ(リターン)します。

RETD num

< Return and Deallocate リターン&パラメータ領域の削除 >

動作 : 32ビットPC ← (XSP), XSP ← XSP+4, XSP ← XSP+num

説明 : まず、スタック領域からプログラムカウンタPCへリターンアドレスがPOPされます。次に、スタックポインタXSPにnum(符号付)の値が加算されます。

詳細 :

ニモニック

コード

RETD d16

0	0	0	0	1	1	1	1
d<7:0>							
d<15:8>							

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---


- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。

実行例 : スタックポインタXSPが0FCHで、0FCH番地のメモリの内容が9000H(ロングデータ)のとき、

RETD 8

を実行すると、スタックポインタXSPは0FCH+4+8 → 108Hになり、9000H番地にジャンプ(リターン)します。

下記に、RETD命令の活用例を示します。この例では、サブルーチンを呼ぶ前に8バイトのパラメータをスタックにPUSHし、サブルーチン処理終了後、RETD命令で、その使用済のパラメータ領域を削除しています。



RETI

< Return from Interrupt 割り込み処理からのリターン >

動作 : $SR \leftarrow (XSP)$, 32ビット $PC \leftarrow (XSP+2)$,
 $XSP \leftarrow XSP+6$

上記動作後、割り込みネステイングカウンタINTNESTを-1します。

説明 : スタック領域から「ステータスレジスタSRとプログラムカウンタPC」へデータがPOPされます。

上記動作後、割り込みネステイングカウンタINTNESTを-1します。

詳細 :

ニモニック

コード

RETI

0	0	0	0	0	1	1	1
---	---	---	---	---	---	---	---

フラグ : S Z H V N C

*	*	*	*	*	*
---	---	---	---	---	---

S = スタック領域からPOPした値になります。

Z = スタック領域からPOPした値になります。

H = スタック領域からPOPした値になります。

V = スタック領域からPOPした値になります。

N = スタック領域からPOPした値になります。

C = スタック領域からPOPした値になります。

RL num, dst

< Rotate Left キャリーフラグを含む左ローテート >

動作： {CY & dst←CY & dstの左ローテート値} Repeat num回

説明： キャリーフラグCYとdstの連結した内容が左へローテートされます。これがnum回繰り返されます。

説明図：



詳細：

サイズ			ニモニック		コード																								
バイト	ワード	ロング																											
○	○	○	RL	#4, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td><td>#</td><td>4</td><td></td></tr> </table>	1	1	z	z	1		r		1	1	1	0	1	0	1	0	0	0	0	0		#	4	
1	1	z	z	1		r																							
1	1	1	0	1	0	1	0																						
0	0	0	0		#	4																							
○	○	○	RL	A, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td></tr> </table>	1	1	z	z	1		r		1	1	1	1	1	0	1	0								
1	1	z	z	1		r																							
1	1	1	1	1	0	1	0																						
○	○	×	RL <W>	(mem)	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td></tr> </table>	1	m	0	z	m	m	m	m	0	1	1	1	1	0	1	0								
1	m	0	z	m	m	m	m																						
0	1	1	1	1	0	1	0																						

補足： ローテート回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がローテート回数として使われます。0を指定すると、16回ローテートされます。
dstがメモリの場合、ローテート回数は1回に制限されます。

フラグ： S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = ローテート後のdstの最上位ビットの値がセットされます。

Z = ローテート後のdstの内容がゼロのときは“1”、それ以外の場合は“0”がセットされます。

H = “0”にリセットされます。

V = ローテート後、dstのパリティ(“1”の数)が偶数のときは“1”、それ以外の場合は“0”がセットされます。ただし、オペランド長が32ビットの場合は不定値がセットされます。

N = “0”にリセットされます。

C = ローテート後の値がセットされます。

実行例 : HLレジスタが6230Hで、キャリーフラグCYが“1”のとき、
 RL 4,HL
を実行すると、HLレジスタは230BH、キャリーフラグCYは“0”になります。


RLC num, dst

< Rotate Left without Carry キャリーフラグを含まない左ローテート >

動作： {CY←dst <MSB>、dst←dstの左ローテート値} Repeat num回

説明： dstのMSBの内容がキャリーフラグCYへ転送され、dstの内容が左へローテートされます。これがnum回繰り返されます。

説明図：



詳細：

サイズ			ニモニック		コード																								
バイト	ワード	ロング																											
○	○	○	RLC	#4, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td><td>#</td><td>4</td><td></td></tr> </table>	1	1	z	z	1		r		1	1	1	0	1	0	0	0	0	0	0	0		#	4	
1	1	z	z	1		r																							
1	1	1	0	1	0	0	0																						
0	0	0	0		#	4																							
○	○	○	RLC	A, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td></tr> </table>	1	1	z	z	1		r		1	1	1	1	1	0	0	0								
1	1	z	z	1		r																							
1	1	1	1	1	0	0	0																						
○	○	×	RLC <W>	(mem)	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td></tr> </table>	1	m	0	z	m	m	m	m	0	1	1	1	1	0	0	0								
1	m	0	z	m	m	m	m																						
0	1	1	1	1	0	0	0																						

補足： ローテート回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がローテート回数として使われます。0を指定すると、16回ローテートされます。

dstがメモリの場合、ローテート回数は1回に制限されます。

フラグ： S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = ローテート後のdstの最上位ビットの値がセットされます。

Z = ローテート後のdstの内容がゼロのときは“1”、それ以外のときは“0”がセットされます。

H = “0”にリセットされます。

V = ローテート後、dstのパリティ(“1”の数)が偶数のときは“1”、それ以外のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は不定値がセットされます。

N = “0”にリセットされます。

C = 最終のローテート前のdstの最上位ビットの値がセットされます。

実行例 : HLレジスタが1230Hのとき、
 RLC 4,HL
を実行すると、HLレジスタは2301H、キャリーフラグCYは“1”になります。


RLD dst1, dst2

< Rotate Left Digit 4ビットの左回転 >

動作 : $\text{dst1} \langle 3:0 \rangle \leftarrow \text{dst2} \langle 7:4 \rangle, \text{dst2} \langle 7:4 \rangle \leftarrow \text{dst2} \langle 3:0 \rangle, \text{dst2} \langle 3:0 \rangle \leftarrow \text{dst1} \langle 3:0 \rangle$

説明 : dst1の下位4ビットと、dst2の内容が、4ビット単位で左へローテートされます。

説明図 :



詳細 :

サイズ ニモニック コード
 バイト ワード ロング

○ × × RLD [A,](mem)

1	m	0	0	m	m	m	m
0	0	0	0	0	1	1	0

フラグ : S Z H V N C

*	*	0	*	0	-
---	---	---	---	---	---

S = ローテート後のAレジスタの最上位ビットの値がセットされます。

Z = ローテート後のAレジスタの内容がゼロのときは“1”、それ以外の場合は“0”がセットされます。

H = “0”にリセットされます。

V = ローテート後、Aレジスタのパリティ(“1”の数)が偶数のときは“1”、それ以外の場合は“0”がセットされます。

N = “0”にリセットされます。

C = 変化なし。

実行例 : Aレジスタが12Hで、100H番地のメモリの内容が34Hのとき、

RLD A,(100H)

を実行すると、Aレジスタは13H, 100番地のメモリの内容は42Hになります。

RR num, dst

< Rotate Right キャリーフラグを含む右ローテート >

動作： {CY & dst←CY & dstの右ローテート値} Repeat num回

説明： キャリーフラグCYとdstの連結した内容が右へローテートされます。これがnum回繰り返されます。

説明図：



詳細：

サイズ			ニモニック		コード																								
バイト	ワード	ロング																											
○	○	○	RR	#4, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td><td>#</td><td>4</td><td></td></tr> </table>	1	1	z	z	1		r		1	1	1	0	1	0	1	1	0	0	0	0		#	4	
1	1	z	z	1		r																							
1	1	1	0	1	0	1	1																						
0	0	0	0		#	4																							
○	○	○	RR	A, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td></tr> </table>	1	1	z	z	1		r		1	1	1	1	1	0	1	1								
1	1	z	z	1		r																							
1	1	1	1	1	0	1	1																						
○	○	×	RR <W>	(mem)	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td></tr> </table>	1	m	0	z	m	m	m	m	0	1	1	1	1	0	1	1								
1	m	0	z	m	m	m	m																						
0	1	1	1	1	0	1	1																						

補足： ローテート回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がローテート回数として使われます。0を指定すると、16回ローテートされます。
dstがメモリの場合、ローテート回数は1回に制限されます。

フラグ： S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = ローテート後のdstの最上位ビットの値がセットされます。

Z = ローテート後のdstの内容がゼロのときは“1”、それ以外のときは“0”がセットされます。

H = “0”にリセットされます。

V = ローテート後、dstのパリティ(“1”の数)が偶数のときは“1”、それ以外のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は不定値がセットされます。

N = “0”にリセットされます。

C = ローテート後の値がセットされます。

実行例 : HLレジスタが6230Hで、キャリーフラグCYが“1”のとき、
RR 4, HL
を実行すると、HLレジスタは1623H、キャリーフラグCYは“0”になります。


RRC num, dst

< Rotate Right without Carry キャリーフラグを含まない右ローテート >

動作： {CY←dst <LSB>、dst←dstの右ローテート値} Repeat num回

説明： dstのLSBの内容がキャリーフラグCYへ転送され、dstの内容が右へローテートされます。これがnum回繰り返されます。

説明図：



詳細：

サイズ			ニモニック		コード	
バイト	ワード	ロング				
○	○	○	RRC	#4, r	1	1 z z 1 r
						1 1 1 0 1 0 0 1
						0 0 0 0 # 4
○	○	○	RRC	A, r	1	1 z z 1 r
						1 1 1 1 1 0 0 1
○	○	×	RRC <W>	(mem)	1	m 0 z m m m m
						0 1 1 1 1 0 0 1

補足： ローテート回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がローテート回数として使われます。0を指定すると、16回ローテートされます。

dstがメモリの場合、ローテート回数は1回に制限されます。

フラグ： S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = ローテート後のdstの最上位ビットの値がセットされます。

Z = ローテート後のdstの内容がゼロのときは“1”、それ以外のときは“0”がセットされます。

H = “0”にリセットされます。

V = ローテート後、dstのパリティ(“1”の数)が偶数のときは“1”、それ以外のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は不定値がセットされます。

N = “0”にリセットされます。

C = 最終のローテート前のdstの最上位ビットの値がセットされます。

実行例 : HLレジスタが1230Hのとき、
RRC 4, HL
を実行すると、HLレジスタは0123H、キャリーフラグCYは“0”になります。


RRD dst1, dst2

< Rotate Right Digit 4ビットの右回転 >

動作 : $dst1\langle 3:0 \rangle \leftarrow dst2\langle 3:0 \rangle, dst2\langle 7:4 \rangle \leftarrow dst1\langle 3:0 \rangle, dst2\langle 3:0 \rangle \leftarrow dst2\langle 7:4 \rangle$

説明 : dst1の下位4ビットと、dst2の内容が、4ビット単位で右へローテートされます。

説明図 :



詳細 :

サイズ	ニモニック	コード																
バイト	ワード	ロング																
○	×	×																
RRD	[A,](mem)																	
<table border="1" style="float: right;"> <tr> <td>1</td><td>m</td><td>0</td><td>0</td><td>m</td><td>m</td><td>m</td><td>m</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>1</td> </tr> </table>			1	m	0	0	m	m	m	m	0	0	0	0	0	1	1	1
1	m	0	0	m	m	m	m											
0	0	0	0	0	1	1	1											

フラグ : S Z H V N C

*	*	0	*	0	-
---	---	---	---	---	---

S = ローテート後のAレジスタの最上位ビットの値がセットされます。

Z = ローテート後のAレジスタの内容がゼロのときは“1”、それ以外の場合は“0”がセットされます。

H = “0”にリセットされます。

V = ローテート後、Aレジスタのパリティ(“1”の数)が偶数のときは“1”、それ以外の場合は“0”がセットされます。

N = “0”にリセットされます。

C = 変化なし。

実行例 : Aレジスタが12Hで、100H番地のメモリの内容が34Hのとき、

RRD A,(100H)

を実行すると、Aレジスタは14H、100番地のメモリの内容は23Hになります。

SBC dst, src

< Subtract with Carry キャリー付き減算 >

動作 : $dst \leftarrow dst - src - CY$

説明 : **dst**の内容から**src**の内容とキャリーフラグ**CY**の内容が減算され、**dst**へ転送されます。

詳細 :

サイズ			ニモニック	コード																																																
バイト	ワード	ロング																																																		
○	○	○	SBC R, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td>r</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>R</td></tr> </table>	1	1	z	z	1	r	1	0	1	1	0	R																																				
1	1	z	z	1	r																																															
1	0	1	1	0	R																																															
○	○	○	SBC r, #	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td>r</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>1</td></tr> <tr><td colspan="6"># <7:0></td></tr> <tr><td colspan="6"># <15:8></td></tr> <tr><td colspan="6"># <23:16></td></tr> <tr><td colspan="6"># <31:24></td></tr> </table>	1	1	z	z	1	r	1	1	0	0	1	0	1	1	0	0	1	0	1	1	0	0	1	1	# <7:0>						# <15:8>						# <23:16>						# <31:24>					
1	1	z	z	1	r																																															
1	1	0	0	1	0																																															
1	1	0	0	1	0																																															
1	1	0	0	1	1																																															
# <7:0>																																																				
# <15:8>																																																				
# <23:16>																																																				
# <31:24>																																																				
○	○	○	SBC R, (mem)	<table border="1"> <tr><td>1</td><td>m</td><td>z</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>R</td></tr> </table>	1	m	z	z	m	m	m	m	1	0	1	1	0	R																																		
1	m	z	z	m	m	m	m																																													
1	0	1	1	0	R																																															
○	○	○	SBC (mem), R	<table border="1"> <tr><td>1</td><td>m</td><td>z</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td><td>R</td></tr> </table>	1	m	z	z	m	m	m	m	1	0	1	1	1	R																																		
1	m	z	z	m	m	m	m																																													
1	0	1	1	1	R																																															
○	○	×	SBC <W> (mem), #	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td></tr> <tr><td colspan="8"># <7:0></td></tr> <tr><td colspan="8"># <15:8></td></tr> </table>	1	m	0	z	m	m	m	m	0	0	1	1	1	0	1	1	# <7:0>								# <15:8>																							
1	m	0	z	m	m	m	m																																													
0	0	1	1	1	0	1	1																																													
# <7:0>																																																				
# <15:8>																																																				

フラグ : S Z H V N C

*	*	*	*	1	*
---	---	---	---	---	---

S = 演算結果の最上位ビットの値がセットされます。

Z = 演算結果がゼロのときは“1”、それ以外の場合は“0”がセットされます。


H = 演算結果、ビット3からビット4へボローが発生したときは“1”、それ以外の場合は“0”がセットされます。ただし、オペランド長が32ビットの場合は、不定値がセットされます。

V = 演算結果、オーバフローが発生したときは“1”、それ以外の場合は“0”がセットされます。

N = “1”にセットされます。

C = 演算結果、最上位ビットからボローが発生したときは“1”、それ以外の場合は“0”がセットされます。

実行例 : HLレジスタが7654H, IXレジスタが5000H, キャリーフラグCYが1のとき、
SBC HL, IX
 を実行すると、HLレジスタは2653Hになります。



SCC condition, dst

< Set Condition Code コンディションコードによる値のセット >

動作 : if ccが真 then dst←“1” else dst←“0”.

説明 : オペランドのconditionが真の場合、“1”がdstへ転送され、偽の場合、“0”がdstへ転送されます。

詳細 :

サイズ		ニモニック		コード																	
バイト	ワード	ロング																			
○	○	×	SCC	cc, r	<table border="1"> <tr> <td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td></td><td>r</td><td></td> </tr> <tr> <td>0</td><td>1</td><td>1</td><td>1</td><td></td><td>c</td><td>c</td><td></td> </tr> </table>	1	1	0	z	1		r		0	1	1	1		c	c	
1	1	0	z	1		r															
0	1	1	1		c	c															

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : Vフラグの内容が“1”のとき、

SCC OV, HL

を実行すると、HLレジスタは0001Hになります。

SCF

< Set Carry Flag キャリーフラグのセット >

動作 : $CY \leftarrow 1$

説明 : キャリーフラグCYが“1”にセットされます。

詳細 :

ニモニック

コード

SCF

0	0	0	1	0	0	0	1
---	---	---	---	---	---	---	---

フラグ : S Z H V N C

-	-	0	-	0	1
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = “0”にリセットされます。

V = 変化なし。

N = “0”にリセットされます。

C = “1”にセットされます。

SET num, dst

< Set 1ビットのセット >

動作 : dst <num> ← 1

説明 : dstのビットnumが“1”にセットされます。

詳細 :

サイズ			ニモニック		コード																								
バイト	ワード	ロング																											
○	○	×	SET	#4,r	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td><td>#</td><td>4</td><td></td></tr> </table>	1	1	0	z	1		r		0	0	1	1	0	0	0	1	0	0	0	0		#	4	
1	1	0	z	1		r																							
0	0	1	1	0	0	0	1																						
0	0	0	0		#	4																							
○	×	×	SET	#3,(mem)	<table border="1"> <tr><td>1</td><td>m</td><td>1</td><td>1</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td><td></td><td>#3</td><td></td></tr> </table>	1	m	1	1	m	m	m	m	1	0	1	1	1		#3									
1	m	1	1	m	m	m	m																						
1	0	1	1	1		#3																							

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。

実行例 : 100番地のメモリの内容が00000000B (2進数)のとき、
SET 5,(100H)
 を実行すると、100番地のメモリの内容は00100000B (2進数)になります。




SLA num, dst

< Shift Left Arithmetic 算術左シフト >

動作： {CY←dst <MSB>, dst←dstの左シフト値、dst <LSB> ←0} Repeat num回

説明： dstのMSBの内容がキャリーフラグCYへ転送され、dstの内容が左へシフトされ、0がdstのLSBへ転送されます。これがnum回繰り返されます。

説明図：



詳細：

サイズ			ニモニック		コード																								
バイト	ワード	ロング																											
○	○	○	SLA	#4, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td><td>#</td><td>4</td><td></td></tr> </table>	1	1	z	z	1		r		1	1	1	0	1	1	0	0	0	0	0	0		#	4	
1	1	z	z	1		r																							
1	1	1	0	1	1	0	0																						
0	0	0	0		#	4																							
○	○	○	SLA	A, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td></tr> </table>	1	1	z	z	1		r		1	1	1	1	1	1	0	0								
1	1	z	z	1		r																							
1	1	1	1	1	1	0	0																						
○	○	×	SLA <W>	(mem)	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td></tr> </table>	1	m	0	z	m	m	m	m	0	1	1	1	1	1	0	0								
1	m	0	z	m	m	m	m																						
0	1	1	1	1	1	0	0																						

補足： シフト回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がシフト回数として使われます。0を指定すると、16回シフトされます。dstがメモリの場合、シフト回数は1回に制限されます。

フラグ： S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = シフト後のdstの最上位ビットの値がセットされます。

Z = シフト後のdstの内容がゼロのときは“1”、それ以外のときは“0”がセットされます。

H = “0”にリセットされます。

V = シフト後、dstのパリティ(“1”の数)が偶数のときは“1”、それ以外のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は不定値がセットされます。

N = “0”にリセットされます。

C = 最終のシフト前のdstの最上位ビットの値がセットされます。

実行例 : HLレジスタが1234Hのとき、
SLA 4,HL
を実行すると、HLレジスタは2340H、キャリーフラグCYは“1”になります。


SLL num, dst

< Shift Left Logical 論理左シフト >

動作 : {CY←dst <MSB>, dst←dstの左シフト値、dst <LSB> ←0} Repeat num回

説明 : dstのMSBの内容がキャリーフラグCYへ転送され、dstの内容が左へシフトされ、0がdstのLSBへ転送されます。これがnum回繰り返されます。

説明図:



詳細 :

サイズ			ニモニック		コード																								
バイト	ワード	ロング																											
○	○	○	SLL	#4, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td></td><td>#</td><td>4</td><td></td></tr> </table>	1	1	z	z	1		r		1	1	1	0	1	1	1	0	0	0	0	0		#	4	
1	1	z	z	1		r																							
1	1	1	0	1	1	1	0																						
0	0	0	0		#	4																							
○	○	○	SLL	A, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td></td><td>r</td><td></td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td></tr> </table>	1	1	z	z	1		r		1	1	1	1	1	1	1	0								
1	1	z	z	1		r																							
1	1	1	1	1	1	1	0																						
○	○	×	SLL <W>	(mem)	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td></tr> </table>	1	m	0	z	m	m	m	m	0	1	1	1	1	1	1	0								
1	m	0	z	m	m	m	m																						
0	1	1	1	1	1	1	0																						

補足 : シフト回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がシフト回数として使われます。0を指定すると、16回シフトされます。dstがメモリの場合、シフト回数は1回に制限されます。

フラグ : S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = シフト後のdstの最上位ビットの値がセットされます。

Z = シフト後のdstの内容がゼロのときは“1”、それ以外のときは“0”がセットされます。

H = “0”にリセットされます。

V = シフト後、dstのパリティ(“1”の数)が偶数のときは“1”、それ以外のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は不定値がセットされます。

N = “0”にリセットされます。

C = 最終のシフト前のdstの最上位ビットの値がセットされます。

実行例 : HLレジスタが1234Hのとき、
SLL 4,HL
を実行すると、HLレジスタは2340H、キャリーフラグCYは“1”になります。


SRA num, dst

< Shift Right Arithmetic 算術右シフト >

動作： {CY←dst <MSB>, dst←dstの右シフト値、dst <MSB> は固定} Repeat num回

説明： dstのLSBの内容がキャリーフラグCYへ転送され、dstの内容が右へシフト (MSBは固定) されます。これがnum回繰り返されます。

説明図：



詳細：

サイズ			ニモニック		コード							
バイト	ワード	ロング										
○	○	○	SRA	#4, r	1	1	z	z	1	r		
					1	1	1	0	1	1	0	1
					0	0	0	0	#	4		
○	○	○	SRA	A, r	1	1	z	z	1	r		
					1	1	1	1	1	1	0	1
○	○	×	SRA <W>	(mem)	1	m	0	z	m	m	m	m
					0	1	1	1	1	1	0	1

補足： シフト回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がシフト回数として使われます。0を指定すると、16回シフトされます。dstがメモリの場合、シフト回数は1回に制限されます。

フラグ： S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = シフト後のdstの最上位ビットの値がセットされます。

Z = シフト後のdstの内容がゼロのときは“1”、それ以外のときは“0”がセットされます。

H = “0”にリセットされます。

V = シフト後、dstのパリティ (“1”の数)が偶数のときは“1”、それ以外のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は、不定値がセットされます。

N = “0”にリセットされます。

C = 最終のシフト前のdstの最下位ビットの値がセットされます。

実行例 : HLレジスタが8230Hのとき、
SRA 4,HL
を実行すると、HLレジスタはF823H、キャリーフラグCYは“0”になります。


SRL num, dst

< Shift Right Logical 論理右シフト >

動作 : {CY←dst<LSB>, dst←dstの右シフト値, dst<MSB>←0} Repeat num回

説明 : dstのLSBの内容がキャリーフラグCYへ転送され、dstの内容が右へシフトされ、0がdstのMSBへ転送されます。これがnum回繰り返されます。

説明図 :



詳細 :

サイズ			ニモニック		コード	
バイト	ワード	ロング				
○	○	○	SRL	#4, r	1	1
					z	z
					1	r
					1	1
					1	0
					1	1
					1	1
					0	0
					0	0
					#4	
○	○	○	SRL	A, r	1	1
					z	z
					1	r
					1	1
					1	1
					1	1
					1	1
					1	1
					1	1
					1	1
○	○	×	SRL<W>	(mem)	1	m
					0	z
					m	m
					m	m
					0	1
					1	1
					1	1
					1	1
					1	1
					1	1

補足 : シフト回数numがAレジスタで指定された場合、Aレジスタの下位4ビットの値がシフト回数として使われます。0を指定すると、16回シフトされます。dstがメモリの場合、シフト回数は1回に制限されます。

フラグ : S Z H V N C

*	*	0	*	0	*
---	---	---	---	---	---

S = シフト後のdstの最上位ビットの値がセットされます。

Z = シフト後のdstの内容がゼロのときは“1”、それ以外のときは“0”がセットされます。

H = “0”にリセットされます。

V = シフト後、dstのパリティ(“1”の数)が偶数のときは“1”、それ以外のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は不定値がセットされます。

N = “0”にリセットされます。

C = 最終シフト前のdstの最下位ビットの値がセットされます。

実行例 : HLレジスタが1238Hのとき、

SRL 4,HL

を実行すると、HLレジスタは0123H、キャリーフラグCYは“1”になります。

STCF num, dst

< Store Carry Flag キャリーフラグからの1ビット転送 >

動作 : dst<num>←CY

説明 : キャリーフラグCYの内容が、dstのビットnumへ転送されます。

詳細 :

サイズ			ニモニック		コード	
バイト	ワード	ロング				
○	○	×	STCF	#4, r	1 1 0 z 1 r	0 0 1 0 0 1 0 0
						0 0 0 0 # 4
○	○	×	STCF	A, r	1 1 0 z 1 r	0 0 1 0 1 1 0 0
○	×	×	STCF	#3, (mem)	1 m 1 1 m m m m	1 0 1 0 0 #3
○	×	×	STCF	A, (mem)	1 m 1 1 m m m m	0 0 1 0 1 1 0 0

補足 : ビットnumがAレジスタで指定された場合、Aレジスタの下位4ビットの値がビットnumとして使われます。オペランドがバイトのとき、ビットnumの下位4ビットの値が8~15の場合、オペランドの値は変化しません。

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

- S = 変化なし。
- Z = 変化なし。
- H = 変化なし。
- V = 変化なし。
- N = 変化なし。
- C = 変化なし。

実行例 : 100番地のメモリの内容が00Hで、キャリーフラグCYが1のとき、
STCF 5, (100H)
 を実行すると、100番地のメモリの内容は00100000B (2進数)になります。



SUB dst, src

< Subtract 減算 >

動作 : dst ← dst - src

説明 : dstの内容からsrcの内容が減算され、dstへ転送されます。

詳細 :

サイズ			ニモニック		コード																																				
バイト	ワード	ロング																																							
○	○	○	SUB	R, r	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td>r</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>R</td></tr> </table>	1	1	z	z	1	r	1	0	1	0	0	R																								
1	1	z	z	1	r																																				
1	0	1	0	0	R																																				
○	○	○	SUB	r, #	<table border="1"> <tr><td>1</td><td>1</td><td>z</td><td>z</td><td>1</td><td>r</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td colspan="6"># <7:0></td></tr> <tr><td colspan="6"># <15:8></td></tr> <tr><td colspan="6"># <23:16></td></tr> <tr><td colspan="6"># <31:24></td></tr> </table>	1	1	z	z	1	r	1	1	0	0	1	0	# <7:0>						# <15:8>						# <23:16>						# <31:24>					
1	1	z	z	1	r																																				
1	1	0	0	1	0																																				
# <7:0>																																									
# <15:8>																																									
# <23:16>																																									
# <31:24>																																									
○	○	○	SUB	R, (mem)	<table border="1"> <tr><td>1</td><td>m</td><td>z</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>R</td><td></td><td></td></tr> </table>	1	m	z	z	m	m	m	m	1	0	1	0	0	R																						
1	m	z	z	m	m	m	m																																		
1	0	1	0	0	R																																				
○	○	○	SUB	(mem), R	<table border="1"> <tr><td>1</td><td>m</td><td>z</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td><td>R</td><td></td><td></td></tr> </table>	1	m	z	z	m	m	m	m	1	0	1	0	1	R																						
1	m	z	z	m	m	m	m																																		
1	0	1	0	1	R																																				
○	○	×	SUB <W>	(mem), #	<table border="1"> <tr><td>1</td><td>m</td><td>0</td><td>z</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td colspan="8"># <7:0></td></tr> <tr><td colspan="8"># <15:8></td></tr> </table>	1	m	0	z	m	m	m	m	0	0	1	1	1	0	1	0	# <7:0>								# <15:8>											
1	m	0	z	m	m	m	m																																		
0	0	1	1	1	0	1	0																																		
# <7:0>																																									
# <15:8>																																									

フラグ : S Z H V N C

*	*	*	*	1	*
---	---	---	---	---	---

S = 演算結果の最上位ビットの値がセットされます。

Z = 演算結果がゼロのときは“1”、それ以外の場合は“0”がセットされます。


H = 演算結果、ビット3からビット4へボローが発生したときは“1”、それ以外の場合は“0”がセットされます。ただし、オペランド長が32ビットの場合は、不定値がセットされます。

V = 演算結果、オーバフローが発生したときは“1”、それ以外の場合は“0”がセットされます。

N = “1”にセットされます。

C = 演算結果、最上位ビットからボローが発生したときは“1”、それ以外の場合は“0”がセットされます。

実行例 : HLレジスタが7654H, IXレジスタが5000Hのとき、
SUB HL, IX
を実行すると、HLレジスタは2654Hになります。



SWI num

< Software Interrupt ソフトウェア割り込み >

動作 : ① $XSP \leftarrow XSP - 6$

② $(XSP) \leftarrow SR$

③ $(XSP + 2) \leftarrow 32$ ビットPC

④ $PC \leftarrow (\text{ベクタベース番地} + \text{num} \times 4)$

補足: ベクタベース番地は、派生品ごとに定義されます。

説明: スタック領域へ、ステータスレジスタSRの内容と、このSWI命令の次の番地を示しているプログラムカウンタPCの内容が退避され、“ベクタベース番地 + num × 4”番地の内容で示される飛び先へジャンプします。

詳細:

ニモニック

コード

SWI [#3]

1	1	1	1	1	#3
---	---	---	---	---	----

補足: オペランドの値は、0~7まで指定できます。オペランドの記述を省略すると、“SWI 7”と解釈されます。

参考: ステータスレジスタSRの構成は下記のとおりです。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SYSM	IFF2	IFF1	IFF0	MAX	RFP2	RFP1	RFP0	S	Z	“0”	H	“0”	V	N	C

フラグ: S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。



N = 変化なし。

C = 変化なし。

実行例 : スタックポインタXSPが100H, ステータスレジスタSRが8800Hで、8400H番地のメモリにある、

SWI 5

を実行すると、00FAH番地のメモリに旧ステータスレジスタSRの内容8800Hが、00FCH番地のメモリにプログラムカウンタPCの内容00008401Hがライトされ、FFFF20H番地の内容で示されるメモリ番地へジャンプします。



UNLK dst

< Unlink スタックフレームの削除 >

動作 : $XSP \leftarrow dst, dst \leftarrow (XSP +)$

説明 : **dst**の内容が、スタックポインタ**XSP**へ転送されます。その後、スタック領域からロングワードデータが**dst**へPOPされます。この命令は、**LINK**命令とペアで使用します。

詳細 :

サイズ			ニモニック		コード								
バイト	ワード	ロング											
×	×	○	UNLK	r									
					1	1	1	0	1	r			
					0	0	0	0	1	1	0	1	

フラグ : S Z H V N C

-	-	-	-	-	-
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 変化なし。

V = 変化なし。

N = 変化なし。

C = 変化なし。

実行例 : **LINK**命令実行後、

UNLK XIZ

を実行すると、スタックポインタ**XSP**と**XIZ**レジスタは、**LINK**命令実行前と同じ値になります (詳しくは、**LINK**命令のページを参照してください)。

XOR dst, src

< Exclusive or 排他的論理和 >

動作 : dst ← dst XOR src

説明 : dstの内容とsrcの内容が排他的論理和演算され、dstへ転送されます。

(真理値表)

A	B	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

詳細 :

サイズ			ニモニック		コード	
バイト	ワード	ロング				
○	○	○	XOR	R, r	1 1	z z 1 r
					1 1 0 1 0	R
○	○	○	XOR	r, #	1 1	z z 1 r
					1 1 0 0 1 1 0 1	
					# <7:0>	
					# <15:8>	
					# <23:16>	
					# <31:24>	
○	○	○	XOR	R, (mem)	1 m	z z m m m m
					1 1 0 1 0	R
○	○	○	XOR	(mem), R	1 m	z z m m m m
					1 1 0 1 1	R
○	○	×	XOR <W>	(mem), #	1 m 0	z m m m m
					0 0 1 1 1 1 0 1	
					# <7:0>	
					# <15:8>	

フラグ : S Z H V N C

*	*	0	*	0	0
---	---	---	---	---	---

S = 演算結果の最上位ビットの値がセットされます。

Z = 演算結果がゼロのときは“1”、それ以外の場合は“0”がセットされます。

H = “0”にセットされます。

V = 演算結果のパリティ (“1”の数)が偶数のときは“1”、奇数のときは“0”がセットされます。ただし、オペランド長が32ビットの場合は、不定値がセットされます。

N = “0”にクリアされます。

C = “0”にクリアされます。

実行例 : HLレジスタが7350H, IXレジスタが3456Hのとき、

XOR HL, IX

を実行すると、HLレジスタは4706Hになります。

	0111	0011	0101	0000	←	HLレジスタ(実行前)
XOR)	<u>0011</u>	<u>0100</u>	<u>0101</u>	<u>0110</u>	←	IXレジスタ(実行前)
	0100	0111	0000	0110	←	HLレジスタ(実行後)

XORCF num, src

< Exclusive Or Carry Flag キャリーフラグとの1ビット排他的論理和 >

動作 : $CY \leftarrow CY \text{ XOR } src <num>$

説明 : キャリーフラグCYの内容とsrcのビットnumの内容が排他的論理和演算され、キャリーフラグCYへ転送されます。

詳細 :

サイズ			ニモニック		コード																				
バイト	ワード	ロング																							
○	○	×	XORCF	#4, r	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td>r</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>#</td><td>4</td></tr> </table>	1	1	0	z	1	r	0	0	1	0	0	0	1	0	0	0	0	0	#	4
1	1	0	z	1	r																				
0	0	1	0	0	0	1	0																		
0	0	0	0	#	4																				
○	○	×	XORCF	A, r	<table border="1"> <tr><td>1</td><td>1</td><td>0</td><td>z</td><td>1</td><td>r</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td></tr> </table>	1	1	0	z	1	r	0	0	1	0	1	0	1	0						
1	1	0	z	1	r																				
0	0	1	0	1	0	1	0																		
○	×	×	XORCF	#3, (mem)	<table border="1"> <tr><td>1</td><td>m</td><td>1</td><td>1</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>#</td><td>3</td></tr> </table>	1	m	1	1	m	m	m	m	1	0	0	1	0	#	3					
1	m	1	1	m	m	m	m																		
1	0	0	1	0	#	3																			
○	×	×	XORCF	A, (mem)	<table border="1"> <tr><td>1</td><td>m</td><td>1</td><td>1</td><td>m</td><td>m</td><td>m</td><td>m</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td></tr> </table>	1	m	1	1	m	m	m	m	0	0	1	0	1	0	1	0				
1	m	1	1	m	m	m	m																		
0	0	1	0	1	0	1	0																		

補足 : ビットnumがAレジスタで指定された場合、Aレジスタの下位4ビットの値がビットnumとして使われます。オペランドがバイトのとき、ビットnumの下位4ビットの値が8~15の場合、演算結果は不定になります。

フラグ :

S	Z	H	V	N	C
-	-	-	-	-	*

S = 変化なし。

Z = 変化なし。


H = 変化なし。

V = 変化なし。

N = 変化なし。

C = キャリーフラグCYの内容とsrcのビットnumの内容の排他的論理和演算された値がセットされます。

実行例 : 100番地のメモリの内容が01000000B(2進数)で、キャリーフラグCYが1のとき、
XORCF 6, (100H)
を実行すると、キャリーフラグは0になります。



ZCF

< Zero flag to Carry Flag Zフラグをキャリーフラグへ転送 >

動作 : $CY \leftarrow Z$ フラグの反転値

説明 : Zフラグの反転値が、キャリーフラグCYへ転送されます。

詳細 :

ニモニック

コード

ZCF

0	0	0	1	0	0	1	1
---	---	---	---	---	---	---	---

フラグ : S Z H V N C

-	-	×	-	0	*
---	---	---	---	---	---

S = 変化なし。

Z = 変化なし。

H = 不定値がセットされます。

V = 変化なし。

N = “0”にリセットされます。

C = Zフラグの反転値がセットされます。

実行例 : Zフラグが0のとき、

ZCF

を実行すると、キャリーフラグCYは1になります。

