

TOSHIBA

32 ビット RISC マイクロコントローラ
TX03 シリーズ

TM364F10FG

株式会社 **東芝**

セミコンダクター & ストレージ社

Not Recommended
for New Design

ARM, ARM Powered, AMBA, ADK, ARM9TDMI, TDMI, PrimeCell, RealView, Thumb, Cortex, Coresight, ARM9, ARM926EJ-S, Embedded Trace Macrocell, ETM, AHB, APB, and KEIL はARM LimitedのEUおよびその他の国における登録商標または商標です。

ARM[®]

はじめに(本仕様書での SFR 表記に関する注意点)

各周辺機能回路(IP)には、SFR(Special Function Register)と呼ばれる制御レジスタが準備されています。

メモリマップの章に各 IP の SFR アドレス一覧を記載しており、各 IP の章では SFR の詳細を説明しています。

本仕様書では、SFR に関して以下のルールに従って表現しています。

a. IP 別 SFR の一覧表(一例)

- 各 IP の章における SFR の一覧表では、レジスタ名称、アドレス、簡単な説明が表現されています。
- すべてのレジスタには、32bit で表現されるユニークなアドレスが割り振られており、各レジスタのアドレスは「Base Address + (固有)アドレス」で表現されています。(一部例外有)

Base Address = 0x0000_0000

レジスタ名		Address(Base+)
コントロールレジスタ	SAMCR	0x0004
		0x000C

注) SAMCR レジスタのアドレスは 0x0000_0004 番地「Base Address(0x00000000 番地)+固有アドレス(0x0004 番地)」から 32 ビット分となります。

注) 本レジスタは記述説明用のサンプルです。本マイコンには存在しません。

b. 各 SFR(レジスタ)の説明

- 各レジスタは、基本的にすべて 32bit のレジスタで構成されています(一部例外有)。
- 各レジスタの説明では、対象ビット、ビットシンボル、タイプ、リセット後の初期値、機能説明が表現されています。

1.2.2 SAMCR(コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	MODE	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MODE	TDATA						
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-10	-	R	リードすると"0"が読めます。
9-7	MODE[2:0]	R/W	動作モード設定 000 : サンプルモード 0 に設定 001 : サンプルモード 1 に設定 010 : サンプルモード 2 に設定 011 : サンプルモード 3 に設定 上記以外 : Reserved
6-0	TDATA[6:0]	W	送信データ

注) Type は基本的に下記 3 種類となります。

R / W :	READ WRITE	読み出し/書き込み可能
R :	READ	読み出しのみ可能
W :	WRITE	書き込みのみ可能

c. データ表記について

SFR の説明において使用しているシンボルには以下のようなものがあります。

- x: チャネル番号/ポート
- n,m: ビット番号

d. レジスタの表現

説明文においてレジスタを以下のように表現しています。

- レジスタ名<Bit Symbol>

例: SAMCR<MODE>="000"または SAMCR<MODE[2:0]>="000"

<MODE[2:0]>はビットシンボル MODE(3 ビット幅)の 2~0 ビット目を意味します。

- レジスタ名[Bit]

例: SAMCR[9:7]="000"

レジスタ SAMCR(32 ビット幅)の 9~7 ビット目を意味します。

Not Recommended
for New Design

改訂履歴

日付	版	改訂理由
2010/12/27	Tentative 1	First Release of Tentative
2011/04/19	1	First Release
2012/08/23	2	Contents Revised
2013/05/28	3	Contents Revised
2023/07/21	4	Contents Revised

Not Recommended
for New Design

目 次

はじめに(本仕様書での SFR 表記に関する注意点)

TMPM364F10FG

1.1	機能概要	1
1.2	ブロック図	5
1.3	ピン配置図(Top view)	6
1.4	ピン名称と機能	7
1.5	電源の種類と供給端子	17

第2章 プロセッサコア

2.1	コアに関する情報	19
2.2	構成可能なオプション	19
2.3	例外/割り込み	20
2.3.1	割り込み本数	20
2.3.2	割り込み優先度ビット数	20
2.3.3	SysTick	20
2.3.4	SYSRESETREQ	20
2.3.5	LOCKUP	20
2.3.6	補助フォールトステータスレジスタ	20
2.4	イベント	21
2.5	電力管理	21
2.6	排他アクセス	21

第3章 デバッグインタフェース

3.1	仕様概要	23
3.2	SW-DP	23
3.3	ETM	23
3.4	端子情報	24
3.5	ホールドモード中の周辺機能	25
3.6	リセットベクタブレイク	25
3.7	デバッグツールとの接続	25

第4章 メモリマップ

4.1	メモリマップ	27
4.1.1	TMPM364F10FG メモリマップ	28
4.2	SFR 領域詳細	29

第5章 リセット動作

5.1	コールドリセット時	31
5.2	ウォームリセット時	33
5.2.1	リセット期間	33
5.3	リセット解除後	33

第6章 クロック/モード制御

6.1	特長	35
6.2	レジスタ説明	36
6.2.1	レジスタ一覧	36
6.2.2	CGSYSCR(システムコントロールレジスタ)	37
6.2.3	CGOSCCR(発振コントロールレジスタ)	39
6.2.4	CGSTBYCR(スタンバイコントロールレジスタ)	41
6.2.5	CGPLLSEL(PLL セレクトレジスタ)	42
6.2.6	CGCKSEL(システムクロックセレクトレジスタ)	43
6.3	クロック制御	44
6.3.1	クロックの種類	44
6.3.2	リセット動作による初期値	44
6.3.3	クロック系統図	45
6.3.4	ウォーミングアップ機能	46
6.3.5	クロック通倍回路(PLL)	49
6.3.5.1	動作開始	
6.3.5.2	通倍数の変更	
6.3.5.3	PLL 動作開始手順	
6.3.5.4	PLL 通倍数変更手順	
6.3.6	システムクロック	52
6.3.6.1	高速クロック	
6.3.6.2	低速クロック	
6.3.6.3	システムクロックの設定方法	
6.3.7	プリスケラクロック	54
6.3.8	クロックの端子出力機能	54
6.4	モードとモード遷移	55
6.4.1	モード状態遷移	55
6.5	動作モード	56
6.5.1	NORMAL モード	56
6.5.2	SLOW モード	56
6.6	低消費電力モード	57
6.6.1	IDLE モード(IDLE2, IDLE1)	57
6.6.1.1	IDLE2 モード	
6.6.1.2	IDLE1 モード	
6.6.2	SLEEP モード	58
6.6.3	STOP モード	58
6.6.4	BACKUP モード(BACKUP STOP, BACKUP SLEEP)	58
6.6.5	低消費電力モードの選択	59
6.6.6	各モードにおける動作状態	60
6.6.7	低消費電力モードの解除	61
6.6.8	ウォーミングアップ	64
6.6.9	モード遷移によるクロック動作	66
6.6.9.1	NORMAL → STOP → NORMAL 動作モード遷移	
6.6.9.2	NORMAL → SLEEP → NORMAL 動作モード遷移	
6.6.9.3	SLOW → STOP → SLOW 動作モード遷移	
6.6.9.4	SLOW → SLEEP → SLOW 動作モード遷移	

第7章 例外

7.1 概要	69
7.1.1 種類.....	69
7.1.2 処理の流れ.....	70
7.1.2.1 例外要求と検出	
7.1.2.2 例外の処理と割り込み処理ルーチンへの分岐(横取り)	
7.1.2.3 割り込み処理ルーチンの発行	
7.1.2.4 例外からの復帰	
7.2 リセット例外	76
7.3 マスク不能割り込み(NMI)	76
7.4 SysTick	77
7.5 割り込み	78
7.5.1 要因.....	78
7.5.1.1 経路	
7.5.1.2 割り込み要因の発生	
7.5.1.3 割り込み要因の伝達	
7.5.1.4 外部割り込み端子を使用する際の注意	
7.5.1.5 要因一覧	
7.5.1.6 アクティブレベル	
7.5.2 処理詳細.....	83
7.5.2.1 処理の流れ	
7.5.2.2 準備	
7.5.2.3 検出(クロックジェネレータ)	
7.5.2.4 検出(CPU)	
7.5.2.5 CPU の処理	
7.5.2.6 割り込み処理ルーチンでの処理(要因の取り下げ)	
7.6 例外/割り込み関連レジスタ	89
7.6.1 レジスタ一覧.....	89
7.6.2 NVIC レジスタ.....	90
7.6.2.1 SysTick 制御およびステータスレジスタ	
7.6.2.2 SysTick リロード値レジスタ	
7.6.2.3 SysTick 現在値レジスタ	
7.6.2.4 SysTick 較正值レジスタ	
7.6.2.5 割り込みイネーブルセットレジスタ 1	
7.6.2.6 割り込みイネーブルセットレジスタ 2	
7.6.2.7 割り込みイネーブルセットレジスタ 3	
7.6.2.8 割り込みイネーブルセットレジスタ 4	
7.6.2.9 割り込みイネーブルクリアレジスタ 1	
7.6.2.10 割り込みイネーブルクリアレジスタ 2	
7.6.2.11 割り込みイネーブルクリアレジスタ 3	
7.6.2.12 割り込みイネーブルクリアレジスタ 4	
7.6.2.13 割り込み保留セットレジスタ 1	
7.6.2.14 割り込み保留セットレジスタ 2	
7.6.2.15 割り込み保留セットレジスタ 3	
7.6.2.16 割り込み保留セットレジスタ 4	
7.6.2.17 割り込み保留クリアレジスタ 1	
7.6.2.18 割り込み保留クリアレジスタ 2	
7.6.2.19 割り込み保留クリアレジスタ 3	
7.6.2.20 割り込み保留クリアレジスタ 4	
7.6.2.21 割り込み優先度レジスタ	
7.6.2.22 ベクタテーブルオフセットレジスタ	
7.6.2.23 アプリケーション割り込みおよびリセット制御レジスタ	
7.6.2.24 システムハンドラ優先度レジスタ	
7.6.2.25 システムハンドラ制御および状態レジスタ	
7.6.3 クロックジェネレータレジスタ.....	116
7.6.3.1 CGIMCGA(CG 割り込みモードコントロールレジスタ A)	
7.6.3.2 CGIMCGB(CG 割り込みモードコントロールレジスタ B)	
7.6.3.3 CGIMCGC(CG 割り込みモードコントロールレジスタ C)	
7.6.3.4 CGIMCGD(CG 割り込みモードコントロールレジスタ D)	
7.6.3.5 CGIMCGE(CG 割り込みモードコントロールレジスタ E)	
7.6.3.6 CGIMCGF(CG 割り込みモードコントロールレジスタ F)	
7.6.3.7 CGICRCG(CG 割り込み要求クリアレジスタ)	
7.6.3.8 CGNMIFLG(NMI フラグレジスタ)	
7.6.3.9 CGRSTFLG(リセットフラグレジスタ)	

第 8 章 入出力ポート

8.1 ポート機能	131
8.1.1 機能一覧.....	131

8.1.2	ポートレジスタ概略説明.....	135
8.1.3	STOP モード中のポート状態.....	136
8.2	ポート機能詳細.....	137
8.2.1	ポート A (PA0~PA7).....	137
8.2.1.1	ポート A 回路タイプ	
8.2.1.2	ポート A レジスタ一覧	
8.2.1.3	PADATA (ポート A データレジスタ)	
8.2.1.4	PACR (ポート A 出力コントロールレジスタ)	
8.2.1.5	PAFR1 (ポート A ファンクションレジスタ 1)	
8.2.1.6	PAOD (ポート A オープンドレインコントロールレジスタ)	
8.2.1.7	PAPUP (ポート A プルアップコントロールレジスタ)	
8.2.1.8	PAIE (ポート A 入力コントロールレジスタ)	
8.2.2	ポート B (PB0~PB7).....	142
8.2.2.1	ポート B 回路タイプ	
8.2.2.2	ポート B レジスタ一覧	
8.2.2.3	PBDATA (ポート B データレジスタ)	
8.2.2.4	PBCR (ポート B 出力コントロールレジスタ)	
8.2.2.5	PBFR1 (ポート B ファンクションレジスタ 1)	
8.2.2.6	PBOD (ポート B オープンドレインコントロールレジスタ)	
8.2.2.7	PBPUP (ポート B プルアップコントロールレジスタ)	
8.2.2.8	PBIE (ポート B 入力コントロールレジスタ)	
8.2.3	ポート C (PC0~PC7).....	147
8.2.3.1	ポート C 回路タイプ	
8.2.3.2	ポート C レジスタ一覧	
8.2.3.3	PCDATA (ポート C データレジスタ)	
8.2.3.4	PCCR (ポート C 出力コントロールレジスタ)	
8.2.3.5	PCFR1 (ポート C ファンクションレジスタ 1)	
8.2.3.6	PCFR2 (ポート C ファンクションレジスタ 2)	
8.2.3.7	PCFR3 (ポート C ファンクションレジスタ 3)	
8.2.3.8	PCOD (ポート C オープンドレインコントロールレジスタ)	
8.2.3.9	PCPUP (ポート C プルアップコントロールレジスタ)	
8.2.3.10	PCIE (ポート C 入力コントロールレジスタ)	
8.2.4	ポート D (PD0~PD7).....	153
8.2.4.1	ポート D 回路タイプ	
8.2.4.2	ポート D レジスタ一覧	
8.2.4.3	PDDATA (ポート D データレジスタ)	
8.2.4.4	PDCR (ポート D 出力コントロールレジスタ)	
8.2.4.5	PDFR1 (ポート D ファンクションレジスタ 1)	
8.2.4.6	PDFR2 (ポート D ファンクションレジスタ 2)	
8.2.4.7	PDFR3 (ポート D ファンクションレジスタ 3)	
8.2.4.8	PDOD (ポート D オープンドレインコントロールレジスタ)	
8.2.4.9	PDPUP (ポート D プルアップコントロールレジスタ)	
8.2.4.10	PDIE (ポート D 入力コントロールレジスタ)	
8.2.5	ポート E (PE0~PE7).....	159
8.2.5.1	ポート E 回路タイプ	
8.2.5.2	ポート E レジスタ一覧	
8.2.5.3	PEDATA (ポート E データレジスタ)	
8.2.5.4	PECR (ポート E 出力コントロールレジスタ)	
8.2.5.5	PEFR1 (ポート E ファンクションレジスタ 1)	
8.2.5.6	PEFR2 (ポート E ファンクションレジスタ 2)	
8.2.5.7	PEFR3 (ポート E ファンクションレジスタ 3)	
8.2.5.8	PEOD (ポート E オープンドレインコントロールレジスタ)	
8.2.5.9	PEPUP (ポート E プルアップコントロールレジスタ)	
8.2.5.10	PEIE (ポート E 入力コントロールレジスタ)	
8.2.6	ポート F (PF0~PF4).....	165
8.2.6.1	ポート F 回路タイプ	
8.2.6.2	ポート F レジスタ一覧	
8.2.6.3	PFDATA (ポート F データレジスタ)	
8.2.6.4	PFCR (ポート F 出力コントロールレジスタ)	
8.2.6.5	PFER1 (ポート F ファンクションレジスタ 1)	
8.2.6.6	PFOD (ポート F オープンドレインコントロールレジスタ)	
8.2.6.7	PFUP (ポート F プルアップコントロールレジスタ)	
8.2.6.8	PFIE (ポート F 入力コントロールレジスタ)	
8.2.7	ポート G (PG0~PG7).....	170
8.2.7.1	ポート G 回路タイプ	
8.2.7.2	ポート G レジスタ一覧	
8.2.7.3	PGDATA (ポート G データレジスタ)	
8.2.7.4	PGCR (ポート G 出力コントロールレジスタ)	
8.2.7.5	PGFR1 (ポート G ファンクションレジスタ 1)	
8.2.7.6	PGFR2 (ポート G ファンクションレジスタ 2)	
8.2.7.7	PGFR3 (ポート G ファンクションレジスタ 3)	
8.2.7.8	PGOD (ポート G オープンドレインコントロールレジスタ)	
8.2.7.9	PGPUP (ポート G プルアップコントロールレジスタ)	
8.2.7.10	PGIE (ポート G 入力コントロールレジスタ)	

8.2.8	ポート H (PH0~PH7).....	177
8.2.8.1	ポート H 回路タイプ	
8.2.8.2	ポート H レジスタ一覧	
8.2.8.3	PHDATA (ポート H データレジスタ)	
8.2.8.4	PHCR (ポート H 出力コントロールレジスタ)	
8.2.8.5	PHFR1 (ポート H ファンクションレジスタ 1)	
8.2.8.6	PHFR2 (ポート H ファンクションレジスタ 2)	
8.2.8.7	PHOD (ポート H オープンドレインコントロールレジスタ)	
8.2.8.8	PHPUP (ポート H プルアップコントロールレジスタ)	
8.2.8.9	PHIE (ポート H 入力コントロールレジスタ)	
8.2.9	ポート I (PI0~PI1).....	183
8.2.9.1	ポート I 回路タイプ	
8.2.9.2	ポート I レジスタ一覧	
8.2.9.3	PIDATA (ポート I データレジスタ)	
8.2.9.4	PICR (ポート I 出力コントロールレジスタ)	
8.2.9.5	PIFR1 (ポート I ファンクションレジスタ 1)	
8.2.9.6	PIOD (ポート I オープンドレインコントロールレジスタ)	
8.2.9.7	PIPUP (ポート I プルアップコントロールレジスタ)	
8.2.9.8	PIIE (ポート I 入力コントロールレジスタ)	
8.2.10	ポート J (PJ0~PJ7).....	188
8.2.10.1	ポート J 回路タイプ	
8.2.10.2	ポート J レジスタ一覧	
8.2.10.3	PJDATA (ポート J データレジスタ)	
8.2.10.4	PJFR2 (ポート J ファンクションレジスタ 1)	
8.2.10.5	PJPUP (ポート J プルアップコントロールレジスタ)	
8.2.10.6	PJIE (ポート J 入力コントロールレジスタ)	
8.2.11	ポート K (PK0~PK7).....	192
8.2.11.1	ポート K 回路タイプ	
8.2.11.2	ポート K レジスタ一覧	
8.2.11.3	PKDATA (ポート K データレジスタ)	
8.2.11.4	PKPUP (ポート K プルアップコントロールレジスタ)	
8.2.11.5	PKIE (ポート K 入力コントロールレジスタ)	
8.2.12	ポート L (PL0~PL7).....	195
8.2.12.1	ポート L 回路タイプ	
8.2.12.2	ポート L レジスタ一覧	
8.2.12.3	PLDATA (ポート L データレジスタ)	
8.2.12.4	PLCR (ポート L 出力コントロールレジスタ)	
8.2.12.5	PLFR1 (ポート L ファンクションレジスタ 1)	
8.2.12.6	PLFR2 (ポート L ファンクションレジスタ 2)	
8.2.12.7	PLFR3 (ポート L ファンクションレジスタ 3)	
8.2.12.8	PLOD (ポート L オープンドレインコントロールレジスタ)	
8.2.12.9	PLPUP (ポート L プルアップコントロールレジスタ)	
8.2.12.10	PLIE (ポート L 入力コントロールレジスタ)	
8.2.13	ポート M (PM0~PM7).....	201
8.2.13.1	ポート M 回路タイプ	
8.2.13.2	ポート M レジスタ一覧	
8.2.13.3	PMDATA (ポート M データレジスタ)	
8.2.13.4	PMCR (ポート M 出力コントロールレジスタ)	
8.2.13.5	PMFR1 (ポート M ファンクションレジスタ 1)	
8.2.13.6	PMFR2 (ポート M ファンクションレジスタ 2)	
8.2.13.7	PMFR3 (ポート M ファンクションレジスタ 3)	
8.2.13.8	PMOD (ポート M オープンドレインコントロールレジスタ)	
8.2.13.9	PMPUP (ポート M プルアップコントロールレジスタ)	
8.2.13.10	PMIE (ポート M 入力コントロールレジスタ)	
8.2.14	ポート N (PN0~PN7).....	207
8.2.14.1	ポート N 回路タイプ	
8.2.14.2	ポート N レジスタ一覧	
8.2.14.3	PNDATA (ポート N データレジスタ)	
8.2.14.4	PNCR (ポート N 出力コントロールレジスタ)	
8.2.14.5	PNFR1 (ポート N ファンクションレジスタ 1)	
8.2.14.6	PNFR2 (ポート N ファンクションレジスタ 2)	
8.2.14.7	PNFR3 (ポート N ファンクションレジスタ 3)	
8.2.14.8	PNOD (ポート N オープンドレインコントロールレジスタ)	
8.2.14.9	PNPUP (ポート N プルアップコントロールレジスタ)	
8.2.14.10	PNIE (ポート N 入力コントロールレジスタ)	
8.2.15	ポート O (PO0~PO7).....	214
8.2.15.1	ポート O 回路タイプ	
8.2.15.2	ポート O レジスタ一覧	
8.2.15.3	PODATA (ポート O データレジスタ)	
8.2.15.4	POCR (ポート O 出力コントロールレジスタ)	
8.2.15.5	POFR1 (ポート O ファンクションレジスタ 1)	
8.2.15.6	POFR2 (ポート O ファンクションレジスタ 2)	
8.2.15.7	POFR3 (ポート O ファンクションレジスタ 3)	
8.2.15.8	POOD (ポート O オープンドレインコントロールレジスタ)	
8.2.15.9	POPUP (ポート O プルアップコントロールレジスタ)	

8.2.15.10	POIE (ポート O 入力コントロールレジスタ)	220
8.2.16	ポート P (PP0~PP6)	220
8.2.16.1	ポート P 回路タイプ	
8.2.16.2	ポート P レジスタ一覧	
8.2.16.3	PPDATA (ポート P データレジスタ)	
8.2.16.4	PPCR (ポート P 出力コントロールレジスタ)	
8.2.16.5	PPFR1 (ポート P ファンクションレジスタ 1)	
8.2.16.6	PPFR2 (ポート P ファンクションレジスタ 2)	
8.2.16.7	PPOD (ポート P オープンドレインコントロールレジスタ)	
8.2.16.8	PPPUP (ポート P プルアップコントロールレジスタ)	
8.2.16.9	PPIE (ポート P 入力コントロールレジスタ)	

8.3 ポート回路図 226

8.3.1	ポートタイプ一覧	226
8.3.2	タイプ T1	228
8.3.3	タイプ T2	229
8.3.4	タイプ T3	230
8.3.5	タイプ T4	231
8.3.6	タイプ T5	232
8.3.7	タイプ T6	233
8.3.8	タイプ T7	234
8.3.9	タイプ T8	235
8.3.10	タイプ T9	236
8.3.11	タイプ T10	237
8.3.12	タイプ T11	238
8.3.13	タイプ T12	239
8.3.14	タイプ T13	240
8.3.15	タイプ T14	241
8.3.16	タイプ T15	242
8.3.17	タイプ T16	243
8.3.18	タイプ T17	244
8.3.19	タイプ T18	245
8.3.20	タイプ T19	246
8.3.21	タイプ T20	247
8.3.22	タイプ T21	248
8.3.23	タイプ T22	249
8.3.24	タイプ T23	250
8.3.25	タイプ T24	251
8.3.26	タイプ T25	252
8.3.27	タイプ T26	253
8.3.28	タイプ T27	254
8.3.29	タイプ T28	255
8.3.30	タイプ T29	256
8.3.31	タイプ T30	257
8.3.32	タイプ T31	258
8.3.33	タイプ T32	259
8.3.34	タイプ T33	260
8.3.35	タイプ T34	261
8.3.36	タイプ T35	262
8.3.37	タイプ T36	263
8.3.38	タイプ T37	264
8.3.39	タイプ T38	265
8.3.40	タイプ T39	266

8.4 付録 (ポート設定一覧) 267

8.4.1	ポート A 設定	267
8.4.2	ポート B 設定	268
8.4.3	ポート C 設定	269
8.4.4	ポート D 設定	270
8.4.5	ポート E 設定	271
8.4.6	ポート F 設定	272
8.4.7	ポート G 設定	273
8.4.8	ポート H 設定	274
8.4.9	ポート I 設定	275
8.4.10	ポート J 設定	276
8.4.11	ポート K 設定	277
8.4.12	ポート L 設定	278
8.4.13	ポート M 設定	279
8.4.14	ポート N 設定	280

8.4.15	ポート O 設定	281
8.4.16	ポート P 設定	282

第9章 DMA コントローラ (DMAC)

9.1	概要	283
9.2	DMA 転送タイプについて	284
9.3	ブロック図	285
9.4	TMPM364F10FG の固有情報	286
9.4.1	Peripheral to Peripheral でサポートする周辺機能	286
9.4.2	DMA 要求	286
9.4.3	割り込み要求	286
9.4.4	ベースアドレス	286
9.5	レジスタ説明	287
9.5.1	DMAC レジスタ一覧	287
9.5.2	DMACxIntStatus (DMAC Interrupt Status Register)	288
9.5.3	DMACxIntTCStatus (DMAC Interrupt Terminal Count Status Register)	289
9.5.4	DMACxIntTCClear (DMAC Interrupt Terminal Count Clear Register)	290
9.5.5	DMACxIntErrorStatus (DMAC Interrupt Error Status Register)	291
9.5.6	DMACxIntErrClr (DMAC Interrupt Error Clear Register)	292
9.5.7	DMACxRawIntTCStatus (DMAC Raw Interrupt Terminal Count Status Register)	293
9.5.8	DMACxRawIntErrorStatus (DMAC Raw Error Interrupt Status Register)	294
9.5.9	DMACxEnbldChns (DMAC Enabled Channel Register)	295
9.5.10	DMACxSoftBReq (DMAC Software Burst Request Register)	296
9.5.11	DMACxSoftSReq (DMAC Software Single Request Register)	298
9.5.12	DMACxConfiguration (DMAC Configuration Register)	300
9.5.13	DMACxSrcAddr (DMAC Channelx Source Address Register)	301
9.5.14	DMACxDstAddr (DMAC Channelx Destination Address Register)	302
9.5.15	DMACxCnLLI (DMAC Channelx Linked List Item Register)	303
9.5.16	DMACxCnControl (DMAC Channelx Control Register)	304
9.5.17	DMACxCnConfiguration (DMAC Channelx Configuration Register)	306
9.6	特殊機能	308
9.6.1	Scatter/gather 機能	308
9.6.2	Linked list 動作	309

第10章 メモリコントローラ(Static Memory Controller)

10.1	機能概要	311
10.2	ブロック図	312
10.3	レジスタ説明	313
10.3.1	レジスタ一覧	313
10.3.2	SMCMDMODE (モード設定レジスタ)	314
10.3.3	smc_memif_cfg (SMC Memory Interface Configuration Register)	315
10.3.4	smc_direct_cmd (SMC Direct Command Register)	316
10.3.5	smc_set_cycles (SMC Set Cycles Register)	317
10.3.6	smc_set_opmode (SMC Set Opmode Register)	318
10.3.7	smc_sram_cycles0_0 (SMC SRAM Cycles Registers 0 <0>)	319
10.3.8	smc_sram_cycles0_1 (SMC SRAM Cycles Registers 0 <1>)	320
10.3.9	smc_sram_cycles0_2 (SMC SRAM Cycles Registers 0 <2>)	321
10.3.10	smc_sram_cycles0_3 (SMC SRAM Cycles Registers 0 <3>)	322
10.3.11	smc_opmode0_0 (SMC Opmode Registers 0 <0>)	323
10.3.12	smc_opmode0_1 (SMC Opmode Registers 0 <1>)	324
10.3.13	smc_opmode0_2 (SMC Opmode Registers 0 <2>)	325
10.3.14	smc_opmode0_3 (SMC Opmode Registers 0 <3>)	326
10.4	外部バスサイクル	327
10.4.1	セパレートモード	327
10.4.1.1	tRC / tCEOE 設定例	
10.4.1.2	tWC / tWP 設定例	
10.4.1.3	tRC / tCEOE / tPC レジスタ設定例	

10.4.1.4	tTR レジスタ設定例	
10.4.2	マルチプレクスモード	331
10.4.2.1	tRC / tCEOE レジスタ設定例	
10.4.2.2	tWC / tWP レジスタ設定例	
10.4.2.3	tTR レジスタ設定例	
10.5	外部メモリ接続例	334

第 11 章 16 ビットタイマ/イベントカウンタ(TMRB)

11.1	概要	337
11.2	チャンネル別仕様相違点	338
11.3	構成	340
11.4	レジスタ説明	342
11.4.1	チャンネル別レジスタ一覧	342
11.4.2	TBxEN(イネーブルレジスタ)	343
11.4.3	TBxRUN(RUN レジスタ)	344
11.4.4	TBxCR(コントロールレジスタ)	345
11.4.5	TBxMOD(モードレジスタ)	346
11.4.6	TBxFFCR(フリップフロップコントロールレジスタ)	348
11.4.7	TBxST(ステータスレジスタ)	349
11.4.8	TBxIM(割り込みマスクレジスタ)	350
11.4.9	TBxUC(アップカウンタキャプチャレジスタ)	351
11.4.10	TBxRG0(タイマレジスタ 0)	352
11.4.11	TBxRG1(タイマレジスタ 1)	352
11.4.12	TBxCP0(キャプチャレジスタ 0)	353
11.4.13	TBxCP1(キャプチャレジスタ 1)	353
11.5	回路別の動作説明	354
11.5.1	プリスケアラ	354
11.5.2	アップカウンタ(UC)	360
11.5.3	タイマレジスタ(TBxRG0, TBxRG1)	360
11.5.4	キャプチャ制御	360
11.5.5	キャプチャレジスタ(TBxCP0, TBxCP1)	361
11.5.6	アップカウンタキャプチャレジスタ(TBxUC)	361
11.5.7	コンパレータ(CP0, CP1)	361
11.5.8	タイマフリップフロップ(TBxFF0)	361
11.5.9	キャプチャ割り込み(INTCAPx0, INTCAPx1)	361
11.6	モード別動作説明	362
11.6.1	16 ビットインタバルタイマモード	362
11.6.2	16 ビットイベントカウンタモード	362
11.6.3	16 ビット PPG (プログラマブル矩形波)出力モード	363
11.6.4	タイマ同期モード	364
11.7	キャプチャ機能を利用した応用例	366
11.7.1	外部トリガパルスからのワンショットパルス出力	366
11.7.2	周波数測定	368
11.7.3	パルス幅測定	368
11.7.4	時間差測定	369

第 12 章 シリアルチャネル(SIO/UART)

12.1	概要	371
12.2	チャンネル別仕様相違点	371
12.3	構成	373
12.4	レジスタ説明	374
12.4.1	チャンネル別レジスタ一覧	374
12.4.2	SCxEN (イネーブルレジスタ)	375
12.4.3	SCxBUF (バッファレジスタ)	376
12.4.4	SCxCR (コントロールレジスタ)	377
12.4.5	SCxMOD0 (モードコントロールレジスタ 0)	378

12.4.6	SCxMOD1 (モードコントロールレジスタ 1).....	379
12.4.7	SCxMOD2 (モードコントロールレジスタ 2).....	380
12.4.8	SCxBRCR (ボーレートジェネレータコントロールレジスタ), SCxBRADD (ボーレートジェネレータコントロールレジスタ 2).....	382
12.4.9	SCxFCNF (FIFO コンフィグレジスタ).....	384
12.4.10	SCxRFC (受信 FIFO コンフィグレジスタ).....	386
12.4.11	SCxTFC (送信 FIFO コンフィグレジスタ) (注 2).....	387
12.4.12	SCxRST (受信 FIFO ステータスレジスタ).....	388
12.4.13	SCxTST (送信 FIFO ステータスレジスタ).....	389
12.5	動作モード	390
12.6	データフォーマット	391
12.6.1	データフォーマット一覧.....	391
12.6.2	パリティ制御.....	392
12.6.2.1	送信	
12.6.2.2	受信	
12.6.3	STOP ビット長.....	392
12.7	クロック制御	393
12.7.1	プリスケアラ.....	393
12.7.2	シリアルクロック生成回路.....	399
12.7.2.1	ボーレートジェネレータ	
12.7.2.2	クロック選択回路	
12.8	送信/受信バッファと FIFO	403
12.8.1	構成.....	403
12.8.2	送信/受信バッファ.....	403
12.8.3	FIFO.....	403
12.9	ステータスフラグ	404
12.10	エラーフラグ	404
12.10.1	OERR フラグ.....	405
12.10.2	PERR フラグ.....	405
12.10.3	FERR フラグ.....	405
12.11	受信	406
12.11.1	受信カウンタ.....	406
12.11.2	受信制御部.....	406
12.11.2.1	IO インタフェースモードの場合	
12.11.2.2	UART モードの場合	
12.11.3	受信動作.....	406
12.11.3.1	受信バッファの動作	
12.11.3.2	受信 FIFO の動作	
12.11.3.3	IO インタフェースモード、SCLK 出力での受信	
12.11.3.4	受信データの読み出し	
12.11.3.5	ウェイクアップ機能	
12.11.3.6	オーバランエラー	
12.12	送信	411
12.12.1	送信カウンタ.....	411
12.12.2	送信制御部.....	411
12.12.2.1	IO インタフェースモードの場合	
12.12.2.2	UART モードの場合	
12.12.3	送信動作.....	412
12.12.3.1	送信バッファの動作	
12.12.3.2	送信 FIFO の動作	
12.12.3.3	IO インタフェースモード、SCLK 出力での送信	
12.12.3.4	アンダーランエラー	
12.13	ハンドシェイク機能	415
12.14	割り込み/エラー発生タイミング	416
12.14.1	受信割り込み.....	416
12.14.1.1	シングルバッファ/ダブルバッファ構成の場合	
12.14.1.2	FIFO 使用の場合	
12.14.2	送信割り込み.....	417
12.14.2.1	シングルバッファ/ダブルバッファ構成の場合	
12.14.2.2	FIFO 使用の場合	
12.14.3	エラー発生.....	418
12.14.3.1	UART モード	
12.14.3.2	IO インタフェースモード	
12.15	ソフトリセット	418
12.16	モード別動作説明	419

12.16.1	モード0 (IO インタフェースモード).....	419
12.16.1.1	送信	
12.16.1.2	受信	
12.16.1.3	送受信(全二重)	
12.16.2	モード1 (7 ビット UART モード).....	430
12.16.3	モード2 (8 ビット UART モード).....	430
12.16.4	モード3 (9 ビット UART モード).....	431
12.16.4.1	ウェイクアップ機能	
12.16.4.2	プロトコル	

第13章 同期式シリアルインタフェース(SSP)

13.1	概要.....	433
13.2	ブロック図.....	434
13.3	レジスタ.....	435
13.3.1	レジスタ一覧.....	435
13.3.2	SSPCR0(制御レジスタ 0).....	436
13.3.3	SSPCR1(制御レジスタ 1).....	437
13.3.4	SSPDR(データレジスタ).....	438
13.3.5	SSPSR(ステータスレジスタ).....	439
13.3.6	SSPCPSR (クロックプリスケールレジスタ).....	440
13.3.7	SSPIMSC(割り込み許可/禁止レジスタ).....	441
13.3.8	SSPRIS (許可前の割り込みステータスレジスタ).....	442
13.3.9	SSPMIS (許可後の割り込みステータスレジスタ).....	443
13.3.10	SSPICR (割り込みクリアレジスタ).....	444
13.3.11	SSPxDMACR (DMA 制御レジスタ).....	444
13.4	SSP の概要.....	445
13.4.1	クロックプリスケール.....	445
13.4.2	送信 FIFO.....	445
13.4.3	受信 FIFO.....	445
13.4.4	割り込み生成ロジック.....	446
13.4.5	DMA インタフェース.....	447
13.5	SSP の動作.....	448
13.5.1	SSP の初期設定.....	448
13.5.2	SSP のイネーブル.....	448
13.5.3	クロック比.....	448
13.6	フレーム形式.....	449
13.6.1	SSI のフレームフォーマット.....	450
13.6.2	SPI のフレームフォーマット.....	451
13.6.3	Microwire のフレームフォーマット.....	453

第14章 シリアルバスインタフェース(I2C/SIO)

14.1	構成.....	458
14.2	レジスタ説明.....	459
14.2.1	チャンネル別レジスタ一覧.....	459
14.3	I2C バスモード時のデータフォーマット.....	460
14.4	I2C バスモード時のコントロールレジスタ.....	461
14.4.1	SBIxCR0(コントロールレジスタ 0).....	461
14.4.2	SBIxCR1(コントロールレジスタ 1).....	462
14.4.3	SBIxCR2(コントロールレジスタ 2).....	464
14.4.4	SBIxSR(ステータスレジスタ).....	465
14.4.5	SBIxBR0(ボーレートレジスタ 0).....	466
14.4.6	SBIxDBR(データバッファレジスタ).....	467
14.4.7	SBIxI2CAR(I2C バスアドレスレジスタ).....	468
14.5	I2C バスモード時の制御.....	469
14.5.1	シリアルクロック.....	469
14.5.1.1	クロックソース	
14.5.1.2	クロック同期化	

14.5.2	アクノリッジメントモードの指定.....	470
14.5.3	転送ビット数の選択.....	470
14.5.4	スレーブアドレスとアドレス認識モードの設定.....	470
14.5.5	動作モード.....	471
14.5.6	トランスマッタ/レシーバの選択.....	471
14.5.7	マスタ/スレーブの選択.....	471
14.5.8	スタート/ストップコンディションの発生.....	472
14.5.9	割り込みサービス要求と解除.....	472
14.5.10	アービトラージョンロスト検出モニタ.....	473
14.5.11	スレーブアドレス一致検出モニタ.....	474
14.5.12	ゼネラルコール検出モニタ.....	474
14.5.13	最終受信ビットモニタ.....	475
14.5.14	データバッファレジスタ(SBIXDBR).....	475
14.5.15	ボーレートレジスタ(SBIXBR0).....	475
14.5.16	ソフトウェアリセット.....	475
14.6	I2C バスモード時のデータ転送手順.....	476
14.6.1	デバイスの初期化.....	476
14.6.2	スタートコンディション, スレーブアドレスの発生.....	476
14.6.2.1	マスタモードの場合.....	
14.6.2.2	スレーブモードの場合.....	
14.6.3	1 ワードのデータ転送.....	478
14.6.3.1	マスタモードの場合(<MST>="1").....	
14.6.3.2	スレーブモードの場合(<MST>="0").....	
14.6.4	ストップコンディションの発生.....	482
14.6.5	再スタートの手順.....	482
14.7	SIO モード時のコントロールレジスタ.....	484
14.7.1	SBIXCR0(コントロールレジスタ 0).....	484
14.7.2	SBIXCR1(コントロールレジスタ 1).....	485
14.7.3	SBIXDBR(データバッファレジスタ).....	486
14.7.4	SBIXCR2(コントロールレジスタ 2).....	487
14.7.5	SBIXSR(ステータスレジスタ).....	488
14.7.6	SBIXBR0(ボーレートレジスタ 0).....	489
14.8	SIO モード時の制御.....	490
14.8.1	シリアルクロック.....	490
14.8.1.1	クロックソース.....	
14.8.1.2	シフトエッジ.....	
14.8.2	転送モード.....	492
14.8.2.1	8 ビット送信モード.....	
14.8.2.2	8 ビット受信モード.....	
14.8.2.3	8 ビット送受信モード.....	
14.8.2.4	送信終了時の最終ビット保持時間.....	

第 15 章 CEC 機能

15.1	概要.....	499
15.1.1	受信.....	499
15.1.2	送信.....	499
15.1.3	注意事項.....	499
15.2	ブロック図.....	500
15.3	レジスタ説明.....	501
15.3.1	レジスタ一覧.....	501
15.3.2	CECEN(CEC イネーブルレジスタ).....	502
15.3.3	CECADD(ロジカルアドレスレジスタ).....	503
15.3.4	CECRESET(ソフトウェアリセットレジスタ).....	504
15.3.5	CECREN(受信イネーブルレジスタ).....	505
15.3.6	CECRBUF(受信バッファレジスタ).....	506
15.3.7	CECRCR1(受信コントロールレジスタ 1).....	507
15.3.8	CECRCR2(受信コントロールレジスタ 2).....	509
15.3.9	CECRCR3(受信コントロールレジスタ 3).....	511
15.3.10	CECTEN(送信イネーブルレジスタ).....	513
15.3.11	CECTBUF(送信バッファレジスタ).....	514
15.3.12	CECTCR(送信コントロールレジスタ).....	515
15.3.13	CECRSTAT(受信割り込みステータスレジスタ).....	517

15.3.14	CECTSTAT(送信割り込みステータスレジスタ).....	518
15.3.15	CECFSEL(CEC サンプリングクロック選択レジスタ).....	519
15.4	動作説明.....	520
15.4.1	サンプリングクロック.....	520
15.4.2	受信.....	520
15.4.2.1	基本動作	
15.4.2.2	受信の準備	
15.4.2.3	受信許可	
15.4.2.4	受信エラー検出	
15.4.2.5	受信エラー詳細	
15.4.2.6	受信の停止	
15.4.3	送信.....	529
15.4.3.1	基本動作	
15.4.3.2	送信の準備	
15.4.3.3	送信エラー検出	
15.4.3.4	送信エラー詳細	
15.4.3.5	送信の停止	
15.4.3.6	再送信	
15.4.4	ソフトウェアリセット.....	534

第16章 CAN コントローラ

16.1	概要.....	535
16.2	ブロック図.....	536
16.3	CAN インタフェース.....	536
16.4	レジスタ説明.....	537
16.4.1	レジスタ一覧.....	537
16.4.2	メッセージ ID フィールドレジスタ(CANMBxID).....	539
16.4.3	タイムスタンプおよびメッセージ制御フィールドレジスタ(CANMBxTSVMCF).....	541
16.4.4	データフィールドレジスタ(CANMBxDL/CANMBxDH).....	543
16.4.5	CANMC(メールボックスコンフィグレーションレジスタ).....	545
16.4.6	CANMD(メールボックスディレクションレジスタ).....	546
16.4.7	CANTRS(送信要求セットレジスタ).....	547
16.4.8	CANTRR(送信要求リセットレジスタ).....	548
16.4.9	CANTA(送信アクノリッジレジスタ).....	549
16.4.10	CANAA(アボートアクノリッジレジスタ).....	550
16.4.11	CANRMP(受信メッセージペンディングレジスタ).....	551
16.4.12	CANRML(受信メッセージロストレジスタ).....	552
16.4.13	CANLAM(ローカル受信マスクレジスタ).....	553
16.4.14	CANGAM(グローバル受信マスクレジスタ).....	554
16.4.15	CANMCR(マスタ制御レジスタ).....	555
16.4.16	CANGSR(グローバルステータスレジスタ).....	557
16.4.17	CANBCR1(ビットコンフィグレーションレジスタ 1).....	559
16.4.18	CANBCR2(ビットコンフィグレーションレジスタ 2).....	560
16.4.19	CANGIF(グローバル割り込みフラグレジスタ).....	561
16.4.20	CANGIM(グローバル割り込みマスクレジスタ).....	562
16.4.21	CANMBTIF(メールボックス送信割り込みフラグレジスタ).....	563
16.4.22	CANMBRIF(メールボックス受信割り込みフラグレジスタ).....	564
16.4.23	CANMBIM(メールボックス割り込みマスクレジスタ).....	565
16.4.24	CANCDR(チェンジデータ要求レジスタ).....	566
16.4.25	CANRFP(リモートフレームペンディングレジスタ).....	567
16.4.26	CANCEC(エラーカウンタレジスタ).....	568
16.4.27	CANTSP(タイムスタンプカウンタプリスケアラレジスタ).....	569
16.4.28	CANTSC(タイムスタンプカウンタレジスタ).....	570
16.5	回路別の動作説明.....	571
16.5.1	メールボックス.....	571
16.5.2	送信制御レジスタ.....	572
16.5.3	受信制御レジスタ.....	573
16.5.4	リモートフレーム制御レジスタ.....	574
16.5.5	受信フィルタリング.....	575
16.5.6	タイムスタンプ機能.....	576
16.5.7	割り込み制御.....	577
16.6	動作モード.....	579

16.6.1	コンフィグレーションモード.....	579
16.6.2	スリープモード.....	581
16.6.3	サスペンドモード.....	581
16.6.4	テストループバックモード.....	582
16.6.5	テストエラーモード.....	582
16.7	動作説明.....	583
16.7.1	メッセージ受信.....	583
16.7.2	メッセージ送信.....	584
16.7.3	リモートフレームの処理.....	585
16.8	ビットコンフィグレーション.....	586

第 17 章 リモコン判定機能(RMC)

17.1	概要.....	589
17.1.1	リモコン受信.....	589
17.2	ブロック図.....	589
17.3	レジスタ説明.....	590
17.3.1	レジスタ一覧.....	590
17.3.2	RMCxEN(イネーブルレジスタ).....	591
17.3.3	RMCxREN(受信イネーブルレジスタ).....	592
17.3.4	RMCxRBUF1(受信データバッファレジスタ 1).....	593
17.3.5	RMCxRBUF2(受信データバッファレジスタ 2).....	593
17.3.6	RMCxRBUF3(受信データバッファレジスタ 3).....	594
17.3.7	RMCxRCR1(受信コントロールレジスタ 1).....	595
17.3.8	RMCxRCR2(受信コントロールレジスタ 2).....	596
17.3.9	RMCxRCR3(受信コントロールレジスタ 3).....	597
17.3.10	RMCxRCR4(受信コントロールレジスタ 4).....	598
17.3.11	RMCxRSTAT(受信ステータスレジスタ).....	599
17.3.12	RMCxEND1(受信終了ビット数レジスタ 1).....	600
17.3.13	RMCxEND2(受信終了ビット数レジスタ 2).....	600
17.3.14	RMCxEND3(受信終了ビット数レジスタ 3).....	601
17.3.15	RMCxFSEL(ソースクロック選択レジスタ).....	602
17.4	動作説明.....	603
17.4.1	リモコン受信.....	603
17.4.1.1	サンプリングブロック	
17.4.1.2	基本動作	
17.4.1.3	リモコン受信の準備	
17.4.1.4	受信許可	
17.4.1.5	受信の停止	
17.4.1.6	リーダ待ちの状態でのリーダなしのリモコン信号の受信	
17.4.1.7	Low 幅のみのリーダで始まるリモコン信号の受信	
17.4.1.8	周期固定の位相方式のリモコン信号の受信	

第 18 章 USB ホストコントローラ

18.1	システム概要.....	613
18.2	システム構成.....	614
18.3	割り込み.....	615
18.4	リセット.....	616
18.4.1	ハードウェアリセット.....	616
18.4.2	ソフトウェアリセット.....	616
18.5	バスパワー制御.....	616
18.6	レジスタ.....	617
18.6.1	HcRevision レジスタ.....	618
18.6.2	HcControl レジスタ.....	618
18.6.3	HcCommandStatus レジスタ.....	621
18.6.4	HcInterruptStatus レジスタ.....	623
18.6.5	HcInterruptEnable レジスタ.....	625

18.6.6	HcInterruptDisable レジスタ	627
18.6.7	HcHCCA レジスタ	628
18.6.8	HcPeriodCurrentED レジスタ	629
18.6.9	HcControlHeadED レジスタ	630
18.6.10	HcControlCurrentED レジスタ	631
18.6.11	HcBulkHeadED レジスタ	632
18.6.12	HcBulkCurrentED レジスタ	633
18.6.13	HcDoneHead レジスタ	634
18.6.14	HcFmInterval レジスタ	635
18.6.15	HcFmRemaining レジスタ	636
18.6.16	HcFmNumber レジスタ	637
18.6.17	HcPeriodicStart レジスタ	638
18.6.18	HcLSThreshold レジスタ	639
18.6.19	HcRhDescriptorA レジスタ	640
18.6.20	HcRhDescriptorB レジスタ	642
18.6.21	HcRhStatus レジスタ	643
18.6.22	HcRhPortStatus1 レジスタ	645
18.6.23	HcBCR0 レジスタ	648
18.7	使用上の注意点	649
18.7.1	USB クロック設定時の注意点	649
18.7.2	発振子の注意点	649
18.7.3	SLOW モード及び各低消費電力モード遷移時の注意点	649
18.7.4	USB を使用しない場合の注意点	649
18.7.5	RAM0 及び RAM1 へのアクセス競合注意点	649
18.8	USB ホストコントローラ制約事項	650
18.9	回路接続例	652

第 19 章 ウォッチドッグタイマ(WDT)

19.1	構成	653
19.2	レジスタ一覧	654
19.2.1	WDMOD(ウォッチドッグタイマモードレジスタ)	654
19.2.2	WDCR(ウォッチドッグタイマコントロールレジスタ)	655
19.3	動作説明	656
19.3.1	基本動作	656
19.3.2	動作モードと動作状態	656
19.4	暴走検出時の動作	657
19.4.1	INTWDT 割り込み発生の場合	657
19.4.2	内部リセット発生の場合	658
19.5	コントロールレジスタ	659
19.5.1	ウォッチドッグタイマモードレジスタ(WDMOD)	659
19.5.2	ウォッチドッグタイマコントロールレジスタ(WDCR)	659
19.5.3	設定例	660
19.5.3.1	ディセーブル制御	
19.5.3.2	イネーブル制御	
19.5.3.3	ウォッチドッグタイマのクリア制御	
19.5.3.4	ウォッチドッグタイマ検出時間の設定	

第 20 章 KEY ON WAKE UP 動作

20.1	概要	661
20.2	ブロック図	661
20.3	レジスタ詳細	662
20.3.1	レジスタ一覧	662
20.3.2	KWUPCR0(コントロールレジスタ 0)	662
20.3.3	KWUPCR1(コントロールレジスタ 1)	663
20.3.4	KWUPCR2(コントロールレジスタ 2)	664
20.3.5	KWUPCR3(コントロールレジスタ 3)	665

20.3.6	KWUPPKEY(ポートモニタレジスタ).....	666
20.3.7	KWUPCNT(プルアップ周期レジスタ).....	667
20.3.8	KWUPCLR(割り込み全要因クリアレジスタ).....	668
20.3.9	KWUPINT(割り込みモニタレジスタ).....	669
20.4	KEY ON WAKE UP 動作	670
20.5	プルアップ機能	671
20.5.1	プルアップイネーブルでKWUP 入力を使用する場合.....	671
20.5.2	プルアップディセーブルでKWUP 入力を使用する場合.....	672
20.6	KWUP 入力との検出と検出タイミング	673

第 21 章 BACKUP モジュール

21.1	特長	675
21.2	ブロック図	675
21.3	動作説明	676
21.3.1	BACKUP モード時に動作可能な周辺回路.....	676
21.3.1.1	状態遷移.....	
21.3.1.2	状態遷移フロー.....	
21.3.1.3	状態遷移フローチャート.....	
21.3.1.4	BACKUP モードタイミングチャート.....	

第 22 章 アナログ/デジタルコンバータ(ADC)

22.1	概要	681
22.2	構成	682
22.3	レジスタ説明	683
22.3.1	レジスタ一覧.....	683
22.3.2	ADCBAS (変換精度設定レジスタ).....	684
22.3.3	ADCLK (変換クロック設定レジスタ).....	685
22.3.4	ADMOD0 (モードコントロールレジスタ 0).....	687
22.3.5	ADMOD1 (モードコントロールレジスタ 1).....	688
22.3.6	ADMOD2 (モードコントロールレジスタ 2).....	690
22.3.7	ADMOD3 (AD モードコントロールレジスタ 3).....	692
22.3.8	ADMOD4 (モードコントロールレジスタ 4).....	693
22.3.9	ADMOD5 (AD モードコントロールレジスタ 5).....	694
22.3.10	ADREG08 (変換結果レジスタ 08).....	695
22.3.11	ADREG19 (変換結果レジスタ 19).....	696
22.3.12	ADREG2A (変換結果レジスタ 2A).....	697
22.3.13	ADREG3B (変換結果レジスタ 3B).....	698
22.3.14	ADREG4C (変換結果レジスタ 4C).....	699
22.3.15	ADREG5D (変換結果レジスタ 5D).....	700
22.3.16	ADREG6E (変換結果レジスタ 6E).....	701
22.3.17	ADREG7F (変換結果レジスタ 7F).....	702
22.3.18	ADREGSP (変換結果レジスタ SP).....	703
22.3.19	ADCMP0 (変換結果比較レジスタ 0).....	704
22.3.20	ADCMP1 (変換結果比較レジスタ 1).....	704
22.4	動作説明	705
22.4.1	アナログ基準電圧.....	705
22.4.2	AD 変換モード.....	705
22.4.2.1	通常 AD 変換.....	
22.4.2.2	最優先 AD 変換.....	
22.4.3	AD 監視機能.....	706
22.4.4	入力チャネルの選択.....	707
22.4.5	AD 変換動作詳細.....	707
22.4.5.1	AD 変換の起動.....	
22.4.5.2	AD 変換動作.....	
22.4.5.3	通常 AD 変換中の最優先変換要求.....	
22.4.5.4	リピート変換モードの停止.....	
22.4.5.5	通常 AD 変換の再起動.....	
22.4.5.6	変換終了.....	

第23章 リアルタイムクロック(RTC)

23.1	RTCの機能概略	713
23.2	ブロック図	713
23.3	レジスタ説明	714
23.3.1	レジスタ一覧	714
23.3.2	コントロールレジスタ	714
23.3.3	レジスタ詳細	716
23.3.3.1	RTCSECR(秒桁レジスタ(PAGE0のみ))	
23.3.3.2	RTCMINR(分桁レジスタ(PAGE0/1))	
23.3.3.3	RTCHOURR(時間桁レジスタ(PAGE0/1))	
23.3.3.4	RTCDAYR(曜日桁レジスタ(PAGE0/1))	
23.3.3.5	RTCDATER(日桁レジスタ(PAGE0/1))	
23.3.3.6	RTCMONTHR(月桁レジスタ(PAGE0のみ))	
23.3.3.7	RTCMONTHR(24時間時計, 12時間時計の選択レジスタ(PAGE1のみ))	
23.3.3.8	RTCYEARR(年桁レジスタ(PAGE0のみ))	
23.3.3.9	RTCYEARR(うるう年レジスタ(PAGE1のみ))	
23.3.3.10	RTCPAGER(PAGEレジスタ(PAGE0/1))	
23.3.3.11	RTCRESTR(リセットレジスタ(PAGE0/1))	
23.4	動作説明	723
23.4.1	時計データをリードする場合	723
23.4.2	時計データをライトする場合	723
23.4.3	低消費電力モードへ遷移する場合	725
23.5	アラーム機能の説明	726
23.5.1	アラームレジスタと時計の一致時、ALARM端子からパルスを出力	726
23.5.2	1 Hz のパルスを出力する場合	727
23.5.3	16 Hz のパルスを出力する場合	727

第24章 Flash 動作説明

24.1	フラッシュメモリ	729
24.1.1	特長	729
24.1.2	フラッシュ部ブロック図	731
24.2	動作モード	732
24.2.1	リセット動作	733
24.2.2	ユーザーブートモード(シングルチップモード)	733
24.2.2.1	(1-A)書き替えルーチンをフラッシュメモリに内蔵する場合の手順例	
24.2.2.2	(1-B)書き替えルーチンを外部から転送する場合の手順例	
24.2.3	シングルブートモード	742
24.2.3.1	(2-A)内蔵ブートROMの書き替えアルゴリズムを利用する場合	
24.2.4	モード設定	745
24.2.5	メモリマップ	745
24.2.6	インタフェース仕様	747
24.2.7	データ転送フォーマット	748
24.2.8	メモリの制約について	748
24.2.9	ブートプログラムの転送フォーマット	748
24.2.9.1	RAM転送	
24.2.9.2	フラッシュメモリSUM	
24.2.9.3	デバイス情報読み出し	
24.2.9.4	フラッシュメモリチップ消去およびプロテクトビット消去	
24.2.10	ブートプログラム動作説明	755
24.2.11	RAM転送コマンド	756
24.2.11.1	フラッシュメモリSUMコマンド	
24.2.11.2	製品情報読み出しコマンド	
24.2.11.3	フラッシュメモリチップ消去およびプロテクトビット消去コマンド	
24.2.11.4	ACK応答データ	
24.2.11.5	シリアル動作モード判定	
24.2.11.6	パスワードについて	
24.2.11.7	SUMの計算方法	
24.2.11.8	CHECKSUMの計算方法	
24.2.12	ブートプログラム全体フローチャート	768

24.3 オンボードプログラミングでのフラッシュメモリ書き込み/消去	769
24.3.1 フラッシュメモリ.....	769
24.3.1.1 ブロック構成.....	
24.3.1.2 基本動作.....	
24.3.1.3 リセット (ハードウェアリセット).....	
24.3.1.4 コマンド説明.....	
24.3.1.5 フラッシュコントロール/ステータスレジスタ.....	
24.3.1.6 コマンドシーケンス一覧.....	
24.3.2 バスライトサイクル時のアドレスビット構成.....	779
24.3.2.1 フローチャート.....	

第 25 章 プロテクト/セキュリティ機能

25.1 概要	783
25.2 特長	783
25.2.1 内蔵 ROM (Flash)のライト/消去プロテクト.....	783
25.2.2 セキュリティ機能.....	783
25.3 レジスタ	784
25.3.1 レジスタ一覧.....	784
25.3.2 FCFLCS(フラッシュコントロールレジスタ).....	785
25.3.3 FCSECBIT(セキュリティビットレジスタ).....	786
25.4 設定/解除方法	787
25.4.1 内蔵 ROM (Flash)のライト/消去プロテクト.....	787
25.4.2 セキュリティビット.....	787

第 26 章 RAM インタフェース

26.1 レジスタ一覧	789
26.1.1 RCWAIT(RAM インタフェースレジスタ).....	789

第 27 章 ポート部等価回路図

27.1 PA0~7、PB0~7、PP1、PP3~5	791
27.2 PC0~7、PD0~7、PE0~7、PF0~4、PG0~7、PH0~7、PI0、PL0~7、PM0~7、PN0~7、PO0~7、PP0、PP2、PP6	791
27.3 P11	792
27.4 PJ0~7、PK0~7	792
27.5 RESET、NMI	793
27.6 MODE、SWCLK	793
27.7 SWDIO	793
27.8 X1、X2	794
27.9 XT1、XT2	794
27.10 VREFH、AVSS	794

第 28 章 電気的特性

28.1 絶対最大定格	795
28.2 DC 電気的特性(1/3)	796
28.3 DC 電気的特性(2/3)	797
28.4 DC 電気的特性(3/3)	798
28.5 10 ビット AD コンバータ変換特性	799

28.6 AC 電気的特性	800
28.6.1 AC 測定条件	800
28.6.2 メモリコントローラ(SMC)	801
28.6.2.1 基本バスサイクル(リード)	
28.6.2.2 基本バスサイクル(ライト)	
28.6.2.3 リード・ライトサイクルの設定例	
28.6.3 シリアルチャネル(SIO/UART)	807
28.6.3.1 I/O インタフェースモード	
28.6.4 シリアルバスインタフェース(I2C/SIO)	810
28.6.4.1 I2C モード	
28.6.4.2 クロック同期式 8 ビット SIO モード	
28.6.5 SSP コントローラ(SSP)	813
28.6.5.1 SSP の SPI モード (マスタ)	
28.6.5.2 SSP の SPI モード (スレーブ)	
28.6.6 USB ホストコントローラ	817
28.6.7 16 ビットタイマ/イベントカウンタ	817
28.6.7.1 イベントカウンタ	
28.6.7.2 キャプチャ	
28.6.8 外部割り込み	818
28.6.9 NMI	818
28.6.10 SCOUT 端子 AC 特性	818
28.6.11 デバッグ通信	819
28.6.12 ETM トレース	820
28.7 フラッシュ特性	820
28.7.1 書き込み特性	820
28.8 発振回路	821
28.8.1 セラミック発振子	821
28.8.2 水晶発振子	821
28.8.3 プリント基板の設計に関するご注意	822
28.9 取り扱い上のご注意	823
28.9.1 電源の注意事項	823
28.9.1.1 電源投入時の注意事項	
28.9.1.2 電源再投入時の注意事項	

第 29 章 パッケージ寸法図

CMOS 32 ビット マイクロコントローラ

TMPM364F10FG

TMPM364F10FG は、ARM 社 Cortex™-M3 コアを内蔵した 32 ビット RISC マイクロプロセッサです。

製品名	ROM (FLASH)	RAM	パッケージ
TMPM364F10FG	1024 Kbyte	64 Kbyte	P-LQFP144-2020-0.50E

機能概要と特長は次のとおりです。

1.1 機能概要

1. ARM 社製 Cortex-M3 コアを使用

a. Thumb®-2 命令で、コード効率の向上を実現

- ・ プログラムフロー改善のための新しい 16 ビット命令
- ・ 性能とコードサイズ向上のための新しい 32 ビット命令
- ・ 32 ビット/16 ビット混在の命令セットでコード効率を向上

b. 高性能化と低消費電力化を同時に実現

【高性能化】

- ・ 32 ビット乗算($32 \times 32 = 32$ ビット)を 1 クロックで実行
- ・ 除算を 2~12 クロックで実行

【低消費電力化】

- ・ 低消費電力ライブラリを使用した最適化設計
- ・ プロセッサコアの動作を停止させるスタンバイ機能

c. リアルタイム制御に向けた高速割り込み応答

- ・ 実行時間の長い命令は割り込みで中断可能
- ・ スタックへの PUSH をハードウェアで自動的に実行

2. 内蔵プログラムメモリ/データメモリ

- ・ 内蔵 RAM : 64Kbyte
- ・ 内蔵 FlashROM : 1024Kbyte

3. メモリコントローラ(SMC)

- ・ 16MB(プログラム/データ共通) まで拡張可能
- ・ 外部データバス (セパレートバス/マルチプレクスバス) : 16 ビット幅
- ・ チップセレクト/ウェイトコントローラ : 4 チャンネル

4. DMA コントローラ(DMAC) : 2 チャンネル

転送対象:内蔵メモリ、内蔵 I/O および外部メモリ

5. 16 ビットタイマ/イベントカウンタ(TMRB) : 16 チャンネル
 - ・ 16 ビットインタバルタイマモード
 - ・ 16 ビットイベントカウンタモード
 - ・ 16 ビット PPG 出力 (4 相同期出力可能)
 - ・ インพุットキャプチャ機能
6. ウォッチドッグタイマ(WDT) : 1 チャンネル
リセットまたはマスク不能割り込み(NMI)発生
7. シリアルチャネル(SIO/UART) : 12 チャンネル
UART、I/O インタフェースモード選択可能(4byte FIFO 内蔵)
8. シリアルバスインタフェース(I2C/SIO) : 5 チャンネル
I2C バスモード/クロック同期式 8 ビット SIO モード選択可能
9. 同期式シリアルインタフェース(SSP) : 1 チャンネル
 - ・ SPI を含む 3 種類の同期式通信プロトコル(SPI/SSI/Microwire)
 - ・ 通信速度:マスターモード時:16Mbps (max.)、スレーブモード時:5.3Mbps (max.)
10. USB2.0 フルスピードホスト : 1 チャンネル
 - ・ Universal Serial Bus Specification Rev2.0 に準拠
 - ・ OpenHCI for Release 1.0a に準拠
 - ・ Control/Bulk/Interrupt/Isochronous モード
 - ・ フルスピード 12Mbps (ロースピードは非サポート)
11. CAN 2.0 : 1 チャンネル
 - ・ バージョン 2.0B Active 対応
 - ・ 32 メールボックス
 - ・ 最大転送レート : 1 Mbps
12. CEC 機能(CEC) : 1 チャンネル
1 byte ごと送受信
13. リモコン判定機能(RMC) : 2 チャンネル
72 bit まで一括受信
14. 10 ビット AD コンバータ(ADC) : 16 チャンネル
 - ・ 内部タイマトリガスタートが可能
 - ・ チャンネル固定/スキャンモード
 - ・ シングル/リピートモード
 - ・ AD 監視機能 2 チャンネル
 - ・ 変換時間 1.15 μ sec ($f_{sys} = 40$ MHz 時)
15. キーオンウェイクアップ(KWUP) : 4 チャンネル
ダイナミックプルアップ

16. リアルタイムクロック(RTC) : 1 チャンネル

- ・ 時計機能(時間, 分, 秒)
- ・ カレンダー機能(月日, 週, うるう年)
- ・ アラーム機能(アラーム出力)
- ・ アラーム割り込み発生

17. バックアップモジュール (BUPMD)

下記の機能を残して電源遮断を行なうことによって低消費電力を実現

- バックアップ RAM : 8KB
- I/O (BACKUP モードに遷移する前のポート状態を保持)
- CEC 機能
- リモコン判定機能
- キーオンウェイクアップ機能
- リアルタイムクロック機能

18. 割り込み機能

- ・ 内部 84 本 : 7 レベルの優先順位設定可能 (ウォッチドッグタイマ割り込みを除く)
- ・ 外部 14 本 : 7 レベルの優先順位設定可能

19. マスク不能割り込み(NMI)

ウォッチドッグタイマまたは $\overline{\text{NMI}}$ 端子により発生

20. 入出力ポート(PORT) : 118 端子

入出力端子 : 102 本

入力端子 : 16 本

21. 低消費電力モード

IDLE2, IDLE1, SLEEP, STOP, SLOW, BACKUP (BACKUP SLEEP, BACKUP STOP)

22. クロックジェネレータ(CG)

- ・ PLL 内蔵(4 通倍/8 通倍切り替え可能)
- ・ クロックギア機能 : 高速クロックを 1/1, 1/2, 1/4, 1/8 に分周可能

23. エンディアン

リトルエンディアン

24. デバッグインターフェース

SWD/SWV/TRACE(DATA 4bit)

25. 最大動作周波数 : 64 MHz (USB 使用時は 48MHz)

26. 動作電圧範囲

2.7 V~3.6 V (内蔵レギュレータ使用)

3.0 V~3.6 V (USB 機能使用時)

27. 温度範囲

- ・ -40°C ~ 85°C (Flash W/E 時以外)
- ・ 0°C ~ 70°C (Flash W/E 時)

28. パッケージ

P-LQFP144-2020-0.50E (20 mm × 20 mm, 0.5 mm ピッチ)

Not Recommended
for New Design

1.2 ブロック図




図 1-1 TMPM364F10FG ブロック図

1.3 ピン配置図(Top view)

TMPM364F10FG のピン配置図は、図 1-2 のとおりです。




図 1-2 ピン配置図(LQFP144)

1.4 ピン名称と機能

TMPM364F10FG の入出力ピン名称と機能は、表 1-1 の通りです。

表 1-1 ピン名称と機能<ピン番号順> (1/10)

分類	ピン 番号	記号	入出力	機能
機能	1	PK6 AIN14	入力 入力	入力ポート アナログ入力端子
機能	2	PK7 AIN15	入力 入力	入力ポート アナログ入力端子
電源	3	AVSS	-	AD コンバータ用 GND 端子 (注)AD コンバータを使用しない場合でも GND に接続してください。
電源	4	VREFH	-	AD コンバータ用基準電源端子 (注)AD コンバータを使用しない場合でも電源に接続してください。
機能	5	RESET	入力	リセット入力端子 (注)ブルアップおよびノイズフィルタ(Typ.条件で約 30ns)が内蔵されています。
制御	6	MODE	入力	モード端子 (注)必ず GND に接続してください。
機能	7	PL0 SDA0/SO0 TB0OUT	入出力 入出力 出力	入出力ポート I2C モード送受信, SIO モード送信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	8	PL1 SCL0/SIO TB1OUT	入出力 入出力 出力	入出力ポート I2C モードクロック, SIO モード受信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	9	PL2 SCK0 TB2OUT	入出力 入出力 出力	入出力ポート SIO モードクロック端子 16 ビットタイマ/イベントカウンタ出力端子
機能	10	PL3 INT0 TB3OUT	入出力 入力 出力	入出力ポート 外部割り込み端子 16 ビットタイマ/イベントカウンタ出力端子
機能	11	PL4 TXD1 TB4OUT	入出力 出力 出力	入出力ポート シリアルチャネル送信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	12	PL5 RXD1 TB5OUT	入出力 入力 出力	入出力ポート シリアルチャネル送信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	13	PL6 SCLK1 TB6OUT CTS1	入出力 入出力 出力 入力	入出力ポート シリアルチャネルクロック端子 16 ビットタイマ/イベントカウンタ出力端子 シリアルチャネルハンドシェイク用端子
機能	14	PL7 INT1 TB7OUT	入出力 入力 出力	入出力ポート 外部割り込み端子 16 ビットタイマ/イベントカウンタ出力端子
電源	15	DVSS	-	GND 端子

表 1-1 ピン名称と機能<ピン番号順> (2/10)

分類	ピン 番号	記号	入出力	機能
機能	16	PM0 SCLK2 TB1IN0 <u>CTS2</u>	入出力 入出力 入力 入力	入出力ポート シリアルチャネルクロック端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子 シリアルチャネルハンドシェイク用端子
機能	17	PM1 TXD2 TB1IN1	入出力 出力 入力	入出力ポート シリアルチャネル送信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	18	PM2 RXD2 <u>ALARM</u>	入出力 入力 出力	入出力ポート シリアルチャネル受信端子 アラーム出力端子
機能	19	PM3 INT2 TB3OUT	入出力 入力 出力	入出力ポート 外部割り込み端子 16 ビットタイマ/イベントカウンタ出力端子
機能	20	PM4 SCLK3 <u>CTS3</u>	入出力 入出力 入力	入出力ポート シリアルチャネルクロック端子 シリアルチャネルハンドシェイク用端子
機能	21	PM5 TXD3	入出力 出力	入出力ポート シリアルチャネル送信端子
機能	22	PM6 RXD3	入出力 入力	入出力ポート シリアルチャネル受信端子
機能	23	PM7 INT3	入出力 入力	入出力ポート 外部割り込み端子
機能	24	PN0 TXD4	入出力 出力	入出力ポート シリアルチャネル送信端子
機能	25	PN1 RXD4	入出力 入力	入出力ポート シリアルチャネル受信端子
機能	26	PN2 SCLK4 TB2IN0 <u>CTS4</u>	入出力 入出力 入力 入力	入出力ポート シリアルチャネルクロック端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子 シリアルチャネルハンドシェイク用端子
機能	27	PN3 INT4 TB2IN1 RMC0	入出力 入力 入力 入力	入出力ポート 外部割り込み端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子 リモコン入力端子
機能	28	PN4 TXD5	入出力 出力	入出力ポート シリアルチャネル送信端子
機能	29	PN5 RXD5	入出力 入力	入出力ポート シリアルチャネル受信端子
機能	30	PN6 SCLK5 TBFIN0 <u>CTS5</u>	入出力 入出力 入力 入力	入出力ポート シリアルチャネルクロック端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子 シリアルチャネルハンドシェイク用端子

表 1-1 ピン名称と機能<ピン番号順> (3/10)

分類	ピン 番号	記号	入出力	機能
機能	31	PN7 INT8 TBFIN1 RMC1	入出力 入力 入力 入力	入出力ポート 外部割込み端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子 リモコン入力端子
機能	32	PO0 TXD6 TB8OUT	入出力 出力 出力	入出力ポート シリアルチャネル送信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	33	PO1 RXD6 TB9OUT	入出力 入力 出力	入出力ポート シリアルチャネル受信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	34	PO2 SCLK6 TBAOUT CTS6	入出力 入出力 出力 入力	入出力ポート シリアルチャネルクロック端子 16 ビットタイマ/イベントカウンタ出力端子 シリアルチャネルハンドシェイク端子
機能	35	PO3 INT9 TBBOU	入出力 入力 出力	入出力ポート 外部割込み端子 16 ビットタイマ/イベントカウンタ出力端子
機能	36	PO4 TXD7 TBCOU	入出力 出力 出力	入出力ポート シリアルチャネル送信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	37	PO5 RXD7 TBDOU	入出力 入力 出力	入出力ポート シリアルチャネル受信端子 16 ビットタイマ/イベントカウンタ出力端子
機能	38	PO6 SCLK7 TBEOU CTS7	入出力 入出力 出力 入力	入出力ポート シリアルチャネルクロック端子 16 ビットタイマ/イベントカウンタ出力端子 シリアルチャネルハンドシェイク用端子
機能	39	PO7 INTA TBFOU	入出力 入力 出力	入出力ポート 外部割り込み端子 16 ビットタイマ/イベントカウンタ出力端子
機能	40	PP0 CS2	入出力 出力	入出力ポート チップセレクト端子
機能	41	PP1	入出力	入出力ポート
機能	42	PP2 BLS0 SPDO	入出力 出力 出力	入出力ポート バイトレーン端子 SSP データ出力端子
機能	43	PP3 BLS1 SPDI	入出力 出力 入力	入出力ポート バイトレーン端子 SSP データ入力端子
機能	44	PP4 WE SPCLK	入出力 出力 入出力	入出力ポート ライトストローブ端子 SSP クロック端子

表 1-1 ピン名称と機能<ピン番号順> (4/10)

分類	ピン 番号	記号	入出力	機能
機能	45	PP5 OE SPFSS	入出力 出力 入出力	入出力ポート アウトプットイネーブル端子 SSP フレーム/スレーブ選択端子
機能	46	PP6 ALE	入出力 出力	入出力ポート アドレスラッチイネーブル端子
電源	47	DVDD3B	-	電源端子
電源	48	DVSS	-	GND 端子
機能	49	PA0 D0 AD0	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	50	PA1 D1 AD1	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	51	PA2 D2 AD2	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	52	PA3 D3 AD3	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	53	PA4 D4 AD4	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	54	PA5 D5 AD5	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	55	PA6 D6 AD6	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	56	PA7 D7 AD7	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	57	PB0 D8 AD8	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	58	PB1 D9 AD9	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	59	PB2 D10 AD10	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス

表 1-1 ピン名称と機能<ピン番号順> (5/10)

分類	ピン 番号	記号	入出力	機能
機能	60	PB3 D11 AD11	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	61	PB4 D12 AD12	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	62	PB5 D13 AD13	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	63	PB6 D14 AD14	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	64	PB7 D15 AD15	入出力 入出力 入出力	入出力ポート データバス アドレス・データバス
機能	65	PC0 A1 TXD8	入出力 出力 出力	入出力ポート アドレスバス シリアルチャネル送信端子
機能	66	PC1 A2 RXD8	入出力 出力 入力	入出力ポート アドレスバス シリアルチャネル受信端子
機能	67	PC2 A3 SCLK8 CTS8	入出力 出力 入出力 入力	入出力ポート アドレスバス シリアルチャネルクロック端子 シリアルチャネルハンドシェイク用端子
機能	68	PC3 A4	入出力 出力	入出力ポート アドレスバス
機能	69	PC4 A5 TXD9	入出力 出力 出力	入出力ポート アドレスバス シリアルチャネル送信端子
機能	70	PC5 A6 RXD9	入出力 出力 入力	入出力ポート アドレスバス シリアルチャネル受信端子
機能	71	PC6 A7 SCLK9 CTS9	入出力 出力 入出力 入力	入出力ポート アドレスバス シリアルチャネルクロック端子 シリアルチャネルハンドシェイク用端子
機能	72	PC7 A8	入出力 出力	入出力ポート アドレスバス
機能	73	PD0 A9 TXD10	入出力 出力 出力	入出力ポート アドレスバス シリアルチャネル送信端子

表 1-1 ピン名称と機能<ピン番号順> (6/10)

分類	ピン 番号	記号	入出力	機能
機能	74	PD1 A10 RXD10	入出力 出力 入力	入出力ポート アドレスバス シリアルチャネル受信端子
機能	75	PD2 A11 SCLK10 CTS10	入出力 出力 入出力 入力	入出力ポート アドレスバス シリアルチャネルクロック端子 シリアルチャネルハンドシェイク用端子
機能	76	PD3 A12	入出力 出力	入出力ポート アドレスバス
機能	77	PD4 A13 TXD11	入出力 出力 出力	入出力ポート アドレスバス シリアルチャネル送信端子
機能	78	PD5 A14 RXD11	入出力 出力 入力	入出力ポート アドレスバス シリアルチャネル受信端子
機能	79	PD6 A15 SCLK11 CTS11	入出力 出力 入出力 入力	入出力ポート アドレスバス シリアルチャネルクロック端子 シリアルチャネルハンドシェイク用端子
機能	80	PD7 A16 INTB	入出力 出力 入力	入出力ポート アドレスバス 外部割込み端子
機能	81	PE0 A17 TB5IN0	入出力 出力 入力	入出力ポート アドレスバス 16ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	82	PE1 A18 TB5IN1	入出力 出力 入力	入出力ポート アドレスバス 16ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	83	PE2 A19 TB6IN0	入出力 出力 入力	入出力ポート アドレスバス 16ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	84	PE3 A20 TB6IN1	入出力 出力 入力	入出力ポート アドレスバス 16ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	85	PE4 A21 TXD0 CTXD	入出力 出力 出力 出力	入出力ポート アドレスバス シリアルチャネル送信端子 CAN 送信データ
機能	86	PE5 A22 RXD0 CRXD	入出力 出力 入力 入力	入出力ポート アドレスバス シリアルチャネル受信端子 CAN 受信データ

表 1-1 ピン名称と機能<ピン番号順> (7/10)

分類	ピン 番号	記号	入出力	機能
機能	87	PE6 A23 SCLK0 $\overline{\text{CTS0}}$	入出力 出力 入出力 入力	入出力ポート アドレスバス シリアルチャネルクロック端子 シリアルチャネルハンドシェイク用端子
機能	88	PE7 INT5 SCOUT	入出力 入力 出力	入出力ポート 外部割り込み端子 内部クロック出力端子
電源	89	DVDD3B	-	電源端子
電源	90	DVSS	-	GND 端子
デバッグ	91	SWDIO	入出力	デバッグ用端子
デバッグ	92	SWCLK	入出力	デバッグ用端子
機能 デバッグ	93	PF0 TRACECLK	入出力 出力	入出力ポート デバッグ用端子
機能 デバッグ	94	PF1 TRACEDATA0 SWV	入出力 出力 出力	入出力ポート デバッグ用端子 デバッグ用端子
機能 デバッグ	95	PF2 TRACEDATA1	入出力 出力	入出力ポート デバッグ用端子
機能 デバッグ	96	PF3 TRACEDATA2	入出力 出力	入出力ポート デバッグ用端子
機能 デバッグ	97	PF4 TRACEDATA3	入出力 出力	入出力ポート デバッグ用端子
機能	98	PG0 SDA1/SO1 TB7IN0	入出力 入出力 入力	入出力ポート I2C モード送受信、SIO モード送信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	99	PG1 SCL1/SI1 TB7IN1	入出力 入出力 入力	入出力ポート I2C モードクロック、SIO モード受信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	100	PG2 SCK1 $\overline{\text{CS0}}$	入出力 入出力 出力	入出力ポート SIO モードクロック端子 チップセレクト端子
機能	101	PG3 INT6 $\overline{\text{CS1}}$	入出力 入力 出力	入出力ポート 外部割り込み端子 チップセレクト端子
機能	102	PG4 SDA2/SO2 TB9IN0	入出力 入出力 入力	入出力ポート I2C モード送受信、SIO モード送信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	103	PG5 SCL2/SI2 TB9IN1	入出力 入出力 入力	入出力ポート I2C モードクロック、SIO モード受信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子

表 1-1 ピン名称と機能<ピン番号順> (8/10)

分類	ピン 番号	記号	入出力	機能
機能	104	PG6 SCK2 USBPON $\overline{\text{CS3}}$	入出力 入出力 出力 出力	入出力ポート SIO モードクロック端子 USB 接続検出端子(VBus 検出) チップセレクト端子
機能	105	PG7 INT7 $\overline{\text{USBOC}}$ WDTOU $\overline{\text{T}}$	入出力 入力 入力 出力	入出力ポート 外部割込み端子 USB オーバーカレント ウォッチドッグタイマ出力端子
機能	106	PH0 SDA3/SO3 TBAIN0	入出力 入出力 入力	入出力ポート I2C モード送受信、SIO モード送信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	107	PH1 SCL3/SI3 TBAIN1	入出力 入出力 入力	入出力ポート I2C モードクロック、SIO モード受信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	108	PH2 SCK3 TBBIN0	入出力 入出力 入力	入出力ポート SIO モードクロック端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	109	PH3 INTC TBBIN1	入出力 入力 入力	入出力ポート 外部割込み端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	110	PH4 SDA4/SO4 TBDIN0	入出力 入出力 入力	入出力ポート I2C モード送受信、SIO モード送信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	111	PH5 SCL4/SI4 TBDIN1	入出力 入出力 入力	入出力ポート I2C モードクロック、SIO モード受信端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	112	PH6 SCK4 TBEIN0	入出力 入出力 入力	入出力ポート SIO モードクロック端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
機能	113	PH7 INTD TBEIN1	入出力 入力 入力	入出力ポート 外部割込み端子 16 ビットタイマ/イベントカウンタインプットキャプチャ端子
電源	114	RVDD3	-	電源端子
クロック	115	XT1	入力	低速発振子接続端子
クロック	116	XT2	出力	低速発振子接続端子
電源	117	DVDD3A	-	電源端子
クロック	118	X1	入力	高速発振子接続端子
電源	119	DVSS	-	電源端子
クロック	120	X2	出力	高速発振子接続端子
電源	121	DVDD3B	-	電源端子

表 1-1 ピン名称と機能<ピン番号順> (9/10)

分類	ピン 番号	記号	入出力	機能
電源	122	DVSS	-	GND 端子
機能	123	D+	入出力	USB データプラス
機能	124	D-	入出力	USB データマイナス
機能	125	$\overline{\text{NMI}}$	入力	マスク不能割り込み (注)プルアップおよびノイズフィルタ(Typ.条件で約 30ns)が内蔵されています。
制御	126	TEST1	-	テスト端子 (注)必ずオープンにしてください
制御	127	TEST2	-	テスト端子 (注)必ずオープンにしてください
機能	128	PI0 $\overline{\text{BOOT}}$	入出力 入力	入出力ポート BOOT 端子 (注)RESET 端子の立ち上がりで"Low"をサンプリングするとシングルブートモードになります。
機能	129	PI1 CEC	入出力 入出力	入出力ポート CEC 端子 (注)Nch オープンドレイン端子です。
電源	130	AVDD3	-	A/D コンバータ用電源端子 (注)A/D コンバータを使用しない場合でも電源に接続してください
機能	131	PJ0 AIN0	入力 入力	入力ポート アナログ入力端子
機能	132	PJ1 AIN1	入力 入力	入力ポート アナログ入力端子
機能	133	PJ2 AIN2	入力 入力	入力ポート アナログ入力端子
機能	134	PJ3 AIN3 $\overline{\text{ADTRG}}$	入力 入力 入力	入力ポート アナログ入力端子 AD コンバータの外部起動要求端子
機能	135	PJ4 AIN4 KWUP0	入力 入力 入力	入力ポート アナログ入力端子 キーオンウェイクアップ端子
機能	136	PJ5 AIN5 KWUP1	入力 入力 入力	入力ポート アナログ入力端子 キーオンウェイクアップ端子
機能	137	PJ6 AIN6 KWUP2	入力 入力 入力	入力ポート アナログ入力端子 キーオンウェイクアップ端子
機能	138	PJ7 AIN7 KWUP3	入力 入力 入力	入力ポート アナログ入力端子 キーオンウェイクアップ端子
機能	139	PK0 AIN8	入力 入力	入力ポート アナログ入力端子

表 1-1 ピン名称と機能<ピン番号順> (10/10)

分類	ピン 番号	記号	入出力	機能
機能	140	PK1 AIN9	入力 入力	入力ポート アナログ入力端子
機能	141	PK2 AIN10	入力 入力	入力ポート アナログ入力端子
機能	142	PK3 AIN11	入力 入力	入力ポート アナログ入力端子
機能	143	PK4 AIN12	入力 入力	入力ポート アナログ入力端子
機能	144	PK5 AIN13	入力 入力	入力ポート アナログ入力端子

1.5 電源の種類と供給端子

表 1-2 電源の種類と供給端子

電源の種類	電圧範囲	ピン番号	電源供給端子
DVDD3B	2.7 ~ 3.6V (USB 使用時:3.0 ~ 3.6V)	47,89,121	PA,PB,PC,PD,PE,PF,PG,PH,PI,PL,PM PN,PO,PP,XT1,XT2,RESET,NMI,MODE
DVDD3A		117	X1,X2
AVDD3		130	PJ,PK
RVDD3		114	-

Not Recommended
for New Design

Not Recommended
for New Design

第2章 プロセッサコア

TX03 シリーズには、高性能 32 ビットプロセッサコア (ARM 社 Cortex-M3 コア) が内蔵されています。プロセッサコアの動作については、ARM 社からリリースされる "Cortex-M3 テクニカルリファレンスマニュアル" を参照してください。ここでは、製品固有の情報について説明します。

2.1 コアに関する情報

TMPM364F10FG で使用している Cortex-M3 コアのリビジョンは以下のとおりです。

CPU コア部、アーキテクチャなどの詳細は、ARM 社の下記 URL より "Cortex-M series processors" のマニュアルを参照してください。

<http://infocenter.arm.com/help/index.jsp>

製品名	コアリビジョン
TMPM364F10FG	r2p0

2.2 構成可能なオプション

Cortex-M3 コアは、一部のブロックについて実装するかどうかを選択することができます。TMPM364F10FG での構成は以下のとおりです。

構成可能なオプション	実装
FPB	リテラルコンパレータ : 2 本 命令コンパレータ : 6 本
DWT	コンパレータ : 4 本
ITM	あり
MPU	なし
ETM	あり
AHB-AP	あり
AHB トレースマクロセル インタフェース	なし
TPIU	あり
WIC	なし
デバッグポート	シリアルワイヤ

2.3 例外/割り込み

例外/割り込みに関連する製品固有の情報をまとめます。

2.3.1 割り込み本数

Cortex-M3 コアは割り込み本数を 1～240 本の間で任意に構成することができます。

TMPM364F10FG の割り込み本数は 98 本です。割り込み本数は NVIC レジスタの割り込みコントローラタイプレジスタの<INTLINESNUM[4:0]>ビットに反映され、本製品では"0x01"が読み出されます。

2.3.2 割り込み優先度ビット数

Cortex-M3 コアは割り込み優先度ビット数を 3～8 ビットの間で任意に構成することができます。

TMPM364F10FG の割り込み優先度は 3 ビットです。このビット数は割り込み優先度レジスタとシステムハンドラ優先度レジスタのビット構成に反映されます。

2.3.3 SysTick

Cortex-M3 コアには SysTick と呼ばれるシステムタイマがあり、SysTick 例外を発生させることができます。

SysTick 例外の詳細については、例外の「SysTick」の章および、「NVIC レジスタ」の SysTick 関連レジスタの章を参照してください。

2.3.4 SYSRESETREQ

Cortex-M3 コアは、アプリケーション割り込みおよびリセット制御レジスタの<SYSRESETREQ>ビットがセットされると SYSRESETREQ 信号を出力します。

TMPM364F10FG では SYSRESETREQ 信号が出力されるとウォームリセットと同様の動作になります。

注) SLOW モードでは<SYSRESETREQ>によるリセットは使用しないでください。

2.3.5 LOCKUP

回復不能な例外が発生すると Cortex-M3 コアは LOCKUP 信号を出力し、ソフトウェアに重大な誤りのあることを示します。

TMPM364F10FG ではこの信号は未使用です。LOCKUP 状態から復帰する際にはマスク不能割り込み(NMI)またはリセットを使用する必要があります。

2.3.6 補助フォールトステータスレジスタ

Cortex-M3 コアにはソフトウェアに対して追加のシステムフォールト情報を提供するための補助フォールトステータスレジスタが準備されています。

TMPM364F10FG ではこのレジスタに対して機能を定義していません。リードすると常に"0x0000_0000"が読み出されます。

2.4 イベント

Cortex-M3 コアにはイベント出力信号とイベント入力信号があります。イベント出力信号は、SEV 命令実行により出力されます。また、イベントが入力されると WFE 命令による低電力状態から復帰します。

TMPM364F10FG では、イベント出力信号、イベント入力信号とも未使用です。SEV 命令、WFE 命令は使用しないでください。

2.5 電力管理

Cortex-M3 コアには電力管理のための信号として SLEEPING および SLEEPDEEP があります。SLEEPDEEP は、システム制御レジスタの<SLEEPDEEP>ビットがセットされている場合に出力されます。

これらの信号は、割り込み待ち(WFI)命令の実行、イベント待ち(WFE)命令の実行または、システム制御レジスタの<SLEEPONEXIT>ビットがセットされている場合の割り込みサービスルーチン(ISR)からの退出時に出力されます。

TMPM364F10FG では、SLEEPDEEP 信号は使用していません。<SLEEPDEEP>ビットはセットしないでください。また、イベント信号も未使用のため、WFE 命令は使用しないでください。

電力管理については、「クロック／モード制御」の章を参照してください。

2.6 排他アクセス

Cortex-M3 コアの DCode バスおよびシステムバスは排他アクセスをサポートしていますが、TMPM364F10FG ではこの機能を使用していません。

Not Recommended
for New Design

第3章 デバッグインタフェース

3.1 仕様概要

TMPM364F10FG はデバッグツールと接続するためのデバッグインタフェースとして SW-DP (Serial Wire Debug Port) ユニット、ならびに内部プログラムをトレース出力するための ETM (Embedded Trace Macrocell™) ユニートを搭載しています。トレース出力はマイコン内部の TPIU (Trace Port Interface Unit) を通じてデバッグ用端子 (TRACEDATA[3:0]) に出力されます。

SW-DP, ETM, TPIU の詳細に関しましては ARM 社からリリースされる "Cortex-M3 テクニカルリファレンスマニュアル" を参照してください。

3.2 SW-DP

シリアルワイヤデバッグポート (SWCLK, SWDIO) をサポートしています。

3.3 ETM

データ信号 4pin (TRACEDATA[3:0]) と クロック信号 1pin (TRACECLK) によるトレース出力をサポートしています。

3.4 端子情報

デバッグインタフェース端子のうち、トレース出力端子は汎用ポート（PF0～PF4）と兼用です。

表 3-1 SW-DP,ETM デバッグ機能

SW-DP 端子名	汎用 ポート名	SW デバッグ機能	
		I / O	説明
SWDIO	–	I / O	Serial Wire Data Input/Output (常時プルアップ)
SWCLK	–	Input	Serial Wire Clock (常時プルダウン)
TRACECLK	PF0	Output	TRACE Clock Output
TRACEDATA0 / SWV	PF1	Output	TRACE DATA Output0 / Serial Wire Viewer Output
TRACEDATA1	PF2	Output	TRACE DATA Output1
TRACEDATA2	PF3	Output	TRACE DATA Output2
TRACEDATA3	PF4	Output	TRACE DATA Output3

リセット解除後、トレース出力端子は汎用ポートです。必要に応じてデバッグ端子を使用する設定を行ってください。

表 3-2 にデバッグインタフェースの端子情報とリセット解除後のポートの設定をまとめます。

表 3-2 デバッグインタフェース端子とリセット解除後のポート設定

ポート名 (ビット名)	デバッグ機能	リセット解除後のポートの設定値				
		機能 (PxFR)	入力 (PxIE)	出力 (PxCR)	プルアップ (PxPUP)	プルダウン (PxPDN)
PF0	TRACECLK	0	0	0	0	–
PF1	TRACEDATA0 / SWV	0	0	0	0	–
PF2	TRACEDATA1	0	0	0	0	–
PF3	TRACEDATA2	0	0	0	0	–
PF4	TRACEDATA3	0	0	0	0	–

– : Don't care

3.5 ホールトモード中の周辺機能

Cortex-M3 コアがホールトモードに入ると、ウォッチドッグタイマ(WDT)が自動的に停止します。その他の周辺機能は動作を続けます。

3.6 リセットベクタブ레이크

TMPM364F10FG は、 $\overline{\text{RESET}}$ 端子からのリセットが有効な間デバッグツールとの通信が禁止されています。リセットベクタでブ레이크をかける場合、リセット解除後にデバッグツールからブ레이크の設定を行い、アプリケーション割り込みおよびリセット制御レジスタの<SYSRESETREQ>ビットをセットして再度リセットを発生させてください。

注) SLOW モードでは<SYSRESETREQ>によるリセットは使用しないでください。

3.7 デバッグツールとの接続

デバッグツールとの接続方法については、お使いになるツールメーカーが推奨する接続方法を参照してください。また、デバッグインタフェース端子はプルアップ/プルダウン抵抗を内蔵した端子です。外部にプルアップ/プルダウン抵抗を接続する際は注意してください。

Not Recommended
for New Design

第4章 メモリマップ

4.1 メモリマップ

TMPM364F10FG のメモリマップは、ARM Cortex-M3 コアのメモリマップに沿って作られており、内蔵 ROM 領域は Cortex-M3 コアメモリマップの Code 領域、内蔵 RAM 領域は SRAM 領域、特殊機能レジスタ(SFR)領域は Peripheral 領域に割り付けられています。特殊機能レジスタ(SFR : Special function register)とは、入出力ポートおよび周辺機能のコントロールレジスタを示します。SRAM 領域、SFR 領域はすべてビットバンド領域に含まれています。

CPU 内レジスタ領域はコア内部のレジスタ領域です。

各領域の詳細については、"Cortex-M3 テクニカルリファレンスマニュアル"を参照してください。

"Fault"と記載された領域では、アクセスするとメモリフォールトが有効な場合にはメモリフォールト、無効な場合にはハードフォールトが発生します。また、ベンダ固有領域にはアクセスしないでください。

Not Recommended
for New Design

4.1.1 TMPM364F10FG メモリマップ

TMPM364F10FG のメモリマップを図 4-1 に示します。

0xFFFF_FFFF	ベンダ固有
0xE010_0000	
0xE00F_FFFF	CPU内レジスタ領域
0xE000_0000	
	Fault
0x63FF_FFFF	外部バスエリア
0x6000_0000	
	Fault
0x41FF_FFFF	SFR
0x41FF_F000	
	Fault
0x400F_4FFF	SFR
0x400C_0000	
	Fault
0x4004_1FFF	SFR
0x4004_0000	
	Fault
0x4000_5FFF	SFR
0x4000_0000	
	Fault
0x2000_FFFF	Backup RAM (8K)
0x2000_E000	
0x2000_DFFF	内蔵RAM (56K)
0x2000_0000	
	Fault
0x000F_FFFF	内蔵ROM (1024K)
0x0000_0000	

図 4-1 メモリマップ

4.2 SFR 領域詳細

SFR 領域 (0x4000_0000~0x4000_5FFF、0x4004_0000~0x4004_1FFF、0x400C_0000~0x400F_4FFF、0x41FF_F000~0x41FF_FFFF)のうち、周辺機能別に割り当てられているアドレス一覧を示します。

表 4-1 の予約領域および Reserved 欄に記載されているアドレスにはアクセスしないでください。また、SFR 領域で表 4-1 に記載のない領域については、読み出される値は不定となり書き込みは無視されます。

表 4-1 SFR 領域詳細

Start Address	End Address	Peripheral	Reserved
0x4000_0000	0x4000_0FFF	DMAC	0x4000_0028 - 0x4000_002F
			0x4000_0034 - 0x4000_0037
			0x4000_0500 - 0x4000_050F
			0x4000_0FE0 - 0x4000_0FFF
0x4000_1000	0x4000_1FFF	SMC	0x4000_1000 - 0x4000_1003
			0x4000_1008 - 0x4000_100F
			0x4000_1020 - 0x4000_1023
			0x4000_1200 - 0x4000_1207
			0x4000_1E00 - 0x4000_1E0B
			0x4000_1FE0 - 0x4000_1FFF
0x4000_2000	0x4000_2FFF	CAN	
0x4000_3000	0x4000_3FFF	USB	0x4000_3058 - 0x4000_305F
0x4000_4000	0x4000_5FFF	予約領域	
0x4004_0000	0x4004_0FFF	SSP	0x4004_0028 - 0x4004_0FFF
0x4004_1000	0x4004_1FFF	予約領域	
0x400C_0000	0x400C_FFFF	ポート	
0x400D_0000	0x400D_FFFF	タイマ(16ch)	
0x400E_0000	0x400E_04FF	I2C/SIO(5ch)	
0x400E_1000	0x400E_1BFF	SIO/UART(12ch)	
0x400E_2000	0x400E_203F	CEC	
0x400E_3000	0x400E_31FF	RMC(2ch)	
0x400F_0000	0x400F_005B	ADC(16ch)	0x400F_001C - 0x400F_001F
			0x400F_0024 - 0x400F_002F
0x400F_1000	0x400F_108F	KWUP	0x400F_1010 - 0x400F_107F
0x400F_2000	0x400F_2007	WDT	
0x400F_3000	0x400F_300F	RTC	0x400F_300D
0x400F_4000	0x400F_4037	CG	0x400F_402E - 0x400F_402F
			0x400F_4036 - 0x4000_4FFF
0x41FF_F000	0x41FF_F03F	FLASH	0x41FF_F000 - 0x41FF_F007
			0x41FF_F014 - 0x41FF_F017
			0x41FF_F018 - 0x41FF_F01B
			0x41FF_F024 - 0x41FF_F02C
			0x41FF_F033 - 0x41FF_F037
0x41FF_F040	0x41FF_F057	予約領域	
0x41FF_F058	0x41FF_F05B	RAMWAIT	
0x41FF_F060	0x41FF_F093	予約領域	
0x41FF_F0A0	0x41FF_F0BB	予約領域	
0x41FF_F100	0x41FF_F103	SMCMOD	

Not Recommended
for New Design

第 5 章 リセット動作

リセットの種類として、外部リセット端子($\overline{\text{RESET}}$), ウォッチドッグタイマ(WDT), CPU のアプリケーション割り込みおよびリセット制御レジスタの<SYSRESETREQ>ビットの設定によるものがあります。

ウォッチドッグタイマによるリセットについては「ウォッチドッグタイマ(WDT)」の章を参照してください。

<SYSRESETREQ>によるリセットについては"Cortex-M3 テクニカルリファレンスマニュアル"を参照してください。

注) SLOW モードでは<SYSRESETREQ>によるリセットは使用しないでください。

5.1 コールドリセット時

電源投入の際には、内蔵レギュレータの安定のための時間と発振安定の時間を考慮する必要があります。本製品では、内蔵レギュレータ安定のための時間として 700 μs が必要です。発振安定の時間はシステムにより異なります。コールドリセット時には、内蔵レギュレータと発振が安定するための十分な時間、外部リセット端子に"Low"を入力する必要があります。

外部リセット($\overline{\text{RESET}}$)解除後、400 μs の間内部リセットがかかり続けます。

電源投入の手順を以下に示します。




図 5-1 コールドリセットシーケンス

注 1) 電源立ち上げ(0V から 2.7V への立ち上げ)勾配は、 0.1ms/V 以上で使用してください。

注 2) 電源投入は RESET 端子を"Low"にした状態で行い、電源電圧が動作範囲で十分安定した状態でリセット解除させてください。

5.2 ウォームリセット時

5.2.1 リセット期間

本デバイスにリセットをかけるには、電源電圧が動作範囲内であり、かつ、内部高周波発振器の発振が安定した状態で、 $\overline{\text{RESET}}$ 入力を少なくとも 12 システムクロック間ローレベル"Low"を入力してください。

外部リセット($\overline{\text{RESET}}$)解除後、400 μs の間内部リセットがかかり続けます。

5.3 リセット解除後

リセット解除後は、ほとんどの Cortex-M3 コアの制御レジスタや周辺機能の制御レジスタ(SFR)は初期化されます。コア内部のシステムデバッグコンポーネント(FPB, DWT, ITM)レジスタ、クロックジェネレータレジスタの CGRSTFLG レジスタおよび FLASH 関連レジスタの FCSECBIT レジスタはコールドリセットでのみ初期化されます。

リセット解除後は PLL 通倍回路が停止しているため、PLL 通倍回路を使用する場合は CGPLLSEL レジスタにて PLL 通倍回路の設定が必要です。

リセット例外処理を行った後、プログラムはリセットの割り込みサービスルーチンへ分岐します。

注) リセット動作を行うと内蔵 RAM のデータは保証されません。

Not Recommended
for New Design

第 6 章 クロック/モード制御

6.1 特長

クロック/モード制御ブロックでは、クロックギアやプリスケーラクロックの選択、PLL(通倍回路)や発振器のウォーミングアップ等を設定することが可能です。

また、低消費電力モードがあり、モード遷移を行うことで電力の消費を抑えることが可能です。

本章では、クロックの制御および動作モードとモード遷移について説明します。

クロックに関連する機能としては以下のようなものがあります。

- ・ システムクロックの制御
- ・ プリスケーラクロックの制御
- ・ クロック通倍回路 (PLL) の制御
- ・ ウォーミングアップタイマの制御

また、動作モードとして NORMAL モードと各種低消費電力モードがあり、使用方法に応じて消費電力を抑えることができます。

6.2 レジスタ説明

6.2.1 レジスタ一覧

CG 関連のレジスタとアドレスを以下に示します。

Base Address = 0x400F_4000

レジスタ名		Address(Base+)
システムコントロールレジスタ	CGSYSCR	0x0000
発振コントロールレジスタ	CGOSCCR	0x0004
スタンバイコントロールレジスタ	CGSTBYCR	0x0008
PLL セレクトレジスタ	CGPLLSEL	0x000C
システムクロックセレクトレジスタ	CGCKSEL	0x0010

6.2.2 CGSYSCR(システムコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	USBHRES	-	-	FCSTOP	-	-	SCOSEL	
リセット後	0	0	0	0	0	0	0	1
	15	14	13	12	11	10	9	8
bit symbol	-	-	FPSEL1	FPSEL0	-	PRCK		
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	GEAR		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-24	-	R	リードすると"0"が読めます。
23	USBHRES	R/W	USB ホストコントローラのリセット 0: RESET 解除 1: RESET USB ホストコントローラにリセットをかけることができます。
22-21	-	R	リードすると"0"が読めます。
20	FCSTOP	R/W	AD コンバータ用クロックの供給停止 0: 動作 1: 停止 AD コンバータ用クロックの供給を停止させることが可能です。 リセット後は AD コンバータ用クロックが供給されています。 "1"(停止)に設定するときには、必ず AD 変換が停止または終了していることを確認してから設定してください。
19-18	-	R	リードすると"0"が読めます。
17-16	SCOSEL[1:0]	R/W	SCOUT 出力選択 00: fs 01: fsys/2 10: fsys 11: φT0 SCOUT 端子から出力するクロックを設定します。
15-14	-	R	リードすると"0"が読めます。
13	FPSEL1	R/W	φT0 選択 0: <FPSEL0>の設定に従う 1: fs φT0 のソースクロックを選択します。
12	FPSEL0	R/W	fperiph 選択 0: fgear 1: fc fperiph のソースクロックを選択します。fc を選択した場合、クロックギアの切り替えに関係なく、fperiph を固定することが可能です。
11	-	R	リードすると"0"が読めます。
10-8	PRCK[2:0]	R/W	プリスケラクロック選択 000: fperiph 100: fperiph/16 001: fperiph/2 101: fperiph/32 010: fperiph/4 110: Reserved 011: fperiph/8 111: Reserved 周辺 I/O に供給するプリスケラクロックを選択します。

Bit	Bit Symbol	Type	機能
7-3	–	R	リードすると"0"が読めます。
2-0	GEAR[2:0]	R/W	ギアクロック(fgear)のギア選択 000: fc 100: fc/2 001: Reserved 101: fc/4 010: Reserved 110: fc/8 011: Reserved 111: Reserved

Not Recommended
for New Design

6.2.3 CGOSCCR(発振コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	WUPT							
リセット後	1	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	WUPT				-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	WUPTL		-	-	-	-	XTEN	XEN
リセット後	0	0	0	0	0	0	1	1
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	WUPSEL	PLLON	WUEF	WUEON
リセット後	0	0	1	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-20	WUPT[11:0]	R/W	ウォーミングアップカウンタ設定値 高速用ウォーミングアップカウンタ設定値 低速用ウォーミングアップカウンタ設定値の上位 12 ビット ウォーミングアップカウンタは高速 16 ビット、低速 18 ビットです。ともに下位 4 ビット無視され、高速は上位 12 ビット、低速は上位 14 ビットが比較されます。
19-16	-	R	リードすると"0"が読めます。
15-14	WUPTL[1:0]	R/W	ウォーミングアップカウンタ設定値 低速用ウォーミングアップカウンタ設定値の下位 2 ビット
13-12	-	R/W	"0"をライトしてください。
11-10	-	R	リードすると"0"が読めます。
9	XTEN	R/W	低速発振器 0: 停止 1: 発振
8	XEN	R/W	高速発振器 0: 停止 1: 発振
7-4	-	R/W	"0011"をライトしてください。
3	WUPSEL	R/W	ウォームアップカウンタ 0: 高速発振(fosc) 1: 低速発振(fs) ウォーミングアップさせたい発振器を選択します。 選択された発振器のクロックでウォーミングアップタイマのカウントを行います。
2	PLLON	R/W	PLL(逡倍回路)動作の選択 0: 停止 1: 発振
1	WUEF	R	ウォーミングアップタイムステータス 0: ウォーミングアップ終了 1: ウォーミングアップ中 このビットを読むことでウォーミングアップタイマの動作状態を確認できます。
0	WUEON	W	ウォーミングアップタイマ制御 0: don't care 1: ウォーミングアップスタート このビットをセットすることでウォーミングアップタイマがスタートします。 リードすると"0"が読めます。

注 1) ウォーミングアップ時間に関しては、「6.3.4 ウォーミングアップ機能」を参照してください。

注 2) PLL 通倍値設定後、PLL 初期化時間として 100 μ s 以上、CGOSCCR<<PLLON>="0" (PLL 停止)を保持する必要があります。

Not Recommended
for New Design

6.2.4 CGSTBYCR(スタンバイコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	PTKEEP	DRVE
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	RXTEN	RXEN
リセット後	0	0	0	0	0	0	0	1
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	STBY		
リセット後	0	0	0	0	0	0	1	1

Bit	Bit Symbol	Type	機能
31-18	-	R	リードすると"0"が読めます。
17	PTKEEP	R/W	BACKUP モード中の I/O 制御信号を保持 0: 出力ラッチを出力します 1: CGSTBYCR<PTKEEP>が"0"から"1"になったときの状態が保持されます(BACKUP モード遷移前に設定が必要です)
16	DRVE	R/W	STOP モード中の端子状態制御 (注) 0: STOP モード中端子をドライブしません 1: STOP モード中も端子をドライブします
15-10	-	R	リードすると"0"が読めます。
9	RXTEN	R/W	STOP モード解除後の低速発振器の動作選択 0: 停止 1: 発振
8	RXEN	R/W	STOP モード解除後の高速発振器の動作選択 0: 停止 1: 発振
7-3	-	R	リードすると"0"が読めます。
2-0	STBY[2:0]	R/W	低消費電力モード選択 000: Reserved 001: STOP 010: SLEEP 011: IDLE2 100: Reserved 101: BACKUP STOP 110: BACKUP SLEEP 111: IDLE1

注 1) CGSTBYCR<PTKEEP>を"0"から"1"に変化させたときに保持されるポートはポート I、J、L、M、N 以外です。CGSTBYCR<PTKEEP>の解除は「BACKUP モジュール」の章を参照してください。

注 2) Reserved は設定禁止です。

6.2.5 CGPLLSEL(PLL セレクトレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RS				-	IS		C2S
リセット後	0	1	1	1	0	0	1	0
	7	6	5	4	3	2	1	0
bit symbol	ND					-	-	PLLSEL
リセット後	0	0	0	1	1	1	1	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-12	RS[3:0]	R/W	PLL 通倍回路の通倍数を設定 0111: 4 通倍 1010: 8 通倍 下記以外は設定禁止
11	-	R	リードすると"0"が読めます。
10-9	IS[1:0]	R/W	PLL 通倍回路の通倍数を設定 00: 8 通倍 01: 4 通倍 上記以外は設定禁止
8	C2S	R/W	PLL 通倍回路の通倍数を設定 0: 4 通倍 1: 8 通倍
7-3	ND[4:0]	R/W	PLL 通倍回路の通倍数を設定 00011: 4 通倍 00111: 8 通倍 上記以外は設定禁止
2-1	-	R/W	"1"をライトしてください。
0	PLLSEL	R/W	PLL 選択 0: fosc 使用 1: f _{PLL} 使用 PLL にて通倍されたクロックの使用可否を選択します。 リセット解除後は fosc が選択されるので、PLL を使用する場合はこのビットの設定が必要です。

注 1) PLL 通倍数は表 6-1 の最大動作周波の範囲で設定してください。

注 2) PLL 通倍値の設定は、CGOSCCR<PLLON> = "0"(PLL 停止)の状態で行なってください。

注 3) PLL 通倍値設定後、PLL 初期化安定時間として 100μs 以上、CGOSCCR<PLLON>="0" (PLL 停止)を保持する必要があります。

6.2.6 CGCKSEL(システムクロックセレクトレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	SYSCK	SYSCKFLG
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	SYSCK	R/W	システムクロック選択(fsys) 0: fgear 1: fs システムクロックを fgear と fs から選択できます。 <SYSCK>の切り替えを行う場合は、fgear と fs が安定している必要があります。
0	SYSCKFLG	R	システムクロックステータス 0: fgear 1: fs システムクロック選択の状態フラグを示します。 <SYSCK>にてシステムクロック選択を行った場合、切り替え完了には時間が必要です。<SYSCK>で選択したクロックが<SYSCKFLG>で読み出されれば、システムクロックの選択が完了している状態です。

6.3 クロック制御

6.3.1 クロックの種類

クロックの一覧を以下に示します。

fosc	: X1, X2 端子より入力されるクロック
fs	: XT1, XT2 端子より入力されるクロック(低速クロック)
f _{PLL}	: PLL により通倍(4 通倍/8 通倍)されたクロック
fc	: CGPLLSEL<PLLSEL>で選択されたクロック(高速クロック)
fgear	: CGSYSCR<GEAR[2:0]>で選択されたクロック(ギアクロック)
fsys	: CGCKSEL<SYSCK>で選択されたクロック(システムクロック)
fperiph	: CGSYSCR<FPSEL0>で選択されたクロック
φT0	: CGSYSCR<FPSEL1>で選択されたクロック (プリスケラクロック)

ギアクロック fgear と、プリスケラクロック φT0 は以下のように分周することが可能です。

ギアクロック	: fc, fc/2, fc/4, fc/8
プリスケラクロック	: fs, fperiph, fperiph/2, fperiph/4, fperiph/8, fperiph/16, fperiph/32

6.3.2 リセット動作による初期値

リセット動作により、クロックの設定は下記のような状態に初期化されます。

高速発振器	: 発振
低速発振器	: 発振
PLL (通倍回路)	: 停止
ギアクロック	: fc (分周なし)

リセット動作により、低速クロック(fs)を除くすべてのクロックの設定が fosc と同じになります。

fc = fosc
fsys = fosc
φT0 = fosc

6.3.3 クロック系統図

クロック系統図を図 6-1 に示します。

セレクタに入力されるクロックのうち、矢印つきのものがリセット後の初期状態として選択されます。




図 6-1 クロック系統図

6.3.4 ウォーミングアップ機能

ウォーミングアップ機能は、ウォーミングアップタイマを用いて発振子の発振安定時間や、PLLの安定時間を確保するための機能です。

詳細については、「6.6.8 ウォーミングアップ」を参照してください。

ウォーミングアップ機能の使用方法を説明します。

1. クロックの選択

ウォーミングアップカウンタのカウントアップクロックを CGOSCCR<WUPSEL>で選択します。

2. ウォーミングアップカウンタ設定値の算出

CGOSCCR<WUPTL[11:0]><WUPTL[1:0]>の設定値は、以下の計算式から算出し、下位4ビットを切り捨てて<WUPTL[11:0]><WUPTL[1:0]>に設定します。

$$\text{ウォーミングアップサイクル数} = \frac{\text{ウォーミングアップ時間}}{\text{ウォームアップクロック周期}}$$

3. ウォーミングアップの開始および終了確認

ソフトウェア（命令）によりウォーミングアップの開始および終了確認を行う場合、CGOSCCR<WUEON><WUEF>を使います。CGOSCCR<WUEON>に"1"を設定することでウォーミングアップを開始します。また、終了の確認は<WUEF>で行います。<WUEF>が"1"でウォーミングアップ中、"0"で終了を示します。

システムクロック切り替えを行う場合、システムクロックが切り替わったかはCGCKSEL<SYSCKFLG>をモニタすることで確認できます。

以下に、ウォーミングアップ機能の設定例を示します。

1. SLOW モードから NORMAL モードへの移行で、高速発振子 8MHz 使用時、ウォーミングアップ 5ms を設定する場合

ウォーミングアップカウンタ値は以下のようになります。

$$\frac{\text{ウォーミングアップ時間}}{\text{ウォームアップクロック周期}} = \frac{5\text{ms}}{1/8\text{MHz}} = 40,000\text{サイクル} = 0x9C40$$

高速用ウォーミングアップカウンタは 16 ビットで、そのうち下位 4 ビットは無視されるので、上位 12 ビットの 0x9C4 を CGOSCCR<WUPT[11:0]>に設定します。

CGOSCCR<WUPT[11:0]> = "0x9C4"	:ウォーミングアップ時間設定
CGOSCCR<WUPT[11:0]> リード	:ウォーミングアップ時間の反映確認 "0x9C4"がリードできるまで繰り返し
CGOSCCR<XEN>="1"	:高速発振(fosc)許可
CGOSCCR<WUEON>="1"	:ウォーミングアップタイム(WUP)スタート
CGOSCCR<WUEF>リード	: "0"(WUP 終了)になるまでウェイト "0"がリードできるまで繰り返し
CGOSCCR<SYSCK>="0"	:システムクロックを高速(fgear)に切り替え
CGOSCCR<SYSCKFLG>リード	: "0"(現在のシステムクロックがfgear)であることを確認 "0"がリードできるまで繰り返し
CGOSCCR<XTEN>="0"	:低速発振(fs)禁止。(デュアルクロックの場合禁止にする必要はありません。)

2. NORMAL モードから SLOW モードへの移行で、低速発振子 32.768kHz 使用時、ウォーミングアップ時間 1s を設定する場合

ウォーミングアップカウンタ値は以下のようになります。

$$\frac{\text{ウォーミングアップ時間}}{\text{ウォームアップクロック周期}} = \frac{1\text{s}}{1/32.768\text{kHz}} = 32,768\text{サイクル} = 0x8000$$

低速用ウォーミングアップカウンタは 18 ビットで、そのうち下位 4 ビットは無視されるので、下位 4 ビットは切り捨て、上位 14 ビットの 0x0800 を CGOSCCR<WUPT[11:0]><WUPTL[1:0]>に設定します。

	CGOSCCR<WUPT[11:0]> = "0x200"	:ウォーミングアップ時間設定(上位 12 ビット)
	CGOSCCR<WUPTL[1:0]> = "00"	:ウォーミングアップ時間設定(下位 2 ビット)
○	CGOSCCR<WUPT><WUPTL> リード	:ウォーミングアップ時間の反映確認 "0x200", "0y00"がリードできるまで繰り返し
	CGOSCCR<XTEN>="1"	:低速発振(fs)許可
	CGOSCCR<WUPSEL>="1"	:XT1 選択
	CGOSCCR<WUEON>="1"	:ウォーミングアップタイマ(WUP)スタート
○	CGOSCCR<WUEF>リード	: "0"(WUP 終了)になるまでウェイト "0"がリードできるまで繰り返し
	CGOSCCR<SYSCK>="1"	: システムクロックを低速(fs)に切り替え
○	CGOSCCR<SYSCKFLG>リード	: "1"(現在のシステムクロックが fs)であることを確認 "1"がリードできるまで繰り返し
	CGOSCCR<XEN>="0"	: 高速発振(fgear)禁止。(デュアルクロックの場合禁止にする必要はありません。)

注 1) 発振が安定した外部クロックを使うときにはウォーミングアップを行う必要はありません。

注 2) ウォーミングアップタイマは発振クロックで動作しているため、発振周波数にゆらぎがある場合は誤差を含みます。したがって概略時間としてとらえる必要があります。

注 3) CGOSCCR<WUPT[11:0]><WUPTL[1:0]>にウォーミングアップカウント値を設定後、カウント値が反映されるのを待ってから WFI 命令を実行して低消費電力モードへ遷移してください。

注 4) システムクロックを切り替える場合、CGCKSEL<SYSCKFLG>をリードして、システムクロックが完全に切り替わっていることを確認してください。

6.3.5 クロック通倍回路(PLL)

高速発振器の出力クロック f_{osc} を 4 通倍または 8 通倍した f_{PLL} クロックを出力する回路です。これにより、発振器への入力周波数は低く内部クロックは高速にすることが可能です。

6.3.5.1 動作開始

PLL はリセット解除後、ディセーブル状態です。

PLL を使用するためには、CGOSCCR<PLLON>が"0"の状態、CGPLLSEL<RS[3:0]><IS[1:0]><C2S><ND[4:0]>の通倍値の設定を行なった後、PLL の初期化時間として約 100 μ s 経過後に、<PLLON>を"1"に設定して PLL の動作を開始します。その後、ロックアップ時間約 200 μ s 経過後に、CGPLLSEL<PLLSEL>を"1"に設定することにより、 f_{osc} を 4 通倍または 8 通倍した f_{PLL} クロックを使用することができます。なお、PLL 動作が安定するまでの時間は、ウォーミングアップ機能等を用いて確保する必要があります。

通倍値は 4 通倍または 8 通倍から選択可能です。<RS[3:0]><IS[1:0]><C2S><ND[4:0]>の設定値は以下のとおりです。

通倍数	<RS[3:0]>	<IS[1:0]>	<C2S>	<ND[4:0]>
4	0111	00	0	0_0011
8	1010	01	1	0_0111


6.3.5.2 通倍数の変更

通倍数の変更を行う場合、まず CGPLLSEL<PLLSEL>="0"を設定します。CGPLLSEL<PLLSEL>を読み出し、通倍クロックを使用しない設定に切り替わったことを確認します。


その後、<PLLON>を"0"として PLL を停止します。

CGPLLSEL<RS[3:0]><IS[1:0]><C2S><ND[4:0]>の通倍値を変更し、PLL の初期化時間として約 100 μ s 経過後に、<PLLON>を"1"に設定して PLL の動作を開始します。その後、ロックアップ時間、約 200 μ s 経過後に、CGPLLSEL<PLLSEL>を"1"に設定します。

6.3.5.3 PLL 動作開始手順



6.3.5.4 PLL 通倍数変更手順



6.3.6 システムクロック

システムクロックは高速クロックまたは低速クロックが使用可能です。

6.3.6.1 高速クロック

高速クロックは PLL で通倍して使用できます。

源振		周波数	PLL 使用
高速発振	発振子	8 ~ 16MHz	不使用または4 または8 通倍
	クロック入力	8 ~ 16MHz	

注) PLL の通倍数と外部高速発振周波数については表 6-1 を参照ください。

システムクロックは CGSYSCR<GEAR[2:0]>で分周したクロックを使用可能です。設定は動作中に変更可能ですが、実際にクロックが切り替わるまでに若干の時間を要します。

PLL、クロックギアの設定による動作周波数例を表 6-1 に示します。

表 6-1 PLL 通倍数とギアの設定例(単位は MHz)

X1, X2 入力	PLL 通倍数	最低動作 周波数	最大動作 周波数	リセット後 (PLL = OFF, CG = 1/1)	クロックギア(CG) PLL = ON 時				クロックギア(CG) PLL = OFF 時			
					1/1	1/2	1/4	1/8	1/1	1/2	1/4	1/8
8	4	1	32	8	32	16	8	4	8	4	2	1
9			36	9	36	18	9	4.5	9	4.5	2.25	1.13
10			40	10	40	20	10	5	10	5	2.5	1.25
12			48	12	48	24	12	6	12	6	3	1.5
13.5			54	13.5	54	27	13.5	6.75	13.5	6.75	3.37	1.69
16.0			64	16.0	64	32	16	8	16	8	4	2
8	8	1	64	8	64	32	16	8	8	4	2	1

注 1) USB 使用時は最大動作周波数が 48MHz になるように入力周波数を設定してください。

注 2) ADC 使用時は ADCLK が 40MHz 以下となるように ADCLK<ADCLK>を設定してください。

6.3.6.2 低速クロック

XT1,XT2 に入力可能な周波数は以下の通りです。

表 6-2 低速クロック範囲

入力周波数範囲	最低動作周波数	最大動作周波数
30 ~ 34 (kHz)	30 kHz	34 kHz


注) CEC 機能はサンプリングクロックとして低速クロックを使用しています。CEC 機能を使用する際に許容される誤差は、32.768 kHz に対し約±4%です。

6.3.6.3 システムクロックの設定方法

システムクロックの選択は CGOSCCR と CGCKSEL で行います。クロック選択後、必要に応じて PLL 設定を CGPLLSEL, CGOSCCR で、クロックギアの設定を CGSYSCR で行います。

以下にシステムクロックの設定手順を示します。

クロック設定手順



6.3.7 プリスケーラクロック

周辺機能には、それぞれにクロックを分周するプリスケーラがあります。これらのプリスケーラへ入力するクロック $\phi T0$ は、CGSYSCR<FPSEL0>から選択されたクロック fperiph をさらに CGSYSCR<PRCK[2:0]>にて分周することが可能です。リセット後の $\phi T0$ は fperiph/1 が選択されます。

注) クロックギアを使用する場合、周辺機能の各ブロックのプリスケーラ出力 ϕTn は、 $\phi Tn \leq fsys$ を満足するように時間設定(ϕTn が fsys よりも遅くなるように)してください。また、タイマカウンタなどの周辺機能動作中にクロックギアを切り替えないようにしてください。

6.3.8 クロックの端子出力機能

本製品には、システムクロックの端子出力機能があります。出力可能なクロックとして、低速クロック fs、システムクロックの 2 分周 fsys/2、システムクロック fsys、プリスケーラクロック $\phi T0$ を SCOUT 端子から出力できます。

注 1) SCOUT から出力されるシステムクロックは、内部クロックとの位相差 (AC タイミング) は保証できません。
注 2) SCOUT に fsys を選択しているときにクロックギアを切り替えると、切り替えた直後、fsys の波形が乱れます。波形の乱れがシステム上、問題となる場合は、クロックギア切り替え時に SCOUT 出力をディセーブルにするなど対策を施してください。

ポートを SCOUT 端子として使用するときの設定は、"入出力ポート"を参照してください。

出力クロックの選択は CGSYSCR<SCOSEL[1:0]>によって設定します。

表 6-3 に SCOUT 端子を SCOUT 出力に設定した場合のモード別端子状態を示します。

表 6-3 モード別 SCOUT 出力状態

モード	低消費電力モード				
SCOUT 選択 CGSYSCR	NORMAL	SLOW	IDLE2, 1	SLEEP	STOP/BACKUP
<SCOSEL[1:0]> = "00"	fs クロックを出力します				
<SCOSEL[1:0]> = "01"	fsys/2 クロックを出力します				
<SCOSEL[1:0]> = "10"	fsys クロックを出力します				
<SCOSEL[1:0]> = "11"	φT0 クロック を出力します	"0"または"1"に固定されます			

6.4 モードとモード遷移

6.4.1 モード状態遷移

動作モードとして NORMAL モードと SLOW モードがあります。NORMAL モードはシステムクロックに高速クロックを使用し、SLOW モードは低速クロックを使用します。

プロセッサコアの動作を停止して電力の消費を抑える低消費電力モードとして、IDLE2/1 モード、SLEEP モード、STOP モード、BACKUP モードがあります。

低速クロックを使用しない場合は SLOW/ SLEEP/BACKUP SLEEP モードは使用できません。

TMPM364F10FG には、一部機能を動作させて内部電源を遮断して電力の消費を抑える BACKUP モードがあります。

図 6-2 にモード状態遷移図を示します。

Sleep-on-exit については、"Cortex-M3 テクニカルリファレンスマニュアル"を参照してください。




図 6-2 モード状態遷移図

- 注 1) 復帰時にウォーミングアップが必要となります。ウォーミングアップ時間の設定は STOP モード、SLEEP モード、または BACKUP モードに入る前のモード(NORMAL、SLOW)にて設定する必要があります。ウォーミングアップ時間に関しては、「6.6.8 ウォーミングアップ」を参照してください。
- 注 2) 低速クロックを使用しない場合は、SLOW/SLEEP/BACKUP SLEEP モードは使用できません。
- 注 3) SLOW モードから IDLE2、1 モードへ遷移することはできません。

6.5 動作モード

動作モードには NORMAL モードと SLOW モードがあります。NORMAL, SLOW モードの特長は次のとおりです。

6.5.1 NORMAL モード

CPU コアおよび周辺ハードウェアを高速クロックで動作させるモードです。リセット解除後は、NORMAL モードになります。低速クロックを動作させることも可能です。

6.5.2 SLOW モード

高速クロックを停止させ、CPU コア、周辺ハードウェアを低速クロックで動作させるモードです。NORMAL モードに比べ消費電力を低減することができます。

SLOW モードでは動作可能な周辺機能が限られます。使用できる周辺機能は、表 6-6 を参照してください。

注) SLOW モードでは、Cortex-M3 コアの NVIC レジスタのアプリケーション割り込みおよびリセットレジスタ<SYSRESETREQ>によるリセットは使用しないでください。

6.6 低消費電力モード

低消費電力モードには、IDLE2, IDLE1, SLEEP, STOP, BACKUP モードがあります。低消費電力モードに移行するには、システムコントロールレジスタ CGSTBYCR<STBY[2:0]>にてモードを選択し、WFI(Wait For Interrupt)命令を実行します。WFI 命令によって低消費電力モードへ移行した場合、低消費電力モードからの復帰はリセット(BACKUP モードを除く)または割り込み発生により行われます。割り込みで復帰する場合には、設定を行っておく必要があります。詳細は「例外」の章の「割り込み」を参照してください。

- 注 1) 本製品ではイベントによる復帰はサポートしていないため、WFE (Wait For Event)による低消費電力モードへの移行は行わないでください。
- 注 2) 本製品は、Cortex-M3 コアの SLEEPDEEP による低消費電力モードはサポートしていません。システム制御レジスタの<SLEEPDEEP>ビットは設定しないでください。
- 注 3) BACKUP モードからリセットで復帰しないでください。

IDLE2, IDLE1, SLEEP, STOP モードの特長は次のとおりです。

6.6.1 IDLE モード(IDLE2, IDLE1)

CPU が停止するモードです。周辺機能は、各モジュールの中のレジスタに IDLE モード時の動作/停止設定レジスタを 1 ビット持ち、IDLE モードでの動作設定が可能です。IDLE モード時に動作停止に設定された周辺機能は、IDLE モードへ遷移した時の状態で停止します。

以下に IDLE モードでの動作を設定できる周辺機能の一覧を示します。設定方法は、各機能の章を参照してください。

- ・ 16 ビットタイマ/イベントカウンタ(TMRB)
- ・ シリアルチャネル(SIO/UART)
- ・ シリアルバスインタフェース(I2C/SIO)
- ・ アナログ/デジタルコンバータ(ADC)
- ・ ウォッチドッグタイマ(WDT)

注) IDLE モード中は CPU によるウォッチドッグタイマのクリアができませんので注意してください。

6.6.1.1 IDLE2 モード

IDLE2 モードは CPU が停止するモードです。

動作周波数範囲は NORMAL モードと同等で、周辺機能のパフォーマンスを落とさず、NORMAL モードと比べて消費電力を削減することが可能です。

6.6.1.2 IDLE1 モード

IDLE1 モードは、IDLE2 モードより低消費電力を実現するため、電力供給能力を落としています。

IDLE1 モードを使用する場合、周辺機能の動作可否は「表 6-6 各動作モードにおける動作状態」の条件に従い、動作周波数 $f_{sys}=1\text{MHz}$ ($f_{osc}=8\text{MHz}$, PLL 通倍回路停止, クロックギア 1/8 使用)の条件にて使用してください。

6.6.2 SLEEP モード

低速発振器と RTC 機能、CEC 機能、RMC 機能、KWUP 機能が動作します。

SLEEP モードが解除されると、SLEEP モードへ移行する直前の動作モードへ復帰し、動作を開始します。

6.6.3 STOP モード

STOP モードでは、発振器も含めてすべての内部回路が停止します。

STOP モードが解除されると、STOP モードへ移行する直前の動作モードへ復帰し、動作を開始します。

STOP モードでは、CGSTBYCR<DRVE>の設定により端子の状態を設定することができます。STOP モード時の端子状態を表 6-4 に示します。

表 6-4 STOP モード時の端子状態

	ピン名称	入出力	<DRVE> = 0	<DRVE> = 1
ポート 以外	X1, XT1	入力専用	×	×
	X2, XT2	出力専用	"High"レベル出力	"High"レベル出力
	RESET, NMI, MODE	入力専用	o	o
ポート	PL3, PL7, PM3, PM7, PN3, PE7, PG3, PG7, PN7, PO3, PO7, PD7, PH3, PH7, (割り込み機能設定 PxFRn<PxmFn>=1 かつ入力許可設定 PxIE<PxmiE>=1 の場合)(注)	入力	o	o
		出力	×	設定(PxCR[m])に従う
	PJ4, PJ5, PJ6, PJ7 (KWUP 機能設定 PxFRn<PxmFn>=1 かつ入力許可設定 PxIE<PxmiE>=1 の場合)(注)	入力	o	o
		出力	×	設定(PxCR[m])に従う
	PF0, PF1, PF2, PF3, PF4 (トレースデータ出力機能設定 PxFRn<PxmFn>=1) (注)	入力	×	設定(PxIE[m])に従う
		出力	設定(PxCR[m])に従う	
	PA7-PA0, PB7-PB0, PC7-PC0, PD7-PD0, PE6-PE0, PP6-PP2, PP0 (外バス機能設定 PxFRn<PxmFn>=1。データバスのみ、かつ入力許可設定 PxIE<PxmiE>=1 の場合)(注)	入力	o	o
		出力	設定(PxCR[m])に従う	
	上記以外のポート端子	入力	×	設定(PxIE[m])に従う
		出力	×	設定(PxCR[m])に従う

o:入力または出力がイネーブルであることを示します。
×:入力または出力がディセーブルであることを示します。

注) 「x」は該当ポート番号、「m」は該当ビット、「n」はファンクションレジスタ番号を示します。

6.6.4 BACKUP モード(BACKUP STOP, BACKUP SLEEP)

BACKUP モードでは、一部機能を動作させてメイン電源を遮断することによって、大幅に電力の消費を抑えることが可能です。

詳細は、バックアップモジュールをご参照ください。

6.6.5 低消費電力モードの選択

低消費電力モード選択は、CGSTBYCR<STBY[2:0]>の設定で選択されます。

表 6-5 に<STBY[2:0]>の設定より選択されるモードを示します。

表 6-5 低消費電力モードと設定

モード	CGSTBYCR <STBY[2:0]>
STOP	001
SLEEP	010
IDLE2	011
BACKUP STOP	101
BACKUP SLEEP	110
IDLE1	111

注) 上記の設定以外は行わないでください。

6.6.6 各モードにおける動作状態

各モードにおける動作状態を表 6-6 に示します。

表 6-6 各動作モードにおける動作状態

ブロック	NORMAL	SLOW	IDLE2	IDLE1 (注 1)	SLEEP	STOP	BACKUP SLEEP	BACKUP STOP
プロセッサコア	o	o	—	—	—	—	x	x
DMAC	o	—	o	—	—	—	x	x
SMC	o	—	o	—	—	—	x	x
I/O ポート	o	o	o (注 6)	o (注 6)	o (注 6)	o (注 2)	Δ (注 3)	Δ (注 2 / 注 3)
ADC	o	# (注 5)	Δ	# (注 5)	— (注 5)	— (注 5)	x	x
SIO/UART	o	#	Δ	#	—	—	x	x
I2C/SIO	o	#	Δ	#	—	—	x	x
TMRB	o	o	Δ	#	—	—	x	x
WDT	o	#	Δ	#	—	—	x	x
SSP	o	#	—	—	—	—	x	x
CAN	o	#	—	—	—	—	x	x
USB-HOST	o	# (注 8)	— (注 8)	— (注 8)	— (注 8)	— (注 8)	x (注 8)	x (注 8)
KWUP	o	o	o (注 4)	o (注 4)	o	o (注 4)	Δ	Δ (注 4)
CEC	o	o	Δ	Δ	o	—	Δ	—
RMC	o	o	Δ	Δ	o	—	Δ	—
RTC	o	o	o	o	o	—	Δ	—
CG	o	o	o	o	o	o	o	o
PLL	o	*	Δ	#	#	#	#, x	#, x
高速発振器(fc)	o	Δ	o	o	—	—	—	—
低速発振器(fs)	o	o	•	•	o	—	o	—
Main RAM	o	o	o	o	o	o	x	x
BACKUP RAM (注 2)	o	o	o	o	o	o	o	o

o: 対象のモード中に動作が可能

—: 対象のモードに移行すると自動的にモジュールへのクロックが停止 (注 7)

Δ: 対象のモード中にソフトウェアにてモジュールを動作/停止の選択が可能

#: 対象のモードに移行する前にソフトウェアにてモジュールを停止する必要あり

x: 対象のモードに移行すると自動的にモジュールへの供給電源が遮断

*: 対象のモードに移行した後にソフトウェアにてモジュールを停止する必要あり

•: 対象のモードに移行する前にソフトウェアにてモジュールを動作/停止の選択が可能

注 1) SLOW / IDLE1 モードを使用する場合、表 6-6 にしたがって周辺機能の使用を禁止してください。IDLE1 モードは、最大動作周波数 $f_{sys}=1\text{MHz}$ ($f_{osc}=8\text{MHz}$ 、PLL 停止、クロックギア 1/8 の条件にて使用してください。

注 2) CGSTBYCR<DRVE>の設定によります。

注 3) CGSTBYCR<PTKEEP>の設定に依存します。

注 4) 低速発振器を止めた場合、または低速発振器が自動的に止まるモードの場合、スタティックプルアップのみ有効となります。

注 5) モード遷移前に ADMOD1<VREFON>を"0"に設定してください。

注 6) 低消費電力モードに入る時点の設定を保持します。

注 7) 対象のモードに移行すると自動的にモジュールへのクロックが停止します。必要に応じて各ブロックの動作が完了していることを確認しモード移行してください。

注 8) モード遷移前に SUSPEND 状態にしてください。

6.6.7 低消費電力モードの解除

低消費電力モードからの解除はバックアップモードを除き、割り込み、マスク不能割り込み(NMI)、リセットによって行うことができます。

使用できる解除ソースは、低消費電力モードにより決まります。

詳細を表 6-7 に示します。

Not Recommended
for New Design

表 6-7 解除ソースと解除可能なモード

低消費電力モード			IDLE2	IDLE1 (注 1)	SLEEP	STOP	BACKUP SLEEP (注 2)	BACKUP STOP (注 2)
解除 ソース	割り 込み	INT0~4, 8 (注 3)	o	o	o	o	o	o
		INT5~7, 9~D (注 3)	o	o	o	o	x	x
		INTRTC	o	o	o	x	o	x
		INTTB0~F	o	x	x	x	x	x
		INTCAP10~20,50~70, 90~B0,D0~F0	o	x	x	x	x	x
		INTCAP 11~21,51~71,91~B1,D1~F1	o	x	x	x	x	x
		INTRX0~B, INTTX0~B	o	x	x	x	x	x
		INTSBI0~4	o	x	x	x	x	x
		INTCECRX, INTCECTX	o	o	o	x	o (注 5)	x
		INTRMCRX0, 1	o	o	o	x	o	x
		INTAD/INTADHP/INTADM0, 1	o	x	x	x	x	x
		INTKWUP	o	o	o	o	o	o
	SysTick 割り込み		o	o	x	x	x	x
	マスク不能割り込み (INTWDT)		o	x	x	x	x	x
	マスク不能割り込み (NMI 端子)		o	x	o	o	x	x
	RESET (RESET 端子)		o	o	o	o	x	x

o：解除後、割り込み処理を開始します(RESET は本製品を初期化します)。
x：解除に使用できません。

- 注 1) 各モードからの復帰に必要なウォーミングアップについては「6.6.8 ウォーミングアップ」を参照してください。
- 注 2) BACKUP モード解除後はリセット動作が行われます。ただし、バックアップモジュールに対しては初期化されません。
- 注 3) レベルモードの割り込みによる解除を行う場合、割り込み処理が開始されるまでレベルを保持してください。それ以前でレベルを変化させた場合は、正しい割り込み処理を開始できません。
- 注 4) 低消費電力モードへ移行する場合は、CPU で復帰要因以外の割り込みを禁止してください。禁止していないと復帰要因以外の割り込みで解除が行われる場合があります。
- 注 5) INTCECRX(CEC 受信割り込み)は BACKUP SLEEP モード解除ソースとなりますが、INTCECTX(CEC 送信割り込み)は BACKUP SLEEP モード解除ソースとなりません。
- 注 6) NORMAL モードから IDLE1 モードへ移行する場合、ウォーミングアップ時間の設定として、100μs 以上設定してください。ウォーミングアップ時間を 100μs 以下に設定した場合、IDLE1 モードからの復帰時に内部システムの復帰時間が満たされません。

- ・ 割り込み要求による解除
割り込みによって低消費電力モードを解除する場合、CPU で割り込みが検出されるよう準備しておく必要があります。SLEEP および STOP モードの解除に使用する割り込みは、CPU の設定のほかにクロックジェネレータで割り込み検出の設定を行う必要があります。
- ・ マスク不能割り込み(NMI)による解除
マスク不能割り込みの要因には、WDT 割り込み(INTWDT)と $\overline{\text{NMI}}$ 端子があります。INTWDT は IDLE2 モードでのみ使用可能です。 $\overline{\text{NMI}}$ 端子によるマスク不能割り込みでは、IDLE1, BACKUP モードを除くすべての低消費電力モードを解除することができます。
- ・ リセットによる解除
 $\overline{\text{RESET}}$ 端子によるリセットで BACKUP モードを除くすべての低消費電力モードからの解除を行うことができます。リセットで解除した場合には通常のリセット動作と同様になり、解除後は NORMAL モードですべてのレジスタが初期化された状態になります。
STOP モードの解除にリセットを使用する場合、自動ウォーミングアップが行われなため、発振器動作が安定するまでリセット信号を有効に保ってください。
- ・ SysTick 割り込みによる解除

SysTick 割り込みは ILDE モードでのみ使用できます。

注) BACKUP モードをリセットで解除しないでください。

割り込みの詳細に関しては、「例外」の章の「割り込み」をご参照ください。

Not Recommended
for New Design

6.6.8 ウォーミングアップ

モード遷移の際には発振器の安定のためウォーミングアップが必要な場合があります。

STOP モードから NORMAL/SLOW モードへの遷移および、IDLE1/SLEEP モードから NORMAL モードへの遷移では、自動的にウォーミングアップ用カウンタが起動され、設定されているウォーミングアップ時間経過後にシステムクロックの出力が開始されます。

このため、STOP/IDLE1/SLEEP モードに移行する命令を実行する前に、CGOSCCR<WUPSEL>でウォーミングアップする発振器の選択および、<WUPT[11:0]><WUPTL[1:0]>でウォーミングアップ時間の設定を行ってください。

NORMAL モードから SLOW/SLEEP モードへの遷移の場合、低速クロックがディセーブルの状態であれば低速クロックをイネーブルにした上で発振器の安定のためのウォーミングアップが必要になります。この場合、ソフトウェアでウォーミングアップを起動してください。

同様に、SLOW モードから NORMAL モードの遷移の場合で高速クロックがディセーブルの場合、高速クロックをイネーブルにし、ウォーミングアップを起動してください。

各動作モード遷移時におけるウォーミングアップ有無を表 6-8 に示します。

表 6-8 各動作モード遷移時のウォーミングアップ設定

動作モード遷移	ウォーミングアップ設定
NORMAL → IDLE2, 1	不要
NORMAL → SLEEP	不要(注 1)
NORMAL → SLOW	不要(注 1)
NORMAL → STOP	不要
NORMAL → BACKUP SLEEP	不要(注 1)
NORMAL → BACKUP STOP	不要
SLOW → NORMAL	不要(注 2)
SLOW → SLEEP	不要
SLOW → STOP	不要
SLOW → BACKUP SLEEP	不要
SLOW → BACKUP STOP	不要
IDLE2 → NORMAL	不要
IDLE1 → NORMAL	自動ウォーミングアップ(注 3) 高速発振器:100 μ s 以上
SLEEP → NORMAL	自動ウォーミングアップ 高速発振器:任意設定
SLEEP → SLOW	不要
STOP → NORMAL	自動ウォーミングアップ 高速発振器:任意設定
STOP → SLOW	自動ウォーミングアップ 低速発振器:任意設定
BACKUP SLEEP → NORMAL	自動ウォーミングアップ(注 3) 高速発振器:500 μ s 以上
BACKUP STOP → NORMAL	自動ウォーミングアップ(注 3) 高速発振器:500 μ s 以上
BACKUP SLEEP → SLOW	自動ウォーミングアップ(注 3) 低速発振器:2.5ms 以上
BACKUP STOP → SLOW	自動ウォーミングアップ(注 3) 低速発振器:2.5ms 以上

注 1) 低速クロックがディセーブルの場合、イネーブルにした上でソフトウェアでウォーミングアップを起動する必要があります。

注 2) 高速クロックがディセーブルの場合、イネーブルにした上でソフトウェアでウォーミングアップを起動する必要があります。

注 3) 指定のウォーミングアップ時間以下には設定しないでください。

注 4) リセットで解除する場合には自動ウォーミングアップを行わないため、発振動作が安定するまでリセット信号を有効にしてください。


6.6.9 モード遷移によるクロック動作

モード遷移の際の、クロック動作について 6.6.9.1~6.6.9.4 に示します。

6.6.9.1 NORMAL → STOP → NORMAL 動作モード遷移

STOP モードから NORMAL モードへ復帰する場合、ウォーミングアップは自動的に起動します。STOP モードへ遷移する前にウォーミングアップ時間の設定を行ってください。


リセットで NORMAL モードへ復帰する場合にはウォーミングアップは行われませんので、発振動作が安定するまでリセット信号を有効に保ってください。



6.6.9.2 NORMAL → SLEEP → NORMAL 動作モード遷移


SLEEP モードから NORMAL モードへ復帰する場合、ウォーミングアップは自動的に起動します。SLEEP モードへ遷移する前にウォーミングアップ時間の設定を行ってください。

リセットで NORMAL モードへ復帰する場合にはウォーミングアップは行われませんので、発振動作が安定するまでリセット信号を有効に保ってください。




6.6.9.3 SLOW → STOP → SLOW 動作モード遷移

ウォーミングアップは自動的に起動します。STOP モードへ遷移する前にウォーミングアップ時間の設定を行ってください。



6.6.9.4 SLOW → SLEEP → SLOW 動作モード遷移

低速クロックは SLEEP モード中も継続して発振しているため、ウォーミングアップの必要はありません。



Not Recommended
for New Design

第 7 章 例外

この章では、例外の特長、種類、処理について概略を説明します。

例外は CPU のアーキテクチャと深くかかわる部分ですので、必要に応じて"Cortex-M3 テクニカルリファレンスマニュアル"もご覧ください。

7.1 概要

例外は CPU に対し現在実行中の処理を中断して別の処理に移ることを要求するものです。

例外には、何らかの異常な状態が起こったときや例外を発生する命令を実行したときに発生するものと、外部端子や周辺機能からの割り込み要求信号といった、ハードウェアによる要因で発生する割り込みがあります。

すべての例外は優先度にしたがって CPU 内にあるネスト型ベクタ割り込みコントローラ(NVIC)によって処理されます。例外が発生すると、CPU はそのときの状態をスタックに退避し、割り込み処理ルーチンへ分岐します。割り込み処理ルーチンの実行後、スタックに退避した情報は自動的に復帰されます。

7.1.1 種類

例外には以下のようなものがあります。

それぞれの例外の詳細な内容は、"Cortex-M3 テクニカルリファレンスマニュアル"をご覧ください。

- ・ リセット
- ・ マスク不能割り込み(NMI)
- ・ ハードフォールト
- ・ メモリ管理
- ・ バスフォールト
- ・ 用法フォールト
- ・ SVCcall (スーパーバイザコール)
- ・ デバッグモニタ
- ・ PendSV
- ・ SysTick
- ・ 外部割り込み

7.1.2 処理の流れ

例外／割り込みの処理の流れの概略を以下に示します。以下の説明で、 はハードウェアによる処理を、 はソフトウェアによる処理を示しています。

それぞれの処理の内容について、後続の節で説明します。

処理	内容	説明
CG/CPU が例外を検出 ↓	CG/CPU が例外要求を検出します。	7.1.2.1 節
CPU が例外を処理 ↓	CPU が例外処理を行います。	7.1.2.2 節
CPU が割り込み処理ルーチンへ分岐 ↓	検出した例外に応じた割り込み処理ルーチンへ分岐します。	
割り込み処理ルーチン実行 ↓	必要な処理を行います。	7.1.2.3 節
例外からの復帰	別の割り込み処理ルーチンまたはもとのプログラムに復帰します。	7.1.2.4 節

7.1.2.1 例外要求と検出

(1) 例外要求の発生

例外は、CPU の命令実行、メモリアクセス、外部割り込み端子や周辺機能からの割り込み要求などにより発生します。

CPU の命令実行による例外の要求は、例外が発生する命令の実行や、命令実行中の異常が要因で発生します。

メモリアクセスによる例外の要求は、実行不可領域からの命令フェッチや、フォールト領域へのアクセスにより発生します。

割り込みの要求は、外部割り込み端子からの信号入力や周辺機能から発生します。スタンバイ解除に使用する割り込みの場合、クロックジェネレータの設定も必要になります。詳細は「7.5 割り込み」の節で説明します。

(2) 例外の検出

複数の例外が同時に検出された場合には、CPU は優先度にしたがって最も優先度の高い例外を選択します。

各例外の優先度は以下のとおりです。"構成可能"と記載された例外は、優先度を設定することができます。また、メモリ管理、バスフォールト、用法フォールトは許可/禁止を選択することができます。禁止された例外が発生した場合にはハードフォールトとして扱われます。

表 7-1 例外の種類と優先度

番号	例外	優先度	要因
1	リセット	-3 (最高)	リセット端子, WDT, SYSRESETREQ
2	マスク不能割り込み	-2	NMI 端子または WDT
3	ハードフォールト	-1	より優先度の高いフォールトの処理中、または禁止されているために発生できないフォールト
4	メモリ管理	構成可能	MPU (メモリ保護ユニット)からの例外(注 1) 実行不可(XN) (Execute Never)領域からの命令フェッチ
5	バスフォールト	構成可能	メモリマップのハードフォールト領域に対するアクセス
6	用法フォールト	構成可能	未定義命令の実行や、命令実行によって発生するその他のエラー
7~10	予約	-	
11	SVCcall	構成可能	SVC 命令によるシステムサービスの呼び出し
12	デバッグモニタ	構成可能	CPU がフォールト中でないときのデバッグモニタ
13	予約	-	
14	PendSV	構成可能	保留可能なシステムサービスへの要求
15	SysTick	構成可能	システムタイマからの通知
16~	外部割り込み	構成可能	外部割り込み端子や周辺機能(注 2)

注 1) 本製品は MPU を搭載していません。

注 2) 外部割り込みは、製品により要因と番号が異なります。具体的な要因と番号については、「7.5.1.5 要因一覧」を参照してください。

(3) 優先度の設定

・ 優先度レベル

外部割り込みの優先度は、割り込み優先度レジスタで、それ以外の例外はシステムハンドラ優先度レジスタで該当する<PRI_n>ビットに設定します。

<PRI_n>は、構成を変更することが可能になっており、優先度設定のためのビット数は製品により 3 ビット~8 ビットのいずれかになります。このため、設定できる優先度の範囲も製品により異なります。

8 ビットの構成の場合、優先度は 0 ~ 255 のレベルを設定できます。最も高い優先度は"0"です。複数の要因を同じ優先度に設定した場合、番号の小さい例外の優先度が高くなります。

注) 本製品では、<PRI_n>ビットは 3 ビットの構成になっています。

・ 優先度のグループ化

優先度をグループ化することもできます。アプリケーション割り込みおよびリセット制御レジスタの<PRIGROUP>を設定することで、<PRI_n>を横取り優先度とサブ優先度に分割することができます。

優先度はまず横取り優先度で判定され、横取り優先度が同じ場合サブ優先度で判定されます。サブ優先度も同じ場合は例外番号の小さいほうが優先度が高くなります。

表 7-2 に優先度のグループ化の設定についてまとめます。表中の横取り優先度数、サブ優先度数は、<PRI_n>が 8 ビット構成の場合の数です。

表 7-2 優先度のグループ化設定

<PRIGROUP[2:0]> の設定	<PRI_n[7:0]>		横取り優先度数	サブ優先度数
	横取り フィールド	サブ優先度 フィールド		
000	[7:1]	[0]	128	2
001	[7:2]	[1:0]	64	4
010	[7:3]	[2:0]	32	8
011	[7:4]	[3:0]	16	16
100	[7:5]	[4:0]	8	32
101	[7:6]	[5:0]	4	64
110	[7]	[6:0]	2	128
111	なし	[7:0]	1	256

注) <PRI_n>の構成が 8 ビットより小さい場合、下位ビットは"0"となります。
たとえば、3 ビット構成の場合、<PRI_n[7:5]>で優先度が設定され、<PRI_n[4:0]>は"00000"になります。

7.1.2.2 例外の処理と割り込み処理ルーチンへの分岐(横取り)

例外により、実行中の処理を中断して割り込み処理ルーチンへ分岐する動作を"横取り"と呼びます。

(1) レジスタの退避

例外を検出すると、CPU は 8 つのレジスタの内容を退避します。退避するレジスタと退避の順序は以下のとおりです。

- ・ プログラムカウンタ(PC)
- ・ プログラムステータスレジスタ(xPSR)
- ・ r0～r3
- ・ r12
- ・ リンクレジスタ(LR)

レジスタの退避が終了すると、SP は 8 ワード分減らされます。レジスタ退避終了後のスタックの状態は以下のようになっています。

前の SP →	以前の内容
	xPSR
	PC
	LR
	r12
	r3
	r2
	r1
SP →	r0

(2) 割り込み処理ルーチンのフェッチ

レジスタの退避と同時に CPU は割り込み処理ルーチンの命令フェッチを行います。

各例外の割り込み処理ルーチンの先頭番地をベクタテーブルに準備しておきます。ベクタテーブルはリセット後、コード領域の 0x0000_0000 番地に置かれます。ベクタテーブルは、ベクタテーブルオフセットレジスタを設定することでコード空間または SRAM 空間の任意のアドレスに置くことができます。

ベクタテーブルにはまた、メインスタックの初期値を設定します。

(3) 後着

割り込み処理ルーチンの実行前に、検出した例外よりも優先度の高い例外を検出した場合、CPU は優先度の高い例外の処理に移行します。これを後着と呼びます。

後着の場合、CPU は新たに検出された例外の割り込み処理ルーチンのフェッチを改めて行い、分岐しますが、再度レジスタの内容を退避することはありません。

(4) ベクタテーブルの構成

ベクタテーブルの構成は以下のとおりです。

最初の 4 ワード(スタックの先頭アドレス, リセット, NMI, ハードフォールトの割り込み処理ルーチンアドレス)は必ず設定する必要があります。その他の例外の割り込み処理ルーチンアドレスは、必要に応じて準備します。

オフセット	例外	内容	備考
0x00	リセット	メインスタックの初期値	必須
0x04	リセット	割り込み処理ルーチンアドレス	必須
0x08	マスク不能割り込み	割り込み処理ルーチンアドレス	必須
0x0C	ハードフォールト	割り込み処理ルーチンアドレス	必須
0x10	メモリ管理	割り込み処理ルーチンアドレス	任意
0x14	バスフォールト	割り込み処理ルーチンアドレス	任意
0x18	用法フォールト	割り込み処理ルーチンアドレス	任意
0x1C ~ 0x28	予約		
0x2C	SVCall	割り込み処理ルーチンアドレス	任意
0x30	デバッグモニタ	割り込み処理ルーチンアドレス	任意
0x34	予約		
0x38	PendSV	割り込み処理ルーチンアドレス	任意
0x3C	SysTick	割り込み処理ルーチンアドレス	任意
0x40	外部割り込み	割り込み処理ルーチンアドレス	任意

7.1.2.3 割り込み処理ルーチンの発行

割り込み処理ルーチンでは、発生した例外に応じて必要な処理を行います。割り込み処理ルーチンはユーザが準備します。

割り込み処理ルーチンでは、通常の処理プログラムに戻ったときに再度同じ割り込みが発生しないよう、割り込み要求の取り下げなどの処理が必要になる場合があります。

割り込みについての詳細は「7.5 割り込み」の節で説明します。

割り込み処理ルーチンの実行中に現在処理中の例外よりも優先度の高い例外を検出した場合、CPU は現在実行中の割り込み処理ルーチンを中断し新たに検出された例外の処理を行います。

7.1.2.4 例外からの復帰

(1) 割り込み処理ルーチンからの復帰先

割り込み処理ルーチン終了時の状態により復帰先が決まります。

- ・ テールチェーン

保留中の例外が存在し、中断されている例外処理がないかまたは中断されているどの例外よりも優先度が高い場合、保留中の例外の割り込み処理ルーチンへ復帰します。

このとき、スタックの退避と復帰は省略されます。この動作をテールチェーンと呼びます。

- ・ 処理が中断されている割り込み処理ルーチンへ復帰

保留中の例外がない場合、または存在しても処理が中断されている例外の優先度が高い場合、中断されている例外の割り込み処理ルーチンへ復帰します。

- ・ 元のプログラムへ復帰

保留中の例外も処理が中断されている例外もない場合、元のプログラムへ復帰します。

(2) 復帰処理

CPU は、割り込み処理ルーチンから復帰する際に以下の処理を行います。

- ・ レジスタの復帰

退避していた 8 つのレジスタ(PC, xPSR, r0 ~ r3, r12, LR)を復帰し SP を調整します。

- ・ 割り込み番号のロード

退避していた xPSR から現在有効な割り込み番号をロードします。この割り込み番号によって CPU はどの割り込みに復帰するかを制御します。

- ・ SP の選択

例外(ハンドラモード)へ復帰する場合、SP は SP_main です。スレッドモードへ復帰する場合、SP は SP_main または SP_process です。

7.2 リセット例外

リセット例外には、以下の3種類の要因があります。

リセットの要因を確認するためには、クロックジェネレータレジスタの CGRSTFLG を参照してください。

- ・ 外部リセット端子

外部リセット端子を"Low"にしたのち、"High"にすることによりリセット例外が発生します。

- ・ WDT によるリセット例外

WDT にリセットを発生する機能があります。詳細は「ウォッチドッグタイマ」の章をご覧ください。

- ・ SYSRESETREQ によるリセット例外

NVIC レジスタの、アプリケーション割り込みおよびリセット制御レジスタの SYSRESETREQ ビットをセットすることで、リセットを発生させることができます。

注) SLOW モードでは<SYSRESETREQ>によるリセットは使用しないでください。

7.3 マスク不能割り込み(NMI)

マスク不能割り込みには、以下の2種類の要因があります。

マスク不能割り込みの要因を確認するためには、クロックジェネレータレジスタの CGNMIFLG を参照してください。

- ・ 外部 $\overline{\text{NMI}}$ 端子

外部 $\overline{\text{NMI}}$ 端子を"High"から"Low"にすることによりマスク不能割り込みが発生します。

- ・ WDT によるマスク不能割り込み

WDT にマスク不能割り込みを発生する機能があります。詳細は「ウォッチドッグタイマ」の章をご覧ください。

7.4 SysTick

SysTick は、CPU の持つシステムタイマを使用した割り込み機能です。

SysTick リロード値レジスタに値を設定し、SysTick 制御およびステータスレジスタで機能をイネーブルにすると、リロード値レジスタに設定された値がカウンタへリロードされカウントダウンを開始します。カウンタが"0"になると SysTick 例外が発生します。また、例外を保留しフラグでタイマが"0"になったことを確認することもできます。

SysTick 較正值レジスタには、システムタイマで 10 ms を計測する際のリロード値が準備されています。製品により、カウントクロックの周期は異なるため、較正值レジスタに設定されている値も異なります。

注) 本製品では、外部参照クロックとして fosc を 32 分周したクロックが使用されます。

7.5 割り込み

この節では、割り込みの伝わる経路、要因、必要な設定について説明します。

割り込みは、割り込み要因ごとの信号により CPU へ通知されます。

CPU は、優先順位付けを行い最も優先度の高い割り込みを発生します。

スタンバイ解除に使用する割り込み要因は、クロックジェネレータを経由して CPU に要因が伝わるため、クロックジェネレータの設定も必要です。

7.5.1 要因

7.5.1.1 経路

割り込み要求の経路を図 7-1 に示します。

周辺機能からの割り込み要求のうち、スタンバイ解除に使用されないものは直接 CPU に入力されます。(経路 ①)

スタンバイ解除に使用される周辺機能割り込み(経路 ②)および、外部割り込み端子からの割り込み(経路 ③)はクロックジェネレータに入力され、スタンバイ解除のロジックを経由して CPU に入力されます。(経路 ④⑤)

外部割り込み端子からの割り込みは、スタンバイ解除に使用しない場合スタンバイ解除ロジックを経由せずに CPU に入力されます。(経路 ⑥)




図 7-1 割り込みの経路

7.5.1.2 割り込み要因の発生

割り込み要求は、割り込み要因に割り当てられた外部端子、周辺機能、NVIC レジスタの割り込み保留セットレジスタの設定により発生します。

- ・ 外部端子からの割り込み
外部割り込み端子を使用する場合、ポートの制御レジスタで端子を割り込み機能に設定します。
- ・ 周辺機能の割り込み
周辺機能の割り込みを使用する場合、使用する周辺機能で割り込みが出力されるよう設定する必要があります。
詳細は各章をご覧ください。
- ・ 割り込みの強制的な保留
割り込み保留セットレジスタの該当する割り込みのビットをセットすることで、割り込み要因を発生させることができます。

7.5.1.3 割り込み要因の伝達

外部端子/周辺機能から発生した割り込み要求のうち、スタンバイ解除要因にならないものは直接 CPU に接続されます。

スタンバイ解除要因として使用できる割り込みは、クロックジェネレータを経由して CPU に接続されるため、クロックジェネレータの設定が必要です。ただし、外部割り込みについてはスタンバイ解除要因として使用しない場合はクロックジェネレータの設定なしで使用することもできます。この場合、次項の注意事項に留意して使用してください。

7.5.1.4 外部割り込み端子を使用する際の注意

外部割り込みを使用する際には、予期しない割り込みが発生しないよう以下の点に留意してください。

外部割り込み端子からの入力信号は、入力ディセーブル(PxIE<PxmiE>="0")の場合"High"となります。また、外部割り込みをスタンバイ解除要因として使用しない場合（「図 7-1 割り込みの経路」の⑥の経路）、外部割り込み端子からの入力信号がそのまま CPU に伝わります。CPU は"High"入力を割り込みとして認識しますので、入力ディセーブルのまま CPU で該当する割り込みを有効にすると割り込みが発生します。

外部割り込みをスタンバイ解除要因とせずに使用する際には、割り込み端子入力を"Low"レベルとして入力イネーブルにし、その後 CPU で割り込み許可設定を行ってください。

7.5.1.5 要因一覧

割り込みの要因一覧を表 7-3 に示します。

表 7-3 割り込み要因一覧

番号	要因		アクティブレベル (スタンバイ解除と割り込み)	CG 割り込みモード コントロールレジスタ
0	INT0	割り込み端子 0	任意	CGIMCGA
1	INT1	割り込み端子 1		
2	INT2	割り込み端子 2		
3	INT3	割り込み端子 3		
4	INT4	割り込み端子 4		CGIMCGB
5	INT5	割り込み端子 5		
6	INT6	割り込み端子 6		CGIMCGC
7	INT7	割り込み端子 7		
8	INT8	割り込み端子 8		
9	INT9	割り込み端子 9		CGIMCGD
10	INTA	割り込み端子 A		
11	INTB	割り込み端子 B		
12	INTC	割り込み端子 C		
13	INTD	割り込み端子 D		
14	Reserved	-	-	-
15	Reserved	-	-	-
16	INTRX0	シリアルチャネル 0 受信割り込み		
17	INTTX0	シリアルチャネル 0 送信割り込み		
18	INTRX1	シリアルチャネル 1 受信割り込み		
19	INTTX1	シリアルチャネル 1 送信割り込み		
20	INTRX2	シリアルチャネル 2 受信割り込み		
21	INTTX2	シリアルチャネル 2 送信割り込み		
22	INTRX3	シリアルチャネル 3 受信割り込み		
23	INTTX3	シリアルチャネル 3 送信割り込み		
24	INTRX4	シリアルチャネル 4 受信割り込み		
25	INTTX4	シリアルチャネル 4 送信割り込み		
26	INTSBI0	シリアルバスインタフェース 0 割り込み		
27	INTSBI1	シリアルバスインタフェース 1 割り込み		
28	INTCECRX	CEC 受信割り込み		
29	INTCECTX	CEC 送信割り込み		
30	INTRMCRX0	リモコン受信 0 割り込み		
31	INTRMCRX1	リモコン受信 1 割り込み		
32	INTRTC	RTC 割り込み		
33	INTKWUP	キーオンウェイクアップ割り込み		
34	INTSBI2	シリアルバスインタフェース 2 割り込み		
35	INTSBI3	シリアルバスインタフェース 3 割り込み		
36	INTSBI4	シリアルバスインタフェース 4 割り込み		
37	INTADHP	最優先 AD 変換終了割り込み		
38	INTADM0	AD 変換監視機能割り込み 0		
39	INTADM1	AD 変換監視機能割り込み 1		
40	INTTB0	16 ビットタイマ/イベントカウンタ 0 コンペアー一致割り込み		
41	INTTB1	16 ビットタイマ/イベントカウンタ 1 コンペアー一致割り込み		
42	INTTB2	16 ビットタイマ/イベントカウンタ 2 コンペアー一致割り込み		
43	INTTB3	16 ビットタイマ/イベントカウンタ 3 コンペアー一致割り込み		

表 7-3 割り込み要因一覧

番号	要因		アクティブレベル (スタンバイ解除と割り込み)	CG 割り込みモード コントロールレジスタ
44	INTTB4	16 ビットタイマ/イベントカウンタ 4 コンペアー一致割り込み		
45	INTTB5	16 ビットタイマ/イベントカウンタ 5 コンペアー一致割り込み		
46	INTTB6	16 ビットタイマ/イベントカウンタ 6 コンペアー一致割り込み		
47	INTTB7	16 ビットタイマ/イベントカウンタ 7 コンペアー一致割り込み		
48	INTTB8	16 ビットタイマ/イベントカウンタ 8 コンペアー一致割り込み		
49	INTTB9	16 ビットタイマ/イベントカウンタ 9 コンペアー一致割り込み		
50	INTTBA	16 ビットタイマ/イベントカウンタ A コンペアー一致割り込み		
51	INTTBB	16 ビットタイマ/イベントカウンタ B コンペアー一致割り込み		
52	INTTBC	16 ビットタイマ/イベントカウンタ C コンペアー一致割り込み		
53	INTTBD	16 ビットタイマ/イベントカウンタ D コンペアー一致割り込み		
54	INTTBE	16 ビットタイマ/イベントカウンタ E コンペアー一致割り込み		
55	INTTBF	16 ビットタイマ/イベントカウンタ F コンペアー一致割り込み		
56	INTUSB	USB 割り込み		
57	INTCANGB	CAN ステータス割り込み		
58	INTAD	AD 変換終了割り込み		
59	INTSSPO	SSP 割り込み		
60	INTRX5	シリアルチャネル 5 受信割り込み		
61	INTTX5	シリアルチャネル 5 送信割り込み		
62	INTRX6	シリアルチャネル 6 受信割り込み		
63	INTTX6	シリアルチャネル 6 送信割り込み		
64	INTRX7	シリアルチャネル 7 受信割り込み		
65	INTTX7	シリアルチャネル 7 送信割り込み		
66	INTRX8	シリアルチャネル 8 受信割り込み		
67	INTTX8	シリアルチャネル 8 送信割り込み		
68	INTRX9	シリアルチャネル 9 受信割り込み		
69	INTTX9	シリアルチャネル 9 送信割り込み		
70	INTRX10	シリアルチャネル 10 受信割り込み		
71	INTTX10	シリアルチャネル 10 送信割り込み		
72	INTRX11	シリアルチャネル 11 受信割り込み		
73	INTTX11	シリアルチャネル 11 送信割り込み		
74	INTCAP10	16 ビットタイマ/イベントカウンタ 1 インพุットキャプチャ 0 割り込み		
75	INTCAP11	16 ビットタイマ/イベントカウンタ 1 インพุットキャプチャ 1 割り込み		
76	INTCAP20	16 ビットタイマ/イベントカウンタ 2 インพุットキャプチャ 0 割り込み		
77	INTCAP21	16 ビットタイマ/イベントカウンタ 2 インพุットキャプチャ 1 割り込み		
78	INTCANRX	CAN 受信割り込み		
79	INTCANTX	CAN 送信割り込み		
80	INTCAP50	16 ビットタイマ/イベントカウンタ 5 インพุットキャプチャ 0 割り込み		
81	INTCAP51	16 ビットタイマ/イベントカウンタ 5 インพุットキャプチャ 1 割り込み		
82	INTCAP60	16 ビットタイマ/イベントカウンタ 6 インพุットキャプチャ 0 割り込み		
83	INTCAP61	16 ビットタイマ/イベントカウンタ 6 インพุットキャプチャ 1 割り込み		
84	INTCAP70	16 ビットタイマ/イベントカウンタ 7 インพุットキャプチャ 0 割り込み		

表 7-3 割り込み要因一覧

番号	要因		アクティブレベル (スタンバイ解除と割り込み)	CG 割り込みモード コントロールレジスタ
85	INTCAP71	16 ビットタイマ/イベントカウンタ 7 インพุットキャプチャ 1 割り込み		
86	INTCAP90	16 ビットタイマ/イベントカウンタ 9 インพุットキャプチャ 0 割り込み		
87	INTCAP91	16 ビットタイマ/イベントカウンタ 9 インพุットキャプチャ 1 割り込み		
88	INTCAPA0	16 ビットタイマ/イベントカウンタ A インพุットキャプチャ 0 割り込み		
89	INTCAPA1	16 ビットタイマ/イベントカウンタ A インพุットキャプチャ 1 割り込み		
90	INTCAPB0	16 ビットタイマ/イベントカウンタ B インพุットキャプチャ 0 割り込み		
91	INTCAPB1	16 ビットタイマ/イベントカウンタ B インพุットキャプチャ 1 割り込み		
92	INTCAPD0	16 ビットタイマ/イベントカウンタ D インพุットキャプチャ 0 割り込み		
93	INTCAPD1	16 ビットタイマ/イベントカウンタ D インพุットキャプチャ 1 割り込み		
94	INTCAPE0	16 ビットタイマ/イベントカウンタ E インพุットキャプチャ 0 割り込み		
95	INTCAPE1	16 ビットタイマ/イベントカウンタ E インพุットキャプチャ 1 割り込み		
96	INTCAPF0	16 ビットタイマ/イベントカウンタ F インพุットキャプチャ 0 割り込み		
97	INTCAPF1	16 ビットタイマ/イベントカウンタ F インพุットキャプチャ 1 割り込み		
98	INTDMACERR	DMA 転送エラー割り込み		
99	INTDMACTC0	DMA 転送終了割り込み		

7.5.1.6 アクティブレベル

アクティブレベルはどのような信号変化を割り込み要因と見なすかを示しています。CPU は割り込み信号の"High"を割り込み要因とみなします。各種周辺機能から CPU へ直接割り込み信号が伝わるものは、割り込み要求として"High"パルスを出力するようになっています。

スタンバイ解除要因となる割り込みについては、クロックジェネレータに設定するアクティブレベルは、周辺機能からの割り込み要求は立ち上がり(「↑」)エッジまたは立ち下がり(「↓」)エッジとなり、割り込み端子からの割り込み要求は"High"レベル、"Low"レベル、立ち上がり(「↑」)エッジ、立ち下がり(「↓」)エッジから選ぶことができます。

スタンバイ解除要因となる割り込みを使用するときにはクロックジェネレータレジスタの CGIMCGx<INTxEN>を有効にし、CGIMCGx<EMCGx>にアクティブレベルを設定します。周辺機能からの割り込み要求のアクティブレベルは表 7-3 で指定されているとおりに設定してください。

クロックジェネレータで検出された割り込みは、"High"レベル信号で CPU に通知されます。


注) CEC 受信/送信割り込み、リモコン受信割り込み、時計タイマ割り込みは、スタンバイ解除割り込みとして使用しない場合も<INTxEN>を"1"に設定し、指定されたアクティブ状態の設定を行ってください。

7.5.2 処理詳細

7.5.2.1 処理の流れ

割り込みの処理の流れを以下に示します。

以下の説明で、 はハードウェアによる処理を、 はソフトウェアによる処理を示しています。



処理	内容	説明
割り込み サービスルーチン実行	必要な処理をプログラミングしてください。 必要に応じて割り込み要因の取り下げを行ってください。	「7.5.2.6 割り込み処理 ルーチンでの処理(要因の 取り下げ)」
	割り込み処理ルーチンから通常の処理プログラムに復帰します。	
元のプログラムへ復帰		

Not Recommended
for New Design

7.5.2.2 準備

割り込みの準備を行うときには、設定途中で不要な割り込みの発生を防ぐために設定の順番に注意が必要です。

割り込みの使用開始、または設定変更のときの基本的な順序は、まず、CPU で割り込みを禁止し、次に割り込み経路で CPU から遠いところから設定を行い、最後に CPU で割り込みを許可します。

クロックジェネレータの設定を行うときには、条件の設定を行った後、不要な割り込みが発生しないよう、クロックジェネレータ内部の割り込み情報をクリアしてから割り込み許可の設定を行います。

以下に設定の手順と、手順ごとの具体的な設定方法を示します。

1. CPU 割り込み禁止
2. CPU 割り込み設定
3. 要因の準備(1) (外部割り込み)
4. 要因の準備(2) (周辺機能からの割り込み)
5. 要因の準備(3) (割り込み保留セットレジスタ)
6. クロックジェネレータの設定
7. CPU 割り込み許可

(1) CPU 割り込み禁止

CPU を割り込み禁止状態にするには、PRIMASK レジスタに"1"をセットします。これにより、マスク不能割り込みとハードフォールト例外以外のすべての割り込みと例外がマスクされます。

このレジスタをセットするためには"MSR"命令を使用します。

割り込みマスクレジスタ		
PRIMASK	←	"1"(割り込み禁止)

注 1) PRIMASK レジスタは、ユーザ・アクセス・レベルではセットできません。

注 2) PRIMASK レジスタに"1"がセットされているとき、フォールトが発生するとハードフォールトとして扱われます。

(2) CPU 割り込み設定

NVIC レジスタの割り込み優先度 レジスタで<PRI_n>に優先度の設定を行います。

このレジスタは、8 ビットごとに各割り込み要因に割り当てられていますが、製品ごとに構成するビット数が異なります。8 ビットの構成の場合「0」から「255」までの優先度を設定することができます。最も高い優先度は「0」です。複数の要因を同じ優先度に設定した場合、番号の小さい割り込みの優先度が高くなります。

グループ優先度を設定する場合にはアプリケーション割り込みおよびリセット制御レジスタの<PRIGROUP>も設定します。

NVIC レジスタ		
<PRI_n>	←	「優先度」
<PRIGROUP>	←	「グループ優先度」(必要に応じて設定してください)

注) 「n」は該当する例外/割り込みの番号を示します。
本製品では割り込み優先度レジスタの優先度設定領域は 3 ビットの構成になっています。

(3) 要因の準備(1) (外部割り込み)

外部割り込みを使用する場合、該当する端子のポートの設定を行います。機能端子として使用するため、該当するポートのファンクションレジスタ PxFRn[m]を"1"に、ポートを入力として使用するために PxIE[m]を"1"に設定します。

ポートレジスタ		
PxFRn<PxmFn>	←	"1"
PxIE<PxmlE>	←	"1"

注) 「x」は該当ポート番号、「m」は該当ビット、「n」はファンクションレジスタ番号を示します。
STOP 以外のモードでは、PxIE で入力イネーブル設定であれば PxFR の設定によらず割り込みの入力が有効になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。また、「7.5.1.4 外部割り込み端子を使用する際の注意」の記載事項に注意してください。

(4) 要因の準備(2) (周辺機能からの割り込み)

周辺機能からの割り込みを使用する場合、設定方法は周辺機能によって異なります。各周辺機能の章をご覧ください。

(5) 要因の準備(3) (割り込み保留セットレジスタ)

割り込み保留セットレジスタで割り込みを発生する場合、該当するビットに"1"をセットします。

NVIC レジスタ		
割り込み保留セット[m]	←	"1"

注) 「m」は該当ビットを示します。

(6) クロックジェネレータの設定

スタンバイ解除要因となる割り込みは、クロックジェネレータの CGIMCG レジスタでアクティブレベルと割り込み許可の設定を行います。CGIMCG レジスタは要因ごとの設定レジスタです。

割り込み許可の前に、不要な割り込み発生を防止するため割り込み要求のクリアを CGICRCG レジスタで行います。CGICRCG レジスタは、要因に対応した値を書き込むことで保持されていた割り込み要求をクリアすることができます。具体的な値は、「7.6.3.7 CGICRCG(CG 割り込み要求クリアレジスタ)」を参照してください。

割り込み端子からの割り込み要求をスタンバイ解除要因として使用しない場合、クロックジェネレータの設定を行わずに使用することもできます。ただし、CPU が割り込み要因として検出するためには、「High」パルスまたは「High」レベルの信号を入力する必要があります。また、「7.5.1.4 外部割り込み端子を使用する際の注意」の記載事項に注意してください。

クロックジェネレータレジスタ		
CGIMCGn<EMCGm>	←	アクティブレベル
CGICRCG<ICRCG>	←	使用する要因に対応する値
CGIMCGn<INTmEN>	←	"1"(割り込み許可)

注) 「n」はレジスタ番号、「m」は割り込み要因固有の番号を示します。

(7) CPU 割り込み許可

CPU の割り込み許可の設定をします。

割り込み保留クリアレジスタで保留状態の割り込みをクリアし、割り込みイネーブルセットレジスタで割り込みを許可します。これらのレジスタは1ビットずつ各割り込み要因に割り当てられています。

割り込み保留クリアレジスタの該当する割り込みのビットに"1"を書くことで保留されている要因をクリアすることができ、割り込みイネーブルセットレジスタの該当する割り込みのビットに"1"を書くことで割り込みを許可することができます。

ただし、割り込み保留セットレジスタの設定で割り込みを発生する場合、割り込み保留クリアを行うと割り込み要因そのものが失われるため、この操作は不要です。

最後に、PRIMASK レジスタを"0"にクリアします。

NVIC レジスタ		
割り込み保留クリア[m]	←	"1"
割り込みイネーブルセット[m]	←	"1"
割り込みマスクレジスタ		
PRIMASK	←	"0"

注1) 「m」は該当ビットを示します。

注2) PRIMASK レジスタは、ユーザ・アクセス・レベルではセットできません。

7.5.2.3 検出(クロックジェネレータ)

スタンバイ解除要因となる割り込みは、クロックジェネレータに設定されたアクティブレベルにしたがって検出され CPU に伝えられます。

アクティブレベルが立ち上がりまたは立ち下がりエッジの割り込み要因は、検出された後クロックジェネレータで要因が保持されますが、「High」レベルまたは「Low」レベル設定の割り込み要因は、アクティブレベルから変化すると割り込み要因がなくなるとみなされるため、割り込み検出までレベルを保つ必要があります。

クロックジェネレータは割り込みを検出すると CG 割り込み要求クリアレジスタ(CGICRCG)で解除されるまで「High」レベルの割り込み信号を CPU に出力します。解除を行わずに復帰すると再度同じ割り込みが検出されますので、割り込み処理ルーチン内で割り込みの解除を行ってください。

7.5.2.4 検出(CPU)

CPU は優先順位に従って最も優先度の高い割り込み要因を検出します。

7.5.2.5 CPU の処理

割り込みが検出されると、CPU はスタックへ PC, PSR, r0~r3, r12, LR を退避し、検出した割り込みの割り込み処理ルーチンへ分岐します。

7.5.2.6 割り込み処理ルーチンでの処理(要因の取り下げ)

割り込み処理ルーチンではアプリケーションにより必要な内容をプログラミングしますが、ここでは推奨する処理と要因の取り下げについて説明します。

(1) 割り込み処理ルーチンでの処理

通常、割り込み処理ルーチンでは必要なレジスタの退避と割り込み処理を行います。Cortex-M3 コアは自動的に PC, PSR, r0~r3, r12, LR をスタックへ退避するため、これらのレジスタをユーザプログラムで退避する必要はありません。

その他のレジスタについては必要に応じて退避します。

割り込み処理ルーチン実行中でも、より高い優先度の割り込みや NMI などの例外は受け付けられます。そのため書き換わる可能性のある、汎用レジスタを退避することを推奨します。

(2) 割り込み要因の取り下げ

スタンバイ解除要因となる割り込みについては、CGICRCG レジスタで割り込み要求を解除する必要があります。

アクティブレベルがレベル検出の割り込みの場合、要因そのものを取り下げない限り割り込み要求は存在し続けるため、まず要因を取り下げる必要があります。レベル検出の場合は、要因が取り下げられるとクロックジェネレータからの割り込み要求信号は自動的に取り下げられます。

エッジ検出の場合は CGICRCG レジスタに該当する割り込みの値を設定することで要因は取り下げられ、再度有効なエッジが発生したときに改めて要因として認識されます。

7.6 例外/割り込み関連レジスタ

以下に、本章で説明した CPU の NVIC レジスタとクロックジェネレータレジスタとアドレスを示します。

7.6.1 レジスタ一覧

NVIC レジスタ

Base Address = 0xE000_E000

レジスタ名	Address
SysTick 制御およびステータスレジスタ	0x0010
SysTick リロード値レジスタ	0x0014
SysTick 現在値レジスタ	0x0018
SysTick 較正值レジスタ	0x001C
割り込みイネーブルセットレジスタ 1	0x0100
割り込みイネーブルセットレジスタ 2	0x0104
割り込みイネーブルセットレジスタ 3	0x0108
割り込みイネーブルセットレジスタ 4	0x010C
割り込みイネーブルクリアレジスタ 1	0x0180
割り込みイネーブルクリアレジスタ 2	0x0184
割り込みイネーブルクリアレジスタ 3	0x0188
割り込みイネーブルクリアレジスタ 4	0x018C
割り込み保留セットレジスタ 1	0x0200
割り込み保留セットレジスタ 2	0x0204
割り込み保留セットレジスタ 3	0x0208
割り込み保留セットレジスタ 4	0x020C
割り込み保留クリアレジスタ 1	0x0280
割り込み保留クリアレジスタ 2	0x0284
割り込み保留クリアレジスタ 3	0x0288
割り込み保留クリアレジスタ 4	0x028C
割り込み優先度レジスタ	0x0400 ~ 0x0460
ベクタテーブルオフセットレジスタ	0x0D08
アプリケーション割り込みおよびリセット制御レジスタ	0x0D0C
システムハンドラ優先度レジスタ	0x0D18, 0x0D1C, 0x0D20
システムハンドラ制御および状態レジスタ	0x0D24

クロックジェネレータレジスタ

Base Address = 0x400F_4000

レジスタ名	Address
CG 割り込み要求クリアレジスタ	CGICRCG 0x0014
NMI フラグレジスタ	CGNMIFLG 0x0018
リセットフラグレジスタ	CGRSTFLG 0x001C
CG 割り込みモードコントロールレジスタ A	CGIMCGA 0x0020
CG 割り込みモードコントロールレジスタ B	CGIMCGB 0x0024
CG 割り込みモードコントロールレジスタ C	CGIMCGC 0x0028
CG 割り込みモードコントロールレジスタ D	CGIMCGD 0x002C
CG 割り込みモードコントロールレジスタ E	CGIMCGE 0x0030
CG 割り込みモードコントロールレジスタ F	CGIMCGF 0x0034
Reserved	- 0x0038
Reserved	- 0x003C

注) "Reserved"表記のアドレスにはアクセスしないでください。

7.6.2 NVIC レジスタ

7.6.2.1 SysTick 制御およびステータスレジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	COUNTFLAG
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	CLKSOURCE	TICKINT	ENABLE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-17	-	R	リードすると"0"が読めます。
16	COUNTFLAG	R/W	0: タイマは0になっていない 1: タイマが0になった "1"の場合、最後の読み出しの後にタイマが"0"になったことを示します。 このレジスタのいずれかの部分を読み出すとこのビットはクリアされます。
15-3	-	R	リードすると"0"が読めます。
2	CLKSOURCE	R/W	0: 外部参照クロック(fosc/32) (注) 1: CPU クロック(fsyst)
1	TICKINT	R/W	0: SysTick を保留しない 1: SysTick を保留する
0	ENABLE	R/W	0: ディセーブル 1: イネーブル "1"をセットするとリロード値レジスタの値をカウンタにロードし、動作を開始します。

注) 本製品では外部参照クロックとして fosc を 32 分周したクロックが使用されます。

7.6.2.2 SysTick リロード値レジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RELOAD							
リセット後	不定							
	15	14	13	12	11	10	9	8
bit symbol	RELOAD							
リセット後	不定							
	7	6	5	4	3	2	1	0
bit symbol	RELOAD							
リセット後	不定							

Bit	Bit Symbol	Type	機能
31-24	-	R	リードすると"0"が読めます。
23-0	RELOAD	R/W	リロード値 タイマが"0"になったときに SysTick 現在値レジスタにロードする値を設定します。

7.6.2.3 SysTick 現在値レジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CURRENT							
リセット後	不定							
	15	14	13	12	11	10	9	8
bit symbol	CURRENT							
リセット後	不定							
	7	6	5	4	3	2	1	0
bit symbol	CURRENT							
リセット後	不定							

Bit	Bit Symbol	Type	機能
31-24	-	R	リードすると"0"が読めます。
23-0	CURRENT	R/W	[リード] SysTick タイマ現在値 [ライト] クリア 任意の値を書き込むとタイマカウントがクリアされます。 このレジスタをクリアすることで、SysTick 制御およびステータスレジスタの<COUNTFLAG>もクリアされます。

7.6.2.4 SysTick 較正值レジスタ

	31	30	29	28	27	26	25	24
bit symbol	NOREF	SKEW	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	TENMS							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TENMS							
リセット後	0	0	0	0	1	0	0	1
	7	6	5	4	3	2	1	0
bit symbol	TENMS							
リセット後	1	1	0	0	0	1	0	0

Bit	Bit Symbol	Type	機能
31	NOREF	R	0: 参照クロックあり 1: 参照クロックなし
30	SKEW	R	0: 較正值は 10 ms 1: 較正值は 10 ms でない
29-24	-	R	リードすると"0"が読めます。
23-0	TENMS	R	較正值 外部参照クロックで 10 ms をカウントするために使用するリロード値(0x9C4)です。(注)

注) マルチショットで使用する場合、この値を-1して使用してください。

7.6.2.5 割り込みイネーブルセットレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	SETENA (割り込み 31)	SETENA (割り込み 30)	SETENA (割り込み 29)	SETENA (割り込み 28)	SETENA (割り込み 27)	SETENA (割り込み 26)	SETENA (割り込み 25)	SETENA (割り込み 24)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	SETENA (割り込み 23)	SETENA (割り込み 22)	SETENA (割り込み 21)	SETENA (割り込み 20)	SETENA (割り込み 19)	SETENA (割り込み 18)	SETENA (割り込み 17)	SETENA (割り込み 16)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	SETENA (割り込み 13)	SETENA (割り込み 12)	SETENA (割り込み 11)	SETENA (割り込み 10)	SETENA (割り込み 9)	SETENA (割り込み 8)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SETENA (割り込み 7)	SETENA (割り込み 6)	SETENA (割り込み 5)	SETENA (割り込み 4)	SETENA (割り込み 3)	SETENA (割り込み 2)	SETENA (割り込み 1)	SETENA (割り込み 0)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	SETENA	R/W	割り込み番号[31:16] [ライト] 1: 許可 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しています。 "1"をライトすることで該当する割り込みを許可します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止状態が確認できます。
15-14	-	R/W	"0"をライトしてください。
13-0	SETENA	R/W	割り込み番号[13:0] [ライト] 1: 許可 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しています。 "1"をライトすることで該当する割り込みを許可します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止状態が確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.6 割り込みイネーブルセットレジスタ 2

	31	30	29	28	27	26	25	24
bit symbol	SETENA (割り込み 63)	SETENA (割り込み 62)	SETENA (割り込み 61)	SETENA (割り込み 60)	SETENA (割り込み 59)	SETENA (割り込み 58)	SETENA (割り込み 57)	SETENA (割り込み 56)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	SETENA (割り込み 55)	SETENA (割り込み 54)	SETENA (割り込み 53)	SETENA (割り込み 52)	SETENA (割り込み 51)	SETENA (割り込み 50)	SETENA (割り込み 49)	SETENA (割り込み 48)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	SETENA (割り込み 47)	SETENA (割り込み 46)	SETENA (割り込み 45)	SETENA (割り込み 44)	SETENA (割り込み 43)	SETENA (割り込み 42)	SETENA (割り込み 41)	SETENA (割り込み 40)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SETENA (割り込み 39)	SETENA (割り込み 38)	SETENA (割り込み 37)	SETENA (割り込み 36)	SETENA (割り込み 35)	SETENA (割り込み 34)	SETENA (割り込み 33)	SETENA (割り込み 32)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	SETENA	R/W	割り込み番号[63:32] [ライト] 1: 許可 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しています。 "1"をライトすることで該当する割り込みを許可します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止状態が確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.7 割り込みイネーブルセットレジスタ 3

	31	30	29	28	27	26	25	24
bit symbol	SETENA (割り込み 95)	SETENA (割り込み 94)	SETENA (割り込み 93)	SETENA (割り込み 92)	SETENA (割り込み 91)	SETENA (割り込み 90)	SETENA (割り込み 89)	SETENA (割り込み 88)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	SETENA (割り込み 87)	SETENA (割り込み 86)	SETENA (割り込み 85)	SETENA (割り込み 84)	SETENA (割り込み 83)	SETENA (割り込み 82)	SETENA (割り込み 81)	SETENA (割り込み 80)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	SETENA (割り込み 79)	SETENA (割り込み 78)	SETENA (割り込み 77)	SETENA (割り込み 76)	SETENA (割り込み 75)	SETENA (割り込み 74)	SETENA (割り込み 73)	SETENA (割り込み 72)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SETENA (割り込み 71)	SETENA (割り込み 70)	SETENA (割り込み 69)	SETENA (割り込み 68)	SETENA (割り込み 67)	SETENA (割り込み 66)	SETENA (割り込み 65)	SETENA (割り込み 64)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	SETENA	R/W	割り込み番号[95:64] [ライト] 1: 許可 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しています。 "1"をライトすることで該当する割り込みを許可します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止状態が確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.8 割り込みイネーブルセットレジスタ 4

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	SETENA (割り込み 99)	SETENA (割り込み 98)	SETENA (割り込み 97)	SETENA (割り込み 96)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	—	R	リードすると"0"が読めます。
3-0	SETENA	R/W	割り込み番号[99:96] [ライト] 1: 許可 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しています。 "1"をライトすることで該当する割り込みを許可します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止状態が確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.9 割り込みイネーブルクリアレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	CLRENA (割り込み 31)	CLRENA (割り込み 30)	CLRENA (割り込み 29)	CLRENA (割り込み 28)	CLRENA (割り込み 27)	CLRENA (割り込み 26)	CLRENA (割り込み 25)	CLRENA (割り込み 24)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CLRENA (割り込み 23)	CLRENA (割り込み 22)	CLRENA (割り込み 21)	CLRENA (割り込み 20)	CLRENA (割り込み 19)	CLRENA (割り込み 18)	CLRENA (割り込み 17)	CLRENA (割り込み 16)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	CLRENA (割り込み 13)	CLRENA (割り込み 12)	CLRENA (割り込み 11)	CLRENA (割り込み 10)	CLRENA (割り込み 9)	CLRENA (割り込み 8)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CLRENA (割り込み 7)	CLRENA (割り込み 6)	CLRENA (割り込み 5)	CLRENA (割り込み 4)	CLRENA (割り込み 3)	CLRENA (割り込み 2)	CLRENA (割り込み 1)	CLRENA (割り込み 0)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	CLRENA	R/W	割り込み番号[31:16] [ライト] 1: 禁止 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しており、割り込みを禁止したり、禁止されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを禁止します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止の状態を確認できます。
15-14	-	R/W	"0"をライトしてください。
13-0	CLRENA	R/W	割り込み番号[13:0] [ライト] 1: 禁止 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しており、割り込みを禁止したり、禁止されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを禁止します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止の状態を確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.10 割り込みイネーブルクリアレジスタ 2

	31	30	29	28	27	26	25	24
bit symbol	CLRENA (割り込み 63)	CLRENA (割り込み 62)	CLRENA (割り込み 61)	CLRENA (割り込み 60)	CLRENA (割り込み 59)	CLRENA (割り込み 58)	CLRENA (割り込み 57)	CLRENA (割り込み 56)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CLRENA (割り込み 55)	CLRENA (割り込み 54)	CLRENA (割り込み 53)	CLRENA (割り込み 52)	CLRENA (割り込み 51)	CLRENA (割り込み 50)	CLRENA (割り込み 49)	CLRENA (割り込み 48)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CLRENA (割り込み 47)	CLRENA (割り込み 46)	CLRENA (割り込み 45)	CLRENA (割り込み 44)	CLRENA (割り込み 43)	CLRENA (割り込み 42)	CLRENA (割り込み 41)	CLRENA (割り込み 40)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CLRENA (割り込み 39)	CLRENA (割り込み 38)	CLRENA (割り込み 37)	CLRENA (割り込み 36)	CLRENA (割り込み 35)	CLRENA (割り込み 34)	CLRENA (割り込み 33)	CLRENA (割り込み 32)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	CLRENA	R/W	割り込み番号[63:32] [ライト] 1: 禁止 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しており、割り込みを禁止したり、禁止されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを禁止します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止の状態を確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.11 割り込みイネーブルクリアレジスタ 3

	31	30	29	28	27	26	25	24
bit symbol	CLRENA (割り込み 95)	CLRENA (割り込み 94)	CLRENA (割り込み 93)	CLRENA (割り込み 92)	CLRENA (割り込み 91)	CLRENA (割り込み 90)	CLRENA (割り込み 89)	CLRENA (割り込み 88)
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CLRENA (割り込み 87)	CLRENA (割り込み 86)	CLRENA (割り込み 85)	CLRENA (割り込み 84)	CLRENA (割り込み 83)	CLRENA (割り込み 82)	CLRENA (割り込み 81)	CLRENA (割り込み 80)
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CLRENA (割り込み 79)	CLRENA (割り込み 78)	CLRENA (割り込み 77)	CLRENA (割り込み 76)	CLRENA (割り込み 75)	CLRENA (割り込み 74)	CLRENA (割り込み 73)	CLRENA (割り込み 72)
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CLRENA (割り込み 71)	CLRENA (割り込み 70)	CLRENA (割り込み 69)	CLRENA (割り込み 68)	CLRENA (割り込み 67)	CLRENA (割り込み 66)	CLRENA (割り込み 65)	CLRENA (割り込み 64)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	CLRENA	R/W	割り込み番号[95:64] [ライト] 1: 禁止 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しており、割り込みを禁止したり、禁止されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを禁止します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止の状態を確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.12 割り込みイネーブルクリアレジスタ 4

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	CLRENA (割り込み 99)	CLRENA (割り込み 98)	CLRENA (割り込み 97)	CLRENA (割り込み 96)
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	—	R	リードすると"0"が読めます。
3-0	CLRENA	R/W	割り込み番号[99:96] [ライト] 1: 禁止 [リード] 0: 禁止 1: 許可 各ビットが指定された番号の割り込みに対応しており、割り込みを禁止したり、禁止されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを禁止します。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みの許可/禁止の状態を確認できます。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.13 割り込み保留セットレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	SETPEND (割り込み 31)	SETPEND (割り込み 30)	SETPEND (割り込み 29)	SETPEND (割り込み 28)	SETPEND (割り込み 27)	SETPEND (割り込み 26)	SETPEND (割り込み 25)	SETPEND (割り込み 24)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	SETPEND (割り込み 23)	SETPEND (割り込み 22)	SETPEND (割り込み 21)	SETPEND (割り込み 20)	SETPEND (割り込み 19)	SETPEND (割り込み 18)	SETPEND (割り込み 17)	SETPEND (割り込み 16)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	SETPEND (割り込み 13)	SETPEND (割り込み 12)	SETPEND (割り込み 11)	SETPEND (割り込み 10)	SETPEND (割り込み 9)	SETPEND (割り込み 8)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	SETPEND (割り込み 7)	SETPEND (割り込み 6)	SETPEND (割り込み 5)	SETPEND (割り込み 4)	SETPEND (割り込み 3)	SETPEND (割り込み 2)	SETPEND (割り込み 1)	SETPEND (割り込み 0)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-16	SETPEND	R/W	割り込み番号[31:16] [ライト] 1: 保留する [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、割り込みを強制的に保留したり、保留されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを保留します。ただし、すでに保留されている割り込みおよび禁止されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。 このレジスタのビットをクリアするには、割り込み保留クリアレジスタの対応するビットに"1"をセットします。
15-14	-	R/W	"0"をライトしてください。
13-0	SETPEND	R/W	割り込み番号[13:0] [ライト] 1: 保留する [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、割り込みを強制的に保留したり、保留されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを保留します。ただし、すでに保留されている割り込みおよび禁止されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。 このレジスタのビットをクリアするには、割り込み保留クリアレジスタの対応するビットに"1"をセットします。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.14 割り込み保留セットレジスタ 2

	31	30	29	28	27	26	25	24
bit symbol	SETPEND (割り込み 63)	SETPEND (割り込み 62)	SETPEND (割り込み 61)	SETPEND (割り込み 60)	SETPEND (割り込み 59)	SETPEND (割り込み 58)	SETPEND (割り込み 57)	SETPEND (割り込み 56)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	SETPEND (割り込み 55)	SETPEND (割り込み 54)	SETPEND (割り込み 53)	SETPEND (割り込み 52)	SETPEND (割り込み 51)	SETPEND (割り込み 50)	SETPEND (割り込み 49)	SETPEND (割り込み 48)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	SETPEND (割り込み 47)	SETPEND (割り込み 46)	SETPEND (割り込み 45)	SETPEND (割り込み 44)	SETPEND (割り込み 43)	SETPEND (割り込み 42)	SETPEND (割り込み 41)	SETPEND (割り込み 40)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	SETPEND (割り込み 39)	SETPEND (割り込み 38)	SETPEND (割り込み 37)	SETPEND (割り込み 36)	SETPEND (割り込み 35)	SETPEND (割り込み 34)	SETPEND (割り込み 33)	SETPEND (割り込み 32)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-0	SETPEND	R/W	割り込み番号[63:32] [ライト] 1: 保留する [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、割り込みを強制的に保留したり、保留されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを保留します。ただし、すでに保留されている割り込みおよび禁止されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。 このレジスタのビットをクリアするには、割り込み保留クリアレジスタの対応するビットに"1"をセットします。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.15 割り込み保留セットレジスタ 3

	31	30	29	28	27	26	25	24
bit symbol	SETPEND (割り込み 95)	SETPEND (割り込み 94)	SETPEND (割り込み 93)	SETPEND (割り込み 92)	SETPEND (割り込み 91)	SETPEND (割り込み 90)	SETPEND (割り込み 89)	SETPEND (割り込み 88)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	SETPEND (割り込み 87)	SETPEND (割り込み 86)	SETPEND (割り込み 85)	SETPEND (割り込み 84)	SETPEND (割り込み 83)	SETPEND (割り込み 82)	SETPEND (割り込み 81)	SETPEND (割り込み 80)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	SETPEND (割り込み 79)	SETPEND (割り込み 78)	SETPEND (割り込み 77)	SETPEND (割り込み 76)	SETPEND (割り込み 75)	SETPEND (割り込み 74)	SETPEND (割り込み 73)	SETPEND (割り込み 72)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	SETPEND (割り込み 71)	SETPEND (割り込み 70)	SETPEND (割り込み 69)	SETPEND (割り込み 68)	SETPEND (割り込み 67)	SETPEND (割り込み 66)	SETPEND (割り込み 65)	SETPEND (割り込み 64)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-0	SETPEND	R/W	割り込み番号[95:64] [ライト] 1: 保留する [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、割り込みを強制的に保留したり、保留されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを保留します。ただし、すでに保留されている割り込みおよび禁止されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。 このレジスタのビットをクリアするには、割り込み保留クリアレジスタの対応するビットに"1"をセットします。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.16 割り込み保留セットレジスタ 4

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	SETPEND (割り込み 99)	SETPEND (割り込み 98)	SETPEND (割り込み 97)	SETPEND (割り込み 96)
リセット後	0	0	0	0	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-0	SETPEND	R/W	割り込み番号[99:96] [ライト] 1: 保留する [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、割り込みを強制的に保留したり、保留されているかどうかを確認できます。 "1"をライトすることで該当する割り込みを保留します。ただし、すでに保留されている割り込みおよび禁止されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。 このレジスタのビットをクリアするには、割り込み保留クリアレジスタの対応するビットに"1"をセットします。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.17 割り込み保留クリアレジスタ 1

	31	30	29	28	27	26	25	24
bit symbol	CLRPEND (割り込み 31)	CLRPEND (割り込み 30)	CLRPEND (割り込み 29)	CLRPEND (割り込み 28)	CLRPEND (割り込み 27)	CLRPEND (割り込み 26)	CLRPEND (割り込み 25)	CLRPEND (割り込み 24)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	CLRPEND (割り込み 23)	CLRPEND (割り込み 22)	CLRPEND (割り込み 21)	CLRPEND (割り込み 20)	CLRPEND (割り込み 19)	CLRPEND (割り込み 18)	CLRPEND (割り込み 17)	CLRPEND (割り込み 16)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	CLRPEND (割り込み 13)	CLRPEND (割り込み 12)	CLRPEND (割り込み 11)	CLRPEND (割り込み 10)	CLRPEND (割り込み 9)	CLRPEND (割り込み 8)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	CLRPEND (割り込み 7)	CLRPEND (割り込み 6)	CLRPEND (割り込み 5)	CLRPEND (割り込み 4)	CLRPEND (割り込み 3)	CLRPEND (割り込み 2)	CLRPEND (割り込み 1)	CLRPEND (割り込み 0)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-16	CLRPEND	R/W	割り込み番号[31:16] [ライト] 1: 保留をクリアする [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、保留された割り込みをクリアしたり、保留されているかどうかを確認できます。 "1"をライトすることで該当する保留された割り込みをクリアします。ただし、すでに処理が開始されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。
15-14	-	R/W	"0"をライトしてください。
13-0	CLRPEND	R/W	割り込み番号[13:0] [ライト] 1: 保留をクリアする [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、保留された割り込みをクリアしたり、保留されているかどうかを確認できます。 "1"をライトすることで該当する保留された割り込みをクリアします。ただし、すでに処理が開始されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.18 割り込み保留クリアレジスタ 2

	31	30	29	28	27	26	25	24
bit symbol	CLRPEND (割り込み 63)	CLRPEND (割り込み 62)	CLRPEND (割り込み 61)	CLRPEND (割り込み 60)	CLRPEND (割り込み 59)	CLRPEND (割り込み 58)	CLRPEND (割り込み 57)	CLRPEND (割り込み 56)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	CLRPEND (割り込み 55)	CLRPEND (割り込み 54)	CLRPEND (割り込み 53)	CLRPEND (割り込み 52)	CLRPEND (割り込み 51)	CLRPEND (割り込み 50)	CLRPEND (割り込み 49)	CLRPEND (割り込み 48)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	CLRPEND (割り込み 47)	CLRPEND (割り込み 46)	CLRPEND (割り込み 45)	CLRPEND (割り込み 44)	CLRPEND (割り込み 43)	CLRPEND (割り込み 42)	CLRPEND (割り込み 41)	CLRPEND (割り込み 40)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	CLRPEND (割り込み 39)	CLRPEND (割り込み 38)	CLRPEND (割り込み 37)	CLRPEND (割り込み 36)	CLRPEND (割り込み 35)	CLRPEND (割り込み 34)	CLRPEND (割り込み 33)	CLRPEND (割り込み 32)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-0	CLRPEND	R/W	割り込み番号[63:32] [ライト] 1: 保留をクリアする [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、保留された割り込みをクリアしたり、保留されているかどうかを確認できます。 "1"をライトすることで該当する保留された割り込みをクリアします。ただし、すでに処理が開始されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.19 割り込み保留クリアレジスタ 3

	31	30	29	28	27	26	25	24
bit symbol	CLRPEND (割り込み 95)	CLRPEND (割り込み 94)	CLRPEND (割り込み 93)	CLRPEND (割り込み 92)	CLRPEND (割り込み 91)	CLRPEND (割り込み 90)	CLRPEND (割り込み 89)	CLRPEND (割り込み 88)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	CLRPEND (割り込み 87)	CLRPEND (割り込み 86)	CLRPEND (割り込み 85)	CLRPEND (割り込み 84)	CLRPEND (割り込み 83)	CLRPEND (割り込み 82)	CLRPEND (割り込み 81)	CLRPEND (割り込み 80)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	CLRPEND (割り込み 79)	CLRPEND (割り込み 78)	CLRPEND (割り込み 77)	CLRPEND (割り込み 76)	CLRPEND (割り込み 75)	CLRPEND (割り込み 74)	CLRPEND (割り込み 73)	CLRPEND (割り込み 72)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	CLRPEND (割り込み 71)	CLRPEND (割り込み 70)	CLRPEND (割り込み 69)	CLRPEND (割り込み 68)	CLRPEND (割り込み 67)	CLRPEND (割り込み 66)	CLRPEND (割り込み 65)	CLRPEND (割り込み 64)
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-0	CLRPEND	R/W	割り込み番号[95:64] [ライト] 1: 保留をクリアする [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、保留された割り込みをクリアしたり、保留されているかどうかを確認できます。 "1"をライトすることで該当する保留された割り込みをクリアします。ただし、すでに処理が開始されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.20 割り込み保留クリアレジスタ 4

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	CLRPEND (割り込み 99)	CLRPEND (割り込み 98)	CLRPEND (割り込み 97)	CLRPEND (割り込み 96)
リセット後	0	0	0	0	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-0	CLRPEND	R/W	割り込み番号[99:96] [ライト] 1: 保留をクリアする [リード] 0: 保留なし 1: 保留あり 各ビットが指定された番号の割り込みに対応しており、保留された割り込みをクリアしたり、保留されているかどうかを確認できます。 "1"をライトすることで該当する保留された割り込みをクリアします。ただし、すでに処理が開始されている割り込みに対しては無効です。"0"の書き込みは意味を持ちません。 リードの場合、該当する割り込みが保留されているかどうかを示します。

注) 割り込みの内容と割り込み番号については、「7.5.1.5 要因一覧」を参照してください。

7.6.2.21 割り込み優先度レジスタ

割り込み優先度レジスタは、各割り込みに対し 8 ビットごとの構成になっています。

割り込み番号と対応する割り込み優先度レジスタのアドレスは以下のとおりです。

	31	24 23	16 15	8 7	0
0xE000_E400	PRI_3	PRI_2	PRI_1	PRI_0	
0xE000_E404	PRI_7	PRI_6	PRI_5	PRI_4	
0xE000_E408	PRI_11	PRI_10	PRI_9	PRI_8	
0xE000_E40C	-	-	PRI_13	PRI_12	
0xE000_E410	PRI_19	PRI_18	PRI_17	PRI_16	
0xE000_E414	PRI_23	PRI_22	PRI_21	PRI_20	
0xE000_E418	PRI_27	PRI_26	PRI_25	PRI_24	
0xE000_E41C	PRI_31	PRI_30	PRI_29	PRI_28	
0xE000_E420	PRI_35	PRI_34	PRI_33	PRI_32	
0xE000_E424	PRI_39	PRI_38	PRI_37	PRI_36	
0xE000_E428	PRI_43	PRI_42	PRI_41	PRI_40	
0xE000_E42C	PRI_47	PRI_46	PRI_45	PRI_44	
0xE000_E430	PRI_51	PRI_50	PRI_49	PRI_48	
0xE000_E434	PRI_55	PRI_54	PRI_53	PRI_52	
0xE000_E438	PRI_59	PRI_58	PRI_57	PRI_56	
0xE000_E43C	PRI_63	PRI_62	PRI_61	PRI_60	
0xE000_E440	PRI_67	PRI_66	PRI_65	PRI_64	
0xE000_E444	PRI_71	PRI_70	PRI_69	PRI_68	
0xE000_E448	PRI_75	PRI_74	PRI_73	PRI_72	
0xE000_E44C	PRI_79	PRI_78	PRI_77	PRI_76	
0xE000_E450	PRI_83	PRI_82	PRI_81	PRI_80	
0xE000_E454	PRI_87	PRI_86	PRI_85	PRI_84	
0xE000_E458	PRI_91	PRI_90	PRI_89	PRI_88	
0xE000_E45C	PRI_95	PRI_94	PRI_93	PRI_92	
0xE000_E460	PRI_99	PRI_98	PRI_97	PRI_96	

各割り込みに割り当てられている 8 ビットのうち何ビットを優先度の設定に使用できるかは製品により異なります。本製品では、3 ビットで優先度を設定することができます。

以下に、代表として割り込み番号 0~3 の割り込み優先度レジスタの構成を示します。未使用のビットはリードすると"0"が読め、ライトは無視されます。

	31	30	29	28	27	26	25	24
bit symbol	PRI_3			–	–	–	–	–
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	PRI_2			–	–	–	–	–
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	PRI_1			–	–	–	–	–
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PRI_0			–	–	–	–	–
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-29	PRI_3	R/W	割り込み番号 3 優先度
28-24	–	R	リードすると"0"が読めます。
23-21	PRI_2	R/W	割り込み番号 2 優先度
20-16	–	R	リードすると"0"が読めます。
15-13	PRI_1	R/W	割り込み番号 1 優先度
12-8	–	R	リードすると"0"が読めます。
7-5	PRI_0	R/W	割り込み番号 0 優先度
4-0	–	R	リードすると"0"が読めます。

7.6.2.22 ベクタテーブルオフセットレジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	TBLBASE	TBLOFF				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	TBLOFF							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBLOFF							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBLOFF	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-30	-	R	リードすると"0"が読めます。
29	TBLBASE	R/W	テーブルベース ベクタテーブルを置くメモリ空間を指定します。 0: コード空間 1: SRAM 空間
28-7	TBLOFF	R/W	オフセット値 TBLBASE で指定した領域の先頭からのオフセット値を設定します。 オフセットはテーブルにある例外の数に基づいてアラインされる必要があります。16 個までの割り込みが使える、最小のアライメントは 32 ワードになります。割り込みの数がより多い場合は、次の 2 のべき乗まで切り上げて、アライメントを調整する必要があります。
6-0	-	R	リードすると"0"が読めます。

7.6.2.23 アプリケーション割り込みおよびリセット制御レジスタ

	31	30	29	28	27	26	25	24
bit symbol	VECTKEY/VECTKEYSTAT							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	VECTKEY/VECTKEYSTAT							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ENDIANESS	-	-	-	-	PRIGROUP		
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	SYSRESET REQ	VECTCLR ACTIVE	VECTRESET
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	VECTKEY (ライト)/ VECTKEYSTAT (リード)	R/W	レジスタキー [ライト]このレジスタへ書き込みを行うには、<VECTKEY>に"0x05FA"を書き込む必要があります。 [リード]リードすると"0xFA05"が読めます。
15	ENDIANESS	R/W	エンディアン形式ビット(注 1) 1: ビッグエンディアン 0: リトルエンディアン
14-11	-	R	リードすると"0"が読めます。
10-8	PRIGROUP	R/W	割り込み優先度グループ分け 000: 横取り優先度 7bit、サブ優先度 1bit 001: 横取り優先度 6bit、サブ優先度 2bit 010: 横取り優先度 5bit、サブ優先度 3bit 011: 横取り優先度 4bit、サブ優先度 4bit 100: 横取り優先度 3bit、サブ優先度 5bit 101: 横取り優先度 2bit、サブ優先度 6bit 110: 横取り優先度 1bit、サブ優先度 7bit 111: 横取り優先度 0bit、サブ優先度 8bit 割り込み優先度レジスタ<PRI_n>を、横取り優先度とサブ優先度分けする際のビット構成を設定します。
7-3	-	R	リードすると"0"が読めます。
2	SYSRESET REQ	R/W	システムリセットリクエスト "1"をセットすると CPU が SYSRESETREQ 信号を出力します。(注 2)
1	VECTCLR ACTIVE	R/W	アクティブなベクタのクリア 1: アクティブな NMI、フォールト、割り込みのすべての状態の情報をクリアします。 0: クリアしません。 このビットは自身の動作によりクリアされます。 スタックの再初期化はアプリケーションで行う必要があります。
0	VECTRESET	R/W	システムリセット 1: システムをリセットします。 0: システムをリセットしません。 "1"をセットするとデバッグコンポーネント(FPB,DWT,ITM)以外の CPU 内部をリセットし、本ビットもクリアされます。

注 1) 本製品はリトルエンディアン固定です。

注 2) 本製品では、SYSRESETREQ が出力されるとウォームリセットが発生します。ウォームリセットにより<SYSRESETREQ>はクリアされます。

7.6.2.24 システムハンドラ優先度レジスタ

システムハンドラ優先度レジスタは、各例外に対し 8 ビットごとの構成になっています。

例外と対応する割り込み優先度レジスタのアドレスは以下のとおりです。

	31	24 23	16 15	8 7	0
0xE000_ED18	PRI_7	PRI_6 (用法フォールト)	PRI_5 (バスフォールト)	PRI_4 (メモリ管理)	
0xE000_ED1C	PRI_11 (SVCall)	PRI_10	PRI_9	PRI_8	
0xE000_ED20	PRI_15 (SysTick)	PRI_14 (PendSV)	PRI_13	PRI_12 (デバッグモニタ)	

各割り込みに割り当てられている 8 ビットのうち何ビットを優先度の設定に使用できるかは製品により異なります。本製品では、3 ビットで優先度を設定することができます。

以下に、代表として割り込み番号 4~7 の割り込み優先度レジスタの構成を示します。未使用のビットはリードすると"0"が読め、ライトは無視されます。

	31	30	29	28	27	26	25	24
bit symbol	PRI_7			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	PRI_6			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	PRI_5			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PRI_4			-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-29	PRI_7	R/W	予約
28-24	-	R	リードすると"0"が読めます。
23-21	PRI_6	R/W	用法フォールト 優先度
20-16	-	R	リードすると"0"が読めます。
15-13	PRI_5	R/W	バスフォールト 優先度
12-8	-	R	リードすると"0"が読めます。
7-5	PRI_4	R/W	メモリ管理 優先度
4-0	-	R	リードすると"0"が読めます。

7.6.2.25 システムハンドラ制御および状態レジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	USGFAULT ENA	BUSFAULT ENA	MEMFAULT ENA
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	SVCALL PENDE	BUSFAULT PENDE	MEMFAULT PENDE	USGFAULT PENDE	SYSTICKACT	PENDSVACT	-	MONITOR ACT
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SVCALLACT	-	-	-	USGFAULT ACT	-	BUSFAULT ACT	MEMFAULT ACT
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-19	-	R	リードすると"0"が読めます。
18	USGFAULT ENA	R/W	用法フォールト 0: 禁止 1: 許可
17	BUSFAULT TENA	R/W	バスフォールト 0: 禁止 1: 許可
16	MEMFAULT ENA	R/W	メモリ管理 0: 禁止 1: 許可
15	SVCALL PENDE	R/W	SVCall 0: 保留されていない 1: 保留されている
14	BUSFAULT PENDE	R/W	バスフォールト 0: 保留されていない 1: 保留されている
13	MEMFAULT PENDE	R/W	メモリ管理 0: 保留されていない 1: 保留されている
12	USGFAULT PENDE	R/W	用法フォールト 0: 保留されていない 1: 保留されている
11	SYSTICKACT	R/W	SysTick 0: アクティブでない 1: アクティブ
10	PENDSVACT	R/W	PendSV 0: アクティブでない 1: アクティブ
9	-	R	リードすると"0"が読めます。
8	MONITORACT	R/W	デバッグモニタ 0: アクティブでない 1: アクティブ

Bit	Bit Symbol	Type	機能
7	SVCALLACT	R/W	SVCall 0: アクティブでない 1: アクティブ
6-4	–	R	リードすると"0"が読めます。
3	USGFAULT ACT	R/W	用法フォールト 0: アクティブでない 1: アクティブ
2	–	R	リードすると"0"が読めます。
1	BUSFAULT ACT	R/W	バスフォールト 0: アクティブでない 1: アクティブ
0	MEMFAULT ACT	R/W	メモリ管理 0: アクティブでない 1: アクティブ

注) アクティブビットの書き換えは、スタックの内容の更新等行いませんので注意して行ってください。

7.6.3 クロックジェネレータレジスタ

7.6.3.1 CGIMCGA(CG 割り込みモードコントロールレジスタ A)

	31	30	29	28	27	26	25	24
bit symbol	-	EMCG3			EMST3		-	INT3EN
リセット後	0	0	1	0	0	0	不定	0
	23	22	21	20	19	18	17	16
bit symbol	-	EMCG2			EMST2		-	INT2EN
リセット後	0	0	1	0	0	0	不定	0
	15	14	13	12	11	10	9	8
bit symbol	-	EMCG1			EMST1		-	INT1EN
リセット後	0	0	1	0	0	0	不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	EMCG0			EMST0		-	INT0EN
リセット後	0	0	1	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31	-	R	リードすると"0"が読めます。
30-28	EMCG3[2:0]	R/W	INT3 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がリエッジ 100: 両エッジ
27-26	EMST3[1:0]	R	INT3 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がリエッジ 10: 立ち下がリエッジ 11: 両エッジ
25	-	R	リードすると不定値が読まれます。
24	INT3EN	R/W	INT3 解除入力 0: ディセーブル 1: イネーブル
23	-	R	リードすると"0"が読めます。
22-20	EMCG2[2:0]	R/W	INT2 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がリエッジ 100: 両エッジ
19-18	EMST2[1:0]	R	INT2 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がリエッジ 10: 立ち下がリエッジ 11: 両エッジ
17	-	R	リードすると不定値が読まれます。
16	INT2EN	R/W	INT2 解除入力 0: ディセーブル 1: イネーブル
15	-	R	リードすると"0"が読めます。

Bit	Bit Symbol	Type	機能
14-12	EMCG1[2:0]	R/W	INT1 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
11-10	EMST1[1:0]	R	INT1 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
9	-	R	リードすると不定値が読めます。
8	INT1EN	R/W	INT1 解除入力 0: ディセーブル 1: イネーブル
7	-	R	リードすると"0"が読めます。
6-4	EMCG0[2:0]	R/W	INT0 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
3-2	EMST0[1:0]	R	INT0 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
1	-	R	リードすると不定値が読めます。
0	INT0EN	R/W	INT0 解除入力 0: ディセーブル 1: イネーブル

注 1) <EMSTx>は、<EMCGx[2:0]>が"100"の両エッジ設定のときのみ有効です。<EMSTx>を参照することにより、スタンバイ解除に使用されたアクティブ状態を確認することができます。CGICRCG レジスタで割り込みをクリアすると<EMSTx>もクリアされます。

注 2) エッジ設定と同時に<INTxEN>を設定しないでください。エッジ設定を行ってから<INTxEN>を設定してください。

7.6.3.2 CGIMCGB(CG 割り込みモードコントロールレジスタ B)

	31	30	29	28	27	26	25	24
bit symbol	-	EMCG7			EMST7		-	INT7EN
リセット後	0	0	1	0	0	0	不定	0
	23	22	21	20	19	18	17	16
bit symbol	-	EMCG6			EMST6		-	INT6EN
リセット後	0	0	1	0	0	0	不定	0
	15	14	13	12	11	10	9	8
bit symbol	-	EMCG5			EMST5		-	INT5EN
リセット後	0	0	1	0	0	0	不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	EMCG4			EMST4		-	INT4EN
リセット後	0	0	1	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31	-	R	リードすると"0"が読めます。
30-28	EMCG7[2:0]	R/W	INT7 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ
27-26	EMST7[1:0]	R	INT7 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がリエッジ 11: 両エッジ
25	-	R	リードすると不定値が読まれます。
24	INT7EN	R/W	INT7 解除入力 0: ディセーブル 1: イネーブル
23	-	R	リードすると"0"が読めます。
22-20	EMCG6[2:0]	R/W	INT6 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ
19-18	EMST6[1:0]	R	INT6 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がリエッジ 11: 両エッジ
17	-	R	リードすると不定値が読まれます。
16	INT6EN	R/W	INT6 解除入力 0: ディセーブル 1: イネーブル
15	-	R	リードすると"0"が読めます。

Bit	Bit Symbol	Type	機能
14-12	EMCG5[2:0]	R/W	INT5 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
11-10	EMST5[1:0]	R	INT5 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
9	-	R	リードすると不定値が読めます。
8	INT5EN	R/W	INT5 解除入力 0: ディセーブル 1: イネーブル
7	-	R	リードすると"0"が読めます。
6-4	EMCG4[2:0]	R/W	INT4 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
3-2	EMST4[1:0]	R	INT4 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
1	-	R	リードすると不定値が読めます。
0	INT4EN	R/W	INT4 解除入力 0: ディセーブル 1: イネーブル

注 1) <EMSTx>は、<EMCGx[2:0]>が"100"の両エッジ設定のときのみ有効です。<EMSTx>を参照することにより、スタンバイ解除に使用されたアクティブ状態を確認することができます。CGICRCG レジスタで割り込みをクリアすると<EMSTx>もクリアされます。

注 2) エッジ設定と同時に<INTxEN>を設定しないでください。エッジ設定を行ってから<INTxEN>を設定してください。

7.6.3.3 CGIMCGC(CG 割り込みモードコントロールレジスタ C)

	31	30	29	28	27	26	25	24
bit symbol	-	EMCGB			EMSTB		-	INTBEN
リセット後	0	0	1	0	0	0	不定	0
	23	22	21	20	19	18	17	16
bit symbol	-	EMCGA			EMSTA		-	INTAEN
リセット後	0	0	1	0	0	0	不定	0
	15	14	13	12	11	10	9	8
bit symbol	-	EMCG9			EMST9		-	INT9EN
リセット後	0	0	1	0	0	0	不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	EMCG8			EMST8		-	INT8EN
リセット後	0	0	1	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31	-	R	リードすると"0"が読めます。
30-28	EMCGB[2:0]	R/W	INTB スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ
27-26	EMSTB[1:0]	R	INTB スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がリエッジ 11: 両エッジ
25	-	R	リードすると不定値が読まれます。
24	INTBEN	R/W	INTB 解除入力 0: ディセーブル 1: イネーブル
23	-	R	リードすると"0"が読めます。
22-20	EMCGA[2:0]	R/W	INTA スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ
19-18	EMSTA[1:0]	R	INTA スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がリエッジ 11: 両エッジ
17	-	R	リードすると不定値が読まれます。
16	INTAEN	R/W	INTA 解除入力 0: ディセーブル 1: イネーブル
15	-	R	リードすると"0"が読めます。

Bit	Bit Symbol	Type	機能
14-12	EMCG9[2:0]	R/W	INT9 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
11-10	EMST9[1:0]	R	INT9 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
9	-	R	リードすると不定値が読めます。
8	INT9EN	R/W	INT9 解除入力 0: ディセーブル 1: イネーブル
7	-	R	リードすると"0"が読めます。
6-4	EMCG8[2:0]	R/W	INT8 スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ
3-2	EMST8[1:0]	R	INT8 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
1	-	R	リードすると不定値が読めます。
0	INT8EN	R/W	INT8 解除入力 0: ディセーブル 1: イネーブル

注 1) <EMSTx>は、<EMCGx[2:0]>が"100"の両エッジ設定のときのみ有効です。<EMSTx>を参照することにより、スタンバイ解除に使用されたアクティブ状態を確認することができます。CGICRCG レジスタで割り込みをクリアすると<EMSTx>もクリアされます。

注 2) エッジ設定と同時に<INTxEN>を設定しないでください。エッジ設定を行ってから<INTxEN>を設定してください。

7.6.3.4 CGIMCGD(CG 割り込みモードコントロールレジスタ D)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	1	0	0	0	不定	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	1	0	0	0	不定	0
	15	14	13	12	11	10	9	8
bit symbol	-	EMCGD				EMSTD		-
リセット後	0	0	1	0	0	0	不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	EMCGC				EMSTC		-
リセット後	0	0	1	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31	-	R	リードすると"0"が読めます。
30-28	-	R/W	任意の値をライトしてください。
27-26	-	R	リードすると"0"が読めます。
25	-	R	リードすると不定値が読まれます。
24	-	R/W	"0"を書いてください。
23	-	R	リードすると"0"が読めます。
22-20	-	R/W	任意の値をライトしてください。
19-18	-	R	リードすると"0"が読めます。
17	-	R	リードすると不定値が読まれます。
16	-	R/W	"0"を書いてください。
15	-	R	リードすると"0"が読めます。
14-12	EMCGD[2:0]	R/W	INTD スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ
11-10	EMSTD[1:0]	R	INTD スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がリエッジ 11: 両エッジ
9	-	R	リードすると不定値が読まれます。
8	INTDEN	R/W	INTD 解除入力 0:ディセーブル 1: イネーブル
7	-	R	リードすると"0"が読めます。
6-4	EMCGC[2:0]	R/W	INTC スタンバイ解除要求のアクティブ状態を設定(101~111: 設定禁止) 000: "Low"レベル 001: "High"レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ

Bit	Bit Symbol	Type	機能
3-2	EMSTC[1:0]	R	INTC スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
1	-	R	リードすると不定値が読めます。
0	INTCEN	R/W	INTC 解除入力 0: ディセーブル 1: イネーブル

- 注 1) <EMSTx>は、<EMCGx[2:0]>が"100"の両エッジ設定のときのみ有効です。<EMSTx>を参照することにより、スタンバイ解除に使用されたアクティブ状態を確認することができます。CGICRCG レジスタで割り込みをクリアすると<EMSTx>もクリアされます。
- 注 2) エッジ設定と同時に<INTxEN>を設定しないでください。エッジ設定を行ってから<INTxEN>を設定してください。

7.6.3.5 CGIMCGE(CG 割り込みモードコントロールレジスタ E)

	31	30	29	28	27	26	25	24
bit symbol	-	EMCGJ			EMSTJ		-	INTJEN
リセット後	0	0	1	0	0	0	不定	0
	23	22	21	20	19	18	17	16
bit symbol	-	EMCGI			EMSTI		-	INTIEN
リセット後	0	0	1	0	0	0	不定	0
	15	14	13	12	11	10	9	8
bit symbol	-	EMCGH			EMSTH		-	INTHEN
リセット後	0	0	1	0	0	0	不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	EMCGG			EMSTG		-	INTGEN
リセット後	0	0	1	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31	-	R	リードすると"0"が読めます。
30-28	EMCGJ[2:0]	R/W	INTRMCRX1 スタンバイ解除要求のアクティブ状態を設定(011 以外設定禁止) 011: 立ち上がりエッジ
27-26	EMSTJ[1:0]	R	INTRMCRX1 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
25	-	R	リードすると不定値が読めます。
24	INTJEN	R/W	INTRMCRX1 解除入力 0: ディセーブル 1: イネーブル
23	-	R	リードすると"0"が読めます。
22-20	EMCGI[2:0]	R/W	INTRMCRX0 スタンバイ解除要求のアクティブ状態を設定(011 以外設定禁止) 011: 立ち上がりエッジ
19-18	EMSTI[1:0]	R	INTRMCRX0 スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
17	-	R	リードすると不定値が読めます。
16	INTIEN	R/W	INTRMCRX0 解除入力 0: ディセーブル 1: イネーブル
15	-	R	リードすると"0"が読めます。
14-12	EMCGH[2:0]	R/W	INTCECTX スタンバイ解除要求のアクティブ状態を設定(011 以外設定禁止) 011: 立ち上がりエッジ
11-10	EMSTH[1:0]	R	INTCECTX スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
9	-	R	リードすると不定値が読めます。

Bit	Bit Symbol	Type	機能
8	INTHEN	R/W	INTCECTX 解除入力 0:ディセーブル 1: イネーブル
7	–	R	リードすると"0"が読めます。
6-4	EMCGG[2:0]	R/W	INTCECRX スタンバイ解除要求のアクティブ状態を設定(011 以外設定禁止) 011: 立ち上がりエッジ
3-2	EMSTG[1:0]	R	INTCECRX スタンバイ解除要求のアクティブ状態 00: – 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
1	–	R	リードすると不定値が読まれます。
0	INTGEN	R/W	INTCECRX 解除入力 0:ディセーブル 1: イネーブル

注 1) <EMSTx>は、<EMCGx[2:0]>が"100"の両エッジ設定のときのみ有効です。<EMSTx>を参照することにより、スタンバイ解除に使用されたアクティブ状態を確認することができます。CGICRCG レジスタで割り込みをクリアすると<EMSTx>もクリアされます。

注 2) エッジ設定と同時に<INTxEN>を設定しないでください。エッジ設定を行ってから<INTxEN>を設定してください。

7.6.3.6 CGIMCGF(CG 割り込みモードコントロールレジスタ F)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	EMCGL				EMSTL		-
リセット後	0	0	1	0	0	0	不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	EMCGK				EMSTK		-
リセット後	0	0	1	0	0	0	不定	0

Bit	Bit Symbol	Type	機能
31-15	-	R	リードすると"0"が読めます。
14-12	EMCGL[2:0]	R/W	INTKWUP スタンバイ解除要求のアクティブ状態を設定(001 以外設定禁止) 001: "H"レベル
11-10	EMSTL[1:0]	R	INTKWUP スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
9	-	R	リードすると不定値が読まれます。
8	INTLEN	R/W	INTKWUP 解除入力 0: ディセーブル 1: イネーブル
7	-	R	リードすると"0"が読めます。
6-4	EMCGK[2:0]	R/W	INTRTC スタンバイ解除要求のアクティブ状態を設定(010 以外設定禁止) 010: 立ち下がりエッジ
3-2	EMSTK[1:0]	R	INTRTC スタンバイ解除要求のアクティブ状態 00: - 01: 立ち上がりエッジ 10: 立ち下がりエッジ 11: 両エッジ
1	-	R	リードすると不定値が読まれます。
0	INTKEN	R/W	INTRTC 解除入力 0: ディセーブル 1: イネーブル

注 1) <EMSTx>は、<EMCGx[2:0]>が"100"の両エッジ設定のときのみに有効です。<EMSTx>を参照することにより、スタンバイ解除に使用されたアクティブ状態を確認することができます。CGICRCG レジスタで割り込みをクリアすると<EMSTx>もクリアされます。

注 2) エッジ設定と同時に<INTxEN>を設定しないでください。エッジ設定を行ってから<INTxEN>を設定してください。

7.6.3.7 CGICRCG(CG 割り込み要求クリアレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	ICRCG				
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4-0	ICRCG[4:0]	W	割り込み要求をクリア 0_0000:INT0 0_1000:INT8 1_0000:INTCECRX 0_0001:INT1 0_1001:INT9 1_0001:INTCECTX 0_0010:INT2 0_1010:INTA 1_0010:INTRMCRX0 0_0011:INT3 0_1011:INTB 1_0011:INTRMCRX1 0_0100:INT4 0_1100:INTC 1_0100:INTRTC 0_0101:INT5 0_1101:INTD 1_0101:INTKWUP 0_0110:INT6 0_1110:設定禁止 1_0110 ~ 1_1111:設定禁止 0_0111:INT7 0_1111:設定禁止 リードすると"0"が読めます

7.6.3.8 CGNMIFLG(NMI フラグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	NMIFLG1	NMIFLG0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	NMIFLG1	R	NMI 起動要因フラグ 0: 要因なし 1: $\overline{\text{NMI}}$ 端子による発生
0	NMIFLG0	R	NMI 起動要因フラグ 0: 要因なし 1: WDT による NMI 発生

注) <NMIFLG>は読み出すと"0"にクリアされます。

7.6.3.9 CGRSTFLG(リセットフラグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
端子リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
端子リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
端子リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	SYSRSTF	BUPRSTF	WDTRSTF	PINRSTF	PONRSTF
端子リセット後	0	0	0	0	0	0	1	1

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4	SYSRSTF	R/W	デバッグリセットフラグ(注 1) 0: 0 ライト 1: SYSRESETREQ によるリセットによるリセットフラグ
3	BUPRSTF	R/W	BACKUP リセットフラグ 0: 0 ライト 1: BACKUP モード解除によるリセットフラグ
2	WDTRSTF	R/W	WDT リセットフラグ 0: 0 ライト 1: WDT によるリセットフラグ
1	PINRSTF	R/W	RESET 端子フラグ 0: 0 ライト 1: RESET 端子によるリセットフラグ
0	PONRSTF	R/W	パワーオンフラグ 0: 0 ライト 1: 電源投入時のリセットによるリセットフラグ

注 1) CPU の NVIC 内にある、アプリケーション割り込みおよびリセット制御レジスタの<SYSRESETREQ>ビットのセットにより発生したリセットであることを示します。

注 2) 本製品はパワーオンリセット回路を内蔵しており、本レジスタはパワーオンリセットでのみ初期化されます。したがって、電源投入時の初期リセット後は<PONRSTF>がセットされますが、2 度目以降のリセットでは<PORSTF>はセットされません。また、本レジスタは自動的にクリアされませんので、"0"を書いてクリアしてください。

Not Recommended
for New Design

第 8 章 入出力ポート

8.1 ポート機能

8.1.1 機能一覧

TMPM364F10FG には 118 本のポートがあり、ポート機能のほかに内蔵する周辺機能に対する入出力端子としても使用されます。

表 8-1 にポート機能の一覧を示します。

表 8-1 ポート機能一覧

ポート	端子名	入出力	プログラム Pull-up Pull-down	Schmitt 入力	ノイズフィ ルタ	プログラマ ブル Open-drain	機能端子名
ポート A							
	PA0	入出力	Pull-up	—	—	o	D0 / AD0
	PA1	入出力	Pull-up	—	—	o	D1 / AD1
	PA2	入出力	Pull-up	—	—	o	D2 / AD2
	PA3	入出力	Pull-up	—	—	o	D3 / AD3
	PA4	入出力	Pull-up	—	—	o	D4 / AD4
	PA5	入出力	Pull-up	—	—	o	D5 / AD5
	PA6	入出力	Pull-up	—	—	o	D6 / AD6
	PA7	入出力	Pull-up	—	—	o	D7 / AD7
ポート B							
	PB0	入出力	Pull-up	—	—	o	D8 / AD8
	PB1	入出力	Pull-up	—	—	o	D9 / AD9
	PB2	入出力	Pull-up	—	—	o	D10 / AD10
	PB3	入出力	Pull-up	—	—	o	D11 / AD11
	PB4	入出力	Pull-up	—	—	o	D12 / AD12
	PB5	入出力	Pull-up	—	—	o	D13 / AD13
	PB6	入出力	Pull-up	—	—	o	D14 / AD14
	PB7	入出力	Pull-up	—	—	o	D15 / AD15
ポート C							
	PC0	入出力	Pull-up	o	—	o	A1, TXD8
	PC1	入出力	Pull-up	o	—	o	A2, RXD8
	PC2	入出力	Pull-up	o	—	o	A3, SCLK8, CTS8
	PC3	入出力	Pull-up	o	—	o	A4
	PC4	入出力	Pull-up	o	—	o	A5, TXD9
	PC5	入出力	Pull-up	o	—	o	A6, RXD9
	PC6	入出力	Pull-up	o	—	o	A7, SCLK9, CTS9
	PC7	入出力	Pull-up	o	—	o	A8
ポート D							
	PD0	入出力	Pull-up	o	—	o	A9, TXD10
	PD1	入出力	Pull-up	o	—	o	A10, RXD10
	PD2	入出力	Pull-up	o	—	o	A11, SCLK10, CTS10
	PD3	入出力	Pull-up	o	—	o	A12
	PD4	入出力	Pull-up	o	—	o	A13, TXD11
	PD5	入出力	Pull-up	o	—	o	A14, RXD11

表 8-1 ポート機能一覧

ポート	端子名	入出力	プログラマブル Pull-up Pull-down	Schmitt 入力	ノイズフィルタ	プログラマブル Open-drain	機能端子名
	PD6	入出力	Pull-up	o	—	o	A15, SCLK11, CTS11
	PD7	入出力	Pull-up	o	o(INTBのみ)	o	A16, INTB
ポート E							
	PE0	入出力	Pull-up	o	—	o	A17, TB5IN0
	PE1	入出力	Pull-up	o	—	o	A18, TB5IN1
	PE2	入出力	Pull-up	o	—	o	A19, TB6IN0
	PE3	入出力	Pull-up	o	—	o	A20, TB6IN1
	PE4	入出力	Pull-up	o	—	o	A21, TXD0, CTXD
	PE5	入出力	Pull-up	o	—	o	A22, RXD0, CRXD
	PE6	入出力	Pull-up	o	—	o	A23, SCLK0, CTS0
	PE7	入出力	Pull-up	o	o(INT5のみ)	o	INT5, SCOUT
ポート F							
	PF0	入出力	Pull-up	o	—	o	TRACECLK
	PF1	入出力	Pull-up	o	—	o	TRACEDATA0, SWV
	PF2	入出力	Pull-up	o	—	o	TRACEDATA1
	PF3	入出力	Pull-up	o	—	o	TRACEDATA2
	PF4	入出力	Pull-up	o	—	o	TRACEDATA3
ポート G							
	PG0	入出力	Pull-up	o	—	o	SDA1/ SO1, TB7IN0
	PG1	入出力	Pull-up	o	—	o	SCL1/ SI1, TB7IN1
	PG2	入出力	Pull-up	o	—	o	SCK1, CS0
	PG3	入出力	Pull-up	o	o(INT6のみ)	o	INT6, CS1
	PG4	入出力	Pull-up	o	—	o	SDA2/ SO2, TB9IN0
	PG5	入出力	Pull-up	o	—	o	SCL2/ SI2, TB9IN1
	PG6	入出力	Pull-up	o	—	o	SCK2, CS3, USBPON
	PG7	入出力	Pull-up	o	o(INT7のみ)	o	INT7, WDTOUT, USBOC
ポート H							
	PH0	入出力	Pull-up	o	—	o	SDA3/ SO3, TBAIN0
	PH1	入出力	Pull-up	o	—	o	SCL3/ SI3, TBAIN1
	PH2	入出力	Pull-up	o	—	o	SCK3, TBBIN0
	PH3	入出力	Pull-up	o	o(INTCのみ)	o	INTC, TBBIN1
	PH4	入出力	Pull-up	o	—	o	SDA4/ SO4, TBDIN0
	PH5	入出力	Pull-up	o	—	o	SCL4/ SI4, TBDIN1
	PH6	入出力	Pull-up	o	—	o	SCK4, TBEIN0
	PH7	入出力	Pull-up	o	o(INTDのみ)	o	INTD, TBEIN1
ポート I							
	PI0	入出力	Pull-up	o	—	o	BOOT
	PI1	入出力	—	o	—	o(注 3)	CEC
ポート J							
	PJ0	入力	Pull-up	o	—	—	AIN0
	PJ1	入力	Pull-up	o	—	—	AIN1
	PJ2	入力	Pull-up	o	—	—	AIN2
	PJ3	入力	Pull-up	o	—	—	AIN3, ADTRG
	PJ4	入力	Pull-up	o	o(KWUP0のみ)	—	AIN4, KWUP0
	PJ5	入力	Pull-up	o	o(KWUP1のみ)	—	AIN5, KWUP1
	PJ6	入力	Pull-up	o	o(KWUP2のみ)	—	AIN6, KWUP2

表 8-1 ポート機能一覧

ポート	端子名	入出力	プログラマブル Pull-up Pull-down	Schmitt 入力	ノイズフィルタ	プログラマブル Open-drain	機能端子名
	PJ7	入力	Pull-up	o	o(KWUP3のみ)	—	AIN7, KWUP3
ポート K							
	PK0	入力	Pull-up	o	—	—	AIN8
	PK1	入力	Pull-up	o	—	—	AIN9
	PK2	入力	Pull-up	o	—	—	AIN10
	PK3	入力	Pull-up	o	—	—	AIN11
	PK4	入力	Pull-up	o	—	—	AIN12
	PK5	入力	Pull-up	o	—	—	AIN13
	PK6	入力	Pull-up	o	—	—	AIN14
	PK7	入力	Pull-up	o	—	—	AIN15
ポート L							
	PL0	入出力	Pull-up	o	—	o	SDA0/ SO0, TB0OUT
	PL1	入力出	Pull-up	o	—	o	SCL0/ SI0, TB1OUT
	PL2	入出力	Pull-up	o	—	o	SCK0, TB2OUT
	PL3	入出力	Pull-up	o	o(INT0のみ)	o	INT0, TB3OUT
	PL4	入出力	Pull-up	o	—	o	TXD1, TB4OUT
	PL5	入出力	Pull-up	o	—	o	RXD1, TB5OUT
	PL6	入出力	Pull-up	o	—	o	SCLK1, TB6OUT, CTS1
	PL7	入出力	Pull-up	o	o(INT1のみ)	o	INT1, TB7OUT
ポート M							
	PM0	入出力	Pull-up	o	—	o	SCLK2, TB1IN0, CTS2
	PM1	入出力	Pull-up	o	—	o	TXD2, TB1IN1
	PM2	入出力	Pull-up	o	—	o	RXD2, ALARM
	PM3	入出力	Pull-up	o	o(INT2のみ)	o	INT2, TB3OUT
	PM4	入出力	Pull-up	o	—	o	SCLK3, CTS3
	PM5	入出力	Pull-up	o	—	o	TXD3
	PM6	入出力	Pull-up	o	—	o	RXD3
	PM7	入出力	Pull-up	o	o	o	INT3
ポート N							
	PN0	入出力	Pull-up	o	—	o	TXD4
	PN1	入出力	Pull-up	o	—	o	RXD4
	PN2	入出力	Pull-up	o	—	o	SCLK4, TB2IN0, CTS4
	PN3	入出力	Pull-up	o	o(INT4のみ)	o	INT4, TB2IN1, RMC0
	PN4	入出力	Pull-up	o	—	o	TXD5
	PN5	入出力	Pull-up	o	—	o	RXD5
	PN6	入出力	Pull-up	o	—	o	SCLK5, TBFIN0, CTS5
	PN7	入出力	Pull-up	o	o(INT8のみ)	o	INT8, TBFIN1, RMC1
ポート O							
	PO0	入出力	Pull-up	o	—	o	TXD6, TB8OUT
	PO1	入出力	Pull-up	o	—	o	RXD6, TB9OUT
	PO2	入出力	Pull-up	o	—	o	SCLK6, TBAOUT, CTS6
	PO3	入出力	Pull-up	o	o(INT9のみ)	o	INT9, TBBOUT
	PO4	入出力	Pull-up	o	—	o	TXD7, TBCOUT
	PO5	入出力	Pull-up	o	—	o	RXD7, TBDOUT
	PO6	入出力	Pull-up	o	—	o	SCLK7, TBEOUT, CTS7
	PO7	入出力	Pull-up	o	o(INTAのみ)	o	INTA, TBFOUT

表 8-1 ポート機能一覧

ポート	端子名	入出力	プログラマブル Pull-up Pull-down	Schmitt 入力	ノイズフィルタ	プログラマブル Open-drain	機能端子名
ポート P							
	PP0	入出力	Pull-up	o	–	o	CS2
	PP1	入力出	Pull-up	–	–	o	–
	PP2	入出力	Pull-up	o	–	o	BLS0, SPDO
	PP3	入出力	Pull-up	–	–	o	BLST, SPDI
	PP4	入出力	Pull-up	–	–	o	WE, SPCLK
	PP5	入出力	Pull-up	–	–	o	OE, SPFSS
	PP6	入出力	Pull-up	o	–	o	ALE

o：あり
–：なし

注 1) ノイズフィルタのノイズ除去幅は、Typ.条件で約 30ns です。
注 2) PIPUP の値にかかわらず常に Pull-up されます。
注 3) Nch オープンドレイン端子です。

8.1.2 ポートレジスタ概略説明

ポートを使用するには以下のレジスタを設定する必要があります。

- **PxDATA:** ポート x データレジスタ
ポートのデータ読み込み、データ書き込みを行います。
- **PxCR:** ポート x 出力コントロールレジスタ
出力の制御を行います。
入力の制御は PxIE で設定してください。
- **PxFRn:** ポート x ファンクションレジスタ n
機能設定を行ないます。
"1"をセットすることにより割り当てられている機能を使用できるようになります。
- **PxOD:** ポート x オープンドレインコントロールレジスタ
プログラマブルオープンドレインの制御を行います。
プログラマブルオープンドレインは、PxOD の設定により、出力データが"1"の場合に出力バッファをディセーブルにし、擬似的にオープンドレインを実現する機能です。
- **PxPUP:** ポート x プルアップコントロールレジスタ
プログラマブルプルアップを制御します。
- **PxPDN:** ポート x プルダウンコントロールレジスタ
プログラマブルプルダウンを制御します。
- **PxIE:** ポート x 入力コントロールレジスタ
入力の制御を行ないます。貫通電流対策のため、初期状態は入力禁止になっています。

8.1.3 STOP モード中のポート状態

STOP モード中の入力と出力の状態を、クロック/モード制御部の CGSTBYCR<DRVE>で制御することができます。

PxIE, PxCR が許可で、<DRVE>を"1"に設定した場合、STOP モード中も入力、出力が許可となります。<DRVE>を"0"に設定した場合、一部のポートを除き、PxIE, PxCR が許可であっても STOP モード中は入力、出力が禁止になります。

STOP モード時の端子状態を表 8-2 に示します。

表 8-2 STOP モード時の端子状態

	ピン名称	入出力	<DRVE> = 0	<DRVE> = 1
ポート 以外	X1, XT1	入力専用	×	×
	X2, XT2	出力専用	"High"レベル出力	"High"レベル出力
	RESET, NMI, MODE	入力専用	o	o
ポート	PL3, PL7, PM3, PM7, PN3, PE7, PG3, PG7, PN7, PO3, PO7, PD7, PH3, PH7 (割り込み機能設定 PxFRn<PxmFn>=1 かつ入力許可設定 PxIE<PxmlE>=1 の場合)(注)	入力	o	o
		出力	×	設定(PxCR[m])に従う
	PJ4, PJ5, PJ6, PJ7 (KWUP 機能設定 PxFRn<PxmFn>=1 かつ入力許可設定 PxIE<PxmlE>=1 の場合)(注)	入力	o	o
		出力	×	設定(PxCR[m])に従う
	PF0, PF1, PF2, PF3, PF4 (トレースデータ出力機能設定 PxFRn<PxmFn>=1)(注)	入力	×	設定(PxIE[m])に従う
		出力	設定(PxCR[m])に従う	
	PA7-PA0, PB7-PB0, PC7-PC0, PD7-PD0, PE6-PE0, PP6-PP2, PP0 (外バス機能設定 PxFRn<PxmFn>=1。データバスのみ、かつ入力許可設定 PxIE<PxmlE>=1 の場合)(注)	入力	o	o
		出力	設定(PxCR[m])に従う	
	上記以外のポート端子	入力	×	設定(PxIE[m])に従う
		出力	×	設定(PxCR[m])に従う

o:入力または出力がイネーブルであることを示します。
×:入力または出力がディセーブルであることを示します。

注) 「x」は該当ポート番号、「m」は該当ビット、「n」はファンクションレジスタ番号を示します。

8.2 ポート機能詳細

本章では、各ポートのレジスタの詳細について説明します。

回路構成については、本章では「回路タイプ」のみ記載しています。具体的な回路図は「8.3 ポート回路図」に記載していますので、そちらを参照してください。

8.2.1 ポート A (PA0~PA7)

ポート A はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に外バス I/F 機能があります。

リセット後、ポート A は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート A は 1 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。

8.2.1.1 ポート A 回路タイプ

	7	6	5	4	3	2	1	0
Type	T1	T1	T1	T1	T1	T1	T1	T1

8.2.1.2 ポート A レジスタ一覧

レジスタ名		Base Address = 0x400C_0000 Address(Base+)
ポート A データ レジスタ	PADATA	0x0000
ポート A 出力コントロールレジスタ	PACR	0x0004
ポート A ファンクションレジスタ 1	PAFR1	0x0008
ポート A オープンドレインコントロールレジスタ	PAOD	0x0028
ポート A プルアップコントロールレジスタ	PAPUP	0x002C
ポート A 入力コントロールレジスタ	PAIE	0x0038

8.2.1.3 PADATA (ポート A データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PA7-PA0	R/W	ポート A データレジスタ

8.2.1.4 PACR (ポート A 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PA7C	PA6C	PA5C	PA4C	PA3C	PA2C	PA1C	PA0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PA7C-PA0C	R/W	出力 0: 禁止 1: 許可

8.2.1.5 PAFR1 (ポート A ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PA7F1	PA6F1	PA5F1	PA4F1	PA3F1	PA2F1	PA1F1	PA0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PA7F1	R/W	0 : PORT 1 : D7, AD7
6	PA6F1	R/W	0: PORT 1: D6, AD6
5	PA5F1	R/W	0: PORT 1: D5, AD5
4	PA4F1	R/W	0: PORT 1: D4, AD4
3	PA3F1	R/W	0: PORT 1: D3, AD3
2	PA2F1	R/W	0: PORT 1: D2, AD2
1	PA1F1	R/W	0: PORT 1: D1, AD1
0	PA0F1	R/W	0: PORT 1: D0, AD0

8.2.1.6 PAOD (ポート A オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PA7OD	PA6OD	PA5OD	PA4OD	PA3OD	PA2OD	PA1OD	PA0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PA7OD-PA0OD	R/W	0: CMOS 1: オープンドレイン

8.2.1.7 PAPUP (ポート A プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PA7UP	PA6UP	PA5UP	PA4UP	PA3UP	PA2UP	PA1UP	PA0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PA7UP-PA0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.1.8 PAIE (ポート A 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PA7IE	PA6IE	PA5IE	PA4IE	PA3IE	PA2IE	PA1IE	PA0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PA7IE-PA0IE	R/W	入力 0: 禁止 1: 許可

8.2.2 ポート B (PB0~PB7)

ポート B はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に外バス I/F 機能があります。

リセット後、ポート B は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート B は 1 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。

8.2.2.1 ポート B 回路タイプ

	7	6	5	4	3	2	1	0
Type	T1	T1	T1	T1	T1	T1	T1	T1

8.2.2.2 ポート B レジスタ一覧

Base Address = 0x400C_0100

レジスタ名		Address(Base+)
ポート B データ レジスタ	PBDATA	0x0000
ポート B 出力コントロールレジスタ	PBCR	0x0004
ポート B ファンクションレジスタ 1	PBFR1	0x0008
ポート B オープンドレインコントロールレジスタ	PBOD	0x0028
ポート B プルアップコントロールレジスタ	PBPUP	0x002C
ポート B 入力コントロールレジスタ	PBIE	0x0038

8.2.2.3 PBDATA (ポート B データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PB7-PB0	R/W	ポート B データレジスタ

8.2.2.4 PBCR (ポート B 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PB7C	PB6C	PB5C	PB4C	PB3C	PB2C	PB1C	PB0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PB7C-PB0C	R/W	出力 0: 禁止 1: 許可

8.2.2.5 PBFR1 (ポート B ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PB7F1	PB6F1	PB5F1	PB4F1	PB3F1	PB2F1	PB1F1	PB0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PB7F1	R/W	0 : PORT 1 : D15, AD15
6	PB6F1	R/W	0: PORT 1: D14, AD14
5	PB5F1	R/W	0: PORT 1: D13, AD13
4	PB4F1	R/W	0: PORT 1: D12, AD12
3	PB3F1	R/W	0: PORT 1: D11, AD11
2	PB2F1	R/W	0: PORT 1: D10, AD10
1	PB1F1	R/W	0: PORT 1: D9, AD9
0	PB0F1	R/W	0: PORT 1: D8, AD8

8.2.2.6 PBOD (ポート B オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PB7OD	PB6OD	PB5OD	PB4OD	PB3OD	PB2OD	PB1OD	PB0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PB7OD- PB0OD	R/W	0: CMOS 1: オープンドレイン

8.2.2.7 PBPUP (ポート B プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PB7UP	PB6UP	PB5UP	PB4UP	PB3UP	PB2UP	PB1UP	PB0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PB7UP-PB0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.2.8 PBIE (ポート B 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PB7IE	PB6IE	PB5IE	PB4IE	PB3IE	PB2IE	PB1IE	PB0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PB7IE-PB0IE	R/W	入力 0: 禁止 1: 許可

8.2.3 ポート C (PC0~PC7)

ポート C はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に外バス I/F、シリアルチャネル、シリアルバスインタフェース機能があります。

リセット後、ポート C は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート C は 3 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

8.2.3.1 ポート C 回路タイプ

	7	6	5	4	3	2	1	0
Type	T5	T4	T3	T2	T5	T4	T3	T2

8.2.3.2 ポート C レジスタ一覧

Base Address = 0x400C_0200

レジスタ名		Address(Base+)
ポート C データ レジスタ	PCDATA	0x0000
ポート C 出力コントロールレジスタ	PCCR	0x0004
ポート C ファンクションレジスタ 1	PCFR1	0x0008
ポート C ファンクションレジスタ 2	PCFR2	0x000C
ポート C ファンクションレジスタ 3	PCFR3	0x0010
ポート C オープンドレインコントロールレジスタ	PCOD	0x0028
ポート C プルアップコントロールレジスタ	PCPUP	0x002C
ポート C 入力コントロールレジスタ	PCIE	0x0038

8.2.3.3 PCDATA (ポート C データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PC7-PC0	R/W	ポート C データレジスタ

8.2.3.4 PCCR (ポート C 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PC7C	PC6C	PC5C	PC4C	PC3C	PC2C	PC1C	PC0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PC7C-PC0C	R/W	出力 0: 禁止 1: 許可

8.2.3.5 PCFR1 (ポート C ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PC7F1	PC6F1	PC5F1	PC4F1	PC3F1	PC2F1	PC1F1	PC0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PC7F1	R/W	0: PORT 1: A8
6	PC6F1	R/W	0: PORT 1: A7
5	PC5F1	R/W	0: PORT 1: A6
4	PC4F1	R/W	0: PORT 1: A5
3	PC3F1	R/W	0: PORT 1: A4
2	PC2F1	R/W	0: PORT 1: A3
1	PC1F1	R/W	0: PORT 1: A2
0	PC0F1	R/W	0: PORT 1: A1

8.2.3.6 PCFR2 (ポート C ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PC6F2	PC5F2	PC4F2	-	PC2F2	PC1F2	PC0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PC6F2	R/W	0: PORT 1: SCLK9
5	PC5F2	R/W	0: PORT 1: RXD9
4	PC4F2	R/W	0: PORT 1: TXD9
3	-	R	リードすると"0"が読めます。
2	PC2F2	R/W	0: PORT 1: SCLK8
1	PC1F2	R/W	0: PORT 1: RXD8
0	PC0F2	R/W	0: PORT 1: TXD8

8.2.3.7 PCFR3 (ポート C ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PC6F3	-	-	-	PC2F3	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PC6F3	R/W	0 : PORT 1 : $\overline{\text{CTS9}}$
5-3	-	R	リードすると"0"が読めます。
2	PC2F3	R/W	0 : PORT 1 : $\overline{\text{CTS8}}$
1-0	-	R	リードすると"0"が読めます。

8.2.3.8 PCOD (ポート C オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PC7OD	PC6OD	PC5OD	PC4OD	PC3OD	PC2OD	PC1OD	PC0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PC7OD- PC0OD	R/W	0 : CMOS 1 : オープンドレイン

8.2.3.9 PCPUP (ポート C プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PC7UP	PC6UP	PC5UP	PC4UP	PC3UP	PC2UP	PC1UP	PC0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PC7UP-PC0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.3.10 PCIE (ポート C 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PC7IE	PC6IE	PC5IE	PC4IE	PC3IE	PC2IE	PC1IE	PC0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PC7IE-PC0IE	R/W	入力 0: 禁止 1: 許可

8.2.4 ポート D (PD0~PD7)

ポート D はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に外バス I/F、シリアルチャネル、外部割込み入力機能があります。

リセット後、ポート D は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート D は 3 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

8.2.4.1 ポート D 回路タイプ

	7	6	5	4	3	2	1	0
Type	T6	T4	T3	T2	T5	T4	T3	T2

8.2.4.2 ポート D レジスタ一覧

Base Address = 0x400C_0300

レジスタ名		Address(Base+)
ポート D データ レジスタ	PDDATA	0x0000
ポート D 出力コントロールレジスタ	PDCR	0x0004
ポート D ファンクションレジスタ 1	PDFR1	0x0008
ポート D ファンクションレジスタ 2	PDFR2	0x000C
ポート D ファンクションレジスタ 3	PDFR3	0x0010
ポート D オープンドレインコントロールレジスタ	PDOD	0x0028
ポート D プルアップコントロールレジスタ	PDPUP	0x002C
ポート D 入力コントロールレジスタ	PDIE	0x0038

8.2.4.3 PDDATA (ポート D データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PD7-PD0	R/W	ポート D データレジスタ

8.2.4.4 PDCR (ポート D 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PD7C	PD6C	PD5C	PD4C	PD3C	PD2C	PD1C	PD0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PD7C-PD0C	R/W	出力 0: 禁止 1: 許可

8.2.4.5 PDFR1 (ポート D ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PD7F1	PD6F1	PD5F1	PD4F1	PD3F1	PD2F1	PD1F1	PD0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PD7F1	R/W	0 : PORT 1 : A16
6	PD6F1	R/W	0: PORT 1:A15
5	PD5F1	R/W	0: PORT 1: A14
4	PD4F1	R/W	0: PORT 1: A13
3	PD3F1	R/W	0: PORT 1: A12
2	PD2F1	R/W	0: PORT 1: A11
1	PD1F1	R/W	0: PORT 1: A10
0	PD0F1	R/W	0: PORT 1: A9

8.2.4.6 PDFR2 (ポート D ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PD7F2	PD6F2	PD5F2	PD4F2	-	PD2F2	PD1F2	PD0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PD7F2	R/W	0 : PORT 1 : INTB
6	PD6F2	R/W	0: PORT 1: SCLK11
5	PD5F2	R/W	0: PORT 1: RXD11
4	PD4F2	R/W	0: PORT 1: TXD11
3	-	R	リードすると"0"が読めます。
2	PD2F2	R/W	0: PORT 1: SCLK10
1	PD1F2	R/W	0: PORT 1: RXD10
0	PD0F2	R/W	0: PORT 1: TXD10

8.2.4.7 PDRF3 (ポート D ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PD6F3	-	-	-	PD2F3	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PD6F3	R/W	0 : PORT 1 : $\overline{\text{CTS11}}$
5-3	-	R	リードすると"0"が読めます。
2	PD2F3	R/W	0 : PORT 1 : $\overline{\text{CTS10}}$
1-0	-	R	リードすると"0"が読めます。

8.2.4.8 PDOD (ポート D オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PD7OD	PD6OD	PD5OD	PD4OD	PD3OD	PD2OD	PD1OD	PD0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PD7OD- PD0OD	R/W	0 : CMOS 1 : オープンドレイン

8.2.4.9 PDPUP (ポート D プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PD7UP	PD6UP	PD5UP	PD4UP	PD3UP	PD2UP	PD1UP	PD0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PD7UP-PD0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.4.10 PDIE (ポート D 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PD7IE	PD6IE	PD5IE	PD4IE	PD3IE	PD2IE	PD1IE	PD0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PD7IE-PD0IE	R/W	入力 0: 禁止 1: 許可

8.2.5 ポート E (PE0~PE7)

ポート E はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に外バス I/F、シリアルチャネル、外部割込み入力、16 ビットタイマ/イベントカウンタ、クロック出力、CAN コントローラ機能があります。

リセット後、ポート E は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート E は、3 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

8.2.5.1 ポート E 回路タイプ

	7	6	5	4	3	2	1	0
Type	T6	T4	T37	T36	T3	T3	T3	T3

8.2.5.2 ポート E レジスタ一覧

Base Address = 0x400C_0400

レジスタ名		Address(Base+)
ポート E データ レジスタ	PEDATA	0x0000
ポート E 出力コントロールレジスタ	PECR	0x0004
ポート E ファンクションレジスタ 1	PEFR1	0x0008
ポート E ファンクションレジスタ 2	PEFR2	0x000C
ポート E ファンクションレジスタ 3	PEFR3	0x0010
ポート E オープンドレイシコントロールレジスタ	PEOD	0x0028
ポート E プルアップコントロールレジスタ	PEPUP	0x002C
ポート E 入力コントロールレジスタ	PEIE	0x0038

8.2.5.3 PEDATA (ポート E データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PE7	PE6	PE5	PE4	PE3	PE2	PE1	PE0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PE7-PE0	R/W	ポート E データレジスタ

8.2.5.4 PECR (ポート E 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PE7C	PE6C	PE5C	PE4C	PE3C	PE2C	PE1C	PE0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PE7C-PE0C	R/W	出力 0: 禁止 1: 許可

8.2.5.5 PEFR1 (ポート E ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PE6F1	PE5F1	PE4F1	PE3F1	PE2F1	PE1F1	PE0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R/W	"0"をライトしてください。
6	PE6F1	R/W	0: PORT 1: A23
5	PE5F1	R/W	0: PORT 1: A22
4	PE4F1	R/W	0: PORT 1: A21
3	PE3F1	R/W	0: PORT 1: A20
2	PE2F1	R/W	0: PORT 1: A19
1	PE1F1	R/W	0: PORT 1: A18
0	PE0F1	R/W	0: PORT 1: A17

8.2.5.6 PEFR2 (ポート E ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PE7F2	PE6F2	PE5F2	PE4F2	PE3F2	PE2F2	PE1F2	PE0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PE7F2	R/W	0 : PORT 1 : INT5
6	PE6F2	R/W	0: PORT 1:SCLK0
5	PE5F2	R/W	0: PORT 1: RXD0
4	PE4F2	R/W	0: PORT 1: TXD0
3	PE3F2	R/W	0 : PORT 1 : TB6IN1
2	PE2F2	R/W	0: PORT 1: TB6IN0
1	PE1F2	R/W	0: PORT 1: TB5IN1
0	PE0F2	R/W	0: PORT 1: TB5IN0

8.2.5.7 PEFR3 (ポート E ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PE7F3	PE6F3	PE5F3	PE4F3	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PE7F3	R/W	0 : PORT 1 : SCOUT
6	PE6F3	R/W	0 : PORT 1 : $\overline{\text{CTS0}}$
5	PE5F3	R/W	0 : PORT 1 : CRXD
4	PE4F3	R/W	0 : PORT 1 : CTXD
3-0	-	R	リードすると"0"が読めます。

8.2.5.8 PEOD (ポート E オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PE7OD	PE6OD	PE5OD	PE4OD	PE3OD	PE2OD	PE1OD	PE0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PE7OD- PE0OD	R/W	0 : CMOS 1 : オープンドレイン

8.2.5.9 PEPUP (ポート E プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PE7UP	PE6UP	PE5UP	PE4UP	PE3UP	PE2UP	PE1UP	PE0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PE7UP-PE0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.5.10 PEIE (ポート E 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PE7IE	PE6IE	PE5IE	PE4IE	PE3IE	PE2IE	PE1IE	PE0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PE7IE-PE0IE	R/W	入力 0: 禁止 1: 許可

8.2.6 ポート F (PF0~PF4)

ポート F はビット単位で入出力の指定ができる 5 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にデバッグ I/F 機能があります。

リセット後、ポート F は、汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート F は、1 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。

8.2.6.1 ポート F 回路タイプ

	7	6	5	4	3	2	1	0
Type	-	-	-	T7	T7	T7	T7	T7

8.2.6.2 ポート F レジスタ一覧

Base Address = 0x400C_0500

レジスタ名		Address(Base+)
ポート F データ レジスタ	PFDATA	0x0000
ポート F 出力コントロールレジスタ	PFCR	0x0004
ポート F ファンクションレジスタ 1	PFFR1	0x0008
ポート F オープンドレインコントロールレジスタ	PFOD	0x0028
ポート F プルアップコントロールレジスタ	PFPUP	0x002C
ポート F 入力コントロールレジスタ	PFIE	0x0038

8.2.6.3 PFDATA (ポート F データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PF4	PF3	PF2	PF1	PF0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	TypF	機能
31-5	-	R	リードすると"0"が読めます。
4-0	PF4-PF0	R/W	ポート F データレジスタ

8.2.6.4 PFCR (ポート F 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PF4C	PF3C	PF2C	PF1C	PF0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4-0	PF4C-PF0C	R/W	出力 0: 禁止 1: 許可

8.2.6.5 PFFR1 (ポート F ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PF4F1	PF3F1	PF2F1	PF1F1	PF0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4	PF4F1	R/W	0: PORT 1: TRACEDATA3
3	PF3F1	R/W	0: PORT 1: TRACEDATA2
2	PF2F1	R/W	0: PORT 1: TRACEDATA1
1	PF1F1	R/W	0: PORT 1: TRACEDATA0 / SWV
0	PF0F1	R/W	0: PORT 1: TRACECLK

8.2.6.6 PFOD (ポート F オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PF4OD	PF3OD	PF2OD	PF1OD	PF0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4-0	PF4OD-PF0OD	R/W	0: CMOS 1: オープンドレイン

8.2.6.7 PFPUP (ポート F プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PF4UP	PF3UP	PF2UP	PF1UP	PF0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4-0	PF4UP-PF0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.6.8 PFIE (ポート F 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PF4IE	PF3IE	PF2IE	PF1IE	PF0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4-0	PF4IE-PF0IE	R/W	入力 0: 禁止 1: 許可

8.2.7 ポート G (PG0~PG7)

ポート G はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルバスインタフェース、外部割込み入力、16 ビットタイマ/イベントカウンタ、外バス I/F、ウォッチドックタイマ出力、USB ホストコントローラ機能があります。

リセット後、ポート G は、汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート G は、3 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

8.2.7.1 ポート G 回路タイプ

	7	6	5	4	3	2	1	0
Type	T39	T38	T8	T8	T10	T9	T8	T8

8.2.7.2 ポート G レジスタ一覧

レジスタ名		Address(Base+)
ポート G データ レジスタ	PGDATA	0x0000
ポート G 出力コントロールレジスタ	PGCR	0x0004
ポート G ファンクションレジスタ 1	PGFR1	0x0008
ポート G ファンクションレジスタ 2	PGFR2	0x000C
ポート G ファンクションレジスタ 3	PGFR3	0x0010
ポート G オープンドレイシコントロールレジスタ	PGOD	0x0028
ポート G プルアップコントロールレジスタ	PGPUP	0x002C
ポート G 入力コントロールレジスタ	PGIE	0x0038

8.2.7.3 PGDATA (ポート G データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7	PG6	PG5	PG4	PG3	PG2	PG1	PG0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PG7-PG0	R/W	ポート G データレジスタ

8.2.7.4 PGCR (ポート G 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7C	PG6C	PG5C	PG4C	PG3C	PG2C	PG1C	PG0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PG7C-PG0C	R/W	出力 0: 禁止 1: 許可

8.2.7.5 PGFR1 (ポート G ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7F1	PG6F1	PG5F1	PG4F1	PG3F1	PG2F1	PG1F1	PG0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PG7F1	R/W	0: PORT 1: INT7
6	PG6F1	R/W	0: PORT 1: SCK2
5	PG5F1	R/W	0: PORT 1: SCL2 / SI2
4	PG4F1	R/W	0: PORT 1: SDA2 / SO2
3	PG3F1	R/W	0: PORT 1: INT6
2	PG2F1	R/W	0: PORT 1: SCK1
1	PG1F1	R/W	0: PORT 1: SCL1 / SI1
0	PG0F1	R/W	0: PORT 1: SDA1 / SO1

8.2.7.6 PGFR2 (ポート G ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7F2	PG6F2	PG5F2	PG4F2	-	-	PG1F2	PG0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PG7F2	R/W	0 : PORT 1 : USB0C
6	PG6F2	R/W	0 : PORT 1 : USBPON
5	PG5F2	R/W	0 : PORT 1 : TB9IN1
4	PG4F2	R/W	0 : PORT 1 : TB9IN0
3-2	-	R	リードすると"0"が読めます。
1	PG1F2	R/W	0 : PORT 1 : TB7IN1
0	PG0F2	R/W	0 : PORT 1 : TB7IN0

8.2.7.7 PGFR3 (ポート G ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7F3	PG6F3	-	-	PG3F3	PG2F3	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PG7F3	R/W	0 : PORT 1 : WDTOUT
6	PG6F3	R/W	0 : PORT 1 : $\overline{CS3}$
5-4	-	R	リードすると"0"が読めます。
3	PG3F3	R/W	0 : PORT 1 : $\overline{CS1}$
2	PG2F3	R/W	0 : PORT 1 : $\overline{CS0}$
1-0	-	R	リードすると"0"が読めます。

8.2.7.8 PGOD (ポート G オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7OD	PG6OD	PG5OD	PG4OD	PG3OD	PG2OD	PG1OD	PG0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PG7OD- PG0OD	R/W	0: CMOS 1: オープンドレイン

8.2.7.9 PGPUP (ポート G プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7UP	PG6UP	PG5UP	PG4UP	PG3UP	PG2UP	PG1UP	PG0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PG7UP- PG0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.7.10 PGIE (ポート G 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PG7IE	PG6IE	PG5IE	PG4IE	PG3IE	PG2IE	PG1IE	PG0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PG7IE-PG0IE	R/W	入力 0: 禁止 1: 許可

8.2.8 ポート H (PH0~PH7)

ポート H はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルバスインタフェース、外部割込み入力、16 ビットタイマ/イベントカウンタ機能があります。

リセット後、ポート H は、汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート H は、2 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

8.2.8.1 ポート H 回路タイプ

	7	6	5	4	3	2	1	0
Type	T13	T12	T12	T12	T13	T12	T12	T12

8.2.8.2 ポート H レジスタ一覧

Base Address = 0x400C_0700

レジスタ名		Address(Base+)
ポート H データ レジスタ	PHDATA	0x0000
ポート H 出力コントロールレジスタ	PHCR	0x0004
ポート H ファンクションレジスタ 1	PHFR1	0x0008
ポート H ファンクションレジスタ 2	PHFR2	0x000C
ポート H オープンドレインコントロールレジスタ	PHOD	0x0028
ポート H プルアップコントロールレジスタ	PHPUP	0x002C
ポート H 入力コントロールレジスタ	PHIE	0x0038

8.2.8.3 PHDATA (ポートH データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PH7	PH6	PH5	PH4	PH3	PH2	PH1	PH0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PH7-PH0	R/W	ポートH データレジスタ

8.2.8.4 PHCR (ポートH 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PH7C	PH6C	PH5C	PH4C	PH3C	PH2C	PH1C	PH0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PH7C-PH0C	R/W	出力 0: 禁止 1: 許可

8.2.8.5 PHFR1 (ポート H ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PH7F1	PH6F1	PH5F1	PH4F1	PH3F1	PH2F1	PH1F1	PH0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PH7F1	R/W	0: PORT 1: INTD
6	PH6F1	R/W	0: PORT 1: SCK4
5	PH5F1	R/W	0: PORT 1: SCL4/ SI4
4	PH4F1	R/W	0: PORT 1: SDA4/ SO4
3	PH3F1	R/W	0: PORT 1: INTC
2	PH2F1	R/W	0: PORT 1: SCK3
1	PH1F1	R/W	0: PORT 1: SCL3/ SI3
0	PH0F1	R/W	0: PORT 1: SDA3/ SO3

8.2.8.6 PHFR2 (ポートH ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PH7F2	PH6F2	PH5F2	PH4F2	PH3F2	PH2F2	PH1F2	PH0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PH7F2	R/W	0: PORT 1: TBEIN1
6	PH6F2	R/W	0: PORT 1: TBEIN0
5	PH5F2	R/W	0: PORT 1: TBDIN1
4	PH4F2	R/W	0: PORT 1: TBDIN0
3	PH3F2	R/W	0: PORT 1: TBBIN1
2	PH2F2	R/W	0: PORT 1: TBBIN0
1	PH1F2	R/W	0: PORT 1: TBAIN1
0	PH0F2	R/W	0: PORT 1: TBAIN0

8.2.8.7 PHOD (ポート H オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PH7OD	PH6OD	PH5OD	PH4OD	PH3OD	PH2OD	PH1OD	PH0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PH7OD- PH0OD	R/W	0 : CMOS 1 : オープンドレイン

8.2.8.8 PHPUP (ポート H プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PH7UP	PH6UP	PH5UP	PH4UP	PH3UP	PH2UP	PH1UP	PH0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PH7UP-PH0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.8.9 PHIE (ポートH入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PH7IE	PH6IE	PH5IE	PH4IE	PH3IE	PH2IE	PH1IE	PH0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PH7IE-PH0IE	R/W	入力 0: 禁止 1: 許可

8.2.9 ポート I (PI0~PI1)

ポート I はビット単位で入出力の指定ができる 2 ビットの汎用入出力ポートです。汎用入力ポート機能以外に CEC 入力、動作モード設定機能があります。

リセット後、PI0 汎用ポートとなり、入力、出力、プルアップは禁止となります。PI1、PI2、PI3 は汎用ポートとなり、入力、出力は禁止となります。

また、PI1 端子は常時 N チャネルオープンドレイン状態となります。

ポート I は、1 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。

$\overline{\text{RESET}}$ 端子が"Low"の期間、PI0($\overline{\text{BOOT}}$)は BOOT モード入力とプルアップが許可となり、 $\overline{\text{RESET}}$ 端子の立ち上がりで PI0($\overline{\text{BOOT}}$)が"High"の場合、シングルチップモードになって内蔵 Flash メモリから起動し、PI0($\overline{\text{BOOT}}$)が"Low"の場合、シングルブートモードとなって内蔵 BOOTROM から起動します。シングルブートモードの説明は、"Flash 動作説明"の章を参照してください。

8.2.9.1 ポート I 回路タイプ

	7	6	5	4	3	2	1	0
Type	-	-	-	-	-	-	T15	T14

8.2.9.2 ポート I レジスタ一覧

Base Address = 0x400C_0800

レジスタ名		Address(Base+)
ポート I データ レジスタ	PIDATA	0x0000
ポート I 出力コントロールレジスタ	PICR	0x0004
ポート I ファンクションレジスタ 1	PIFR1	0x0008
ポート I オープンドレインコントロールレジスタ	PIOD	0x0028
ポート I プルアップコントロールレジスタ	PIPUP	0x002C
ポート I 入力コントロールレジスタ	PIIE	0x0038

8.2.9.3 PIDATA (ポートI データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PI1	PI0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-2	-	R/W	"0"をライトしてください。
1-0	PI1-PI0	R/W	ポートI データレジスタ

8.2.9.4 PICR (ポートI 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PI1C	PI0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-2	-	R/W	"0"をライトしてください。
1-0	PI1C-PI0C	R/W	出力 0: 禁止 1: 許可

8.2.9.5 PIFR1 (ポート I ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PIF1	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-2	-	R/W	"0"をライトしてく
1	PIF1	R/W	0: PORT 1: CEC
0	-	R/W	"0"をライトしてください。

8.2.9.6 PIOD (ポートIオープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PIOD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-2	-	R/W	"0"をライトしてください。
1	-	R	リードすると"0"が読めます。
0	PIOD	R/W	0: CMOS 1: オープンドレイン

8.2.9.7 PIPUP (ポートIプルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	PIUP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	PIUP	R/W	プルアップ 0: 禁止 1: 許可

8.2.9.8 PIIE (ポートI入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	PI1IE	PI0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-2	-	R/W	"0"をライトしてください。
1-0	PI1IE-PI0IE	R/W	入力 0: 禁止 1: 許可

8.2.10 ポート J (PJ0~PJ7)

ポート J は 8 ビットの入力専用ポートです。汎用入力ポート機能以外に ADC、キーオンウェイクアップ機能があります。

リセット後、ポート J は汎用ポートとなり、入力、プルアップは禁止となります。

ポート J は、1 つの機能レジスタがあり、汎用ポートとして使用する場合は、対応するビットを"0"にセットします。汎用ポート以外で使用する場合、対応する機能レジスタのビットを"1"にする必要があります。

注) ポート J を、アナログ入力とそれ以外の機能で混在して使用した場合、AD 変換精度が悪化する場合があります。必ずご使用になるシステム上で問題のないことを確認してください。

8.2.10.1 ポート J 回路タイプ

	7	6	5	4	3	2	1	0
Type	T19	T19	T19	T19	T18	T17	T17	T17

8.2.10.2 ポート J レジスタ一覧

レジスタ名		Address(Base+)
ポート J データレジスタ	PJDATA	0x0000
ポート J ファンクションレジスタ 2	PJFR2	0x000C
ポート J プルアップコントロールレジスタ	PJPUP	0x002C
ポート J 入力コントロールレジスタ	PJIE	0x0038

8.2.10.3 PJDATA (ポート J データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7	PJ6	PJ5	PJ4	PJ3	PJ2	PJ1	PJ0
リセット後	1	1	1	1	1	1	1	1

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PJ7-PJ0	R	ポート J データレジスタ

8.2.10.4 PJFR2 (ポートJ ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7F2	PJ6F2	PJ5F2	PJ4F2	PJ3F2	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PJ7F2	R/W	0: PORT 1: KWUP3
6	PJ6F2	R/W	0: PORT 1: KWUP2
5	PJ5F2	R/W	0: PORT 1: KWUP1
4	PJ4F2	R/W	0: PORT 1: KWUP0
3	PJ3F2	R/W	0: PORT 1: ADTRG
2-0	-	R	リードすると"0"が読めます。

8.2.10.5 PJPUP (ポート J プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7UP	PJ6UP	PJ5UP	PJ4UP	PJ3UP	PJ2UP	PJ1UP	PJ0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PJ7UP-PJ0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.10.6 PJIE (ポート J 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PJ7IE	PJ6IE	PJ5IE	PJ4IE	PJ3IE	PJ2IE	PJ1IE	PJ0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PJ7IE-PJ0IE	R/W	入力 0: 禁止 1: 許可

8.2.11 ポート K (PK0 ~ PK7)

ポート K は 8 ビットの入力専用ポートです。汎用入力ポート機能以外に AD コンバータのアナログ入力端子機能があります。

リセット後、ポート K は汎用ポートとなり、入力、プルアップは禁止となります。

注) ポート K を、アナログ入力とそれ以外の機能で混在して使用した場合、AD 変換精度が悪化する場合があります。必ずご使用になるシステム上で問題のないことを確認してください。

8.2.11.1 ポート K 回路タイプ

	7	6	5	4	3	2	1	0
Type	T17	T17	T17	T17	T17	T17	T17	T17

8.2.11.2 ポート K レジスタ一覧

レジスタ名		Base Address = 0x400C_0A00 Address(Base+)
ポート K データレジスタ	PKDATA	0x0000
ポート K プルアップコントロールレジスタ	PKPUP	0x002C
ポート K 入力コントロールレジスタ	PKIE	0x0038

8.2.11.3 PKDATA (ポート K データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PK7	PK6	PK5	PK4	PK3	PK2	PK1	PK0
リセット後	1	1	1	1	1	1	1	1

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PK7-PK0	R	ポート K データレジスタ

8.2.11.4 PKPUP (ポート K プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PK7UP	PK6UP	PK5UP	PK4UP	PK3UP	PK2UP	PK1UP	PK0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PK7UP-PK0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.11.5 PKIE (ポート K 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PK7IE	PK6IE	PK5IE	PK4IE	PK3IE	PK2IE	PK1IE	PK0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PK7IE-PK0IE	R/W	入力 0: 禁止 1: 許可

8.2.12 ポート L (PL0~PL7)

ポート L はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルチャネル、シリアルバスインタフェース、外部割込み入力、16 ビットタイマ/イベントカウンタ機能があります。

リセット後、ポート L は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート J には 3 つの機能レジスタがあり、汎用ポートとして使用する場合には、対応するビットを"0"にセットします。汎用ポート以外で使用する場合には、対応するレジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

8.2.12.1 ポート L 回路タイプ

	7	6	5	4	3	2	1	0
Type	T21	T24	T23	T22	T21	T20	T20	T20

8.2.12.2 ポート L レジスタ一覧

Base Address = 0x400C_0B00

レジスタ名		Address(Base+)
ポート L データ レジスタ	PLDATA	0x0000
ポート L 出力コントロールレジスタ	PLCR	0x0004
ポート L ファンクションレジスタ 1	PLFR1	0x0008
ポート L ファンクションレジスタ 2	PLFR2	0x000C
ポート L ファンクションレジスタ 3	PLFR3	0x0010
ポート L オープンドレイシコントロールレジスタ	PL0D	0x0028
ポート L プルアップコントロールレジスタ	PLPUP	0x002C
ポート L 入力コントロールレジスタ	PLIE	0x0038

8.2.12.3 PLDATA (ポート L データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PL7-PL0	R/W	ポート L データレジスタ

8.2.12.4 PLCR (ポート L 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PL7C	PL6C	PL5C	PL4C	PL3C	PL2C	PL1C	PL0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PL7C-PL0C	R/W	出力 0: 禁止 1: 許可

8.2.12.5 PLFR1 (ポート L ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PL7F1	PL6F1	PL5F1	PL4F1	PL3F1	PL2F1	PL1F1	PL0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PL7F1	R/W	0: PORT 1: INT1
6	PL6F1	R/W	0: PORT 1: SCLK1
5	PL5F1	R/W	0: PORT 1: RXD1
4	PL4F1	R/W	0: PORT 1: TXD1
3	PL3F1	R/W	0: PORT 1: INT0
2	PL2F1	R/W	0: PORT 1: SCK0
1	PL1F1	R/W	0: PORT 1: SCL0/ SI0
0	PL0F1	R/W	0: PORT 1: SDA0/ SO0

8.2.12.6 PLFR2 (ポートL ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PL7F2	PL6F2	PL5F2	PL4F2	PL3F2	PL2F2	PL1F2	PL0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PL7F2	R/W	0: PORT 1: TB7OUT
6	PL6F2	R/W	0: PORT 1: TB6OUT
5	PL5F2	R/W	0: PORT 1: TB5OUT
4	PL4F2	R/W	0: PORT 1: TB4OUT
3	PL3F2	R/W	0: PORT 1: TB3OUT
2	PL2F2	R/W	0: PORT 1: TB2OUT
1	PL1F2	R/W	0: PORT 1: TB1OUT
0	PL0F2	R/W	0: PORT 1: TB0OUT

8.2.12.7 PLFR3 (ポート L ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PL6F3	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PL6F3	R/W	0 : PORT 1 : $\overline{\text{CTS1}}$
5-4	-	R/W	"0"をライトしてください。
3-0	-	R	リードすると"0"が読めます。

8.2.12.8 PLOD (ポート L オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PL7OD	PL6OD	PL5OD	PL4OD	PL3OD	PL2OD	PL1OD	PL0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PL7OD-PL0OD	R/W	0 : CMOS 1 : オープンドレイン

8.2.12.9 PLPUP (ポート L プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PL7UP	PL6UP	PL5UP	PL4UP	PL3UP	PL2UP	PL1UP	PL0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PL7UP-PL0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.12.10 PLIE (ポート L 入カコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PL7IE	PL6IE	PL5IE	PL4IE	PL3IE	PL2IE	PL1IE	PL0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PL7IE-PL0IE	R/W	入力 0: 禁止 1: 許可

8.2.13 ポート M (PM0~PM7)

ポート M はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルチャネル、外部割込み入力、16 ビットタイマ/イベントカウンタ、アラーム出力機能があります。

リセット後、ポート M は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート M には 3 つの機能レジスタがあり、汎用ポートとして使用する場合には、対応するビットを"0"にセットします。汎用ポート以外で使用する場合には、対応するレジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

8.2.13.1 ポート M 回路タイプ

	7	6	5	4	3	2	1	0
Type	T30	T29	T28	T27	T21	T23	T26	T25

8.2.13.2 ポート M レジスタ一覧

Base Address = 0x400C_0C00

レジスタ名		Address(Base+)
ポート M データ レジスタ	PMDATA	0x0000
ポート M 出力コントロールレジスタ	PMCR	0x0004
ポート M ファンクションレジスタ 1	PMFR1	0x0008
ポート M ファンクションレジスタ 2	PMFR2	0x000C
ポート M ファンクションレジスタ 3	PMFR3	0x0010
ポート M オープンドレインコントロールレジスタ	PMOD	0x0028
ポート M プルアップコントロールレジスタ	PMPUP	0x002C
ポート M 入力コントロールレジスタ	PMIE	0x0038

8.2.13.3 PMDATA (ポート M データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PM7	PM6	PM5	PM4	PM3	PM2	PM1	PM0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PM7-PM0	R/W	ポート M データレジスタ

8.2.13.4 PMCR (ポート M 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PM7C	PM6C	PM5C	PM4C	PM3C	PM2C	PM1C	PM0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PM7C-PM0C	R/W	出力 0: 禁止 1: 許可

8.2.13.5 PMFR1 (ポート M ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PM7F1	PM6F1	PM5F1	PM4F1	PM3F1	PM2F1	PM1F1	PM0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PM7F1	R/W	0: PORT 1: INT3
6	PM6F1	R/W	0: PORT 1: RXD3
5	PM5F1	R/W	0: PORT 1: TXD3
4	PM4F1	R/W	0: PORT 1: SCLK3
3	PM3F1	R/W	0: PORT 1: INT2
2	PM2F1	R/W	0: PORT 1: RXD2
1	PM1F1	R/W	0: PORT 1: TXD2
0	PM0F1	R/W	0: PORT 1: SCLK2

8.2.13.6 PMFR2 (ポート M ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	PM3F2	PM2F2	PM1F2	PM0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3	PM3F2	R/W	0: PORT 1: TB3OUT
2	PM2F2	R/W	0: PORT 1: $\overline{\text{ALARM}}$
1	PM1F2	R/W	0: PORT 1: TB1IN1
0	PM0F2	R/W	0: PORT 1: TB1IN0

8.2.13.7 PMFR3 (ポート M ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PM4F3	-	-	-	PM0F3
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4	PM4F3	R/W	0 : PORT 1 : $\overline{\text{CTS3}}$
3-1	-	R	リードすると"0"が読めます。
0	PM0F3	R/W	0 : PORT 1 : $\overline{\text{CTS2}}$

8.2.13.8 PMOD (ポート M オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PM7OD	PM6OD	PM5OD	PM4OD	PM3OD	PM2OD	PM1OD	PM0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PM7OD- PM0OD	R/W	0 : CMOS 1 : オープンドレイン

8.2.13.9 PMPUP (ポート M プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PM7UP	PM6UP	PM5UP	PM4UP	PM3UP	PM2UP	PM1UP	PM0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PM7UP-PM0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.13.10 PMIE (ポート M 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PM7IE	PM6IE	PM5IE	PM4IE	PM3IE	PM2IE	PM1IE	PM0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PM7IE-PM0IE	R/W	入力 0: 禁止 1: 許可

8.2.14 ポート N (PN0~PN7)

ポート N はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルチャネル、外部割込み入力、16 ビット/イベントカウンタ、リモコン判定入力機能があります。

リセット後、ポート N は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート N には 3 つの機能レジスタがあり、汎用ポートとして使用する場合には、対応するビットを"0"にセットします。汎用ポート以外で使用する場合には、対応するレジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

8.2.14.1 ポート N 回路タイプ

	7	6	5	4	3	2	1	0
Type	T30	T25	T29	T28	T30	T25	T29	T28

8.2.14.2 ポート N レジスタ一覧

Base Address = 0x400C_0D00

レジスタ名		Address(Base+)
ポート N データ レジスタ	PNDATA	0x0000
ポート N 出力コントロールレジスタ	PNCR	0x0004
ポート N ファンクションレジスタ 1	PNFR1	0x0008
ポート N ファンクションレジスタ 2	PNFR2	0x000C
ポート N ファンクションレジスタ 3	PNFR3	0x0010
ポート N オープンドレイシコントロールレジスタ	PNOD	0x0028
ポート N プルアップコントロールレジスタ	PNPUP	0x002C
ポート N 入力コントロールレジスタ	PNIE	0x0038

8.2.14.3 PNDATA (ポート N データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7	PN6	PN5	PN4	PN3	PN2	PN1	PN0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PN7-PN0	R/W	ポート N データレジスタ

8.2.14.4 PNCR (ポート N 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7C	PN6C	PN5C	PN4C	PN3C	PN2C	PN1C	PN0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PN7C-PN0C	R/W	出力 0: 禁止 1: 許可

8.2.14.5 PNFR1 (ポート N ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7F1	PN6F1	PN5F1	PN4F1	PN3F1	PN2F1	PN1F1	PN0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PN7F1	R/W	0: PORT 1: INT8
6	PN6F1	R/W	0: PORT 1: SCLK5
5	PN5F1	R/W	0: PORT 1: RXD5
4	PN4F1	R/W	0: PORT 1: TXD5
3	PN3F1	R/W	0: PORT 1: INT4
2	PN2F1	R/W	0: PORT 1: SCLK4
1	PN1F1	R/W	0: PORT 1: RXD4
0	PN0F1	R/W	0: PORT 1: TXD4

8.2.14.6 PNFR2 (ポート N ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7F2	PN6F2	-	-	PN3F2	PN2F2	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PN7F2	R/W	0: PORT 1: TBFIN1
6	PN6F2	R/W	0: PORT 1: TBFIN0
5-4	-	R	リードすると"0"が読めます。
3	PN3F2	R/W	0: PORT 1: TB2IN1
2	PN2F2	R/W	0: PORT 1: TB2IN0
1-0	-	R	リードすると"0"が読めます。

8.2.14.7 PNFR3 (ポート N ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7F3	PN6F3	-	-	PN3F3	PN2F3	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PN7F3	R/W	0 : PORT 1 : RMC1
6	PN6F3	R/W	0 : PORT 1 : $\overline{\text{CTS5}}$
5-4	-	R	リードすると"0"が読めます。
3	PN3F3	R/W	0 : PORT 1 : RMC0
2	PN2F3	R/W	0 : PORT 1 : $\overline{\text{CTS4}}$
1-0	-	R	リードすると"0"が読めます。

8.2.14.8 PNOD (ポート N オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7OD	PN6OD	PN5OD	PN4OD	PN3OD	PN2OD	PN1OD	PN0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PN7OD- PN0OD	R/W	0: CMOS 1: オープンドレイン

8.2.14.9 PNPUP (ポート N プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7UP	PN6UP	PN5UP	PN4UP	PN3UP	PN2UP	PN1UP	PN0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PN7UP-PN0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.14.10 PNIE (ポート N 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PN7IE	PN6IE	PN5IE	PN4IE	PN3IE	PN2IE	PN1IE	PN0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PN7IE-PN0IE	R/W	入力 0: 禁止 1: 許可

8.2.15 ポート O (PO0~PO7)

ポート O はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。汎用入出力ポート機能以外にシリアルチャネル、外部割込み入力、16 ビットタイマ/イベントカウンタ機能があります。

リセット後、ポート O は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート O には 3 つの機能レジスタがあり、汎用ポートとして使用する場合には、対応するビットを"0"にセットします。汎用ポート以外で使用する場合には、対応するレジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

注) STOP 以外のモードでは、PxIE で入力許可設定であれば PxFR の設定によらず割り込みの入力が可能になります。割り込みの設定を行う際に、未使用の割り込みをイネーブルにしないようご注意ください。

8.2.15.1 ポート O 回路タイプ

	7	6	5	4	3	2	1	0
Type	T21	T24	T23	T22	T21	T24	T23	T22

8.2.15.2 ポート O レジスタ一覧

レジスタ名		Address(Base+)
ポート O データ レジスタ	PODATA	0x0000
ポート O 出力コントロールレジスタ	POCR	0x0004
ポート O ファンクションレジスタ 1	POFR1	0x0008
ポート O ファンクションレジスタ 2	POFR2	0x000C
ポート O ファンクションレジスタ 3	POFR3	0x0010
ポート O オープンドレイシコントロールレジスタ	POOD	0x0028
ポート O プルアップコントロールレジスタ	POPUP	0x002C
ポート O 入力コントロールレジスタ	POIE	0x0038

8.2.15.3 PODATA (ポート O データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PO7	PO6	PO5	PO4	PO3	PO2	PO1	PO0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PO7-PO0	R/W	ポート O データレジスタ

8.2.15.4 POCCR (ポート O 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PO7C	PO6C	PO5C	PO4C	PO3C	PO2C	PO1C	PO0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PO7C-PO0C	R/W	出力 0: 禁止 1: 許可

8.2.15.5 POFR1 (ポート O ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PO7F1	PO6F1	PO5F1	PO4F1	PO3F1	PO2F1	PO1F1	PO0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PO7F1	R/W	0: PORT 1: INTA
6	PO6F1	R/W	0: PORT 1: SCLK7
5	PO5F1	R/W	0: PORT 1: RXD7
4	PO4F1	R/W	0: PORT 1: TXD7
3	PO3F1	R/W	0: PORT 1: INT9
2	PO2F1	R/W	0: PORT 1: SCLK6
1	PO1F1	R/W	0: PORT 1: RXD6
0	PO0F1	R/W	0: PORT 1: TXD6

8.2.15.6 POFR2 (ポート O ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PO7F2	PO6F2	PO5F2	PO4F2	PO3F2	PO2F2	PO1F2	PO0F2
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	PO7F2	R/W	0: PORT 1: TBFOUT
6	PO6F2	R/W	0: PORT 1: TBEOUT
5	PO5F2	R/W	0: PORT 1: TBDOUT
4	PO4F2	R/W	0: PORT 1: TBCOUT
3	PO3F2	R/W	0: PORT 1: TBBOUT
2	PO2F2	R/W	0: PORT 1: TBAOUT
1	PO1F2	R/W	0: PORT 1: TB9OUT
0	PO0F2	R/W	0: PORT 1: TB8OUT

8.2.15.7 POFR3 (ポート O ファンクションレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PO6F3	-	-	-	PO2F3	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PO6F3	R/W	0 : PORT 1 : $\overline{\text{CTS}}_7$
5-3	-	R	リードすると"0"が読めます。
2	PO2F3	R/W	0 : PORT 1 : $\overline{\text{CTS}}_6$
1-0	-	R	リードすると"0"が読めます。

8.2.15.8 POOD (ポート O オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PO7OD	PO6OD	PO5OD	PO4OD	PO3OD	PO2OD	PO1OD	PO0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PO7OD- PO0OD	R/W	0 : CMOS 1 : オープンドレイン

8.2.15.9 POPUP (ポート O プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PO7UP	PO6UP	PO5UP	PO4UP	PO3UP	PO2UP	PO1UP	PO0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PO7UP-PO0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.15.10 POIE (ポート O 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PO7IE	PO6IE	PO5IE	PO4IE	PO3IE	PO2IE	PO1IE	PO0IE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	PO7IE-PO0IE	R/W	入力 0: 禁止 1: 許可

8.2.16 ポート P (PP0~PP6)

ポート P はビット単位で入出力の指定ができる 7 ビットの汎用入出力ポートです。汎用入出力ポート機能以外に外部バス I/F、SSP 機能があります。

リセット後、ポート P は汎用ポートとなり、入力、出力、プルアップは禁止となります。

ポート P には 2 つの機能レジスタがあり、汎用ポートとして使用する場合には、対応するビットを"0"にセットします。汎用ポート以外で使用する場合には、対応するレジスタのビットを"1"にする必要があります。機能レジスタを同時に"1"に設定することはできません。

8.2.16.1 ポート P 回路タイプ

	7	6	5	4	3	2	1	0
Type	-	T5	T35	T34	T33	T32	T31	T5

8.2.16.2 ポート P レジスタ一覧

Base Address = 0x400C_0F00

レジスタ名		Address(Base+)
ポート P データ レジスタ	PPDATA	0x0000
ポート P 出力コントロールレジスタ	PPCR	0x0004
ポート P ファンクションレジスタ 1	PPFR1	0x0008
ポート P ファンクションレジスタ 2	PPFR2	0x000C
ポート P オープンドレインコントロールレジスタ	PPOD	0x0028
ポート P プルアップコントロールレジスタ	PPPUP	0x002C
ポート P 入力コントロールレジスタ	PPIE	0x0038

8.2.16.3 Ppdata (ポート P データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PP6	PP5	PP4	PP3	PP2	PP1	PP0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PP6-PP0	R/W	ポート P データレジスタ

8.2.16.4 PPCR (ポート P 出力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PP6C	PP5C	PP4C	PP3C	PP2C	PP1C	PP0C
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PP6C-PP0C	R/W	出力 0: 禁止 1: 許可

8.2.16.5 PPFR1 (ポート P ファンクションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PP6F1	PP5F1	PP4F1	PP3F1	PP2F1	PP1F1	PP0F1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	PP6F1	R/W	0: PORT 1: $\overline{ALE}$
5	PP5F1	R/W	0: PORT 1: $\overline{OE}$
4	PP4F1	R/W	0: PORT 1: $\overline{WE}$
3	PP3F1	R/W	0: PORT 1: $\overline{BLS1}$
2	PP2F1	R/W	0: PORT 1: $\overline{BLS0}$
1	PP1F1	R/W	"0"をライトしてください。
0	PP0F1	R/W	0: PORT 1: $\overline{CS2}$

8.2.16.6 PPFR2 (ポート P ファンクションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	PP5F2	PP4F2	PP3F2	PP2F2	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-6	-	R	リードすると"0"が読めます。
5	PP5F2	R/W	0: PORT 1: SPFSS
4	PP4F2	R/W	0: PORT 1: SPCLK
3	PP3F2	R/W	0: PORT 1: SPDI
2	PP2F2	R/W	0: PORT 1: SPDO
1-0	-	R	リードすると"0"が読めます。

8.2.16.7 PPOD (ポート P オープンドレインコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PP6OD	PP5OD	PP4OD	PP3OD	PP2OD	PP1OD	PP0OD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PP6OD-PP0OD	R/W	0: CMOS 1: オープンドレイン

8.2.16.8 PPPUP (ポート P プルアップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PP6UP	PP5UP	PP4UP	PP3UP	PP2UP	PP1UP	PP0UP
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PP6UP-PP0UP	R/W	プルアップ 0: 禁止 1: 許可

8.2.16.9 PPiE (ポート P 入力コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	PP6iE	PP5iE	PP4iE	PP3iE	PP2iE	PP1iE	PP0iE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	PP6iE-PP0iE	R/W	入力 0: 禁止 1: 許可

8.3 ポート回路図

8.3.1 ポートタイプ一覧

ポートには、以下のタイプがあります。それぞれの回路図を次ページから示します。

図中の点線は「ポート部等価回路図」で記されている等価回路の範囲を示します。

表 8-3 機能一覧

Type	汎用ポート	機能 1	機能 2	機能 3	アナログ	Pull-up	プログラマブルオープンドレイン	備考
T1	入出力	入出力	-	-	-	R	o	
T2	入出力	出力	出力	-	-	R	o	
T3	入出力	出力	入力	-	-	R	o	
T4	入出力	出力	入出力	入力	-	R	o	
T5	入出力	出力	-	-	-	R	o	
T6	入出力	入力 (int)	出力	-	-	R	o	
T7	入出力	出力	-	-	-	R	o	
T8	入出力	入出力	入力	-	-	R	o	
T9	入出力	入出力	-	入力	-	R	o	
T10	入出力	入力(int)	-	入力	-	R	o	
T11	入出力	入力 (int)	-	出力	-	R	o	
T12	入出力	入出力	入力	-	-	R	o	
T13	入出力	入力(int)	入力	-	-	R	o	
T14	入出力	-	-	-	-	R	o	リセット中 BOOT 入力許可
T15	入出力	入力	-	-	-	-	-	N チャネルオープンドレイン端子
T16	入出力	入力(int)	-	-	-	NoR	o	
T17	入力	-	-	-	o	R	-	
T18	入力	入力	-	-	o	R	-	
T19	入力	入力	-	-	o	R	-	
T20	入出力	入出力	出力	-	-	R	o	
T21	入出力	入力	出力	-	-	R	o	
T22	入出力	出力	出力	-	-	R	o	
T23	入出力	入力	出力	-	-	R	o	
T24	入出力	入出力	出力	入力	-	R	o	
T25	入出力	入出力	入力	入力	-	R	o	
T26	入出力	出力	入力	-	-	R	o	
T27	入出力	入出力	-	出力	-	R	o	
T28	入出力	出力	-	-	-	R	o	
T29	入出力	入力	-	-	-	R	o	
T30	入出力	入力(int)	-	-	-	R	o	
T31	入出力	-	-	-	-	R	o	
T32	入出力	出力	出力	-	-	R	o	
T33	入出力	出力	入力	-	-	R	o	
T34	入出力	出力	入出力	-	-	R	o	
T35	入出力	出力	-	-	-	R	o	
T36	入出力	出力	出力	出力	-	R	o	
T37	入出力	出力	入力	入力	-	R	o	

int : 割り込み入力

- : なし

o : 有り

R: リセット中は強制的に禁止

NoR: リセットでは制御されない

表 8-3 機能一覧

Type	汎用ポート	機能 1	機能 2	機能 3	アナログ	Pull-up	プログラマブルオープンドレイン	備考
T38	入出力	入出力	出力	出力	－	R	o	
T39	入出力	入力	入力	出力	－	R	o	

int : 割り込み入力
－: なし
o : 有り

R: リセット中は強制的に禁止
NoR: リセットでは制御されない

8.3.2 タイプ T1




図 8-1 ポートタイプ T1

8.3.3 タイプ T2




図 8-2 ポートタイプ T2

8.3.4 タイプ T3




図 8-3 ポートタイプ T3

8.3.5 タイプ T4




図 8-4 ポートタイプ T4

8.3.6 タイプ T5




図 8-5 ポートタイプ T5

8.3.7 タイプ T6




図 8-6 ポートタイプ T6

8.3.8 タイプ T7




図 8-7 ポートタイプ T7

8.3.9 タイプ T8




図 8-8 ポートタイプ T8

8.3.10 タイプ T9




図 8-9 ポートタイプ T9

8.3.11 タイプ T10




図 8-10 ポートタイプ T10

8.3.12 タイプ T11





図 8-11 ポートタイプ T11

8.3.13 タイプ T12



8.3.14 タイプ T13




図 8-13 ポートタイプ T13

8.3.15 タイプ T14




図 8-14 ポートタイプ T14

8.3.16 タイプ T15




図 8-15 ポートタイプ T15

8.3.17 タイプ T16




図 8-16 ポートタイプ T16

8.3.18 タイプ T17




図 8-17 ポートタイプ T17

8.3.19 タイプ T18




図 8-18 ポートタイプ T18

8.3.20 タイプ T19




図 8-19 ポートタイプ T19

8.3.21 タイプ T20




図 8-20 ポートタイプ T20

8.3.22 タイプ T21




図 8-21 ポートタイプ T21

8.3.23 タイプ T22




図 8-22 ポートタイプ T22

8.3.24 タイプ T23





図 8-23 ポートタイプ T23

8.3.25 タイプ T24



8.3.26 タイプ T25




図 8-25 ポートタイプ T25

8.3.27 タイプ T26





図 8-26 ポートタイプ T26

8.3.28 タイプ T27



8.3.29 タイプ T28




図 8-28 ポートタイプ T28

8.3.30 タイプ T29




図 8-29 ポートタイプ T29

8.3.31 タイプ T30




図 8-30 ポートタイプ T30

8.3.32 タイプ T31




図 8-31 ポートタイプ T31

8.3.33 タイプ T32




図 8-32 ポートタイプ T32

8.3.34 タイプ T33




図 8-33 ポートタイプ T33

8.3.35 タイプ T34




図 8-34 ポートタイプ T34

8.3.36 タイプ T35




図 8-35 ポートタイプ T35

8.3.37 タイプ T36




図 8-36 ポートタイプ T36

8.3.38 タイプ T37




図 8-37 ポートタイプ T37

8.3.39 タイプ T38




図 8-38 ポートタイプ T38

8.3.40 タイプ T39




図 8-39 ポートタイプ T39

8.4 付録（ポート設定一覧）

機能ごとのレジスタ設定一覧を以下に示します。

初期設定欄に「0」のないポートの初期設定は、すべてのレジスタ設定が"0"となっています。

"x"のビット設定は任意に行ってください。

8.4.1 ポート A 設定

表 8-4 ポート設定一覧(ポート A)

端子名	ポート タイプ	機能	初期 設定	PACR	PAFR1	PAOD	PAPUP	PAIE
PA0	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D0 (入出力) / AD0 (入出力)		1	1	x	x	1
PA1	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D1 (入出力) / AD1 (入出力)		1	1	x	x	1
PA2	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D2 (入出力) / AD2 (入出力)		1	1	x	x	1
PA3	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D3 (入出力) / AD3 (入出力)		1	1	x	x	1
PA4	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D4 (入出力) / AD4 (入出力)		1	1	x	x	1
PA5	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D5 (入出力) / AD5 (入出力)		1	1	x	x	1
PA6	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D6 (入出力) / AD6 (入出力)		1	1	x	x	1
PA7	T1	入力ポート		0	0	x	x	1
		出力ポート		1	0	x	x	0
		D7 (入出力) / AD7 (入出力)		1	1	x	x	1

8.4.2 ポート B 設定

表 8-5 ポート設定一覧(ポート B)

端子名	ポート タイプ	機能	初期 設定	PBCR	PBFR1	PBOD	PBPUP	PBIE
PB0	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D8 (入出力) / AD8 (入出力)		1	1	×	×	1
PB1	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D9 (入出力) / AD9 (入出力)		1	1	×	×	1
PB2	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D10 (入出力) / AD10 (入出力)		1	1	×	×	1
PB3	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D11 (入出力) / AD11 (入出力)		1	1	×	×	1
PB4	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D12 (入出力) / AD12 (入出力)		1	1	×	×	1
PB5	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D13 (入出力) / AD13 (入出力)		1	1	×	×	1
PB6	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D14 (入出力) / AD14 (入出力)		1	1	×	×	1
PB7	T1	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		D15 (入出力) / AD15 (入出力)		1	1	×	×	1

8.4.3 ポート C 設定

表 8-6 ポート設定一覧(ポート C)

端子名	ポート タイプ	機能	初期 設定	PCCR	PCFR1	PCFR2	PCFR3	PCOD	PCPUP	PCIE
PC0	T2	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A1 (出力)		1	1	0	0	×	×	0
		TXD8 (出力)		1	0	1	0	×	×	0
PC1	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A2(出力)		1	1	0	0	×	×	0
		RXD8 (入力)		0	0	1	0	×	×	1
PC2	T4	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A3 (出力)		1	1	0	0	×	×	0
		SCLK8 (入力)		0	0	1	0	×	×	1
		SCLK8 (出力)		1	0	1	0	×	×	0
		CTS8 (入力)		0	0	0	1	×	×	1
PC3	T5	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A4 (出力)		1	1	0	0	×	×	0
PC4	T2	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A5 (出力)		1	1	0	0	×	×	0
		TXD9 (出力)		1	0	1	0	×	×	0
PC5	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A6(出力)		1	1	0	0	×	×	0
		RXD9 (入力)		0	0	1	0	×	×	1
PC6	T4	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A7 (出力)		1	1	0	0	×	×	0
		SCLK9 (入力)		0	0	1	0	×	×	1
		SCLK9 (出力)		1	0	1	0	×	×	0
		CTS9 (入力)		0	0	0	1	×	×	1
PC7	T5	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A8 (出力)		1	1	0	0	×	×	0

8.4.4 ポート D 設定

表 8-7 ポート設定一覧(ポート D)

端子名	ポート タイプ	機能	初期 設定	PDCR	PDFR1	PDFR2	PDFR2	PDOD	PDPUP	PDIE
PD0	T2	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A9 (出力)		1	1	0	0	×	×	0
		TXD10 (出力)		1	0	1	0	×	×	0
PD1	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A10 (出力)		1	1	0	0	×	×	0
		RXD10 (入力)		0	0	1	0	×	×	1
PD2	T4	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A11(出力)		1	1	0	0	×	×	0
		SCLK10 (入力)		0	0	1	0	×	×	1
		SCLK10 (出力)		1	0	1	0	×	×	0
		CTS10 (入力)		0	0	0	1	×	×	1
PD3	T5	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A12 (出力)		1	1	0	0	×	×	0
PD4	T2	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A13 (出力)		1	1	0	0	×	×	0
		TXD11 (出力)		1	0	1	0	×	×	0
PD5	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A14 (出力)		1	1	0	0	×	×	0
		RXD11 (入力)		0	0	1	0	×	×	1
PD6	T4	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A15 (出力)		1	1	0	0	×	×	0
		SCLK11 (入力)		0	0	1	0	×	×	1
		SCLK11 (出力)		1	0	1	0	×	×	0
		CTS11 (入力)		0	0	0	1	×	×	1
PD7	T6	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A16 (出力)		1	1	0	0	×	×	0
		INTB(入力)		0	0	1	0	×	×	1

8.4.5 ポート E 設定

表 8-8 ポート設定一覧(ポート E)

端子名	ポート タイプ	機能	初期 設定	PECR	PEFR1	PEFR2	PEFR3	PEOD	PEPUP	PEIE
PE0	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A17 (出力)		1	1	0	0	×	×	0
		TB5IN0 (入力)		0	0	1	0	×	×	1
PE1	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A18 (出力)		1	1	0	0	×	×	0
		TB5IN1 (入力)		0	0	1	0	×	×	1
PE2	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A19 (出力)		1	1	0	0	×	×	0
		TB6IN0 (入力)		0	0	1	0	×	×	1
PE3	T3	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A20 (出力)		1	1	0	0	×	×	0
		TB6IN1 (入力)		0	0	1	0	×	×	1
PE4	T36	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A21 (出力)		1	1	0	0	×	×	0
		TXD0 (出力)		1	0	1	0	×	×	0
		CTXD (出力)		1	0	0	1	×	×	0
PE5	T37	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A22 (出力)		1	1	0	0	×	×	0
		RXD0 (入力)		0	0	1	0	×	×	1
		CRXD (入力)		0	0	0	1	×	×	1
PE6	T4	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		A23 (出力)		1	1	0	0	×	×	0
		SCLK0 (入力)		0	0	1	0	×	×	1
		SCLK0 (出力)		1	0	1	0	×	×	0
		CTS0 (入力)		0	0	0	1	×	×	1
PE7	T6	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT5 (入力)		0	0	1	0	×	×	1
		SCOUT (出力)		1	0	0	1	×	×	0

8.4.6 ポート F 設定

表 8-9 ポート設定一覧(ポート F)

端子名	ポート タイプ	機能	初期 設定	PFCR	PFFR1	PFOD	PFPUP	PFIE
PF0	T7	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		TRACECLK (出力)		1	1	×	×	0
PF1	T7	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		TRACEDATA0/SWV (出力)		1	1	×	×	0
PF2	T7	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		TRACEDATA1 (出力)		1	1	×	×	0
PF3	T7	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		TRACEDATA2 (出力)		1	1	×	×	0
PF4	T7	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		TRACEDATA3 (出力)		1	1	×	×	0

8.4.7 ポート G 設定

表 8-10 ポート設定一覧(ポート G)

端子名	ポート タイプ	機能	初期 設定	PGCR	PGFR1	PGFR2	PGFR3	PGOD	PGPUP	PGIE
PG0	T8	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SO1 (出力)		1	1	0	0	×	×	0
		SDA1 (入出力)		1	1	0	0	1	×	1
		TB7IN0 (入力)		0	0	1	0	×	×	1
PG1	T8	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SI1 (入力)		0	1	0	0	×	×	1
		SCL1 (入出力)		1	1	0	0	1	×	1
		TB7IN1 (入力)		0	0	1	0	×	×	1
PG2	T9	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCK1 (入力)		0	1	0	0	×	×	1
		SCK1 (出力)		1	1	0	0	×	×	0
		CTS0 (入力)		0	0	0	1	×	×	1
PG3	T10	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT6 (入力)		0	1	0	0	×	×	1
		CTS1 (入力)		0	0	0	1	×	×	1
PG4	T8	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SO2 (出力)		1	1	0	0	×	×	0
		SDA2 (入出力)		1	1	0	0	1	×	1
		TB9IN0 (入力)		0	0	1	0	×	×	1
PG5	T8	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SI2 (入力)		0	1	0	0	×	×	1
		SCL2 (入出力)		1	1	0	0	1	×	1
		TB9IN1 (入力)		0	0	1	0	×	×	1
PG6	T38	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCK2 (入力)		0	1	0	0	×	×	1
		SCK2 (出力)		1	1	0	0	×	×	0
		USBPON(出力)		1	0	1	0	×	×	0
		CTS3 (入力)		0	0	0	1	×	×	1
PG7	T39	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT7 (入力)		0	1	0	0	×	×	1
		USBOC(入力)		0	0	1	0	×	×	1
		WDTOUT (出力)		1	0	0	1	×	×	0

8.4.8 ポート H 設定

表 8-11 ポート設定一覧(ポート H)

端子名	ポート タイプ	機能	初期 設定	PHCR	PHFR1	PHFR2	PHOD	PHPUP	PHIE
PH0	T12	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		SO3 (出力)		1	1	0	×	×	0
		SDA3 (入出力)		1	1	0	1	×	1
		TBAIN0 (入力)		0	0	1	×	×	1
PH1	T12	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		SI3 (入力)		0	1	0	×	×	1
		SCL3 (入出力)		1	1	0	1	×	1
		TBAIN1 (入力)		0	0	1	×	×	1
PH2	T12	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		SCK3 (入力)		0	1	0	×	×	1
		SCK3 (出力)		1	1	0	×	×	0
		TBBIN0 (入力)		0	0	1	×	×	1
PH3	T13	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		INT6 (入力)		0	1	0	×	×	1
		TBBIN1 (入力)		0	0	1	×	×	1
PH4	T12	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		SO4 (出力)		1	1	0	×	×	0
		SDA4 (入出力)		1	1	0	1	×	1
		TBDIN0 (入力)		0	0	1	×	×	1
PH5	T12	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		SI4 (入力)		0	1	0	×	×	1
		SCL4 (入出力)		1	1	0	1	×	1
		TBDIN1 (入力)		0	0	1	×	×	1
PH6	T12	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		SCK2 (入力)		0	1	0	×	×	1
		SCK2 (出力)		1	1	0	×	×	0
		TBEIN0 (入力)		0	0	1	×	×	1
PH7	T13	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		INT7 (入力)		0	1	0	×	×	1
		TBEIN1 (入力)		0	0	1	×	×	1

8.4.9 ポート I 設定

表 8-12 ポート設定一覧(ポート I)

端子名	ポート タイプ	機能	初期 設定	PICR	PIFR1	PIOD	PIUP	PIIE
PI0	T14	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
PI1	T15	入力ポート		0	0	×	×	1
		出力ポート		1	0	×	×	0
		CEC (入力)		0	1	×	×	1

注) PI0 は RESET 端子が"Low"の間 Pull-up と入力が可能になっており、BOOT 入力端子として機能します。

8.4.10 ポート J 設定

表 8-13 ポート設定一覧(ポート J)

端子名	ポート タイプ	機能	初期 設定	PJFR2	PJPUP	PJIE
PJ0	T17	入力ポート		0	×	1
		AIN0 (入力)		0	0	0
PJ1	T17	入力ポート		0	×	1
		AIN1 (入力)		0	0	0
PJ2	T17	入力ポート		0	×	1
		AIN0 (入力)		0	0	0
PJ3	T18	入力ポート		0	×	1
		AIN2 (入力)		0	0	0
		ADTRG (入力)		1	×	1
PJ4	T19	入力ポート		0	×	1
		AIN3 (入力)		0	0	0
		KWUP0 (入力)		1	×	1
PJ5	T19	入力ポート		0	×	1
		AIN4 (入力)		0	0	0
		KWUP1 (入力)		1	×	1
PJ6	T19	入力ポート		0	×	1
		AIN5 (入力)		0	0	0
		KWUP2 (入力)		1	×	1
PJ7	T19	入力ポート		0	×	1
		AIN6 (入力)		0	0	0
		KWUP3 (入力)		1	×	1

8.4.11 ポート K 設定

表 8-14 ポート設定一覧(ポート K)

端子名	ポート タイプ	機能	初期 設定	PKPUP	PKIE
PK0	T17	入力ポート		×	1
		AIN8 (入力)		0	0
PK1	T17	入力ポート		×	1
		AIN9 (入力)		0	0
PK2	T17	入力ポート		×	1
		AIN10 (入力)		0	0
PK3	T17	入力ポート		×	1
		AIN11 (入力)		0	0
PK4	T17	入力ポート		×	1
		AIN12 (入力)		0	0
PK5	T17	入力ポート		×	1
		AIN13 (入力)		0	0
PK6	T17	入力ポート		×	1
		AIN14 (入力)		0	0
PK7	T17	入力ポート		×	1
		AIN15 (入力)		0	0

8.4.12 ポート L 設定

表 8-15 ポート設定一覧(ポート L)

端子名	ポート タイプ	機能	初期 設定	PLCR	PLFR1	PLFR2	PLFR3	PLOD	PLPUP	PLIE
PL0	T20	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SO0 (出力)		1	1	0	0	×	×	0
		SDA0 (入出力)		1	1	0	0	1	×	1
		TB0OUT(出力)		1	0	1	0	×	×	0
PL1	T20	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SI0 (入力)		0	1	0	0	×	×	1
		SCL0 (入出力)		1	1	0	0	1	×	1
		TB1OUT(出力)		1	0	1	0	×	×	0
PL2	T20	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCK0 (入力)		0	1	0	0	×	×	1
		SCK0 (出力)		1	1	0	0	×	×	0
		TB2OUT(出力)		1	0	1	0	×	×	0
PL3	T21	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT0 (入力)		0	1	0	0	×	×	1
		TB3OUT(出力)		1	0	1	0	×	×	0
PL4	T22	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		TXD1 (出力)		1	1	0	0	×	×	0
		TB4OUT(出力)		1	0	1	0	×	×	0
PL5	T23	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		RXD1 (入力)		0	1	0	0	×	×	1
		TB5OUT(出力)		1	0	1	0	×	×	0
PL6	T24	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCLK1 (入力)		0	1	0	0	×	×	1
		SCLK1 (出力)		1	1	0	0	×	×	0
		TB6OUT(出力)		1	0	1	0	×	×	0
		CTS1 (入力)		0	0	0	1	×	×	1
PL7	T21	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT1 (入力)		0	1	0	0	×	×	1
		TB7OUT(出力)		1	0	1	0	×	×	0

8.4.13 ポート M 設定

表 8-16 ポート設定一覧(ポート M)

端子名	ポート タイプ	機能	初期 設定	PMCR	PMFR1	PMFR2	PMFR3	PMOD	PMPUP	PMIE
PM0	T25	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCLK2 (入力)		0	1	0	0	×	×	1
		SCLK2 (出力)		1	1	0	0	×	×	0
		TB1IN0 (入力)		0	0	1	0	×	×	1
		CTS2 (入力)		0	0	0	1	×	×	1
PM1	T26	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		TXD2 (出力)		1	1	0	0	×	×	0
		TB1IN1 (入力)		0	0	1	0	×	×	1
PM2	T23	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		RXD2 (入力)		0	1	0	0	×	×	1
		ALARM (出力)		1	0	1	0	×	×	0
PM3	T21	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT2 (入力)		0	1	0	0	×	×	1
		TB3OUT(出力)		1	0	1	0	×	×	0
PM4	T27	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCLK3 (入力)		0	1	0	0	×	×	1
		SCLK3 (出力)		1	1	0	0	×	×	0
		CTS3 (入力)		0	0	0	1	×	×	1
PM5	T28	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		TXD3 (出力)		1	1	0	0	×	×	0
PM6	T29	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		RXD3 (入力)		0	1	0	0	×	×	1
PM7	T30	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT3 (入力)		0	1	0	0	×	×	1

8.4.14 ポート N 設定

表 8-17 ポート設定一覧(ポート N)

端子名	ポート タイプ	機能	初期 設定	PNCR	PNFR1	PNFR2	PNFR3	PNOD	PNPUP	PNIE
PN0	T28	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		TXD4 (出力)		1	1	0	0	×	×	0
PN1	T29	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		RXD2 (入力)		0	1	0	0	×	×	1
PN2	T25	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCLK4 (入力)		0	1	0	0	×	×	1
		SCLK4 (出力)		1	1	0	0	×	×	0
		TB2IN0 (入力)		0	0	1	0	×	×	1
		CTS4 (入力)		0	0	0	1	×	×	1
PN3	T30	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT4 (入力)		0	1	0	0	×	×	1
		TB2IN1 (入力)		0	0	1	0	×	×	1
		RMC0 (入力)		0	0	0	1	×	×	1
PN4	T28	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		TXD5 (出力)		1	1	0	0	×	×	0
PN5	T29	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		RXD5 (入力)		0	1	0	0	×	×	1
PN6	T25	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCLK5 (入力)		0	1	0	0	×	×	1
		SCLK5 (出力)		1	1	0	0	×	×	0
		TBFIN0 (入力)		0	0	1	0	×	×	1
		CTS5 (入力)		0	0	0	1	×	×	1
PN7	T30	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT8 (入力)		0	1	0	0	×	×	1
		TBFIN1 (入力)		0	0	1	0	×	×	1
		RMC1 (入力)		0	0	0	1	×	×	1

8.4.15 ポート O 設定

表 8-18 ポート設定一覧(ポート O)

端子名	ポート タイプ	機能	初期 設定	POCR	POFR1	POFR2	POFR3	POOD	POPUP	POIE
PO0	T22	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		TXD6 (出力)		1	1	0	0	×	×	0
		TB8OUT (出力)		1	0	1	0	×	×	0
PO1	T23	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		RXD6 (入力)		0	1	0	0	×	×	1
		TB9OUT (出力)		1	0	1	0	×	×	0
PO2	T24	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCLK6 (入力)		0	1	0	0	×	×	1
		SCLK6 (出力)		1	1	0	0	×	×	0
		TBAOUT (出力)		1	0	1	0	×	×	0
		CTS6 (入力)		0	0	0	1	×	×	1
PO3	T21	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INT9 (入力)		0	1	0	0	×	×	1
		TBBOUT (出力)		1	0	1	0	×	×	0
PO4	T22	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		TXD7 (出力)		1	1	0	0	×	×	0
		TBCOUT (出力)		1	0	1	0	×	×	0
PO5	T23	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		RXD7 (入力)		0	1	0	0	×	×	1
		TBDOUT (出力)		1	0	1	0	×	×	0
PO6	T24	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		SCLK7 (入力)		0	1	0	0	×	×	1
		SCLK7 (出力)		1	1	0	0	×	×	0
		TBEOUT (出力)		1	0	1	0	×	×	0
		CTS7 (入力)		0	0	0	1	×	×	1
PO7	T21	入力ポート		0	0	0	0	×	×	1
		出力ポート		1	0	0	0	×	×	0
		INTA (入力)		0	1	0	0	×	×	1
		TBFOUT (出力)		1	0	1	0	×	×	0

8.4.16 ポート P 設定

表 8-19 ポート設定一覧(ポート O)

端子名	ポート タイプ	機能	初期 設定	PPCR	PPFR1	PPFR2	PP0D	PPPUP	PPIE
PP0	T5	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		CS2 (出力)		1	1	0	×	×	0
PP1	T31	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
PP2	T32	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		BLS0 (出力)		1	1	0	×	×	0
		SPDO (出力)		1	0	1	×	×	0
PP3	T33	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		BLS1 (出力)		1	1	0	×	×	0
		SPDI (入力)		0	0	1	×	×	1
PP4	T34	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		WE (出力)		1	1	0	×	×	0
		SPCLK (入力)		0	0	1	×	×	1
		SPCLK (出力)		1	0	1	×	×	0
PP5	T35	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		OE (出力)		1	1	0	×	×	0
		SPFSS (入力)		0	0	1	×	×	1
		SPFSS (出力)		1	0	1	×	×	0
PP6	T5	入力ポート		0	0	0	×	×	1
		出力ポート		1	0	0	×	×	0
		ALE (出力)		1	1	0	×	×	0

第9章 DMA コントローラ (DMAC)

9.1 概要

主な機能を以下に説明します。

表 9-1 DMA 機能概要 (1 ユニット)

項目	機能		説明
チャンネル数	2ch		-
DMA 要求数	16 要因		-
DMA 起動トリガ	ハードウェアでスタート		周辺回路の DMA 要求で起動
	ソフトウェアでスタート		DMACxSoftBReq へのライトで起動
バスマスタ	32bit × 1 (AHB)		-
プライオリティ	高: ch0 低: ch1		固定
FIFO	4word × 2ch		-
バス幅	8/16/32bit		Source、Destination で別々に設定可能。
バーストサイズ	1/4/8/16/32/64/128/256		-
転送回数	~4095		-
アドレス	転送元アドレス	increment not increment	Source と Destination のアドレスは、 increment か not increment かを選択できます (アドレス wrapping はサポートしていません)
	転送先アドレス	increment not increment	
エンディアン	リトルエンディアン		-
転送タイプ	Peripheral to Memory Memory to Peripheral Memory to Memory Peripheral to Peripheral		"Memory to Memory"を選択した場合、DMA 起 動のハードウェアスタートはサポートしてい ません。詳細は、DMACxCnConfiguration を参 照してください。 "Peripheral to Peripheral"を選択した場合、 Source と Destination に割り当てられる周辺機 能には制約があります。詳細は「9.4.1 Peripheral to Peripheral でサポートする周辺機 能」を参照してください。 TMPM364F10FG では Peripheral to Peripheral はサポートしていません。
割り込み機能	転送終了割り込み エラー割り込み		-
特殊機能	Scatter/gather 機能		-

9.2 DMA 転送タイプについて

表 9-2 DMA 転送タイプ

No.	DMA 転送 タイプ	DMA 要求元	受付可能な DMA 要求の種類	説明									
1	Memory to Peripheral	Peripheral (Destination)	バースト要求	Word の転送要求の場合、DMA のバーストサイズを 1 に設定して下さい									
2	Peripheral to Memory	Peripheral (Source)	バースト要求 / シングル要求	データの総転送サイズが、バーストサイズの整数倍でない時、バースト要求とシングル要求 の両方を使用することができます。 データの総転送サイズ≧バーストサイズのときには、シングル要求は無視されバースト転送 が行われます。 総転送サイズ<バーストサイズ時となったときには、シングル転送が行われます。									
3	Memory to Memory 注)	DMAC	-	DMA 要求なしで、DMA を Enable にするとデータ転送が開始します。 (Mem to Mem を選択し、DMACxCnConfiguration<E>を "1" に設定します。) 全てのデータ転送が終了するか、DMAC を disabled にすると停止します。									
4	Peripheral to Peripheral	Peripheral (Source)	バースト 要求 / シングル要求	<table><tr><th>転送サイズ</th><th>Source</th><th>Destination</th></tr><tr><td>(1)バーストサイズの整数倍</td><td>バースト要求</td><td>バースト要求</td></tr><tr><td>(2)バーストサイズの非整数倍</td><td>バースト要求 / シングル要求</td><td>-</td></tr></table>	転送サイズ	Source	Destination	(1)バーストサイズの整数倍	バースト要求	バースト要求	(2)バーストサイズの非整数倍	バースト要求 / シングル要求	-
		転送サイズ	Source		Destination								
(1)バーストサイズの整数倍	バースト要求	バースト要求											
(2)バーストサイズの非整数倍	バースト要求 / シングル要求	-											
		Peripheral (Destination)	バースト要求										

注) Memory to Memory を使用して多くのデータを転送する場合、Priority の低いチャネルを使うことを推奨します。Priority の低いチャネルを使用することにより、転送途中でも、Priority の高いチャネルの転送を開始することができます。優先度の高いチャネルを Memory to Memory で使用すると、このチャネルの転送が終了するまで、優先度の低いチャネルの転送を開始することができません。

9.3 ブロック図




図 9-1 DMAC ブロック図

9.4 TMPM364F10FG の固有情報

9.4.1 Peripheral to Peripheral でサポートする周辺機能

TMPM364F10FG でサポートする周辺機能(レジスタ)は下記のとおりです。

TMPM364F10FG では、Peripheral to Peripheral をサポートしません。

9.4.2 DMA 要求

それぞれの DMA 要求番号に対応する DMA 要求要因は以下の通りです。

表 9-3 DMA 要求表

DMA 要求番号	対応するペリフェラル	
	ch0,ch1	
	パースト要求	シングル要求
0	SIO0/UART0 送受信	-
1	SIO0/UART0 送受信	-
2	SIO0/UART0 送受信	-
3	SIO0/UART0 送受信	-
4	SIO0/UART0 送受信	-
5	-	-
6	-	-
7	-	-
8	-	-
9	-	-
10	-	-
11	-	-
12	SSP 送信	-
13	SSP 受信	SSP 受信
14	-	-
15	AD 変換終了	-

9.4.3 割り込み要求

転送終了割り込み	エラー割り込み
INTDMACTC	INTDMACERR

9.4.4 ベースアドレス

ベースアドレス
0x4000_0000

9.5 レジスタ説明

9.5.1 DMAC レジスタ一覧

以下に各レジスタの機能とアドレスを示します。

Register Name (x=A)		Address(Base+)
DMAC Interrupt Status Register	DMACxIntStaus	0x0000
DMAC Interrupt Terminal Count Status Register	DMACxIntTCStatus	0x0004
DMAC Interrupt Terminal Count Clear Register	DMACxIntTCClear	0x0008
DMAC Interrupt Error Status Register	DMACxIntErrorStatus	0x000C
DMAC Interrupt Error Clear Register	DMACxIntErrClr	0x0010
DMAC Raw Interrupt Terminal Count Status Register	DMACxRawIntTCStatus	0x0014
DMAC Raw Error Interrupt Status Register	DMACxRawIntErrorStatus	0x0018
DMAC Enabled Channel Register	DMACxEnbldChns	0x001C
DMAC Software Burst Request Register	DMACxSoftBReq	0x0020
DMAC Software Single Request Register	DMACxSoftSReq	0x0024
Reserved	-	0x0028
Reserved	-	0x002C
DMAC Configuration Register	DMACxConfiguration	0x0030
Reserved	-	0x0034
DMAC Channel0 Source Address Register	DMACxC0SrcAddr	0x0100
DMAC Channel0 Destination Address Register	DMACxC0DestAddr	0x0104
DMAC Channel0 Linked List Item Register	DMACxC0LLI	0x0108
DMAC Channel0 Control Register	DMACxC0Control	0x010C
DMAC Channel0 Configuration Register	DMACxC0Configuration	0x0110
DMAC Channel1 Source Address Register	DMACxC1SrcAddr	0x0120
DMAC Channel1 Destination Address Register	DMACxC1DestAddr	0x0124
DMAC Channel1 Linked List Item Register	DMACxC1LLI	0x0128
DMAC Channel1 Control Register	DMACxC1Control	0x012C
DMAC Channel 1 Configuration Register	DMACxC1Configuration	0x0130

注 1) 上記レジスタは、ワード(32bit)アクセスのみとなります

注 2) "Reserved" 領域へのアクセスは禁止です

注 3) チャンネルごとにレジスタが用意されているものに関しては、チャンネルの構造が同じ場合、レジスタ詳細説明において、ユニット番号をあらわす部分を"x"、チャンネル番号をあらわす部分を"n"で表現しています

注 4) チャンネルごとに用意されているレジスタへの Write の後にチャンネルごとに用意されていないレジスタを Read する場合、命令の間を 1 サイクル以上あけるか、2 回 Read してください。

9.5.2 DMACxIntStatus (DMAC Interrupt Status Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	IntStatus1	IntStatus0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0"をライトしてください。
1	IntStatus1	R	DMAC チャネル 1 の割り込み発生状態 0：割り込み要求なし 1：割り込み要求あり 転送終了割り込み許可レジスタおよびエラー割り込み許可レジスタを経由した後の DMAC 割り込み発生状態を示します。転送エラー、カウンタ終了のどちらでも割り込み要求が発生します。
0	IntStatus0	R	DMAC チャネル 0 の割り込み発生状態 0：割り込み要求なし 1：割り込み要求あり 転送終了割り込み許可レジスタおよびエラー割り込み許可レジスタを経由した後の DMAC 割り込み発生状態を示します。転送エラー、カウンタ終了のどちらでも割り込み要求が発生します。




図 9-2 割り込み関連ブロック図

9.5.3 DMACxIntTCStatus (DMAC Interrupt Terminal Count Status Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	IntTCStatus1	IntTCStatus0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください
1	IntTCStatus1	R	DMAC チャンネル 1 の転送終了割り込み発生状態 0: 割り込み要求なし 1: 割り込み要求あり 許可後の転送終了割り込み発生状態を示します。
0	IntTCStatus0	R	DMAC チャンネル 0 の転送終了割り込み発生状態 0: 割り込み要求なし 1: 割り込み要求あり 許可後の転送終了割り込み発生状態を示します。

9.5.4 DMACxIntTCClear (DMAC Interrupt Terminal Count Clear Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	IntTCClear1	IntTCClear0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください
1	IntTCClear1	W	DMAC チャネル 1 の転送終了割込みクリア 0: 無効 1: クリア "1" をライトすると DMACxIntTCStatus<IntTCStatus1> がクリアされます
0	IntTCClear0	W	DMAC チャネル 0 の転送終了割込みクリア 0: 無効 1: クリア "1" をライトすると DMACxIntTCStatus<IntTCStatus0> がクリアされます

9.5.5 DMACxIntErrorStatus (DMAC Interrupt Error Status Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	IntErrStatus1	IntErrStatus0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください
1	IntErrStatus1	R	DMAC チャンネル 1 のエラー割込み状態 0: 割り込み要求なし 1: 割り込み要求あり 許可後のエラー割込み発生状態を示します
0	IntErrStatus0	R	DMAC チャンネル 0 のエラー割込み状態 0: 割り込み要求なし 1: 割り込み要求あり 許可後のエラー割込み発生状態を示します

9.5.6 DMACxIntErrClr (DMAC Interrupt Error Clear Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	IntErrClr1	IntErrClr0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください
1	IntErrClr1	W	DMAC チャンネル 1 のエラー割込みクリア 0: 無効 1: クリア "1" をライトすると DMACxIntErrorStatus<IntErrStatus1> がクリアされます。
0	IntErrClr0	W	DMAC チャンネル 0 のエラー割込みクリア 0: 無効 1: クリア "1" をライトすると DMACxIntErrorStatus<IntErrStatus0> がクリアされます。

9.5.7 DMACxRawIntTCStatus (DMAC Raw Interrupt Terminal Count Status Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	RawIntTCS1	RawIntTCS0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください
1	RawIntTCS1	R	DMAC チャンネル 1 の許可前転送終了割り込み発生状態 0: 割り込み要求なし 1: 割り込み要求あり
0	RawIntTCS0	R	DMAC チャンネル 0 の許可前転送終了割り込み発生状態 0: 割り込み要求なし 1: 割り込み要求あり

9.5.8 DMACxRawIntErrorStatus (DMAC Raw Error Interrupt Status Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	RawIntErrS1	RawIntErrS0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください
1	RawIntErrS1	R	DMAC チャンネル 1 の許可前エラー割込み発生状態 0: 割込み要求なし 1: 割込み要求あり
0	RawIntErrS0	R	DMAC チャンネル 0 の許可前エラー割込み発生状態 0: 割込み要求なし 1: 割込み要求あり

9.5.9 DMACxEnbldChns (DMAC Enabled Channel Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	EnabledCH1	EnabledCH0
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください
1	EnabledCH1	R	DMAC チャンネル 1 の許可状態 0 : DMA 転送終了時クリア 1 : チャンネル 1 許可状態 DMACxCnControl レジスタの総転送回数を全て転送すると(値が 0 になる) クリアされます。
0	EnabledCH0	R	DMAC チャンネル 0 の許可状態 0 : DMA 転送終了時クリア 1 : チャンネル 0 許可状態 DMACxCnControl レジスタの総転送回数を全て転送すると(値が 0 になる) クリアされます。

9.5.10 DMACxSoftBReq (DMAC Software Burst Request Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	SoftBReq15	SoftBReq14	SoftBReq13	SoftBReq12	SoftBReq11	SoftBReq10	SoftBReq9	SoftBReq8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SoftBReq7	SoftBReq6	SoftBReq5	SoftBReq4	SoftBReq3	SoftBReq2	SoftBReq1	SoftBReq0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	-	"0" をライトしてください
15	SoftBReq15	R/W	ソフトウェアによる DMA バースト要求(要求番号 [15]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
14	SoftBReq14	R/W	ソフトウェアによる DMA バースト要求(要求番号 [14]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
13	SoftBReq13	R/W	ソフトウェアによる DMA バースト要求(要求番号 [13]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
12	SoftBReq12	R/W	ソフトウェアによる DMA バースト要求(要求番号 [12]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
11	SoftBReq11	R/W	ソフトウェアによる DMA バースト要求(要求番号 [11]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
10	SoftBReq10	R/W	ソフトウェアによる DMA バースト要求(要求番号 [10]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
9	SoftBReq9	R/W	ソフトウェアによる DMA バースト要求(要求番号 [9]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生

Bit	Bit Symbol	Type	機能
8	SoftBReq8	R/W	ソフトウェアによる DMA バースト要求(要求番号 [8]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
7	SoftBReq7	R/W	ソフトウェアによる DMA バースト要求(要求番号 [7]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
6	SoftBReq6	R/W	ソフトウェアによる DMA バースト要求(要求番号 [6]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
5	SoftBReq5	R/W	ソフトウェアによる DMA バースト要求(要求番号 [5]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
4	SoftBReq4	R/W	ソフトウェアによる DMA バースト要求(要求番号 [4]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
3	SoftBReq3	R/W	ソフトウェアによる DMA バースト要求(要求番号 [3]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
2	SoftBReq2	R/W	ソフトウェアによる DMA バースト要求(要求番号 [2]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
1	SoftBReq1	R/W	ソフトウェアによる DMA バースト要求(要求番号 [1]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生
0	SoftBReq0	R/W	ソフトウェアによる DMA バースト要求(要求番号 [0]) リード時: 0: DMA バースト停止中 1: DMA バースト実行中 ライト時: 0: 無効 1: DMA バースト要求の発生

注 1) 同時にソフトウェアとハードウェアによる DMA 要求を実施しないでください

注 2) DMA のリクエスト番号は「9.4.2 DMA 要求」を参照してください。バースト要求のない DMA 要求番号に対応するレジスタには"0"を書き込んでください。

9.5.11 DMACxSoftSReq (DMAC Software Single Request Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	SoftSReq15	SoftSReq14	SoftSReq13	SoftSReq12	SoftSReq11	SoftSReq10	SoftSReq9	SoftSReq8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SoftSReq7	SoftSReq6	SoftSReq5	SoftSReq4	SoftSReq3	SoftSReq2	SoftSReq1	SoftSReq0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	-	"0" をライトしてください
15	SoftSReq15	R/W	ソフトウェアによる DMA シングル要求(要求番号 [15]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
14	SoftSReq14	R/W	ソフトウェアによる DMA シングル要求(要求番号 [14]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
13	SoftSReq13	R/W	ソフトウェアによる DMA シングル要求(要求番号 [13]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
12	SoftSReq12	R/W	ソフトウェアによる DMA シングル要求(要求番号 [12]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
11	SoftSReq11	R/W	ソフトウェアによる DMA シングル要求(要求番号 [11]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
10	SoftSReq10	R/W	ソフトウェアによる DMA シングル要求(要求番号 [10]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
9	SoftSReq9	R/W	ソフトウェアによる DMA シングル要求(要求番号 [9]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生

Bit	Bit Symbol	Type	機能
8	SoftSReq8	R/W	ソフトウェアによる DMA シングル要求(要求番号 [8]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
7	SoftSReq7	R/W	ソフトウェアによる DMA シングル要求(要求番号 [7]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
6	SoftSReq6	R/W	ソフトウェアによる DMA シングル要求(要求番号 [6]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
5	SoftSReq5	R/W	ソフトウェアによる DMA シングル要求(要求番号 [5]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
4	SoftSReq4	R/W	ソフトウェアによる DMA シングル要求(要求番号 [4]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
3	SoftSReq3	R/W	ソフトウェアによる DMA シングル要求(要求番号 [3]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
2	SoftSReq2	R/W	ソフトウェアによる DMA シングル要求(要求番号 [2]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
1	SoftSReq1	R/W	ソフトウェアによる DMA シングル要求(要求番号 [1]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生
0	SoftSReq0	R/W	ソフトウェアによる DMA シングル要求(要求番号 [0]) リード時: 0: DMA シングル停止中 1: DMA シングル実行中 ライト時: 0: 無効 1: DMA シングル要求の発生

注 1) 同時にソフトウェアとハードウェアによる DMA 要求を実施しないでください。

注 2) DMA のリクエスト番号は「9.4.2 DMA 要求」を参照してください。シングル要求のない DMA 要求番号に対応するレジスタには"0"を書き込んでください。

9.5.12 DMACxConfiguration (DMAC Configuration Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	M	E
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	-	"0" をライトしてください。
1	M	R/W	"0"を書き込んでください。
0	E	R/W	DMA 回路制御 0: 停止 1: 動作 DMA 回路が停止している場合、DMA 回路のレジスタへの書き込み、読み出しはできません。DMA を動作させる場合には常に<E>="1" を設定してください。

9.5.13 DMACCxSrcAddr (DMAC Channelx Source Address Register)

	31	30	29	28	27	26	25	24
bit symbol	SrcAddr							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	SrcAddr							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	SrcAddr							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SrcAddr							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能	
31-0	SrcAddr[31:0]	R/W	DMA 転送元アドレスの設定 設定する前には転送元のメモリや IP レジスタのビット幅と、アドレスを確認してください。 転送元のビット幅の設定により、以下の制約があります。	
			転送元のビット幅 DMACCxControl<Swidth[2:0]>	最下位アドレスの設定
			000 :バイト(8 ビット)	制約なし
			001 :ハーフワード(16 ビット)	2 の倍数(0x0,0x02,0x4,0x06,0x8,0xA,0xC...)になるように設定
			010 :ワード(32 ビット)	4 の倍数(0x0,0x4,0x8,0xC...)になるように設定

チャンネル x を許可(DMACCxConfiguration<E>="1")すると、レジスタに記述された内容が更新されますので、チャンネルを許可する前に DMACCxSrcAddr を設定してください。

DMA が動作中の場合、DMACCxSrcAddr レジスタの値は逐次変化するため、リード値は固定ではありません。

また、転送中に DMACCxSrcAddr をアップデートしないでください。DMACCxSrcAddr を変更する場合には必ずチャンネル x を禁止(DMACCxConfiguration<E>="0")に設定後、変更してください。

9.5.14 DMACCxDestAddr (DMAC Channelx Destination Address Register)

	31	30	29	28	27	26	25	24
bit symbol	DestAddr							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	DestAddr							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	DestAddr							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DestAddr							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能	
31-0	DestAddr[31:0]	R/W	DMA 転送先アドレスの設定	
			設定する前には転送先のメモリやIP レジスタのビット幅と、アドレスを確認してください。	
			転送先のビット幅の設定により、以下の制約があります。	
			転送先のビット幅 DMACCxControl<Dwidth[2:0]>	最下位アドレスの設定
			000 :バイト(8 ビット)	制約なし
			001 :ハーフワード(16 ビット)	2 の倍数(0x0,0x02,0x4,0x06,0x8,0xA,0xC...)になるように設定
010 :ワード(32 ビット)	4 の倍数(0x0,0x4,0x8,0xC...)になるように設定			

転送中に DMACCxDestAddr をアップデートしないでください。DMACCxDestAddr を変更する場合には必ずチャネルを禁止(DMACCxConfiguration<E>="0")に設定後、変更してください。

9.5.15 DMACxCnLLI (DMAC Channelx Linked List Item Register)

	31	30	29	28	27	26	25	24
bit symbol	LLI							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	LLI							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	LLI							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	LLI							-
リセット後	0	0	0	0	0	0	不定	不定

Bit	Bit Symbol	Type	機能
31-2	LLI[29:0]	R/W	次の転送情報の先頭アドレスを設定 設定値は 0xFFFF _ FFF0 以内で設定してください。 <LLI>="0" のとき、LLI が最後のチェーンであり、DMA 転送終了後、DMA チャンネルが禁止になります。
1-0	-	R/W	"0" をライトしてください

<LLI> の動作詳細は、「9.6 特殊機能」を参照ください。

9.5.16 DMACxCnControl (DMAC Channelx Control Register)

	31	30	29	28	27	26	25	24
bit symbol	I	-	-	-	DI	SI	-	-
リセット後	0	不定	不定	不定	0	0	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	Dwidth				Swidth			DBSize
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	DBSize	SBSIZE				TransferSize		
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TransferSize							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	I	R/W	転送割り込み許可ビット 0: 禁止 1: 許可 <I>="1" かつ DMACCxConfiguration<ITC>="1" の設定で、転送終了割り込みが発生します。Scatter/gather 機能使用時に、最終転送の DMAC 設定フロー内で、本ビットを'1' にすることで、最終転送時にのみ転送終了割り込みが発生することが可能になります。通常転送時に割り込みを発生させたいときには、本ビットも"1" に設定し Enable 状態にする必要があります。
30-28	-	-	"0" をライトしてください
27	DI	R/W	転送先アドレスインクリメント 0: アドレス固定 1: インクリメント
26	SI	R/W	転送元アドレスインクリメント 0: アドレス固定 1: インクリメント
25-24	-	-	"0" をライトしてください
23-21	Dwidth[2:0]	R/W	転送先ビット幅 000: バイト (8 bits) 001: ハーフバイト (16 bits) 010: ワード (32 bits) 上記以外: Reserved 設定値については、表 9-4 を参照してください。
20-18	Swidth[2:0]	R/W	転送元ビット幅 000: バイト (8 bits) 001: ハーフワード (16 bits) 010: ワード (32 bits) 上記以外: Reserved 設定値については、表 9-4 を参照してください。
17-15	DBSize[2:0]	R/W	転送先バーストサイズ(注) 000: 1 ビート 100: 32 ビート 001: 4 ビート 101: 64 ビート 010: 8 ビート 110: 128 ビート 011: 16 ビート 111: 256 ビート 設定値については、表 9-4 を参照してください。

Bit	Bit Symbol	Type	機能								
14-12	SBSIZE[2:0]	R/W	転送元バーストサイズ(注) <table><tr><td>000: 1 ビート</td><td>100: 32 ビート</td></tr><tr><td>001: 4 ビート</td><td>101: 64 ビート</td></tr><tr><td>010: 8 ビート</td><td>110: 128 ビート</td></tr><tr><td>011: 16 ビート</td><td>111: 256 ビート</td></tr></table> 設定値については、表 9-4 を参照してください。	000: 1 ビート	100: 32 ビート	001: 4 ビート	101: 64 ビート	010: 8 ビート	110: 128 ビート	011: 16 ビート	111: 256 ビート
000: 1 ビート	100: 32 ビート										
001: 4 ビート	101: 64 ビート										
010: 8 ビート	110: 128 ビート										
011: 16 ビート	111: 256 ビート										
11-0	TransferSize [11:0]	R/W	総転送回数の設定 転送元ビット幅で定義された幅、(4byte/2byte/1byte)単位のデータの、転送したい総回数を設定します。 バーストサイズは、内部動作の DMA 要求毎に一度に転送されるデータ量のみを示していますので、転送元ビット幅と、総転送回数を変えない限り、どんなバーストサイズに設定しても、総転送されるデータ量は変化しません。 この値は DMA 転送の実施に伴い、"0" までデクリメントします。 リードすると未転送回数が読み出されます。 総転送回数は転送元ビット幅の単位になります。 例えば: <Swidth>="000" (8bit)の場合、転送回数は、byte 単位。 <Swidth>="001" (16bit)の場合、転送回数は、half word 単位。 <Swidth>="010" (32bit)の場合、転送回数は、word 単位								

注) DBsize と SBsize で設定するバーストサイズは、AHB バスの HBURST とは関係ありません。

表 9-4 <Dwidth[2:0]>, <Swidth[2:0]>, <DBSize[2:0]>, <SBSize[2:0]>の設定の方法

<Dwidth[2:0]> / <Swidth[2:0]>	以下の計算式を満たすように設定してください。 転送元ビット幅 × 総転送回数 = 転送先ビット幅 × N (N : 整数) (例 1) 転送元ビット幅: 8 ビット、転送先ビット幅: 32 ビット、総転送回数: 25 回の場合 8 ビット × 25 回 = 200 ビット (25 バイト) N = 200 ÷ 32 = 6.25 ワード 6.25 は整数でないことから、上記設定は出来ません。 転送元ビット幅が転送先ビット幅よりも小さい場合は、総転送回数を設定する場合に注意が必要です。 (例 2) 転送元ビット幅: 32 ビット、転送先ビット幅: 16 ビット、総転送回数: 13 回の場合 32 ビット × 13 回 = 416 ビット (13 ワード) N = 416 ÷ 16 = 26 ハーフワード 26 は整数の為、問題ありません。
<DBSize[2:0]> / <SBSize[2:0]>	「Peripheral to Memory」や、「Memory to Peripheral」の転送の場合、周辺機能は転送準備が整った事を示す DMA 要求信号を発生し、この信号をトリガに複数回実行されます (「Memory to Memory」転送の場合は、ソフトスタートのみです)。 周辺機能からの、DMA 要求信号ごとに転送されるデータ量を、バーストサイズで設定し、FIFO などの複数のデータを格納できるものをもつ周辺機能の場合に使用します。

9.5.17 DMACxCnConfiguration (DMAC Channelx Configuration Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	Halt	Active	Lock
リセット後	不定	不定	不定	不定	不定	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ITC	IE	FlowCntrl			-	DestPeripheral	
リセット後	0	0	0	0	0	不定	0	0
	7	6	5	4	3	2	1	0
bit symbol	DestPeripheral		-	SrcPeripheral				E
リセット後	0	0	不定	0	0	0	0	0

Bit	Bit Symbol	Type	機能										
31-19	-	-	"0" をライトしてください										
18	Halt	R/W	DMA 要求受付制御 t 0 : DMA 要求 受付 1 : DMA 要求 無視										
17	Active	R	チャネル FIFO 内のデータの有無 0 : FIFO 内にデータなし 1 : FIFO 内にデータあり										
16	Lock	R/W	ロック転送設定（不分割転送） 0 : ロック転送 禁止 1: ロック転送 許可 ロック転送を許可するとバスを解放せずに指定バースト数を連続転送します。詳細動作は、「9.6 特殊機能」をご参照下さい。										
15	ITC	R/W	転送終了割り込み許可 0 : 割り込み禁止 1 : 割り込み許可 <ITC>=1 かつ <DMACCxControl Register><I>=1 の設定で、転送終了割り込みが発生します。										
14	IE	R/W	エラー割り込み許可 0 : 割り込み禁止 1: 割り込み許可										
13-11	FlowCntrl[2:0]	R/W	転送方式の設定 <table><tr><th><FlowCntrl[2:0]> 設定値</th><th>転送方式</th></tr><tr><td>000:</td><td>Memory to Memory (注)</td></tr><tr><td>001:</td><td>Memory to Peripheral</td></tr><tr><td>010:</td><td>Peripheral to Memory</td></tr><tr><td>011~111:</td><td>Reserved</td></tr></table>	<FlowCntrl[2:0]> 設定値	転送方式	000:	Memory to Memory (注)	001:	Memory to Peripheral	010:	Peripheral to Memory	011~111:	Reserved
<FlowCntrl[2:0]> 設定値	転送方式												
000:	Memory to Memory (注)												
001:	Memory to Peripheral												
010:	Peripheral to Memory												
011~111:	Reserved												
10	-	-	"0" をライトしてください										
9-6	DestPeripheral [3:0]	R/W	転送先 DMA 要求番号 「9.4.2 DMA 要求」を参照してください。 転送先が Memory の場合はこの設定は無視されます										
5	-	-	"0" をライトしてください										
4-1	SrcPeripheral [3:0]	R/W	転送元 DMA 要求番号 「9.4.2 DMA 要求」を参照してください。 転送元が Memory の場合はこの設定は無視されます。										


Bit	Bit Symbol	Type	機能
0	E	R/W	チャンネルイネーブル 0: 禁止 1: 許可 このビットでチャンネルを Enable/Disable できます。(Memory to Memory を選択している場合、転送開始ビットとして動作します。) DMACxCnControl <TransferSize>の総転送回数の転送を全て終了すると (値が0になる)、対象のチャンネルの <E>は自動的にクリアされます。 転送中に Disable を実行すると、チャンネル FIFO のデータ保存されません。再スタートする場合はチャンネルをすべて初期化して、スタートしてください。 もし、一時的に停止したい場合は、<Halt> ビットで DMA 要求を停止して、<Active> が"0"になるまでポーリングで待ったあと後に、<E> でチャンネルを Disable してください。

- 注 1) "Memory to Memory" を選択した場合、DMA 起動のハードウェアはサポートしていません。<E>に"1"をライトすることで転送を開始します。
- 注 2) DMACxEnableChns<EnabledCHx>がイネーブルの時に、対応する DMACxCnConfiguration<Halt>を"1"にする書き込み実施時には、チャンネルイネーブルビット(E:bit0)を先に 0:禁止にしてから、書き込みを行ってください。上記を行わずに、書き込みを行った場合にスレープエラーが発生した場合は、リセット処理のみで復帰が可能です。スレープエラーとは、転送幅/アドレスなどに不整合がある場合に発生するエラーです。

9.6 特殊機能

9.6.1 Scatter/gather 機能

画像データの一部を切り取ってデータを転送するような場合、画像データはすべて連続データとしては扱えず、特定の規則に従ってアドレスが大きく変化します。そのため、常に連続のアドレスでしか転送出来ない DMA では、アドレスが変化する箇所、その都度再設定が必要になります。



Scatter/gather 機能とは、あらかじめ設定された "Linked list" を通じて、CPU がその動作の制御を行う必要なく、DMA の各種設定（転送元アドレス、転送先アドレス、転送回数、転送バス幅）を、指定された DMA 回数を終了毎に再ロードして、連続動作することが出来る機能です。

DMACCxLLI レジスタに "Linked list" のアドレスをセットすることで動作の許可／停止を制御します。

Linked List で設定出来る項目は、以下の 4word で構成されています。:

1. DMACCxCnSrcAddr
2. DMACCxCnDestAddr
3. DMACCxCnLLI
4. DMACCxCnControl

割り込み動作との併用も可能です。

DMACCxControl<I>=1、かつ、DMACCxConfiguration<ITC>=1 の設定で、DMA 転送終了割り込みが発生します。

Scatter/gather 機能使用時、DMA 最終転送の時のみ、終了割り込みを発生させたい場合は、DMACCxControl<I>=0、かつ、DMACCxConfiguration<ITC>=1 にて転送を開始し、最終回の DMA 転送設定フロー内で、<I>=1 にすることで、最終転送でのみ転送終了割り込みを発生することが可能になります。このビットを利用することで、LLI を使った転送途中でも、条件を追加し分岐処理などの動作が可能です。割り込みをクリアするためには、DMACIntTCClear レジスタの対応ビットを制御します。

9.6.2 Linked list 動作


Scatter/gather 機能を動作させるには、まず一連の Linked List を作成し、転送元と転送元データエリアを定義する必要があります。

各々の設定を LLI (LinkedList) と呼びます。

LLI は、1 ブロック分のデータ転送を制御しています。1 回の LLI は通常の DMA 設定を示し、連続データの転送制御を行っています。1 回の DMA 転送が終了するたびに、次の LLI 設定をロードし、DMA 動作の継続 (Daisy Chain) をすることが出来ます。

以下に、設定例を示します

- 1. 1 番最初の DMA 転送設定は、DMA のレジスタに直接設定します。
- 2. 2 番目の DMA 転送以降は、"next LLI AddressX" に設定されたメモリのアドレスに書き込みます。
- 3. N 番目の DMA 転送で終了させる場合は、"next LLI AddressX" を 0x0000_0000 と設定します。




転送元メモリーイメージの四角で囲まれたエリアを転送する場合

	0x002000	0x00E000
0x0A000		
0x0B000		
0x0C000		

	設定レジスタ	設定項目
+0	DMACxCnSrcAddr	:0x0A200
+4	DMACxCnDestAddr	:Destination address 1
+8	DMACxCnLLI	:0x200000
+C	DMACxCnControl	:バースト転送回数, 転送回数などを設定

Linked List



第 10 章 メモリコントローラ(Static Memory Controller)

非同期型の外部メモリ(NOR フラッシュメモリ、SRAM 等)を制御する SMC(Static Memory Controller)を内蔵しています。

- 注 1) WFI 命令を実行する場合には外部メモリアクセスが完了していることを確認後に WFI 命令を実行してください。
 注 2) 外部バスリードアクセス時には、ダミーの読み出しサイクルが発生することがありますので、外部メモリを FIFO として使用することはできません。

10.1 機能概要

表 10-1 に、SMC の特長を示します。

表 10-1 SMC の特長

特長	
サポートメモリ	外部非同期メモリ (NOR フラッシュメモリ、SRAM 等) セパレートバス、マルチプレクスバスに対応
データバス幅	16bit データバス幅のみサポート
アクセス空間	64MB 空間のアクセス空間をサポート チップセレクトによる 4 つの空間をサポート CS0 : 0x6000_0000 ~ 0x60FF_FFFF (16MB) CS1 : 0x6100_0000 ~ 0x61FF_FFFF (16MB) CS2 : 0x6200_0000 ~ 0x62FF_FFFF (16MB) CS3 : 0x6300_0000 ~ 0x63FF_FFFF (16MB)
タイミング調整	レジスタによる AC タイミングの調整が可能
クロック(SMCCLK)	fsys / 2
外部制御端子	セパレートバスモード時 : D0 ~ D15、A1 ~ A23、OE、WE、CS0 ~ CS3、BLS0、BLS1 マルチプレクスバスモード時 : AD0 ~ AD15、A17 ~ A23、OE、WE、ALE、CS0 ~ CS3、BLS0、BLS1

10.2 ブロック図

以下に、SMC 回路ブロック図を示します。




図 10-1 SMC 回路ブロック図

10.3 レジスタ説明

10.3.1 レジスタ一覧

以下にレジスタ一覧を示します。

Base Address = 0x4000_1000

レジスタ名		Address(Base+)
Reserved	-	0x0000
SMC Memory Interface Configuration Register	smc_memif_cfg	0x0004
Reserved	-	0x0008
Reserved	-	0x000C
SMC Direct Command Register	smc_direct_cmd	0x0010
SMC Set Cycles Register	smc_set_cycles	0x0014
SMC Set Opmode Register	smc_set_opmode	0x0018
Reserved	-	0x0020
SMC SRAM Cycles Registers <0>	smc_sram_cycles0_0	0x0100
SMC Opmode Registers <0>	smc_opmode0_0	0x0104
SMC SRAM Cycles Registers <1>	smc_sram_cycles0_1	0x0120
SMC Opmode Registers <1>	smc_opmode0_1	0x0124
SMC SRAM Cycles Registers <2>	smc_sram_cycles0_2	0x0140
SMC Opmode Registers <2>	smc_opmode0_2	0x0144
SMC SRAM Cycles Registers <3>	smc_sram_cycles0_3	0x0160
SMC Opmode Registers <3>	smc_opmode0_3	0x0164
Reserved	-	0x0200 ~ 0x0204, 0x0E00 ~ 0x0E08, 0x0FE0 ~ 0x0FFC

Base Address = 0x41FF_F100

レジスタ名		Address(Base+)
モード設定レジスタ	SMCMDMODE	0x0000

注 1) 上記レジスタはワード（32bit）アクセスのみとなります。

注 2) "Reserved"表記のアドレスにはアクセスしないでください。

10.3.2 SMCMDMODE (モード設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	IFSMC MUXMD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると "0"が読めます。
7-1	-	R/W	"0"をライトしてください。
0	IFSMCMUXMD	R/W	SMC の動作モード設定 0:セパレートバスモード 1:マルチプレクスバスモード

注 1) <IFSMCMUXMD>の設定は、SMC 動作中に変更しないでください。

10.3.3 smc_memif_cfg (SMC Memory Interface Configuration Register)


	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	memory_width		memory_chips		memory_type	
リセット後	不定	不定	0	1	1	1	0	1

Bit	Bit Symbol	Type	機能
31-6	-	R	リードすると不定値が読めます。
5-4	memory_width [1:0]	R	外部 SMC メモリバス幅の最大値 01 : 16 ビット 上記以外 : Don't care
3-2	memory_chips [1:0]	R	サポートするメモリの CS 数 00 : 1 chip 01 : 2 chip 10 : 3 chip 11 : 4 chip
1-0	memory_type [1:0]	R	サポートするメモリの種類 : SRAM <IFSMCMUXMD>=0 のとき : リードすると"01"が読めます。 <IFSMCMUXMD>=1 のとき : リードすると"11"が読めます。 上記以外 : Don't care

10.3.4 smc_direct_cmd (SMC Direct Command Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	chip_select	
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	chip_select	cmd_type		-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-26	-	W	0 をライトしてください。
25-23	chip_select[2:0]	W	CS 選択 000 : CS0 001 : CS1 010 : CS2 011 : CS3 100 ~ 111 : 設定禁止 設定を更新したい CS を選択します。
22-21	cmd_type[1:0]	W	カレントコマンド 10 : レジスタ更新 上記以外 : 設定禁止
20-0	-	W	0 をライトしてください。



10.3.5 smc_set_cycles (SMC Set Cycles Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	Set_t5			Set_t4
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	Set_t4		Set_t3			Set_t2		
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	Set_t1				Set_t0			
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-20	-	W	0 をライトしてください。
19-17	Set_t5[2:0]	W	t _{TR} の値を設定 000 : 設定禁止 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
16-14	Set_t4[2:0]	W	t _{PC} の値を設定 000 : 設定禁止 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック マルチプレクスバスモードにおいて、ページアクセス機能はサポートしていません。t _{PC} はセパレートバスモードでのみ有効です。
13-11	Set_t3[2:0]	W	t _{WP} の値を設定(注) 000 : 設定禁止 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック マルチプレクスモードではライトパルス幅(t _{WP})が<Set_t3>の値に対して 1 クロック長くなります。
10-8	Set_t2[2:0]	W	t _{CEOE} の値を設定(注) 000 : 設定禁止 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
7-4	Set_t1[3:0]	W	t _{WC} の値を設定(注) 0000 : 設定禁止 0011 ~ 1111 : SMCCLK × 3 クロック ~ SMCCLK × 15 クロック
3-0	Set_t0[3:0]	W	t _{RC} の値を設定(注) 0000 : 設定禁止 0010 ~ 1111 : SMCCLK × 2 クロック ~ SMCCLK × 15 クロック

本レジスタは、StaticMemory のアクセスサイクルを調整するレジスタです。

メモリの要求する AC 特性に合わせて設定してください。SMCCLK は f_{sys}/2 です。

設定を有効にするには、<cmd_type> = "10"を設定する必要があります。

注) 以下の関係を保持してください。

<Set_t3>,<Set_t1>	セパレートバスモード : (t _{WP} + SMCCLK × 2 クロック) ≤ t _{WC} マルチプレクスバスモード : (t _{WP} + SMCCLK × 3 クロック) ≤ t _{WC}
<Set_t2>,<Set_t0>	セパレートバスモード : (t _{CEOE} + SMCCLK × 1 クロック) ≤ t _{RC} マルチプレクスバスモード : (t _{CEOE} + SMCCLK × 1 クロック) ≤ t _{RC}

10.3.6 smc_set_opmode (SMC Set Opmode Register)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	set_adv	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	set_rd_bl			-	set_mw	
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-12	-	W	0 をライトしてください。
11	set_adv	W	ALE フィールド設定値 0 : アドレスラッチイネーブル信号 (ALE) 使用しない(セパレートバスモードを使用するときに選択) 1 : アドレスラッチイネーブル信号 (ALE) を使用(マルチプレクスバスモードを使用するときに選択)
10-6	-	W	0 をライトしてください。
5-3	set_rd_bl[2:0]	W	メモリリード時のバースト長を設定 000 : 1 ビート 001 : 4 ビート 上記以外 : 設定禁止
2	-	W	0 をライトしてください。
1-0	set_mw[1:0]	W	メモリデータバス幅設定値 01 : 16 ビット 上記以外 : 設定禁止 メモリのデータバス幅を設定します。

smc_set_opmode レジスタの設定を有効にするには、<cmd_type> = "10"を設定する必要があります。

10.3.7 smc_sram_cycles0_0 (SMC SRAM Cycles Registers 0 <0>)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	t_tr			t_pc
リセット後	不定	不定	不定	不定	0	0	1	0
	15	14	13	12	11	10	9	8
bit symbol	t_pc		t_wp			t_ceoe		
リセット後	1	0	1	1	0	0	1	1
	7	6	5	4	3	2	1	0
bit symbol	t_wc				t_rc			
リセット後	1	1	0	0	1	1	0	0

Bit	Bit Symbol	Type	機能
31-20	-	W	0 をライトしてください。
19-17	t_tr[2:0]	R	SRAM chip 設定のターンアラウンド時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
16-14	t_pc[2:0]	R	ページサイクル時間(注) 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
13-11	t_wp[2:0]	R	$\overline{WE}$ の幅 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
10-8	t_ceoe[2:0]	R	$\overline{OE}$ のディレイ時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
7-4	t_wc[3:0]	R	ライトサイクル時間 0011 ~ 1111 : SMCCLK × 3 クロック ~ SMCCLK × 15 クロック
3-0	t_rc[3:0]	R	リードサイクル時間 0010 ~ 1111 : SMCCLK × 2 クロック ~ SMCCLK × 15 クロック

注) ページアクセスはマルチプレクスバスモードではサポートしていません。t_{pc} はセパレートバスモードでのみ有効です。

10.3.8 smc_sram_cycles0_1 (SMC SRAM Cycles Registers 0 <1>)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-		t_tr		t_pc
リセット後	不定	不定	不定	不定	0	0	1	0
	15	14	13	12	11	10	9	8
bit symbol	t_pc		t_wp			t_ceoe		
リセット後	1	0	1	1	0	0	1	1
	7	6	5	4	3	2	1	0
bit symbol	t_wc				t_rc			
リセット後	1	1	0	0	1	1	0	0

Bit	Bit Symbol	Type	機能
31-20	-	W	0 をライトしてください。
19-17	t_tr[2:0]	R	SRAM chip 設定のターンアラウンド時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
16-14	t_pc[2:0]	R	ページサイクル時間(注) 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
13-11	t_wp[2:0]	R	WE の幅 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
10-8	t_ceoe[2:0]	R	OE のディレイ時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
7-4	t_wc[3:0]	R	ライトサイクル時間 0011 ~ 1111 : SMCCLK × 3 クロック ~ SMCCLK × 15 クロック
3-0	t_rc[3:0]	R	リードサイクル時間 0010 ~ 1111 : SMCCLK × 2 クロック ~ SMCCLK × 15 クロック

注) ページアクセスはマルチプレクスバスモードではサポートしていません。t_{pc} はセパレートバスモードでのみ有効です。

10.3.9 smc_sram_cycles0_2 (SMC SRAM Cycles Registers 0 <2>)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-		t_tr		t_pc
リセット後	不定	不定	不定	不定	0	0	1	0
	15	14	13	12	11	10	9	8
bit symbol	t_pc		t_wp			t_ceoe		
リセット後	1	0	1	1	0	0	1	1
	7	6	5	4	3	2	1	0
bit symbol	t_wc				t_rc			
リセット後	1	1	0	0	1	1	0	0

Bit	Bit Symbol	Type	機能
31-20	—	W	0 をライトしてください。
19-17	t_tr[2:0]	R	SRAM chip 設定のターンアラウンド時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
16-14	t_pc[2:0]	R	ページサイクル時間(注) 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
13-11	t_wp[2:0]	R	WE の幅 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
10-8	t_ceoe[2:0]	R	OE のディレイ時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
7-4	t_wc[3:0]	R	ライトサイクル時間 0011 ~ 1111 : SMCCLK × 3 クロック ~ SMCCLK × 15 クロック
3-0	t_rc[3:0]	R	リードサイクル時間 0010 ~ 1111 : SMCCLK × 2 クロック ~ SMCCLK × 15 クロック

注) ページアクセスはマルチプレクスバスモードではサポートしていません。t_{pc} はセパレートバスモードでのみ有効です。

10.3.10 smc_sram_cycles0_3 (SMC SRAM Cycles Registers 0 <3>)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	t_tr			t_pc
リセット後	不定	不定	不定	不定	0	0	1	0
	15	14	13	12	11	10	9	8
bit symbol	t_pc		t_wp			t_ceoe		
リセット後	1	0	1	1	0	0	1	1
	7	6	5	4	3	2	1	0
bit symbol	t_wc				t_rc			
リセット後	1	1	0	0	1	1	0	0

Bit	Bit Symbol	Type	機能
31-20	-	W	0 をライトしてください。
19-17	t_tr[2:0]	R	SRAM chip 設定のターンアラウンド時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
16-14	t_pc[2:0]	R	ページサイクル時間(注) 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
13-11	t_wp[2:0]	R	WE の幅 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
10-8	t_ceoe[2:0]	R	OE のディレイ時間 001 ~ 111 : SMCCLK × 1 クロック ~ SMCCLK × 7 クロック
7-4	t_wc[3:0]	R	ライトサイクル時間 0011 ~ 1111 : SMCCLK × 3 クロック ~ SMCCLK × 15 クロック
3-0	t_rc[3:0]	R	リードサイクル時間 0010 ~ 1111 : SMCCLK × 2 クロック ~ SMCCLK × 15 クロック

注) ページアクセスはマルチプレクスバスモードではサポートしていません。t_{pc} はセパレートバスモードでのみ有効です。

10.3.11 smc_opmode0_0 (SMC Opmode Registers 0<0>)

	31	30	29	28	27	26	25	24
bit symbol	address_match							
リセット後	0	1	1	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	1	1	1	1	1	1	1	1
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	adv	-	-	-
リセット後	不定	不定	不定	不定	1	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	rd_bl			-	mw	
リセット後	不定	不定	0	0	0	不定	1	0

Bit	Bit Symbol	Type	機能
31-24	address_match [7:0]	R	CS0 のスタートアドレスの設定値 リードすると 0x60 が読めます。
23-16	-	R	リードすると 0xFF が読めます。
15-12	-	R	リードすると 不定値が読めます。
11	adv	R	アドレスラッチイネーブル信号(ALE)の使用可否設定 0 : アドレスラッチイネーブル信号(ALE)を使用しない 1 : アドレスラッチイネーブル信号(ALE)を使用する
10-6	-	R	リードすると 不定値が読めます。
5-3	rd_bl[2:0]	R	リード用メモリのバースト長 000 : 1 ビット 001 : 4 ビット 010 ~ 111 : Don't care
2	-	R	リードすると 不定値が読めます。
1-0	mw[1:0]	R	CS0 のメモリデータバス幅設定値 01 : 16 ビット 上記以外 : Don't care

注) 設定した CS エリア以外の SMC エリア(未使用)にアクセスしないでください。

10.3.12 smc_opmode0_1 (SMC Opmode Registers 0<1>)

	31	30	29	28	27	26	25	24
bit symbol	address_match							
リセット後	0	1	1	0	0	0	0	1
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	1	1	1	1	1	1	1	1
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	adv	-	-	-
リセット後	不定	不定	不定	不定	1	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	rd_bl			-	mw	
リセット後	不定	不定	0	0	0	不定	1	0

Bit	Bit Symbol	Type	機能
31-24	address_match [7:0]	R	CS1 のスタートアドレスの設定値 リードすると 0x61 が読めます。
23-16	-	R	リードすると 0xFF が読めます。
15-12	-	R	リードすると 不定値が読めます。
11	adv	R	アドレスラッチイネーブル信号(ALE)の使用可否設定 0 : アドレスラッチイネーブル信号(ALE)を使用しない 1 : アドレスラッチイネーブル信号(ALE)を使用
10-6	-	R	リードすると 不定値が読めます。
5-3	rd_bl[2:0]	R	リード用メモリのバースト長 000 : 1 ビート 001 : 4 ビート 010 ~ 111 : Reserved
2	-	R	リードすると 不定値が読めます。
1-0	mw[1:0]	R	CS1 のメモリデータバス幅設定値 01 : 16 ビット 上記以外 : Don't care

注) 設定した CS エリア以外の SMC エリア(未使用)をアクセスしないでください。

10.3.13 smc_opmode0_2 (SMC Opmode Registers 0<2>)

	31	30	29	28	27	26	25	24
bit symbol	address_match							
リセット後	0	1	1	0	0	0	1	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	1	1	1	1	1	1	1	1
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	adv	-	-	-
リセット後	不定	不定	不定	不定	1	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	rd_bl			-	mw	
リセット後	不定	不定	0	0	0	不定	1	0

Bit	Bit Symbol	Type	機能
31-24	address_match [7:0]	R	CS2 のスタートアドレスの設定値 リードすると 0x62 が読めます。
23-16	-	R	リードすると 0xFF が読めます。
15-12	-	R	リードすると 不定値が読めます。
11	adv	R	アドレスラッチイネーブル信号(ALE)の使用可否設定 0: アドレスラッチイネーブル信号(ALE)を使用しない 1: アドレスラッチイネーブル信号(ALE)を使用
10-6	-	R	リードすると 不定値が読めます。
5-3	rd_bl[2:0]	R	リード用メモリのバースト長 000: 1 ビート 001: 4 ビート 010 ~ 111: Reserved
2	-	R	リードすると 不定値が読めます。
1-0	mw[1:0]	R	CS2 のメモリデータバス幅設定値 01: 16 ビット 上記以外: Don't care

注) 設定した CS エリア以外の SMC エリア(未使用)をアクセスしないでください。

10.3.14 smc_opmode0_3 (SMC Opmode Registers 0<3>)

	31	30	29	28	27	26	25	24
bit symbol	address_match							
リセット後	0	1	1	0	0	0	1	1
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	1	1	1	1	1	1	1	1
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	adv	-	-	-
リセット後	不定	不定	不定	不定	1	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	rd_bl			-	mw	
リセット後	不定	不定	0	0	0	不定	1	0

Bit	Bit Symbol	Type	機能
31-24	address_match [7:0]	R	CS3 のスタートアドレスの設定値 リードすると 0x63 が読めます。
23-16	-	R	リードすると 0xFF が読めます。
15-12	-	R	リードすると 不定値が読めます。
11	adv	R	アドレスラッチイネーブル信号(ALE)の使用可否設定 0 : アドレスラッチイネーブル信号(ALE)を使用しない 1 : アドレスラッチイネーブル信号(ALE)を使用
10-6	-	R	リードすると 不定値が読めます。
5-3	rd_bl[2:0]	R	リード用メモリのバースト長 000 : 1 ビート 001 : 4 ビート 010 ~ 111 : Reserved
2	-	R	リードすると 不定値が読めます。
1-0	mw[1:0]	R	CS3 のメモリデータバス幅設定値 01 : 16 ビット 上記以外 : Don't care

注) 設定した CS エリア以外の SMC エリア(未使用)をアクセスしないでください。

10.4 外部バスサイクル

10.4.1 セパレートモード

10.4.1.1 t_{RC} / t_{CEOE} 設定例

$t_{RC}=3, t_{CEOE}=1$ (smc_set_cycles = 0x0002B1C3)

		t_{TR}	t_{PC}	t_{WP}	t_{CEOE}	t_{WC}	t_{RC}
smc_set_cycles	31-20	19-17	16-14	13-11	10-8	7-4	3-0
	-	Set_t5[2:0]	Set_t4[2:0]	Set_t3[2:0]	Set_t2[2:0]	Set_t1[3:0]	Set_t0[3:0]
設定値	0	001(1)	010(2)	110(6)	001(1)	1100(C)	0011(3)




図 10-2 非同期 Read

10.4.1.2 t_{WC} / t_{WP} 設定例

t_{WC} =4, t_{WP} =2(smc_set_cycles = 0x0002934C)

	tTR	tPC	tWP	tCEOE	tWC	tRC	
smc_set_cycles	31-20	19-17	16-14	13-11	10-8	7-4	3-0
	-	Set_t5[2:0]	Set_t4[2:0]	Set_t3[2:0]	Set_t2[2:0]	Set_t1[3:0]	Set_t0[3:0]
設定値	0	001(1)	010(2)	010(2)	011(3)	0100(4)	1100(C)




図 10-3 非同期 Write

10.4.1.3 t_{RC} / t_{CEOE} / t_{PC} レジスタ設定例
 $t_{RC}=3$, $t_{CEOE}=2$, $t_{PC}=1$ (smc_set_cycles = 0x000272C3)

	t _{TR}	t _{PC}	t _{WP}	t _{CEOE}	t _{WC}	t _{RC}	
smc_set_cycles	31-20	19-17	16-14	13-11	10-8	7-4	3-0
	-	Set_t5[2:0]	Set_t4[2:0]	Set_t3[2:0]	Set_t2[2:0]	Set_t1[3:0]	Set_t0[3:0]
設定値	0	001(1)	001(1)	110(6)	010(2)	1100(C)	0011(3)




図 10-4 非同期 Page Read

10.4.1.4 t_{TR} レジスタ設定例

t_{TR} =1(smc_set_cycles = 0x00029143)

		t _{TR}	t _{PC}	t _{WP}	t _{CEOE}	t _{WC}	t _{RC}
smc_set_cycles	31-20	19-17	16-14	13-11	10-8	7-4	3-0
	-	Set_t5[2:0]	Set_t4[2:0]	Set_t3[2:0]	Set_t2[2:0]	Set_t1[3:0]	Set_t0[3:0]
設定値	0	001(1)	010(2)	010(2)	001(1)	0100(4)	0011(3)




図 10-5 非同期 Read 後に非同期 Write

10.4.2 マルチプレクスモード

10.4.2.1 t_{RC} / t_{CEOE} レジスタ設定例
 $t_{RC}=4, t_{CEOE}=1$ (smc_set_cycles = 0x0002B1C4)

		t_{TR}	t_{PC}	t_{WP}	t_{CEOE}	t_{WC}	t_{RC}
smc_set_cycles	31-20	19-17	16-14	13-11	10-8	7-4	3-0
	-	Set_t5[2:0]	Set_t4[2:0]	Set_t3[2:0]	Set_t2[2:0]	Set_t1[3:0]	Set_t0[3:0]
設定値	0	001(1)	010(2)	110(6)	001(1)	1100(C)	0100(4)




図 10-6 非同期 Read

10.4.2.2 t_{WC} / t_{WP} レジスタ設定例

$t_{WC}=5, t_{WP}=1$ (smc_set_cycles = 0x00028B5C)

		t_{TR}	t_{PC}	t_{WP}	t_{CEOE}	t_{WC}	t_{RC}
smc_set_cycles	31-20	19-17	16-14	13-11	10-8	7-4	3-0
	-	Set_t5[2:0]	Set_t4[2:0]	Set_t3[2:0]	Set_t2[2:0]	Set_t1[3:0]	Set_t0[3:0]
設定値	0	001(1)	010(2)	001(1)	011(3)	0101(5)	1100(C)




図 10-7 非同期 Write

10.4.2.3 t_{TR} レジスタ設定例
 $t_{TR} = 1$ (smc_set_cycles = 0x00029144)

	t _{TR}	t _{PC}	t _{WP}	t _{CEOE}	t _{WC}	t _{RC}	
smc_set_cycles	31-20	19-17	16-14	13-11	10-8	7-4	3-0
	-	Set_t5[2:0]	Set_t4[2:0]	Set_t3[2:0]	Set_t2[2:0]	Set_t1[3:0]	Set_t0[3:0]
設定値	0	001(1)	010(2)	010(2)	001(1)	0100(4)	0100(4)




図 10-8 非同期 Read 後に非同期 Write

10.5 外部メモリ接続例

下図に外部 16 ビット SRAM、16 ビット NOR-Flash との接続例を示します。




図 10-9 外部 16 ビット SRAM、NOR-Flash 接続例(セパレートモード)




図 10-10 外部 16 ビット SRAM、NOR-Flash 接続例(マルチプレクスモード)

Not Recommended
for New Design

第 11 章 16 ビットタイマ/イベントカウンタ(TMRB)

11.1 概要

TMRB は、次の 4 つの動作モードをもっています。

- ・ 16 ビットインタバルタイマモード
- ・ 16 ビットイベントカウンタモード
- ・ 16 ビットプログラマブル矩形波出力 (PPG) モード
- ・ タイマ同期モード (4 チャンネル毎同期させることが可能)

また、キャプチャ機能を利用することで、次のような用途に使用することができます。

- ・ 外部トリガからのワンショットパルス出力
- ・ 周波数測定
- ・ パルス幅測定
- ・ 時間差測定

以下の説明中、"x"はチャンネル番号を表します。

11.2 チャンネル別仕様相違点

TMPM364F10FG は、16 チャンネルの TMRB を内蔵しています。

各チャンネルはそれぞれ独立に動作します。いずれのチャンネルも表 11-1 に示される仕様相違点を除いて同一の動作をします。

また、一部のチャンネルから他のチャンネルへキャプチャトリガや同期トリガをかけることができます。

1. TMRB0, TMRB4, TMRB8, TMRBC のフリップフロップ出力を他のチャンネルのキャプチャトリガとして使用可能
 - ・ TB0OUT → TMRB5~7 で使用
 - ・ TB4OUT → TMRB1~3 で使用
 - ・ TB8OUT → TMRBD~F で使用
 - ・ TBCOUT → TMRB9~B で使用
2. タイマ同期モードのスタートトリガ (TBxRUN を使用)
 - ・ TMRB0 → TMRB0, 1, 2, 3 を同時スタート
 - ・ TMRB4 → TMRB4, 5, 6, 7 を同時スタート
 - ・ TMRB8 → TMRB8, 9, A, B を同時スタート
 - ・ TMRBC → TMRBC, D, E, F を同時スタート

表 11-1 TMRB のチャンネル別仕様相違点

仕様 チャンネル	外部端子		タイム間トリガ機能		割り込み	
	外部クロック/ キャプチャトリガ入力端子	タイムフリップフロップ 出力端子	キャプチャ トリガ	同期スタート トリガチャンネル	キャプチャ 割り込み	TMRB 割り込み
	信号名	信号名				
TMRB0	—	TB0OUT	—	TMRB0	—	INTTB0
TMRB1	TB1IN0 TB1IN1	TB1OUT	TB4OUT	TMRB0	INTCAP10 INTCAP11	INTTB1
TMRB2	TB2IN0 TB2IN1	TB2OUT	TB4OUT	TMRB0	INTCAP20 INTCAP21	INTTB2
TMRB3	— (SCLK3 に接続)	TB3OUT	TB4OUT	TMRB0	—	INTTB3
TMRB4	—	TB4OUT	—	TMRB4	—	INTTB4
TMRB5	TB5IN0 TB5IN1	TB5OUT (SIO0 ~ SIO3 に接続)	TB0OUT	TMRB4	INTCAP50 INTCAP51	INTTB5
TMRB6	TB6IN0 TB6IN1	TB6OUT (SIO4 ~ SIO7 に接続)	TB0OUT	TMRB4	INTCAP60 INTCAP61	INTTB6
TMRB7	TB7IN0 TB7IN1	TB7OUT	TB0OUT	TMRB4	INTCAP70 INTCAP71	INTTB7
TMRB8	—	TB8OUT	—	TMRB8	—	INTTB8
TMRB9	TB9IN0 TB9IN1	TB9OUT (SIO8 ~ SIO11 に接続)	TBCOUT	TMRB8	INTCAP90 INTCAP91	INTTB9
TMRBA	TBAIN0 TBAIN1	TBAOUT (内部で CEC に接続)	TBCOUT	TMRB8	INTCAPA0 INTCAPA1	INTTBA
TMRBB	TBBIN0 TBBIN1	TBBOUT (内部で RMC に接続)	TBCOUT	TMRB8	INTCAPB0 INTCAPB1	INTTBB
TMRBC	—	TBCOUT	—	TMRBC	—	INTTBC
TMRBD	TBDIN0 TBDIN1	TBDOUT	TB8OUT	TMRBC	INTCAPD0 INTCAPD1	INTTBD
TMRBE	TBEIN0 TBEIN1	TBEOUT	TB8OUT	TMRBC	INTCAPE0 INTCAPE1	INTTBE
TMRBF	TBFIN0 TBFIN1	TBFOUT	TB8OUT	TMRBC	INTCAPF0 INTCAPF1	INTTBF

11.3 構成

各チャネルは、主に 16 ビットアップカウンタ、16 ビットタイマレジスタ 2 本 (ダブルバッファ構造)、16 ビットのキャプチャレジスタ 2 本、コンパレータ 2 個、および、キャプチャ入力制御、タイマフリップフロップとその制御回路で構成されています。タイマの動作モードやタイマフリップフロップはレジスタで制御されます。





図 11-1 TMRBx ブロック図(x= 0~2, 4~F)



11.4 レジスタ説明

11.4.1 チャネル別レジスタ一覧

各チャネルのレジスタとアドレスを以下に示します。

Channel x	Base Address
Channel0	0x400D_0000
Channel1	0x400D_0100
Channel2	0x400D_0200
Channel3	0x400D_0300
Channel4	0x400D_0400
Channel5	0x400D_0500
Channel6	0x400D_0600
Channel7	0x400D_0700
Channel8	0x400D_0800
Channel9	0x400D_0900
ChannelA	0x400D_0A00
ChannelB	0x400D_0B00
ChannelC	0x400D_0C00
ChannelD	0x400D_0D00
ChannelE	0x400D_0E00
ChannelF	0x400D_0F00

レジスタ名(x=0~F)		Address(Base+)
イネーブルレジスタ	TBxEN	0x0000
RUN レジスタ	TBxRUN	0x0004
コントロールレジスタ	TBxCR	0x0008
モードレジスタ	TBxMOD	0x000C
フリップフロップコントロールレジスタ	TBxFFCR	0x0010
ステータスレジスタ	TBxST	0x0014
割り込みマスクレジスタ	TBxIM	0x0018
アップカウンタキャプチャレジスタ	TBxUC	0x001C
タイマレジスタ 0	TBxRG0	0x0020
タイマレジスタ 1	TBxRG1	0x0024
キャプチャレジスタ 0	TBxCP0	0x0028
キャプチャレジスタ 1	TBxCP1	0x002C

11.4.2 TBxEN(イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBEN	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TBEN	R/W	TMRBx 動作 0: 禁止 1: 許可 TMRB の動作を指定します。動作禁止の状態では TMRB モジュールの他のレジスタへクロックが供給されませんので消費電力の低減が可能です(この状態では、TBxEN レジスタ以外のレジスタへのリード、ライトはできません)。 TMRB を使用する場合は、TMRB モジュールの各レジスタを設定する前に TMRB 動作許可("1")にしてください。TMRB をいったん動作させた後に、動作禁止した場合は各レジスタの設定は保持されます。
6-0	-	R	リードすると"0"が読めます。

11.4.3 TBxRUN(RUN レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	TBPRUN	-	TBRUN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	TBPRUN	R/W	プリスケアラ動作 0: 停止&クリア 1: カウント
1	-	R	リードすると"0"が読めます。
0	TBRUN	R/W	カウンタ動作 0: 停止&クリア 1: カウント

注) カウンタ停止状態(<TBRUN>="0")でアップカウンタキャプチャレジスタ TBxUC<TBUC[15:0]>をリードすると、カウンタ動作時に最後にキャプチャした値がリードされます。

11.4.4 TBxCR(コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBWWF	-	TBSYNC	-	I2TB	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TBWWF	R/W	ダブルバッファ 0: 禁止 1: 許可
6	-	R/W	"0"をライトしてください。
5	TBSYNC	R/W	同期モード切替 0: 個別動作(チャンネルごと) 1: 同期動作
4	-	R	リードすると"0"が読めます。
3	I2TB	R/W	IDLE 時の動作 0: 停止 1: 動作
2	-	R	リードすると"0"が読めます。
1-0	-	R/W	"0"をライトしてください。

注) TBxCR レジスタはタイマ動作中に変更しないでください。

11.4.5 TBxMOD(モードレジスタ)

x=0~2, 4~F

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	TBCP	TBCPM		TBCLE	TBCLK	
リセット後	0	0	1	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	-	R/W	"0"をライトしてください。
5	TBCP	W	ソフトウェアキャプチャ制御 0: ソフトキャプチャ 1: Don't care "0"を書き込むとキャプチャレジスタ 0 (TBxCP0)にカウント値を取り込みます。 リードすると"1"が読めます。
4-3	TBCPM[1:0]	R/W	キャプチャタイミング 00: ディセーブル 01: TBxIN0↑ TBxIN1↑ TBxIN0 端子入力の立ち上がりでキャプチャレジスタ 0 (TBxCP0)にカウント値を取り込み、 TBxIN1 端子入力の立ち上がりでキャプチャレジスタ 1 (TBxCP1)にカウント値を取り込む 10: TBxIN0↑ TBxIN0↓ TBxIN0 端子入力の立ち上がりでキャプチャレジスタ 0 (TBxCP0)にカウント値を取り込み、 TBxIN0 端子入力の立ち下がりでキャプチャレジスタ 1 (TBxCP1)にカウント値を取り込む 11: TBxOUT↑ TBxOUT↓ 16 ビットタイマ一致出力(TBxOUT)の立ち上がりでキャプチャレジスタ 0 (TBxCP0)にカウント値を取り込み、TBxOUT の立ち下がりでキャプチャレジスタ 1 (TBxCP1)にカウント値を取り込む (TMRB1~3: TB4OUT、TMRB5~7: TB0OUT、TMRB9~B: TBCOUT、TMRBD~F: TB8OUT)
2	TBCLE	R/W	アップカウンタ制御 0: クリアディセーブル 1: クリアイネーブル アップカウンタのクリア制御を行います。 "0"でクリア禁止、"1"でタイマレジスタ 1 (TBxRG1)との一致時にクリアします。
1-0	TBCLK[1:0]	R/W	TMRBx のソースクロック選択 00: TBxIN0 端子入力 01: φT1 10: φT4 11: φT16

注) TBxIN0、TBxIN1 端子入力については、TMRB1、2、5~7、9~B、D~F が対象です。

x=3

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	TBCLE	TBCLK	
リセット後	0	0	1	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	-	R/W	"0"をライトしてください。
5	-	W	"1"をライトしてください。
4-3	-	R/W	"00"をライトしてください。
2	TBCLE	R/W	アップカウンタ制御 0: クリアディセーブル 1: クリアイネーブル アップカウンタのクリア制御を行います。 "0"でクリア禁止、"1"でタイマレジスタ 1 (TBxRG1)との一致時にクリアします。
1-0	TBCLK[1:0]	R/W	TMRBx のソースクロック選択 00: SCLK3 端子入力 01: φT1 10: φT4 11: φT16

11.4.6 TBxFFCR(フリップフロップコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	TBC1T1	TBC0T1	TBE1T1	TBE0T1	TBFF0C	
リセット後	1	1	0	0	0	0	1	1

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-6	-	R	リードすると"1"が読めます。
5	TBC1T1	R/W	TBxCP1 へのアップカウンタ値取り込み時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタの値がキャプチャレジスタ 1 (TBxCP1)に取り込まれた時にタイマフリップフロップを反転します。
4	TBC0T1	R/W	TBxCP0 へのアップカウンタ値取り込み時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタの値がキャプチャレジスタ 0 (TBxCP0)に取り込まれた時にタイマフリップフロップを反転します。
3	TBE1T1	R/W	アップカウンタと TBxRG1 との一致時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタとタイマレジスタ 1 (TBxRG1)との一致時にタイマフリップフロップを反転します。
2	TBE0T1	R/W	アップカウンタと TBxRG0 との一致時の TBxFF0 反転トリガ 0: トリガディセーブル 1: トリガイネーブル "1"をセットすると、アップカウンタとタイマレジスタ 0 (TBxRG0)との一致時にタイマフリップフロップを反転します。
1-0	TBFF0C[1:0]	R/W	TBxFF0 の制御 00: Invert TBxFF0 の値を反転(ソフト反転)します。 01: Set TBxFF0 を"1"にセットします。 10: Clear TBxFF0 を"0"にクリアします。 11: Don't care ※リードすると"11" が読めます。

注) TBxFFCR レジスタはタイマ動作中に変更しないでください。

11.4.7 TBxST(ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	INTTBOF	INTTB1	INTTB0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	INTTBOF	R	オーバフローフラグ 0: オーバフローは発生していない 1: オーバフローが発生 アップカウンタのオーバフローが発生すると"1"がセットされます。
1	INTTB1	R	一致フラグ(TBxRG1) 0: 一致検出していない 1: TBxRG1 との一致を検出した タイマレジスタ 1 (TBxRG1)との一致を検出すると"1"がセットされます。
0	INTTB0	R	一致フラグ(TBxRG0) 0: 一致検出していない 1: TBxRG0 との一致を検出した タイマレジスタ 0 (TBxRG0)との一致を検出すると"1"がセットされます。

注 1) TBxIM でマスク設定されていない要因のみ、CPU に対し割り込み要求が出力されます。マスク設定されていても、フラグはセットされます。

注 2) フラグは自動的にクリアされません。クリアするためには本レジスタをリードしてください。

11.4.8 TBxIM(割り込みマスクレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	TBIMOF	TBIM1	TBIM0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	TBIMOF	R/W	オーバーフロー割り込みマスク 0:割り込みをマスクしない 1:割り込みをマスクする アップカウンタのオーバーフロー割り込みをマスクする／しないを設定します。
1	TBIM1	R/W	一致割り込みマスク(TBxRG1) 0:割り込みをマスクしない 1:割り込みをマスクする タイマレジスタ 1 (TBxRG1)との一致割り込みをマスクする／しないを設定します。
0	TBIM0	R/W	一致割り込みマスク(TBxRG0) 0:割り込みをマスクしない 1:割り込みをマスクする タイマレジスタ 0 (TBxRG0)との一致割り込みをマスクする／しないを設定します。

注) TBxIM を設定して割り込みをマスクしても TBxST はセットされます。

11.4.9 TBxUC(アップカウンタキャプチャレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBUC							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBUC							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBUC[15:0]	R	アップカウンタ読み出しによりキャプチャした値 TBxUC をリードすると、現在のアップカウンタの値をキャプチャすることができます。

注) カウンタ動作時に TBxUC をリードすると、リード時のアップカウンタ値をキャプチャしリードすることができます。

11.4.10 TBxRG0(タイマレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBRG0							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBRG0							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBRG0[15:0]	R/W	アップカウンタと比較する値を設定します。

11.4.11 TBxRG1(タイマレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBRG1							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBRG1							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBRG1[15:0]	R/W	アップカウンタと比較する値を設定します。

11.4.12 TBxCP0(キャプチャレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBCP0							
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	TBCP0							
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBCP0[15:0]	R	アップカウンタをキャプチャした値が読めます。

11.4.13 TBxCP1(キャプチャレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TBCP1							
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	TBCP1							
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	TBCP1[15:0]	R	アップカウンタをキャプチャした値が読めます。

11.5 回路別の動作説明

各チャネルは表 11-1 に示される仕様相違点を除いて同一の動作をします。

11.5.1 プリスケアラ

アップカウンタ UC のソースクロックを生成する 4 ビットのプリスケアラです。

プリスケアラへの入力クロック $\phi T0$ は CG 部の CGSYSCR<FPSEL1>で選択された fs, fperiph/1, fperiph/2, fperiph/4, fperiph/8, fperiph/16, fperiph/32 のいずれかのクロックです。このペリフェラルクロック fperiph は CG 部の CGSYSCR<FPSEL0>で選択したクロック fgear またはクロックギア分周前のクロック fc のいずれかのクロックです。

プリスケアラは TBxRUN<TBPRUN>により動作/停止の設定をします。"1" をライトするとカウント開始し "0" をライトするとクリアされ停止します。プリスケアラ出力クロックの分解能を、表 11-2、表 11-3、表 11-4 に示します。

表 11-2 プリスケアラ出力クロック分解能(fc = 64MHz, fs = 32.768kHz)

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出力クロック機能		
				$\phi T1$	$\phi T4$	$\phi T16$
0	0 (fgear)	000 (fc)	000 (fperiph/1)	$fc/2^1$ (0.03 μ s)	$fc/2^3$ (0.13 μ s)	$fc/2^5$ (0.5 μ s)
			001 (fperiph/2)	$fc/2^2$ (0.06 μ s)	$fc/2^4$ (0.25 μ s)	$fc/2^6$ (1.0 μ s)
			010 (fperiph/4)	$fc/2^3$ (0.13 μ s)	$fc/2^5$ (0.5 μ s)	$fc/2^7$ (2.0 μ s)
			011 (fperiph/8)	$fc/2^4$ (0.25 μ s)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)
			100 (fperiph/16)	$fc/2^5$ (0.5 μ s)	$fc/2^7$ (2.0 μ s)	$fc/2^9$ (8.0 μ s)
			101 (fperiph/32)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)	$fc/2^{10}$ (16.0 μ s)
		100 (fc/2)	000 (fperiph/1)	$fc/2^2$ (0.06 μ s)	$fc/2^4$ (0.25 μ s)	$fc/2^6$ (1.0 μ s)
			001 (fperiph/2)	$fc/2^3$ (0.13 μ s)	$fc/2^5$ (0.5 μ s)	$fc/2^7$ (2.0 μ s)
			010 (fperiph/4)	$fc/2^4$ (0.25 μ s)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)
			011 (fperiph/8)	$fc/2^5$ (0.5 μ s)	$fc/2^7$ (2.0 μ s)	$fc/2^9$ (8.0 μ s)
			100 (fperiph/16)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)	$fc/2^{10}$ (16.0 μ s)
			101 (fperiph/32)	$fc/2^7$ (2.0 μ s)	$fc/2^9$ (8.0 μ s)	$fc/2^{11}$ (32.0 μ s)
		101 (fc/4)	000 (fperiph/1)	$fc/2^3$ (0.13 μ s)	$fc/2^5$ (0.5 μ s)	$fc/2^7$ (2.0 μ s)
			001 (fperiph/2)	$fc/2^4$ (0.25 μ s)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)
			010 (fperiph/4)	$fc/2^5$ (0.5 μ s)	$fc/2^7$ (2.0 μ s)	$fc/2^9$ (8.0 μ s)
			011 (fperiph/8)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)	$fc/2^{10}$ (16.0 μ s)
			100 (fperiph/16)	$fc/2^7$ (2.0 μ s)	$fc/2^9$ (8.0 μ s)	$fc/2^{11}$ (32.0 μ s)
			101 (fperiph/32)	$fc/2^8$ (4.0 μ s)	$fc/2^{10}$ (16.0 μ s)	$fc/2^{12}$ (64.0 μ s)
		110 (fc/8)	000 (fperiph/1)	$fc/2^4$ (0.25 μ s)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)
			001 (fperiph/2)	$fc/2^5$ (0.5 μ s)	$fc/2^7$ (2.0 μ s)	$fc/2^9$ (8.0 μ s)
			010 (fperiph/4)	$fc/2^6$ (1.0 μ s)	$fc/2^8$ (4.0 μ s)	$fc/2^{10}$ (16.0 μ s)
			011 (fperiph/8)	$fc/2^7$ (2.0 μ s)	$fc/2^9$ (8.0 μ s)	$fc/2^{11}$ (32.0 μ s)
			100 (fperiph/16)	$fc/2^8$ (4.0 μ s)	$fc/2^{10}$ (16.0 μ s)	$fc/2^{12}$ (64.0 μ s)
			101 (fperiph/32)	$fc/2^9$ (8.0 μ s)	$fc/2^{11}$ (32.0 μ s)	$fc/2^{13}$ (128.8 μ s)

表 11-2 プリスケアラ出力クロック分解能($f_c = 64\text{MHz}$, $f_s = 32.768\text{kHz}$)

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出力クロック機能		
				$\phi T1$	$\phi T4$	$\phi T16$
0	1 (fc)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.03 μs)	$f_c/2^3$ (0.13 μs)	$f_c/2^5$ (0.5 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.06 μs)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.13 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
		100 (fc/2)	000 (fperiph/1)	—	$f_c/2^3$ (0.13 μs)	$f_c/2^5$ (0.5 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.06 μs)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.13 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
		101 (fc/4)	000 (fperiph/1)	—	$f_c/2^3$ (0.13 μs)	$f_c/2^5$ (0.5 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.13 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
		110 (fc/8)	000 (fperiph/1)	—	—	$f_c/2^5$ (0.5 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)
			010 (fperiph/4)	—	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
1	*	*	*	$f_s/2$ (61 μs)	$f_s/2^3$ (244 μs)	$f_c/2^5$ (977 μs)

注 1) プリスケアラ出力クロック ϕT_n は、必ず $\phi T_n < f_{sys}$ を満足するように(ϕT_n が f_{sys} よりも遅くなるように) 選択してください。

注 2) タイマ動作中はクロックギアの切り替えは行わないでください。

注 3) 表中"—"は設定禁止、"*"は Don't Care です。

表 11-3 プリスケアラ出力クロック分解能($f_c = 48\text{MHz}$, $f_s = 32.768\text{kHz}$)

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出力クロック機能		
				$\phi T1$	$\phi T4$	$\phi T16$
0	0 (fgear)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.04 μs)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.08 μs)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
		100 (fc/2)	000 (fperiph/1)	$f_c/2^2$ (0.08 μs)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)
			001 (fperiph/2)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)
			010 (fperiph/4)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			011 (fperiph/8)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			100 (fperiph/16)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
			101 (fperiph/32)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)	$f_c/2^{11}$ (42.67 μs)
		101 (fc/4)	000 (fperiph/1)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)
			001 (fperiph/2)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			010 (fperiph/4)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			011 (fperiph/8)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
			100 (fperiph/16)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)	$f_c/2^{11}$ (42.67 μs)
			101 (fperiph/32)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)	$f_c/2^{12}$ (85.33 μs)
		110 (fc/8)	000 (fperiph/1)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			001 (fperiph/2)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			010 (fperiph/4)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
			011 (fperiph/8)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)	$f_c/2^{11}$ (42.67 μs)
			100 (fperiph/16)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)	$f_c/2^{12}$ (85.33 μs)
			101 (fperiph/32)	$f_c/2^9$ (10.67 μs)	$f_c/2^{11}$ (42.67 μs)	$f_c/2^{13}$ (170.67 μs)

表 11-3 プリスケアラ出力クロック分解能($f_c = 48\text{MHz}$, $f_s = 32.768\text{kHz}$)

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出力クロック機能		
				$\phi T1$	$\phi T4$	$\phi T16$
0	1 (fc)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.04 μs)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.08 μs)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
		100 (fc/2)	000 (fperiph/1)	—	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.08 μs)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
		101 (fc/4)	000 (fperiph/1)	—	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.17 μs)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
		110 (fc/8)	000 (fperiph/1)	—	—	$f_c/2^5$ (0.66 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)
			010 (fperiph/4)	—	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.33 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.66 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.67 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.33 μs)
1	*	*	*	$f_s/2$ (61 μs)	$f_s/2^3$ (244 μs)	$f_c/2^5$ (977 μs)

注 1) プリスケアラ出力クロック ϕT_n は、必ず $\phi T_n < f_{sys}$ を満足するように(ϕT_n が f_{sys} よりも遅くなるように) 選択してください。

注 2) タイマ動作中はクロックギアの切り替えは行わないでください。

注 3) 表中"—"は設定禁止、"*"は Don't Care です。

表 11-4 プリスケーラ出カクロック分解能($f_c = 32\text{MHz}$, $f_s = 32.768\text{kHz}$)

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出カクロック機能		
				$\phi T1$	$\phi T4$	$\phi T16$
0	0 (fgear)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.0625 μs)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.125 μs)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
		100 (fc/2)	000 (fperiph/1)	$f_c/2^2$ (0.125 μs)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)
			001 (fperiph/2)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			010 (fperiph/4)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			011 (fperiph/8)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			100 (fperiph/16)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
			101 (fperiph/32)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)
		101 (fc/4)	000 (fperiph/1)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			001 (fperiph/2)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			010 (fperiph/4)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			011 (fperiph/8)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
			100 (fperiph/16)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)
			101 (fperiph/32)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)
		110 (fc/8)	000 (fperiph/1)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			001 (fperiph/2)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			010 (fperiph/4)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
			011 (fperiph/8)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)
			100 (fperiph/16)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)
			101 (fperiph/32)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)	$f_c/2^{13}$ (256.0 μs)

表 11-4 プリスケアラ出カクロック分解能($f_c = 32\text{MHz}$, $f_s = 32.768\text{kHz}$)

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロックギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出カクロック機能		
				$\phi T1$	$\phi T4$	$\phi T16$
0	1 (fc)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.0625 μs)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.125 μs)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
		100 (fc/2)	000 (fperiph/1)	—	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.125 μs)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
		101 (fc/4)	000 (fperiph/1)	—	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
		110 (fc/8)	000 (fperiph/1)	—	—	$f_c/2^5$ (1.0 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)
			010 (fperiph/4)	—	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
1	*	*	*	$f_s/2$ (61 μs)	$f_s/2^3$ (244 μs)	$f_c/2^5$ (977 μs)

注 1) プリスケアラ出カクロック ϕT_n は、必ず $\phi T_n < f_{sys}$ を満足するように(ϕT_n が f_{sys} よりも遅くなるように) 選択してください。

注 2) タイマ動作中はクロックギアの切り替えは行わないでください。

注 3) 表中"—"は設定禁止、"*"は Don't Care です

11.5.2 アップカウンタ(UC)

16 ビットのバイナリカウンタです。

- ・ ソースクロック

ソースクロックは TBxMOD<TBCLK[1:0]>で設定することができます。

プリスケアラ出力クロック ϕ T1, ϕ T4, ϕ T16、または、TBxIN0 入力のいずれかを選択できます。

- ・ カウンタ動作の開始と停止

カウンタ動作は TBxRUN<TBRUN>で行います。<TBRUN> = "1"でカウントを開始し、"0"でカウント停止と同時にカウンタのクリアを行います。

- ・ カウンタクリアのタイミング

1. コンペアー一致時

TBxMOD<TBCLE> = "1"に設定することで、TBxRG1 とのコンペアー一致とともにカウンタのクリアをすることができます。TBxMOD<TBCLE> = "0"に設定するとカウンタはフリーランニングカウンタとして動作します。

2. カウンタ停止時

TBxRUN<TBRUN> = "0"に設定すると、カウンタが停止するとともにクリアされます。

- ・ カウンタのオーバーフロー

アップカウンタ UC がオーバーフローすると、オーバーフロー割り込み INTTBx が発生します。

11.5.3 タイマレジスタ(TBxRG0, TBxRG1)

アップカウンタ UC と比較する値を設定するレジスタで、2 本内蔵されています。タイマレジスタに設定された値とアップカウンタの値をコンパレータで比較し、一致するとコンパレータが一致検出信号を出力します。

TBxRG0/1 はダブルバッファ構成になっており、レジスタバッファとペアになっています。初期状態では、ダブルバッファはディセーブルです。

ダブルバッファのイネーブル/ディセーブル制御は TBxCR<TBWBF> によって行います。<TBWBF> = "0" のときディセーブル、<TBWBF> = "1" のときイネーブルとなります。ダブルバッファイネーブル時、UC と TBxRG1 との一致時にレジスタバッファ 0/1 からタイマレジスタ TBxRG0/1 へデータ転送が行われます。また、ダブルバッファがイネーブルでもカウンタが停止しているときはシングルバッファ動作となり、TBxRG0/1 に直接値を書き込むことができます。

11.5.4 キャプチャ制御

アップカウンタ UC の値をキャプチャレジスタ TBxCP0, TBxCP1 にラッチするタイミングを制御する回路です。キャプチャレジスタのラッチタイミングは、TBxMOD<TBCEM[1:0]>で設定します。

また、ソフトウェアによってもアップカウンタ UC の値をキャプチャレジスタへ取り込むことができ、TBxMOD<TBCP>に "0" を書き込むたびに、その時点の UC の値をキャプチャレジスタ TBxCP0 へキャプチャします。

11.5.5 キャプチャレジスタ(TBxCP0, TBxCP1)

アップカウンタ UC の値をキャプチャするレジスタです。

11.5.6 アップカウンタキャプチャレジスタ(TBxUC)

キャプチャ制御回路によるキャプチャ機能のほかに、TBxUC レジスタを読み出すことにより、アップカウンタの現在のカウント値をキャプチャすることができます。

11.5.7 コンパレータ(CP0, CP1)

アップカウンタ UC と、タイマレジスタ TBxRG0, TBxRG1 への設定値とを比較し、一致を検出します。一致すると、INTTBx を発生します。

11.5.8 タイマフリップフロップ(TBxFF0)

タイマフリップフロップ (TBxFF0) は、コンパレータからの一致信号、キャプチャレジスタへのラッチ信号によって反転するフリップフロップです。反転のディセーブル/イネーブルは、TBxFFCR<TBC1T1, TBC0T1, TBE1T1, TBE0T1>によって設定できます。

リセット後、TBxFF0 の値は不定となります。TBxFFCR<TBFF0C[1:0]>に "00" を書き込むことで反転、"01" を書き込むことで "1" にセット、"10" を書き込むことで "0" にクリアすることが可能です。

TBxFF0 の値は、タイマ出力端子 TBxOUT 端子へ出力することができます。タイマ出力を行う場合、あらかじめ該当するポートの設定を行う必要があります。

11.5.9 キャプチャ割り込み(INTCAPx0, INTCAPx1)

キャプチャレジスタ TBxCP0, TBxCP1 にラッチするタイミングで割り込み INTCAPx0, INTCAPx1 をそれぞれ発生します。割り込みの設定は CPU で行います。

11.6 モード別動作説明

11.6.1 16 ビットインタバルタイマモード

一定周期の割り込みを発生させる場合、タイマレジスタ TBxRG1 にインタバル時間を設定することで INTTBx 割り込みを発生します。

	7	6	5	4	3	2	1	0	
TBxEN	← 1	X	X	X	X	X	X	X	TMRBx モジュールを起動します。
TBxRUN	← X	X	X	X	X	0	X	0	TMRBx を停止します
割り込みイネーブルセットレジスタ	← *	*	*	*	*	*	*	*	INTTBx 割り込みに対応するビットを"1"にし、割り込みを許可します。
TBxFFCR	← X	X	0	0	0	0	1	1	TB x FF0 反転トリガをディセーブルします。
TBxMOD	← X	0	1	0	0	1	*	*	入力クロックをプリスケアラ出力クロックにし、キャプチャ機能ディセーブルにします。
						(** = 01, 10, 11)			
TBxRG1	← *	*	*	*	*	*	*	*	インタバル時間を設定します。(16 ビット)
	← *	*	*	*	*	*	*	*	
TBxRUN	← *	*	*	*	*	1	X	1	TMRBx を起動します。

注) X; Don't care -; No change

11.6.2 16 ビットイベントカウンタモード

入力クロックを外部クロック(TBxIN0 端子入力)にすることでイベントカウンタにすることができます。

アップカウンタは TBxIN0 端子入力の立ち上がりエッジでカウントアップします。ソフトウェアキャプチャを行い、キャプチャ値をリードすることでカウント値を読むことができます。

	7	6	5	4	3	2	1	0	
TBxEN	← 1	X	X	X	X	X	X	X	TMRBx モジュールを起動します。
TBxRUN	← X	X	X	X	X	0	X	0	TMRBx を停止します
PORT 関連レジスタ設定									該当ポートを TBxIN0 になるように設定します。
TBxFFCR	← X	X	0	0	0	0	1	1	TB x FF0 反転トリガをディセーブルします。
TBxMOD	← X	0	1	0	0	0	0	0	入力クロックを TBxIN0 にします。
TBxRUN	← *	*	*	*	*	1	X	1	TMRBx を起動します。
TBxMOD	← X	0	0	0	0	0	0	0	ソフトウェアキャプチャを行います。

注) X; Don't care -; No change

11.6.3 16 ビット PPG (プログラマブル矩形波)出力モード

任意周波数, 任意デューティの矩形波 (プログラマブル矩形波) を出力することができます。出力パルスは、ローアクティブ、ハイアクティブどちらでも可能です。

アップカウンタ (UC) とタイマレジスタ (TBxRG0, TBxRG1) への設定値との一致によりタイマフリップフロップ (TBxFF) の反転トリガをかけることで、プログラマブル矩形波を TBxOUT 端子より出力することができます。ただし、TBxRG0 と TBxRG1 の設定値は次の条件を満たす必要があります。

TBxRG0 設定値 < TBxRG1 設定値




図 11-3 プログラマブル矩形波(PPG)出力波形例

このモードでは、TBxRG0 のダブルバッファをイネーブルにすることにより、TBxRG1 との一致で、レジスタバッファ 0 の値が TBxRG0 へシフトインされます。これにより、小さいデューティへの対応が容易に行えます。




図 11-4 レジスタバッファの動作

このモードのブロック図を示します。




図 11-5 16 ビット PPG モードのブロック図

16 ビット PPG 出力モード時の各レジスタは、次のように設定します。

	7	6	5	4	3	2	1	0	
TBxEN	← 1	X	X	X	X	X	X	X	TMRBx モジュールを起動します。
TBxRUN	← X	X	X	X	X	0	X	0	TMRBx を停止します
TBxCR	← 0	0	-	X	-	X	0	0	ダブルバッファをディセーブルします。
TBxRG0	← *	*	*	*	*	*	*	*	デューティを設定します。(16 ビット)
TBxRG1	← *	*	*	*	*	*	*	*	周期を設定します。(16 ビット)
TBxCR	← 1	0	-	X	-	X	0	0	TBxRG0 のダブルバッファイネーブル (INTTBx 割り込みでデューティ/周期の変更)
TBxFFCR	← X	X	0	0	1	1	1	0	TBxFF0 を TBxRG0, TBxRG1 との一致検出で反転するように 設定します。また、TBxFF0 の初期値を "0" にします。
TBxMOD	← X	0	1	0	0	1	*	*	入力クロックをプリスケール出力クロックにし、キャプチャ機能 ディセーブルにします。
PORT 関連レジスタ設定									該当ポートを TBxOUT になるように設定します。
TBxRUN	← *	*	*	*	*	1	X	1	TMRBx を起動します。

注) X; Don't care
-; No change

11.6.4 タイマ同期モード

タイマ同期モードを使用することにより、タイマ間のスタートの同期を取ることが可能となります。

PPG 出力にて同期モードを使用することによりモータ等の駆動に応用が可能です。

4 チャンネルの TMRB が組になっており、4 チャンネルのうちの 1 チャンネルのスタートに、他の 3 チャンネルのスタートを同期させることができます。TMPM364F10FG では以下の組み合わせで使用可能です。

スタートのトリガをかけるチャンネル (マスタチャンネル)	同期して動作するチャンネル (スレーブチャンネル)
TMRB0	TMRB1, TMRB2, TMRB3
TMRB4	TMRB5, TMRB6, TMRB7
TMRB8	TMRB9, TMRBA, TMRBB
TMRBC	TMRBD, TMRBE, TMRBF

TBxCR<TBSYNC>ビットの設定により、同期モードの切り替えを行います。

- ・ <TBSYNC>="0" : チャンネルごとの個別動作
- ・ <TBSYNC>="1" : 同期動作

マスタチャンネルの<TBSYNC>ビットは"0"を設定してください。

スレーブチャンネルの<TBSYNC>ビットに "1"を設定するとマスタチャンネルのスタートに同期して動作がスタートします。スレーブチャンネルの TBxRUN<TBPRUN, TBRUN>ビットの設定は不要です。

11.7 キャプチャ機能を利用した応用例

キャプチャ機能を利用することにより、次に示す例をはじめ、多くの応用が可能です。

- 1. 外部トリガパルスからのワンショットパルス出力
- 2. 周波数測定
- 3. パルス幅測定
- 4. 時間差測定

11.7.1 外部トリガパルスからのワンショットパルス出力

外部トリガパルスからのワンショットパルス出力は、次のように行います。

16 ビットアップカウンタ UC をプリスケアラ出力クロックにてフリーランニングでカウントアップさせておきます。TBxIN0 端子より外部トリガパルスを入力し、キャプチャ機能を用いて、外部トリガパルスの立ち上がりで、アップカウンタ値をキャプチャレジスタ(TBxCP0)に取り込みます。

外部トリガパルスの立ち上がり時、割り込み INTCAPx0 が発生するように CPU で設定します。この割り込みで、タイマレジスタ(TBxRG0)には、TBxCP0 の値(c)とディレイタイム(d)を加算した値(c + d)を設定します。

タイマレジスタ(TBxRG1)には、TBxRG0 の値とワンショットパルスのパルス幅(p)を加算した値(c + d + p)を設定します。(TBxRG1 の変更は次の一致までに完了してください)

さらに、タイマフリップフロップコントロールレジスタ(TBxFFCR<TBE1T1, TBE0T1>)に "11" を設定し、UC と TBxRG0 との一致、および、TBxRG1 との一致により、タイマフリップフロップ(TBxFF0)が反転するように、トリガイネーブルにします。ワンショットパルス出力後、INTTBx の割り込み処理により、これをディセーブルに戻します。

なお、文中の(c), (d), (p)は、「図 11-6 ワンショットパルス出力(ディレイあり)」の c, d, p と対応しています。




図 11-6 ワンショットパルス出力(ディレイあり)

TBxIN0 入力の立ち上がりトリガとして、3ms 後に 2ms 幅のワンショットパルスを出力する場合の設定例を以下に示します。ここではソースクロックに ΦT1 を使用しています。

	7	6	5	4	3	2	1	0	
[メイン処理] TBxIN0でのキャプチャ設定									
PORT 関連レジスタ設定									
TBxEN	←	1	X	X	X	X	X	X	該当ポートを TBxIN0 になるように設定します。
TBxRUN	←	X	X	X	X	X	0	X	TMRBx モジュールを起動します。
TBxMOD	←	X	0	1	0	1	0	0	TMRBx を停止します
TBxFFCR	←	X	X	0	0	0	0	1	ソースクロックを $\Phi T1$ にし、TBxIN0 立ち上がりで TBxCP0 へカウント値を取り込みます。
PORT 関連レジスタ設定									
割り込みイネーブルセットレジスタ	←	*	*	*	*	*	*	*	TB x FF0 反転トリガをクリアし、ディセーブルします。
TBxRUN	←	*	*	*	*	*	1	X	該当ポートを TBxOUT になるように設定します。
[INTCAPx0 割り込みサービスルーチンでの処理] パルス出力設定									
TBxRG0	←	*	*	*	*	*	*	*	INTCAPx0 割り込みに対応するビットを"1"にし、割り込みを許可します。
TBxRG1	←	*	*	*	*	*	*	*	TMRBx を起動します。
TBxFFCR	←	X	X	-	-	1	1	-	カウント値を設定します。(TBxCAP0 + 3ms/ $\Phi T1$)
TBxIM	←	X	X	X	X	X	1	0	カウント値を設定します。(TBxCAP0 + (3+2)ms/ $\Phi T1$)
割り込みイネーブルセットレジスタ	←	*	*	*	*	*	*	*	TBxRG0, TBxRG1 との一致で TBxFF0 を反転します。
[INTTBx 割り込みサービスルーチンでの処理] 出力ディセーブル									
TBxFFCR	←	X	X	-	-	0	0	-	TBxRG1 との一致割り込み以外をマスクします。
割り込みイネーブルクリアレジスタ	←	*	*	*	*	*	*	*	INTTBx 割り込みに対応するビットを"1"にし、割り込みを許可します。

注) X; Don't care

-; No change

ディレイが不要な場合、TBxCP0 への取り込みによって TBxFF0 を反転させ、割り込み INTCAPx0 で TBxCP0 の値(c) にワンショットパルスの幅(p)を加算した値(c + p)を TBxRG1 に設定します。(TBxRG1 の変更は次の一致までに完了してください。) TBxFF0 は、TBxRG1 と UC の一致によって反転するように、反転イネーブルを選択します。また、INTTBx 割り込みでこれをディセーブルに戻します。




図 11-7 外部トリガパルスのワンショットパルス出力(ディレイなし)

11.7.2 周波数測定

キャプチャ機能を用いて外部クロックの周波数測定を行うことができます。

周波数測定は、16 ビットイベントカウンタモードと他の 16 ビットタイマを組み合わせで行います。TMRB5 と TMRB0 を使う場合を例に説明します。TMRB0 の TB0OUT を測定時間の設定に用います。

TMRB5 のカウントクロックは TB5IN0 端子入力を選択し、外部クロック入力によるカウント動作を行います。TB5MOD<TBCPM[1:0]> には "11" を設定することで、TB0OUT の立ち上がりで TB5CP0 にカウンタ値を取り込み、立下りで TB5CP1 にカウンタ値を取り込みます。

この設定により、16 ビットタイマ(TMRB0)のタイマフリップフロップ出力(TB0OUT)の立ち上がりで、キャプチャレジスタ(TB5CP0)に 16 ビットアップカウンタ UC のカウンタ値を取り込み、16 ビットタイマ(TMRB0)の TB0OUT の立ち下がりで、キャプチャレジスタ(TB5CP1)に UC のカウンタ値の取り込みを行います。

周波数は、16 ビットタイマの割り込み INTTB0 で測定時間を基準にして TB5CP0、TB5CP1 の差より求めます。

例えば、TB0OUT の "1" レベル幅の設定値が 0.5 s で、TB5CP0 と TB5CP1 の差が 100 であれば、周波数は $100 \div 0.5 \text{ s} = 200 \text{ Hz}$ となります。




図 11-8 周波数測定

11.7.3 パルス幅測定

キャプチャ機能を用いて、外部パルスの "High" レベル幅を測定することができます。TBxIN0 端子より外部パルスを入力し、アップカウンタ (UC) をプリスケアラ出力クロックにてフリーランニングでカウントアップさせておきます。キャプチャ機能を用いて、外部パルスの立ち上がり/立ち下がり、それぞれのエッジでトリガをかけ、このときのアップカウンタ値をキャプチャレジスタ(TBxCP0, TBxCP1)に取り込みます。TBxIN0 端子の立ち下がりにより、INTCAPx1 が発生するように CPU で設定します。

"High" レベルパルス幅は、TBxCP0 と TBxCP1 の差を求め、その値に内部クロックの周期をかけることにより、求めることができます。

例えば TBxCP0 と TBxCP1 の差が 100 で、プリスケアラ出力クロックの周期が 0.5 μs であれば、パルス幅は、 $100 \times 0.5 \text{ μs} = 50 \text{ μs}$ となります。

なお、クロックソースにより定まる UC の最大カウント時間を越えるパルス幅の測定を行う場合は、注意が必要です。この場合、ソフトウェアによる処理を行ってください。

また、外部パルスの"Low"レベル幅を測定することもできます。この場合、「図 11-9 パルス幅測定」における、2 回目の INTCAPx0 割り込み処理により、1 回目の C2 と 2 回目の C1 の差に、プリスケアラ出力クロックの周期をかけることにより、求めることができます。




図 11-9 パルス幅測定

11.7.4 時間差測定

キャプチャ機能を用いて、2 つの事象の時間差を測定することができます。プリスケアラ出力クロックを用いて、アップカウンタ(UC)をフリーランニングでカウントアップさせておきます。

TBxIN0 端子の入力パルスの立ち上がりエッジで、UC の値をキャプチャレジスタ(TBxCP0)に取り込みます。このとき、割り込み INTCAPx0 が発生するように CPU で設定します。

TBxIN1 端子の入力パルスの立ち上がりエッジで、UC の値をキャプチャレジスタ(TBxCP1)に取り込みます。このとき、割り込み INTCAPx1 が発生するように CPU で設定します。

時間差は、キャプチャレジスタの値が取り込み終わった時点で、TBxCP1 から TBxCP0 を引いた値に、内部クロックの周期をかけて求めることができます。




図 11-10 時間差測定

Not Recommended
for New Design

第 12 章 シリアルチャネル(SIO/UART)

12.1 概要

シリアルチャネル(SIO)は同期通信モード(IO インタフェースモード)と非同期通信モード(UART モード)の 2 つのモードを持っています。特長は以下のとおりです。

- ・ 転送クロック
 - プリスケアラでペリフェラルクロック($\Phi T0$)を 1/2、1/8、1/32、1/128 分周
 - プリスケアラ出力クロックに対し、1~16 分周が可能
 - プリスケアラ出力クロックに対し、 $N + m/16$ ($N = 2 \sim 15, m = 1 \sim 15$)分周が可能 (UART モードのみ)
 - システムクロックを使用可能(UART モードのみ)
- ・ ダブルバッファ/FIFO
 - ダブルバッファおよび、送受信あわせて最大 4 バイトの FIFO を使用可能
- ・ IO インタフェースモード
 - 転送モード：半二重(受信/送信)、全二重
 - クロック：出力(立ち上がりエッジ固定)/入力(立ち上がり/立ち下がりエッジ選択)
 - 連続転送時のインターバル時間設定が可能
- ・ UART モード
 - データ長：7, 8, 9 ビット
 - パリティ付加(9 ビット長では不可)
 - シリアルリンクでのウェイクアップ機能
 - $\overline{\text{CTS}}$ 端子を用いたハンドシェイク機能

以下の説明中、“x”はチャネル番号をあらわします。

12.2 チャネル別仕様相違点

TMPM364F10FG は 12 チャネルの SIO を内蔵しています。

各チャネルはそれぞれ独立に動作します。チャネルごとの使用端子と割り込みを以下にまとめます。

表 12-1 SIO のチャネル別仕様相違点

	端子			割り込み		シリアルクロック生成 タイマ	DMA 対応
	TXD	RXD	CTS / SCLK	受信割り込み	送信割り込み		
チャネル 0	PE4	PE5	PE6	INTRX0	INTTX0	TB5OUT	サポート
チャネル 1	PL4	PL5	PL6	INTRX1	INTTX1	TB5OUT	サポート
チャネル 2	PM1	PM2	PM0	INTRX2	INTTX2	TB5OUT	サポート
チャネル 3	PM5	PM6	PM4	INTRX3	INTTX3	TB5OUT	サポート
チャネル 4	PN0	PN1	PN2	INTRX4	INTTX4	TB6OUT	サポート
チャネル 5	PN4	PN5	PN6	INTRX5	INTTX5	TB6OUT	サポート
チャネル 6	PO0	PO1	PO2	INTRX6	INTTX6	TB6OUT	サポート
チャネル 7	PO4	PO5	PO6	INTRX7	INTTX7	TB6OUT	サポート
チャネル 8	PC0	PC1	PC2	INTRX8	INTTX8	TB9OUT	サポート
チャネル 9	PC4	PC5	PC6	INTRX9	INTTX9	TB9OUT	サポート
チャネル 10	PD0	PD1	PD2	INTRX10	INTTX10	TB9OUT	サポート
チャネル 11	PD4	PD5	PD6	INTRX11	INTTX11	TB9OUT	サポート

図 12-1 に SIO のブロック図を示します。



12.4 レジスタ説明

12.4.1 チャネル別レジスタ一覧

各チャネルのレジスタとアドレスを示します。

Channel x	Base Address
Channel0	0x400E_1000
Channel1	0x400E_1100
Channel2	0x400E_1200
Channel3	0x400E_1300
Channel4	0x400E_1400
Channel5	0x400E_1500
Channel6	0x400E_1600
Channel7	0x400E_1700
Channel8	0x400E_1800
Channel9	0x400E_1900
Channel10	0x400E_1A00
Channel11	0x400E_1B00

レジスタ名(x=0~11)		Address(Base+)
イネーブルレジスタ	SCxEN	0x0000
送受信バッファレジスタ	SCxBUF	0x0004
コントロールレジスタ	SCxCR	0x0008
モードコントロールレジスタ 0	SCxMOD0	0x000C
ボーレートジェネレータコントロールレジスタ	SCxBRCR	0x0010
ボーレートジェネレータコントロールレジスタ 2	SCxBRADD	0x0014
モードコントロールレジスタ 1	SCxMOD1	0x0018
モードコントロールレジスタ 2	SCxMOD2	0x001C
受信 FIFO コンフィグレジスタ	SCxRFC	0x0020
送信 FIFO コンフィグレジスタ	SCxTFC	0x0024
受信 FIFO ステータスレジスタ	SCxRST	0x0028
送信 FIFO ステータスレジスタ	SCxTST	0x002C
FIFO コンフィグレジスタ	SCxFCNF	0x0030

- 注 1) 送信中、受信中に制御レジスタを書き換えないでください。
- 注 2) 受信中に動作を停止(SCxMOD0<RXE>を"0"にクリア)しないでください。
- 注 3) 送信中に動作を停止(SCxMOD1<TXE>を"0"にクリア)しないでください。

12.4.2 SCxEN (イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	SIOE
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	SIOE	R/W	SIO 動作 0: 禁止 1: 動作 SIO の動作を指定します。SIO を使用する場合は、まず<SIOE>に"1"をセットしてください。 動作禁止の状態では、イネーブルレジスタを除く SIO のすべてのクロックが停止しますので消費電力の低減が可能です。 SIO を一旦動作させた後に動作禁止にした場合は、SCxTFC<TIL[1:0]>を除くレジスタの設定は保持されます。

注 1) SCxEN<SIOE>=0(SIO 動作禁止)、または SCxMOD1<I2SC>=0 で IDLE モードへの移行(IDLE モード中の動作停止)した場合は、必ず SCxTFC の再設定を行ってください。

注 2) SIO の送信/受信割り込みを利用して DMA 転送を行う場合、SCxMOD2<SWRST>にてソフトウェアリセットを行ってから、DMAC を動作させ(DMA 要求待機状態)、SIO の送信、または受信の設定(開始)を行ってください。

12.4.3 SCxBUF (バッファレジスタ)

SCxBUF は、書き込み時は送信バッファまたは FIFO、読み出し時は受信バッファまたは FIFO として機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TB / RB							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	TB[7:0] / RB[7:0]	R/W	[ライト] TB : 送信用バッファ/ FIFO [リード] RB : 受信用バッファ/ FIFO

12.4.4 SCxCR (コントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	RB8	R	受信データビット 8 (UART 用) 9 ビット UART モード時の 9 ビット目の受信データです。
6	EVEN	R/W	パリティ (UART 用) 0: Odd 1: Even パリティの条件を設定します。 "0"で奇数(Odd)パリティ、"1"で偶数(Even)パリティです。 パリティは、7 ビット UART モード、8 ビット UART モードで使用可能です。
5	PE	R/W	パリティ付加 (UART 用) 0: 禁止 1: 許可 パリティ許可/禁止を制御するビットです。 パリティは、7 ビット UART モード、8 ビット UART モードで使用可能です。
4	OERR	R	オーバランエラー (注) 0: エラーではない 1: エラー
3	PERR	R	パリティ/アンダーランエラー (注) 0: エラーではない 1: エラー
2	FERR	R	フレーミングエラー (注) 0: エラーではない 1: エラー
1	SCLKS	R/W	入力クロックエッジ選択 (IO インタフェース用) クロック出力モードの時には"0"を設定してください。 0: SCLKx の立ち下がりがリッジで送信バッファのデータを 1bit ずつ TXDx 端子へ出力します。 SCLKx の立ち上がりエッジで RXDx 端子のデータを 1bit ずつ受信バッファに取り込みます。 この時、SCLKx は High レベルからスタートします。 1: SCLKx の立ち上がりエッジで送信バッファのデータを 1bit ずつ TXDx 端子へ出力します。 SCLKx の立ち下がりがリッジで RXDx 端子のデータを 1bit ずつ受信バッファに取り込みます。 この時、SCLKx は Low レベルからスタートします。
0	IOC	R/W	クロック選択 (IO インタフェース用) 0: ボーレートジェネレータ 1: SCLK 端子入力

注) エラーフラグ(OERR, PERR, FERR)は読み出すとクリアされます。

12.4.5 SCxMOD0 (モードコントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TB8	CTSE	RXE	WU	SM		SC	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TB8	R/W	送信データビット 8 (UART 用) 9 ビット UART モード時の 9 ビット目の送信データをセットします。
6	CTSE	R/W	ハンドシェイク機能制御 (UART 用) 0: CTS ディセーブル 1: CTS イネーブル ハンドシェイク機能の制御を行います。 イネーブルにすると CTS 端子を用いたハンドシェイク機能が使用可能になります。
5	RXE	R/W	受信制御(注 1)(注 2) 0: 禁止 1: 許可
4	WU	R/W	ウェイクアップ機能 (UART 用) 0: ディセーブル 1: イネーブル 9 ビット UART モードの場合のみ有効で、その他のモードでは無視されます。 イネーブルの場合、受信データ 9 ビット目が"1"のときのみ割り込みが発生します。
3-2	SM[1:0]	R/W	シリアル転送モード 00: IO インタフェースモード 01: 7 ビット長 UART モード 10: 8 ビット長 UART モード 11: 9 ビット長 UART モード
1-0	SC[1:0]	R/W	シリアル転送クロック (UART 用) 00: タイマ TBxOUT 表 12-1 を参照 01: ボーレートジェネレータ 10: 内部クロック fsys 11: 外部クロック (SCLK 入力) (IO インタフェースモード時の転送クロックは、コントロールレジスタ (SCxCR) で選択します。)

注 1) <RXE>ビットは、各モードレジスタ(SCxMOD0, SCxMOD1, SCxMOD2)を設定してから許可してください。
注 2) 受信中に動作を停止(SCxMOD0<RXE>を"0"にクリア)しないでください。

12.4.6 SCxMOD1 (モードコントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	I2SC	FDPX		TXE	SINT			-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	I2SC	R/W	IDLE モード時の動作 0: 停止 1: 動作 IDLE モード時の動作を指定します。
6-5	FDPX[1:0]	R/W	転送モード設定 00: 転送禁止 01: 半二重(受信) 10: 半二重(送信) 11: 全二重 IO インタフェースモード時の転送モードを設定します。また FIFO が許可されている場合は FIFO の構成を指定します。 UART モードの場合は FIFO 構成の指定のみ行われます。
4	TXE	R/W	送信制御(注 1) (注 2) 0: 禁止 1: 許可 全転送モードに有効な送信許可ビットです。
3-1	SINT[2:0]	R/W	連続転送時のインターバル時間(IO インタフェース用) 000: なし 001: 1SCLK 010: 2SCLK 011: 4SCLK 100: 8SCLK 101: 16SCLK 110: 32SCLK 111: 64SCLK IO インタフェースモードで SCLK 出力の場合に有効なビットです。その他のモードでは意味を持ちません。 IO インタフェースモードで、ダブルバッファまたは FIFO が許可されている時に連続転送のインターバル時間を指定します。
0	-	R/W	"0"をライトしてください。

注 1) <TXE>ビットは、すべての設定を行った後に許可してください。

注 2) 送信中に動作を停止(SCxMOD1<TXE>を"0"にクリア)しないでください。

注 3) SIO で全二重通信をする場合、SIO 送信/受信割り込みを利用して DMA 転送を行うことはできません。

注 4) SCxEN<SIOE>=0(SIO 動作禁止)、または SCxMOD1<I2SC>=0 で IDLE モードへの移行(IDLE モード中の動作停止)した場合は、必ず SCxTFC の再設定を行ってください。

12.4.7 SCxMOD2 (モードコントロールレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TBEMP	RBFL	TXRUN	SBLN	DRCHG	WBUF	SWRST	
リセット後	1	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能											
31-8	–	R	リードすると"0"が読めます。											
7	TBEMP	R	送信バッファエンプティフラグ 0: Full 1: Empty ダブルバッファ不許可の場合はこのフラグは意味を持ちません。 送信ダブルバッファのデータ empty を示すフラグです。送信ダブルバッファのデータが送信シフトレジスタに移され empty になると"1"になり、送信データが書き込まれると"0"になります。											
6	RBFL	R	受信バッファ full フラグ 0: Empty 1: Full ダブルバッファ不許可の場合はこのフラグは意味を持ちません。 受信ダブルバッファのデータ full を示すフラグです。受信動作が終了して、受信シフトレジスタから受信ダブルバッファへデータが格納されると"1"になり、読み出すと"0"になります。											
5	TXRUN	R	送信動作中フラグ 0: 停止 1: 動作 送信シフト動作中を示すステータスフラグです。 <TXRUN>と<TBEMP>ビットで以下のような状態を示します。 <table><tr><th><TXRUN></th><th><TBEMP></th><th>状態</th></tr><tr><td>1</td><td>–</td><td>送信動作中</td></tr><tr><td rowspan="2">0</td><td>1</td><td>送信が完全に終了</td></tr><tr><td>0</td><td>送信バッファに次のデータがあり送信待ち</td></tr></table>	<TXRUN>	<TBEMP>	状態	1	–	送信動作中	0	1	送信が完全に終了	0	送信バッファに次のデータがあり送信待ち
<TXRUN>	<TBEMP>	状態												
1	–	送信動作中												
0	1	送信が完全に終了												
	0	送信バッファに次のデータがあり送信待ち												
4	SBLN	R/W	送信 STOP ビット長(UART 用) 0: 1 ビット 1: 2 ビット UART モード時の送信 STOP ビットの長さを指定します。 受信の場合は設定に関わらず 1 ビットの STOP ビットで認識します。											
3	DRCHG	R/W	転送方向設定 0: LSB first 1: MSB first IO インタフェースモード時の転送方向を指定します。 UART モード時は LSB first に設定してください。											
2	WBUF	R/W	ダブルバッファの許可 0: 不許可 1: 許可 IO インタフェースモードの送信(SCLK 出力/入力), 受信(SCLK 出力), UART モードの送信時に、送信、受信のダブルバッファの許可/不許可を指定します。 IO インタフェースモードの受信(SCLK 入力), UART モードの受信時は設定に関わらず、常にダブルバッファは許可されます。											

Bit	Bit Symbol	Type	機能										
1-0	SWRST[1:0]	R/W	ソフトリセット "10"→"01"の順に書き込むことでソフトウェアリセットが発生します。 ソフトウェアリセットにより、以下のビットが初期化されます。また、送受信回路と FIFO は初期状態になります。(注 1)(注 2) <table><tr><th>レジスタ名</th><th>ビット</th></tr><tr><td>SCxMOD0</td><td><RXE></td></tr><tr><td>SCxMOD1</td><td><TXE></td></tr><tr><td>SCxMOD2</td><td><TBEMP>, <RBFLL>, <TXRUN></td></tr><tr><td>SCxCR</td><td><OERR>, <PERR>, <FERR></td></tr></table>	レジスタ名	ビット	SCxMOD0	<RXE>	SCxMOD1	<TXE>	SCxMOD2	<TBEMP>, <RBFLL>, <TXRUN>	SCxCR	<OERR>, <PERR>, <FERR>
レジスタ名	ビット												
SCxMOD0	<RXE>												
SCxMOD1	<TXE>												
SCxMOD2	<TBEMP>, <RBFLL>, <TXRUN>												
SCxCR	<OERR>, <PERR>, <FERR>												

- 注1) 転送動作中にソフトリセットを実施する場合は2回連続して実行してください。
- 注2) ソフトウェアリセット動作が完了するのに、命令実行後2クロックが必要です。

12.4.8 SCxBRCR (ボーレートジェネレータコントロールレジスタ), SCxBRADD (ボーレートジェネレータコントロールレジスタ 2)

ボーレートジェネレータの分周値は、下記の 2 つのレジスタで設定します。

SCxBRCR

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	BRADDE	BRCK			BRS		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R/W	"0"をライトしてください。
6	BRADDE	R/W	N + (16 - K)/16 分周機能(UART 用) 0: ディセーブル 1: イネーブル この機能は、UART モードのときのみ使用可能です。
5-4	BRCK[1:0]	R/W	ボーレートジェネレータ入力クロック選択 00: φT1 01: φT4 10: φT16 11: φT64
3-0	BRS[3:0]	R/W	分周値"N"の設定 0000: 16 分周 0001: 1 分周 0010: 2 分周 : 1111: 15 分周

SCxBRADD

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	BRK			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-0	BRK[3:0]	R/W	N + (16 - K)/16 分周の K 値の設定(UART 用) 0000: 設定禁止 0001: K = 1 0010: K = 2 : 1111: K = 15

ボーレートジェネレータ分周値の設定方法を表 12-2 にまとめます。

表 12-2 分周値の設定方法

	<BRADDE> = "0"のとき	<BRADDE> = "1"のとき (注 1) (UART モードのみ使用可能)
<BRS>の設定	分周値"N"を設定 (注 2) (注 3)	
<BRK>の設定	設定不要	"K"値を設定 (注 4)
分周値	N 分周	$N + \frac{(16 - K)}{16}$ 分周

注 1) N + (16 - K)/16 分周機能を使用する場合、必ず<BRK>に"K"値を設定後に<BRADDE> = "1"を設定してください。この機能は、UART モードのときのみ使用可能です。

注 2) UART モードで N + (16 - K)/16 分周機能を使用する場合、分周値"N"に 1 分周("0001")と 16 分周("0000")は設定できません。

注 3) IO インタフェースモードの場合、分周値"N"に 1 分周("0001")を設定できるのはダブルバッファを使用する場合のみです。

注 4) "K"値に"0"を設定することはできません。

12.4.9 SCxFCNF (FIFO コンフィグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	RFST	TFIE	RFIE	RXTXCNT	CNFG
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能	
31-8	-	R	リードすると"0"が読めます。	
7-5	-	R/W	必ず"000"を書き込んでください。	
4	RFST	R/W	受信 FIFO 使用バイト数 0: 最大 1: 受信 FIFO の FILL レベルに同じ 受信 FIFO 使用バイト数の設定ビットです。(注 1) "0"の場合、構成されている FIFO の最大のバイト数(<CNFG>ビットの説明を参照。)が使用可能です。 "1"の場合、SCxRFC<RIL[1:0]>で指定された FILL レベルのバイト数になります。	
3	TFIE	R/W	送信 FIFO 使用時の送信割り込み許可 0: 禁止 1:許可 送信 FIFO が有効にされている時の送信割り込みの禁止/許可を切り替えます。	
2	RFIE	R/W	受信 FIFO 使用時の受信割り込み許可 0: 禁止 1:許可 受信 FIFO が有効にされている時の受信割り込みの禁止/許可を切り替えます。	
1	RXTXCNT	R/W	RXE/TXE の自動禁止 0: なし 1: 自動禁止 送信/受信の自動禁止機能の制御ビットです。 "1"に設定した場合、設定された通信方式により以下のように動作します。	
			半二重受信	受信シフトレジスタ、受信バッファおよび受信 FIFO に指定された有効バイト数分のデータが格納されると自動的に受信許可ビット(SCxMOD0 <RXE>)が"0"となり、受信が禁止される。
			半二重送信	送信 FIFO、送信バッファおよび送信シフトレジスタのすべてのデータ送信が終了すると自動的に送信許可ビット(SCxMOD1 <TXE>)が"0"となり、送信が禁止される。
			全二重	上記の半二重受信または半二重送信のどちらかの条件が成立すると自動的に送信許可ビット、受信許可ビットとも"0"となり、送受信が禁止される。
0	CNFG	R/W	FIFO の許可 0: 禁止 1: 許可 FIFO 使用の許可ビットです。(注 2) "1"に設定すると FIFO が使用可能となります。設定された通信方式により FIFO の構成は以下のようになります。	
			半二重受信	受信 FIFO 4 バイト
			半二重送信	送信 FIFO 4 バイト
			全二重	受信 FIFO 2 バイト + 送信 FIFO 2 バイト

注 1) 送信 FIFO は常に構成されている FIFO の最大バイト数を使用できます。

注 2) 9 ビット UART モードでは FIFO は使用できません。

注 3) SIO 送信/受信割り込みを利用して DMA 転送を行う場合、FIFO を使用することはできません。

12.4.10 SCxRFC (受信 FIFO コンフィグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RFCS	RFIS	-	-	-	-	RIL	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能															
31-8	—	R	リードすると"0"が読めます。															
7	RFCS	W	受信 FIFO クリア(注 1) 1: クリア "1"を書き込むと受信 FIFO がクリアされ、SCxRST<RLVL>="000"となります。また、リードポインタも初期化されます。 リードすると"0"が読めます。															
6	RFIS	R/W	割り込み発生条件選択 0: fill レベル到達 1: fill レベル到達および新規データ読み出し時に fill レベルを超えている															
5-2	—	R	リードすると"0"が読めます。															
1-0	RIL[1:0]	R/W	受信割り込みが発生する FIFO の fill レベル <table><tr><td></td><td>半二重</td><td>全二重</td></tr><tr><td>00</td><td>4 バイト</td><td>2 バイト</td></tr><tr><td>01</td><td>1 バイト</td><td>1 バイト</td></tr><tr><td>10</td><td>2 バイト</td><td>2 バイト</td></tr><tr><td>11</td><td>3 バイト</td><td>1 バイト</td></tr></table>		半二重	全二重	00	4 バイト	2 バイト	01	1 バイト	1 バイト	10	2 バイト	2 バイト	11	3 バイト	1 バイト
	半二重	全二重																
00	4 バイト	2 バイト																
01	1 バイト	1 バイト																
10	2 バイト	2 バイト																
11	3 バイト	1 バイト																

注 1) 送信/受信 FIFO 使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF<CNFG>="1")の後、必ず送信/受信 FIFO のクリアを実行してください。

注 2) FIFO の fill レベルにて発生する割り込みを利用して DMA 転送を開始することはできません。

12.4.11 SCxTFC (送信 FIFO コンフィグレジスタ) (注 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TFCS	TFIS	-	-	-	-	TIL	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能															
31-8	—	R	リードすると"0"が読めます。															
7	TFCS	W	送信 FIFO クリア(注 1) 1: クリア "1"を書き込むと送信 FIFO がクリアされ、SCxTST<TLVL>="000"となります。また、ライトポイントも初期化されます。 リードすると"0"が読めます。															
6	TFIS	R/W	割り込み発生条件選択 0: fill レベル到達 1: fill レベル到達および新規データ書き込み時に fill レベルに達していない															
5-2	—	R	リードすると"0"が読めます。															
1-0	TIL[1:0]	R/W	送信割り込みが発生する FIFO の fill レベル <table><tr><td></td><td>半二重</td><td>全二重</td></tr><tr><td>00</td><td>Empty</td><td>Empty</td></tr><tr><td>01</td><td>1 バイト</td><td>1 バイト</td></tr><tr><td>10</td><td>2 バイト</td><td>Empty</td></tr><tr><td>11</td><td>3 バイト</td><td>1 バイト</td></tr></table>		半二重	全二重	00	Empty	Empty	01	1 バイト	1 バイト	10	2 バイト	Empty	11	3 バイト	1 バイト
	半二重	全二重																
00	Empty	Empty																
01	1 バイト	1 バイト																
10	2 バイト	Empty																
11	3 バイト	1 バイト																

注 1) 送信/受信 FIFO 使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF<CNFG>="1")の後、必ず送信/受信 FIFO のクリアを実行してください。

注 2) 以下の動作を行った際は、SCxTFC レジスタを再度設定してください。

・ SCxEN<SIOE>="0" (SIO 動作停止)

・ SCxMOD1<I2SC>="0" (IDLE モード時動作禁止)設定で、WFI 命令による低消費電力モードへの遷移からの復帰後

注 3) FIFO の fill レベルにて発生する割り込みを利用して DMA 転送を開始することはできません。

12.4.12 SCxRST (受信 FIFO ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ROR	-	-	-	-	RLVL		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	ROR	R	受信 FIFO オーバラン(注) 0: オーバランは発生していない 1: オーバラン発生
6-3	-	R	リードすると"0"が読めます。
2-0	RLVL[2:0]	R	受信 FIFO の 満レベル 000: Empty 001: 1 バイト 010: 2 バイト 011: 3 バイト 100: 4 バイト

注) <ROR>ビットはバッファレジスタ(SCxBUF)を読み出すと"0"にクリアされます。

12.4.13 SCxTST (送信 FIFO ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TUR	-	-	-	-	-	TLVL	
リセット後	1	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	TUR	R	送信 FIFO アンダーラン(注) 0: アンダーランは発生していない 1: アンダーラン発生
6-3	-	R	リードすると"0"が読めます。
2-0	TLVL[2:0]	R	送信 FIFO の fill レベル 000: Empty 001: 1 バイト 010: 2 バイト 011: 3 バイト 100: 4 バイト

注) <TUR>ビットはバッファレジスタ(SCxBUF)に書き込みを行うと"0"にクリアされます。

12.5 動作モード

表 12-3 にモードとデータフォーマットをまとめます。

表 12-3 モードとデータフォーマット

モード	種類	データ長	転送方向	パリティ付加	STOP ビット長(送信)
モード 0	同期通信モード (IO インタフェースモード)	8 ビット	LSB first/MSB first	-	-
モード 1	非同期通信モード (UART モード)	7 ビット	LSB first	○	1 ビットまたは 2 ビット
モード 2		8 ビット		○	
モード 3		9 ビット		×	

モード 0 は同期通信モードで、IO を拡張するために使用できます。SCLK に同期してデータの送受信を行います。SCLK は入力/出力いずれも使用できます。

転送方向は、LSB first と MSB first から選択可能です。パリティ付加機能はなく、STOP ビットも使用しません。

モード 1 からモード 3 は非同期通信モードです。転送方向は LSB first 固定です。

モード 1 とモード 2 はパリティビットの付加が可能です。モード 3 は、マスタコントローラが、シリアルリンク(マルチコントローラシステム)でスレーブコントローラを起動させるためのウェイクアップ機能を有しています。

送信時の STOP ビットを 1 ビットまたは 2 ビットから選択できます。受信時の STOP ビット長は 1 ビット固定です。

12.6 データフォーマット

12.6.1 データフォーマット一覧

図 12-2 にデータフォーマットを示します。




図 12-2 データフォーマット

12.6.2 パリティ制御

7 ビット UART モードまたは 8 ビット UART モードでは送信データにパリティビットを付加することができます。

SCxCR<PE>に"1"を設定するとパリティが有効になります。SCxCR<EVEN>で偶数/奇数パリティを選択することができます。

12.6.2.1 送信

送信時、パリティ制御回路は送信バッファのデータに対して自動的にパリティを発生し、7 ビット UART モードのときは SCxBUF<TB7>に、8 ビット UART モードのときは SCxMOD0<TB8>にパリティが格納されます。

なお<PE>と<EVEN>の設定は、送信データをバッファレジスタに書き込む前に行ってください。

12.6.2.2 受信

受信データが受信シフトレジスタから受信バッファに移されるとパリティを自動発生し、7 ビット UART モードのときは SCxBUF<RB7>と、8 ビット UART モードのときは SCxCR<RB8>と生成したパリティを比較します。異なっているとパリティエラーが発生し、SCxCR<PERR>がセットされます。

FIFO を使用する場合、<PERR>は受信したいずれかのデータでパリティエラーが発生したことを示します。

12.6.3 STOP ビット長

SCxMOD2<SBLN>で、UART 送信モードの STOP ビット長を 1 ビットまたは 2 ビットに設定できます。受信の場合にはこのビットの設定にかかわらず 1 ビットの STOP ビット長として認識します。

12.7 クロック制御

12.7.1 プリスケアラ

7ビットのプリスケアラを実装しており、 $\Phi T0$ の2/8/32/128分周のクロックを生成します。

プリスケアラの入力クロック $\Phi T0$ は、クロック/モード制御部の CGSYSCR レジスタで選択します。

プリスケアラは、SCxMOD0<SC[1:0]>="01"でボーレートジェネレータを転送クロックとして選択した場合に動作します。

ボーレートジェネレータへの入力クロック分解能を、下表に示します。

表 12-4 ボーレートジェネレータへの入力クロック分解能 $f_c = 64 \text{ MHz}$, $f_s = 32.768 \text{ kHz}$

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロック ギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出力クロック 分解能			
				$\phi T1$	$\phi T4$	$\phi T16$	$\phi T64$
0	0 (fgear)	000 (fc)	000 (fperiph/1)	$fc/2^1$ (0.0312 μs)	$fc/2^3$ (0.125 μs)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)
			001 (fperiph/2)	$fc/2^2$ (0.0625 μs)	$fc/2^4$ (0.25 μs)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)
			010 (fperiph/4)	$fc/2^3$ (0.125 μs)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)
			011 (fperiph/8)	$fc/2^4$ (0.25 μs)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)
			100 (fperiph/16)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)
			101 (fperiph/32)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)	$fc/2^{12}$ (64.0 μs)
		100 (fc/2)	000 (fperiph/1)	$fc/2^2$ (0.0625 μs)	$fc/2^4$ (0.25 μs)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)
			001 (fperiph/2)	$fc/2^3$ (0.125 μs)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)
			010 (fperiph/4)	$fc/2^4$ (0.25 μs)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)
			011 (fperiph/8)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)
			100 (fperiph/16)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)	$fc/2^{12}$ (64.0 μs)
			101 (fperiph/32)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)	$fc/2^{13}$ (128.0 μs)
		101 (fc/4)	000 (fperiph/1)	$fc/2^3$ (0.125 μs)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)
			001 (fperiph/2)	$fc/2^4$ (0.25 μs)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)
			010 (fperiph/4)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)
			011 (fperiph/8)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)	$fc/2^{12}$ (64.0 μs)
			100 (fperiph/16)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)	$fc/2^{13}$ (128.0 μs)
			101 (fperiph/32)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)	$fc/2^{12}$ (64.0 μs)	$fc/2^{14}$ (256.0 μs)
		110 (fc/8)	000 (fperiph/1)	$fc/2^4$ (0.25 μs)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)
			001 (fperiph/2)	$fc/2^5$ (0.5 μs)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)
			010 (fperiph/4)	$fc/2^6$ (1.0 μs)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)	$fc/2^{12}$ (64.0 μs)
			011 (fperiph/8)	$fc/2^7$ (2.0 μs)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)	$fc/2^{13}$ (128.0 μs)
			100 (fperiph/16)	$fc/2^8$ (4.0 μs)	$fc/2^{10}$ (16.0 μs)	$fc/2^{12}$ (64.0 μs)	$fc/2^{14}$ (256.0 μs)
			101 (fperiph/32)	$fc/2^9$ (8.0 μs)	$fc/2^{11}$ (32.0 μs)	$fc/2^{13}$ (128.0 μs)	$fc/2^{15}$ (512.0 μs)

表 12-4 ボーレートジェネレータへの入力クロック分解能 $f_c = 64 \text{ MHz}$, $f_s = 32.768 \text{ kHz}$

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロック ギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出カクロック 分解能			
				$\phi T1$	$\phi T4$	$\phi T16$	$\phi T64$
0	1 (fc)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (00312 μs)	$f_c/2^3$ (0.125 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.0625 μs)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.125 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)	$f_c/2^{11}$ (32.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)	$f_c/2^{12}$ (64.0 μs)
		100 (fc/2)	000 (fperiph/1)	—	$f_c/2^3$ (0.125 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.0625 μs)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.125 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)	$f_c/2^{11}$ (32.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)	$f_c/2^{12}$ (64.0 μs)
		101 (fc/4)	000 (fperiph/1)	—	$f_c/2^3$ (0.2 μs)	$f_c/2^5$ (0.8 μs)	$f_c/2^7$ (3.2 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.125 μs)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)	$f_c/2^{11}$ (32.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)	$f_c/2^{12}$ (64.0 μs)
		110 (fc/8)	000 (fperiph/1)	—	—	$f_c/2^5$ (0.8 μs)	$f_c/2^7$ (2.0 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)
			010 (fperiph/4)	—	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.25 μs)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.5 μs)	$f_c/2^7$ (2.0 μs)	$f_c/2^9$ (8.0 μs)	$f_c/2^{11}$ (32 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.0 μs)	$f_c/2^8$ (4.0 μs)	$f_c/2^{10}$ (16.0 μs)	$f_c/2^{12}$ (64.0 μs)
1	*	*	*	$f_s/2$ (61 μs)	$f_s/2^3$ (244 μs)	$f_s/2^5$ (977 μs)	$f_s/2^7$ (3.91 ms)

注 1) プリスケアラ出カクロック ϕTn は、必ず $\phi Tn \leq f_{\text{sys}}/2$ を満足するように(ϕTn が f_{sys} よりも遅くなるように)選択してください。

注 2) SIO 動作中はクロックギアの切り替えは行わないでください。

注 3) 表中"—"は設定禁止、"*"は Don't Care です。

表 12-5 ボーレートジェネレータへの入力クロック分解能 $f_c = 48 \text{ MHz}$, $f_s = 32.768 \text{ kHz}$

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロック ギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出カクロック 分解能			
				$\phi T1$	$\phi T4$	$\phi T16$	$\phi T64$
0	0 (fgear)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.0417 μs)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.0833 μs)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
		100 (fc/2)	000 (fperiph/1)	$f_c/2^2$ (0.0833 μs)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			001 (fperiph/2)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)
			010 (fperiph/4)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			011 (fperiph/8)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			100 (fperiph/16)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
			101 (fperiph/32)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)	$f_c/2^{13}$ (171 μs)
		101 (fc/4)	000 (fperiph/1)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)
			001 (fperiph/2)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			010 (fperiph/4)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			011 (fperiph/8)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
			100 (fperiph/16)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)	$f_c/2^{13}$ (171 μs)
			101 (fperiph/32)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)	$f_c/2^{14}$ (341 μs)
		110 (fc/8)	000 (fperiph/1)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			001 (fperiph/2)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			010 (fperiph/4)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
			011 (fperiph/8)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)	$f_c/2^{13}$ (171 μs)
			100 (fperiph/16)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)	$f_c/2^{14}$ (341 μs)
			101 (fperiph/32)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)	$f_c/2^{13}$ (171 μs)	$f_c/2^{15}$ (683 μs)

表 12-5 ボーレートジェネレータへの入力クロック分解能 $f_c = 48 \text{ MHz}$, $f_s = 32.768 \text{ kHz}$

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロック ギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出力クロック 分解能			
				$\phi T1$	$\phi T4$	$\phi T16$	$\phi T64$
0	1 (fc)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.0417 μs)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.0833 μs)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
		100 (fc/2)	000 (fperiph/1)	—	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.0833 μs)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
		101 (fc/4)	000 (fperiph/1)	—	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.167 μs)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
		110 (fc/8)	000 (fperiph/1)	—	—	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)
			001 (fperiph/2)	—	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)
			010 (fperiph/4)	—	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.333 μs)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)
			100 (fperiph/16)	$f_c/2^5$ (0.667 μs)	$f_c/2^7$ (2.67 μs)	$f_c/2^9$ (10.7 μs)	$f_c/2^{11}$ (42.7 μs)
			101 (fperiph/32)	$f_c/2^6$ (1.33 μs)	$f_c/2^8$ (5.33 μs)	$f_c/2^{10}$ (21.3 μs)	$f_c/2^{12}$ (85.3 μs)
1	*	*	*	$f_s/2$ (61 μs)	$f_s/2^3$ (244 μs)	$f_s/2^5$ (977 μs)	$f_s/2^7$ (3.91 ms)

注 1) プリスケアラ出力クロック ϕT_n は、必ず $\phi T_n \leq f_{sys}/2$ を満足するように(ϕT_n が f_{sys} よりも遅くなるように)選択してください。

注 2) SIO 動作中はクロックギアの切り替えは行わないでください。

注 3) 表中"—"は設定禁止、"*"は Don't Care です。

表 12-6 ボーレートジェネレータへの入力クロック分解能 $f_c = 32 \text{ MHz}$, $f_s = 32.768 \text{ kHz}$

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロック ギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出カクロック 分解能			
				$\phi T1$	$\phi T4$	$\phi T16$	$\phi T64$
0	0 (fgear)	000 (fc)	000 (fperiph/1)	$f_c/2^1$ (0.0625 μs)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)
			001 (fperiph/2)	$f_c/2^2$ (0.125 μs)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			010 (fperiph/4)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			011 (fperiph/8)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
			100 (fperiph/16)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)
			101 (fperiph/32)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)
		100 (fc/2)	000 (fperiph/1)	$f_c/2^2$ (0.125 μs)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)
			001 (fperiph/2)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			010 (fperiph/4)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
			011 (fperiph/8)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)
			100 (fperiph/16)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)
			101 (fperiph/32)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)	$f_c/2^{13}$ (256.0 μs)
		101 (fc/4)	000 (fperiph/1)	$f_c/2^3$ (0.25 μs)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)
			001 (fperiph/2)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
			010 (fperiph/4)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)
			011 (fperiph/8)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)
			100 (fperiph/16)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)	$f_c/2^{13}$ (256.0 μs)
			101 (fperiph/32)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)	$f_c/2^{14}$ (512.0 μs)
		110 (fc/8)	000 (fperiph/1)	$f_c/2^4$ (0.5 μs)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)
			001 (fperiph/2)	$f_c/2^5$ (1.0 μs)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)
			010 (fperiph/4)	$f_c/2^6$ (2.0 μs)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)
			011 (fperiph/8)	$f_c/2^7$ (4.0 μs)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)	$f_c/2^{13}$ (256.0 μs)
			100 (fperiph/16)	$f_c/2^8$ (8.0 μs)	$f_c/2^{10}$ (32.0 μs)	$f_c/2^{12}$ (128.0 μs)	$f_c/2^{14}$ (512.0 μs)
			101 (fperiph/32)	$f_c/2^9$ (16.0 μs)	$f_c/2^{11}$ (64.0 μs)	$f_c/2^{13}$ (256.0 μs)	$f_c/2^{15}$ (1024 μs)

表 12-6 ボーレートジェネレータへの入力クロック分解能 $f_c = 32 \text{ MHz}$, $f_s = 32.768 \text{ kHz}$

$\phi T0$ 選択 CGSYSCR <FPSEL1>	ペリフェラル クロック選択 CGSYSCR <FPSEL0>	クロック ギア値 CGSYSCR <GEAR[2:0]>	プリスケアラ クロック選択 CGSYSCR <PRCK[2:0]>	プリスケアラ出力クロック 分解能			
				$\phi T1$	$\phi T4$	$\phi T16$	$\phi T64$
0	1 (fc)	000 (fc)	000 (fperiph/1)	$fc/2^1$ (0.0625 μs)	$fc/2^3$ (0.25 μs)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)
			001 (fperiph/2)	$fc/2^2$ (0.125 μs)	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)
			010 (fperiph/4)	$fc/2^3$ (0.25 μs)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)
			011 (fperiph/8)	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)
			100 (fperiph/16)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)	$fc/2^{11}$ (64.0 μs)
			101 (fperiph/32)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)	$fc/2^{12}$ (128.0 μs)
		100 (fc/2)	000 (fperiph/1)	—	$fc/2^3$ (0.25 μs)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)
			001 (fperiph/2)	$fc/2^2$ (0.125 μs)	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)
			010 (fperiph/4)	$fc/2^3$ (0.25 μs)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)
			011 (fperiph/8)	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)
			100 (fperiph/16)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)	$fc/2^{11}$ (64.0 μs)
			101 (fperiph/32)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)	$fc/2^{12}$ (128.0 μs)
		101 (fc/4)	000 (fperiph/1)	—	$fc/2^3$ (0.25 μs)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)
			001 (fperiph/2)	—	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)
			010 (fperiph/4)	$fc/2^3$ (0.25 μs)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)
			011 (fperiph/8)	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)
			100 (fperiph/16)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)	$fc/2^{11}$ (64.0 μs)
			101 (fperiph/32)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)	$fc/2^{12}$ (128.0 μs)
		110 (fc/8)	000 (fperiph/1)	—	—	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)
			001 (fperiph/2)	—	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)
			010 (fperiph/4)	—	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)
			011 (fperiph/8)	$fc/2^4$ (0.5 μs)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)
			100 (fperiph/16)	$fc/2^5$ (1.0 μs)	$fc/2^7$ (4.0 μs)	$fc/2^9$ (16.0 μs)	$fc/2^{11}$ (64.0 μs)
			101 (fperiph/32)	$fc/2^6$ (2.0 μs)	$fc/2^8$ (8.0 μs)	$fc/2^{10}$ (32.0 μs)	$fc/2^{12}$ (128.0 μs)
1	*	*	*	$fs/2$ (61 μs)	$fs/2^3$ (244 μs)	$fs/2^5$ (977 μs)	$fs/2^7$ (3.91 ms)

注 1) プリスケアラ出力クロック ϕTn は、必ず $\phi Tn \leq fsys/2$ を満足するように(ϕTn が $fsys$ よりも遅くなるように)選択してください。

注 2) SIO 動作中はクロックギアの切り替えは行わないでください。

注 3) 表中"—"は設定禁止、"*"は Don't Care です。

12.7.2 シリアルクロック生成回路

送受信クロック(SIOCLK)を生成するブロックで、ボーレートジェネレータとモードによりクロックを選択する回路で構成されています。

12.7.2.1 ボーレートジェネレータ

ボーレートジェネレータは、シリアルチャネルの転送速度を定める送受信クロックを生成するための回路です。

(1) ボーレートジェネレータ入力クロック

ボーレートジェネレータの入力クロックは、プリスケアラ出力の $2/8/32/128$ 分周から選択します。入力クロックの選択は SCxBRCR<BRCK>で行います。

(2) ボーレートジェネレータ出力クロック

ボーレートジェネレータの出力クロック分周値は、SCxBRCR、SCxBRADD で設定します。

IO インタフェースモードでは N 分周、UART モードでは N 分周または $N + (16-K)/16$ 分周が使用できます。

以下に設定可能な分周値をまとめます。

モード	分周機能設定 SCxBRCR<BRADDE>	N 分周値 SCxBRCR<BRS>	K 値 SCxBRADD<BRK>
IO インタフェース	N 分周	1 ~ 16 (注)	-
UART	N 分周	1 ~ 16	-
	$N + (16-K)/16$ 分周	2 ~ 15	1 ~ 15

注) 1 分周は、ダブルバッファ許可時のみ使用できます。

12.7.2.2 クロック選択回路

モードとレジスタ設定により、クロックが選択されます。

モードは SCxMOD0<SM>で指定します。

IO インタフェースモード時のクロックは、SCxCR で設定します。

UART モード時のクロックは、SCxMOD0<SC>で設定します。

(1) IO インタフェースモードの転送クロック

表 12-7 に IO インタフェースモードで可能なクロックを示します。

表 12-7 IO インタフェースモードのクロック選択

モード SCxMOD0<SM>	入出力選択 SCxCR<IOC>	クロックエッジ選択 SCxCR<SCLKS>	使用クロック
IO インタフェース モード	SCLK 出力	"0"で使用 (立ち上がり固定)	ボーレートジェネレータ出力の 2分周
	SCLK 入力	立ち上がり	SCLK 入力立ち上がりエッジ
		立下り	SCLK 入力立ち下がりエッジ

ボーレートジェネレータを使用する場合、以下の設定が最高ボーレートとなります。

注) AC 電気的特性を満足することを確認のうえ、クロック設定を決定してください。

- ・ クロック/モード制御部の設定
 - $f_c = 40\text{MHz}$
 - $f_{\text{gear}} = 40\text{MHz}$ (CGSYSCR<GEAR[2:0]> = "000" : f_c 選択)
 - $\Phi T0 = 40\text{MHz}$ (CGSYSCR<PRCK[2:0]> = "000" : 1分周)
- ・ SIO の設定(ダブルバッファ使用の場合)
 - クロック選択 (SCxBRCR<BRCK[1:0]> = "00" : $\Phi T1$ 選択) = 20MHz
 - 分周値 (SCxBRCR<BRS[3:0]> = "0001" : 1分周) = 20MHz

ダブルバッファ使用の場合、1分周が選択できます。ボーレートは 20MHz が 2分周され、10Mbps となります。
- ・ SIO の設定(ダブルバッファ未使用の場合)
 - クロック選択 (SCxBRCR<BRCK[1:0]> = "00" : $\Phi T1$ 選択) = 20MHz
 - 分周値 (SCxBRCR<BRS[3:0]> = "0010" : 2分周) = 10MHz

ダブルバッファ未使用の場合は、2分周が最速になります。ボーレートは 10MHz が 2分周され、5Mbps となります。

SCLK 入力を使用する場合、以下の条件を満足する必要があります。

- ・ ダブルバッファ使用の場合
 - SCLK 周期 > $6/f_{\text{sys}}$

最高ボーレートは、 $40 \div 6 = 6.66\text{Mbps}$ 未満となります。
- ・ ダブルバッファ未使用の場合
 - SCLK 周期 > $8/f_{\text{sys}}$

最高ボーレートは、 $40 \div 8 = 5.0\text{Mbps}$ 未満となります。

(2) UART モードの転送クロック

表 12-8 に UART モードの場合のクロック選択を示します。UART モードでは、選択されたクロックを受信/送信カウンタでさらに 16 分周して使用します。

表 12-8 UART モードのクロック選択

モード SCxMOD0<SM>	クロック選択 SCxMOD0<SC>
UART モード	タイマ出力
	ボーレートジェネレータ
	fsys
	SCLK 入力

それぞれのクロックでのボーレート例を示します。

- ・ ボーレートジェネレータを使用する場合
 - $f_c = 40\text{MHz}$
 - $f_{\text{gear}} = 40\text{MHz}$ (CGSYSCR<GEAR[2:0]> = "000" : f_c 選択)
 - $\Phi T0 = 40\text{MHz}$ (CGSYSCR<PRCK[2:0]> = "000" : 1 分周)
 - クロック選択 = $\Phi T1 = 20\text{MHz}$ (SCxBRCR<BRCK[1:0]> = "00" : $\Phi T1$ 選択)

最高ボーレートは 20MHz が 16 分周され、1.25Mbps となります。

表 12-9 に以下のクロック設定でボーレートジェネレータを使用する場合のボーレート例を示します。

- ・ $f_c = 9.8304\text{MHz}$
- ・ $f_{\text{gear}} = 9.8304\text{MHz}$ (CGSYSCR<GEAR[2:0]> = "000" : f_c 選択)
- ・ $\Phi T0 = 4.9152\text{MHz}$ (CGSYSCR<PRCK[2:0]> = "001" : 2 分周)

表 12-9 UART モードのボーレート例(ボーレートジェネレータ使用)

f_c [MHz]	分周値 N (SCxBRCR<BRS[3:0]>)	$\phi T1$ ($f_c/4$)	$\phi T4$ ($f_c/16$)	$\phi T16$ ($f_c/64$)	$\phi T64$ ($f_c/256$)
9.830400	2	76.800	19.200	4.800	1.200
	4	38.400	9.600	2.400	0.600
	8	19.200	4.800	1.200	0.300
	16	9.600	2.400	0.600	0.150

単位 : kbps

- ・ SCLK 入力を使用する場合

SCLK 入力を使用する場合、以下の条件を満足する必要があります。

 - SCLK 周期 > $2/f_{\text{sys}}$

最高ボーレートは、 $40 \div 2 \div 16 = 1.25\text{Mbps}$ 未満にする必要があります。
- ・ fsys を使用する場合

fsys の最高が 40MHz ですので、最高ボーレートは、 $40 \div 16 = 2.5\text{Mbps}$ となります。
- ・ タイマ出力を使用する場合

タイマの出力を使用する場合、カウンタと TBxRG1 の一致でタイマフリップフロップ出力を反転させる設定とします。SIOCLK クロック周期は「TBxRG1 設定値 × 2」となります。

ボーレートは以下の計算式で求められます。

ボーレートの算出方法

転送レート =
$$\frac{\text{CGSYSCR<PRCK[1:0]>で選択されたクロック周波数}}{(\text{TBxRG1} \times 2) \times 2 \times 16}$$

↑
(タイマフリップフロップ反転2回で1クロック周期となる)

↑
(タイマプリスケラクロックφT1 (2分周) を選択した場合)

表 12-10 に以下のクロック設定でタイマ出力を使用する場合のボーレート例を示します。

- ・ fc = 32MHz / 9.8304MHz / 8MHz
- ・ fgear = 32MHz / 9.8304MHz / 8MHz (CGSYSCR<GEAR[2:0]> = "000" : fc 選択)
- ・ ΦT0 = 16MHz / 4.9152MHz / 4MHz (CGSYSCR<PRCK[2:0]> = "001" : 2 分周)
- ・ タイマカウントクロック
= 4MHz / 1.2287MHz / 1MHz (TBxMOD<TBCLK[1:0]> = "01" : ΦT1 選択)

表 12-10 UART モードのボーレート例(タイマ出力使用)

TBxRG 設定	fc		
	32MHz	9.8304MHz	8MHz
0x0001	250	76.8	62.5
0x0002	125	38.4	31.25
0x0003	-	25.6	-
0x0004	62.5	19.2	15.625
0x0005	50	15.36	12.5
0x0006	-	12.8	-
0x0008	31.25	9.6	-
0x000A	25	7.68	6.25
0x0010	15.625	4.8	-
0x0014	12.5	3.84	3.125

単位 : kbps

12.8 送信/受信バッファと FIFO

12.8.1 構成

送信/受信バッファと FIFO の構成を図 12-3 に示します。

バッファと FIFO を使用するには設定が必要です。また、モードによっては構成が決まっている場合があります。



図 12-3 バッファと FIFO の構成

12.8.2 送信/受信バッファ

送信および受信バッファはダブルバッファ構造となっています。バッファ構成の設定は、SCxMOD2<WBUF>で行います。

受信の場合、IO インタフェースモードで SCLK 入力の場合と、UART モードでは<WBUF>の設定によらずダブルバッファ構成になります。その他のモードでは<WBUF>の設定に従います。

表 12-11 にモードとバッファ構成の関係をまとめます。

表 12-11 モードとバッファ構成

モード		SCxMOD2<WBUF>	
		"0"	"1"
UART	送信	シングル	ダブル
	受信	ダブル	ダブル
IO インタフェース (SCLK 入力)	送信	シングル	ダブル
	受信	ダブル	ダブル
IO インタフェース (SCLK 出力)	送信	シングル	ダブル
	受信	シングル	ダブル

12.8.3 FIFO

ダブルバッファに加えて、4byte の FIFO を使用することができます。

FIFO を有効にするには SCxMOD2<WBUF>を"1"としてダブルバッファをイネーブルにし、SCxFCNF<CNFG>に"1"をセットします。FIFO バッファの構成は SCxMOD1<FDPX>で設定します。

注) 送信/受信 FIFO 使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF<CNFG>="1")の後、必ず送信/受信 FIFO のクリアを実行して下さい。

表 12-12 にモードと FIFO 構成の関係をまとめます。

表 12-12 モードと FIFO 構成

	SCxMOD1<FDPX[1:0]>	受信 FIFO	送信 FIFO
半二重受信	"01"	4byte	
半二重送信	"10"	-	4byte
全二重	"11"	2byte	2byte

12.9 ステータスフラグ

SCxMOD2 レジスタに 2 種類のステータスフラグが準備されています。これらのフラグはダブルバッファ許可設定時のみ意味を持ちます。

<RBFL>は、受信バッファ full を示すフラグです。1 データの受信が終了し、データが受信シフトレジスタから受信バッファに移されると"1"にセットされます。受信バッファを読み出すと"0"にクリアされます。

<TBEMP>は、送信バッファ empty を示すフラグです。送信バッファから送信シフトレジスタへデータが移されると、"1"がセットされます。送信バッファにデータをセットすると"0"にクリアされます。

12.10 エラーフラグ

SCxCR レジスタに 3 種類のエラーフラグが準備されています。フラグによってはモードにより意味が変わります。以下にモードごとのフラグの意味をまとめます。

これらのフラグは、SCxCR レジスタを読み出すと"0"にクリアされます。

モード	フラグ		
	<OERR>	<PERR>	<FERR>
UART	オーバランエラー	パリティエラー	フレーミングエラー
IO インタフェース (SCLK 入力)	オーバランエラー	アンダーランエラー (ダブルバッファ または FIFO 使用時)	"0"固定
		"0"固定 (ダブルバッファ および FIFO 未使用時)	
IO インタフェース (SCLK 出力)	不定	不定	"0"固定

12.10.1 OERR フラグ

UART モード、IO インタフェースモード共に、受信バッファのデータを読み出す前に次のフレームの受信が終了すると"1"にセットされます。受信 FIFO を有効にしている場合は、受信 FIFO ヘッダが自動的に移されるので、受信 FIFO が full (使用バイト数) になるまではフラグはセットされません。

IO インタフェースモードの SCLK 出力の設定では、フラグのセットとともに SCLK 出力が停止します。

注) IO インタフェース SCLK 出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、オーバーランフラグをクリアしてください。

12.10.2 PERR フラグ

UART モードではパリティエラーを、IO インタフェースモードではアンダーランエラーまたは送信終了を示します。

パリティエラーは UART モードで受信したデータから生成されたパリティと受信したパリティが異なる場合に"1"にセットされます。

アンダーランエラーは、IO インタフェースモードでダブルバッファが有効な場合に以下の条件で"1"にセットされます。

SCLK 入力の場合、送信シフトレジスタのデータを送信終了後、送信バッファにデータがない状態で次の転送クロックが入力されるとセットされます。

SCLK 出力の場合、すべてのデータ送信が終了するとセットされクロック出力を停止します。

注) IO インタフェース SCLK 出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、アンダーランフラグをクリアしてください。

12.10.3 FERR フラグ

フレーミングエラーは UART モードの受信データのストップビットを中央付近でサンプリングし、結果が"0"の場合に発生します。SCxMOD2<SBLEN>でのストップビット長設定に関わらず、判定は第 1 ストップビットで行われます。

IO インタフェースモードではこのビットは"0"固定です。

12.11 受信

12.11.1 受信カウンタ

受信カウンタは4ビットのバイナリカウンタで、SIOCLK でカウントアップされます。

UART モードでは、データ 1 ビットの受信に SIOCLK が 16 クロック用いられ、7、8、9 発目でデータをサンプリングします。3 度のデータサンプリングによる多数決論理により受信データを判断しています。

12.11.2 受信制御部

12.11.2.1 IO インタフェースモードの場合

SCxCR<IOC>="0"の SCLK 出力モードのときは、SCLK 端子へ出力されるシフトクロックの立ち上がりで RXD 端子をサンプリングします。

SCxCR <IOC>="1"の SCLK 入力モードのときは、SCxCR<SCLKS>の設定に従って、SCLK 入力の立ち上がり/立ち下がりエッジでシリアル受信データ RXD 端子をサンプリングします。

12.11.2.2 UART モードの場合

受信制御部はスタートビット検出回路を持ち、正常なスタートビットを判断して受信動作を開始します。

12.11.3 受信動作

12.11.3.1 受信バッファの動作

受信シフトレジスタに受信データが1ビットずつ格納され、データがそろそろと割り込み INTRXx が発生します

ダブルバッファ設定の場合は、データは受信バッファ(SCxBUF)へ移され受信バッファの full フラグ(SCxMOD2<RBFL>)が"1"にセットされます。受信バッファ full フラグは、受信バッファを読み出すと"0"にクリアされます。シングルバッファの場合、受信バッファ full フラグは意味を持ちません。




図 12-4 受信バッファの動作

12.11.3.2 受信 FIFO の動作

FIFO が許可されている場合、受信データは受信バッファから受信 FIFO に移され、受信バッファ full フラグはただちにクリアされます。割り込みは SCxRFC<RIL[1:0]>の設定に従って発生します。

注) UART モードで、FIFO 使用時にパリティビット付きのデータ受信する場合、パリティエラーは受信したいずれかのデータで発生したことを示します。

以下に、半二重受信の設定と動作を示します。

- SCxMOD1[6:5] = 01 : 転送モードを半二重受信に設定
- SCxFCNF[4:0] = 10111 : fill レベル到達後の継続受信自動禁止
受信 FIFO の使用バイト数は割り込み発生 fill レベルに同じ
- SCxRFC[1:0] = 00 : 受信割り込みが発生する FIFO の fill レベルを 4 バイトに設定
- SCxRFC[7:6] = 11 : 受信 FIFO のクリアと割り込み発生条件の設定

上記の FIFO 構成の設定後、SCxMOD0<RXE>に 1 を書き込むとデータ受信を開始します。受信シフトレジスタ、受信バッファ、受信 FIFO すべてにデータが格納されると<RXE>を自動クリアして受信を終了します。

上記の設定で、fill レベル到達後の継続受信を許可にしておくと、FIFO のデータを読み出すことにより継続して受信動作を行うことができます。




図 12-5 受信 FIFO の動作

12.11.3.3 IO インタフェースモード、SCLK 出力での受信

IO インタフェースモードで SCLK 出力設定の場合、使用可能な受信バッファ/FIFO にすべてデータが格納されると SCLK 出力が停止されます。このため、このモードではオーバランエラーフラグは意味を持ちません。

SCLK 出力の停止/再開のタイミングはバッファ/FIFO の使用状況によって変わります。

(1) シングルバッファの場合

1 データ受信後に SCLK 出力を停止します。このため、通信相手と 1 データごとのハンドシェイクが可能です。バッファからデータが読み出されると SCLK 出力を再開します。

(2) ダブルバッファの場合

受信シフトレジスタ、受信バッファともにデータが格納されると、SCLK 出力を停止します。1 データが読み出されると SCLK 出力を再開します。

(3) FIFO の場合

受信シフトレジスタ、受信バッファ、FIFO すべてにデータが格納されると SCLK 出力を停止します。1 データが読み出されると受信バッファから FIFO へ、受信シフトレジスタから受信バッファへデータが転送され、SCLK 出力を再開します。

また、SCxFCNF<RXTXCNT> がセットされていると、SCLK 停止とともに SCxMOD0<RXE>ビットがクリアされ受信動作を停止します。

12.11.3.4 受信データの読み出し

FIFO の有効/無効にかかわらず受信バッファ (SCxBUF) からデータを読み出します。

受信 FIFO が有効にされていない場合は、この読み出しにより受信バッファの full フラグ SCxMOD2<RBFL>は"0"にクリアされます。受信バッファを読み出す前でも、次の受信データは受信シフトレジスタに格納することができます。8 ビット UART モードでパリティ付加の場合と 9 ビット UART モードの場合、最上位ビットは SCxCR <RB8> に格納されます。

受信 FIFO が有効な場合、FIFO に格納できるデータは最大 8 ビットですので、9 ビット UART モードは使用できません。8 ビット UART モードでパリティ付加の場合、パリティビットは失われますがエラー判定は行われ、結果が SCxCR<PERR>に格納されます。

12.11.3.5 ウェイクアップ機能

9 ビット UART モードの場合、ウェイクアップ機能 SCxMOD0<WU> を"1"にすることによって、スレーブコントローラのウェイクアップ動作が可能です。SCxCR<RB8> = "1"のときのみ、割り込み INTRXx を発生させることができます。

12.11.3.6 オーバランエラー

受信 FIFO が有効にされていない場合は、受信シフトレジスタに次のデータが全ビット受信される前に受信バッファ(SCxBUF)を読み出さなければオーバランエラーとなります。オーバランエラーが発生した場合、受信バッファおよび SCxCR <RB8> の内容は保存されていますが、受信シフトレジスタの内容は失われます。

受信 FIFO が有効にされている場合は受信 FIFO が full になり、受信バッファに次のデータが移される前に受信 FIFO を読み出さないと、受信 FIFO のオーバランが発生してオーバランフラグがセットされます。この場合でも受信 FIFO のデータは保存されます。

IO インタフェースモードの SCLK 出力の設定では、クロック出力が自動的に停止するためこのフラグは意味を持ちません。

注) IO インタフェース SCLK 出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、オーバランフラグをクリアしてください。

12.12 送信

12.12.1 送信カウンタ

送信カウンタは4ビットのバイナリカウンタで、受信カウンタ同様 SIOCLK でカウントされます。

UART モードでは、16 クロックごとに送信クロック (TXDCLK) を生成します。




図 12-6 UART モード送信クロックの生成

12.12.2 送信制御部

12.12.2.1 IO インタフェースモードの場合

SCxCR<IOC>="0"の SCLK 出力モードのときは、SCLK 端子より出力されるシフトクロックの立ち下がりで送信バッファのデータを1ビットずつTXD 端子へ出力します。

SCxCR<IOC>="1"の SCLK 入力モードのときは、SCxCR<SCLKS>の設定に従って SCLK 入力の立ち上がり/立ち下がりエッジで送信バッファのデータを1ビットずつシリアル送信データ TXD 端子へ出力します。

12.12.2.2 UART モードの場合

送信バッファに送信データが書き込まれると、次の TXDCLK の立ち上がりエッジから送信を開始し、送信シフトクロックを生成します。

12.12.3 送信動作

12.12.3.1 送信バッファの動作

ダブルバッファ無効の場合、送信データの書き込みは送信シフトレジスタに対して行われ、送信が終了すると送信割り込み INTTXx が発生します。

ダブルバッファ有効の場合(送信 FIFO が有効な場合も含む)、送信バッファへ書き込まれたデータは送信シフトレジスタに転送されます。同時に送信割り込み INTTXx が発生し、送信バッファエンプティフラグ(SCxMOD2<TBEMP>)がセットされ、次のデータが書き込み可能であることを示します。次のデータを送信バッファに書き込むと<TBEMP>は"0"にクリアされます。




図 12-7 送信バッファの動作(ダブルバッファ有効時)

12.12.3.2 送信 FIFO の動作

FIFO が許可されている場合、送信バッファと FIFO で最大 5 バイトのデータを格納することができます。送信を許可すると、送信バッファから送信シフトレジスタにデータが転送されて送信を開始するとともに、FIFO にデータが存在する場合はただちに送信バッファへ移され、<TBEMP>フラグは"0"にクリアされます。


注) 送信 FIFO バッファ使用時は、SIO の転送モード設定(半二重/全二重)、FIFO 許可(SCxFCNF<CNFG>="1")の後、必ず送信 FIFO クリアを実行して下さい。

以下に、4 バイトのデータを半二重送信する場合の設定と動作を示します。

- SCxMOD1[6:5] = 10 : 転送モードを半二重送信に設定
- SCxFCNF[4:0] = 11011 : FIFO が空になると送信を自動的に禁止
受信 FIFO の使用バイト数は割り込み発生 10H レベルに同じ
- SCxTFC[1:0] = 00 : 割り込み発生時の 10H レベル を 0 に設定
- SCxTFC[7:6] = 11 : 送信 FIFO のクリアと割り込み発生条件の設定
- SCxFCNF[0] = 1 : FIFO の許可

上記の設定後、送信バッファ/FIFO に 5 バイト分の送信データを書き込み、SCxMOD1<TXE> ビットを 1 に設定することによりデータ送信を開始します。最後の送信データが送信バッファに移されると送信 FIFO 割り込みが発生して最後のデータの送信が終了すると送信を終了します。

上記の設定で、送信の自動禁止としなければ送信データを書き込むことにより継続して送信を行うことができます。



12.12.3.3 IO インタフェースモード、SCLK 出力での送信

IO インタフェースモードで SCLK 出力の場合、設定されたデータがすべて送信されると SCLK 出力は自動的に停止します。このため、このモードではアンダーランエラーは発生しません。

バッファ/FIFO 使用状況によって SCLK 出力の停止/再開のタイミングが変わります。

(1) シングルバッファの場合

1 データ送信後に SCLK 出力を停止します。このため、通信相手と 1 データごとのハンドシェイクが可能です。バッファに次のデータが書き込まれると SCLK 出力を再開します。

(2) ダブルバッファの場合

送信シフトレジスタと送信バッファのデータがすべて送信されると SCLK 出力を停止します。バッファに次のデータが書き込まれると SCLK 出力を再開します。

(3) FIFO の場合

送信シフトレジスタ、送信バッファ、FIFO すべてのデータの送信が終了すると SCLK 出力を停止します。次のデータが書き込まれると SCLK 出力を再開します。

また、SCxFCNF<RXTXCNT> がセットされていると、SCLK 停止とともに SCxMOD0<TXE>ビットがクリアされ送信動作を停止します。

12.12.3.4 アンダーランエラー

IO インタフェースモードの SCLK 入力時に送信 FIFO が有効にされていない場合、送信シフトレジスタのデータの送信が終了し、次の転送クロックが入力される前に送信バッファヘデータがセットされないときは、アンダーランエラーになり SCxCR<PERR>に"1"がセットされます。

IO インタフェースモードの SCLK 出力の設定では、クロック出力が自動的に停止するためこのフラグは意味を持ちません。

注) IO インタフェース SCLK 出力モードから他のモードへ切り替える際には、SCxCR レジスタを読み出し、アンダーランフラグをクリアしてください。

Not Recommended
for New Design

12.13 ハンドシェイク機能

ハンドシェイク機能は CTS (Clear to send) 端子を用いて 1 データ単位での送信を行う機能で、この機能を使うことでオーバーランエラーの発生を防ぐことができます。ハンドシェイク機能は SCxMOD0 <CTSE> によってイネーブル/ディセーブルを設定できます。

CTS 端子が "High" レベルになると、現在送信中のデータを送信完了後、CTS 端子が "Low" レベルに戻るまで送信を停止します。ただし、INTTXx 割り込みは通常のタイミングで発生しますので、次の送信データを送信バッファに書き込み、送信待機状態にすることができます。

- 注) ① 送信中に CTS 信号を立ち上げた場合、送信終了後に停止します。
 ② CTS 信号立下り後の最初の TXDCLK クロックから送信を開始します。

なお、RTS 端子はありませんが、任意のポートの 1 ビットを RTS 機能に割り当て、受信終了時に (受信割り込みルーチン内で) このポートを "High" レベルにし、送信側に送信の一時停止を要求することで容易にハンドシェイク機能を構築できます。




図 12-8 ハンドシェイク機能接続




図 12-9 CTS 信号のタイミング

12.14 割り込み/エラー発生タイミング

12.14.1 受信割り込み

受信動作のデータの流れと読み出しの経路を図 12-10 に示します。




図 12-10 受信バッファ/FIFO 構成図

12.14.1.1 シングルバッファ/ダブルバッファ構成の場合

受信割り込みは、転送モードとバッファ構成により以下のタイミングで発生します。

バッファ構成	UART モード	IO インタフェースモード
シングルバッファ	-	・最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がり、SCxCR<SCLKS>設定による)
ダブルバッファ	・第 1 ストップビットの中央付近	・最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がり、SCxCR<SCLKS>設定による) ・バッファのリードによる、シフトレジスタからバッファへのデータ転送時

注) オーバーランエラー成立時は割り込みは発生しません。

12.14.1.2 FIFO 使用の場合

FIFO 使用の場合の受信割り込みは、表 12-13 の割り込み発生タイミングに記載の動作が発生したときに、SCxRFC<RFIS>の設定で決まる条件を満たしていると発生します。

表 12-13 FIFO 使用時の受信割り込み発生条件

SCxRFC<RFIS>	割り込み発生条件	割り込み発生タイミング
"0"	FIFO fill レベル(SCxRST<RLVL[2:0]>) = 割り込み発生 fill レベル(<RIL[1:0]>) のとき	・受信バッファから受信 FIFO へ受信データの転送がおこなわれるとき
"1"	FIFO fill レベル(SCxRST<RLVL[2:0]>) ≥ 割り込み発生 fill レベル(<RIL[1:0]>) のとき	・受信バッファから受信 FIFO へ受信データの転送がおこなわれるとき ・受信 FIFO から受信データをリードしたとき

12.14.2 送信割り込み

送信動作のデータの流れと読み出しの経路を示します。




図 12-11 送信バッファ/FIFO 構成図

12.14.2.1 シングルバッファ/ダブルバッファ構成の場合

送信割り込みは、転送モードとバッファ構成により以下のタイミングで発生します。

バッファ構成	UART モード	IO インタフェースモード
シングルバッファ	ストップビット送出の直前	最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がり、SCxCR<SCLKS>設定による)
ダブルバッファ	送信バッファから送信シフトレジスタへのデータ転送時	

注) ダブルバッファ有効の場合、送信バッファ書き込みによってバッファからシフトレジスタへデータが転送された場合も割り込みが発生します。

12.14.2.2 FIFO 使用の場合

FIFO 使用の場合の送信割り込みは、表 12-14 の割り込み発生タイミングに記載の動作が発生したときに、SCxTFC<TFIS>の設定で決まる条件を満たした場合に発生します。

表 12-14 FIFO 使用時の送信割り込み発生条件

SCxTFC<TFIS>	割り込み発生条件	割り込み発生タイミング
"0"	FIFO fill レベル(SCxTST<TLVL[2:0]>) = 割り込み発生 fill レベル(<TIL[1:0]>) のとき	・送信 FIFO から送信バッファへ送信データの転送が行われたとき
"1"	FIFO fill レベル(SCxTST<TLVL[2:0]>) ≤ 割り込み発生 fill レベル(<TIL[1:0]>) のとき	・送信 FIFO から送信バッファへ送信データの転送が行われたとき ・送信 FIFO へ送信データをライトしたとき

12.14.3 エラー発生

12.14.3.1 UART モード

モード	9 ビット	7 ビット 8 ビット 7 ビット + パリティ 8 ビット + パリティ
フレーミングエラー オーバランエラー	ストップビットの中央付近	
パリティエラー	-	パリティビットの中央付近

12.14.3.2 IO インタフェースモード

オーバランエラー	最終ビットの SCLK 立ち上がり/立ち下がり直後 (立ち上がり/立ち下がりは、SCxCR<SCLKS>設定による)
アンダーランエラー	次回 SCLK の立ち上がり/立ち下がり直後 (立ち上がり/立ち下がりは、SCxCR<SCLKS>設定による)

注) SCLK 出力モードではオーバランエラー、アンダーランエラーフラグは意味を持ちません。

12.15 ソフトリセット

SCxMOD2<SWRST[1:0]>に"10" → "01"の順でライトすることによりソフトウェアリセットが発生します。これにより、SCxMOD0<RXE>、SCxMOD1<TXE>、SCxMOD2<TBEMP><RBFL><TXRUN>、SCxCR<OERR> <PERR> <FERR>が初期化され、送受信回路と FIFO は初期状態になります。その他の状態は保持されます。

12.16 モード別動作説明

12.16.1 モード 0 (IO インタフェースモード)

このモードには、同期クロック SCLK を出力する SCLK 出力モードと、外部より同期クロック SCLK を入力する SCLK 入力モードがあります。以下に FIFO の使用が禁止されている状態での各動作の説明を行います。FIFO の動作については、前述の受信 FIFO 動作および送信 FIFO 動作の項を参照してください。

12.16.1.1 送信

(1) SCLK 出力モード


- ・ ダブルバッファ不許可(SCxMOD2<WBUF>="0")の場合

送信バッファにデータを書き込むたびに、データが TXD 端子から、クロックが SCLK 端子より出力されます。データがすべて出力されると割り込み(INTTXx)が発生します。


- ・ ダブルバッファ許可(SCxMOD2<WBUF>="1")の場合

送信停止の状態で送信バッファにデータを書き込んだとき、またはシフトレジスタのデータ送出が終了したときに送信バッファよりシフトレジスタにデータが移されます。これと同時に送信バッファ empty フラグ SCxMOD2 <TBEMP>が"1"にセットされ割り込み(INTTXx)が発生します。


シフトレジスタのデータ送出終了時に送信バッファにデータが存在しない場合は、割り込み(INTTXx)を発生せず、SCLK 出力も停止します。



<WBUF> = "0" (ダブルバッファ不許可)の場合



<WBUF> = "1" (ダブルバッファ許可)の場合(バッファデータがある場合)



<WBUF> = "1" (ダブルバッファ許可)の場合(バッファにデータがない場合)

図 12-12 IO インタフェースモード送信動作(SCLK 出力モード)

(2) SCLK 入力モード


- ・ ダブルバッファ不許可(SCxMOD2<WBUF>="0")の場合

送信バッファにデータが書き込まれている状態で SCLK が入力されると、8 ビットのデータが TXD 端子より出力されます。データがすべて出力されると割り込み INTTXx が発生します。次の送信データは図 12-13 に示す A 点までに書き込んでください。


- ・ ダブルバッファ許可(SCxMOD2<WBUF>="1")の場合

SCLK が入力される前に送信バッファにデータを書き込んだとき、または送信シフトレジスタのデータ送出が終了したときに送信バッファのデータがシフトレジスタへ移されます。これと同時に送信バッファ empty フラグ SCxMOD2<TBEMP>が"1"にセットされ、割り込み(INTTXx)が発生します。


送信バッファにデータが書き込まれていない状態で、SCLK が入力された場合、内部ビット数カウンタはカウントを開始しますが、アンダーランエラーがセットされ、8 ビット分のダミーデータ(0xFF)を送出します。



<WBUF> = "0" (ダブルバッファ不許可)の場合



<WBUF> = "1" (ダブルバッファ許可)の場合(バッファ2にデータがある場合)



<WBUF> = "1" (ダブルバッファ許可)の場合(バッファ2にデータがない場合)

図 12-13 IO インタフェースモード送信動作(SCLK 入力モード)

12.16.1.2 受信

(1) SCLK 出力モード

受信許可ビット SCxMOD0<RXE>を"1"にセットすることで SCLK 出力が開始されます。

- ・ ダブルバッファ不許可(SCxMOD2<WBUF>="0")の場合

受信データが読み出されるごとに、SCLK 端子よりクロックが出力され次のデータがシフトレジスタに格納されます。8 ビットデータが受信されると、割り込み INTRXx が発生します。

- ・ ダブルバッファ許可(SCxMOD2<WBUF>="1")の場合

シフトレジスタに格納されたデータは受信バッファに移され、続けて次のフレームを受信することができます。シフトレジスタから受信バッファにデータが移されると、受信バッファ full フラグ SCxMOD2<RBFL>が"1"にセットされ、割り込み INTRXx が発生します。

受信バッファにデータが存在する状態で、次の 8 ビット分のデータを受信完了する前に受信バッファのデータが読み出されない場合、割り込み INTRXx は発生せず、SCLK 出力は停止します。この状態で受信バッファのデータを読み出すと、シフトレジスタのデータを受信バッファに移し、割り込み INTRXx を発生して受信を再開します。





図 12-14 IO インタフェースモード受信動作(SCLK 出力モード)


(2) SCLK 入力モード

SCLK 入力モードでは常に受信ダブルバッファが許可されており、受信したフレームはシフトレジスタから受信バッファに移され、連続して次のフレームを受信することができます。

受信データが受信バッファへ移されるごとに受信割り込み INTRX_x が発生します。



バッファのデータを読み出した場合



バッファのデータが読み出されない場合

図 12-15 IO インタフェースモード受信動作(SCLK 入力モード)

12.16.1.3 送受信(全二重)

(1) SCLK 出力モード

- ・ ダブルバッファ不許可(SCxMOD2<WBUF>="0")の場合

送信バッファにデータを書き込むと SCLK 出力を開始します。

SCLK の出力により 8 ビットデータが受信シフトレジスタにシフトインされ、受信割り込み(INTRXx)が発生します。それと並行して送信バッファに書き込まれた 8 ビットデータが、TXD 端子より出力され、すべてのデータが送信されると送信割り込み(INTTXx)が発生します。この状態で SCLK の出力は停止します。

受信バッファの読み出しと送信バッファへのデータ書き込みを行うと次の送受信が開始されます。受信バッファの読み出しと送信バッファの書き込み順番は任意です。両方の条件が成立した場合に再開されます。

- ・ ダブルバッファ許可(SCxMOD2<WBUF>="1")の場合

送信バッファにデータを書き込むと SCLK 出力を開始します。

8 ビットデータが受信シフトレジスタにシフトインされるとデータは受信バッファに移され、割り込み(INTRXx)が発生します。受信と並行して 8 ビットデータが TXD 端子より出力され、データがすべて出力されると割り込み(INTTXx)が発生して次のデータが送信バッファから送信シフトレジスタに移されます。

この時、送信バッファに移すデータが存在しない(SCxMOD2 <TBEMP>="1")または受信バッファにデータが存在している(SCxMOD2 <RBFL>="1") 場合は SCLK 出力が停止します。その後は受信データの読み出しと送信データの書き込みの両方の条件が成立すると再度 SCLK の出力が開始されて次の送受信が始まります。




図 12-16 IO インタフェースモード送受信動作(SCLK 出力モード)

(2) SCLK 入力モード

- 送信ダブルバッファ不許可(SCxMOD2<WBUF> = "0")の場合

受信は SCxMOD2<WBUF>の設定に関わらずダブルバッファが有効になります。

送信バッファにデータが書き込まれている状態で SCLK が入力されると、8 ビットのデータが TXD より出力されると同時に 8 ビットのデータが受信バッファへシフトインされます。送信が終了すると割り込み(INTTXx)が発生し、受信が終了すると受信シフトレジスタから受信バッファへデータが移されると同時に割り込み(INTRXx)が発生します。

次のフレームの SCLK が入力される前にデータを送信バッファへ書き込むようにしてください。(図 12-17 に示す A 点までに書き込んでください)。受信データは、次のフレームの受信が終了する前に読み出してください。

- ダブルバッファ許可(SCxMOD2<WBUF> = "1")の場合

送信シフトレジスタのデータの送信が終了すると、送信バッファのデータが送信シフトレジスタへ移されると同時に割り込み(INTRXx)が発生します。平行して受信が行われ、シフトレジスタにデータが揃うと受信バッファへ移され、割り込み(INTRXx)が発生します。

次のフレームの SCLK が入力される前に送信データを送信バッファへ書き込むようにしてください。(図 12-17 に示す A 点までに書き込んでください)。受信データは、次のフレームの受信が終了する前に読み出してください。

続けて次のフレームの SCLK が入力されると、送信バッファから送信シフトレジスタにデータを移して送信が始まり、並行して受信シフトレジスタでのデータ受信が行なわれます。

フレームの最終ビットの受信までに受信バッファのデータが読み出されていない場合はオーバーランエラーが発生します。また、次のフレームの SCLK 入力までに送信バッファへ転送データが書き込まれていない場合はアンダーランエラーが発生します。





図 12-17 IO インタフェースモード送受信動作(SCLK 入力モード)

12.16.2 モード 1 (7 ビット UART モード)

シリアルモードコントロールレジスタ(SCxMOD0 <SM[1:0]>)を"01"にセットすると 7 ビット UART モードになります。

このモードではパリティビットの付加が可能で、シリアルモードコントロールレジスタ (SCxCR <PE>) でパリティビット付加のイネーブル/ディセーブルを制御しています。 <PE> = "1" (イネーブル)のときは、SCxCR<EVEN>で偶数パリティ/奇数パリティを選択できます。STOP ビットの長さは SCxMOD2<SBLEN>で指定することができます。


下記フォーマットのデータを送信する場合の各コントロールレジスタの設定を示します。



12.16.3 モード 2 (8 ビット UART モード)

SCxMOD0 <SM[1:0]> を"10"にセットすると 8 ビット UART モードになります。このモードでは、パリティビットの付加が可能で SCxCR <PE> でパリティビット付加のイネーブル/ディセーブルを制御できます。 <PE> = "1" (イネーブル)のとき、SCxCR <EVEN> で偶数パリティ/奇数パリティの選択も可能です。

下記のフォーマットのデータを受信する場合の各コントロールレジスタの設定を示します。



		7	6	5	4	3	2	1	0	
SCxMOD0	←	x	0	0	0	1	0	0	1	8ビットUARTモードに設定
SCxCR	←	x	0	1	x	x	x	0	0	奇数パリティイネーブルに設定
SCxBRCR	←	0	0	0	1	0	1	0	0	9600bpsに設定
SCxMOD0	←	-	-	1	-	-	-	-	-	受信許可

x : don't care - : no change

12.16.4 モード3 (9ビットUARTモード)

SCxMOD0 <SM[1:0]> を "11" にセットすると9ビットUARTモードになります。このモードでは、パリティビットの付加を禁止(SCxCR<PE>="0")してください。

最上位ビット(9ビット目)は、送信の場合 SCxMOD0<TB8> に書き込み、受信の場合 SCxCR<RB8> に格納されます。また、バッファに対する書き込み、読み出しは必ず最上位ビットの方を先に行い、SCxBUFの方を後にします。STOPビットの長さは SCxMOD2<SBLEN>で指定することができます。

12.16.4.1 ウェイクアップ機能

9ビットUARTモードでは、ウェイクアップ機能制御ビット SCxMOD0<WU>を"1"にすることによって、スレーブコントローラのウェイクアップ動作が可能で、SCxCR<RB8>="1"のときのみ割り込み (INTRXx) が発生します。

注) スレーブコントローラのTXD端子は、必ずPxODレジスタを設定してオープンドレイン出力モードにしてください。






図 12-18 ウェイクアップ機能によるシリアルリンク

12.16.4.2 プロトコル

- 1. マスタおよびスレーブコントローラは9ビットUARTモードにします。
- 2. 各スレーブコントローラはSCxMOD0<WU>を"1"にセットし、受信可能状態とします。
- 3. マスタコントローラは、スレーブコントローラのセレクトコード(8ビット)を含む1フレームを送信します。このとき最上位ビット(ビット8)<TB8>は"1"にします。



- 4. 各スレーブコントローラは、上記フレームを受信し、自分のセレクトコードと一致すれば、<WU>を"0"にクリアします。
- 5. マスタコントローラは指定したスレーブコントローラ(<WU>="0"にクリアされたコントローラ)に対しデータを送信します。このとき、最上位ビット(ビット8)<TB8>は"0"にします。



- 6. <WU>="1"のままのスレーブコントローラは、受信データの最上位ビット(ビット8)の<RB8>が"0"であるため、割り込み(INTRXx)が発生せず、受信データを無視します。また、<WU>="0"になったスレーブコントローラがマスタコントローラにデータを送信し、この送信データで受信終了をマスタコントローラに知らせることもできます。

第 13 章 同期式シリアルインタフェース(SSP)

13.1 概要

同期式シリアルインタフェース(SSP: Synchronous Serial Port)を 1 チャンネル内蔵しています。各チャンネルの特長を下表に示します。

通信プロトコル		SPI を含む 3 種類の同期式シリアル ・ Motorola SPI (SPI) フレームフォーマット ・ TI synchronous (SSI) フレームフォーマット ・ National Microwire (Microwire) フレームフォーマット
動作モード		マスタ/スレーブモード
送信 FIFO		幅 16-bit / 深さ 8 段
受信 FIFO		幅 16-bit / 深さ 8 段
送受信データのサイズ		4 ~ 16 ビット
割り込みの種類		送信割り込み 受信割り込み 受信オーバーラン割り込み タイムアウト割り込み
通信速度	マスタモード時	fsys (64MHz) / 4 (最大 16Mbps)
	スレーブモード時	fsys (64MHz) / 12 (最大 5.3Mbps)
DMA		サポート
内部テスト機能		内部ループバックテストモードの使用が可能
制御端子		SPCLK, SPFSS, SPDO, SPDI

13.2 ブロック図




図 13-1 SSP ブロック図

13.3 レジスタ

13.3.1 レジスタ一覧

Base Address = 0x4004_0000

レジスタ名		Address(Base+)
制御レジスタ 0	SSPCR0	0x0000
制御レジスタ 1	SSPCR1	0x0004
受信 FIFO(読み出し)および送信 FIFO(書き込み) データレジスタ	SSPDR	0x0008
ステータスレジスタ	SSPSR	0x000C
クロックプリスケールレジスタ	SSPCPSR	0x0010
割り込み許可/禁止レジスタ	SSPIMSC	0x0014
許可前の割り込みステータスレジスタ	SSPRIS	0x0018
許可後の割り込みステータスレジスタ	SSPMIS	0x001C
割り込みクリアレジスタ	SSPICR	0x0020
DMA 制御レジスタ	SSPDMACR	0x0024
Reserved	-	0x0028 ~ 0x0FFC

注 1) 上記レジスタはワード(32bit) アクセスのみとなります。

注 2) "Reserved"表記のアドレスにはアクセスしないでください。

13.3.2 SSPCR0(制御レジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	SCR							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SPH	SPO	FRF			DSS		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能																																
31-16	-	W	"0"を書き込んでください。																																
15-8	SCR[7:0]	R/W	シリアルクロックレート設定 パラメータ:0x00 ~ 0xFF の値 SSP の送信ビットレートおよび受信ビットレートの生成に使用されます。 このビットレートは以下の式から求められます。 ビットレート = $f_{sys} / (<CPSDVSR> \times (1+ <SCR>))$ <CPSDVSR> は、SSPCPSR レジスタからプログラムされる 2 ~ 254 の偶数値であり、<SCR>は 0 ~ 255 の値を取ります。																																
7	SPH	R/W	SPCLK フェーズ設定 0:1st クロックエッジでデータを取り込み 1:2nd クロックエッジでデータを取り込み (Motorola SPI フレーム形式のみに適用可能, [Motorola SPI フレーム形式]参照)。																																
6	SPO	R/W	SPCLK 極性選択 0:SPCLK は Low 状態 1:SPCLK は High 状態 (Motorola SPI フレーム形式のみに適用可能, [Motorola SPI フレーム形式]参照)。																																
5-4	FRF[1:0]	R/W	フレームフォーマット選択 00: SPI フレームフォーマット 01: SSI シリアルフレームフォーマット 10: Microwire フレームフォーマット 11: Reserved(動作未定義)																																
3-0	DSS[3:0]	R/W	データサイズ選択 <table><tr><td>0000:</td><td>Reserved(動作未定義)</td><td>1000:</td><td>9 ビットデータ</td></tr><tr><td>0001:</td><td>Reserved(動作未定義)</td><td>1001:</td><td>10 ビットデータ</td></tr><tr><td>0010:</td><td>Reserved(動作未定義)</td><td>1010:</td><td>11 ビットデータ</td></tr><tr><td>0011:</td><td>4 ビットデータ</td><td>1011:</td><td>12 ビットデータ</td></tr><tr><td>0100:</td><td>5 ビットデータ</td><td>1100:</td><td>13 ビットデータ</td></tr><tr><td>0101:</td><td>6 ビットデータ</td><td>1101:</td><td>14 ビットデータ</td></tr><tr><td>0110:</td><td>7 ビットデータ</td><td>1110:</td><td>15 ビットデータ</td></tr><tr><td>0111:</td><td>8 ビットデータ</td><td>1111:</td><td>16 ビットデータ</td></tr></table>	0000:	Reserved(動作未定義)	1000:	9 ビットデータ	0001:	Reserved(動作未定義)	1001:	10 ビットデータ	0010:	Reserved(動作未定義)	1010:	11 ビットデータ	0011:	4 ビットデータ	1011:	12 ビットデータ	0100:	5 ビットデータ	1100:	13 ビットデータ	0101:	6 ビットデータ	1101:	14 ビットデータ	0110:	7 ビットデータ	1110:	15 ビットデータ	0111:	8 ビットデータ	1111:	16 ビットデータ
0000:	Reserved(動作未定義)	1000:	9 ビットデータ																																
0001:	Reserved(動作未定義)	1001:	10 ビットデータ																																
0010:	Reserved(動作未定義)	1010:	11 ビットデータ																																
0011:	4 ビットデータ	1011:	12 ビットデータ																																
0100:	5 ビットデータ	1100:	13 ビットデータ																																
0101:	6 ビットデータ	1101:	14 ビットデータ																																
0110:	7 ビットデータ	1110:	15 ビットデータ																																
0111:	8 ビットデータ	1111:	16 ビットデータ																																

注) スレープモード時はクロックプリスケールを SSPCR0<SCR[7:0]>= 0x00 , SSPCPSR<CPSDVSR[7:0]>=0x02 に設定してご使用ください。

13.3.3 SSPCR1(制御レジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	SOD	MS	SSE	LBM
リセット後	不定	不定	不定	不定	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	W	"0"を書き込んでください。
3	SOD	R/W	スレーブモード SPDO 出力制御 0: 許可 1: 禁止 スレーブモード出力ディセーブル。このビットは、スレーブモード(<MS>=1)の場合にのみ作用します。
2	MS	R/W	マスタ/スレーブモード選択(注) 0: デバイスがマスタ 1: デバイスがスレーブ
1	SSE	R/W	SSP 動作禁止/許可 0: 禁止 1: 許可
0	LBM	R/W	ループバックモード 0: 通常シリアルポート動作イネーブル 1: 送信シリアルシフタの出力が受信シリアルシフタの入力に内部で接続されます。

注) マスタ/スレーブの切り替えビットです。スレーブモードでかつ送信時は、以下の設定順序を必ず守ってください。

- 1) スレーブモードに設定 :<MS>=1
- 2) 送信データを FIFO に設定 :<DATA>=0x****
- 3) SSP をイネーブルに設定 :<SSE>=1

13.3.4 SSPDR(データレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	DATA							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DATA							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	W	"0"を書き込んでください。
15-0	DATA[15:0]	R/W	送信/ 受信 FIFO のデータ(0x0000 ~ 0xFFFF) リード時:受信 FIFO ライト時:送信 FIFO 16 ビット未満のデータサイズに合わせてプログラムしている場合は、データを右寄せ(LSB)にする必要があります。先頭の未使用ビットは送信ロジックによって無視されます。受信ロジックは自動的に右寄せを行います。

13.3.5 SSPSR(ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	BSY	RFF	RNE	TNF	TFE
リセット後	不定	不定	不定	0	0	0	1	1

Bit	Bit Symbol	Type	機能
31-5	-	W	"0"を書き込んでください。
4	BSY	R	ビジーフラグ 0: アイドル 1: ビジー <BSY>="1": 現在フレームの送信中/ 受信中であるか、送信 FIFO が空ではないことを示します。
3	RFF	R	受信 FIFO フルフラグ 0: 受信 FIFO がフルではない 1: 受信 FIFO がフル
2	RNE	R	受信 FIFO 空きフラグ 0: 受信 FIFO が空 1: 受信 FIFO が空ではない
1	TNF	R	送信 FIFO フルフラグ 0: 送信 FIFO がフル 1: 送信 FIFO がフルではない
0	TFE	R	送信 FIFO 空きフラグ 0: 送信 FIFO が空ではない 1: 送信 FIFO が空

13.3.6 SSPCPSR (クロックプリスケールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	CPSDVSR							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	W	"0"を書き込んでください。
7-0	CPSDVSR[7:0]	R/W	クロックプリスケール除数 設定値:2- 254 の偶数値 クロックプリスケール除数。fsys の周波数に基づき、2～254 の偶数値を設定する必要があります。最下位ビットは読み出し時に常に0 を戻します。

注) スレーブモード時はクロックプリスケールを $\text{SSPCR0} \langle \text{SCR}[7:0] \rangle = 0x00$, $\text{SSPCPSR} \langle \text{CPSDVSR}[7:0] \rangle = 0x02$ に設定してご使用ください。

13.3.7 SSPIMSC(割り込み許可/禁止レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	TXIM	RXIM	RTIM	RORIM
リセット後	不定	不定	不定	不定	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	W	"0"を書き込んでください。
3	TXIM	R/W	送信 FIFO 割り込み許可/禁止設定 0: 禁止 1: 許可 送信 FIFO に半分以下の空領域がある条件割り込みの許可/禁止
2	RXIM	R/W	受信 FIFO 割り込み許可/禁止設定 0: 禁止 1: 許可 受信 FIFO の半分以下がフルである条件割り込みの許可/禁止
1	RTIM	R/W	受信タイムアウト 割り込み許可/禁止設定 0: 禁止 1: 許可 タイムアウト期限までに受信 FIFO にデータが存在し、読み出されていないことを示す割り込みの許可/禁止
0	RORIM	R/W	受信オーバーラン 割り込み許可/禁止設定 0: 禁止 1: 許可 受信 FIFO がフルのときに書き込みが行われたことを示す条件割り込みの許可/禁止

13.3.8 SSPRIS (許可前の割り込みステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	TXRIS	RXRIS	RTRIS	RORRIS
リセット後	不定	不定	不定	不定	1	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	W	"0"を書き込んでください。
3	TXRIS	R	許可前の送信割り込みフラグ 0: 割り込み無し 1: 割り込み有り
2	RXRIS	R	許可前の受信割り込みフラグ 0: 割り込み無し 1: 割り込み有り
1	RTRIS	R	許可前の受信タイムアウト割り込みフラグ 0: 割り込み無し 1: 割り込み有り
0	RORRIS	R	許可前の受信オーバーラン割り込みフラグ 0: 割り込み無し 1: 割り込み有り

13.3.9 SSPMIS (許可後の割り込みステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	TXMIS	RXMIS	RTMIS	RORMIS
リセット後	不定	不定	不定	不定	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	W	"0"を書き込んでください。
3	TXMIS	R	許可後の送信割り込みフラグ 0: 割り込み無し 1: 割り込み有り
2	RXMIS	R	許可後の受信割り込みフラグ 0: 割り込み無し 1: 割り込み有り
1	RTMIS	R	許可後の受信タイムアウト割り込みフラグ 0: 割り込み無し 1: 割り込み有り
0	RORMIS	R	許可後の受信オーバーラン割り込みフラグ 0: 割り込み無し 1: 割り込み有り

13.3.10 SSPICR (割り込みクリアレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	RTIC	RORIC
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
31-2	-	W	"0"を書き込んでください。
1	RTIC	W	受信タイムアウト割り込みフラグをクリア 0:無効 1:クリア
0	RORIC	W	受信オーバーラン割り込みフラグをクリア 0:無効 1:クリア

13.3.11 SSPxDMACR (DMA 制御レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	不定	不定	不定	不定	不定	不定	不定	不定
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	TXDMAE	RXDMAE
リセット後	不定	不定	不定	不定	不定	不定	0	0

Bit	Bit Symbol	Type	機能
31-2	-	W	"0"を書き込んでください。
1	TXDMAE	R/W	送信 FIFO の DMA 制御 0:禁止 1:許可
0	RXDMAE	R/W	受信 FIFO の DMA 制御 0:禁止 1:許可

13.4 SSP の概要

本 LSI は 1 チャンネルの SSP を内蔵しています。

SSP は、3 種類の同期シリアルインタフェース機能を持つ周辺デバイスと、シリアル通信が可能なインタフェースです。

SSP は、周辺デバイスから受信したデータのシリアル-パラレル変換を実行します。

送信パスと受信パスは、送信モードと受信モードにおいて 16 ビット幅 8 段のそれぞれ独立した送信 FIFO と受信 FIFO にデータをバッファリングします。シリアルデータは、SPDO から送信し、SPDI から受信します。

SSP には、入力クロック f_{sys} からシリアル出力クロック SPCLK を生成するために、プログラム可能なプリスケアラが含まれています。SSP の動作モード、フレーム形式ならびにデータサイズは、制御レジスタ SSPCR0 および SSPCR1 を通じてプログラムします。


13.4.1 クロックプリスケアラ

マスタとして動作する場合、シリアル出力クロック SPCLK を生成するために、シリアルにリンクした 2 つのフリーランカウンタから構成されるクロックプリスケアラが使用されます。

このクロックプリスケアラは、SSPCPSR レジスタを介し、2~254 の偶数ステップで f_{sys} を除算するようにプログラムすることができます。SSPCPSR レジスタの最下位ビットを使用しないことにより、奇数ステップによるプログラミングはされなくなります。

プリスケアラの出力は、さらに SSPCR0 レジスタにプログラミングされた値に+1 された 1~256 のステップで除算され、マスタ出力クロック SPCLK が生成されます。

$$\text{ビットレート} = f_{sys} / (<CPSDVSR> \times (1 + <SCR>))$$



13.4.2 送信 FIFO

マスタおよびスレーブモード共有の 16 ビット幅 8 段の送信 FIFO バッファです。

13.4.3 受信 FIFO


マスタおよびスレーブモード共有の 16 ビット幅 8 段の受信 FIFO バッファです。

13.4.4 割り込み生成ロジック

SSP によって、個々にマスク可能なアクティブの割り込みが生成されます。


送信割り込み	送信 FIFO の空領域が半分以上である条件割り込み (送信 FIFO 内の有効データ数 ≤ 4)
受信割り込み	受信 FIFO の有効データが半分以上である条件割り込み (受信 FIFO 内の有効データ数 ≥ 4)
タイムアウト割り込み	タイムアウトまでに読み出されていないデータが受信 FIFO に存在することを示す割り込み
オーバラン割り込み	受信 FIFO がフルのときに書き込みが行われたことを示す条件割り込み

また、マスクされた個々のソースを 1 つの割り込みに結合しています。上記割り込みのいずれかがアサートされると、結合割り込み INTSSP がアサートされます。



- a. 送信割り込み
送信割り込みは、送信 FIFO 内の有効エントリが 4 エントリ以下になるとアサートされます。SSP 動作ディセーブル(SSPCR1<SSE>=0)でも送信割り込みが発生します。
初回の送信データは、本割り込みを使用して FIFO に書き込むことができます。
- b. 受信割り込み
受信 FIFO 内の有効エントリが 4 エントリ以上になるとアサートされます。
- c. タイムアウト割り込み

タイムアウト割り込みは、受信 FIFO が空ではないときに SSP が一定の 32 ビット周期(ビットレート)の間アイドル状態を続けるとアサートされます。この機構により、ユーザは受信 FIFO にまだデータが存在し、処理が必要であることを認識することができます。マスタ／スレーブ モード共に発生します。タイムアウト割り込みが発生した場合は、受信 FIFO から全データをリードしてください。全データをリードしない場合でも、受信 FIFO に空きがあり、かつ転送データ数が受信 FIFO の空き以下であれば送受信可能です。なお、転送開始でタイムアウト割り込みはクリアされます。また、受信 FIFO に空きがない状態で送受信を行った場合、タイムアウト割り込みはクリアされオーバラン割り込みが発生します。



d. オーバーラン割り込み

受信 FIFO が既にフルのときに次のデータ(9 個目)を受信すると、転送終了直後、受信オーバーラン割り込みが発生します。オーバーラン割り込み発生以降の受信データ (9 個目のデータを含む) は無効となり、破棄されます。ただし、9 個目のデータ受信前 (割り込み発生する前) に受信 FIFO のデータをリードすると、9 個目の受信データは有効データとして受信 FIFO に書き込まれます。オーバーラン割り込みが発生した場合、正しい転送を行なうためには、SSPICR<RORIC>に"1"を書き込んだ後、受信 FIFO から全データをリードしてください。全データをリードしない場合でも、受信 FIFO に空きがあり、かつ転送データ数が受信 FIFO の空き以下であれば送受信可能です。なお、オーバーラン割り込みをクリアした後、一定の 32 ビット周期(ビットレート)の間、受信 FIFO をリードしない場合(受信 FIFO が空ではない時)はタイムアウト割り込みが発生します。

13.4.5 DMA インタフェース

SSP の DMA 操作は SSPxDMACR レジスタを介して制御されます。

受信 FIFO に格納されるデータがウォーターマークレベル(FIFO の 1/2)以上になると受信 DMA 要求がアサートされます。

送信 FIFO に格納するデータがウォーターマークレベル(FIFO の 1/2)以下になると送信 DMA 要求が送信/受信 DMA 要求信号をクリアするために、DMA コントローラによってアサートされる送信/受信 DMA 要求クリア信号の入力端子を持っています。

また、DMA のバースト長は 4 ワードに設定してください。

注) 残りの 3 ワードに対し、SSP はバースト要求をアサートしません。

各要求シグナルは、関連する DMA クリアシグナルがアサートされるまでアサートされ続けます。要求クリアシグナルがアサート解除された後、前述の条件に従って要求シグナルを再度アクティブにすることができます。SSP がディセーブルされたり、DMA イネーブルシグナルがクリアされると、全ての要求シグナルがアサート解除されます。

以下の表は、送信 FIFO および受信 FIFO に対する DMABREQ のトリガポイントを示しています。

ウォーターマークレベル	バースト長	
	送信 (空き位置の数)	受信 (充填位置の数)
1/2	4	4

13.5 SSP の動作

13.5.1 SSP の初期設定

SSP 通信プロトコルの設定は SSP がディセーブルの状態です。設定する必要があります。制御レジスタ SSPCR0 および SSPCR1 を使って、以下のいずれかのプロトコルに設定し、本 SSP をマスタまたはスレーブに設定してください。また、通信速度に関して、クロックプリスケールレジスタ SSPCPSR および SSPCR0<SCR>を設定してください。

本 SSP は以下のプロトコルをサポートします。

- SPI
- SSI
- Microwire

13.5.2 SSP のイネーブル

送信 FIFO に送信データが書き込まれていて、かつ動作イネーブルした時、もしくは動作イネーブル状態で送信 FIFO に送信データが書き込まれたときに転送が開始されます。

ただし、動作イネーブルにした時に送信 FIFO が 4 エントリ以下の場合は送信割り込みが発生します。この割り込みを使って初回データを書き込むことも可能です。

注) SPI のスレーブモードでかつ SPFS 端子未使用の場合、イネーブルする前に必ず 1Byte 以上のデータを送信 FIFO に書き込んでください。送信 FIFO が空の状態ではイネーブルすると、転送データが正常に出力されません。

13.5.3 クロック比

f_{sys} の周波数設定は以下の条件を満たす必要があります。

- マスタモードの場合
$$f_{\text{SPCLK}}(\text{最大}) \rightarrow f_{\text{sys}} / 4$$
$$f_{\text{SPCLK}}(\text{最小}) \rightarrow f_{\text{sys}} / (254 \times 256)$$
- スレーブモードの場合
$$f_{\text{SPCLK}}(\text{最大}) \rightarrow f_{\text{sys}} / 12$$
$$f_{\text{SPCLK}}(\text{最小}) \rightarrow f_{\text{sys}} / (254 \times 256)$$

注) マスタモード時の最大転送速度は 16Mbps 以下になるように設定してください。

13.6 フレーム形式

各フレームフォーマットは、プログラムされたデータのサイズにより、4～16 ビットの幅を持ち、MSB から送信が開始されます。

- ・ シリアルクロック (SPCLK)

SSP がアイドル状態の間は SSI と Microwire では Low でホールドされ、SPI では非アクティブでホールドされます。また、データ送信中にのみ設定されたビットレートで出力されます。

- ・ シリアルフレーム (SPFSS)

SPI および Microwire のフレーム形式では、Low アクティブとなり、フレームの送信中は常に Low にアサートされます。

SSI フレーム形式の場合は、各フレームの送信前に 1 ビットレートの間のみアサートされます。このフレーム形式では、SPCLK の立ち上がりエッジで出力データを送信し、その立下りエッジで入力データを受信します。

各フレームフォーマットの詳細は「13.6.1～13.6.3」を参照してください。

13.6.1 SSI のフレームフォーマット

このモードでは、SSP はアイドル状態で SPCLK および SPFSS が Low にセットされ、送信データライン SPDO が Hi-Z になります。送信 FIFO にデータをライトすると、マスタは SPFSS ラインに 1 SPCLK 分の High パルスを出力します。送信データは送信 FIFO から送信のシリアルシフトレジスタに転送されます。SPCLK の次の立ち上がりエッジで、MSB から 4～16 ビットのデータが SPDO 端子により出力されます。

同様に、受信データは SPCLK の立ち下がりエッジで MSB から SPDI 端子に入力されます。受信されたデータは、その LSB データがラッチされた後、SPCLK の立ち上がりエッジでシリアルシフトレジスタから受信 FIFO に転送されます。




図 13-2 SSI フレームフォーマット（シングル転送送受信）




図 13-3 SSI フレームフォーマット（連続転送送受信）

注 1) SPDO 端子は非送信中に出力 OFF となり Hi-Z 状態となります。そのため、システムに合わせプルアップ／プルダウン抵抗によるレベル固定をしてください。

注 2) SPDI 端子は常時入力となっていますので、送信側が非送信中に出力 OFF となる場合はプルアップ／プルダウン抵抗によるレベル固定をしてください。

13.6.2 SPI のフレームフォーマット

SPI インタフェースは 4 線インタフェースであり、SPFSS はスレーブ選択として動作します。SPI フォーマットの主な特長は、SPCLK の動作タイミングを SSPCR0 レジスタ内の<SPO> ビットと<SPH> ビットを使って、設定できます。

SSPCR0<SPO>はアイドル状態時の SPCLK をホールドするレベルを設定します。

SSPCR0<SPH>はデータをラッチするクロックエッジを選択します。

	SSPCR0<SPO>	SSPCR0<SPH>
0	Low 状態	1st クロックエッジでデータを取り込み
1	High 状態	2nd クロックエッジでデータを取り込み




図 13-4 SPI フレームフォーマット（シングル転送、<SPO>=0 & <SPH>=0）




図 13-5 SPI フレームフォーマット（連続転送、<SPO>=0 & <SPH>=0）

注 1) SPDO 端子は非送信中に出力 OFF となり Hi-Z 状態となります。そのため、システムに合わせプルアップ／プルダウン抵抗によるレベル固定をしてください。

注 2) SPDI 端子は常時入力となっていますので、送信側が非送信中に出力 OFF となる場合はプルアップ／プルダウン抵抗によるレベル固定をしてください。

<SPO>=0 におけるアイドル周期では、

- SPCLK が Low にセットされます。
- SPFSS が High にセットされます。
- 送信データライン SPDO が Low にセットされます。

SSP がイネーブルされているときに送信 FIFO 内に有効データが存在する場合、送信開始は Low でドライブされる SPFSS マスタシグナルによって通知されます。これにより、マスタの SPDI 入力ラインでスレーブデータがイネーブルされます。

SPCLK の半周期後、有効マスタデータが SPDO ピンに転送されます。これで、マスタデータとスレーブデータの両方がセットされ、SPCLK のさらに半周期後に SPCLK マスタクロックピンが High になります。その後、データは SPCLK シグナルの立ち上がりエッジで捕捉され、立下りエッジで伝達されます。

シングル転送の場合、そのデータワードの全ビットの転送が完了し、その末尾ビットが捕捉されてから SPCLK 1 周期後に、SPFSS ラインがアイドル High 状態に戻ります。

しかし、連続転送の場合には、各データワード転送間で SPFSS シグナルを High でパルスする必要があります。これは、スレーブ選択ピンがそのシリアルペリフェラルレジスタにデータをフリーズし、<SPH> ビットが論理 0 の場合は変更を許可しないためです。

したがって、シリアルペリフェラルデータの書き込みをイネーブルするには、マスタデバイスが各データ転送間でスレーブデバイスの SPFSS ピンをドライブする必要があります。連続転送が完了すると、末尾ビットが捕捉されてから SPCLK 1 周期後に SPFSS ピンがアイドル状態に戻ります。

13.6.3 Microwire のフレームフォーマット

Microwire 形式は半二重モードで動作する特殊なマスタ-スレーブ伝達方式を使用します。このモードでは、フレームの開始時に 8 ビットの制御メッセージがスレーブに送信されます。この送信中、SSP はデータを受信しません。メッセージが送信された後、スレーブがそれをデコードし、8 ビット制御メッセージの末尾ビットの送信から 1 シリアルクロック間待機した後、要求されたデータで応答します。戻されるデータの長さは 4~16 ビットであり、全体のフレーム長は 13~25 ビットとなります。




図 13-6 Microwire フレームフォーマット（シングル転送）

注 1) SPDO 端子は非送信中に出力 OFF となり Hi-Z 状態となります。そのため、システムに合わせプルアップ/プルダウン抵抗によるレベル固定をしてください。

注 2) SPDI 端子は常時入力となっていますので、送信側が非送信中に出力 OFF となる場合はプルアップ/プルダウン抵抗によるレベル固定をしてください。

Microwire 形式は SPI 形式と非常に似ていますが、全二重ではなく半二重通信のマスタ-スレーブメッセージ伝達方式を使用する点異なります。各シリアル伝送は、SSP からオフチップスレーブデバイスに送信される 8 ビットの制御ワードで開始されます。この送信中、SSP は入力データを受信しません。このメッセージの送信後、オフチップスレーブがこれをデコードし、8 ビット制御メッセージの末尾ビット送信後から 1 シリアルクロックが経過するまで待機し、要求されたデータで応答します。戻されるデータは 4~16 ビット長、フレーム全体は 13~25 ビット長になります。このコンフィギュレーションにおけるアイドル周期では：

- SPCLK が Low にセットされます。
- SPFSS が High にセットされます。
- 送信データライン SPDO が Low にセットされます。

伝送は送信 FIFO への制御バイトの書き込みによってトリガされます。SPFSS の立下りエッジによって送信 FIFO の最下位エントリにストアされていた値が送信ロジックのシリアルシフトレジスタに転送され、8 ビット制御フレームの MSB が SPDO ピンにシフトアウトされます。

このフレーム伝送の間、SPFSS は Low でホールドされ、SPDI ピンはトライステートでホールドされます。オフチップシリアルスレーブデバイスは、SPCLK の立ち上がりエッジでそのシリアルシフトに各制御ビットをラッチします。

スレーブデバイスによって末尾ビットがラッチされると、1 クロックウェイト状態の間にその制御バイトがデコードされ、スレーブはデータを送信することによって SSP に応答します。各ビットは、SPCLK の立下りエッジで SPDI ラインにドライブされます。

一方、SSP は SPCLK の立ち上がりエッジで各ビットをラッチします。シングル転送の場合は、フレームの終わりで末尾ビットが受信シリアルシフトにラッチされてから 1 クロック周期後に SPFSS シグナルが High にプルされ、これによってデータが受信 FIFO に転送されます。

注) オフチップスレーブデバイスは、受信シフトによって LSB がラッチされた後の SPCLK の立下りエッジで、または SPFSS ピンが High になるときのどちらかで、受信ラインをトライステートでホールドすることができます。

Not Recommended
for New Design




図 13-7 Microwire フレームフォーマット（連続転送）

注 1) SPDO 端子は非送信中に出力 OFF となり Hi-Z 状態となります。そのため、システムに合わせプルアップ/プルダウン抵抗によるレベル固定をしてください。

注 2) SPDI 端子は常時入力となっていますので、送信側が非送信中に出力 OFF となる場合はプルアップ/プルダウン抵抗によるレベル固定をしてください。

連続転送の場合、データ伝送の開始と終了はシングル転送の場合と同じように行われます。しかし、SPFSS ラインは常にアサート(Low でホールド)され、データの伝送が次から次に発生します。

次のフレームの制御バイトは、現在のフレームから受信されたデータの LSB の直後に続きます。受信された各値は、そのフレームの LSB が SSP にラッチされた後、SPCLK の立下りエッジで受信シフトから転送されます。

注) (接続例)SSP は、システム内におけるマスタ/スレーブの dynamics 切り替えをサポートしていません。各 SSP の例は、マスタまたはスレーブのどちらかとして構成/接続されています。

Not Recommended
for New Design

第 14 章 シリアルバスインタフェース(I2C/SIO)

シリアルバスインタフェースを 5 チャンネル内蔵しています。シリアルバスインタフェースは、下記の 2 つの動作モードを持っています。

- ・ I2C バスモード(マルチマスタ)
- ・ クロック同期式 8 ビット SIO モード

I2C バスモードでは、SCL および SDA を通して外部デバイスと接続されます。

SIO モードでは、SCK, SI, SO を通して外部デバイスと接続されます。

チャンネルごとの使用端子とポートの設定は、下記のとおりです。

表 14-1 シリアルバスインタフェース使用時のポート設定

チャンネル	動作モード	端子	ポート ファンクション レジスタ設定	ポート 出力コントロール レジスタ設定	ポート 入力コントロール レジスタ設定	ポート オーブンドレイン コントロール レジスタ設定
SBI0	I2C バスモード	SCL0 :PL1 SDA0 :PL0	PLFR1[1:0] = 11	PLCR[1:0] = 11	PLIE[1:0] = 11	PLOD[1:0] = 11
	SIO モード	SCK0 :PL2 SIO :PL1 SO0 :PL0	PLFR1[2:0] = 111	PLCR[2:0] = 101(SCK0 出力) PLCR[2:0] = 001(SCK0 入力)	PLIE[2:0] = 010(SCK0 出力) PLIE[2:0] = 110(SCK0 入力)	PLOD[2:0] = xxx
SBI1	I2C バスモード	SCL1 :PG1 SDA1 :PG0	PGFR1[1:0] = 11	PGCR[1:0] = 11	PGIE[1:0] = 11	PGOD[1:0] = 11
	SIO モード	SCK1 :PG2 SI1 :PG1 SO1 :PG0	PGFR1[2:0] = 111	PGCR[2:0] = 101(SCK1 出力) PGCR[2:0] = 001(SCK1 入力)	PGIE[2:0] = 010(SCK1 出力) PGIE[2:0] = 110(SCK1 入力)	PGOD[2:0] = xxx
SBI2	I2C バスモード	SCL2 :PG5 SDA2 :PG4	PGFR1[5:4] = 11	PGCR[5:4] = 11	PGIE[5:4] = 11	PGOD[5:4] = 11
	SIO モード	SCK2 :PG6 SI2 :PG5 SO2 :PG4	PGFR1[6:4] = 111	PGCR[6:4] = 101(SCK2 出力) PGCR[6:4] = 001(SCK2 入力)	PGIE[6:4] = 010(SCK2 出力) PGIE[6:4] = 110(SCK2 入力)	PGOD[6:4] = xxx
SBI3	I2C バスモード	SCL3 :PH1 SDA3 :PH0	PHFR1[1:0] = 11	PHCR[1:0] = 11	PHIE[1:0] = 11	PHOD[1:0] = 11
	SIO モード	SCK3 :PH2 SI3 :PH1 SO3 :PH0	PHFR1[2:0] = 111	PHCR[2:0] = 101(SCK3 出力) PHCR[2:0] = 001(SCK3 入力)	PHIE[2:0] = 010(SCK3 出力) PHIE[2:0] = 110(SCK3 入力)	PHOD[2:0] = xxx
SBI4	I2C バスモード	SCL4 :PH5 SDA4 :PH4	PHFR1[5:4] = 11	PHCR[5:4] = 11	PHIE[5:4] = 11	PHOD[5:4] = 11
	SIO モード	SCK4 :PH6 SI4 :PH5 SO4 :PH4	PHFR1[6:4] = 111	PHCR[6:4] = 101(SCK4 出力) PHCR[6:4] = 001(SCK4 入力)	PHIE[6:4] = 010(SCK4 出力) PHIE[6:4] = 110(SCK4 入力)	PHOD[6:4] = xxx

注) x: Don't care

14.1 構成

構成を図 14-1 に示します。




図 14-1 シリアルバスインタフェースブロック図

14.2 レジスタ説明

シリアルバスインタフェースの制御および動作状態のモニタを行うレジスタとアドレスは以下のとおりです。

下記レジスタは使用するモードによって、機能が異なります。詳細は「14.4 I2C バスモード時のコントロールレジスタ」および「14.7 SIO モード時のコントロールレジスタ」を参照してください。

14.2.1 チャネル別レジスタ一覧

各チャネルのレジスタとアドレスを示します。

Channel x	Base Address
Channel0	0x400E_0000
Channel1	0x400E_0100
Channel2	0x400E_0200
Channel3	0x400E_0300
Channel4	0x400E_0400

レジスタ名(x=0,1,2,3,4)		Address(Base+)
コントロールレジスタ 0	SBIXCR0	0x0000
コントロールレジスタ 1	SBIXCR1	0x0004
データバッファレジスタ	SBIXDBR	0x0008
I2C バスアドレスレジスタ	SBIXI2CAR	0x000C
コントロールレジスタ 2	SBIXCR2(ライト時)	0x0010
ステータスレジスタ	SBIXSR(リード時)	
ポーレートレジスタ 0	SBIXBR0	0x0014

14.3 I2C バスモード時のデータフォーマット

I2C バスモード時のデータフォーマットを図 14-2 に示します。



図 14-2 I2C バスモード時のデータフォーマット

14.4 I2C バスモード時のコントロールレジスタ

シリアルバスインタフェースをI2Cバスモードで使用する際の制御、および動作状態のモニタは以下のレジスタで行います。

14.4.1 SBIXCR0(コントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SBIEN	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	SBIEN	R/W	シリアルバスインタフェース動作 0: 禁止 1: 許可 シリアルバスインタフェースを使用する場合、まずこのビットを許可にしてください。 許可の設定をして初めて、SBIに関連するレジスタのリード、ライトが可能になります。 禁止の場合、SBIXCR0を除くすべてのクロックが停止しますので消費電力の低減が可能です。 いったん許可した後に禁止にした場合、各レジスタの設定は保持されます。
6-0	-	R	リードすると"0"が読めます。

注) シリアルバスインタフェースを使用する場合、まずこのビットを許可にしてください。

14.4.2 SBxCR1(コントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	BC			ACK	-	SCK2	SCK1	SCK0 / SWRMON
リセット後	0	0	0	0	1	0	0	1(注 3)

Bit	Bit Symbol	Type	機能																																																					
31-8	-	R	リードすると"0"が読めます。																																																					
7-5	BC[2:0]	R/W	転送ビット数の選択(注 1)																																																					
			<table><tr><th rowspan="2"><BC></th><th colspan="2"><ACK> = 0 のとき</th><th colspan="2"><ACK> = 1 のとき</th></tr><tr><th>クロック数</th><th>データ長</th><th>クロック数</th><th>データ長</th></tr><tr><td>000</td><td>8</td><td>8</td><td>9</td><td>8</td></tr><tr><td>001</td><td>1</td><td>1</td><td>2</td><td>1</td></tr><tr><td>010</td><td>2</td><td>2</td><td>3</td><td>2</td></tr><tr><td>011</td><td>3</td><td>3</td><td>4</td><td>3</td></tr><tr><td>100</td><td>4</td><td>4</td><td>5</td><td>4</td></tr><tr><td>101</td><td>5</td><td>5</td><td>6</td><td>5</td></tr><tr><td>110</td><td>6</td><td>6</td><td>7</td><td>6</td></tr><tr><td>111</td><td>7</td><td>7</td><td>8</td><td>7</td></tr></table>	<BC>	<ACK> = 0 のとき		<ACK> = 1 のとき		クロック数	データ長	クロック数	データ長	000	8	8	9	8	001	1	1	2	1	010	2	2	3	2	011	3	3	4	3	100	4	4	5	4	101	5	5	6	5	110	6	6	7	6	111	7	7	8	7				
<BC>	<ACK> = 0 のとき		<ACK> = 1 のとき																																																					
	クロック数	データ長	クロック数	データ長																																																				
000	8	8	9	8																																																				
001	1	1	2	1																																																				
010	2	2	3	2																																																				
011	3	3	4	3																																																				
100	4	4	5	4																																																				
101	5	5	6	5																																																				
110	6	6	7	6																																																				
111	7	7	8	7																																																				
4	ACK	R/W	マスターモード 0: アクノリッジメントのためのクロックを発生しない 1: アクノリッジメントのためのクロックを発生する スレーブモード 0:アクノリッジメントのためのクロックをカウントしない 1:アクノリッジメントのためのクロックをカウントする																																																					
3	-	R	リードすると"1"が読めます。																																																					
2-1	SCK[2:1]	R/W	内部 SCL 出力クロックの周波数選択<SCK[2:0]>@ライト (注 2)																																																					
0	SCK[0]	W	<table><tr><td>000</td><td>n = 5</td><td>615 kHz</td></tr><tr><td>001</td><td>n = 6</td><td>471 kHz</td></tr><tr><td>010</td><td>n = 7</td><td>320 kHz</td></tr><tr><td>011</td><td>n = 8</td><td>195 kHz</td></tr><tr><td>100</td><td>n = 9</td><td>110 kHz</td></tr><tr><td>101</td><td>n = 10</td><td>58 kHz</td></tr><tr><td>110</td><td>n = 11</td><td>30 kHz</td></tr><tr><td>111</td><td></td><td>reserved</td></tr></table>	000	n = 5	615 kHz	001	n = 6	471 kHz	010	n = 7	320 kHz	011	n = 8	195 kHz	100	n = 9	110 kHz	101	n = 10	58 kHz	110	n = 11	30 kHz	111		reserved	システムクロック: fsys (= 64MHz) クロックギア: fc/1 周波数 = $\frac{fsys}{2^n + 72}$ [Hz]																												
000	n = 5	615 kHz																																																						
001	n = 6	471 kHz																																																						
010	n = 7	320 kHz																																																						
011	n = 8	195 kHz																																																						
100	n = 9	110 kHz																																																						
101	n = 10	58 kHz																																																						
110	n = 11	30 kHz																																																						
111		reserved																																																						
	SWRMON	R	ソフトウェアリセット状態モニタ<SWRMON>@リード 0:ソフトウェアリセット中 1:ソフトウェアリセット中ではない																																																					

- 注 1) SIO モードに切り替える前に<BC[2:0]>を"000"にクリアしてください。
- 注 2) SCL ラインクロックの周波数については、「14.5.1 シリアルクロック」を参照してください。
- 注 3) <SCK[0]/SWRMON>は、リセット後"1"が読み出されますが、SBIXCR2 レジスタにて SIO モードに設定した場合、<SCK[0]>の初期値は"0"になります。
- 注 4) 読み出しの初期値とは関係なく、周波数選択の初期値は<SCK[2:0]>=000 です。
- 注 5) マスターモードで<BC[2:0]>="001"で<ACK>="0"のとき、ストップコンディション発生後の SCL ラインの立ち下がりによって、SCL ラインが"L"に固定されることがあり、他のマスタデバイスがバスを使用できなくなります。複数のマスタデバイスがバスに接続されている場合、ストップコンディション発生前に、転送ビット数を"2"以上にしてください。

Not Recommended
for New Design

14.4.3 SBIXCR2(コントロールレジスタ 2)

このレジスタをリードすると、SBIXSR レジスタとして機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MST	TRX	BB	PIN	SBIM		SWRST	
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	MST	W	マスタモード/スレーブモードの選択 0: スレーブモード 1: マスタモード
6	TRX	W	送信/受信の選択 0: 受信 1: 送信
5	BB	W	スタート/ストップ状態の発生 0: ストップ状態発生 1: スタート状態発生
4	PIN	W	INTSBIX 割り込み要求解除 0: - 1: 割り込み要求の解除
3-2	SBIM[1:0]	W	シリアルバスインタフェースの動作モード選択(注) 00: ポートモード(シリアルバスインタフェースの出力禁止) 01: SIO モード 10: I2C バスモード 11: Reserved
1-0	SWRST[1:0]	W	ソフトウェアリセットの発生 最初に"10"、次に"01"をライトすると、ソフトウェアリセットが発生します。 ライトの際、<SBIM[1:0]>は"10"の I2C バスモードを指定してください。

注) 通信中はモードを切り替えしないでください。ポートモードへの切り替えはバスフリーを確認してから行ってください。また、ポートモードから I2C バスモードへの切り替えは、ポートの状態が"High"になっていることを確認してから行ってください。

14.4.4 SBIXSR(ステータスレジスタ)

このレジスタをライトすると、SBIXCR2として機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MST	TRX	BB	PIN	AL	AAS	ADO	LRB
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	MST	R	マスタ/スレーブ選択状態モニタ 0: スレーブモード 1: マスタモード
6	TRX	R	トランスミッタ/レシーバ選択状態モニタ 0: レシーバ 1: トランスミッタ
5	BB	R	I2C バス状態モニタ 0: バスフリー 1: バスビジー
4	PIN	R	INTSBIX 割り込み要求状態モニタ 0: 割り込みサービス要求中 1: 割り込みサービス要求解除中
3	AL	R	アービトレーションロスト検出モニタ 0: - 1: 検出
2	AAS	R	スレーブアドレス一致検出モニタ 0: - 1: 検出 (ゼネラルコール検出時もセットされます。)
1	ADO	R	ゼネラルコール検出モニタ 0: - 1: 検出
0	LRB	R	最終受信ビットモニタ 0: 最終受信ビット "0" 1: 最終受信ビット "1"

14.4.5 SBxBR0(ボーレートレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	I2SBI	-	-	-	-	-	-
リセット後	1	0	1	1	1	1	1	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R	リードすると"1"が読めます。
6	I2SBI	R/W	IDLE モード時の動作 0: 停止 1: 動作
5-1	-	R	リードすると"1"が読めます。
0	-	R/W	必ず"0"をライトしてください。

14.4.6 SBxDBR(データバッファレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DB							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	DB[7:0]	R	受信データ
		W	送信データ

注 1) 送信データ書き込み時は、データを MSB(ビット 7)側につめてライトしてください。また、受信データは LSB 側に格納されます。

注 2) SBxDBR は書き込み用のバッファと読み出し用のバッファを個別に持っているため、書き込んだデータを読み出すことはできません。したがって、ビット操作などのリードモディファイライト命令は使用できません。

14.4.7 SBxI2CAR(I2C バスアドレスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SA							ALS
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-1	SA[6:0]	R/W	スレーブデバイスとして動作するときのスレーブアドレスの設定
0	ALS	R/W	アドレス認識モードの指定 0:スレーブアドレスを認識する 1:スレーブアドレスを認識しない(フリーデータフォーマット)

- 注 1) <ALS>はフリーデータフォーマット使用時以外は必ず"0"に設定してください。"1"に設定した場合にはフリーデータフォーマットとして動作し、マスタ時は送信に、スレーブ時は受信に転送方向が固定されます。
- 注 2) スレーブモード時 SBxI2CAR を"0x00"に設定しないでください。("0x00"に設定した場合、スレーブモードで I2C バス規格の START バイト("0x01")を受信した時にスレーブアドレスが一致したと判断します。)

14.5 I2C バスモード時の制御

14.5.1 シリアルクロック

14.5.1.1 クロックソース

SBIxCR1 <SCK[2:0]>で、マスタモード時に SCLx 端子から出力されるシリアルクロックの最大転送周波数を選択します。




図 14-3 クロックソース

注) 通信規格上、標準モード/高速モードの最高速は 100 kHz/400 kHz です。内部 SCL クロックの周波数の設定は、使用される f_{sys} と上記計算式にて設定されますのでご注意ください。

14.5.1.2 クロック同期化

I2C バスでは、端子の構造上バスをワイヤードアンドで駆動させるため、クロックラインを最初に"Low"レベルに引いたマスタが、"High"レベルを出力しているマスタのクロックを無効にします。このため、"High"レベルを出力しているマスタは、これを検出し対応する必要があります。

シリアルバスインタフェース回路はクロック同期化機能をもっており、バス上に複数のマスタが存在する場合でも、正常に転送が行われます。

クロック同期の手順を、バス上に2つのマスタが同時に存在した場合を例に挙げて以下に示します。




図 14-4 クロック同期化の例

a 点でマスタ A が内部 SCL 出力を"Low"レベルに引くことで、バスの SCL ラインは"Low"レベルになります。マスタ B はこれを検出し、マスタ B の"High"レベル期間のカウントをリセットし、内部 SCL 出力を"Low"レベルに引きます。

b 点でマスタ A は"Low"レベル期間のカウントを終わり、内部 SCL 出力を"High"レベルにします。しかし、マスタ B がバスの SCL ラインを"Low"レベルに保持し続けているので、マスタ A は"High"レベル期間のカウントを止めます。マスタ A は、c 点でマスタ B が内部 SCL 出力を"High"レベルにし、バスの SCL ラインが"High"レベルになったことを検出後、"High"レベル期間のカウントを始めます。その後、"High"レベル期間のカウントを終了したマスタ A が SCL 端子を"Low"に引くことでバスの SCL ラインは"Low"レベルになります。

以上のようにバス上のクロックは、バスに接続されているマスタの中で最も短い"High"レベル期間をもつマスタと最も長い"Low"レベル期間をもつマスタによって決定されます。

14.5.2 アクノリッジメントモードの指定

SBIxCR1<ACK>を"1"に設定するとアクノリッジメントモードとして動作します。マスタモードのときには、アクノリッジ信号のためのクロックを1クロック付加します。スレーブモードのときはアクノリッジ信号のためのクロックをカウントします。トランスミッタモードのときには、アクノリッジのためのクロック期間中 SDAx 端子を開放し、レシーバからのアクノリッジ信号を受信できる状態にします。レシーバモードのときはクロック期間中 SDAx 端子を"Low"レベルに引き、更に、スレーブモードのときにゼネラルコールを受信した場合にもアクノリッジのためのクロック期間中、SDAx 端子を"Low"レベルに引き、アクノリッジ信号を発生します。

<ACK>を"0"に設定すると、非アクノリッジメントモードとして動作し、マスタモードのときにアクノリッジ信号のためのクロックを発生しません。スレーブモードのときはアクノリッジ信号のためのクロックをカウントしません。

14.5.3 転送ビット数の選択

SBIxCR1<BC[2:0]>により、次に送受信するデータのビット数を選択します。

<BC[2:0]>はスタートコンディションにより"000"にクリアされるため、スレーブアドレス、方向ビットの転送は必ず8ビットで行われます。それ以外のときは<BC[2:0]>は一度設定された値を保持します。

14.5.4 スレーブアドレスとアドレス認識モードの設定

スレーブアドレスを認識するアドレッシングフォーマットで動作させるときは、SBIxI2CAR<ALS>に"0"を設定し、SBIxI2CAR <SA[6:0]>にスレーブアドレスを設定します。

スレーブアドレスを認識しないフリーデータフォーマットで使用するときには<ALS>を"1"に設定します。なお、フリーデータフォーマットで使用した場合、スレーブアドレスと方向ビットの認識は行われず、スタートコンディション直後からデータとして扱われます。

14.5.5 動作モード

SBIxCR2<SBIM[1:0]>で動作モードを設定します。I2C バスモードで使用するときは、シリアルバスインタフェース端子の状態が"High"になっていることを確認後、<SBIM[1:0]>を"10"に設定してください。また、ポートモードへの切り替えは、バスフリーであることを確認してから行ってください。

14.5.6 トランスミッタ/レシーバの選択

SBIxCR2<TRX> を"1"に設定すると、トランスミッタとして動作し、<TRX>を"0"に設定すると、レシーバとして動作します。

スレーブモード時は、

- ・ アドレッシングフォーマットのデータ転送を行うとき
- ・ 受信したスレーブアドレスが SBIxI2CAR にセットした値と同じとき
- ・ ゼネラルコール(スタートコンディション後の 8 ビットのデータがすべて"0")を受信したとき

ハードウェアによりマスタデバイスから送られてくる方向ビット(R/W)が"1"の場合、<TRX>は"1"にセットされ、"0"の場合、<TRX>は"0"にクリアされます。

マスタモード時は、スレーブデバイスからアクノリッジが返ってくると、ハードウェアにより、送信した方向ビットが"1"の場合、<TRX>は"0"に、方向ビットが"0"の場合、<TRX>は"1"に変化します。アクノリッジが返ってこないときは、以前の状態を保ちます。

<TRX>はバス上のストップコンディションの検出、またはアービトレーションロストの検出で、ハードウェアにより"0"にクリアされます。

フリーデータフォーマットで使用する場合、<TRX>はハードウェアによって変化することはありません。

14.5.7 マスタ/スレーブの選択

SBIxCR2<MST>を"1"に設定すると、マスタデバイスとして動作します。

<MST>を"0"に設定すると、スレーブデバイスとして動作します。<MST>はバス上のストップコンディションの検出、またはアービトレーションロストの検出で、ハードウェアにより"0"にクリアされます。

14.5.8 スタート/ストップコンディションの発生

SBIxSR<BB>が"0"のときに、SBIxCR2<MST, TRX, BB, PIN>に"1"を書き込むと、バス上にスタートコンディションと、あらかじめデータバッファレジスタに書き込んだスレーブアドレスと方向ビットが出力されます。あらかじめ、<ACK>に"1"を設定しておいてください。




図 14-5 スタートコンディションの発生とスレーブアドレスの発生

<BB>="1"のときに、<MST, TRX, PIN>に"1"、<BB>に"0"を書き込むと、バス上にストップコンディション出力のシーケンスが開始されます。バス上にストップコンディションが発生するまで、<MST, TRX, BB, PIN>の内容を書き替えないでください。

ストップコンディション発生時にバスの SCL ラインがほかのデバイスにより"Low"に引かれていた場合、SCL ラインが開放された後にストップコンディションが発生します。




図 14-6 ストップコンディションの発生

また、SBIxSR<BB>を読み出すことで、バスの状態を知ることができます。<BB>は、バス上のスタートコンディションを検出すると"1"にセットされ(バスビジー状態)、ストップコンディションを検出すると"0"にクリアされます(バスフリー状態)。

14.5.9 割り込みサービス要求と解除

マスタモードの時、<BC>と<ACK>によって設定されたクロック数の転送が終了すると、シリアルバスインタフェース割り込み要求(INTSBIx)が発生します。

スレーブモードの場合は、以下のときに INTSBIx が発生します。

- ・ 受信したスレーブアドレスが SBIxI2CAR<SA[6:0]>に設定されたスレーブアドレスとアクノリッジ信号出力後
- ・ ゼネラルコールを受信した時のアクノリッジ信号出力後
- ・ スレーブアドレス一致、またはゼネラルコール受信後におけるデータ転送終了時

アドレス認識モード(<ALS>="0")では、受信したスレーブアドレスが SBIxI2CAR にセットした値と同じとき、またはゼネラルコール(スタートコンディション後の 8 ビットのデータがすべて"0")を受信したときに INTSBIx が発生します。

割り込み要求(INTSBIx)が発生すると、SBIxCR2<PIN>が"0"にクリアされます。<PIN>が"0"の間、SCL ラインを"Low"レベルに引きます。

<PIN>は SBIxDBR にデータを書き込むか、SBIxDBR からデータを読み出すと"1"にセットされます。<PIN>が"1"にセットされてから、SCL ラインが開放されるまで、 t_{LOW} の時間がかかります。プログラムで<PIN>に"1"を書き込むと"1"にセットされますが、"0"を書き込んでも"0"にクリアされません。

注) マスタモードでアービトレーションロストが発生した時、スレーブアドレスが一致しなかった場合は、<PIN>は"0"にクリアされません。(INTSBIx は発生します。)

14.5.10 アービトレーションロスト検出モニタ

I2C バスではマルチマスタ(1 つのバス上で同時に 2 つ以上のマスタが存在する)が可能なため、転送されるデータの内容を保証するためにバスのアービトレーション手順が必要となります。

バスビジーの状態のときにスタートコンディションを出力しようとした場合、SCL, SDA ラインには出力されずにアービトレーションロストが発生します。I2C バスではバスのアービトレーションに SDA ラインのデータを使用します。

アービトレーションの手順を、バス上に 2 つのマスタが同時に存在した場合を例に挙げて以下に示します。

a 点のビットまでマスタ A、マスタ B とも同じデータを出力し、a 点でマスタ A が"Low"レベルを出力、マスタ B が"High"レベルを出力すると、バスの SDA ラインはワイヤードアンドで駆動されるためにマスタ A によって"Low"レベルに引かれます。b 点でバスの SCL ラインが立ち上がると、スレーブデバイスは SDA ラインデータ、すなわち、マスタ A のデータを取り込みます。このとき、マスタ B の出力したデータは無効になります。マスタ B のこの状態を"アービトレーションロスト"と呼びます。マスタ B は SDA 端子を開放し、他のマスタの出力するデータに影響を及ぼさないようにします。また、複数のマスタが 1 ワード目でまったく等しいデータを送信した場合、アービトレーションの手順は 2 ワード目以降も継続されます。





図 14-7 アービトレーションロスト

バスの SDA ラインのレベルと内部 SDA 出力のレベルの比較は、SCL ラインの立ち上がりで行います。この比較結果が不一致の場合アービトレーションロストになり、SBIxSR<AL> が"1"にセットされます。

<AL> が"1"にセットされると SBIxSR<MST, TRX>は"0"にクリアされ、スレーブレシーバモードになります。そのため、<AL>が"1"にセットされた後のデータ転送ではシリアルバスインタフェース回路はクロック出力を停止します。

<AL>は、SBIxDBR にデータを書き込むか、SBIxDBR からデータを読み込む、または SBIxCR2 にデータを書き込むと"0"にクリアされます。



14.5.11 スレーブアドレス一致検出モニタ

SBIxSR<AAS>は、スレーブモード時、アドレス認識モード(SBIxI2CAR<ALS>="0")のとき、ゼネラルコールまたは SBIxI2CAR にセットした値と同じスレーブアドレスを受信すると"1"にセットされます。フリーデータフォーマット(<ALS>="1")のときは、最初の 1 ワードが受信されると"1"にセットされます。<AAS>は SBIxDBR にデータを書き込むか、SBIxDBR からデータを読み出すと"0"にクリアされます。

14.5.12 ゼネラルコール検出モニタ

SBIxSR<ADO>は、スレーブモード時、ゼネラルコール(スタートコンディション後の 8 ビットのデータがすべて"0")を受信したとき"1"にセットされます。また、バス上のスタートコンディション、またはストップコンディションが検出されると"0"にクリアされます。

14.5.13 最終受信ビットモニタ

SBIxSR<LRB>には、SCL ラインの立ち上がりで取り込まれた SDA ラインの値がセットされます。アクノリッジメントモードのとき、INTSBIx 割り込み要求発生直後に SBIxSR<LRB> を読み出すと、ACK 信号が読み出されます。

14.5.14 データバッファレジスタ(SBIxDBR)

SBIxDBR をリード/ライトすることで、受信データの読み出し/送信データの書き込みを行います。また、マスタモード時において、このレジスタにスレーブアドレスと方向ビットを設定後、スタートコンディションが発生します。

14.5.15 ボーレートレジスタ(SBIxBR0)

SBIxBR0<I2SBI>は IDLE モードに遷移した際にシリアルバスインタフェース回路の動作の許可/禁止を設定するレジスタです。スタンバイモードに移る命令を実行する前に、あらかじめ設定してください。

14.5.16 ソフトウェアリセット

シリアルバスインタフェース回路が、外部からのノイズによりロックした場合、ソフトウェアリセット機能を使い、シリアルバスインタフェース回路を初期化することができます。

SBIxCR2<SWRST[1:0]>へ、最初に"10"、次に"01"をライトすると、ソフトウェアリセットが発生します。ライトの際、SBIxCR2<SBIM[1:0]>は"10"の I2C バスモードを指定してください。ソフトウェアリセットが発生すると、シリアルバスインタフェース回路にリセット信号が入力され、回路が初期化されます。このとき、すべてのコントロールレジスタとステータスフラグはリセット直後の値となります。また、<SWRST>は、シリアルバスインタフェースを初期化すると、自動的に"0"にクリアされます。

注) ソフトウェアリセットをかけると動作モード選択もリセットされ、I2C モードから PORT モードになります。

14.6 I2C バスモード時のデータ転送手順

14.6.1 デバイスの初期化

最初に SBIxCR1<ACK, SCK[2:0]>を設定します。SBIxCR1[7:5]には、"0"を書き込んでください。

次に SBIxI2CAR にスレーブアドレス<SA[6:0]>と<ALS> (アドレッシングフォーマット時、<ALS> = "0")を設定します。

それから、シリアルバスインタフェース端子の状態が"High"になっていることを確認し、SBIxCR2<MST, TRX, BB>に"0", <PIN>に"1", <SBIM[1:0]>に"10", ビット 1, 0 に"0"を書き込み、初期状態をスレーブレシーバモードにします。

注) シリアルバスインタフェース回路の初期化は、バスに接続されているすべてのデバイスが初期化された後、どのデバイスも一定期間スタートコンディションを発生しない期間を設け、その期間内に終了させてください。この制約が守られない場合、シリアルバスインタフェース回路の初期化が終了する前にほかのデバイスが転送を開始することがあり、正常にデータを受信することができません。

	7	6	5	4	3	2	1	0	
SBIxCR1	←	0	0	0	X	0	X	X	ACK および SCL クロックの設定をします。
SBIxI2CAR	←	X	X	X	X	X	X	X	スレーブアドレスおよびアドレス認識モードの設定をします。
SBIxCR2	←	0	0	0	1	1	0	0	スレーブレシーバモードにします。

注) X; Don't care

14.6.2 スタートコンディション、スレーブアドレスの発生

14.6.2.1 マスタモードの場合

マスタモード時は、スタートコンディションとスレーブアドレスを、次の手順で発生します。

はじめに、バスフリー状態(<BB> = "0")を確認します。次に、SBIxCR1<ACK>に"1"を書き込んで、アクノリッジメントモードに設定します。また、SBIxDBR に、送信するスレーブアドレスと方向ビットのデータを書き込みます。

<BB> = "0" の状態で、SBIxCR2<MST, TRX, BB, PIN>に"1111"を書き込むと、バス上にスタートコンディションが発生します。スタートコンディションの発生に次いで、SCLx 端子から 9 クロックを出力します。最初の 8 クロックで、SBIxDBR に設定したスレーブアドレスと方向ビットを出力します。9 クロック目で、SDA ラインを解放し、スレーブデバイスからのアクノリッジ信号を受信します。

9 クロック目の立ち下がりで、INTSBIx 割り込み要求が発生し、<PIN> = "0"にされます。マスタモード時は、<PIN> = "0" の間 SCL ラインを"Low"レベルにひきます。また、スレーブデバイスからのアクノリッジ信号が返ってきたときのみ、INTSBIx 割り込み要求の発生により、送信した方向ビットに合わせて<TRX> は変化します。

注) スレーブアドレスを出力するために SBIxDBR に書き込む時は事前にソフトウェアによってバスフリーを検出してから行ってください。この制約が守られない場合、現在出力中のバス上のデータが破壊されることがあります。

メインルーチンでの設定

		7	6	5	4	3	2	1	0		
→	Reg.	←	SBIXSR								
	Reg.	←	Reg. e 0x20								
	if Reg.	≠	0x00								バスがフリー状態になるまで確認します。
	Then										
	SBIXCR1	←	X	X	X	1	0	X	X	X	アクノリッジメントモードに設定します。
	SBIXDBR	←	X	X	X	X	X	X	X	X	目的のスレーブのスレーブアドレスと方向をセットします。
	SBIXCR2	←	1	1	1	1	1	0	0	0	スタートコンディションの発生を行います。

INTSBIX 割り込みルーチンでの処理例

割り込み要求クリア

処理

割り込み終了

14.6.2.2 スレーブモードの場合

スレーブモードの場合は、スタートコンディションとスレーブアドレスを受信します。

マスタデバイスからのスタートコンディションを受信した後、SCL ラインの最初の 8 クロックで、マスタデバイスからのスレーブアドレスと方向ビットを受信します。ゼネラルコール、または SBlxI2CAR に設定されたスレーブアドレスと同一のアドレスを受信したとき、9 クロック目で SDA ラインを"Low"レベルに引き、アクノリッジ信号を出力します。

9 クロック目の立ち下がりで、INTSBIx 割り込み要求が発生し、<PIN> = "0"にされます。スレーブモード時は、<PIN> = "0"の間 SCL ラインを"Low"レベルに引きます。




図 14-9 スタートコンディションとスレーブアドレスの発生

14.6.3 1 ワードのデータ転送

1 ワード転送終了の INTSBiX 割り込みの処理で<MST>をテストし、マスタモード/スレーブモードの判断をします。

14.6.3.1 マスタモードの場合(<MST> = "1")

<TRX>をテストし、トランスミッタ/レシーバの判断をします。

(1) トランスミッタモードの場合(<TRX> = "1")

<LRB>をテストします。<LRB> = "1"のとき、レシーバはデータを要求していないのでストップコンディションを発生する処理(後記参照)を行ってデータ転送を終了します。

<LRB> = "0"のときレシーバが次のデータを要求しています。次に転送するデータのビット数が 8 ビットのとき SBiXDBR に転送データを書き込みます。8 ビット以外の場合は<BC[2:0]>, <ACK>を設定し、転送データを SBiXDBR に書き込みます。データを書き込むと<PIN>が"1"になり SCL 端子から次の 1 ワードデータ転送用のシリアルクロックが発生され、SDA 端子から 1 ワードのデータが転送されます。転送終了後 INTSBiX 割り込み要求が発生し、<PIN>が"0"になり SCL 端子を"Low"レベルに引きます。複数ワードの転送が必要な場合は上記<LRB>のテストから繰り返します。

INTSBiX 割り込み

```
if MST = 0
Then スレーブモード時の処理へ移行
if TRX = 0
Then レシーバモード時の処理へ移行
if LRB = 0
Then ストップコンディションを発生する処理へ移行
SBiXCR1   ←   X   X   X   X   0   X   X   X   転送ビット数および ACK を設定します。
SBiXDBR   ←   X   X   X   X   X   X   X   X   転送データを書き込みます。
割り込み処理終了
```

注) X; Don't care




図 14-10 <BC[2:0]>="000", <ACK>="1"の場合（トランスミッタモード）

(2) レシーバモードの場合(<TRX> = "0")

次に転送するデータのビット数が 8 ビットの場合は SBIxDBR に転送データを書き込みます。8 ビット以外の場合は <BC[2:0]>, <ACK> を設定し、SCL ラインを解放するために SBIxDBR から受信データを読み出します(スレーブアドレス送信直後のリードデータは不定です)。データを読み出すと <PIN> は "1" になり、次の 1 ワードデータ転送用のシリアルクロックを SCLx 端子に出力します。最後のビットでアクノリッジ信号の "Low" レベルのタイミングで "0" を SDAx 端子に出力します。

その後、INTSBIx 割り込み要求が発生し、<PIN> が "0" になり SCLx 端子を "Low" レベルに引きます。SBIxDBR から受信データを読み出すたびに 1 ワードの転送クロックとアクノリッジを出力します。




図 14-11 <BC[2:0]>="000", <ACK>="1"のときの例 (レシーバモード)

トランスミッタに対してデータの送信を終了させるときは、最後に受信したいデータの 1 ワード手前のデータを読み出す前に <ACK> を "0" にします。これにより、最終データのアクノリッジのためのクロックは発生されなくなります。転送終了の割り込み要求発生後の処理で、<BC[2:0]> = "001" に設定し、データを読み出すと、1 ビット転送のためのクロックが発生します。このときマスタはレシーバなのでバスの SDA ラインは "High" レベルを保ちます。トランスミッタは ACK 信号としてこの "High" レベルを受信するので、レシーバはトランスミッタへ送信終了を知らせることができます。

この 1 ビット転送の受信終了割り込み要求後の処理で、ストップコンディションが発生させ、データ転送を終了させます。




図 14-12 マスタレシーバモード時、データの送信を終了させるときの処理

例:データを N 回受信する場合

INTSBIX 割り込み(データ送信後)

	7	6	5	4	3	2	1	0	
SBIXCR1	←	X	X	X	X	0	X	X	X
Reg.	←	SBIXDBR							
割り込み終了									

受信データのビット数および ACK を設定します。
ダミーデータを取り込みます。

INTSBIX 割り込み(データ受信 1~(N - 2)回目)

	7	6	5	4	3	2	1	0		
Reg.	←	SBIXDBR								1~(N - 2)回目のデータを取り込みます。
割り込み終了										

INTSBIX 割り込み(データ受信 (N - 1)回目)

		7	6	5	4	3	2	1	0	
SBIXCR1	←	X	X	X	0	0	X	X	X	アクノリッジ信号のクロックを発生しないようにします。
Reg.	←	SBIXDBR								(N - 1)回目のデータを取り込みます。
割り込み終了										

INTSBIX 割り込み(データ受信 N 回目)

	7	6	5	4	3	2	1	0	
SBIXCR1	←	0	0	1	0	0	X	X	X
Reg.	←	SBIXDBR							
割り込み終了									

1ビット転送のためのクロックを発生します。
N回目のデータを取り込みます。

INTSBIX 割り込み(データ受信後)

ストップコンディションを発生する処理	データ転送を終了させます。
割り込み終了	

注) X; Don't care

14.6.3.2 スレーブモードの場合(<MST> = "0")

スレーブモードのとき、マスタが送ったスレーブアドレス、またはゼネラルコールを受信したとき、もしくは、受信したスレーブアドレスが一致した後、またはゼネラルコールを受信した後のデータ転送終了時に INTSBIx 割り込み要求が発生します。また、マスタモードのとき、アービトレーションロストを検出するとスレーブモードとして動作し、アービトレーションロストを検出したワード転送の終了時に INTSBIx 割り込み要求が発生します。INTSBIx 割り込み要求が発生すると<PIN>が"0"にされ、SCLx 端子を"Low"レベルに引きます。SBIxDBR にデータを書き込む、SBIxDBR からデータを読み出す、または<PIN>に"1"を設定すると SCLx 端子が t_{LOW} 後に開放されます。

スレーブモード時は、通常のスレーブモードとしての処理、またはアービトレーションロストを検出し、スレーブモードになったときの処理を行います。

SBIxSR<AL>, <TRX>, <AAS>, <ADO>をテストし、場合分けを行います。「表 14-2 スレーブモード時の処理」にスレーブモード時の状態と必要な処理を示します。

例: スレーブレシーバモード時スレーブアドレスが一致し、方向ビットが"1"の場合

INTSBIx 割り込み

if TRX = 0

Then その他処理へ移行

if AL = 0

Then その他処理へ移行

if AAS = 0

Then その他処理へ移行

SBIxCR1 ← X X X 1 0 X X X 送信ビット数を設定します。

SBIxDBR ← X X X X X X X X 送信データをセットします。

注) X; Don't care

表 14-2 スレーブモード時の処理

<TRX>	<AL>	<AAS>	<ADO>	状態	処理
1	1	1	0	スレーブアドレス送信中にアービトレーションロストを検出し、他のマスタが送った方向ビットが"1"のスレーブアドレスを受信	1 ワードのビット数を<BC[2:0]>にセットし、送信するデータを SBIxDBR に書き込みます。
		1	0	スレーブレシーバモード時、マスタが送った方向ビットが"1"のスレーブアドレスを受信	
	0	0	0	スレーブトランスミッタモード時、1 ワードのデータの送信が終了	<LRB>をテストし、"1"にセットされていた場合、レシーバが次のデータを要求していないので<PIN>に"1"をセット、<TRX>を"0"にリセットしバスを開放します。<LRB>が"0"にリセットされていた場合、レシーバが次のデータを要求しているので 1 ワードのビット数を<BC[2:0]>にセットし、送信するデータを SBIxDBR に書き込みます。
0	1	1	1/0	スレーブアドレス送信中にアービトレーションロストを検出し、他のマスタが送った方向ビットが"0"のスレーブアドレス、またはゼネラルコールを受信	<PIN>を"1"にセットするために SBIxDBR を読み出します。(ダミー読み出し)または<PIN>に"1"を書き込みます。
		0	0	スレーブアドレスを送信中またはデータ送信中にアービトレーションロストを検出し、そのワードの転送が終了	
	0	1	1/0	スレーブレシーバモード時、マスタの送った方向ビットが"0"のスレーブアドレス、またはゼネラルコールを受信	
		0	1/0	スレーブレシーバモード時、1 ワードのデータの受信が終了	1 ワードのビット数を<BC[2:0]>にセットし、受信データを SBIxDBR から読み出します。

14.6.4 ストップコンディションの発生

SBIxSR<BB>="1"のときに、SBIxCR2<MST, TRX, PIN> に"1"、<BB>に"0"を書き込むとバス上にストップコンディション出力のシーケンスを開始します。バス上にストップコンディションが発生するまで、<MST, TRX, BB, PIN>の内容を書き替えないでください。

なお、バスの SCL ラインが他のデバイスにより引かれていた場合、SCL ラインが開放されてから、SDAx 端子が立ち上がり、ストップコンディションが発生します。

	7	6	5	4	3	2	1	0	
SBIxCR2	←	1	1	0	1	1	0	0	0

ストップコンディションが発生させます。




図 14-13 ストップコンディションの発生

14.6.5 再スタートの手順

再スタートはマスタデバイスがスレーブデバイスに対して、データ転送を終了させずに転送の方向を変化させるときに使用します。マスタモード時、再スタートが発生する場合の手順を以下に示します。

まず、SBIxCR2<MST, TRX, BB>に"0"、<PIN>に"1"を書き込み、バスを開放します。このとき SDAx 端子は"High"レベルを保ち、SCLx 端子が開放され、バス上にストップコンディションが発生されないため、他のデバイスからみるとバスはビジー状態のままです。このあと、SBIxSR<BB>をテストして"0"になるまで待ち、SCLx 端子が開放されたことを確認します。次に<LRB>をテストして"1"になるまで待ち、他のデバイスがバスの SCL ラインを"Low"レベルに引いていないことを確認します。以上の手順によってバスがフリー状態になっていることを確認した後に前記「14.6.2 スタートコンディション、スレーブアドレスの発生」の手順で、スタートコンディションの発生を行います。

なお、再スタート時のセットアップタイムを満たすために、バスフリーの確認からスタートの発生まで最低 4.7 μs (標準モード時)のソフトウェアによる待ち時間が必要です。

注 1) <MST>="0"の状態の時に<MST>="0"をライトしないでください(再スタートできません)。

注 2) マスタデバイスがレシーバのとき、再スタートが発生させる前にトランスマッタとなっているスレーブデバイスからのデータ送信を終了させる必要があります。データ送信を終了させるために、"High"レベルのアクロリッジ信号をスレーブデバイスに受信させます。このため、再スタート発生前の<LBR>は"1"となり、再スタートの手順で<LBR>="1"であることを確認しても、SCL ラインの立ち上がりを確認できません。SCL ラインの状態を確認するにはポートを読み出してください。

		7	6	5	4	3	2	1	0		
→	SBIxCR2	←	0	0	0	1	1	0	0	0	バスを開放します。
	if SBIxSR<BB> ≠ 0										SCL 端子の開放を確認します。
→	Then										
	if SBIxSR<LRB> ≠ 1										他のデバイスの SCL 端子"Low"レベルの確認を行います。
→	Then										
	4.7 μs Wait										
	SBIxCR1	←	X	X	X	1	0	X	X	X	アクノリッジメントモードに設定します。
	SBIxDBR	←	X	X	X	X	X	X	X	X	目的のスレーブのスレーブアドレスと方向をセットします。
	SBIxCR2	←	1	1	1	1	1	0	0	0	スタートコンディションの発生を行います。

注) X; Don't care




図 14-14 再スタートを発生する場合のタイミングチャート

14.7 SIO モード時のコントロールレジスタ

シリアルバスインタフェースをクロック同期式 8 ビット SIO モードで使用する際の制御、および動作状態のモニタは、以下のレジスタで行います。

14.7.1 SBIXCR0(コントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SBIEN	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	SBIEN	R/W	シリアルバスインタフェース動作 0: 禁止 1: 許可 シリアルバスインタフェースを使用する場合、まずこのビットを許可にしてください。 禁止の場合、SBIXCR0 を除くすべてのクロックが停止しますので消費電力の低減が可能です。 いったん許可した後に禁止にした場合、各レジスタの設定は保持されます。
6-0	-	R	リードすると"0"が読めます。

14.7.2 SBIXCR1(コントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SIOS	SIOINH	SIOM		-	SCK		
リセット後	0	0	0	0	1	0	0	0(注 1)

Bit	Bit Symbol	Type	機能																								
31-8	-	R	リードすると"0"が読めます。																								
7	SIOS	R/W	転送の開始/終了 0: 終了 1: 開始																								
6	SIOINH	R/W	転送の強制停止 0: 転送継続 1: 強制停止																								
5-4	SIOM[1:0]	R/W	転送モードの設定 00: 送信モード 01: Reserved 10: 送受信モード 11: 受信モード																								
3	-	R	リードすると"1"が読めます。																								
2-0	SCK[2:0]	R/W	シリアルクロックの周波数選択<SCK[2:0]>@ライト(注 1) <table><tr><td>000</td><td>n = 3</td><td>4 MHz</td></tr><tr><td>001</td><td>n = 4</td><td>2 MHz</td></tr><tr><td>010</td><td>n = 5</td><td>1 MHz</td></tr><tr><td>011</td><td>n = 6</td><td>500 kHz</td></tr><tr><td>100</td><td>n = 7</td><td>250 kHz</td></tr><tr><td>101</td><td>n = 8</td><td>125 kHz</td></tr><tr><td>110</td><td>n = 9</td><td>62.5 kHz</td></tr><tr><td>111</td><td>-</td><td>外部クロック</td></tr></table> システムクロック: fsys (= 64MHz) クロックギア: fc/1 周波数 = $\frac{fsys/2}{2^n}$ [Hz]	000	n = 3	4 MHz	001	n = 4	2 MHz	010	n = 5	1 MHz	011	n = 6	500 kHz	100	n = 7	250 kHz	101	n = 8	125 kHz	110	n = 9	62.5 kHz	111	-	外部クロック
000	n = 3	4 MHz																									
001	n = 4	2 MHz																									
010	n = 5	1 MHz																									
011	n = 6	500 kHz																									
100	n = 7	250 kHz																									
101	n = 8	125 kHz																									
110	n = 9	62.5 kHz																									
111	-	外部クロック																									

注 1) <SCK[0]>ビットは、リセット後"1"が読み出されますが、SBIXCR2 レジスタにて SIO モードに設定後は"0"が初期値として読み出されます。ここでは初期状態で SIO モードに設定した後の値を「リセット後」欄に示します。なお、SBIXCR2 レジスタ、SBIXSR レジスタでも同様な記載をしています

注 2) 転送モード、シリアルクロックの設定時は、<SIOS> = "0"、および、<SIOINH> = "1"に設定してください。

注 3) マスターモードで<BC[2:0]>="001"で<ACK>="0"のとき、ストップコンディション発生後の SCL ラインの立下りによって、SCL ラインが"L"に固定されることがあり、他のマスタデバイスがバスを使用できなくなります。複数のマスタデバイスがバスに接続されている場合、ストップコンディション発生前に、転送ビット数を"2"以上にしてください。

14.7.3 SB1xDBR(データバッファレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DB							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	DB[7:0]	R	受信データ
		W	送信データ

- 注 1) 送信データを書き込み時には、データを MSB(ビット 7)側につめてライトしてください。また、受信データは LSB 側に格納されます。
- 注 2) SB1xDBR は書き込み用のバッファと読み出し用のバッファを個別に持っているため、書き込んだデータを読み出すことはできません。したがって、ビット操作などのリードモディファイライト命令は使用できません。

14.7.4 SBIXCR2(コントロールレジスタ 2)

このレジスタをリードすると、SBIXSR レジスタとして機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	SBIM		-	-
リセット後	1(注 1)	1(注 1)	1(注 1)	1(注 1)	0	0	1(注 1)	1(注 1)

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-4	-	R	リードすると"1"が読めます。(注 1)
3-2	SBIM[1:0]	W	シリアルバスインタフェースの動作モード選択(注 2) 00:ポートモード 01: SIO モード 10: I2C バスモード 11: Reserved
1-0	-	R	リードすると"1"が読めます。(注 1)

注 1) ここでは SIO モードに設定後の初期値を「リセット後」欄に示します。

注 2) 通信中はモードを切り替えないでください。

14.7.5 SBIxSR(ステータスレジスタ)

このレジスタをライトすると、SBIxCR2 として機能します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	SIOF	SEF	-	-
リセット後	1(注 1)	1(注 1)	1(注 1)	1(注 1)	0	0	1(注 1)	1(注 1)

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-4	-	R	リードすると"1"が読めます。(注 1)
3	SIOF	R	シリアル転送動作状態モニタ 0: 転送終了 1: 転送中
2	SEF	R	シフト動作状態モニタ 0: シフト動作終了 1: シフト転送中
1-0	-	R	リードすると"1"が読めます。(注 1)

注 1) ここでは SIO モードに設定後の初期値を「リセット後」欄に示します。

14.7.6 SBxBR0(ボーレートレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	I2SBI	-	-	-	-	-	-
リセット後	1	0	1	1	1	1	1	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R	リードすると"1"が読めます。
6	I2SBI	R/W	IDLE モード時の動作 0: 停止 1: 動作
5-1	-	R	リードすると"1"が読めます。
0	-	R/W	必ず"0"をライトしてください。

14.8 SIO モード時の制御

14.8.1 シリアルクロック

14.8.1.1 クロックソース

SBIxCR1 <SCK[2:0]> により、次の選択ができます。

(1) 内部クロック

内部クロックモードでは 7 種類の周波数が選択できます。シリアルクロックは SCKx 端子より外部に出力されます。なお、転送開始時 SCKx 端子出力は "High" レベルになります。

プログラムでデータの書き込み(送信時)またはデータの読み出し(受信時)がこのシリアルクロックレートに追従できないときには、自動的にシリアルクロックを停止し、それらの処理が終了するまで次のシフト動作を待機させる自動ウェイト機能を有しています。




図 14-15 自動ウェイト機能

(2) 外部クロック(<SCK[2:0]> = "111")

外部から SCKx 端子に供給されるクロックをシリアルクロックとして用います。なお、シフト動作を確実に行うためには、シリアルクロックの "High" レベル、"Low" レベル幅は下記に示すパルス幅が必要です。




図 14-16 外部クロック入力時の最大転送周波数

14.8.1.2 シフトエッジ

送信は前縁シフト, 受信は後縁シフトになります。

- 前縁シフト

シリアルクロックの前縁(SCKx 端子入出力の立ち下がりエッジ)でデータをシフトします。

- 後縁シフト

シリアルクロックの後縁(SCKx 端子入出力の立ち上がりエッジ)でデータをシフトします。




図 14-17 シフトエッジ

14.8.2 転送モード

SBIxCR1<SIOM[1:0]>で、送信/受信/送受信モードを選択します。

14.8.2.1 8 ビット送信モード

コントロールレジスタに送信モードをセットした後、送信データを SBIxDBR に書き込みます。

送信データの書き込み後、SBIxCR1<SIOS>="1"を書き込むことにより送信が開始されます。送信データは、SBIxDBR からシフトレジスタに移され、シリアルクロックに同期して最下位ビット (LSB)側から SO 端子に出力されます。送信データがシフトレジスタに移されると、SBIxDBR が空になりますので、次の送信データを要求する INTSBIx(バッファエンプティ)割り込み要求が発生します。

内部クロック動作の場合、8 ビットのデータをすべて送信したあと、次のデータがセットされていないとシリアルクロックを停止して自動ウェイト動作を行います。次の送信データを書き込むと自動ウェイト動作は解除されます。

外部クロック動作の場合、次のデータのシフト動作に入る前に、SBIxDBR にデータが書き込まれている必要があります。したがって、転送速度は割り込み要求の発生から割り込みサービスプログラムにて、SBIxDBR にデータを書き込むまでの最大遅れ時間により決まります。

送信開始時、SBIxSR<SIOF>が"1"となってから SCK の立ち下がりエッジまでの間、前回送信したデータの最後のビットと同じ値が出力されます。

送信を終了させるには、INTSBIx 割り込みサービスプログラムで<SIOS>="0"を書き込むか<SIOINH>="1"を書き込みます。<SIOS>がクリアされると、データがすべて出力された時点で送信終了します。プログラムで送信の終了の確認は SBIxSR<SIOF>で行います。<SIOF>は送信の終了で"0"になります。<SIOINH>="1"を書き込んだ場合はただちに送信を打ち切り、<SIOF>は"0"になります。

外部クロック動作では、次の送信データのシフト動作に入る前に<SIOS>を"0"にクリアする必要があります。もしシフトアウトする前に<SIOS>が"0"にクリアされなかった場合は、ダミーのデータの送信後、停止します。

	7	6	5	4	3	2	1	0		
SBIxCR1	←	0	1	0	0	0	X	X	X	送信モードをセットします。
SBIxDBR	←	X	X	X	X	X	X	X	X	送信データを書き込みます。
SBIxCR1	←	1	0	0	0	0	X	X	X	送信を開始します。
INTSBIx 割り込み										
SBIxDBR	←	X	X	X	X	X	X	X	X	送信データを書き込みます。




図 14-18 送信モード

例:<SIO> の送信終了指示(外部クロックの場合)のプログラム例

```

7 6 5 4 3 2 1 0
if SBlxSR<SIOF> ≠ 0
Then
if SCK ≠ 1
Then
SBlxCR1 ← 0 0 0 0 0 1 1 1

```

転送の終了を確認します。

ポートをモニタし、SCKx 端子が"1"になったことを確認します。

<SIO> = 0 を設定し送信を終了します。

14.8.2.2 8 ビット受信モード

コントロールレジスタに受信モードをセットした後、SBIXCR1<SIOS> = "1" を書き込むことにより受信可能となります。シリアルクロックに同期して、SI 端子より最下位ビット側からシフトレジスタへデータを取り込みます。8 ビットのデータが取り込まれるとシフトレジスタから SBIXDBR に受信データが書き込まれ、受信データの読み出しを要求する INTSBIX (バッファフル) 割り込み要求が発生します。受信データは、割り込みサービスプログラムにて SBIXDBR から読み出します。

内部クロック動作の場合、受信データが SBIXDBR から読み出されるまでシリアルクロックを停止する自動ウェイト動作を行います。

外部クロック動作の場合は、シフト動作が外部から供給されるクロックに同期します。外部クロック動作での最大転送速度は、割り込み要求の発生から受信データの読み出しまでの最大遅れ時間により決まります。

受信を終了させるには INTSBIX 割り込みサービスプログラムで<SIOS> = "0" を書き込むか、<SIOINH> = "1" を書き込みます。<SIOS> がクリアされると、受信データが全ビット揃い、SBIXDBR への書き込みが完了した時点で受信が終了します。プログラムで受信の終了の確認は、SBIXSR<SIOF>で行います。<SIOF>は受信の終了で"0"にされます。受信終了の確認のあと最終受信データを読み出します。<SIOINH> = "1" を書き込んだ場合は、ただちに受信を打ち切り、<SIOF> は"0"になります (受信データは無効になりますので読み出す必要はありません)。

注) 転送モードを切り替えると SBIXDBR の内容は保持されません。もし、転送モードの切り替えが必要な場合は、受信終了指示(<SIOS> = "0" を書き込む)を行い、最終受信データを読み出したあとで切り替えてください。

		7	6	5	4	3	2	1	0	
SBIXCR1	←	0	1	1	1	0	X	X	X	受信モードをセットします。
SBIXCR1	←	1	0	1	1	0	X	X	X	受信を開始します。

INTSBIX 割り込み

Reg.	←	SBIXDBR	受信データを取り込みます。




図 14-19 受信モード(例: 内部クロック)

14.8.2.3 8ビット送受信モード

コントロールレジスタに送受信モードをセットした後、送信データを SBIxDBR に書き込みます。その後、SBIxCR1<SIOF>に"1"をセットすることにより送受信可能となります。最下位ビットから、シリアルクロックの立ち下がりで送信データが SOx 端子から出力され、立ち上がりで受信データが SI 端子から取り込まれます。8ビットのデータが取り込まれると、シフトレジスタから SBIxDBR へ受信データが転送され、INTSBIx 割り込み要求が発生します。割り込みサービスプログラムにて受信データをデータバッファレジスタから読み出し、そのあと送信データを書き込みます。SBIxDBR は、送信/受信モードで兼用していますので、送信データは、必ず受信データを読み出してから書き込むようにしてください。

内部クロック動作の場合、受信データを読み出し、次の送信データを書き込むまで自動ウェイト動作を行います。

外部クロック動作の場合は、シフト動作が外部から供給されるシリアルクロックに同期するので、次のシフト動作に入る前に受信データを読み出し、次の送信データを書き込む必要があります。外部クロック動作での最大転送速度は、割り込み要求の発生から受信データを読み出し、送信データを書き込むまでの最大遅れ時間により決まります。

送信開始時、<SIOF>が"1"となってから SCKx の立ち下がりエッジまでの間、前回送信したデータの最後のビットと同じ値が出力されます。

送受信を終了させるには、INTSBIx 割り込みサービスプログラムで<SIOF> = "0"を書き込むか SBIxCR1 <SIOINH> = "1"を書き込みます。<SIOF>が"0"にクリアされると、受信データが揃い、SBIxDBR への転送が完了した時点で送受信が終了します。プログラムで送受信の終了の確認は、SBIxSR<SIOF>で行います。<SIOF>は送受信の終了で"0"にクリアされます。<SIOINH>を"1"にセットした場合は、ただちに送受信を打ち切り、<SIOF>は"0"にされます。

注) 転送モードを切り替えると SBIxDBR の内容は保持されません。もし、転送モードの切り替えが必要な場合は、送受信終了指示(<SIOF> = "0"を書き込む)を行い、最終受信データを読み出したあとで切り替えてください。




図 14-20 送受信モード(例: 内部クロック)

	7	6	5	4	3	2	1	0	
SBIxCR1	← 0	1	1	0	0	X	X	X	送受信モードをセットします。
SBIxDBR	← X	X	X	X	X	X	X	X	送信データを書き込みます。
SBIxCR1	← 1	0	1	0	0	X	X	X	送受信を開始します。

INTSBIx 割り込み

Reg.	← SBIxDBR	受信データを取り込みます。
SBIxDBR	← X X X X X X X X	送信データを書き込みます。

14.8.2.4 送信終了時の最終ビット保持時間

SBIxCR1<SIOS>="0"の状態では、送信データの最終ビットの SCK 立ち上がりに対するデータ保持時間は以下ようになります。送信モード、送受信モードとも同様です。




図 14-21 送信終了時の最終ビット保持時間

Not Recommended
for New Design

第 15 章 CEC 機能

15.1 概要

CEC (Consumer Electronics Control)データの送受信を行います。

HDMI 規格 Version 1.3a に準拠した動作が可能です。

15.1.1 受信

- ・ fs クロックまたは 16 ビットタイマフリップフロップ出力 TBAOUT でサンプリング
 - ノイズキャンセル時間を調整可能
- ・ 1byte ごとにデータを受信
 - データサンプリングポイントを調整可能
 - ディスティネーションアドレス不一致でも受信可能
- ・ エラー検出
 - 周期違反(最小/最大)
 - ACK 衝突
 - 波形エラー

15.1.2 送信

- ・ 1byte ごとにデータを送信
 - バスフリーを自動判定し送信開始
- ・ 送信波形の調整
 - 立ち上がりタイミング、周期を調整可能
- ・ エラー検出
 - アービトラージョンロスト
 - ACK 違反

15.1.3 注意事項

ロジカルアドレス不一致で受信する設定(CECRCR1<CECOTH>="1")の場合、送信側が EOM ビット"1"のブロックを送信せずに新たにメッセージをスタートビットから送信すると、ACK ビットが最大周期違反と判定され割り込みが発生します。その後の受信は通常通り行われます。

15.2 ブロック図

図 15-1 に CEC のブロック図を示します。




図 15-1 CEC ブロック図

15.3 レジスタ説明

15.3.1 レジスタ一覧

CEC 機能の制御レジスタとアドレスは以下のとおりです。

Base Address = 0x400E_2000

レジスタ名		Address(Base+)
CEC イネーブルレジスタ	CECEN	0x0000
ロジカルアドレスレジスタ	CECADD	0x0004
ソフトウェアリセットレジスタ	CECRESET	0x0008
受信イネーブルレジスタ	CECREN	0x000C
受信バッファレジスタ	CECRBUF	0x0010
受信コントロールレジスタ 1	CECRCR1	0x0014
受信コントロールレジスタ 2	CECRCR2	0x0018
受信コントロールレジスタ 3	CECRCR3	0x001C
送信イネーブルレジスタ	CECTEN	0x0020
送信バッファレジスタ	CECTBUF	0x0024
送信コントロールレジスタ	CECTCR	0x0028
受信割り込みステータスレジスタ	CECRSTAT	0x002C
送信割り込みステータスレジスタ	CECTSTAT	0x0030
CEC サンプリングクロック選択レジスタ	CECFSEL	0x0034

15.3.2 CECEN(CEC イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	CECEN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-3	-	R	リードすると"0"が読めます。
2	-	R/W	"0"をライトしてください。
1	-	R/W	"1"をライトしてください。
0	CECEN	R/W	CEC 動作 0: 禁止 1: 動作 CEC 機能の動作を制御します。CEC 機能を使用する場合は、まず CEC 動作許可にしてください。動作禁止の状態では、CECEN レジスタを除く CEC 機能のすべてのクロックが停止しますので消費電力の低減が可能です。 CEC 機能をいったん動作させた後に、動作禁止にした場合は各レジスタの設定は保持されます。

15.3.3 CECADD(ロジカルアドレスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CECADD[15:8]							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CECADD[7:0]							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-0	CECADD[15:0]	R/W	ロジカルアドレス 15~0 本デバイスに割り当てるロジカルアドレスを設定します。 各ビットはそれぞれアドレスと対応しており、複数のアドレスを設定することが可能です。

注) ブロードキャストメッセージはこのレジスタの設定によらず受信します。また、ロジカルアドレス 15 を設定した場合にはブロードキャストメッセージに対し論理"0"の ACK 応答を行います。

15.3.4 CECRESET(ソフトウェアリセットレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	CECRESET
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	CECRESET	W	ソフトウェアリセット 0: 禁止 1: 許可 CEC 機能のすべての動作を停止し、レジスタを初期化します。 このビットを"1"に設定すると、以下のように動作します。 受信動作: 直ちに停止。受信データは破棄。 送信動作: 直ちに停止。CEC 信号出力も停止。 レジスタ: CECEN 以外のすべてのレジスタを初期化。 このビットをリードすると"0"が読めます。

15.3.5 CECREN(受信イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	CECREN
リセット後	0	0	0	0	0	0	0	不定

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	CECREN	R/W	受信制御 [ライト] 0:禁止 1:許可 [リード] 0:停止中 1:動作中 CEC 機能の受信動作を制御します。 このビットへライトすることにより、受信の許可/禁止の設定を行います。"1"をライトすることで受信待ち状態になります。 このビットをリードすることで受信回路の状態をモニタすることができます。設定後にリードすることで設定が反映されたかどうかを確認できます。

注 1) <CECREN>は、CECR1, CECR2, CECR3 レジスタを設定した後に許可してください。

注 2) <CECREN>への設定が実際に回路に反映されるまでには若干の時間を要します。各種設定の変更を行う場合や、禁止にした後再び許可の設定を行う場合には、停止中であることを確認してから行ってください。

15.3.6 CECRBUF(受信バッファレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	CECACK	CECEOM
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CECRBUF							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-10	-	R	リードすると"0"が読めます。
9	CECACK	R	ACK ビット 受信した ACK ビットが読めます。
8	CECEOM	R	EOM ビット 受信した EOM ビットが読めます。
7-0	CECRBUF[7:0]	R	受信データ 受信した 1 バイト分のデータが読めます。ビット 7 が MSB です。

- 注 1) このレジスタへの書き込み動作は無視されます。
- 注 2) このレジスタは受信割り込み発生後なるべく早く読んでください。また、2 度目以降の読み出しデータの内容は保証しません。

15.3.7 CECRCR1(受信コントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	CECACKDIS
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	CECHNC		-	CECLNC		
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	CECMIN				-	CECMAX	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	CECDAT				CECTOUT		CECRIHLD
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-25	-	R	リードすると"0"が読めます。
24	CECACKDIS	R/W	ACK 応答制御 0: 論理0 応答する 1: 論理0 応答しない ディステーションアドレスが CECADD レジスタに設定されたアドレスと一致する時に、データブロックに対して論理"0"の ACK 応答をするかどうかを設定します。 (ヘッダブロックに対しては、このビットの設定によらず、アドレスが一致すると論理"0"の ACK 応答を行います。)
23-22	-	R	リードすると"0"が読めます。
21-20	CECHNC[1:0]	R/W	"High"検出ノイズキャンセル時間(注 1) 00: なし (fs クロック 1 回観測) 01: 1/fs (fs クロック 2 回連続観測) 10: 2/fs (fs クロック 3 回連続観測) 11: 3/fs (fs クロック 4 回連続観測) "High"を検出する際のノイズキャンセル時間を 1/fs 単位で設定します。 設定されたサイクル数分の"High"が観測されなければノイズとみなします。
19	-	R	リードすると"0"が読めます。
18-16	CECLNC[2:0]	R/W	"Low"検出ノイズキャンセル時間(注 1)(注 4) 000: なし (fs クロック 1 回観測) 100: - (Reserved) 001: 1/fs (fs クロック 2 回連続観測) 101: - (Reserved) 010: 2/fs (fs クロック 3 回連続観測) 110: - (Reserved) 011: 3/fs (fs クロック 4 回連続観測) 111: - (Reserved) "Low"を検出する際のノイズキャンセル時間を 1/fs 単位で設定します。 設定されたサイクル数分の"Low"がサンプリングされなければノイズとみなします。
15	-	R	リードすると"0"が読めます。
14-12	CECMIN[2:0]	R/W	最小周期違反検出時間 000: 67/fs(約 2.045ms) 100: 67/fs - 1/fs 001: 67/fs + 1/fs 101: 67/fs - 2/fs 010: 67/fs + 2/fs 110: 67/fs - 3/fs 011: 67/fs + 3/fs 111: 67/fs - 4/fs 有効なビットとみなす最短の時間を設定します。 67/fs(約 2.045) ms を基準に、1/fs 単位で-4/fs から+3/fs まで設定可能です。 1 ビットの周期が設定より短い場合は割り込みが発生し、CEC 信号へ約 3.63 ms 間"Low"を出力します。
11	-	R	リードすると"0"が読めます。

15.3.8 CECRCR2(受信コントロールレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	CECSWAV3				-	CECSWAV2	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	CECSWAV1				-	CECSWAV0	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-15	-	R	リードすると"0"が読めます。
14-12	CECSWAV3[2:0]	R/W	スタートビット検出設定 3 000: 154/fs(約 4.700 ms) 100: 154/fs + 4/fs 001: 154/fs + 1/fs 101: 154/fs + 5/fs 010: 154/fs + 2/fs 110: 154/fs + 6/fs 011: 154/fs + 3/fs 111: 154/fs + 7/fs
11	-	R	リードすると"0"が読めます。
10-8	CECSWAV2[2:0]	R/W	スタートビット検出設定 2 000: 141/fs(約 4.303 ms) 100: 141/fs - 4/fs 001: 141/fs - 1/fs 101: 141/fs - 5/fs 010: 141/fs - 2/fs 110: 141/fs - 6/fs 011: 141/fs - 3/fs 111: 141/fs - 7/fs
7	-	R	リードすると"0"が読めます。
6-4	CECSWAV1[2:0]	R/W	スタートビット検出設定 1 000: 128/fs(約 3.906 ms) 100: 128/fs + 4/fs 001: 128/fs + 1/fs 101: 128/fs + 5/fs 010: 128/fs + 2/fs 110: 128/fs + 6/fs 011: 128/fs + 3/fs 111: 128/fs + 7/fs
3	-	R	リードすると"0"が読めます。
2-0	CECSWAV0[2:0]	R/W	スタートビット検出設定 0 000: 115/fs(約 3.510 ms) 100: 115/fs - 4/fs 001: 115/fs - 1/fs 101: 115/fs - 5/fs 010: 115/fs - 2/fs 110: 115/fs - 6/fs 011: 115/fs - 3/fs 111: 115/fs - 7/fs

- <CECSWAV3>: スタートビット検出時の周期の条件を設定します。
- <CECSWAV2>: <CECSWAV3>で周期の最大値の条件を設定します。154/fs(約 4.700ms)を基準に、1/fs 単位で 0 から+7/fs まで設定可能です。
<CECSWAV2>で周期の最小値の条件を設定します。141/fs(約 4.303ms)を基準に、1/fs 単位で 0 から-7/fs まで設定可能です。
- <CECSWAV1>: スタートビット検出時の立ち上がりタイミングの条件を設定します。
- <CECSWAV0>: <CECSWAV1>で立ち上がりタイミングの最大値の条件を設定します。128/fs(約 3.906ms)を基準に、1/fs 単位で 0 から+7/fs まで設定可能です。
<CECSWAV0>で立ち上がりタイミングの最小値の条件を設定します。115/fs(約 3.510ms)を基準に、1/fs 単位で 0 から-7/fs まで設定可能です。

注) 受信動作中に設定が変更されると正しく受信できない可能性があります。設定を変更する場合には、CECREN<CECREN>で受信禁止の設定を行い、<CECREN>をリードして停止中であることを確認後に変更することを推奨します。

15.3.9 CECRCR3(受信コントロールレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	CECWAV3				-	CECWAV2	
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	CECWAV1				-	CECWAV0	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	CECRSTAEN	CECWAVEN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-23	-	R	リードすると"0"が読めます。
22-20	CECWAV3[2:0]	R/W	波形確認設定 3 000: 56/fs(約 1.709 ms) 100: 56/fs + 4/fs 001: 56/fs + 1/fs 101: 56/fs + 5/fs 010: 56/fs + 2/fs 110: 56/fs + 6/fs 011: 56/fs + 3/fs 111: 56/fs + 7/fs
19	-	R	リードすると"0"が読めます。
18-16	CECWAV2[2:0]	R/W	波形確認設定 2 000: 43/fs(約 1.312 ms) 100: 43/fs - 4/fs 001: 43/fs - 1/fs 101: 43/fs - 5/fs 010: 43/fs - 2/fs 110: 43/fs - 6/fs 011: 43/fs - 3/fs 111: 43/fs - 7/fs
15	-	R	リードすると"0"が読めます。
14-12	CECWAV1[2:0]	R/W	波形確認設定 1 000: 26/fs(約 0.793 ms) 100: 26/fs + 4/fs 001: 26/fs + 1/fs 101: 26/fs + 5/fs 010: 26/fs + 2/fs 110: 26/fs + 6/fs 011: 26/fs + 3/fs 111: 26/fs + 7/fs
11	-	R	リードすると"0"が読めます。
10-8	CECWAV0[2:0]	R/W	波形確認設定 0 000: 13/fs(約 0.396 ms) 100: 13/fs - 4/fs 001: 13/fs - 1/fs 101: 13/fs - 5/fs 010: 13/fs - 2/fs 110: 13/fs - 6/fs 011: 13/fs - 3/fs 111: 13/fs - 7/fs
7-2	-	R	リードすると"0"が読めます。
1	CECRSTAEN	R/W	受信時のスタートビット割り込み許可 1: 許可 0: 禁止 スタートビットの受信で割り込みを発生させるかどうかを設定します。
0	CECWAVEN	R/W	波形エラー検出 1: 許可 0: 禁止 受信データ波形が規格から外れたことを検出し、波形エラー割り込みを発生します。 許可の設定の場合、<CECWAV0><CECWAV1><CECWAV2><CECWAV3>の設定にしたがって波形エラーの検出を行います。

- <CECWAV3>: <CECWAVEN>が"1"に設定されている場合に有効になります。
論理"0"波形の立ち上がりタイミングより遅い場合にエラー検出を行うための設定です。56/fs(約 1.709ms)に対し、1/fs 単位で 0 から+7/fs まで設定可能です。
ビットのスタートポイントから<CECWAV3>の設定値までに立ち上がりが検出されなければエラーとなります。
- <CECWAV2>: <CECWAVEN>が"1"に設定されている場合に有効になります。
- <CECWAV1>: 論理"1"波形の立ち上がりタイミングより遅く、論理"0"波形の立ち上がりタイミングより早い場合にエラー検出を行うための設定です。
<CECWAV1>で 26/fs(約 0.793ms)に対し、1/fs 単位で 0 から+7/fs まで設定が可能です。
<CECWAV2>で 43/fs(約 1.312ms)に対し、1/fs 単位で 0 から-7/fs まで設定が可能です。
<CECWAV2>と<CECWAV1>の設定値の間に立ち上がりを検出するとエラーとなります。
- <CECWAV0>: <CECWAVEN>が"1"に設定されている場合に有効になります。
論理"1"波形の立ち上がりタイミングより早い場合にエラー検出を行うための設定です。13/fs(約 0.396ms)に対し、1/fs 単位で 0 から-7/fs まで設定可能です。
ビットのスタートポイントから<CECWAV0>設定値の間に立ち上がりを検出するとエラーとなります。

注) 受信動作中に設定が変更されると正しく受信できない可能性があります。設定を変更する場合には、CECREN<CECREN>で受信禁止の設定を行い、<CECREN>をリードして停止中であることを確認後に変更することを推奨します。

15.3.10 CECTEN(送信イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	CECTRANS	CECTEN
リセット後	0	0	0	0	0	0	0	不定

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	CECTRANS	R	送信中 0: 送信していない 1: 送信中 送信中かどうかを示します。 スタートビットの送信を開始すると"1"になり、送信終了割り込みまたはエラー割り込み発生で"0"になります。 このビットに対する書き込み動作は無視されます。
0	CECTEN	W	送信制御 0: 禁止 1: 許可 CEC 機能の送信動作を制御します。 このビットをライトすることにより送信の開始/禁止の設定を行います。"1"をライトすることで送信動作を開始します。送信終了割り込みまたはエラー割り込み発生で自動的に"0"にクリアされます。

注 1) <CECTEN>は、CECTBUF、CECTCR レジスタを設定した後に開始の設定をしてください。

注 2) 各種設定の変更を行う場合は、停止中であることを確認してから行ってください。

15.3.11 CECTBUF(送信バッファレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	CECTEOM
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CECTBUF							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-9	-	R	リードすると"0"が読めます。
8	CECTEOM	R/W	EOM ビット 送信する EOM ビットを設定します。
7-0	CECTBUF[7:0]	R/W	送信データ 送信する 1 バイト分のデータを設定します。ビット 7 が MSB です。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	CECSTRS			-	CECSPRD		
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	CECDTRS			CECDPRD			
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	CECBRD	CECFREE			
リセット後	0	0	0	0	0	0	0	0

2023/07/21

Bit	Bit Symbol	Type	機能																
4	CECBRD	R/W	ブロードキャスト送信設定 0: ブロードキャスト送信でない 1: ブロードキャスト送信 ブロードキャストメッセージの送信を行う場合、このビットを"1"に設定します。																
3-0	CECFREE[3:0]	R/W	バスフリー待ち時間設定 <table><tr><td>0000: 1bit 周期</td><td>1000: 9bit 周期</td></tr><tr><td>0001: 2bit 周期</td><td>1001: 10bit 周期</td></tr><tr><td>0010: 3bit 周期</td><td>1010: 11bit 周期</td></tr><tr><td>0011: 4bit 周期</td><td>1011: 12bit 周期</td></tr><tr><td>0100: 5bit 周期</td><td>1100: 13bit 周期</td></tr><tr><td>0101: 6bit 周期</td><td>1101: 14bit 周期</td></tr><tr><td>0110: 7bit 周期</td><td>1110: 15bit 周期</td></tr><tr><td>0111: 8bit 周期</td><td>1111: 16bit 周期</td></tr></table> 送信開始前に確認するバスフリー時間の設定を行います。 設定されたビット周期分の CEC ラインが稼働されないことを確認し、送信を開始します。	0000: 1bit 周期	1000: 9bit 周期	0001: 2bit 周期	1001: 10bit 周期	0010: 3bit 周期	1010: 11bit 周期	0011: 4bit 周期	1011: 12bit 周期	0100: 5bit 周期	1100: 13bit 周期	0101: 6bit 周期	1101: 14bit 周期	0110: 7bit 周期	1110: 15bit 周期	0111: 8bit 周期	1111: 16bit 周期
0000: 1bit 周期	1000: 9bit 周期																		
0001: 2bit 周期	1001: 10bit 周期																		
0010: 3bit 周期	1010: 11bit 周期																		
0011: 4bit 周期	1011: 12bit 周期																		
0100: 5bit 周期	1100: 13bit 周期																		
0101: 6bit 周期	1101: 14bit 周期																		
0110: 7bit 周期	1110: 15bit 周期																		
0111: 8bit 周期	1111: 16bit 周期																		

注) <CECDTRS>は必ず"Low"検出ノイズキャンセル時間 CECRCR1<CECLNC>と同じ設定で使用してください。

15.3.13 CECRSTAT(受信割り込みステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	CECRIWAV	CECRIOR	CECRIACK	CECRIMIN	CECRIMAX	CECRISTA	CECRIEND
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6	CECRIWAV	R	割り込みフラグ 0: 波形エラー割り込みは発生していない 1: 波形エラー割り込みが発生 波形エラーが発生したことを示します。CECRCR3<CECWAVEN>で許可の設定をしている場合に発生します。
5	CECRIOR	R	割り込みフラグ 0: 受信バッファオーバーランは発生していない 1: 受信バッファオーバーランが発生 受信バッファにデータがセットされた後、読み出される前に次のデータを受信したことを示します。
4	CECRIACK	R	割り込みフラグ 0: ACK 衝突は発生していない 1: ACK 衝突が発生 ACK ビットで"0"出力期間後に"0"が観測されたことを示します。
3	CECRIMIN	R	割り込みフラグ 0: 最小周期違反は発生していない 1: 最小周期違反が発生 1 ビットの周期が、最小周期違反検出時間として CECRCR1<CECMIN>に設定された時間より短かったことを示します。
2	CECRIMAX	R	割り込みフラグ 0: 最大周期違反は発生していない 1: 最大周期違反が発生 1 ビットの周期が、最大周期違反検出時間として CECRCR1<CECMAX>に設定された時間より長かったことを示します。
1	CECRISTA	R	割り込みフラグ 0: スタートビットは検出していない 1: スタートビットを検出した スタートビットが検出されたことを示します。
0	CECRIEND	R	割り込みフラグ 0: 1 バイト受信完了していない 1: 1 バイト受信完了した 1 バイト分のデータの受信が完了したことを示します。

注) このレジスタへの書き込み動作は無視されます。

15.3.14 CECTSTAT(送信割り込みステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	CECTIUR	CECTIACK	CECTIAL	CECTIEND	CECTISTA
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
4	CECTIUR	R	割り込みフラグ 0: 送信バッファアンダーランは発生していない 1: 送信バッファアンダーランが発生 1 バイトの送信開始から終了までの間に送信バッファに次のデータがセットされなかったことを示します。
3	CECTIACK	R	割り込みフラグ 0: ACK エラーは検出していない 1: ACK エラーを検出 ACK 送信において、以下の状態が発生したことを示します。 ・特定のアドレスを設定した送信で論理"0"が検出されなかった場合。 ・ブロードキャストメッセージの送信で、論理"1"が検出されなかった場合。
2	CECTIAL	R	割り込みフラグ 0: アービトレーションロストは発生していない 1: アービトレーションロストが発生 "High"を出力中に"Low"を検出したことを示します。
1	CECTIEND	R	割り込みフラグ 0: 全メッセージの送信を終了していない 1: 全メッセージの送信終了 EOM 付きのデータの送信が終了したことを示します。
0	CECTISTA	R	割り込みフラグ 0: 送信を開始していない 1: 送信開始 1 バイトデータの送信を開始したことを示します。

注) このレジスタへの書き込み動作は無視されます。

15.3.15 CECFSSEL(CEC サンプリングクロック選択レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	CECCLK
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-5	-	R	リードすると"0"が読めます。
0	CECCLK	R/W	サンプリングクロック選択 0: 低速クロック(fs) 1: TBAOUT CEC 機能のサンプリングクロックを設定します。 CEC 機能のサンプリングクロックとして、低速クロック (fs) がタイマ出力 (TBAOUT)を選択することが可能です。 TBAOUT にて設定できるタイマ出力範囲は 30kHz ~ 34kHz です。

注) CECFSSEL レジスタにてサンプリングクロックを切り替える場合は、CECEN<CECEN>にて CEC 動作を一旦停止(禁止)させ、再度動作(許可)設定した後、他の CEC 関連レジスタよりも先に CECFSSEL レジスタを設定してください。また、CECRESET レジスタによるソフトウェアリセット後、CECFSSSEL レジスタにてサンプリングクロックを切り替える場合も同様に、他の CEC 関連レジスタよりも先に CECFSSEL レジスタを設定してください。

15.4 動作説明

15.4.1 サンプリングクロック

CEC 信号のサンプリングは、32.768kHz の低速クロック (fs) または 16 ビットタイマフリップフロップ出力 TBAOUT で行います。

CECFSSSEL<CECCLK>で使用するクロックを選択してください。

15.4.2 受信

15.4.2.1 基本動作

スタートビット検出後、スタートビット割り込みを発生します。スタートビット割り込みを発生すると、CECRSTAT<CECRISTA>がセットされます。スタートビット割り込みは、CECRCR3<CECRSTAEN>で許可している場合に発生します。


1 バイト分のデータと、EOM, ACK を受信すると受信したデータを CECRBUF レジスタに格納し、受信割り込みを発生します。受信割り込みが発生すると、CECRSTAT<CECRIEND>がセットされます。

CECRBUF レジスタには、データ 8 ビットと、EOM ビット、ACK ビットが格納されます。ACK ビットは CEC 回路内部で発生したものではなく、他のデータと同様 CEC 信号を観測した結果が格納されます。

1 つのデータブロック受信後、EOM ビットが"1"の最終データブロックまで継続して受信動作を行います。最終データブロックであることを検出すると、スタートビット待ち状態になります。

データ受信途中にエラーが検出されると、エラー割り込みを発生し、次のスタートビット待ち状態になります。エラーが発生した場合、取得したデータは破棄されます。

注) 受信に際しては 15.1.3 の注意事項に留意してください。



15.4.2.2 受信の準備

受信を開始する前に、ロジカルアドレスレジスタ (CECADD), 受信コントロールレジスタ 1 (CECRCR1), 受信コントロールレジスタ 2 (CECRCR2), 受信コントロールレジスタ 3 (CECRCR3) で受信動作の設定を行います。

(1) ロジカルアドレスの設定

CECADD レジスタで、本デバイスに割り当てるロジカルアドレスを設定します。0 から 15 のビットがそれぞれアドレスと対応しており、複数のアドレスを設定することが可能です。

注) ブロードキャストメッセージは、CECADD レジスタの設定によらず受信し、論理"1"の ACK 応答を行います。

ロジカルアドレス 15 を設定している場合には、ブロードキャストメッセージに対し論理"0"の ACK 応答を行います。

(2) ノイズキャンセル時間


CECRCR1 レジスタの<CECHNC>, <CECLNC>でノイズキャンセル時間を設定します。設定されたサンプリング回数分の状態が観測されなければノイズとみなされます。"High"観測用、"Low"観測用を個別に設定可能です。

注) <CECLNC>は、必ず CECTCR<CECDTRS>と同じ設定で使用してください。

ノイズキャンセルは、サンプリングクロックで CEC 信号をサンプリングした信号に対して行います。サンプリングクロックの立ち上がりごとにサンプリング後の信号を観測し、現在"High"であれば、<CECLNC>で設定されたサンプリング回数の"Low"が観測されたときに信号が"Low"に変化したと認識し、現在"Low"であれば、<CECHNC>で設定されたサンプリング回数の"High"が観測されたとき"High"に変化したと認識します。

次の図は、ノイズキャンセルの設定を<CECHNC[1:0]>="10" (サンプリング 3 回), <CECLNC[2:0]>="011" (サンプリング 4 回)とした場合の動作です。ノイズキャンセル後の信号は、"High"の状態から、"Low"が 3 回観測されたところで"Low"に変化し、"Low"の状態から、"High"が 3 回観測されたところで"High"に変化します。

<CECHNC[1:0]> = 10 (サンプリング 3 回)
<CECLNC[2:0]> = 011 (サンプリング 4 回)



(3) 周期判定時間

CECRCR1 レジスタの<CECMIN>, <CECMAX>で周期違反の検出のための設定を行います。


1 ビット周期の最小値/最大値に対し、最小値については 67/fs(約 2.045ms)、最大値については 90/fs(約 2.747ms)を基準に、1/fs 単位で-4/fs から+3/fs の間で周期違反の検出を行うことができます。

違反が検出された場合には割り込みが発生し、スタートビット待ちになります。割り込み発生までに受信したデータは破棄されます。

(4) データ判別タイミングの設定

CECRCR1<CECDAT>でデータ判別を行うタイミングの設定を行います。

ビットのスタートポイントから約 34/fs(約 1.038ms)を基準に、2/fs 単位で±6/fs まで設定可能です。



(5) ACK 応答

CECRCR1<CECACKDIS>で、ディスティネーションアドレスが CECADD レジスタに設定されたアドレスと一致した場合にデータブロックに対し、論理"0"の ACK 応答をする/しないを任意に設定することができます。

ヘッダブロックに対しては、<CECACKDIS>の設定によらずアドレスが一致した場合に論理"0"の ACK 応答を行います。

以下に ACK 応答動作についてまとめます。


以下の表で、「o」は送信デバイスの ACK 送信に対し"0"出力をする(ACK ビットは論理"0"となる)こと、「×」は"0"出力をしない(ACK ビットは論理"1"となる)ことを示します。

レジスタ設定		ヘッダブロック		データブロック	
		アドレス一致	アドレス不一致	アドレス一致	アドレス不一致
CECR1 <CECACKDIS>	"0" (論理 0 応答する)	0	×	0	×
	"1" (論理 0 応答しない)			×	×

ACK 応答のタイミングを以下に示します。

送信側が出力した ACK ビットの立ち下がりを検出すると約 1.526ms 間"Low"を出力します。立ち下りの検出までの時間は、"Low"検出ノイズキャンセル時間設定 (CECR1<CECLNC>)によって決まります。

注) CECRC1<CECLNC>は、必ず CECTCR<CEDTRS>と同じ設定で使用してください。



(6) 受信エラー割り込みの保留

CECR1<CECRIHLD>で、受信エラー割り込みを保留するかどうかを設定します。対象となる割り込みは、最大周期違反、バッファオーバーラン、波形エラーです。

<CECRIHLD>が"1"に設定されていると、エラー検出時点では割り込みは発生しません。エラー検出後 ACK ビットまでデータが継続した場合は ACK 応答を通常と反転の論理で行い、後続のビットがいずれかのタイミングで途切れた場合には CECRC1<CECTOUT>の設定にしたがってタイムアウトと判定します。割り込みは ACK 応答後、またはタイムアウト判定後に発生します。

(7) タイムアウトの設定

CECR1<CECTOUT>で、タイムアウト判定の設定を行います。

この設定は受信エラー割り込み保留の設定(CECR1<CECRIHLD>)が"1"の場合に使用されます。

(8) ロジカルアドレスが一致しない場合の動作

CECR1<CECOTH>で、ディスティネーションアドレスが CECADD レジスタに設定されたアドレスと一致しない場合にも受信するように設定することができます。

この場合、受信動作は通常の場合と同様に行い、違反が検出されれば割り込みも発生しますが、ACK 応答はヘッダブロック、データブロックとも行いません。

- 注 1) ブロードキャストメッセージは、<CECOTH>の設定によらず受信します。
- 注 2) 送信側が EOM ビット"1"のブロックを送信せずに新たにメッセージをスタートビットから送信した場合、ACK ビットが最大周期違反と判定され割り込みが発生します。その後の受信は通常通り行われます。


(9) スタートビット検出の設定

CECR2 レジスタでスタートビット検出の条件を設定することができます。立ち上がりのタイミングと周期をそれぞれ設定可能です。

<CECSWAV0>で立ち上がりの最も早いタイミング、<CECSWAV1>で立ち上がりの最も遅いタイミングを設定します。(下図の 1.の期間)。

<CECSWAV2>で周期の最も早いタイミング、<CECSWAV3>で周期の最も遅いタイミングを設定します。(下図の 2.の期間)。

1.の期間に立ち上がり、2.の期間に立ち下がりが検出されると、有効なスタートビットとみなします。




(10) 波形エラー検出の設定

受信波形が規格から外れた場合にエラーとして検出するには、CECR3 レジスタの設定を行います。

CECR3<CECWAVEN>が許可の設定の場合にエラー検出を行います。検出期間は<CECWAV0>,<CECWAV1>,<CECWAV2>,<CECWAV3>で調整が可能です。

以下の、1.、2.の期間に立ち上がりがあった場合または、3.のタイミングまでに立ち上がり
がなかった場合に波形エラー割り込みが発生します。

1. ビット開始から論理"1"の最も早い立ち上がりタイミングの間
2. 論理"1"の最も遅い立ち上がりタイミングと論理"0"の最も早い立ち上がりタイミングの間
3. 論理"0"の最も遅い立ち上がりタイミング



15.4.2.3 受信許可

CECADD, CECRCR1, CECRCR2, CECRCR3 レジスタの設定終了後、CECREN<CECREN>を受信許可に設定することで受信待ち状態になり、スタートビットを検出すると受信動作を開始します。

注) 受信動作中に CECADD, CECRCR1, CECRCR2, CECRCR3 レジスタの設定が変更されると正しく受信できない可能性があります。
以下のレジスタ設定を変更する場合には、CECREN<CECREN>で受信禁止の設定を行い、<CECREN>および CECTEN<CECTrans>をリードして送受信とも停止中であることを確認後に変更することを推奨します。

レジスタ名	Bit Symbol	設定項目
CECADD	<CECADD[15:0]>	ロジカルアドレス
CECRCR1	<CECHNC><CECLNC>	ノイズキャンセル時間
	<CECMIN><CECMAX>	周期時間
	<CECOTH>	ロジカルアドレス不一致時の受信
CECRCR2	<CECSWAV0><CECSWAV1> <CECSWAV2><CECSWAV3>	スタートビット検出設定
CECRCR3 (波形エラー有効の場合)	<CECWAV0><CECWAV1> <CECWAV2><CECWAV3>	波形確認設定

15.4.2.4 受信エラー検出

受信中にエラーが検出されると割り込みを発生し、受信動作を停止してスタートビット待ち状態になります。エラーが発生した受信データは破棄されます。

最大周期違反、受信バッファオーバーラン、波形エラーについては、割り込み発生を保留し受信動作を継続してACK 応答を通常の反転の論理で行うことも可能です。

エラーの要因を確認するために、CECRSTAT レジスタに割り込みに対応した要因ビットが準備されており、割り込み要因を確認することができます。

15.4.2.5 受信エラー詳細

(1) 周期違反

受信中、ビット開始の信号の立ち下がりから次のビット開始の信号の立ち下がりの周期を測定し、最小値/最大値の設定を違反している場合には割り込みを発生します。

周期の最大値/最小値の設定は CECRCR1<CECMIN>, <CECMAX>で行います。周期の最小値 / 最大値に対し、最小値については 67/fs(約 2.045ms)、最大値については 90/fs(約 2.747ms) を基準に、1/fs 単位で-4/fs から+3/fs の間で周期違反の検出を行うことができます。

周期違反の割り込みが発生すると、CECRSTAT<CECRIMIN>または<CECRIMAX>がセットされます。

また、周期最小値の違反が発生した場合には、CEC 信号へ約 3.6 3ms 間"Low"を出力します。

- 注 1) 周期最小値違反の際、"Low"検出ノイズキャンセル時間後から"Low"出力を開始します。
- 注 2) 送信側が EOM ビット"1"のブロックを送信せずに新たにメッセージをスタートビットから送信した場合、ACK ビットが最大周期違反と判定され割り込みが発生する場合があります。詳細は「15.1.3 注意事項」を参照してください。

(2) ACK 衝突


ACK 応答時、"Low"出力期間後に CEC 信号が"Low"であることを検出すると、ACK 衝突割り込みまたは周期最小値違反の割り込みが発生します。

ACK 衝突割り込みが発生すると、CECRSTAT<CECRIACK>がセットされます。周期最小値の違反割り込みが発生すると、CECRSTAT<CECRIMIN>がセットされます。

検出期間と検出方法を以下に示します。

"Low"出力期間終了から約 0.3 ms 後から検出を開始します。検出期間の終了は、ACK ビットのスタート(立ち下がり)から約 2.0 ms のところです。

"Low"出力期間終了から 0.3 ms のポイントで CEC 信号が"Low"であるかどうかを確認し、"Low"の場合には ACK 衝突割り込みが発生します。このポイントで CEC 信号が"High"で、検出期間内に"Low"を観測した場合には周期最小値の違反割り込みが発生し、CEC 信号へ約 3.63 ms 間"Low"を出力します。



(3) 受信バッファオーバーラン

受信バッファに格納されたデータが読み出される前に次の 1 バイト分のデータの受信が完了すると、受信バッファのオーバーラン割り込みが発生します。

オーバーラン割り込みが発生すると、CECRSTAT<CECRIOR>がセットされます。

(4) 波形エラー

CECRCR3 レジスタで波形エラー検出を許可に設定している場合に発生します。受信波形が規格から外れた場合に波形エラーを検出し、割り込みが発生します。

波形エラー割り込みが発生すると、CECRSTAT<CECRIWAV>がセットされます。

(5) 受信エラー割り込みの保留

最大周期違反, 受信バッファオーバーラン, 波形エラーについては、エラー検出時に割り込みを発生させずに保留することができます。この設定は `CECRCR1<CECRIHLD>`で行います。また、この設定を使用するときには、`CECRCR1<CECTOUT>`でタイムアウトの設定も行います。

割り込み保留の設定が有効の場合、後続のデータを継続して受信し、ACK ビットまで受信できた場合には ACK 応答を通常の反転の論理で行った後に割り込みを発生します。このとき、`CECRSTAT` レジスタには、受信完了の `<CECRIEND>` と保留されたエラーのフラグがセットされます。

後続のデータビットがいずれかのタイミングで途切れた場合には、タイムアウトの計測を行い、タイムアウト後に割り込みを発生します。このとき、`CECRSTAT` レジスタにセットされるのは、保留されたエラーのフラグのみです。

タイムアウトの計測は、送信動作でのバスフリー待ち時間と同様、最後に受信したビットの終了時点から計測します。

割り込みが保留されているという情報は、EOM が "1" のデータ受信完了またはタイムアウトするまで保持されます。したがって、割り込みが保留された状態で複数バイトの受信が行われた場合、1 バイト受信ごとに割り込みが発生し、`CECRSTAT` レジスタには受信完了と保留された割り込みのフラグがセットされます。

注 1) 割り込み保留中に、後続の受信で最小周期違反が発生した場合には、直ちに最小周期違反割り込みを発生し、CEC 信号に約 3.63 ms 間 "Low" を出力します。

受信割り込みステータスレジスタには、保留された割り込みと最小周期違反のフラグがセットされます。

注 2) 割り込み保留中に、後続の受信で最小周期違反以外のエラーが発生した場合には、ACK 応答またはタイムアウトまで処理が継続されます。

受信割り込みステータスレジスタには、検出されたすべての割り込みのフラグがセットされます。

15.4.2.6 受信の停止

`CECREN<CECREN>` を "0" (受信禁止) に設定すると受信動作を停止します。

受信動作中に禁止の設定を行った場合、直ちに受信動作を停止し、それまでに受信したデータは破棄されます。

注) 周期最小値の違反に対する "Low" 出力中に受信禁止設定を行うと "Low" 出力も停止します。

15.4.3 送信

15.4.3.1 基本動作

送信開始の設定を行うとまずバスフリー状態を確認します。設定されたビット周期分の CEC 信号の立下りがないことを確認後にスタートビットを送信します。バスフリー状態の確認は常時行っており、送信開始設定時に、設定されたビット周期分のバスフリー条件を満たしていればすぐに送信を開始します。

スタートビット送信後にバッファに設定された 1 バイトのデータと EOM データがシフトレジスタに送られ、データの送信を開始します。1 バイトのデータの最初のビットの送信が開始されると送信割り込みが発生し、CECTSTAT<CECTISTA>がセットされます。送信割り込み発生後、次の 1 バイトのデータを送信バッファに設定します。

8 ビットのデータ, EOM ビット, ACK ビット送信後、ACK 応答を確認し 1 バイト分のデータ転送が終了します。


EOM ビットに"1"が設定されるまで同様にデータ転送を行います。

EOM に"1"が設定されている場合、データ, EOM, ACK ビットの送信および、ACK 応答の確認後に送信終了割り込みが発生します。送信終了割り込みが発生すると、CECTSTAT<CECTIEND>がセットされます。

送信終了割り込み発生により一連の送信動作が終了し、CECTEN<CECTEN>はクリアされます。

送信中にエラーが発生した場合、エラー割り込みが発生して送信動作を停止します。

送信中は受信許可状態であっても受信動作は行いません。




15.4.3.2 送信の準備

送信を開始する前に、送信コントロールレジスタ(CECTCR)と送信バッファ(CECTBUF)の設定を行います。

(1) バスフリー待ち時間

CECTCR<CECFREE>でバスフリー待ち時間を設定します。ビット周期単位で1ビット周期から16ビット周期まで設定可能です。

バスフリー状態の確認は最終ビットの立ち下りの1ビット周期後から開始し、設定されたビット周期分立ち下りがなければ送信を開始します。



(2) ブロードキャストメッセージの送信


ブロードキャストメッセージの送信を行う場合は、CECTCR<CECBRD>を設定します。このビットがセットされているときには、ACK サイクルで論理"0"の応答があるとエラーになります。このビットがセットされていないときは、ACK サイクルで論理"1"の応答があるとエラーになります。

(3) 送信波形の調整

スタートビット/データビットとも立ち上がりタイミングと周期の調整が可能です。CECTCR レジスタの<CECSTRS><CECSPRD><CECDTRS><CECDPRD>で設定を行います。規格で定められた、立ち上がりと周期の最も早いタイミングから標準値の間で調整することができます。

注) <CECDTRS>は、必ず CECRCR1<CECLNC>と同じ設定で使用してください。

以下に、スタートビット、論理"0"、論理"1"の設定による波形の違いを示します。



(4) 送信データの準備

1 バイト分の送信データと EOM のデータを CECTBUF レジスタに設定します。

15.4.3.3 送信エラー検出

送信中にエラーが検出されると割り込みを発生し、送信動作を停止します。また、CECTEN<CECTEN>はクリアされます。

エラーの要因を確認するために、CECTSTAT レジスタに割り込みに対応した要因ビットが準備されており、割り込み要因を確認することができます。

注) エラーにより送信動作を停止する場合、エラー発生後直ちに出力を停止するため CEC 信号に不正な波形が出力される場合があります。


15.4.3.4 送信エラー詳細

(1) アービトレーションロスト

スタートビットおよびデータ送信中で"Low"出力していない状態、または ACK 応答後、CEC 信号に"Low"が検出された場合アービトレーションロストエラーが発生します。

アービトレーションロストが発生すると、CECTSTAT<CECTIAL>がセットされます。

以下に、アービトレーションロスト検出期間を示します。



(2) ACK 違反

CECTCR<CECBRD>にしたがって ACK 応答の内容を確認し違反していると ACK 違反割り込みが発生します。

ACK 違反割り込みが発生すると、CECTSTAT<CECTIACK>がセットされます。

ACK 応答の確認は以下のように行います。

設定	確認内容
<CECBRD> = 0 ブロードキャスト送信でない	ACK 応答が論理"1"のときに ACK 違反
<CECBRD> = 1 ブロードキャスト送信	ACK 応答が論理"0"のときに ACK 違反

(3) 送信バッファアンダーラン

送信バッファのデータがシフトレジスタに送られ割り込みが発生した後、1 バイト分のデータを送信し、次の 1 バイトデータの送信開始までに送信バッファにデータが設定されなかった場合、送信バッファのアンダーランエラーが発生します。

アンダーランエラーが発生すると、CECTSTAT<CECTIUR>がセットされます。

(4) ACK 違反と送信バッファアンダーランの発生順序

1 バイトデータ送信終了時点で ACK 違反と送信バッファアンダーランの両方の要因が存在する場合、割り込みは送信バッファアンダーラン→ACK 違反の順に発生します。

15.4.3.5 送信の停止

送信動作を終了する場合、EOM ビットが"1"のデータを送信することで送信終了割り込みにより終了してください。

送信動作中に送信開始ビットを"0"に設定した場合の動作は保証しません。

15.4.3.6 再送信

エラーが検出されると送信動作を停止します。送信をやり直す場合には、改めて送信条件と送信データを設定し、送信開始の設定を行ってください。

15.4.4 ソフトウェアリセット

ソフトウェアで CEC 機能全体を初期化することができます。

CECRESET<CECRESET>に"1"をセットすることで以下のように動作します。

- ・ 受信動作: 直ちに停止。受信データは破棄。
- ・ 送信動作: 直ちに停止。CEC 信号出力も停止。
- ・ レジスタ: CECEN レジスタ以外のすべてのレジスタを初期化。

送信動作中にソフトウェアリセットを行うと、CEC 信号上の波形は規格を満たさないものになる可能性があるので注意が必要です。

Not Recommended
for New Design

第 16 章 CAN コントローラ

本製品は CAN コントローラを 1 チャンネル 内蔵しています。

16.1 概要

- ・ CAN バージョン 2.0 B アクティブ準拠
- ・ 標準および拡張フォーマット対応
- ・ 各フォーマットにおけるデータフレームおよびリモートフレーム対応
- ・ メールボックス 32 個 (送信／受信兼用 31 個と受信専用 1 個)
- ・ CAN バスボーレート：最大 1 Mbps (最低 48 MHz のシステムクロックのとき)
- ・ Intel 82527 TM同等のビットタイミングパラメータ
- ・ ボーレートプリスケアラ内蔵
- ・ 送信メッセージ送信順番は次の 2 種類の内部アービトラージョンからが選択可能
 - メールボックス番号の小さい順
 - メールボックス ID の優先度の高い順
- ・ メッセージ送信／受信時のタイムスタンプ機能
- ・ 動作モード

ノーマルオペレーションモード	
コンフィグレーションモード	
スリープモード	CAN バスアクティブ状態検出(CANMCR<WUBA >=1)または CANMCR レジスタへのライトアクセスでウェイクアップ可能
サスペンドモード	CAN バス上でインアクティブ状態
テストループバックモード	セルフアクノリッジ
テストエラーモード	エラーカウンタにライト可能

- ・ 2 系統のメッセージ受信マスク機能
 - プログラマブルグローバル受信マスク (メールボックス 0~30 共用)
 - プログラマブルローカル受信マスク (メールボックス 31 専用)
- ・ ID 拡張ビット用受信マスクビット
- ・ 割り込み信号

INTCANRX	: CAN 受信完了割り込み
INTCANTX	: CAN 送信完了割り込み
INTCANGB	: CAN グローバル割り込み (ワーニングレベル／エラーパッシブ／バスオフなど 8 要因からなる割り込み)

16.2 ブロック図

図 16-1 に CAN コントローラのブロック図を示します。




図 16-1 CAN コントローラのブロック図

16.3 CAN インタフェース

CAN バスへのインタフェースは、入力ピン CRXD および出力ピン CTXD です。これらのピンは CAN バス トランシーバ (ISO/DIS 11898 準拠) を介して接続してください。

高速 トランシーバ と低速 トランシーバ は区別されます。ピンのチップレベルでの電気的特性 (例えば、3.3 V または 5 V) が、トランシーバの要件を満たすよう注意してください。

16.4 レジスタ説明

16.4.1 レジスタ一覧

Mail Box x	Base Address
Channel0	0x4000_2000
Channel1	0x4000_2020
Channel2	0x4000_2040
Channel3	0x4000_2060
Channel4	0x4000_2080
Channel5	0x4000_20A0
Channel6	0x4000_20C0
Channel7	0x4000_20E0
Channel8	0x4000_2100
Channel9	0x4000_2120
Channel10	0x4000_2140
Channel11	0x4000_2160
Channel12	0x4000_2180
Channel13	0x4000_21A0
Channel14	0x4000_21C0
Channel15	0x4000_21E0
Channel16	0x4000_2200
Channel17	0x4000_2220
Channel18	0x4000_2240
Channel19	0x4000_2260
Channel20	0x4000_2280
Channel21	0x4000_22A0
Channel22	0x4000_22C0
Channel23	0x4000_22E0
Channel24	0x4000_2300
Channel25	0x4000_2320
Channel26	0x4000_2340
Channel27	0x4000_2360
Channel28	0x4000_2380
Channel29	0x4000_23A0
Channel30	0x4000_23C0
Channel31	0x4000_23E0

レジスタ名(x=0~31)		Address(Base+)
メッセージ ID フィールドレジスタ	CANMBxID	0x0000
タイムスタンプおよびメッセージ制御フィールドレジスタ	CANMBxTSMCF	0x0008
データフィールドレジスタ	CANMBxDL	0x0010
データフィールドレジスタ	CANMBxDH	0x0018

Base Address = 0x4000_2400

レジスタ名		Address(Base+)
メールボックスコンフィグレーションレジスタ	CANMC	0x0000
メールボックスディレクションレジスタ	CANMD	0x0008
送信要求セットレジスタ	CANTRS	0x0010
送信要求リセットレジスタ	CANTRR	0x0018
送信アクノリッジレジスタ	CANTA	0x0020
アボートアクノリッジレジスタ	CANAA	0x0028
受信メッセージペンディングレジスタ	CANRMP	0x0030
受信メッセージロストレジスタ	CANRML	0x0038
ローカル受信マスクレジスタ	CANLAM	0x0040
グローバル受信マスクレジスタ	CANGAM	0x0048
マスタ制御レジスタ	CANMCR	0x0050
グローバルステータスレジスタ	CANGSR	0x0058
ビットコンフィグレーションレジスタ 1	CANBCR1	0x0060
ビットコンフィグレーションレジスタ 2	CANBCR2	0x0068
グローバル割り込みフラグレジスタ	CANGIF	0x0070
グローバル割り込みマスクレジスタ	CANGIM	0x0078
メールボックス送信割り込みフラグレジスタ	CANMBTIF	0x0080
メールボックス受信割り込みフラグレジスタ	CANMBRIF	0x0088
メールボックス割り込みマスクレジスタ	CANMBIM	0x0090
チェンジデータ要求レジスタ	CANCDR	0x0098
リモートフレームペンディングレジスタ	CANRFP	0x00A0
エラーカウンタレジスタ	CANCEC	0x00A8
タイムスタンプカウンタプリスケアラレジスタ	CANTSP	0x00B0
タイムスタンプカウンタレジスタ	CANTSC	0x00B8

16.4.2 メッセージ ID フィールドレジスタ(CANMBxID)

	31	30	29	28	27	26	25	24
bit symbol	IDE	GAME/LAME	RFH	ID				
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	ID							
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	ID							
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	ID							
リセット後								

Bit	Bit Symbol	Type	機能
31	IDE	R/W	ID 拡張ビット 0:標準フォーマット(11 ビット ID)<ID28>から<ID18>を使用 1:拡張フォーマット(29 ビット ID)<ID28>から<ID0>を使用 メールボックスが拡張フォーマット(<IDE>=1)または標準フォーマット(<IDE>=0)のどちらを送受信するかを設定します。
30	GAME/LAME	R/W	グローバル(GAME)×ローカル(LAME)受信マスク許可ビット 0:受信フィルタリングに受信マスクを使用しない 1:受信フィルタリングに受信マスクを使用 <GAME>はメールボックス 0 ~ 30 共用のグローバル受信マスク GAM に対する許可ビットで、<LAME>はメールボックス 31 専用のローカル受信マスク LAM に対する許可ビットです。 <GAME>=0 または<LAME>=0 の場合、受信メッセージ ID がメールボックスの ID と同一の場合だけ、受信メッセージがメールボックスに格納されます。 送信メールボックスの場合、受信マスク機能は適用されません。この場合、<GAME>は常に "0" にセットしてください。
29	RFH	R/W	リモートフレーム処理ビット(送信メールボックスのみ) 0:送信メールボックスはリモートフレームに回答しない ソフトウェアでリモート応答処理をします。 1:送信メールボックスはリモートフレームに回答(<TRS>ビットがセット) <RFH>は、送信メールボックスとして設定されたメールボックスがリモートフレーム受信に対する自動応答を行うかどうかを決めます。 受信したリモートフレームの ID が、<RFH>=1 かつ<GAME>=1 の送信メールボックスの ID と一致した場合、このメールボックスの ID はリモートフレームの ID で上書きされ、上書きされた ID で自動応答します。 受信メールボックスの場合はデータフレームとして処理します。(<RMP>ビットと<RFP>ビットがセット)
28-0	ID[28:0]	R/W	メッセージ ID 標準フォーマット(11 ビット ID)<ID28>から<ID18>を使用 拡張フォーマット(29 ビット ID)<ID28>から<ID0>を使用 メッセージ ID の優先度は、ID の最上位ビット(<ID28>ビット)から "0" が連続するほど高くなります。

メールボックスの ID は初期設定時に登録してください。メールボックスを許可した後に、メールボックスのメッセージ ID フィールドを変更する場合は、メールボックスに対応する CANMC レジスタの<MCx>ビットを"0"にクリアして、CAN コントローラに対してメールボックスを禁止してから新しい ID をライトしてください。

Not Recommended
for New Design

16.4.3 タイムスタンプおよびメッセージ制御フィールドレジスタ(CANMBxTSVMCF)

	31	30	29	28	27	26	25	24
bit symbol	TSV							
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	RTR	DLC			
リセット後								

Bit	Bit Symbol	Type	機能																														
31-16	TSV[15:0]	R/W	タイムスタンプカウンタ値 メッセージの送信成功または受信成功時の 16 ビットタイムスタンプカウンタの値が格納されます。メッセージの送信失敗または受信失敗のときは格納されません。 タイムスタンプカウンタ機能全体の説明は、「16.5.6 タイムスタンプ機能」を参照してください。																														
15-5	—	R	リード時: "不定値"が読めます。 ライト時: "0"をライトしてください。																														
4	RTR	R/W	リモートフレーム送信要求ビット 0: データフレーム 1: リモートフレーム																														
3-0	DLC[3:0]	R/W	データ長コード: メッセージのデータ長 (バイト数) を設定 <table><tr><th><DLC[3:0]></th><th>バイト数</th><th>対応データ</th></tr><tr><td>0000</td><td>0 バイト</td><td>なし</td></tr><tr><td>0001</td><td>1 バイト</td><td>D0</td></tr><tr><td>0010</td><td>2 バイト</td><td>D0,D1</td></tr><tr><td>0011</td><td>3 バイト</td><td>D0,D1,D2</td></tr><tr><td>0100</td><td>4 バイト</td><td>D0,D1,D2,D3</td></tr><tr><td>0101</td><td>5 バイト</td><td>D0,D1,D2,D3,D4</td></tr><tr><td>0110</td><td>6 バイト</td><td>D0,D1,D2,D3,D4,D5</td></tr><tr><td>0111</td><td>7 バイト</td><td>D0,D1,D2,D3,D4,D5,D6</td></tr><tr><td>1000</td><td>8 バイト</td><td>D0,D1,D2,D3,D4,D5,D6,D7</td></tr></table> <DLC3:0>=1001 以上を設定した場合は、8 バイトとして処理します。	<DLC[3:0]>	バイト数	対応データ	0000	0 バイト	なし	0001	1 バイト	D0	0010	2 バイト	D0,D1	0011	3 バイト	D0,D1,D2	0100	4 バイト	D0,D1,D2,D3	0101	5 バイト	D0,D1,D2,D3,D4	0110	6 バイト	D0,D1,D2,D3,D4,D5	0111	7 バイト	D0,D1,D2,D3,D4,D5,D6	1000	8 バイト	D0,D1,D2,D3,D4,D5,D6,D7
<DLC[3:0]>	バイト数	対応データ																															
0000	0 バイト	なし																															
0001	1 バイト	D0																															
0010	2 バイト	D0,D1																															
0011	3 バイト	D0,D1,D2																															
0100	4 バイト	D0,D1,D2,D3																															
0101	5 バイト	D0,D1,D2,D3,D4																															
0110	6 バイト	D0,D1,D2,D3,D4,D5																															
0111	7 バイト	D0,D1,D2,D3,D4,D5,D6																															
1000	8 バイト	D0,D1,D2,D3,D4,D5,D6,D7																															

タイムスタンプ値は初期設定の必要はありません。

メッセージ制御フィールドは、受信メールボックスの場合、初期設定の必要はありません。受信メッセージをメールボックスに格納するときに、<RTR>も、<DLC[3:0]>も一緒にメッセージ制御フィールドに格納されます。送信メールボックスの場合は、初期設定が必要です。

メールボックスを許可した後に、<RFH>=1 の送信メールボックスのメッセージ制御フィールドを変更する場合は、CANMC<MCx>ビットを"0"にクリアして、CAN コントローラに対してメールボックスを禁止してから新しい<RTR>と<DLC[3:0]>をライトしてください。<RFH>=0 の送信メールボッ

クスのメッセージ制御フィールドは、CANMC<MCx>ビットの設定にかかわらず変更することができますが、TRS<TRSx>ビットが "0" であることを確認してから新しい<RTR>と<DLC[3:0]>をライトする必要があります。

Not Recommended
for New Design

16.4.4 データフィールドレジスタ(CANMBxDL/CANMBxDH)

送信の場合は、メールボックスの<DLC[3:0]>で設定したデータバイト数だけ送信します。

受信の場合は、受信メッセージ中のデータ長コードがメールボックスの<DLC[3:0]>にコピーされ、コピーされた<DLC[3:0]>によるデータバイト数だけが有効になります。

メールボックスはリード/ライト可能ですが、受信メールボックスの場合、データフィールドへのライトはしないでください。ライトした場合、受信データに不整合が生じるおそれがあります。

<RFH>=1 の送信メールボックスのデータフィールドを更新する場合は、CANCDR<CDRx>に "1" を設定し、送信要求を一時保留してから新しいデータをライトしてください。

<RFH>=0 の送信メールボックスのデータフィールドを更新する場合は、CANTRS<TRs>ビットが "0" であることを確認してから新しいデータをライトしてください。

CANMBxDL

	31	30	29	28	27	26	25	24
bit symbol	D3							
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	D2							
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	D1							
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	D0							
リセット後								

Bit	Bit Symbol	Type	機能
31-24	D3[7:0]	R/W	送信/受信データ格納
23-16	D2[7:0]	R/W	送信/受信データ格納
15-8	D1[7:0]	R/W	送信/受信データ格納
7-0	D0[7:0]	R/W	送信/受信データ格納

CANMBxDH

	31	30	29	28	27	26	25	24
bit symbol	D7							
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	D6							
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	D5							
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	D4							
リセット後								

Bit	Bit Symbol	Type	機能
31-24	D7[7:0]	R/W	送信/受信データ格納
23-16	D6[7:0]	R/W	送信/受信データ格納
15-8	D5[7:0]	R/W	送信/受信データ格納
7-0	D4[7:0]	R/W	送信/受信データ格納

16.4.5 CANMC(メールボックスコンフィグレーションレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	MC31	MC30	MC29	MC28	MC27	MC26	MC25	MC24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	MC23	MC22	MC21	MC20	MC19	MC18	MC17	MC16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	MC15	MC14	MC13	MC12	MC11	MC10	MC9	MC8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MC7	MC6	MC5	MC4	MC3	MC2	MC1	MC0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能			
31-0	MC31- MC0	R/W	メールボックスへのアクセス設定(各ビットはメールボックス No.31 ~ No.0 に対応) 0:対応するメールボックス MBx は CAN コントローラに対して禁止 1:対応するメールボックス MBx は CAN コントローラに対して許可 CPU からのライトアクセス			
			ID フィールド	<RFH>=1 の 送信メールボックス	データフィールド	制御フィールド
			<MCx>=0 許可	許可	許可	許可
			<MCx>=1 禁止	禁止	許可	許可

注) 動作中の CANMC への再設定には以下の注意が必要です。

受信: 受信メールボックスに関して、メールボックスへの受信が進行中のときメールボックスを禁止にしないことを確実にしなければなりません。メッセージ受信中にメールボックスを禁止にしたり、再コンフィグレーションしていたとしても、受信中のメッセージは受信されることがあります。

送信: メッセージ送信中 (CANTRS<TRsx>=1) の場合は、送信が完了 (CANTRS<TRsx>=0) してから、<MCx>=0 にしてください。

16.4.6 CANMD(メールボックスディレクションレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	MD31	MD30	MD29	MD28	MD27	MD26	MD25	MD24
リセット後	1	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	MD23	MD22	MD21	MD20	MD19	MD18	MD17	MD16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	MD15	MD14	MD13	MD12	MD11	MD10	MD9	MD8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MD7	MD6	MD5	MD4	MD3	MD2	MD1	MD0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	MD31	R	メールボックスディレクション設定(メールボックス No.31 に対応) メールボックス 31 は受信専用です。このビットは常に 1 で、変更できません。
30-0	MD30- MD0	R/W	メールボックスディレクション設定(各ビットはメールボックス No.30 ~ No.0 に対応) 0:送信メールボックスに設定 1:受信メールボックスに設定 各メールボックスは、送信メールボックスまたは受信メールボックスとして設定できます。

CANMD レジスタの設定は、初期設定時に行ってください。メールボックスの方向は、動作中に変更できません。CANMD レジスタの設定を変更する場合は、対応する CANMC<MCx>ビットを"0"にしてから実行してください。

16.4.7 CANTRS(送信要求セットレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	TRS30	TRS29	TRS28	TRS27	TRS26	TRS25	TRS24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	TRS23	TRS22	TRS21	TRS20	TRS19	TRS18	TRS17	TRS16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TRS15	TRS14	TRS13	TRS12	TRS11	TRS10	TRS9	TRS8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TRS7	TRS6	TRS5	TRS4	TRS3	TRS2	TRS1	TRS0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
30-0	TRS30-TRS0	R/W	送信要求セット(各ビットはメールボックス No.30 ~ No.0 に対応) <TRSx>をセットすると、対応するメールボックス x のメッセージ送信が要求されます。 複数のメールボックスの送信要求がある場合、送信順番は CANMCR<MTOS>に対応した優先順位にしたがって送信されます。 送信メールボックスに設定されているメールボックスに対して、CPU から"1"をライトすることでセットできます。CPU からの "0" ライトは無効です。

注) メールボックス No.31 は受信専用です。

送信に設定されているメールボックスの CANTRS<TRSx>ビットにのみ CPU からの "1" ライトでセットできます。受信に設定されているメールボックスの CANTRS<TRSx>ビットはセットできません。

CANTRS<TRSx>ビットは、送信が成功したとき、または、CANTRR<TRRx>ビットを "1" にセットして送信要求をリセットしたとき、"0" にクリアされます。

送信を失敗したときは、送信が成功するまで、または、CANTRR<TRRx>ビットを "1" にセットして送信要求をリセットするまで、送信を繰り返します。

CANTRS<TRSx>ビットが "1" のときは、メールボックス x にライトしないでください。

16.4.8 CANTRR(送信要求リセットレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	TRR30	TRR29	TRR28	TRR27	TRR26	TRR25	TRR24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	TRR23	TRR22	TRR21	TRR20	TRR19	TRR18	TRR17	TRR16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TRR15	TRR14	TRR13	TRR12	TRR11	TRR10	TRR9	TRR8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TRR7	TRR6	TRR5	TRR4	TRR3	TRR2	TRR1	TRR0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
30-0	TRR30-TRR0	R/W	送信要求リセット(各ビットはメールボックス No.30 ~ No.0 に対応) <TRRx>をセットすると、対応するメールボックス x のメッセージ送信がキャンセルされます。 送信メールボックスに設定されているメールボックス x に対して、CPU から"1"をライトすることでセットできます。CPU からの "0"ライトは無効です。

注) メールボックス No.31 は受信専用です。

送信に設定されているメールボックスの CANTRR<TRRx>にのみ CPU からの "1" ライトでセットできます。受信に設定されているメールボックスの CANTRR<TRRx>はセットできません。

CANTRR<TRRx>は、送信が成功したとき、または、送信アボートしたとき内部ロジックで "0" にクリアされます。CPU からの "0" ライトは無効です。

CANTRR<TRRx>= "1" のときは、メールボックス x にライトしないでください。

CANTRR<TRRx>をセットすると、CANTRS<TRSx>のセットによるメールボックス x のメッセージ送信がキャンセルされますが、以下の 3 通りの場合にわかれます。

- a. 現在まだ送信されていない場合
- メッセージの送信要求は、直ちにクリアされます。
- (CANTRS<TRSx> = 0、CANTRR<TRRx> = 0、CANAA<AAx> = 1)
- b. 現在送信中で、アービトレーションロストまたは CAN バス上のエラー検出した場合
- メッセージの送信要求はクリアされ、送信を中止します。
- (CANTRS<TRSx> = 0、CANTRR<TRRx> = 0、CANAA<AAx> = 1)
- c. 現在送信中で、アービトレーションロストや CAN バス上のエラー検出がない場合
- メッセージの送信要求はクリアされずに、送信を完了します。
- (CANTRS<TRSx> = 0、CANTRR<TRRx> = 0、CANTA<TAx> = 1)

16.4.9 CANTA(送信アクノリッジレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	TA30	TA29	TA28	TA27	TA26	TA25	TA24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	TA23	TA22	TA21	TA20	TA19	TA18	TA17	TA16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TA15	TA14	TA13	TA12	TA11	TA10	TA9	TA8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TA7	TA6	TA5	TA4	TA3	TA2	TA1	TA0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
30-0	TA30-TA0	R/W	送信アクノリッジ(各ビットはメールボックス No.30 ~ No.0 に対応) メールボックス x のメッセージ送信が正常終了した場合、<TAx>ビットが "1" にセットされます。 <TAx>ビットは、CPU から<TAx>ビットまたは CANTRS<TRSx>ビットに "1" をライトするとクリアできます。

注) メールボックス No.31 は受信専用です。

メールボックス x のメッセージ送信が正常終了した場合、CANTA<TAx>ビットが "1" にセットされます。また、メールボックス割り込みマスクレジスタ CANMBIM の対応する<MBIMx>ビットを "1" にセットしてメールボックス割り込みを許可している場合、メールボックス送信割り込みフラグレジスタ CANMBTIF<MBTIFx>ビットが "1" にセットされ、CAN 送信完了割り込み INTCANTX が発生します。

CPU から<TAx>ビットまたは CANTRS<TRSx>ビットに "1" をライトすると<TAx>ビットがクリアできます。CPU から<TAx>ビットまたは CANTRS<TRSx>ビットへの "0" ライトは無効です。

16.4.10 CANAA(アボートアクノリッジレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	AA30	AA29	AA28	AA27	AA26	AA25	AA24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	AA23	AA22	AA21	AA20	AA19	AA18	AA17	AA16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	AA15	AA14	AA13	AA12	AA11	AA10	AA9	AA8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	AA7	AA6	AA5	AA4	AA3	AA2	AA1	AA0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
30-0	AA30-AA0	R/W	アボートアクノリッジ(各ビットはメールボックス No.30 ~ No.0 に対応) メールボックス x のメッセージ送信が異常終了した場合、<AAx>は "1" にセットされます。 <AAx>は、CPU から<AAx>または CANTRS<TRSx>に"1"をライトするとクリアされます。

注) メールボックス No.31 は受信専用です。

メールボックス x のメッセージ送信が異常終了した場合、CANAA<AAx>が "1" にセットされます。また、グローバル割り込みフラグレジスタ CANGIF<TRMABF>も "1" にセットされ、グローバル割り込みマスクレジスタ CANGIM<TRMABM>を "1" にセットして送信アボート割り込みを許可している場合、CAN グローバル割り込み INTCANGB が発生します。

CPU から<AAx>または CANTRS<TRSx>に "1" をライトすると<AAx>がクリアできます。CPU から<AAx>または CANTRS<TRSx>への "0" ライトは無効です。

16.4.11 CANRMP(受信メッセージペンディングレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	RMP31	RMP30	RMP29	RMP28	RMP27	RMP26	RMP25	RMP24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RMP23	RMP22	RMP21	RMP20	RMP19	RMP18	RMP17	RMP16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RMP15	RMP14	RMP13	RMP12	RMP11	RMP10	RMP9	RMP8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RMP7	RMP6	RMP5	RMP4	RMP3	RMP2	RMP1	RMP0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	RMP31- RMP0	R/W	受信メッセージペンディング(各ビットはメールボックス No.31 ~ No.0に対応) メッセージを受信し、メールボックス x に受信メッセージの内容がライトされると、<RMPx>が "1" にセットされます。 受信データをリードした後、<RMPx>に "1" をライトすることで<RMPx>をクリアできます。

メールボックス x のメッセージ受信が正常終了した場合、CANRMP<RMPx>が "1" にセットされます。また、メールボックス割り込みマスクレジスタ CANMBIM の対応する<MBIMx>ビットを "1" にセットしてメールボックス割り込みを許可している場合、メールボックス受信割り込みフラグレジスタ CANMBRIF の<MBRIFx>が "1" にセットされ、CAN 受信完了割り込み INTCANRX が発生します。

<RMPx>は、CPU から<RMPx>に "1" をライトするとクリアできます。CPU から<RMPx>への "0" ライトは無効です。

16.4.12 CANRML(受信メッセージロストレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	RML31	RML30	RML29	RML28	RML27	RML26	RML25	RML24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RML23	RML22	RML21	RML20	RML19	RML18	RML17	RML16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RML15	RML14	RML13	RML12	RML11	RML10	RML9	RML8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RML7	RML6	RML5	RML4	RML3	RML2	RML1	RML0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	RML31- RML0	R/W	受信メッセージロスト(各ビットはメールボックス No.31～No.0 に対応) <RMPx>ビットが "1" にセットしているメールボックス x が次のメッセージを受信すると、メールボックス x は受信メッセージの内容がオーバライトされ、<RMLx>ビットが "1" にセットされます。 <RMPx>ビットに "1" をライトすることで、<RML x>ビットをクリアできます。

CANRML<RML x>は、内部ロジックがセットし、CPU から CANRMP<RMPx>ビットへの "1" ライトでクリアできます。<RMPx>ビットも同時にクリアされます。CPU から<RMLx>ビットへの "1" または "0" ライトは無効です。

CANRMP<RMPx>ビットが "1" にセットされた状態で、メールボックス x が次のメッセージを受信すると、受信メッセージロストレジスタ CANRML の対応する<RMLx>ビットが "1" にセットされます。この場合、メールボックス x は、新しく受信したデータでオーバライトされます。

また、グローバル割り込みフラグレジスタ CANGIF の<TRMABF>ビットも "1" にセットされ、グローバル割り込みマスクレジスタ CANGIM の<TRMABM>ビットを "1" にセットして送信アボート割り込みを許可している場合、CAN グローバル割り込み INTCANGB が発生します。

また、グローバル割り込みマスクレジスタ CANGIM の<RMLIM>ビットを "1" にセットして受信メッセージロスト割り込みを許可している場合は、CAN グローバル割り込み INTCANGB が発生します。

メッセージ受信前/後の CANRMP、CANRML レジスタ変化を、表 16-1 に示します。

表 16-1 メッセージ受信前/後の CANRMP、CANRML レジスタ変化

ID	受信前		受信後		動作
	<RMPx>	<RMLx>	<RMPx>	<RMLx>	
不一致	Don't care	Don't care	Don't care	Don't care	受信メッセージは、どのメールボックスにも格納されません。
一致	0	0	1	0	受信メッセージは、ID の一致したメールボックス x に格納されます。
	1	0	1	1	受信メッセージは、ID の一致したメールボックス x にオーバライトされ、前のメッセージがロストしたことを示します。
	1	1	1	1	

16.4.13 CANLAM(ローカル受信マスクレジスタ)

ローカル受信マスクレジスタ CANLAM は、メールボックス 31 への受信メッセージ ID のフィルタリングにのみ使用されます。この機能によって、メールボックス 31 への受信メッセージの任意の ID ビットをローカルにマスクできます。

	31	30	29	28	27	26	25	24
bit symbol	LAMI	-	-	LAM				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	LAM							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	LAM							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	LAM							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	LAMI	R/W	ID 拡張ビット<IDE>のマスクビット(メールボックス No.31) 0:マスクしない 1:マスクする <LAMI> = 0 の場合、メールボックス 31 の ID 拡張ビット<IDE>に従って、標準または拡張フォーマットのメッセージを受信します。 <LAMI> = 1 の場合、メールボックス 31 の ID 拡張ビット<IDE>の値にかかわらず、標準および拡張フォーマットのメッセージを受信します。
30-29	-	R	リード時:"0"が読まれます。 ライト時:"0"をライトしてください。
28-0	LAM[28:0]	R/W	受信メッセージ ID のマスクビット 0:マスクしない 受信メッセージ ID の対応するビットが、メールボックス ID と一致したときのみ受信します。 1:マスクする 受信メッセージ ID の対応するビットの値にかかわらず受信します。

拡張フォーマットの場合、<ID[28:0]>と<LAM[28:0]>がフィルタリングに使用されます。

標準フォーマットの場合、<ID[28:18]>と<LAM[28:18]>がフィルタリングに使用されます。

標準フォーマットのメッセージを受信した場合、ID の拡張部分(<ID[17:0]>)は不定値になります。従って、標準および拡張フォーマットを交互に同じメールボックスで受信することは推奨できません。

CANLAM の設定は、初期設定時 (コンフィグレーションモード時) に行い、動作中には設定を変更しないでください。受信中に設定を変更した場合、設定変更途中の CANLAM 値で、受信メッセージ ID のフィルタリングを実行します。

16.4.14 CANGAM(グローバル受信マスクレジスタ)

グローバル受信マスクレジスタ CANGAM は、メールボックス 0～30 への受信メッセージ ID のフィルタリングに使用されます。この機能によって、メールボックス 0～30 への受信メッセージの任意の ID ビットをグローバルにマスクできます。

	31	30	29	28	27	26	25	24
bit symbol	GAMI	-	-	GAM				
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	GAM							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	GAM							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	GAM							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	GAMI	R/W	ID 拡張ビット<IDE>のマスクビット(メールボックス No.0～No.31) 0:マスクしない 1:マスクする <GAMI> = 0 の場合、メールボックス 0～30 の ID 拡張ビット<IDE>に従って、標準または拡張フォーマットのメッセージを受信します。 <GAMI> = 1 の場合、メールボックス 0～30 の ID 拡張ビット<IDE>の値にかかわらず、標準および拡張フォーマットのメッセージを受信します。
30-29	-	R	リード時:"0"が読まれます。 ライト時:"0"をライトしてください。
28-0	GAM[28:0]	R/W	受信メッセージ ID のマスクビット 0:マスクしない 受信メッセージ ID の対応するビットが、メールボックス ID と一致したときのみ受信します。 1:マスクする 受信メッセージ ID の対応するビットの値にかかわらず受信します。

拡張フォーマットの場合、<ID[28:0]>と<GAM[28:0]>がフィルタリングに使用されます。

標準フォーマットの場合、<ID[28:18]>と<GAM[28:18]>がフィルタリングに使用されます。

標準フォーマットのメッセージを受信した場合、ID の拡張部分(<ID17:0>)は不定値になります。従って、標準および拡張フォーマットを交互に同じメールボックスで受信することは推奨できません。

CANGAM の設定は、初期設定時（コンフィグレーションモード時）に行い、動作中には設定を変更しないでください。受信中に設定を変更した場合、設定変更途中の CANGAM 値で、受信メッセージ ID のフィルタリングを実行します。

16.4.15 CANMCR(マスタ制御レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	SUR	-	TSTLB	TSTERR
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CCR	SMR	-	WUBA	MTOS	-	TSCC	SRES
リセット後	1	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-12	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
11	SUR	R/W	サスペンドモードリクエスト 0: サスペンドモードを解除(ノーマルオペレーション) 1: サスペンドモードを要求
10	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
9	TSTLB	R/W	テストループバック 0: テストループバックモードを解除(ノーマルオペレーション) 1: テストループバックモードを要求(スタンダアロン動作をサポート)
8	TSTERR	R/W	テストエラー 0: テストエラーモードを解除(ノーマルオペレーション) 1: テストエラーモードを要求(エラーカウンタレジスタ(CANCEC)へのライトが可能)
7	CCR	R/W	チェンジコンフィグレーションリクエスト 0: コンフィグレーションモードを解除(ノーマルオペレーション) 1: コンフィグレーションモードを要求(ビットコンフィグレーションレジスタ (CANBCR1/CANBCR2)へのライトが可能)
6	SMR	R/W	スリープモードリクエスト 0: スリープモードを解除(ノーマルオペレーション) 1: スリープモードを要求(CANコントローラのクロックが停止し、エラーカウンタと送信要求がリセットされます。)
5	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
4	WUBA	R/W	ウェイクアップオンバスアクティビティ 0: CANMCR レジスタへのライトアクセスでのみウェイクアップ 1: バスアクティブ状態の検出、または CANMCR レジスタへのライトアクセスでウェイクアップ
3	MTOS	R/W	メールボックス送信順選択 0: メールボックス番号の小さい順番に送信 1: メッセージ ID の優先度の高いメールボックスから順番に送信
2	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
1	TSCC	R/W	タイムスタンプカウンタクリア 0: 無効 1: タイムスタンプカウンタを"0"にクリア(注1) このビットはライト専用で、リード時は常に "0" リードです

Bit	Bit Symbol	Type	機能
0	SRES(注2)	R/W	ソフトウェアリセット 0:無効 1:CAN コントローラをソフトウェアリセット このビットはライト専用で、リード時は常に "0" リードです

- 注1) タイムスタンプカウンタは、CANTSP レジスタへのライト、および CANTSC レジスタへの "0" ライトでもクリアされます。
- 注2) ソフトウェアリセット実行後に全てのCANのレジスターへのアクセスは、
(1)CANバスでの通信が行われていない場合は16CPU Clock以上
(2)CANバスでの通信が行われている場合は88CPU Clock以上
待ってから実行してください。

16.4.16 CANGSR(グローバルステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	MIS
リセット後	0	0	0	0	0	0	0	1
	15	14	13	12	11	10	9	8
bit symbol	MIS				RM	TM	-	SUA
リセット後	1	1	1	1	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CCE	SMA	-	-	TSO	BO	EP	EW
リセット後	1	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-17	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
16-12	MIS[4:0]	R	メッセージインスロット 送信バッファにあるメッセージのメールボックス番号 00000:メールボックス 0 01011:メールボックス 11 10110:メールボックス 22 00001:メールボックス 1 01100:メールボックス 12 10111:メールボックス 23 00010:メールボックス 2 01101:メールボックス 13 11000:メールボックス 24 00011:メールボックス 3 01110:メールボックス 14 11001:メールボックス 25 00100:メールボックス 4 01111:メールボックス 15 11010:メールボックス 26 00101:メールボックス 5 10000:メールボックス 16 11011:メールボックス 27 00110:メールボックス 6 10001:メールボックス 17 11100:メールボックス 28 00111:メールボックス 7 10010:メールボックス 18 11101:メールボックス 29 01000:メールボックス 8 10011:メールボックス 19 11110:メールボックス 30 01001:メールボックス 9 10100:メールボックス 20 11111:送信バッファにメッセージなし 01010:メールボックス 10 10101:メールボックス 21
11	RM	R	受信モード 0:CAN コントローラはメッセージを受信中ではない 1:CAN コントローラはメッセージを受信中
10	TM	R	送信モード 0:CAN コントローラはメッセージを送信中ではない 1:CAN コントローラはメッセージを送信中
9	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
8	SUA	R	サスペンドモードアクノレッジ 0:CAN コントローラはサスペンドモードではない 1:CAN コントローラはサスペンドモード
7	CCE	R	チェンジコンフィグレーションイネーブル 0:CAN コントローラはコンフィグレーションモードではない 1:CAN コントローラはコンフィグレーションモード このモードはビットコンフィグレーションレジスタ CANBCR1、CANBCR2 へのライトが可能になります。
6	SMA	R	スリープモードアクノレッジ 0:CAN コントローラはスリープモードではない 1:CAN コントローラはスリープモード このモードに入ると、CAN コントローラのクロックが停止し、エラーカウンタと送信要求がリセットされます。
5-4	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。

Bit	Bit Symbol	Type	機能
3	TSO	R	タイムスタンプオーバフローフラグ 0:タイムスタンプカウンタはオーバフローしていない 1:このビットが "0" にクリアされてから、少なくとも 1 回はオーバフローしています。このビットをクリアするには、CANGIF レジスタの<TSOIF>ビットを "0" にクリアします。
2	BO	R	バスオフステータス 0:バスオン状態(ノーマルオペレーション) 1:バスオフ状態 CAN バス上のエラーが異常な頻度で発生し、送信エラーカウンタ<TEC>が限界の 256 に達すると、バスオフ状態になります。メッセージの送信／受信はできません。エラーカウンタは未定義です。バスオフリカバリシーケンスの後、CAN コントローラは自動的にバスオン状態になります。
1	EP	R	エラーパッシブステータス 0:CAN コントローラはエラーパッシブモードではない 1:CAN コントローラはエラーパッシブモード
0	EW	R	ワーニングステータス 0:<TEC>と<REC>の両方の値とも 96 以下 1:<TEC>と<REC>の少なくとも 1 つが 96 より大きくなり、ワーニングレベルに達したことを示します。

16.4.17 CANBCR1(ビットコンフィグレーションレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	BRP	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	BRP							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-10	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
9-0	BRP[9:0]	R/W	ボーレートプリスケアラの値を設定 設定値: 0 ~ 1023

16.4.18 CANBCR2(ビットコンフィグレーションレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	SJW	
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	SAM	TSEG2				TSEG1		
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-10	-	R	リード時: "0"が読まれます。 ライト時: "0"をライトしてください。
9-8	SJW[1:0]	R/W	再同期ジャンプ幅 00: $1 \times TQ$ 01: $2 \times TQ$ 10: $3 \times TQ$ 11: $4 \times TQ$
7	SAM	R/W	サンプリング回数設定 0: シングルサンプリング 1: トリプルサンプリング
6-4	TSEG2[2:0]	R/W	サンプルポイント以降のビットタイム設定 000: 設定禁止 100: $5 \times TQ$ 001: $2 \times TQ$ 101: $6 \times TQ$ 010: $3 \times TQ$ 110: $7 \times TQ$ 011: $4 \times TQ$ 111: $8 \times TQ$
3-0	TSEG1[3:0]	R/W	サンプルポイント以前のビットタイム設定(SYNCSEG 除く) 0000: 設定禁止 1000: $9 \times TQ$ 0001: $2 \times TQ$ 1001: $10 \times TQ$ 0010: $3 \times TQ$ 1010: $11 \times TQ$ 0011: $4 \times TQ$ 1011: $12 \times TQ$ 0100: $5 \times TQ$ 1100: $13 \times TQ$ 0101: $6 \times TQ$ 1101: $14 \times TQ$ 0110: $7 \times TQ$ 1110: $15 \times TQ$ 0111: $8 \times TQ$ 1111: $16 \times TQ$

16.4.19 CANGIF(グローバル割り込みフラグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RFPF	WUIF	RMLIF	TRMABF	TSOIF	BOIF	EPIF	WLIF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
7	RFPF	R/W	リモートフレームベンディングフラグ 0: リモートフレームは受信されていない 1: リモートフレームを (受信メールボックスに) 受信 このビットは、<RFH>ビットが "1" の送信メールボックスと一致した場合、セットされません。
6	WUIF	R/W	ウェイクアップ割り込みフラグ 0: スリープモードまたはノーマルオペレーションモード 1: スリープモード解除
5	RMLIF	R/W	受信メッセージロスト割り込みフラグ 0: 受信メッセージロストは発生していない 1: 受信に設定されたメールボックスの少なくとも 1 つで受信メッセージロストが発生
4	TRMABF	R/W	送信アボートフラグ 0: 送信アボートは発生していない 1: 送信アボートが発生(CANAA レジスタ内のビットの少なくとも 1 つがセットされている状態)
3	TSOIF	R/W	タイムスタンプカウンタオーバフロー割り込みフラグ 0: このビットがクリアされた後タイムスタンプカウンタのオーバフローは 1 度も発生していない 1: このビットがクリアされた後少なくとも 1 回タイムスタンプカウンタのオーバフローが発生
2	BOIF	R/W	バスオフ割り込みフラグ 0: CAN はバスオンモード 1: CAN はバスオフモード
1	EPIF	R/W	エラーパッシブ割り込みフラグ 0: CAN はエラーアクティブモード 1: CAN はエラーパッシブモード
0	WLIF	R/W	ワーニングレベル割り込みフラグ 0: エラーカウンタのどれもワーニングレベルに達していない 1: エラーカウンタの少なくとも 1 つがワーニングレベルに達している

グローバル割り込みフラグレジスタ CANGIF の各割り込みフラグは、対応するグローバル割り込み条件が成立すると "1" にセットされます。あるグローバル割り込みフラグが "1" にセットされたとき、グローバル割り込みマスクレジスタ CANGIM の対応するビットが "1" (割り込み許可) のとき、CAN グローバル割り込み INTCANGB が "High" になります。

CANGIF レジスタは、CANGIF レジスタの対応するビットに "1" をライトするとクリアできます。"0" のライトは無効です。

16.4.20 CANGIM(グローバル割り込みマスクレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RFPM	WUIM	RMLIM	TRMABF	TSOIM	BOIM	EPIM	WLIM
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リード時: "0"が読まれます。 ライト時: "0"をライトしてください。
7	RFPM	R/W	リモートフレームベンディング割り込みマスク 0:割り込み禁止 1:割り込み許可
6	WUIM	R/W	ウェイクアップ割り込みマスク 0:割り込み禁止 1:割り込み許可
5	RMLIM	R/W	受信メッセージロスト割り込みマスク 0:割り込み禁止 1:割り込み許可
4	TRMABF	R/W	送信アボート割り込みマスク 0:割り込み禁止 1:割り込み許可
3	TSOIM	R/W	タイムスタンプカウンタオーバフロー割り込みマスク 0:割り込み禁止 1:割り込み許可
2	BOIM	R/W	バスオフ割り込みマスク 0:割り込み禁止 1:割り込み許可
1	EPIM	R/W	エラーパッシブ割り込みマスク 0:割り込み禁止 1:割り込み許可
0	WLIM	R/W	ワーニングレベル割り込みマスク 0:割り込み禁止 1:割り込み許可

グローバル割り込みマスクレジスタ CANGIM は、CANGIF レジスタの各割り込み条件に対応して、グローバル割り込みを許可するか禁止するかを制御します。CANGIF レジスタのビットが "0" のとき、対応する割り込み発生条件によるグローバル割り込みを禁止し、"1" のとき許可します。

リセットで CANGIM レジスタは全ビット "0" にクリアされ、グローバル割り込みを禁止します。

16.4.21 CANMBTIF(メールボックス送信割り込みフラグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	MBTIF30	MBTIF29	MBTIF28	MBTIF27	MBTIF26	MBTIF25	MBTIF24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	MBTIF23	MBTIF22	MBTIF21	MBTIF20	MBTIF19	MBTIF18	MBTIF17	MBTIF16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	MBTIF15	MBTIF14	MBTIF13	MBTIF12	MBTIF11	MBTIF10	MBTIF9	MBTIF8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MBTIF7	MBTIF6	MBTIF5	MBTIF4	MBTIF3	MBTIF2	MBTIF1	MBTIF0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
30-0	MBTIF30- MBTIF0	R/W	メールボックス送信割り込みフラグ(各ビットはメールボックス No.30 ~ No.0 に対応) メールボックス x のメッセージ送信が正常終了し、CANMBIM レジスタの割り込みマスクが許可<MBIMx>="1" の場合、<MBTIFx>が "1" にセットされ、送信完了割り込み INTCANTX が "High" レベルになります。 CANMBIM<MBIMx>が "0" の場合、<MBTIFx>はセットされず、INTCANTX は "Low" レベルのままです。送信完了は CANTA レジスタをリードして確認します。 CANMBTIF レジスタ内の 1 ビットでも "1" であれば、INTCANTX は "High" レベルです。 <MBTIFx>は、CPU から<MBTIFx>に "1" ライトでクリアされます。"0" のライトは無効です。

メールボックスが受信に設定されている場合、CANMBTIF レジスタの対応ビットは "0" がリードされます。メールボックスが送信に設定されている場合、CANMBRIF レジスタの対応ビットは "0" がリードされます。

16.4.22 CANMBRIF(メールボックス受信割り込みフラグレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	MBRIF31	MBRIF30	MBRIF29	MBRIF28	MBRIF27	MBRIF26	MBRIF25	MBRIF24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	MBRIF23	MBRIF22	MBRIF21	MBRIF20	MBRIF19	MBRIF18	MBRIF17	MBRIF16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	MBRIF15	MBRIF14	MBRIF13	MBRIF12	MBRIF11	MBRIF10	MBRIF9	MBRIF8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MBRIF7	MBRIF6	MBRIF5	MBRIF4	MBRIF3	MBRIF2	MBRIF1	MBRIF0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	MBRIF31- MBRIF0	R/W	メールボックス受信割り込みフラグ(各ビットはメールボックス No.31～No.0 に対応) メールボックス x のメッセージ受信が正常終了し、CANMBIM レジスタの割り込みマスクが許可<MBIMx>= "1" の場合、<MBRIFx>が "1" にセットされ、受信完了割り込み INTCANRX が "High" レベルになります。 CANMBIM<MBIMx>が "0" の場合、<MBRIFx>はセットされず、INTCANRX は "Low" レベルのままです。受 信完了は CANRMP レジスタをリードして確認します。 CANMBRIF レジスタ内の 1 ビットでも "1" であれば、INTCANRX は "High" レベルです。 <MBRIFx>は、CPU から<MBRIFx>に "1" ライトでクリアされます。 "0"のライトは無効です。

16.4.23 CANMBIM(メールボックス割り込みマスクレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	MBIM31	MBIM30	MBIM29	MBIM28	MBIM27	MBIM26	MBIM25	MBIM24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	MBIM23	MBIM22	MBIM21	MBIM20	MBIM19	MBIM18	MBIM17	MBIM16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	MBIM15	MBIM14	MBIM13	MBIM12	MBIM11	MBIM10	MBIM9	MBIM8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	MBIM7	MBIM6	MBIM5	MBIM4	MBIM3	MBIM2	MBIM1	MBIM0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	MBIM31-MBIM0	R/W	メールボックス割り込みマスク 0:対応するメールボックスの割り込み禁止 1:対応するメールボックスの割り込み許可

割り込み発生をどのメールボックスに許可するか、または禁止するかは、CANMBIM 内の設定で決まります。CANMBIM 内のあるビットが "0" なら、対応するメールボックスの割り込み発生が禁止され、"1" なら、許可されます。CANMBIM のリセット値は 0 です。

16.4.24 CANCDR(チェンジデータ要求レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	CDR30	CDR29	CDR28	CDR27	CDR26	CDR25	CDR24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CDR23	CDR22	CDR21	CDR20	CDR19	CDR18	CDR17	CDR16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CDR15	CDR14	CDR13	CDR12	CDR11	CDR10	CDR9	CDR8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CDR7	CDR6	CDR5	CDR4	CDR3	CDR2	CDR1	CDR0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
30-0	CDR30-CDR0	R/W	チェンジデータ要求(各ビットはメールボックス No.30 ~ No.0 に対応) 送信メールボックス x の<CDRx>が "1" にセットされている場合このメールボックス x の送信要求は無視されます。 つまり、CANTRS<TRsx>および<CDRx>がセットされているメールボックス x は、送信開始していなければ、内部アービトレーションの対象からはずされ、送信されません。メールボックス x は、<CDRx>が"0"にクリアされると、再び、内部アービトレーションの対象となります。

注) メールボックス No.31 は受信専用です。

CANCDR レジスタは、リモートフレームの自動応答を許可(CANMBxID<RFH>=1)している送信メールボックス x のデータフィールドを更新する場合に有効です。自動応答を許可しているメールボックス x は、リモートフレーム受信で自動的にメッセージの送信を開始するため、送信中にデータフィールドを更新してしまう可能性があります。(この場合、送信の途中から更新後のデータが出力されます。) <CDRx>を "1" に設定し、データ送信を一時保留することで、送信中のデータフィールド更新を避けることが可能です。

16.4.25 CANRFP(リモートフレームペンディングレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	RFP31	RFP30	RFP29	RFP28	RFP27	RFP26	RFP25	RFP24
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RFP23	RFP22	RFP21	RFP20	RFP19	RFP18	RFP17	RFP16
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RFP15	RFP14	RFP13	RFP12	RFP11	RFP10	RFP9	RFP8
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RFP7	RFP6	RFP5	RFP4	RFP3	RFP2	RFP1	RFP0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	RFP31- RFP0	R/W	リモートフレームペンディング(各ビットはメールボックス No.31～No.0 に対応) 受信に設定されたメールボックス x がリモートフレームを受信すると、<RFPx>と CANRMP<RMPx>が "1" にセットされます。 <RFPx>は、CANRMP<RMPx>への"1" ライトでクリアできます。

CANRFP<RFPx>は、内部ロジックがセットし、CPU から CANRMP<RMPx>への "1" ライトでクリアできます。<RMPx>も同時にクリアされます。CPU から<RMPx>への "0" ライトおよび<RFPx>への "1" または "0" ライトは無効です。

<RFPx>=1 のメールボックス x が、データフレーム受信によってオーバーライトされた場合でも、<RFPx>はクリアされます。

また、グローバル割り込みマスクレジスタ CANGIM の<RFPM>を "1" にセットしてリモートフレームペンディング割り込みを許可している場合は、CAN グローバル割り込み INTCANGB が発生します。

16.4.26 CANCEC(エラーカウンタレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TEC							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	REC							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
15-8	TEC[7:0]	R	8 ビットの送信エラーカウンタ (リセット解除後)
		R/W	8 ビットの送信エラーカウンタ (CANMCR<TSTERR>="1"の時)
7-0	REC[7:0]	R	8 ビットの受信エラーカウンタ (リセット解除後)
		R	8 ビットの受信エラーカウンタ (CANMCR<TSTERR>="1"の時)

CAN コントローラには、受信エラーカウンタ REC と送信エラーカウンタ TEC の 2 つのエラーカウンタがあります。両カウンタの値は、CPU からリードできます。エラーカウンタへのアクセスは、テストエラーモード (CANMCR レジスタの<TSTERR>ビットが "1") のときだけライト可能です。CANCEC レジスタにライトする場合、下位 8 ビット(REC)へのライトデータが、上位 8 ビット(TEC)にもライトされます。

CAN エラーカウンタは、CAN Specification バージョン 2.0B に従ってカウントアップまたはカウントダウンされます。

<REC>は、エラーパッシブ制限 (128) を超えると、カウントアップしなくなります。<REC>=128 のとき、メッセージの正常受信後、<REC>は 119 ~ 127 の間の値にセットされます。バスオフ状態に達した後は、エラーカウンタは不定です。

バスオフに達すると、受信エラーカウンタは、バス上の連続 11 個の劣勢ビット後にカウントアップされます。カウント値が 128 になると、モジュールは自動的にエラーアクティブの状態になります。すべての内部フラグはリセットされ、エラーカウンタは "0" にクリアされます。コンフィグレーションレジスタはプログラミングされた値を保持します。エラーカウンタの値は、バスオフ状態では不定です。

CAN がコンフィグレーションモードになると、エラーカウンタはクリアされます。

16.4.27 CANTSP(タイムスタンプカウンタプリスケアラレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	TSP			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
3-0	TSP[3:0]	R/W	タイムスタンプカウンタプリスケアラ 4ビットの TSC 用プリスケアラにロードする値を設定

メールボックスへの書き込みサイクル時に、CANTSC レジスタの値が変化しないように、ホールドレジスタが用意されています。メッセージが正常に受信または送信されると、CANTSC の値はホールドレジスタにコピーされ、そこからメールボックスにライトされます。エンドオブフレームの最後の1ビットを除いてエラーがない場合、レシーバでの受信が成功します。エンドオブフレームの最終ビットまでエラーがない場合、トランスミッタでの送信が成功します。(CAN Specification 2.0B を参照してください)

16.4.28 CANTSC(タイムスタンプカウンタレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	TSC							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TSC							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リード時: "0"が読めます。 ライト時: "0"をライトしてください。
15-0	TSC[15:0]	R/W	タイムスタンプカウンタ フリーランニング方式の 16 ビットカウンタ

CANTSC のオーバーフローは、グローバル割り込みフラグレジスタ CANGIF のタイムスタンプカウンタオーバーフロー割り込みフラグ<TSOIF>およびグローバルステータスレジスタ CANGSR のタイムスタンプカウンタオーバーフローフラグ<TSO>によって検出できます。両フラグは、CANGIF レジスタの<TSOIF>に "1" を書き込むことによってクリアできます。

CANTSC 用に 4 ビットのプリスケアラがあります。電源投入後、タイムスタンプカウンタはビットクロックから直接ドライブされます (<TSP[3:0]>=0)。タイムスタンプカウンタ用の周期 T_{TSC} は以下の式で計算できます。

$$T_{TSC} = T_{BIT} \times (TSP + 1)$$

16.5.2 送信制御レジスタ

送信制御部は 2 個のレジスタで構成されています。1 つは送信要求セットレジスタ CANTRS、もう 1 つは送信要求リセットレジスタ CANTRR です。これによって、ステートマシン内で送信メールボックスを取り扱う際に矛盾を起こすことなく送信要求をクリアできます。この仕組みは、送信が既に進行中のメールボックスがクリアされることも防止します。

送信メールボックス (CANMD<MDx>=0) として設定されたメールボックス x に、データと ID をライトし、メールボックス x へのアクセスが許可 (CANMC<MCx>=1) されているときに、CANTRS<TRSx>ビットを "1" にセットすると、メールボックス x のメッセージを送信します。

送信メールボックスとして構成されたメールボックスが 2 つ以上あり、対応する TRS ビットが 2 つ以上セットされている場合、メッセージは選択された順序で送信されます。送信順序は、マスタ制御レジスタ CANMCR の<MTOS>ビットに依存します。

CANMCR<MTOS>ビットが "0" の場合、メールボックス番号が小さいほど優先度が高くなります。たとえば、CANMB0、CANMB2 および CANMB5 が送信メールボックスに設定され、対応する CANTRS<TRSx>ビットが "1" にセットされているとき、メッセージは CANMB0、CANMB2、CANMB5 の順で送信されます。CANMB2 のメッセージを処理中に、新しい送信要求が CANMB0 に対してセットされた場合、次の内部アービトレーションは次の送信メッセージに CANMB0 を選択し、CANMB2 の送信終了後、CANMB0 の送信を開始します。これは、CANMB2 のメッセージ送信中にアービトレーションロストが発生した場合も同様です。アービトレーションロストした CANMB2 に代わり、CANMB0 のメッセージを送信します。

CANMCR<MTOS>ビットが "1" の場合、送信要求のあるメールボックスの中で、最も優先度の高い ID をもったメールボックスのメッセージが送信されます。アービトレーションロスト発生後の送信の場合も、その時点で送信要求のあるメールボックスの中でもっとも優先度の高い ID をもったメールボックスのメッセージを送信します。

16.5.3 受信制御レジスタ

受信メッセージの ID は、受信として設定されたメールボックスの ID と比較されます。ID の比較は、メールボックス中のグローバル/ローカル受信マスク有効ビット CANMBxID<GAME>/<LAME> の値およびグローバル/ローカル受信マスクレジスタ CANGAM/CANLAM に保持されるデータに依存します。

一致検出すると、受信メッセージの ID、制御ビットおよびデータバイトは、一致したメールボックスにライトされます。同時に、対応する受信メッセージペンディングビット CANRMP<RMPx> が "1" にセットされ、メールボックス割り込みを許可(CANMBIM<MBIMx>=1) している場合は、CAN 受信完了割り込み INTCANRX が発生します。一致検出すると、それ以降の ID 比較は行いません。

受信メッセージの ID がメールボックス 0 から 30 のいずれとも一致しない場合、受信専用メールボックス 31 の ID と比較されます。一致検出すると、受信メッセージの内容は、受信専用メールボックス 31 にライトされます。

一致検出しなかった場合、受信メッセージはメールボックスに格納されず、メールボックスに変化はありません。

<RMPx>ビットは、データの読み出し後に CPU がクリアしなければなりません。<RMPx>ビットが "1" にセットされた状態で、このメールボックス x への次のメッセージを受信した場合、対応する受信メッセージロストビット<RMLx>が "1" にセットされます。この場合、メールボックス x は新しいメッセージでオーバーライトされます。

受信メッセージロストの発生タイミングを、図 16-3 に示します。




図 16-3 受信メッセージロストの発生タイミング

16.5.4 リモートフレーム制御レジスタ

リモートフレームを受信すると、リモートフレームの ID とメールボックスの ID を比較します。ID の比較は、メールボックス中のグローバル/ローカル受信マスク有効ビット CANMBxID<GAME>/<LAME> の値およびグローバル/ローカル受信マスクレジスタ CANGAM/CANLAM に保持されるデータに依存します。

ID の一致検出があると、それ以降の比較は行いません。

リモートフレーム処理ビット CANMBxID<RFH>を "1" にセットしている、送信メールボックス x の ID と一致すると、リモートフレームに応答してメッセージを送信するために、CANTRS<TRSx>ビットが "1" にセットされます。ID が一致しても、CANMBxID<RFH>ビットが "0" の送信メールボックスの場合は、リモートフレームに応答しません。

受信メールボックス x で ID が一致した場合は、この受信メッセージはデータフレームと同様に扱われ、CANRMP<RMPx>ビットと、CANRFP<RFPx>ビットが "1" にセットされます。

リモートフレームの ID と、CANMBxID<RFH>ビットと<GAME>ビットがともに "1" のメールボックス x の ID が一致した場合、メールボックス x の ID はリモートフレームの ID がオーバーライトされ、その ID を付けて自動応答 (<TRSx>ビットをセットしデータフレームを送信) します。したがって、グローバル受信マスクレジスタ CANGAM を使用した場合、マスクの値によっては、1 つのメールボックス x が複数のリモートフレーム ID に対して応答する可能性があります。

16.5.5 受信フィルタリング

メールボックス 0~30 の場合、グローバル受信マスクレジスタ CANGAM は、メールボックス内の <GAME> がセットされているときに使用されます。受信メッセージは、ID が一致する最初のメールボックスに格納されます。メールボックス 0~30 に一致する ID がない場合にだけ、受信メッセージは受信専用メールボックス (メールボックス 31) と比較されます。メールボックス 31 内の <LAME> ビットがセットされている場合、ローカル受信マスクレジスタ CANLAM が使用されます。

受信フィルタリングを、図 16-4 に示します。




図 16-4 受信フィルタリング

16.5.6 タイムスタンプ機能

メッセージの送受信時を表示するために、CAN コントローラにはフリーランニング方式の 16 ビットタイムスタンプカウンタ CANTSC を実装しています。受信メッセージが格納されたとき、またはメッセージが送信されたときに、対応するメールボックスのタイムスタンプ値 TSV に CANTSC の内容が書き込まれます。

CANTSC には、CAN バスラインのビットクロックからドライブされます。CAN がコンフィグレーションモード、またはスリープモードのとき、CANTSC は停止します。電源投入リセット後、タイムスタンプカウンタプリスケアラレジスタ CANTSP へのライト動作により、CANTSC が "0" にクリアされます。CANTSC は、コンフィグレーションモード時およびノーマルオペレーションモード時も CPU からリード/ライトが可能です。

タイムスタンプカウンタの構成を、図 16-5 に示します。




図 16-5 タイムスタンプカウンタ

フリーランニング方式のタイムスタンプカウンタおよびタイムスタンプ保持レジスタは、以下のケースでクリアされます。

- リセット (電源投入リセットまたはソフトウェアリセット) 後
- コンフィグレーションモードになったとき
- スリープモードになったとき
- CANTSP レジスタにライトアクセスしたとき

16.5.7 割り込み制御

CAN コントローラには以下の割り込み要因があります。また、これらの割り込み要因は 3 グループに分けられ、各割り込みグループに 1 本ずつ割り込み出力信号があります。

- ・ CAN 送信完了割り込み(INTCANTX)
送信完了で発生
- ・ CAN 受信完了割り込み(INTCANRX)
受信完了で発生
- ・ CAN グローバル割り込み(INTCANGB)
以外の 8 要因で発生

要因		分類
送信割り込み	:メッセージの送信が正常に終了	INTCANTX
受信割り込み	:メッセージの受信が正常に終了	INTCANRX
ワーニングレベル割り込み	:ラーカウンタのうち少なくとも 1 つが 97 以上	INTCANGB
エラーパッシブ割り込み	:CAN がエラーパッシブモードになる	
バスオフ割り込み	:CAN がバスオフモードになる	
タイムスタンプオーバーフロー割り込み		
送信アボート割り込み		
受信メッセージロスト割り込み		
ウェイクアップ割り込み	:スリープモードからのウェイクアップ後に発生	
リモートフレーム受信割り込み		

メールボックス割り込みのために、グローバル割り込みとは別の割り込みを 2 本出力します。これは、メールボックスの設定に依存する、メールボックス受信完了割り込み INTCANRX とメールボックス送信完了割り込み INTCANTX です。

割り込みフラグレジスタが 2 つ、割り込みマスクレジスタが 1 つ用意されています。割り込みフラグレジスタの 1 つはメールボックス受信割り込みフラグレジスタ CANMBRIF、もう 1 つはメールボックス送信割り込みフラグレジスタ CANMBTIF です。また、各メールボックス割り込みを許可するか禁止するかを設定する、メールボックス割り込みマスクレジスタ CANMBIM があります。CANMBIM レジスタは送信メールボックスと受信メールボックスの両方に使用されます。

CAN 割り込み信号ブロック図を、図 16-6 に示します。




図 16-6 CAN 割り込み信号ブロック図

メールボックス受信割り込みフラグレジスタ CANMBRIF の 32 要因と、メールボックス割り込みマスクレジスタ CANMBIM の各ビットを AND した信号の OR をとった信号が、CAN 受信完了割り込み信号 INTRX です。

メールボックス送信割り込みフラグレジスタ CANMBTIF の 31 要因と、メールボックス割り込みマスクレジスタ CANMBIM の各ビットを AND した信号の OR をとった信号が、CAN 送信完了割り込み信号 INTTX です。

グローバル割り込みフラグレジスタ CANGIF の 8 要因と、グローバル割り込みマスクレジスタ CANGIM の各ビットを AND した信号の OR をとった信号が、CAN グローバル割り込み信号 INTGB です。

16.6 動作モード

16.6.1 コンフィグレーションモード

CAN コントローラは動作開始前に初期設定（ビットコンフィグレーションレジスタ CANBCR1, CANBCR2 の設定）が必要です。CANBCR1, CANBCR2 レジスタへのライトは、CAN コントローラのモードがコンフィグレーションモードのときのみ可能です。

リセット後、CANMCR<CCR>および CANGSR<CCE>は "1" にセットされ、コンフィグレーションモードとなります。CAN コントローラは、<CCR>に "0" をライトすることによってノーマルオペレーションモードになります。コンフィグレーションモードを抜けると、<CCE>は "0" にクリアされ、パワーアップシーケンスを開始します。パワーアップシーケンスは、CAN バスライン上で 11 個の連続する劣勢ビットを検出します。検出後、CAN コントローラはバスオン状態となり、動作の準備が完了します。

<CCR>に "1" をライトすると、CAN コントローラはノーマルオペレーションモードからコンフィグレーションモードに移行します。コンフィグレーションモードになると、<CCE>が "1" にセットされます。

CAN コントローラ初期設定のフローチャートを、図 16-7 に示します。

コンフィグレーションモードのときは、エラーカウンタ CANCEC、タイムスタンプカウンタ CANTSC およびタイムスタンプ保持レジスタがクリアされます。




図 16-7 CAN コントローラ初期設定のフローチャート

16.6.2 スリープモード

CANMCR<SMR>に "1" をライトすることで、スリープモードを要求します。スリープモードになると、CANGSR<SMA>が "1" にセットされます。

CANGSR レジスタのリード値は 0xF040 です。これは、送信バッファにメッセージがない状態で <SMA>ビットが "1" で、スリープモードがアクティブであることを表しています。これ以外のすべてのレジスタに対するリード値は 0x0000 です。CANMCR レジスタ以外のすべてのレジスタに対するライトアクセスは拒否されます。

CANMCR レジスタへのライトアクセスか、CANMCR<WUBA>が "1" のときに CAN バス上のバスアクティブ状態を検出すると、CAN コントローラはスリープモードを解除（ウェイクアップ）し、パワーアップシーケンスを開始します。RX 入力端子上で、連続する 11 ビットの劣勢ビットを検出するまで待って、バスアクティブ状態に移行します。ウェイクアップメッセージは無効です。

スリープモード中は、CAN エラーカウンタとすべての送信要求セット CANTRS<TRSt>と送信要求リセット CANTRR<TRRt>はクリアされます。<SMR>および<SMA>は、スリープモードを抜けた後にクリアされます。

CAN コントローラがメッセージを送信中にスリープモードが要求された（CANMCR<SMR>=1）場合、下記のいずれかの後にスリープモードに移行します。

- ・ 送信の正常終了
- ・ アービトレーションロスト後、送信の正常終了
- ・ アービトレーションロスト後、受信の正常終了

16.6.3 サスペンドモード

サスペンドモードは、CANMCR<SUR>に "1" をライトすると要求されます。CAN バスラインがアイドルでない場合、メッセージの現在の送受信が完了してから、サスペンドモードがアクティブになります。CAN コントローラがサスペンドモードになると、CANGSR<SUA>が "1" にセットされます。

サスペンドモード中は、CAN コントローラは CAN バスライン上ではアクティブではありません。つまり、エラーフレームもアクノリッジも送信しません。エラーカウンタや CANGSR<EP>もクリアされません。

バスオフリカバリーシーケンス実行中にサスペンドモードが要求された場合、CAN コントローラは、バスオフリカバリーシーケンス終了後にサスペンドモードに移行します。

CAN コントローラをリスタートさせるには、<SUR>をプログラムで "0" にしなければなりません。バスオフ状態またはインアクティブ状態を抜けた後、CAN コントローラはバスオフリカバリーシーケンスをリスタートします。

CAN コントローラは、<SUR>に "0" をライトすることによってサスペンドモードを解除します。

16.6.4 テストループバックモード

テストループバックモードでは、CAN コントローラが自身からの送信メッセージを受信でき、アクノリッジビットを発生します。この動作には他の CAN ノードは不要です。

テストループバックモードは、CAN コントローラがサスペンドモードのときだけ、有効または無効の切り替えが可能です。テストループバックモードでは、CAN コントローラはメッセージをあるメールボックスから送信して、別のメールボックスで受信できます。メールボックスの設定は、ノーマルオペレーションモードと同じです。

16.6.5 テストエラーモード

テストエラーモードでは、CAN エラーカウンタレジスタ CANCEC へのライトが可能になります。下位 8 ビットの値が、送信エラーカウンタ TEC と受信エラーカウンタ REC の両方に同時にライトされます。ライトできる最大値は 255 です。CAN コントローラがバスオフになるカウント値 256 はライトできません。

テストエラーモードは、CAN コントローラがサスペンドモードのときだけ、有効または無効の切り替えが可能です。

テストループバックモード、テストエラーモード設定のフローチャートを、図 16-8 に示します。




図 16-8 テストループバックモード、テストエラーモード設定のフローチャート

16.7 動作説明

16.7.1 メッセージ受信

CAN 受信完了割り込み INTCANRX を使用したメッセージ受信のフローチャートの一例を、図 16-9 に示します。




図 16-9 メッセージ受信のフローチャート

受信割り込みの代わりにポーリングを使用することも可能です。この場合、上のフローチャートにて"waiting for INTCANRX"を RMP のポーリングで置き換える必要があります。さらに、割り込みの許可と CANMBRIF のクリアをフローから削除する必要があります。

16.7.2 メッセージ送信

CAN 送信完了割り込み INTCANTX を使用したメッセージ送信のフローチャートの一例を、図 16-10 に示します。




図 16-10 メッセージ送信のフローチャート

送信割り込みの代わりにポーリングを使用することも可能です。この場合、上のフローチャートにて"waiting for INTCANTX"を TA のポーリングで置き換える必要があります。さらに、割り込みの許可と CANMBTIF のクリアをフローから削除する必要があります。

16.7.3 リモートフレームの処理

自動応答機能を使ったリモートフレーム処理のフローチャートの一例を、図 16-11 に示します。この機能は送信メールボックスの<RFH>ビットが"1"にセットされているときに有効です。メールボックスのデータ更新時のデータ不一致をさけるために、CANCDR レジスタによる送信制御を行い、メールボックスのデータを更新します。




図 16-11 自動応答機能を使ったリモートフレーム処理のフローチャート

16.8 ビットコンフィグレーション

ビット長は、パラメータ TSEG1、TSEG2 および BRP によって決まります。CAN バス上のすべてのコントローラのボーレートおよびビット長は同一でなければなりません。個々のコントローラのクロック周波数が異なる場合は、ボーレートを上記のパラメータで調整しなければなりません。ビットタイミングロジックでは、要求されるビットタイミングへのパラメータ変換が実施されます。コンフィグレーションレジスタ CANBCR1、CANBCR2 にはビットタイミングに関するデータがあります。その定義は CAN Specification 2 (Intel 82527 同等) に対応します。

CAN ビットタイミングを、図 16-12 に示します。




図 16-12 CAN ビットタイミング

T_{SCL} (CAN システムクロック) は以下のように定義されます。

$$T_{SCL} = \frac{\langle \text{BRP}[9:0] \rangle + 1}{f_{\text{CANOSC}}}$$

1 × T_{SCL} = 1 × T_Q (T_Q: タイムクアンタム)

f_{CANOSC} は CAN ボーレート生成用クロックです。システムクロック f_{sys} を 4 分周したクロックが、CAN ボーレート生成用クロックとして供給されます。f_{sys} = 48MHz のとき、f_{CANOSC} = 12MHz です

同期セグメント SYNCSEG の長さは常にタイムクアンタム (T_Q) 1 個分です。

ボーレートは以下のように定義されます。

$$\text{BR} = \frac{1}{((\langle \text{TSEG1}[13:0] \rangle + 1) + (\langle \text{TSEG2}[2:0] \rangle + 1) + 1) \times T_{SCL}}$$

注) <TSEG1[3:0]>, <TSEG2[2:0]>は CANBCR2 レジスタの設定値です。T_Q 単位値ではありません。

IPT (情報処理時間) とは、サンプルされたビットレベルの処理用に予約されたサンプルポイントで始まる時間の一区切りです。この情報処理時間は、CAN システムクロックの 3 サイクル分です。

<SJW[1:0]> は、再同期時にビット長をどれだけのタイムクアンタム (T_Q) 値、延長または短縮を許可するかを示します。この値の調整可能範囲は "1" (<SJW[1:0]> = 00) から "4" (<SJW[1:0]> = 11) です。1 ビットグリッド以内のバス信号の立ち下がりエッジごとにバスラインがサンプルされ、同期が取られます。<SJW[1:0]> は <TSEG2[2:0]> 以下の値を設定します。

<SAM> ビットをセットすると、バスラインのマルチサンプリングが可能になります。3 回のサンプリング値の多数決でレベルを決定します。サンプルポイントと、その前 2 回の CAN システムクロックのポイントでサンプリングします。<BRP[9:0]> < 4 のときは、<SAM> ビットの設定値にかかわらず、常に 1 回のサンプリングになります。

ボーレート設定時の制限事項を、表 16-2 に示します。

表 16-2 ボーレート設定時の制限事項

<BRP[9:0]>	T_Q 長 (CAN クロックサイクル数)	IPT 長 (CAN クロックサイクル数)	最小 TSEG2 長 (T_Q 単位)
0	1	3	3
1	2	3	2
> 1	<BRP[9:0]>+1	3	2

- ・ TSEG1 の制限事項

TSEG1 $\geq$ TSEG2 : TSEG1 長は TSEG2 長以上でなければなりません。

- ・ SJW の制限事項

SJW $\leq$ TSEG2 : 同期ジャンプ幅は TSEG2 以下の値を設定します。

- ・ SAM の制限事項

3 回サンプリングは <BRP[9:0]> < 4 には許可されません。<BRP[9:0]> < 4 に対しては、SAM の値にかかわらず、1 回サンプリングとなります。

例: 500 Kbit/s の場合

1 ビットは $2s$ の長さです。クロック周波数 f_{CANOSC} が 12MHz の場合、ボーレートプリスケアラを "1" にセットします。すなわち、この送信速度での 1 ビットは $12T_Q$ の長さでプログラミングしなければなりません。上述の数式によって、プログラミングすべき値は計算値より常に 1 だけ少なくなります。

<BRP[9:0]> = 0y00_0000_0001

<TSEG1[3:0]> = 0y0110 (7 T_Q)

<TSEG2[2:0]> = 0y011 (4 T_Q)

この設定では、サンプルポイントは $8/12=66\%$ です。

他の TSEG1/TSEG2 の組み合わせも可能です。TSEG2=3 は SJW の最大値です。

SJW は常にできるだけ高い値にセットしてください。SJW を TSEG2 より大きくすることは許可されません。

バスの 3 回サンプリングは <BRP[9:0]> < 4 のため設定できません。従って SAM = 0 と設定します。

Not Recommended
for New Design

第 17 章 リモコン判定機能(RMC)

17.1 概要

搬送波が取り除かれたリモコン信号の受信を行います。

17.1.1 リモコン受信

- ・ サンプリングクロックは低周波クロック(32.768 kHz)とタイマ出力を選択可能
- ・ ノイズキャンセル時間を調整可能
- ・ リーダ検出
- ・ 最大 72bit まで一括受信

17.2 ブロック図

図 17-1 にリモコン判定機能のブロック図を示します。




図 17-1 リモコン判定機能ブロック図

17.3 レジスタ説明

17.3.1 レジスタ一覧

リモコン判定機能の制御レジスタとアドレスは以下のとおりです。

Channel x	Base Address
Channel0	0x400E_3000
Channel1	0x400E_3100

レジスタ名(x=0,1)		Address(Base+)
リモコンイネーブルレジスタ	RMCxEN	0x0000
受信イネーブルレジスタ	RMCxREN	0x0004
受信データバッファレジスタ 1	RMCxRBUF1	0x0008
受信データバッファレジスタ 2	RMCxRBUF2	0x000C
受信データバッファレジスタ 3	RMCxRBUF3	0x0010
受信コントロールレジスタ 1	RMCxRCR1	0x0014
受信コントロールレジスタ 2	RMCxRCR2	0x0018
受信コントロールレジスタ 3	RMCxRCR3	0x001C
受信コントロールレジスタ 4	RMCxRCR4	0x0020
受信ステータスレジスタ	RMCxRSTAT	0x0024
受信終了ビット数レジスタ 1	RMCxEND1	0x0028
受信終了ビット数レジスタ 2	RMCxEND2	0x002C
受信終了ビット数レジスタ 3	RMCxEND3	0x0030
ソースクロック選択レジスタ	RMCxFSSEL	0x0034

17.3.2 RMCxEN(イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	RMCEN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-2	-	R	リードすると"0"が読めます。
1	-	R/W	"1"をライトしてください。
0	RMCEN	R/W	リモコン判定機能動作 0: 禁止 1: 許可 リモコン判定機能の動作を制御します。 リモコン判定機能を使用する場合は、まずこのビットを許可に設定してください。 動作禁止の状態では、イネーブルレジスタを除くリモコン判定機能のすべてのクロックが停止しますので消費電力の低減が可能です。 リモコン判定機能をいったん動作させた後に、動作禁止にした場合は各レジスタの設定は保持されます。

17.3.3 RMCxREN(受信イネーブルレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	RMCREN
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	RMCREN	R/W	受信 0: 禁止 1: 許可 受信動作を制御します。 このビットを"1"にすることで受信待ち状態になります。

注) <RMCREN>ビットは、RMCxRCR1, 2, 3 を設定した後に許可してください。

17.3.4 RMCxRBUF1(受信データバッファレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	RMCRBUF(受信データ 31 ~ 24 ビット)							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RMCRBUF(受信データ 23 ~ 16 ビット)							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RMCRBUF(受信データ 15 ~ 8 ビット)							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RMCRBUF(受信データ 7 ~ 0 ビット)							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	RMCRBUF[31:0]	R	受信データ(31 ビット ~ 0 ビット) 受信した 4 バイト分のデータ(31 ビット ~ 0 ビット)が読めます。

17.3.5 RMCxRBUF2(受信データバッファレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	RMCRBUF(受信データ 63 ~ 54 ビット)							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RMCRBUF(受信データ 55 ~ 48 ビット)							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RMCRBUF(受信データ 47 ~ 40 ビット)							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RMCRBUF(受信データ 39 ~ 32 ビット)							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-0	RMCRBUF[63:32]	R	受信データ(63 ビット ~ 32 ビット) 受信した 4 バイト分のデータ(63 ビット ~ 32 ビット)が読めます。

17.3.6 RMCxRBUF3(受信データバッファレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RMCRBUF(受信データ 71～64 ビット)							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	RMCRBUF[71:64]	R	受信データ(71 ビット～64 ビット) 受信した 1 バイト分のデータ(71 ビット～64 ビット)が読めます。

注) 受信データは、最初に受信したビットがデータバッファレジスタの MSB 側に、最後に受信したビットが LSB (Bit0)に格納されます。LSB first のリモコン信号を受信した場合、ビットの重みが逆順のデータがレジスタへ格納されますので、ご注意ください。

17.3.7 RMCxRCR1(受信コントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	RMCLCMAX							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	RMCLCMIN							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RMCLLMAX							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RMCLLMIN							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-24	RMCLCMAX[7:0]	R/W	リーダ検出の周期期間の上限設定 上限期間の計算式 : $\langle \text{RMCLCMAX} \rangle \times 4/\text{fs}[\text{s}]$
23-16	RMCLCMIN[7:0]	R/W	リーダ検出の周期期間の下限設定 下限期間の計算式 : $\langle \text{RMCLCMIN} \rangle \times 4/\text{fs}[\text{s}]$
15-8	RMCLLMAX[7:0]	R/W	リーダ検出の Low 期間の上限設定 上限期間の計算式 : $\langle \text{RMCLLMAX} \rangle \times 4/\text{fs}[\text{s}]$
7-0	RMCLLMIN[7:0]	R/W	リーダ検出の Low 期間の下限設定 下限期間の計算式 : $\langle \text{RMCLLMIN} \rangle \times 4/\text{fs}[\text{s}]$ RMCxRCR2<RMCLD> = 1 のときは、Low 幅が設定値未満の場合データビットと判別します。

注) リーダ検出の設定では以下の関係式を守ってください。

リーダ種類	関係式
Low 幅 + High 幅	$\langle \text{RMCLCMAX}[7:0] \rangle > \langle \text{RMCLCMIN}[7:0] \rangle$ $\langle \text{RMCLLMAX}[7:0] \rangle > \langle \text{RMCLLMIN}[7:0] \rangle$ $\langle \text{RMCLCMIN}[7:0] \rangle > \langle \text{RMCLLMAX}[7:0] \rangle$
High 幅のみ	$\langle \text{RMCLCMAX}[7:0] \rangle > \langle \text{RMCLCMIN}[7:0] \rangle$ $\langle \text{RMCLLMAX}[7:0] \rangle = 0x00$ $\langle \text{RMCLLMIN}[7:0] \rangle = \text{don't care}$
リーダなし	$\langle \text{RMCLCMAX}[7:0] \rangle = 0x00$ $\langle \text{RMCLCMIN}[7:0] \rangle = \text{don't care}$ $\langle \text{RMCLLMAX}[7:0] \rangle = \text{don't care}$ $\langle \text{RMCLLMIN}[7:0] \rangle = \text{don't care}$

17.3.8 RMCxRCR2(受信コントロールレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	RMCLIEN	RMCEDIEN	-	-	-	-	RMCLD	RMCPHM
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RMCLL							
リセット後	1	1	1	1	1	1	1	1
	7	6	5	4	3	2	1	0
bit symbol	RMCDMAX							
リセット後	1	1	1	1	1	1	1	1

Bit	Bit Symbol	Type	機能
31	RMCLIEN	R/W	リーダ検出割り込み発生許可 0: 割り込み発生しない 1: 割り込み発生する
30	RMCEDIEN	R/W	リモコン入力立ち下がりエッジ割り込み発生許可 0: 割り込み発生しない 1: 割り込み発生する
29-26	-	R	リードすると"0"が読めます。
25	RMCLD	R/W	リーダありとリーダなしのリモコン信号を両方受信可能なモード設定 0: 禁止 1: 許可
24	RMCPHM	R/W	位相方式のリモコン受信モードの設定 0: 位相方式のリモコン信号を受信しない(周期方式で受信) 1: 周期固定の位相方式のリモコン信号を受信する 周期が固定の位相方式のリモコン信号の場合は、"1"を設定します。
23-16	-	R	リードすると"0"が読めます。
15-8	RMCLL[7:0]	R/W	Low 幅の検出による受信終了/割り込み発生のタイミングの設定 0000_0000~1111_1110: $\langle \text{RMCLL} \rangle \times 1/\text{fs}[\text{s}]$ で受信終了/割り込み発生 1111_1111: Low 幅検出で受信終了/割り込みの設定をしない
7-0	RMCDMAX[7:0]	R/W	データビットの周期 MAX で受信終了/割り込み発生の設定 0000_0000~1111_1110: $\langle \text{RMCDMAX} \rangle \times 1/\text{fs}[\text{s}]$ で受信終了/割り込み発生 1111_1111: データビットの周期 MAX で受信終了/割り込み発生しない

17.3.9 RMCxRCR3(受信コントロールレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	RMCDATH						
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	RMCDATL						
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-15	-	R	リードすると"0"が読めます。
14-8	RMCDATH[6:0]	R/W	データビットの3値判定のしきい値上位設定 しきい値の計算式: $\langle \text{RMCDATH} \rangle \times 1/\text{fs}[\text{s}]$ 位相方式のリモコン信号の3値判定の1.5Tと2Tのしきい値の設定をします。 データビットの測定結果がしきい値以上でデータを"10"、しきい値未満でデータ"01"と判別します。
7	-	R	リードすると"0"が読めます。
6-0	RMCDATL[6:0]	R/W	データビットの0/1判別および3値判定のしきい値下位設定 しきい値の計算式: $\langle \text{RMCDATL} \rangle \times 1/\text{fs}[\text{s}]$ データビットの0/1判定のしきい値および、位相方式のリモコン信号の3値判定の1Tと1.5Tのしきい値の設定をします。 データビットの0/1判定の場合、測定結果がしきい値以上でデータ"1"、しきい値未満でデータ"0"と判別します。 位相方式のリモコン信号の3値判定の場合、データビットの測定結果がしきい値以上でデータを"01"、しきい値未満でデータ"00"と判別します。

注) RMCxRCR2<RMCPHM> = "0"のとき、<RMCDATH[6:0]>は有効になりません。<RMCPHM> = "1"のときのみ有効となります。

17.3.10 RMCxRCR4(受信コントロールレジスタ 4)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RMCPO	-	-	-	RMCNC			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	RMCPO	R/W	リモコン入力信号の極性選択 0: 正極 1: 負極
6-4	-	R	リードすると"0"が読めます。
3-0	RMCNC[3:0]	R/W	ノイズ除去時間の設定 0000: ノイズ除去しない 0001~1111: ノイズ除去 ノイズ除去時間の計算式 : <RMCNC> × 1/fs[s]

17.3.11 RMCxRSTAT(受信ステータスレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	RMCLIF	RMCLOIF	RMCDMAXIF	RMCEDIF	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	RMCLDR	RMCNUM						
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15	RMCLIF	R	割り込み要因フラグ 0: リーダ検出割り込みは発生していない 1: リーダ検出割り込みが発生
14	RMCLOIF	R	割り込み要因フラグ 0: Low 幅検出割り込みは発生していない 1: Low 幅検出割り込みが発生
13	RMCDMAXIF	R	割り込み要因フラグ 0: データビット周期 MAX 割り込みは発生していない 1: データビット周期 MAX 割り込みが発生
12	RMCEDIF	R	割り込み要因フラグ 0: 立ち下がりエッジ割り込みは発生していない 1: 立ち下がりエッジが発生
11-8	-	R	リードすると"0"が読めます。
7	RMCLDR	R	リーダー検出 0: リーダ検出なし 1: リーダ検出あり
6-0	RMCNUM[6:0]	R	リモコン受信したデータビット数 000_0000: データビットなし(リーダーのみ) 000_0001~100_1000: 1~72bit 受信 100_1001~111_1111: 73bit 以上 リモコン受信したデータビット数を示します。データビット数は受信終了後に格納され、受信途中のビット数はモニタすることはできません。

注 1) このレジスタは割り込み発生時に最新状態に更新されます。このレジスタへの書き込み動作は無視されます。

注 2) 73bit 以上のデータを受信しても受信終了の条件を満たす波形が入力されない場合はデータを受信し続けます。このとき、データバッファの内容については保証しません。

17.3.12 RMCxEND1(受信終了ビット数レジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	RMCEND1						
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	RMCEND1[6:0]	R/W	受信するデータのビット数を設定 000_0000 : 受信ビット数の設定をしない 000_0001 ~ 100_1000 : 受信ビット数(1 ~ 72 ビット)を設定 100_1001 ~ 111_1111 : 設定禁止

17.3.13 RMCxEND2(受信終了ビット数レジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	RMCEND2						
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	RMCEND2[6:0]	R/W	受信するデータのビット数を設定 000_0000 : 受信ビット数の設定をしない 000_0001 ~ 100_1000 : 受信ビット数(1 ~ 72 ビット)を設定 100_1001 ~ 111_1111 : 設定禁止

17.3.14 RMCxEND3(受信終了ビット数レジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	RMCEND3						
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-7	-	R	リードすると"0"が読めます。
6-0	RMCEND3[6:0]	R/W	受信するデータのビット数を設定 000_0000 : 受信ビット数の設定をしない 000_0001 ~ 100_1000 : 受信ビット数(1 ~ 72 ビット)を設定 100_1001 ~ 111_1111 : 設定禁止

注 1) RMCxEND1 ~ 3 を設定することで、最大 3 通りの受信ビット数の設定が可能です。

注 2) RMCxEND1 ~ 3 はデータビット周期 MAX との組み合わせで使用します。

17.3.15 RMCxFSSEL(ソースクロック選択レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	RMCCLK
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	RMCCLK	R/W	RMC サンプリングクロック選択 0 : 低速クロック(32.768kHz) 1 : タイマ出力(TBBOUT) RMC 機能のサンプリングクロックとして、低速クロック(32.768kHz)かタイマ出力(TBBOUT)を選択することができます。 TBBOUT にて設定できるタイマ出力範囲は 30 ~ 34kHz です。

注) RMCxFSSEL レジスタにてサンプリングクロックを切り替える場合は、RMCxEN<RMCEN>で RMC をいったん停止(禁止)させ、再度動作(許可)設定した後、他の RMC 関連レジスタよりも先に設定してください。

17.4 動作説明

17.4.1 リモコン受信

17.4.1.1 サンプリングブロック

リモコン信号のサンプリングは、32.768kHz の低速クロック (fs)で行います。

17.4.1.2 基本動作

リーダを検出すると、RMCxRSTAT<RMCRLDR>がセットされます。

この時、RMCxRCR2<RMCLIEN>を設定しておく、リーダ検出時にリーダ検出割り込みが発生します。リーダ割り込み発生時には、RMCxRSTAT<RMCRLIF>がセットされます。

リーダ検出後、データビットの 0/1 判定を順次行い、結果を RMCxRBUF1, 2, 3 レジスタに最大 72bit まで格納します。RMCxRCR2<RMCEDIEN>を設定しておく、データビットの立ち下がりエッジごとにリモコン入力立ち下がりエッジ割り込みが発生します。リモコン入力立ち下がりエッジ割り込み発生時には、RMCxRSTAT<RMCEDIF>がセットされます。


受信動作はデータビット周期 MAX の検出および、Low 幅の検出が設定値になったところで終了となり、受信終了/割り込み発生となります。RMCxEND1 ~ 3 レジスタの<RMCEND1>、<RMCEND2>、<RMCEND3>を設定している場合は、データビット周期 MAX 検出までの受信したビット数が一致した場合のみ、受信終了/割り込み発生となります。

受信終了時の状態は、リモコン受信ステータスレジスタを読み出すことで知ることができます。

受信終了後、リーダ待ちとなります。

データビットのみのリモコン信号を受信する設定をすると、リーダの検出はせずに最初からデータとして扱い、受信を行います。

受信したデータを読み出す前に、次の受信が終了すると受信データは書き換わります。



17.4.1.3 リモコン受信の準備


受信を開始する前に、リモコン受信コントロールレジスタ(RMCxRCR1, 2, 3, 4)でリモコン受信動作の設定を行います。

(1) ノイズキャンセル時間の設定

RMCxRCR4<RMCNC[3:0]>でノイズキャンセル時間を設定します。

ノイズキャンセルは、サンプリングクロックでリモコン信号をサンプリングした信号に対して行います。サンプリングクロックの立ち上がりエッジごとにサンプリング後のリモコン信号を観測し、現在"High"であれば、<RMCNC>で設定されたサイクル分の"Low"が観測されたときに信号が"Low"に変化したと認識し、現在"Low"であれば、<RMCNC>で設定されたサイクル分の"High"が観測されたとき"High"に変化したと認識します。

次の図は、ノイズキャンセルの設定を<RMCNC[3:0]>="0011" (3 サイクル)とした場合の動作です。ノイズキャンセル後の信号は、"High"の状態から、"Low"が 3 サイクル観測されたところで"Low"に変化し、"Low"の状態から、"High"が 3 サイクル観測されたところで"High"に変化します。




(2) リーダ検出の設定

リーダ検出の設定は、リーダの周期と Low 幅の値を設定します。RMCxRCR1 レジスタの <RMCLLMIN[7:0]>, <RMCLLMAX[7:0]>, <RMCLCMIN[7:0]>, <RMCLCMAX[7:0]> にリーダ検出のための設定を行います。RMCxRCR1 レジスタを設定するときは、次の関係で行ってください。

リーダ種類	関係式
Low 幅 + High 幅	$\text{<RMCLCMAX[7:0]>} > \text{<RMCLCMIN[7:0]>}$ $\text{<RMCLLMAX[7:0]>} > \text{<RMCLLMIN[7:0]>}$ $\text{<RMCLCMIN[7:0]>} > \text{<RMCLLMAX[7:0]>}$
High 幅のみ	$\text{<RMCLCMAX[7:0]>} > \text{<RMCLCMIN[7:0]>}$ $\text{<RMCLLMAX[7:0]>} = 0y00000000$ $\text{<RMCLLMIN[7:0]>} = \text{don't care}$
リーダなし	$\text{<RMCLCMAX[7:0]>} = 0y00000000$ $\text{<RMCLCMIN[7:0]>} = \text{don't care}$ $\text{<RMCLLMAX[7:0]>} = \text{don't care}$ $\text{<RMCLLMIN[7:0]>} = \text{don't care}$

次図はリーダ波形と RMCxRCR1 の設定について表しています。



リーダ検出時に割り込みを発生させたい場合は、RMCxRCR2<RMCLIE>で設定します。リーダなしのリモコン信号については、リーダ検出割り込みの発生はできません。

(3) データビットの 0/1 判定の設定

データビットの 0/1 判定は立ち下がりエッジの周期に対して行います。以下の 2 種類の判定方法があります。

1. しきい値による判断


RMCxRCR3<RMCDATL[6:0]>でデータビットの 0/1 判定のしきい値を設定します。0/1 判別はしきい値以上でデータ"1"、しきい値未満でデータ"0"となります。

2. 立下りエッジ割り込みによる判断

RMCxRCR2<RMCDIEN>を"1"にセットすることで、データビットの立ち下がりエッジごとにリモコン入力立ち下がりエッジ割り込みを発生させることもできます。リモコン入力立ち下がりエッジ割り込みとタイマを用いることで、ソフトウェア的にリモコン判定を行うことができます。

次図はデータビットの 0/1 判定について表しています。

0/1判定のしきい値を<RMCDATL[6:0]>ビットの設定で2.5T



位相方式のリモコン信号のデータビットの判定は、「17.4.1.8 周期固定の位相方式のリモコン信号の受信」で説明します。


(4) 受信終了の設定

受信終了はデータビットの周期 MAX 検出および、Low 幅の検出を設定することで行います。複数の要因を設定した場合は、最初に検出した要因で受信終了となります。受信終了の設定は必ず行うようにしてください。

1. データビットの周期 MAX で受信終了する場合


RMCxRCR2<RMCDMAX[7:0]>でデータビット周期 MAX の設定をします。データビットの立ち下がりエッジ周期の値が、<RMCDMAX[7:0]>で設定されたデータビット周期 MAX のしきい値以上のときデータビット周期 MAX 検出で受信終了/割り込み発生となります。割り込み発生後に RMCxRSTAT<RMCDMAXIF>がセットされます。

RMCxEND1 ~ 3 レジスタの<RMCEND1>、<RMCEND2>、<RMCEND3>を設定することで、受信ビット数を指定して受信終了を行うことができます。この場合、データビット周期 MAX の発生時の受信したビット数と RMCxEND1 ~ 3 レジスタの<RMCEND1>、<RMCEND2>、<RMCEND3>で設定された受信ビット数が一致した時のみ、データビット周期 MAX 割り込みを発生します。受信ビット数は、RMCxEND1 ~ 3 レジスタの<RMCEND1>、<RMCEND2>、<RMCEND3>に 3 通り設定することができます。データビット周期 MAX の発生時の受信したビット数が RMCxEND1 ~ 3 レジスタの<RMCEND1>、<RMCEND2>、<RMCEND3>に設定した受信ビット数と一致しない場合は、リーダ待ち/受信待ちとなります。



2. Low 幅検出で受信終了する場合

RMCxRCR2<RMCLL[7:0]>で Low 幅の検出による受信終了の設定をします。データビットが立ち下がり後、設定期間を超えて Low のままだと Low 幅検出し、受信終了/割り込み発生となります。割り込み発生後に RMCxRSTAT<RMCLOIF>に"1"がセットされます。



17.4.1.4 受信許可

RMCxRCR1 レジスタ, RMCxRCR2 レジスタ, RMCxRCR3 レジスタ, RMCxRCR4 レジスタの設定終了後、RMCxREN<RMCREN>を受信許可に設定することで受信待ち状態になり、リーダを検出すると受信動作を開始します。

注) 受信動作中に RMCxRCR1, 2, 3, 4 レジスタの設定が変更されると正しく受信できない可能性があります。受信許可中に設定変更を行う場合は注意して行ってください。

17.4.1.5 受信の停止

RMCxREN<RMCREN>を"0" (受信禁止)に設定すると受信動作を停止します。

受信動作中に禁止の設定を行った場合、直ちに受信動作を停止し、それまでに受信したデータは破棄されます。


17.4.1.6 リーダ待ちの状態でリーダなしのリモコン信号の受信

RMCxRCR2<RMCLD>を設定することでリーダありとリーダなしのリモコン信号を両方受信することが可能になります。

RMCxRCR2<RMCLD>を設定すると、RMCxRCR1<RMCLLMAX[7:0]>以下の Low 幅の信号を受信するとデータと判断し受信を開始し、最終ビットまで受信を行います。

この設定を使用する場合、データビットの 0/1 判定、エラー検出、受信終了の設定はリーダあり/リーダなしデータですべて共通となりますので、受信可能なリモコン信号には制限があります。

RMCxRCR2<RMCLD> = 1



17.4.1.7 Low 幅のみのリーダで始まるリモコン信号の受信


Low 幅のみのリーダで始まるリモコン信号は次図にあるように、リーダが Low 幅のみで始まり、データビットの周期が立ち上がり期間で構成される信号です。データビットの測定を立ち下がりエッジの周期で行う必要があるため、RMCxRCR4<RMCPO> = "1"に設定し、反転した信号にして入力します。

リーダの検出の設定は Low 幅のみのため、RMCxRCR1 の設定を、<RMCLLMAX[7:0]> = 0y0000_0000, <RMCLCMAX[7:0]> > <RMCLCMIN[7:0]> の関係で設定します。この場合、<RMCLLMIN[7:0]>の値は don't care となります。

データ 0/1 判定の設定は、RMCxRCR3<RMCDATL[6:0]>で 0/1 判別のしきい値を設定します。

RMCxRCR2 の<RMCDMAX[7:0]>でデータビットの周期 MAX の設定をします。

受信終了の設定は、RMCxRCR2 の<RMCDMAX[7:0]>でデータビットの周期 MAX の設定と <RMCLL[7:0]>で Low 幅検出の設定をします。データビットの周期 MAX 検出および、最終ビット後に設定された Low 期間確認後に受信終了/割り込み発生し、リーダ待ちとなります。



17.4.1.8 周期固定の位相方式のリモコン信号の受信


周期固定の位相方式のリモコン信号は、データの変化のパターンが3通りに分けられます。しきい値を2つ設定することでパターンの判別を行い、ハードウェアでリモコンデータに変換を行い、受信終了後、受信データをリモコンデータの形式で RMCxRBUF1, 2, 3 に格納します。

周期固定の位相方式のリモコン受信は、RMCxRCR2<RMCPHM> = "1"に設定することで有効になります。しきい値の設定は、RMCxRCR3<RMCDATL[6:0]>, <RMCDATH[6:0]>で行います。次図にある、3通りのデータの変化のパターンに対して、2つのしきい値を決めます。3通りのパターンはそれぞれ周期 T に対して、1T, 1.5T, 2T となり、しきい値の設定は下表のようになります。


	判別内容	しきい値	設定レジスタ
しきい値 1	パターン 1 とパターン 2	1T~1.5T	RMCR3<RMCDATL[6:0]>
しきい値 2	パターン 2 とパターン 3	1.5T~2T	RMCR3<RMCDATH[6:0]>

周期固定の位相方式のリモコン信号の判別は、3 通りのデータの変化のパターンと直前の周期のデータが必要です。周期固定の位相方式のリモコン信号は必ず、データ"11"で始まる必要があります。


位相方式のリモコン信号の波形パターン



位相方式のリモコンデータ例



位相方式のリモコン信号について



Not Recommended
for New Design

第 18 章 USB ホストコントローラ

USB ホストコントローラ(USBHC)は、USB Specification Rev 2.0、および Open HCI Specification Release 1.0a に準拠しており、12Mbps(フルスピード)の USB 転送が可能です。USBHC はバスブリッジ回路を通して CPU に接続されます。

なお、USB ホストコントローラには幾つかの使用上の注意、制約事項があります。詳しくは「18.8 USB ホストコントローラ制約事項」をご確認下さい。

18.1 システム概要

USBHC の主な機能は次のとおりです。

1. 12Mbps(フルスピード)の USB デバイスを接続できます。
Low-Speed(1.5Mbps)はサポートしていません。
2. コントロール、バルク、インタラプト、アイソクロナス転送(制約事項あり"18.8"を参照)をサポートしています。
3. CPU とのバスブリッジ回路内に IN、OUT それぞれ 16 バイトの FIFO バッファを内蔵しており、最大 16 バイトのバースト転送が可能です。
4. バスブリッジ回路内の FIFO バッファと内蔵の SRAM 間(アクセスする RAM は、RAM0 (0x2000_0000 ~ 0x2000_1FFF)および RAM1(0x2000_2000 ~ 0x2000_3FFF))のデータ転送を行います。

注) USBHC が RAM0 及び RAM1 へアクセス中に CPU/DMA からのアクセスが競合した場合、CPU/DMA アクセスが優先されるため注意が必要です。詳細は"18.7.5"を参照してください。

18.2 システム構成

USBHC は以下のブロック構成となっています。

- 1. USBHC コア(OHCI)
- 2. USB トランシーバ
- 3. CPU バスブリッジ回路




図 18-1 USB Host Controller ブロック図

18.3 割り込み

USBHC は以下の割り込みを発生します。

- Scheduling Overrun
- HcDoneHead Write back
- Start of Frame
- Resume Detect
- Unrecoverable Error
- Frame Number Overflow
- Root Hub Status Change
- Ownership Change

割り込み条件が成立すると、USBHC は内部の HcInterruptStatus レジスタの対応するビットをセットします。このビットがセットされたとき、HcInterruptEnable レジスタの MasterInterruptEnable (MIE) ビットが許可状態で、かつ HcInterruptEnable レジスタで当該ビットが許可されていると、USB 割り込み(INTUSB)が発生します。

USBHC のドライバソフトウェアは、HcInterruptStatus レジスタの当該ビットに 1 を書き込むことでビットをクリアできます。(ドライバソフトウェアは、これらのビットをセットできません。また USBHC はこれらのビットをクリアできません。)

18.4 リセット

USBHC はハードウェアリセット、もしくはソフトウェアリセットにより初期化されます。

18.4.1 ハードウェアリセット

外部リセット端子、内部リセット（WDT リセット、USBHC リセット、バックアップリセットにより発生します。

- ・ 全てのレジスタは初期化されます。
- ・ 外部 Pull-Down 抵抗により、USB バス上にリセット信号を出力します。(D+ = D- = 0)
(USB トランシーバーは SUSPEND 状態)
- ・ USB の状態は、USBRESET ステートへ遷移します。
- ・ USBHC のリスト処理と SOF トークンの生成は禁止されます。
- ・ HcFmNumber レジスタの FrameNumber は増加しません。

18.4.2 ソフトウェアリセット

ソフトウェアリセットは、HcCommandStatus レジスタ内の HostControllerReset ビットに 1 を書き込むと発生します。

- ・ OHCI の全てのレジスタは初期化されます。
但し、HcControl レジスタの RemoteWakeupConnected ビット、および InterruptRouting ビットは変更しません。
また、HcBCR0 レジスタは初期化されません。
- ・ USBHC は USB バス上にリセット信号を出力します。(D+ = D- = 0)
- ・ USB の状態は USBSUSPEND へ遷移します。
(HcControl レジスタの FunctionalState ビットが 0x03 にセットされ USBSUSPEND ステートへ遷移します。)

18.5 バスパワー制御

USBHC は外部の Vbus 用電源 IC の制御信号を備えており、USBPON 端子(PG6)で制御します。

まず端子の機能設定をポート G の制御レジスタ(PGFR2)にて行います。その上で、OHCI レジスタの HcRhStatus レジスタの LPSC を 1 にセットすると、USBPON 端子から High を出力します。

一方、過電流の検出は、 $\overline{\text{USBOC}}$ (PG7)端子で行います。USBHC は、この端子から Low を検出すると、OHCI レジスタの HcRhStatus の OCI ビットを 1 にします。 $\overline{\text{USBOC}}$ の端子として使用する場合は、端子機能の設定をポート G の制御レジスタ(PGFR2)にて行って下さい。)

18.6 レジスタ

USBHC の制御用に OHCI に準拠したレジスタをメモリ空間に実装しています。また、CPU とのバスブリッジ回路にも制御レジスタがあります。

これらのレジスタは、32 ビットにて CPU から直接アクセスすることができます。

Base Address = 0x4000_3000

レジスタ名		Address(Base+)
Hc Revision Register	HcRevision	0x0000
Hc Control Register	HcControl	0x0004
Hc Command Status Register	HcCommandStatus	0x0008
Hc Interrupt Status Register	HcInterruptStatus	0x000C
Hc Interrupt Enable Register	HcInterruptEnable	0x0010
Hc Interrupt Disable Register	HcInterruptDisable	0x0014
Hc Host Controller Communication Area Register	HcHCCA	0x0018
Hc Period Current Endpoint Descriptor Register	HcPeriodCurrentED	0x001C
Hc Control Head Endpoint Descriptor Register	HcControlHeadED	0x0020
Hc Control Current Endpoint Descriptor Register	HcControlCurrentED	0x0024
Hc Bulk Head Endpoint Descriptor Register	HcBulkHeadED	0x0028
Hc Bulk Current Endpoint Descriptor Register	HcBulkCurrentED	0x002C
Hc Done Head Register	HcDoneHead	0x0030
Hc Frame Interval Register	HcFmInterval	0x0034
Hc Frame Remaining Register	HcFmRemaining	0x0038
Hc Frame Number Register	HcFmNumber	0x003C
Hc Period Start Register	HcPeriodStart	0x0040
Hc Low Speed Threshold Register	HcLSThreshold	0x0044
Hc Root hub Descriptor A Register	HcRhDescriptorA	0x0048
Hc Root hub Descriptor B Register	HcRhDescriptorB	0x004C
Hc Root hub Status Register	HcRhStatus	0x0050
Hc Root hub Port Status Register	HcRhPortStatus1	0x0054
Hc BCR0 Resister	HcBCR0	0x0080

- 注 1) Open HCI Specification Release 1.0a では、HcFmRemaining レジスタの FrameRemaining(FR)ビットと FrameRemainingToggle(FRT)ビット、HcFmNumber レジスタの FrameNumber(FN)ビットはホストコントロールドライバ(HCD)ではリードオンリーです。しかし、USBHC は、デバッグ目的で HCD によるこれらのレジスタへの書き込みを許可しています。HCD がこれらのレジスタに書込むと、未定義の結果となりますので、HCD でこれらのビットに書き込まないで下さい。
- 注 2) 「18.6.1 HcRevision レジスタ」～「18.6.22 HcRhPortStatus1 レジスタ」は、参考和訳です。OHCI に準拠した各レジスタは、Open HCI Specification Release 1.0a の仕様書をご参照下さい。

18.6.1 HcRevision レジスタ

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	REV							
リセット後	0	0	0	1	0	0	0	0

Bit	Bit Symbol	Type (HDC)	Type (HC)	機能
31-8	-	-	-	Reserved
7-0	REV[7:0]	R	R	フィールド名:Revision このリードオンリーフィールドには、HC で実行される HCI 仕様バージョンの BCD 表記を設定します。 例えば、値 0x11 はバージョン 1.1 を示します。この仕様に準拠する全ての HC 実行は 0x10 となります。

18.6.2 HcControl レジスタ

HcControl レジスタは、ホストコントローラの動作モードを定義します。このレジスタで HostControllerFunctionState と RemoteWakeupConnected 以外のほとんどのフィールドはホストドライバだけで変更できます。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	RWE	RWC	IR
リセット後						0	0	0
	7	6	5	4	3	2	1	0
bit symbol	HCFS		BLE	CLE	IE	PLE	CBSR	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能										
31-11	–	–	–	Reserved										
10	RWE	R/W	R	フィールド名:Remote Wakeup Enable このビットは HCD によって使用され、上流の Resume 信号検出のときリモートウェイクアップ機能をイネーブルまたはディセーブルします。このビットがセットされ、HcInterruptStatus レジスタの ResumeDetect ビットがセットされると、リモートウェイクアップがホストシステムに通知されます。このビットをセットしても、ハードウェア割り込みの生成に影響されません。										
9	RWC	R/W	R/W	フィールド名:Remote Wakeup Connected このビットは、HC がリモートウェイクアップ機能をサポートするかどうかを示します。リモートウェイクアップがサポートされていて、システムで使用される場合、POST(Power on Self Test)期間中にシステムファームウェアがこのビットをセットします。HC はハードウェアリセット時にはこのビットをクリアします。ソフトウェアリセットでは変更されません。										
8	IR	R/W	R	フィールド名:Interrupt Routing このビットは HcInterruptStatus レジスタに登録されているイベントによって生成される割り込みルーチンを決めます。クリアされると全ての割り込みは、通常のホストバス割り込みのルーチンになります。セットされると割り込みがシステムマネージメント割り込みのルーチンされます。HCD はハードウェアのリセット時にこのビットをクリアしますが、ソフトウェアリセット時にはこのビットを変更しません。HCD は HC のオーナーシップであることを示すタグとしてこのビットを使用します。										
7-6	HCFS[1:0]	R/W	R/W	フィールド名:Host Controller Functional State For USB 00 : USBRESET 01 : USBRESUME 10 : USBOPERATIONAL 11 : USBSUSPEND あるステートから USBOPERATIONAL への遷移により、1ms 後に SOF パケットが生成されます。HCD は HcInterrupt レジスタの StartofFrame フィールドを読むことにより、HC が SOF を送り始めたかを判断します。 このフィールドは USBSUSPEND ステートのときのみ HC によって変更できます。 HC は下流のポートからレジューム信号を検出したあと、USBSUSPEND ステートから USBRESUME ステートへ遷移します。HC はソフトウェアリセット後、USBSUSPEND ステートに入り、ハードウェアリセット後には USBRESET ステートに入ります。ハードウェアリセット後には Root Hub もリセットし、下流のポートへのリセット信号をアサートします。										
5	BLE	R/W	R	フィールド名:Bulk List Enable このビットをセットすると、次のフレームの Bulk リストの処理をイネーブルします。HCD によりクリアされると、Bulk リストの処理は次の SOF の後に実行されません。 HC はリストの処理を決めるとき必ずこのビットをチェックします。ディセーブル時には、HCD はこのリストを変更できます。HCBulkCurrentED レジスタが削除する ED を示している場合、HCD はリストの処理を再度イネーブルする前に HCBulkCurrentED を更新してポインタを進めなければなりません。										
4	CLE	R/W	R	フィールド名:Control List Enable このビットをセットすると、次のフレームの Control リストの処理をイネーブルします。HCD によりクリアされると、Control リストの処理は次の SOF の後に実行されません。HC はリストの処理を決めるときは必ずこのビットをチェックします。ディセーブル時には、HCD はこのリストを変更できます。HcControlCurrentED レジスタが削除する ED を示している場合、HCD はリストの処理を再度イネーブルする前に HcControlCurrentED を更新してポインタを進めなければなりません。										
3	IE	R/W	R	フィールド名:Isochronous Enable このビットは HCD がアイソクロナス ED の処理をイネーブル、またはディセーブルするのに使用します。フレームで周期転送リストを処理しているときに、HC はアイソクロナス ED (F=1) を検出するとこのビットをチェックします。セット (イネーブル) の場合は、ED の処理を継続します。クリア (ディセーブル) の場合、HC は周期転送リストの処理を中止して Bulk リストと Control リストの処理を開始します。このビットをセットすると次のフレームでも有効です。 ※本製品はアイソクロナス転送時に制約事項があります。										
2	PLE	R/W	R	フィールド名:Periodic List Enable このビットをセットすると、次のフレームでの周期転送リストの処理をイネーブルします。HCD でクリアされると、周期転送リストの処理は次の SOF の後に実行されません。HC は、リストの処理を始める前に、このビットをチェックしなければなりません。										
1-0	CBSR[1:0]	R/W	R	フィールド名:Control Bulk Service Ratio このビットは Control ED と Bulk ED の処理比率を指定します。非周期転送リストを処理する前に、HC は指定された比率と空でない Control ED が幾つ処理されたかについての内部カウンタと比較し、次の Control ED の処理を継続するか、または Bulk ED の処理に変更するかを決めます。内部カウンタはフレームの境界を跨いでも保持されます。リセットの場合、HCD はこの値を再度保持します。 <table><tr><td><CBSR[1:0]></td><td>No. of Control EDs over Bulk EDs served</td></tr><tr><td>00</td><td>1 : 1</td></tr><tr><td>01</td><td>2 : 1</td></tr><tr><td>10</td><td>3 : 1</td></tr><tr><td>11</td><td>4 : 1</td></tr></table>	<CBSR[1:0]>	No. of Control EDs over Bulk EDs served	00	1 : 1	01	2 : 1	10	3 : 1	11	4 : 1
<CBSR[1:0]>	No. of Control EDs over Bulk EDs served													
00	1 : 1													
01	2 : 1													
10	3 : 1													
11	4 : 1													

Not Recommended
for New Design

18.6.3 HcCommandStatus レジスタ

HcCommandStatus レジスタは、ホストコントローラの現在のステータスを反映するだけでなく、ホストコントローラドライバで発行されるコマンドを受け取るためにホストコントローラによって使用されます。ホストコントローラドライバに対して、HcCommandStatus レジスタは、「セットするために書き込む」レジスタに見えます。ホストコントローラは、1 が書き込まれたビットはレジスタ内でセットされ、0 が書き込まれたビットはレジスタ内で変化しないことを確認します。ホストコントローラドライバは、以前に発行されたコマンドが無効になることに無関係に、ホストコントローラに対して複数の異なったコマンドを発行します。ホストコントローラドライバは、全てのビットに通常のリードアクセスをします。

SchdulingOverrunCount フィールドは、ホストコントローラがスケジューリングオーバーランエラーを検出したフレームの数です。このエラーは周期転送リストが EOF 前に完了しないときに発生します。スケジューリングオーバーランエラーが検出されると、ホストコントローラはカウンタをインクリメントして HcInterruptStatus レジスタの SchedulingOverrun フィールドをセットします。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	SOC	
リセット後							0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	OCR	BLF	CLF	HCR
リセット後					0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-8	-	-	-	Reserved
17-16	SOC[1:0]	R	R/W	フィールド名:Scheduling Overrun Count これらのビットは、スケジューリングオーバーランエラーが発生するたびにインクリメントされます。00に初期化され、11でラップアラウンドします。HcInterruptStatus レジスタの SchedulingOverrun フィールドがセットされているときでさえも、スケジューリングオーバーランエラーが検出されると、これらのビットはインクリメントされます。なかなか解消しないスケジューリングの問題をモニタするのに HCD で使用されます。
15-4	-	-	-	Reserved
3	OCR	R/W	R/W	フィールド名:Ownership Change Request このビットは HC の制御変更をリクエストするために、OS HCD によりセットされます。このビットがセットされると、HC は HcInterruptStatus レジスタの OwnershipChange フィールドをセットします。変更後このビットはクリアされ、OS HCD からの次のリクエストが出されるまでクリアされたままです。
2	BLF	R/W	R/W	フィールド名:Bulk List Filled このビットは、Bulk リストに TD が存在するかどうかを示すのに使用されます。HCD は TD を Bulk リストの ED に追加するたびにこのビットをセットします。 HC は Bulk リストのヘッド処理を開始するとき BLF をチェックします。BulkListFilled が 0 の間、HC は Bulk リストの処理を開始しません。1 のとき、HC は Bulk リストの処理を開始し、BLF を 0 にクリアします。HC がリストに TD を見つけると、Bulk リスト処理を継続させる 1 を BulkListFilled にセットします。Bulk リストに TD が見つからず、HCD が BulkListFilled をセットしていない場合には、HC が Bulk リストの処理を完了したとき BulkListFilled は 0 のままで Bulk リスト処理は停止します。
1	CLF	R/W	R/W	フィールド名:Control List Filled このビットは、Control リストに TD が存在するかどうかを示すのに使用されます。HCD は TD を Control リストの ED に追加するたびにこのビットをセットします。 HC は Control リストのヘッド処理を開始するとき CLF をチェックします。ControlListFilled が 0 の間、HC は Control リストの処理を開始しません。1 のとき、HC は Control リストの処理を開始し、CLF を 0 にクリアします。HC がリストに TD を見つけると、Control リスト処理を継続させる 1 を ControlListFilled にセットします。Control リストに TD が見つからず、HCD が ControlListFilled をセットしていない場合には、HC が Control リストの処理を完了したとき ControlListFilled は 0 のままで Control リスト処理は停止します。
0	HCR	R/W	R/W	フィールド名:Host Controller Reset このビットは、HC のソフトウェアリセットを起動するために HCD によりセットされます。HC の機能ステートと無関係に、HC は USB SUSPEND ステートに入り、例えば HcControl レジスタの InterruptRouting フィールドのように特別に記述されているもの以外の殆どの動作レジスタはリセットされ、ホストバスアクセスは許可されません。このビットはリセット動作の完了時にクリアされます。リセット動作は 10us 以内に完了しなければなりません。このビットをセットすることにより、Root Hub がリセットされることはなく、また下流ポートでリセット信号がアサートすることはありません。

18.6.4 HcInterruptStatus レジスタ

HcInterruptStatus レジスタは、ハードウェア割り込みの原因となる様々なイベントのステータスを提供します。イベントが発生するとき、ホストコントローラはこのレジスタで対応するビットをセットします。ビットがセットされると、HcInterruptEnable レジスタで割り込みがイネーブルされていて、また MasterInterruptEnable ビットがセットされている場合、ハードウェア割り込みが発生します。ホストコントローラドライバは、クリアするビットに 1 を書き込むことでこのレジスタの特定のビットをクリアできます。ホストコントローラドライバは、これらのビットをセットできません。ホストコントローラはこのビットをクリアできません。

	31	30	29	28	27	26	25	24
bit symbol	-	OC	-	-	-	-	-	-
リセット後		0						
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	-	RHSC	FNO	UE	RD	SF	WDH	SO
リセット後		0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31	–	–	–	Reserved
30	OC	R/W	R/W	フィールド名:Ownership Change このビットは HCD が HcCommandStatus レジスタの OwnershipChangeRequest フィールドをセットするとき HC によってセットされます。マスクされていない場合、このイベントは直ちにシステムマネージメント割り込み(SMI)を発生します。SMI ピンが実行されないとき、このビットは 0 になります。
29-7	–	–	–	Reserved
6	RHSC	R/W	R/W	フィールド名:Root Hub Status Change このビットは HcRhStatus レジスタの内容、または HcRhPortStatus [NumberOfDownstreamPort] レジスタの内容が変更されたとき、セットされます。
5	FNO	R/W	R/W	フィールド名:Frame Number Overflow このビットは HcFmNumber レジスタの MSB(ビット 15)の値が 0 から 1 へ、または 1 から 0 へ変化したとき、HccaFrameNumber が更新されたあとでセットされます。
4	UE	R/W	R/W	フィールド名:Unrecoverable Error このビットは HC が USB に関係の無いシステムエラーを検出するとセットされます。HC はシステムエラーの修正が終了する前に処理を進めたり、信号を送ることはありません。HCD は HC がリセットされた後、このビットをクリアします。
3	RD	R/W	R/W	フィールド名:Resume Detected USB デバイスがレジューム信号をアサートしているのを HC が検出すると、このビットはセットされます。これは、レジューム信号でない信号からこのビットがセットされる原因となるレジューム信号への遷移です。HCD が USBRESUME ステートをセットするとき、このビットはセットされません。
2	SF	R/W	R/W	フィールド名:Startof Frame このビットはフレームの開始毎に、また HccaFrameNumber の更新後に HC によりセットされます。HC は同時に SOF トークンを生成します。
1	WDH	R/W	R/W	フィールド名:Writeback Done Head このビットは HC が HcDoneDead を HccaDoneHead に書き込んだ直後にセットされます。さらに HccaDoneHead の更新はこのビットがクリアされてから初めて実行されます。HCD は HccaDoneHead の内容を保存した後、このビットをクリアするだけです。
0	SO	R/W	R/W	フィールド名:Scheduling Overrun 現在のフレーム用 USB スケジュールがオーバーランしたとき、HccaFrameNumber の更新後にこのビットはセットされます。スケジュールのオーバーランは、HcCommandStatus レジスタの SchedulingOverrunCount フィールドをインクリメントさせます。

18.6.5 HcInterruptEnable レジスタ

HcInterruptEnable レジスタの各イネーブルビットは、HcInterruptStatus レジスタの関連する割り込みビットに対応しています。HcInterruptEnable レジスタは、どのイベントがハードウェア割り込みを発生させるかを制御するのに使用されます。ビットが HcInterruptStatus レジスタにセットされ、HcInterruptEnable レジスタの対応するビットがセットされ、MasterInterruptEnable ビットがセットされると初めてハードウェア割り込みがホストバス上でリクエストされます。

このレジスタのビットに 1 を書き込むと、対応するビットをセットします。0 を書き込むと対応するビットの値は変化しません。読み出し時に、このレジスタの現在値が返されます。

	31	30	29	28	27	26	25	24
bit symbol	MIE	OC	-	-	-	-	-	-
リセット後	0	0						
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	-	RHSC	FNO	UE	RD	SF	WDH	SO
リセット後		0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31	MIE	R/W	R	フィールド名:Master Interrupt Enable このフィールドに書き込まれた 0 は、HC で無視されます。このフィールドに書き込まれた 1 はこのレジスタの他のビットで指定されているイベントにより、割り込みの生成をイネーブルします。これは、マスタ割り込みイネーブルとして HCD により使用されます。
30	OC	R/W	R	フィールド名:Ownership Change 0: 無視 1: OwnershipChange による割り込みの生成を許可
29-7	–	–	–	Reserved
6	RHSC	R/W	R	フィールド名:Root Hub Status Change 0: 無視 1: RootHubStatusChange による割り込みの生成を許可
5	FNO	R/W	R	フィールド名:Frame Number Overflow 0: 無視 1: FrameNumberOverflow による割り込みの生成を許可
4	UE	R/W	R	フィールド名:Unrecoverable Error 0: 無視 1: UnrecoverableError による割り込みの生成を許可
3	RD	R/W	R	フィールド名:Resume Detected 0: 無視 1: ResumeDetected による割り込みの生成を許可
2	SF	R/W	R	フィールド名:Startof Frame 0: 無視 1: StartofFrame による割り込みの生成を許可
1	WDH	R/W	R	フィールド名:Writeback Done Head 0: 無視 1: HcDoneHeadWriteback による割り込みの生成を許可
0	SO	R/W	R	フィールド名:Scheduling Overrun 0: 無視 1: SchedulingOverrun による割り込みの生成を許可

18.6.6 HcInterruptDisable レジスタ

HcInterruptDisable レジスタの各ディセーブルビットは、HcInterruptStatus レジスタの関連する割り込みビットに対応しています。HcInterruptDisable レジスタは、HcInterruptEnable レジスタと連結しています。HcInterruptDisable レジスタに 1 を書くと HcInterruptEnable レジスタの対応するビットをクリアし、0 を書くと HcInterruptEnable レジスタの対応するビットを変更しません。読み出し時、HcInterruptEnable レジスタの現在値が返されます。

	31	30	29	28	27	26	25	24
bit symbol	MIE	OC	-	-	-	-	-	-
リセット後	0	0						
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	7	6	5	4	3	2	1	0
bit symbol	-	RHSC	FNO	UE	RD	SF	WDH	SO
リセット後		0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31	MIE	R/W	R	フィールド名: Master Interrupt Enable このフィールドに書き込まれた 0 は、HC で無視されます。このフィールドに書き込まれた 1 はこのレジスタの他のビットで指定されているイベントにより、割り込みの生成をディセーブルします。このフィールドはハードウェアリセット、またはソフトウェアリセット後にセットされます。
30	OC	R/W	R	フィールド名: Ownership Change 0: 無視 1: OwnershipChange による割り込みの生成を禁止
29-7	-	-	-	Reserved
6	RHSC	R/W	R	フィールド名: Root Hub Status Change 0: 無視 1: RootHubStatusChange による割り込みの生成を禁止
5	FNO	R/W	R	フィールド名: Frame Number Overflow 0: 無視 1: FrameNumberOverflow による割り込みの生成を禁止
4	UE	R/W	R	フィールド名: Unrecoverable Error 0: 無視 1: UnrecoverableError による割り込みの生成を禁止
3	RD	R/W	R	フィールド名: Resume Detected 0: 無視 1: ResumeDetected による割り込みの生成を禁止
2	SF	R/W	R	フィールド名: Start of Frame 0: 無視 1: StartofFrame による割り込みの生成を禁止
1	WDH	R/W	R	フィールド名: Writeback Done Head 0: 無視 1: HcDoneHeadWriteback による割り込みの生成を禁止
0	SO	R/W	R	フィールド名: Scheduling Overrun 0: 無視 1: SchedulingOverrun による割り込みの生成を禁止

18.6.7 HcHCCA レジスタ

HcHCCA レジスタは、ホストコントローラコミュニケーション領域の物理アドレスを設定します。ホストコントローラドライバは、HcHCCA レジスタに 1 を書き込み、HcHCCA レジスタの内容を読み出すことによりアライメント制約を決めます。下位のビットでゼロの数を調べることでアライメントを評価します。最小アライメントは 256 バイトです。そのため 0 から 7 までのビットは、読み出し時常に 0 を返します。この領域は、ホストとコントローラとホストコントローラドライバの両方によりアクセスされるコントロール構成と割り込みテーブルを置くのに使用されます。

	31	30	29	28	27	26	25	24
bit symbol	HCCA							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	HCCA							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	HCCA							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	-
リセット後								

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-8	HCCA[23:0]	R/W	R	フィールド名:Host Controller Communication Area ホストコントローラコミュニケーション領域のページアドレスです。
7-0	-	-	-	Reserved

18.6.8 HcPeriodCurrentED レジスタ

HcPeriodCurrentED レジスタは、現在のアイスクロナス転送、または割り込みエンドポイントディスクリプタの物理アドレスを設定します。

	31	30	29	28	27	26	25	24
bit symbol	PCED							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	PCED							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	PCED							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PCED				-	-	-	-
リセット後	0	0	0	0				

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-4	PCED[27:0]	R	R/W	フィールド名:Period Current ED このフィールドは、現在のフレームで処理される周期転送リストの先頭を示すために HC で使用されます。このレジスタの内容は、周期転送 ED が処理された後で HC により更新されます。
3-0	-	-	-	Reserved

18.6.9 HcControlHeadED レジスタ

HcControlHeadED レジスタは、Control リスト中の最初のエンドポイントディスクリプタの物理アドレスを設定します。

	31	30	29	28	27	26	25	24
bit symbol	CHED							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CHED							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CHED							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CHED				-	-	-	-
リセット後	0	0	0	0				

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-4	CHED[27:0]	R/W	R	フィールド名:Control Head ED HC は、HcControlHeadED ポインタで始まる Control リストをトラバースします。内容は、HC の初期化中に HCCA からロードされます。
3-0	-	-	-	Reserved

18.6.10 HcControlCurrentED レジスタ

HcControlCurrentED レジスタは、Control リスト中の現在のエンドポイントディスクリプタの物理アドレスを設定します。

	31	30	29	28	27	26	25	24
bit symbol	CCED							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	CCED							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	CCED							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	CCED				-	-	-	-
リセット後	0	0	0	0				

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-4	CCED[27:0]	R/W	R/W	フィールド名:Control Current ED 現在の ED の処理後、ポインタは次の ED に進みます。HC は最後のフレームでリストの処理を中止したところから処理を継続します。Control リストの終端に到達すると、HC は HcCommandStatus レジスタの ControlListFilled フィールドをチェックします。セットされていると HC は HcControlHeadED レジスタの内容を HcControlCurrentED レジスタにコピーし、このビットをクリアします。セットされていない場合、HC は何も実行しません。HCD は HcControl レジスタの ControlListEnable フィールドがクリアされている時のみこのレジスタの変更が許可されます。セットされていると、HCD はこのレジスタの瞬時値を読み出すだけです。このフィールドには、最初 Control リスト終値を示すゼロがセットされています。
3-0	-	-	-	Reserved

18.6.11 HcBulkHeadED レジスタ

HcBulkHeadED レジスタは、Bulk リスト中の最初のエンドポイントディスクリプタの物理アドレスを設定します。

	31	30	29	28	27	26	25	24
bit symbol	BHED							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	BHED							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	BHED							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	BHED				-	-	-	-
リセット後	0	0	0	0				

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-4	BHED[27:0]	R/W	R	フィールド名: Bulk Head ED HC は、HcBulkHeadED ポインタで始まる Bulk リストをトラバースします。内容は、HC の初期化中に HCCA からロードされます。
3-0	-	-	-	Reserved

18.6.12 HcBulkCurrentED レジスタ

HcBulkCurrentED レジスタは、Bulk リスト中の現在のエンドポイントの物理アドレスを設定します。Bulk リストは順繰りに処理されるので、エンドポイントはリストへの挿入に従い順序づけられます。

	31	30	29	28	27	26	25	24
bit symbol	BCED							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	BCED							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	BCED							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	BCED							
リセット後	0	0	0	0				

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-4	BCED[27:0]	R/W	R/W	フィールド名: Bulk Current ED HC が現在の ED の処理後、ポインタは次の ED に進みます。HC は最後のフレームでリストの処理を中止したところから処理を継続します。Bulk リストの終端に到達すると、HC は HcCommandStatus レジスタの BulkListFilled フィールドをチェックします。セットされていると HC は HcBulkHeadED レジスタの内容を HcBulkCurrentED レジスタにコピーし、このビットをクリアします。セットされていない場合、HC は何も実行しません。HCD は HcControl レジスタの BulkListEnable フィールドがクリアされている時のみこのレジスタの変更が許可されます。セットされていると、HCD はこのレジスタの瞬時値を読み出すだけです。このフィールドには、最初 Bulk リスト終値を示すゼロがセットされています。
3-0	-	-	-	Reserved

18.6.13 HcDoneHead レジスタ

HcDoneHead レジスタは、Done キューに追加されている最後に実行した転送ディスクリプタの物理アドレスを設定します。通常動作では、このレジスタの内容は定期的に HCCA に書き込まれるので、ホストコントローラドライバはこのレジスタを読み出す必要はありません。

	31	30	29	28	27	26	25	24
bit symbol	DH							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	DH							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	DH							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DH							
リセット後	0	0	0	0				

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-4	DH[27:0]	R	R/W	フィールド名:Done Head TD が完了すると、HC は HcDoneHead の内容を TD の NextTD フィールドに書き込みます。HC は、次に HcDoneHead の内容をこの TD のアドレスで上書きします。HC がこのレジスタの内容を HCCA に書き込む度に、このフィールドはゼロにクリアされ、HcInterruptStatus レジスタの WritebackDoneHead フィールドがセットされます。
3-0	-	-	-	Reserved

18.6.14 HcFmInterval レジスタ

HcFmInterval レジスタは、1つのフレーム内でのビットタイムの間隔(例えば、連続した2つのSOF間)を示す14ビット値と、ホストコントローラがスケジューリングオーバーランなしに送信、または受信できるフルスピードの最大パケットサイズを示す15ビット値を設定します。ホストコントローラドライバは、SOFごとに新しい値を現在値に上書きすることにより、FrameIntervalの微調整を実行します。これにより、ホストコントローラは、外部のクロックリソースと同期を取り、不定のローカルクロックのオフセットを調整できます。

	31	30	29	28	27	26	25	24
bit symbol	FSMPS							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	FSMPS							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	FI					
リセット後	0	0	1	0	1	1	1	0
	7	6	5	4	3	2	1	0
bit symbol	FI							
リセット後	1	1	0	1	1	1	1	1

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31	FIT	R/W	R	フィールド名:Frame Interval Toggle HCDは、新しい値をFrameIntervalにロードするたびにこのビットをトグルします。
30-16	FSMPS[14:0]	R/W	R	フィールド名:FS Largest data Packet このフィールドは、各フレーム初めに最大データパケットカウンタにロードする値を指定します。カウンタ値は与えられた時刻にHCがスケジューリングオーバーランなしに1回のトランザクションで受信、または送信できる最大データをビットで示します。フィールド値はHCDで計算されます。
15-14	-	-	-	Reserved
13-0	FI[13:0]	R/W	R	フィールド名:Frame Interval このフィールドは、連続した2つのSOFの間隔をビットタイムで指定します。標準値は11,999にセットされています。HCDは、HCをリセットする前にこのフィールドの現在値を保存しなければなりません。HcCommandStatusレジスタのHostControlResetフィールドをセットすることにより、HCはこのフィールドを標準値にリセットします。HCDは、Resetシーケンスの終了時に保存した値をリストアすることを選択できます。

18.6.15 HcFmRemaining レジスタ

HcFmRemaining レジスタは、現在のフレームに残っているビットタイムを示す 14 ビットのダウンカウンタです。

	31	30	29	28	27	26	25	24
bit symbol	FRT	-	-	-	-	-	-	-
リセット後	0							
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	FR					
リセット後			0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	FR							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31	FRT	R	R/W	フィールド名:Frame Remaining Toggle このビットは、FrameRemaining が 0 になる度に HcFmInterval レジスタの FrameIntervalToggle フィールドからロードされます。このビットは、FmInterval フィールドと FmRemaining フィールド間の同期をとるために HCD により使用されます。
30-14	-	-	-	Reserved
13-0	FR[13:0]	R	R/W	フィールド名:Frame Remaining このカウンタは各ビットタイムでデクリメントされます。ゼロに到達すると、次のビットタイム境界で HcFmInterval レジスタで指定される FrameInterval フィールド値をロードすることによってリセットされます。USBOPERATIONAL ステートに入る時、HC は HcFmInterval レジスタの FrameInterval フィールドで内容を再ロードし、次の SOF から更新された値を使用します。

18.6.16 HcFmNumber レジスタ

HcFmNumber レジスタは、16 ビットのカウンタです。ホストコントローラとホストコントローラドライバで発生するイベント間のタイミングリファレンスを提供します。ホストコントローラドライバは、このレジスタで指定されている 16 ビット値を使用し、レジスタに頻繁にアクセスすることなく 32 ビットのフレーム番号を生成できます。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	FN							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	FN							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-16	-	-	-	Reserved
15-0	FN[15:0]	R	R/W	フィールド名: Frame Number このフィールドは、HcFmRemaining レジスタが再ロードされる時、インクリメントされます。0xFFFF のあと、ロールオーバーして 0x0000 になります。USB OPERATIONAL ステートに入ると、このフィールドは自動的にインクリメントされます。HC が各フレーム境界で FrameNumber をインクリメントし SOF を送付したあと、また HC がそのフレームの最初の ED を読む前に、内容は HCCA に書き込まれます。 HCCA に書き込み後、HC は HcInterruptStatus レジスタの StartoffFrame フィールドをセットします。

18.6.17 HcPeriodicStart レジスタ

HcPeriodicStart レジスタは、HC が周期転送リストの処理を開始する最も早い時刻を決める 14 ビットのプログラマブルな値を設定します。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	PS					
リセット後			0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	PS							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-14	-	-	-	Reserved
13-0	PS[13:0]	R/W	R	フィールド名:Periodic Start ハードウェアリセット後、このフィールドはクリアされます。HC 初期化の間、このフィールドは HCD によって設定されます。値は概算で HcFmInterval レジスタの値から 10%削減して計算されます。代表値は 0x3E67 です。HcFmRemaining レジスタが指定された値に到達すると、周期転送リストの処理は Control リストと Bulk リストの処理より優先されます。その為、HC は処理中の現在の Control または Bulk トランザクションの終了後に、Interrupt リストの処理を開始します。

18.6.18 HcLSThreshold レジスタ

HcLSThreshold レジスタは、ホストコントローラによって使用され、EOF 前に最大 8 バイトの LS パケット転送を実行するかどうかを指定する 12 ビットの値を含みます。ホストコントローラもホストコントローラドライバもこの値は変更できません。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	LST			
リセット後					0	1	1	0
	7	6	5	4	3	2	1	0
bit symbol	LST							
リセット後	0	0	1	0	1	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-12	-	-	-	Reserved
11-0	LST[11:0]	R/W	R	フィールド名:LS Threshold このフィールドは、ロースピードトランザクションを起動する前に FrameRemaining フィールドと比較される値を設定します。FrameRemaining フィールドの値が、このフィールドの値以上の時のみトランザクションは開始されます。値はトランсмисシオンとセットアップオーバーヘッドを考慮して HCD によって計算されます。

18.6.19 HcRhDescriptorA レジスタ

HcRhDescriptorA レジスタはルートハブの特長を記述する 2 つのレジスタの 1 つです。リセット値はインプリメントに固有です。ハブクラスディスクリプタの descriptor length、descriptor type、hub descr、iptor current フィールドは HCD によってエミュレートされます。全ての他のフィールドは、HcRhDescriptorA レジスタと HcRhDescriptorB レジスタに割り当てられます。

	31	30	29	28	27	26	25	24
bit symbol	POTPGT							
リセット後	0	0	0	0	0	0	1	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	NOCP	OCPM	DT	NPS	PSM
リセット後				0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	NDP							
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-24	POTPGT[7:0]	R/W	R	フィールド名:Power On To Power Good Time このバイトは、ルートハブのパワーオン状態のポートをアクセスする前に、HCD がウェイトしなければならない期間をしています。インプリメントに固有です。時間の単位は 2ms です。期間は POTPGTx2ms として計算されます。
23-13	–	–	–	Reserved
12	NOCP	R/W	R	フィールド名:No Over Current Protection このビットはルートハブポート用の過電流状態をどの様にレポートするかを記述します。このビットがクリアされる時、OverCurrentProtectionMode フィールドは全体、またはポートごとのレポートを指定します。 0: 過電流状態は、全ての下流ポートが纏めてレポートされます。 1: 過電流保護はサポートされません。
11	OCPM	R/W	R	フィールド名:Over Current Protection Mode このビットはルートハブポートの過電流状態をどの様にレポートするかを記述します。リセット時、このフィールドは PowerSwitchingMode と同じモードを反映しなければなりません。このフィールドは NoOverCurrent Protection フィールドがクリアされている時のみ有効です。 0: 過電流状態は、全ての下流ポートが纏めてレポートされます。 1: ポート毎に過電流状態はレポートされます。
10	DT	R	R	Device Type このビットは、ルートハブはコンパウンドデバイスではないことを指定します。ルートハブはコンパウンドデバイスであることを許されません。このフィールドは常に読み書き共に 0 です。
9	NPS	R/W	R	フィールド名:No Power Switching これらのビットはパワースイッチングがサポートされているか、またはポートが常にパワーオン状態かを指定します。インプリメントに固有です。このビットがクリアされると PowerSwitchingMode フィールドは全体の、またはポート毎の切り替えを指定します。 0: ポートがパワースイッチされます。 1: HC がパワーオン状態のとき、ポートは常にパワーオン状態です。
8	PSM	R/W	R	フィールド名:Power Switching Mode このビットはルートハブポートのパワースイッチングをどの様に制御するかを指定するのに使用されます。インプリメントに固有です。このフィールドは NoPower Switching フィールドがクリアされる場合のみに有効です。 0: 全てのポートは同時にパワーオンされます。 1: 各ポートは個別にパワーオンされます。このモードにより、ポートのパワーオンは全体のスイッチ、またはポート毎のスイッチにより制御されます。HcRhDescriptorB レジスタの PortPowerCurrentMask ビットがセットされている場合、ポートはポートパワーコマンド(Set/Clear PortPower)だけに応答します。ポートマスクがクリアされている場合、ポートは全体のパワースイッチ(Set/ClearGlobalPower)によってのみ制御されます。
7-0	NDP[7:0]	R	R	フィールド名:Number Downstream Ports これらのビットは、ルートハブだけにサポートされている下流のポート数を指定します。インプリメントに固有です。このモジュールのポート数は 1 なので、0x01 が読み出されます。

18.6.20 HcRhDescriptorB レジスタ

HcRhDescriptorB レジスタは、ルートハブの特長を記述する 2 つのレジスタの 1 つです。これらのフィールドは、システム動作に対応して初期化中に書き込まれます。リセット値はインプリメントに固有です。

	31	30	29	28	27	26	25	24
bit symbol	PPCM							
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	PPCM							
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	DR							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DR							
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-16	PPCM[15:0]	R/W	R	フィールド名:Port Power Control Mask 各ビットは HcRhDescriptorA レジスタの PowerSwitchingMode がセットされている時、ポートがグローバルパワーコントロールコマンドで制御されるかどうかを示します。セットされている時、ポートのパワー状態はポート毎のパワーコントロール(Set/ClearPortPower)によって制御されます。クリアされている時、ポートはグローバルパワースイッチ(Set/ClearGlobalPower)によって制御されます。デバイスがグローバルスイッチングモード(PowerSwitchingMode=0)で構成されている場合、このフィールドは無効です。 bit0: Reserved bit1: Ganged-power mask on Port#1 bit2: Ganged-power mask on Port#2 (注) bit15: Ganged-power mask on Port#15
15-0	DR[15:0]	R/W	R	フィールド名:Device Removable 各ビットは、ルートハブのポートを示しています。 0 の時接続されたデバイスは括線挿抜が可能です。 1 の時接続されたデバイスは括線挿抜ができません。 bit0: Reserved bit1: Device attached to Port#1 bit2: Device attached to Port#2 (注) bit15: Device attached to Port#15

注) Port#2 ~ Port#15 は非搭載のため、該当ビットに"0"をライトして下さい。

18.6.21 HcRhStatus レジスタ

HcRhStatus レジスタは、2つのフィールドに区分されます。Dword の下位のワードは、Hub Status フィールドを示し、上位のワードは Hub Status Change フィールドを示します。予約ビットは常に 0 でなければなりません。

	31	30	29	28	27	26	25	24
bit symbol	CRWE	-	-	-	-	-	-	-
リセット後	不定							
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	OCIC	LPSC
リセット後							0	0
	15	14	13	12	11	10	9	8
bit symbol	DRWE	-	-	-	-	-	-	-
リセット後	0							
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	OCI	LPS
リセット後							0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31	CRWE	W	R	フィールド名:Clear Remote Wakeup Enable 1 を書き込むと DeviceRemoteWakeUpEbable をクリアします。0 を書き込んでも何の影響も与えません。
30-18	—	—	—	Reserved
17	OCIC	R/W	R/W	フィールド名:Over Current Indicator Change このビットは、このレジスタの OCI フィールドで変更が発生したとき、ハードウェアによってセットされます。HCD は 1 を書き込むことにより、このビットをクリアします。0 を書き込んでも何の影響も与えません。
16	LPSC	R/W	R	フィールド名:Local Power Status Change (read)LocalPowerStatusChange ルートハブは LocalPowerStatusChange をサポートしません。そのためこのビットは常に 0 として読み込まれます。 (write)SetGlobalPower グローバルパワーモード(PowerSwitchingMode=0)では、このビットは全てのポートをパワーオンします(PortPowerStatus をセット)。ポート毎のパワーモードでは、PortPowerControlMask ビットがセットされていないポートだけに PortPowerStatus をセットします。0 を書き込んでも何の影響も与えません。
15	DRWE	R/W	R	フィールド名:Device Remote Wakeup Enable (read)DeviceRemoteWakeUpEnable このビットは ConnectStatusChange ビットをレジュームイベントとしてイネーブルし、USBSUSPEND ステートを USBRESUME ステートに遷移させ、ResumeDetected 割り込みをセットします。 0: ConnectStatusChange はリモートウェイクアップイベントではありません。 1: ConnectStatusChange はリモートウェイクアップイベントです。 (write) 1 を書き込むと、DeviceRemoteWakeUpEnable をセットします。0 を書き込んでも何の影響も与えません。 (「18.8 USB ホストコントローラ制約事項」を参照)
14-2	—	—	—	Reserved
1	OCI	R	R/W	フィールド名:Over Current Indicator このビットは、グローバルレポートが実行されるとき電流をレポートします。セット時、過電流状態が存在します。クリア時は定電流状態です。ポート毎の過電流保護を実行する場合は、このビットは常に 0 にします。
0	LPS	R/W	R	フィールド名:Local Power Status (read)LocalPowerStatus ルートハブは、LocalPowerStatus をサポートしません。そのためこのビットは常に 0 として読み込まれます。 (write)ClearGlobalPower グローバルパワーモード(PowerSwitchMode=0)では、このビットは全てのポートをパワーオフします(PortPowerStatus をクリア)。ポート毎のパワーモードでは、PortPowerControlMask ビットがセットされていないポートだけで PortPowerStatus をクリアします。 0 を書き込んでも何の影響も与えません

18.6.22 HcRhPortStatus1 レジスタ

HcRhPortStatus1 レジスタは、ポート毎のポートイベントを制御し、レポートするのに使用されます。HcRhDescriptorA レジスタの NumberDownstreamPorts は、ハードウェアで実行される HcRhPortStatus レジスタ数を示します。下位のワードはポートステータスを表すのに使用され、上位のワードはステータスチェンジビットを表します。幾つかのステータスビットは以下に示す特別な書き込み動作により実行されます。ポートステータスを変更する書き込みが発生したとき、トランザクション(ハンドシェイクによるトークン)が実行中の場合は、発生したポートステータス変更はトランザクション完了後に実行されます。予約ビットは常に 0 が書き込まれます。

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後								
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	PRSC	OCIC	PSSC	PESC	CSC
リセット後				0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	LSDA	PPS
リセット後							不定	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	PRS	POCI	PSS	PES	CCS
リセット後				0	0	0	0	0

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
31-21	-	-	-	Reserved
20	PRSC	R/W	R/W	フィールド名:Port Reset Status Change このビットは、10ms ポートリセット信号の終了時にセットされます。HCD はこのビットをクリアするのに 1 を書き込みます。0 を書き込んでも何の影響も与えません。 0: ポートリセットが完了していません。 1: ポートリセットが完了しました。
19	OCIC	R/W	R/W	フィールド名:Port Over Current Indicator Change このビットは過電流状態がポート毎にレポートされるとき有効です。ルートハブが PortOverCurrentIndicator ビットを変更するとき、このビットがセットされます。HCD は 1 を書き込んでこのビットをクリアします。0 を書き込んでも何の影響も与えません。 0: PortOverCurrentIndicator に変更はありません。 1: PortOverCurrentIndicator が変更されました。
18	PSSC	R/W	R/W	フィールド名:Port Suspend Status Change フルレジュームシーケンスが完了したとき、このビットがセットされます。このシーケンスは、20s レジュームパルス、LS EOP、3ms 再同期遅延で構成されます。HCD は 1 を書き込んでこのビットをクリアします。0 を書き込んでも何の影響も与えません。ResetStatusChange がセットされるとき、このビットもクリアされます。 0: レジュームが完了していません。 1: レジュームが完了しました。
17	PESC	R/W	R/W	フィールド名:Port Enable Status Change ハードウェアイベントが PortEnableStatus ビットをクリアさせる原因となると、このビットがセットされます。HCD 書き込みからの変更は、このビットをセットしません。HCD は 1 を書き込んでこのビットをクリアします。0 を書き込んでも何の影響も与えません。 0: PortEnableStatus に変更はありません。 1: PortEnableStatus が変更されました。

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
16	CSC	R/W	R/W	フィールド名:Connect Status Change コネクタまたはディスコネクティブイベントが発生するたびにこのビットがセットされます。HCD は 1 を書き込んでこのビットをクリアします。0 を書き込んで何の影響も与えません。SetPortReset、SetPortEnable、または SetPortSuspend 書込みが発生したときに、CurrentConnectStatus がクリアされていると、ポートが未接続の場合これらの書込みは発生しないため、この bit がセットされ強制的にドライバに接続状態を再確認させます。 0: CurrentConnectStatus に変更はありません。 1: CurrentControlStatus が変更されました。 (注) DeviceRemovable[NDP]ビットがセットされている場合、このビットはルートハブリセットのみセットされ、システムにデバイスがアタッチされていることを知らせます。
15-10	–	–	–	Reserved
9	LSDA	R/W	R/W	(read)Low Speed Device Attached このビットはこのポートにアタッチされているデバイスのスピードを示します。セット時、Low スピードデバイスがこのポートにアタッチされます。クリア時、Full スピードデバイスがアタッチされます。このフィールドは、CurrentConnectStatus がセットされているときのみに有効です。 0: Full スピードデバイスがアタッチされています。 1: Low スピードデバイスがアタッチされています。 (write)Clear Port Power HCD はこのビットに 1 を書き込んで PortPowerStatus ビットをクリアします。0 を書き込むと何の影響も与えません。
8	PPS	R/W	R/W	(read)Port Power Status このビットは、実行されるパワースイッチングタイプに関係なく、ポートのパワーステータスを示します。過電流状態が検出されると、このビットはクリアされます。HCD は、SetPortPower または SetGlobalPower を書き込むことによりこのビットをセットします。HCD は ClearPortPower または ClearGlobalPower を書き込むことにより、このビットをクリアします。どのパワーコントロールスイッチがイネーブルされるかは、PortSwitchingMode と PortPowerControlMask[NDP]により決定されます。グローバルスイッチングモード(PowerSwitchingMode=0)では、Set/ClearGlobalPower だけがこのビットを制御します。ポート毎のパワースイッチング(PowerSwitchingMode=1)では、ポート用の PortPowerControlMask[NDP]ビットがセットされている場合、Set/ClearPortPower コマンドのみイネーブルされます。マスクがセットされていない場合、Set/ClearGlobalPower コマンドのみがイネーブルされます。ポートパワーがディセーブルされる時、CurrentConnectStatus、PortEnableStatus、PortSuspendStatus、PortResetStatus がリセットされなければなりません。 0: ポートパワーオフ 1: ポートパワーオン (write)Set Port Power HCD は 1 を書き込んで PortPowerStatus ビットをセットします。0 を書き込んで何の影響も与えません。 (注) パワースイッチングがサポートされていない場合、このビットは常に 1 を読み込みます。
7-5	–	–	–	Reserved
4	PRS	R/W	R/W	(read)Port Reset Status このビットが SetPortReset への書込みによりリセットされると、ポートリセット信号がアサートされます。リセットが完了すると、PortResetStatusChange がセットされている時このビットはクリアされます。CurrentConnectStatus がクリアされている場合、このビットをセットできません。 0: ポートリセット信号がインアクティブです 1: ポートリセット信号がアクティブです。 (write)Set Port Reset HCD はこのビットに 1 を書き込んでポートリセット信号をセットします。0 を書き込んで何の影響も与えません。CurrentConnectStatus がクリアされている場合、この書込みは PortResetStatus をセットせず、代わりに CurrentConnectStatusChange をセットします。これにより、未接続のポートをリセットしようとしたことをドライバに報告します。
3	POCI	R/W	R/W	(read)Port Over Current Indicator このビットは過電流状態がポート毎にレポートされる方法でルートハブが構成されているときのみ有効です。ポート毎に過電流レポートがサポートされていない場合、このビットは 0 にクリアされます。クリアされた場合、このポートは定電流状態です。セットされた場合、過電流状態がこのポートに存在します。このビットは、常に過電流入力信号を示します。 0: 過電流状態ではありません。 1: 過電流状態が検出されました。 (write)ClearSuspendStatus HCD は 1 を書き込みレジューム起動します。0 を書き込んで何の影響も与えません。PortSuspendStatus がセットされている時のみレジューム起動します。

Bit	Bit Symbol	Type (HCD)	Type (HC)	機能
2	PSS	R/W	R/W	(read)Port Suspend Status このビットはポートがサスペンド状態か、またはレジュームシーケンス中にあることを示します。SetSuspendState 書込みでセットされレジューム終了時点で PortSuspendStatusChange がセットされるときクリアされます。このビットは CurrentConnectStatus がクリアされるとセットすることができません。このビットはポートリセットの終了時点で PortResetStatusChange がセットされるときまたは HC が USBRESUME 状態にあるときクリアされます。 0: ポートがサスペンド状態ではありません。 1: ポートがサスペンド状態です。 (write)Set Port Suspend HCD はこのビットに 1 を書き込んで PortSuspendStatus ビットをセットします。0 を書き込んでも何の影響も与えません。CurrentConnectStatus がクリアされている場合、この書込みは PortSuspendStatus をセットしないで代わりに ConnectStatusChange をセットし、未接続のポートをサスペンドしようとしたことをドライバに報告します。
1	PES	R/W	R/W	リード時:Port Enable Status このビットは、ポートがイネーブル状態であるか、またはディセーブル状態であることを示します。ルートハブは、過電流状態、切断イベント、パワースイッチオフ状態、Babble などのオペレーションエラーが検出されると、このビットをクリアします。このビットがクリアされることにより、PortEnabledStatusChange がセットされます。HCD は SetPortEnable に書き込んでこのビットをセットし、ClearPortEnable に書き込んでクリアします。CurrentConnectStatus がクリアされているとき、このビットはセットできません。ResetStatusChange がセットされているときはポートリセットの終了時、または SuspendStatusChange がセットされているときはポートサスペンドの終了時にこのビットはセットされます。 0: ポートがディセーブル状態 1: ポートがイネーブル状態 ライト時:Set Port Enable HCD は 1 を書き込むことにより PortEnabledStatus をセットします。0 を書き込むと何の影響も与えません。CurrentConnectStatus がクリアされている場合、この書込みは PortEnabledStatus をセットしないで、代わりに ConnectStatusChange をセットし、未接続のポートをイネーブルしようとした事をドライバに報告します。
0	CCS	R/W	R/W	リード時:Current Connect Status このビットは下流ポートの現在のステートを反映します。 0: デバイスが未接続状態 1: デバイスが接続状態 ライト時:Clear Port Enable HCD はこのビットに 1 を書き込んで PortEnabledStatus ビットをクリアします。0 を書き込んでも何の影響も与えません。CurrentConnectStatus はどのような書込みによっても影響を受けません。 (注) アタッチされたデバイスが外せないとき(DeviceRemoveable[NDP])、このビットは常に 1 を読み出します。

18.6.23 HcBCR0 レジスタ

HcBCR0 レジスタは、USBHC へのオーバーカレント入力の有効/無効を制御するレジスタと、USB トランシーバの SUSPEND 制御を行うためのレジスタです。

また、SLOW モードや低消費電力モード時に USBHC は動作しません。そのため、SLOW モードや低消費電力モード移行前に USBHC 及び USB トランシーバを SUSPEND 状態にしてください。

	31	30	29	28	27	26	25	24
bit symbol	-	TRNS_SUSP	OVCE	-	-	-	-	-
リセット後	0	1	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31	-	R	Reserved
30	TRNS_SUSP	R/W	フィールド名:Transceiver Suspend USB トランシーバの SUSPEND 制御ビットです。 USB トランシーバを SUSPEND 状態にして STOP モード、もしくはパワーカットモードに移行する場合は、1 にセットします。 0: -(USB ホストコントローラが制御します) 1: Suspend
29	OVCE	R/W	フィールド名:USB Host Over Current input Enable 0: Enable 1: Disable
28-0	-	R	Reserved

18.7 使用上の注意点

18.7.1 USB クロック設定時の注意点

リセット解除後は PLL が動作していません。

そのため、USB Host をアクセスする前に、CGPLLSEL<PLLSEL>= 1 に設定してください。

18.7.2 発振子の注意点

本製品に内蔵される USB ホストコントローラを利用する場合は、USB の規程から 12MHz±50ppm 以下(クリスタル発振子)の発振子を推奨いたします。

なお、内蔵 PLL により USB クロックを生成する場合、実装環境、条件、ばらつきによっては、USB で規定されているスペックを満たせない場合があります。

18.7.3 SLOW モード及び各低消費電力モード遷移時の注意点

SLOW モード及び各低消費電力モードへ遷移する前に SUSPEND 状態へ遷移させ、その後 Vbus を OFF してください。

(設定手順例)

- 1 割り込み禁止
- 2 HcCommandStatus <HCR> = 1 (ライト) : USB ホストの Software Reset
- 3 HcControl <HCFS> = 1 1 (リード) : SUSPEND ステート遷移の確認
- 4 HcBCR0 <TRANS_SUSP> = 1 (ライト) : D+/D-端子を SUSPEND 状態にする
- 5 PG6 を "0"出力 : Vbus OFF
- 6 低消費電力モードへのその他移行処理 : 周辺回路停止、端子設定、ウォーミングアップ設定など、BACKUP モード遷移時は BACKUP の章を参照
- 7 PLL 停止
- 8 WFI 命令実行

18.7.4 USB を使用しない場合の注意点

D+, D-端子を Pull-Down 処理してください。

18.7.5 RAM0 及び RAM1 へのアクセス競合注意点

USBHC が RAM0 及び RAM1 へのアクセス中に CPU/DMA からのアクセスが競合した場合、USBHC アクセスが中断され CPU/DMA のアクセスが行われます。CPU/DMA がアクセスの終了後、USBHC アクセスが再開されます。

CPU/DMA アクセスによる中断が長いと USB 転送に支障が生じる場合がありますので注意が必要です。具体的には、IN 転送の場合 USBHC 内蔵の 64ByteFIFO がフルになる期間内(42.66µs 以内)に CPU/DMA のアクセスが終了するようにしてください。

18.8 USB ホストコントローラ制約事項

1. アイソクロナス転送は、ディスクリプタ (ITD) 内において転送を実行すべき Frame No が定義されています。しかし、Frame No が Host とソフトウェア間で同期がとれておらず、過去の Frame で実行されるべきディスクリプタが、現在以降にスケジューリングされた場合、Host は Time Error が発生したと判断し、DATAOVERRUN を ITD の CC へ Write Back します。しかし、以下で述べる発生条件が成立する場合、不適切なステータス (NOERROR) を Write Back します。

<発生条件>:以下の関係が全て成立するようにスケジューリングされている場合

$$1 \text{ ITD.FC}[2:0] = R[2:0]$$

$$2 \text{ ITD.FC}[2:0] < R[15:0]$$

ここで、ITD.FC とは ITD の実行回数を示します。

また、R は $R = \text{HcFmNumber (現在の Frame No.)} - \text{ITD.SF (転送開始 Frame No.)}$ で表されます。

現在の Frame No. と同期がとれていない過去の ITD をリンクする様なソフトウェア構成にならない様に設計して下さい。

2. USB システム上で致命的なエラーを USBHC が検出した場合、OHCI コアは HcInterrutStatus.UE[4] ビットをセットします。

HcInterrutStatus.UE[4] ビットがセットされ、かつ HcInterruptEnable.UE[4] ビットがセットされていた場合、ハードウェア割り込みが発生します。この割り込みを検出後、ソフトウェアリセット (HcCommandStatus.HCR[0] = 1) を行うことによって Unrecoverable Error から復帰し、ホストは Suspend ステートに遷移します。

3. ソフトウェアリセット後、OHCI レジスタが初期化されますが、初期化後デバイスからの Remote Wake-up が発生した場合は、Suspend ステート内にとどまってしまう。

Remote Wake Up 機能をご使用になる場合は、ソフトウェアにより、Suspend からの復帰プログラムを実装して下さい。

4. Over Current 発生時、HcRhDescriptorA.NPS[9] に 1 がセットされていると、HcRhPortStatus1.PRS[4]、HcRhPortStatus1.PSS[2] がクリアされません。

そのため、HcRhDescriptorA.NPS[9] = 1 および HcRhDescriptorB.DR[PortNo] = 1 に設定しないようにしてください。

5. HcRhStatus.DRWE[15] をセットすることにより Remote Wake-up イネーブル状態になりますが、Remote Wake-up イベントが発生しても Status が USBSPEND から USBRESUME へ遷移しません。

Remote Wake-up イベントを使用する場合は、HCD にて HcInterruptStatus.RD[3] をポーリングして Status を遷移してください。

また Remote Wake-up イベントを使用しない場合は、HcRhStatus.DRWE[15] に 0y1 をセットしないようにしてください。

6. OverCurrent をサポートするシステムの場合、HcRhDescriptorA レジスタの NoOverCurrentProtection.NOCP[12] を 0 に設定するようにしてください。

7. Babble 発生中に Port Reset 実行した場合、Port が Disable 状態のままになります。Port Reset は以下の手順で行ってください。

(設定例)

```

1 HcRhPortStatus1 <PRS>      = 1   (ライト)   : Port Reset 実行
2 HW 割り込み検出
3 HcRhPortStatus1 <PRSC>     = 1   (リード)    : Port が Disable 状態
  HcRhPortStatus1 <PES>      = 0
  HcRhPortStatus1 <CCS>      = 1
4 HW 割り込み要因クリア
5 HcRhPortStatus1 <PRS>      = 1   (ライト)   : Port Reset 再実行
6 HW 割り込み検出
7 HcRhPortStatus1 <PRSC>     = 1   (リード)    : Port が Enable 状態になる
  HcRhPortStatus1 <PES>      = 1
  HcRhPortStatus1 <CCS>      = 1

```

8. Full-Speed Isochronous 転送が行われている時に Scheduling Overrun が発生した場合、Unrecoverable Error が発生する可能性があります。

Unrecoverable Error が発生した場合は、ソフトウェアリセット(HcCommandStatus<HCR> = 1)を行うことによって Unrecoverable Error から復帰してください。

9. USB-Device より受信したデータは USB-Host Controller で受信し、Bus-I/F に渡されますが、一部下記条件で RAM へのライトが無視されます。受信バッファの先頭アドレスを $4n$ アライメントするなど行い、 $4n + 1$ 番地からのライト指定は禁止するようにしてください。


$4n$ とは、4Byte アライメントされたアドレスを示します。

<ライトが無視される条件>

以下の関係が全て成立する場合、ライトは無視されます。

1. $MPS(MaxPacketSize) \times n + 2$ のデータを受信
2. 最後の 2byte の保存 Buffer アドレスが " $4n + 1, 4n + 2$ "

18.9 回路接続例



バスパワースイッチデバイス例	: Texas Instruments 社 TPS2052
	: MICREL 社 MIC2026-1BM
	: MICREL 社 MIC2026-1BN
過渡電圧サプレッサデバイス例	: Texas Instruments 社 SN75240
抵抗精度	: 5%
抵抗率	: 27Ω に対して 1/2W を推奨
キャパシタ	: 120μF キャパシタに対して、低 ESR タイプ(OS-CON など)を推奨

注 1) 絶対最大値を超えた電圧を適用してはいけません。

注2) D+, D-端子から、それぞれ USB A レセプタクルまでの配線長が同じになる様に基板設計を行って下さい。

注3) サプレッサデバイスは、USB 仕様上は必要ありません。

注4) リセット解除後の USBPON、USBOC 端子初期状態はポート入力モードです。外部回路にて端子処理を行なって下さい。

第 19 章 ウォッチドッグタイマ(WDT)

ウォッチドッグタイマは、ノイズなどの原因により CPU が誤動作(暴走)を始めた場合、これを検出し正常な状態に戻すことを目的としています。

暴走を検出した場合、INTWDT 割り込みを発生またはマイコンをリセットします。

注) INTWDT 割り込みはマスク不能割り込み(NMI)要因のひとつです。

また、外部周辺装置に対しては、ウォッチドッグタイマアウト端子(WDTOUT)より"Low"を出力して暴走の検出を知らせます。

19.1 構成

図 19-1 にウォッチドッグタイマのブロック図を示します。




図 19-1 ウォッチドッグタイマのブロック図

19.2 レジスタ一覧

ウォッチドッグタイマの制御レジスタとアドレスは以下の通りです。

レジスタ名			Address(Base+)
ウォッチドッグタイマモードレジスタ	WDMOD		0x0000
ウォッチドッグタイマコントロールレジスタ	WDCR		0x0004

Base Address = 0x400F_2000

19.2.1 WDMOD(ウォッチドッグタイマモードレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	WDTE	WDTP			-	I2WDT	RESCR	-
リセット後	1	0	0	0	0	0	1	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	WDTE	R/W	許可/禁止制御 0: 禁止 1: 許可
6-4	WDTP[2:0]	R/W	検出時間の選択(表 19-1 を参照) 000: $2^{15}/f_{SYS}$ 100: $2^{23}/f_{SYS}$ 001: $2^{17}/f_{SYS}$ 101: $2^{25}/f_{SYS}$ 010: $2^{19}/f_{SYS}$ 110: 設定禁止 011: $2^{21}/f_{SYS}$ 111: 設定禁止
3	-	R	リードすると"0"が読めます。
2	I2WDT	R/W	IDLE 時の動作 0: 停止 1: 動作
1	RESCR	R/W	暴走検出後の動作 0: INTWDT 割り込み要求を発生します。(注) 1: マイコンをリセットします。
0	-	R/W	"0"をライトしてください。

注) INTWDT 割り込みはマスク不能割り込み(NMI)要因のひとつです。

表 19-1 ウォッチドッグタイマの検出時間 (fc = 64MHz)

クロックギア値 CGSYSCR<GEAR[2:0]>	WDMOD<WDTP[2:0]>					
	000	001	010	011	100	101
000 (fc)	0.51 ms	2.05 ms	8.19 ms	32.77 ms	131.07 ms	524.29 ms
100 (fc/2)	1.02 ms	4.10 ms	16.38 ms	65.54 ms	262.14 ms	1.05 s
101 (fc/4)	2.05 ms	8.19 ms	32.77 ms	131.07 ms	524.29 ms	2.10 s
110 (fc/8)	4.10 ms	16.38 ms	65.54 ms	262.14 ms	1.05 s	4.19 s

19.2.2 WDCR(ウォッチドッグタイマコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	WDCR							
リセット後	-	-	-	-	-	-	-	-

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	WDCR	W	ディセーブルクリアコード 0xB1: ディセーブルコード 0x4E: クリアコード 上記以外:Reserved

19.3 動作説明

19.3.1 基本動作

ウォッチドッグタイマは、システムクロック f_{sys} を入力クロックとするバイナリカウンタで構成されています。検出時間は $\text{WDMOD}<\text{WDTP}[2:0]>$ によって $2^{15}, 2^{17}, 2^{19}, 2^{21}, 2^{23}$ および 2^{25} から選択します。検出時間経過後にウォッチドッグタイマ割り込み(INTWDT)が発生し、ウォッチドッグタイマアウト端子(WDTOUT)より"Low"が出力されます。

ノイズなどの原因による CPU の暴走を検出するために、ソフトウェア(命令)でウォッチドッグタイマ用のバイナリカウンタを INTWDT 割り込みが発生する前にクリアするように設定しておきます。クリアが行われなかった場合、INTWDT によってマスク不能割り込みが発生しますので、CPU は暴走を検知し、暴走対策プログラムにより正常な状態に戻すことができます。

また、ウォッチドッグタイマアウト端子を外部周辺装置のリセットなどへ接続することにより、CPU の誤動作(暴走)に対処することができます。

19.3.2 動作モードと動作状態

ウォッチドッグタイマは、リセット解除後ただちに動作を開始します。使用しない場合はディセーブルの処理を行ってください。

ウォッチドッグタイマは高速クロックが停止するモードでは使用できません。以下に示すモードに遷移する前にディセーブルしてください。IDLE2 モード中は $\text{WDMOD}<\text{I2WDT}>$ の設定に従います。

- STOP mode
- SLEEP mode
- SLOW mode
- BACKUP STOP mode
- BACKUP SLEEP mode

また、デバッグモード中は自動的にバイナリカウンタが停止します。

19.4 暴走検出時の動作

19.4.1 INTWDT 割り込み発生の場合

図 19-2 に INTWDT 割り込み発生(WDMOD<RESCR>="0")の場合の動作を示します。

バイナリカウンタのオーバフローにより INTWDT 割り込みが発生します。INTWDT 割り込みはマスク不能割り込み(NMI)の要因であるため、CPU はマスク不能割り込みを検出し処理を行います。

マスク不能割り込み要因は複数あり、CGNMIFLG レジスタでマスク不能割り込み要因を識別できます。INTWDT 割り込みの場合、CGNMIFLG<NMIFLG0>がセットされます。

INTWDT 割り込み発生と同時にウォッチドッグタイマアウト(WDTOUT)より"Low"を出力します。WDTOUT は、ウォッチドッグタイマのクリア(WDCR レジスタにクリアコード 0x4E をライト)により"High"に戻ります。




図 19-2 INTWDT 割り込み発生

19.4.2 内部リセット発生の場合

図 19-3 に内部リセット発生(WDMOD<RESCR>="1")の場合の動作を示します。

バイナリカウンタのオーバーフローによりマイコンをリセットします。この場合、32 ステートの期間、リセットを行います。クロックの設定も初期化され、入力クロック f_{SYS} と高速発振器のクロック f_{OSC} の関係は、 $f_{SYS} = f_{OSC}$ となります。




図 19-3 内部リセット発生

19.5 コントロールレジスタ

ウォッチドッグタイマ(WDT)は、2つのコントロールレジスタ(WDMOD, WDCR)によって制御されています。

19.5.1 ウォッチドッグタイマモードレジスタ(WDMOD)

1. ウォッチドッグタイマ検出時間の設定<WDTP[2:0]>

ウォッチドッグタイマ検出時間を設定します。リセット時 WDMOD<WDTP[2:0]> = "000" に初期化されます。

2. ウォッチドッグタイマのイネーブル/ディセーブル制御<WDTE>

リセット時 WDMOD<WDTE> = "1" に初期化されますので、ウォッチドッグタイマはイネーブルになっています。

暴走による誤書き込みを防止するため、ディセーブルにするには、このビットを"0"にした後で、WDCR にディセーブルコード(0xB1)を書き込む必要があります。

ディセーブル状態からイネーブル状態に戻す場合は、WDMOD<WDTE>を"1"に設定します。

3. ウォッチドッグタイマアウトのリセット接続<RESCR>

WDTOUT を内部リセットとして使用するか割り込みとして使用するかを設定するレジスタです。リセット時 WDMOD<RESCR> = "1" に初期化されますので、バイナリカウンタのオーバーフローにより内部リセットが発生します。

19.5.2 ウォッチドッグタイマコントロールレジスタ(WDCR)

ウォッチドッグタイマ機能のディセーブルおよびバイナリカウンタのクリアを制御するレジスタです。

19.5.3 設定例

19.5.3.1 ディセーブル制御

WDMOD<WDTE>に"0"を設定したあと、WDCR レジスタにディセーブルコード(0xB1)を書き込むとウォッチドッグタイマはディセーブルになり、バイナリカウンタはクリアされます。

	7	6	5	4	3	2	1	0	
WDMOD	← 0	-	-	-	-	-	-	-	<WDTE>に"0"を設定します。
WDCR	← 1	0	1	1	0	0	0	1	ディセーブルコード(0xB1)を書き込みます。

19.5.3.2 イネーブル制御

WDMOD<WDTE>に"1"を設定します。

	7	6	5	4	3	2	1	0	
WDMOD	← 1	-	-	-	-	-	-	-	<WDTE>に"1"を設定します。

19.5.3.3 ウォッチドッグタイマのクリア制御

WDCR レジスタにクリア コード (0x4E) を書き込むと、バイナリカウンタはクリアされ、再カウントします。

	7	6	5	4	3	2	1	0	
WDCR	← 0	1	0	0	1	1	1	0	クリアコード(0x4E)を書き込みます。

19.5.3.4 ウォッチドッグタイマ検出時間の設定

検出時間を $2^4/f_{SYS}$ に設定する場合、WDMOD<WDTP[2:0]>に"011"を設定します。

	7	6	5	4	3	2	1	0	
WDMOD	← 1	0	1	1	-	-	-	-	

第 20 章 KEY ON WAKE UP 動作

20.1 概要

- ・ 4 本の入力 KWUP0～3 があり、STOP 解除または外部割り込みとして使用可能です。ただし、4 本の入力に対して割り込み要因は 1 要因(INTWUP)であり、CG ブロック内で設定する必要があります。また、個別に KWUP 入力の使用/未使用は KWUP コントロールレジスタ KWUPCRn<KEYnEN>にて設定することが可能です。
- ・ KWUPCRn<KEYn>にて KWUP 入力のアクティブ状態を設定することが可能で、立ち上がりエッジ/立ち下がりエッジ/両エッジ/High レベル/Low レベルの状態を各入力個別に設定することが可能です。
- ・ 割り込み処理内で KWUP 割り込み全要因クリアレジスタ(KWUPCLR)を設定することにより、全割り込み要求をクリアすることが可能です。
- ・ KWUP 入力端子はプルアップが付いており、KWUPCRn<DPEn>によりスタティックプルアップ、ダイナミックプルアップを切り替えることが可能です。これらの設定は 4 入力個別の設定となります。

20.2 ブロック図




図 20-1 KEY ON WAKE UP 回路ブロック図

20.3 レジスタ詳細

20.3.1 レジスタ一覧

Base Address = 0x400F_1000

レジスタ名		Address(Base+)
コントロールレジスタ 0	KWUPCR0	0x0000
コントロールレジスタ 1	KWUPCR1	0x0004
コントロールレジスタ 2	KWUPCR2	0x0008
コントロールレジスタ 3	KWUPCR3	0x000C
ポートモニタレジスタ	KWUPPKEY	0x0080
ブルアップ周期レジスタ	KWUPCNT	0x0084
割り込み全要因クリアレジスタ	KWUPCLR	0x0088
割り込みモニタレジスタ	KWUPINT	0x008C

20.3.2 KWUPCR0(コントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DPE0	KEY0			-	-	-	KEY0EN
リセット後	0	0	1	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	DPE0	R/W	スタティックブルアップ、ダイナミックブルアップを選択 0: スタティック 1: ダイナミック
6-4	KEY0[2:0]	R/W	KWUP0 の入力アクティブ状態を設定 000:"Low" レベル 001:"High" レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ 上記以外: 設定禁止
3-1	-	R	リードすると"0"が読めます。
0	KEY0EN	R/W	KWUP0 の KWUP 割り込み入力 0: 禁止 1: 許可 KWUP0 の KWUP 割り込み(INTKWUP)入力の禁止/許可を選択します

20.3.3 KWUPCR1(コントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DPE1	KEY1			-	-	-	KEY1EN
リセット後	0	0	1	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	DPE1	R/W	スタティックプルアップ、ダイナミックプルアップを選択 0: スタティック 1: ダイナミック
6-4	KEY1[2:0]	R/W	KWUP1の入力アクティブ状態を設定 000:"Low" レベル 001:"High" レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ 上記以外: 設定禁止
3-1	-	R	リードすると"0"が読めます。
0	KEY1EN	R/W	KWUP1のKWUP 割り込み入力 0: 禁止 1: 許可 KWUP1のKWUP 割り込み(INTKWUP)入力の禁止/許可を選択します。

20.3.4 KWUPCR2(コントロールレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DPE2	KEY2			-	-	-	KEY2EN
リセット後	0	0	1	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	DPE2	R/W	スタティックプルアップ、ダイナミックプルアップを選択 0: スタティック 1: ダイナミック
6-4	KEY2[2:0]	R/W	KWUP2 の入力アクティブ状態を設定 000:"Low" レベル 001:"High" レベル 010: 立ち下がりエッジ 011: 立ち上がりエッジ 100: 両エッジ 上記以外: 設定禁止
3-1	-	R	リードすると"0"が読めます。
0	KEY2EN	R/W	KWUP2 の KWUP 割り込み入力 0: 禁止 1: 許可 KWUP2 の KWUP 割り込み(INTKWUP)入力の禁止/許可を選択します

20.3.5 KWUPCR3(コントロールレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	DPE3	KEY3			-	-	-	KEY3EN
リセット後	0	0	1	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	DPE3	R/W	スタティックプルアップ、ダイナミックプルアップを選択 0: スタティック 1: ダイナミック
6-4	KEY3[2:0]	R/W	KWUP3の入力アクティブ状態を設定 000:"Low" レベル 001:"High" レベル 010: 立ち下がリエッジ 011: 立ち上がりエッジ 100: 両エッジ 上記以外: 設定禁止
3-1	-	R	リードすると"0"が読めます。
0	KEY3EN	R/W	KWUP3のKWUP割り込み入力 0: 禁止 1: 許可 KWUP3のKWUP割り込み(INTKWUP)入力の禁止/許可を選択します。

20.3.6 KWUPPKEY(ポートモニタレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	PKEY3	PKEY2	PKEY1	PKEY0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-0	PKEY3-PKEY0	R	PORT 状態 0:"Low" 1:"High" ポート値については、KWUPPKEY<PKEYn>を参照することによりダイナミックブルアップ動作中においても、外部の状態をモニタ可能になります。 ダイナミックブルアップ周期にてサンプリングを行います。

20.3.7 KWUPCNT(プルアップ周期レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	T2S		T1S		-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-6	-	R	リードすると"0"が読めます。
5-4	T2S[1:0]	R/W	ダイナミックプルアップ周期 00: 256/fs (8 ms @fs = 32.768 kHz) 01: 512/fs (16 ms @fs = 32.768 kHz) 10: 1024/fs (32 ms @fs = 32.768 kHz) 11: 2048/fs (64 ms @fs = 32.768 kHz) <T2S>で決まる T2 の周期でダイナミックプルアップ動作を繰り返します。
3-2	T1S[1:0]	R/W	ダイナミックプルアップ期間 00: 2/fs (62.5 ms @fs = 32.768 kHz) 01: 4/fs (125 ms @fs = 32.768 kHz) 10: 8/fs (250 ms @fs = 32.768 kHz) 11: 16/fs (500 ms @fs = 32.768 kHz) <T1S>で決まる T1 の期間のみ、プルアップが行われ、残りの期間は、プルアップは行われません。
1-0	-	R	リードすると"0"が読めます。

ダイナミックプルアップの動作は下図の通りです。




図 20-2 ダイナミックプルアップ動作

注 1) ダイナミックプルアップ使用時は fs を動作させてください。

注 2) ダイナミックプルアップ切り替え後、T1 期間を 1 回待ってからキー入力してください。

20.3.8 KWUPCLR(割り込み全要因クリアレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	KEYCLR			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-0	KEYCLR[3:0]	W	"1010"をライトすることで KWUP 回路の全割り込み要求をクリア リードすると"0"が読めます。

20.3.9 KWUPINT(割り込みモニタレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	KEYINT3	KEYINT2	KEYINT1	KEYINT0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-4	-	R	リードすると"0"が読めます。
3-0	KEYINT3-KEYINT0	R	割り込み 0:無し 1:有り

KWUPCRn<KEYnEN>="1"のときにKWUPnにアクティブな信号が入力されると、KWUPINTの該当チャンネル<KEYINTn>に割り込みが入ったことを示す"1"が設定されます。KWUPINTは読み出し専用レジスタで、本レジスタをリードすることにより、"1"にセットされた該当ビットおよび割り込み要求はクリアされます。KWUPCLRによる一括クリアも可能です。

KWUPCRn<KEYn>でアクティブ状態をHighまたはLowレベルに設定した場合は、外部入力を取り下げない限り、KWUPINTレジスタの該当ビットはリードした場合でもクリアされず"1"のままです。

20.4 KEY ON WAKE UP 動作

本製品は 4 本の KEY 入力端子 (KWUP0~3) をもっています。KWUP 入力を STOP 解除に使用するか、通常割り込みに使用するかは CG のレジスタ CGIMCGF<INTLEN>で設定します。<INTLEN>="1"に設定することにより、KWUP0~3 はすべて STOP 解除割り込みになります。KWUP 入力ごとに割り込み入力許可/禁止を KWUPCRn<KEYnEN>で設定すると同時に、使用する KWUP 入力ごとにアクティブ状態を KWUPCRn<KEYn>で設定してください。

KWUP 入力の検出はこの KWUP ブロックで行われ、検出結果はアクティブ状態"High"レベルとして CG 部の CGIMCGF レジスタへ通知されます。したがって、CGIMCGF<EMCGL[2:0]>で検出レベルを"High"レベル ("001") に設定してください。

CGIMCGF<INTLEN>を"0"に設定する(デフォルト)ことにより KWUP0~3 はすべて通常割り込みになります。この場合は CPU が割り込み要因として検出するためには、"High"パルスまたは"High"レベルの信号を入力する必要があります。

各 KEY 入力の許可/禁止、アクティブ状態は KWUPCRn で同様に設定します。割り込み処理の中で、KWUPCLR<KEYCLR[3:0]>に"1010"をライトすることによりすべての KEY 割り込み要求がクリアされます。

注) 複数の KWUP 入力が発生した場合、割り込み要求のクリアにて全ての KWUP 入力要求もクリアされます。

20.5 プルアップ機能

各 KWUP 入力にはプルアップ機能があります。ポート内のレジスタ設定により端子ごとに設定することが出来ます。

スタティックプルアップ設定時は、KWUPCRn<KEYnEN>によらずプルアップは使用可能です。

ダイナミックプルアップ動作は、「20.3.7 KWUPCNT(プルアップ周期レジスタ)」を参照してください。

20.5.1 プルアップイネーブルで KWUP 入力を使用する場合

a. 電源投入後最初に設定する場合(例：ポート J7, 両エッジ割り込みの場合)

PJFR2<PJ7F2>	= 1	: KWUP3 に機能設定
PJPUP<PJ7UP>	= 1	: プルアップ ON 制御
PJIE<PJ7IE>	= 1	: 入力許可
KWUPCR3<KEY3EN>	= 0	: 割り込み禁止
KWUPCR3<KEY3[2:0]>	= 1 0 0	: アクティブ状態変更(両エッジ)
プルアップが完了する時間を待つ		
KWUPCLR<KEYCLR[3:0]>	= 1 0 1 0	: 割り込み全要因クリア
KWUPCR3<KEY3EN>	= 1	: 割り込み許可
CGIMCGF<EMCGL[2:0]>	= 0 0 1	: "High"レベル設定
CGIMCGF<INTLEN>	= 1	: INTKWUP 解除許可

b. 動作途中で KWUP 入力のアクティブ状態を変更する場合

割り込みイネーブルクリアレジスタ 2[1]	= 1	: INTKWUP を禁止設定
KWUPCR3<KEY3EN>	= 0	: 割り込み禁止
KWUPCR3<KEY3[2:0]>	= 0 0 0	: アクティブ状態変更("Low"レベル)
KWUPCLR<KEYCLR[3:0]>	= 1 0 1 0	: 割り込み全要因クリア
KWUPCR3<KEY3EN>	= 1	: 割り込み許可
割り込み優先度レジスタ<PRI_33>	= * * *	: 所定のレベルに設定 (***= 000~111)
割り込みイネーブルセットレジスタ 2[1]	= 1	: INTKWUP を許可設定

c. 動作途中で KWUP 入力を許可する場合

割り込みイネーブルクリアレジスタ 2[1]	= 1	: INTKWUP を禁止設定
KWUPCR3<KEY3EN>	= 0	: 割り込み禁止
KWUPCR3<KEY3[2:0]>	= * * *	: アクティブ状態の設定 (***= 000~100)
KWUPCLR<KEYCLR[3:0]>	= 1 0 1 0	: 割り込み全要因クリア
KWUPCR3<KEY3EN>	= 1	: 割り込み許可
割り込み優先度レジスタ<PRI_33>	= * * *	: 所定のレベルに設定 (***= 000~111)
割り込みイネーブルセットレジスタ 2[1]	= 1	: INTKWUP を許可設定

20.5.2 プルアップディセーブルで KWUP 入力を使用する場合

a. 電源投入後最初に設定する場合

PJFR2<PJ7F2>	=	1	:	KWUP3 に機能設定
PJPUP<PJ7UP>	=	0	:	プルアップ OFF 制御
PJIE<PJ7IE>	=	1	:	入力許可
KWUPCR3<KEY3EN>	=	0	:	割り込み禁止
KWUPCR3<KEY3[2:0]>	=	0 0 0	:	アクティブ状態設定("Low"レベル)
KWUPCLR<KEYCLR[3:0]>	=	1 0 1 0	:	割り込み全要因クリア
KWUPCR3<KEY3EN>	=	1	:	割り込み許可
CGIMCGF<EMCGL[2:0]>	=	0 0 1	:	"High"レベル設定
CGIMCGF<INTLEN>	=	1	:	INTKWUP 解除許可

b. 動作途中で KWUP 入力のアクティブ状態を変更する場合

割り込みイネーブルクリアレジスタ 2[1]	=	1	:	INTKWUP を禁止設定
KWUPCR3<KEY3EN>	=	0	:	割り込み禁止
KWUPCR3<KEY3[2:0]>	=	* * *	:	アクティブ状態の設定 (***= 000~100)
KWUPCLR<KEYCLR[3:0]>	=	1 0 1 0	:	割り込み全要因クリア
KWUPCR3<KEY3EN>	=	1	:	割り込み許可
割り込み優先度レジスタ<PRI_33>	=	* * *	:	所定のレベルに設定 (***= 000~111)
割り込みイネーブルセットレジスタ 2[1]	=	1	:	INTKWUP を許可

c. 動作途中で KWUP 入力を許可する場合

割り込みイネーブルクリアレジスタ 2[1]	=	1	:	INTKWUP を禁止設定
KWUPCR3<KEY3EN>	=	0	:	割り込み禁止
KWUPCR3<KEY3[2:0]>	=	* * *	:	アクティブ状態の設定 (***= 000~100)
KWUPCLR<KEYCLR[3:0]>	=	1 0 1 0	:	割り込み全要因クリア
KWUPCR3<KEY3EN>	=	1	:	割り込み許可
割り込み優先度レジスタ<PRI_33>	=	* * *	:	所定のレベルに設定 (***= 000~111)
割り込みイネーブルセットレジスタ 2[1]	=	1	:	INTKWUP を許可


20.6 KWUP 入力との検出と検出タイミング

1. PJPUP<PJnUP>="1"、KWUPCRn<DPEn>="0"で常時プルアップの場合

各 KEY 入力のアクティブ状態は KWUPCRn<KEYn>で High/Low レベル/エッジの指定ができます。KEY 入力のアクティブ状態の検出は常に行われています。

2. PJPUP<PJnUP>="1"、KWUPCRn<DPEn>="1"でダイナミックプルアップの場合

各 KEY 入力のアクティブ状態の検出（割り込みの検出）は T1 期間終了の fs で 1 クロック手前のエッジ検出のみ行われます。したがって、KEY 入力は、T2 期間以上必要となります。また、検出までに最大 T2 時間分の遅れを持ちます。下図はアクティブ状態が立ち下がりエッジの場合。



Not Recommended
for New Design

第 21 章 BACKUP モジュール

21.1 特長

システムの動作モードの一つとして低消費電力動作を行うことが可能な **BACKUP** モードがあります。**BACKUP** モードは一部の回路（**BACKUP** モジュール）に対して電源を供給し、それ以外のブロック（CPU、他の周辺 I/P など）に対しては電源供給を遮断させることによって消費電流を大幅に削減することが可能となります。**BACKUP** モードには、低周波発振子を動作させる **BACKUP SLEEP** と低周波発振子を停止させる **BACKUP STOP** があります。

21.2 ブロック図




図 21-1 BACKUP モード時の電源遮断領域

21.3 動作説明

BACKUP モードの動作を説明します。

21.3.1 BACKUP モード時に動作可能な周辺回路

- BACKUP SLEEP 時
PORT 出力保持、キーオンウェイクアップ回路(KWUP)、CEC 回路、リモコン判定回路(RMC)、リアルタイムクロック(RTC)、低速発振回路、BACKUP RAM(8KB)の保持
- BACKUP STOP 時
PORT 出力保持、キーオンウェイクアップ回路(KWUP)、BACKUP RAM(8KB)の保持

21.3.1.1 状態遷移

NORMAL モード、SLOW モード、BACKUP モード (BACKUP SLEEP, BACKUP STOP) の状態遷移を図 21-2 に示します。

BACKUP モード (BACKUP SLEEP, BACKUP STOP) は、復帰要因により遷移前のモードに戻ります。なお、各モードはリセット動作により、リセット処理ルーチンに遷移します。




図 21-2 BACKUP モード遷移図

- 注 1) NORMAL モードにて低速発振器を停止している場合は、BACKUP SLEEP に遷移する前に低速発振器を動作させ、発振安定を確認してから BACKUP SLEEP に遷移してください。
- 注 2) BACKUP モードへ遷移するためのプログラムは、内蔵 Flash ROM および内蔵 RAM にて実行してください。
- 注 3) BACKUP モードをリセットで解除しないでください。

21.3.1.2 状態遷移フロー

(1) BACKUP モード移行準備

以下の BACKUP モードへ遷移するためのプログラムは、内蔵 Flash ROM および内蔵 RAM にて実行してください。

1. 周辺機能の停止とデータの退避

NORMAL および SLOW モードにて周辺機能(DMAC,SMC,WDT も停止対象)を停止してください。BACKUP SLEEP へ遷移する場合、BACKUP SLEEP で使用する周辺回路(CEC,RMC,RTC,KWUP)は停止する必要はありません。保持したいデータを BACKUP RAM に退避してください。BACKUP RAM は、0x2000_E000~0x2000_FFFF の 8KB のみとなります。

2. 割り込みの禁止

BACKUP モードへの移行動作を阻害しないために、割り込み要求を禁止にしてください。なお、NMI および INTRTC 割り込みに関しては割り込み要求禁止設定が出来ないため、割り込みが入らないように注意してください。

3. ポートキープ機能 (CGSTBYCR<PTKEEP>) の設定

ポートキープ機能は CGSTBYCR<PTKEEP>="1"に設定した瞬間のポートの状態を保持する機能です。対象ポートは A, B, C, D, E, F, G, H, K, O, P, SWDIO, $\overline{\text{NMI}}$ となります。入力許可/禁止状態、ポート 0/1 出力状態、プルアップ/プルダウン抵抗 ON/OFF 状態を保持することが可能です。

ポートキープ機能を設定する場合は、ポートのファンクション設定をポート機能に設定してください。

ポート I, J, L, M, N は、ポートキープ機能に関係なく、入出力状態はレジスタの内容と CGSTBYCR<DRVE>に依存します。BACKUP モード解除要因となる割り込みや入力の設定は、これらのポートで設定してください。

全ポートに関して必要のない入力ポートは、入力コントロールレジスタを禁止に設定してください。

4. クロック関連およびウォーミングアップ時間の設定

CGOSCCR<PLLON>="0"に設定して PLL 回路を停止してください。また、CGSYSCR<GEAR>="000"に設定して高速クロックギアを fc (1/1) に設定してください。BACKUP SLEEP を使用する場合は、CGOSCCR<XTEN>にて低速発振器を動作させる必要があります。

また、CGOSCCR<WUPT[11:0]><WUPTL[1:0]>にて BACKUP モードから復帰した際のウォーミングアップ時間を設定する必要があります。BACKUP モードからの復帰に必要なウォーミングアップ時間は、「クロック/モード制御」の章を参照してください

(2) BACKUP モード移行

1. BACKUP モードの設定と解除要因の設定
- CGSTBYCR<STBY>にて BACKUP STOP、または BACKUP SLEEP を設定します。
2. BACKUP モードへ移行
- BACKUP モード解除要因となる割り込みを許可にして、WFI 命令を実行してください。

BACKUP モード中の注意事項(デバッグツールについて)
デバッグツール接続中に BACKUP モードに入るとデバッグツールとの通信が切断されます。BACKUP モードから復帰後、デバッグツールへの再接続が必要です。

(3) BACKUP モードからの復帰(解除)

1. BACKUP モード解除要因
- BACKUP STOP/BACKUP SLEEP モードの解除条件を示します。

表 21-1 BACKUP モードと解除要因

BACKUP モード	BACKUP モード解除要因
BACKUP STOP	INT0 ~ 4,8,E,F、INTKWUP(スタティック)
BACKUP SLEEP	INT0 ~ 4,8,E,F、INTKWUP(ダイナミック/スタティック)、INTRTC、INTCECRX、INTRMCRX0、INTRMCRX1

2. BACKUP モード解除要因による解除動作
- BACKUP モード解除要因が受け付けられると、レギュレータが起動して電源が遮断されているブロックに対して電源供給が行われます。また、復帰先のモードによっては、高速発振器、低速発振器が発振を開始します。
- 発振が安定するとウォーミングアップタイマが起動します。ウォーミングアップ時間中は、電源遮断から復帰したブロックに対して内部リセットが掛かり続けます。設定したウォーミングアップ時間が経過すると内部リセットが解除され、BACKUP モードに遷移する前のモードに戻ります。
- レベルモードの割り込みによる解除を行う場合、ウォーミングアップ時間終了までレベルを保持してください。ウォーミングアップ時間終了前に解除要因を取り下げた場合、再び BACKUP モードに戻ります。

BACKUP モード解除後の注意事項
・ CGRSTFLG レジスタをリードすることによって、BACKUP リセット要因を判断することが可能です。
・ ポート A, B, C, D, E, F, G, H, K, O, P は、ポートキープ機能を解除する前にポートの設定を行った上でポートキープ機能を解除 (CGSTBYCR<PTKEEP>="0") してください。

21.3.1.3 状態遷移フローチャート




図 21-3 状態遷移フローチャート

21.3.1.4 BACKUP モードタイミングチャート




図 21-4 BACKUP モードシーケンス

注) ウォーミングアップ時間は発振安定時間を考慮し設定してください。ただし、レギュレータ安定時間(4096 サイクル)と Flash 安定時間(400μs)は必要となりますので、それ以上の値を設定するようにしてください。

例: $f_c = 12\text{MHz}$ 使用時の最小時間(発振安定時間 ≤ 内部安定時間の場合)を設定する場合

Flash 安定時間 = $400\mu\text{s} / (1 / 12\text{MHz}) = 4800$ サイクル
合計サイクル数 = $4096 + 4800 = 8896$ サイクル = $0x22C0$ サイクル

下位 4 ビットを切り捨て、 $0x22C$ を $\text{CGOSCCR}[31:20]$ ($\text{CGOSCCR} < \text{WUPT}[11:0]$)に設定

Bit	31	30	29	28	27	26	25	24	23	22	21	20
	0	0	1	0	0	0	1	0	1	1	0	0

第 22 章 アナログ/デジタルコンバータ(ADC)

22.1 概要

TMPM364F10FG は、16 チャンネルのアナログ入力を持つ、10 ビット逐次変換方式アナログ/デジタルコンバータ (ADC) を内蔵しています。

16 チャンネルのアナログ入力端子 (AIN0~AIN15) は、入力ポートと兼用です。

- 注 1) 変換精度を保証するために、ADCBAS レジスタに必ず指定された値を設定してください。
- 注 2) IDLE, STOP モードにより電源電流を低減させる場合、以下の条件で使用する時には、AD コンバータの動作を停止して、スタンバイモードに移移する命令を実行してください。

1. $ADMOD1 < I2AD > = "0"$ で IDLE モードへ遷移する場合
2. STOP モードへ遷移する場合

22.2 構成

図 22-1 に AD コンバータのブロック図を示します。




図 22-1 AD コンバータのブロック図

22.3 レジスタ説明

22.3.1 レジスタ一覧

AD コンバータの制御レジスタとアドレスは以下のとおりです。

AD コンバータは、モードコントロールレジスタ (ADMOD0 ~ ADMOD5) により制御されています。変換結果は、変換結果レジスタ ADREG08 ~ ADREG7F の 8 個のレジスタに格納されます。また、最優先変換結果は ADREGSP に格納されます。

変換精度を保証するために、ADCBAS レジスタに必ず指定された値を設定してください。

Base Address = 0x400F_0000

レジスタ名		Address(Base+)
変換クロック設定レジスタ	ADCLK	0x0000
モードコントロールレジスタ 0	ADMOD0	0x0004
モードコントロールレジスタ 1	ADMOD1	0x0008
モードコントロールレジスタ 2	ADMOD2	0x000C
モードコントロールレジスタ 3	ADMOD3	0x0010
モードコントロールレジスタ 4	ADMOD4	0x0014
モードコントロールレジスタ 5	ADMOD5	0x0018
変換精度設定レジスタ	ADCBAS	0x0020
Reserved	-	0x0024
Reserved	-	0x0028
変換結果レジスタ 08	ADREG08	0x0030
変換結果レジスタ 19	ADREG19	0x0034
変換結果レジスタ 2A	ADREG2A	0x0038
変換結果レジスタ 3B	ADREG3B	0x003C
変換結果レジスタ 4C	ADREG4C	0x0040
変換結果レジスタ 5D	ADREG5D	0x0044
変換結果レジスタ 6E	ADREG6E	0x0048
変換結果レジスタ 7F	ADREG7F	0x004C
変換結果レジスタ SP	ADREGSP	0x0050
変換結果比較レジスタ 0	ADCMP0	0x0054
変換結果比較レジスタ 1	ADCMP1	0x0058

注) "Reserved"表記のアドレスにはアクセスしないでください。

22.3.2 ADCBAS (変換精度設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADCBAS							
リセット後	0	0	1	1	1	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-0	ADCBAS[7:0]	R/W	"0x58"をライトしてください。

注) 変換精度を保証するために、ADCBAS レジスタに必ず指定された値(0x0000_0058)を設定してください。

22.3.3 ADCLK (変換クロック設定レジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	TSH				-	ADCLK		
リセット後	1	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7-4	TSH[3:0]	R/W	AD サンプルホールド時間選択 1000: 8 変換クロック 1001: 16 変換クロック 1010: 24 変換クロック 1011: 32 変換クロック 0011: 64 変換クロック 1100: 128 変換クロック 1101: 512 変換クロック 上記以外の設定: Reserved
3	-	R	リードすると"0"が読めます。
2-0	ADCLK[2:0]	R/W	AD 変換クロック選択 000: fc 001: fc/2 010: fc/4 011: fc/8 100: fc/16 上記以外の設定: Reserved

変換にかかるクロック数は最短で 46 クロックです。

以下にサンプルホールド時間、変換時間の例を示します。

(fc = 64MHz の場合)

<TSH[3:0]>	サンプルホールド 時間	変換時間(<ADCLK[2:0]>設定)				
		000 (fc)	001 (fc/2)	010 (fc/4)	011 (fc/8)	100 (fc/16)
1000 (8 変換クロック)	0.125 μ s	設定禁止	1.44 μ s	2.88 μ s	5.75 μ s	11.5 μ s
1001 (16 変換クロック)	0.25 μ s	設定禁止	1.69 μ s	3.38 μ s	6.75 μ s	13.5 μ s
1010 (24 変換クロック)	0.375 μ s	設定禁止	1.94 μ s	3.88 μ s	7.75 μ s	15.5 μ s
1011 (32 変換クロック)	0.5 μ s	設定禁止	2.19 μ s	4.38 μ s	8.75 μ s	17.5 μ s
0011 (64 変換クロック)	1.0 μ s	設定禁止	3.19 μ s	6.38 μ s	12.75 μ s	25.5 μ s
1100 (128 変換クロック)	2.0 μ s	設定禁止	5.19 μ s	10.38 μ s	20.75 μ s	41.5 μ s
1101 (512 変換クロック)	8.0 μ s	設定禁止	17.19 μ s	34.38 μ s	68.75 μ s	137.5 μ s

(fc = 40MHz の場合)

<TSH[3:0]>	サンプルホールド 時間	変換時間(<ADCLK[2:0]>設定)				
		000 (fc)	001 (fc/2)	010 (fc/4)	011 (fc/8)	100 (fc/16)
1000 (8 変換クロック)	0.2 μ s	1.15 μ s	2.3 μ s	4.6 μ s	9.2 μ s	18.4 μ s
1001 (16 変換クロック)	0.4 μ s	1.35 μ s	2.7 μ s	5.4 μ s	10.8 μ s	21.6 μ s
1010 (24 変換クロック)	0.6 μ s	1.55 μ s	3.1 μ s	6.2 μ s	12.4 μ s	24.8 μ s
1011 (32 変換クロック)	0.8 μ s	1.75 μ s	3.5 μ s	7.0 μ s	14.0 μ s	28.0 μ s
0011 (64 変換クロック)	1.6 μ s	2.55 μ s	5.1 μ s	10.2 μ s	20.4 μ s	40.8 μ s
1100 (128 変換クロック)	3.2 μ s	4.15 μ s	8.3 μ s	16.6 μ s	33.2 μ s	66.4 μ s
1101 (512 変換クロック)	12.8 μ s	13.75 μ s	27.5 μ s	55.0 μ s	110.0 μ s	220.0 μ s

注 1) AD 変換中に、AD 変換クロック設定を変更しないで下さい。

注 2) ADCLK $\leq$ 40MHz の範囲内で使用してください。例えば、fosc=8MHz、PLL=8 週倍で使用する場合、fc=64MHz となりますが、この場合は、ADCLK<ADCLK>="000"以外を使用してください。

22.3.4 ADMOD0 (モードコントロールレジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	EOCFN	ADBFN	-	ITM		REPEAT	SCAN	ADS
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	EOCFN	R	通常 AD 変換終了フラグ(注 1) 0: 変換前または変換中 1: 終了
6	ADBFN	R	通常 AD 変換 BUSY フラグ 0: 変換停止 1: 変換中
5	-	R	リードすると"0"が読めます。
4-3	ITM[1:0]	R/W	チャンネル固定リピート変換モード時の割り込み指定(下表および注 2 参照)
2	REPEAT	R/W	リピートモード指定 0: シングル変換モード 1: リピート変換モード
1	SCAN	R/W	スキャンモード指定 0: チャンネル固定モード 1: チャンネルスキャンモード
0	ADS	R/W	AD 変換スタート(注 3) 0: Don't care 1: 変換開始 リードすると常に"0"が読み出されます。

チャンネル固定リピート変換モード時の AD 変換割り込み指定

<ITM[1:0]>	チャンネル固定リピート変換モード <SCAN> = "0", <REPEAT> = "1"
00	1 回変換するごとに割り込み発生
01	4 回変換するごとに割り込み発生
10	8 回変換するごとに割り込み発生
11	設定禁止

注 1) ADMOD0 レジスタを読み出すと"0"にクリアされます。

注 2) チャンネル固定リピートモード(<REPEAT> = "1", <SCAN> = "0")のときのみ有効です。

注 3) モード設定を行ってから変換を開始してください。

注 4) AD 変換終了割り込みを利用して DMA 転送を行う場合、ADMOD4<ADRST>にてソフトウェアリセットを行ってから、DMAC を動作させ(DMA 要求待機状態)、ADC の設定(開始)を行ってください。

22.3.5 ADMOD1 (モードコントロールレジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	VREFON	I2AD	ADSCN	-	ADCH			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	VREFON	R/W	VREF 印加制御(注 1、注 2) 0: OFF 1: ON
6	I2AD	R/W	IDLE モード時の動作設定 0: 停止 1: 動作
5	ADSCN	R/W	チャンネルスキャンモード時の動作設定 0: 4ch スキャン 1: 8ch スキャン
4	-	R/W	0 をライトしてください。
3-0	ADCH[3:0]	R/W	アナログ入力チャンネル選択(下表参照)

アナログ入力チャンネル選択

ADMOD0<SCAN> ADMOD1<ADCH[3:0]>	0 チャンネル固定	1 チャンネルスキャン (<ADSCN> = 0)	1 チャンネルスキャン (<ADSCN> = 1)
0000	AIN0	AIN0	AIN0
0001	AIN1	AIN0~AIN1	AIN0~AIN1
0010	AIN2	AIN0~AIN2	AIN0~AIN2
0011	AIN3	AIN0~AIN3	AIN0~AIN3
0100	AIN4	AIN4	AIN0~AIN4
0101	AIN5	AIN4~AIN5	AIN0~AIN5
0110	AIN6	AIN4~AIN6	AIN0~AIN6
0111	AIN7	AIN4~AIN7	AIN0~AIN7
1000	AIN8	AIN8	AIN8
1001	AIN9	AIN8~AIN9	AIN8~AIN9
1010	AIN10	AIN8~AIN10	AIN8~AIN10
1011	AIN11	AIN8~AIN11	AIN8~AIN11
1100	AIN12	AIN12	AIN8~AIN12
1101	AIN13	AIN12~AIN13	AIN8~AIN13
1110	AIN14	AIN12~AIN14	AIN8~AIN14
1111	AIN15	AIN12~AIN15	AIN8~AIN15

注 1) AD 変換をスタートさせる場合は、必ず<VREFON>に"1"を書き込んだ後、内部基準電圧が安定するまでの 3μs 待ってから、ADMOD0<ADS>に"1"を書き込んでください。

注 2) AD 変換終了後にスタンバイモードへ移行する場合は、<VREFON>を"0"に設定してください。

Not Recommended
for New Design

22.3.6 ADMOD2 (モードコントロールレジスタ 2)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	EOCFHP	ADBFHP	HPADCE	-	HPADCH			
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	EOCFHP	R	最優先 AD 変換終了フラグ(注 1) 0: 変換前または変換中 1: 終了
6	ADBFHP	R	最優先 AD 変換 BUSY フラグ 0: 変換停止 1: 変換中
5	HPADCE	R/W	最優先変換の起動 0: Don't care 1: 変換開始 読み出しは常に 0 が読めます。
4	-	R/W	0 をライトしてください。
3-0	HPADCH[3:0]	R/W	最優先変換起動時のアナログ入力チャネル選択(下表参照)

<HPADCH[3:0]>	最優先変換時のアナログ入力チャネル
0000	AIN0
0001	AIN1
0010	AIN2
0011	AIN3
0100	AIN4
0101	AIN5
0110	AIN6
0111	AIN7
1000	AIN8
1001	AIN9
1010	AIN10
1011	AIN11
1100	AIN12
1101	AIN13
1110	AIN14
1111	AIN15

注 1) ADMOD2 レジスタを読み出すと"0"にクリアされます。

注 2) チャネル設定を行ってから、<HPADCE>ビットの設定を行ってください。

Not Recommended
for New Design

22.3.7 ADMOD3 (AD モードコントロールレジスタ 3)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	ADOBIC0	ADREGS0				ADOBSV0
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	-	R/W	0 をライトしてください。
6	-	R	リードすると"0"が読めます。
5	ADOBIC0	R/W	AD 監視機能割り込み 0 の設定 0: 変換結果レジスタの値が、変換結果比較レジスタ 0 の値より小さい場合割り込み発生 1: 変換結果レジスタの値が、変換結果比較レジスタ 0 の値より大きい場合割り込み発生
4-1	ADREGS0[3:0]	R/W	AD 監視機能 0 使用時に、比較対象とする変換結果レジスタの選択(下表参照)
0	ADOBSV0	R/W	AD 監視機能 0 0: 無効 1: 有効

<ADREGS0[3:0]>	比較される AD 変換 結果レジスタ	<ADREGS0[3:0]>	比較される AD 変換 結果レジスタ
0000	ADREG08	0100	ADREG4C
0001	ADREG19	0101	ADREG5D
0010	ADREG2A	0110	ADREG6E
0011	ADREG3B	0111	ADREG7F
-	-	1xxx	ADREGSP

22.3.8 ADMOD4 (モードコントロールレジスタ 4)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	HADHS	HADHTG	ADHS	ADHTG	-	-	ADRST	
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-8	-	R	リードすると"0"が読めます。
7	HADHS	R/W	最優先 AD 変換のハードウェア起動ソース選択 0: 外部トリガ 1: タイマレジスタ 0 一致(TB5RG0)
6	HADHTG	R/W	最優先 AD 変換のハードウェア起動 0: 無効 1: 有効
5	ADHS	R/W	通常 AD 変換のハードウェア起動ソース(注 1) 0: 外部トリガ 1: タイマレジスタ 0 一致(TB6RG0)
4	ADHTG	R/W	通常 AD 変換のハードウェア起動 0: 無効 1: 有効
3-2	-	R	リードすると"0"が読めます。
1-0	ADRST[1:0]	W	10 → 01 のライトで ADC をソフトウェアリセットします。(注 2)

注 1) 最優先 AD 変換のハードウェア起動ソースに外部トリガを使用しているときは、通常 AD 変換のハードウェア起動ソースとして外部トリガを設定できません。

注 2) ソフトウェアリセットをかけると、ADCLK<ADCLK>以外のレジスタの内容はすべて初期化されます。

注 3) 本製品にはハードウェア起動ソースとしての外部トリガ入力はありませんので、<HADHS>、<ADHS>に"0"を設定することはできません。

22.3.9 ADMOD5 (AD モードコントロールレジスタ 5)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	ADOBIC1	ADREGS1				ADOBSV1
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-6	-	R	リードすると"0"が読めます。
5	ADOBIC1	R/W	AD 監視機能割り込み 1 の設定 0: 変換結果レジスタの値が、変換結果 比較レジスタ 1 の値より小さい場合割り込み発生 1: 変換結果レジスタの値が、変換結果比較レジスタ 1 の値より大きい場合割り込み発生
4-1	ADREGS1[3:0]	R/W	AD 監視機能 1 使用時に、比較対象とする変換結果レジスタの選択(下表参照)
0	ADOBSV1	R/W	AD 監視機能 1 0: 無効 1: 有効

<ADREGS1[3:0]>	比較される AD 変換 結果レジスタ	<ADREGS1[3:0]>	比較される AD 変換 結果レジスタ
0000	ADREG08	0100	ADREG4C
0001	ADREG19	0101	ADREG5D
0010	ADREG2A	0110	ADREG6E
0011	ADREG3B	0111	ADREG7F
-	-	1xxx	ADREGSP

22.3.10 ADREG08 (変換結果レジスタ 08)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR0							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR0		-	-	-	-	OVR0	ADR0RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR0[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR0	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR0>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR0RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.11 ADREG19 (変換結果レジスタ 19)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR1							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR1		-	-	-	-	OVR1	ADR1RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR1[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR1	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR1>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR1RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.12 ADREG2A (変換結果レジスタ 2A)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR2							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR2		-	-	-	-	OVR2	ADR2RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR2[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR2	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR2>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR2RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.13 ADREG3B (変換結果レジスタ 3B)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR3							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR3		-	-	-	-	OVR3	ADR3RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR3[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR3	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR3>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR3RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.14 ADREG4C (変換結果レジスタ 4C)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR4							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR4		-	-	-	-	OVR4	ADR4RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR4[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR4	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR4>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR4RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.15 ADREG5D (変換結果レジスタ 5D)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR5							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR5		-	-	-	-	OVR5	ADR5RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR5[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR5	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR5>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR5RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.16 ADREG6E (変換結果レジスタ 6E)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR6							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR6		-	-	-	-	OVR6	ADR6RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR6[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR6	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR6>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR6RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.17 ADREG7F (変換結果レジスタ 7F)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADR7							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADR7		-	-	-	-	OVR7	ADR7RF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADR7[9:0]	R	AD 変換結果 変換結果が格納されます。変換チャネルと結果レジスタの関係は 22.4.5.7 章の表 22-2 を参照してください。
5-2	-	R	リードすると"0"が読めます。
1	OVR7	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADR7>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADR7RF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.18 ADREGSP (変換結果レジスタ SP)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADRSP							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADRSP		-	-	-	-	OVRSP	ADRSPRF
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADRSP[9:0]	R	AD 変換結果 最優先 AD 変換の結果が格納されます。
5-2	-	R	リードすると"0"が読めます。
1	OVRSP	R	オーバーランフラグ 0: 発生していない 1: 発生した <ADRSP>を読み出す前に変換結果が上書きされると"1"がセットされます。 このビットは読み出すと"0"にクリアされます。
0	ADRSPRF	R	AD 変換結果格納フラグ 0: 変換結果が格納されていない 1: 変換結果が格納された 変換結果が格納されると"1"がセットされます。 このビットは変換結果を読み出すと"0"にクリアされます。

注) 本レジスタはハーフワードまたはワードアクセスしてください。

22.3.19 ADCMP0 (変換結果比較レジスタ 0)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADCOM0							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADCOM0		-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADCOM0[9:0]	R/W	AD 監視機能 0 が有効な時、ADMOD3<ADREGS0>で指定された変換結果レジスタの値と比較する値を設定します。
5-0	-	R	リードすると"0"が読めます。

注) 本レジスタへの書き込みは、AD 監視機能 0 が無効な状態(ADMOD3<ADOBSV0>="0")で行ってください。

22.3.20 ADCMP1 (変換結果比較レジスタ 1)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	ADCOM1							
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	ADCOM1		-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0

Bit	Bit Symbol	Type	機能
31-16	-	R	リードすると"0"が読めます。
15-6	ADCOM1[9:0]	R/W	AD 監視機能 1 が有効な時、ADMOD5<ADREGS1>で指定された変換結果レジスタの値と比較する値を設定します。
5-0	-	R	リードすると"0"が読めます。

注) 本レジスタへの書き込みは、AD 監視機能 1 が無効な状態(ADMOD5<ADOBSV1>="0")で行ってください

22.4 動作説明

22.4.1 アナログ基準電圧

アナログ基準電圧の"High"レベル側を VREFH 端子に、"Low"レベル側を VREFL 端子に印加します。

AD 変換をスタートさせる場合は、必ず<VREFON>に"1"を書き込んだ後、内部基準電圧が安定するまでの 3 μ s 待ってから、ADMOD0<ADS>に"1"を書き込んで変換を開始してください。

ADMOD1<VREFON>に"0"を書き込むことにより、VREFH – VREFL 間のスイッチを OFF できます。低消費電力モードに移行する場合、変換終了後に<VREFON>を"0"にしてください。

注) TMPM364F10FG では、VREFL を AVSS と共用しています。

22.4.2 AD 変換モード

AD 変換には、通常 AD 変換と最優先 AD 変換の 2 種類があります。

通常 AD 変換には 4 つの動作モードがあります。

22.4.2.1 通常 AD 変換

通常 AD 変換には、次の 4 つの動作モードが用意されており、ADMOD0<REPEAT, SCAN>の設定により選択ができます。

- ・ チャンネル固定シングル変換モード
- ・ チャンネルスキャンシングル変換モード
- ・ チャンネル固定リピート変換モード
- ・ チャンネルスキャンリピート変換モード

(1) チャンネル固定シングル変換モード

ADMOD0<REPEAT, SCAN>に"00"を設定すると、チャンネル固定シングル変換モードになります。

このモードでは、選択した 1 チャンネルの変換を 1 回だけ行います。変換が終了した後、ADMOD0<EOCFN>が"1"、ADMOD0<ADBFN>が"0"となり、変換終了割り込み要求(INTAD)が発生します。<EOCFN>は読み出すことにより"0"にクリアされます。

(2) チャンネルスキャンシングル変換モード

ADMOD0<REPET, SCAN>に"01"を設定すると、チャンネルスキャンシングル変換モードになります。

このモードでは、選択したスキャンチャンネルの変換をそれぞれ 1 回だけ行います。スキャン変換が終了した後、ADMOD0<EOCFN>が"1"にセット、ADMOD0<ADBFN>が"0"にされ、変換終了割り込み要求(INTAD)が発生します。<EOCFN>は読み出すことで 0 にクリアされます。

(3) チャネル固定リピート変換モード

ADMOD0<REPEAT, SCAN>に"10"を設定するとチャネル固定リピート変換モードになります。

このモードでは、選択した 1 チャネルの変換を繰り返し行います。変換が終了した後、ADMOD0<EOCFN>が"1"にセットされます。ADMOD0<ADBFN>は"0"にクリアされず"1"を保持します。変換終了割り込み要求(INTAD)発生タイミングは ADMOD0<ITM>の設定により選択できます。<EOCFN>がセットされるタイミングも割り込みのタイミングに連動します。

<EOCFN>は読み出すことにより 0 にクリアされます。

(4) チャネルスキャンリピート変換モード

ADMOD0<REPEAT, SCAN>に"11"を設定するとチャネルスキャンリピート変換モードになります。

このモードでは、選択したスキャンチャネルの変換を繰り返し行います。1 回のスキャン変換が終了するごとに ADMOD0<EOCFN>が"1"にセットされ、変換終了割り込み要求(INTAD)が発生します。ADMOD0<ADBFN>は"0"にクリアされず"1"を保持します。<EOCFN>は読み出すことにより"0"にクリアされます。

22.4.2.2 最優先 AD 変換

最優先 AD 変換は、通常 AD 変換に割り込んで AD 変換を行うことができます。

動作モードはチャネル固定のシングル変換のみです。ADMOD0<REPEAT, SCAN>の設定は関係ありません。起動条件が成立すると、ADMOD2<HPADCH>で指定されるチャネルの変換を一度だけ行います。変換が終了すると、最優先変換終了割り込み要求(INTADHP)が発生して、ADMOD2<EOCFHP>は 1 にセットされ、<ADBFHP>は 0 に戻ります。EOCFHP フラグは読み出すとクリアされます。

また、最優先 AD 変換中の最優先 AD 変換の起動は無視されます。

注) 最優先 AD 変換終了割り込み(INTADHP)では DMA 転送要求を発生させることはできません。DMA 転送要求を発生させるには、AD 変換終了割り込み(INTAD)を使用してください。

22.4.3 AD 監視機能

AD 監視機能を 2 チャネル持っています。

ADMOD3<ADOBSV0>, ADMOD5<ADOBSV1>に"1"をセットすると AD 監視機能が有効になり、ADMOD3<ADREGS0>, ADMOD5<ADREGS1>で指定された変換結果レジスタの内容が比較レジスタの値より大または小(ADMOD3<ADOBIC0>, ADMOD5<ADOBIC1>で大か小は指定)になると AD 監視機能割り込み要求(INTADM0, INTADM1)が発生します。この比較動作は該当変換結果レジスタへ結果が格納されるごとに行われます。

AD 監視機能に割り当てている変換結果レジスタの変換結果を読み出さないで連続的に使用した場合、変換結果が上書きされ変換結果格納フラグ<ADRxRF>およびオーバーランフラグ<OVRx>はセットされたままとなります。

22.4.4 入力チャネルの選択

リセット後は ADMOD0<REPEAT,SCAN> は"00"に ADMOD1<ADCH[3:0]> は "0000" に初期化されます。

変換するチャネルは、AD コンバータの動作モードにより以下のように選択されます。

1. 通常 AD 変換時

- アナログ入力チャネルを固定で使用する場合 (ADMOD0<SCAN> = "0")

ADMOD1<ADCH>の設定により、アナログ入力 AIN0~AIN15 端子の中から 1 チャネルを選択します。

- アナログ入力チャネルをスキャンで使用する場合 (ADMOD0<SCAN> = "1")

ADMOD1 <ADCH> の設定および ADSCN により、スキャンモードを選択します。

2. 最優先 AD 変換時

ADMOD2<HPADCH>の設定により、アナログ入力 AIN0~AIN15 端子の中から 1 チャネルを選択します。

22.4.5 AD 変換動作詳細

22.4.5.1 AD 変換の起動

通常 AD 変換は ADMOD0<ADS> に"1"をセットすることにより起動されます。また、最優先 AD 変換は ADMOD2<HPADCE> に"1"をセットすることにより起動されます。

通常 AD 変換は ADMOD0<REPEAT,SCAN>で指定される 4 種類の動作モードから 1 つの動作モードが選択されます。最優先 AD 変換の動作モードはチャネル固定のシングル変換のみです。

また、通常 AD 変換は ADMOD4<ADHS>、最優先 AD 変換は ADMOD4<HADHS>で選択されるハードウェア起動ソースにより起動することができます。<ADHS>、<HADHS>が"0"の場合は、ADTRG 端子より立ち下がりエッジの入力により起動され、このビットが"1"の場合、通常 AD 変換は 16 ビットタイマのチャネル 6 の TB6RG0 一致で起動され、最優先 AD 変換の場合はチャネル 5 の TB5RG0 一致で起動されます。

ハードウェア起動を許可するには、通常 AD 変換では ADMOD4<ADHTG>、最優先 AD 変換では ADMOD4<HADHTG>に"1"をセットします。

ハードウェア起動が許可された場合でもソフトウェア起動は有効です。

注 1) 最優先 AD 変換のハードウェア起動ソースに外部トリガを使用しているときは、通常 AD 変換ハードウェア起動としては外部トリガを設定できません。

注 2) 本製品にはハードウェア起動ソースとしての外部トリガ入力はありませんので、<HADHS>、<ADHS>に"0"を設定することはできません。

22.4.5.2 AD 変換動作

通常 AD 変換が開始されると、AD 変換中を示す AD 変換 BUSY フラグ(ADMOD0<ADBFN>)に"1"がセットされます。

また、最優先 AD 変換が開始されると、最優先 AD 変換中を示す最優先 AD 変換 BUSY フラグ(ADMOD2<ADBFHP>)に 1 がセットされます。このとき、通常 AD 変換用の BUSY フラグ ADMOD0<ADBFN>と通常 AD 変換用の変換終了フラグ ADMOD0<EOCFN>は最優先 AD 変換の開始前の値を保持します

注) 最優先 AD 変換中に通常 AD 変換を再起動させないでください


22.4.5.3 通常 AD 変換中の最優先変換要求

通常 AD 変換中に最優先 AD 変換が起動されると、通常 AD 変換を中断し、最優先 AD 変換の終了後に通常 AD 変換を再開します。

通常 AD 変換中に ADMOD2<HPADCE>に"1"をセットすると、現在変換中の AD 変換は中断されて最優先 AD 変換を起動し、ADMOD2<HPADCH>で指定されるチャンネルの AD 変換(チャンネル固定のシングル変換)が行われます。この結果を変換結果レジスタ ADREGSP へ格納すると、中断した通常 AD 変換を再開します。

通常 AD 変換中にハードウェアによる最優先 AD 変換の起動が許可されている場合は、ハードウェア起動ソースの起動条件が成立すると現在変換中の AD 変換は中断され、最優先 AD 変換が始まり ADMOD2<HPADCH>で指定されるチャンネルの AD 変換(チャンネル固定のシングル変換)が開始されます。この結果を変換結果レジスタ ADREGSP へ格納すると、中断したチャンネルから通常 AD 変換を再開します。

例えばチャンネル AIN0~AIN3 までのチャンネルリピート変換が起動されており、AIN2 の変換中<HPADCE>に"1"がセットされた場合は AIN2 の変換が中断され、<HPADCH>で指定されたチャンネルの変換(下図の場合 AIN7)を行い、結果を ADREGSP へ格納後に AIN2 からチャンネルリピート変換を再開します。



22.4.5.4 リピート変換モードの停止

リピート変換モード(チャンネル固定リピートまたはチャンネルスキップリピート変換モード)の動作を停止させたい場合は、ADMOD0<REPEAT> に"0"を書き込んでください。実行中の変換を終了した時点で、リピート変換モードは終了し、ADMOD0<ADBFN>は"0"にクリアされます。

22.4.5.5 通常 AD 変換の再起動

通常 AD 変換実行中に通常 AD 変換を再起動する場合はソフトウェアリセット (ADMOD3<ADRST>)を行ってから起動してください。ハードウェアによる通常 AD 変換の再起動は行わないでください。

22.4.5.6 変換終了

(1) 通常 AD 変換の終了

通常 AD 変換が終了すると、変換終了割り込み要求 (INTAD)が発生します。また、AD 変換結果がレジスタに格納され、AD 変換終了を示す ADMOD0<EOCFN> と変換中を示す ADMOD0<ADBFN>が変化します。変換モードにより、割り込み要求発生タイミング、変換結果レジスタ、<EOCFN><ADBFN>の変化タイミングは異なります。

チャンネル固定リピート変換モード以外のモードでは、変換結果はチャンネルに対応した変換結果レジスタ (ADREG08~ADRG7F)に格納されます。

チャンネル固定リピート変換モードでは、ADREG08 から ADREG7F へと順次格納されます。ただし、割り込み発生を<ITM>で 1 回ごとに指定した場合は ADREG08 のみに格納され、<ITM>で 4 回ごとに指定した場合は ADREG08~ADREG3B へと順次格納され、<ITM>で 8 回ごとに指定した場合は ADREG08~ADREG7F へと順次格納されます。

モードごとの割り込み要求発生、フラグ変化、変換結果格納レジスタは以下の通りです。

- ・ チャンネル固定シングル変換モード

変換が終了した後、ADMOD0<EOCFN>が"1"にセット、ADMOD0<ADBFN>が"0"にクリアされ、変換終了割り込み要求が発生します。

変換結果はチャンネルに対応する変換結果レジスタに格納されます。

- ・ チャンネルスキャンシングル変換モード

スキャン変換が終了した後、ADMOD0<EOCFN>が"1"、ADMOD0<ADBFN>が"0"となり、変換終了割り込み要求が発生します。

変換結果はチャンネルに対応する変換結果レジスタに格納されます。

- ・ チャンネル固定リピート変換モード

ADMOD0<ADBFN>は"0"とはならず"1"を保持します。割り込み要求発生タイミングは ADMOD0<ITM>の設定により選択できます。ADMOD0<EOCFN>がセットされるタイミングも割り込みのタイミングに連動します

- a. 1回変換

<ITM>を"00"に設定すると AD 変換が 1 回終了するごとに割り込み要求が発生します。この場合、変換結果は常に変換結果レジスタの ADREG08 に格納されます。格納時点で<EOCFN>は 1 になります。

- b. 4回変換

<ITM>を"01"に設定すると AD 変換が 4 回終了するごとに割り込み要求が発生します。この場合、変換結果は変換結果レジスタの ADREG08~ADREG3B に順次格納されます。ADREG3B に格納後<EOCFN>は"1"にセットされ、再び ADREG08 から格納を始めます。

- c. 8回変換

<ITM>を"10"に設定すると AD 変換が 8 回終了するごとに割り込み要求が発生します。この場合、変換結果は変換結果レジスタの ADREG08~ADREG7F に順次格納されます。ADREG7F 格納後<EOCFN>は"1"にセットされ、再び ADREG08 から格納を始めます。

- ・ チャンネルスキャンリピート変換モード

1 回のスキャン変換が終了するごとに ADMOD0<EOCF>が"1"にセットされ、INTAD 割り込み要求が発生します。ADMOD0<ADBFN>は"0"にらず"1"を保持します。

変換結果はチャンネルに対応する変換結果レジスタに格納されます。

(2) 最優先 AD 変換の終了

最優先 AD 変換が終了すると、最優先変換終了割り込み要求(INTADHP)が発生し、最優先 AD 変換終了を示す ADMOD2<EOCFHP> が"1"にセットされます。

変換結果は変換結果レジスタ SP に格納されます。

(3) データポーリング

割り込みを使用せずに、ポーリングで変換終了を確認することもできます。変換が終了すると ADMOD0<EOCFN>に"1"がセットされますのでこのビットをポーリングすることで変換終了を確認し変換結果を読み出してください。

変換結果レジスタは、ハーフワードまたはワードアクセスで読んでください。<OVRx>="0"、<ADRxRF>="1"であれば、正しい変換結果が得られたことになります。

22.4.5.7 割り込み発生タイミングと変換結果格納レジスタ

表 22-1 に、変換モードと割り込み発生タイミング、フラグの関係を、表 22-2 にアナログ入力チャンネルと変換結果レジスタの対応をまとめます。

表 22-1 AD 変換モードと割り込み発生タイミング、フラグ動作の関係

変換モード		スキャン/リピートモード設定 (ADMOD0)			割り込み発生 タイミング	<EOCFN>/ <EOCFHP> セットタイミング (注)	ADMOD0	ADMOD2
		<REPEAT>	<SCAN>	<ITM[1:0]>			<ADBFN> (割り込み 発生後)	<ADBFHP>
通常変換	チャンネル固定 シングル変換	0	0	—	変換終了後	変換終了後	0	—
	チャンネル固定 リピート変換	1	0	00	1 回変換ごと	変換 1 回終了後	1	—
				01	4 回変換ごと	変換 4 回終了後	1	—
				10	8 回変換ごと	変換 8 回終了後	1	—
	チャンネルスキャン シングル変換	0	1	—	スキャン変換 終了後	スキャン変換 終了後	0	—
	チャンネルスキャン リピート変換	1	1	—	1 回のスキャン 変換終了ごと	1 回のスキャン 変換終了後	1	—
最優先変換		—	—	—	変換終了後	変換終了	—	0

注) ADMOD0<EOCFN>,ADMOD2<EOCFHP>はリードするとクリアされます。

表 22-2 アナログ入力チャンネルと AD 変換結果レジスタの対応

アナログ入力 チャンネル	通常変換				最優先変換
	右記以外の 変換モード	チャンネル固定リピート 変換モード(1 回)	チャンネル固定リピート 変換モード(4 回ごと)	チャンネル固定リピート 変換モード(8 回ごと)	
AIN0	ADREG08	ADREG08 固定	ADREG08 ← ↓ ADREG3B ←	ADREG08 ← ↓ ↓ ADREG7F ←	ADREGSP
AIN1	ADREG19				
AIN2	ADREG2A				
AIN3	ADREG3B				
AIN4	ADREG4C				
AIN5	ADREG5D				
AIN6	ADREG6E				
AIN7	ADREG7F				
AIN8	ADREG08				
AIN9	ADREG19				
AIN10	ADREG2A				
AIN11	ADREG3B				
AIN12	ADREG4C				
AIN13	ADREG5D				
AIN14	ADREG6E				
AIN15	ADREG7F				

注) 変換結果レジスタは、ハーフワードまたはワードアクセスしてください。

AD コンバータ使用時の注意

電源電圧の変動や周囲のノイズの影響によって AD 変換結果がばらつくことがあります。AD 変換中に AD 入力が兼用となっている端子への入力及び端子出力を変化させる、または AD 変換中に出力ポートに設定している端子の出力電流が変動すると AD 変換精度が低下することがあります。プログラムで複数回の変換結果の平均値をとるなどして対策して下さい。

Not Recommended
for New Design

第 23 章 リアルタイムクロック(RTC)

23.1 RTC の機能概略

1. 時計機能(時間, 分, 秒)
2. カレンダー機能(月, 日, 週, うるう年)
3. 24 時間計と 12 時間計(AM/PM)のいずれかを選択可能
4. ± 30 秒補正機能(ソフトウェアによる補正)
5. アラーム機能(アラーム出力)
6. アラーム割り込み発生

23.2 ブロック図




図 23-1 RTC ブロック図

注 1) 西暦年桁について

本製品は、年桁を下 2 桁しか持っていません。そのため 99 年の翌年は 00 年として動作します。使用するシステムにおいて、西暦で年桁を取り扱う場合にはシステム側にて上 2 桁を管理してください。

注 2) うるう年について

うるう年は、4 で割り切れる年ですが、例外があり 100 で割り切れる年はうるう年ではありません。ただし、400 で割り切れる年はうるう年です。しかし、本製品は上記例外に対応していません。4 で割り切れる年のみをうるう年としていますのでこの点が問題であればシステム側にてあらかじめ対策してください。

23.3 レジスタ説明

23.3.1 レジスタ一覧

RTC 関連のレジスタとアドレスを以下に示します。

RTC には PAGE0(時計機能)と PAGE1(アラーム機能)の 2 つの機能があり、一部のレジスタを共用しています。PAGE の選択は、RTCPAGER<PAGE>で行います。

Base Address = 0x400F_3000

レジスタ名		Address(Base+)
秒桁レジスタ(PAGE0のみ)	RTCSECR	0x0000
分桁レジスタ	RTCMINR	0x0001
時間桁レジスタ	RTCHOURR	0x0002
－(注 1)	－	0x0003
曜日桁レジスタ	RTCDAYR	0x0004
日桁レジスタ	RTCDATER	0x0005
月桁レジスタ(PAGE0)	RTCMONTHR	0x0006
24 時間時計、12 時間時計の選択レジスタ(PAGE1)		
年桁レジスタ(PAGE0)	RTCYEARR	0x0007
うるう年レジスタ(PAGE1)		
PAGE レジスタ	RTCPAGER	0x0008
－(注 1)	－	0x0009
－(注 1)	－	0x000A
－(注 1)	－	0x000B
リセットレジスタ	RTCRESTR	0x000C
Reserved	－	0x000D
－(注 1)	－	0x000E
－(注 1)	－	0x000F

注 1) リードすると"0"が読めます。また、書き込みは無視されます。
注 2) "Reserved"表記のアドレスにはアクセスしないでください。

23.3.2 コントロールレジスタ

リセット動作により下記レジスタが初期化されます。

- ・ RTCPAGER<PAGE>, <ADJUST>, <INTENA>
- ・ RTCRESTR<RSTALM>, <RSTTMR>, <DIS16HZ>, <DIS1HZ>

これ以外の時計機能に関するレジスタはリセット動作が行なわれても初期化されません。

RTC を使用するには各レジスタに時刻/月/日曜日年うるう年を設定後、動作を開始します。

時計データの設定, 秒補正, 時計リセットを行う場合注意が必要です。後述の「23.4.3 低消費電力モードへ遷移する場合」を参照してください。

表 23-1 PAGE0 (時計機能)レジスタ

Symbol	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	設定内容
RTCSECR	–	40 秒	20 秒	10 秒	8 秒	4 秒	2 秒	1 秒	秒桁
RTCMINR	–	40 分	20 分	10 分	8 分	4 分	2 分	1 分	分桁
RTCHOURR	–	–	20 時/ PM/AM	10 時	8 時	4 時	2 時	1 時	時間桁
RTCDAYR	–	–	–	–	–	曜日設定			曜日桁
RTCDATER	–	–	20 日	10 日	8 日	4 日	2 日	1 日	日桁
RTCMONTHR	–	–	–	10 月	8 月	4 月	2 月	1 月	月桁
RTCYEARR	80 年	40 年	20 年	10 年	8 年	4 年	2 年	1 年	年桁(西暦下 2 桁)
RTCPAGER	割り込み 許可	–	–	秒補正 設定	時計許可	アラーム 許可	–	PAGE 設定	PAGE レジスタ
RTCRESTR	1 Hz 許可	16 Hz 許可	時計 リセット	アラーム リセット	–	"1"をライトしてください。			リセット レジスタ

注) PAGE0 の RTCSECR, RTCMINR, RTCHOURR, RTCDAYR, RTCMONTHR, RTCYEARR はリードすると現在の状態がリードされます。

表 23-2 PAGE1 (アラーム機能)レジスタ

Symbol	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	設定内容
RTCSECR	–	–	–	–	–	–	–	–	–
RTCMINR	–	40 分	20 分	10 分	8 分	4 分	2 分	1 分	アラーム分桁
RTCHOURR	–	–	20 時/ PM/AM	10 時	8 時	4 時	2 時	1 時	アラーム時間桁
RTCDAYR	–	–	–	–	–	曜日設定			アラーム曜日桁
RTCDATER	–	–	20 日	10 日	8 日	4 日	2 日	1 日	アラーム日桁
RTCMONTHR	–	–	–	–	–	–	–	24/12	24 時間クロックモード
RTCYEARR	–	–	–	–	–	–	うるう年設定		うるう年モード
RTCPAGER	割り込み 許可	–	–	秒補正 設定	時計許可	アラーム 許可	–	PAGE 設定	PAGE レジスタ
RTCRESTR	1 Hz 許可	16 Hz 許可	時計 リセット	アラーム リセット	–	"1"をライトしてください。			リセット レジスタ

注 1) PAGE1 の RTCMINR, RTCHOURR, RTCDAYR, RTCMONTHR, RTCYEARR はリードすると現在の状態がリードされます。

注 2) PAGE0 の RTCSECR, RTCMINR, RTCHOURR, RTCDAYR, RTCDATER, RTCMONTHR, RTCYEARR および PAGE1 の RTCYEARR(うるう年)レジスタのリード動作は 2 回行い、比較処理を行ってください。

23.3.3 レジスタ詳細

23.3.3.1 RTCSECR(秒桁レジスタ(PAGE0 のみ))

	7	6	5	4	3	2	1	0
bit symbol	-	SE						
リセット後	0	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
7	-	R	リードすると"0"が読めます。
6-0	SE	R/W	秒桁設定 000_0000 : 00 秒 001_0000 : 10 秒 010_0000 : 20 秒 000_0001 : 01 秒 001_0001 : 11 秒 . 000_0010 : 02 秒 001_0010 : 12 秒 011_0000 : 30 秒 000_0011 : 03 秒 001_0011 : 13 秒 . 000_0100 : 04 秒 001_0100 : 14 秒 100_0000 : 40 秒 000_0101 : 05 秒 001_0101 : 15 秒 . 000_0110 : 06 秒 001_0110 : 16 秒 101_0000 : 50 秒 000_0111 : 07 秒 001_0111 : 17 秒 . 000_1000 : 08 秒 001_1000 : 18 秒 . 000_1001 : 09 秒 001_1001 : 19 秒 101_1001 : 59 秒

注) 上記以外の設定はしないでください。

23.3.3.2 RTCMINR(分桁レジスタ(PAGE0/1))

	7	6	5	4	3	2	1	0
bit symbol	-	MI						
リセット後	0	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
7	-	R	リードすると"0"が読めます。
6-0	MI	R/W	分桁設定 000_0000 : 00 分 001_0000 : 10 分 010_0000 : 20 分 000_0001 : 01 分 001_0001 : 11 分 . 000_0010 : 02 分 001_0010 : 12 分 011_0000 : 30 分 000_0011 : 03 分 001_0011 : 13 分 . 000_0100 : 04 分 001_0100 : 14 分 100_0000 : 40 分 000_0101 : 05 分 001_0101 : 15 分 . 000_0110 : 06 分 001_0110 : 16 分 101_0000 : 50 分 000_0111 : 07 分 001_0111 : 17 分 . 000_1000 : 08 分 001_1000 : 18 分 . 000_1001 : 09 分 001_1001 : 19 分 101_1001 : 59 分

注) 上記以外の設定はしないでください。

23.3.3.3 RTCHOURR(時間桁レジスタ(PAGE0/1))

(1) 24 時間クロックモード(RTCMONTHR<MO0> = "1")の場合

	7	6	5	4	3	2	1	0
bit symbol	-	-	HO					
リセット後	0	0	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
7-6	-	R	リードすると"0"が読めます。
5-0	HO	R/W	時間桁設定 00_0000 : 00 時 01_0000 : 10 時 10_0000 : 20 時 00_0001 : 01 時 01_0001 : 11 時 10_0001 : 21 時 00_0010 : 02 時 01_0010 : 12 時 10_0010 : 22 時 00_0011 : 03 時 01_0011 : 13 時 10_0011 : 23 時 00_0100 : 04 時 01_0100 : 14 時 00_0101 : 05 時 01_0101 : 15 時 00_0110 : 06 時 01_0110 : 16 時 00_0111 : 07 時 01_0111 : 17 時 00_1000 : 08 時 01_1000 : 18 時 00_1001 : 09 時 01_1001 : 19 時

注) 上記以外の設定はしないでください。

(2) 12 時間クロックモード(RTCMONTHR<MO0> = "0")の場合

	7	6	5	4	3	2	1	0
bit symbol	-	-	HO					
リセット後	0	0	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
7-6	-	R	リードすると"0"が読めます。
5-0	HO	R/W	時間桁設定 (AM) (PM) 00_0000 : 00 時 10_0000 : 00 時 00_0001 : 01 時 10_0001 : 01 時 00_0010 : 02 時 10_0010 : 02 時 00_0011 : 03 時 10_0011 : 03 時 00_0100 : 04 時 10_0100 : 04 時 00_0101 : 05 時 10_0101 : 05 時 00_0110 : 06 時 10_0110 : 06 時 00_0111 : 07 時 10_0111 : 07 時 00_1000 : 08 時 10_1000 : 08 時 00_1001 : 09 時 10_1001 : 09 時 01_0000 : 10 時 11_0000 : 10 時 01_0001 : 11 時 11_0001 : 11 時

注) 上記以外の設定はしないでください。

23.3.3.4 RTCDAYR(曜日桁レジスタ(PAGE0/1))

	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	WE		
リセット後	0	0	0	0	0	不定	不定	不定

Bit	Bit Symbol	Type	機能
7-3	-	R	リードすると"0"が読めます。
2-0	WE	R/W	曜日桁設定 000 : 日曜日 001 : 月曜日 010 : 火曜日 011 : 水曜日 100 : 木曜日 101 : 金曜日 110 : 土曜日

注) 上記以外の設定はしないでください。

23.3.3.5 RTCDATER(日桁レジスタ(PAGE0/1))

	7	6	5	4	3	2	1	0
bit symbol	-	-	DA					
リセット後	0	0	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
7-6	-	R	リードすると"0"が読めます。
5-0	DA	R/W	日桁設定 01_0000 : 10 日 10_0000 : 20 日 11_0000 : 30 日 00_0001 : 01 日 01_0001 : 11 日 10_0001 : 21 日 11_0001 : 31 日 00_0010 : 02 日 01_0010 : 12 日 10_0010 : 22 日 00_0011 : 03 日 01_0011 : 13 日 10_0011 : 23 日 00_0100 : 04 日 01_0100 : 14 日 10_0100 : 24 日 00_0101 : 05 日 01_0101 : 15 日 10_0101 : 25 日 00_0110 : 06 日 01_0110 : 16 日 10_0110 : 26 日 00_0111 : 07 日 01_0111 : 17 日 10_0111 : 27 日 00_1000 : 08 日 01_1000 : 18 日 10_1000 : 28 日 00_1001 : 09 日 01_1001 : 19 日 10_1001 : 29 日

- 注 1) 上記以外の設定はしないでください。
- 注 2) 2 月 30 日など、存在しない日は設定しないでください。

23.3.3.6 RTCMONTHR(月桁レジスタ(PAGE0 のみ))

	7	6	5	4	3	2	1	0
bit symbol	-	-	-	MO				
リセット後	0	0	0	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
7-5	-	R	リードすると"0"が読めます。
4-0	MO	R/W	月桁設定 0_0001 : 1 月 0_0111 : 7 月 0_0010 : 2 月 0_1000 : 8 月 0_0011 : 3 月 0_1001 : 9 月 0_0100 : 4 月 1_0000 : 10 月 0_0101 : 5 月 1_0001 : 11 月 0_0110 : 6 月 1_0010 : 12 月

注) 上記以外の設定はしないでください。

23.3.3.7 RTCMONTHR(24 時間時計, 12 時間時計の選択レジスタ(PAGE1 のみ))

	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	MO0
リセット後	0	0	0	0	0	0	0	不定

Bit	Bit Symbol	Type	機能
7-1	-	R	リードすると"0"が読めます。
0	MO0	R/W	0 : 12 時間 1 : 24 時間

注) RTC 動作時(RTCPAGER<ENATMR> = "1")には、RTCMONTHR<MO0>を操作しないでください。

23.3.3.8 RTCYEARR(年桁レジスタ(PAGE0 のみ))

	7	6	5	4	3	2	1	0
bit symbol	YE							
リセット後	不定	不定	不定	不定	不定	不定	不定	不定

Bit	Bit Symbol	Type	機能
7-0	YE	R/W	年桁設定 0000_0000 : 00 年 0001_0000 : 10 年 0110_0000 : 60 年 0000_0001 : 01 年 . . 0000_0010 : 02 年 0010_0000 : 20 年 0111_0000 : 70 年 0000_0011 : 03 年 . . 0000_0100 : 04 年 0011_0000 : 30 年 1000_0000 : 80 年 0000_0101 : 05 年 . . 0000_0110 : 06 年 0100_0000 : 40 年 1001_0000 : 90 年 0000_0111 : 07 年 . . 0000_1000 : 08 年 01001_0000 : 50 年 . 0000_1001 : 09 年 . 1001_1001 : 99 年

注) 上記以外の設定はしないでください。

23.3.3.9 RTCYEARR(うるう年レジスタ(PAGE1 のみ))

	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	LEAP	
リセット後	0	0	0	0	0	0	不定	不定

Bit	Bit Symbol	Type	機能
7-2	-	R	リードすると"0"が読めます。
1-0	LEAP	R/W	00 : 現在の年(今年)がうるう年 01 : 現在がうるう年から 1 年目 10 : 現在がうるう年から 2 年目 11 : 現在がうるう年から 3 年目

23.3.3.10 RTCPAGER(PAGE レジスタ(PAGE0/1))

	7	6	5	4	3	2	1	0
bit symbol	INTENA	-	-	ADJUST	ENATMR	ENAALM	-	PAGE
リセット後	0	0	0	0	不定	不定	0	0

Bit	Bit Symbol	Type	機能
7	INTENA	R/W	INTRTC 0: 禁止 1: 許可
6-5	-	R	リードすると"0"が読めます。
4	ADJUST	R/W	[ライト] 0: Don't care 1: ADJUST 要求セット 秒を補正します。要求は秒カウンタのカウントアップ時にサンプリングされ、秒が0~29 秒の場合秒桁のみ "0" になります。また、30~59 秒のときは分を桁上げて秒を"0"にします。 [リード] 0: ADJUST 要求なし 1: ADJUST 要求あり "1"の場合 ADJUST 実行中を示し、"0"で処理が終了したことを示します。
3	ENATMR	R/W	時計 0: 禁止 1: 許可
2	ENAALM	R/W	ALARM 0: 禁止 1: 許可
1	-	R	リードすると"0"が読めます。
0	PAGE	R/W	PAGE 設定 0: Page0 が選択されます。 1: Page1 が選択されます。

注 1) このレジスタはリードモディファイライトできません。

注 2) <ENATMR>および<ENAALM>のおおのの割り込み許可ビットと、<INTENA>の割り込み許可ビットは下記の設定順番を守り、同時に設定しないようにしてください。(時計/アラーム許可と割り込み許可の設定間に時間差を設ける。)

また、<ENATMR>,<ENAALM>の設定を変更する際には、<INTENA>を禁止してから行ってください。

(例)現時刻、アラーム設定

	7	6	5	4	3	2	1	0	
RTCPAGER ←	0	0	0	0	1	1	0	0	時計、アラーム許可
RTCPAGER ←	1	0	0	0	1	1	0	0	割り込み許可

23.3.3.11 RTCRESTR(リセットレジスタ(PAGE0/1))

	7	6	5	4	3	2	1	0
bit symbol	DIS1HZ	DIS16HZ	RSTTMR	RSTALM	-	-	-	-
リセット後	1	1	0	0	0	1	1	1

Bit	Bit Symbol	Type	機能
7	DIS1HZ	R/W	1 Hz 割り込み 0: 許可 1: 禁止
6	DIS16HZ	R/W	16 Hz 割り込み 0: 許可 1: 禁止
5	RSTTMR	R/W	[ライト] 0: Don't care 1: 秒カウンタリセット 秒カウンタをリセットします。要求は低速クロックでサンプリングされます。 [リード] 0: リセット要求なし 1: リセット要求あり "1"の場合リセット実行中を示し、"0"で処理が終了したことを示します。
4	RSTALM	R/W	0: Don't care 1: アラームリセット アラームレジスタ(分, 時, 日, 週桁レジスタ)を初期化します。 初期化後は、00 分, 00 時, 01 日, 日曜日になります。
3	-	R	リードすると"0"が読めます。
2-0	-	R/W	"1"をライトしてください

注) このレジスタはリードモディファイライトできません。

アラーム、1Hz 割り込み、16Hz 割り込みで使用する場合の<DIS1HZ>,<DIS16HZ>,RTCPAGER <ENAALM>の設定を以下に示します。

<DIS1HZ>	<DIS16HZ>	RTCPAGER <ENAALM>	割り込みソース信号
1	1	1	アラーム
0	1	0	1 Hz
1	0	0	16 Hz
その他			割り込みは発生しません。

23.4 動作説明

RTC 内部には 32.768 kHz の信号から 1 Hz の信号を発生する秒カウンタが内蔵されており、このカウンタの動作を考慮して使用する必要があります。

23.4.1 時計データをリードする場合

1. 1 Hz 割り込みを利用する

秒カウンタのカウンタアップに同期して 1 Hz の割り込みが発生しますので、1 Hz 割り込みを待って、データをリードすれば、正常にデータリードできます。

2. 2 度読みを利用する

時計データのリード動作の途中で内部カウンタの桁上げが起こると誤ったデータをリードする場合があります。従って、データを正しく読み込むために、下記の方法で 2 度以上リードしてください。




図 23-2 時計データのリードフロー

23.4.2 時計データをライトする場合

一連のデータライト動作の途中で桁上げ信号が入ってくると、期待するデータはライトできません。従って、データを正しくライトするためには次の方法があります。

1. 1 Hz 割り込みを利用する

秒カウンタのカウンタアップに同期して 1 Hz の割り込みが発生しますので、1 Hz 割り込みを待って、次の 1 s カウンタアップまでの間にデータをライトすれば、正常にデータライトできます。

2. カウンタをリセットする

秒カウンタをリセットした後にデータをライトします。

カウンタリセット後に 1 Hz 割り込みを許可した場合、1 秒後に 1 Hz 割り込みが発生しますので、1 秒以内に時間設定を行うようにしてください。




図 23-3 データライトのフロー

3. 時計を禁止する

RTCPAGER<ENATMR>に"0"をライトすると、時計は禁止となって桁上げは禁止されます。

1 Hz 割り込み発生後に時計を停止し(このとき秒カウンタは動作を継続)、次の 1 Hz 割り込みが発生する前(1 s 以内)に再度時計データを設定し時計を許可してください。




図 23-4 時計を禁止するフローチャート

23.4.3 低消費電力モードへ遷移する場合

時計データの設定, 秒補正, 時計リセット後にシステムクロックが停止するモード(SLEEP モード)へ遷移する場合、必ず以下のどちらかの手順で行ってください。

1. 時計データの変更または<ADJUST>, <RSTTMR>操作後に 1 秒割り込みの発生を待つ。
2. 時計データの変更または<ADJUST>, <RSTTMR>操作後、時計レジスタ値<ADJUST>/<RSTTMR>の値を Read し、反映を確認する。

Not Recommended
for New Design

23.5 アラーム機能の説明

RTCPAGER<PAGE>に"1"をライトすることにより、PAGE1 のレジスタ群でアラーム機能が使用できます。ALARM 端子からは以下 3 つの信号のいずれかを出力できます。

- 1. アラームレジスタと時計の一致時、"Low"パルスを出力
- 2. 1 Hz 周期の"Low"パルスを出力
- 3. 16 Hz 周期の"Low"パルスを出力

いずれの場合も、低速クロック 1 周期分のパルスを出力します。また、同時に INTRTC 割り込みの要求を出力します。INTRTC 割り込み信号は、立ち下がりエッジが有効ですので、CG 割り込みモードコントロールレジスタのアクティブ状態の設定は、"立ち下がりエッジ"に設定してください。

23.5.1 アラームレジスタと時計の一致時、ALARM 端子からパルスを出力

PAGE1 のアラームレジスタと PAGE0 の時計の内容が一致したときに ALARM 端子に"Low"パルスを出力するとともに、INTRTC 割り込みを発生し、その時刻になったことを知らせます。

アラームを使用する方法を下記に説明します。

まずアラーム禁止状態で、初期化を行います。アラームの初期化は RTCRESTR<RSTALM>に"1"をライトすることにより行われ、アラーム分析、アラーム時桁、アラーム日桁、アラーム曜日桁は 00 分、00 時、01 日、日曜日になります。

PAGE1 のアラーム分析、アラーム時桁、アラーム日桁、アラーム曜日桁の設定を行い、RTCPAGER<ENAALM>でアラームを許可します。

最後に RTCPAGER<INTENA>で割り込みを許可します。

例えば、月曜日 5 日正午(12:00)にアラームを出力させる場合のプログラムを下記に示します。

		7	6	5	4	3	2	1	0	
RTCPAGER	←	0	0	0	0	1	0	0	1	アラーム禁止, PAGE1 設定
RTCRESTR	←	1	1	0	1	0	0	0	0	アラーム初期化
RTCDAYR	←	0	0	0	0	0	0	0	1	月曜日
RTCDATER	←	0	0	0	0	0	1	0	1	5 日
RTCHOURR	←	0	0	0	1	0	0	1	0	12 時設定
RTCMINR	←	0	0	0	0	0	0	0	0	00 分設定
RTCPAGER	←	0	0	0	0	1	1	0	0	アラーム許可
RTCPAGER	←	1	0	0	0	1	1	0	0	割り込み許可

アラーム設定は、低速クロックに同期して動作していますので、CPU が高周波で動作している場合、レジスタ設定してから有効になるまでに最大 fs の 1 クロック分(約 30 μs)の遅れが生じることがあります。

注) 繰り返し設定(例えば、毎週水曜 12 時 00 分といった場合)を行なう場合、アラーム一致時に発生する INTRTC の割り込みルーチン内で、次回アラームの設定を行う必要があります。

23.5.2 1 Hz のパルスを出力する場合

RTCPAGER<ENAALM> = "0", RTCRESTR<DIS1HZ> = "0", <DIS16HZ> = "1" を設定後、RTCPAGER<INTENA> = "1"を設定すると ALARM 端子に 1 Hz 周期の低速クロック 1 周期分の "Low"パルスを出力します。また、同時に INTRTC 割り込みを出力します。

23.5.3 16 Hz のパルスを出力する場合

RTCPAGER<ENAALM> = "0", RTCRESTR<DIS1HZ> = "1", <DIS16HZ> = "0" を設定後、RTCPAGER<INTENA> = "1"を設定すると ALARM 端子に 16 Hz 周期の低速クロック 1 周期分の "Low"パルスを出力します。また、同時に INTRTC 割り込みを出力します。

Not Recommended
for New Design

Not Recommended
for New Design

第 24 章 Flash 動作説明

Flash 機能について、ハードウェアの構成およびその動作を説明します。

24.1 フラッシュメモリ

24.1.1 特長

1. メモリ容量

TMPM364F10FG はフラッシュメモリを搭載しています。メモリ容量と構成は下記の表のとおりです。

各ブロック個別に書き込みを行うことができます。CPU から内蔵フラッシュメモリをアクセスする場合、データバス幅は 32 ビットとなります。

2. 書き込み/消去時間

書き込みはページ単位で行います。1 ページは 128 ワードです。

1 ページあたりの書き込み時間は、ワード数にかかわらず 1.25ms (Typ.) です。

消去時間は 1 ブロックあたり 0.1 sec (Typ.) です。

1 チップあたりの書き込み時間、消去時間は以下ようになります。

製品	メモリ容量	ブロック構成			ワード数	書き込み時間	消去時間
		128 KB	64 KB	32 KB			
TMPM364F10FG	1024 KB	7	1	2	128	2.56 sec	1.0 sec

注) 上記の値は理論時間を表しており、データ転送時間などは含まれていません。チップ当たりの時間はユーザーの書き替え方法により異なります。

3. プログラミング方法

ユーザーのボード上で書き替えが可能なオンボードプログラミングモードには以下の 2 種類のモードがあります。

a. ユーザーブートモード

ユーザー独自の書き替え方法をサポート

b. シングルブートモード

シリアル転送 (当社オリジナル) での書き替え方法をサポート

4. 書き替え方式

本デバイス内蔵のフラッシュメモリは、一部の機能を除き JEDEC 標準機能に準拠しています。このため、外部メモリとしてフラッシュメモリをご使用になられている場合でも、本 LSI への移行が容易です。また、フラッシュメモリ内に書き込み、チップ消去など自動で行う回路を内蔵していますので、書き込み、消去動作自身に係わる複雑なフローをユーザーがプログラムで組む必要がありません。

JEDEC 準拠の機能	変更, 追加, 削除した機能
・自動プログラム ・自動チップ消去 ・自動ブロック消去 ・データボーリング/トグルビット	<変更>ブロック単位でのライト/消去プロテクト(ソフトウェアプロテクトのみサポート) <削除>消去レジューム/サスペンド機能

5. プロテクト/セキュリティ機能

本デバイスでは、ライターでのフラッシュデータの読み出しを禁止する、セキュリティ機能を追加しています。一方、書き替え禁止を設定するライト/消去プロテクトは、コマンド(ソフトウェア)による対応のみで 12 V 電圧を印加して設定する方式(ハードウェア)には対応できません。プロテクト、セキュリティ機能の詳細については、「プロテクト/セキュリティ機能」の章を参照してください。

注) パスワードが消去データ(0xFF)の場合、容易にパスワードの照合が可能になり、セキュリティの確保が難しくなります。シングルブートモードを使用しない場合も固有の値を置くことを推奨します。

24.1.2 フラッシュ部ブロック図




図 24-1 フラッシュ部ブロック図

24.2 動作モード

本デバイスは内蔵フラッシュメモリを使用しない場合を含めて、3通りの動作状態(モード)が存在します。

表 24-1 動作モード説明

動作モード名		動作の内容
シングルチップモード	ノーマルモード	リセット解除後、内蔵のフラッシュメモリから起動します。 本動作モードの中で、ユーザーのアプリケーションプログラムを実行するモードと、ユーザーのセット上でフラッシュメモリの書き替えを実行するモードとに分けて定義します。前者を「ノーマルモード」、後者を「ユーザーブートモード」と呼びます。 この両者の切り替えはユーザーが独自に設定できます。 例えばポート A0 が"1" のときノーマルモード、"0" のときにユーザーブートモードというように自由に設計することが可能です。 ユーザーはアプリケーションプログラムの一部に切り替えを判定するためのルーチンを準備してください。
	ユーザーブートモード	
シングルブートモード		リセット解除後、内蔵する Boot ROM (Mask ROM) から起動します。Boot ROM には、本デバイスのシリアルポートを経由してユーザーのセット上で書き替えを行うことができるアルゴリズムがプログラムされています。シリアルポートにより外部ホストと接続し、規定されたプロトコルでデータの転送を行うことで内蔵フラッシュの書き替えが実行できます。

上記表 24-1 でプログラムが可能なフラッシュメモリの動作モードは ユーザーブートモード、シングルブートモードの 2 つです。ユーザーのセット上で内蔵フラッシュメモリの書き替えが可能なモードは、ユーザーブートモードとシングルブートモードで、この 2 つをオンボードプログラミングモードと定義します。

シングルチップ、シングルブートの各動作モードは、リセット状態で BOOT (PI0)端子のレベルを外部で設定することにより決定されます。

表 24-2 動作モード設定表

動作モード	端子	
	RESET	BOOT (PI0)
シングルチップモード	0 → 1	1
シングルブートモード	0 → 1	0




図 24-2 モード遷移図

24.2.1 リセット動作

本デバイスにリセットをかけるには、電源電圧が動作電圧範囲内で、かつ内部発振器の発振が安定した状態で、少なくとも 12 システムクロック間(64MHz 動作で 0.19 μ s (リセット後は、クロックギア 1/1 モード)) RESET 入力を"0"にしてください。

- 注 1) 電源投入後は、電源電圧が安定した状態から 700 μ s 以上経過してからリセット解除させてください。
- 注 2) 内蔵フラッシュの自動プログラム/消去動作中にハードウェアリセットを行う場合は、システムクロックによらず 0.5 μ s 以上のリセット期間が必要となります。またこの場合、リセット解除後読み出しが可能になるまで 2 ms 程度の時間がかかります。

24.2.2 ユーザーブートモード(シングルチップモード)

ユーザーブートモードは、ユーザー独自のフラッシュメモリ書き替えルーチンを使う方法です。ユーザーアプリケーション上で用意されているフラッシュメモリ書き替え用のプログラムで用いる、データ転送バスがシリアル I/O と異なる場合に使用します。動作はシングルチップモード上で行います。このため、シングルチップモードにおいて通常のユーザーアプリケーションプログラムが動作しているノーマルモードから、フラッシュを書き替えるためのユーザーブートモードに移行する必要があります。従って、条件判定を行うプログラムをユーザーアプリケーションの中で、リセット処理プログラムの中に組み込んでください。

このモード切り替えの条件設定は、本デバイスの I/O を使用してユーザーのシステムセット条件に合わせて独自に構築してください。また、ユーザーブートモード移行後に使用するユーザー独自のフラッシュメモリ書き替えルーチンも同様にユーザーアプリケーションの中にあらかじめ組み込んでおき、ユーザーブートモード移行後にこれらのルーチンを使用して書き替えを行ってください。なお、内蔵フラッシュメモリは消去/書き込み動作モード中はフラッシュのデータを読み出せません。このため、書き替えルーチンはフラッシュメモリエリア外に格納して実行させる必要があります。また、シングルチップモード（通常動作モード）中に誤ってフラッシュの内容を書き替えないよう、書き替え処理が完了した後、必要なブロックにライト/消去プロテクトをかけておくことを推奨します。あわせて、ユーザーブートモード中は、ノンマスカブルを含めたすべての割り込み発生を禁止してください。


書き替えルーチンを内蔵フラッシュメモリに置く場合と、外部から転送する場合の 2 ケースを例に、以下 (1-A), (1-B)にその手順を説明します。フラッシュメモリへの書き込み/消去 方法の詳細は、「24.3 オンボードプログラミングでのフラッシュメモリ書き込み/消去」を参照してください。

24.2.2.1 (1-A)書き替えルーチンをフラッシュメモリに内蔵する場合の手順例

(1) Step-1


ユーザーは、あらかじめ どのような条件 (例えば端子状態) に設定されたらユーザーブートモードに移行するか、どの I/O バスを使用してデータ転送を行うかを決め、それに合った回路の設計、プログラムの作成を行います。ユーザーは本デバイスをボードに組み込む前に、あらかじめフラッシュメモリ上の任意のブロックにライタなどを使用して以下に示す 3 つのプログラムを書き込んでおきます。

- (a) モード判定ルーチン: 書き替え動作に移るためのプログラム
- (b) フラッシュ書き替えルーチン: 書き替えデータを外部から取り込み、フラッシュメモリを書き替えるためのプログラム
- (c) コピールーチン: 上記(b)を内蔵 RAM または外部メモリにコピーするためのプログラム




(2) Step-2

以下リセット処理プログラム内にこれらのルーチンを組み込んだ場合について説明します。まず、リセット解除後のリセット処理プログラムにおいてユーザーブートモードへの移行を判定します。このとき、移行条件が整っていれば、プログラムは書き替えのためのユーザーブートモードに移ります。(ユーザーブートモードに移行した場合は、これ以降割り込みを使わないでください。)




(3) Step-3

ユーザーブートモードに移ると、(c)コピールーチンを使用して、(b)書き替えルーチンを内部 RAM にコピーします。




(4) Step-4

RAM 上の書き替えルーチンへジャンプし、旧ユーザープログラムエリアのライト/消去プロテクトを解除して、消去(ブロック単位)を行います。




(5) Step-5

さらに、RAM 上の書き替えルーチンを実行して、転送元 (ホスト) より新ユーザーアプリケーションプログラムのデータをロードし、フラッシュメモリの消去したエリアに書き込みを行います。書き込みが完了したら、ユーザープログラムエリアのライト/消去プロテクトをオンにします。



(6) Step-6

RESET 入力端子を"0"にしてリセットを行い、設定条件をノーマルモードの設定にします。リセット解除後、新ユーザーアプリケーションプログラムで動作を開始します。



24.2.2.2 (1-B)書き替えルーチンを外部から転送する手順例


(1) Step-1

ユーザーは、あらかじめどのような条件(例えば端子状態)に設定されたらユーザーブートモードに移行するか、どの I/O バスを使用してデータ転送を行うかを決め、それに合った回路の設計、プログラムの作成を行います。ユーザーは本デバイスをボードに組み込む前に、あらかじめフラッシュメモリ上の任意のブロックにライターなどを使用して以下に示す 2 つのプログラムを書き込んでおきます。

- (a) モード判定ルーチン: 書き替え動作に移るためのプログラム
- (b) 転送ルーチン: 書き替えプログラムを外部から取り込むためのプログラム


また、下記に示すプログラムはホスト上に用意します。

- (c) 書き替えルーチン: 書き替えを行うためのプログラム




(2) Step-2

以下、リセット処理プログラム内にこれらのルーチンを組み込んだ場合について説明します。まず、リセット解除後のリセット処理プログラムにおいてユーザーブートモードへの移行を判定します。このとき、移行条件が整っていれば、プログラムは書き替えのためのユーザーブートモードに移ります。(ユーザーブートモードに移行した場合は、これ以降割り込みを使わないでください。)




(3) Step-3

ユーザーブートモードに移ると、(b)転送ルーチンを使用して、転送元(ホスト)より(c)書き替えルーチンを内部RAMにロードします。




(4) Step-4

RAM 上の書き替えルーチンへジャンプし、旧ユーザープログラムエリアのライト/消去プロテクトを解除して、消去(ブロック単位)を行います。




(5) Step-5

さらに、RAM 上の(c)書き替えルーチンを実行して、転送元(ホスト)より新ユーザーアプリケーションプログラムのデータをロードし、消去したエリアに書き込みを行います。書き込みが完了したら、ユーザープログラムエリアのライト/消去プロテクトをオンにします。



(6) Step-6

RESET 入力端子を"0"にしてリセットを行い、設定条件をノーマルモードに設定します。
リセット解除後、新ユーザーアプリケーションプログラムで動作を開始します。



24.2.3 シングルブートモード

内蔵ブート ROM (マスク ROM)を起動して、ブート ROM のプログラムを利用してフラッシュメモリを書き替える方法です。このモードでは、内蔵ブート ROM が割り込みベクタテーブルを含む領域にマッピングされ、ブート ROM プログラムが実行されます。また、フラッシュメモリはブート ROM 領域とは別のアドレス空間にマッピングされます。

ブートモードでは、コマンドおよびデータをシリアル転送してフラッシュメモリの書き替えを行います。本デバイスの SIO (SIO4) と外部ホストを接続し、外部ホスト側から本デバイスの内蔵 RAM に書き替えプログラムをコピーし、RAM 上の書き替えルーチンを実行してフラッシュメモリの書き替えを行います。書き替えルーチンは、ホスト側からコマンドおよび書き替えデータを送出することにより実行します。ホスト側との通信の詳細は後述のプロトコルに従ってください。


RAM へのプログラム転送は、ユーザーの ROM データ、セキュリティ確保のため、実行に先立ちユーザーパスワードの照合を行います。パスワードが一致しない場合は、RAM 転送そのものが実行されません。なお、シングルブートモードでもユーザーブートモードと同様、割り込み禁止状態で行います。シングルブートモード時、ブート ROM プログラムは NORMAL モードで動作します。

シングルチップモード (通常動作モード) 中に誤ってフラッシュメモリの内容を書き替えないよう、書き替え処理が完了したら必要なブロックにライト/消去プロテクトをかけておくことを推奨します。

24.2.3.1 (2-A)内蔵ブート ROM の書き替えアルゴリズムを利用する場合


(1) Step-1

フラッシュメモリの状態は旧バージョンのユーザープログラムが書かれた状態でも、消去されている状態でも構いません。書き替えルーチン、書き替えデータなどの転送は SIO (SIO4) を経由して行いますので、ボード上で本デバイスの SIO (SIO4)と外部ホストとをつなげます。書き替えを行うための(a)書き替えルーチンはホスト上に用意します。




(2) Step-2

ブートモードの端子条件設定でリセットを解除し、ブートROMで起動します。ブートモードの手順に従い、SIO4を経由して転送元(ホスト)より(a)書き替えルーチンの転送を行います。最初にユーザーアプリケーションプログラム上に記録されているパスワードとの照合を行います。(フラッシュメモリが消去されている状態でも、消去データ(0xFF)をパスワードとして照合を行います。)




(3) Step-3

パスワードの照合が終了すると、転送元(ホスト)から(a)書き替えルーチンを転送します。ブートROMはそのルーチンを内部RAMにロードします。ただし、RAM上のアドレス0x2000_0400からRAMの最終番地の範囲に格納してください。



(4) Step-4


RAM 上の(a)書き替えルーチンへジャンプし、旧ユーザーアプリケーションプログラムエリアの消去を行います。(ブロック単位もしくは一括)



(5) Step-5


さらに、RAM 上の(a)書き替えルーチンを実行して、転送元(ホスト)より新ユーザーアプリケーションプログラムのデータをロードし、フラッシュメモリの消去したエリアに書き込みを行います。書き込みが完了したら、ユーザープログラムエリアのライト/消去プロテクトをオンにします。

下の例の場合、書き替えルーチンを転送したときと同じホストおよび SIO4 経由で書き替えデータも転送されていますが、RAM 上で動作を開始した以降では、ユーザー独自にデータバスおよび転送元を設定することもできます。方法に応じて、ボードのハードおよび書き替えルーチンを組み立ててください。



(6) Step-6

書き込みが完了したら、一度ボードの電源を落とし、ホストと接続していたケーブルをはずします。この後、再度電源を入れ直し、シングルチップモード (ノーマルモード) 起動し、新しいユーザーアプリケーションプログラムを実行します。



24.2.4 モード設定

オンボードプログラミングを実行するためには、本デバイスをシングルブートモードで立ち上げます。シングルブートモードで立ち上がるための設定を以下に示します。

BOOT(P10) = 0
RESET = 0 → 1

$\overline{\text{RESET}}$ 入力端子を"0"の状態にして、 $\overline{\text{BOOT}}$ (P10)端子をあらかじめ上記条件に設定します。その後リセット解除を行うとシングルブートモードで起動します。

24.2.5 メモリマップ

図 24-3 にシングルチップモードとシングルブートモードのメモリマップの比較を示します。図のように、シングルブートモードでは、内蔵フラッシュメモリは 0x3F80_0000 番地からマッピングされます。また、0x0000_0000 番地から 0x0000_0FFF 番地にはブート ROM (マスク ROM) がマッピングされます。

内蔵フラッシュメモリと RAM のマッピングは以下のとおりです。

製品	Flash サイズ	RAM サイズ	Flash アドレス (シングルチップ/シングルブートモード)	RAM アドレス
TMPM364F10FG	1024 KB	64 KB	0x0000_0000 ~ 0x000F_FFFF 0x3F80_0000 ~ 0x3F8F_FFFF	0x2000_0000 ~ 0x2000_FFFF




図 24-3 メモリマップの比較(TMPM364F10FG)

24.2.6 インタフェース仕様

シングルブートモードでの SIO 通信フォーマットを以下に示します。シリアル動作のモードは、UART (非同期通信) と I/O インタフェースモード両方に対応しています。オンボードプログラミングを実行するためには、書き込みコントローラ側の通信フォーマットも同様に設定する必要があります。

- ・ UART で通信する場合
 - 通信チャネル: SIO4
 - シリアル転送モード: UART (非同期通信) モード, 半二重通信, LSB ファスト
 - データ長: 8 ビット
 - パリティビット: なし
 - STOP ビット: 1 ビット
 - ボーレート: 任意のボーレート
- ・ I/O インタフェースモードで通信する場合
 - 通信チャネル: SIO4
 - シリアル転送モード: I/O インタフェースモード, 全二重通信, LSB ファスト
 - 同期信号 (SCLK4): 入力モード
 - ハンドシェイク端子: 出力モード PN3
 - ボーレート: 任意のボーレート

表 24-3 端子の接続

端子		インタフェース	
		UART	I/O インタフェースモード
電源系端子	RVDD3	o	o
	AVDD3	o	o
	DVDD3B	o	o
	DVDD3A	o	o
	AVSS	o	o
	DVSS	o	o
モード設定端子	BOOT (PI0)	o	o
リセット端子	RESET	o	o
通信端子	TXD4 (PN0)	o	o
	RXD4 (PN1)	o	o
	SCLK4 (PN2)	x	o (入力モード)
	PN3	x	o (出力モード)

24.2.7 データ転送フォーマット

動作コマンド、および各動作モード時のデータ転送フォーマットをそれぞれ表 24-4, 表 24-6 ~ 表 24-9 に示します。「24.2.10 ブートプログラム動作説明」とあわせてお読みください。

表 24-4 動作コマンドデータ

動作コマンドデータ	動作モード
0x10	RAM 転送
0x20	フラッシュメモリ SUM
0x30	製品情報読み出し
0x40	フラッシュメモリチップ消去およびプロテクトビット消去

24.2.8 メモリの制約について

シングルブートモードでは、内蔵 RAM, 内蔵 Flash ROM に対して表 24-5 のように制約がつけま
す。

表 24-5 シングルブート時のメモリの制約

メモリ	制約内容
内蔵 RAM	0x2000_0000 ~ 0x2000_03FF 番地は BOOT_ROM のワークエリアになります。 RAM 転送のプログラムは 0x2000_0400 から RAM の最終番地に格納してください。
内蔵 ROM	以下の番地はソフトなどの ID 情報や password の格納エリアとなりますので、なるべく プログラムエリアとしての使用はさけてください。 0x3F8F_FFF0 ~ 0x3F8F_FFFF

24.2.9 ブートプログラムの転送フォーマット

各コマンドのブートプログラムの転送フォーマットを示します。「24.2.10 ブートプログラム動作説
明」とあわせて参照してください。

24.2.9.1 RAM 転送

表 24-6 ブートプログラムの転送フォーマット[RAM 転送の場合]

	転送バイト数	コントローラ → 本デバイスの転送データ	ボーレート	本デバイス → コントローラへの転送データ
ブート ROM	1 バイト目	シリアル動作モード & ボーレート設定 UART の場合: 0x86 I/O インタフェースの場合: 0x30	指定されたボーレート (注 1)	-
	2 バイト目	-		シリアル動作モードに対する ACK 応答 ・ UART の場合 正常(設定可能)の場合: 0x86 (ボーレートの設定が不可能と判断した場合は動作停止) ・ I/O インタフェースの場合 正常の場合: 0x30
	3 バイト目	動作コマンドデータ (0x10)		-
	4 バイト目	-		動作コマンドに対する ACK 応答(注 2) 正常の場合: 0x10 異常の場合: 0xX1 通信異常の場合: 0xX8
	5 バイト目 ~ 16 バイト目	PASS WORD データ(12 バイト) 0x3F8F_FFF4 ~ 0x3F8F_FFFF		-
	17 バイト目	5 ~ 16 バイト目の CHECK SUM 値		-
	18 バイト目	-		CHECK SUM 値に対する ACK 応答 (注 2) 正常の場合: 0x10 異常の場合: 0xX1 通信異常の場合: 0xX8
	19 バイト目	RAM 格納開始アドレス 31 ~ 24		-
	20 バイト目	RAM 格納開始アドレス 23 ~ 16		-
	21 バイト目	RAM 格納開始アドレス 15 ~ 8		-
	22 バイト目	RAM 格納開始アドレス 7 ~ 0		-
	23 バイト目	RAM 格納バイト数 15 ~ 8		-
	24 バイト目	RAM 格納バイト数 7 ~ 0		-
	25 バイト目	19 ~ 24 バイト目の CHECK SUM 値		-
	26 バイト目	-		CHECK SUM 値に対する ACK 応答 (注 2) 正常の場合: 0x10 異常の場合: 0xX1 通信異常の場合: 0xX8
	27 バイト目 ~ m バイト目	RAM 格納データ		-
	m + 1 バイト目	27 ~ m バイト値の CHECK SUM 値		-
	m + 2 バイト目	-		CHECK SUM 値に対する ACK 応答 (注 2) 正常の場合: 0x10 異常の場合: 0xX1 通信異常の場合: 0xX8
RAM	m + 3 バイト目	-		JUMP RAM 格納開始アドレス

注 1) I/O インタフェースモードの場合、1 バイト目と 2 バイト目のボーレートは、指定されたボーレート ÷ 16 で行ってください。

注 2) 異常応答後は、動作コマンド(3 バイト目)待ちになります。I/O インタフェースモードの場合は、通信異常の場合は発生しません。

注 3) 19 バイト目~25 バイト目のデータは、RAM 上のアドレス 0x2000_0400 から RAM の最終番地の領域内に納まるようにプログラムしてください。

24.2.9.2 フラッシュメモリ SUM

表 24-7 ブートプログラムの転送フォーマット[フラッシュメモリ SUM の場合]

	転送バイト数	コントローラ → 本デバイスの転送データ	ボーレート	本デバイス → コントローラへの転送データ
ブート ROM	1 バイト目	シリアル動作モード & ボーレート設定 UART の場合: 0x86 I/O インタフェースの場合: 0x30	指定されたボーレート (注 1)	-
	2 バイト目	-		シリアル動作モードに対する ACK 応答 ・ UART の場合 正常(設定可能)の場合: 0x86 (ボーレートの設定が不可能と判断した場合は動作停止) ・ I/O インタフェースの場合 正常の場合: 0x30
	3 バイト目	動作コマンドデータ (0x20)		-
	4 バイト目	-		動作コマンドに対する ACK 応答(注 2) 正常の場合: 0x20 異常の場合: 0xX1 通信異常の場合: 0xX8
	5 バイト目	-		SUM (上位)
	6 バイト目	-		SUM (下位)
	7 バイト目	-		5 ~ 6 バイト目 CHECK SUM 値
	8 バイト目	(次の動作コマンドデータ待ち)		-

注 1) I/O インタフェースモードの場合、1 バイト目と 2 バイト目のボーレートは、指定されたボーレート ÷ 16 で行ってください。

注 2) 異常応答後は、動作コマンド (3 バイト目) 待ちになります。I/O インタフェースモードの場合は、通信異常の場合は発生しません。

24.2.9.3 デバイス情報読み出し

表 24-8 ブートプログラムの転送フォーマット[デバイス情報読み出しの場合]

	転送バイト数	コントローラ → 本デバイスの転送データ	ボーレート	本デバイス → コントローラへの転送データ
ブートROM	1 バイト目	シリアル動作モード & ボーレート設定 UART の場合: 0x86 I/O インタフェースの場合: 0x30	指定されたボーレート (注 1)	-
	2 バイト目	-		シリアル動作モードに対する ACK 応答 ・ UART の場合 正常(設定可能)の場合: 0x86 (ボーレートの設定が不可能と判断した場合は動作停止) ・ I/O インタフェースの場合 正常の場合: 0x30
	3 バイト目	動作コマンドデータ(0x30)		製品情報読み出しコマンド
	4 バイト目	-		動作コマンドに対する ACK 応答(注 2) 正常の場合: 0x30 異常の場合: 0xX1 通信異常の場合: 0xX8
	5 バイト目	-		フラッシュメモリデータ 0x3F8F_FFF0 番地
	6 バイト目	-		フラッシュメモリデータ 0x3F8F_FFF1 番地
	7 バイト目	-		フラッシュメモリデータ 0x3F8F_FFF2 番地
	8 バイト目	-		フラッシュメモリデータ 0x3F8F_FFF3 番地
	9 バイト目 ~ 20 バイト目	-		製品名(アスキーコード, 12 バイト) 9 バイト目から 'TMPM360F1_ _'
	21 バイト目 ~ 24 バイト目	-		Password 比較開始アドレス(4 バイト) 21 バイト目から 0xF4, 0xFF, 0x8F, 0x3F
	25 バイト目 ~ 28 バイト目	-		RAM 開始アドレス(4 バイト) 25 バイト目から 0x00, 0x00, 0x00, 0x20
	29 バイト目 ~ 32 バイト目	-		ダミーデータ(4 バイト) 29 バイト目から 0x00, 0x00, 0x00, 0x00
	33 バイト目 ~ 36 バイト目	-		RAM 終了アドレス(4 バイト) 33 バイト目から 0xFF, 0xFF, 0x00, 0x20
	37 バイト目 ~ 40 バイト目	-		ダミーデータ(4 バイト) 37 バイト目から 0x00, 0x00, 0x00, 0x00
	41 バイト目 ~ 44 バイト目	-		ダミーデータ (4 バイト) 41 バイト目から 0x00, 0x00, 0x00, 0x00

表 24-8 ブートプログラムの転送フォーマット[デバイス情報読み出しの場合]

転送バイト数	コントローラ → 本デバイスの転送データ	ボーレート	本デバイス → コントローラへの転送データ
45 バイト目 ～ 46 バイト目	–		ダミーデータ (2 バイト) 45 バイト目から 0x00, 0x00
47 バイト目 ～ 50 バイト目	–		フラッシュメモリ開始アドレス(4 バイト) 47 バイト目から 0x00, 0x00, 0x80, 0x3F
51 バイト目 ～ 54 バイト目	–		フラッシュメモリ終了アドレス(4 バイト) 51 バイト目から 0xFF, 0xFF, 0x8F, 0x3F
55 バイト目 ～ 56 バイト目	–		フラッシュメモリブロック分割数情報(2 バイト) 55 バイト目から 0x0A, 0x00
57 バイト目 ～ 60 バイト目	–		フラッシュメモリ同一ブロックサイズ(16K)の開始アドレス(4 バイト) 57 バイト目から 0x00, 0x00, 0x00, 0x00 TMPM364F10FG には 16KB のブロックはありません。
61 バイト目 ～ 64 バイト目	–		フラッシュメモリ同一ブロックサイズ(16K)のサイズ (ハーフワード表現) (4 バイト) 61 バイト目から 0x00, 0x00, 0x00, 0x00 TMPM364F10FG には 16KB のブロックはありません。
65 バイト目	–		フラッシュメモリ同一ブロックサイズ(16K)の個数(1 バイト) 0x00 TMPM364F10FG には 16KB のブロックはありません。
66 バイト目 ～ 69 バイト目	–		フラッシュメモリ同一ブロックサイズ(32K)の開始アドレス(4 バイト) 66 バイト目から 0x00, 0x00, 0x8F, 0x3F
70 バイト目 ～ 73 バイト目	–		フラッシュメモリ同一ブロックサイズ(32K)のサイズ (ハーフワード表現) (4 バイト) 70 バイト目から 0x00, 0x40, 0x00, 0x00
74 バイト目	–		フラッシュメモリ同一ブロックサイズ(32K)の個数(1 バイト) 0x02
75 バイト目 ～ 78 バイト目	–		フラッシュメモリ同一ブロックサイズ(64K)の開始アドレス(4 バイト) 75 バイト目から 0x00, 0x00, 0x81, 0x3F
79 バイト目 ～ 82 バイト目	–		フラッシュメモリ同一ブロックサイズ(64K)のサイズ (ハーフワード表現) (4 バイト) 79 バイト目から 0x00, 0x80, 0x00, 0x00

表 24-8 ブートプログラムの転送フォーマット[デバイス情報読み出しの場合]

	転送バイト数	コントローラ → 本デバイスの転送データ	ボーレート	本デバイス → コントローラへの転送データ
	83 バイト目	–		フラッシュメモリ同一ブロックサイズ(64K)の個数(1 バイト) 83 バイト目から 0x01
	84 バイト目 ～ 87 バイト目	–		フラッシュメモリ同一ブロックサイズ(128K)の開始 アドレス(4 バイト) 84 バイト目から 0x00, 0x00, 0x82, 0x3F
	88 バイト目 ～ 91 バイト目	–		フラッシュメモリ同一ブロックサイズ(128K)のサイ ズ(ハーフワード表現) (4 バイト) 70 バイト目から 0x00, 0x00, 0x01, 0x00
	92 バイト目	–		フラッシュメモリ同一ブロックサイズ(128K)の個数 (1 バイト) 0x07
	93 バイト目	–		5 ～ 92 バイト目の CHECK SUM 値
	94 バイト目	(次の動作コマンドデータ待ち)		–

注 1) I/O インタフェースモードの場合、1 バイト目と 2 バイト目のボーレートは、指定されたボーレート ÷ 16 で行っ
てください。

注 2) 異常応答後は、動作コマンド(3 バイト目)待ちになります。I/O インタフェースモードの場合は、通異常の場合は
発生しません。

24.2.9.4 フラッシュメモリチップ消去およびプロテクトビット消去

表 24-9 ブートプログラムの転送フォーマット
[フラッシュメモリチップ消去およびプロテクトビット消去の場合]

	転送バイト数	コントローラ → 本デバイスの転送データ	ボーレート	本デバイス → コントローラへの転送データ
ブート ROM	1 バイト目	シリアル動作モード & ボーレート設定 UART の場合: 0x86 I/O インタフェースの場合: 0x30	指定されたボーレート (注 1)	–
	2 バイト目	–		シリアル動作モードに対する ACK 応答 正常(設定可能)の場合 ・ UART の場合: 0x86 ・ I/O インタフェースの場合: 0x30 (ボーレートの設定が不可能と判断した場合は動作停止)
	3 バイト目	動作コマンドデータ (0x40)		–
	4 バイト目	–		動作コマンドに対する ACK 応答(注 2) 正常の場合: 0x40 異常の場合: 0xX1 通信異常の場合: 0xX8
	5 バイト目	消去イネーブルコマンドデータ (0x54)		–
	6 バイト目	–		動作コマンドに対する ACK 応答(注 2) 正常の場合: 0x54 異常の場合: 0xX1 通信異常の場合: 0xX8
	7 バイト目	–		消去コマンドに対する ACK 応答 正常の場合: 0x4F 異常の場合: 0x4C
	8 バイト目	(次の動作コマンドデータ待ち)		–

注 1) I/O インタフェースモードの場合、1 バイト目と 2 バイト目のボーレートは、指定されたボーレート ÷ 16 で行ってください。

注 2) 異常応答後は、動作コマンド(3 バイト目)待ちになります。I/O インタフェースモードの場合は、通信異常の場合は発生しません。

24.2.10 ブートプログラム動作説明

シングルブートモードで立ち上げるとブートプログラムが起動し、以下の機能を提供します。詳細は、1. RAM 転送コマンド～4. フラッシュメモリチップ消去コマンドに記載してありますので、参照してください。

1. RAM 転送コマンド

RAM 転送は、コントローラから送られてくるデータを内蔵 RAM へ格納します。転送が正常に終了するとユーザープログラムの実行を開始します。ユーザープログラム領域として、ブートプログラムで使用する領域(0x2000_0000～0x2000_03FF)を除く、0x2000_0400 以降を使用可能です。実行開始アドレスは、RAM 格納開始アドレスになります。

この RAM 転送機能により、ユーザー独自のオンボードプログラミング制御を行うことができます。ユーザープログラムでオンボードプログラミングを実行するためには、24.3 で説明するフラッシュメモリコマンドシーケンスを使う必要があります。RAM 転送コマンドは、実行に先立ちパスワードの照合結果をチェックします。パスワードが一致していない場合、実行されません。

注) パスワードが消去データ(0xFF)の場合、容易にパスワードの照合が可能になり、セキュリティの確保が難しくなります。シングルブートモードを使用しない場合も固有の値を置くことを推奨します。

2. フラッシュメモリ SUM コマンド

フラッシュメモリ全領域の SUM を計算しその結果を返します。ブートプログラムではフラッシュメモリの全エリアのデータを読み出す動作コマンドはサポートしていません。その代わりに、このフラッシュメモリ SUM コマンドがあります。SUM を読み出すことで、アプリケーションプログラムのレビジョンを管理することができます。

3. 製品情報読み出しコマンド

本デバイスの製品名やメモリ情報などを返します。デバイス情報読み出しコマンドでは、フラッシュメモリの一部エリアのデータを返します。フラッシュメモリ SUM コマンド以外に、このデータを用いることで、アプリケーションプログラムのレビジョンを管理することができます。製品ごとの対象エリアは以下のとおりです。

製品	対象エリア
TMPM364F10FG	0x3F8F_FFF0 ~ 0x3F8F_FFF3

4. フラッシュメモリチップ消去およびプロテクトビット消去

このコマンドはすべてのブロックのフラッシュメモリを消去します。ライト/消去プロテクトおよび、セキュリティ状態にかかわらず、メモリセルのすべてのブロックを消去し、すべてのブロックのライト/消去プロテクトを消去します。コマンド終了後、FCSECBIT

<SECBIT>は"1"になります。このコマンドは、パスワードを忘れた場合のブートプログラムの操作を回復する機能も兼用しているため、パスワード比較は行っていない。

24.2.11 RAM 転送コマンド

データ転送フォーマットは表 24-6 を参照してください。

1. 1 バイト目のデータは、シリアル動作モードを判定するデータになります。シリアルの動作モードを認める方法は、後述の「シリアル動作モード判定」を参照してください。シリアルの動作モードで UART と判定した場合は、ボーレートの設定が可能かどうかを判定します。1 バイト目のデータは、受信を禁止した状態 ($SC4MOD0<RXE>=0$) にしています。

- ・ UART で通信を行いたい場合

コントローラからターゲットボードへは、UART の設定で、所望のボーレートでデータを 0x86 にして送信してください。シリアルの動作モードの判定で UART と判定した場合、ボーレートの設定が可能かどうかを判定します。設定が不可能と判断した場合は動作を停止するため、通信が行えなくなります。ボーレートの設定が可能かどうかを判定する方法については、後述の「ボーレートの設定方法」を参照してください。

- ・ I/O インタフェースで通信を行いたい場合

コントローラからターゲットボードへは、同期式の設定で、所望のボーレート ÷ 16 でデータを 0x30 にして送信してください。2 バイト目も同様に、所望のボーレート ÷ 16 にしてください。所望のボーレートで転送するのは、3 バイト目(動作コマンドデータ)からにしてください。

I/O インタフェースの場合、CPU が受信端子を入力ポートとして見ており、その入力ポートのレベルの変化をモニタしています。従って、ボーレートが早い場合や動作周波数が多い場合は、CPU はレベルの変化を判別できないことがあります。これを防ぐために I/O インタフェースの場合、ボーレートは所望のボーレート ÷ 16 で指定します。I/O インタフェースと判定した場合、SCLK 入力モードになります。コントローラは、AC タイミングを満足するボーレートで送信を行ってください。I/O インタフェースの場合、受信エラーフラグのチェックは行いません。従って、ACK 応答データの通信異常 ACK (bit 3) (0xX8) はありません。

2. 2 バイト目の送信データは、1 バイト目のシリアル動作モード設定データに対する ACK 応答データになります。1 バイト目のデータが、UART と判定されボーレートの設定が可能な場合 0x86 を I/O インタフェースと判定された場合 0x30 を送信します。

- ・ UART と判定された場合

ボーレートの設定が可能かどうかを判定します。設定が可能と判定した場合、SC4BRCR の値を書き替え、0x86 を送信し、設定が不可能と判定した場合、動作を停止するため何も送信しません。コントローラは、1 バイト目のデータの送信が終了した後、タイムアウト時間(5 秒)を設けます。タイムアウト時間内に、データ(0x86)を正常受信できなければ、通信不能と判断してください。受信を許可($SC4MOD0<RXE>=1$)するタイミングは、送信バッファにデータ(0x86)を書き込む前に行っています。

- ・ I/O インタフェースと判定された場合

I/O インタフェースの設定になるように SC4MOD0, SC4CR の値を書き替え、SC4BUF に 0x30 を書き込み、SCLK4 クロックを待ちます。コントローラは、1 バイト目のデータ送信が終了した後、アイドル時間(数 ms)後、SCLK クロックを出力してください。このときのボーレートは、所望のボーレート ÷ 16 で行い、受信データが 0x30 なら、通信可能と判断してください。3 バイト目からは所望のボーレートで行ってください。受信を許可 ($SC4MOD0<RXE>=1$) するタイミングは、送信バッファにデータ(0x30)を書き込む前に行っています。

3. 3 バイト目の受信データは、動作コマンドデータになります。この場合は、RAM 転送コマンドデータ(0x10)になります。

4. 4 バイト目の送信データは、3 バイト目の動作コマンドデータに対する ACK 応答データになります。最初に、3 バイト目の受信データに受信エラーがあるかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0xX8 を送信して、次の動作コマンド

(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、不定値になります。(直前の動作コマンドデータの上位 4 ビットになります。)なお、I/O インタフェースの場合、受信エラーのチェックは行いません。

次に、3 バイト目の受信データが、表 24-4 の動作コマンドデータのいずれかに該当する場合は、受信データをエコーバック送信(正常 ACK 応答データ)します。この場合、0x10 をエコーバック送信して RAM 転送処理ルーチンに分岐します。このルーチンに分岐後、パスワードエリアのデータをチェックします。パスワードエリアのデータのチェック方法は、後述の「パスワードについて」を参照してください。該当しない場合は、動作コマンドエラーの ACK 応答データ(bit 0) 0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、不定値になります。(直前の動作コマンドデータの上位 4 ビットになります。)

5. 5 バイト目～16 バイト目の受信データは、パスワードデータ(12 バイト)になります。5 バイト目の受信データから順に、フラッシュメモリの以下の表のアドレスと照合します。一致していない場合、パスワードエラーフラグをセットします。

製品	パスワード領域
TMPM364F10FG	0x3F8F_FFF4～0x3F8F_FFFF

6. 17 バイト目の受信データは、CHECK SUM データになります。5 バイト目から 16 バイト目の送信データを符号なしの 8 ビット加算(オーバーフローを無視)して得られた下位 8 ビット値の 2 の補数をコントローラから送信してください。CHECK SUM データの計算方法は、後述の「CHECK SUM の計算方法」を参照してください。

7. 18 バイト目の送信データは、5 バイト目～17 バイト目のデータに対する ACK 応答データ(CHECK SUM 値に対する ACK 応答)になります。最初に、5 バイト目～17 バイト目の受信データに受信エラーがあるかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0x18 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、直前の動作コマンドデータの上位 4 ビットになるので、“1”になります。なお、I/O インタフェースの場合、受信エラーのチェックは行いません。

次に、17 バイト目の CHECK SUM データをチェックします。CHECK SUM データのチェック方法は、5 バイト目～16 バイト目までの受信データを符号なし 8 ビット加算(オーバーフローを無視)して得られた値の下位 8 ビットが、0x00 かどうかをチェックしています。0x00 以外の場合、CHECK SUM エラーの ACK 応答データ(bit 0) 0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。

最後に、パスワードの照合結果をチェックします。次の場合、パスワードエラーの ACK 応答データ(bit 0) 0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。

- ・ 5 バイト目～16 バイト目のパスワードデータの照合結果に関わらず、パスワードエリアの 12 バイトのデータが、0xFF 以外の同一データの場合。
- ・ 5 バイト目～16 バイト目のパスワードデータの照合がすべて一致しない場合。

上記のチェックを終えて、すべて正常なら、正常 ACK 応答データ 0x10 を送信します。

8. 19 バイト目～22 バイト目までの受信データは、ブロック転送における格納先の RAM の開始アドレスを表します。19 バイト目がアドレスの 31 ビット～24 ビットに対応し、22 バイト目が 7 ビット～0 ビットに対応します。

格納先の RAM の開始アドレスは偶数アドレスでなければいけません。

9. 23 バイト目、24 バイト目の受信データは、ブロック転送するバイト数を表します。23 バイト目が転送バイト数の 15 ビット～8 ビット目に対応し、24 バイト目が 7 ビット～0 ビット目に対応します。

10. 25 バイト目の受信データは、CHECK SUM データになります。19 バイト目から 24 バイト目の送信データを符号なし 8 ビット加算(オーバーフローを無視)して得られた下位 8 ビット値の 2 の補数値をコントローラから送信してください。CHECK SUM データ計算方法は、後述の「CHECK SUM の計算方法」を参照してください。

11. 26 バイト目の送信データは、19 バイト目～25 バイト目のデータに対する ACK 応答データ (CHECK SUM 値に対する ACK 応答)になります。最初に、19 バイト目～25 バイト目の受信データに受信エラーがあるかどうかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0x18 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、直前の動作コマンドデータの上位 4 ビットになるので"1"になります。なお、I/O インタフェースの場合、受信エラーのチェックは行いません。次に、25 バイト目の CHECK SUM データをチェックします。CHECK SUM データのチェック方法は、19 バイト目～24 バイト目までの受信データを符号なし 8 ビット加算(オーバーフローを無視)して得られた値の下位 8 ビットが、0x00 かどうかをチェックしています。0x00 以外の場合、CHECK SUM エラーの ACK 応答データ(bit 0) 0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。
 - ・ 19 バイト目～25 バイト目のデータは RAM 上のアドレス 0x2000_0400 から RAM の最終番地の領域に納まるようにプログラムしてください。
 上記のチェックを終えてすべて正常なら、正常 ACK 応答データ 0x10 を送信します。
12. 27 バイト目～m バイト目の受信データは、RAM へ格納するデータになります。RAM に格納するデータを、19 バイト目から 22 バイト目で指定されたアドレスから書き込み、23 バイト目から 24 バイト目に指定されたバイト数分だけ書き込みます。
13. m+1 バイト目の受信データは、CHECK SUM データになります。27 バイト目～m バイト目の送信データを符号なし 8 ビット加算(オーバーフローを無視)して得られた下位 8 ビット値の 2 の補数をコントローラから送信してください。CHECK SUM データの計算方法は、後述の「CHECK SUM の計算方法」を参照してください。
14. m+2 バイト目の送信データは、27 バイト目～m+1 バイト目のデータに対する ACK 応答データ(CHECK SUM に対する ACK 応答)になります。最初に 27 バイト目～m+1 バイト目の受信データに受信エラーがあるかどうかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0x18 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは、直前の動作コマンドデータの上位 4 ビットになるので"1"になります。なお、I/O インタフェースの場合、受信エラーのチェックは行いません。次に、m+1 バイト目の CHECK SUM データをチェックします。CHECK SUM データのチェック方法は、27 バイト目～m バイト目までの受信データを符号なし 8 ビット加算(オーバーフローを無視)して得られた値の下位 8 ビットが、0x00 かどうかをチェックしています。0x00 以外の場合、CHECK SUM エラーの ACK 応答データ(bit 0) 0x11 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。上記のチェックを終えてすべて正常なら、正常 ACK 応答データ 0x10 を送信します。
15. m+2 バイト目の ACK 応答データが正常 ACK 応答データの場合、正常 ACK 応答データ 0x10 を送信後、19 バイト目～22 バイト目で指定されたアドレスに分岐します。

24.2.11.1 フラッシュメモリ SUM コマンド

データ転送フォーマットは表 24-7 を参照してください。

1. 1 バイト目～2 バイト目までの送受信データは RAM 転送コマンドの場合と同一になります。
2. 3 バイト目の受信データは動作コマンドデータになります。この場合は、フラッシュメモリ SUM コマンドデータ(0x20)になります。
3. 4 バイト目の送信データは、3 バイト目の動作コマンドデータに対する ACK 応答データになります。最初に、3 バイト目の受信データに受信エラーがあるかどうかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0xX8 を送信して、次の

動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは不定値になります。(直前の動作コマンドデータの上位 4 ビットになります。)なお、I/O インタフェースの場合、受信エラーのチェックは行いません。

次に、3 バイト目の受信データが、表 24-4 の動作コマンドデータのいずれかに該当する場合は、受信データをエコーバック送信(正常 ACK 応答データ)します。この場合、0x20 をエコーバック送信して、フラッシュメモリ SUM 処理ルーチンに分岐します。該当しない場合は、動作コマンドエラーの ACK 応答データ(bit 0) 0xX1 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データ上位 4 ビットは不定値になります。(直前の動作コマンドデータの上位 4 ビットになります。)

4. 5 バイト目の送信データは SUM 値の上位データ、6 バイト目の送信データは SUM 値の低位データになります。SUM の計算方法は、後述の「SUM の計算方法」を参照してください。
5. 7 バイト目の送信データは、CHECK SUM データになります。5 バイト目から 6 バイト目の送信データを符号なし 8 ビット加算(オーバフローを無視)を行い、得られた下位 8 ビット値の 2 の補数を送信します。
6. 8 バイト目の受信データは、次の動作コマンドデータになります。

24.2.11.2 製品情報読み出しコマンド

データ転送フォーマットは表 24-8 を参照してください。

1. 1 バイト目～2 バイト目までの送受信データは RAM 転送コマンドの場合と同一になります。
2. 3 バイト目の受信データは、動作コマンドデータになります。この場合は、製品情報読み出しコマンドデータ(0x30)になります。
3. 4 バイト目の送信データは、3 バイト目の動作コマンドデータに対する ACK 応答データになります。最初に、3 バイト目の受信データに受信エラーがあるかどうかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0xX8 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは不定値になります。(直前の動作コマンドデータの上位 4 ビットになります。)なお、I/O インタフェースの場合、受信エラーのチェックは行いません。
次に、3 バイト目の受信データが、表 24-4 の動作コマンドデータのいずれかに該当する場合は、受信データをエコーバック送信(正常 ACK 応答データ)します。この場合、0x30 をエコーバック送信して、製品情報読み出し処理ルーチンに分岐します。該当しない場合は、動作コマンドエラーの ACK 応答データ(bit 0) 0xX1 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは不定値になります。(直前の動作コマンドデータの上位 4 ビットになります。)
4. 5 バイト目～8 バイト目の送信データは、フラッシュメモリのデータ(下記の表のアドレスのデータ)になります。この番地にソフトなどの ID 情報を書き込んでおくことにより、書き込んだソフトのバージョン管理をすることができます。

製品	対象エリア
TMPM364F10FG	0x3F8F_FFF0 ~ 0x3F8F_FFF3

5. 9 バイト目～20 バイト目の送信データは製品名になります。9 バイト目から、アスキーコードで、以下の表のとおり送信します。以下の表で、[]はスペースを示します。

製品	送信コード
TMPM364F10FG	T, M, P, M, 3, 6, 0, F, 1, _ [, _

6. 21 バイト目～24 バイト目の送信データはパスワード比較開始アドレスになります。21 バイト目から、以下の値を送信します。

製品	パスワード比較開始アドレス
TMPM364F10FG	0xF4, 0xFF, 0x8F, 0x3F

7. 25 バイト目～28 バイト目の送信データは RAM 開始アドレスになります。25 バイト目から、以下の値を送信します。

製品	RAM 開始アドレス
TMPM364F10FG	0x00, 0x00, 0x00, 0x20

8. 29 バイト目～32 バイト目の送信データはダミーデータになります。29 バイト目から、0x00, 0x00, 0x00, 0x00 を送信します。

9. 33 バイト目～36 バイト目の送信データは RAM 終了アドレスになります。33 バイト目から、以下の値を送信します。

製品	RAM 終了アドレス
TMPM364F10FG	0xFF, 0xFF, 0x00, 0x20

10. 37 バイト目～40 バイト目の送信データは、0x00, 0x00, 0x00, 0x00 になります。

41 バイト目～44 バイト目の送信データは、0x00, 0x00, 0x00, 0x00 になります。

11. 45 バイト目～46 バイト目の送信データは、0x00, 0x00 になります。

12. 47 バイト目～50 バイト目の送信データは、フラッシュメモリ開始アドレスになります。47 バイト目から、以下の値を送信します。

製品	フラッシュメモリ開始アドレス
TMPM364F10FG	0x00, 0x00, 0x80, 0x3F

13. 51 バイト目～54 バイト目の送信データは、フラッシュメモリ終了アドレスになります。51 バイト目から、以下の値を送信します。

製品	フラッシュメモリ終了アドレス
TMPM364F10FG	0xFF, 0xFF, 0x8F, 0x3F

14. 55 バイト目～56 バイト目の送信データは、フラッシュメモリのブロック分割数になります。55 バイト目から、以下の値を送信します。

製品	ブロック分割数
TMPM364F10FG	0x0A, 0x00

15. 57 バイト目～92 バイト目の送信データは、フラッシュメモリのブロック情報になります。ブロック情報は、フラッシュメモリ開始アドレスから見たとき、同一ブロックサイズが何ブロック続いているかを一単位とし、同一ブロックサイズの先頭の開始アドレスとブロックサイズ(ハーフワード単位)およびブロックの個数で表します。
- 57 バイト目～65 バイト目の送信データは、16k バイトのブロックを表します。66 バイト目～74 バイト目の送信データは、32k バイトのブロックを表します。75 バイト目～83 バイト目の送信データは、64k バイトのブロックを表します。84 バイト目～92 バイト目の送信データは、128k バイトのブロックを表します。
- 送信データについては、表 24-8 を参照してください。
16. 93 バイト目の送信データは、CHECK SUM データになります。5 バイト目から 92 バイト目の送信データを符号なし 8 ビット加算(オーバーフローを無視)して、得られた下位 8 ビット値の 2 の補数を送信します。
17. 94 バイト目の受信データは、次の動作コマンドデータになります。

24.2.11.3 フラッシュメモリチップ消去およびプロテクトビット消去コマンド

データ転送フォーマットは表 24-9 を参照してください。

1. 1 バイト目～2 バイト目までの送受信データは RAM 転送コマンドの場合と同一になります。

2. コントローラ → デバイス

3 バイト目の受信データは動作コマンドデータになります。この場合は、フラッシュメモリチップ消去コマンドデータ(0x40)になります。

3. デバイス → コントローラ

4 バイト目の送信データは、3 バイト目の動作コマンドデータに対する ACK 応答データになります。

最初に、3 バイト目の受信データに受信エラーがあるかどうかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0xX8 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは不定値になります(直前の動作コマンドデータの上位 4 ビットになります)。

次に、3 バイト目の受信データが、表 24-4 の動作コマンドデータのいずれかに該当する場合は、受信データをエコーバック送信(正常 ACK 応答データ)します。この場合、0x40 をエコーバック送信します。該当しない場合は、動作コマンドエラーの ACK 応答データ(bit 0) 0xX1 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは不定値になります(直前の動作コマンドデータの上位 4 ビットになります)。

4. コントローラ → デバイス

5 バイト目の受信データは消去イネーブルコマンドデータ(0x54)になります。

5. デバイス → コントローラ

6 バイト目の送信データは、5 バイト目の消去イネーブルコマンドデータに対する ACK 応答データになります。

最初に、5 バイト目の受信データに受信エラーがあるかどうかをチェックします。受信エラーがある場合、通信異常の ACK 応答データ(bit 3) 0xX8 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは不定値になります(直前の動作コマンドデータの上位 4 ビットになります)。

次に、5 バイト目の受信データが、消去イネーブルコマンドデータに該当する場合は、受信データをエコーバック送信(正常 ACK 応答データ)します。この場合、0x54 をエコーバック送信して、フラッシュメモリチップ消去処理ルーチンに分岐します。該当しない場合は、動作コマンドエラーの ACK 応答データ(bit 0) 0xX1 を送信して、次の動作コマンド(3 バイト目)データ待ちになります。送信データの上位 4 ビットは不定値になります(直前の動作コマンドデータの上位 4 ビットになります)。

6. デバイス → コントローラ

7 バイト目の送信データが正常に終了したかどうかを示します。

正常に終了した時は、終了コード(0x4F)を返します。

消去 Error が起きた場合は、エラーコード(0x4C)を返します。

7. 8 バイト目の受信データは、次の動作コマンドデータになります。

24.2.11.4 ACK 応答データ

ブートプログラムは処理状況を各種コードによってコントローラに送信します。表 24-10 から表 24-13 に各受信データに対する ACK 応答データを示します。ACK 応答データの上位 4 ビットは、動作コマンドデータの上位 4 ビットになります。また 3 ビット目は受信エラーを表し、0 ビット目は動作コマンドエラー、CHECK SUM エラー、パスワードエラーの状態を表します。1 ビット目と 2 ビット目は常に 0 になります。なお、I/O インタフェースの場合、受信エラーのチェックは行いません。

表 24-10 シリアル動作判定データに対する ACK 応答データ

送信データ	送信データの意味
0x86	UART での通信が可能と判定した。(注)
0x30	I/O インタフェースでの通信が可能と判定した。

注) UART の場合、ボーレートの設定が不可能と判定したら、何も送信しないで動作を停止します。

表 24-11 動作コマンドデータに対する ACK 応答データ

送信データ	送信データの意味
0x?8 (注)	動作コマンドデータに受信エラーが発生した。
0x?1 (注)	未定義の動作コマンドデータを正常受信した。
0x10	RAM 転送コマンドと判定した。
0x20	フラッシュメモリ SUM コマンドと判定した。
0x30	製品情報読み出しコマンドと判定した。
0x40	フラッシュメモリチップ消去コマンドと判定した。

注) 上位 4 ビットは、直前の動作コマンドデータの上位 4 ビットになります。

表 24-12 CHECK SUM データに対する ACK 応答データ

送信データ	送信データの意味
0xN8 (注)	受信エラーが発生していた。
0xN1 (注)	CHECK SUM エラーが発生した。あるいは、パスワードエラーが発生した。
0xN0 (注)	CHECK SUM 値は正常な値と判定した。

注) 上位 4 ビットは動作コマンドデータの上位 4 ビットになります。例えば、パスワードエラー発生時は 1 (N = RAM 転送コマンドデータ[7:4])となります。

表 24-13 フラッシュメモリチップ消去およびプロテクトビット消去動作に対する ACK 対応データ

送信データ	送信データの意味
0x54	消去イネーブルコマンドと判定した。
0x4F	消去コマンド終了
0x4C	消去コマンドが不正に終了した。

24.2.11.5 シリアル動作モード判定

コントローラは、UART で通信したい場合、所望のボーレートで 1 バイト目を 0x86 にし、I/O インタフェースで通信したい場合、所望のボーレート ÷ 16 で 1 バイト目を 0x30 にして送信してください。図 24-4 にそれぞれの場合の波形を示します。




図 24-4 シリアル動作モード判定データ

ブートプログラムは、リセット解除後の 1 バイト目のシリアル動作モード判定データ(0x86, 0x30)を受信禁止状態にして、図 24-5 に示すフローチャートで、図 24-4 の t_{AB} , t_{AC} と、 t_{AD} の時間を求めています。図 24-5 のフローチャートに示すように、CPU が受信端子のレベルをモニタしてレベルの変化があると、そのときのタイマ値を取り込みます。このため、 t_{AB} , t_{AC} と、 t_{AD} のタイマ値には誤差が生じます。また、ボーレートが速いときには、CPU は受信端子のレベルの変化を判断できない場合がありますので注意してください。特に、I/O インタフェースは UART に比べボーレートが速いため、このような場合が発生しやすくなります。このようなことが起こらないようにするために、I/O インタフェースの場合、コントローラのボーレートは所望ボーレート ÷ 16 にして送信してください。

図 24-5 のフローチャートに示すように、シリアル動作モードの判定は、受信端子が“L”レベルのときの時間幅の大小関係で判定しています。 $t_{AB} \leq t_{CD}$ の場合 UART と判定し、ボーレートの自動設定が可能かどうかを t_{AD} の時間から判定します。 $t_{AB} > t_{CD}$ の場合、I/O インタフェースと判定します。なお、先に述べたように、 t_{AB} , t_{AC} , t_{AD} のタイマ値には誤差が生じているため、ボーレートが速く、動作周波数が低い場合、各タイマ値が小さくなり、意図しない判断を行うことがありますので注意してください(書き換えルーチン内で UART の再設定を行ってください)。

例えば、コントローラは UART で通信したいのに、I/O インタフェースと判定してしまうことがあります。このようなことを考慮して、コントローラは UART で通信したい場合、1 バイト目のデータを送信後、タイムアウト時間内にデータ 0x86 を正常受信できなければ通信不可能と判断してください。I/O インタフェースで通信したい場合は 1 バイト目のデータを送信後、アイドル時間後に SCLK クロックを出力してデータを受信し、受信データが 0x30 でなければ通信不可能と判断してください。

I/O インタフェースで通信したい場合は上記のとおり、 $t_{AB} > t_{CD}$ であれば 1 バイト目のデータは 0x30 でなくても構いません。A 点と C 点の立ち下がり、B 点と D 点の立ち上りを判定できるように 0x91, 0xA1 あるいは 0xB1 を 1 バイト目のデータとして送信できます。 $t_{AB} > t_{CD}$ が成立しており、動作モード判定結果 SIO が選択された場合、(1 バイト目の送信データが 0x30 でない場合でも) 2 バイト目のデータは 0x30 となります(以下、I/O インタフェース判定用の 1 バイト目のデータは 0x30 を表記しています)。




図 24-5 シリアル動作モード受信フローチャート




図 24-6 シリアル動作モード判定フローチャート

24.2.11.6 パスワードについて

動作コマンドデータが RAM 転送コマンド(0x10)の場合、パスワードのチェックを行います。まず、動作コマンドデータをエコーバック送信(0x10)後、パスワードエリアのデータ(12 バイト)をチェックします。パスワードエリアは以下のとおりです。

製品	パスワード領域
TMPM364F10FG	0x3F8F_FFF4 ~ 0x3F8F_FFFF

注) パスワードが消去データ(0xFF)の場合、容易にパスワードの照合が可能になり、セキュリティの確保が難しくなります。シングルブートモードを使用しない場合も固有の値を置くことを推奨します。

図 24-7 に示すようにパスワードエリアのデータが、0xFF 以外の同一データになっていた場合、パスワードエリアエラーと判定します。パスワードエリアエラーと判定された場合、パスワードデータの照合結果に関わらず、17 バイト目の CHECK SUM 値に対する ACK 対応は 0x11 を送信します。

次に、5 バイト目～16 バイト目の受信データ(パスワードデータ)の照合を行います。12 バイト分すべてが一致しないと、パスワードエラーになります。パスワードエラーと判定された場合、17 バイト目の CHECK SUM 値に対する ACK 応答は、パスワードエラーとなります。

セキュリティ機能が有効な状態でもパスワードの参照を行います。




図 24-7 パスワードエリアチェックフローチャート

24.2.11.7 SUM の計算方法

フラッシュメモリ SUM コマンドでの SUM の計算方法は、バイト + バイト + バイト + ... + バイトの結果をハーフワードで返します。つまり、バイトでデータを読み出して符号なし 8 ビット

ト加算を行い、計算結果をハーフワードで求めています。コントローラへは、SUM の上位 8 ビットデータ、下位 8 ビットデータの順番で送信します。SUM の計算対象のデータは、フラッシュメモリ全エリアのデータになります。

例)

0xA1
0xB2
0xC3
0xD4

左記4バイトが計算対象データの場合、SUMの値は、
 $0xA1 + 0xB2 + 0xC3 + 0xD4 = 0x02EA$
となるので、
SUMの上位のデータは、0x02、
SUMの下位のデータは、0xEAAになります。
従って、コントローラは0x02, 0xEAAの順番で送信します。

24.2.11.8 CHECK SUM の計算方法

CHECK SUM の計算方法は、送信データを符号なし 8 ビット加算(オーバーフローを無視)して得られた下位 8 ビット値の 2 の補数値を求めています。フラッシュメモリ SUM コマンド、製品情報読み出しコマンドを実行したときに返される CHECK SUM は、本計算方法を使用しています。また、コントローラは CHECK SUM 値を送信するときは、本計算方法を使用してください。

例)フラッシュメモリ SUM コマンドのときを例に説明します。

SUM の上位 8 ビットデータが 0xE5、下位 8 ビットデータが 0xF6 の場合の CHECK SUM 値を求めます。まず、符号なし 8 ビット加算して得られた値を求めます。

$$0xE5 + 0xF6 = 0x1DB$$

この値の下位 8 ビットに対しての 2 の補数をとると以下のようになり、この値が CHECK SUM 値になります。従って、コントローラには 0x25 を送信します。

$$0 - 0xDB = 0x25$$

24.2.12 ブートプログラム全体フローチャート

ブートプログラム全体フローチャートを示します。




図 24-8 ブートプログラム全体フローチャート

24.3 オンボードプログラミングでのフラッシュメモリ書き込み/消去

オンボードプログラミングでは、CPU によりソフトウェア的にコマンドを実行することで、フラッシュメモリの書き込み/消去を行います。この書き込み/消去の制御プログラムはユーザーがあらかじめ用意しておきます。フラッシュメモリの書き込み/消去を行っている間は、フラッシュメモリ自身の読み出しはできませんので、ユーザーブートモードに移行後、書き込み/消去制御プログラムは内蔵 RAM 上で実行してください。

24.3.1 フラッシュメモリ

一部の機能を除き、フラッシュメモリの書き込みおよび消去などは JEDEC 標準コマンドに準拠しています。CPU とのインタフェースの関係上、動作コマンドのアドレス指定が標準コマンドとは異なります。

書き込み、消去を行う場合、32 ビット(ワード)のデータ転送命令を用いてフラッシュメモリへコマンドを入力します。コマンド入力後、書き込みおよび消去は内部で自動的に行われます。

表 24-14 フラッシュメモリの機能

主な機能	説明
自動ページプログラム	データ書き込みを自動で行います。
自動チップ消去	フラッシュメモリの全エリアの一括消去を自動で行います。
自動ブロック消去	ブロック単位での消去を自動で行います。
ライト/消去プロテクト	ブロック単位ごとに書き込みおよび消去を禁止することができます。

24.3.1.1 ブロック構成

(1) TMPM364F10FG




図 24-9 ブロック構成(TMPM364F10FG)

24.3.1.2 基本動作

このフラッシュメモリには、大きく分けて以下の2種類の動作モードがあります。

- ・ メモリデータを読み出すモード(リードモード)
- ・ メモリデータを自動的に消去/書き替えるモード(自動動作)

リードモード中にコマンドシーケンスを実行することで、自動動作に移ることができます。自動動作中は、フラッシュメモリデータの読み出しとフラッシュメモリ上の命令の実行ができません。自動動作中はハードウェアリセットを除いて例外が発生した場合、リードモードに移りません。自動動作中はデバッグポート接続時のデバッグ例外とリセットを除いて、すべての例外を発生させないでください。ハードウェアリセットを除いて例外が発生した場合、リードモードに移りません。

(1) リード

データを読み出す場合、フラッシュメモリをリードモードにします。電源投入直後、CPUリセット解除後および自動動作の正常終了時に、フラッシュメモリはリードモードになります。自動動作の異常終了時や、他のモードからリードモードに復帰させるには、後述するRead/リセットコマンド(ソフトウェアリセット)もしくはハードウェアリセットを用います。フラッシュメモリに書かれた命令を実行する場合もリードモードでなければなりません。

- ・ Read/リセットコマンドおよびRead コマンド(ソフトウェアリセット)

ID-Read コマンドを実行した場合、マクロは自動的にRead モードに復帰せず、その状態で停止します。このような状態からRead モードに復帰させるために、Read/リセットコマンドを使用します。また、途中まで入力したコマンドをキャンセルしたい場合にも、Read/リセットコマンドを使用します。Read コマンドは、フラッシュメモリの任意のアドレスに0x0000_00F0 データを32ビット(ワード)のデータ転送命令を実行してリードモードに復帰するコマンドです。

Read/リセットコマンドは第3バスライトサイクル終了後にリードモードになります。

(2) コマンドライト

このフラッシュメモリは、コマンドコントロール方式を用いています。コマンド実行は、フラッシュメモリに対してコマンドシーケンスを実行することで行います。フラッシュメモリは、入力されたアドレスとデータの組み合わせによって各自動動作コマンドを実行します(コマンドシーケンス参照)。

コマンドシーケンスの途中でコマンドライトをキャンセルしたい場合や、間違ったコマンドシーケンスを入力した場合は、Read/リセットコマンドを実行します。フラッシュメモリはコマンド実行を中止してリードモードになります。

フラッシュメモリに対する32ビット(ワード)のデータ転送命令を"バスライトサイクル"と呼びます。各コマンドはいくつかのバスサイクルで構成されています。各バスライトサイクルには順番があり、フラッシュメモリはバスライトサイクルのアドレスとデータが規定の順番でコマンドライトされた時は自動動作を実施します。規定の順番でコマンドライトされなかったバスライトサイクルがあった場合にフラッシュメモリはコマンドの実行を中止してリードモードになります。

注1) 各コマンドシーケンスは、フラッシュメモリ外のエリアから実施します。

注2) 各バスライトサイクルは連続して、32ビット(ワード)のデータ転送命令で行って下さい。各コマンドシーケンスの実行中に、フラッシュメモリへのアクセスは実施しないで下さい。また、すべての割り込み(デバッグポート接続時は、デバッグ例外を除く)を発生させないでください。

各バスライトサイクルおよび、各コマンドシーケンスの実行中にフラッシュメモリに対して予期せぬリードアクセスが生じることになり、コマンドシーケンスがコマンドを正常に認識できない恐れがあります。各コマンドシーケンスは正常終了しない恐れがあると同時に、誤ったコマンドライトとして認識してしまう可能性があります。

- 注 3) コマンドシーケンスがコマンドを認識するために、コマンド開始前の状態がリードモードである必要があります。各コマンドシーケンスの第 1 バスライトサイクル前に FCFLCS<RDY/BSY> = 1 であることを確認してください。続いて Read コマンドを実行することを推奨します。
- 注 4) コマンド発行時、誤ったアドレスやデータをライトした場合は、必ずソフトウェアリセットを発行して、一度リードモードに戻して下さい。

24.3.1.3 リセット（ハードウェアリセット）

ハードウェアリセットは、自動プログラム/消去動作の強制的な実行中止や、自動動作が異常終了したとき、コマンドライトにより設定した動作モードの解除に使用します。

本フラッシュメモリはメモリブロックとしてリセット入力を持ち、この入力は CPU のリセット信号とつながっています。このため、本デバイスの RESET 入力端子が "Low" となるか、ウォッチドッグタイマのオーバフローなどにより CPU のリセットがかかると、フラッシュメモリは自動動作の実行中であってもその動作を中止し、リードモードに戻ります。なお、自動動作の実行中にハードウェアリセットが入った場合は、データの書き替えが正常に行えませんが注意が必要です。再度、書き替えを行う処置をしてください。

CPU のリセット動作については、「24.2.1 リセット動作」を参照してください。所定のリセット入力後、CPU はフラッシュメモリよりリセットバタデータを読み、リセット解除後の動作を開始します。

24.3.1.4 コマンド説明

(1) 自動ページプログラム

フラッシュメモリへの書き込みは、"1" データセルを "0" データにすることです。"0" データセルを "1" データにすることはできません。"0" データセルを "1" データにするには消去動作を行う必要があります。

本デバイスの自動ページプログラムは、ページごとの書き込みとなります。1 ページは、128 ワードです。1 ページ 128 ワードの場合アドレス[31:9]が同じで、先頭アドレス[8:0] = 0、最後のアドレス[8:0] = 0x1FF のグループです。以降はページプログラムの単位をページと呼びます。

データセルへの書き込みは、内部シーケンサで自動的に行われ、CPU による外部からの制御を必要としません。自動ページプログラムの状態(書き込み動作中であるか)は FCFLCS<RDY/BSY>にて確認できます。

また、自動ページプログラム中は、新たにコマンドシーケンスを受け付けません。自動ページプログラム動作を中止したい場合は、ハードウェアリセットを用います。これにより動作を中止させた場合、該当のページに対するデータの書き込みは正常に行われていないため、消去動作後に改めて自動ページプログラムを実行する必要があります。

自動ページプログラムは消去後のページに対して 1 回のみ可能で、"1" データセルであっても "0" データセルであってもページに対して 2 回以上の実行はできません。一度書き込み動作を行ったページに対して再度書き込みを行う場合は、自動ブロック消去または自動チップ消去コマンドを行った後に自動ページプログラムを実行しなおす必要がありますのでご注意ください。消去動作を伴わない同一ページへの 2 回以上ページプログラム実施はデバイス破壊の可能性がありま

本デバイス内部で自動的なバリファイ動作は行いません。正常に書き込みができたか、実行後に読み出しをして確認してください。

自動ページプログラムは、コマンドサイクルの第 3 バスライトサイクル終了から開始します。第 5 バスライトサイクル以降は、第 4 バスライトサイクルで指定した次のアドレス(第 4 バスライトサイクルではページの先頭アドレスをコマンドライトします)から順番に書き込みを行います(データ入力は 32 ビット単位で行います)。第 4 バスライトサイクル以降のコマンドライトは必ず 32 ビット(ワード)のデータ転送命令を使用してください。このとき 32 ビット

ト(ワード)のデータ転送命令はワード境界をまたいだ位置へ実施しないでください。第5バスライトサイクル以降は同一ページエリアに対してデータをコマンドライトします。また、ページの一部に書き込みをしたい場合でもページ単位で自動ページプログラムする必要があります。この場合も第4バスライトサイクルのアドレス入力はページの先頭アドレスにしてください。この時"0"データセルにしたくない箇所は入力データを"1"にしてコマンドライトします。例えば、あるページの先頭アドレスの書き込みをしない場合、第4バスライトサイクルのデータ入力を 0xFFFFFFFF としてコマンドライトします。

第3バスライトサイクルを実行すると自動プログラム動作中となります。このことはFCFLCS<RDY/BSY>をモニタすることで確認できます。自動プログラム動作中は、新たなコマンドシーケンスを受け付けません。動作を中止する場合は、ハードウェアリセットを用います。動作を中止させた場合は、データの書き込みは正常に行えませんが注意してください。1ページのデータをコマンドライト後、ページ自動書き込みが正常終了した時にFCFLCS<RDY/BSY>="1"となり、リードモードに復帰します。

複数のページに対してデータの書き込みを行うときは、ページごとにページプログラムコマンドを実行する必要があります(1回の自動ページプログラムコマンドで書き込めるサイズは1ページです)。ページを跨ったデータ入力の自動ページプログラムはできません。

ライト/消去プロテクトされたブロックへの書き込みはできません。自動プログラムが正常終了すると、自動的にリードモードに復帰します。このことはFCFLCS<RDY/BSY>をモニタすることで確認できます。自動プログラム動作が不良となった場合は、フラッシュメモリはこのモードのままロックされ、リードモードには復帰しません。リード状態に復帰させるにはハードウェアリセットでデバイスをリセットする必要があります。この場合、このアドレスへの書き込みが不良になっていますので、デバイスの使用を停止するか、以後このアドレスを含むブロックを使用しないことを推奨します。

注) 自動ページプログラム第4バスライトサイクル以降のバスライトサイクルでは、ソフトウェアリセットが無効になります。

(2) 自動チップ消去

自動チップ消去動作は、コマンドサイクルの第6バスライトサイクル終了から開始します。

自動チップ消去動作は、FCFLCS<RDY/BSY>をモニタすることで確認できます。本デバイス内部で自動的なベリファイ動作は行いませんので、正常に消去ができたか、実行後に読み出しをして確認してください。自動チップ消去動作中は、新たなコマンドシーケンスを受け付けません。動作を中止する場合は、ハードウェアリセットを用います。動作を中止した場合、データの消去は正常に行えないので、再度自動チップ消去を行う必要があります。

また、ライト/消去プロテクトされているブロックがある場合、そのブロックの消去は行いません。すべてのブロックがライト/消去プロテクトされている場合は、自動チップ消去を実行せず、コマンドシーケンスの第6バスライトサイクルの完了後にリードモードになります。自動チップ消去が正常終了すると、自動的にリードモードに復帰します。自動チップ消去動作が不良となった場合は、フラッシュメモリはこのモードのままロックされ、リードモードには復帰しません。

リードモードに復帰させるにはハードウェアリセットでデバイスをリセットする必要があります。この場合は、不良が発生したブロックの検知はできません。デバイスの使用を停止するか、ブロック消去機能を利用して不良ブロックを特定し、以降不良ブロックを使用しないことを推奨します。

(3) 自動ブロック消去(Block 単位)

自動ブロック消去は、コマンドサイクルの第6バスライトサイクル終了から開始します。

自動ブロック消去動作の状態は、FCFLCS<RDY/BSY>をモニタすることで確認できます。本デバイス内部で自動的なベリファイ動作は行いませんので、正常に消去ができたか、実行

後に読み出しをして確認してください。自動ブロック消去中は新たなコマンドシーケンスを受け付けません。動作を中止する場合は、ハードウェアリセットを用います。この場合、データの消去は正常に行えませんが、再度自動ブロック消去を行う必要があります。

また、ライト/消去プロテクトされているブロックがある場合、そのブロックの消去を行いません。自動ブロック消去動作が不良になった場合、フラッシュメモリはこのモードのままロックされ、リードモードには復帰しません。ハードウェアリセットを用いてデバイスをリセットしてください。

(4) 自動プロテクトビットプログラム(Block 単位)

本デバイスはプロテクトビットを内蔵し Block 単位で設定することができます。Block とプロテクトビットの関係は表 24-18 にあります。自動プロテクトビットプログラムは 1 ビット単位で実行します。ビットの指定は第 7 バスライトサイクルの PBA で行います。自動プロテクトビットプログラムにより、ブロックごとに書き込みと消去の動作を禁止(プロテクト)することができます。各ブロックのプロテクトの状態は FCFLCS<BLPRO>で確認できます。自動プロテクトビットプログラム動作の状態は、FCFLCS<RDY/BSY>をモニタすることで確認できます。自動プロテクトビットプログラム動作中は新たなコマンドシーケンスを受け付けません。動作を中止する場合は、ハードウェアリセットを用います。この場合、プロテクトの設定は正常に行えない可能性がありますので、再度ブロックプロテクトの動作をやり直す必要があります。すべてのプロテクトビットをプログラムした後は、FCFLCS レジスタのすべての<BLPRO>ビットが"1"になっています。これ以降はすべての Block に対し、ライト/消去はできません。

注) 自動プロテクトビットプログラム第 7 バスライトサイクルでは、ソフトウェアリセットが無効になります。FCFLCS<RDY/BSY>は、第 7 バスライトサイクル入力後から、FCFLCS<RDY/BSY> = "0"となります。

(5) 自動プロテクトビット消去

セキュリティビットとプロテクトビットの状態によって、自動プロテクトビット消去コマンドの実行結果が異なります。FCSECBIT<SECBIT> = 1 の場合、FCFLCS レジスタのすべての<BLPRO>が"1"か、それ以外の値かで動作が決まります。自動プロテクトビット消去コマンド実施前に必ず FCFLCS<BLPRO>の値を確認してください。セキュリティの詳細については「プロテクト/セキュリティ機能」の章を参照してください。

- ・ FCFLCS<BLPRO> = all "1" (すべてのプロテクトビットがプログラムされている) の場合

自動プロテクトビット消去コマンドをコマンドライトすると、自動的に本デバイス内部でフラッシュメモリの初期化を行います。第 7 バスライトサイクル終了後、フラッシュメモリ全エリアのデータセルの消去を行い、引き続いてプロテクトビットの消去を行います。この動作に関しては FCFLCS<RDY/BSY>をモニタすることで確認できます。自動プロテクトビット消去動作が正常に終了した場合 FCFLCS = 0x00000001 となります。本デバイス内部で自動的なベリファイ動作は行いませんので、正常に消去ができたか、実行後に読み出しをして確認してください。第 7 バスサイクル以降の自動動作中にリードモードに復帰させるにはハードウェアリセットでデバイスをリセットする必要があります。この場合リードモードに復帰後、FCFLCS<BLPRO>にてプロテクトビットの状態を確認して、必要に応じて再度自動プロテクトビット消去または、自動チップ消去あるいは自動ブロック消去を実行する必要があります。

- ・ FCFLCS<BLPRO> ≠ all "1" (すべてのプロテクトビットがプログラムされていない) の場合

プロテクトビットを消去することで、プロテクトの状態を解除することができます。本デバイスでは、表 24-18 のように Block 単位でプロテクトビットをプログラムするのに対して消去は 4 ビットをまとめて行います。消去を行いたいプロテクトビットの指定は第 7 バスライトサイクルで行います。各ブロックのプロテクトビットの状態は後で説明する FCFLCS<BLPRO>で確認できます。自動プロテクトビット

プログラム動作の状態は、FCFLCS<RDY/BSY>をモニタすることで確認できます。自動プロテクトビット消去動作が正常に終了した場合、FCFLCS<BLPRO>の消去選択したプロテクトビットの値が"0"となります。

いずれの場合も、自動プロテクトビット消去動作中は新たなコマンドシーケンスを受け付けません。動作を中止する場合はハードウェアリセットを用います。自動プロテクトビット消去動作が正常に終了した場合はリードモードに復帰します。

注) FCFLCS<RDY/BSY>ビットは自動動作中"0"、自動動作終了後"1"になります。

(6) ID-Read

ID-Read コマンドを使用すると、本デバイスに内蔵しているフラッシュメモリのタイプ等の情報を知ることができます。第4バスライトサイクル以降でのアドレス[15:14]の値によりロードされるデータが異なります(データ入力値は0x00推奨)。第5バスライトサイクル以降で任意のフラッシュメモリエリアの読み出しを行うとIDの値が読み出されます。ID-Read コマンド第4バスライトサイクル以降は自動的にリードモードに復帰しません。第4バスライトサイクルとIDの値の読み出しは繰り返し実行できます。リードモードへの復帰はRead/リセットコマンドまたはハードウェアリセットで行います。

24.3.1.5 フラッシュコントロール/ステータスレジスタ

Base Address = 0x41FF_F000

レジスタ名		Address(Base+)
Reserved	-	0x0000
Reserved	-	0x0004
セキュリティビットレジスタ	FCSECBIT	0x0010
フラッシュコントロールレジスタ	FCFLCS	0x0020
Reserved	-	0x0024
Reserved	-	0x0028

注) "Reserved"表記のアドレスにはアクセスしないでください。

(1) FCFLCS(フラッシュコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	BLPRO9	BLPRO8
リセット後	0	0	0	0	0	0	(注 2)	(注 2)
	23	22	21	20	19	18	17	16
bit symbol	BLPRO7	BLPRO6	BLPRO5	BLPRO4	BLPRO3	BLPRO2	BLPRO1	BLPRO0
リセット後	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	RDY/BSY
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-26	-	R	リードすると"0"が読めます。
25-16	BLPRO9- BLPRO0	R	Block9 ~ 0 のプロテクト状態 0: プロテクト状態ではない 1: プロテクト状態 プロテクトビット値は各ブロックのプロテクト状態に対応します。該当ビットが"1"の時は対応するブ ロックがプロテクト状態であることを示します。プロテクト状態のブロックは書き換えはできません。
15-1	-	R	リードすると"0"が読めます。
0	RDY/BSY	R	Ready/Busy (注 1) 0: 自動動作中 1: 自動動作終了 自動動作の状態を認識する方法として、RDY/BSY 出力を備えています。本ビットはこの機能を CPU から モニタするための機能ビットです。フラッシュメモリが自動動作中は "0" を出力し、ビジー状態であるこ とを示します。自動動作が終了するとレディ状態となり "1" を出力し、次のコマンドを受け付けます。 自動動作の結果が不良であった場合、本ビットは "0" 出力を継続します。ハードウェアリセットにより "1" に復帰します。

注 1) コマンド発行は、必ずレディ状態であることを確認してから発行してください。ビジー中にコマンド発行を行なった場合、正常なコマンドが送られないだけでなく、それ以降のコマンドを入力できなくなる可能性があります。その際は、ハードウェアリセットで復帰してください。ハードウェアリセットを行う場合は、システムクロックによらず 0.5 μ s 以上のリセット期間が必要となります。またこの場合、リセット解除後読み出しが可能になるまで 2 ms 程度の時間がかかります。

注 2) プロテクト状態に対応した値になります。

(2) FCSECBIT(セキュリティビットレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	SECBIT
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	SECBIT	R/W	セキュリティビット 0:セキュリティ機能設定不可 1:セキュリティビット設定可能

注) 本レジスタは、コールドリセットで初期化されます。

24.3.1.6 コマンドシーケンス一覧

各コマンドの、アドレスとデータを表 24-15 に示します。

Read コマンドの第 2 バスサイクル, Read/リセットコマンドの第 4 バスサイクル, ID-Read コマンドの第 5 バスサイクル以外はすべて"バスライトサイクル"です。バスライトサイクルは 32 ビット (ワード) のデータ転送命令で実施します。(表では、データの下位 8 ビットのデータのみ示しています。)

アドレスの詳細は、表 24-16 を参照してください。「コマンド」と記載された、Addr[15:8]に下記の値を使用します。

注) 全バスサイクル, アドレスビット[1:0]へは常に"0"を設定して下さい。

表 24-15 内部 CPU によるフラッシュメモリアクセス

コマンド シーケンス	第 1 バス サイクル	第 2 バス サイクル	第 3 バス サイクル	第 4 バス サイクル	第 5 バス サイクル	第 6 バス サイクル	第 7 バス サイクル
	Addr.	Addr.	Addr.	Addr.	Addr.	Addr.	Addr.
	Data	Data	Data	Data	Data	Data	Data
Read	0xXX	-	-	-	-	-	-
	0xF0	-	-	-	-	-	-
Read/リセット	0x54XX	0xAAXX	0x54XX	RA	-	-	-
	0xAA	0x55	0xF0	RD	-	-	-
ID-Read	0x54XX	0xAAXX	0x54XX	IA	0xXX	-	-
	0xAA	0x55	0x90	0x00	ID	-	-
自動ページ プログラム	0x54XX	0xAAXX	0x54XX	PA	PA	PA	PA
	0xAA	0x55	0xA0	PD0	PD1	PD2	PD3
自動チップ消去	0x54XX	0xAAXX	0x54XX	0x54XX	0xAAXX	0x54XX	-
	0xAA	0x55	0x80	0xAA	0x55	0x10	-
自動 ブロック消去	0x54XX	0xAAXX	0x54XX	0x54XX	0xAAXX	BA	-
	0xAA	0x55	0x80	0xAA	0x55	0x30	-
自動プロテクトビット プログラム	0x54XX	0xAAXX	0x54XX	0x54XX	0xAAXX	0x54XX	PBA
	0xAA	0x55	0x9A	0xAA	0x55	0x9A	0x9A
自動プロテクトビット 消去	0x54XX	0xAAXX	0x54XX	0x54XX	0xAAXX	0x54XX	PBA
	0xAA	0x55	0x6A	0xAA	0x55	0x6A	0x6A

補足説明

- ・ RA: リードアドレス
- ・ RD: リードデータ
- ・ IA: ID アドレス
- ・ ID: ID データ
- ・ PA: プログラム ページアドレス
- PD: プログラムデータ(32 ビットデータ)

第 4 バスサイクル以降 1 ページ分をアドレス順にデータ入力

- ・ BA: ブロックアドレス
- ・ PBA: プロテクトビットアドレス

24.3.2 バスライトサイクル時のアドレスビット構成

表 24-16 は「表 24-15 内部 CPU によるフラッシュメモリアクセス」と併せてご使用願います。

第 1 バスサイクルから「通常のバスライトサイクルアドレス設定」に従い、アドレス設定を行ってください。「"0"推奨」は適宜変更可能です。

アドレス	Addr [31:20]	Addr [19]	Addr [18]	Addr [17]	Addr [16]	Addr [15]	Addr [14]	Addr [13:11]	Addr [10]	Addr [9]	Addr [8]	Addr [7:0]
通常 コマンド	通常のバスライトサイクルアドレス設定											
	フラッシュ領域	"0"推奨				コマンド						Addr[1:0] = "0"固定、 他ビットは"0"推奨
ID-READ	IA: ID アドレス(ID-READ の第 4 バスライトサイクルアドレス設定)											
	フラッシュ領域	"0"推奨				ID アドレス		Addr[1:0] = "0"固定、他ビットは"0"推奨				
ブロック 消去	BA: ブロックアドレス(ブロック消去の第 6 バスライトサイクルアドレス設定)											
	ブロックアドレス(表 24-16)						Addr[1:0] = "0"固定、他ビットは"0"推奨					
Auto ページ プログラム	PA: プログラムページアドレス(ページプログラムの第 4 バスライトサイクルアドレス設定)											
	ページアドレス										Addr[1:0] = "0"固定、 他ビットは"0"推奨	
プロテクト ビットプロ グラム	PBA: プロテクトビットアドレス(プロテクトビットプログラムの第 7 バスライトサイクルアドレス設定)											
	フラッシュ領域	"0"固 定	プロテクト ビット選択 (表 24-17)		"0"固定				プロテクト ビット選択 (表 24-17)		Addr[1:0] = "0"固定、 他ビットは"0"推奨	
プロテクト ビット消去	PBA: プロテクトビットアドレス(プロテクトビット消去の第 7 バスライトサイクルアドレス設定)											
	フラッシュ領域	"0"固 定	プロテクト ビット選択 (表 24-18)		"0"固定				Addr[1:0] = "0"固定、 他ビットは"0"推奨			

ブロックアドレスには、消去するブロックに含まれる任意のアドレスを指定します。

表 24-16 ブロックアドレス表

Block	アドレス (ユーザーブートモード)	アドレス (シングルブートモード)	サイズ (Kbyte)
8	0x0000_0000 ~ 0x0000_7FFF	0x3F80_0000 ~ 0x3F80_7FFF	32
9	0x0000_8000 ~ 0x0000_FFFF	0x3F80_8000 ~ 0x3F80_FFFF	32
7	0x0001_0000 ~ 0x0001_FFFF	0x3F81_0000 ~ 0x3F81_FFFF	64
6	0x0002_0000 ~ 0x0003_FFFF	0x3F82_0000 ~ 0x3F83_FFFF	128
5	0x0004_0000 ~ 0x0005_FFFF	0x3F84_0000 ~ 0x3F85_FFFF	128
4	0x0006_0000 ~ 0x0007_FFFF	0x3F86_0000 ~ 0x3F87_FFFF	128
3	0x0008_0000 ~ 0x0009_FFFF	0x3F88_0000 ~ 0x3F89_FFFF	128
2	0x000A_0000 ~ 0x000B_FFFF	0x3F8A_0000 ~ 0x3F8B_FFFF	128
1	0x000C_0000 ~ 0x000D_FFFF	0x3F8C_0000 ~ 0x3F8D_FFFF	128
0	0x000E_0000 ~ 0x000F_FFFF	0x3F8E_0000 ~ 0x3F8F_FFFF	128

注) 第 1 バスサイクルから第 5 バスサイクルまで上位側のアドレスは消去するブロックのアドレスを指定してください。

表 24-17 プロテクトビットプログラムアドレス表

Block	プロテクトビット	第 7 バスライトサイクルのアドレス				
		アドレス [18]	アドレス [17]	アドレス [16:11]	アドレス [10]	アドレス [9]
Block0	<BLPRO[0]>	0	0	"0"固定	0	0
Block1	<BLPRO[1]>	0	0		0	1
Block2	<BLPRO[2]>	0	0		1	0
Block3	<BLPRO[3]>	0	0		1	1
Block4	<BLPRO[4]>	0	1		0	0
Block5	<BLPRO[5]>	0	1		0	1
Block6	<BLPRO[6]>	0	1		1	0
Block7	<BLPRO[7]>	0	1		1	1
Block9	<BLPRO[9]>	1	0		0	1
Block8	<BLPRO[8]>	1	0		0	0

表 24-18 プロテクトビット消去アドレス表


Block	プロテクトビット	第 7 バスライトサイクルのアドレス [18:17]	
		アドレス[18]	アドレス[17]
Block0 ~ 3	<BLPRO[0:3]>	0	0
Block4 ~ 7	<BLPRO[4:7]>	0	1
Block8 ~ 9	<BLPRO[8:9]>	1	0

注) プロテクトビット消去コマンドは、プロテクトビット単位での消去はできません。

表 24-19 ID-Read コマンド第 4 バスライトサイクルの ID アドレス(IA)とその後の 32 ビット転送命令で読み出せるデータ

IA[15:14]	ID[7:0]	Code
0y00	0x98	メーカーコード
0y01	0x5A	デバイスコード
0y10	Reserved	-
0y11	0x10	マクロコード

24.3.2.1 フローチャート



Autoページプログラムコマンドシーケンス(アドレス/コマンド)




図 24-10 自動プログラム

注) 0x54xx は 0x55xx でもコマンドシーケンスを実行します。




図 24-11 自動消去

注) 0x54xx は 0x55xx でもコマンドシーケンスを実行します。

第 25 章 プロテクト/セキュリティ機能

25.1 概要

本製品は内蔵 ROM (Flash)のライト/消去をプロテクトする機能、およびライターでの内蔵 ROM (Flash)領域を読み出し禁止に設定できるセキュリティ機能を内蔵しています。セキュリティ機能はデバッグ機能の使用制限も行います。プロテクト/セキュリティ機能として、次の 2 つの機能をもっています。

- ・ 内蔵 ROM (Flash)のライト/消去プロテクト
- ・ セキュリティ機能

25.2 特長

25.2.1 内蔵 ROM (Flash)のライト/消去プロテクト

内蔵フラッシュは、ブロック単位で書き込みと消去の動作を禁止することができます。この機能をライト/消去プロテクトと呼びます。

ライト/消去プロテクト機能を有効にするためには、プロテクトをかけたいブロックに対応するプロテクトビットを"1"にします。プロテクトビットを"0"にすることによりブロックプロテクトを解除することができます。(プログラム方法については、「Flash 動作説明」の章をご覧ください。)

プロテクトビットは、FCFLCS<BLPRO[9:0]>でモニタすることができます。

25.2.2 セキュリティ機能

内蔵フラッシュに対してのデータの読み出しの制限および、デバッグ機能を制限することができます。この機能をセキュリティ機能と呼びます。

セキュリティ機能が有効になる条件を、以下に示します。

1. FCSECBIT<SECBIT>が"1"にセットされている。
2. ライト/消去プロテクト用のすべてのプロテクトビット(FCFLCS<BLPRO>)が"1"にセットされている。

注) FCSECBIT<SECBIT>はコールドリセットで"1"にセットされます。

セキュリティ機能が有効な状態の制限内容を、表 25-1 に示します。

表 25-1 セキュリティ機能有効時の制限内容

項目	内容
1) ROM 領域のデータの読み出し	CPU からの読み出しは可能です。
2) デバッグポート	シリアルワイヤ、トレースの通信ができなくなります。
3) フラッシュに対するコマンドの実行	フラッシュに対してのコマンドライトが受け付けられません。また、ライト/消去プロテクト用のプロテクトビットを消去しようとすると、チップ消去が行われ、すべてのプロテクトビットも消去されます。

25.3 レジスタ

25.3.1 レジスタ一覧

Base Address = 0x41FF_F000

レジスタ名		Address(Base+)
Reserved	-	0x0000,0x0004
セキュリティビットレジスタ	FCSECBIT	0x0010
フラッシュコントロールレジスタ	FCFLCS	0x0020
Reserved	-	0x0024,0x0028

注) "Reserved"表記のアドレスにはアクセスしないでください。

25.3.2 FCFLCS(フラッシュコントロールレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	BLPRO9	BLPRO8
リセット後	0	0	0	0	0	0	(注 2)	(注 2)
	23	22	21	20	19	18	17	16
bit symbol	BLPRO7	BLPRO6	BLPRO5	BLPRO4	BLPRO3	BLPRO2	BLPRO1	BLPRO0
リセット後	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)	(注 2)
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	RDY/BSY
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-26	-	R	リードすると"0"が読めます。
25-16	BLPRO9- BLPRO0	R	Block9～0のプロテクト状態 0: プロテクト状態ではない 1: プロテクト状態 プロテクトビット値は各ブロックのプロテクト状態に対応します。該当ビットが"1"の時は対応するブロックがプロテクト状態であることを示します。プロテクト状態のブロックは書き換えはできません。
15-1	-	R	リードすると"0"が読めます。
0	RDY/BSY	R	Ready/Busy (注 1) 0: 自動動作中 1: 自動動作終了 自動動作の状態を認識する方法として、RDY/BSY 出力を備えています。本ビットはこの機能を CPU からモニタするための機能ビットです。フラッシュメモリが自動動作中は "0" を出力し、ビジー状態であることを示します。自動動作が終了するとレディ状態となり "1" を出力し、次のコマンドを受け付けます。自動動作の結果が不良であった場合、本ビットは "0" 出力を継続します。ハードウェアリセットにより "1" に復帰します。

注 1) コマンド発行は、必ずレディ状態であることを確認してから発行してください。ビジー中にコマンド発行を行なった場合、正常なコマンドが送られないだけでなく、それ以降のコマンドを入力できなくなる可能性があります。その際は、ハードウェアリセットで復帰してください。ハードウェアリセットを行う場合は、システムクロックによらず 0.5 μ s 以上のリセット期間が必要となります。またこの場合、リセット解除後読み出しが可能になるまで 2 ms 程度の時間がかかります。

注 2) プロテクト状態に対応した値が読めます。

25.3.3 FCSECBIT(セキュリティビットレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	SECBIT
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	SECBIT	R/W	セキュリティビット 0: セキュリティ機能設定不可 1: セキュリティ機能設定可能

注) 本レジスタは、コールドリセットで初期化されます。

25.4 設定/解除方法

25.4.1 内蔵 ROM (Flash)のライト/消去プロテクト

プロテクトビットの書き込みと消去はコマンドシーケンスを用いて行います。

プロテクトビットの書き込みはプロテクトビットプログラムコマンドを使用して1ビット単位、消去はプロテクトビット消去コマンドを使用して4ビット単位で行います。

すべてのプロテクトビットが"1"でかつ、FCSECBIT<SECBIT>が"1"の場合、セキュリティ機能が有効になっているので注意が必要です。この状態でプロテクトビットの消去を行うと、チップ消去を行った上でプロテクトビットすべてを消去します。このため、FCSECBIT<SECBIT>を"0"にしてからプロテクトビットの消去を行う必要があります。

コマンドシーケンスの詳細は「Flash 動作説明」の章を参照してください。

25.4.2 セキュリティビット

セキュリティ機能を有効にする FCSECBIT<SECBIT>は電源投入時のリセットで"1"にセットされます。FCSECBIT<SECBIT>の書き替えは以下の手順で行います。

1. FCSECBIT に対して特定のコード(0xa74a9d23)を書き込む。
2. 1.の書き込みから 16 クロック以内にデータを書き込む。

注) 上記 1., 2.の書き込みは 32bit 転送命令で行ってください。

Not Recommended
for New Design

第 26 章 RAM インタフェース

RAM の 0x2000_4000 ~ 0x2000_BFFF はリセット解除後 1WAIT に設定されています。0WAIT としても使用可能です。

26.1 レジスタ一覧

制御レジスタとアドレスは以下の通りです。

レジスタ名		Address(Base+)
RAM インタフェースレジスタ	RCWAIT	0x0000

Base Address = 0x41FF_F058

26.1.1 RCWAIT(RAM インタフェースレジスタ)

	31	30	29	28	27	26	25	24
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	23	22	21	20	19	18	17	16
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8
bit symbol	-	-	-	-	-	-	-	-
リセット後	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
bit symbol	-	-	-	-	-	-	-	RAM1WAIT
リセット後	0	0	0	0	0	0	0	1

Bit	Bit Symbol	Type	機能
31-1	-	R	リードすると"0"が読めます。
0	RAM1WAIT	R/W	RAMWAIT を設定 0 : 0WAIT 1 : 1WAIT


Not Recommended
for New Design

第 27 章 ポート部等価回路図


基本的に標準 CMOS ロジック IC 「74HCxx」 シリーズと同じゲート記号を使って書かれています。

入力保護抵抗は、数十 Ω ~ 数百 Ω 程度です。X2, XT2 のダンピング抵抗値は、図中に typ. 値を記入しています。


27.1 PA0~7、PB0~7、PP1、PP3~5




27.2 PC0~7、PD0~7、PE0~7、PF0~4、PG0~7、PH0~7、PI0、PL0~7、PM0~7、PN0~7、PO0~7、PP0、PP2、PP6





27.3 PI1




27.4 PJ0~7、PK0~7




27.5 $\overline{\text{RESET}}$ 、 $\overline{\text{NMI}}$ 27.6 MODE 、 SWCLK 27.7 SWDIO 


27.8 X1, X2



27.9 XT1, XT2



27.10 VREFH, AVSS



第 28 章 電気的特性

28.1 絶対最大定格

項目		記号	定格	単位
電源電圧		DVDD3(注 2)	-0.3 ~ 3.9	V
		AVDD3	-0.3 ~ 3.9	
		RVDD3	-0.3 ~ 3.9	
入力電圧		V _{IN}	-0.3 ~ DVDD3 + 0.3	V
低レベル 出力電流	1 端子	I _{OL}	5	mA
	合計	ΣI _{OL}	50	
高レベル 出力電流	1 端子	I _{OH}	-5	
	合計	ΣI _{OH}	-50	
消費電力(Ta = 85 °C)		PD	600	mW
はんだ付け温度(10 s)		T _{SOLDER}	260	°C
保存温度		T _{STG}	-40 ~ 125	°C
動作温度	Flash W/E 時を除く	T _{OPR}	-40 ~ 85	°C
	Flash W/E 時		0 ~ 70	

注 1) 絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの 1 つの項目も超えることができない規格です。絶対最大定格(電流, 電圧, 消費電力, 温度)を超えると破壊や劣化の原因となり、破裂・燃焼による障害を負うことがあります。従って必ず絶対最大定格を超えないように、応用機器の設計を行ってください。

注 2) DVDD3 = DVDD3A = DVDD3B の値です。

Ta = -40 ~ 85 °C

28.2 DC 電気的特性(1/3)

項目		記号	条件		Min.	Typ. (注 1)	Max.	単位
電源電圧	DVDD3A = AVDD3=DVDD3B= RVDD3 (注 3) DVSS = AVSS = 0V	DVDD3A AVDD3 DVDD3B RVDD3	f _{OSC} = 8 ~ 16 MHz f _{sys} = 1 ~ 64 MHz f _s = 30 ~ 34 kHz		2.7	—	3.6	V
低レベル 入力電圧	PJ0~7, PK0~7 (注 2)	V _{IL1}	2.7 V ≤ AVDD3 ≤ 3.6 V		-0.3	—	0.25 AVDD3	V
	PA0~7, PB0~7, PP1, PP3~5	V _{IL2}	2.7 V ≤ DVDD3 ≤ 3.6 V				0.3 DVDD3	
	PC0~7, PD0~7, PE0~7, PF0~4, PG0~7, PH0~7, PI0~1, PL0~7, PM0~7, PN0~7, PO0~7, PP0/2/6 RESET, NMI, MODE, SWDIO, SWCLK	V _{IL3}					0.25 DVDD3	
	X1	V _{IL4}					2.7 V ≤ DVDD3A ≤ 3.6 V	
	高レベル 入力電圧	PJ0~7, PK0~7 (注 2)	V _{IH1}	2.7 V ≤ AVDD3 ≤ 3.6 V			0.75 AVDD3	
PA0~7, PB0~7, PP1, PP3~5		V _{IH2}	2.7 V ≤ DVDD3 ≤ 3.6 V		0.7 DVDD3	DVDD3 + 0.3		
PC0~7, PD0~7, PE0~7, PF0~4, PG0~7, PH0~7, PI0~1, PL0~7, PM0~7, PN0~7, PO0~7, PP0/2/6 RESET, NMI, MODE, SWDIO, SWCLK		V _{IH3}			0.75 DVDD3			
X1		V _{IH4}			2.7 V ≤ DVDD3A ≤ 3.6 V		0.9 DVDD3A	DVDD3A + 0.3
低レベル出 力電圧		下記以外	V _{OL1}	I _{OL} = 2 mA	DVDD3 ≥ 2.7 V	—	—	0.4
	PL0/1/4/5, PG0/1/4/5	V _{OL2}	I _{OL} = 3 mA	—		—		
高レベル出力電圧		V _{OH}	I _{OH} = -2 mA	DVDD3 ≥ 2.7 V	2.4	—	—	V
入力リーク電流		I _{LI}	0.0 ≤ V _{IN} ≤ DVDD3 0.0 ≤ V _{IN} ≤ AVDD3		—	0.02	±5	μA
出力リーク電流		I _{LO}	0.2 ≤ V _{IN} ≤ DVDD3 - 0.2 0.2 ≤ V _{IN} ≤ AVDD3 - 0.2		—	0.05	±10	
リセットブルアップ抵抗		RRST	DVDD3 = 2.7 V ~ 3.6 V		—	50	150	kΩ
シュミット入力幅		V _{TH}	2.7 V ≤ DVDD3 ≤ 3.6 V		0.3	0.6	—	V
プログラマブルブルアップ/ダウン抵抗		PKH	DVDD3 = 2.7 V ~ 3.6 V		—	50	150	kΩ
Pin 容量(電源端子を除く)		C _{IO}	f _c = 1 MHz		—	—	10	pF

注 1) Typ 値は特に指定のない限り Ta = 25 °C, DVDD3 = DVDD3A = DVDD3B = RVDD3 = AVDD3 = 3.3 V の値です。

注 2) PJ, PK ポートを汎用入力ポートとして使用した場合です。

注 3) DVDD3A, DVDD3B, AVDD3, RVDD3 は同電圧で使用してください。

28.3 DC 電氣的特性(2/3)

DVDD3A = DVDD3B = AVDD3 = RVDD3 = 2.7 V ~ 3.6 V, Ta = -40 ~ 85 °C

項目	記号	条件	Min.	Typ. (注 1)	Max.	単位
低レベル出力電流	I _{OL1}	下記以外 (1 端子当たり)	—	—	2	mA
	I _{OL2}	PL0/1/4/5, PG0/1/4/5 (1 端子当たり)	—	—	3	mA
	ΣI _{OL1}	グループ単位, PORT L/I	—	—	20	mA
	ΣI _{OL2}	グループ単位, PORT M/N/O/P	—	—	27	mA
	ΣI _{OL3}	グループ単位, PORT A/B/C/D/E	—	—	27	mA
	ΣI _{OL4}	グループ単位, PORT F/G/H	—	—	27	mA
	ΣI _{OL5}	全端子 (全ポート)	—	—	35	mA
高レベル出力電流	I _{OH}	1 端子当たり	—	—	-2	mA
	ΣI _{OH1}	グループ単位, PORT I/L/M/N/O/P	—	—	-13	mA
	ΣI _{OH2}	グループ単位, PORT A/B/C/D/E	—	—	-13	mA
	ΣI _{OH3}	グループ単位, PORT F/G/H	—	—	-13	mA
	ΣI _{OH4}	全端子 (全ポート)	—	—	-35	mA

注 1) Typ 値は特に指定のない限り Ta = 25 °C, DVDD3 = RVDD3 = AVDD3 = 3.3 V の値です。

注 2) DVDD3, DVDD3A, DVDD3B, AVDD3, RVDD3 は同電圧で使用してください。

注 3) 高レベル出力電流 (ΣI_{OH}) は、電源毎の合計値です。

28.4 DC 電気的特性(3/3)

DVDD3A = DVDD3B = AVDD3 = RVDD3 = 2.7 V ~ 3.6 V, Ta = -40 ~ 85 °C

項目	記号	条件	Min.	Typ. (注 1)	Max.	単位
NORMAL (注 2) ギア比 1/1	IDD	fsys = 64 MHz (fosc = 8 MHz)	-	85	95	mA
IDLE2 (注 3)			-	40	48	
IDLE1 (注 4)		fsys = 1 MHz (fosc = 8 MHz, PLL= OFF,CG = 1/8)	-	1.3	5	
SLOW			-	1	6	
SLEEP(注 5)		fs = 32.768 kHz	-	260	2450	μA
STOP		-	-	250	2400	
BACKUP SLEEP (注 6)		fs=32.768 kHz	-	35	210	
BACKUP STOP (注 7)		-	-	25	200	

- 注 1) Typ 値は特に指定のない限り Ta = 25 °C, DVDD3A = DVDD3B = AVDD3 = RVDD3 = 3.3 V の値です。
- 注 2) IDD NORMAL の測定条件:
実行プログラム: ドライストン Ver.2.1 (内蔵 FLASH 動作)
動作内蔵周辺機能: AD コンバータを除く内蔵周辺機能
- 注 3) IDD IDLE2 の測定条件:
動作内蔵周辺機能: 周辺機能は動作
- 注 4) IDD IDLE1 の測定条件:
動作内蔵周辺機能: 周辺機能は一部動作
- 注 5) IDD SLEEP の測定条件:
動作内蔵周辺機能: CEC、RMC、RTC のみ動作
- 注 6) IDD BACKUP SLEEP の測定条件:
動作内蔵周辺機能: CEC、RMC、RTC のみ動作、BACKUP RAM の保持、それ以外は電源遮断
- 注 7) IDD BACKUP STOP の測定条件:
動作内蔵周辺機能: BACKUP RAM のみ保持し、それ以外は電源遮断

28.5 10 ビット AD コンバータ変換特性

DVDD3A = DVDD3B = AVDD3 = RVDD3 = 2.7 V ~ 3.6 V

AVSS = DVSS, Ta = -40 ~ 85 °C

項目	記号	条件	Min	Typ	Max	単位
アナログ基準電圧(+)	VREFH	—	2.7	3.3	3.6	V
アナログ入力電圧	VAIN	—	AVSS	—	VREFH	V
アナログ基準 電圧電源電流	AD 変換時	IREF DVSS = AVSS	—	2.5	5.5	mA
	AD 非変換時		—	0.02	5	μA
消費電流	AD 変換時	— IREF を除く	—	—	3	mA
積分非直線性誤差	—	AIN 負荷抵抗 ≤ 1.3 kΩ AIN 負荷容量 ≥ 0.1 μF 変換時間 ≥ 1.5 μs	—	±2	±3	LSB
微分非直線性誤差			—	±1	±2	
オフセット誤差			—	±2	±4	
フルスケール誤差			—	±2	±4	

注 1) 1LSB = (VREFH - AVSS)/1024 [V]

注 2) AD コンバータ単体動作の時の特性です。

28.6 AC 電気的特性

28.6.1 AC 測定条件

本章に記載されている AC 特性は、特に指定のない限り以下の条件での測定結果です。

- ・ 出力レベル : High = $0.8 \times \text{DVDD3}$
- ・ 出力レベル : Low = $0.2 \times \text{DVDD3}$
- ・ 入力レベル : DC 電気的特性の低レベル入力電圧/高レベル入力電圧参照
- ・ 負荷容量 : CL = 30pF

注) 表中の“計算式”は $\text{DVDD3} = 2.7\text{V} \sim 3.6\text{V}$ の範囲での規定を示します。

Not Recommended
for New Design

28.6.2 メモリコントローラ(SMC)

表中の計算式に用いられる" T "は内部バス周波数(fsys)の 1/2 周波数の周期を示します。

AC 測定条件

- ・ 出力レベル : High = $0.7 \times DVDD3$, Low = $0.3 \times DVDD3$
- ・ 入力レベル : High = $0.7 \times DVDD3$, Low = $0.3 \times DVDD3$
- ・ 負荷容量 : CL = 40pF

28.6.2.1 基本バスサイクル(リード)

項目	記号	計算式		fsys = 64 MHz T=31.25 N = 4 M = 1 K = 5 L = 2 P = 2 Q = 2	単位
		Min	Max		
SMCCLK	t _{CYC}	31.25	2000	31.3	ns
A1 ~ A23 有効 → D0 ~ D15 入力 (セパレートバスモード)	t _{ADH}	—	(N)T - 35.0	90.0	
A1 ~ A23 有効 → D0 ~ D15 入力 (マルチプレクスバスモード)	t _{ADL}	—	(N)T - 35.0	90.0	
A1 ~ A23 有効 → D0 ~ D15 入力 (ページアクセス)	t _{AD1}	—	(Q)T - 35.0	27.5	
OE 立ち下がり → D0 ~ D15 入力	t _{OED}	—	(N - M)T - 25.0	68.8	
OE 低レベルパルス幅	t _{OEW}	(N - M)T - 13.0	—	80.8	
A1 ~ A23 有効 → OE 立ち下がり (セパレートバスモード)	t _{AOEH}	(M)T - 15.0	—	16.3	
A1 ~ A16 有効 → OE 立ち下がり (マルチプレクスバスモード)	t _{AOEL}	(M)T - 15.0	—	16.3	
OE 立ち上がり → D0 ~ D15 保持	t _{HR}	0.00	—	0.00	
A1 ~ A23 有効 → D0 ~ D15 保持	t _{HA}	0.00	—	0.00	
OE 高レベルパルス幅	t _{OEHW}	(M)T - 13.0	—	18.3	
ALE 低レベルパルス幅	t _{LL}	T - 13.0	—	18.3	
A1 ~ A16 有効 → ALE 立ち上がり	t _{AL}	T - 15.0	—	16.3	
ALE 立ち上がり → A1 ~ A16 保持	t _{LA}	T - 10.0	—	21.3	
OE の立ち上がり → ALE 立ち下がり	t _{CLR}	(P)T - 13.0	—	49.5	
OE の立ち上がり → A1 ~ A16 保持	t _{CAR}	(P)T - 13.0	—	49.5	
OE の立ち上がり → A1 ~ A16 出力	t _{RAE}	(P)T - 13.0	—	49.5	

注) 表中の“計算式”に用いられる変数は以下で定義されます

$$\begin{aligned}
 N &= t_{RC} \text{ サイクル数} \geq 3, & M &= t_{CEOE} \text{ サイクル数} \geq 1 \\
 K &= t_{WC} \text{ サイクル数} \geq 3, & L &= t_{WP} \text{ サイクル数} \geq 1 \\
 P &= t_{TR} \text{ サイクル数} \geq 1, & Q &= t_{PC} \text{ サイクル数} \geq 1
 \end{aligned}$$

28.6.2.2 基本バスサイクル(ライト)

項目	記号	計算式		fsys = 64 MHz N = 4 M = 1 K = 5 L = 2 P = 2 Q = 2	単位
		Min	Max		
D0 ~ D15 有効 → $\overline{WE}$ 立ち上がり (セパレートバスモード)	t _{DW}	(L + 1)T - 23.0	-	70.8	ns
D0 ~ D15 有効 → $\overline{WE}$ 立ち上がり (マルチプレクスバスモード)	t _{DW1}	(L)T - 23.0	-	39.5	
$\overline{WE}$ 低レベルパルス幅 (セパレートバスモード)	t _{WW}	(L)T - 13.0	-	49.5	
$\overline{WE}$ 低レベルパルス幅 (マルチプレクスバスモード)	t _{WW1}	(L + 1)T - 13.0	-	80.8	
A1 ~ A23 有効 → $\overline{WE}$ 立ち下がり	t _{AW}	T - 15.0	-	16.3	
$\overline{WE}$ 立ち上がり → A1 ~ A23 保持	t _{WA}	(K - L)T - 13.0	-	80.8	
$\overline{WE}$ 立ち上がり → D0 ~ D15 保持 (セパレートバスモード)	t _{WD}	(K - L - 1)T - 10.0	-	52.5	
$\overline{WE}$ 立ち上がり → D0 ~ D15 保持 (マルチプレクスバスモード)	t _{WD1}	(K - L - 2)T - 10.0	-	21.3	
$\overline{WE}$ の立ち上がり → A1 ~ A16 保持	t _{CLW}	(K - L - 2 + P)T - 13.0	-	80.8	
$\overline{WE}$ の立ち上がり → $\overline{ALE}$ 立ち下がり	t _{CAW}	(K - L - 2 + P)T - 13.0	-	80.8	


注) 表中の“計算式”に使われる変数は以下で定義されます。


$$N = t_{RC} \text{ サイクル数} \geq 3, \quad M = t_{CEOE} \text{ サイクル数} \geq 1$$
$$K = t_{WC} \text{ サイクル数} \geq 3, \quad L = t_{WP} \text{ サイクル数} \geq 1$$
$$P = t_{TR} \text{ サイクル数} \geq 1, \quad Q = t_{PC} \text{ サイクル数} \geq 1$$


28.6.2.3 リード・ライトサイクルの設定例

外部バスリードアクセス時には、有効なアクセス以外にダミー読み出しサイクルが発生することがあります。そのため、外部メモリを FIFO として使用することはできません。


以下の動作サイクルはダミーサイクルを含まない有効なサイクルのみを示します。

(1) メモリ・リードサイクル セパレートバス ($t_{RC}=4$, $t_{CEOE}=1$ 設定例)


(2) メモリ・ライトサイクル セパレートバス($t_{WC}=4$, $t_{WP}=2$ 設定例)

(3) メモリ・リードサイクル マルチプレクスバス ($t_{RC}=7$, $t_{CEOE}=3$ 設定例)

(4) メモリ・ライトサイクル マルチプレクスバス($t_{WC}=7$, $t_{WP}=4$ 設定例)



(5) メモリ・リードサイクル セパレートバス ページアクセス ($t_{RC}=4$, $t_{CEOE}=1$, $t_{PC}=2$ 4burst 設定例)



28.6.3 シリアルチャネル(SIO/UART)

28.6.3.1 I/O インタフェースモード

表中の x は SIO の動作クロックの周期を表します。SIO の動作クロックは、システムクロック f_{sys} と同じ周期です。この周期は、クロックギアの設定に依存します。

(1) SCLK 入力モード

[データ入力]

項目	記号	計算式		fsys = 64 MHz		単位
		Min	Max	Min	Max	
SCLK クロック High 幅(入力)	t_{SCH}	4x	–	62.5	–	ns
SCLK クロック Low 幅(入力)	t_{SCL}	4x	–	62.5	–	
SCLK 周期	t_{SCY}	$t_{SCH} + t_{SCL}$	–	125	–	
有効 Data 入力 → SCLK 立ち上がり/立ち下がり(注 1)	t_{SRD}	30	–	30.0	–	
SCLK 立ち上がり/立ち下がり(注 1) → Input Data 保持	t_{HSR}	x + 30	–	45.6	–	

[データ出力]

項目	記号	計算式		fsys = 64 MHz		単位
		Min	Max	Min	Max	
SCLK クロック High 幅(入力)	t_{SCH}	4x	–	91.9 (注 3)	–	ns
SCLK クロック Low 幅(入力)	t_{SCL}	4x	–	91.9 (注 3)	–	
SCLK 周期	t_{SCY}	$t_{SCH} + t_{SCL}$	–	184	–	
Output Data → SCLK 立ち上がり/立ち下がり(注 1)	t_{OSS}	$t_{SCY}/2 - 3x - 45$	–	0.00 (注 2)	–	
SCLK 立ち上がり/立ち下がり(注 1) → Output Data 保持	t_{OHS}	$t_{SCY}/2$	–	91.9	–	


注 1) SCLK 立ち上がり/立ち下がり : SCLK 立ち上がりモードの場合は SCLK 立ち上がり、SCLK 立ち下がりモードの場合は SCLK 立ち下がりのタイミングです。

注 2) 計算値がマイナスにならない範囲の SCLK 周期で使用してください。

注 3) t_{OSS} がマイナスにならない最小値を示しています。

(2) SCLK 出力モード

項目	記号	計算式		fsys = 64 MHz		単位
		Min	Max	Min	Max	
SCLK 周期(プログラマブル)	t_{SCY}	4x	–	62.5	–	ns
Output Data → SCLK 立ち上がり	t_{OSS}	$t_{SCY}/2 - 20$	–	11.3	–	
SCLK 立ち上がり → Output Data 保持	t_{OHS}	$t_{SCY}/2 - 20$	–	11.3	–	
有効 Data 入力 → SCLK 立ち上がり	t_{SRD}	45	–	45	–	
SCLK 立ち上がり → Input Data 保持	t_{HSR}	0	–	0	–	



Not Recommended for New Design

28.6.4 シリアルバスインタフェース(I2C/SIO)


28.6.4.1 I2C モード

x は I2C の動作クロックの周期を表します。I2C の動作クロックは、システムクロック fsys と同じ周期です。この周期は、クロックギアの設定に依存します。

n は SBIxCR<SCK>で指定した SCL 出力クロックの周波数選択値です。

項目	記号	計算式		標準モード		ファーストモード		単位
		Min	Max	Min	Max	Min	Max	
SCL クロック周波数	tSCL	0	–	0	100	0	400	kHz
スタートコンディション保持	tHD; STA	–	–	4.0	–	0.6	–	μs
SCL クロック Low 幅(入力) (注 1)	tLOW	–	–	4.7	–	1.3	–	μs
SCL クロック High 幅(入力) (注 2)	tHIGH	–	–	4.0	–	0.6	–	μs
再スタートコンディション セットアップ時間	tSU; STA	ソフト (注 5)	–	4.7	–	0.6	–	μs
データ保持時間(入力) (注 3, 4)	tHD; DAT	–	–	0.0	–	0.0	–	μs
データセットアップ時間	tSU; DAT	–	–	250	–	100	–	ns
ストップコンディションセットアップ時間	tSU; STO	–	–	4.0	–	0.6	–	μs
ストップコンディションとスタート コンディション間のバスフリー時間	tBUF	ソフト (注 5)	–	4.7	–	1.3	–	μs

- 注 1) SCL クロック LOW 幅(出力): $(2^{n-1} + 58)/x$
注 2) SCL クロック HIGH 幅(出力): $(2^{n-1} + 14)/x$
通信規格上、標準モード/高速モードの最高速は 100 kHz/400 kHz です。内部 SCL クロックの周波数の設定は、使用される fsys と上記注 1,注 2 の計算式にて設定されますのでご注意ください。
- 注 3) データ保持時間(出力)は内部 SCL から 4x の時間です。
注 4) フィリップススペックでは内部で、SDA 入力時にデータホールド 300nsec を確保して SCL 立ち下がり時の不安定状態を回避することになっていますが、本製品では対応していません。また SCL のエッジスロープコントロール機能を持っていません。従って、SCL/SDA の tr/tf を含めて BUS 上で上表のデータ保持時間(入力)を守るように設計してください。
注 5) ソフトウェアに依存します。
注 6) フィリップススペックでは、ファーストモードデバイスへの電源供給が切れた場合、バスラインを妨げることがないように SDA および SCL 信号の I/O ピンと電源との接続が外れるようにする必要がありますが、本デバイスでは対応していません。



28.6.4.2 クロック同期式 8 ビット SIO モード

x は SIO の動作クロックの周期を表します。SIO の動作クロックは、システムクロック fsys と同じ周期です。この周期は、クロックギアの設定に依存します。

(1) SCK 入力モード(SCK デューティ 50%の場合)

[データ入力]

項目	記号	計算式		fsys = 64 MHz		単位
		Min	Max	Min	Max	
SCK クロック High 幅(入力)	t _{SCH}	4x	—	62.5	—	ns
SCK クロック Low 幅(入力)	t _{SCL}	4x	—	62.5	—	
SCK 周期	t _{SCY}	t _{SCH} + t _{SCL}	—	125	—	
SCK 立ち上がり → 有効 Data 入力	t _{SRD}	30 - x	—	14.4	—	
SCK 立ち上がり → Input Data 保持	t _{HSR}	2x + 30	—	61.3	—	

[データ出力]

項目	記号	計算式		fsys = 64 MHz		単位
		Min	Max	Min	Max	
SCK クロック High 幅(入力)	t _{SCH}	4x	—	91.9 (注 2)	—	ns
SCK クロック Low 幅(入力)	t _{SCL}	4x	—	91.9 (注 2)	—	
SCK 周期	t _{SCY}	t _{SCH} + t _{SCL}	—	184	—	
SCK 立ち上がり → Output Data	t _{OSS}	t _{SCY} /2 - 3x - 45	—	0 (注 1)	—	
SCK 立ち上がり → Output Data 保持	t _{OHS}	t _{SCY} /2 + x	—	107.6	—	

注 1) 計算値がマイナスにならない範囲の SCLK 周期で使用してください。


注 2) t_{OSS} がマイナスにならない最小値を示しています。

(2) SCK 出力モード(SCK デューティ 50%の場合)

項目	記号	計算式		fsys = 64 MHz		単位
		Min	Max	Min	Max	
SCK 周期(プログラマブル)	t _{SCY}	16x (注 1)	—	250	—	ns
Output Data → SCK 立ち上がり	t _{OSS}	t _{SCY} /2 - 20 (注 2)	—	105	—	
SCK 立ち上がり → Output Data 保持	t _{OHS}	t _{SCY} /2 - 20	—	105	—	
有効 Data 入力 → SCK 立ち上がり	t _{SRD}	x + 45	—	60.6	—	
SCK 立ち上がり → Input Data 保持	t _{HSR}	0	—	0	—	

注 1) 自動ウェイト後の SCK 周期は 14x になります。

注 2) 自動ウェイト後の t_{OSS} が t_{SCY}/2 - x - 20 になることがあります。



28.6.5 SSP コントローラ(SSP)

表中の計算式に使われる" T "は内部プリスケール入力クロック周波数(f_{SPCLK})の 1/2 周波数の周期を示します。

AC 測定条件

- 出力レベル : High = $0.8 \times DVDD3$, Low = $0.2 \times DVDD3$
- 入力レベル : DC 電気的特性の低レベル入力電圧/高レベル入力電圧参照
- 負荷容量 : CL = 30pF

注) 表中の“計算式”は $DVDD3 = 2.7V \sim 3.6V$ の範囲での規定を示します。

項目	記号	計算式		fsys = 64 MHz m = 4 n = 12	単位
		Min	Max		
SPCLK 周期 (マスタ)	T_m	(m)T ただし、50ns 以上	—	62.5 (16MHz)	ns
SPCLK 周期 (スレーブ)	T_s	(n)T	—	187.5 (8MHz)	
SPCLK 立ち上がり時間	t_r	—	10.0	10.0	
SPCLK 立ち下がり時間	t_f	—	10.0	10.0	
マスタモード時 SPCLK 低レベルパルス幅	t_{WLM}	(m)T / 2 - 10.0	—	21.3	
マスタモード時 SPCLK 高レベルパルス幅	t_{WHM}	(m)T / 2 - 10.0	—	21.3	
スレーブモード時 SPCLK 低レベルパルス幅	t_{WLS}	(n)T / 2 - 10.0	—	83.8	
スレーブモード時 SPCLK 高レベルパルス幅	t_{WHS}	(n)T / 2 - 10.0	—	83.8	
マスタモード時 SPCLK 立ち上がり/立ち下がり→出力データ有効	t_{ODSM}	—	15.0	15.0	
マスタモード時 SPCLK 立ち上がり/立ち下がり→出力データ保持	t_{ODHM}	(m)T / 2 - 10.0	—	21.3	
マスタモード時 入力データ有効→SPCLK 立ち上がり/立ち下がり	t_{IDSM}	15.0	—	15.0	
マスタモード時 SPCLK 立ち上がり/立ち下がり→入力データ保持	t_{IDHM}	5.00	—	5.00	
マスタモード時 SPFSS 有効→SPCLK 立ち上がり/立ち下がり	t_{OFSM}	(m)T - 10.0	(m)T + 10.0	52.5 - 72.5	
スレーブモード時 SPCLK 立ち上がり/立ち下がり→出力データ有効	t_{ODSS}	—	(3T) + 22.0	68.9	
スレーブモード時 SPCLK 立ち上がり/立ち下がり→出力データ保持	t_{ODHS}	(n)T / 2 + (2T)	—	125	
スレーブモード時 入力データ有効→SPCLK 立ち上がり/立ち下がり	t_{IDSS}	0.00	—	0.00	
スレーブモード時 SPCLK 立ち上がり/立ち下がり→入力データ保持	t_{IDSH}	(3T) + 10.0	—	56.9	
スレーブモード時 SPFSS 有効→SPCLK 立ち上がり/立ち下がり	t_{OFSS}	(n)T - 15.0	—	172.5	

注) 通信ボーレートクロックは以下の条件範囲で設定する必要があります。

マスターモード時

$$m = (<CPDVR> \times (1 + <SCR>)) = f_{sys} / f_{SPCLK}$$

<CPDVR>は偶数のみが設定可能です。
また m の範囲は 65024 ≥ m ≥ 4 となります。

スレーブモード

$$n = (<CPDVR> \times (1 + <SCR>)) = f_{sys} / f_{SPCLK}$$


n の範囲は 65024 ≥ n ≥ 12 となります。

Not Recommended
for New Design


28.6.5.1 SSP の SPI モード (マスタ)

$$\bullet \quad f_{\text{sys}} / 4 \geq f_{\text{SPCLK}} \geq f_{\text{sys}} / 65024$$

(1) マスタ SSPCR0<SPH> = "0" (1st エッジでデータをラッチ)




(2) マスタ SSPCR0<SPH> = "1" (2nd エッジでデータをラッチ)




28.6.5.2 SSP の SPI モード (スレーブ)

$$\cdot f_{\text{sys}} / 12 \geq f_{\text{SPCLK}} \geq f_{\text{sys}} / 65024$$

(1) スレーブ SSPCR0<SPH> = "0" (1st エッジでデータをラッチ)



(2) スレーブ SSPCR0<SPH> = "1" (2nd エッジでデータをラッチ)




28.6.6 USB ホストコントローラ

USB ホストコントローラの動作クロックはシステムクロック f_{sys} と同じ周期です。

DVDD3A = 3.3±0.3V

項目	記号	Min	Max	単位
D+,D-立ち上がり時間	t_R	4	20	ns
D+,D-立ち下り時間	t_F	4	20	
差動共通モード範囲	VDI	0.2	–	V
出力信号交差電圧	V_{CRS}	1.3	2.0	



28.6.7 16 ビットタイマ/イベントカウンタ

28.6.7.1 イベントカウンタ

x は 16 ビットタイマ/イベントカウンタの動作クロックの周期を表します。16 ビットタイマ/イベントカウンタの動作クロックは、システムクロック f_{sys} と同じ周期です。この周期は、クロックギアの設定に依存します。

項目	記号	計算式		$f_{sys} = 64 \text{ MHz}$		単位
		Min	Max	Min	Max	
クロック低レベルパルス幅	t_{VCKL}	$2x + 100$	–	131.3	–	ns
クロック高レベルパルス幅	t_{VCKH}	$2x + 100$	–	131.3	–	ns

28.6.7.2 キャプチャ

x は 16 ビットタイマ/イベントカウンタの動作クロックの周期を表します。16 ビットタイマ/イベントカウンタの動作クロックは、システムクロック f_{sys} と同じ周期です。この周期は、クロックギアの設定に依存します。

項目	記号	計算式		$f_{sys} = 64 \text{ MHz}$		単位
		Min	Max	Min	Max	
低レベルパルス幅	t_{CPL}	$2x + 100$	–	131.3	–	ns
高レベルパルス幅	t_{CPH}	$2x + 100$	–	131.3	–	ns

28.6.8 外部割り込み

表中の x はシステムクロック fsys の周期を表します。

1. STOP 解除割り込み以外

項目	記号	計算式		fsys = 64 MHz		単位
		Min	Max	Min	Max	
INT0~D 低レベルパルス幅	t _{INTAL}	x + 100	–	115.6	–	ns
INT0~D 高レベルパルス幅	t _{INTAH}	x + 100	–	115.6	–	ns

2. STOP 解除割り込み

項目	記号	Min	Max	単位
INT0~D 低レベルパルス幅	t _{INTBL}	100	–	ns
INT0~D 高レベルパルス幅	t _{INTBH}	100	–	ns


28.6.9 $\overline{\text{NMI}}$

項目	記号	Min	Max	単位
$\overline{\text{NMI}}$ 低レベルパルス幅	t _{INTCL}	100	–	ns

28.6.10 SCOUT 端子 AC 特性


項目	記号	計算式		fsys = 48 MHz		単位
		Min	Max	Min	Max	
高レベルパルス幅	t _{SCH}	0.5T – 5	–	5.5	–	ns
低レベルパルス幅	t _{SCL}	0.5T – 5	–	5.5	–	ns

注) 表中の「T」は SCOUT 出力波形の周期を示します。




28.6.11 デバッグ通信

項目	記号	Min	Max	単位
CLK 周期	T_{dck}	100	–	ns
CLK 立ち上がり → 出力 データ保持	T_{d1}	4	–	ns
CLK 立ち上がり → 出力データ有効	T_{d2}	–	30	ns
入力データ有効 ← CLK 立ち上がり	T_{ds}	20	–	ns
CLK 立ち上がり → 入力データ保持	T_{dh}	15	–	ns



28.6.12 ETM トレース

項目	記号	Min	Max	単位
TRACECLK 周期	t_{clk}	31.25	–	ns
TRACEDATA 有効 ← TRACECLK 立ち上がり	t_{setupr}	2	–	ns
TRACECLK 立ち上がり → TRACEDATA 保持	t_{holdr}	1	–	ns
TRACEDATA 有効 ← TRACECLK 立ち下がり	t_{setupf}	2	–	ns
TRACECLK 立ち下がり → TRACEDATA 保持	t_{holdf}	1	–	ns



28.7 フラッシュ特性

28.7.1 書き込み特性

項目	条件	Min	Typ	Max	単位
フラッシュメモリ書き換え回数	DVDD3 = AVDD3 = RVDD3 = 2.7 V ~ 3.6 V Ta = 0 ~ 70 °C	–	–	100	回

28.8 発振回路

発振子の接続回路例を以下に示します。




図 28-1 高周波発振回路例




図 28-2 低周波発振回路例

注) 発振の安定には、発振子の位置、負荷容量を適切にする必要があります。これらは基板パターンにより大きな影響を受けます。安定した発振を得るため、ご使用される基板での評価をされるようお願いいたします。

本製品は、下記のメーカーの発振子を用いて評価しています。発振回路設計時に発振子の選択に活用願います。

28.8.1 セラミック発振子

本製品は(株)村田製作所製セラミック発振子を用いて評価しています。

(株)村田製作所の製品詳細につきましては、同社ホームページを参照してください。

28.8.2 水晶発振子

本製品は京セラ(株)製水晶発振子を用いて評価しています。

京セラ(株)の製品詳細につきましては、同社ホームページを参照してください。

28.8.3 プリント基板の設計に関するご注意

水晶振動子と発振のための素子を接続する基板パターンは浮遊容量やインダクタンスによる特性の劣化を防止するために最短距離の配線長にご設計下さい。また、多層基板の場合は発振回路の直下の層には面グランドや信号パターンを配線しないようにお願いします。詳しくは、発振子メーカーのホームページを参照してください。

Not Recommended
for New Design

28.9 取り扱い上のご注意


28.9.1 電源の注意事項

28.9.1.1 電源投入時の注意事項

電源立ち上げ（0V から 2.7V への立ち上げ）勾配は、0.1ms/V 以上で使用してください。


電源投入の際には、内蔵レギュレータの安定のための時間と発振安定の時間を考慮する必要があります。本製品では、内蔵レギュレータ安定のための時間として 700 μ s が必要です。また、内蔵レギュレータと発振が安定するための十分な時間、外部リセット端子に "Low" を入力する必要があります。

電源投入の手順を以下に示します。



28.9.1.2 電源再投入時の注意事項


電源を遮断し、再投入する場合、電源の電圧を 0.5V 以下まで落とし、2ms 以上保持してください。その後、電源立ち上げ(2.7V への立ち上げ)勾配は 0.1ms/V 以上で使用してください。リセット信号の入力期間は 28.9.1.1 章を参照してください。



Not Recommended
for New Design

パッケージ型名 : P-LQFP144-2020-0.50E

Unit: mm



Not Recommended
for New Design

製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。

本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器（ヘルスケア除く）、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、発電関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社 Web サイトのお問い合わせフォームからお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。