Weibo QR Description
Popup QR Description
WeChat QR Description
Popup QR Description
別ウィンドウにて開きます
大規模SoCではダイエリアの縮小はもとより消費電力、そしてインプリメンテーションTATの短縮が重要です。ハイパフォーマンスSoCにおいては高速動作のためクロックツリーをはじめ様々なインプリメンテーション技術が必要とされ、さらに高速動作によるパワー、熱そしてシグナルインテグリティへの対処が必要となります。
お客様のデザインに最適なライブラリを作成することにより、省面積、省電力化が可能です。
サインオフ条件をデザインの仕様に合わせて適正化することでエリアオーバーヘッドの削減とタイミングクローズに必要なTATの短縮が可能です。
フロアプラン評価システムを用いることでフロアプランの良否を客観的に見ることを可能とし試行錯誤による開発期間の遅延を防ぎます。
低ジッタのPLLやパワーと低スキューのバランスを考慮したクロックツリーの作成など、豊富な経験に裏打ちされたインプリメント技術により高速動作を実現します。
ハイパフォーマンスSoCで特に顕著となるPI, SI, 熱の問題を高度なモデリング技術とシミュレーション・解析技術の適用により、早期に解析しフィードバックをかけることで実機動作での問題を回避します。
