Contact us

別ウィンドウにて開きます 別ウィンドウにて開きます

高性能SoC設計

大規模・ハイパフォーマンスSoCの課題

大規模SoCではダイエリアの縮小はもとより消費電力、そしてインプリメンテーションTATの短縮が重要です。ハイパフォーマンスSoCにおいては高速動作のためクロックツリーをはじめ様々なインプリメンテーション技術が必要とされ、さらに高速動作によるパワー、熱そしてシグナルインテグリティへの対処が必要となります。

High Performance & Large Scale SoC Solutions

PPA(Power, Performance, Area)最適化

最適化ライブラリ提供

お客様のデザインに最適なライブラリを作成することにより、省面積、省電力化が可能です。

最適化ライブラリ提供(省面積,省電力)

サインオフ条件の適正化によるオーバーヘッド削減

サインオフ条件をデザインの仕様に合わせて適正化することでエリアオーバーヘッドの削減とタイミングクローズに必要なTATの短縮が可能です。

SOコーナー最適化(省面積,省電力,短TAT)

フロアプラン評価システムによる後戻りのないインプリメンテーション

フロアプラン評価システムを用いることでフロアプランの良否を客観的に見ることを可能とし試行錯誤による開発期間の遅延を防ぎます。

ハイパフォーマンスSoC実現への施策

高速動作に必要なPLLを含む高性能クロックツリー実装技術

低ジッタのPLLやパワーと低スキューのバランスを考慮したクロックツリーの作成など、豊富な経験に裏打ちされたインプリメント技術により高速動作を実現します。

早期のPower Integrity (PI) / Signal Integrity (SI) / 熱解析による製品仕様・デザインへのフィードバック

ハイパフォーマンスSoCで特に顕著となるPI, SI, 熱の問題を高度なモデリング技術とシミュレーション・解析技術の適用により、早期に解析しフィードバックをかけることで実機動作での問題を回避します。

ご検討の方に

技術的なご質問
ご購入、サンプルに関するお問い合わせ
·設計および使用に際しては、本製品に関する最新の情報および本製品が使用される機器の取扱説明書などをご確認の上、これに従ってください。