Contact us

別ウィンドウにて開きます 別ウィンドウにて開きます

FFSA™

FFSA™は、メタル配線層のみで変更可能なスタンダードセルロジックやSRAM、高速SerDes、IOを備え、様々なお客様のご要求にお答えする革新的なカスタムSoC開発プラットフォームです。

ラインアップ

各プロセスでマルチプロトコル対応のSerDesを備えた複数のマスタをラインアップし、最適なマスタを提案致します。

プロセス・テクノロジー 130nm 65nm 40nm 28nm
最大ゲート数(*) 912Kgate 21Mgate 25Mgate 100Mgate
最大SRAM容量 664Kbit 19Mbit 30Mbit 207Mbit
最大トランシーバ速度 12.5Gbps 28Gbps
最大トランシーバ・レーン数 14 64
最大I/Oピン数 337 1110 720 928

(*)使用可能なゲート数は、目安の数値であり、適用する回路によって変動します。

カタログ

東芝SoC設計プラットフォーム - FFSA™

FFSA™の構造

ASICと同等の開発メソドロジや、ライブラリを使用することで、高パフォーマンス、低消費電力、チップサイズ小型化を実現します。
また、数枚のメタル層のみによるカスタム化を可能とすることにより、開発費を低く抑え、短納期でのサンプル提供、量産が可能です。

FFSA™の構造

パフォーマンス

FPGAとの同プロセス品比較では、2倍以上の周波数性能(SRAM)を実現することが可能です。

パフォーマンス

消費電力

1プロセス世代先のFPGAと比較して、5倍*のパワー効率を実現することができます。

消費電力

*設計や条件により異なります

FFSA™技術のIP活用

FFSA™で採用されているメタルコンフィギュアラブル技術は、ASICへIPとして適用可能です。
これにより、お客様はASICの高性能・高面積効率なブロックと、メタル層変更により機能変更可能なブロックを混載してオリジナルマスタを開発し、以降の派生品をメタル層変更のみで開発していくことにより、総合的なNRE削減とASIC開発の自由度を同時に実現することができます。

FFSA技術のIP活用

*本Webサイトに記載されている社名・商品名・サービス名・システム名などは、それぞれ各社が商標として使用している場合があります。

ご検討の方に

To Top
·設計および使用に際しては、本製品に関する最新の情報および本製品が使用される機器の取扱説明書などをご確認の上、これに従ってください。