製品概要

用途 高速スイッチング / アナログスイッチ
極性 P-ch×2
世代 π-MOSⅥ
内部接続 ソースコモン
構成要素形名 (Q1) SSM3J16FU
構成要素形名 (Q2) SSM3J16FU
RoHS Compatible Product(s) (#) 適合品あり

パッケージ

東芝パッケージ名 ESV
外観 ESV
JEITA SC-107BB
パッケージコード SOT-553
ピン数 5
実装区分 表面実装
パッケージ寸法
幅×長さ×高さ (mm)
1.6×1.6×0.55
パッケージ寸法図 表示
参考パッド寸法図 表示
CADデータ
(シンボル/フットプリント/3Dモデル)
UltraLibrarian<sup>®</sup>から所望のCADフォーマットでダウンロード (注) UltraLibrarian®から所望のCADフォーマットでダウンロード (注)

 詳細は東芝パッケージ名のリンク先をご確認ください。

 注:Ultra Librarian® はEMA社(EMA Design Automation, Inc.)のCADデータライブラリおよびその登録商標です。

絶対最大定格

項目 記号 単位
ドレイン-ソース間電圧 (Q1/Q2) VDSS -20 V
ゲート-ソース間電圧 (Q1/Q2) VGSS +/-10 V
ドレイン電流 (Q1/Q2) ID -100 mA
許容損失 PD 0.15 W

電気的特性

項目 記号 測定条件 単位
ゲートしきい値電圧 (Q1/Q2) (Max) Vth - -1.1 V
ドレイン-ソース間オン抵抗 (Q1/Q2) (Max) RDS(ON) |VGS|=4V 8.0 Ω
ドレイン-ソース間オン抵抗 (Q1/Q2) (Max) RDS(ON) |VGS|=2.5V 12 Ω
ドレイン-ソース間オン抵抗 (Q1/Q2) (Max) RDS(ON) |VGS|=1.5V 45 Ω
入力容量 (Q1/Q2) (Typ.) Ciss - 11 pF
ご購入・サンプル請求のご案内
お取引のある販売店、または、当社特約店、オンラインディストリビューターまでご相談下さい。
オンラインでの少量サンプルのご購入については、以下のボタンから検索が可能です。

ドキュメント

  • チェックボックスが無効化されているドキュメントは、一括ダウンロードの対象外です。

2016年09月

2019年02月

2023年01月

2024年03月

2024年03月

LTspice ®はADI社(Analog Devices、Inc.)のシミュレーション・ソフトウエアおよびその登録商標です。

技術的なお問い合わせ

お問い合わせ

お問い合わせ

よくあるお問い合わせ

FAQ

ご注意

リストへ戻る
別ウインドウにて開きます