Toshiba開發的溝槽柵狀SiC MOSFET技術實現了更高效率與長期可靠性

2026年9月30日

東芝電子元件及儲存裝置株式會社

日本川崎－東芝電子元件及儲存裝置株式會社（簡稱「東芝」）開發出一種新技術，可抑制溝槽式碳化矽（ SiC ）MOSFET ^[2] （一種功率半導體元件）在長期運作過程中的閾值電壓（ _Vth ） ^[1]漂移，從而提高元件的可靠性。透過分析閘極氧化層^{[ 3]}界面處理條件與Vth漂移之間的關係，並採用合適的閘極形成工藝，東芝抑制了導致漂移的電荷陷阱[4]的影響，與市售溝槽式SiC MOSFET相比，其漂移量降低了約50 % 。使用者需要功率損耗更低的溝槽式SiC MOSFET。這項新技術有助於提高裝置效率和長期可靠性，並將有助於提升電動車、再生能源系統和資料中心電源等功率轉換應用領域的可靠性和能源效率。此技術的詳細資訊已在 2026 年 9 月 27 日至 10 月 2 日在日本神奈川縣橫濱舉行的第 23 屆國際碳化矽及相關資料會議（ICSCRM 2026）上公佈。

SiC） MOSFET 是新一代功率半導體元件，其功率轉換效率高於矽（Si）MOSFET，在電動車領域得到廣泛的應用。採用溝槽式結構SiC MOSFET（圖 1）具有低導通電阻^{[ 5]}和高電流密度，可望進一步降低功率損耗。

與矽MOSFET相比，碳化矽MOSFET在長時間施加電壓應力後，閾值電壓（Vth _）漂移更為顯著^{[ 6] 。}當持續向閘極施加正電壓或負電壓時，就會發生Vth漂移。這被認為是主要的可靠性問題。近年來，也有報告指出，當反覆向閘極施加正負電壓（「正/負應力」）時，Vth會隨應力循環次數增加而發生變化_[ 7]。這種Vth漂移會影響MOSFET的穩定運行，並導致導通損耗增加^{[ 8]} ，從長期可靠度的角度來看，這是一個重要問題。在某些溝槽式碳化矽MOSFET中，這個問題特別突出，必須加以解決才能實現高效率和高可靠性。

透過閘極氧化層形成過程中的界面處理來解決此問題。這種處理方法通常用於降低導通電阻並提高閘極氧化層可靠性；然而，其對重複施加正負應力環境下閾值電壓（Vth）漂移的影響尚未得到充分研究或理解。評估結果證實，在對閘極施加正/負應力後，Vth漂移幅度會根據氮化條件和其他界面處理參數而顯著變化（圖2）。進一步分析表明，界面處理過程中產生的電荷陷阱是造成Vth漂移的原因之一。東芝利用這些發現優化了閘極氧化層界面處理條件和其他製程參數，並建立了一種閘極形成工藝，該製程能夠在保持低導通電阻的同時，抑制正/負應力引起的Vth漂移。

利用這項新技術，東芝將 Vth漂移降低到商用溝槽式SiC MOSFET 的約 50%（圖 3），證明了其在顯著抑制溝槽式SiC MOSFET的關鍵問題方面具有顯著的改善，並有助於提高裝置的長期可靠性。

該技術已應用於東芝的 1200V 溝槽式SiC MOSFET“TW007D120E”，該產品於 2026 年 5 月開始交付測試樣品。未來，東芝將將此技術的應用擴展到其他SiC MOSFET，並持續提升SiC功率元件的可靠性和效率，以應用於電動車等汽車領域以及再生能源系統和資料中心電源等工業領域。

這項工作是基於由新能源產業技術綜合開發機構（NEDO）資助的計畫JPNP21029所取得的成果。