東芝成功在降低SBD嵌入式SiC MOSFET的導通電阻的同時確保了其可靠性和短路耐受性

2024年6月3日

東芝電子元件及儲存裝置株式會社

Kawasaki, Japan－Toshiba Electronic Devices & Storage Corporation (“Toshiba”) has developed a Schottky barrier diode (SBD)^[1] embedded metal oxide semiconductor field effect transistor (MOSFET)^[2], a significant 日本川崎－東芝電子元件及儲存裝置株式會社（簡稱「東芝」 ）現已開發出一款蕭特基二極體（ SBD ） ^[1]嵌入式金屬氧化物半導體場效電晶體（ MOSFET ） ^{[2 ]} 。本產品顯著改進目前的結構的同時確保了高可靠性和短路耐受性^[3] 。成功的設計升級是在裝置結構中引入了不同深度的一種勢壘結構^[4] 。這種勢壘結構不僅可確保SBD反向導通操作的可靠性^[5] ，同時還可抑制SBD部分的漏電流，這種漏電流會在短路期間造成元件損壞^[6] 。透過利用新技術和優化結構，新型MOSFET實現了更低的導通電阻^[7] （ R _DS(ON) ），比現有結構降低了約26% ^[3] 。 .

功率半導體在電力供應和控制領域發揮核心作用，可降低各種電子設備的功耗，是實現碳中和的重要元件。隨著車輛電氣化和工業設備小型化趨勢的發展，預計功率半導體需求將繼續擴大。在此背景下， SiC MOSFET被視為下一代功率半導體。與Si MOSFET相比， SiC MOSFET的電能轉換效率更高，近年來其應用範圍迅速擴大。然而， SiC MOSFET有可靠性問題：由於反向導通操作， R _DS(ON)會增加。東芝現已開發出一種內建SBD的SiC MOSFET ，可在反向導通條件下工作，並且不會增大R _DS(ON) 。

減少SiC MOSFET R _DS(ON)的同時，會導致短路操作期間過量電流流過MOSFET領域^[6] ，進而降低短路的耐久性。然而，如果為提高反向導通操作的可靠性而增強嵌入式SBD的導通性，則會加劇短路操作期間的漏電流，這也會降低短路操作的耐久性。引入深勢壘結構可抑制短路運轉期間MOSFET的過大電流和SBD的漏電流，但它也會阻礙SBD的電流流動，引發對二極體導通可靠性下降的擔憂。 .

因此，東芝考慮將勢壘結構分為淺區和深區。深勢壘區可成功抑制短路運轉期間來自MOSFET部分的過大電流，並減少SBD電流洩漏，而淺勢壘區則可有效擴散來自SBD的電流且不受勢壘阻礙。這種方法在保持反向導通操作期間出色可靠性的同時，提高了短路的耐受性。自2023年12月以來，東芝已向部分客戶提供了採用新技術的嵌入式SBD的SiC MOSFET測試樣品用以評估，進一步提高性能。

東芝利用其新設計技術並優化裝置結構，開發了原型1.2kV級SBD整合式MOSFET 。此MOSFET實現了低至2.0mΩcm ²的R _DS(ON) ，與現有結構相比，導通電阻降低了約26% ^[3] （圖2 ）。第36屆國際功率半導體裝置與IC國際會議（ ISPSD 2024 ）將於6月2日至6日在德國Bremen舉行，東芝將於6月3日（當地時間）出席該會議並介紹該技術的詳細資訊。