品番検索

クロスリファレンス検索

クロスリファレンス検索で表示される情報について

クロスリファレンスでは参考品名が表示されますので、製品に関する最新の情報をデータシート等でご確認の上、単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
参考にしている情報は、取得した時点の各メーカーの公式情報に基づいた当社の推定によるものです。
当社は、情報の正確性、完全性に関して一切の保証をいたしません。また、情報は予告なく変更されることがあります。

キーワード検索

パラメトリック検索

オンラインディストリビューター在庫検索

オンラインディストリビューターが保有する東芝製品の在庫照会および購入が行えるサービスです。

車載向け不揮発性メモリーを混載した高信頼性で多用途なアナログIC向けプラットフォームを開発

2022年5月31日

東芝デバイス&ストレージ株式会社
株式会社ジャパンセミコンダクター

東芝デバイス&ストレージ株式会社(以下、東芝デバイス&ストレージ)と株式会社ジャパンセミコンダクター(以下、ジャパンセミコンダクター)は、車載向けに組み込み型不揮発性メモリー(eNVM)を混載した高信頼性で多用途な0.13μm世代のアナログIC向けプラットフォームを開発しました。本技術により、定格電圧、性能、信頼性、コストに応じて最適なプロセスや素子の組み合わせを選択でき、また車載向けのアナログ回路とeNVMを1つのチップに搭載することが可能となりました。

モータードライバーなどのアナログICは、さまざまな自動車部品に搭載されており、電気自動車の普及や先進運転支援システム搭載車の増加などを背景に、継続的な市場拡大が見込まれています。一方、車載半導体はアプリケーションによりプラットフォームへの要望が多岐にわたります。その要望に応えるために高信頼性かつ多用途なアナログIC向けプラットフォームが必要ですが、これまでeNVMを含むMCU(Micro Controller Unit)ICとは別形成だったため、トータルのIC面積が大きくなるという課題がありました。

東芝デバイス&ストレージとジャパンセミコンダクターは、要求に合わせて選択可能な3種類のLDMOS注1構造やeNVMなど多用途な素子ラインアップを有し、かつ車載用信頼性の世界基準の規格であるAEC-Q100/Grade-0に対応した高信頼性なアナログIC向けプラットフォームを開発しました。

LDMOSの重要特性であるオン抵抗(RonA)とドレイン・ソース間ブレークダウン電圧(BVDSS)はトレードオフの特性を持ち、同じBVDSSではRonAが低いほど性能が優れています。ドレイン・ソース間にStepped-oxideまたはLOCOS注2を配置した2種類のLDMOSは、STI注3構造のLDMOSに比べてRonAが最大44%低減注4することを確認しました。また、LOCOS構造のLDMOSの素子信頼性、不良率、静電気耐性の利点についてもメカニズムを調査しました。

今回混載した株式会社フローディア(以下、Floadia)のeNVM(Floadia LEE Flash G1)は、マスク3枚のみの追加で混載可能で、ベースプラットフォームおよび素子へ影響を及ぼすことなく車載アナログパワー製品の高信頼性要求にも耐えることができます。またeNVM混載にあたり、アナログ回路内のスイッチングLDMOSのノイズからeNVMを守るためのレイアウト工夫を施すことで、eNVM動作不具合発生も防いでいます。

東芝デバイス&ストレージとジャパンセミコンダクターは本技術の詳細を、5月22日から25日までカナダ・バンクーバーおよびオンラインで開催された半導体国際学会「IEEE International Symposium on Power Semiconductor Devices and ICs (ISPSD) 2022」において発表しました。

東芝デバイス&ストレージとジャパンセミコンダクターは、今回開発したプラットフォームを適用した車載向け製品のサンプル出荷を2022年12月から予定しています。両社は今後も、車載向けをはじめとする幅広い領域で付加価値の高いアナログICの技術開発を促進していきます。

 

注1 LDMOS:Lateral Double Diffused MOS(Metal Oxide Semiconductor)の略。横方向拡散MOSのこと。
注2 LOCOS:Local Oxidation of Siliconの略。シリコン窒化膜をマスクとして、Si基板に選択的に酸化膜を形成し、素子間を分離した領域を作る方法。
注3 STI:Shallow Trench Isolationの略。浅い溝に絶縁膜を埋め込み、素子間を分離する領域のこと。
注4 ドレイン・ソース間にStepped-oxideまたはLOCOSを配置したLDMOSとSTI構造のLDMOSを比較して、RonAが最大44%低減することを確認した。当社調べ。

本発表のプラットフォームの素子一覧

本発表のプラットフォームの素子一覧

今回比較した3種類のLDMOSの構造

今回比較した3種類のLDMOSの構造

(左からSTI構造、Stepped-oxide構造、LOCOS構造)

今回評価したFloadiaのeNVM TEM画像とエンデュランスおよびデータリテンションの評価結果(当社調べ)

(a)eNVM TEM画像
(a)eNVM TEM画像
(b)エンデュランス評価結果
(b)エンデュランス評価結果
(c)データリテンション評価結果
(c)データリテンション評価結果

* 社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
* 本資料に掲載されている情報(製品の価格/仕様、サービスの内容及びお問い合わせ先など)は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。

別ウインドウにて開きます