低オン抵抗でスイッチング損失を大幅に低減したSiC MOSFETを開発

2022年7月22日

東芝デバイス＆ストレージ株式会社

当社は、低オン抵抗でスイッチング損失を大幅に削減したSiC（炭化ケイ素） MOSFET^注1を開発しました。本技術により、当社の第二世代SiC MOSFET製品と比較して電力のオンとオフが切り替わるスイッチング時の電力損失（以下、スイッチング損失）を約20％削減できることを確認しました。

電力を供給、制御する役目を果たすパワー半導体は、あらゆる電気機器の省エネルギー化やカーボンニュートラルの実現に不可欠な半導体であり、自動車の電動化や産業機器の小型化などを背景に、今後も継続的な需要拡大が見込まれています。SiCは、従来のSi（シリコン）よりも高耐圧、低損失化が可能な次世代のパワー半導体材料として注目されていますが、信頼性の向上が課題となっています。当社は、第二世代の製品のSiC MOSFET内部に、PNダイオードと並列にショットキーバリアダイオード（SBD）を配置する構造を採用することでこの課題を解決しました。しかしSBDを内蔵することでMOSFETとして動作する領域が減少するため、単位面積あたりのオン抵抗R_onAの増加や、オン抵抗と高速性を示した性能指数R_on*Q_gdが大きくなることで損失が増加します。またR_onAが高いことにより所望のオン抵抗R_onを得るためにはチップ面積を大きくする必要があり、コストが高くなるというさらなる課題がありました。

そこで当社は、SBDを内蔵した上でR_onAを削減するデバイス構造を開発しました。SiC MOSFETのp型の広い拡散領域（p-well）の下側に窒素を注入することにより、広がり抵抗R_spread^注２を削減し、SBDの電流を増加させました。また、JFET^注３領域にも窒素を注入することで、JFETの面積を小さくすることによりR_onAを上げることなく帰還容量を小さくしました。このデバイス構造を適用することで、当社第二世代の製品と比較してR_onAを43％削減^注４し、R_on*Q_gdを80％削減^注５し、スイッチング損失を約20％削減^注６できることを、実際にデバイスを試作し確認しました。さらに、今回SBDを配置することでR_onAの変動が起きず安定した動作が得られることも確認しました。

当社は、本技術の詳細を、ドイツ・ニュルンベルク、およびオンラインで開催されたパワー半導体の国際学会「PCIM Europe 2022」で5月12日に発表しました。本技術を適用した第三世代のSiC MOSFETを2022年8月下旬から量産する予定です。