高耐圧アナログプロセス

最先端の高耐圧アナログプロセス (BiCD 130nm) を採用し、低耐圧の制御回路と高耐圧出力DMOSのモノリシック構造を実現しました。これにより、最大定格84Vといった高耐圧製品においても小型パッケージWQFN48 (7mm×7mm) が採用可能となり、実装面積の削減が可能です。