抵抗内蔵型トランジスター(BRT)の許容損失の計算方法

図-1 BRT基本回路
図-1 BRT基本回路

許容損失は内蔵トランジスターQ と内蔵抵抗 R1 R2で発生する損失 (消費される電力) の合計です。

例として図に示すBRTのオン時の損失を計算します。
BRTはRN1402 ( R1=R2=10kΩΩ)、入力電圧 VI=10V、コレクター・エミッター間電圧 VCE=0.2V、ベース・エミッター間電圧 Vbe=0.7V、動作時の内蔵トランジスターQの電流増幅率hFE=10で考えます。

各電流を求めます。
    IB = ( VI – Vbe ) / R1 = ( 10 – 0.7 ) / 10 = 0.93 mA
    IR2 = Vbe / R2 = 0.7 / 10 = 0.07 mA
    Ib = IB – IR2 = 0.93 – 0.07 = 0.86 mA
    IC = Ib * hFE = 0.86 * 10 = 8.60 mA

R1での損失をPR1、R2での損失をPR2、トランジスターのコレクター・エミッター間の損失をPCE、ベース・エミッター間での損失をPbeとすると、各部での損失は

    R1:PR1 = ( VI – Vbe ) * IR1 = ( 10 – 0.7) * 0.93 = 8.65 mW
    R2:PR2 = Vbe * IR2 = 0.7 * 0.007 = 0.05 mW
    VCE:PCE = VCE * IC = 0.2 * 8.6 = 1.72 mW
    Vbe:Pbe = Vbe * Ib = 0.7 * 0.86 = 0.60 mW

従って、BRTでの損失 Pは 以下になります。
    P = PR1 + PR2 + PCE + Pbe = 11.02 mW