負荷が重くて、V_CE(sat)が設計値まで下がりません。何を考えたらよいですか？

図-1　に簡単なBRT動作回路図を示します。BRTのプルアップ抵抗としてR_O、負荷のインピーダンスをZ_Lとして記載しています。ここでは簡単のため、Z_Lを実数のみのインピーダンス（抵抗）として考えます。
Z_Lを接続したときに、 Qがオンしているときのコレクタ・エミッタ間電圧は次段の回路で必要な“L”電圧を満足する必要があります。

まずZ_Lの無い回路を考えます。
Z_Lの無いとき、コレクタ電流 I_Cと内蔵トランジスタ Qのコレクタ・エミッタ間飽和電圧(V_CE(sat))は
    V_CE(sat) ≒ R_O * I_C

次にZ_Lを接続したときBRTのコレクタから見た合成インピーダンス Zは以下になります。
    Z = R_O // Z_L = R_O * Z_L / ( R_O + Z_L )　
この合成インピーダンスZによるコレクタ・エミッタ間電圧 V_CEは下記になります。
    V_CE = Z * I_C
このV_CEが次段の回路の“L”電圧を満足していれば問題はありませんが、要求よりも高くなってしまったときはコレクタ電流を増やすために内蔵トランジスタのベース電流 I_bを増やす必要があります。
I_bを増やす方法としては、以下の方法があります。
    1. 入力電圧V_Iを高くする
    2. R₁の抵抗値をより小さな抵抗値のBRTに変更する
    3. R₂の抵抗値をより大きな抵抗値のBRTに変更する