RN2102MFV

抵抗内蔵型トランジスター(BRT)

  • 関連リファレンスデザイン(4)

データシート

RN2102MFV データシート/日本語[2024年10月]PDF: 830KB

データシート

RN2102MFV データシート/英語[2024年10月]PDF: 737KB

シミュレーションモデル

PSpiceモデル[2017年09月]ZIP: 2KB

シミュレーションモデル

LTspiceモデル[2019年03月]ZIP: 6KB

信頼性情報

信頼性データ[2024年09月]PDF: 330KB

環境関連情報

欧州RoHS指令(2011/65/EU)に関する証明書[2024年11月]PDF: 123KB

環境関連情報

REACH SVHCに関する証明書[2024年11月]PDF: 104KB

アプリケーションノート

小型面実装 バイポーラトランジスタの最大定格[2022年01月]PDF: 995KB

アプリケーションノート

抵抗内蔵型トランジスター(BRT)の電気的特性[2021年08月]PDF: 984KB

アプリケーションノート

抵抗内蔵型トランジスター(BRT)の基礎[2021年03月]PDF: 2095KB

カタログ

セレクションガイド 小信号 2024 Rev2.0[2024年07月]PDF: 15538KB

カタログ

ミニカタログ 東芝抵抗内蔵型トランジスター(デジタルトランジスタ)製品のご紹介[2024年07月]PDF: 1119KB

データシート

RN2102MFV データシート/日本語[2024年10月]PDF: 830KB

データシート

RN2102MFV データシート/英語[2024年10月]PDF: 737KB

アプリケーションノート

小型面実装 バイポーラトランジスタの最大定格[2022年01月]PDF: 995KB

アプリケーションノート

抵抗内蔵型トランジスター(BRT)の電気的特性[2021年08月]PDF: 984KB

アプリケーションノート

抵抗内蔵型トランジスター(BRT)の基礎[2021年03月]PDF: 2095KB

シミュレーションモデル

PSpiceモデル[2017年09月]ZIP: 2KB

シミュレーションモデル

LTspiceモデル[2019年03月]ZIP: 6KB

信頼性情報

信頼性データ[2024年09月]PDF: 330KB

環境関連情報

欧州RoHS指令(2011/65/EU)に関する証明書[2024年11月]PDF: 123KB

環境関連情報

REACH SVHCに関する証明書[2024年11月]PDF: 104KB

カタログ

セレクションガイド 小信号 2024 Rev2.0[2024年07月]PDF: 15538KB

カタログ

ミニカタログ 東芝抵抗内蔵型トランジスター(デジタルトランジスタ)製品のご紹介[2024年07月]PDF: 1119KB

製品概要

用途 汎用
極性 PNP
内部接続 シングル品
相補品形名 RN1102MFV
PPAP 提供可能(※)
AEC-Q101 適合(※)
RoHS Compatible Product(s) (#) 適合品あり

（※）詳細については弊社営業窓口へ問い合わせ下さい。

パッケージ

東芝パッケージ名 SOT-723 (VESM)
外観 VESM
JEITA SC-105AA
パッケージコード SOT-723
ピン数 3
実装区分 表面実装
パッケージ寸法
幅×長さ×高さ (mm)		 1.2×1.2×0.5
パッケージ寸法図 表示
参考パッド寸法図 表示
CADデータ
(シンボル/フットプリント/3Dモデル)		 UltraLibrarian<sup>®</sup>から所望のCADフォーマットでダウンロード (注) UltraLibrarian®から所望のCADフォーマットでダウンロード (注)

 詳細は東芝パッケージ名のリンク先をご確認ください。

 注：Ultra Librarian® はEMA社（EMA Design Automation, Inc.）のCADデータライブラリおよびその登録商標です。

絶対最大定格

項目 記号 値 単位
コレクター電流 IC -0.1 A
コレクター-エミッター間電圧 VCEO -50 V

電気的特性

項目 記号 測定条件 値 単位
ベースシリーズ抵抗 (Typ.) R1 - 10 kΩ
ベース-エミッター間抵抗 (Typ.) R2 - 10 kΩ
ご購入・サンプル請求のご案内
お取引のある販売店、または、当社特約店、オンラインディストリビューターまでご相談下さい。
オンラインでの少量サンプルのご購入については、以下のボタンから検索が可能です。

ドキュメント

  • チェックボックスが無効化されているドキュメントは、一括ダウンロードの対象外です。

2017年09月

2019年03月

2024年09月

2024年11月

2024年11月

注

LTspice ®はADI社（Analog Devices、Inc.）のシミュレーション・ソフトウエアおよびその登録商標です。

オーダー品番

オーダー品番（代表例） MOQ(pcs) 信頼性データ RoHS AEC_Q100-Q101 備考
RN2102MFV,L3F 8000 Yes - 一般用途
RN2102MFV,L3XGF 8000 - Yes Yes(注) 特定用途(注)
RN2102MFV,L3XHF 8000 - Yes Yes 車載用途

(注)：詳細は当社営業窓口まで、または当社Webサイトのお問い合わせフォームからお問い合わせください。


リファレンスデザイン

これは、パワーマルチプレクサー回路の基板写真(例)です。
パワーマルチプレクサー回路
2入力1出力のパワーマルチプレクサー回路を小型基板に実現。当社の多彩なラインアップから、MOSFETゲートドライバーIC・eFuseIC・ツェナーダイオード・MOSFETなど最適なデバイスを選択し、BBMとMBBの切り替え・理想ダイオード特性を実現したリファレンス回路を提供致します。
詳細
これは、パワーマルチプレクサー回路の基板写真(例)です。
パワーマルチプレクサー回路 (コモンドレインMOSFET応用)
2入力1出力のパワーマルチプレクサー回路を小型基板に実現。開発済みのパワーマルチプレクサー回路リファレンスデザインに、コモンドレインMOSFET応用回路を追加いたしました。当社の多彩な製品ラインアップから、MOSFETゲートドライバーIC・ツェナーダイオードなど最適なデバイスを組み合わせ、BBMとMBBの切り替えを実現したリファレンス回路を提供致します。
詳細
これは、eFuse IC応用回路 (過熱遮断) の画像です。
eFuse IC応用回路 (過熱遮断)
eFuse IC応用回路 (過熱遮断) を小型基板に実現。ThermoflaggerTM (過熱監視 IC) と組み合わせて異常発熱を検知し出力を遮断する回路を開発。各種回路の設計ポイントの解説、設計データ、使用方法などを提供。
詳細
これは、eFuse IC 応用回路 (過電流保護強化) の画像です。
eFuse IC 応用回路 (過電流保護強化)
eFuse IC応用回路 (過電流保護強化) を小型基板に実現。ThermoflaggerTMを過電流検出デバイスとして使用し、eFuse ICと組み合わせて高精度な過電流遮断を行う回路を開発。各種回路の設計ポイントの解説、設計データ、使用方法などを提供。
詳細

技術的なお問い合わせ

お問い合わせ

お問い合わせ

よくあるお問い合わせ

FAQ

ご注意

リストへ戻る
別ウインドウにて開きます