MOSと言うと静電気に弱そうなのですが、どの様に静電気対策をしますか？

基板実装時などにゲートに静電気が印加された場合、ゲート酸化膜を破壊する事があります。このような場合には、MOSFETのゲートとソース間に静電気保護用ダイオードを入れて対策する方法があります。この対策を反映した製品もあります。短時間であれば大きな過電圧（サージ）を吸収し、一定電圧以上の電圧を他の半導体製品に印加しないように働きます。
データシートをご確認ください。

また実装プロセス時の対策としては、使用する設備・冶工具（試験機器、作業台、フロアマット、工具、はんだごてなど）は必ず接地し、静電気が蓄積されないようにしてください。
また作業者は静電作業服と静電靴を着用し、リストストラップなどで人体アースしてください。