MOSFETにはどのような構造がありますか？（横型MOSFETと縦型MOSFET）

それぞれの構造によるMOSFETの特徴:

横型構造

• プロセスが単純でゲート・ドレイン・ソース端子が全て上面にあることからIC化が容易
• ゲート・ドレイン間容量C_GDが小さく高速のアプリケーションに向いている
• 高耐圧・高電流の素子を形成することが困難（実用レベルではV_DSS < 100～200V）

縦型構造

• 裏面がドレインとなるためIC化するためには、ドレインを上面に引き出すなどの処理が必要
• ゲート・ドレイン間容量C_GDが大きい
• ドレイン側の電流が広く裏面方向に拡散するため低オン抵抗化が容易
• ドレイン・ソース間電圧V_DSSの高耐圧化が容易

MOSFETのドレイン・ソース間の耐圧はn^-ドリフト層（ドレイン）の不純物濃度を下げることによって高くすることができます。ただし、この不純物濃度を下げると耐圧は上昇しますが、同時にオン抵抗は高くなってしまいます。
横型構造: ドレインとの間に低濃度のn^-層を設けることで、ある程度は耐圧を上げることが可能です。オン時にはドレイン・ソース間に流れるドレイン電流I_Dは、ドレインからこのn^-層の表層を通り反転層を経由してソースに流れます（図-2 a 黄色のライン）。不純物濃度の低いn^-層はオン時には抵抗体になるため、高耐圧で低抵抗化するためには広い面積が必要となります。
縦型構造: 裏面がドレイン電極です。この広範囲なドレインからI_Dは反転層に向かって流れます（図-2 b 黄色のライン）。横型構造と同様にn^-層の濃度を下げることで高耐圧化が可能となります。横型構造と異なり、抵抗体となるn^-層に広く電流が流れるため、横型構造に比べ狭い面積で低いオン抵抗（≒ 高電流対応）を実現できます。同様に、同じオン抵抗であれば縦型は高い耐圧V_DSSを実現できます。

縦型構造は横型構造に比べて、入力容量C_issや帰還容量C_rssが大きくなります。
縦型構造と横型構造で最も異なる点は、図-3に示すようにゲート・ドレイン間の容量です。横型構造ではゲート電極に対向する部分はボディのp層です。したがってゲートがドレインと対向する部分はごくわずかです。これに対し、縦型構造ではゲート電極に対向する部分はドレインのn^-層です。このため縦型は横型に比べC_GDが大きくなります。
ゲート・ソース間容量をC_GS、ゲート・ドレイン間容量をC_GD、ドレイン・ソース間容量をC_DSとすると、回路設計などで用いられる入力容量C_iss、帰還容量C_rss、出力容量C_ossは下式で表されます。

• C_iss = C_GS + C_GD
• C_oss = C_DS + C_GD
• C_rss = C_GD

このため縦型構造は横型構造に比べC_issやC_oss、C_rssが大きくなります。

このようなことを背景に、横型MOSFETは無線通信機の出力（RFアンプ）に、縦型はスイッチング電源やDC-DCコンバータ、ロードスイッチなどの電源回路に使用されています。縦型構造に関しては、性能改善のために更なるプロセス改善が進められています。このプロセス改善の目的の一つはオン抵抗低減です。

以下にMOSFETのオン抵抗（R_DS(ON)）について説明します。
MOSFETのドレイン・ソース間の耐圧 V_DSS とオン抵抗 R_DS(ON) では、V_DSS を上げると R_DS(ON) が上がる関係にあります。また抵抗 R は、断面積 S と長さl、抵抗率  ρ を使って以下のように示されます。
    R = ρ x l / S
従って、l を短く、S を広く、ρ を低くすれば抵抗は低くなります。半導体の場合、抵抗率 ρ は不純物濃度を N、移動度を μ、電子電荷を q とすると下式になります。
    ρ = 1 / ( q x μ x N )
ρ を下げるためには N、μ、q を大きくすれば良いわけですが、qは物理定数、μは材料・物性に強く依存し、プロセスで自由に増やすのは容易ではありません。したがってρを下げるには主に濃度Nを上げることが有効です。唯一濃度 N を高くすることで抵抗が下がることがわかります。
MOSFET オフ時にドレイン・ソースに逆バイアス V_DSS を印加した場合、この逆バイアスに比例して空乏層が伸びます。また、不純物濃度 N が低くなるほど、空乏層はより遠くまで伸びることになります。空乏層内では、多数キャリアは存在せず不純物イオン（固定電荷）のみが存在していると考えます。この固定電荷に起因する電界の合算値が臨界電界 E_critical を超えるとアバランシェ降伏が生じます。このアバランシェ降伏が生じない最大電圧が耐圧 V_DSS です。このように、N を上げると R は下がるが、同時に V_DSS も下がる、N を下げると R は上がるが、V_DSS は上がるというトレードオフの関係は主に不純物濃度 N によります。
N-ch MOSFETではゲート・ソース間にオン電圧を印加すると、ゲート直下のp層に反転層が形成します。この反転層はp層でありながら電子が過多な状態となっており、n層と同様の状態になっています。この反転層（チャネルとも呼ばれます）により、ドレインとソースが導通しMOSFETはオンとなります。オンの状態には線形領域と飽和領域がありますが、ここでは線形領域におけるオン抵抗について説明します。飽和領域などのMOSFETの動作に関する説明は、以下のFAQを参照ください。
MOSFETの動作について教えてください

従来構造であるプレーナーゲート構造（ここまで縦型構造として扱ってきたものと同じ構造です）と最も異なる点は、ゲートの配置です。プレーナーゲート構造では、デバイス表面にゲート電極を乗せるように配置していましたが、トレンチゲート構造ではデバイスの表面から溝を掘りゲート電極を埋め込む構造となっています。（図-5　トレンチゲート構造とプレーナーゲート構造）反転層は従来の横方向に対し、縦方向に形成されることになります。このことによって、下記の利点があります。

• 微細化が可能で単位面積当たりのチャネル数を増やすことができます。これによりチャネル抵抗を著しく低減できます。
• 電流経路を阻害するJFETが構造的になくなり、大幅に削減されます。
• プレーナー型に比べて電流密度が高く、同じ面積のチップでより多くの電流を流すことができます（図-6）。
• ゲート電荷はプロセス設計にも依存しますが、低下する傾向があります。

MOSFETの高耐圧化を図るためには、ドリフト領域（n^-層）の濃度を下げ、同時にn^-層の厚みを増す必要があります。しかし、これによりMOSFETのオン抵抗を構成するドリフト抵抗が増加する問題が生じます。この解決策としてスーパージャンクション構造が採用されています。
従来のプレーナー構造は平面的な構造であるため、電界はn層（n^-層）とp層の境界面で最も高くなります。これに対し、スーパージャンクション構造はn^-層の一部にp層（Pピラー層）を柱状に形成し、P-N層を交互に配置する構造です。このため、n層（n^-層）とp層の境界面は縦方向（深さ方向）に存在します。このpn接合に沿って空乏層が広がり、高電圧が印加されるときには、この柱状部分が完全空乏化します。
電界強度は従来構造と同様に境界面で最も高くなりますが、電界は縦方向（柱状に沿って）に分散され均一化されます。これにより、同じ不純物濃度でドレイン・ソース間に従来構造より高い電圧（ドレイン・ソース間電圧  V_DS）を印加することが可能となります。これは、同じ耐圧（V_DSS）であれば、より低オン抵抗（R_DS(ON)）のMOSFETが実現できることを意味します。

製品ラインアップやその他のドキュメントについては、以下のページ・ドキュメントを参考にしてください。