ハーフブリッジDC-DCコンバーターがデータセンターの電力を削減

データストレージに対する需要の増大に対応するため、データセンター (図1) の拡張と新設が求められています。しかし、無計画な拡張は、最終的に電力需給の逼迫を招くため、データセンターの消費電力を抑制することが、併せて求められています。

データセンターの消費電力を削減する非常に効果的な方法のひとつは、サーバーラックに48 Vバスラインを使用することです。とはいえ、このような新しいアーキテクチャーは、慎重に選択された高効率のMOSFETを使用しないと実用にはなりません。

このページをPDFでダウンロードしご覧いただけます。

理論を踏まえたオープン・ラック・アーキテクチャーの実現のため、図2に示すようなハーフブリッジDC-DCコンバーターの採用を考察します。このようなコンバーターは、48 Vのバスライン電圧を効率的に1.2 Vに降圧することができ、システムの総消費電力を削減します。

ハーフブリッジDC-DCコンバーター上のMOSFET動作に起因する損失は、スイッチング損失に加え、ゲートドライブ損失、出力容量損失、ダイオード逆回復損失、導通損失があり、これらすべてがDC-DCコンバーターの効率に影響を与えます。
ここで単純化のために、MOSFET二つで構成される図3に示す非絶縁型降圧DC-DCコンバーターに置き換えてこれら損失を考えます。ハーフブリッジDC-DCコンバーターの損失を考える場合は、図3のHigh-side MOSFETを図2の1次側素子 (TR₁、TR₂) に、図3のLow-side MOSFETを図2の2次側素子 (TR₃、TR₄) に置き換えてください。
非絶縁型降圧DC-DCコンバーターの各MOSFETには図3に示した損失が発生します。これらの損失は、適切なMOSFETを選択することで大幅に削減できます。

当社は、図4に示す48 VバスラインをサポートするハーフブリッジDC-DCコンバーターのリファレンスデザインを開発し、48 Vバスシステムで最高の効率レベルを達成するために必要とされる、効果的で実用的なMOSFETについて検討してみました。
このハーフブリッジDC-DCコンバーターの仕様を表1に、ブロック図を図5に示します。
適切なMOSFETを選択することで、わずか160 mm x 100 mmの基板サイズにて、トータル効率92.8 ％ (Vin＝54.5 V、30 ％負荷時) を達成しました。

1次側で影響が大きいスイッチング損失の観点では入力容量が小さいMOSFETが優位ですが、最大負荷時には平均で3 A程度の電流が流れるため定常損失の影響も無視できません。そこで、入力容量とオン抵抗のバランスに優れたTPN1200APLを採用しました。

2次側はMOSFETがオンする前に内蔵ダイオードが動作するためスイッチング損失の発生は非常に小さく、導通損失の占める影響が支配的です。従って、当社ラインアップの中で0.41 mΩと最もオン抵抗の小さいTPHR6503PLを採用しました。

OCPが提案するオープン・ラック・アーキテクチャーは、48 Vバスラインを使用することで消費電力を削減し、効率を高めています。48 VバスシステムをサポートするハーフブリッジDC-DCコンバーターは、効率的な実装のためのひとつのアプローチです。

DC-DCコンバーターでは、搭載するMOSFETを慎重に選択する必要があります。そこで当社が設計した小型で高効率のDC-DCコンバーターリファレンスデザインでは、1次側にTPN1200APL、2次側にTPHR6503PLというMOSFETを採用しています。

当社では、V_DSSが30 Vから250 Vまでの高品質で高効率なMOSFETをラインアップしており、さらにV_DSSクラスごとにさまざまなオン抵抗タイプを用意しています。DC-DCコンバーター設計の際は、ぜひ当社MOSFETをご検討ください。

本記事の製品、ブロック図、基板情報、使用方法などより詳しい情報を以下よりご覧いただけます。

以下ボタンから本記事をPDFでダウンロードできます。