SSM3K72CTC

小信号MOSFET

  • 関連リファレンスデザイン(2)

製品概要

用途 高速スイッチング
極性 N-ch
世代 U-MOSⅦ-H
内部接続 シングル
RoHS Compatible Product(s) (#) 適合品あり

パッケージ

東芝パッケージ名 CST3C
外観 CST3C
ピン数 3
実装区分 表面実装
パッケージ寸法
幅×長さ×高さ (mm)
0.8×0.6×0.38
パッケージ寸法図 表示
参考パッド寸法図 表示
CADデータ
(シンボル/フットプリント/3Dモデル)
UltraLibrarian<sup>®</sup>から所望のCADフォーマットでダウンロード (注) UltraLibrarian®から所望のCADフォーマットでダウンロード (注)

 詳細は東芝パッケージ名のリンク先をご確認ください。

 注:Ultra Librarian® はEMA社(EMA Design Automation, Inc.)のCADデータライブラリおよびその登録商標です。

絶対最大定格

項目 記号 単位
ドレイン-ソース間電圧 VDSS 60 V
ゲート-ソース間電圧 VGSS +/-20 V
ドレイン電流 ID 150 mA
許容損失 PD 0.5 W

電気的特性

項目 記号 測定条件 単位
ゲートしきい値電圧 (Max) Vth - 2.1 V
ゲートしきい値電圧 (Min) Vth - 1.1 V
ドレイン-ソース間オン抵抗 (Max) RDS(ON) |VGS|=4.5V 4.7 Ω
ドレイン-ソース間オン抵抗 (Max) RDS(ON) |VGS|=5V 4.4 Ω
ドレイン-ソース間オン抵抗 (Max) RDS(ON) |VGS|=10V 3.9 Ω
入力容量 (Typ.) Ciss - 11 pF
ゲート入力電荷量 (Typ.) Qg VGS=4.5V 0.27 nC
ご購入・サンプル請求のご案内
お取引のある販売店、または、当社特約店、オンラインディストリビューターまでご相談下さい。
オンラインでの少量サンプルのご購入については、以下のボタンから検索が可能です。

ドキュメント

  • チェックボックスが無効化されているドキュメントは、一括ダウンロードの対象外です。

2016年12月

2019年03月

2024年09月

2024年11月

2024年11月

LTspice ®はADI社(Analog Devices、Inc.)のシミュレーション・ソフトウエアおよびその登録商標です。

オーダー品番

オーダー品番(代表例) MOQ(pcs) 信頼性データ RoHS 備考
SSM3K72CTC,L3F 10000 Yes 一般用途

技術的なお問い合わせ

お問い合わせ

お問い合わせ

よくあるお問い合わせ

FAQ

ご注意

リストへ戻る
別ウインドウにて開きます