静電気保護用ダイオード（ESD保護ダイオード）基板設計上の注意点はありますか？

静電気放電（ESD）対策としてESD保護ダイオードが良く使用されます。ESD保護ダイオードはESD侵入時に低抵抗で素早くオンし、ESDなどの異常な入力から被保護素子を守るデバイスとして知られています。
他の保護デバイスでも同じことが言えますが、素子の配置やパターン設計など基板設計でいくつかの点にご注意いただくことがあります。詳しい説明は後に述べますが、基板設計に対しては以下の点に注意して設計ください。

1. ESD保護素子をできるだけコネクターの近くに配置（L₁/L₃のパターンをできるだけ短くする）
2. 保護素子分岐後のL₂を短くする。 VIAホールはインダクタンスが大きいので用いない。
3. ICとESD侵入口（コネクターなど）を接続するGNDインピーダンスは低くする（L₅）
4. ESD侵入口（コネクターなど）に接続されたESD対策のされたラインと対策されていないラインを並走させない。特にESD侵入口からESD保護素子が接続された部分までの間のラインの並走に注意が必要です。（図-6）

ESD保護ダイオードはツェナーダイオードとして知られるダイオードと同様にpn接合ダイオードの逆バイアス特性を利用したダイオードです。pn接合ダイオードに逆バイアスを印加すると、ある一定の電圧（降伏電圧 V_R）でなだれ降伏（アバランシェ降伏）が生じます。この特性を利用し、ESDなどの異常電圧が侵入したときにのみ素早くオンし、ESDによる被保護素子に加えられるエネルギーを軽減しています。
当社のESD保護ダイオードは長年培われたツェナーダイオードの技術をESD保護に対し最適化し、低容量で低ダイナミック抵抗（動的抵抗）を実現しています。

図-1はESD保護ダイオードの挿入例です。ESDはUSBコネクターやHDMI端子などの外部に露出した端子から主に侵入します。従って、これらI/O端子に接続されている信号ラインや制御ラインとGND間に挿入します。ESDが侵入したときの電圧をV_ESDとすると、この電圧が被保護回路とESD保護回路に印加されます。被保護回路のESD侵入時の電流I_Protは内部回路にもよりますが、V_ESDが高ければ大きく、低ければ小さくなります。ESD侵入により被保護回路は劣化・破壊することがありますが、この原因は電圧・電流・エネルギーなどケースバイケースです。いずれにしてもV_ESDが小さいことが守る性能を高めることになります。

V_ESDを小さくするためにはクランプ電圧V_Cが低く、ダイナミック抵抗（動的抵抗）R_DYNの小さいデバイスを選択することが重要です。
クランプ電圧・ダイナミック抵抗に関しては
FAQ：“静電気対策に使用されるESD保護ダイオードはどのように動作しますか？”、“静電気保護用ダイオード（ESD保護ダイオード）の選択方法について教えてください。”を参照ください。
静電気対策に使用されるESD保護ダイオードはどのように動作しますか？
静電気保護用ダイオード（ESD保護ダイオード）の選択方法について教えてください。

しかしながら、最適なデバイスを選択しても終わりではありません。この考え方は直流では問題ありませんが、高周波では不足です。ご存知のように静電気放電（ESD）は高周波的なパルスです。例えば、ESD試験として知られるIEC 61000-4-2の試験波形例を図に示します。

このような高周波のパルスに対しては、基板設計が重要です。配線（パターン）やVIAホール（スルーホール）はインダクタンスとして働きます。従って、想定されるESD侵入口（コネクターなど）に対し、ESD保護ダイオードはできるだけ短い配線でVIAホールを経由しないで接続する必要があります。
また、忘れがちなのですが、GNDはできるだけインピーダンスの低い（太い）配線で接続しなければなりません。ここで少し図を用いて説明します。
ESD保護ダイオードの配置として、4つのタイプを考えます。

A）ESD保護ダイオードをIC近傍に配置
ESD保護ダイオードとICに対する配線インピーダンスはほぼ同じです。侵入した高周波のESDパルスはインダクタンスの影響を受けてESD保護ダイオードとICに印加されます。インダクタンスの影響でパルスの立ち上がりがなまりESD保護ダイオードのオンが若干遅くなります。IC近傍に配置した場合とコネクター近傍に配置した場合、図-3に示すように当社の測定では侵入直後のIC端の電圧（1st Peak Voltage）が異なっています。
B）ESD保護ダイオードをVIAホールを使用してコネクターの近傍に配置
VIAホールの大きさや数にもよりますが、ESD保護ダイオードまでの配線を伸ばすことと等価になります。可能な限りVIAホールは用いない方が得策です。　
C）ESD保護ダイオードをコネクターの近傍に配置しているが、ICのGNDからコネクターGNDへのインダクタンスが高いL₁とL₃によるESDパルスの立ち上がりの問題はありません。ただし、L₅が大きい場合、誤動作する可能性があります。図-4に示すように、ESDが侵入したときESD保護ダイオードによるクランプ電圧がL₄とL₅、ICのESD印加時の入力インピーダンスZICによって分圧されます。このためICのGNDはこのL₅による分圧分変動することになります。このICにESDの影響を受けていないIC_2から信号 V_IN2 が入力されている場合、V_IN2はICのGNDを基準でみると　V_IN2－V_ESD＿GNDとなり誤動作する可能性があります。ESD侵入口からDUPまでのGNDのインピーダンスは、この影響を受けないように十分に低い必要があります。
D）ESD保護ダイオードをコネクターの近傍に配置。ICからコネクターへのGNDのインダクタンスも低い。理想的な配置です。

これ以外にも、図-6に示すようにESD対策されていない弱ESDラインをコネクターに接続されたラインに並走させることは危険です。容量結合や電磁誘導によりESDが重畳し、劣化・破壊を招くことがあります。