3.1. 入力オフセット電圧　V_IO

図 3-3に示す回路でオフセット電圧源V_IOの無い理想的なオペアンプを用いた回路では、V_IN(+)とV_IN(-)端子に同一の電圧を加えると出力端子の電圧はV_DD/2になりますが、実際の製品ではわずかにずれが生じています。この出力電位のずれをゼロにするために、入力端子間（V_IN(+)とV_IN(-)端子）に加える電位差を入力オフセット電圧V_IOと呼んでいます。類似の定義に同相入力信号除去比 CMRRがあります。なおこれについては次項で説明します。
実際の回路ではオペアンプの持つこのオフセット電圧に閉ループ利得A_CLを掛けた電圧が出力に加算されます。このためセンサーなどの回路では最小感度よりオフセット電圧の最大値は小さくなくてはなりません。

入力オフセット電圧V_IOを持つオペアンプの測定を考えます。このオペアンプは図 3-3　オフセット電圧測定回路に示すように、V_IN(-)端子の外部にV_Ioの電圧源を持ち、オペアンプ本体は理想オペアンプと考えます。
V_IN(＋)端子の電圧はV_DD/2となります。仮想短絡の考え方から、V_IN(-)端子もV_DD/2です。
従って、R₁とR₂の交点の電圧はV_DD/2 – V_IOになります。オペアンプは理想オペアンプなので、I₁ = I₂です。

I₁ = (V_DD/2 – V_IO – V_DD/2) / R₁ = - V_IO / R₁ = I₂
V_O = V_DD/2 – V_IO + (–V_IO / R₁) × R₂
= V_DD/2 – V_IO × (R₁ + R₂) / R₂

これをV_IOに対して整理して、以下のようにオフセット電圧を求めることができます。

V_IO = (V_DD/2 – V_O) × R₁ / (R₁+ R₂)

ただし、抵抗に関してはバラツキがあるので実際の測定の際には測定した抵抗値を用いる必要があります。
この電圧は差動入力V_IN(-)端子とV_IN(+)端子の間の差動電圧なので、閉ループでオペアンプを使用する場合は、この入力オフセット電圧V_IOに閉ループ利得を乗算した値が理論上のV_Oに加算され出力されます。この値は、素子ごとに異なる値になります。このため回路設計時は、この最大値で検討する必要があります。この値がシステムの許容値を超える場合は、入力オフセットの影響を少なくする回路構成を検討するか、入力オフセット電圧がより小さなオペアンプを選択する必要があります。

入力オフセットの影響を減少させる回路として最も簡単なものはACカップリング回路です。図 3-4にACカップリング反転増幅回路を示します。このようにDCカットすることで、入力オフセット電圧による電流がR₁に流れなくなります。従って、オフセット電圧のDCゲインは1倍となり、V_Oに対する影響は小さくなります。