3.2. 同相入力電圧範囲 (CMV_IN) / 同相入力信号除去比 (CMRR)

入力信号除去比 (CMRR) とは、差動増幅器で同じ位相、同じ信号レベルの2つの信号やノイズ (同相ノイズ) が入力された場合の除去能力を表す指標で下式で定義しています。図-1に測定回路図を示します。
また、規定の条件下で規定のCMRR値を満足する入力の電圧範囲を同相入力電圧範囲 (CMV_IN) としています。東芝オペアンプのデータシートではCMRRをDCで規定しています。

ここで、V_IN1とV_IN2はCMV_INの最大値と最小値、V_OUT1とV_OUT2はその時の出力V_Oの値になります。
図 3-5の測定回路図を見てわかるように、3-1項で説明した入力オフセット電圧V_IOはCMRRの特殊条件 (V_IN = V_DD/2) の値になります。

オペアンプは1-2項で説明した動作を行います。一般的なオペアンプは図 3-6に示すように入力段の差動対はPch-MOSFETで構成されています。入力端子V_IN(+)とV_IN(-)の電圧が上昇すると電流源であるQ_p3のドレイン・ソース間電圧が減少し差動対とカレントミラーに流れる電流はわずかに減少します。図 3-7はディスクリートのPch-MODFETのI_D-V_DSカーブ例です。IC内部のMOSFETと大きさは大きく異なりますが動作は同じです。仮に初期状態がV_DS = -1.5 V、I_D = 80 mAにあったとします。電流が減少すると、I_D-V_DSの変化は飽和領域の範囲内ですが、ノンリニアに変化していきます。
IC内部のMOSFETなどの素子は均一になるように素子配置やプロセスの制御を行っていますが、ミクロ的には完全に一致することはありません。また半導体チップの金属フレームへのマウントや基板にはんだ付けすることによる機械的応力も素子ごとに微妙に異なります。これらの要因により差動対を構成するPch-MOSFETはしきい値電圧などが微妙に異なり、電流減少によるノンリニアの変化に差が生じます。このことから図 3-8に示すように同相入力電圧範囲内で入力電圧V_INに対する入力オフセット電圧は傾きを持ちます。このようなことから、CMRRは同相入力電圧範囲の最大電圧と最小電圧で計算しています。