2-1. ハードウェア構成

TX03シリーズマイコンに実装されるArm® Cortex®-M3プロセッサーの機能ブロック概略図を示します。
 メインコアブロック，割り込み制御を行うNVIC(Nested Vectored Interrupt Controller) ブロック，デバッグサポート向けの機能ブロック，外部接続周辺回路向けのインターフェースブロックから構成 されています。

これは、「ハードウェア構成」を説明した図です。

[Fe] Fetch stage
[De] Decode stage
[Ex] Execution stage
[MUL/DIV] Multiplication/Division

これは、「ハードウェア構成」を説明した図です。

第2章 Arm® Cortex®-M3

2-2. NVIC(Nested Vectored Interrupt Controller)
詳細
2-3. メインコア
詳細
2-4. レジスター構成
詳細
2-5. レジスターの役割
詳細
2-6. PC, LR
詳細
2-7. スタックポインター
詳細
2-8. スタックポインターへのPUSH/POP
詳細
2-9. 特殊レジスター
詳細
2-10-1. 動作モードとスタックポインター(1)
詳細
2-10-2. 動作モードとスタックポインター(2)
詳細
2-11. 例外(リセット，割り込み，フォールト，システムコール)
詳細
2-12. NVICの役割
詳細
2-13. NVICによるテールチェーン制御
詳細
2-14. メモリーマップ
詳細
2-15. Arm® Cortex®-M3仕様のメモリーマップ
詳細
2-16. TX03シリーズTMPM330実装例のメモリーマップ
詳細
2-17-1. ベクターテーブル(1)
詳細
2-17-2. ベクターテーブル(2)
詳細
2-18-1. ビットバンド領域とビットバンドエイリアス領域(1)
詳細
2-18-2. ビットバンド領域とビットバンドエイリアス領域(2)
詳細

※ArmおよびCortexはArm Limited（またはその子会社）のUSまたはその他の国における登録商標です。

TX03シリーズマイコンへ戻る

別ウインドウにて開きます