ESD対策

CMOSロジックICは静電気に対し規定に沿った強度がありますが、それ以上の大きさの静電気が印加されると誤動作や破壊が起きる可能性があります。
CMOSロジックICは入力ゲートに用いられるゲート酸化膜が数百Å～千数百Å程度と薄いため，静電気のような数百から数千ボルトの電圧が印加されると電気的に破壊してしまいます。

一般的に、これを防ぐため、各入力端子に保護回路を設け入力ゲートを静電気から保護しています。しかしながら、内蔵の保護素子では保護に限界があります。静電気などの異常な入力が予想される入力(基板外部と接続される入力など)に対しては、ESD保護ダイオードなどを挿入し保護能力を強化してください。

ESD発生モデルは色々ありますが、代表的なモデルを紹介します。

人体帯電モデル(HBM: Human Body Model)
このモデルは、人体が静電気の発生源となり、そこから静電気放電が生じることで半導体製品に損傷を起こすモデルです。
実際に人体がどのくらいの静電容量を持つかについては、いろいろと議論がありますが、評価を行う際には100 pF, 1500 Ωの条件に設定したコンデンサ放電法で行います。

HBMの試験回路は下図の通りです。