スイッチングノイズの対策

CMOSロジックIC内のMOSFETは、内外の負荷容量を充放電しながらスイッチングします。そして、スイッチング動作時の配線インピーダンスは、LCR回路として考えることができます。スイッチング電流ｉは配線インダクタンスLを流れるため、CMOSロジックIC の電源やGNDにスパイク電圧V=L(di/dt)が発生します。
これをスイッチングノイズと呼びます。
特に、多数の出力が同時に変化するときは、充放電電流が増えスイッチングノイズが大きくなります(同時スイッチングノイズ)。スイッチングノイズの対策を以下に示します。

< スイッチングノイズ対策 >
① 電源とGNDの配線を太く、短くする。基板の多層化も有効。
② バイパスコンデンサーは可能な限りCMOSロジックICの電源とGND端子の近くに配置、配線する(下図参照)。

➂ クロックやリセットなどの信号に注意し、ドライバーなどの使用しないゲートは適切な入力処理をする(GNDや電源へ接続する)。使用しているゲートの出力にローパスフィルターを設置しノイズを除去する。
④ 低ノイズICを選択する (VHCシリーズ)。
⑤ 使用しているゲートの出力にダンピング抵抗を入れる。ダンピング抵抗値は動作波形を確認して調整が必要。
抵抗内蔵製品をラインアップしています。ノイズ低減に加えて、部品点数を削減できます。(下図参照)

* Toshiba provides CMOS ICs with an internal damping resistor (See below figure), which help reduce not only switching noise but also parts count.