反射ノイズの対策

高速ロジックICの出力は、反射により信号の遅延、リンギングおよびオーバー、アンダーシュートが増加します。

<伝送線の反射>
一般に、配線の特性インピーダンス(*1) は75~150 Ω程度ですが、高速ロジックICは入出力インピーダンスが配線の特性インピーダンスと異なるため、送信、受信端とも反射が発生します。
出力の立ち上がりが遅い場合では問題となりません。これは反射波が出力の立ち上がり部分に重なるため、大きく影響しないためです。反射が問題となるのは反射波が立ち上がり後の波形に重なる場合であり、出力のtrが下式を満たす場合が考えられます。
 tr く 2T
 tr      :   出力信号の立ち上がり時間
 T      :   配線の送信端から受信端までの遅延時間

立ち上がり時間が3 nsの場合、配線の伝搬遅延時間を5 ns/mとすると30 cmから反射の影響が顕著となります。

*1:特性インピーダンスとは
特性インピーダンスは伝送線路(基板配線、同軸ケーブル)の特性を表す指標の一つです。
特性インピーダンスの計算式は、伝送線路の単位長あたりのインダクタンスLとキャパシタンスCから、Z0=(L/C)^(1/2)となり、単位はΩ(オーム)を使用します。
特性インピーダンス50Ωの伝送線路に終端抵抗50Ωを接続した場合、接続点では反射が発生しませんが、特性インピーダンスと抵抗の値に相違がある場合は、接続点で反射が発生します。

終端処理の例
終端処理の例

<反射対策>
① 実装密度を高くして配線を短くし、配線のインダクタンスやキャパシタンスを減らす。ただし、配線間のクロストークに注意が必要。(クロストークについては後述します)
② 必要以上に出力電流の大きいICを使わない。
➂ CMOSロジックICの入出力インピーダンスと配線の特性インピーダンス間でインピーダンス整合がとれるように終端処理をする。

反射ノイズの対策

④ CMOSロジックICの一つの出力端子に複数個のCMOSロジックICを接続する場合配線は一つにする。

CMOSロジックIC 使用上の注意

未使用入力端子の処理について
入力信号の立ち上がり時間、立ち下がり時間の規定について
出力端子の短絡・出力衝突について
CMOS出力端子への負荷容量接続について
消費電流、消費電力の計算方法
入力トレラント機能を活用した電圧レベル変換
パワーダウンプロテクション機能の応用事例(パーシャルパワーダウン)
各シリーズの入力トレラント機能/出力パワーダウンプロテクション機能一覧
注意すべきノイズ
スイッチングノイズの対策
クロストークの対策
ハザードの対策
メタステーブル対策
ラッチアップ対策
ESD対策

製品ページ

関連情報