1-3. 出力端子の短絡・出力衝突について

ダイオードなどで行うようなワイヤードORを構成することはできません。一般の汎用CMOSロジックICでは原則として出力同士を接続することはできません。3ステート出力の製品では可能ですが、同時にイネーブル状態になると、意図しない電流が流れICの劣化を招くことがあります。出力が同時にイネーブルとなるタイミングを持たないように設計ください。また、接続している全ての端子がディセーブル(High-Z)になると、バスホールド機能を持たない素子ではプルアップやプルダウンなどを行わない場合、出力が不安定になります。

出力の駆動能力を向上(出力電流を増加)させるための平行接続は、同一パッケージ内のゲートに限り可能ですが、高駆動製品(Io = ±24mA)をお使いいただくことを推奨します。

ワイヤードORの禁止
ワイヤードORの禁止
駆動能力向上の例(同一パッケージ内のみ可能)
駆動能力向上の例(同一パッケージ内のみ可能)
3ステート出力製品の出力衝突
3ステート出力製品の出力衝突

CMOSロジックIC 使用上の注意

1-1. 未使用入力端子の処理について
1-2. 入力信号の立ち上がり時間、立ち下がり時間の規定について
1-4. CMOS出力端子への負荷容量接続について
1-5. 消費電流、消費電力の計算方法
1-6. 入力トレラント機能を活用した電圧レベル変換
1-7. パワーダウンプロテクション機能の応用事例(パーシャルパワーダウン)
1-8. 各シリーズの入力トレラント機能/出力パワーダウンプロテクション機能一覧
1-9. 注意すべきノイズ
1-9-1. スイッチングノイズの対策
1-9-2. 反射ノイズの対策
1-9-3. クロストークの対策
1-10. ハザードの対策
1-11. メタステーブル対策
1-12. ラッチアップ対策
1-13. ESD対策

製品ページ

関連情報