「第3章 トランジスター」のPDFダウンロード (PDF:2.1MB)
(1) SJ-MOSはn型領域の一部にp型領域を柱状(p型ピラー層)を形成し、p型とn型領域を交互に配置します。(図3-9(b))
(2) ドレイン・ソース間に電圧VDSを印加するとドリフト層であるn型領域に空乏層が広がりますが、一般的なDMOSとSJ-MOSではその拡がり方が異なります。(図3-9(a)/(b)の電界強度図参照、電界強度は空乏層内の状態を示しています。)
(3) DMOSでは、p型/n型領域の界面が最も高い電界強度となり、この部分が材料であるシリコンの限界値を超えた場合にブレークオーバー(降伏現象)が発生し、耐圧の限界となります。
他方、SJ-MOSは、n型領域がほぼ均一の電界強度となります。
(4) したがって、SJ-MOSはより低抵抗(高濃度)のn型領域を形成出来るので低オン抵抗の製品が可能となります。
⇒ SJ-MOSはDMOSと同じサイズのチップでより低抵抗を実現できます。